半導体チップの機械的な応力を検出するための応力センサ及び応力補正ホールセンサ
【課題】半導体チップの機械的な応力を検出するための応力センサにおいて、単純な方法で感度変動を保証する。
【解決手段】半導体チップ２の動作面３に４つの集積抵抗Ｒ１〜Ｒ４を一体化して配置し、該集積抵抗Ｒ１〜Ｒ４によりホートストンブリッジを形成し、該ホーイトストンブリッジにおいて、一方の対辺に配置された抵抗Ｒ１及びＲ４はｐ型抵抗であり、他方の対辺に配置された抵抗Ｒ２及びＲ３はｎ型抵抗であることを特徴とする応力センサを設ける。
【解決手段】半導体チップ２の動作面３に４つの集積抵抗Ｒ１〜Ｒ４を一体化して配置し、該集積抵抗Ｒ１〜Ｒ４によりホートストンブリッジを形成し、該ホーイトストンブリッジにおいて、一方の対辺に配置された抵抗Ｒ１及びＲ４はｐ型抵抗であり、他方の対辺に配置された抵抗Ｒ２及びＲ３はｎ型抵抗であることを特徴とする応力センサを設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの機械的な応力を検出するための応力センサ及び応力補正ホールセンサに関するものである。
【背景技術】
【０００２】
ホールセンサは、ホール効果に基づき、磁場の所定の構成要素と比例している電気出力信号を供給する磁界センサである。ホールセンサは、ホール素子又はホール素子の一群と、ホール素子の動作及びホール素子の出力信号の分析のための電子回路とを含む。ホールセンサは、半導体チップに埋め込まれる集積回路として作成される。半導体チップは、ハウジングにおいて実装される。ホール素子は、処理及び形状による偏りから生じるオフセットを有する。オフセットは、複数のホール素子（一群）の並列接続及び／又は公知のスピン流法を用いた動作によって効果的に減少することができる。これは、多岐管に関する特許文献（例えばＷＯ０１１８５５６号、欧州特許第５４８３９１号、ドイツ特許第４３０２３４２号）から公知である。
【０００３】
ハウジングにおいて実装される半導体チップは、周囲条件の影響、例えば温度、及び、湿度その他に依存する機械的な応力にさらされる。交互の機械的な応力によって、ホール素子でオフセットの変化が生じ、ピエゾ・ホール効果のためにホール素子の感度も変化する。オフセットの変化は、上記の測定によって効果的に抑制される。ピエゾ・ホール効果によって生じる感度の変化を補正するようにホール素子の感度の変化を補正するための機械的な応力を検出する応力センサの採用、及び、その出力信号の使用は、例えば、ドイツ特許第１０１５４４９５号、ドイツ特許第１０１５４４９８号、ドイツ特許第１０２００４００３８５３号、ドイツ特許第１０２００８０５１９４９号から公知である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ０１１８５５６号公報
【特許文献２】欧州特許第５４８３９１号公報
【特許文献３】ドイツ特許第４３０２３４２号公報
【特許文献４】ドイツ特許第１０１５４４９５号公報
【特許文献５】ドイツ特許第１０１５４４９８号公報
【特許文献６】ドイツ特許第１０２００４００３８５３号公報
【特許文献７】ドイツ特許第１０２００８０５１９４９号公報
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明は、可能な限り単純な方法でピエゾ・ホール効果によって生じるホール素子の感度の変化を補正し、本質的な応力補正ホールセンサを展開する目的に基づくものである。
【０００６】
前述の目的は、独立請求項１及び１０の特徴によって、本発明により達成される。好都合な実施態様は、従属請求項において定められる。
【０００７】
本発明によると、半導体チップの機械的な応力を検出するための応力センサは、半導体チップの作動面において一体化される抵抗を有する。集積抵抗は、それはホイートストンブリッジを形成する４つの集積抵抗Ｒ１からＲ４を含み、抵抗Ｒ１及びＲ２は直列に接続され、抵抗Ｒ３及びＲ４は抵抗Ｒ１及びＲ２と直列に平行して接続され、抵抗Ｒ１及びＲ３は共通のノードを有し、抵抗Ｒ２及びＲ４は共通のノードを有している。抵抗Ｒ１及びＲ４はｐ型抵抗であり、抵抗Ｒ２及びＲ３はｎ型抵抗である。抵抗Ｒ１からＲ４は、好ましくは同じ公称値を有する。
【０００８】
好ましくは、ｎ型抵抗Ｒ２及びＲ３の各々は、直接に又は電気導体経由で互いに接続される長方形の抵抗セクションから構成される。抵抗セクションの各々は、半導体チップの作動面によって定められる平面において所定の配向性を有する。第１の配向性を有しかつ同じ抵抗Ｒ２又はＲ３に属するすべての抵抗セクションの抵抗値の合計、及び、第１の配向性に９０°回転した第２の配向性を有しかつさらに同じ抵抗Ｒ２又はＲ３に属するすべての抵抗セクションの抵抗値の合計は、同じ公称値を有する。
【０００９】
好ましくは、ｐ型抵抗Ｒ１及びＲ４の各々は、直接に又は電気導体経由で互いに接続される長方形の抵抗セクションから構成される。抵抗セクションの各々は、半導体チップの作動面によって定められる平面において所定の配向性を有する。第１の配向性を有し、かつ、同じ抵抗Ｒ１又はＲ４に属するすべての抵抗セクションの抵抗値の合計、及び、第１の配向性に９０°回転した第２の配向性を有し、かつ、さらに同じ抵抗Ｒ１又はＲ４に属するすべての抵抗セクションの抵抗値の合計は、同じ公称値を有する。
【００１０】
好ましくは、ｎ型抵抗Ｒ２及びＲ３の抵抗セクション、及び、ｐ型抵抗Ｒ１及びＲ４の抵抗セクションは、４５°又は−４５°の角度を囲む。
【００１１】
好ましくは、基材は（１００）シリコンであり、半導体チップの端は＜１１０＞結晶方向に対して平行及び直角に延長し、ｎ型抵抗Ｒ２及びＲ３の抵抗セクションは＜１１０＞結晶方向に対して平行及び直角に延長し、ｐ型抵抗Ｒ１及びＲ４の抵抗セクションは＜１００＞結晶方向に対して平行及び直角に延長する。
【００１２】
ｐ型抵抗Ｒ１及びＲ４の各々は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗である。
【００１３】
抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の各々は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗である。
【００１４】
好ましくは、ｎ型抵抗Ｒ２及びＲ３は、ｎ型抵抗Ｒ２及びＲ３の応力に依存した抵抗変化の温度ドリフトがピエゾ・ホール温度係数と等しいように結合される比較的重度ドープした及び比較的軽度ドープした半導体材料を含む。
【００１５】
好ましくは、ｐ型抵抗Ｒ１及びＲ４は、比較的重度ドープした及び比較的軽度ドープした半導体材料を含み、これらの半導体材料は、ｐ型抵抗Ｒ１及びＲ４の応力から独立した抵抗変化の温度ドリフトが、ｎ型抵抗Ｒ２及びＲ３の応力から独立した抵抗変化の温度ドリフトと等しいように結合される。
【００１６】
ホールセンサは発明により、少なくとも１つのホール素子及び少なくとも１つの応力センサを含む。少なくとも１つの応力センサの出力信号は、少なくとも１つのホール素子の出力信号の応力補正のために用いられる。
【００１７】
ホールセンサは好ましくは、少なくとも１つのホール素子に電流を適用するための少なくとも２つの電流源と、その少なくとも２つの電流源の１つを制御する応力センサの出力信号とを含む。
【００１８】
ホールセンサは、直角に互いに延長している２つの軸に沿って配置される少なくとも５つの応力センサを含む。単一の出力信号は、少なくとも１つのホール素子の出力信号を応力補正するために、応力センサの出力信号から形成される。
【図面の簡単な説明】
【００１９】
本発明は、例示的な実施態様及び図面に基づいて以下にさらに詳細に説明される。
【図１】図１は、抵抗によって形成される本発明の応力センサの電気回路図を示す；
【図２】図２は、第１の例示的な実施態様による抵抗の内部構造を示す；
【図３Ａ】図３Ａは、抵抗の例示的な実施態様を示す；
【図３Ｂ】図３Ｂは、抵抗の例示的な実施態様を示す；
【図３Ｃ】図３Ｃは、抵抗の例示的な実施態様を示す；
【図３Ｄ】図３Ｄは、抵抗の例示的な実施態様を示す；
【図４】図４は、ホール素子、ｐ型抵抗及びｎ型抵抗を含むセンサセルを示す；
【図５】図５は、本発明による応力センサ、及び、ホールセンサを形成する２つのセンサセルを示す；
【図６】図６は、ホール素子を作動するための回路を示す；
【図７】図７は、ホール素子、２つのｎ型抵抗及び２つのｐ型抵抗を含むセンサセルの上面図を示す；
【図８】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図９】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図１０】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図１１】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図１２】図１２は、さらなるホールセンサを示す；
【図１３】図１３は、本発明のさらなる応力センサを示す；
【図１４Ａ】図１４Ａは、抵抗ストリップの輪郭を示す；
【図１４Ｂ】図１４Ｂは、抵抗ストリップの断面を示す；
【図１５】図１５は、一体型の応力センサを有するさらなるホールセンサを示す；
【図１６】図１６は、いくつかの一体型の応力センサを有するホールセンサを示す。
【図１７】図１７は、いくつかの一体型の応力センサを有するホールセンサを示す。
【図１８】図１８は、いくつかの一体型の応力センサを有するホールセンサを示す。
【発明を実施するための形態】
【００２０】
図１は、本発明の応力センサ１の電気回路図を示す。応力センサ１は、半導体チップ２において一体化される４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４によって形成されるホイートストンブリッジから構成される。以下に、ｘ、ｙ及びｚは、デカルトの座標系の軸を指し、ｚ軸は半導体チップの作動面３に垂直に延長し、ｘ軸及びｙ軸は作動面３を囲む半導体チップの端に平行に延長する。抵抗Ｒ１及びＲ２は直列に接続され、抵抗Ｒ３及びＲ４は、抵抗Ｒ１及びＲ２と平行して、直列に接続される。抵抗Ｒ１及びＲ３は共通のノード４を有し、抵抗Ｒ２及びＲ４は電圧源又は電源に接続可能である共通のノード５を有する。抵抗Ｒ１及びＲ２は共通のノード６を有し、抵抗Ｒ３及びＲ４は共通のノード７を有し、それを経て、ホイートストンブリッジの出力信号ＶＷは、差動電圧信号としてタップされ、増幅回路８に供給される。
【００２１】
抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、以下の特徴を有する：
１．抵抗Ｒ１及びＲ４は、ｐ型抵抗、すなわち半導体チップ２において一体化されるｐ型ドーピングを有している抵抗である。
２．抵抗Ｒ２及びＲ３は、ｎ型抵抗、すなわち半導体チップ２において一体化されるｎ型ドーピングを有している抵抗である。
【００２２】
抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は加えて、好ましくは以下の特徴を有する。
３．４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の名目上の値は、プロセス関連の公差を無視すると、等しいサイズ、すなわちＲ１＝Ｒ２＝Ｒ３＝Ｒ４である。これは、ｐ型ドーピング又はｎ型ドーピングの層の抵抗に対応する抵抗ストリップの長さと幅の比率によって達成される。
４ａ）各々の抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、直接に又は電気導体経由で互いに接続される長方形の抵抗セクションから構成され、抵抗を形成し、抵抗セクションの各々は、半導体チップの作動面３によって定められるｘｙ面において所定の配向性を有し、第１の配向性を有しかつ同じ抵抗Ｒ１、Ｒ２、Ｒ３、又は、Ｒ４の１つに属するすべての抵抗セクションの抵抗値の合計は、第１の配向性に９０°回転した第２の配向性を有しかつさらに同じ抵抗Ｒ１、Ｒ２、Ｒ３、又は、Ｒ４の１つに属するすべての抵抗セクションの抵抗値の合計は、同じ公称値を有する。
又は、
４ｂ）ｎ型抵抗Ｒ２及びＲ３は特徴４ａにおいて実行され、ｐ型抵抗Ｒ１及びＲ４は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗ストリップである。
又は、
４ｃ）４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗ストリップである。
５ａ）抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のために使用されるドーピングは、好ましくは電気接点の製造のために使用される重度ドープしたＮ＋又はＰ＋ドーピングである。
又は、
５ｂ）ｎ型抵抗Ｒ２及びＲ３は、重度ドープしたＮ＋及び比較的軽度ドープしたＮ材料から構成される。ｐ型抵抗Ｒ２及びＲ３は、重度ドープしたＰ＋材料から構成される。
又は、
５ｃ）ｎ型抵抗Ｒ２及びＲ３は、重度ドープしたＮ＋及び比較的軽度ドープしたＮ材料から構成されている。ｐ型抵抗Ｒ１及びＲ４は、重度ドープしたＰ＋及び比較的軽度ドープしたＰ材料から構成される。
６．抵抗セクションおいて流れている電流は、本質的に半導体チップ２の作動面３に平行して流れる。抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、したがって、横方向の抵抗と呼ぶことができる。
【００２３】
ホイートストンブリッジは、概して半導体チップの集合体に位置するが、特定の用途において、例えば、露出した屈曲バー及び振動板のようなマイクロセンサの任意の超小形構造においても一体化され得る。電流又は電圧は、ノード４及び５を経てそれへ適用される。
【００２４】
図２は、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４が特徴１、２、３、４ａ、５及び６によって実行される本発明の応力センサの第１の例示的な実施態様による抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の内部構造体を示す。抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、同じ名目上の抵抗値を有し、互いに９０°回転し、直列に接続される少なくとも２つの長方形の抵抗ストリップ１１及び１２を各々有する。この実施態様において、４つの抵抗ストリップ１１はｙ軸に平行して整列配置され、４つの抵抗ストリップ１２はｘ軸に平行して整列配置される。抵抗ストリップ１１及び１２は、ｘ軸及びｙ軸にわたる平面内で任意の角度でも各々回転するが、互いに関するそれらの相対的な回転配向性が維持される、すなわち、それらがｘｙ面に位置し、９０°の角度を囲むことのみが重要である。図２において図示した例示的な実施態様において、各々の抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の各々抵抗ストリップ１１及び１２は、互いに分かれ、電気導体によって互いに接続されて、したがって共に対応している抵抗Ｒ１、Ｒ２、Ｒ３又はＲ４になる２つの個々の抵抗ストリップである。
【００２５】
特徴４ａにおいて特定される原理は、一対の長方形の抵抗ストリップによって最も単純に実行され、一対の２つの抵抗ストリップは半導体チップ２のｘｙ面において互いに９０°回転して配置され、図２に示すように直列に接続される。すなわち、一対の２つの抵抗ストリップは、共にＬ字形の抵抗を形成する。
【００２６】
平面の＜１１０＞配向性を有する標準の（１００）シリコンで、応力上の抵抗値の依存関係は、以下の方程式によっておよそ与えられる：
ΔＲｎ／Ｒｎ＝−２４％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ）＋５３％／ＧＰａ＊Ｔｚｚ（１）
ΔＲｐ／Ｒｐ＝２．７％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ）−１．１％／ＧＰａ＊Ｔｚｚ（２）
Ｔｘｘ、Ｔｙｙ及びＴｚｚは、それぞれ、ｘ軸又はｙ軸又はｚ軸の方向に向きを定められる機械的な張力テンソルの３つの通常の張力構成要素を示す。特定された割合値（２４％、５３％、２．７％及び１．１％）は、低レベルのドーピングで、近似値として理解され、（１００）シリコンの場合には、シリコン・ウエハーの回転配向性から独立している。
【００２７】
Ｔｚｚが概して実際にはＴｘｘ及びＴｙｙよりも非常に小さいので、以下の方程式が適用される：
ΔＲｎ／Ｒｎ＝−２４％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ） （３）
ΔＲｐ／Ｒｐ＝２．７％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ） （４）
【００２８】
機械負荷によって生じるｎ型抵抗の抵抗値の変化は、一方で、ｐ型抵抗の抵抗値の変化よりもおよそ一桁（ここでおよそ９倍）大きい。抵抗Ｒ１からＲ４によって形成されるホイートストンブリッジがすべて出力信号を供給するように、異なるサイズは必要条件である。ホイートストンブリッジの出力信号ＶＷは、Ｔｘｘ＋Ｔｙｙの合計と比例している。また一方で、ｎ型抵抗Ｒ２及びＲ３は、ｐ型抵抗Ｒ１及びＲ４とおよそ類似した温度係数を有し、その結果は、ホイートストンブリッジの出力信号ＶＷが温度変化によってわずかに影響されるだけである。重度ドープしたＮ＋又はＰ＋抵抗の温度係数は、より弱くドーピングされたｎ型ウエル又はｐ型ウエルの温度係数よりも、使用されるＣＭＯＳプロセスにおいておよそ２．５倍少ない。これが、重度ドープしたＮ＋又はＰ＋ドーピングが好ましくは抵抗のために使われる理由である。
【００２９】
ホイートストンブリッジの差動の出力信号ＶＷは増幅回路８（図１）に供給され、そこで、第１の演算増幅器９によって差動信号に変換され、例えば一定値Ｖ１の減算により第２の演算増幅器１０によってオフセット補正され、応力センサ１の出力信号ＶＳとして提供される。
【００３０】
図３Ａは、半導体チップ２の作動面３の上面図における抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のうちの１つの例示的な実施態様を示す。抵抗は１３．１から１３．４までの複数の長方形の抵抗セクションで構成され、２つの抵抗セクション１３の各々の１つの抵抗セクション１３は、同じ名目上の抵抗値を有しかつ対を形成する他の抵抗セクション１３に関してｘｙ面において９０°回転する。ここに２つの対がある：抵抗セクション１３．１及び１３．３は、第１の対を形成し、抵抗セクション１３．２及び１３．４は、第２の対を形成する。抵抗セクション１３．２は、抵抗セクション１３．１に関して角度４５°回転する。抵抗セクション１３．４は、抵抗セクション１３．１に関して角度４５°回転する。抵抗セクション１３．１から１３．４は、電気導体で示すように互いに直列に接続され得る。この場合、抵抗セクションは半導体チップ２上の任意の及び異なる場所に位置することができる。抵抗セクション１３．１から１３．４はまた、図３Ｂに示すように、直接互いに接続され、単一のコヒーレント抵抗ストリップを形成する。
【００３１】
図３Ｃは、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のうちの１つのさらに例示的な実施態様を示す。抵抗は、１３．１から１３．５までの５つの長方形の抵抗セクションで構成される。抵抗セクション１３．２、１３．３及び１３．４は、同じ名目上の抵抗値Ｒを有する。抵抗セクション１３．１及び１３．５は半分の抵抗値Ｒ／２を有し、それらは、したがって、幾何学的に２つの部分へ分割される名目上の抵抗値Ｒを有している共通の抵抗セクションと考えられる。同一の、第１の配向性を有する抵抗セクション１３．１、１３．３及び１３．５の抵抗値の合計は２＊Ｒであり、同一の、第２の配向性を有する抵抗セクション１３．２及び１３．４の抵抗値の合計と等しく、第１及び第２の配向性は、半導体チップ２の作動面３によって定められるｘｙ面において互いに９０°回転している。
【００３２】
図３Ｄは、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のうちの１つのさらに例示的な実施態様を示す。抵抗は、その縦軸が第１の方向に平行して、又は、第１の方向に対して直角の第２の方向に平行して延長する長方形の抵抗セクション１３．１及び１３．２から構成される。第１の方向に平行に整列配置された抵抗セクション１３．１の抵抗値の合計は、第２の方向に平行に整列配置された抵抗セクション１３．２の抵抗値の合計と等しい。原則として、第１の方向に平行に整列配置された各々の抵抗セクション１３．１は、第２の方向に平行に整列配置された抵抗セクション１３．２が割り当てられる。抵抗セクション１３．１及び１３．２は、技術により可能な限り互いに隣接して配置される。これは、明確性の理由により、図面には当てはまらない。抵抗セクション１３．１及び１３．２のこの配置により、小さな領域を占有し、かつ、抵抗セクション１３．１の抵抗値の合計と抵抗セクション１３．２の抵抗値の合計との比較的小さな分散を有するコンパクトな抵抗になる。
【００３３】
同じ対に割り当てられる抵抗セクションの長さと幅の比率は、原則として、通常の張力構成要素Ｔｘｘによる機械的負荷によって、通常の張力構成要素Ｔｙｙによる機械的負荷として抵抗セクションにより形成される抵抗の等しい大きさの変化が生じるように必要な大きさにされる。
【００３４】
本発明の応力センサは、例えば、ホール効果に基づいた磁界センサの場合、ピエゾ・ホール効果によって生じる感度の変化のために補正することができる。図４は、ホール素子１５、ｎ型抵抗１６及びｐ型抵抗１７を含むセンサセル１４の上面図を示す。この例では、ホール素子１５は、四角のｎ型ウエル（又はｐ型ウエル）であり、ホール電流の供給及びホール電圧のタッピングのための４つの電気接点１８は、四角の角に配置される。ｎ型抵抗１６は、四角ｎ型ウエルの４つの側に平行して整列配置され、互いに電気導体通路によって接続される４つの線形のｎ型抵抗ウエブ１９によって形成される。４つのｎ型抵抗ウエブ１９の各々の２つはしたがって、ｘ軸及びｙ軸に平行して延長する。ｐ型抵抗１７は、四角の側に平行して整列配置され、電気導体通路によって互いに接続される４つの線形のｐ型抵抗ウエブ２０によって形成される。４つのｐ型抵抗ウエブ２０の各々の２つはしたがって、ｘ軸及びｙ軸に平行して延長する。センサセル１４の個々の要素のレイアウトは、機械負荷がセンサセル１４を通じてできるだけ均等に分配されるように、可能な限り対称で実行される。
【００３５】
図５は、図４に示されるタイプの２つのセンサセル１４の上面図を示す。２つのセンサセル１４の２つのｎ型抵抗１６及び２つのｐ型抵抗１７は、図１に示される電気回路図によりホイートストンブリッジとして接続され、発明の応力センサを形成する。図面の明確性の理由で、配線を示すために、特に実線、破線及び点線のような様々な線が使われる。２つのホール素子１５は、それらの動作のために必要な電子回路と共に、ホールセンサを形成する。ホイートストンブリッジの差動出力信号ＶＷは、応力センサの出力信号ＶＳがオフセット補正出力信号として利用できるように増幅され、ホイートストンブリッジのオフセットが可能な限り排除される、例えば図１において説明される増幅回路８のような増幅回路８に供給される。
【００３６】
図６は、ピエゾ・ホール効果によって生じる２つのホール素子１５の磁場に関係する感度の変化を補正するため、図５に示される応力センサの出力信号ＶＳが使われる方法の好適な例示的な実施態様を示す。ピエゾ・ホール効果によって生じる２つのホール素子１５の感度の変化は、ｘ方向及びｙ方向において作用している機械的負荷の合計Ｔｘｘ＋Ｔｙｙに、第一次近似において比例する。
【００３７】
２つのホール素子１５は、スピン流法を用いた並列接続及び動作によって公知の方法で都合よくオフセット補正される（欧州特許第５４８３９１参照）。２つのホール素子１５は、スピン流法を用いて互いに別々に作動され、各々は別々の定電流源によって駆動され、それらの出力信号が加えられる。図６はしたがって、１つのホール素子１５の電子回路の電気回路図を示すのみである。電子回路はこの例では、その電流が加えられ及び／又は減じられて、スピン流マルチプレクサ２５を経て電流Ｉとしてホール素子１５に供給される４つの電流源２１から２４を含む。マルチプレクサの出力に現れるホール電圧は、公知の方法で処理及び分析され得る交流電圧である。
【００３８】
第１の電流源２１はＰＴＡＴ定電流源（ＰＴＡＴ＝絶対温度と比例している）であり、絶対温度と比例している電流Ｉ１を供給する。第２の電流源２２はＣＴＡＴ定電力源（ＣＴＡＴ＝絶対温度を補うものである）であり、温度の増加と共に減少する電流Ｉ２を供給する。第３の電流源２３は温度から独立した抵抗ＲＱによって制御され、温度から独立している電流Ｉ３を供給する。第４の電流源２４は応力センサ１の出力信号ＶＳによって制御され、合計（Ｔｘｘ＋Ｔｙｙ）と比例している電流Ｉ４を供給する。
Ｉ１＝ＩＰ＊［１＋ａ＊（Ｔ−Ｔ０）］
Ｉ２＝ＩＣ＊［１−ｂ＊（Ｔ−Ｔ０）］
Ｉ３＝ＩＲ
Ｉ４＝ｃ＊ＶＳ
Ｔ０は選択された固定温度であり、ａ及びｂはＰＴＡＴ及びＣＴＡＴ定電流源の特性によって与えられるパラメータであり、ＩＰ、ＩＣ、ＩＲ及びｃは、特定の温度範囲内の電流Ｉ１からＩ４の合計が以下の性質を有するように互いに適応する選択可能なパラメータである：
Ｉ＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＝Ｉ０＊［１＋δ＊（Ｔ−Ｔ０）＋λ＊ＶＳ］ （５）
係数δ及びλは定数であり、Ｉ０は、温度Ｔ０で、及び、機械的負荷の非存在下で電流源２１から２４により供給される電流を指す。
【００３９】
ホール素子１５が使われる温度範囲は、概して複数の、例えば３つの温度範囲に分割され、パラメータＩＰ、ＩＣ、ＩＲ及びｃは、各々の個々の温度範囲において、一方でホール素子の電流に関する感度の一次従属性、及び、さらに応力センサの出力信号ＶＳの温度上の一次従属性、他方で、機械的負荷上のホール素子の電流に関する感度の依存が電流Ｉによって補正されるように選ばれ、ホール素子の電流関連の感度の二次依存、及び、温度上の応力センサの出力信号ＶＳの二次依存もまた、ホール素子１５によって供給されるホール電圧ＵＨが本質的に温度Ｔ及び機械的負荷Ｔｘｘ及びＴｙｙとは独立するようにすべての温度範囲を通じて補正される。＜１１０＞平面を有する（１００）シリコンでは、順流は、次のようになる：
Ｉ＝Ｉ０＊［１＋δ＊（Ｔ−２５℃）＋ε＊（Ｔ−２５℃）２＋λ＊ＶＳ］
定数δ、ε及びλは、試験的な例において以下の値を有した：δ＝３００ｐｐｍ／℃、ε＝５ｐｐｍ／℃２、λ＝２．２／Ｖ
【００４０】
２以上のホール素子を平行に、スピン流法を加えて用いて作動し、適切なサインと共にそれらのホール電圧を加えるためのオフセット補正の理由で好都合であることが公知である。図５に示されるホールセンサの２つのホール素子１５は、共に応力センサ１のホイートストンブリッジを形成する２つのｎ型抵抗１６及び２つのｐ型抵抗１７によって、共に囲まれる。ホールセンサが４つのホール素子１５を含む場合、図４に示されるタイプのセンサセル１４からホールセンサ及び応力センサ１も形成することは好都合である。応力センサ１のホイートストンブリッジが４つの抵抗を必要とするのみであるので、例えば、全体で８つの抵抗の２つのｎ型抵抗１６及び２つのｐ型抵抗１７が選択され、他の４つの抵抗は使用しないように形成され得る。あるいは、同じタイプの各々の２つの抵抗が直列又は平行に接続され、応力センサ１のホイートストンブリッジがそこから形成されるように、４つのセンサセル１４の８つすべての抵抗が使われ得る。他の可能性は、２つのタイプのセンサセルを提供することであり、第１のタイプは１つのホール素子と、ホール素子を囲んでいるｎ型抵抗とを含み、第２のタイプは１つのホール素子と、ホール素子を囲んでいるｐ型抵抗とを含む。
【００４１】
図７は、ホール素子１５、２つのｎ型抵抗１６．１及び１６．２、２つのｐ型抵抗１７．１及び１７．２を含む、センサセル１４の上面図を示す。ｎ型抵抗１６．１及び１６．２は、ホール素子１５の四角ウエルの側に平行して整列配置され、電気導体通路により互いに接続される、９０°で互いに回転して配置される２つの線形のｎ型抵抗ウエブ１９によって各々形成される。ｐ型抵抗１７．１及び１７．２は、ホール素子１５の四角ウエルの側に平行して整列配置され、電気導体通路により互いに接続される、９０°で互いに回転して配置される２つの線形のｐ型抵抗ウエブ２０によって各々形成される。このセンサセル１４はしたがって、本発明により応力センサ１及びホール素子を形成するのに必要なすべての特性を有する２つのｎ型及び２つのｐ型抵抗を含み、したがって、例えば、図６に示される回路図により本質的に温度補正及び応力補正される磁界センサを形成するために、最も単純な例を表す。
【００４２】
図８から１１は、本発明によるホール素子１５（又は、ホール素子の一群）及び応力センサ２６を含むさらなるホール素子を示す。応力センサ２６はまた、半導体チップ２において一体化される４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４によって形成されるホイートストンブリッジから構成されている。抵抗Ｒ１及びＲ２は直列に接続され、抵抗Ｒ３及びＲ４は直列に接続され、抵抗Ｒ１及びＲ２と平行して接続される。抵抗Ｒ１及びＲ３は共通のノード４を有し、抵抗Ｒ２及びＲ４は、電圧源又は電流源に接続可能である共通のノード５を有する。抵抗Ｒ１及びＲ２は共通のノード６を有し、抵抗Ｒ３及びＲ４は共通のノード７を有し、それを経てホイートストンブリッジの出力信号は差動信号としてタップされ、増幅回路に供給される。抵抗Ｒ１及びＲ４はｐ型抵抗であり、抵抗Ｒ２及びＲ３はｎ型抵抗である。
【００４３】
図２に示される抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の構造から進む短い抵抗ストリップ１１及び１２の複数の対が互いに配列される場合、段階状の抵抗が得られ、抵抗ストリップ１１及び１２が極限で無限に短く作成される場合、ｘ軸に関して４５°又は−４５°回転する長方形の抵抗が得られる。図８から１１に示される応力センサ２６の抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４はしたがって、特徴４ｃによる第２の例示的な実施態様によって実行される。図１１に示されるホールセンサの例示的な実施態様において、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の可能な限り小さい不一致を達成するため、ホール素子１５に隣接し、互いに隣接して配置される。上記したように、半導体チップの端はｘ軸又はｙ軸に平行に延長することは、これらの例示的な実施態様において決定的である。応力センサ２６及びホール素子１５（又は、ホール素子の一群）は、以下の状態が満たされる場合、＜１１０＞平面を有する（１００）シリコンを使用して、最適な応力補正ホールセンサを形成するために結合される：
−抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、シリコンの＜１１０＞結晶方向に関して４５°又は−４５°回転する長方形の抵抗である（図に示されるｘ軸は、＜１１０＞結晶方向に平行に延長する）。
−ホール素子１５（又は、ホール素子の一群）は、４つの電気接点のうちの２つに電流が適用されると、＜１１０＞結晶方向に４５°又は−４５°の角度でホール素子１５を通じて斜めに電流が流れるように整列配置される少なくとも４つの電気接点を有する。半導体チップの端は平面に対して平行及び直角に延長するので、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、半導体チップの端に関して４５°又は−４５°回転する。
【００４４】
ホイートストンブリッジの出力信号ＶＷは、機械的負荷の影響を減少するため、その電流が先行する例のようにホール素子１５に供給される電流源を制御する。
【００４５】
図１０に示されるホール素子１５は、各々のスピン流法の作動段階において、等しい長さの８つの側及び８つの電気接点１８を有する八角形の輪郭を有し、２つの直径に沿って対向する電気接点は、電流の電気接点として使われ、それへ９０°によって回転して配置される２つのさらに直径に沿って対向する電気接点は、電圧の電気接点として使われる。電流は、＜１１０＞結晶方向に０°、４５°、−４５°又は９０°の角度で各々の場合での個別の作動段階において流れる。
【００４６】
図１２は、本発明による応力センサ及びホール素子１５を含むホールセンサのさらなる例示的な実施態様を示す。基材は、平面の＜１１０＞配向性を有する標準（１００）シリコンである。半導体チップの端は、平面に対して平行及び直角に延長する。平面に０°及び９０°で整列配置される長方形の抵抗ストリップ２７の第１の対はｎ型抵抗Ｒ２を形成し、平面に０°及び９０°で整列配置される長方形の抵抗ストリップ２８の第２の対はｎ型抵抗Ｒ３を形成する。ｐ型抵抗Ｒ１及びＲ４は、平面に−４５°及び＋４５°で整列配置される、したがって、＜１００＞結晶方向に平行に延長する長方形の抵抗ストリップ２９又は３０の少なくとも一対から構成される。各々の対の２つの抵抗ストリップは特徴４ａによって実行される、すなわち、それらは共にＬ字状の抵抗を形成する。ｎ型シリコンで、＜１１０＞結晶軸に沿ったピエゾ係数π１１及びπ１２の相違π１１−π１２が比較的小さいので、＜１１０＞結晶方向に平行したｎ型抵抗の配向性は、抵抗の不一致を減少させる。ｐ型シリコンで、＜１００＞結晶軸に沿ったピエゾ係数π１１及びπ１２の相違π１１−π１２が比較的小さいので、＜１００＞結晶方向に平行したｐ型抵抗の配向性は、抵抗値の分散を減少させる。ホール素子１５の抵抗Ｒ１からＲ４を流れている電流の影響を最小化するため、４つの抵抗Ｒ１からＲ４の８つの抵抗ストリップ２７から３０は、抵抗ストリップ２７の中を流れている電流が反時計回りに流れ、抵抗ストリップ２８の中を流れている電流が時計回りに流れ、抵抗ストリップ２９の中を流れている電流が時計回りに流れ、及び、抵抗ストリップ３０の中を流れている電流がホール素子１５の周りで反時計回りに流れるように、接続される。互いに抵抗Ｒ１からＲ４に接続する導体通路は、図１２の完全性のために示されるのみであり、それらは、中を流れる電流ができるだけホール素子１５の出力信号に対する影響を有しないような技術的可能性の範囲において実行される。
【００４７】
図１３は、４つの抵抗Ｒ１からＲ４が特徴４ａ及び５ｃにより実行され、様々な態様において最適化される本発明の応力センサ１のさらに例示的な実施態様を示す。各々の抵抗Ｒ１からＲ４で、以下の条件が適用する：
１．各々の抵抗は、４つの抵抗セクションから構成され、その２つが第１の方向に平行して整列配置され、もう２つが第１の方向に対して直角の第２の方向に平行して整列配置される。
２．各々の４つの抵抗セクションは、そのドーピングが異なる直列に接続される２つの抵抗ストリップで構成される。ｎ型抵抗Ｒ２及びＲ３に使用されるドーピングは、重度ドープされたＮ＋ドーピングであり、好ましくは第１の抵抗ストリップの電気接点の製造のために使用されるＮ＋ドーピング、及び、中程度のＮドーピング、好ましくは第２の抵抗ストリップの、ホール素子のウエルの製造のために使用されるドーピング、すなわち概してｎ型ウエルに指定されるドーピングである。ｐ型抵抗Ｒ１及びＲ４のために使用されるドーピングは、重度ドープしたＰ＋ドーピングであり、好ましくは第１の抵抗ストリップの電気接点の製造のために使用されるＰ＋ドーピング、及び、中程度のＰドーピング、好ましくは第２の抵抗ストリップの概してｐ型ウエルに指定されるドーピングである。Ｎ＋ドーピングを有する抵抗ストリップは参照符号３５によって指定され、ｎ型ウエルドーピングを有する抵抗ストリップは参照符号３６によって指定され、Ｐ＋ドーピングを有する抵抗ストリップは参照符号３７によって指定され、ｐ型ウエルドーピングを有する抵抗ストリップは参照符号３８によって指定される。抵抗Ｒ３及びＲ４の抵抗ストリップの参照符号が明確性のために外されるので、同一の抵抗ストリップは、同一の境界及び陰影を有して示される。
【００４８】
Ｎ＋抵抗ストリップ及びｎ型ウエル抵抗ストリップは異なる温度係数を有し、加えて、重度ドープした及び軽度ドープした半導体材料のピエゾ抵抗係数は、異なる温度ドリフトを有する。各々の抵抗セクションのＮ＋抵抗ストリップ及びｎ型ウエル抵抗ストリップの抵抗値の比率は、応力に依存している抵抗変化の温度ドリフトがピエゾ・ホール温度係数と等しいようにされる。これは、以下の例で示される。
省略形で：
ＴＣ＿Ｎ＋は、Ｎ＋材料の温度係数を指す；
ＴＣ＿ｎｗｅｌｌは、ｎ型ウエル材料の温度係数を指す；
ＴＣ＿ｐ＋は、Ｐ＋材料の温度係数を指す；
ＴＣ＿ｐｗｅｌｌは、ｐ型ウエル材料の温度係数を指す；
ＴＣ＿πｎ＋は、Ｎ＋材料のピエゾ抵抗温度係数を指す；
ＴＣ＿πｎｗｅｌｌは、ｎ型ウエル材料のピエゾ抵抗温度係数を指す；
ＴＣ＿ｐｈは、ホールプレートのピエゾ・ホール温度係数を指す；
Ｒ＿Ｎ＋は、Ｎ＋抵抗ストリップの抵抗を指す；
Ｒ＿ｎｗｅｌｌは、ｎ型ウエル抵抗ストリップの抵抗を指す；
Ｒ＿Ｐ＋は、Ｐ＋抵抗ストリップの抵抗を指す；
Ｒ＿ｐｗｅｌｌは、ｐ型ウエル抵抗ストリップの抵抗を指す；
α、β、γ、ηは、定位性パラメータを指す。
Ｎ＋抵抗ストリップ及びｎ型ウエル抵抗ストリップから形成される抵抗セクションの抵抗Ｒｎは、したがって、Ｒ＿Ｎ＋＝α＊Ｒｎ及びＲ＿ｎｗｅｌｌ＝β＊Ｒｎとして、Ｒｎ＝Ｒ＿Ｎ＋＋Ｒ＿ｎｗｅｌｌである。この場合、α＋β＝１である。比率α／βは、応力に依存する抵抗変化の温度ドリフトは、ピエゾ・ホール温度係数と等しいという事実を組み込んで、方程式α＊ＴＣ＿πｎ＋＋β＊ＴＣ＿πｎｗｅｌｌ＝ＴＣ＿ｐｈによって決定される。Ｐ＋抵抗ストリップ及びｐ型ウエル抵抗ストリップも、異なる温度係数を有する。
【００４９】
各々の抵抗セクションのＰ＋抵抗ストリップ及びｐ型ウエル抵抗ストリップの抵抗値の比率は、ｐ型抵抗Ｒ１及びＲ４の応力から独立した抵抗変化の温度ドリフトがｎ型抵抗Ｒ２及びＲ３の応力から独立した抵抗変化の温度ドリフトと等しく、抵抗Ｒ１からＲ４によって形成されるホイートストンブリッジの出力信号ＶＷの温度係数がゼロに等しくなるような大きさにされる。
【００５０】
Ｐ＋抵抗ストリップ及びｐ型ウエル抵抗ストリップから形成される抵抗セクションの抵抗Ｒｐはしたがって、
Ｒ＿Ｐ＋＝γ＊Ｒｐ及びＲ＿ｐｗｅｌｌ＝η＊Ｒｐとして、
Ｒｐ＝Ｒ＿Ｐ＋＋Ｒ＿ｐｗｅｌｌ
である。
この場合、γ＋η＝１である。比率γ／ηは、方程式α＊ＴＣ＿ｎ＋＋β＊ＴＣ＿ｎｗｅｌｌ＝γ＊ＴＣ＿ｐ＋＋η＊ＴＣ＿ｐｗｅｌｌによって決定される。抵抗Ｒ１からＲ４まで形成されるホイートストンブリッジのオフセットを無くすため、Ｒｐ＝Ｒｎでなければならない。定位性のためにそのように得られた値α、β、γ及びηは、方程式で使用される材料の定数がどのくらい正確に知られるかに依存し、最終的に経験的修正が必要とされる近似値である。
３．抵抗の８つ抵抗ストリップは、以下のように互いに電気接続される
ａ）同じ方向を有する２つの抵抗セクションで、反対方向に電流が流れる、
ｂ）抵抗セクションのシーケンスは、それらの配向性、すなわち、第１の配向性の抵抗セクション、第２の配向性の抵抗セクション、第１の配向性の抵抗セクション及び第２の配向性の抵抗セクション、又は、その逆も同じである配向性に関して交互である、
ｃ）８つの抵抗ストリップのシーケンスは以下の通りである：
Ｎ＋、ｎ型ウエル、ｎ型ウエル、Ｎ＋、Ｎ＋、ｎ型ウエル、ｎ型ウエル、Ｎ＋、又は、Ｐ＋、ｐ型ウエル、ｐ型ウエル、Ｐ＋、Ｐ＋、ｐ型ウエル、ｐ型ウエル、Ｐ＋。
【００５１】
これらの測定は、例えば、空間電荷領域の影響、イオン注入の影響、その他のような非常に様々なタイプの影響から生じる抵抗値Ｒ１からＲ４の分散を最小化するために使われる。
【００５２】
ピエゾ抵抗係数の温度ドリフトの影響は、ｎ型抵抗Ｒ２及びＲ３においてよりもｐ型抵抗Ｒ１及びＲ４において非常に少ないので、異なるドーピングを有する２つの抵抗ストリップとしてのｐ型抵抗セクションの実施態様は、必要とは限らない、すなわち、ｐ型抵抗セクションは代替的に、単一のＰ＋抵抗ストリップであり得る。
【００５３】
本発明の応力センサ１の抵抗Ｒ１からＲ４は、上述した特徴及び例示的な実施態様の範囲において任意の方法で結合され、多様な方法で実行され、半導体チップ２上に配置され、応力補正ホールセンサを形成するため、少なくとも１つのホール素子と結合される。少なくとも１つのホール素子上の抵抗ストリップ又は抵抗セクションの中を流れている電流によって生成される磁場の影響を最小化するため、抵抗ストリップ又は抵抗セクションは、ホール素子周辺で電流又は複数の電流が一度時計回りに流れ、一度反時計回りに流れるように、都合よく配置される。
【００５４】
図１４Ａ及びＢは、図１３のｎ型抵抗セクションの抵抗ストリップ３５及び３６が単一の抵抗ストリップ４３を形成するように結合されて実行される例示的な実施態様の輪郭及び断面図を示す。抵抗ストリップ４３は、Ｎ＋材料のストリップ４５が一体化されるｎ型ウエル４４から構成される。電気接点端子４６は、通常Ｎ＋領域に配置される。電流の一部分はしたがって、Ｎ＋領域の中を流れ、他の部分はｎ型ウエル領域を流れる。図１３のｐ型抵抗セクションの抵抗ストリップ３７及び３８は、同様に実行され得る。
【００５５】
図１５は、本発明のホール素子１５及び応力センサ１を含む、ホールセンサのさらに例示的な実施態様を示す。この例示的な実施態様において、２つのｎ型抵抗Ｒ２及びＲ３は、ホール素子１５のｎ型ウエル４１上に次に配置され、ｐ型ウエル４０に配置される互いに直角に整列配置される２つのＮ＋抵抗ストリップ３９から構成される。ｐ型ウエル４０は、この例では十字形であり、十字のアームはｎ型ウエル４１を越えて横に突出している。ｐ型抵抗Ｒ１及びＲ４は、互いに直角に整列配置される２つのＰ＋抵抗ストリップ４２から構成される。この実施態様は、ホール素子１５の場所で、応力の直接の測定を可能にする。本発明による少なくとも１つのホール素子及び少なくとも１つの応力センサを含むすべてのホールセンサにおいて、応力センサのホイートストンブリッジの出力信号は例えば、図６に示される方法により、ホール素子の出力信号の応力の影響を補正するために用いられる。しかしながら、応力センサのホイートストンブリッジの出力信号もデジタル化され、そして、デジタル化されるホール素子の出力信号の補正のために使われ得る。
【００５６】
図１６から１８は、それに応じてＳ１からＳ５又はＳ１からＳ９によって識別されるそれぞれ５つ又は９つの一体型の応力センサを有するホール素子１５を含むホールセンサを各々示す。各々のこれらの応力センサは、上記の例示的な実施態様の１つにより応力センサとして実行され、好ましい実施態様は図１６から１８に示され、さらに詳細に以下に説明される。応力センサＳ１からＳ５又はＳ９は別々のｎ型抵抗を各々含み、一方でｐ型抵抗Ｒ１及びＲ４はそのすべてによって共有され、１つの応力センサの測定信号を相次いで記録するため、スイッチ（図示せず）による動作においてそれに応じて接続される。ｎ型抵抗Ｒ２及びＲ３は、同じ名目上の抵抗値を有し、互いに９０°回転して、直列に接続される少なくとも２つの長方形の抵抗ストリップ１１及び１２を各々有する「Ｌ字状の」抵抗である。図面の明確性のため、ｎ型抵抗Ｒ２及びＲ３は、応力センサＳ１においてのみ識別され、抵抗ストリップ１１及び１２は、応力センサＳ１の抵抗Ｒ２においてのみ識別される。ｎ型抵抗は、図１５で例示的に示した実施態様のようにホール素子のｎ型ウエル４１において埋め込まれているｐ型ウエル４０に一体化され、好ましくは示されるように十字形であり、ホール電気接点１８を露出させる。ｐ型抵抗Ｒ１及びＲ４もまた、ホール素子１５の周りに配置される「Ｌ字状」の抵抗である。ｐ型抵抗Ｒ１及びＲ４は、同じ名目上の抵抗値を有し、示されるように好ましくは各々直列に接続される少なくとも４つの長方形の抵抗ストリップから構成され、各々２つの抵抗ストリップは他の２つの抵抗ストリップに関して９０°回転される。
【００５７】
応力センサは十字形状に配置され、特に３つ又は５つの応力センサはｘ軸に沿って配置され、３つ又は５つの応力センサはｙ軸に沿って配置され、応力センサＳ１は２つの軸の中央及びホール素子１５の中央に配置される。
【００５８】
位置ｘ又は位置ｙの関数として、機械的な応力構成要素シグマ＝Ｔｘｘ＋Ｔｙｙの経過はｓｉｇｍａ（ｘ）＝Ａ０＋Ａ１＊ｘ＋．．．＋Ａｎ＊ｘｎ、ｓｉｇｍａ（ｙ）＝Ｂ０＋Ｂ１＊ｘ＋．．．＋Ｂｎ＊ｘｎで表すことができる。ホールセンサの動作において、次数ｎまでの係数Ａ０からＡｎ、及び、Ｂ０からＢｎは、典型的な数学的な方法によってｘ軸に沿って配置される応力センサ及びｙ軸上に配置される応力センサの出力信号から決定される。次数ｎは、図１６及び１７の実施態様において多くて２であり、図１８の実施態様において最高でも４である。
【００５９】
係数Ａ０からＡｎ及びＢ０からＢｎは、加重係数ｋ０からｋｍによって逓倍され、応力信号ＶＳを形成するために加えられた：
ＶＳ＝ｋ０＊Ａ０＋ｋ１＊Ａ１＋ｋ２＊Ａ２＋．．．＋ｋｍ／２＊Ａｎ＋ｋｍ／２＋１＊Ｂ０＋．．．＋ｋｍ−１＊Ｂｎ−１＋ｋｍ＊Ｂｎ
ホール素子１５によるホール電流は、それから方程式（６）によって好ましくはストレス補正される。
【技術分野】
【０００１】
本発明は、半導体チップの機械的な応力を検出するための応力センサ及び応力補正ホールセンサに関するものである。
【背景技術】
【０００２】
ホールセンサは、ホール効果に基づき、磁場の所定の構成要素と比例している電気出力信号を供給する磁界センサである。ホールセンサは、ホール素子又はホール素子の一群と、ホール素子の動作及びホール素子の出力信号の分析のための電子回路とを含む。ホールセンサは、半導体チップに埋め込まれる集積回路として作成される。半導体チップは、ハウジングにおいて実装される。ホール素子は、処理及び形状による偏りから生じるオフセットを有する。オフセットは、複数のホール素子（一群）の並列接続及び／又は公知のスピン流法を用いた動作によって効果的に減少することができる。これは、多岐管に関する特許文献（例えばＷＯ０１１８５５６号、欧州特許第５４８３９１号、ドイツ特許第４３０２３４２号）から公知である。
【０００３】
ハウジングにおいて実装される半導体チップは、周囲条件の影響、例えば温度、及び、湿度その他に依存する機械的な応力にさらされる。交互の機械的な応力によって、ホール素子でオフセットの変化が生じ、ピエゾ・ホール効果のためにホール素子の感度も変化する。オフセットの変化は、上記の測定によって効果的に抑制される。ピエゾ・ホール効果によって生じる感度の変化を補正するようにホール素子の感度の変化を補正するための機械的な応力を検出する応力センサの採用、及び、その出力信号の使用は、例えば、ドイツ特許第１０１５４４９５号、ドイツ特許第１０１５４４９８号、ドイツ特許第１０２００４００３８５３号、ドイツ特許第１０２００８０５１９４９号から公知である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ０１１８５５６号公報
【特許文献２】欧州特許第５４８３９１号公報
【特許文献３】ドイツ特許第４３０２３４２号公報
【特許文献４】ドイツ特許第１０１５４４９５号公報
【特許文献５】ドイツ特許第１０１５４４９８号公報
【特許文献６】ドイツ特許第１０２００４００３８５３号公報
【特許文献７】ドイツ特許第１０２００８０５１９４９号公報
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明は、可能な限り単純な方法でピエゾ・ホール効果によって生じるホール素子の感度の変化を補正し、本質的な応力補正ホールセンサを展開する目的に基づくものである。
【０００６】
前述の目的は、独立請求項１及び１０の特徴によって、本発明により達成される。好都合な実施態様は、従属請求項において定められる。
【０００７】
本発明によると、半導体チップの機械的な応力を検出するための応力センサは、半導体チップの作動面において一体化される抵抗を有する。集積抵抗は、それはホイートストンブリッジを形成する４つの集積抵抗Ｒ１からＲ４を含み、抵抗Ｒ１及びＲ２は直列に接続され、抵抗Ｒ３及びＲ４は抵抗Ｒ１及びＲ２と直列に平行して接続され、抵抗Ｒ１及びＲ３は共通のノードを有し、抵抗Ｒ２及びＲ４は共通のノードを有している。抵抗Ｒ１及びＲ４はｐ型抵抗であり、抵抗Ｒ２及びＲ３はｎ型抵抗である。抵抗Ｒ１からＲ４は、好ましくは同じ公称値を有する。
【０００８】
好ましくは、ｎ型抵抗Ｒ２及びＲ３の各々は、直接に又は電気導体経由で互いに接続される長方形の抵抗セクションから構成される。抵抗セクションの各々は、半導体チップの作動面によって定められる平面において所定の配向性を有する。第１の配向性を有しかつ同じ抵抗Ｒ２又はＲ３に属するすべての抵抗セクションの抵抗値の合計、及び、第１の配向性に９０°回転した第２の配向性を有しかつさらに同じ抵抗Ｒ２又はＲ３に属するすべての抵抗セクションの抵抗値の合計は、同じ公称値を有する。
【０００９】
好ましくは、ｐ型抵抗Ｒ１及びＲ４の各々は、直接に又は電気導体経由で互いに接続される長方形の抵抗セクションから構成される。抵抗セクションの各々は、半導体チップの作動面によって定められる平面において所定の配向性を有する。第１の配向性を有し、かつ、同じ抵抗Ｒ１又はＲ４に属するすべての抵抗セクションの抵抗値の合計、及び、第１の配向性に９０°回転した第２の配向性を有し、かつ、さらに同じ抵抗Ｒ１又はＲ４に属するすべての抵抗セクションの抵抗値の合計は、同じ公称値を有する。
【００１０】
好ましくは、ｎ型抵抗Ｒ２及びＲ３の抵抗セクション、及び、ｐ型抵抗Ｒ１及びＲ４の抵抗セクションは、４５°又は−４５°の角度を囲む。
【００１１】
好ましくは、基材は（１００）シリコンであり、半導体チップの端は＜１１０＞結晶方向に対して平行及び直角に延長し、ｎ型抵抗Ｒ２及びＲ３の抵抗セクションは＜１１０＞結晶方向に対して平行及び直角に延長し、ｐ型抵抗Ｒ１及びＲ４の抵抗セクションは＜１００＞結晶方向に対して平行及び直角に延長する。
【００１２】
ｐ型抵抗Ｒ１及びＲ４の各々は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗である。
【００１３】
抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の各々は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗である。
【００１４】
好ましくは、ｎ型抵抗Ｒ２及びＲ３は、ｎ型抵抗Ｒ２及びＲ３の応力に依存した抵抗変化の温度ドリフトがピエゾ・ホール温度係数と等しいように結合される比較的重度ドープした及び比較的軽度ドープした半導体材料を含む。
【００１５】
好ましくは、ｐ型抵抗Ｒ１及びＲ４は、比較的重度ドープした及び比較的軽度ドープした半導体材料を含み、これらの半導体材料は、ｐ型抵抗Ｒ１及びＲ４の応力から独立した抵抗変化の温度ドリフトが、ｎ型抵抗Ｒ２及びＲ３の応力から独立した抵抗変化の温度ドリフトと等しいように結合される。
【００１６】
ホールセンサは発明により、少なくとも１つのホール素子及び少なくとも１つの応力センサを含む。少なくとも１つの応力センサの出力信号は、少なくとも１つのホール素子の出力信号の応力補正のために用いられる。
【００１７】
ホールセンサは好ましくは、少なくとも１つのホール素子に電流を適用するための少なくとも２つの電流源と、その少なくとも２つの電流源の１つを制御する応力センサの出力信号とを含む。
【００１８】
ホールセンサは、直角に互いに延長している２つの軸に沿って配置される少なくとも５つの応力センサを含む。単一の出力信号は、少なくとも１つのホール素子の出力信号を応力補正するために、応力センサの出力信号から形成される。
【図面の簡単な説明】
【００１９】
本発明は、例示的な実施態様及び図面に基づいて以下にさらに詳細に説明される。
【図１】図１は、抵抗によって形成される本発明の応力センサの電気回路図を示す；
【図２】図２は、第１の例示的な実施態様による抵抗の内部構造を示す；
【図３Ａ】図３Ａは、抵抗の例示的な実施態様を示す；
【図３Ｂ】図３Ｂは、抵抗の例示的な実施態様を示す；
【図３Ｃ】図３Ｃは、抵抗の例示的な実施態様を示す；
【図３Ｄ】図３Ｄは、抵抗の例示的な実施態様を示す；
【図４】図４は、ホール素子、ｐ型抵抗及びｎ型抵抗を含むセンサセルを示す；
【図５】図５は、本発明による応力センサ、及び、ホールセンサを形成する２つのセンサセルを示す；
【図６】図６は、ホール素子を作動するための回路を示す；
【図７】図７は、ホール素子、２つのｎ型抵抗及び２つのｐ型抵抗を含むセンサセルの上面図を示す；
【図８】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図９】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図１０】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図１１】図８から１１は、本発明の第２の例示的な実施態様によるホール素子及び応力センサを含むホールセンサを示す；
【図１２】図１２は、さらなるホールセンサを示す；
【図１３】図１３は、本発明のさらなる応力センサを示す；
【図１４Ａ】図１４Ａは、抵抗ストリップの輪郭を示す；
【図１４Ｂ】図１４Ｂは、抵抗ストリップの断面を示す；
【図１５】図１５は、一体型の応力センサを有するさらなるホールセンサを示す；
【図１６】図１６は、いくつかの一体型の応力センサを有するホールセンサを示す。
【図１７】図１７は、いくつかの一体型の応力センサを有するホールセンサを示す。
【図１８】図１８は、いくつかの一体型の応力センサを有するホールセンサを示す。
【発明を実施するための形態】
【００２０】
図１は、本発明の応力センサ１の電気回路図を示す。応力センサ１は、半導体チップ２において一体化される４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４によって形成されるホイートストンブリッジから構成される。以下に、ｘ、ｙ及びｚは、デカルトの座標系の軸を指し、ｚ軸は半導体チップの作動面３に垂直に延長し、ｘ軸及びｙ軸は作動面３を囲む半導体チップの端に平行に延長する。抵抗Ｒ１及びＲ２は直列に接続され、抵抗Ｒ３及びＲ４は、抵抗Ｒ１及びＲ２と平行して、直列に接続される。抵抗Ｒ１及びＲ３は共通のノード４を有し、抵抗Ｒ２及びＲ４は電圧源又は電源に接続可能である共通のノード５を有する。抵抗Ｒ１及びＲ２は共通のノード６を有し、抵抗Ｒ３及びＲ４は共通のノード７を有し、それを経て、ホイートストンブリッジの出力信号ＶＷは、差動電圧信号としてタップされ、増幅回路８に供給される。
【００２１】
抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、以下の特徴を有する：
１．抵抗Ｒ１及びＲ４は、ｐ型抵抗、すなわち半導体チップ２において一体化されるｐ型ドーピングを有している抵抗である。
２．抵抗Ｒ２及びＲ３は、ｎ型抵抗、すなわち半導体チップ２において一体化されるｎ型ドーピングを有している抵抗である。
【００２２】
抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は加えて、好ましくは以下の特徴を有する。
３．４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の名目上の値は、プロセス関連の公差を無視すると、等しいサイズ、すなわちＲ１＝Ｒ２＝Ｒ３＝Ｒ４である。これは、ｐ型ドーピング又はｎ型ドーピングの層の抵抗に対応する抵抗ストリップの長さと幅の比率によって達成される。
４ａ）各々の抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、直接に又は電気導体経由で互いに接続される長方形の抵抗セクションから構成され、抵抗を形成し、抵抗セクションの各々は、半導体チップの作動面３によって定められるｘｙ面において所定の配向性を有し、第１の配向性を有しかつ同じ抵抗Ｒ１、Ｒ２、Ｒ３、又は、Ｒ４の１つに属するすべての抵抗セクションの抵抗値の合計は、第１の配向性に９０°回転した第２の配向性を有しかつさらに同じ抵抗Ｒ１、Ｒ２、Ｒ３、又は、Ｒ４の１つに属するすべての抵抗セクションの抵抗値の合計は、同じ公称値を有する。
又は、
４ｂ）ｎ型抵抗Ｒ２及びＲ３は特徴４ａにおいて実行され、ｐ型抵抗Ｒ１及びＲ４は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗ストリップである。
又は、
４ｃ）４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、半導体チップの端に関して４５°又は−４５°回転する長方形の抵抗ストリップである。
５ａ）抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のために使用されるドーピングは、好ましくは電気接点の製造のために使用される重度ドープしたＮ＋又はＰ＋ドーピングである。
又は、
５ｂ）ｎ型抵抗Ｒ２及びＲ３は、重度ドープしたＮ＋及び比較的軽度ドープしたＮ材料から構成される。ｐ型抵抗Ｒ２及びＲ３は、重度ドープしたＰ＋材料から構成される。
又は、
５ｃ）ｎ型抵抗Ｒ２及びＲ３は、重度ドープしたＮ＋及び比較的軽度ドープしたＮ材料から構成されている。ｐ型抵抗Ｒ１及びＲ４は、重度ドープしたＰ＋及び比較的軽度ドープしたＰ材料から構成される。
６．抵抗セクションおいて流れている電流は、本質的に半導体チップ２の作動面３に平行して流れる。抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、したがって、横方向の抵抗と呼ぶことができる。
【００２３】
ホイートストンブリッジは、概して半導体チップの集合体に位置するが、特定の用途において、例えば、露出した屈曲バー及び振動板のようなマイクロセンサの任意の超小形構造においても一体化され得る。電流又は電圧は、ノード４及び５を経てそれへ適用される。
【００２４】
図２は、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４が特徴１、２、３、４ａ、５及び６によって実行される本発明の応力センサの第１の例示的な実施態様による抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の内部構造体を示す。抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、同じ名目上の抵抗値を有し、互いに９０°回転し、直列に接続される少なくとも２つの長方形の抵抗ストリップ１１及び１２を各々有する。この実施態様において、４つの抵抗ストリップ１１はｙ軸に平行して整列配置され、４つの抵抗ストリップ１２はｘ軸に平行して整列配置される。抵抗ストリップ１１及び１２は、ｘ軸及びｙ軸にわたる平面内で任意の角度でも各々回転するが、互いに関するそれらの相対的な回転配向性が維持される、すなわち、それらがｘｙ面に位置し、９０°の角度を囲むことのみが重要である。図２において図示した例示的な実施態様において、各々の抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の各々抵抗ストリップ１１及び１２は、互いに分かれ、電気導体によって互いに接続されて、したがって共に対応している抵抗Ｒ１、Ｒ２、Ｒ３又はＲ４になる２つの個々の抵抗ストリップである。
【００２５】
特徴４ａにおいて特定される原理は、一対の長方形の抵抗ストリップによって最も単純に実行され、一対の２つの抵抗ストリップは半導体チップ２のｘｙ面において互いに９０°回転して配置され、図２に示すように直列に接続される。すなわち、一対の２つの抵抗ストリップは、共にＬ字形の抵抗を形成する。
【００２６】
平面の＜１１０＞配向性を有する標準の（１００）シリコンで、応力上の抵抗値の依存関係は、以下の方程式によっておよそ与えられる：
ΔＲｎ／Ｒｎ＝−２４％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ）＋５３％／ＧＰａ＊Ｔｚｚ（１）
ΔＲｐ／Ｒｐ＝２．７％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ）−１．１％／ＧＰａ＊Ｔｚｚ（２）
Ｔｘｘ、Ｔｙｙ及びＴｚｚは、それぞれ、ｘ軸又はｙ軸又はｚ軸の方向に向きを定められる機械的な張力テンソルの３つの通常の張力構成要素を示す。特定された割合値（２４％、５３％、２．７％及び１．１％）は、低レベルのドーピングで、近似値として理解され、（１００）シリコンの場合には、シリコン・ウエハーの回転配向性から独立している。
【００２７】
Ｔｚｚが概して実際にはＴｘｘ及びＴｙｙよりも非常に小さいので、以下の方程式が適用される：
ΔＲｎ／Ｒｎ＝−２４％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ） （３）
ΔＲｐ／Ｒｐ＝２．７％／ＧＰａ＊（Ｔｘｘ＋Ｔｙｙ） （４）
【００２８】
機械負荷によって生じるｎ型抵抗の抵抗値の変化は、一方で、ｐ型抵抗の抵抗値の変化よりもおよそ一桁（ここでおよそ９倍）大きい。抵抗Ｒ１からＲ４によって形成されるホイートストンブリッジがすべて出力信号を供給するように、異なるサイズは必要条件である。ホイートストンブリッジの出力信号ＶＷは、Ｔｘｘ＋Ｔｙｙの合計と比例している。また一方で、ｎ型抵抗Ｒ２及びＲ３は、ｐ型抵抗Ｒ１及びＲ４とおよそ類似した温度係数を有し、その結果は、ホイートストンブリッジの出力信号ＶＷが温度変化によってわずかに影響されるだけである。重度ドープしたＮ＋又はＰ＋抵抗の温度係数は、より弱くドーピングされたｎ型ウエル又はｐ型ウエルの温度係数よりも、使用されるＣＭＯＳプロセスにおいておよそ２．５倍少ない。これが、重度ドープしたＮ＋又はＰ＋ドーピングが好ましくは抵抗のために使われる理由である。
【００２９】
ホイートストンブリッジの差動の出力信号ＶＷは増幅回路８（図１）に供給され、そこで、第１の演算増幅器９によって差動信号に変換され、例えば一定値Ｖ１の減算により第２の演算増幅器１０によってオフセット補正され、応力センサ１の出力信号ＶＳとして提供される。
【００３０】
図３Ａは、半導体チップ２の作動面３の上面図における抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のうちの１つの例示的な実施態様を示す。抵抗は１３．１から１３．４までの複数の長方形の抵抗セクションで構成され、２つの抵抗セクション１３の各々の１つの抵抗セクション１３は、同じ名目上の抵抗値を有しかつ対を形成する他の抵抗セクション１３に関してｘｙ面において９０°回転する。ここに２つの対がある：抵抗セクション１３．１及び１３．３は、第１の対を形成し、抵抗セクション１３．２及び１３．４は、第２の対を形成する。抵抗セクション１３．２は、抵抗セクション１３．１に関して角度４５°回転する。抵抗セクション１３．４は、抵抗セクション１３．１に関して角度４５°回転する。抵抗セクション１３．１から１３．４は、電気導体で示すように互いに直列に接続され得る。この場合、抵抗セクションは半導体チップ２上の任意の及び異なる場所に位置することができる。抵抗セクション１３．１から１３．４はまた、図３Ｂに示すように、直接互いに接続され、単一のコヒーレント抵抗ストリップを形成する。
【００３１】
図３Ｃは、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のうちの１つのさらに例示的な実施態様を示す。抵抗は、１３．１から１３．５までの５つの長方形の抵抗セクションで構成される。抵抗セクション１３．２、１３．３及び１３．４は、同じ名目上の抵抗値Ｒを有する。抵抗セクション１３．１及び１３．５は半分の抵抗値Ｒ／２を有し、それらは、したがって、幾何学的に２つの部分へ分割される名目上の抵抗値Ｒを有している共通の抵抗セクションと考えられる。同一の、第１の配向性を有する抵抗セクション１３．１、１３．３及び１３．５の抵抗値の合計は２＊Ｒであり、同一の、第２の配向性を有する抵抗セクション１３．２及び１３．４の抵抗値の合計と等しく、第１及び第２の配向性は、半導体チップ２の作動面３によって定められるｘｙ面において互いに９０°回転している。
【００３２】
図３Ｄは、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４のうちの１つのさらに例示的な実施態様を示す。抵抗は、その縦軸が第１の方向に平行して、又は、第１の方向に対して直角の第２の方向に平行して延長する長方形の抵抗セクション１３．１及び１３．２から構成される。第１の方向に平行に整列配置された抵抗セクション１３．１の抵抗値の合計は、第２の方向に平行に整列配置された抵抗セクション１３．２の抵抗値の合計と等しい。原則として、第１の方向に平行に整列配置された各々の抵抗セクション１３．１は、第２の方向に平行に整列配置された抵抗セクション１３．２が割り当てられる。抵抗セクション１３．１及び１３．２は、技術により可能な限り互いに隣接して配置される。これは、明確性の理由により、図面には当てはまらない。抵抗セクション１３．１及び１３．２のこの配置により、小さな領域を占有し、かつ、抵抗セクション１３．１の抵抗値の合計と抵抗セクション１３．２の抵抗値の合計との比較的小さな分散を有するコンパクトな抵抗になる。
【００３３】
同じ対に割り当てられる抵抗セクションの長さと幅の比率は、原則として、通常の張力構成要素Ｔｘｘによる機械的負荷によって、通常の張力構成要素Ｔｙｙによる機械的負荷として抵抗セクションにより形成される抵抗の等しい大きさの変化が生じるように必要な大きさにされる。
【００３４】
本発明の応力センサは、例えば、ホール効果に基づいた磁界センサの場合、ピエゾ・ホール効果によって生じる感度の変化のために補正することができる。図４は、ホール素子１５、ｎ型抵抗１６及びｐ型抵抗１７を含むセンサセル１４の上面図を示す。この例では、ホール素子１５は、四角のｎ型ウエル（又はｐ型ウエル）であり、ホール電流の供給及びホール電圧のタッピングのための４つの電気接点１８は、四角の角に配置される。ｎ型抵抗１６は、四角ｎ型ウエルの４つの側に平行して整列配置され、互いに電気導体通路によって接続される４つの線形のｎ型抵抗ウエブ１９によって形成される。４つのｎ型抵抗ウエブ１９の各々の２つはしたがって、ｘ軸及びｙ軸に平行して延長する。ｐ型抵抗１７は、四角の側に平行して整列配置され、電気導体通路によって互いに接続される４つの線形のｐ型抵抗ウエブ２０によって形成される。４つのｐ型抵抗ウエブ２０の各々の２つはしたがって、ｘ軸及びｙ軸に平行して延長する。センサセル１４の個々の要素のレイアウトは、機械負荷がセンサセル１４を通じてできるだけ均等に分配されるように、可能な限り対称で実行される。
【００３５】
図５は、図４に示されるタイプの２つのセンサセル１４の上面図を示す。２つのセンサセル１４の２つのｎ型抵抗１６及び２つのｐ型抵抗１７は、図１に示される電気回路図によりホイートストンブリッジとして接続され、発明の応力センサを形成する。図面の明確性の理由で、配線を示すために、特に実線、破線及び点線のような様々な線が使われる。２つのホール素子１５は、それらの動作のために必要な電子回路と共に、ホールセンサを形成する。ホイートストンブリッジの差動出力信号ＶＷは、応力センサの出力信号ＶＳがオフセット補正出力信号として利用できるように増幅され、ホイートストンブリッジのオフセットが可能な限り排除される、例えば図１において説明される増幅回路８のような増幅回路８に供給される。
【００３６】
図６は、ピエゾ・ホール効果によって生じる２つのホール素子１５の磁場に関係する感度の変化を補正するため、図５に示される応力センサの出力信号ＶＳが使われる方法の好適な例示的な実施態様を示す。ピエゾ・ホール効果によって生じる２つのホール素子１５の感度の変化は、ｘ方向及びｙ方向において作用している機械的負荷の合計Ｔｘｘ＋Ｔｙｙに、第一次近似において比例する。
【００３７】
２つのホール素子１５は、スピン流法を用いた並列接続及び動作によって公知の方法で都合よくオフセット補正される（欧州特許第５４８３９１参照）。２つのホール素子１５は、スピン流法を用いて互いに別々に作動され、各々は別々の定電流源によって駆動され、それらの出力信号が加えられる。図６はしたがって、１つのホール素子１５の電子回路の電気回路図を示すのみである。電子回路はこの例では、その電流が加えられ及び／又は減じられて、スピン流マルチプレクサ２５を経て電流Ｉとしてホール素子１５に供給される４つの電流源２１から２４を含む。マルチプレクサの出力に現れるホール電圧は、公知の方法で処理及び分析され得る交流電圧である。
【００３８】
第１の電流源２１はＰＴＡＴ定電流源（ＰＴＡＴ＝絶対温度と比例している）であり、絶対温度と比例している電流Ｉ１を供給する。第２の電流源２２はＣＴＡＴ定電力源（ＣＴＡＴ＝絶対温度を補うものである）であり、温度の増加と共に減少する電流Ｉ２を供給する。第３の電流源２３は温度から独立した抵抗ＲＱによって制御され、温度から独立している電流Ｉ３を供給する。第４の電流源２４は応力センサ１の出力信号ＶＳによって制御され、合計（Ｔｘｘ＋Ｔｙｙ）と比例している電流Ｉ４を供給する。
Ｉ１＝ＩＰ＊［１＋ａ＊（Ｔ−Ｔ０）］
Ｉ２＝ＩＣ＊［１−ｂ＊（Ｔ−Ｔ０）］
Ｉ３＝ＩＲ
Ｉ４＝ｃ＊ＶＳ
Ｔ０は選択された固定温度であり、ａ及びｂはＰＴＡＴ及びＣＴＡＴ定電流源の特性によって与えられるパラメータであり、ＩＰ、ＩＣ、ＩＲ及びｃは、特定の温度範囲内の電流Ｉ１からＩ４の合計が以下の性質を有するように互いに適応する選択可能なパラメータである：
Ｉ＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＝Ｉ０＊［１＋δ＊（Ｔ−Ｔ０）＋λ＊ＶＳ］ （５）
係数δ及びλは定数であり、Ｉ０は、温度Ｔ０で、及び、機械的負荷の非存在下で電流源２１から２４により供給される電流を指す。
【００３９】
ホール素子１５が使われる温度範囲は、概して複数の、例えば３つの温度範囲に分割され、パラメータＩＰ、ＩＣ、ＩＲ及びｃは、各々の個々の温度範囲において、一方でホール素子の電流に関する感度の一次従属性、及び、さらに応力センサの出力信号ＶＳの温度上の一次従属性、他方で、機械的負荷上のホール素子の電流に関する感度の依存が電流Ｉによって補正されるように選ばれ、ホール素子の電流関連の感度の二次依存、及び、温度上の応力センサの出力信号ＶＳの二次依存もまた、ホール素子１５によって供給されるホール電圧ＵＨが本質的に温度Ｔ及び機械的負荷Ｔｘｘ及びＴｙｙとは独立するようにすべての温度範囲を通じて補正される。＜１１０＞平面を有する（１００）シリコンでは、順流は、次のようになる：
Ｉ＝Ｉ０＊［１＋δ＊（Ｔ−２５℃）＋ε＊（Ｔ−２５℃）２＋λ＊ＶＳ］
定数δ、ε及びλは、試験的な例において以下の値を有した：δ＝３００ｐｐｍ／℃、ε＝５ｐｐｍ／℃２、λ＝２．２／Ｖ
【００４０】
２以上のホール素子を平行に、スピン流法を加えて用いて作動し、適切なサインと共にそれらのホール電圧を加えるためのオフセット補正の理由で好都合であることが公知である。図５に示されるホールセンサの２つのホール素子１５は、共に応力センサ１のホイートストンブリッジを形成する２つのｎ型抵抗１６及び２つのｐ型抵抗１７によって、共に囲まれる。ホールセンサが４つのホール素子１５を含む場合、図４に示されるタイプのセンサセル１４からホールセンサ及び応力センサ１も形成することは好都合である。応力センサ１のホイートストンブリッジが４つの抵抗を必要とするのみであるので、例えば、全体で８つの抵抗の２つのｎ型抵抗１６及び２つのｐ型抵抗１７が選択され、他の４つの抵抗は使用しないように形成され得る。あるいは、同じタイプの各々の２つの抵抗が直列又は平行に接続され、応力センサ１のホイートストンブリッジがそこから形成されるように、４つのセンサセル１４の８つすべての抵抗が使われ得る。他の可能性は、２つのタイプのセンサセルを提供することであり、第１のタイプは１つのホール素子と、ホール素子を囲んでいるｎ型抵抗とを含み、第２のタイプは１つのホール素子と、ホール素子を囲んでいるｐ型抵抗とを含む。
【００４１】
図７は、ホール素子１５、２つのｎ型抵抗１６．１及び１６．２、２つのｐ型抵抗１７．１及び１７．２を含む、センサセル１４の上面図を示す。ｎ型抵抗１６．１及び１６．２は、ホール素子１５の四角ウエルの側に平行して整列配置され、電気導体通路により互いに接続される、９０°で互いに回転して配置される２つの線形のｎ型抵抗ウエブ１９によって各々形成される。ｐ型抵抗１７．１及び１７．２は、ホール素子１５の四角ウエルの側に平行して整列配置され、電気導体通路により互いに接続される、９０°で互いに回転して配置される２つの線形のｐ型抵抗ウエブ２０によって各々形成される。このセンサセル１４はしたがって、本発明により応力センサ１及びホール素子を形成するのに必要なすべての特性を有する２つのｎ型及び２つのｐ型抵抗を含み、したがって、例えば、図６に示される回路図により本質的に温度補正及び応力補正される磁界センサを形成するために、最も単純な例を表す。
【００４２】
図８から１１は、本発明によるホール素子１５（又は、ホール素子の一群）及び応力センサ２６を含むさらなるホール素子を示す。応力センサ２６はまた、半導体チップ２において一体化される４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４によって形成されるホイートストンブリッジから構成されている。抵抗Ｒ１及びＲ２は直列に接続され、抵抗Ｒ３及びＲ４は直列に接続され、抵抗Ｒ１及びＲ２と平行して接続される。抵抗Ｒ１及びＲ３は共通のノード４を有し、抵抗Ｒ２及びＲ４は、電圧源又は電流源に接続可能である共通のノード５を有する。抵抗Ｒ１及びＲ２は共通のノード６を有し、抵抗Ｒ３及びＲ４は共通のノード７を有し、それを経てホイートストンブリッジの出力信号は差動信号としてタップされ、増幅回路に供給される。抵抗Ｒ１及びＲ４はｐ型抵抗であり、抵抗Ｒ２及びＲ３はｎ型抵抗である。
【００４３】
図２に示される抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の構造から進む短い抵抗ストリップ１１及び１２の複数の対が互いに配列される場合、段階状の抵抗が得られ、抵抗ストリップ１１及び１２が極限で無限に短く作成される場合、ｘ軸に関して４５°又は−４５°回転する長方形の抵抗が得られる。図８から１１に示される応力センサ２６の抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４はしたがって、特徴４ｃによる第２の例示的な実施態様によって実行される。図１１に示されるホールセンサの例示的な実施態様において、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の可能な限り小さい不一致を達成するため、ホール素子１５に隣接し、互いに隣接して配置される。上記したように、半導体チップの端はｘ軸又はｙ軸に平行に延長することは、これらの例示的な実施態様において決定的である。応力センサ２６及びホール素子１５（又は、ホール素子の一群）は、以下の状態が満たされる場合、＜１１０＞平面を有する（１００）シリコンを使用して、最適な応力補正ホールセンサを形成するために結合される：
−抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、シリコンの＜１１０＞結晶方向に関して４５°又は−４５°回転する長方形の抵抗である（図に示されるｘ軸は、＜１１０＞結晶方向に平行に延長する）。
−ホール素子１５（又は、ホール素子の一群）は、４つの電気接点のうちの２つに電流が適用されると、＜１１０＞結晶方向に４５°又は−４５°の角度でホール素子１５を通じて斜めに電流が流れるように整列配置される少なくとも４つの電気接点を有する。半導体チップの端は平面に対して平行及び直角に延長するので、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４は、半導体チップの端に関して４５°又は−４５°回転する。
【００４４】
ホイートストンブリッジの出力信号ＶＷは、機械的負荷の影響を減少するため、その電流が先行する例のようにホール素子１５に供給される電流源を制御する。
【００４５】
図１０に示されるホール素子１５は、各々のスピン流法の作動段階において、等しい長さの８つの側及び８つの電気接点１８を有する八角形の輪郭を有し、２つの直径に沿って対向する電気接点は、電流の電気接点として使われ、それへ９０°によって回転して配置される２つのさらに直径に沿って対向する電気接点は、電圧の電気接点として使われる。電流は、＜１１０＞結晶方向に０°、４５°、−４５°又は９０°の角度で各々の場合での個別の作動段階において流れる。
【００４６】
図１２は、本発明による応力センサ及びホール素子１５を含むホールセンサのさらなる例示的な実施態様を示す。基材は、平面の＜１１０＞配向性を有する標準（１００）シリコンである。半導体チップの端は、平面に対して平行及び直角に延長する。平面に０°及び９０°で整列配置される長方形の抵抗ストリップ２７の第１の対はｎ型抵抗Ｒ２を形成し、平面に０°及び９０°で整列配置される長方形の抵抗ストリップ２８の第２の対はｎ型抵抗Ｒ３を形成する。ｐ型抵抗Ｒ１及びＲ４は、平面に−４５°及び＋４５°で整列配置される、したがって、＜１００＞結晶方向に平行に延長する長方形の抵抗ストリップ２９又は３０の少なくとも一対から構成される。各々の対の２つの抵抗ストリップは特徴４ａによって実行される、すなわち、それらは共にＬ字状の抵抗を形成する。ｎ型シリコンで、＜１１０＞結晶軸に沿ったピエゾ係数π１１及びπ１２の相違π１１−π１２が比較的小さいので、＜１１０＞結晶方向に平行したｎ型抵抗の配向性は、抵抗の不一致を減少させる。ｐ型シリコンで、＜１００＞結晶軸に沿ったピエゾ係数π１１及びπ１２の相違π１１−π１２が比較的小さいので、＜１００＞結晶方向に平行したｐ型抵抗の配向性は、抵抗値の分散を減少させる。ホール素子１５の抵抗Ｒ１からＲ４を流れている電流の影響を最小化するため、４つの抵抗Ｒ１からＲ４の８つの抵抗ストリップ２７から３０は、抵抗ストリップ２７の中を流れている電流が反時計回りに流れ、抵抗ストリップ２８の中を流れている電流が時計回りに流れ、抵抗ストリップ２９の中を流れている電流が時計回りに流れ、及び、抵抗ストリップ３０の中を流れている電流がホール素子１５の周りで反時計回りに流れるように、接続される。互いに抵抗Ｒ１からＲ４に接続する導体通路は、図１２の完全性のために示されるのみであり、それらは、中を流れる電流ができるだけホール素子１５の出力信号に対する影響を有しないような技術的可能性の範囲において実行される。
【００４７】
図１３は、４つの抵抗Ｒ１からＲ４が特徴４ａ及び５ｃにより実行され、様々な態様において最適化される本発明の応力センサ１のさらに例示的な実施態様を示す。各々の抵抗Ｒ１からＲ４で、以下の条件が適用する：
１．各々の抵抗は、４つの抵抗セクションから構成され、その２つが第１の方向に平行して整列配置され、もう２つが第１の方向に対して直角の第２の方向に平行して整列配置される。
２．各々の４つの抵抗セクションは、そのドーピングが異なる直列に接続される２つの抵抗ストリップで構成される。ｎ型抵抗Ｒ２及びＲ３に使用されるドーピングは、重度ドープされたＮ＋ドーピングであり、好ましくは第１の抵抗ストリップの電気接点の製造のために使用されるＮ＋ドーピング、及び、中程度のＮドーピング、好ましくは第２の抵抗ストリップの、ホール素子のウエルの製造のために使用されるドーピング、すなわち概してｎ型ウエルに指定されるドーピングである。ｐ型抵抗Ｒ１及びＲ４のために使用されるドーピングは、重度ドープしたＰ＋ドーピングであり、好ましくは第１の抵抗ストリップの電気接点の製造のために使用されるＰ＋ドーピング、及び、中程度のＰドーピング、好ましくは第２の抵抗ストリップの概してｐ型ウエルに指定されるドーピングである。Ｎ＋ドーピングを有する抵抗ストリップは参照符号３５によって指定され、ｎ型ウエルドーピングを有する抵抗ストリップは参照符号３６によって指定され、Ｐ＋ドーピングを有する抵抗ストリップは参照符号３７によって指定され、ｐ型ウエルドーピングを有する抵抗ストリップは参照符号３８によって指定される。抵抗Ｒ３及びＲ４の抵抗ストリップの参照符号が明確性のために外されるので、同一の抵抗ストリップは、同一の境界及び陰影を有して示される。
【００４８】
Ｎ＋抵抗ストリップ及びｎ型ウエル抵抗ストリップは異なる温度係数を有し、加えて、重度ドープした及び軽度ドープした半導体材料のピエゾ抵抗係数は、異なる温度ドリフトを有する。各々の抵抗セクションのＮ＋抵抗ストリップ及びｎ型ウエル抵抗ストリップの抵抗値の比率は、応力に依存している抵抗変化の温度ドリフトがピエゾ・ホール温度係数と等しいようにされる。これは、以下の例で示される。
省略形で：
ＴＣ＿Ｎ＋は、Ｎ＋材料の温度係数を指す；
ＴＣ＿ｎｗｅｌｌは、ｎ型ウエル材料の温度係数を指す；
ＴＣ＿ｐ＋は、Ｐ＋材料の温度係数を指す；
ＴＣ＿ｐｗｅｌｌは、ｐ型ウエル材料の温度係数を指す；
ＴＣ＿πｎ＋は、Ｎ＋材料のピエゾ抵抗温度係数を指す；
ＴＣ＿πｎｗｅｌｌは、ｎ型ウエル材料のピエゾ抵抗温度係数を指す；
ＴＣ＿ｐｈは、ホールプレートのピエゾ・ホール温度係数を指す；
Ｒ＿Ｎ＋は、Ｎ＋抵抗ストリップの抵抗を指す；
Ｒ＿ｎｗｅｌｌは、ｎ型ウエル抵抗ストリップの抵抗を指す；
Ｒ＿Ｐ＋は、Ｐ＋抵抗ストリップの抵抗を指す；
Ｒ＿ｐｗｅｌｌは、ｐ型ウエル抵抗ストリップの抵抗を指す；
α、β、γ、ηは、定位性パラメータを指す。
Ｎ＋抵抗ストリップ及びｎ型ウエル抵抗ストリップから形成される抵抗セクションの抵抗Ｒｎは、したがって、Ｒ＿Ｎ＋＝α＊Ｒｎ及びＲ＿ｎｗｅｌｌ＝β＊Ｒｎとして、Ｒｎ＝Ｒ＿Ｎ＋＋Ｒ＿ｎｗｅｌｌである。この場合、α＋β＝１である。比率α／βは、応力に依存する抵抗変化の温度ドリフトは、ピエゾ・ホール温度係数と等しいという事実を組み込んで、方程式α＊ＴＣ＿πｎ＋＋β＊ＴＣ＿πｎｗｅｌｌ＝ＴＣ＿ｐｈによって決定される。Ｐ＋抵抗ストリップ及びｐ型ウエル抵抗ストリップも、異なる温度係数を有する。
【００４９】
各々の抵抗セクションのＰ＋抵抗ストリップ及びｐ型ウエル抵抗ストリップの抵抗値の比率は、ｐ型抵抗Ｒ１及びＲ４の応力から独立した抵抗変化の温度ドリフトがｎ型抵抗Ｒ２及びＲ３の応力から独立した抵抗変化の温度ドリフトと等しく、抵抗Ｒ１からＲ４によって形成されるホイートストンブリッジの出力信号ＶＷの温度係数がゼロに等しくなるような大きさにされる。
【００５０】
Ｐ＋抵抗ストリップ及びｐ型ウエル抵抗ストリップから形成される抵抗セクションの抵抗Ｒｐはしたがって、
Ｒ＿Ｐ＋＝γ＊Ｒｐ及びＲ＿ｐｗｅｌｌ＝η＊Ｒｐとして、
Ｒｐ＝Ｒ＿Ｐ＋＋Ｒ＿ｐｗｅｌｌ
である。
この場合、γ＋η＝１である。比率γ／ηは、方程式α＊ＴＣ＿ｎ＋＋β＊ＴＣ＿ｎｗｅｌｌ＝γ＊ＴＣ＿ｐ＋＋η＊ＴＣ＿ｐｗｅｌｌによって決定される。抵抗Ｒ１からＲ４まで形成されるホイートストンブリッジのオフセットを無くすため、Ｒｐ＝Ｒｎでなければならない。定位性のためにそのように得られた値α、β、γ及びηは、方程式で使用される材料の定数がどのくらい正確に知られるかに依存し、最終的に経験的修正が必要とされる近似値である。
３．抵抗の８つ抵抗ストリップは、以下のように互いに電気接続される
ａ）同じ方向を有する２つの抵抗セクションで、反対方向に電流が流れる、
ｂ）抵抗セクションのシーケンスは、それらの配向性、すなわち、第１の配向性の抵抗セクション、第２の配向性の抵抗セクション、第１の配向性の抵抗セクション及び第２の配向性の抵抗セクション、又は、その逆も同じである配向性に関して交互である、
ｃ）８つの抵抗ストリップのシーケンスは以下の通りである：
Ｎ＋、ｎ型ウエル、ｎ型ウエル、Ｎ＋、Ｎ＋、ｎ型ウエル、ｎ型ウエル、Ｎ＋、又は、Ｐ＋、ｐ型ウエル、ｐ型ウエル、Ｐ＋、Ｐ＋、ｐ型ウエル、ｐ型ウエル、Ｐ＋。
【００５１】
これらの測定は、例えば、空間電荷領域の影響、イオン注入の影響、その他のような非常に様々なタイプの影響から生じる抵抗値Ｒ１からＲ４の分散を最小化するために使われる。
【００５２】
ピエゾ抵抗係数の温度ドリフトの影響は、ｎ型抵抗Ｒ２及びＲ３においてよりもｐ型抵抗Ｒ１及びＲ４において非常に少ないので、異なるドーピングを有する２つの抵抗ストリップとしてのｐ型抵抗セクションの実施態様は、必要とは限らない、すなわち、ｐ型抵抗セクションは代替的に、単一のＰ＋抵抗ストリップであり得る。
【００５３】
本発明の応力センサ１の抵抗Ｒ１からＲ４は、上述した特徴及び例示的な実施態様の範囲において任意の方法で結合され、多様な方法で実行され、半導体チップ２上に配置され、応力補正ホールセンサを形成するため、少なくとも１つのホール素子と結合される。少なくとも１つのホール素子上の抵抗ストリップ又は抵抗セクションの中を流れている電流によって生成される磁場の影響を最小化するため、抵抗ストリップ又は抵抗セクションは、ホール素子周辺で電流又は複数の電流が一度時計回りに流れ、一度反時計回りに流れるように、都合よく配置される。
【００５４】
図１４Ａ及びＢは、図１３のｎ型抵抗セクションの抵抗ストリップ３５及び３６が単一の抵抗ストリップ４３を形成するように結合されて実行される例示的な実施態様の輪郭及び断面図を示す。抵抗ストリップ４３は、Ｎ＋材料のストリップ４５が一体化されるｎ型ウエル４４から構成される。電気接点端子４６は、通常Ｎ＋領域に配置される。電流の一部分はしたがって、Ｎ＋領域の中を流れ、他の部分はｎ型ウエル領域を流れる。図１３のｐ型抵抗セクションの抵抗ストリップ３７及び３８は、同様に実行され得る。
【００５５】
図１５は、本発明のホール素子１５及び応力センサ１を含む、ホールセンサのさらに例示的な実施態様を示す。この例示的な実施態様において、２つのｎ型抵抗Ｒ２及びＲ３は、ホール素子１５のｎ型ウエル４１上に次に配置され、ｐ型ウエル４０に配置される互いに直角に整列配置される２つのＮ＋抵抗ストリップ３９から構成される。ｐ型ウエル４０は、この例では十字形であり、十字のアームはｎ型ウエル４１を越えて横に突出している。ｐ型抵抗Ｒ１及びＲ４は、互いに直角に整列配置される２つのＰ＋抵抗ストリップ４２から構成される。この実施態様は、ホール素子１５の場所で、応力の直接の測定を可能にする。本発明による少なくとも１つのホール素子及び少なくとも１つの応力センサを含むすべてのホールセンサにおいて、応力センサのホイートストンブリッジの出力信号は例えば、図６に示される方法により、ホール素子の出力信号の応力の影響を補正するために用いられる。しかしながら、応力センサのホイートストンブリッジの出力信号もデジタル化され、そして、デジタル化されるホール素子の出力信号の補正のために使われ得る。
【００５６】
図１６から１８は、それに応じてＳ１からＳ５又はＳ１からＳ９によって識別されるそれぞれ５つ又は９つの一体型の応力センサを有するホール素子１５を含むホールセンサを各々示す。各々のこれらの応力センサは、上記の例示的な実施態様の１つにより応力センサとして実行され、好ましい実施態様は図１６から１８に示され、さらに詳細に以下に説明される。応力センサＳ１からＳ５又はＳ９は別々のｎ型抵抗を各々含み、一方でｐ型抵抗Ｒ１及びＲ４はそのすべてによって共有され、１つの応力センサの測定信号を相次いで記録するため、スイッチ（図示せず）による動作においてそれに応じて接続される。ｎ型抵抗Ｒ２及びＲ３は、同じ名目上の抵抗値を有し、互いに９０°回転して、直列に接続される少なくとも２つの長方形の抵抗ストリップ１１及び１２を各々有する「Ｌ字状の」抵抗である。図面の明確性のため、ｎ型抵抗Ｒ２及びＲ３は、応力センサＳ１においてのみ識別され、抵抗ストリップ１１及び１２は、応力センサＳ１の抵抗Ｒ２においてのみ識別される。ｎ型抵抗は、図１５で例示的に示した実施態様のようにホール素子のｎ型ウエル４１において埋め込まれているｐ型ウエル４０に一体化され、好ましくは示されるように十字形であり、ホール電気接点１８を露出させる。ｐ型抵抗Ｒ１及びＲ４もまた、ホール素子１５の周りに配置される「Ｌ字状」の抵抗である。ｐ型抵抗Ｒ１及びＲ４は、同じ名目上の抵抗値を有し、示されるように好ましくは各々直列に接続される少なくとも４つの長方形の抵抗ストリップから構成され、各々２つの抵抗ストリップは他の２つの抵抗ストリップに関して９０°回転される。
【００５７】
応力センサは十字形状に配置され、特に３つ又は５つの応力センサはｘ軸に沿って配置され、３つ又は５つの応力センサはｙ軸に沿って配置され、応力センサＳ１は２つの軸の中央及びホール素子１５の中央に配置される。
【００５８】
位置ｘ又は位置ｙの関数として、機械的な応力構成要素シグマ＝Ｔｘｘ＋Ｔｙｙの経過はｓｉｇｍａ（ｘ）＝Ａ０＋Ａ１＊ｘ＋．．．＋Ａｎ＊ｘｎ、ｓｉｇｍａ（ｙ）＝Ｂ０＋Ｂ１＊ｘ＋．．．＋Ｂｎ＊ｘｎで表すことができる。ホールセンサの動作において、次数ｎまでの係数Ａ０からＡｎ、及び、Ｂ０からＢｎは、典型的な数学的な方法によってｘ軸に沿って配置される応力センサ及びｙ軸上に配置される応力センサの出力信号から決定される。次数ｎは、図１６及び１７の実施態様において多くて２であり、図１８の実施態様において最高でも４である。
【００５９】
係数Ａ０からＡｎ及びＢ０からＢｎは、加重係数ｋ０からｋｍによって逓倍され、応力信号ＶＳを形成するために加えられた：
ＶＳ＝ｋ０＊Ａ０＋ｋ１＊Ａ１＋ｋ２＊Ａ２＋．．．＋ｋｍ／２＊Ａｎ＋ｋｍ／２＋１＊Ｂ０＋．．．＋ｋｍ−１＊Ｂｎ−１＋ｋｍ＊Ｂｎ
ホール素子１５によるホール電流は、それから方程式（６）によって好ましくはストレス補正される。
【特許請求の範囲】
【請求項１】
半導体チップ（２）の機械的な応力を検出するための応力センサ（１）であって、該半導体チップ（２）の作動面（３）において一体化される抵抗を有する該応力センサにおいて、集積抵抗は、ホイートストンブリッジを形成する４つの集積抵抗Ｒ１からＲ４を含み、該抵抗Ｒ１及びＲ２は直列に接続され、該抵抗Ｒ３及びＲ４は、該抵抗Ｒ１及びＲ２と平行して直列に接続され、該抵抗Ｒ１及びＲ３は共通のノード（４）を有し、該抵抗Ｒ２及びＲ４は共通のノード（５）を有し、該抵抗Ｒ１及びＲ４はｐ型抵抗であり、該抵抗Ｒ２及びＲ３はｎ型抵抗であることにおいて特徴付けられる、応力センサ。
【請求項２】
前記ｎ型抵抗Ｒ２及びＲ３の各々が、互いに直接又は電気導体経由で接続される長方形の抵抗セクション（１３．１から１３．５）から構成され、該抵抗セクション（１３．１から１３．５）の各々は、前記半導体チップ（２）の前記作動面（３）によって定められる平面（ｘｙ）において所定の配向性を有し、第１の配向性を有しかつ同じ該抵抗Ｒ２又はＲ３に属するすべての該抵抗セクションの抵抗値の合計と、第１の配向性に９０°回転する第２の配向性を有しかつさらに同じ該抵抗Ｒ２又はＲ３に属するすべての該抵抗セクションの抵抗値の合計とが、同じ公称値を有することにおいて特徴付けられる、請求項１記載の応力センサ（１）。
【請求項３】
前記ｐ型抵抗Ｒ１及びＲ４の各々が、互いに直接又は電気導体経由で接続される長方形の抵抗セクション（１３．１から１３．５）から構成され、該抵抗セクション（１３．１から１３．５）の各々は、前記半導体チップ（２）の前記作動面（３）によって定められる平面（ｘｙ）において所定の配向性を有し、第１の配向性を有しかつ同じ該抵抗Ｒ１又はＲ４に属するすべての該抵抗セクションの抵抗値の合計と、第１の配向性に９０°回転する第２の配向性を有しかつさらに同じ該抵抗Ｒ１又はＲ４に属するすべての該抵抗セクションの抵抗値の合計とが、同じ公称値を有することにおいて特徴付けられる、請求項２記載の応力センサ（１）。
【請求項４】
前記ｎ型抵抗Ｒ２及びＲ３の抵抗部分と、前記ｐ型抵抗Ｒ１及びＲ４の抵抗部分とは、４５°又は−４５°の角度を囲むことにおいて特徴付けられる、請求項３記載の応力センサ（１）。
【請求項５】
前記ｐ型抵抗Ｒ１及びＲ４の各々は、前記半導体チップ（２）の端に関して４５°又は−４５°で回転する長方形の抵抗であることにおいて特徴付けられる、請求項４記載の応力センサ（１）。
【請求項６】
基材（１００）はシリコンであり、前記半導体チップ（２）の端は＜１１０＞結晶方向に平行して直角に延長し、前記ｎ型抵抗Ｒ２及びＲ３の前記抵抗セクションは＜１１０＞結晶方向に平行して直角に延長し、前記ｐ型抵抗Ｒ１及びＲ４の前記抵抗セクションは＜１００＞結晶方向に平行して直角に延長することにおいて特徴付けられる、請求項３記載の応力センサ（１）。
【請求項７】
前記抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の各々は、前記半導体チップ（２）の端に関して４５°又は−４５°回転する長方形の抵抗であることにおいて特徴付けられる、請求項１記載の応力センサ（１）。
【請求項８】
前記ｎ型抵抗Ｒ２及びＲ３は、該ｎ型抵抗Ｒ２及びＲ３の応力に依存した抵抗変化の温度ドリフトがピエゾ・ホール温度係数と等しいように結合される比較的重度ドープした及び比較的軽度ドープした半導体材料を含むことにおいて特徴付けられる、請求項１から請求項７のいずれか一項に記載の応力センサ（１）。
【請求項９】
前記ｐ型抵抗Ｒ１及びＲ４は、比較的重度ドープした及び比較的軽度ドープした半導体材料を含み、これらの該半導体材料は、該ｐ型抵抗Ｒ１及びＲ４の応力から独立した抵抗変化の温度ドリフトが前記ｎ型抵抗Ｒ２及びＲ３の応力から独立した抵抗変化の温度ドリフトと等しいように結合されていることにおいて特徴付けられる、請求項８記載の応力センサ（１）。
【請求項１０】
少なくとも１つのホール素子（１５）と、請求項１から９のいずれかに記載の少なくとも１つの応力センサ（１）とを含むホールセンサであって、少なくとも１つの該応力センサの出力信号は、該少なくとも１つのホール素子（１５）の出力信号の応力の補正に使われる、ホールセンサ。
【請求項１１】
電流を少なくとも１つの前記ホール素子（１５）に適用するための少なくとも２つの電流源（２１、２２、２３、２４）により特徴付けられ、前記応力センサ（１）の出力信号は、少なくとも２つの該電流源の１つを制御する、請求項１０記載のホールセンサ。
【請求項１２】
互いに直角に延長している２つの軸に沿って配置される少なくとも５つの応力センサが提供され、単一の出力信号が、少なくとも１つの前記ホール素子（１５）の出力信号を応力補正するため、該応力センサの出力信号から形成されることにおいて特徴付けられる、請求項１０又は請求項１１記載のホールセンサ。
【請求項１】
半導体チップ（２）の機械的な応力を検出するための応力センサ（１）であって、該半導体チップ（２）の作動面（３）において一体化される抵抗を有する該応力センサにおいて、集積抵抗は、ホイートストンブリッジを形成する４つの集積抵抗Ｒ１からＲ４を含み、該抵抗Ｒ１及びＲ２は直列に接続され、該抵抗Ｒ３及びＲ４は、該抵抗Ｒ１及びＲ２と平行して直列に接続され、該抵抗Ｒ１及びＲ３は共通のノード（４）を有し、該抵抗Ｒ２及びＲ４は共通のノード（５）を有し、該抵抗Ｒ１及びＲ４はｐ型抵抗であり、該抵抗Ｒ２及びＲ３はｎ型抵抗であることにおいて特徴付けられる、応力センサ。
【請求項２】
前記ｎ型抵抗Ｒ２及びＲ３の各々が、互いに直接又は電気導体経由で接続される長方形の抵抗セクション（１３．１から１３．５）から構成され、該抵抗セクション（１３．１から１３．５）の各々は、前記半導体チップ（２）の前記作動面（３）によって定められる平面（ｘｙ）において所定の配向性を有し、第１の配向性を有しかつ同じ該抵抗Ｒ２又はＲ３に属するすべての該抵抗セクションの抵抗値の合計と、第１の配向性に９０°回転する第２の配向性を有しかつさらに同じ該抵抗Ｒ２又はＲ３に属するすべての該抵抗セクションの抵抗値の合計とが、同じ公称値を有することにおいて特徴付けられる、請求項１記載の応力センサ（１）。
【請求項３】
前記ｐ型抵抗Ｒ１及びＲ４の各々が、互いに直接又は電気導体経由で接続される長方形の抵抗セクション（１３．１から１３．５）から構成され、該抵抗セクション（１３．１から１３．５）の各々は、前記半導体チップ（２）の前記作動面（３）によって定められる平面（ｘｙ）において所定の配向性を有し、第１の配向性を有しかつ同じ該抵抗Ｒ１又はＲ４に属するすべての該抵抗セクションの抵抗値の合計と、第１の配向性に９０°回転する第２の配向性を有しかつさらに同じ該抵抗Ｒ１又はＲ４に属するすべての該抵抗セクションの抵抗値の合計とが、同じ公称値を有することにおいて特徴付けられる、請求項２記載の応力センサ（１）。
【請求項４】
前記ｎ型抵抗Ｒ２及びＲ３の抵抗部分と、前記ｐ型抵抗Ｒ１及びＲ４の抵抗部分とは、４５°又は−４５°の角度を囲むことにおいて特徴付けられる、請求項３記載の応力センサ（１）。
【請求項５】
前記ｐ型抵抗Ｒ１及びＲ４の各々は、前記半導体チップ（２）の端に関して４５°又は−４５°で回転する長方形の抵抗であることにおいて特徴付けられる、請求項４記載の応力センサ（１）。
【請求項６】
基材（１００）はシリコンであり、前記半導体チップ（２）の端は＜１１０＞結晶方向に平行して直角に延長し、前記ｎ型抵抗Ｒ２及びＲ３の前記抵抗セクションは＜１１０＞結晶方向に平行して直角に延長し、前記ｐ型抵抗Ｒ１及びＲ４の前記抵抗セクションは＜１００＞結晶方向に平行して直角に延長することにおいて特徴付けられる、請求項３記載の応力センサ（１）。
【請求項７】
前記抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の各々は、前記半導体チップ（２）の端に関して４５°又は−４５°回転する長方形の抵抗であることにおいて特徴付けられる、請求項１記載の応力センサ（１）。
【請求項８】
前記ｎ型抵抗Ｒ２及びＲ３は、該ｎ型抵抗Ｒ２及びＲ３の応力に依存した抵抗変化の温度ドリフトがピエゾ・ホール温度係数と等しいように結合される比較的重度ドープした及び比較的軽度ドープした半導体材料を含むことにおいて特徴付けられる、請求項１から請求項７のいずれか一項に記載の応力センサ（１）。
【請求項９】
前記ｐ型抵抗Ｒ１及びＲ４は、比較的重度ドープした及び比較的軽度ドープした半導体材料を含み、これらの該半導体材料は、該ｐ型抵抗Ｒ１及びＲ４の応力から独立した抵抗変化の温度ドリフトが前記ｎ型抵抗Ｒ２及びＲ３の応力から独立した抵抗変化の温度ドリフトと等しいように結合されていることにおいて特徴付けられる、請求項８記載の応力センサ（１）。
【請求項１０】
少なくとも１つのホール素子（１５）と、請求項１から９のいずれかに記載の少なくとも１つの応力センサ（１）とを含むホールセンサであって、少なくとも１つの該応力センサの出力信号は、該少なくとも１つのホール素子（１５）の出力信号の応力の補正に使われる、ホールセンサ。
【請求項１１】
電流を少なくとも１つの前記ホール素子（１５）に適用するための少なくとも２つの電流源（２１、２２、２３、２４）により特徴付けられ、前記応力センサ（１）の出力信号は、少なくとも２つの該電流源の１つを制御する、請求項１０記載のホールセンサ。
【請求項１２】
互いに直角に延長している２つの軸に沿って配置される少なくとも５つの応力センサが提供され、単一の出力信号が、少なくとも１つの前記ホール素子（１５）の出力信号を応力補正するため、該応力センサの出力信号から形成されることにおいて特徴付けられる、請求項１０又は請求項１１記載のホールセンサ。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１７３２８７（Ｐ２０１２−１７３２８７Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１２−２６６４８（Ｐ２０１２−２６６４８）
【出願日】平成２４年２月９日（２０１２．２．９）
【出願人】（５１２０３３６７１）マレクシス テクノロジーズ エヌヴィー (3)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２４年２月９日（２０１２．２．９）
【出願人】（５１２０３３６７１）マレクシス テクノロジーズ エヌヴィー (3)
【Ｆターム（参考）】
[ Back to top ]