半導体装置およびその製造方法

【課題】同一レイヤに成膜された後、複数回のエッチングにより形成された導電性被加工物を、下地層に段差を作ることなく、異なる電位に固定する。
【解決手段】同一レイヤに成膜された後、複数回のエッチングにより線状に形成された導電性被加工物を備え、導電性被加工物は、自身を電気的に分断する２以上の分断部分を有し、分断部分における導電性被加工物は、その一部が平行になるように形成されており、平行に形成された部分の少なくとも一方は分断されている。複数回のエッチングに用いられるレジストパターンのうちの、所定回数目のエッチングに用いられる第１のレジストパターンと、他の回数目のエッチングに用いられる第２のレジストパターンとが重なる領域の、平行に形成された部分に対応する箇所の幅は、エッチングによる導電性被加工物の後退量より小さい。本技術は、半導体装置に適用することができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置およびその製造方法に関し、特に、同一レイヤに成膜された後、複数回のエッチングにより形成された導電性被加工物を、下地層に段差を作ることなく、異なる電位に固定することができるようにする半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路において、信号線間のクロストークによるノイズを低減することが求められている。
【０００３】
例えば、信号線に対して、GNDまたは電源電位に固定したメタル素材を形成することにより、ノイズを低減するようにしたものが提案されている（特許文献１参照）。
【０００４】
また、自己整合的にシールド層を形成することで、信号配線のレイアウト設計に負担をかけることなく、信号線間のノイズを静電遮蔽するようにしたものが提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２１８３７号公報
【特許文献２】特開平８−１８１４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体装置を製造する工程で、同一レイヤに成膜された導電性被加工物を２回以上のエッチングにより加工する場合、フォトリソグラフィにより形成されるレジストパターンの重ね合わせの精度を考慮すると、以下の２点のいずれかを行う必要がある。
（１）下地の層間絶縁膜を２回以上エッチングする。
（２）導電性被加工物において、いずれのレジストパターンを用いたエッチングでも加工されない領域を形成する。
【０００７】
（１）は、下地の層間絶縁膜に段差ができてしまったり、下地の層間絶縁膜の膜厚が足りずさらに下層を加工してしまう恐れがあった。
【０００８】
また、（２）は、クロストークによるノイズの影響を抑えるために、導電性被加工物の加工されない領域を所定の電位に固定する必要があるが、半導体装置のレイアウトによっては、所定の電位に固定するための電源を複数用いなければならない場合がある。
【０００９】
しかしながら、導電性被加工物の加工されない領域は電気的に接続されており、複数の電源を接続すると、電源間でショートしてしまう。そこで、上述の（１）の手法によれば、導電性被加工物の加工されない領域を電気的に分断することは可能であるが、下地の層間絶縁膜に段差ができてしまったり、下地の層間絶縁膜の膜厚が足りずさらに下層を加工してしまうことは避けられない。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、同一レイヤに成膜された後、複数回のエッチングにより形成された導電性被加工物を、下地層に段差を作ることなく、異なる電位に固定することができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の一側面の半導体装置は、同一レイヤに成膜された後、複数回のエッチングにより線状に形成された導電性被加工物を備え、前記導電性被加工物は、自身を電気的に分離する２以上の分断部分を有し、前記分断部分における前記導電性被加工物は、その一部が平行になるように形成されており、平行に形成された部分の少なくとも一方は分断されている。
【００１２】
前記分断部分で分断された前記導電性被加工物は、それぞれ異なる電源に接続されるようにすることができる。
【００１３】
本技術の一側面の半導体装置の製造方法は、同一レイヤに成膜された後、複数回のエッチングにより線状に形成された導電性被加工物を備え、前記導電性被加工物は、自身を電気的に分断する２以上の分断部分を有し、前記分断部分における前記導電性被加工物は、その一部が平行になるように形成されており、平行に形成された部分の少なくとも一方は分断されている半導体装置の製造方法であって、同一レイヤに成膜された前記導電性被加工物を複数回のエッチングにより線状に形成するステップを含み、前記複数回のエッチングに用いられるレジストパターンのうちの、所定回数目のエッチングに用いられる第１のレジストパターンと、他の回数目のエッチングに用いられる第２のレジストパターンとが重なる領域の、前記平行に形成された部分に対応する箇所の幅は、前記エッチングによる前記導電性被加工物の後退量より小さい。
【００１４】
前記所定回数目のエッチングと前記他の回数目のエッチングのうち、時間的に後に行われるエッチングは、等方性エッチングとすることができる。
【００１５】
本技術の一側面においては、導電性被加工物は、自身を電気的に分断する２以上の分断部分を有し、分断部分における前記導電性被加工物は、その一部が平行になるように形成されており、平行に形成された部分の少なくとも一方は分断される。
【発明の効果】
【００１６】
本技術の一側面によれば、同一レイヤに成膜された後、複数回のエッチングにより形成された導電性被加工物を、下地層に段差を作ることなく、異なる電位に固定することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本技術を適用した半導体装置の平面図である。
【図２】導電性膜の分断部分に対応するレジストパターンの例を示す図である。
【図３】導電性膜の分断部分を示す図である。
【図４】導電性膜の加工処理について説明するフローチャートである。
【図５】導電性膜の加工の工程について説明する図である。
【図６】レジストパターンの重ね合わせがずれた場合の導電性膜の加工の工程について説明する図である。
【図７】レジストパターンの重ね合わせがずれた場合の導電性膜の分断部分を示す図である。
【図８】レジストパターンの重ね合わせがずれた場合の導電性膜の加工の工程について説明する図である。
【図９】レジストパターンの重ね合わせがずれた場合の導電性膜の分断部分を示す図である。
【図１０】導電性膜の分断部分に対応するレジストパターンの他の例を示す図である。
【図１１】導電性膜の分断部分に対応するレジストパターンの他の例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本技術の実施の形態について図を参照して説明する。
【００１９】
［半導体装置の平面図］
図１は、本技術を適用した半導体装置の平面図を示している。
【００２０】
図１の半導体装置１０は、例えば、CCD（Charge Coupled Device）イメージセンサ等として構成される。半導体装置１０は、半導体基板や酸化膜（SiO2）等の絶縁膜といった下地層の上に導電性膜が成膜され、その導電性膜が複数回のエッチングにより形成された導電性被加工物１１（以下、適宜、導電性膜１１ともいう）を備えている。
【００２１】
図１の半導体装置１０において、導電性被加工物１１は、２回のエッチングにより線状（矩形の線状）に形成される。具体的には、導電性被加工物１１は、導電性膜が１回目のエッチングにより加工される領域（導電性被加工物１１の外側の領域）と、２回目のエッチングにより加工される領域（導電性被加工物１１の内側の領域）の境界部分に形成される。なお、図１においては、導電性被加工物１１が、矩形の線状に形成されるものとしたが、矩形に限らず、その他の形状で、線状に形成されるようにしてもよい。
【００２２】
また、図１の半導体装置１０において、導電性被加工物１１は、２箇所の分断部分P1およびP2を備えている。これにより、導電性被加工物１１は電気的に２つに分断され、分断された導電性被加工物１１は、それぞれ異なる電源に接続される。
【００２３】
なお、以下においては、導電性被加工物１１は、２箇所の分断部分を備えるものとして説明するが、３箇所以上の分断部分を備えるようにしてもよい。
【００２４】
［導電性膜の分断部分に対応するレジストパターンの例］
図２は、導電性被加工物１１がエッチングにより形成される際に用いられるレジストパターンの、導電性被加工物１１の分断部分に対応する部分の拡大図を示している。
【００２５】
図２には、１回目のエッチングに用いられるレジストパターン２１と、２回目のエッチングに用いられるレジストパターン２２とが示されている。半導体装置１０においては、成膜された導電性膜の、レジストパターン２１とレジストパターン２２とが重なる領域に、導電性被加工物１１が形成される。
【００２６】
図２に示されるように、レジストパターン２１とレジストパターン２２とが重なる領域には、平行になる部分がある。これにより、導電性被加工物１１は、分断部分において、その一部が平行になるように形成される。
【００２７】
そして、レジストパターン２１とレジストパターン２２とが重なる領域の平行になる部分において、b−b'線およびc−c'線で示される、互いに対向する箇所の幅は、a−a'線で示されるその他の箇所の幅より細くなっている。具体的には、b−b'線およびc−c'線で示される箇所の幅は、２回目のエッチングによる導電性膜の後退量（削られる量）より小さく、かつ、レジストパターン形成時の露光装置の重ね合わせ精度より大きくなるように設計されている。
【００２８】
これにより、図３に示されるように、導電性被加工物１１において平行に形成された部分は、エッチングにより、b−b'線およびc−c'線で示される箇所で分断されるようになる。また、重ね合わせがずれた場合でもレジストパターンが導電性被加工物１１から外れることがないので、２回目のエッチングにより下地層が削られないようになる。
【００２９】
このようにして、図１の半導体装置１０において、導電性被加工物１１は、分断部分P1およびP2で分断されるようになる。
【００３０】
［導電性膜の加工処理について］
次に、図４および図５を参照して、図１の半導体装置１０の製造工程における、導電性膜の加工処理について説明する。図４は、導電性膜の加工処理について説明するフローチャートであり、図５は、導電性膜の加工の工程について説明する、図２および図３のa−a'線、b−b'線、およびc−c'線での半導体装置１０の断面図である。
【００３１】
まず、ステップＳ１１において、図示せぬ下地層の上に成膜された導電性膜１１上にフォトレジストが形成される。
【００３２】
次に、ステップＳ１２において、導電性膜１１上に形成されたフォトレジストに対するフォトリソグラフィによって、図５Ａに示されるように、１回目のエッチングのためのレジストパターン２１が形成される。
【００３３】
そして、ステップＳ１３において、１回目のエッチングが行われる。ここでは、異方性エッチングが行われ、これにより、図５Ｂに示されるように、導電性膜１１は、a−a'線、b−b'線、およびc−c'線での断面において、レジストパターン２１に対応する部分のみが残るように加工される。
【００３４】
続いて、ステップＳ１４において、エッチングされた導電性膜１１上に、再びフォトレジストが形成される。
【００３５】
次に、ステップＳ１５において、導電性膜１１上に形成されたフォトレジストに対するフォトリソグラフィによって、図５Ｃに示されるように、２回目のエッチングのためのレジストパターン２２が形成される。
【００３６】
ここで、図２を参照して説明したように、レジストパターン２１とレジストパターン２２とが重なる領域において、b−b'線およびc−c'線で示される箇所の幅は、２回目のエッチングによる導電性膜の後退量より小さくなるように設計されている。言い換えると、導電性膜１１のb−b'線およびc−c'線での断面において形成されるレジストパターン２２の端部と、１回目のエッチングにより加工された導電性膜１１の端部との距離が、２回目のエッチングによる導電性膜の後退量より小さく、かつ、レジストパターン形成時の露光装置の重ね合わせ精度より大きくなるようになされる。ここでは、その距離（幅）は0.1μｍとされる。
【００３７】
そして、ステップＳ１６において、２回目のエッチングが行われる。ここでは、等方性エッチングが行われ、その後退量は、0.12μｍとなるように設定される。これにより、導電性膜１１は、図５Ｄに示されるように、a−a'線の断面では残るが、b−b'線およびc−c'線での断面では残らないようになる。
【００３８】
このようにして、必要以上に下地層を削ることなく、導電性被加工物１１において平行に形成された部分が、エッチングにより、b−b'線およびc−c'線で示される箇所で分断されるようになり、半導体装置１０においては、導電性被加工物１１は電気的に２つに分断され、分断された導電性被加工物１１は、それぞれ異なる電源に接続されるようになる。
【００３９】
なお、分断された導電性被加工物１１は、それぞれコンタクトホールを介して他のレイヤの電源に接続されるので、エッチングにより残った導電性被加工物１１の幅は、少なくともコンタクトホールのサイズ（径）より大きくなるように設計される。例えば、コンタクトホールのサイズが0.3μｍである場合、エッチングにより残る導電性被加工物１１の幅は、0.5μｍとなるように設計される。
【００４０】
以上の処理によれば、同一レイヤに成膜された後、複数回のエッチングにより形成された導電性被加工物を、下地層に段差を作ることなく、異なる電位に固定することができる。
【００４１】
また、フォトリソグラフィによってレジストパターンを形成するためのマスク（フォトマスク）の改版が多い場合や一部領域のみマスクのカスタマイズが必要な場合、変更する領域のみのマスクを形成することで、マスクの価格を下げることができるので、結果として、半導体装置の製造コストを削減することが可能となる。
【００４２】
なお、以上においては、レジストパターン２１およびレジストパターン２２が、設計通りに形成されるものとしたが、実際にはずれが生じることもある。そこで、以下においては、レジストパターン２１とレジストパターン２２とが重なる領域、すなわち、露光装置によるレジストパターンの重ね合わせがずれた場合の処理について説明する。
【００４３】
［レジストパターンの重ね合わせがずれた場合の導電性膜の加工の工程について］
そこで、図６を参照して、レジストパターンの重ね合わせがずれた場合の導電性膜の加工の工程の例について説明する。
【００４４】
なお、図６Ａおよび図６Ｂに示される工程は、図５Ａおよび図５Ｂに示される工程と同様であるので、その説明は省略する。
【００４５】
すなわち、図６Ｃは、上述で説明した図４のフローチャートのステップＳ１５において、２回目のエッチングのためのレジストパターン２２が、図中左に、例えば0.08μｍずれて形成された場合の、a−a'線の、b−b'線、およびc−c'線での半導体装置１０の断面図を示している。
【００４６】
図６Ｃの状態から、ステップＳ１６において、２回目のエッチングが行われると、導電性膜１１は、図６Ｄに示されるように、a−a'線およびb−b'線の断面で残るようになる。特に、導電性膜１１は、b−b'線の断面では、0.1μｍ(設計値）＋0.08μｍ（重ね合わせずれ）−0.12μｍ（エッチングによる導電性膜の後退量）＝0.06μｍの幅で残るようになる。しかしながら、導電性膜１１は、c−c'線での断面では残らない。
【００４７】
したがって、図７に示されるように、導電性被加工物１１において平行に形成された部分は、c−c'線で示される箇所で分断されるようになり、半導体装置１０においては、導電性被加工物１１は電気的に２つに分断され、分断された導電性被加工物１１は、それぞれ異なる電源に接続されるようになる。
【００４８】
図８は、レジストパターンの重ね合わせがずれた場合の導電性膜の加工の工程の他の例について説明する図である。
【００４９】
なお、図８Ａおよび図８Ｂに示される工程も、図５Ａおよび図５Ｂに示される工程と同様であるので、その説明は省略する。
【００５０】
図８Ｃは、上述で説明した図４のフローチャートのステップＳ１５において、２回目のエッチングのためのレジストパターン２２が、図中右に、例えば0.08μｍずれて形成された場合の、a−a'線の、b−b'線、およびc−c'線での半導体装置１０の断面図を示している。
【００５１】
図８Ｃの状態から、ステップＳ１６において、２回目のエッチングが行われると、導電性膜１１は、図８Ｄに示されるように、a−a'線およびc−c'線の断面で残るようになる。特に、導電性膜１１は、c−c'線の断面では、0.1μｍ(設計値）＋0.08μｍ（重ね合わせずれ）−0.12μｍ（エッチングによる導電性膜の後退量）＝0.06μｍの幅で残るようになる。しかしながら、導電性膜１１は、b−b'線での断面では残らない。
【００５２】
したがって、図９に示されるように、導電性被加工物１１において平行に形成された部分は、b−b'線で示される箇所で分断されるようになり、半導体装置１０においては、導電性被加工物１１は電気的に２つに分断され、分断された導電性被加工物１１は、それぞれ異なる電源に接続されるようになる。
【００５３】
このように、図４のフローチャートを参照して説明した導電性膜の加工処理によれば、レジストパターンの重ね合わせがずれた場合であっても、同一レイヤに成膜された後、複数回のエッチングにより形成された導電性被加工物を、下地層に段差を作ることなく、異なる電位に固定することができる。
【００５４】
［レジストパターンの他の例］
以上においては、導電性被加工物１１が、図２に示されるレジストパターンを用いたエッチングにより形成されるものとしたが、以下においては、レジストパターンの他の例について説明する。
【００５５】
図１０は、導電性被加工物１１がエッチングにより形成される際に用いられる他のレジストパターンの、導電性被加工物１１の分断部分に対応する部分の拡大図を示している。
【００５６】
図１０には、１回目のエッチングに用いられるレジストパターン５１と、２回目のエッチングに用いられるレジストパターン５２とが示されている。半導体装置１０においては、成膜された導電性膜の、レジストパターン５１とレジストパターン５２とが重なる領域に、導電性被加工物１１が形成される。
【００５７】
図１０に示されるように、レジストパターン５１とレジストパターン５２とが重なる領域には、平行になる部分がある。これにより、導電性被加工物１１においては、平行になる部分が形成される。
【００５８】
そして、レジストパターン５１とレジストパターン５２とが重なる領域の平行になる部分において、e−e'線およびf−f'線で示される、互いに対向する箇所の幅は、d−d'線で示されるその他の箇所の幅より細くなっている。具体的には、e−e'線およびf−f'線で示される箇所の幅は、２回目のエッチングによる導電性膜の後退量より小さくなるように設計されている。
【００５９】
これにより、導電性被加工物１１において平行に形成された部分は、エッチングにより、e−e'線およびf−f'線で示される箇所の両方またはいずれか一方で分断されるようになる。
【００６０】
図１１は、導電性被加工物１１がエッチングにより形成される際に用いられるさらに他のレジストパターンの、導電性被加工物１１の分断部分に対応する部分の拡大図を示している。
【００６１】
図１１には、１回目のエッチングに用いられるレジストパターン６１と、２回目のエッチングに用いられるレジストパターン６２とが示されている。半導体装置１０においては、成膜された導電性膜の、レジストパターン６１とレジストパターン６２とが重なる領域に、導電性被加工物１１が形成される。
【００６２】
図１１に示されるように、レジストパターン６１とレジストパターン６２とが重なる領域には、平行になる部分がある。これにより、導電性被加工物１１においては、平行になる部分が形成される。
【００６３】
そして、レジストパターン６１とレジストパターン６２とが重なる領域の平行になる部分において、h−h'線およびi−i'線で示される、互いに対向する箇所の幅は、g−g'線で示されるその他の箇所の幅より細くなっている。具体的には、h−h'線およびi−i'線で示される、互いに対向する箇所の幅は、２回目のエッチングによる導電性膜の後退量より小さくなるように設計されている。
【００６４】
これにより、導電性被加工物１１において平行に形成された部分は、エッチングにより、導電性被加工物１１においてh−h'線およびi−i'線で示される箇所の両方またはいずれか一方で、エッチングにより分断されるようになる。
【００６５】
そして、図１０または図１１のレジストパターンを用いた導電性膜の加工処理（図４）によれば、図２のレジストパターンを用いた導電性膜の加工処理と同様の作用効果を奏することができる。
【００６６】
なお、以上においては、フォトレジストを、導電性膜の上に直接形成するようにしたが、導電性膜の上に絶縁膜を成膜し、その絶縁膜上にフォトレジストを形成するようにしてもよい。
【００６７】
また、以上においては、１回目のエッチングとして、異方性エッチングを行うようにしたが、２回目のエッチングと同様に、等方性エッチングを行うようにしてもよい。この場合、１回目のエッチングに用いるレジストパターンを、エッチングによる後退量を加味して設計する必要がある。
【００６８】
さらに、１回目のエッチングに用いられるレジストパターンと、２回目のエッチングに用いられるレジストパターンとが重なる領域の平行になる部分において、他の箇所より細くなっている箇所の位置は、図１１のように、平行になる部分に対して線対称である必要はなく、また、他の箇所より細くなっている箇所の長さ（例えば、図２では縦方向の長さ）も、それぞれ同一である必要はない。
【００６９】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００７０】
１０半導体装置，１１導電性被加工物，２１，２２レジストパターン

【特許請求の範囲】
【請求項１】
同一レイヤに成膜された後、複数回のエッチングにより線状に形成された導電性被加工物
を備え、
前記導電性被加工物は、自身を電気的に分断する２以上の分断部分を有し、
前記分断部分における前記導電性被加工物は、その一部が平行になるように形成されており、
平行に形成された部分の少なくとも一方は分断されている
半導体装置。
【請求項２】
前記分断部分で分断された前記導電性被加工物は、それぞれ異なる電源に接続される
請求項１に記載の半導体装置。
【請求項３】
同一レイヤに成膜された後、複数回のエッチングにより線状に形成された導電性被加工物
を備え、
前記導電性被加工物は、自身を電気的に分断する２以上の分断部分を有し、
前記分断部分における前記導電性被加工物は、その一部が平行になるように形成されており、
平行に形成された部分の少なくとも一方は分断されている
半導体装置の製造方法であって、
同一レイヤに成膜された前記導電性被加工物を複数回のエッチングにより線状に形成する
ステップを含み、
前記複数回のエッチングに用いられるレジストパターンのうちの、所定回数目のエッチングに用いられる第１のレジストパターンと、他の回数目のエッチングに用いられる第２のレジストパターンとが重なる領域の、前記平行に形成された部分に対応する箇所の幅は、前記エッチングによる前記導電性被加工物の後退量より小さい
半導体装置の製造方法。
【請求項４】
前記所定回数目のエッチングと前記他の回数目のエッチングのうち、時間的に後に行われるエッチングは、等方性エッチングである
請求項３に記載の半導体装置の製造方法。

【図１】