半導体装置の製造方法及び半導体装置
【課題】接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくする場合において、接続孔内に導電膜を十分に埋め込むことができるようにする。
【解決手段】接続孔２１０，２２０の内壁上に絶縁性の第１膜３００を形成し、接続孔２１０，２２０の径を細らせる。次いで、第１膜３００が形成された接続孔２１０，２２０内に、第２膜５０を埋め込む。次いで、絶縁膜２００の表層を、ＣＭＰ法を用いて除去する。次いで、接続孔２１０，２２０から第２膜５０を除去する。次いで、接続孔２１０，２２０の第１膜３００上および接続孔２１０，２２０の底面上にバリアメタル膜３３０を形成し、さらに接続孔２１０，２２０内に導電膜からなるコンタクト３１０，３２０を埋め込む。
【解決手段】接続孔２１０，２２０の内壁上に絶縁性の第１膜３００を形成し、接続孔２１０，２２０の径を細らせる。次いで、第１膜３００が形成された接続孔２１０，２２０内に、第２膜５０を埋め込む。次いで、絶縁膜２００の表層を、ＣＭＰ法を用いて除去する。次いで、接続孔２１０，２２０から第２膜５０を除去する。次いで、接続孔２１０，２２０の第１膜３００上および接続孔２１０，２２０の底面上にバリアメタル膜３３０を形成し、さらに接続孔２１０，２２０内に導電膜からなるコンタクト３１０，３２０を埋め込む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビア又はコンタクトを有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の微細化が進んでおり、その結果、ビア又はコンタクトの径を、フォトリソグラフィーで解像できない程度に小さくする必要性が出てきている。これに対して特許文献１には、以下の技術が記載されている。
【０００３】
まず、絶縁膜上にシリコン膜及びレジストパターンを形成する。次いで、レジストパターンをマスクとしてシリコン膜をエッチングする。これにより、シリコン膜には、接続孔を形成するための開口が形成される。次いで、シリコン膜上にシリコンを選択的に成長させる。これにより、開口の内壁にもシリコンが形成され、この結果、開口の径は小さくなる。次いで、シリコン膜をマスクとして絶縁膜をエッチングする。これにより、絶縁膜には接続孔が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２４２２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の方法は、マスクパターンの開口を小さくすることにより、コンタクトの径を小さくしている。しかし、接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくするほうが好ましい場合もある。本発明者が検討した結果、接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくする場合、以下の問題が生じることが判明した。
【０００６】
図５（ａ） に示すように、絶縁膜５００の接続孔５１０の内壁に絶縁膜５１２を形成する場合、絶縁膜５００の上及び接続孔５１０の内壁の双方に、絶縁膜５１２が形成される。このため、絶縁膜５００上の絶縁膜５１２を除去する必要がある。しかしこの除去工程において、接続孔５１０の内壁上に位置する絶縁膜５１２の上端は丸まってしまう。
【０００７】
一方、図５（ｂ）に示すように、接続孔５１０に導電膜を埋め込んでビアやコンタクトを形成する場合、接続孔５１０の内壁及び底面にバリアメタル膜５２０を形成する必要がある。しかし図５（ａ）に示したように絶縁膜５１２の上端が丸まってしまっている場合、接続孔５１０の上端においてバリアメタル膜５２０が厚くなってしまい、接続孔５１０の上端の径が、それより下側に位置する部分よりも小さくなってしまう。この場合、接続孔５１０内に導電膜が十分に埋め込まれず、ボイドが発生してしまうことがある。
【課題を解決するための手段】
【０００８】
本発明によれば、絶縁膜に接続孔を形成する工程と、
前記接続孔の内壁上に絶縁性の第１膜を形成し、前記接続孔の径を細らせる工程と、
前記第１膜が形成された前記接続孔内に、第２膜を埋め込む工程と、
前記絶縁膜の表層を、ＣＭＰ法を用いて除去する工程と、
前記接続孔から前記第２膜を除去する工程と、
前記接続孔の前記第１膜上および前記接続孔の底面上にバリアメタル膜を形成する工程と、
前記接続孔内に導電膜を埋め込む工程と、
を備える半導体装置の製造方法が提供される。
【０００９】
本発明によれば、接続孔の内壁には第１膜が形成されているため、接続孔の径が小さくなっている。上記したように、接続孔の内壁に第１膜を形成する工程において、第１膜の上端が丸まってしまう可能性がある。しかし本発明では、接続孔の第１膜上にバリアメタル膜を形成する前に、絶縁膜の表層及び第１膜の上端を、ＣＭＰ法を用いて除去している。このため、第１膜のうち丸まっている部分は除去される。またこの除去工程において、接続孔内には第２膜が埋め込まれているため、ＣＭＰ処理において第１膜の上端が丸まることを抑制できる。従って、接続孔に導電膜を埋め込むときにボイドが発生することを抑制できる。
【００１０】
本発明によれば、絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔の内壁に形成され、前記接続孔の径を小さくしている絶縁性の第１膜と、
前記接続孔に埋め込まれた導電膜と、
を備える半導体装置が提供される。
【発明の効果】
【００１１】
本発明によれば、接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくする場合において、接続孔内に導電膜を十分に埋め込むことができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５】課題を説明するための断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１〜図４は、実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の工程を有する。まず、絶縁膜２００に接続孔２１０，２２０を形成する。次いで、接続孔２１０，２２０の内壁上に絶縁性の第１膜３００を形成し、接続孔２１０，２２０の径を細らせる。次いで、第１膜３００が形成された接続孔２１０，２２０内に、第２膜５０を埋め込む。次いで、絶縁膜２００の表層を、ＣＭＰ法を用いて除去する。次いで、接続孔２１０，２２０から第２膜５０を除去する。次いで、接続孔２１０，２２０の第１膜３００上および接続孔２１０，２２０の底面上にバリアメタル膜３３０を形成し、さらに接続孔２１０，２２０内に導電膜からなるコンタクト３１０，３２０を埋め込む。なお、各断面図において、左側の図はトランジスタを示しており、右側の図はトランジスタのゲート電極１１０が素子分離膜２０上に延伸している部分を示している。以下、詳細に説明する。
【００１５】
まず図１（ａ）に示すように、シリコン基板などの半導体基板１０に、素子分離膜２０及びトランジスタを形成する。このトランジスタは、ゲート絶縁膜１３０、ゲート電極１１０、並びにソース及びドレインとなる拡散領域１２０を有している。なおこのトランジスタは、図示していないが、サイドウォール、並びにソース及びドレインのエクステンション領域を有している。ゲート電極１１０は、トランジスタが形成されている領域から、その周囲に位置している素子分離膜２０上まで延伸している。
【００１６】
次いで、素子分離膜２０上およびトランジスタ上に、エッチングストッパー膜２０２を形成する。エッチングストッパー膜２０２は、例えば窒化シリコン膜である。次いで、エッチングストッパー膜２０２上に絶縁膜２００を形成する。絶縁膜２００は、例えば酸化シリコン膜、またはＳｉＣＯＨなど酸化シリコン膜より誘電率が低い膜である。次いで絶縁膜２００上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして絶縁膜２００をドライエッチングする。マスクパターンは、例えばレジストパターンである。エッチングガスとしては、例えばＣＦｘとＯ２の混合ガスを用いる。このとき、エッチングストッパー膜２０２はエッチングストッパーとして機能する。これにより、絶縁膜２００には接続孔２１０，２２０が形成される。接続孔２１０は、素子分離膜２０上に位置するゲート電極１１０上に位置しており、接続孔２２０は、拡散領域１２０上に位置している。ただし接続孔２１０，２２０は、いずれもエッチングストッパー膜２０２を貫通していない。
【００１７】
次いで図１（ｂ）に示すように、絶縁膜２００上、接続孔２１０，２２０の内壁上、及び接続孔２１０，２２０の底面上に、第１膜３００を形成する。第１膜３００は、例えばＮＳＧなどの酸化シリコン膜であり、例えばＣＶＤ法により形成される。第１膜３００が形成されることにより、接続孔２１０，２２０の径は小さくなる。そして第１膜３００の膜厚を調節することにより、接続孔２１０，２２０の径を調節することができる。
【００１８】
次いで図２（ａ）に示すように、絶縁膜２００上及び接続孔２１０，２２０の底面上に位置する第１膜３００をエッチバックする。これにより、第１膜３００は接続孔２１０，２２０の内壁にのみ形成される。なおこの工程において、第１膜３００のうち接続孔２１０，２２０の内壁の上端に位置する部分も少しエッチングされ、丸くなる。
【００１９】
次いで図２（ｂ）に示すように、接続孔２１０，２２０内及び絶縁膜２００上に、第２膜５０を形成する。第２膜５０は、例えばレジスト膜などの有機膜である。
【００２０】
次いで図３（ａ）に示すように、絶縁膜２００上に位置する第２膜５０、及び絶縁膜２００の表層をＣＭＰ法により除去する。この工程において、接続孔２１０，２２０内に位置する第１膜３００のうち、丸まっている部分は除去される。またこのＣＭＰ工程において、接続孔２１０，２２０内には第２膜５０が充填されている。このため、このＣＭＰ工程において第１膜３００の上端は丸まりにくい。
【００２１】
その後、図３（ｂ）に示すように、第２膜５０を除去する。第２膜５０が有機膜である場合、第２膜５０は、例えば酸素プラズマを用いて除去される。次いで、接続孔２１０，２２０の底面に位置するエッチングストッパー膜２０２を、ドライエッチングにより除去する。エッチングガスとしては、例えばＣＨＦｘとＯ２の混合ガスを用いる。
【００２２】
次いで図４（ａ）に示すように、接続孔２１０，２２０の内壁及び底面上、並びに絶縁膜２００上に、バリアメタル膜３３０をスパッタリング法により形成する。バリアメタル膜は、例えばＴｉ／ＴｉＮ膜である。
【００２３】
次いで図４（ｂ）に示すように、バリアメタル膜３３０上に導電膜、例えばタングステンなどの金属膜を形成し、接続孔２１０，２２０内を導電膜で充填する。次いで、絶縁膜２００上に位置する導電膜及びバリアメタル膜３３０をＣＭＰ法により除去する。これにより、接続孔２１０，２２０内にはコンタクト３１０，３２０が埋め込まれる。
【００２４】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、接続孔２１０，２２０の内壁には第１膜３００が形成されているため、接続孔２１０，２２０の径を小さくすることができる。ここで、絶縁膜２００上に位置する第１膜３００を除去する工程において、第１膜３００の上端が丸まってしまう可能性がある。しかし本実施形態では、接続孔２１０，２２０の内壁上の第１膜３００上にバリアメタル膜３３０を形成する前に、絶縁膜２００の表層及び第１膜３００の上端を、ＣＭＰ法を用いて除去している。このため、第１膜３００のうち丸まっている部分は除去される。またこの除去工程において、接続孔２１０，２２０内には第２膜５０が埋め込まれているため、ＣＭＰ処理において第１膜３００の上端が丸まることを抑制できる。
【００２５】
従って、接続孔２１０，２２０の上端においてバリアメタル膜３３０が厚くなってしまい、接続孔２１０，２２０の上端の径が、それより下側に位置する部分よりも小さくなることを抑制できる。従って、接続孔２１０，２２０に導電膜を埋め込むときにボイドが発生することを抑制できる。
【００２６】
また、第２膜５０を有機膜で形成した場合、第２膜５０を酸素プラズマで除去することができる。この場合、第２膜５０を除去するときに、第１膜３００がダメージを受けることを抑制できる。
【００２７】
なお図１〜図４は、コンタクトを形成する方法を例示しているが、異なる配線層に属する配線同士を接続するビアを形成する場合についても、本実施形態に示した方法を適用することができる。
【００２８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００２９】
１０ 半導体基板
２０ 素子分離膜
５０ 第２膜
１１０ ゲート電極
１２０ 拡散領域
１３０ ゲート絶縁膜
２００ 絶縁膜
２０２ エッチングストッパー膜
２１０ 接続孔
２２０ 接続孔
３００ 第１膜
３１０ コンタクト
３２０ コンタクト
３３０ バリアメタル膜
５００ 絶縁膜
５１０ 接続孔
５１２ 絶縁膜
５２０ バリアメタル膜
【技術分野】
【０００１】
本発明は、ビア又はコンタクトを有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の微細化が進んでおり、その結果、ビア又はコンタクトの径を、フォトリソグラフィーで解像できない程度に小さくする必要性が出てきている。これに対して特許文献１には、以下の技術が記載されている。
【０００３】
まず、絶縁膜上にシリコン膜及びレジストパターンを形成する。次いで、レジストパターンをマスクとしてシリコン膜をエッチングする。これにより、シリコン膜には、接続孔を形成するための開口が形成される。次いで、シリコン膜上にシリコンを選択的に成長させる。これにより、開口の内壁にもシリコンが形成され、この結果、開口の径は小さくなる。次いで、シリコン膜をマスクとして絶縁膜をエッチングする。これにより、絶縁膜には接続孔が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２４２２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の方法は、マスクパターンの開口を小さくすることにより、コンタクトの径を小さくしている。しかし、接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくするほうが好ましい場合もある。本発明者が検討した結果、接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくする場合、以下の問題が生じることが判明した。
【０００６】
図５（ａ） に示すように、絶縁膜５００の接続孔５１０の内壁に絶縁膜５１２を形成する場合、絶縁膜５００の上及び接続孔５１０の内壁の双方に、絶縁膜５１２が形成される。このため、絶縁膜５００上の絶縁膜５１２を除去する必要がある。しかしこの除去工程において、接続孔５１０の内壁上に位置する絶縁膜５１２の上端は丸まってしまう。
【０００７】
一方、図５（ｂ）に示すように、接続孔５１０に導電膜を埋め込んでビアやコンタクトを形成する場合、接続孔５１０の内壁及び底面にバリアメタル膜５２０を形成する必要がある。しかし図５（ａ）に示したように絶縁膜５１２の上端が丸まってしまっている場合、接続孔５１０の上端においてバリアメタル膜５２０が厚くなってしまい、接続孔５１０の上端の径が、それより下側に位置する部分よりも小さくなってしまう。この場合、接続孔５１０内に導電膜が十分に埋め込まれず、ボイドが発生してしまうことがある。
【課題を解決するための手段】
【０００８】
本発明によれば、絶縁膜に接続孔を形成する工程と、
前記接続孔の内壁上に絶縁性の第１膜を形成し、前記接続孔の径を細らせる工程と、
前記第１膜が形成された前記接続孔内に、第２膜を埋め込む工程と、
前記絶縁膜の表層を、ＣＭＰ法を用いて除去する工程と、
前記接続孔から前記第２膜を除去する工程と、
前記接続孔の前記第１膜上および前記接続孔の底面上にバリアメタル膜を形成する工程と、
前記接続孔内に導電膜を埋め込む工程と、
を備える半導体装置の製造方法が提供される。
【０００９】
本発明によれば、接続孔の内壁には第１膜が形成されているため、接続孔の径が小さくなっている。上記したように、接続孔の内壁に第１膜を形成する工程において、第１膜の上端が丸まってしまう可能性がある。しかし本発明では、接続孔の第１膜上にバリアメタル膜を形成する前に、絶縁膜の表層及び第１膜の上端を、ＣＭＰ法を用いて除去している。このため、第１膜のうち丸まっている部分は除去される。またこの除去工程において、接続孔内には第２膜が埋め込まれているため、ＣＭＰ処理において第１膜の上端が丸まることを抑制できる。従って、接続孔に導電膜を埋め込むときにボイドが発生することを抑制できる。
【００１０】
本発明によれば、絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔の内壁に形成され、前記接続孔の径を小さくしている絶縁性の第１膜と、
前記接続孔に埋め込まれた導電膜と、
を備える半導体装置が提供される。
【発明の効果】
【００１１】
本発明によれば、接続孔の内壁に絶縁膜を形成することにより、接続孔の径を小さくする場合において、接続孔内に導電膜を十分に埋め込むことができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５】課題を説明するための断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１〜図４は、実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の工程を有する。まず、絶縁膜２００に接続孔２１０，２２０を形成する。次いで、接続孔２１０，２２０の内壁上に絶縁性の第１膜３００を形成し、接続孔２１０，２２０の径を細らせる。次いで、第１膜３００が形成された接続孔２１０，２２０内に、第２膜５０を埋め込む。次いで、絶縁膜２００の表層を、ＣＭＰ法を用いて除去する。次いで、接続孔２１０，２２０から第２膜５０を除去する。次いで、接続孔２１０，２２０の第１膜３００上および接続孔２１０，２２０の底面上にバリアメタル膜３３０を形成し、さらに接続孔２１０，２２０内に導電膜からなるコンタクト３１０，３２０を埋め込む。なお、各断面図において、左側の図はトランジスタを示しており、右側の図はトランジスタのゲート電極１１０が素子分離膜２０上に延伸している部分を示している。以下、詳細に説明する。
【００１５】
まず図１（ａ）に示すように、シリコン基板などの半導体基板１０に、素子分離膜２０及びトランジスタを形成する。このトランジスタは、ゲート絶縁膜１３０、ゲート電極１１０、並びにソース及びドレインとなる拡散領域１２０を有している。なおこのトランジスタは、図示していないが、サイドウォール、並びにソース及びドレインのエクステンション領域を有している。ゲート電極１１０は、トランジスタが形成されている領域から、その周囲に位置している素子分離膜２０上まで延伸している。
【００１６】
次いで、素子分離膜２０上およびトランジスタ上に、エッチングストッパー膜２０２を形成する。エッチングストッパー膜２０２は、例えば窒化シリコン膜である。次いで、エッチングストッパー膜２０２上に絶縁膜２００を形成する。絶縁膜２００は、例えば酸化シリコン膜、またはＳｉＣＯＨなど酸化シリコン膜より誘電率が低い膜である。次いで絶縁膜２００上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして絶縁膜２００をドライエッチングする。マスクパターンは、例えばレジストパターンである。エッチングガスとしては、例えばＣＦｘとＯ２の混合ガスを用いる。このとき、エッチングストッパー膜２０２はエッチングストッパーとして機能する。これにより、絶縁膜２００には接続孔２１０，２２０が形成される。接続孔２１０は、素子分離膜２０上に位置するゲート電極１１０上に位置しており、接続孔２２０は、拡散領域１２０上に位置している。ただし接続孔２１０，２２０は、いずれもエッチングストッパー膜２０２を貫通していない。
【００１７】
次いで図１（ｂ）に示すように、絶縁膜２００上、接続孔２１０，２２０の内壁上、及び接続孔２１０，２２０の底面上に、第１膜３００を形成する。第１膜３００は、例えばＮＳＧなどの酸化シリコン膜であり、例えばＣＶＤ法により形成される。第１膜３００が形成されることにより、接続孔２１０，２２０の径は小さくなる。そして第１膜３００の膜厚を調節することにより、接続孔２１０，２２０の径を調節することができる。
【００１８】
次いで図２（ａ）に示すように、絶縁膜２００上及び接続孔２１０，２２０の底面上に位置する第１膜３００をエッチバックする。これにより、第１膜３００は接続孔２１０，２２０の内壁にのみ形成される。なおこの工程において、第１膜３００のうち接続孔２１０，２２０の内壁の上端に位置する部分も少しエッチングされ、丸くなる。
【００１９】
次いで図２（ｂ）に示すように、接続孔２１０，２２０内及び絶縁膜２００上に、第２膜５０を形成する。第２膜５０は、例えばレジスト膜などの有機膜である。
【００２０】
次いで図３（ａ）に示すように、絶縁膜２００上に位置する第２膜５０、及び絶縁膜２００の表層をＣＭＰ法により除去する。この工程において、接続孔２１０，２２０内に位置する第１膜３００のうち、丸まっている部分は除去される。またこのＣＭＰ工程において、接続孔２１０，２２０内には第２膜５０が充填されている。このため、このＣＭＰ工程において第１膜３００の上端は丸まりにくい。
【００２１】
その後、図３（ｂ）に示すように、第２膜５０を除去する。第２膜５０が有機膜である場合、第２膜５０は、例えば酸素プラズマを用いて除去される。次いで、接続孔２１０，２２０の底面に位置するエッチングストッパー膜２０２を、ドライエッチングにより除去する。エッチングガスとしては、例えばＣＨＦｘとＯ２の混合ガスを用いる。
【００２２】
次いで図４（ａ）に示すように、接続孔２１０，２２０の内壁及び底面上、並びに絶縁膜２００上に、バリアメタル膜３３０をスパッタリング法により形成する。バリアメタル膜は、例えばＴｉ／ＴｉＮ膜である。
【００２３】
次いで図４（ｂ）に示すように、バリアメタル膜３３０上に導電膜、例えばタングステンなどの金属膜を形成し、接続孔２１０，２２０内を導電膜で充填する。次いで、絶縁膜２００上に位置する導電膜及びバリアメタル膜３３０をＣＭＰ法により除去する。これにより、接続孔２１０，２２０内にはコンタクト３１０，３２０が埋め込まれる。
【００２４】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、接続孔２１０，２２０の内壁には第１膜３００が形成されているため、接続孔２１０，２２０の径を小さくすることができる。ここで、絶縁膜２００上に位置する第１膜３００を除去する工程において、第１膜３００の上端が丸まってしまう可能性がある。しかし本実施形態では、接続孔２１０，２２０の内壁上の第１膜３００上にバリアメタル膜３３０を形成する前に、絶縁膜２００の表層及び第１膜３００の上端を、ＣＭＰ法を用いて除去している。このため、第１膜３００のうち丸まっている部分は除去される。またこの除去工程において、接続孔２１０，２２０内には第２膜５０が埋め込まれているため、ＣＭＰ処理において第１膜３００の上端が丸まることを抑制できる。
【００２５】
従って、接続孔２１０，２２０の上端においてバリアメタル膜３３０が厚くなってしまい、接続孔２１０，２２０の上端の径が、それより下側に位置する部分よりも小さくなることを抑制できる。従って、接続孔２１０，２２０に導電膜を埋め込むときにボイドが発生することを抑制できる。
【００２６】
また、第２膜５０を有機膜で形成した場合、第２膜５０を酸素プラズマで除去することができる。この場合、第２膜５０を除去するときに、第１膜３００がダメージを受けることを抑制できる。
【００２７】
なお図１〜図４は、コンタクトを形成する方法を例示しているが、異なる配線層に属する配線同士を接続するビアを形成する場合についても、本実施形態に示した方法を適用することができる。
【００２８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００２９】
１０ 半導体基板
２０ 素子分離膜
５０ 第２膜
１１０ ゲート電極
１２０ 拡散領域
１３０ ゲート絶縁膜
２００ 絶縁膜
２０２ エッチングストッパー膜
２１０ 接続孔
２２０ 接続孔
３００ 第１膜
３１０ コンタクト
３２０ コンタクト
３３０ バリアメタル膜
５００ 絶縁膜
５１０ 接続孔
５１２ 絶縁膜
５２０ バリアメタル膜
【特許請求の範囲】
【請求項１】
絶縁膜に接続孔を形成する工程と、
前記接続孔の内壁上に絶縁性の第１膜を形成し、前記接続孔の径を細らせる工程と、
前記第１膜が形成された前記接続孔内に、第２膜を埋め込む工程と、
前記絶縁膜の表層を、ＣＭＰ法を用いて除去する工程と、
前記接続孔から前記第２膜を除去する工程と、
前記接続孔の前記第１膜上および前記接続孔の底面上にバリアメタル膜を形成する工程と、
前記接続孔内に導電膜を埋め込む工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記絶縁膜はエッチングストッパー膜上に形成されており、
前記接続孔を形成する工程において、前記エッチングストッパー膜をストッパーとして前記絶縁膜をエッチングすることにより、前記接続孔を形成し、
前記接続孔から前記第２膜を除去する工程の後、前記バリアメタル膜を形成する工程の前に、前記接続孔の底部に位置する前記エッチングストッパー膜を除去する工程を備える半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記第１膜は酸化シリコン膜であり、前記第２膜は有機膜である半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記有機膜はレジスト膜である半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記絶縁膜は、トランジスタが形成されている基板上に形成されており、
前記導電膜は、前記トランジスタに接続するコンタクトである半導体装置の製造方法。
【請求項６】
絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔の内壁に形成され、前記接続孔の径を小さくしている絶縁性の第１膜と、
前記接続孔に埋め込まれた導電膜と、
を備える半導体装置。
【請求項１】
絶縁膜に接続孔を形成する工程と、
前記接続孔の内壁上に絶縁性の第１膜を形成し、前記接続孔の径を細らせる工程と、
前記第１膜が形成された前記接続孔内に、第２膜を埋め込む工程と、
前記絶縁膜の表層を、ＣＭＰ法を用いて除去する工程と、
前記接続孔から前記第２膜を除去する工程と、
前記接続孔の前記第１膜上および前記接続孔の底面上にバリアメタル膜を形成する工程と、
前記接続孔内に導電膜を埋め込む工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記絶縁膜はエッチングストッパー膜上に形成されており、
前記接続孔を形成する工程において、前記エッチングストッパー膜をストッパーとして前記絶縁膜をエッチングすることにより、前記接続孔を形成し、
前記接続孔から前記第２膜を除去する工程の後、前記バリアメタル膜を形成する工程の前に、前記接続孔の底部に位置する前記エッチングストッパー膜を除去する工程を備える半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記第１膜は酸化シリコン膜であり、前記第２膜は有機膜である半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記有機膜はレジスト膜である半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記絶縁膜は、トランジスタが形成されている基板上に形成されており、
前記導電膜は、前記トランジスタに接続するコンタクトである半導体装置の製造方法。
【請求項６】
絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔の内壁に形成され、前記接続孔の径を小さくしている絶縁性の第１膜と、
前記接続孔に埋め込まれた導電膜と、
を備える半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−３３７６１（Ｐ２０１２−３３７６１Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１７２７１９（Ｐ２０１０−１７２７１９）
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]