半導体装置の製造方法

【課題】犠牲層残渣の発生や配線細りなどの不具合を抑制する、エアギャップ構造を有する半導体装置の製造方法を提供する。
【解決手段】基板１上に複数の配線を形成する半導体装置の製造方法であって、基板１上に、複数の配線と、複数の配線に対して選択してエッチングできる金属からなり、複数の配線の間隙に埋め込まれている犠牲層とを形成する工程と、犠牲層を複数の配線に対して選択比を有するエッチングにより除去して、複数の配線の間隙にエアギャップ構造を形成する工程とを有する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に配線間にエアギャップ構造を有する半導体装置に関する。
【背景技術】
【０００２】
集積回路において、集積回路の信号伝播速度の高速化、高集積化のために微細化が進み、それに伴い素子間を結ぶ配線の多層化も進んでいる。配線の高集積化に伴い、ＲＣ遅延（抵抗と容量による配線の遅延）がデバイスの動作スピードを律するようになってきている。
そこで、配線材料として比抵抗の低い材料を用いたり、配線層間膜の絶縁材料として配線間容量を低減させる材料を用いことにより、ＲＣ遅延を抑制している。
ここで、従来用いられてきた配線材料であるアルミニウム、配線層間膜の絶縁材料である酸化シリコンに代わり配線材料として銅を用い、配線層間膜の絶縁材料として低誘電率膜の組み合わせが用いられるようになってきた。
しかし、更なる低誘電率化が求められ、配線間容量を低減化させるための一つの手法として、配線層間を空隙化させる（エアギャップ構造を形成する）技術が開発されている。
【０００３】
従来、配線層間にエアギャップ構造を形成する方法として、基板上に配線層を形成し、配線層を被覆するように無機化合物または有機化合物の絶縁物を犠牲層として形成する。
そして、酸などの薬液を用いて犠牲層を腐食させ除去させるウエットエッチング法や、反応性のある気体やプラズマによりイオン化させた気体により犠牲層を除去するドライエッチング法により配線層間にエアギャップ構造を形成する方法が知られている。
特許文献１には、犠牲層としてレジスト膜を用いウエットエッチング法により除去することによりエアキャップ構造を形成する半導体装置の製造方法が記載されている。
【０００４】
しかし、上記方法により半導体装置を製造する場合、配線層が単層であれば犠牲層の除去をすることができるが、ウエットエッチングで除去する場合廃液の粘性が高くなり犠牲層が残り、ドライエッチングで除去する場合広範囲の犠牲層の除去が難しいという問題があるため、配線層が多層となると犠牲層の除去性が悪くなる。
【特許文献１】特許第２７７９５２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明の目的は、犠牲層残渣の発生や配線細りなどの不具合を抑制する、エアギャップ構造を有する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明における半導体装置の製造方法は、基板上に複数の配線が形成され、前記複数の配線の間隙にエアギャップ構造を有する半導体装置の製造方法であって、前記基板上に、前記複数の配線と、前記複数の配線に対して選択してエッチングできる金属からなり、前記複数の配線の間隙に埋め込まれている犠牲層とを形成する工程と、前記犠牲層を前記複数の配線に対して選択比を有するエッチングにより除去して、前記複数の配線の間隙にエアギャップ構造を形成する工程とを有する。
【発明の効果】
【０００７】
本発明によれば、犠牲層残渣の発生や配線細りなどの不具合を抑制する、エアギャップ構造を有する半導体装置の製造方法を提供するこができる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明に係る半導体装置の製造方法の実施の形態について、図面を参照して説明する。
【０００９】
＜第１の実施形態＞
図１は、本実施形態に係る半導体装置の製造方法により製造される半導体装置の模式構成を示す断面図である。
例えば、不図示の電子回路などが形成された基板１上に、酸化シリコンからなる絶縁膜２が形成されている。
上記の絶縁膜２の上層に、強酸に対して不動態皮膜を形成する金属、例えば、Ａｌなどからなる第１の配線３ａが形成されている。
上記の第１の配線３ａの上面を被覆して、例えば、窒化チタンなどからなるバリアメタル膜４が形成されている。
【００１０】
上記のバリアメタル膜４の上層に第１の配線３ａと第２の配線１３ａとを接続する、例えば、Ａｌなどからなるコンタクト８ａが形成されている。
上記のコンタクト８ａの上面を被覆して、例えば、窒化チタンなどからなるバリアメタル膜９が形成されている。
上記のバリアメタル膜９の上層に、例えば、Ａｌなどからなる第２の配線１３ａが形成されている。
上記の第２の配線１３ａの上面を被覆して、例えば、窒化チタンなどからなるバリアメタル膜１４が形成されている。
【００１１】
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
図２から図９は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【００１２】
まず、図２(ａ)に示すように、不図示の電子回路などが形成された基板１上に、例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法などにより、５００ｎｍの膜厚で酸化シリコンを堆積させ、絶縁膜２を形成する。
次に、図２（ｂ）に示すように、絶縁膜２の上層に例えば、スパッタリングなどの物理蒸着法により、１５０ｎｍの膜厚でＡｌからなる第１の配線層３を形成する。そして、第１の配線層３の上層に例えば、スパッタリングなどの物理的蒸着法により、窒化チタンなどからなるバリアメタル膜４を形成する。
次に、図２（ｃ）に示すように、バリアメタル膜４の上層に例えば、スピンコータなどのレジスト塗布装置によりレジスト膜５を形成し、フォトリソグラフィ法によりレジスト膜５に第１の配線３ａのパターン加工をする。
【００１３】
次に、図３（ａ）に示すように、パターン加工したレジスト膜５をスピンデベロッパなどの現象装置により現像し、レジストマスク５ａを形成する。
次に、図３（ｂ）に示すように、得られたレジストマスク５ａをマスクとしてプラズマエッチングなどのエッチングを行い、第１の配線３ａを形成する。
次に、図３（ｃ）に示すように、例えば、プラズマアッシングなどによりレジストマスク５ａを除去する。
【００１４】
次に、図４（ａ）に示すように、絶縁膜２、第１の配線３ａ及びバリアメタル膜４の表面に例えば、スパッタリングなどの物理的蒸着法により３０ｎｍの膜厚で第１のＣｕ膜６を被覆する。
次に、図４（ｂ）に示すように、第１のＣｕ膜６の上に例えば、Ｃｕ膜６を電極としてメッキ法などにより1μｍの膜厚でＣｕからなる第１の犠牲層７を形成する。
次に、図４（ｃ）に示すように、例えば、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法などの研磨法によりバリアメタル膜４の上面が露出するように第１の犠牲層７の表面を研磨する。
【００１５】
次に、図５（ａ）に示すように、バリアメタル膜４及び第１の犠牲層７上に、例えば、スパッタリングなどの物理蒸着法により、１５０ｎｍの膜厚でＡｌからなるコンタクト層８を形成する。そして、コンタクト層８の上層に例えば、スパッタリングなどの物理的蒸着法により、窒化チタンなどからなるバリアメタル膜９を形成する。
次に、図５（ｂ）に示すように、バリアメタル膜９の上層に例えば、スピンコータなどのレジスト塗布装置によりレジスト膜１０を形成し、フォトリソグラフィ法によりレジスト膜１０にコンタクト８ａのパターン加工をする。
【００１６】
次に、図６（ａ）に示すように、パターン加工したレジスト膜１０をスピンデベロッパなどの現像装置により現像し、レジストマスク１０ａを形成する。
次に、図６（ｂ）に示すように、得られたレジストマスク１０ａをマスクとしてドライエッチングなどのエッチングを行い、マスクされていないバリアメタル膜９を除去し、その後プラズマエッチングなどのエッチングを行い、コンタクト８ａを形成する。第１の配線の上にバリアメタル膜４が形成されているため、コンタクト層８をエッチングする際、レジストマスク１０ａで保護されていない第１の配線３ａの喪失を防止することができる。
次に、図６（ｃ）に示すように、例えば、プラズマアッシングなどによりレジストマスク１０ａを除去する。
【００１７】
次に、図７（ａ）に示すように、第１の犠牲層７、コンタクト８ａ及びバリアメタル膜９の表面に、例えば、スパッタリングなどの物理的蒸着法により３０ｎｍの膜厚で第２のＣｕ膜１１を被覆する。
次に、図７（ｂ）に示すように、第２のＣｕ膜１１の上に例えば、メッキ法などにより１μｍの膜厚でＣｕからなる第２の犠牲層１２を形成する。
次に、図７（ｃ）に示すように、例えば、ＣＭＰ法などの研磨法によりバリアメタル膜９の上面が露出するように第２の犠牲層１２の表面を研磨する。
【００１８】
次に、図８（ａ）に示すように、バリアメタル膜９及び第２の犠牲層１２上に、例えば、スパッタリングなどの物理蒸着法により、１５０ｎｍの膜厚でＡｌからなる第２の配線層１３を形成する。そして、第２の配線層１３の上層に例えば、スパッタリングなどの物理的蒸着法により、窒化チタンなどからなるバリアメタル膜１４を形成する。
次に、図８（ｂ）に示すように、バリアメタル膜１４の上層に例えば、スピンコータなどのレジスト塗布装置によりレジスト膜１５を形成し、フォトリソグラフィ法によりレジスト膜１５に第２の配線１３ａのパターン加工をする。
【００１９】
次に、図９（ａ）に示すように、パターン加工したレジスト膜１５をスピンデベロッパなどの現像装置により現像し、レジストマスク１５ａを形成する。
次に、図９（ｂ）に示すように、得られたレジストマスク１５ａをマスクとしてプラズマエッチングなどのエッチングを行い、第２の配線１３ａを形成する。
次に、図９（ｃ）に示すように、例えば、プラズマアッシングなどによりレジストマスク１５ａを除去する。
【００２０】
次に、エッチング剤である発煙硝酸に５分間浸すことによりウエットエッチング処理を行い、第１のＣｕ膜６、第１の犠牲層７、第２のＣｕ膜１１及び第２の犠牲層１２であるＣｕを除去する。この際、第１の配線３ａ、コンタクト８ａ、第２の配線１３ａにおけるＡｌは不動態を形成しほとんど溶解せず、第１のＣｕ膜６、第１の犠牲層７、第２のＣｕ膜１１及び第２の犠牲層１２におけるＣｕのみが除去される。そのため、複数の配線及びコンタクトの間隙が空隙化し、図１に示すようにエアギャップ構造を形成することができる。
【００２１】
なお、第１の実施形態において配線層及びコンタクト層としてＡｌを用いたが、強酸により不動態を形成する金属、例えば、Ｔｉ、Ｔａ、Ｗ、Ｃｏ、Ｎｉ、Ｆｅなどの金属またはこれらの合金を用いてもよい。また、犠牲層としてＣｕを用いたが、例えば、Ａｇなどの強酸により不動態を形成しない金属を用いてもよい。また、エッチング剤として発煙硝酸を用いたが、例えば、熱濃硫酸などの酸化力の強い酸を用いてもよい。
【００２２】
上記の本実施形態に係る半導体装置の製造方法によれば、基板上に複数の配線と、複数の配線に対して選択してエッチングできる金属からなり、複数の配線の間隙に埋め込まれている犠牲層とを形成し、犠牲層を複数の配線に対して選択比を有するエッチングにより除去して、複数の配線の間隙にエアギャップ構造を形成することができる。したがって犠牲層に、複数の配線に対してエッチング選択比が高い金属を使用することにより、犠牲層残渣の発生や配線細りなどの不具合を抑制することができる。
【００２３】
＜第２の実施形態＞
本実施形態においては、半導体装置の製造工程は第１の実施形態と同様であり、配線層及びコンタクト層、エッチング剤が、第１の実施形態と異なる。
【００２４】
第１の実施形態において配線層及びコンタクト層としてＡｌ、エッチング剤として発煙硝酸を用いたが、第２の実施形態においては、配線層及びコンタクト層としてＡｕ、エッチング剤として硝酸を使用して、半導体装置を製造する。
【００２５】
なお、第２の実施形態において配線層及びコンタクト層としてＡｕを用い、犠牲層として第１の実施形態と同様にＣｕを用いたが、配線層及びコンタクト層として犠牲層に対して相対的に貴な金属、例えば、Ｐｔ，Ａｕの合金またはＰｔの合金を用い、犠牲層として例えば、Ａｌ，Ｆｅまたはこれらの合金を用いてもよい。また例えば、配線層及びコンタクト層を構成する金属としては、犠牲層を構成する金属のエッチング速度が、配線層及びコンタクト層を構成する金属のエッチング速度の１０倍以上となるような金属を選択すればよい。また、エッチング剤として硝酸を用いたが、例えば、硫酸、塩酸などの酸を用いてもよい。
また、配線層及びコンタクト層としてＡｕ、犠牲層としてＣｕ、エッチング剤として硝酸を用いたが、配線層及びコンタクト層として、例えば、Ａｕ、Ｃｕなどのアルカリ水溶液に溶解しない金属を用い、犠牲層として、例えば、Ａｌ、Ｚｎ、Ｓｎ、Ｐｂなどのアルカリ水溶液に溶解する金属を用い、エッチング剤として例えば、水酸化ナトリウム水溶液、水酸化カリウム水溶液などのアルカリ水溶液を用いてもよい。
【００２６】
上記の本実施形態に係る半導体装置の製造方法によれば、第１の実施形態と同様に、基板上に複数の配線と、複数の配線に対して選択してエッチングできる金属からなり、複数の配線の間隙に埋め込まれている犠牲層とを形成し、犠牲層を複数の配線に対して選択比を有するエッチングにより除去して、複数の配線の間隙にエアギャップ構造を形成している。したがって犠牲層に、複数の配線に対してエッチング選択比が高い金属を使用することにより、犠牲層残渣の発生や配線細りなどの不具合を抑制することができる。
【００２７】
＜第３の実施形態＞
第１の実施形態及び第２の実施形態においては、基板上に２層の配線が形成されているエアギャップ構造を有する半導体装置の製造方法であるが、本実施形態では、基板上に複数の配線の間隙にエアギャップ構造を有する３層以上の多層配線が形成されている半導体装置の製造方法について説明する。
【００２８】
図１０は、本実施形態に係る半導体装置の製造方法により製造される半導体装置の模式構成を示す断面図である。
例えば、不図示の電子回路などが形成された基板１６上に、例えば、酸化シリコンからなる第１の絶縁膜１７が形成されている。
上記の第１の絶縁膜１７の上層に、強酸に対して不動態皮膜を形成する金属、例えば、Ａｌなどからなる第１の配線１８ａ及び／またはダミーパターン１８ｂが形成されている。
ダミーパターン１８ｂは、複数の配線の間隙にエアギャップ構造を形成した際、その上層に位置する配線層の崩れを防止するために形成する。
上記の第１の配線１８ａ及びダミーパターン１８ｂの上面を被覆して、例えば、窒化チタンなどからなるバリアメタル膜１９が形成されている。
【００２９】
上記のバリアメタル膜１９の上層に、第１の配線１８ａと第２の配線２８ａとを接続するための、例えば、Ａｌなどからなる第１のコンタクト２３ａが形成されている。また、ダミーパターン１８ｂの上面を被覆しているバリアメタル膜１９の上層に、第２の配線２８ａを支えるためのＡｌからなるコンタクトダミーパターン２３ｂが形成されている。
上記の第１のコンタクト２３ａまたはコンタクトダミーパターン２３ｂの上面を被覆して、例えば、窒化チタンなどからなるバリアメタル膜２４が形成されている。
上記の第１のコンタクト２３ａの上面を被覆しているバリアメタル膜２４の上層に、例えば、Ａｌなどからなる第２の配線２８ａが形成されている。また、コンタクトダミーパターン２３ｂの上面を被覆しているバリアメタル膜２４の上層にも、第２の配線２８ａが形成されている。コンタクトダミーパターン２３ｂは、複数の配線の間隙にエアギャップ構造を形成した際、その上層に位置する配線層の崩れを防止するために形成する。
上記の第２の配線２８ａの上面を被覆して、例えば、窒化チタンなどからなるバリアメタル膜２９が形成されている。
【００３０】
上記のバリアメタル膜２９の上層に、例えば、窒化シリコンなどからなる配線キャップ層３３が形成されている。
上記の配線キャップ層３３には、犠牲層をエッチング処理するためのエッチング剤、例えば、発煙硝酸を注入し、犠牲層をエッチングした廃液を除去するための犠牲層除去口３４が開口している。
【００３１】
上記の配線キャップ層３３の上層に、例えば、酸化シリコンからなる第２の絶縁膜３５が形成されている。第２の絶縁膜３５には、底面に配線キャップ層３３の上面が露出するコンタクトホールＣＨが開口しており、コンタクトホールＣＨと連通して、第３の配線溝ＴＲが形成されている。
【００３２】
連通して設けられた第３の配線溝ＴＲ及びコンタクトホールＣＨの内壁を被覆して、例えばＴａなどからなるバリアメタル層３６が形成されている。そしてその上層においてコンタクトホールＣＨには、第２のコンタクト３７ａが、第３の配線溝ＴＲには、第３の配線３７ｂが、一体的に形成されている。
【００３３】
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
図１１から図２１は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【００３４】
まず、図１１(ａ)に示すように、不図示の電子回路などが形成された基板１６上に、例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法などにより、５００ｎｍの膜厚で酸化シリコンを堆積させ、絶縁膜１７を形成する。
次に、図１１（ｂ）に示すように、絶縁膜１７の上層に例えば、スパッタリングなどの物理蒸着法により、１５０ｎｍの膜厚でＡｌからなる第１の配線層１８を形成する。そして、第１の配線層１８の上層に例えば、スパッタリングなどの物理的蒸着法により、窒化チタンなどからなるバリアメタル膜１９を形成する。
次に、図１１（ｃ）に示すように、バリアメタル膜１９の上層に例えば、スピンコータなどのレジスト塗布装置によりレジスト膜２０を形成し、フォトリソグラフィ法によりレジスト膜２０に第１の配線１８ａ及びダミーパターン１８ｂのパターン加工をする。
【００３５】
次に、図１２（ａ）に示すように、パターン加工したレジスト膜２０をスピンデベロッパなどの現象装置により現像し、レジストマスク２０ａを形成する。
次に、図１２（ｂ）に示すように、得られたレジストマスク２０ａをマスクとしてプラズマエッチングなどのエッチングを行い、第１の配線１８ａ及びダミーパターン１８ｂを形成する。ここで、ダミーパターン１８ｂは、複数の配線の間隙にエアギャップ構造を形成した際、配線層の崩れを防止するために形成する。
次に、図１２（ｃ）に示すように、例えば、プラズマアッシングなどによりレジストマスク２０ａを除去する。
【００３６】
次に、図１３（ａ）に示すように、絶縁膜１７、第１の配線１８ａ、ダミーパターン１８ｂ及びバリアメタル膜１９の表面に例えば、スパッタリングなどの物理的蒸着法により３０ｎｍの膜厚で第１のＣｕ膜２１を被覆する。
次に、図１３（ｂ）に示すように、第１のＣｕ膜２１の上に例えば、メッキ法などにより1μｍの膜厚でＣｕからなる第１の犠牲層２２を形成する。
次に、図１３（ｃ）に示すように、例えば、ＣＭＰ法などの研磨法によりバリアメタル膜１９の上面が露出するように第１の犠牲層２２の表面を研磨する。
【００３７】
次に、図１４（ａ）に示すように、第１の犠牲層２２、バリアメタル膜１９の上に例えば、スパッタリングなどの物理蒸着法により、１５０ｎｍの膜厚でＡｌからなるコンタクト層２３を形成する。そして、コンタクト層２３の上層に例えば、スパッタリングなどの物理的蒸着法により、窒化チタンなどからなるバリアメタル膜２４を形成する。
次に、図１４（ｂ）に示すように、バリアメタル膜２４の上層に例えば、スピンコータなどのレジスト塗布装置によりレジスト膜２５を形成し、フォトリソグラフィ法によりレジスト膜２５に第１のコンタクト２３ａまたはコンタクトダミーパターン２３ｂのパターン加工をする。
【００３８】
次に、図１５（ａ）に示すように、パターン加工したレジスト膜２５をスピンデベロッパなどの現像装置により現像し、レジストマスク２５ａを形成する。
次に、図１５（ｂ）に示すように、得られたレジストマスク２５ａをマスクとしてドライエッチングなどのエッチングを行い、マスクされていないバリアメタル膜２４を除去し、その後プラズマエッチングなどのエッチングを行い、第１のコンタクト２３ａまたはコンタクトダミーパターン２３ｂを形成する。ここでコンタクトダミーパターン２３ｂは、複数の配線の間隙にエアギャップ構造を形成した際、配線の崩れを防止するために形成する。また、第１の配線１８ａの上にバリアメタル膜１９が形成されているため、コンタクト層２３をエッチングする際、レジストマスク２５ａで保護されていない第１の配線１８ａの喪失を防止することができる。
次に、図１５（ｃ）に示すように、例えば、プラズマアッシングなどによりレジストマスク２５ａを除去する。
【００３９】
次に、図１６（ａ）に示すように、第１の犠牲層２２、第１のコンタクト２３ａ、コンタクトダミーパターン２３ｂ及びバリアメタル膜２４の表面に、例えば、スパッタリングなどの物理的蒸着法により３０ｎｍの膜厚で第２のＣｕ膜２６を被覆する。
次に、図１６（ｂ）に示すように、第２のＣｕ膜２６の上に例えば、メッキ法などにより１μｍの膜厚でＣｕからなる第２の犠牲層２７を形成する。
次に、図１６（ｃ）に示すように、例えば、ＣＭＰ法などの研磨法によりバリアメタル膜２４の上面が露出するように第２の犠牲層２７の表面を研磨する。
【００４０】
次に、図１７（ａ）に示すように、第２の犠牲層２７及びバリアメタル膜２４の上に例えば、スパッタリングなどの物理蒸着法により、１５０ｎｍの膜厚でＡｌからなる第２の配線層２８を形成する。そして、第２の配線層２８の上層に例えば、スパッタリングなどの物理的蒸着法により、窒化チタンなどからなるバリアメタル膜２９を形成する。
次に、図１７（ｂ）に示すように、バリアメタル膜２９の上層に例えば、スピンコータなどのレジスト塗布装置によりレジスト膜３０を形成し、フォトリソグラフィ法によりレジスト膜３０に第２の配線２８ａのパターン加工をする。
【００４１】
次に、図１８（ａ）に示すように、パターン加工したレジスト膜３０をスピンデベロッパなどの現像装置により現像し、レジストマスク３０ａを形成する。
次に、図１８（ｂ）に示すように、得られたレジストマスク３０ａをマスクとしてプラズマエッチングなどのエッチングを行い、第２の配線２８ａを形成する。
次に、図１８（ｃ）に示すように、例えば、プラズマアッシングなどによりレジストマスク３０ａを除去する。
【００４２】
次に、図１９（ａ）に示すように、第２の犠牲層２７、第２の配線２８ａ及びバリアメタル膜２９の表面に、例えば、スパッタリングなどの物理的蒸着法により３０ｎｍの膜厚で第３のＣｕ膜３１を被覆する。
次に、図１９（ｂ）に示すように、第３のＣｕ膜３１の上に例えば、メッキ法などにより１μｍの膜厚でＣｕからなる第３の犠牲層３２を形成する。
次に、図１９（ｃ）に示すように、例えば、ＣＭＰ法などの研磨法によりバリアメタル膜２９の上面が露出するように第３の犠牲層３２の表面を研磨する。
【００４３】
次に、図２０（ａ）に示すように、バリアメタル膜２９及び第３の犠牲層３２の上に５０ｎｍの膜厚で窒化シリコンの配線キャップ層３３を形成する。
次に、図２０（ｂ）に示すように、配線キャップ層３３に、例えば、フォトリソグラフィ法により犠牲層除去口３４のパターン加工し、例えば、プラズマエッチング法により犠牲層除去口３４を形成する。犠牲層除去口３４は配線間の寄生容量の影響が少ない領域に形成する。
次に、図２０（ｃ）に示すように、エッチング剤である発煙硝酸に５分間浸すことによりウエットエッチング処理を行い、第１のＣｕ膜２１、第１の犠牲層２２、第２のＣｕ膜２６、第２の犠牲層２７、第３のＣｕ膜３１、第３の犠牲層３２であるＣｕを除去する。犠牲層をエッチング処理する発煙硝酸は、犠牲層除去口３４から注入される。そして、エッチングされた犠牲層を含む廃液は犠牲層除去口３４から排出される。この際、第１の配線１８ａ、ダミーパターン１８ｂ、第１のコンタクト２３ａ、コンタクトダミーパターン２３ｂ、第２の配線２８ａにおけるＡｌは不動態を形成しほとんど溶解せず、第１のＣｕ膜２１、第１の犠牲層２２、第２のＣｕ膜２６、第２の犠牲層２７、第３のＣｕ膜３１、第３の犠牲層３２におけるＣｕのみが除去される。そのため、複数の配線及びコンタクトの間隙が空隙化し、エアギャップ構造を形成することができる。
【００４４】
次に、図２１(ａ)に示すように、配線キャップ層３３の上に、例えばプラズマＣＶＤ法などにより、酸化シリコンを堆積させ、第２の絶縁膜３５を形成する。この際、犠牲層除去口３４から下層部へ若干、酸化シリコンが落ちるが、寄生容量の影響が少ない領域であるため、デバイス特性に与える影響は無視できる。
次に、図２１（ｂ）に示すように、フォトリソグラフィ工程により、底面に配線キャップ層３３の上面が露出するようにコンタクトホールＣＨと第３の配線溝ＴＲを連通形成する。
次に、図２１（ｃ）に示すように、例えば、スパッタリングなどの物理蒸着方法により、コンタクトホールＣＨ及び第３の配線溝ＴＲの内壁面を被覆して、例えば、Ｔａなどからなるバリアメタル層３６を形成する。
【００４５】
次に、図２２（ａ）に示すように、バリアメタル層３６の上に、例えば、メッキ法などによりＣｕ層３７を形成する。
次に、図２２（ｂ）に示すように、例えばＣＭＰ法などの研磨法により第３の配線溝ＴＲの外部におけるＣｕ層３７を除去し、引き続いてＣＭＰ法などの研磨法により第３の配線溝ＴＲの外部におけるバリアメタル層３６を除去する。
これにより、Ｃｕからなり、コンタクトホールＣＨ内に埋め込まれた第２のコンタクト３７ａと、第３の配線溝ＴＲ内に埋め込まれた第３の配線３７ｂとを一体に形成することができる。
【００４６】
なお、第３の実施形態において配線層が３層である半導体装置の製造方法を示したが、本実施形態によれば、３層以上の配線層を有する半導体装置を製造することができる。また、第３の実施形態において配線キャップ層として窒化シリコンを用いたが、炭化シリコン、シリコン炭窒化を用いてもよい。また、第３の実施形態において配線としてＡｌを用いたが、強酸により不動態を形成する金属、例えば、Ｔｉ、Ｔａ、Ｗ、Ｃｏ、Ｎｉ、Ｆｅなどの不動態を形成する金属またはこれらの合金を用いてもよい。また、犠牲層としてＣｕを用いたが、例えば、Ａｇなどの強酸により不動態を形成しない金属を用いてもよい。また、エッチング剤として発煙硝酸を用いたが、例えば、熱濃硫酸などの酸化力の強い酸を用いてもよい。
【００４７】
上記の本実施形態に係る半導体装置の製造方法によれば、基板上に複数の配線と、複数の配線に対して選択してエッチングできる金属からなり、複数の配線の間隙に埋め込まれている犠牲層とを形成し、犠牲層を複数の配線に対して選択比を有するエッチングにより除去し、配線エアキャップ層を設けることにより、複数の配線の間隙にエアギャップを有する多層配線構造を形成することができる。したがって、上層の配線の下に下層の配線が形成されていないような場合、上層の配線の下にダミーパターンを設けることにより、エアギャップ構造を有する多層配線構造にした場合でも、配線層の崩れを防止することができる。
【産業上の利用可能性】
【００４８】
本発明の半導体装置の製造方法は、複数の配線の間隙にエアギャップ構造を有する半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００４９】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の製造方法により製造される半導体装置の模式構成を示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）及び図５（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図８】図８（ａ）及び図８（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図９】図９（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１０】図１０は、本発明の第３の実施形態に係る半導体装置の製造方法により製造される半導体装置の模式構成を示す断面図である。
【図１１】図１１（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１２】図１２（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１３】図１３（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１５】図１５（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１６】図１６（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１８】図１８（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１９】図１９（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図２０】図２０（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図２１】図２１（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図２２】図２２（ａ）及び図２２（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
【００５０】
１：基板２：絶縁膜３：第１の配線層３ａ：第１の配線４：バリアメタル膜５：レジスト膜５ａ：レジストマスク６：第１のＣｕ膜７：第１の犠牲層８コンタクト層８ａ：コンタクト９：バリアメタル膜１０：レジスト膜１０ａ：レジストマスク１１：第２のＣｕ膜１２：第２の犠牲層１３：第２の配線層１３ａ：第２の配線１４：バリアメタル膜１５：レジスト膜１５ａ：レジストマスク１６：基板１７：第１の絶縁膜１８：第１の配線層１８ａ：第１の配線１８ｂ：ダミーパターン１９：バリアメタル膜２０：レジスト膜２０ａ：レジストマスク２１：第１のＣｕ膜２２：第１の犠牲層２３：コンタクト層２３ａ：第１のコンタクト２３ｂ：コンタクトダミーパターン２４：バリアメタル膜２５：レジスト膜２５ａ：レジストマスク２６：第２のＣｕ膜２７：第２の犠牲層２８：第２の配線層２８ａ：第２の配線２９：バリアメタル膜３０：レジスト膜３０ａ：レジストマスク３１：第３のＣｕ膜３２：第３の犠牲層３３：配線キャップ層３４：犠牲層除去口３５：第２の絶縁膜３６：バリアメタル層３７：Ｃｕ層３７ａ：第２のコンタクト３７ｂ：第３の配線ＣＨ：コンタクトホールＴＲ：第３の配線溝

【特許請求の範囲】
【請求項１】
基板上に複数の配線が形成され、前記複数の配線の間隙にエアギャップ構造を有する半導体装置の製造方法であって、
前記基板上に、前記複数の配線と、前記複数の配線に対して選択してエッチングできる金属からなり、前記複数の配線の間隙に埋め込まれている犠牲層とを形成する工程と、
前記犠牲層を前記複数の配線に対して選択比を有するエッチングにより除去して、前記複数の配線の間隙にエアギャップ構造を形成する工程と
を有する
半導体装置の製造方法。
【請求項２】
前記複数の配線の間隙に犠牲層が埋め込まれている構造を形成する工程は、
前記基板上に第１の配線を形成する工程と、
前記第１の配線を犠牲層で埋め込む工程と、
前記第１の配線の上面が露出するように前記犠牲層を除去する工程と、
前記第１の配線上または前記犠牲層上に第２の配線を形成する工程と
を含む
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の配線の上面が露出するように前記犠牲層を除去する工程は、
化学的機械研磨により前記犠牲層を除去する工程
を含む
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記複数の配線は、前記エッチングに対し不動態皮膜を形成する金属または前記不動態皮膜を形成する金属の合金からなり、
前記犠牲層は、前記エッチングに対し不動態皮膜を形成しない金属または不動態皮膜を形成しない金属の合金からなる
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記複数の配線は、Ａｌ，Ｔｉ，Ｔａ，Ｗ，Ｃｏ，Ｎｉ，Ｆｅまたはそれらの合金からなり、
前記犠牲層は、Ｃｕ，Ａｇまたはそれらの合金からなる
請求項４に記載の半導体装置の製造方法。
【請求項６】
前記エッチングは、ウエットエッチングである
請求項１に記載の半導体装置の製造方法。
【請求項７】
前記複数の配線は、前記犠牲層に対して相対的に貴な金属またはそれらの合金からなる
請求項１に記載の半導体装置の製造方法。
【請求項８】
前記複数の配線は、Ａｕ，Ｐｔまたはそれらの合金からなり、
前記犠牲層は、Ｃｕ，Ａｌ，Ｆｅまたはそれらの合金からなる
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記犠牲層を構成する金属のエッチング速度は、前記複数の配線を構成する金属のエッチング速度の１０倍以上である
請求項１に記載の半導体製造方法。

【図１】