半導体装置の製造方法
【課題】ＥＵＶ光リソグラフィ用マスクの位相欠陥を簡便に救済する技術を提供する。
【解決手段】ＥＵＶリソグラフィ用マスクの製造に用いるマスクブランクの位相欠陥検査工程で位相欠陥が検出された場合、前記位相欠陥が凹欠陥か凸欠陥かを判定し、前記位相欠陥の凹凸に応じて、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を局所的にデフォーカスさせて露光を行うことにより、ＥＵＶリソグラフィ用マスクの位相欠陥を修正することなく、半導体ウエハへの回路パターンの異常転写を抑制する。
【解決手段】ＥＵＶリソグラフィ用マスクの製造に用いるマスクブランクの位相欠陥検査工程で位相欠陥が検出された場合、前記位相欠陥が凹欠陥か凸欠陥かを判定し、前記位相欠陥の凹凸に応じて、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を局所的にデフォーカスさせて露光を行うことにより、ＥＵＶリソグラフィ用マスクの位相欠陥を修正することなく、半導体ウエハへの回路パターンの異常転写を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、露光光源として極端紫外線(Extreme Ultra-Violet：以下、ＥＵＶという)を用いる光リソグラフィ工程を有する半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＬＳＩ、ＩＣなどの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、前記回路パターンを、縮小光学系を介して半導体基板（以下、「ウエハ」と称する）上に転写する光リソグラフィ工程を繰り返し用いることによって、大量生産されている。
【０００３】
近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。すなわち、これまでは波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を光源に用いるＡｒＦリソグラフィが開発されてきたが、最近では、それよりも遙かに波長の短いＥＵＶ光（波長＝１３．５ｎｍ）を用いるリソグラフィの開発が進められている。
【０００４】
上記ＥＵＶ光の波長域では、物質の光吸収の関係で、従来の光リソグラフィ用透過マスクが使用できない。そのため、ＥＵＶリソグラフィ用のマスクブランクとしては、例えばＭｏ（モリブデン）膜とＳｉ（シリコン）膜とを交互に積層した多層膜による反射を利用した多層膜反射基板が使用される。この多層膜反射は、一種の干渉を利用した反射である。
【０００５】
ＥＵＶリソグラフィ用のマスクは、石英ガラスや低熱膨張ガラスからなる基板上に上記した多層膜が被着された多層膜ブランクと、この多層膜ブランク上に形成された吸収体パターンとで構成されている。ＥＵＶリソグラフィでは、露光波長が１３.５ｎｍと極めて短いため、マスク表面に露光波長の数分の１程度のごく僅かな高さの異常が発生した場合でも、その高さ異常に起因して反射率の局所的な差が生じ、転写の際に欠陥を生じさせる。このように、ＥＵＶ光リソグラフィマスクは、従来の光リソグラフィ用透過マスクと比較した場合、欠陥転写に関して質的に大きな差があることから、位相欠陥の転写が実用上の大きな問題となっている。
【０００６】
上記した位相欠陥の検査方法の代表的なものとして、レーザ光をマスクブランクに対して斜め方向から照射し、その乱反射光から異物を検出するレーザ検査法と、マスクパターン露光に用いる波長と同じ波長のＥＵＶ光を用いて欠陥検出する同波長(at wavelengthまたはActinic)欠陥検査法とが知られている。このうち、位相欠陥検査感度が高いものは、後者であり、ハーフピッチ２２ｎｍ以降の微細パターンに対応した位相欠陥検査では、この同波長(at wavelength)欠陥検査法が不可欠と考えられている。
【０００７】
また、同波長欠陥検査法には、暗視野像を用いる方法（例えば特許文献１、５参照）、明視野を用いるＸ線顕微鏡法（例えば特許文献２参照）、暗視野を用いて欠陥を検出し、フレネルゾーンプレートを用いた明視野系で欠陥同定を行う暗視野明視野併用法（例えば特許文献３参照）などがある。
【０００８】
上記した同波長欠陥検査法のうち、明視野を用いるＸ線顕微鏡法は感度が高いが、ノイズに検査信号が埋もれ易くなることから、検査に用いるピクセルサイズを小さくする必要があり、フルフィールドの検査はスループットの観点から難しいと言う問題がある。これに対し、暗視野像を用いる方法は、検査感度が高く、かつノイズも少ないことから、検査に用いるピクセルサイズも比較的大きく取れ、フルフィールド検査に適している。
【０００９】
また、上記した各種位相検査法に基づくＥＵＶ光リソグラフィマスクの欠陥修正法としては、吸収体パターンの輪郭を修正し、露光装置でパターンを転写したときの投影像を改善する手法（例えば特許文献４参照）が開示されている。ＥＵＶ光リソグラフィマスクの欠陥修正にこのような手法を採用する理由は、４０層以上にも及ぶ多層膜の内部あるいはそれよりも下層に生じた核による位相欠陥を直接修正することが難しいからである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−１１４２００号公報
【特許文献２】特開平６−３４９７１５号公報
【特許文献３】米国特許出願公開２００４−００５７１０７号明細書
【特許文献４】特表２００２−５３２７３８号公報
【特許文献５】特開２００７−２１９１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＥＵＶ光リソグラフィ用のマスクに位相欠陥が見つかった場合には、特許文献４に示されるように、位相欠陥のある場所を特定し、その近傍の吸収体パターンの輪郭を補正する、あるいは欠陥場所が吸収体パターンの直下になるようなマスクを使用するなどの救済策が採られる。
【００１２】
これらの救済策は、位相欠陥自体を直接修正するのではなく、位相欠陥に隣接する吸収体パターンを加工修正することによって投影像の光強度分布を調整し、所望の転写寸法やパターンが得られるようにするものである。
【００１３】
しかしながら、これらの救済策を実際に行った場合には、吸収体パターンが障害となって位相欠陥の大きさやインパクトが単純には特定できないために、欠陥の修正に多数の工程が必要となり、修正効率が悪いと言う問題があった。
【００１４】
すなわち、これらの救済策では、位相欠陥の全容が把握できないため、吸収体パターンの追加加工を行う度に吸収体パターンの影や直下に隠れていた位相欠陥が顕在化し、欠陥修正がなかなか完結しないという問題があった。また、こうした修正効率の問題に加え、トライ・アンド・エラーでの修正となるため、修正に必要な工数や時間が読みきれず、マスク製造の時間管理と言う観点からも問題があった。
【００１５】
このように、ＥＵＶ光リソグラフィ用マスクの位相欠陥修正は容易ではなく、効率、時間、コストの各面で多大な問題があることから、位相欠陥を露光法などで簡便に救済し、微細な位相欠陥がある場合でも高い歩留まりで半導体装置を製造する方法が強く望まれている。
【００１６】
本発明の目的は、ＥＵＶ光リソグラフィ用マスクの位相欠陥を簡便に救済する技術を提供することにある。
【００１７】
本発明の他の目的は、ＥＵＶ光リソグラフィ用マスクを用いた半導体装置の製造歩留まりを向上させる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち、代表的なものの一態様を簡単に説明すれば、次のとおりである。
【００２０】
この一態様は、少なくとも基板と多層膜と吸収体パターンとを有するＥＵＶリソグラフィ用マスクを使用して半導体ウエハに回路パターンを転写する露光工程を有する半導体装置の製造方法であって、
（ａ）前記ＥＵＶリソグラフィ用マスク、またはその製造に用いるマスクブランクの位相欠陥検査を行う工程と、
（ｂ）前記工程（ａ）で位相欠陥が検出された場合、前記位相欠陥が凹欠陥か凸欠陥かを判定する工程と、
（ｃ）前記工程（ｂ）の後、前記位相欠陥の凹凸に応じて、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を局所的にデフォーカスさせて露光を行う工程と、
を含むものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
ＥＵＶリソグラフィ用マスクの位相欠陥を修正することなく、半導体ウエハへの回路パターンの異常転写を抑制することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）は、本発明の実施の形態１で用いるＥＵＶリソグラフィ用マスクの平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図である。
【図２】本発明の実施の形態１で用いるＥＵＶ投影露光装置の概略構成図である。
【図３】（ａ）は、ＥＵＶ投影露光装置のウエハステージを示す平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図である。
【図４】（ａ）は、ＥＵＶリソグラフィ用マスクのマスクブランクに凹形状の位相欠陥が生じた状態を示す製造工程中の要部断面図、（ｂ）は、（ａ）に示すマスクブランクにバッファー層およびパターンを形成したＥＵＶリソグラフィ用マスクの要部断面図、（ｃ）は、凸形状の位相欠陥が生じたマスクブランクにバッファー層およびパターンを形成したＥＵＶリソグラフィ用マスクの要部断面図である。
【図５】本発明の実施の形態１で用いるマスクブランク検査装置の概略構成図である。
【図６】本発明の実施の形態１による半導体装置の露光工程を示すフロー図である。
【図７】露光時のウエハステージを上方から見た平面図である。
【図８】（ａ）は、位相欠陥が凹形状である場合の位相欠陥救済方法を示すウエハステージの要部断面図、（ｂ）は、位相欠陥が凸形状である場合の位相欠陥救済方法を示すウエハステージの要部断面図である。
【図９】ウエハのデフォーカス量と、ウエハに転写されたパターンの設計値からの寸法誤差との関係を示すグラフである。
【図１０】（ａ）、（ｂ）は、本発明の実施の形態２である位相欠陥救済方法の一例を示すＥＵＶリソグラフィ用マスクの要部断面図である。
【図１１】（ａ）、（ｂ）は、本発明の実施の形態２である位相欠陥救済方法の別例を示すＥＵＶリソグラフィ用マスクの要部断面図である。
【図１２】本発明の実施の形態２による半導体装置の露光工程の一例を示すフロー図である。
【図１３】（ａ）は、本発明の実施の形態２で用いるマスクステージの要部断面図、（ｂ）は、位相欠陥が凹形状である場合の位相欠陥救済方法を示すマスクステージの要部断面図、（ｃ）は、位相欠陥が凸形状である場合の位相欠陥救済方法を示すマスクステージの要部断面図である。
【図１４】本発明の実施の形態２による半導体装置の露光工程の別例を示すフロー図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
【００２５】
（実施の形態１）
まず最初に、本実施の形態１で用いるＥＵＶリソグラフィ用マスクの構成について説明する。図１（ａ）は、ＥＵＶリソグラフィ用マスクの吸収体パターンが形成された面を示す平面図、図１（ｂ）は、同図（ａ）のＡ−Ａ線断面図である。
【００２６】
図１（ａ）に示すように、ＥＵＶリソグラフィ用マスク１０の中央部には、デバイスパターンエリア１１が配置されている。図示は省略するが、このデバイスパターンエリア１１には、半導体装置の回路パターンが形成されている。また、デバイスパターンエリア１１の外側には、ＥＵＶリソグラフィ用マスク１０の位置合わせのためのマークやウエハアライメントマークなどが形成されたアライメントマークエリア１２ａ、１２ｂ、１２ｃ、１２ｄが配置されている。
【００２７】
図１（ｂ）に示すように、ＥＵＶリソグラフィ用マスク１０のマスクブランクは、石英ガラスまたは低熱膨張ガラスからなる厚さ７〜８ｍｍ程度の基板１３と、基板１３の主面に形成され、Ｍｏ膜とＳｉ膜とを交互に４０層程度積層した厚さ３００ｎｍ程度の多層膜１４と、多層膜１４の上部に形成されたキャッピング層１５と、基板１３の裏面に形成され、ＥＵＶリソグラフィ用マスク１０を静電吸着方式でチャックするためのメタル膜１６とによって構成されている。また、マスクブランクの最上層（キャッピング層１５）の上部には、バッファ層１７を介して厚さ５０〜７０ｎｍ程度の吸収体パターン１８が形成されている。前述したデバイスパターンエリア１１内の回路パターンおよびアライメントマークエリア１２ａ、１２ｂ、１２ｃ、１２ｄ内のマークは、吸収体パターン１８によって構成されている。
【００２８】
次に、図２を用いて上記ＥＵＶリソグラフィ用マスク１０を用いるＥＵＶ投影露光装置の構成について説明する。
【００２９】
図２に示すように、ＥＵＶ投影露光装置２０の光源２１から発する中心波長１３．５ｎｍのＥＵＶ光ＥＬは、複数の多層膜反射鏡からなる照明光学系２２を介してＥＵＶリソグラフィ用マスク１０のパターン面（図１に示した吸収体パターン１８が形成されている面）に照射される。ＥＵＶリソグラフィ用マスク１０は、静電吸着方式によってマスクステージ６０の下面に吸着・保持されている。
【００３０】
上記ＥＵＶリソグラフィ用マスク１０のパターン面で反射したＥＵＶ光ＥＬは、複数の多層膜反射鏡からなる縮小投影光学系２３を通過してウエハ２４の主面に照射され、ＥＵＶリソグラフィ用マスク１０に形成された回路パターンをウエハ２４に転写する。そして、ウエハ２４が搭載されたウエハステージ２５の移動と上記したパターン転写の繰り返しとにより、ウエハ２４の複数の領域（後述するチップショット）に上記回路パターンが順次転写される。
【００３１】
ＥＵＶリソグラフィ用マスク１０のパターン面に対するＥＵＶ光ＥＬの入射角度は、照明光学系２２からＥＵＶリソグラフィ用マスク１０に入射する光と、ＥＵＶリソグラフィ用マスク１０のパターン面で反射して縮小投影光学系２３に入射する光とが互いに分離されるよう、約６度に設定されている。そのため、ＥＵＶリソグラフィ用マスク１０に形成された多層膜１４は、ＥＵＶ光ＥＬが６度の入射角で入射したとき、反射率がほぼ最大になるように、その周期長が定められている。
【００３２】
次に、図２に示したＥＵＶ投影露光装置２０のウエハステージ２５の構成について、図３を参照しながら説明する。図３（ａ）は、ウエハ２４が搭載されたウエハステージ２５を上方から見た平面図、図３（ｂ）は、図３（ａ）のＢ−Ｂ線断面図である。
【００３３】
図３に示すように、ウエハステージ２５は、ウエハステージ架台２６と、ウエハステージ架台２６の上面に垂直に立てられた複数本のチャックピン２７とを備えており、ウエハ２４は、静電チャック方式によってこれらのチャックピン２７に吸着・保持されている。また、複数本のチャックピン２７のそれぞれは、図示しない駆動機構によって、互いに独立して上下動できるようになっている。
【００３４】
次に、図４を用いてＥＵＶリソグラフィ用マスク１０のマスクブランクに生じる位相欠陥について説明する。図４（ａ）は、ＥＵＶリソグラフィ用マスク１０のマスクブランクに位相欠陥が生じた状態を示す製造工程中の要部断面図、図４（ｂ）は、図４（ａ）に示すマスクブランクにバッファー層１７および吸収体パターン１８を形成したＥＵＶリソグラフィ用マスク１０の要部断面図である。
【００３５】
図４（ａ）は、マスクブランクの基板１３上に多層膜１４を被着させる際、基板１３の主面上に微細な窪みが生じた状態で多層膜１４を被着させた結果、凹形状（ピット状）の位相欠陥１９ａが生じた一例を示している。図４（ｂ）は、このような凹形状の位相欠陥１９ａが生じたマスクブランクにバッファー層１７および吸収体パターン１８を形成し、隣り合う吸収体パターン１８の間の領域に位相欠陥１９ａが露出した状態を示している。
【００３６】
一方、図４（ｃ）は、多層膜１４を被着させる際に凸形状（バンプ状）の位相欠陥１９ｂが生じたマスクブランクにバッファー層１７および吸収体パターン１８を形成し、隣り合う吸収体パターン１８の間の領域に位相欠陥１９ｂが露出したＥＵＶリソグラフィ用マスク１０の要部断面図である。
【００３７】
ここで、凹形状の位相欠陥１９ａの深さが２〜３ｎｍ程度である場合、または凸形状の位相欠陥１９ｂの高さが２〜３ｎｍ程度である場合には、ウエハ２４の主面に転写される回路パターンの投影像に乱れが生じるため、ウエハ２４に形成される集積回路に欠陥が生じることになる。従って、ＥＵＶリソグラフィ用マスク１０の製造工程では、バッファー層１７および吸収体パターン１８を形成する前のマスクブランクの段階で位相欠陥１９ａ、１９ｂを検出する必要がある。
【００３８】
次に、図５を用いてマスクブランク検査装置の構成について説明する。なお、以後の説明では検査対象をマスクブランクと記載するが、吸収体パターン１８が形成されたマスクも検査対象に含まれるものとする。すなわち、実際に検出しようとする欠陥は、多層膜１４に発生した位相欠陥がメインであるから、吸収体パターン１８が形成されたマスクであっても、マスクブランク部分の欠陥を検出することになるからである。
【００３９】
図５に示すように、マスクブランク検査装置３０は、ＥＵＶ光を検査光として用い、暗視野検査像を収集する検査装置であり、検査用ＥＵＶ光ＢＭを発生する光源３１、マスクブランク１０Ｍを載置するためのマスクステージ３２、照明光学系３３、結像光学系３４、２次元アレイセンサー（画像検出器）３５、センサー回路３６、パターンメモリ３７、信号処理回路３８、タイミング制御回路３９、マスクステージ制御回路４０、および装置全体の動作を制御するシステム制御コンピュータ４１などで構成されている。また、このマスクブランク検査装置３０には、マスクパターンに関する種々のデータを格納するデータファイル４２が備えられている。
【００４０】
検査用ＥＵＶ光ＢＭを発生する光源３１には、必要に応じて波長選択フィルター、圧力隔壁手段、または飛散粒子抑制手段などが備えられている。結像光学系３４は、凹面鏡Ｌ１と凸面鏡Ｌ２とで構成され、集光ＮＡ＝０．２５、中心遮蔽ＭＡ＝０．１、倍率２６倍の暗視野結像光学系を構成するシュバルツシルド光学系である。
【００４１】
位相欠陥１９の有無が検査されるマスクブランク１０Ｍは、Ｘ−Ｙ−Ｚの３軸方向に移動可能なマスクステージ３２に載置される。光源３１から発する中心波長１３．５ｎｍの検査用ＥＵＶ光ＢＭは、照明光学系３３を通して収束ビームに変換された後、多層膜ミラー４３で折り曲げられてマスクブランク１０Ｍの所定の領域に入射する。マスクブランク１０Ｍの位置は、マスクステージ３２に固定されたミラー４４の位置をレーザ測長器４５で読み込むことにより、マスクステージ３２の位置情報として得られる。この位置情報は、位置回路４６に送られ、システム制御コンピュータ４１によって認識される。
【００４２】
上記多層膜ミラー４３は、その位置や角度を制御するミラー姿勢制御手段４７によって支持されている。また、異なるミラーとの交換も可能な構成となっている。さらに、ビームスプリッタや小領域ミラーでＥＵＶ光ＢＭの一部を分岐してＥＵＶ光用センサー４８で光量をモニタし、照明強度補正回路４９において、信号処理のための閾値を設定することができる。このビームスプリッタを用いる場合、多層膜ミラー４３は、例えばＭｏ膜とＳｉ膜とを交互に数対から１０対程度積層した多層膜で構成することができる。
【００４３】
マスクブランク１０Ｍからの反射光のうち、マスクブランク１０Ｍの欠陥部で散乱した光は、結像光学系３４を介して収束ビームＳＬＩを形成し、２次元アレイセンサー３５に集光する。すなわち、２次元アレイセンサー３５には、マスクブランク１０Ｍの暗視野検査像が形成される結果、マスクブランク１０Ｍに残存する位相欠陥は、検査画像の中で輝点として検出される。検出された位相欠陥については、その位置および欠陥信号の強度などの情報が記憶装置５１に記憶されると共に、種々の情報をパターンモニタ５２または画像出力部５３を介して観察することができる。位相欠陥の形状が凹形状（ピット状）であるか凸形状（バンプ状）であるかは、マスクステージ３２を上下方向に移動して欠陥部の信号強度を測定し、その強度ピークのフォーカス特性を調べることによって判別できる。なお、このような位相欠陥の種類の判別方法については、前述した特許文献５（特開２００７−２１９１３０号公報）に詳細な記載がある。
【００４４】
次に、本実施の形態１による半導体装置の露光工程について、図６（フロー図）を参照しながら説明する。
【００４５】
まず、少なくとも多層膜１４の被着が完了したマスクブランク１０Ｍ（またはマスク）を用意し（Ｓ１０１）、この段階で図５に示したマスクブランク検査装置３０を用いて位相欠陥検査を行う（Ｓ１０２）。
【００４６】
そして、位相欠陥がない場合には、このマスクブランク１０Ｍに吸収体パターン１８などを形成してＥＵＶリソグラフィ用マスク１０を完成させた後、図２に示したＥＵＶ投影露光装置２０を用いた露光により、ＥＵＶリソグラフィ用マスク１０の回路パターンをウエハ２４に転写する（Ｓ１０９）。
【００４７】
他方、マスクブランク１０Ｍに位相欠陥が見つかった場合には、その場所をマスクブランク検査装置３０の記憶装置５１（図５参照）に登録し（Ｓ１０３）、その場所での位相欠陥の信号強度Ｉを予め定めた信号レベルであるＩ０およびＩ１（＞Ｉ０）と比較する。そして、信号強度ＩがＩ０以下であった場合（Ｉ≦Ｉ０）には、その位相欠陥が致命的な欠陥にならないと判定し、ＥＵＶリソグラフィ用マスク１０を完成させた後、通常の方法で露光を行う（Ｓ１０９）。また、信号強度ＩがＩ１を越えた場合（Ｉ＞Ｉ１）は、修正困難な異常欠陥と判定してマスクを再作製し（Ｓ１０５）、工程（Ｓ１０１）に戻って次の位相欠陥検査工程（Ｓ１０２）に進む。さらに、信号強度ＩがＩ０を越え、かつＩ１以下であった場合（Ｉ０＜Ｉ≦Ｉ１）は、前述したように、マスクブランク検査装置３０のマスクステージ３２を上下方向に移動して信号強度Ｉのフォーカス特性を調べ、位相欠陥の形状が凹形状であるか凸形状であるかの判定を行う（Ｓ１０６）。
【００４８】
次に、このマスクブランク１０Ｍに吸収体パターン１８などを形成してＥＵＶリソグラフィ用マスク１０を完成させた後、このＥＵＶリソグラフィ用マスク１０をＥＵＶ投影露光装置２０に装着すると共に、ウエハ２４をウエハステージ２５に搭載する。
【００４９】
そして、工程（Ｓ１０６）で得られた判定結果に従い、ウエハステージ２５を以下のように操作しながら露光を行う。
【００５０】
図７は、露光時のウエハステージ２５を上方から見た平面図である。図７に示すように、ウエハステージ２５に搭載されたウエハ２４の主面は、複数のチップショット２８に区画されている。各チップショット２８は、１回の露光によってＥＵＶリソグラフィ用マスク１０の回路パターンが転写される領域であり、隣り合うチップショット２８の境界に沿ってウエハ２４をダイシングすることにより、半導体チップが得られる。
【００５１】
位相欠陥があるＥＵＶリソグラフィ用マスク１０を使って通常の露光を行った場合は、ウエハ２４に位相欠陥が転写されるため、ウエハ２４の各チップショット２８に転写欠陥２９が発生する。
【００５２】
ＥＵＶリソグラフィ用マスク１０に存在する位相欠陥の場所は、前述した工程（１０３）でマスクブランク検査装置３０の記憶装置５１に登録されている。従って、ウエハ２４のチップショット２８内のどこに転写欠陥２９が発生するかは、記憶装置５１に登録された位相欠陥の場所を参照することによって、あらかじめ知ることができる。
【００５３】
そこで、前述の工程（Ｓ１０６）で位相欠陥が凹形状であると判定された場合は、図８（ａ）に示すように、ウエハ２４を吸着・保持している複数本のチャックピン２７のうち、転写欠陥２９が発生する領域（位相欠陥対応部）の下方に位置するチャックピン２７を下方に後退させ（Ｓ１０７）、この領域のウエハ２４の表面を凹ませる。すなわち、位相欠陥が凹形状である場合は、ウエハ２４の位相欠陥対応部とＥＵＶ投影露光装置２０の縮小投影光学系２３（図２参照）との距離が長くなるように、ウエハ２４を局所的にデフォーカスさせて露光を行う（Ｓ１０９）。
【００５４】
一方、位相欠陥が凸形状であると判定された場合は、図８（ｂ）に示すように、転写欠陥２９が発生する領域の下方に位置するチャックピン２７を上方に突出させ（Ｓ１０８）、この領域のウエハ２４の表面を盛り上げる。すなわち、位相欠陥が凸形状である場合は、ウエハ２４の位相欠陥対応部と縮小投影光学系２３との距離が短くなるように、ウエハ２４を局所的にデフォーカスさせて露光を行う（Ｓ１０９）。
【００５５】
図９は、隣り合う２つの吸収体パターン１８から等距離の位置に最大高さ＝１．２ｎｍ、幅＝４０ｎｍのガウシアン(Gaussian)形状を有する凸形状の位相欠陥１９ｂが存在するＥＵＶリソグラフィ用マスク１０の転写特性を示すグラフである。
【００５６】
ここで、グラフの横軸はウエハ２４のデフォーカス量、縦軸はウエハ２４に転写されたパターンの設計値からの寸法誤差を示している。また、グラフ中の曲線Ａは、吸収体パターン１８のライン（Ｌ）／スペース（Ｓ）がそれぞれ１６ｎｍである場合の転写特性を示し、曲線Ｂは、吸収体パターン１８のライン（Ｌ）／スペース（Ｓ）がそれぞれ２６ｎｍである場合の転写特性を示している。なお、ウエハ２４のデフォーカス量が正であるとは、ウエハ２４の位相欠陥対応部を縮小投影光学系２３との距離が短くなる方向にデフォーカスさせることを意味し、デフォーカス量が負であるとは、ウエハ２４の位相欠陥対応部を縮小投影光学系２３との距離が長くなる方向にデフォーカスさせることを意味している。
【００５７】
図９に示すように、ウエハ２４の位相欠陥対応部を正にデフォーカスさせることにより、凸形状の位相欠陥１９ｂに起因する異常転写（設計値からの寸法誤差）を小さくすることができる。
【００５８】
このように、本実施の形態１によれば、ＥＵＶ投影露光装置２０のウエハステージ２５に搭載したウエハ２４を局所的に正または負にデフォーカスさせて露光を行うことにより、ＥＵＶリソグラフィ用マスク１０に存在する位相欠陥を修正することなく、ウエハ２４への回路パターンの異常転写を抑制することができる。
【００５９】
この場合、デフォーカスさせる領域はウエハ２４の位相欠陥対応部のみであり、他の領域はデフォーカスさせないので、ウエハ２４の他の領域で回路パターンの転写特性が低下する恐れはない。また、通常の露光方法に比べて露光時間が長くなるような問題も生じない。これにより、トライ・アンド・エラーで欠陥修正を行う従来方法とは異なり、マスク製造の時間管理や半導体製造のＴＡＴ(Turn Around Time)見込みも容易に立てられるという効果が得られる。
【００６０】
従って、本実施の形態１によれば、半導体装置の製造歩留まり、製造コストおよびＴＡＴの面で高い効果が得られる。
【００６１】
（実施の形態２）
前記実施の形態１の位相欠陥救済方法では、ＥＵＶ投影露光装置２０のウエハステージ２５に搭載したウエハ２４の一部（位相欠陥対応部）を変形させることによって、当該ウエハ２４の一部をＥＵＶリソグラフィ用マスク１０に対してデフォーカスさせた。
【００６２】
本実施の形態２では、ＥＵＶリソグラフィ用マスク１０の一部を変形させる位相欠陥救済方法について説明する。ＥＵＶリソグラフィ用マスク１０の一部を変形させるには、次の２つの方法があるが、両者を併用することも可能である。
【００６３】
まず、第１の方法は、ＥＵＶリソグラフィ用マスク１０の裏面の一部に凹部または凸部を設けることによって、ＥＵＶリソグラフィ用マスク１０の厚さを局所的に変えるものである。すなわち、ＥＵＶリソグラフィ用マスク１０に凹形状の位相欠陥１９ａが生じた場合は、図１０（ａ）に示すように、位相欠陥１９ａに対応する基板１３の裏面に凹部１３ａを設ける。一方、凸形状の位相欠陥１９ｂが生じた場合は、図１０（ｂ）に示すように、位相欠陥１９ｂに対応する基板１３の裏面に凸部１３ｂを設ける。このような凹部１３ａおよび凸部１３ｂは、基板１３の裏面の一部を研削することによって形成する。
【００６４】
また、基板１３の裏面に凹部１３ａを設ける手段に代えて、図１１（ａ）に示すように、位相欠陥１９ａに対応するメタル膜１６の膜厚を他の領域より薄くしてもよい。さらに、基板１３の裏面に凸部１３ｂを設ける手段に代えて、図１１（ｂ）に示すように、位相欠陥１９ｂに対応するメタル膜１６の膜厚を他の領域より厚くしてもよい。この場合は、基板１３の裏面に厚いメタル膜１６を堆積した後、その一部をエッチングして薄くすればよい。
【００６５】
上記のような方法で厚さを局所的に変えたＥＵＶリソグラフィ用マスク１０をＥＵＶ投影露光装置２０に装着すると、ＥＵＶリソグラフィ用マスク１０に凹形状の位相欠陥１９ａが生じている場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系（縮小投影光学系２２、縮小投影光学系２３）との距離が長くなる方向のデフォーカスが生じる。また、凸形状の位相欠陥１９ｂが生じている場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系との距離が短くなる方向のデフォーカスが生じる。
【００６６】
上記のＥＵＶリソグラフィ用マスク１０を用いた半導体装置の露光工程について、図１２（フロー図）を参照しながら説明する。
【００６７】
まず、少なくとも多層膜１４の被着が完了したマスクブランク１０Ｍ（またはマスク）を用意し（Ｓ２０１）、この段階で図５に示したマスクブランク検査装置３０を用いて位相欠陥検査を行う（Ｓ２０２）。
【００６８】
そして、位相欠陥がない場合には、通常の方法でＥＵＶリソグラフィ用マスク１０を完成させた後、ＥＵＶ投影露光装置２０を用いた露光により、ＥＵＶリソグラフィ用マスク１０の回路パターンをウエハ２４に転写する（Ｓ２０９）。
【００６９】
他方、マスクブランク１０Ｍに位相欠陥が見つかった場合には、位相欠陥が生じた場所をマスクブランク検査装置３０の記憶装置５１（図５参照）に登録し（Ｓ２０３）、その場所での位相欠陥の信号強度Ｉを予め定めた信号レベルであるＩ０およびＩ１（＞Ｉ０）と比較する。そして、信号強度ＩがＩ０以下であった場合（Ｉ≦Ｉ０）には、その位相欠陥が致命的な欠陥にならないと判定し、通常の方法でＥＵＶリソグラフィ用マスク１０を完成させた後、通常の方法で露光を行う（Ｓ２０９）。また、信号強度ＩがＩ１を越えた場合（Ｉ＞Ｉ１）には、修正困難な異常欠陥と判定してマスクを再作製し（Ｓ２０５）、工程（Ｓ２０１）に戻って次の位相欠陥検査工程（Ｓ２０２）に進む。さらに、信号強度ＩがＩ０を越え、かつＩ１以下であった場合（Ｉ０＜Ｉ≦Ｉ１）には、マスクブランク検査装置３０のマスクステージ３２を上下方向に移動して信号強度Ｉのフォーカス特性を調べ、位相欠陥の形状が凹形状であるか凸形状であるかの判定を行う（Ｓ２０６）。
【００７０】
次に、上記の工程（Ｓ２０６）で位相欠陥が凹形状であると判定された場合は、図１０（ａ）または図１１（ａ）に示した方法で裏面の凹加工を行ったＥＵＶリソグラフィ用マスク１０を作製し（Ｓ２０７）、このＥＵＶリソグラフィ用マスク１０を用いて露光を行う（Ｓ２０９）。一方、位相欠陥が凸形状であると判定された場合は、図１０（ｂ）または図１１（ｂ）に示した方法で裏面の凸加工を行ったＥＵＶリソグラフィ用マスク１０を作製し（Ｓ２０８）、このＥＵＶリソグラフィ用マスク１０を用いて露光を行う（Ｓ２０９）。ＥＵＶリソグラフィ用マスク１０に上記のような凹加工または凸加工を施す際は、マスクブランク検査装置３０の記憶装置５１に登録された位相欠陥の場所を参照し、加工を施す場所を決定する。
【００７１】
ＥＵＶリソグラフィ用マスク１０の一部を変形させる第２の方法は、ＥＵＶ投影露光装置２０のマスクステージに可動式のチャックピンを設けるものである。
【００７２】
図１３（ａ）に示すように、ＥＵＶ投影露光装置２０のマスクステージ６０は、マスクステージ架台６１と、マスクステージ架台６１のマスク保持面に垂直に立てられた複数本のチャックピン６２とを備えており、ＥＵＶリソグラフィ用マスク１０は、静電チャック方式によってこれらのチャックピン６２に吸着・保持される。また、複数本のチャックピン６２のそれぞれは、図示しない駆動機構によって、互いに独立して上下動できるようになっている。
【００７３】
図１４は、上記のマスクステージ６０を用いた半導体装置の露光工程を示すフロー図である。同図に示す工程（Ｓ３０１）〜工程（Ｓ３０６）は、図１２に示した工程（Ｓ２０１）〜工程（Ｓ２０６）と同じであるため、説明を省略する。
【００７４】
次に、工程（Ｓ３０６）で位相欠陥が凹形状であると判定された場合は、通常の方法でＥＵＶリソグラフィ用マスク１０を作製した後、このＥＵＶリソグラフィ用マスク１０を図１３（ａ）に示したマスクステージ６０のチャックピン６２で吸着・保持する。
【００７５】
次に、図１３（ｂ）に示すように、ＥＵＶリソグラフィ用マスク１０を吸着・保持している複数本のチャックピン６２のうち、位相欠陥１９ａの上方に位置するチャックピン６２を上方に後退させ（Ｓ３０７）、この領域のＥＵＶリソグラフィ用マスク１０の表面を凹ませる。すなわち、位相欠陥が凹形状である場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系（縮小投影光学系２２、縮小投影光学系２３）との距離が長くなるように、ＥＵＶリソグラフィ用マスク１０を局所的にデフォーカスさせて露光を行う（Ｓ３０９）。
【００７６】
一方、位相欠陥が凸形状であると判定された場合は、図１３（ｃ）に示すように、位相欠陥１９ｂの上方に位置するチャックピン６２を下方に突出させ（Ｓ３０８）、この領域のＥＵＶリソグラフィ用マスク１０の表面を盛り上げる。すなわち、位相欠陥が凸形状である場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系との距離が短くなるように、ＥＵＶリソグラフィ用マスク１０を局所的にデフォーカスさせて露光を行う（Ｓ３０９）。
【００７７】
このように、本実施の形態２によれば、ＥＵＶ投影露光装置２０のマスクステージ６０に吸着・保持されたＥＵＶリソグラフィ用マスク１０を局所的に正または負にデフォーカスさせて露光を行うことにより、ＥＵＶリソグラフィ用マスク１０に存在する位相欠陥を修正することなく、ウエハ２４への回路パターンの異常転写を抑制することができる。
【００７８】
この場合、デフォーカスさせる領域はＥＵＶリソグラフィ用マスク１０の位相欠陥対応部のみであり、他の領域はデフォーカスさせないので、ＥＵＶリソグラフィ用マスク１０の他の領域で回路パターンの異常転写が発生するする恐れはない。また、通常の露光方法に比べて露光時間が長くなるような問題も生じない。これにより、トライ・アンド・エラーで欠陥修正を行う従来方法とは異なり、マスク製造の時間管理や半導体製造のＴＡＴ(Turn Around Time)見込みも容易に立てられるという効果が得られる。
【００７９】
従って、本実施の形態２によれば、半導体装置の製造歩留まり、製造コストおよびＴＡＴの面で高い効果が得られる。
【００８０】
なお、上記した本実施の形態２の位相欠陥救済方法と前述した実施の形態１の位相欠陥救済方法とを併用することも可能である。すなわち、ウエハ２４の位相欠陥対応部とＥＵＶリソグラフィ用マスク１０の位相欠陥対応部とをそれぞれ変形させた状態で露光を行ってもよい。このようにした場合は、ウエハ２４およびＥＵＶリソグラフィ用マスク１０のいずれか一方のみを変形させる場合に比べ、より少ない変形量で同等のデフォーカス量が得られる。
【００８１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８２】
本発明は、露光光源としてＥＵＶを用いるリソグラフィ技術に適用することができる。
【符号の説明】
【００８３】
１０ ＥＵＶリソグラフィ用マスク
１０Ｍ マスクブランク
１１ デバイスパターンエリア
１２ａ、１２ｂ、１２ｃ、１２ｄ アライメントマークエリア
１３ 基板
１３ａ 凹部
１３ｂ 凸部
１４ 多層膜
１５ キャッピング層
１６ メタル膜
１７ バッファー層
１８ 吸収体パターン
１９ａ 位相欠陥（凹形状の位相欠陥）
１９ｂ 位相欠陥（凸形状の位相欠陥）
２０ ＥＵＶ投影露光装置
２１ 光源
２２ 照明光学系
２３ 縮小投影光学系
２４ ウエハ
２５ ウエハステージ
２６ ウエハステージ架台
２７ チャックピン
２８ チップショット
２９ 転写欠陥
３０ マスクブランク検査装置
３１ 光源
３２ マスクステージ
３３ 照明光学系
３４ 結像光学系
３５ ２次元アレイセンサー（画像検出器）
３６ センサー回路
３７ パターンメモリ
３８ 信号処理回路
３９ タイミング制御回路
４０ マスクステージ制御回路
４１ システム制御コンピュータ
４２ データファイル
４３ 多層膜ミラー
４４ ミラー
４５ レーザ測長器
４６ 位置回路
４７ ミラー姿勢制御手段
４８ ＥＵＶ光用センサー
４９ 照明強度補正回路
５１ 記憶装置
５２ パターンモニタ
５３ 画像出力部
６０ マスクステージ
６１ マスクステージ架台
６２ チャックピン
ＢＭ 検査用ＥＵＶ光
ＥＬ ＥＵＶ光
Ｌ１ 凹面鏡
Ｌ２ 凸面鏡
ＳＬＩ 収束ビーム
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、露光光源として極端紫外線(Extreme Ultra-Violet：以下、ＥＵＶという)を用いる光リソグラフィ工程を有する半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＬＳＩ、ＩＣなどの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、前記回路パターンを、縮小光学系を介して半導体基板（以下、「ウエハ」と称する）上に転写する光リソグラフィ工程を繰り返し用いることによって、大量生産されている。
【０００３】
近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。すなわち、これまでは波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を光源に用いるＡｒＦリソグラフィが開発されてきたが、最近では、それよりも遙かに波長の短いＥＵＶ光（波長＝１３．５ｎｍ）を用いるリソグラフィの開発が進められている。
【０００４】
上記ＥＵＶ光の波長域では、物質の光吸収の関係で、従来の光リソグラフィ用透過マスクが使用できない。そのため、ＥＵＶリソグラフィ用のマスクブランクとしては、例えばＭｏ（モリブデン）膜とＳｉ（シリコン）膜とを交互に積層した多層膜による反射を利用した多層膜反射基板が使用される。この多層膜反射は、一種の干渉を利用した反射である。
【０００５】
ＥＵＶリソグラフィ用のマスクは、石英ガラスや低熱膨張ガラスからなる基板上に上記した多層膜が被着された多層膜ブランクと、この多層膜ブランク上に形成された吸収体パターンとで構成されている。ＥＵＶリソグラフィでは、露光波長が１３.５ｎｍと極めて短いため、マスク表面に露光波長の数分の１程度のごく僅かな高さの異常が発生した場合でも、その高さ異常に起因して反射率の局所的な差が生じ、転写の際に欠陥を生じさせる。このように、ＥＵＶ光リソグラフィマスクは、従来の光リソグラフィ用透過マスクと比較した場合、欠陥転写に関して質的に大きな差があることから、位相欠陥の転写が実用上の大きな問題となっている。
【０００６】
上記した位相欠陥の検査方法の代表的なものとして、レーザ光をマスクブランクに対して斜め方向から照射し、その乱反射光から異物を検出するレーザ検査法と、マスクパターン露光に用いる波長と同じ波長のＥＵＶ光を用いて欠陥検出する同波長(at wavelengthまたはActinic)欠陥検査法とが知られている。このうち、位相欠陥検査感度が高いものは、後者であり、ハーフピッチ２２ｎｍ以降の微細パターンに対応した位相欠陥検査では、この同波長(at wavelength)欠陥検査法が不可欠と考えられている。
【０００７】
また、同波長欠陥検査法には、暗視野像を用いる方法（例えば特許文献１、５参照）、明視野を用いるＸ線顕微鏡法（例えば特許文献２参照）、暗視野を用いて欠陥を検出し、フレネルゾーンプレートを用いた明視野系で欠陥同定を行う暗視野明視野併用法（例えば特許文献３参照）などがある。
【０００８】
上記した同波長欠陥検査法のうち、明視野を用いるＸ線顕微鏡法は感度が高いが、ノイズに検査信号が埋もれ易くなることから、検査に用いるピクセルサイズを小さくする必要があり、フルフィールドの検査はスループットの観点から難しいと言う問題がある。これに対し、暗視野像を用いる方法は、検査感度が高く、かつノイズも少ないことから、検査に用いるピクセルサイズも比較的大きく取れ、フルフィールド検査に適している。
【０００９】
また、上記した各種位相検査法に基づくＥＵＶ光リソグラフィマスクの欠陥修正法としては、吸収体パターンの輪郭を修正し、露光装置でパターンを転写したときの投影像を改善する手法（例えば特許文献４参照）が開示されている。ＥＵＶ光リソグラフィマスクの欠陥修正にこのような手法を採用する理由は、４０層以上にも及ぶ多層膜の内部あるいはそれよりも下層に生じた核による位相欠陥を直接修正することが難しいからである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−１１４２００号公報
【特許文献２】特開平６−３４９７１５号公報
【特許文献３】米国特許出願公開２００４−００５７１０７号明細書
【特許文献４】特表２００２−５３２７３８号公報
【特許文献５】特開２００７−２１９１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＥＵＶ光リソグラフィ用のマスクに位相欠陥が見つかった場合には、特許文献４に示されるように、位相欠陥のある場所を特定し、その近傍の吸収体パターンの輪郭を補正する、あるいは欠陥場所が吸収体パターンの直下になるようなマスクを使用するなどの救済策が採られる。
【００１２】
これらの救済策は、位相欠陥自体を直接修正するのではなく、位相欠陥に隣接する吸収体パターンを加工修正することによって投影像の光強度分布を調整し、所望の転写寸法やパターンが得られるようにするものである。
【００１３】
しかしながら、これらの救済策を実際に行った場合には、吸収体パターンが障害となって位相欠陥の大きさやインパクトが単純には特定できないために、欠陥の修正に多数の工程が必要となり、修正効率が悪いと言う問題があった。
【００１４】
すなわち、これらの救済策では、位相欠陥の全容が把握できないため、吸収体パターンの追加加工を行う度に吸収体パターンの影や直下に隠れていた位相欠陥が顕在化し、欠陥修正がなかなか完結しないという問題があった。また、こうした修正効率の問題に加え、トライ・アンド・エラーでの修正となるため、修正に必要な工数や時間が読みきれず、マスク製造の時間管理と言う観点からも問題があった。
【００１５】
このように、ＥＵＶ光リソグラフィ用マスクの位相欠陥修正は容易ではなく、効率、時間、コストの各面で多大な問題があることから、位相欠陥を露光法などで簡便に救済し、微細な位相欠陥がある場合でも高い歩留まりで半導体装置を製造する方法が強く望まれている。
【００１６】
本発明の目的は、ＥＵＶ光リソグラフィ用マスクの位相欠陥を簡便に救済する技術を提供することにある。
【００１７】
本発明の他の目的は、ＥＵＶ光リソグラフィ用マスクを用いた半導体装置の製造歩留まりを向上させる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち、代表的なものの一態様を簡単に説明すれば、次のとおりである。
【００２０】
この一態様は、少なくとも基板と多層膜と吸収体パターンとを有するＥＵＶリソグラフィ用マスクを使用して半導体ウエハに回路パターンを転写する露光工程を有する半導体装置の製造方法であって、
（ａ）前記ＥＵＶリソグラフィ用マスク、またはその製造に用いるマスクブランクの位相欠陥検査を行う工程と、
（ｂ）前記工程（ａ）で位相欠陥が検出された場合、前記位相欠陥が凹欠陥か凸欠陥かを判定する工程と、
（ｃ）前記工程（ｂ）の後、前記位相欠陥の凹凸に応じて、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を局所的にデフォーカスさせて露光を行う工程と、
を含むものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
ＥＵＶリソグラフィ用マスクの位相欠陥を修正することなく、半導体ウエハへの回路パターンの異常転写を抑制することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）は、本発明の実施の形態１で用いるＥＵＶリソグラフィ用マスクの平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図である。
【図２】本発明の実施の形態１で用いるＥＵＶ投影露光装置の概略構成図である。
【図３】（ａ）は、ＥＵＶ投影露光装置のウエハステージを示す平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図である。
【図４】（ａ）は、ＥＵＶリソグラフィ用マスクのマスクブランクに凹形状の位相欠陥が生じた状態を示す製造工程中の要部断面図、（ｂ）は、（ａ）に示すマスクブランクにバッファー層およびパターンを形成したＥＵＶリソグラフィ用マスクの要部断面図、（ｃ）は、凸形状の位相欠陥が生じたマスクブランクにバッファー層およびパターンを形成したＥＵＶリソグラフィ用マスクの要部断面図である。
【図５】本発明の実施の形態１で用いるマスクブランク検査装置の概略構成図である。
【図６】本発明の実施の形態１による半導体装置の露光工程を示すフロー図である。
【図７】露光時のウエハステージを上方から見た平面図である。
【図８】（ａ）は、位相欠陥が凹形状である場合の位相欠陥救済方法を示すウエハステージの要部断面図、（ｂ）は、位相欠陥が凸形状である場合の位相欠陥救済方法を示すウエハステージの要部断面図である。
【図９】ウエハのデフォーカス量と、ウエハに転写されたパターンの設計値からの寸法誤差との関係を示すグラフである。
【図１０】（ａ）、（ｂ）は、本発明の実施の形態２である位相欠陥救済方法の一例を示すＥＵＶリソグラフィ用マスクの要部断面図である。
【図１１】（ａ）、（ｂ）は、本発明の実施の形態２である位相欠陥救済方法の別例を示すＥＵＶリソグラフィ用マスクの要部断面図である。
【図１２】本発明の実施の形態２による半導体装置の露光工程の一例を示すフロー図である。
【図１３】（ａ）は、本発明の実施の形態２で用いるマスクステージの要部断面図、（ｂ）は、位相欠陥が凹形状である場合の位相欠陥救済方法を示すマスクステージの要部断面図、（ｃ）は、位相欠陥が凸形状である場合の位相欠陥救済方法を示すマスクステージの要部断面図である。
【図１４】本発明の実施の形態２による半導体装置の露光工程の別例を示すフロー図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
【００２５】
（実施の形態１）
まず最初に、本実施の形態１で用いるＥＵＶリソグラフィ用マスクの構成について説明する。図１（ａ）は、ＥＵＶリソグラフィ用マスクの吸収体パターンが形成された面を示す平面図、図１（ｂ）は、同図（ａ）のＡ−Ａ線断面図である。
【００２６】
図１（ａ）に示すように、ＥＵＶリソグラフィ用マスク１０の中央部には、デバイスパターンエリア１１が配置されている。図示は省略するが、このデバイスパターンエリア１１には、半導体装置の回路パターンが形成されている。また、デバイスパターンエリア１１の外側には、ＥＵＶリソグラフィ用マスク１０の位置合わせのためのマークやウエハアライメントマークなどが形成されたアライメントマークエリア１２ａ、１２ｂ、１２ｃ、１２ｄが配置されている。
【００２７】
図１（ｂ）に示すように、ＥＵＶリソグラフィ用マスク１０のマスクブランクは、石英ガラスまたは低熱膨張ガラスからなる厚さ７〜８ｍｍ程度の基板１３と、基板１３の主面に形成され、Ｍｏ膜とＳｉ膜とを交互に４０層程度積層した厚さ３００ｎｍ程度の多層膜１４と、多層膜１４の上部に形成されたキャッピング層１５と、基板１３の裏面に形成され、ＥＵＶリソグラフィ用マスク１０を静電吸着方式でチャックするためのメタル膜１６とによって構成されている。また、マスクブランクの最上層（キャッピング層１５）の上部には、バッファ層１７を介して厚さ５０〜７０ｎｍ程度の吸収体パターン１８が形成されている。前述したデバイスパターンエリア１１内の回路パターンおよびアライメントマークエリア１２ａ、１２ｂ、１２ｃ、１２ｄ内のマークは、吸収体パターン１８によって構成されている。
【００２８】
次に、図２を用いて上記ＥＵＶリソグラフィ用マスク１０を用いるＥＵＶ投影露光装置の構成について説明する。
【００２９】
図２に示すように、ＥＵＶ投影露光装置２０の光源２１から発する中心波長１３．５ｎｍのＥＵＶ光ＥＬは、複数の多層膜反射鏡からなる照明光学系２２を介してＥＵＶリソグラフィ用マスク１０のパターン面（図１に示した吸収体パターン１８が形成されている面）に照射される。ＥＵＶリソグラフィ用マスク１０は、静電吸着方式によってマスクステージ６０の下面に吸着・保持されている。
【００３０】
上記ＥＵＶリソグラフィ用マスク１０のパターン面で反射したＥＵＶ光ＥＬは、複数の多層膜反射鏡からなる縮小投影光学系２３を通過してウエハ２４の主面に照射され、ＥＵＶリソグラフィ用マスク１０に形成された回路パターンをウエハ２４に転写する。そして、ウエハ２４が搭載されたウエハステージ２５の移動と上記したパターン転写の繰り返しとにより、ウエハ２４の複数の領域（後述するチップショット）に上記回路パターンが順次転写される。
【００３１】
ＥＵＶリソグラフィ用マスク１０のパターン面に対するＥＵＶ光ＥＬの入射角度は、照明光学系２２からＥＵＶリソグラフィ用マスク１０に入射する光と、ＥＵＶリソグラフィ用マスク１０のパターン面で反射して縮小投影光学系２３に入射する光とが互いに分離されるよう、約６度に設定されている。そのため、ＥＵＶリソグラフィ用マスク１０に形成された多層膜１４は、ＥＵＶ光ＥＬが６度の入射角で入射したとき、反射率がほぼ最大になるように、その周期長が定められている。
【００３２】
次に、図２に示したＥＵＶ投影露光装置２０のウエハステージ２５の構成について、図３を参照しながら説明する。図３（ａ）は、ウエハ２４が搭載されたウエハステージ２５を上方から見た平面図、図３（ｂ）は、図３（ａ）のＢ−Ｂ線断面図である。
【００３３】
図３に示すように、ウエハステージ２５は、ウエハステージ架台２６と、ウエハステージ架台２６の上面に垂直に立てられた複数本のチャックピン２７とを備えており、ウエハ２４は、静電チャック方式によってこれらのチャックピン２７に吸着・保持されている。また、複数本のチャックピン２７のそれぞれは、図示しない駆動機構によって、互いに独立して上下動できるようになっている。
【００３４】
次に、図４を用いてＥＵＶリソグラフィ用マスク１０のマスクブランクに生じる位相欠陥について説明する。図４（ａ）は、ＥＵＶリソグラフィ用マスク１０のマスクブランクに位相欠陥が生じた状態を示す製造工程中の要部断面図、図４（ｂ）は、図４（ａ）に示すマスクブランクにバッファー層１７および吸収体パターン１８を形成したＥＵＶリソグラフィ用マスク１０の要部断面図である。
【００３５】
図４（ａ）は、マスクブランクの基板１３上に多層膜１４を被着させる際、基板１３の主面上に微細な窪みが生じた状態で多層膜１４を被着させた結果、凹形状（ピット状）の位相欠陥１９ａが生じた一例を示している。図４（ｂ）は、このような凹形状の位相欠陥１９ａが生じたマスクブランクにバッファー層１７および吸収体パターン１８を形成し、隣り合う吸収体パターン１８の間の領域に位相欠陥１９ａが露出した状態を示している。
【００３６】
一方、図４（ｃ）は、多層膜１４を被着させる際に凸形状（バンプ状）の位相欠陥１９ｂが生じたマスクブランクにバッファー層１７および吸収体パターン１８を形成し、隣り合う吸収体パターン１８の間の領域に位相欠陥１９ｂが露出したＥＵＶリソグラフィ用マスク１０の要部断面図である。
【００３７】
ここで、凹形状の位相欠陥１９ａの深さが２〜３ｎｍ程度である場合、または凸形状の位相欠陥１９ｂの高さが２〜３ｎｍ程度である場合には、ウエハ２４の主面に転写される回路パターンの投影像に乱れが生じるため、ウエハ２４に形成される集積回路に欠陥が生じることになる。従って、ＥＵＶリソグラフィ用マスク１０の製造工程では、バッファー層１７および吸収体パターン１８を形成する前のマスクブランクの段階で位相欠陥１９ａ、１９ｂを検出する必要がある。
【００３８】
次に、図５を用いてマスクブランク検査装置の構成について説明する。なお、以後の説明では検査対象をマスクブランクと記載するが、吸収体パターン１８が形成されたマスクも検査対象に含まれるものとする。すなわち、実際に検出しようとする欠陥は、多層膜１４に発生した位相欠陥がメインであるから、吸収体パターン１８が形成されたマスクであっても、マスクブランク部分の欠陥を検出することになるからである。
【００３９】
図５に示すように、マスクブランク検査装置３０は、ＥＵＶ光を検査光として用い、暗視野検査像を収集する検査装置であり、検査用ＥＵＶ光ＢＭを発生する光源３１、マスクブランク１０Ｍを載置するためのマスクステージ３２、照明光学系３３、結像光学系３４、２次元アレイセンサー（画像検出器）３５、センサー回路３６、パターンメモリ３７、信号処理回路３８、タイミング制御回路３９、マスクステージ制御回路４０、および装置全体の動作を制御するシステム制御コンピュータ４１などで構成されている。また、このマスクブランク検査装置３０には、マスクパターンに関する種々のデータを格納するデータファイル４２が備えられている。
【００４０】
検査用ＥＵＶ光ＢＭを発生する光源３１には、必要に応じて波長選択フィルター、圧力隔壁手段、または飛散粒子抑制手段などが備えられている。結像光学系３４は、凹面鏡Ｌ１と凸面鏡Ｌ２とで構成され、集光ＮＡ＝０．２５、中心遮蔽ＭＡ＝０．１、倍率２６倍の暗視野結像光学系を構成するシュバルツシルド光学系である。
【００４１】
位相欠陥１９の有無が検査されるマスクブランク１０Ｍは、Ｘ−Ｙ−Ｚの３軸方向に移動可能なマスクステージ３２に載置される。光源３１から発する中心波長１３．５ｎｍの検査用ＥＵＶ光ＢＭは、照明光学系３３を通して収束ビームに変換された後、多層膜ミラー４３で折り曲げられてマスクブランク１０Ｍの所定の領域に入射する。マスクブランク１０Ｍの位置は、マスクステージ３２に固定されたミラー４４の位置をレーザ測長器４５で読み込むことにより、マスクステージ３２の位置情報として得られる。この位置情報は、位置回路４６に送られ、システム制御コンピュータ４１によって認識される。
【００４２】
上記多層膜ミラー４３は、その位置や角度を制御するミラー姿勢制御手段４７によって支持されている。また、異なるミラーとの交換も可能な構成となっている。さらに、ビームスプリッタや小領域ミラーでＥＵＶ光ＢＭの一部を分岐してＥＵＶ光用センサー４８で光量をモニタし、照明強度補正回路４９において、信号処理のための閾値を設定することができる。このビームスプリッタを用いる場合、多層膜ミラー４３は、例えばＭｏ膜とＳｉ膜とを交互に数対から１０対程度積層した多層膜で構成することができる。
【００４３】
マスクブランク１０Ｍからの反射光のうち、マスクブランク１０Ｍの欠陥部で散乱した光は、結像光学系３４を介して収束ビームＳＬＩを形成し、２次元アレイセンサー３５に集光する。すなわち、２次元アレイセンサー３５には、マスクブランク１０Ｍの暗視野検査像が形成される結果、マスクブランク１０Ｍに残存する位相欠陥は、検査画像の中で輝点として検出される。検出された位相欠陥については、その位置および欠陥信号の強度などの情報が記憶装置５１に記憶されると共に、種々の情報をパターンモニタ５２または画像出力部５３を介して観察することができる。位相欠陥の形状が凹形状（ピット状）であるか凸形状（バンプ状）であるかは、マスクステージ３２を上下方向に移動して欠陥部の信号強度を測定し、その強度ピークのフォーカス特性を調べることによって判別できる。なお、このような位相欠陥の種類の判別方法については、前述した特許文献５（特開２００７−２１９１３０号公報）に詳細な記載がある。
【００４４】
次に、本実施の形態１による半導体装置の露光工程について、図６（フロー図）を参照しながら説明する。
【００４５】
まず、少なくとも多層膜１４の被着が完了したマスクブランク１０Ｍ（またはマスク）を用意し（Ｓ１０１）、この段階で図５に示したマスクブランク検査装置３０を用いて位相欠陥検査を行う（Ｓ１０２）。
【００４６】
そして、位相欠陥がない場合には、このマスクブランク１０Ｍに吸収体パターン１８などを形成してＥＵＶリソグラフィ用マスク１０を完成させた後、図２に示したＥＵＶ投影露光装置２０を用いた露光により、ＥＵＶリソグラフィ用マスク１０の回路パターンをウエハ２４に転写する（Ｓ１０９）。
【００４７】
他方、マスクブランク１０Ｍに位相欠陥が見つかった場合には、その場所をマスクブランク検査装置３０の記憶装置５１（図５参照）に登録し（Ｓ１０３）、その場所での位相欠陥の信号強度Ｉを予め定めた信号レベルであるＩ０およびＩ１（＞Ｉ０）と比較する。そして、信号強度ＩがＩ０以下であった場合（Ｉ≦Ｉ０）には、その位相欠陥が致命的な欠陥にならないと判定し、ＥＵＶリソグラフィ用マスク１０を完成させた後、通常の方法で露光を行う（Ｓ１０９）。また、信号強度ＩがＩ１を越えた場合（Ｉ＞Ｉ１）は、修正困難な異常欠陥と判定してマスクを再作製し（Ｓ１０５）、工程（Ｓ１０１）に戻って次の位相欠陥検査工程（Ｓ１０２）に進む。さらに、信号強度ＩがＩ０を越え、かつＩ１以下であった場合（Ｉ０＜Ｉ≦Ｉ１）は、前述したように、マスクブランク検査装置３０のマスクステージ３２を上下方向に移動して信号強度Ｉのフォーカス特性を調べ、位相欠陥の形状が凹形状であるか凸形状であるかの判定を行う（Ｓ１０６）。
【００４８】
次に、このマスクブランク１０Ｍに吸収体パターン１８などを形成してＥＵＶリソグラフィ用マスク１０を完成させた後、このＥＵＶリソグラフィ用マスク１０をＥＵＶ投影露光装置２０に装着すると共に、ウエハ２４をウエハステージ２５に搭載する。
【００４９】
そして、工程（Ｓ１０６）で得られた判定結果に従い、ウエハステージ２５を以下のように操作しながら露光を行う。
【００５０】
図７は、露光時のウエハステージ２５を上方から見た平面図である。図７に示すように、ウエハステージ２５に搭載されたウエハ２４の主面は、複数のチップショット２８に区画されている。各チップショット２８は、１回の露光によってＥＵＶリソグラフィ用マスク１０の回路パターンが転写される領域であり、隣り合うチップショット２８の境界に沿ってウエハ２４をダイシングすることにより、半導体チップが得られる。
【００５１】
位相欠陥があるＥＵＶリソグラフィ用マスク１０を使って通常の露光を行った場合は、ウエハ２４に位相欠陥が転写されるため、ウエハ２４の各チップショット２８に転写欠陥２９が発生する。
【００５２】
ＥＵＶリソグラフィ用マスク１０に存在する位相欠陥の場所は、前述した工程（１０３）でマスクブランク検査装置３０の記憶装置５１に登録されている。従って、ウエハ２４のチップショット２８内のどこに転写欠陥２９が発生するかは、記憶装置５１に登録された位相欠陥の場所を参照することによって、あらかじめ知ることができる。
【００５３】
そこで、前述の工程（Ｓ１０６）で位相欠陥が凹形状であると判定された場合は、図８（ａ）に示すように、ウエハ２４を吸着・保持している複数本のチャックピン２７のうち、転写欠陥２９が発生する領域（位相欠陥対応部）の下方に位置するチャックピン２７を下方に後退させ（Ｓ１０７）、この領域のウエハ２４の表面を凹ませる。すなわち、位相欠陥が凹形状である場合は、ウエハ２４の位相欠陥対応部とＥＵＶ投影露光装置２０の縮小投影光学系２３（図２参照）との距離が長くなるように、ウエハ２４を局所的にデフォーカスさせて露光を行う（Ｓ１０９）。
【００５４】
一方、位相欠陥が凸形状であると判定された場合は、図８（ｂ）に示すように、転写欠陥２９が発生する領域の下方に位置するチャックピン２７を上方に突出させ（Ｓ１０８）、この領域のウエハ２４の表面を盛り上げる。すなわち、位相欠陥が凸形状である場合は、ウエハ２４の位相欠陥対応部と縮小投影光学系２３との距離が短くなるように、ウエハ２４を局所的にデフォーカスさせて露光を行う（Ｓ１０９）。
【００５５】
図９は、隣り合う２つの吸収体パターン１８から等距離の位置に最大高さ＝１．２ｎｍ、幅＝４０ｎｍのガウシアン(Gaussian)形状を有する凸形状の位相欠陥１９ｂが存在するＥＵＶリソグラフィ用マスク１０の転写特性を示すグラフである。
【００５６】
ここで、グラフの横軸はウエハ２４のデフォーカス量、縦軸はウエハ２４に転写されたパターンの設計値からの寸法誤差を示している。また、グラフ中の曲線Ａは、吸収体パターン１８のライン（Ｌ）／スペース（Ｓ）がそれぞれ１６ｎｍである場合の転写特性を示し、曲線Ｂは、吸収体パターン１８のライン（Ｌ）／スペース（Ｓ）がそれぞれ２６ｎｍである場合の転写特性を示している。なお、ウエハ２４のデフォーカス量が正であるとは、ウエハ２４の位相欠陥対応部を縮小投影光学系２３との距離が短くなる方向にデフォーカスさせることを意味し、デフォーカス量が負であるとは、ウエハ２４の位相欠陥対応部を縮小投影光学系２３との距離が長くなる方向にデフォーカスさせることを意味している。
【００５７】
図９に示すように、ウエハ２４の位相欠陥対応部を正にデフォーカスさせることにより、凸形状の位相欠陥１９ｂに起因する異常転写（設計値からの寸法誤差）を小さくすることができる。
【００５８】
このように、本実施の形態１によれば、ＥＵＶ投影露光装置２０のウエハステージ２５に搭載したウエハ２４を局所的に正または負にデフォーカスさせて露光を行うことにより、ＥＵＶリソグラフィ用マスク１０に存在する位相欠陥を修正することなく、ウエハ２４への回路パターンの異常転写を抑制することができる。
【００５９】
この場合、デフォーカスさせる領域はウエハ２４の位相欠陥対応部のみであり、他の領域はデフォーカスさせないので、ウエハ２４の他の領域で回路パターンの転写特性が低下する恐れはない。また、通常の露光方法に比べて露光時間が長くなるような問題も生じない。これにより、トライ・アンド・エラーで欠陥修正を行う従来方法とは異なり、マスク製造の時間管理や半導体製造のＴＡＴ(Turn Around Time)見込みも容易に立てられるという効果が得られる。
【００６０】
従って、本実施の形態１によれば、半導体装置の製造歩留まり、製造コストおよびＴＡＴの面で高い効果が得られる。
【００６１】
（実施の形態２）
前記実施の形態１の位相欠陥救済方法では、ＥＵＶ投影露光装置２０のウエハステージ２５に搭載したウエハ２４の一部（位相欠陥対応部）を変形させることによって、当該ウエハ２４の一部をＥＵＶリソグラフィ用マスク１０に対してデフォーカスさせた。
【００６２】
本実施の形態２では、ＥＵＶリソグラフィ用マスク１０の一部を変形させる位相欠陥救済方法について説明する。ＥＵＶリソグラフィ用マスク１０の一部を変形させるには、次の２つの方法があるが、両者を併用することも可能である。
【００６３】
まず、第１の方法は、ＥＵＶリソグラフィ用マスク１０の裏面の一部に凹部または凸部を設けることによって、ＥＵＶリソグラフィ用マスク１０の厚さを局所的に変えるものである。すなわち、ＥＵＶリソグラフィ用マスク１０に凹形状の位相欠陥１９ａが生じた場合は、図１０（ａ）に示すように、位相欠陥１９ａに対応する基板１３の裏面に凹部１３ａを設ける。一方、凸形状の位相欠陥１９ｂが生じた場合は、図１０（ｂ）に示すように、位相欠陥１９ｂに対応する基板１３の裏面に凸部１３ｂを設ける。このような凹部１３ａおよび凸部１３ｂは、基板１３の裏面の一部を研削することによって形成する。
【００６４】
また、基板１３の裏面に凹部１３ａを設ける手段に代えて、図１１（ａ）に示すように、位相欠陥１９ａに対応するメタル膜１６の膜厚を他の領域より薄くしてもよい。さらに、基板１３の裏面に凸部１３ｂを設ける手段に代えて、図１１（ｂ）に示すように、位相欠陥１９ｂに対応するメタル膜１６の膜厚を他の領域より厚くしてもよい。この場合は、基板１３の裏面に厚いメタル膜１６を堆積した後、その一部をエッチングして薄くすればよい。
【００６５】
上記のような方法で厚さを局所的に変えたＥＵＶリソグラフィ用マスク１０をＥＵＶ投影露光装置２０に装着すると、ＥＵＶリソグラフィ用マスク１０に凹形状の位相欠陥１９ａが生じている場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系（縮小投影光学系２２、縮小投影光学系２３）との距離が長くなる方向のデフォーカスが生じる。また、凸形状の位相欠陥１９ｂが生じている場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系との距離が短くなる方向のデフォーカスが生じる。
【００６６】
上記のＥＵＶリソグラフィ用マスク１０を用いた半導体装置の露光工程について、図１２（フロー図）を参照しながら説明する。
【００６７】
まず、少なくとも多層膜１４の被着が完了したマスクブランク１０Ｍ（またはマスク）を用意し（Ｓ２０１）、この段階で図５に示したマスクブランク検査装置３０を用いて位相欠陥検査を行う（Ｓ２０２）。
【００６８】
そして、位相欠陥がない場合には、通常の方法でＥＵＶリソグラフィ用マスク１０を完成させた後、ＥＵＶ投影露光装置２０を用いた露光により、ＥＵＶリソグラフィ用マスク１０の回路パターンをウエハ２４に転写する（Ｓ２０９）。
【００６９】
他方、マスクブランク１０Ｍに位相欠陥が見つかった場合には、位相欠陥が生じた場所をマスクブランク検査装置３０の記憶装置５１（図５参照）に登録し（Ｓ２０３）、その場所での位相欠陥の信号強度Ｉを予め定めた信号レベルであるＩ０およびＩ１（＞Ｉ０）と比較する。そして、信号強度ＩがＩ０以下であった場合（Ｉ≦Ｉ０）には、その位相欠陥が致命的な欠陥にならないと判定し、通常の方法でＥＵＶリソグラフィ用マスク１０を完成させた後、通常の方法で露光を行う（Ｓ２０９）。また、信号強度ＩがＩ１を越えた場合（Ｉ＞Ｉ１）には、修正困難な異常欠陥と判定してマスクを再作製し（Ｓ２０５）、工程（Ｓ２０１）に戻って次の位相欠陥検査工程（Ｓ２０２）に進む。さらに、信号強度ＩがＩ０を越え、かつＩ１以下であった場合（Ｉ０＜Ｉ≦Ｉ１）には、マスクブランク検査装置３０のマスクステージ３２を上下方向に移動して信号強度Ｉのフォーカス特性を調べ、位相欠陥の形状が凹形状であるか凸形状であるかの判定を行う（Ｓ２０６）。
【００７０】
次に、上記の工程（Ｓ２０６）で位相欠陥が凹形状であると判定された場合は、図１０（ａ）または図１１（ａ）に示した方法で裏面の凹加工を行ったＥＵＶリソグラフィ用マスク１０を作製し（Ｓ２０７）、このＥＵＶリソグラフィ用マスク１０を用いて露光を行う（Ｓ２０９）。一方、位相欠陥が凸形状であると判定された場合は、図１０（ｂ）または図１１（ｂ）に示した方法で裏面の凸加工を行ったＥＵＶリソグラフィ用マスク１０を作製し（Ｓ２０８）、このＥＵＶリソグラフィ用マスク１０を用いて露光を行う（Ｓ２０９）。ＥＵＶリソグラフィ用マスク１０に上記のような凹加工または凸加工を施す際は、マスクブランク検査装置３０の記憶装置５１に登録された位相欠陥の場所を参照し、加工を施す場所を決定する。
【００７１】
ＥＵＶリソグラフィ用マスク１０の一部を変形させる第２の方法は、ＥＵＶ投影露光装置２０のマスクステージに可動式のチャックピンを設けるものである。
【００７２】
図１３（ａ）に示すように、ＥＵＶ投影露光装置２０のマスクステージ６０は、マスクステージ架台６１と、マスクステージ架台６１のマスク保持面に垂直に立てられた複数本のチャックピン６２とを備えており、ＥＵＶリソグラフィ用マスク１０は、静電チャック方式によってこれらのチャックピン６２に吸着・保持される。また、複数本のチャックピン６２のそれぞれは、図示しない駆動機構によって、互いに独立して上下動できるようになっている。
【００７３】
図１４は、上記のマスクステージ６０を用いた半導体装置の露光工程を示すフロー図である。同図に示す工程（Ｓ３０１）〜工程（Ｓ３０６）は、図１２に示した工程（Ｓ２０１）〜工程（Ｓ２０６）と同じであるため、説明を省略する。
【００７４】
次に、工程（Ｓ３０６）で位相欠陥が凹形状であると判定された場合は、通常の方法でＥＵＶリソグラフィ用マスク１０を作製した後、このＥＵＶリソグラフィ用マスク１０を図１３（ａ）に示したマスクステージ６０のチャックピン６２で吸着・保持する。
【００７５】
次に、図１３（ｂ）に示すように、ＥＵＶリソグラフィ用マスク１０を吸着・保持している複数本のチャックピン６２のうち、位相欠陥１９ａの上方に位置するチャックピン６２を上方に後退させ（Ｓ３０７）、この領域のＥＵＶリソグラフィ用マスク１０の表面を凹ませる。すなわち、位相欠陥が凹形状である場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系（縮小投影光学系２２、縮小投影光学系２３）との距離が長くなるように、ＥＵＶリソグラフィ用マスク１０を局所的にデフォーカスさせて露光を行う（Ｓ３０９）。
【００７６】
一方、位相欠陥が凸形状であると判定された場合は、図１３（ｃ）に示すように、位相欠陥１９ｂの上方に位置するチャックピン６２を下方に突出させ（Ｓ３０８）、この領域のＥＵＶリソグラフィ用マスク１０の表面を盛り上げる。すなわち、位相欠陥が凸形状である場合は、ＥＵＶリソグラフィ用マスク１０の位相欠陥部と光学系との距離が短くなるように、ＥＵＶリソグラフィ用マスク１０を局所的にデフォーカスさせて露光を行う（Ｓ３０９）。
【００７７】
このように、本実施の形態２によれば、ＥＵＶ投影露光装置２０のマスクステージ６０に吸着・保持されたＥＵＶリソグラフィ用マスク１０を局所的に正または負にデフォーカスさせて露光を行うことにより、ＥＵＶリソグラフィ用マスク１０に存在する位相欠陥を修正することなく、ウエハ２４への回路パターンの異常転写を抑制することができる。
【００７８】
この場合、デフォーカスさせる領域はＥＵＶリソグラフィ用マスク１０の位相欠陥対応部のみであり、他の領域はデフォーカスさせないので、ＥＵＶリソグラフィ用マスク１０の他の領域で回路パターンの異常転写が発生するする恐れはない。また、通常の露光方法に比べて露光時間が長くなるような問題も生じない。これにより、トライ・アンド・エラーで欠陥修正を行う従来方法とは異なり、マスク製造の時間管理や半導体製造のＴＡＴ(Turn Around Time)見込みも容易に立てられるという効果が得られる。
【００７９】
従って、本実施の形態２によれば、半導体装置の製造歩留まり、製造コストおよびＴＡＴの面で高い効果が得られる。
【００８０】
なお、上記した本実施の形態２の位相欠陥救済方法と前述した実施の形態１の位相欠陥救済方法とを併用することも可能である。すなわち、ウエハ２４の位相欠陥対応部とＥＵＶリソグラフィ用マスク１０の位相欠陥対応部とをそれぞれ変形させた状態で露光を行ってもよい。このようにした場合は、ウエハ２４およびＥＵＶリソグラフィ用マスク１０のいずれか一方のみを変形させる場合に比べ、より少ない変形量で同等のデフォーカス量が得られる。
【００８１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８２】
本発明は、露光光源としてＥＵＶを用いるリソグラフィ技術に適用することができる。
【符号の説明】
【００８３】
１０ ＥＵＶリソグラフィ用マスク
１０Ｍ マスクブランク
１１ デバイスパターンエリア
１２ａ、１２ｂ、１２ｃ、１２ｄ アライメントマークエリア
１３ 基板
１３ａ 凹部
１３ｂ 凸部
１４ 多層膜
１５ キャッピング層
１６ メタル膜
１７ バッファー層
１８ 吸収体パターン
１９ａ 位相欠陥（凹形状の位相欠陥）
１９ｂ 位相欠陥（凸形状の位相欠陥）
２０ ＥＵＶ投影露光装置
２１ 光源
２２ 照明光学系
２３ 縮小投影光学系
２４ ウエハ
２５ ウエハステージ
２６ ウエハステージ架台
２７ チャックピン
２８ チップショット
２９ 転写欠陥
３０ マスクブランク検査装置
３１ 光源
３２ マスクステージ
３３ 照明光学系
３４ 結像光学系
３５ ２次元アレイセンサー（画像検出器）
３６ センサー回路
３７ パターンメモリ
３８ 信号処理回路
３９ タイミング制御回路
４０ マスクステージ制御回路
４１ システム制御コンピュータ
４２ データファイル
４３ 多層膜ミラー
４４ ミラー
４５ レーザ測長器
４６ 位置回路
４７ ミラー姿勢制御手段
４８ ＥＵＶ光用センサー
４９ 照明強度補正回路
５１ 記憶装置
５２ パターンモニタ
５３ 画像出力部
６０ マスクステージ
６１ マスクステージ架台
６２ チャックピン
ＢＭ 検査用ＥＵＶ光
ＥＬ ＥＵＶ光
Ｌ１ 凹面鏡
Ｌ２ 凸面鏡
ＳＬＩ 収束ビーム
【特許請求の範囲】
【請求項１】
少なくとも基板と多層膜と吸収体パターンとを有するＥＵＶリソグラフィ用マスクを使用して半導体ウエハに回路パターンを転写する露光工程を有する半導体装置の製造方法であって、
（ａ）前記ＥＵＶリソグラフィ用マスク、またはその製造に用いるマスクブランクの位相欠陥検査を行う工程と、
（ｂ）前記工程（ａ）で位相欠陥が検出された場合、前記位相欠陥が凹欠陥か凸欠陥かを判定する工程と、
（ｃ）前記工程（ｂ）の後、前記位相欠陥の凹凸に応じて、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を局所的にデフォーカスさせて露光を行う工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記位相欠陥が凹欠陥である場合は、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位と、露光装置の光学系との距離が長くなる方向にデフォーカスさせ、
前記位相欠陥が凸欠陥である場合は、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位と、前記光学系との距離が短くなる方向にデフォーカスさせることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記露光工程で使用する露光装置は、前記ＥＵＶリソグラフィ用マスクを吸着・保持する複数のチャックピンを備えたマスクステージを有し、
前記複数のチャックピンのそれぞれは、前記マスクステージのマスク保持面に垂直な方向に沿って、互いに独立して移動可能に構成され、
前記位相欠陥の凹凸に応じて、前記複数のチャックピンのいずれかを前記マスク保持面に垂直な方向に移動させることにより、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を前記露光装置の光学系に対して局所的にデフォーカスさせることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記位相欠陥の凹凸に応じて、前記位相欠陥を含む部位に対応する前記ＥＵＶリソグラフィ用マスクの裏面に凹凸を形成することにより、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を露光装置の光学系に対して局所的にデフォーカスさせることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記位相欠陥が凹欠陥である場合は、前記半導体ウエハと、露光装置の光学系との距離が長くなる方向にデフォーカスさせ、
前記位相欠陥が凸欠陥である場合は、前記半導体ウエハと前記光学系との距離が短くなる方向にデフォーカスさせることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記露光工程で使用する露光装置は、前記半導体ウエハを吸着・保持する複数のチャックピンを備えたウエハステージを有し、
前記複数のチャックピンのそれぞれは、前記ウエハステージのウエハ保持面に垂直な方向に沿って、互いに独立して移動可能に構成され、
前記位相欠陥の凹凸に応じて、前記複数のチャックピンのいずれかを前記ウエハ保持面に垂直な方向に移動させることにより、前記半導体ウエハの一部を前記露光装置の光学系に対して局所的にデフォーカスさせることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項１】
少なくとも基板と多層膜と吸収体パターンとを有するＥＵＶリソグラフィ用マスクを使用して半導体ウエハに回路パターンを転写する露光工程を有する半導体装置の製造方法であって、
（ａ）前記ＥＵＶリソグラフィ用マスク、またはその製造に用いるマスクブランクの位相欠陥検査を行う工程と、
（ｂ）前記工程（ａ）で位相欠陥が検出された場合、前記位相欠陥が凹欠陥か凸欠陥かを判定する工程と、
（ｃ）前記工程（ｂ）の後、前記位相欠陥の凹凸に応じて、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を局所的にデフォーカスさせて露光を行う工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記位相欠陥が凹欠陥である場合は、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位と、露光装置の光学系との距離が長くなる方向にデフォーカスさせ、
前記位相欠陥が凸欠陥である場合は、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位と、前記光学系との距離が短くなる方向にデフォーカスさせることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記露光工程で使用する露光装置は、前記ＥＵＶリソグラフィ用マスクを吸着・保持する複数のチャックピンを備えたマスクステージを有し、
前記複数のチャックピンのそれぞれは、前記マスクステージのマスク保持面に垂直な方向に沿って、互いに独立して移動可能に構成され、
前記位相欠陥の凹凸に応じて、前記複数のチャックピンのいずれかを前記マスク保持面に垂直な方向に移動させることにより、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を前記露光装置の光学系に対して局所的にデフォーカスさせることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記位相欠陥の凹凸に応じて、前記位相欠陥を含む部位に対応する前記ＥＵＶリソグラフィ用マスクの裏面に凹凸を形成することにより、前記ＥＵＶリソグラフィ用マスクの前記位相欠陥を含む部位を露光装置の光学系に対して局所的にデフォーカスさせることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記位相欠陥が凹欠陥である場合は、前記半導体ウエハと、露光装置の光学系との距離が長くなる方向にデフォーカスさせ、
前記位相欠陥が凸欠陥である場合は、前記半導体ウエハと前記光学系との距離が短くなる方向にデフォーカスさせることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記露光工程で使用する露光装置は、前記半導体ウエハを吸着・保持する複数のチャックピンを備えたウエハステージを有し、
前記複数のチャックピンのそれぞれは、前記ウエハステージのウエハ保持面に垂直な方向に沿って、互いに独立して移動可能に構成され、
前記位相欠陥の凹凸に応じて、前記複数のチャックピンのいずれかを前記ウエハ保持面に垂直な方向に移動させることにより、前記半導体ウエハの一部を前記露光装置の光学系に対して局所的にデフォーカスさせることを特徴とする請求項５記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図５】
【図９】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図５】
【図９】
【公開番号】特開２０１３−２６４２４（Ｐ２０１３−２６４２４Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５９４９２（Ｐ２０１１−１５９４９２）
【出願日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]