半導体集積回路、プローブカードおよび半導体集積回路の試験方法
【課題】 試験を低コスト化できる半導体集積回路、プローブカードおよび半導体集積回路の試験方法を実現する。
【解決手段】 半導体ウエハ１８９上で同時に試験される２個の各半導体集積回路チップである各被測定チップ１０９、１１０を、互いに出力端子用パッド１１１、１１２、１１５、１１６側が隣り合うように対称配置して設ける。一方の被測定チップ１０９の個々の出力端子用パッド１１１、１１２と、隣り合う他方の被測定チップ１１０の個々の出力端子用パッド１１５、１１６との対応するもの同士をそれぞれ短絡するパターン配線１９０を設ける。
【解決手段】 半導体ウエハ１８９上で同時に試験される２個の各半導体集積回路チップである各被測定チップ１０９、１１０を、互いに出力端子用パッド１１１、１１２、１１５、１１６側が隣り合うように対称配置して設ける。一方の被測定チップ１０９の個々の出力端子用パッド１１１、１１２と、隣り合う他方の被測定チップ１１０の個々の出力端子用パッド１１５、１１６との対応するもの同士をそれぞれ短絡するパターン配線１９０を設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ上に複数形成された各半導体集積回路チップを有する半導体集積回路および上記各半導体集積回路チップに対しウエハテスト工程をおこなう際に用いるプローブカードに関し、特に２００出力以上の多くの出力端子を半導体集積回路チップの長辺側に配置する長方形の形状の各半導体集積回路チップの複数個同時測定に適した半導体集積回路、プローブカードおよび半導体集積回路の試験方法に関するものである。
【背景技術】
【０００２】
半導体ウエハ上に半導体集積回路チップを複数有する半導体集積回路の製造工程においては、ウエハ前半プロセスと呼ばれるウエハ製造工程が完了した後、各半導体集積回路チップの良否判定を試験としておこなうウエハテスト工程が実施されている。ウエハテスト工程においては、製造された各半導体集積回路チップについて１チップ単位で電気的な検査がおこなわれる。
【０００３】
ウエハテスト工程において、半導体集積回路チップの検査をおこなう際はテストシステムと呼ばれるＩＣテスタにより良否判定をおこなっているが、ＩＣテスタで半導体集積回路チップの検査をおこなうために半導体ウエハの搬送をおこなうプローバーと呼ばれるウエハ搬送用装置およびプローバー上で試験がおこなわれる被測定チップとＩＣテスタとを電気的に接合するプローブカードが使用されている。
【０００４】
図１４は一般的な液晶駆動用半導体集積回路チップの構成図である。液晶駆動用半導体集積回路チップは長方形板の形状のチップ本体を用いることが主流であり、長方形板状の一方の長辺部に入出力端子用パッド２が上記長辺部に沿って配置される。上記入出力端子用パッド２は、入出力端子用の、ｍ個の電源端子用パッドを含む（以下、電源端子用パッドを含む入出力端子用パッドを入出力端子用パッドと記載）。このようなｍ個の電源端子用パッドを有する場合、入出力端子用パッド２から入出力端子用パッド４までにｍ個のパッドがチップの同一辺上に配置される。
【０００５】
また、もう一方の長辺部に液晶駆動用出力端子用パッド３および液晶駆動用出力端子用パッド５が配置され、ｎ個の出力端子を有する場合、同一辺上にｎ個の液晶駆動用出力端子用パッドが配置される。入出力端子用パッドから入力された液晶駆動用データが内部回路６において表示データに変換され、液晶駆動用出力端子用パッドから出力されることにより、液晶パネルを駆動する。液晶駆動用半導体集積回路における入出力端子用パッドは１００本程度が主流なのに対して、出力端子用パッドは５００本〜８００本程度が主流であり、出力端子用パッドはさらに増加する傾向にある。
【０００６】
図１５は液晶駆動用半導体集積回路チップにおけるプローブカードの概略図である。現在主流であるカンチレバー方式と呼ばれる構造のプローブカードは、円形のプローブカード基板７の中央部が開口した形状の開口部９を備えている。上記開口部９には、プローブカードに取り付けられた被測定チップのパッドと接触する金属針であるプローブ針１１〜１４が設けられ、また、プローブ針１１〜１４が被測定チップのパッドと接触した際に発生する圧力によるプローブカード基板７の変形を防止するための補強板８が設置されている。
【０００７】
ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する液晶駆動用半導体集積回路用のプローブカードにおいて被測定チップ１０の個々のパッドに対してプローブ針１１〜１４がプローブカード基板７に装着されており、プローブカードに装着されるプローブ針の総数は（ｍ＋ｎ）本となる。
【０００８】
プローブカードは半導体集積回路チップの全パッドに電気的信号を入出力したり、電源を供給したりするために個々のパッドに接触するプローブ針を有する構造になっており、例えば１０００パッドを有する液晶駆動用半導体集積回路チップにおけるプローブカードは１０００本のプローブ針を有している。
【０００９】
また、１０００パッドを有する液晶駆動用半導体集積回路チップの２個同測を実施する場合、プローブカードは被測定チップの２個分のパッド総数に相当する２０００本のプローブ針が必要となる。プローブ針の材料としてはタングステン系合金または銅系合金またはパラジウム系合金などが使用されているがタングステン系合金で製造されているプローブ針は１本当りの価格が１０００円程度であり、また液晶駆動用半導体集積回路チップで多く導入されているパラジウム系合金のプローブ針は１本当りの価格が２０００円程度と高価であり、パラジウム系合金で製造された２個同測用に用いられる２０００本のプローブ針を有するプローブカードは４００万円超と高価になる。
【００１０】
近年、液晶テレビなどに代表されるように液晶パネルサイズの大画面化および液晶パネルの多色化による液晶駆動用半導体集積回路の高機能化が進んでいる。液晶パネルサイズの大画面化により液晶駆動用半導体集積回路チップは現在５００本〜８００本の出力端子を内蔵する機種が主流となっており、さらに１０００出力以上の出力端子を内蔵する機種の開発もおこなわれている。
【００１１】
また、液晶駆動用半導体集積回路チップの出力端子数の増加によりパッド間の距離であるパッドピッチも小さくなってきている。現在、パッドピッチが３０μｍ以下の液晶駆動用半導体集積回路チップの開発もおこなわれており、パッドピッチが小さくなることによりプローブカードの製造やプローブ針の修理、針位置調整が困難になってきている。
【００１２】
現在主流のカンチレバー方式のプローブカードではパッドピッチが２５μｍまで製造されているが、２５μｍ未満のパッドピッチに対してはカンチレバー方式では製造が不可能であるためにカンチレバー方式に代わる方法としてマイクロカンチレバー方式やフォトリソ方式のプローブカードの開発がおこなわれている。
【００１３】
また、液晶駆動用半導体集積回路チップは液晶パネルの多色化による高機能化も顕著となってきている。液晶駆動用半導体集積回路チップの高機能化により、１チップ当りのテスト時間が増加する傾向にある。また半導体集積回路製造プロセスの微細化によりチップサイズが小さくなってきている一方でウエハサイズの大口径化が進んでおり１枚のウエハに３０００個程度のチップが存在するウエハも量産されている。高機能化による１チップ当りのテスト時間の増加と１枚のウエハに形成されるチップ数の増加はウエハテスト工程における処理時間を顕著に増加させており、生産性を低下させている。
【００１４】
そこで、液晶駆動用半導体集積回路チップのウエハテスト工程においては２個の被測定チップを同時に試験する２個同測が主流となりつつある。
【００１５】
図１６は液晶駆動用半導体集積回路チップにおける２個同測用プローブカードの概略図である。図１５のプローブカードと同様に円形のプローブカード基盤１５の中央部が開口した形状を持ち、開口部１７の周りには補強板１６が設置される。被測定チップ１８および被測定チップ１９の個々のパッドに対してプローブ針２０〜２７がプローブカード基盤１５に装着されている。
【００１６】
図１７はｎ本の出力端子用パッドとｍ本の入出力端子用パッドを保有する液晶駆動用半導体集積回路チップにおける２個同測用プローブカードの針立て部の概略図である。プローブ針の本数は被測定チップのパッド数と同じ本数が必要となるため、２個同測用プローブカードは１個測定用のプローブカードのプローブ数の２倍の（２ｍ＋２ｎ）本のプローブ針が必要となり、プローブカードが高価になる原因となっている。
【００１７】
また、入出力信号用パッド数は１００パッド以下のパッド数が主流であるのに対して、出力信号用パッドは５００パッド以上が主流となっており、出力信号用パッド用のプローブ針は出力信号用パッド数と同じ本数が必要であるため、出力信号用プローブ針は図１８で示すような多層構造の針立てによってプローブカードが製作されている。
【００１８】
図１８は図１７に示したプローブカードの断面図である。被測定チップ３８と被測定チップ３９の２個同測ウエハテストをおこなうプローブカードの構成としてプローブカード基板４３の上部に補強板４２が装着され、スペーサー４０および４１で固定されたプローブ４４〜４７が被測定チップ３８、３９のパッドに接触する。
【００１９】
出力端子用パッドに接触するプローブ針はパッド数が多いため、出力端子用プローブ４４、４６で示すように多層構造で製造され、現在、５００本超の出力端子を内蔵する液晶駆動用半導体集積回路チップのプローブカードは６層〜８層の構造の針立てによって製造されている。
【００２０】
半導体集積回路の出力端子数の増加と狭パッドピッチ化は多層化構造のプローブカードを製造することにより対応されてきたが、今後、開発される２５μｍ未満のパッドピッチの半導体集積回路チップにおいては従来のカンチレバー方式におけるプローブカードの製造が困難な状況になってきている。さらに２個同測用プローブカードは図１５で示した１個測定用のプローブカードと比較してプローブカードの製造やプローブ針の修理や針位置調整を困難で特に被測定チップの２チップが隣接する辺に配置されたパッドへの針立てが困難になってきている。
【００２１】
また、ウエハテスト工程においては半導体集積回路チップの検査時にプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物の問題がある。この異物は半導体集積回路チップの検査時に複数のプローブ針間を短絡させることがあり、半導体集積回路チップの検査が正常におこなえなくなる問題を発生させる。通常はこれら異物の除去はプローブカードをプローバーから取り外してブラシによる清掃を実施することにより除去するが２個同測時の隣接する辺側のプローブ針に付着した異物はプローブ針が短い距離間に集中しているため、除去しにくいという問題点がある。
【００２２】
図１９は２個の被測定チップ１５５、１５６の短辺側を隣接するように配置した液晶駆動用半導体集積回路チップの２個同測用プローブカードの針立て部の概略図である。短辺側を隣接させた場合、隣接する辺にパッドが存在しないために、プローブカードの製造やプローブ針の修理や針位置調整が容易におこなうことができる。また、ウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても異物除去を容易におこなうことができる。
【００２３】
但し、プローブカードの開口部の大きさがチップの長辺の２倍以上の長さが必要となるため長辺側のサイズが大きいチップでは短辺側を隣接した配置での２個同測用プローブカードを製造することができない。
【００２４】
２個同測用プローブカードの製造工程において隣接する辺側のプローブ針の針立ておよびプローブ針の修理や針位置調整を容易にすると共にプローブ針に付着する異物の除去を容易にする方法として特許文献１が提案されており図２０に概略図を示す。ｎ本の出力端子用パッドとｍ本の入出力端子用パッドを有する液晶駆動用半導体集積回路チップの２個同測をおこなう時、被測定チップ４８と被測定チップ４９をパッド数が少なく、またパッド間の距離が大きい入出力端子用パッドが配置された側の辺を隣接するように２個のチップをミラー反転させて配置する。（２ｍ＋２ｎ）本のプローブ針５０〜５７は２個の被測定チップの全パッドに接触するように針立てされている。
【００２５】
図２１は図２０で示したプローブカードの断面図である。被測定チップ５８と被測定チップ５９の２個同測ウエハテストをおこなうプローブカードの構成としてプローブカード基板６３の上部に補強板６２が装着され、スペーサー６０および６１で固定されたプローブ６４〜６７が被測定チップ５８、５９のパッドに接触する。パッド数が多く、また狭パッドピッチで配置される出力端子用パッドをそれぞれ隣接しない側の辺に配置することで２個同測用プローブカードの製造工程において、隣接する辺側のプローブ針の針立ておよびプローブ針の修理や針位置調整を容易にすると共に、ウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても異物の除去作業を容易におこなうことができる。
【００２６】
図２０に示した方法は２個同測用プローブカードの製造工程において隣接する辺側のプローブ針の針立ておよびプローブ針の修理や針位置調整を容易にすると共にプローブ針に付着する異物の除去を容易にすることが可能であるが、液晶駆動用半導体集積回路チップの多出力化によるプローブカードの製造コスト増加の抑制はおこなえない。また、２５μｍ以下の狭パッドピッチ化に対して従来のカンチレバー方式のプローブカードの製造を可能にすることもできない。
【特許文献１】特開２００４−３０４１３２（公開日：２００４年１０月２８日）
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上記従来の半導体集積回路の２個同測用プローブカードにおいては、パッド数と同数のプローブ針が必要なために出力端子数の増加に比例してプローブ針の本数が増加するためプローブカードコストが高くなるという問題がある。
【００２８】
また、プローブカードの製造上の限界により狭パッドピッチ化に対応することができないために半導体集積回路チップのパッドピッチに制約が発生し、チップサイズの極小化をおこなえないという問題がある。狭パッドピッチ対応のマイクロカンチレバー方式のプローブカードやフォトリソ方式のプローブカードは研究開発段階のプローブカードの製造方式であるため、高価な上に保守性や耐久性に問題があるために量産には不向きである。
【課題を解決するための手段】
【００２９】
本発明に係る半導体集積回路は、上記課題を解決するために、半導体ウエハ上で同時に試験される互いに出力端子側が隣り合うように対称配置された複数の半導体集積回路チップにおいて、一方の半導体集積回路チップの個々の出力端子と、隣り合う他方の半導体集積回路チップの個々の出力端子とをそれぞれ短絡するパターン配線が設けられていることを特徴としている。
【００３０】
上記半導体集積回路では、前記出力端子を高抵抗出力状態に任意にて制御できる制御機能部が設けられていてもよい。上記半導体集積回路においては、前記パターン配線は、複数の半導体集積回路チップを個々に分断するための分断線を跨ぐように設けられていることが好ましい。上記半導体集積回路では、前記複数の半導体集積回路チップは２個であってもよい。
【００３１】
本発明に係るプローブカードは、前記課題を解決するために、上記の何れかに記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては片方の半導体集積回路チップのみの全パッドに針立てをおこなうように第一プローブ部が設けられ、隣接しない側の入出力パッドのみ両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴としている。
【００３２】
本発明に係る他のプローブカードは、前記課題を解決するために、上記の何れかに記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドの内の片側のパッドのみに針立てをおこなうように第一プローブ部が設けられ、隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴としている。
【００３３】
本発明に係るさらに他のプローブカードは、前記課題を解決するために、上記の何れかに記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドを交互に針立てをおこなうように第一プローブ部が設けられ、隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴としている。
【００３４】
本発明に係る半導体集積回路の試験方法は、前記課題を解決するために、上記の何れかに記載の半導体集積回路に対し、上記の何れかに記載のプローブカードを用いて複数個同時測定を実施することを特徴としている。
【００３５】
以上のように本発明に従えば、出力端子側の辺が隣接するように配置された複数の、例えば２個の半導体集積回路チップのそれぞれの個々の出力端子（パッド）をパターン配線により短絡し、プローブカードの針立てをパターン配線により短絡された片側のパッドのみにおこなうことができるために、プローブカードのプローブ針の針立て本数を削減することが可能であり、プローブカードの製造コストを大幅に低減することができる。
【００３６】
また、プローブ針の針立てを複数の、例えば２個の半導体集積回路チップの出力端子（パッド）に対し交互におこなうことにより、約１／２のパッドピッチの各出力端子を有する半導体集積回路チップに対するプローブカードの製造が容易におこなえるため、狭パッドピッチの半導体集積回路チップの開発が可能でチップサイズを小さくしてチップコストを低減することができる。
【発明の効果】
【００３７】
以上のように本発明に従えば、半導体集積回路チップの複数（２個）同測用プローブカードの製造を容易にすると共にプローブ針の本数を削減することが可能となるためプローブカードの製造コストを大幅に削減することができる。また、製造が困難な狭パッドピッチの半導体集積回路チップのプローブカードの製造が容易になるため、狭パッドピッチを採用したチップサイズの小さい安価な半導体集積回路チップの開発が可能となり半導体集積回路のコストを低減することができる。
【００３８】
したがって、本発明の半導体集積回路、プローブカードおよび半導体集積回路の試験方法を用いることによって多出力端子を内蔵する液晶駆動用といった半導体集積回路に関する２個同測用のプローブカードのコストを削減できるとともに狭パッドピッチの半導体集積回路チップの生産が可能になるためチップコストを低減することができ、半導体集積回路の製造（試験）コストを低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３９】
本発明に係る半導体集積回路、プローブカードおよび半導体集積回路の試験方法の実施の各形態について図１ないし図１３に基づいて説明すると以下の通りである。
【００４０】
（実施の第一形態）
以下、本発明に係る半導体集積回路の実施の一形態について図１に基づき説明する。本実施の形態では、液晶駆動用の例を挙げたが、端子数の多い他の表示装置にも利用でき、そのような他の表示装置としては、例えば、プラズマディスプレイ（ＰＤＰ）やエレクトロルミネッセンスディスプレイ（ＥＬ）といったフラットパネルディスプレイが挙げられる。
【００４１】
上記半導体集積回路においては、図１に示すように、半導体ウエハ１８９上に、複数の、例えば２個の各液晶駆動用半導体集積回路チップが、各被測定チップ１０９、１１０としてそれぞれ形成されている。各被測定チップ１０９、１１０は、それぞれ、ｎ本の出力端子用パッドおよびｍ本の入出力端子用パッドを有する、長方形板状のものである。また、各被測定チップ１０９、１１０は、それらの２個同測時の片側の被測定チップ１０９のｎ個の出力端子用パッド１１１、１１２と、他方の被測定チップ１１０のｎ個の出力端子用パッド１１５、１１６を配置した側の辺とが互いに対面して隣接（隣り合う）するように配置されている。ｎ、ｍは、それぞれ正の整数であり、通常は、ｎ＞ｍである。
【００４２】
２個の各被測定チップ１０９、１１０は、それらのｎ本の出力端子用パッドおよびｍ本の入出力端子用パッドが、互いにミラー（鏡像）反転された形で配置されている。このため、それぞれの出力端子用パッドをパターン配線１９０により短絡する場合、被測定チップ１０９の１本目の出力端子用パッド１１２を被測定チップ１１０のｎ本目の出力端子用パッド１１６とを後述するスクライブラインを挟んで対面させることができる。これにより、上記対面する両者間をパターン配線１９０で容易に短絡させることが可能となる。
【００４３】
同様に被測定チップ１０９のｎ本目の出力端子用パッド１１１を被測定チップ１１０の１本目の出力端子用パッド１１５とパターン配線１９０で短絡し、被測定チップ１０９のｎ個の出力端子用パッドを対応する他方の被測定チップ１１０のｎ個の出力端子用パッドにパターン配線１９０によりそれぞれ短絡している。
【００４４】
図２は出力端子用パッドの配置された半導体集積回路チップの拡大図である。一方の被測定チップ１１９と片方の被測定チップ１２０との間にスクライブライン１２１が仮想的に想定されている。半導体集積回路の製造工程においてチップを半導体ウエハから１チップずつ切り離すダイシングと呼ばれる工程において半導体集積回路チップである各被測定チップ１１９、１２０を切断するための、互いに隣り合う各被測定チップ１１９、１２０間の仮想の境界線（分断線）がスクライブライン１２１である。２個のパッドの短絡用のパターン配線１９０はスクライブライン１２１を跨ぐように形成されているため、ダイシング時に短絡用のパターン配線１９０は切断され、２個の各被測定チップ１１９、１２０の短絡されていた各出力端子用パッドは互いに完全に切り離される。
【００４５】
図２に示すように、被測定チップ１１９のｎ本目の出力端子用パッド１２２と被測定チップ１２０の１本目の出力端子用パッド１２５をパッド間の短絡用パターン配線１２８を用いて接続する。パッド間の短絡用の各パターン配線１２８〜１３０はアルミ配線あるいは銅配線などの金属配線あるいはポリシリコン配線で形成すればよい。同様に被測定チップ１１９の＜ｎ−１＞本目の出力端子用パッド１２３と被測定チップ１２０の２本目の出力端子用パッド１２６をパッド間の短絡用パターン配線１２９により接続し、被測定チップ１１９の＜ｎ−２＞本目の出力端子用パッド１２４と被測定チップ１２０の３本目の出力端子用パッド１２７をパッド間の短絡用パターン配線１３０で接続する。このようにｎ本の出力端子用パッドを有する液晶駆動用半導体集積回路チップを計ｎ本の短絡用のパターン配線を用いて互いに対応する各出力端子用パッド間をそれぞれ接続する。
【００４６】
なお、２個の出力端子用パッド間の短絡用のパターン配線は、図２で示したような直線の配線の他、短絡する２個の出力端子用パッドの位置関係によっては図３で示したように、スクライブライン１２１上にスクライブライン１２１に沿った部分を有する、折れ曲がったパターン配線でもよい。
【００４７】
図４は本発明に係る液晶駆動用半導体集積回路における出力回路の構成図の一例を示す。ｎ本の出力端子を有する液晶駆動用半導体集積回路において出力端子用パッドは１本目の出力端子用パッド１４３からｎ本目の出力端子用パッド１４８まで合計ｎ本の出力端子用パッドが一列に配置されている。出力端子用パッドの配置は同一辺上に千鳥状に二列あるいは複数列に配置されていてもよい。計ｎ本の出力端子用パッドはそれぞれ対応する出力回路１４９〜１５４と接続されており、出力回路１４９〜１５４はそれぞれ対応する液晶パネル駆動用の信号を出力するものである。
【００４８】
出力回路１４９〜１５４は高抵抗出力（遮断）状態に任意に設定できるようなトライステートバッファ出力回路などで構成されていてもよい。また、トライステートバッファの高抵抗出力制御用信号を個々の被測定チップの入出力端子側に設けた専用の入力端子からの入力信号によって制御できるような構成を備え、例として被測定チップの入出力端子側に設けた専用の入力端子にＨＩＧＨレベルを入力した場合は出力回路１４９〜１５４が高抵抗出力状態になり、入出力端子側に設けた専用の入力端子にＬＯＷレベルを入力した場合は出力回路１４９〜１５４から液晶パネル駆動用の信号が出力されるような回路構成としてもよい。
【００４９】
図５は本発明に係る液晶駆動用半導体集積回路の各被測定チップの検査に使用されるプローブカードの針立て部の実施の第一形態における構成図の一例を示す。ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する被測定チップ６８と被測定チップ６９とは出力端子用パッドを配置した辺が互いに隣接するように配置されている。
【００５０】
プローブ針は被測定チップ６８の１本目の入出力端子用パッド用プローブ針７３からｍ本目の入出力端子用プローブ針７２までの計ｍ本、被測定チップ６９の１本目の入出力端子用パッド用プローブ針７４からｍ本目の入出力端子用プローブ針７５までの計ｍ本である。入出力端子用パッド用プローブ針７２〜７５が第二プローブ部である。
【００５１】
一方、出力端子用プローブ針は被測定チップ６９の出力端子用パッドに対してのみ針立てがおこなわれており、１本目の出力端子用プローブ針７０からｎ本目の出力端子用プローブ針７１までの計ｎ本のプローブ針によって構成される。出力端子用プローブ針７０〜７１が第一プローブ部である。
【００５２】
ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する被測定チップの２個同測用のプローブカードにおいて必要なプローブの総数は（２ｍ＋ｎ）本になる。被測定チップ６８と被測定チップ６９との出力端子用パッドは図１で示したように被測定チップ６８の１本目の出力端子用パッドと被測定チップ６９のｎ本目の出力端子用パッドとがパターン配線により互いに短絡されており、同様に被測定チップ６８の２本目の出力端子用パッドと被測定チップ６９の＜ｎ−１＞本目の出力端子用パッド、被測定チップ６８の３本目の出力端子用パッドと被測定チップ６９の＜ｎ−２＞本目の出力端子用パッドという具合に対応するｎ組のパッドがそれぞれ配線パターンで互いに短絡されている。
【００５３】
したがって、ｎ本の出力端子用プローブ７０〜７１は被測定チップ６９の出力端子用パッドにのみ針立てをおこなっているが被測定チップ６８の全出力端子用パッドにも接続されるため、被測定チップ６８の全出力信号を試験することができる。
【００５４】
図６は図５で示したプローブカードの断面図である。プローブカード基板８１の上部（各被測定チップ７６に対面した側とは反対側面）に補強板８０が取り付けられ、スペーサー７９、８０でプローブ針８２〜８４が固定される。被測定チップ７６には入出力端子用パッドにのみプローブ針の針立てがおこなわれており、また被測定チップ７７には入出力端子用パッドと出力端子用パッドの全てにプローブ針の針立てがおこなわれている。２個の被測定チップが隣接する辺にプローブ針の針立てが集中しないためにプローブ針の製造および修理、調整が容易になる上に、従来はプローブ針の本数が（２ｍ＋２ｎ）本必要だったが、（２ｍ＋ｎ）本に削減されるのでプローブカードの製造コストを低減することができる。
【００５５】
つまり、１００本の入出力端子用パッドおよび８００本の出力端子用パッドを有する液晶駆動用半導体集積回路においてプローブ針単価が１２００円のプローブ材料を使用し、プローブカード基板などのプローブ針以外の材料費用および製造費用が２０万円とした場合、２個同測用プローブカードの製造コストは２３６万円から１４０万円と大幅に低減される。
【００５６】
また、ウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても隣接する辺側のプローブ針の本数を少ないためにプローブ針に付着した異物の除去を容易におこなうことができる。
【００５７】
（実施の第二形態）
図７は本発明に係る液晶駆動用半導体集積回路チップの検査に使用されるプローブカードの針立て部における実施の第二形態における構成図の一例を示す。ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドをそれぞれ有する被測定チップ８５と被測定チップ８６とは出力端子用パッドを配置した辺が互いに隣接するように配置されている。
【００５８】
プローブ針は被測定チップ８５の１本目の入出力端子用パッド用プローブ針９２からｍ本目の入出力端子用プローブ針９１までの計ｍ本、被測定チップ８６の１本目の入出力端子用パッド用プローブ針９３からｍ本目の入出力端子用プローブ針９４までの計ｍ本、出力端子用プローブ針は被測定チップ８５と被測定チップ８６の出力端子用パッドに対して交互に針立てがおこなわれており、１本目の出力端子用プローブ針８７からｎ本目の出力端子用プローブ針９０までの計ｎ本のプローブ針によって構成され、ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する被測定チップの２個同測用のプローブカードにおいて必要なプローブの総数は（２ｍ＋ｎ）本になる。
【００５９】
出力端子用パッドに対する針立てはパッドピッチの２倍の長さで実施されるため、狭パッドピッチ化に対して従来手法の約１／２倍のパッドピッチの半導体集積回路チップに対する針立てが可能となる。カンチレバー方式の従来のプローブカードにおいては２５μｍのパッドピッチまで対応可能であるが、本実施の形態では、出力端子用パッドは１パッド毎に交互に２個の被測定チップにプローブ針の針立て実施するために１２．５μｍのパッドピッチまでの狭パッドピッチの液晶駆動用半導体集積回路チップに対応可能となる。
【００６０】
２個の各被測定チップに対して１パッド毎に交互に針立てを実施するが、被測定チップ８５と被測定チップ８６とにおける各出力パッドは図１で示したように被測定チップ８５の１本目の出力端子用パッドと被測定チップ８６のｎ本目の出力端子用パッドがパターン配線により互いに短絡されており、同様に被測定チップ８５の２本目の出力端子用パッドと被測定チップ８６の＜ｎ−１＞本目の出力端子用パッド、被測定チップ８５の３本目の出力端子用パッドと被測定チップ８６の＜ｎ−２＞本目の出力端子用パッドという具合に対応するｎ組のパッドがそれぞれ配線パターンで短絡されている。このため、ｎ本の出力端子用プローブ８７〜９０は被測定チップ８５、８６の全出力端子用パッドに接続され、被測定チップ８５の全出力信号と被測定チップ８６の全出力信号を電気的に試験することができる。
【００６１】
図８は図７で示したプローブカードの断面図である。プローブカード基板１００の上部に補強板９９が取り付けられ、スペーサー９７、９８でプローブ針１０１〜１０４が固定される。被測定チップ９５および被測定チップ９６は入出力端子用パッドに関しては全てのパッドにプローブ針の針立てがおこなわれるのに対して、出力端子用パッドは２個の被測定チップ９５、９６に対し交互にプローブ針の針立てをおこなうために出力端子用パッドのプローブ針の多層構造数が半数に減少している。
【００６２】
よって、プローブカードのプローブ針の針立て段数を減少させることによりプローブカードの製造を容易にすることができる。また、実施の第一形態と同様に２個の被測定チップが隣接する辺にプローブ針の針立てが集中しないためにプローブ針の製造および修理、調整が容易になる上に、従来はプローブ針の本数が（２ｍ＋２ｎ）本必要だったが、本実施の形態においては、（２ｍ＋ｎ）本に低減することが可能なため、プローブカードコストを低減することができる。
【００６３】
すなわち、１００本の入出力端子および８００本の出力端子を有する液晶駆動用半導体集積回路においてプローブ針単価が１２００円の材料を使用し、プローブカード基板などのプローブ針以外の材料費用および製造費用が２０万円とした場合、２個同測用プローブカードのコストは２３６万円から１４０万円と大幅に低減される。
【００６４】
また、実施の第一形態と同様にウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても互いに隣接する辺側のプローブ針の本数を少ないためにプローブ針に付着した異物の除去を容易におこなうことができる。
【００６５】
図５〜図８においては液晶駆動用半導体集積回路チップの検査に使用される２個同測用プローブカードを実施の各形態として説明したが、４個以上の同測用プローブカードに使用してもよい。図９は液晶駆動用半導体集積回路チップの４個同測時の実施の形態の一例を示す。被測定チップ１０５〜１０８において入出力端子用パッドには４個の被測定チップ１０５〜１０８の全パッドに対してプローブ針の針立てを実施しているが出力端子用パッドに関しては４個の被測定チップ１０５〜１０８のパッド数の１／２の本数の針立てのみを実施する。
【００６６】
以下、本発明に係る液晶駆動用半導体集積回路とプローブカードとを用いた２個同測の試験方法における実施手順を説明する。図１０は図１に示した各液晶駆動用半導体集積回路チップの出力回路部および出力端子用パッドの概略図である。図１１は図１に示した液晶駆動用半導体集積回路チップの２個同測を実施する場合の出力回路の機能試験のタイミングチャートである。図１２は図１に示した液晶駆動用半導体集積回路チップの２個同測を実施する場合の出力回路の機能試験におけるフローチャートである。
【００６７】
出力回路の機能試験をおこなう場合、被測定チップの出力信号が入力端子から入力された信号に対して正しく出力されているかどうかをＩＣテスタのディジタルコンパレータと呼ばれる論理比較器で判定して試験をおこなう。
【００６８】
各液晶駆動用半導体集積回路チップの出力回路に関する機能試験の手順として、最初に各液晶駆動用半導体集積回路チップである各被測定チップ１６５、１６６に対し電源をそれぞれ投入し、次に被測定チップ１６５の高抵抗制御用信号１６７および被測定チップ１６６の高抵抗制御用信号１６８をそれぞれＬＯＷレベルになるように個々の被測定チップ１６５、１６６の高抵抗制御用入力端子からの入力により設定する。２個の被測定チップ１６５、１６６の高抵抗制御用信号１６７、１６８をＬＯＷレベルに設定することで被測定チップ１６５の出力１６９〜１７４および被測定チップ１６６の出力１７５〜１８０は全て高抵抗出力状態になる。
【００６９】
次に、被測定チップ１６５の出力１６９〜１７４および被測定チップ１６６の出力１７５〜１８０を全て高抵抗出力に保持した状態の高抵抗出力期間で出力回路の機能試験に必要な被測定チップ１６５、１６６の内部状態設定をおこなう。内部状態設定は２個の被測定チップ１６５、１６６で同じ内部状態に設定するため、同時に設定をおこなうことができる（図１２に示すステップ１、以下、ステップをＳと略記する）。
【００７０】
続いて、出力回路の試験をおこなうための試験入力データを入出力端子用パッドから入力する。この場合も２個の被測定チップ１６５、１６６で同じ試験入力データを入力するため、２個の被測定チップ１６５、１６６で同時に入力を実施することができる。
【００７１】
プローブカードのプローブ針は図５および図７に示したようにパターン配線により短絡された２個の出力端子用パッドの内における片側の出力端子用パッドにのみ針立てがおこなわれているため合計ｎ本のプローブ針が出力端子用パッドに接触している。
【００７２】
出力回路の試験をおこなうための試験入力データを入力後、次に被測定チップ１６５の試験をおこなうため、被測定チップ１６５の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６７がＨＩＧＨレベルに設定される（Ｓ２）。
【００７３】
このとき、被測定チップ１６５の出力がアクティブとなり被測定チップ１６５からの出力信号＜１＞から出力信号＜ｎ＞までのｎ個の出力信号が出力端子用パッドからそれぞれ出力される。出力端子用パッドに接触しているｎ本のプローブカードのプローブ針は被測定チップ１６５のｎ個の出力信号をＩＣテスタ側に供給する。
【００７４】
ＩＣテスタは被測定チップ１６５の出力信号が正常に出力されているか否かをディジタルコンパレータで期待値データと比較することによって被測定チップ１６５の試験をおこない期待値データと出力信号の論理が一致していれば良品判定をおこない、一致していなければ不良品判定をおこなう（Ｓ３）。
【００７５】
被測定チップ１６５の試験完了後、被測定チップ１６５の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６７をＬＯＷレベルに設定し、被測定チップ１６５の出力を高抵抗出力状態にする。次に被測定チップ１６６の試験をおこなうために被測定チップ１６６の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６８をＨＩＧＨレベルに設定する（Ｓ２）。
【００７６】
このとき、被測定チップ１６６の出力がアクティブとなり被測定チップ１６６からの出力信号＜１＞から出力信号＜ｎ＞までのｎ個の出力信号が出力端子用パッドからそれぞれ出力される。出力端子用パッドに接触しているｎ本のプローブカードのプローブ針は被測定チップ１６６のｎ個の出力信号をＩＣテスタ側に供給する。
【００７７】
ＩＣテスタは被測定チップ１６６の出力が正常に出力されているか否かをディジタルコンパレータで期待値データと比較することによって被測定チップ１６６の試験をおこない期待値データと出力信号の論理が一致していれば良品判定をおこない、一致していなければ不良品判定をおこなう（Ｓ４）。
【００７８】
被測定チップ１６６の試験完了後、被測定チップ１６６の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６８をＬＯＷレベルに設定し、被測定チップ１６６の出力を高抵抗出力状態にする。
【００７９】
以上、図１２に示したフローチャートで示すように被測定チップ１６５と被測定チップ１６６の出力有効（イネーブル）期間を切り替えながら、２個の各被測定チップ１６５、１６６における出力回路の機能試験を連続して実施する。２個の各被測定チップ１６５、１６６の同測において出力回路を交互に試験するため、従来手法の２個同測と比較してテスト時間は増加する。
【００８０】
図１３は一般的な液晶駆動用半導体集積回路の試験項目の一覧表である。液晶駆動用半導体集積回路の試験において出力を有効とする必要のある試験項目は出力回路機能試験など一部の項目であり、他の試験項目に関しては出力を高抵抗出力状態にて試験をおこなうことができる。高抵抗出力状態で試験が可能な試験項目に関しては２個の被測定チップを完全な同時測定をおこなうことができる。また、液晶駆動用半導体集積回路の出力を有効にして試験をおこなう必要がある試験項目に関しても図１１に示す出力回路の機能試験のタイミングチャートで説明した２個の被測定チップの内部状態設定やデータ設定を２個の被測定チップで同時におこなうことができるため、出力を切り替えながら出力回路の機能試験を実施しても従来の２個同測ウエハテスト工程と比較してトータルの試験時間の１０％程度しか増加しない。
【産業上の利用可能性】
【００８１】
本発明の半導体集積回路は、その試験に用いるプローブカードのプローブ針の数を低減でき、また、各プローブ針の間隔も広くできるから、上記プローブカードのコストを軽減できて、上記試験に必要な試験費用も抑制できるから、液晶表示装置といった画像表示の分野に好適に利用できる。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る液晶駆動用半導体集積回路の概略図である。
【図２】本発明に係る液晶駆動用半導体集積回路の出力端子用パッドに関する一例の概略図である。
【図３】本発明に係る液晶駆動用半導体集積回路の出力端子用パッドに関する他の一例の概略図である。
【図４】本発明に係る液晶駆動用半導体集積回路の出力端子用パッドおよび出力回路における一例の概略図である。
【図５】本発明の実施の第一形態に係る液晶駆動用半導体集積回路のプローブカードの針立て部の概略図である。
【図６】図５に示した液晶駆動用半導体集積回路のプローブカードの断面図である。
【図７】本発明の実施の第二形態に係る液晶駆動用半導体集積回路のプローブカードの針立て部の概略図である。
【図８】図７に示した液晶駆動用半導体集積回路のプローブカードの断面図である。
【図９】図７に示した本発明の実施の第二形態に係る液晶駆動用半導体集積回路の４個同測用のプローブカードの針立て部の概略図である。
【図１０】本発明に係る液晶駆動用半導体集積回路の出力回路および出力端子用パッドに関する一例を示す概略図である。
【図１１】図１０に示した液晶駆動用半導体集積回路における機能試験を実施する場合の一例を示すタイミングチャートである。
【図１２】本発明に係る液晶駆動用半導体集積回路における出力回路機能試験を実施する場合の一例を示すフローチャートである。
【図１３】上記液晶駆動用半導体集積回路の主な試験項目の一覧表である。
【図１４】従来の液晶駆動用半導体集積回路の構成の一例を示す概略図である。
【図１５】図１４に示した液晶駆動用半導体集積回路のプローブカードの概略図である。
【図１６】図１４に示した液晶駆動用半導体集積回路の２個同測用のプローブカードの概略図である。
【図１７】図１６に示した液晶駆動用半導体集積回路の２個同測用のプローブカードの針立て部の概略図である。
【図１８】図１６に示した液晶駆動用半導体集積回路の２個同測用のプローブカードの断面図である。
【図１９】従来の液晶駆動用半導体集積回路における２個同測用のプローブカードの針立て部の短辺側を隣接させた場合の一例を示す概略図である。
【図２０】従来技術における液晶駆動用半導体集積回路のプローブカードの針立て部の概略図である。
【図２１】図２０に示した液晶駆動用半導体集積回路のプローブカードの断面図である。
【符号の説明】
【００８３】
１：液晶駆動用半導体集積回路
２：液晶駆動用半導体集積回路の１本目の入出力端子用パッド
３：液晶駆動用半導体集積回路の１本目の出力端子用パッド
４：液晶駆動用半導体集積回路のｍ本目の入出力端子用パッド
５：液晶駆動用半導体集積回路のｎ本目の出力端子用パッド
６：液晶駆動用半導体集積回路の液晶駆動用回路部
７：プローブカード基板
８：プローブカード補強板
９：プローブカードの開口部
１０：被測定チップ
１１：液晶駆動用半導体集積回路の１本目の出力端子用プローブ針
１２：液晶駆動用半導体集積回路のｎ本目の出力端子用プローブ針
１３：液晶駆動用半導体集積回路の１本目の入出力端子用プローブ針
１４：液晶駆動用半導体集積回路のｍ本目の入出力端子用プローブ針
１５：プローブカード基板
１６：プローブカード補強板
１７：プローブカードの開口部
１８：２個同測時の１個目の被測定チップ
１９：２個同測時の２個目の被測定チップ
２０：１個目の被測定チップの１本目の出力端子用プローブ針
２１：１個目の被測定チップのｎ本目の出力端子用プローブ針
２２：１個目の被測定チップの１本目の入出力端子用プローブ針
２３：１個目の被測定チップのｍ本目の入出力端子用プローブ針
２４：２個目の被測定チップの１本目の出力端子用プローブ針
２５：２個目の被測定チップのｎ本目の出力端子用プローブ針
２６：２個目の被測定チップの１本目の入出力端子用プローブ針
２７：２個目の被測定チップのｍ本目の入出力端子用プローブ針
２８：２個同測時の１個目の被測定チップ
２９：２個同測時の２個目の被測定チップ
３０：１個目の被測定チップの１本目の出力端子用プローブ針
３１：１個目の被測定チップのｎ本目の出力端子用プローブ針
３２：１個目の被測定チップの１本目の入出力端子用プローブ針
３３：１個目の被測定チップのｍ本目の入出力端子用プローブ針
３４：２個目の被測定チップの１本目の出力端子用プローブ針
３５：２個目の被測定チップのｎ本目の出力端子用プローブ針
３６：２個目の被測定チップの１本目の入出力端子用プローブ針
３７：２個目の被測定チップのｍ本目の入出力端子用プローブ針
３８：２個同測時の１個目の被測定チップ
３９：２個同測時の２個目の被測定チップ
４０〜４１：プローブカードのスペーサー
４２：プローブカード補強板
４３：プローブカード基板
４４：１個目の被測定チップの出力端子用プローブ針
４５：１個目の被測定チップの入出力端子用プローブ針
４６：２個目の被測定チップの出力端子用プローブ針
４７：２個目の被測定チップの入出力端子用プローブ針
４８：２個同測時の１個目の被測定チップ
４９：２個同測時の２個目の被測定チップ
５０：１個目の被測定チップの１本目の出力端子用プローブ針
５１：１個目の被測定チップのｎ本目の出力端子用プローブ針
５２：１個目の被測定チップの１本目の入出力端子用プローブ針
５３：１個目の被測定チップのｍ本目の入出力端子用プローブ針
５４：２個目の被測定チップのｎ本目の出力端子用プローブ針
５５：２個目の被測定チップの１本目の出力端子用プローブ針
５６：２個目の被測定チップのｍ本目の入出力端子用プローブ針
５７：２個目の被測定チップの１本目の入出力端子用プローブ針
５８：２個同測時の１個目の被測定チップ
５９：２個同測時の２個目の被測定チップ
６０〜６１：プローブカードのスペーサー
６２：プローブカード補強板
６３：プローブカード基板
６４：１個目の被測定チップの出力端子用プローブ針
６５：１個目の被測定チップの入出力端子用プローブ針
６６：２個目の被測定チップの入出力端子用プローブ針
６７：２個目の被測定チップの出力端子用プローブ針
６８：２個同測時の１個目の被測定チップ
６９：２個同測時の２個目の被測定チップ
７０：１個目の被測定チップのｎ本目の出力端子および２個目の被測定チップの１本目の出力端子で共用するプローブ針
７１：１個目の被測定チップの１本目の出力端子および２個目の被測定チップのｎ本目の出力端子で共用するプローブ針
７２：１個目の被測定チップのｍ本目の入出力端子用プローブ針
７３：１個目の被測定チップの１本目の入出力端子用プローブ針
７４：２個目の被測定チップの１本目の出力端子用プローブ針
７５：２個目の被測定チップのｍ本目の出力端子用プローブ針
７６：２個同測時の１個目の被測定チップ
７７：２個同測時の２個目の被測定チップ
７８〜７９：プローブカードのスペーサー
８０：プローブカード補強板
８１：プローブカード基板
８２：１個目の被測定チップの出力端子と２個目の被測定チップの出力端子で共用のプローブ針
８３：１個目の被測定チップの入出力端子用プローブ針
８４：２個目の被測定チップの入出力端子用プローブ針
８５：２個同測時の１個目の被測定チップ
８６：２個同測時の２個目の被測定チップ
８７：１個目の被測定チップのｎ本目の出力端子および２個目の被測定チップの１本目の出力端子で共用するプローブ針
８８：１個目の被測定チップの＜ｎ−１＞本目の出力端子および２個目の被測定チップの２本目の出力端子で共用するプローブ針
８９：１個目の被測定チップの２本目の出力端子および２個目の被測定チップの＜ｎ−１＞本目の出力端子で共用するプローブ針
９０：１個目の被測定チップの１本目の出力端子および２個目の被測定チップのｎ本目の出力端子で共用するプローブ針
９１：１個目の被測定チップのｍ本目の入出力端子用プローブ針
９２：１個目の被測定チップの１本目の入出力端子用プローブ針
９３：２個目の被測定チップの１本目の出力端子用プローブ針
９４：２個目の被測定チップのｍ本目の出力端子用プローブ針
９５：２個同測時の１個目の被測定チップ
９６：２個同測時の２個目の被測定チップ
９７〜９８：プローブカードのスペーサー
９９：プローブカード補強板
１００：プローブカード基板
１０１：１個目の被測定チップの入出力端子用プローブ針
１０２〜１０３：１個目の被測定チップの出力端子と２個目の被測定チップの出力端子で共用するプローブ針
１０４：２個目の被測定チップの入出力端子用プローブ針
１０５：４個同測時の１個目の被測定チップ
１０６：４個同測時の２個目の被測定チップ
１０７：４個同測時の３個目の被測定チップ
１０８：４個同測時の４個目の被測定チップ
１０９：２個同測時の１個目の被測定チップ
１１０：２個同測時の２個目の被測定チップ
１１１：１個目の被測定チップのｎ本目の出力端子用パッド
１１２：１個目の被測定チップの１本目の出力端子用パッド
１１３：１個目の被測定チップのｍ本目の入出力端子用パッド
１１４：１個目の被測定チップの１本目の入出力端子用パッド
１１５：２個目の被測定チップの１本目の出力端子用パッド
１１６：２個目の被測定チップのｎ本目の出力端子用パッド
１１７：２個目の被測定チップの１本目の入出力端子用パッド
１１８：２個目の被測定チップのｍ本目の入出力端子用パッド
１１９：２個同測時の１個目の被測定チップ
１２０：２個同測時の２個目の被測定チップ
１２１：スクライブライン
１２２：１個目の被測定チップのｎ本目の出力端子用パッド
１２３：１個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１２４：１個目の被測定チップの＜ｎ−２＞本目の出力端子用パッド
１２５：２個目の被測定チップの１本目の出力端子用パッド
１２６：２個目の被測定チップの２本目の出力端子用パッド
１２７：２個目の被測定チップの３本目の出力端子用パッド
１２８〜１３０：パッド短絡用配線
１３１：２個同測時の１個目の被測定チップ
１３２：２個同測時の２個目の被測定チップ
１３３：スクライブライン
１３４：１個目の被測定チップのｎ本目の出力端子用パッド
１３５：１個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１３６：１個目の被測定チップの＜ｎ−２＞本目の出力端子用パッド
１３７：２個目の被測定チップの１本目の出力端子用パッド
１３８：２個目の被測定チップの２本目の出力端子用パッド
１３９：２個目の被測定チップの３本目の出力端子用パッド
１４０〜１４２：パッド短絡用配線
１４３：１本目の出力端子用パッド
１４４：２本目の出力端子用パッド
１４５：３本目の出力端子用パッド
１４６：４本目の出力端子用パッド
１４７：＜ｎ−１＞本目の出力端子用パッド
１４８：ｎ本目の出力端子用パッド
１４９〜１５４：出力回路
１５５：２個同測時の１個目の被測定チップ
１５６：２個同測時の２個目の被測定チップ
１５７：１個目の被測定チップの１本目の入出力端子用プローブ針
１５８：１個目の被測定チップのｍ本目の入出力端子用プローブ針
１５９：２個目の被測定チップの１本目の入出力端子用プローブ針
１６０：２個目の被測定チップのｍ本目の入出力端子用プローブ針
１６１：１個目の被測定チップの１本目の出力端子用プローブ針
１６２：１個目の被測定チップのｎ本目の出力端子用プローブ針
１６３：２個目の被測定チップの１本目の出力端子用プローブ針
１６４：２個目の被測定チップのｎ本目の出力端子用プローブ針
１６５：２個同測時の１個目の被測定チップ
１６６：２個同測時の２個目の被測定チップ
１６７：１個目の被測定チップの出力を高抵抗状態とデータ出力状態とを切り替える信号
１６８：２個目の被測定チップの出力を高抵抗状態とデータ出力状態とを切り替える信号
１６９：１個目の被測定チップのｎ本目の出力端子用パッド
１７０：１個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１７１：１個目の被測定チップの＜ｎ−２＞本目の出力端子用パッド
１７２：１個目の被測定チップの＜ｎ−３＞本目の出力端子用パッド
１７３：１個目の被測定チップの２本目の出力端子用パッド
１７４：１個目の被測定チップの１本目の出力端子用パッド
１７５：２個目の被測定チップの１本目の出力端子用パッド
１７６：２個目の被測定チップの２本目の出力端子用パッド
１７７：２個目の被測定チップの３本目の出力端子用パッド
１７８：２個目の被測定チップの４本目の出力端子用パッド
１７９：２個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１８０：２個目の被測定チップのｎ本目の出力端子用パッド
１９０：パターン配線
【技術分野】
【０００１】
本発明は、半導体ウエハ上に複数形成された各半導体集積回路チップを有する半導体集積回路および上記各半導体集積回路チップに対しウエハテスト工程をおこなう際に用いるプローブカードに関し、特に２００出力以上の多くの出力端子を半導体集積回路チップの長辺側に配置する長方形の形状の各半導体集積回路チップの複数個同時測定に適した半導体集積回路、プローブカードおよび半導体集積回路の試験方法に関するものである。
【背景技術】
【０００２】
半導体ウエハ上に半導体集積回路チップを複数有する半導体集積回路の製造工程においては、ウエハ前半プロセスと呼ばれるウエハ製造工程が完了した後、各半導体集積回路チップの良否判定を試験としておこなうウエハテスト工程が実施されている。ウエハテスト工程においては、製造された各半導体集積回路チップについて１チップ単位で電気的な検査がおこなわれる。
【０００３】
ウエハテスト工程において、半導体集積回路チップの検査をおこなう際はテストシステムと呼ばれるＩＣテスタにより良否判定をおこなっているが、ＩＣテスタで半導体集積回路チップの検査をおこなうために半導体ウエハの搬送をおこなうプローバーと呼ばれるウエハ搬送用装置およびプローバー上で試験がおこなわれる被測定チップとＩＣテスタとを電気的に接合するプローブカードが使用されている。
【０００４】
図１４は一般的な液晶駆動用半導体集積回路チップの構成図である。液晶駆動用半導体集積回路チップは長方形板の形状のチップ本体を用いることが主流であり、長方形板状の一方の長辺部に入出力端子用パッド２が上記長辺部に沿って配置される。上記入出力端子用パッド２は、入出力端子用の、ｍ個の電源端子用パッドを含む（以下、電源端子用パッドを含む入出力端子用パッドを入出力端子用パッドと記載）。このようなｍ個の電源端子用パッドを有する場合、入出力端子用パッド２から入出力端子用パッド４までにｍ個のパッドがチップの同一辺上に配置される。
【０００５】
また、もう一方の長辺部に液晶駆動用出力端子用パッド３および液晶駆動用出力端子用パッド５が配置され、ｎ個の出力端子を有する場合、同一辺上にｎ個の液晶駆動用出力端子用パッドが配置される。入出力端子用パッドから入力された液晶駆動用データが内部回路６において表示データに変換され、液晶駆動用出力端子用パッドから出力されることにより、液晶パネルを駆動する。液晶駆動用半導体集積回路における入出力端子用パッドは１００本程度が主流なのに対して、出力端子用パッドは５００本〜８００本程度が主流であり、出力端子用パッドはさらに増加する傾向にある。
【０００６】
図１５は液晶駆動用半導体集積回路チップにおけるプローブカードの概略図である。現在主流であるカンチレバー方式と呼ばれる構造のプローブカードは、円形のプローブカード基板７の中央部が開口した形状の開口部９を備えている。上記開口部９には、プローブカードに取り付けられた被測定チップのパッドと接触する金属針であるプローブ針１１〜１４が設けられ、また、プローブ針１１〜１４が被測定チップのパッドと接触した際に発生する圧力によるプローブカード基板７の変形を防止するための補強板８が設置されている。
【０００７】
ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する液晶駆動用半導体集積回路用のプローブカードにおいて被測定チップ１０の個々のパッドに対してプローブ針１１〜１４がプローブカード基板７に装着されており、プローブカードに装着されるプローブ針の総数は（ｍ＋ｎ）本となる。
【０００８】
プローブカードは半導体集積回路チップの全パッドに電気的信号を入出力したり、電源を供給したりするために個々のパッドに接触するプローブ針を有する構造になっており、例えば１０００パッドを有する液晶駆動用半導体集積回路チップにおけるプローブカードは１０００本のプローブ針を有している。
【０００９】
また、１０００パッドを有する液晶駆動用半導体集積回路チップの２個同測を実施する場合、プローブカードは被測定チップの２個分のパッド総数に相当する２０００本のプローブ針が必要となる。プローブ針の材料としてはタングステン系合金または銅系合金またはパラジウム系合金などが使用されているがタングステン系合金で製造されているプローブ針は１本当りの価格が１０００円程度であり、また液晶駆動用半導体集積回路チップで多く導入されているパラジウム系合金のプローブ針は１本当りの価格が２０００円程度と高価であり、パラジウム系合金で製造された２個同測用に用いられる２０００本のプローブ針を有するプローブカードは４００万円超と高価になる。
【００１０】
近年、液晶テレビなどに代表されるように液晶パネルサイズの大画面化および液晶パネルの多色化による液晶駆動用半導体集積回路の高機能化が進んでいる。液晶パネルサイズの大画面化により液晶駆動用半導体集積回路チップは現在５００本〜８００本の出力端子を内蔵する機種が主流となっており、さらに１０００出力以上の出力端子を内蔵する機種の開発もおこなわれている。
【００１１】
また、液晶駆動用半導体集積回路チップの出力端子数の増加によりパッド間の距離であるパッドピッチも小さくなってきている。現在、パッドピッチが３０μｍ以下の液晶駆動用半導体集積回路チップの開発もおこなわれており、パッドピッチが小さくなることによりプローブカードの製造やプローブ針の修理、針位置調整が困難になってきている。
【００１２】
現在主流のカンチレバー方式のプローブカードではパッドピッチが２５μｍまで製造されているが、２５μｍ未満のパッドピッチに対してはカンチレバー方式では製造が不可能であるためにカンチレバー方式に代わる方法としてマイクロカンチレバー方式やフォトリソ方式のプローブカードの開発がおこなわれている。
【００１３】
また、液晶駆動用半導体集積回路チップは液晶パネルの多色化による高機能化も顕著となってきている。液晶駆動用半導体集積回路チップの高機能化により、１チップ当りのテスト時間が増加する傾向にある。また半導体集積回路製造プロセスの微細化によりチップサイズが小さくなってきている一方でウエハサイズの大口径化が進んでおり１枚のウエハに３０００個程度のチップが存在するウエハも量産されている。高機能化による１チップ当りのテスト時間の増加と１枚のウエハに形成されるチップ数の増加はウエハテスト工程における処理時間を顕著に増加させており、生産性を低下させている。
【００１４】
そこで、液晶駆動用半導体集積回路チップのウエハテスト工程においては２個の被測定チップを同時に試験する２個同測が主流となりつつある。
【００１５】
図１６は液晶駆動用半導体集積回路チップにおける２個同測用プローブカードの概略図である。図１５のプローブカードと同様に円形のプローブカード基盤１５の中央部が開口した形状を持ち、開口部１７の周りには補強板１６が設置される。被測定チップ１８および被測定チップ１９の個々のパッドに対してプローブ針２０〜２７がプローブカード基盤１５に装着されている。
【００１６】
図１７はｎ本の出力端子用パッドとｍ本の入出力端子用パッドを保有する液晶駆動用半導体集積回路チップにおける２個同測用プローブカードの針立て部の概略図である。プローブ針の本数は被測定チップのパッド数と同じ本数が必要となるため、２個同測用プローブカードは１個測定用のプローブカードのプローブ数の２倍の（２ｍ＋２ｎ）本のプローブ針が必要となり、プローブカードが高価になる原因となっている。
【００１７】
また、入出力信号用パッド数は１００パッド以下のパッド数が主流であるのに対して、出力信号用パッドは５００パッド以上が主流となっており、出力信号用パッド用のプローブ針は出力信号用パッド数と同じ本数が必要であるため、出力信号用プローブ針は図１８で示すような多層構造の針立てによってプローブカードが製作されている。
【００１８】
図１８は図１７に示したプローブカードの断面図である。被測定チップ３８と被測定チップ３９の２個同測ウエハテストをおこなうプローブカードの構成としてプローブカード基板４３の上部に補強板４２が装着され、スペーサー４０および４１で固定されたプローブ４４〜４７が被測定チップ３８、３９のパッドに接触する。
【００１９】
出力端子用パッドに接触するプローブ針はパッド数が多いため、出力端子用プローブ４４、４６で示すように多層構造で製造され、現在、５００本超の出力端子を内蔵する液晶駆動用半導体集積回路チップのプローブカードは６層〜８層の構造の針立てによって製造されている。
【００２０】
半導体集積回路の出力端子数の増加と狭パッドピッチ化は多層化構造のプローブカードを製造することにより対応されてきたが、今後、開発される２５μｍ未満のパッドピッチの半導体集積回路チップにおいては従来のカンチレバー方式におけるプローブカードの製造が困難な状況になってきている。さらに２個同測用プローブカードは図１５で示した１個測定用のプローブカードと比較してプローブカードの製造やプローブ針の修理や針位置調整を困難で特に被測定チップの２チップが隣接する辺に配置されたパッドへの針立てが困難になってきている。
【００２１】
また、ウエハテスト工程においては半導体集積回路チップの検査時にプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物の問題がある。この異物は半導体集積回路チップの検査時に複数のプローブ針間を短絡させることがあり、半導体集積回路チップの検査が正常におこなえなくなる問題を発生させる。通常はこれら異物の除去はプローブカードをプローバーから取り外してブラシによる清掃を実施することにより除去するが２個同測時の隣接する辺側のプローブ針に付着した異物はプローブ針が短い距離間に集中しているため、除去しにくいという問題点がある。
【００２２】
図１９は２個の被測定チップ１５５、１５６の短辺側を隣接するように配置した液晶駆動用半導体集積回路チップの２個同測用プローブカードの針立て部の概略図である。短辺側を隣接させた場合、隣接する辺にパッドが存在しないために、プローブカードの製造やプローブ針の修理や針位置調整が容易におこなうことができる。また、ウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても異物除去を容易におこなうことができる。
【００２３】
但し、プローブカードの開口部の大きさがチップの長辺の２倍以上の長さが必要となるため長辺側のサイズが大きいチップでは短辺側を隣接した配置での２個同測用プローブカードを製造することができない。
【００２４】
２個同測用プローブカードの製造工程において隣接する辺側のプローブ針の針立ておよびプローブ針の修理や針位置調整を容易にすると共にプローブ針に付着する異物の除去を容易にする方法として特許文献１が提案されており図２０に概略図を示す。ｎ本の出力端子用パッドとｍ本の入出力端子用パッドを有する液晶駆動用半導体集積回路チップの２個同測をおこなう時、被測定チップ４８と被測定チップ４９をパッド数が少なく、またパッド間の距離が大きい入出力端子用パッドが配置された側の辺を隣接するように２個のチップをミラー反転させて配置する。（２ｍ＋２ｎ）本のプローブ針５０〜５７は２個の被測定チップの全パッドに接触するように針立てされている。
【００２５】
図２１は図２０で示したプローブカードの断面図である。被測定チップ５８と被測定チップ５９の２個同測ウエハテストをおこなうプローブカードの構成としてプローブカード基板６３の上部に補強板６２が装着され、スペーサー６０および６１で固定されたプローブ６４〜６７が被測定チップ５８、５９のパッドに接触する。パッド数が多く、また狭パッドピッチで配置される出力端子用パッドをそれぞれ隣接しない側の辺に配置することで２個同測用プローブカードの製造工程において、隣接する辺側のプローブ針の針立ておよびプローブ針の修理や針位置調整を容易にすると共に、ウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても異物の除去作業を容易におこなうことができる。
【００２６】
図２０に示した方法は２個同測用プローブカードの製造工程において隣接する辺側のプローブ針の針立ておよびプローブ針の修理や針位置調整を容易にすると共にプローブ針に付着する異物の除去を容易にすることが可能であるが、液晶駆動用半導体集積回路チップの多出力化によるプローブカードの製造コスト増加の抑制はおこなえない。また、２５μｍ以下の狭パッドピッチ化に対して従来のカンチレバー方式のプローブカードの製造を可能にすることもできない。
【特許文献１】特開２００４−３０４１３２（公開日：２００４年１０月２８日）
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上記従来の半導体集積回路の２個同測用プローブカードにおいては、パッド数と同数のプローブ針が必要なために出力端子数の増加に比例してプローブ針の本数が増加するためプローブカードコストが高くなるという問題がある。
【００２８】
また、プローブカードの製造上の限界により狭パッドピッチ化に対応することができないために半導体集積回路チップのパッドピッチに制約が発生し、チップサイズの極小化をおこなえないという問題がある。狭パッドピッチ対応のマイクロカンチレバー方式のプローブカードやフォトリソ方式のプローブカードは研究開発段階のプローブカードの製造方式であるため、高価な上に保守性や耐久性に問題があるために量産には不向きである。
【課題を解決するための手段】
【００２９】
本発明に係る半導体集積回路は、上記課題を解決するために、半導体ウエハ上で同時に試験される互いに出力端子側が隣り合うように対称配置された複数の半導体集積回路チップにおいて、一方の半導体集積回路チップの個々の出力端子と、隣り合う他方の半導体集積回路チップの個々の出力端子とをそれぞれ短絡するパターン配線が設けられていることを特徴としている。
【００３０】
上記半導体集積回路では、前記出力端子を高抵抗出力状態に任意にて制御できる制御機能部が設けられていてもよい。上記半導体集積回路においては、前記パターン配線は、複数の半導体集積回路チップを個々に分断するための分断線を跨ぐように設けられていることが好ましい。上記半導体集積回路では、前記複数の半導体集積回路チップは２個であってもよい。
【００３１】
本発明に係るプローブカードは、前記課題を解決するために、上記の何れかに記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては片方の半導体集積回路チップのみの全パッドに針立てをおこなうように第一プローブ部が設けられ、隣接しない側の入出力パッドのみ両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴としている。
【００３２】
本発明に係る他のプローブカードは、前記課題を解決するために、上記の何れかに記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドの内の片側のパッドのみに針立てをおこなうように第一プローブ部が設けられ、隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴としている。
【００３３】
本発明に係るさらに他のプローブカードは、前記課題を解決するために、上記の何れかに記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドを交互に針立てをおこなうように第一プローブ部が設けられ、隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴としている。
【００３４】
本発明に係る半導体集積回路の試験方法は、前記課題を解決するために、上記の何れかに記載の半導体集積回路に対し、上記の何れかに記載のプローブカードを用いて複数個同時測定を実施することを特徴としている。
【００３５】
以上のように本発明に従えば、出力端子側の辺が隣接するように配置された複数の、例えば２個の半導体集積回路チップのそれぞれの個々の出力端子（パッド）をパターン配線により短絡し、プローブカードの針立てをパターン配線により短絡された片側のパッドのみにおこなうことができるために、プローブカードのプローブ針の針立て本数を削減することが可能であり、プローブカードの製造コストを大幅に低減することができる。
【００３６】
また、プローブ針の針立てを複数の、例えば２個の半導体集積回路チップの出力端子（パッド）に対し交互におこなうことにより、約１／２のパッドピッチの各出力端子を有する半導体集積回路チップに対するプローブカードの製造が容易におこなえるため、狭パッドピッチの半導体集積回路チップの開発が可能でチップサイズを小さくしてチップコストを低減することができる。
【発明の効果】
【００３７】
以上のように本発明に従えば、半導体集積回路チップの複数（２個）同測用プローブカードの製造を容易にすると共にプローブ針の本数を削減することが可能となるためプローブカードの製造コストを大幅に削減することができる。また、製造が困難な狭パッドピッチの半導体集積回路チップのプローブカードの製造が容易になるため、狭パッドピッチを採用したチップサイズの小さい安価な半導体集積回路チップの開発が可能となり半導体集積回路のコストを低減することができる。
【００３８】
したがって、本発明の半導体集積回路、プローブカードおよび半導体集積回路の試験方法を用いることによって多出力端子を内蔵する液晶駆動用といった半導体集積回路に関する２個同測用のプローブカードのコストを削減できるとともに狭パッドピッチの半導体集積回路チップの生産が可能になるためチップコストを低減することができ、半導体集積回路の製造（試験）コストを低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３９】
本発明に係る半導体集積回路、プローブカードおよび半導体集積回路の試験方法の実施の各形態について図１ないし図１３に基づいて説明すると以下の通りである。
【００４０】
（実施の第一形態）
以下、本発明に係る半導体集積回路の実施の一形態について図１に基づき説明する。本実施の形態では、液晶駆動用の例を挙げたが、端子数の多い他の表示装置にも利用でき、そのような他の表示装置としては、例えば、プラズマディスプレイ（ＰＤＰ）やエレクトロルミネッセンスディスプレイ（ＥＬ）といったフラットパネルディスプレイが挙げられる。
【００４１】
上記半導体集積回路においては、図１に示すように、半導体ウエハ１８９上に、複数の、例えば２個の各液晶駆動用半導体集積回路チップが、各被測定チップ１０９、１１０としてそれぞれ形成されている。各被測定チップ１０９、１１０は、それぞれ、ｎ本の出力端子用パッドおよびｍ本の入出力端子用パッドを有する、長方形板状のものである。また、各被測定チップ１０９、１１０は、それらの２個同測時の片側の被測定チップ１０９のｎ個の出力端子用パッド１１１、１１２と、他方の被測定チップ１１０のｎ個の出力端子用パッド１１５、１１６を配置した側の辺とが互いに対面して隣接（隣り合う）するように配置されている。ｎ、ｍは、それぞれ正の整数であり、通常は、ｎ＞ｍである。
【００４２】
２個の各被測定チップ１０９、１１０は、それらのｎ本の出力端子用パッドおよびｍ本の入出力端子用パッドが、互いにミラー（鏡像）反転された形で配置されている。このため、それぞれの出力端子用パッドをパターン配線１９０により短絡する場合、被測定チップ１０９の１本目の出力端子用パッド１１２を被測定チップ１１０のｎ本目の出力端子用パッド１１６とを後述するスクライブラインを挟んで対面させることができる。これにより、上記対面する両者間をパターン配線１９０で容易に短絡させることが可能となる。
【００４３】
同様に被測定チップ１０９のｎ本目の出力端子用パッド１１１を被測定チップ１１０の１本目の出力端子用パッド１１５とパターン配線１９０で短絡し、被測定チップ１０９のｎ個の出力端子用パッドを対応する他方の被測定チップ１１０のｎ個の出力端子用パッドにパターン配線１９０によりそれぞれ短絡している。
【００４４】
図２は出力端子用パッドの配置された半導体集積回路チップの拡大図である。一方の被測定チップ１１９と片方の被測定チップ１２０との間にスクライブライン１２１が仮想的に想定されている。半導体集積回路の製造工程においてチップを半導体ウエハから１チップずつ切り離すダイシングと呼ばれる工程において半導体集積回路チップである各被測定チップ１１９、１２０を切断するための、互いに隣り合う各被測定チップ１１９、１２０間の仮想の境界線（分断線）がスクライブライン１２１である。２個のパッドの短絡用のパターン配線１９０はスクライブライン１２１を跨ぐように形成されているため、ダイシング時に短絡用のパターン配線１９０は切断され、２個の各被測定チップ１１９、１２０の短絡されていた各出力端子用パッドは互いに完全に切り離される。
【００４５】
図２に示すように、被測定チップ１１９のｎ本目の出力端子用パッド１２２と被測定チップ１２０の１本目の出力端子用パッド１２５をパッド間の短絡用パターン配線１２８を用いて接続する。パッド間の短絡用の各パターン配線１２８〜１３０はアルミ配線あるいは銅配線などの金属配線あるいはポリシリコン配線で形成すればよい。同様に被測定チップ１１９の＜ｎ−１＞本目の出力端子用パッド１２３と被測定チップ１２０の２本目の出力端子用パッド１２６をパッド間の短絡用パターン配線１２９により接続し、被測定チップ１１９の＜ｎ−２＞本目の出力端子用パッド１２４と被測定チップ１２０の３本目の出力端子用パッド１２７をパッド間の短絡用パターン配線１３０で接続する。このようにｎ本の出力端子用パッドを有する液晶駆動用半導体集積回路チップを計ｎ本の短絡用のパターン配線を用いて互いに対応する各出力端子用パッド間をそれぞれ接続する。
【００４６】
なお、２個の出力端子用パッド間の短絡用のパターン配線は、図２で示したような直線の配線の他、短絡する２個の出力端子用パッドの位置関係によっては図３で示したように、スクライブライン１２１上にスクライブライン１２１に沿った部分を有する、折れ曲がったパターン配線でもよい。
【００４７】
図４は本発明に係る液晶駆動用半導体集積回路における出力回路の構成図の一例を示す。ｎ本の出力端子を有する液晶駆動用半導体集積回路において出力端子用パッドは１本目の出力端子用パッド１４３からｎ本目の出力端子用パッド１４８まで合計ｎ本の出力端子用パッドが一列に配置されている。出力端子用パッドの配置は同一辺上に千鳥状に二列あるいは複数列に配置されていてもよい。計ｎ本の出力端子用パッドはそれぞれ対応する出力回路１４９〜１５４と接続されており、出力回路１４９〜１５４はそれぞれ対応する液晶パネル駆動用の信号を出力するものである。
【００４８】
出力回路１４９〜１５４は高抵抗出力（遮断）状態に任意に設定できるようなトライステートバッファ出力回路などで構成されていてもよい。また、トライステートバッファの高抵抗出力制御用信号を個々の被測定チップの入出力端子側に設けた専用の入力端子からの入力信号によって制御できるような構成を備え、例として被測定チップの入出力端子側に設けた専用の入力端子にＨＩＧＨレベルを入力した場合は出力回路１４９〜１５４が高抵抗出力状態になり、入出力端子側に設けた専用の入力端子にＬＯＷレベルを入力した場合は出力回路１４９〜１５４から液晶パネル駆動用の信号が出力されるような回路構成としてもよい。
【００４９】
図５は本発明に係る液晶駆動用半導体集積回路の各被測定チップの検査に使用されるプローブカードの針立て部の実施の第一形態における構成図の一例を示す。ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する被測定チップ６８と被測定チップ６９とは出力端子用パッドを配置した辺が互いに隣接するように配置されている。
【００５０】
プローブ針は被測定チップ６８の１本目の入出力端子用パッド用プローブ針７３からｍ本目の入出力端子用プローブ針７２までの計ｍ本、被測定チップ６９の１本目の入出力端子用パッド用プローブ針７４からｍ本目の入出力端子用プローブ針７５までの計ｍ本である。入出力端子用パッド用プローブ針７２〜７５が第二プローブ部である。
【００５１】
一方、出力端子用プローブ針は被測定チップ６９の出力端子用パッドに対してのみ針立てがおこなわれており、１本目の出力端子用プローブ針７０からｎ本目の出力端子用プローブ針７１までの計ｎ本のプローブ針によって構成される。出力端子用プローブ針７０〜７１が第一プローブ部である。
【００５２】
ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する被測定チップの２個同測用のプローブカードにおいて必要なプローブの総数は（２ｍ＋ｎ）本になる。被測定チップ６８と被測定チップ６９との出力端子用パッドは図１で示したように被測定チップ６８の１本目の出力端子用パッドと被測定チップ６９のｎ本目の出力端子用パッドとがパターン配線により互いに短絡されており、同様に被測定チップ６８の２本目の出力端子用パッドと被測定チップ６９の＜ｎ−１＞本目の出力端子用パッド、被測定チップ６８の３本目の出力端子用パッドと被測定チップ６９の＜ｎ−２＞本目の出力端子用パッドという具合に対応するｎ組のパッドがそれぞれ配線パターンで互いに短絡されている。
【００５３】
したがって、ｎ本の出力端子用プローブ７０〜７１は被測定チップ６９の出力端子用パッドにのみ針立てをおこなっているが被測定チップ６８の全出力端子用パッドにも接続されるため、被測定チップ６８の全出力信号を試験することができる。
【００５４】
図６は図５で示したプローブカードの断面図である。プローブカード基板８１の上部（各被測定チップ７６に対面した側とは反対側面）に補強板８０が取り付けられ、スペーサー７９、８０でプローブ針８２〜８４が固定される。被測定チップ７６には入出力端子用パッドにのみプローブ針の針立てがおこなわれており、また被測定チップ７７には入出力端子用パッドと出力端子用パッドの全てにプローブ針の針立てがおこなわれている。２個の被測定チップが隣接する辺にプローブ針の針立てが集中しないためにプローブ針の製造および修理、調整が容易になる上に、従来はプローブ針の本数が（２ｍ＋２ｎ）本必要だったが、（２ｍ＋ｎ）本に削減されるのでプローブカードの製造コストを低減することができる。
【００５５】
つまり、１００本の入出力端子用パッドおよび８００本の出力端子用パッドを有する液晶駆動用半導体集積回路においてプローブ針単価が１２００円のプローブ材料を使用し、プローブカード基板などのプローブ針以外の材料費用および製造費用が２０万円とした場合、２個同測用プローブカードの製造コストは２３６万円から１４０万円と大幅に低減される。
【００５６】
また、ウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても隣接する辺側のプローブ針の本数を少ないためにプローブ針に付着した異物の除去を容易におこなうことができる。
【００５７】
（実施の第二形態）
図７は本発明に係る液晶駆動用半導体集積回路チップの検査に使用されるプローブカードの針立て部における実施の第二形態における構成図の一例を示す。ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドをそれぞれ有する被測定チップ８５と被測定チップ８６とは出力端子用パッドを配置した辺が互いに隣接するように配置されている。
【００５８】
プローブ針は被測定チップ８５の１本目の入出力端子用パッド用プローブ針９２からｍ本目の入出力端子用プローブ針９１までの計ｍ本、被測定チップ８６の１本目の入出力端子用パッド用プローブ針９３からｍ本目の入出力端子用プローブ針９４までの計ｍ本、出力端子用プローブ針は被測定チップ８５と被測定チップ８６の出力端子用パッドに対して交互に針立てがおこなわれており、１本目の出力端子用プローブ針８７からｎ本目の出力端子用プローブ針９０までの計ｎ本のプローブ針によって構成され、ｍ本の入出力端子用パッドおよびｎ本の出力端子用パッドを有する被測定チップの２個同測用のプローブカードにおいて必要なプローブの総数は（２ｍ＋ｎ）本になる。
【００５９】
出力端子用パッドに対する針立てはパッドピッチの２倍の長さで実施されるため、狭パッドピッチ化に対して従来手法の約１／２倍のパッドピッチの半導体集積回路チップに対する針立てが可能となる。カンチレバー方式の従来のプローブカードにおいては２５μｍのパッドピッチまで対応可能であるが、本実施の形態では、出力端子用パッドは１パッド毎に交互に２個の被測定チップにプローブ針の針立て実施するために１２．５μｍのパッドピッチまでの狭パッドピッチの液晶駆動用半導体集積回路チップに対応可能となる。
【００６０】
２個の各被測定チップに対して１パッド毎に交互に針立てを実施するが、被測定チップ８５と被測定チップ８６とにおける各出力パッドは図１で示したように被測定チップ８５の１本目の出力端子用パッドと被測定チップ８６のｎ本目の出力端子用パッドがパターン配線により互いに短絡されており、同様に被測定チップ８５の２本目の出力端子用パッドと被測定チップ８６の＜ｎ−１＞本目の出力端子用パッド、被測定チップ８５の３本目の出力端子用パッドと被測定チップ８６の＜ｎ−２＞本目の出力端子用パッドという具合に対応するｎ組のパッドがそれぞれ配線パターンで短絡されている。このため、ｎ本の出力端子用プローブ８７〜９０は被測定チップ８５、８６の全出力端子用パッドに接続され、被測定チップ８５の全出力信号と被測定チップ８６の全出力信号を電気的に試験することができる。
【００６１】
図８は図７で示したプローブカードの断面図である。プローブカード基板１００の上部に補強板９９が取り付けられ、スペーサー９７、９８でプローブ針１０１〜１０４が固定される。被測定チップ９５および被測定チップ９６は入出力端子用パッドに関しては全てのパッドにプローブ針の針立てがおこなわれるのに対して、出力端子用パッドは２個の被測定チップ９５、９６に対し交互にプローブ針の針立てをおこなうために出力端子用パッドのプローブ針の多層構造数が半数に減少している。
【００６２】
よって、プローブカードのプローブ針の針立て段数を減少させることによりプローブカードの製造を容易にすることができる。また、実施の第一形態と同様に２個の被測定チップが隣接する辺にプローブ針の針立てが集中しないためにプローブ針の製造および修理、調整が容易になる上に、従来はプローブ針の本数が（２ｍ＋２ｎ）本必要だったが、本実施の形態においては、（２ｍ＋ｎ）本に低減することが可能なため、プローブカードコストを低減することができる。
【００６３】
すなわち、１００本の入出力端子および８００本の出力端子を有する液晶駆動用半導体集積回路においてプローブ針単価が１２００円の材料を使用し、プローブカード基板などのプローブ針以外の材料費用および製造費用が２０万円とした場合、２個同測用プローブカードのコストは２３６万円から１４０万円と大幅に低減される。
【００６４】
また、実施の第一形態と同様にウエハテスト工程における半導体集積回路チップの検査においてプローブカードのプローブ針が半導体集積回路チップのパッドに接触した際に半導体集積回路チップのパッドが削り取られることにより発生する異物がプローブカードのプローブ針に付着した場合においても互いに隣接する辺側のプローブ針の本数を少ないためにプローブ針に付着した異物の除去を容易におこなうことができる。
【００６５】
図５〜図８においては液晶駆動用半導体集積回路チップの検査に使用される２個同測用プローブカードを実施の各形態として説明したが、４個以上の同測用プローブカードに使用してもよい。図９は液晶駆動用半導体集積回路チップの４個同測時の実施の形態の一例を示す。被測定チップ１０５〜１０８において入出力端子用パッドには４個の被測定チップ１０５〜１０８の全パッドに対してプローブ針の針立てを実施しているが出力端子用パッドに関しては４個の被測定チップ１０５〜１０８のパッド数の１／２の本数の針立てのみを実施する。
【００６６】
以下、本発明に係る液晶駆動用半導体集積回路とプローブカードとを用いた２個同測の試験方法における実施手順を説明する。図１０は図１に示した各液晶駆動用半導体集積回路チップの出力回路部および出力端子用パッドの概略図である。図１１は図１に示した液晶駆動用半導体集積回路チップの２個同測を実施する場合の出力回路の機能試験のタイミングチャートである。図１２は図１に示した液晶駆動用半導体集積回路チップの２個同測を実施する場合の出力回路の機能試験におけるフローチャートである。
【００６７】
出力回路の機能試験をおこなう場合、被測定チップの出力信号が入力端子から入力された信号に対して正しく出力されているかどうかをＩＣテスタのディジタルコンパレータと呼ばれる論理比較器で判定して試験をおこなう。
【００６８】
各液晶駆動用半導体集積回路チップの出力回路に関する機能試験の手順として、最初に各液晶駆動用半導体集積回路チップである各被測定チップ１６５、１６６に対し電源をそれぞれ投入し、次に被測定チップ１６５の高抵抗制御用信号１６７および被測定チップ１６６の高抵抗制御用信号１６８をそれぞれＬＯＷレベルになるように個々の被測定チップ１６５、１６６の高抵抗制御用入力端子からの入力により設定する。２個の被測定チップ１６５、１６６の高抵抗制御用信号１６７、１６８をＬＯＷレベルに設定することで被測定チップ１６５の出力１６９〜１７４および被測定チップ１６６の出力１７５〜１８０は全て高抵抗出力状態になる。
【００６９】
次に、被測定チップ１６５の出力１６９〜１７４および被測定チップ１６６の出力１７５〜１８０を全て高抵抗出力に保持した状態の高抵抗出力期間で出力回路の機能試験に必要な被測定チップ１６５、１６６の内部状態設定をおこなう。内部状態設定は２個の被測定チップ１６５、１６６で同じ内部状態に設定するため、同時に設定をおこなうことができる（図１２に示すステップ１、以下、ステップをＳと略記する）。
【００７０】
続いて、出力回路の試験をおこなうための試験入力データを入出力端子用パッドから入力する。この場合も２個の被測定チップ１６５、１６６で同じ試験入力データを入力するため、２個の被測定チップ１６５、１６６で同時に入力を実施することができる。
【００７１】
プローブカードのプローブ針は図５および図７に示したようにパターン配線により短絡された２個の出力端子用パッドの内における片側の出力端子用パッドにのみ針立てがおこなわれているため合計ｎ本のプローブ針が出力端子用パッドに接触している。
【００７２】
出力回路の試験をおこなうための試験入力データを入力後、次に被測定チップ１６５の試験をおこなうため、被測定チップ１６５の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６７がＨＩＧＨレベルに設定される（Ｓ２）。
【００７３】
このとき、被測定チップ１６５の出力がアクティブとなり被測定チップ１６５からの出力信号＜１＞から出力信号＜ｎ＞までのｎ個の出力信号が出力端子用パッドからそれぞれ出力される。出力端子用パッドに接触しているｎ本のプローブカードのプローブ針は被測定チップ１６５のｎ個の出力信号をＩＣテスタ側に供給する。
【００７４】
ＩＣテスタは被測定チップ１６５の出力信号が正常に出力されているか否かをディジタルコンパレータで期待値データと比較することによって被測定チップ１６５の試験をおこない期待値データと出力信号の論理が一致していれば良品判定をおこない、一致していなければ不良品判定をおこなう（Ｓ３）。
【００７５】
被測定チップ１６５の試験完了後、被測定チップ１６５の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６７をＬＯＷレベルに設定し、被測定チップ１６５の出力を高抵抗出力状態にする。次に被測定チップ１６６の試験をおこなうために被測定チップ１６６の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６８をＨＩＧＨレベルに設定する（Ｓ２）。
【００７６】
このとき、被測定チップ１６６の出力がアクティブとなり被測定チップ１６６からの出力信号＜１＞から出力信号＜ｎ＞までのｎ個の出力信号が出力端子用パッドからそれぞれ出力される。出力端子用パッドに接触しているｎ本のプローブカードのプローブ針は被測定チップ１６６のｎ個の出力信号をＩＣテスタ側に供給する。
【００７７】
ＩＣテスタは被測定チップ１６６の出力が正常に出力されているか否かをディジタルコンパレータで期待値データと比較することによって被測定チップ１６６の試験をおこない期待値データと出力信号の論理が一致していれば良品判定をおこない、一致していなければ不良品判定をおこなう（Ｓ４）。
【００７８】
被測定チップ１６６の試験完了後、被測定チップ１６６の高抵抗制御用入力端子からの入力を切り替えて高抵抗制御用信号１６８をＬＯＷレベルに設定し、被測定チップ１６６の出力を高抵抗出力状態にする。
【００７９】
以上、図１２に示したフローチャートで示すように被測定チップ１６５と被測定チップ１６６の出力有効（イネーブル）期間を切り替えながら、２個の各被測定チップ１６５、１６６における出力回路の機能試験を連続して実施する。２個の各被測定チップ１６５、１６６の同測において出力回路を交互に試験するため、従来手法の２個同測と比較してテスト時間は増加する。
【００８０】
図１３は一般的な液晶駆動用半導体集積回路の試験項目の一覧表である。液晶駆動用半導体集積回路の試験において出力を有効とする必要のある試験項目は出力回路機能試験など一部の項目であり、他の試験項目に関しては出力を高抵抗出力状態にて試験をおこなうことができる。高抵抗出力状態で試験が可能な試験項目に関しては２個の被測定チップを完全な同時測定をおこなうことができる。また、液晶駆動用半導体集積回路の出力を有効にして試験をおこなう必要がある試験項目に関しても図１１に示す出力回路の機能試験のタイミングチャートで説明した２個の被測定チップの内部状態設定やデータ設定を２個の被測定チップで同時におこなうことができるため、出力を切り替えながら出力回路の機能試験を実施しても従来の２個同測ウエハテスト工程と比較してトータルの試験時間の１０％程度しか増加しない。
【産業上の利用可能性】
【００８１】
本発明の半導体集積回路は、その試験に用いるプローブカードのプローブ針の数を低減でき、また、各プローブ針の間隔も広くできるから、上記プローブカードのコストを軽減できて、上記試験に必要な試験費用も抑制できるから、液晶表示装置といった画像表示の分野に好適に利用できる。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る液晶駆動用半導体集積回路の概略図である。
【図２】本発明に係る液晶駆動用半導体集積回路の出力端子用パッドに関する一例の概略図である。
【図３】本発明に係る液晶駆動用半導体集積回路の出力端子用パッドに関する他の一例の概略図である。
【図４】本発明に係る液晶駆動用半導体集積回路の出力端子用パッドおよび出力回路における一例の概略図である。
【図５】本発明の実施の第一形態に係る液晶駆動用半導体集積回路のプローブカードの針立て部の概略図である。
【図６】図５に示した液晶駆動用半導体集積回路のプローブカードの断面図である。
【図７】本発明の実施の第二形態に係る液晶駆動用半導体集積回路のプローブカードの針立て部の概略図である。
【図８】図７に示した液晶駆動用半導体集積回路のプローブカードの断面図である。
【図９】図７に示した本発明の実施の第二形態に係る液晶駆動用半導体集積回路の４個同測用のプローブカードの針立て部の概略図である。
【図１０】本発明に係る液晶駆動用半導体集積回路の出力回路および出力端子用パッドに関する一例を示す概略図である。
【図１１】図１０に示した液晶駆動用半導体集積回路における機能試験を実施する場合の一例を示すタイミングチャートである。
【図１２】本発明に係る液晶駆動用半導体集積回路における出力回路機能試験を実施する場合の一例を示すフローチャートである。
【図１３】上記液晶駆動用半導体集積回路の主な試験項目の一覧表である。
【図１４】従来の液晶駆動用半導体集積回路の構成の一例を示す概略図である。
【図１５】図１４に示した液晶駆動用半導体集積回路のプローブカードの概略図である。
【図１６】図１４に示した液晶駆動用半導体集積回路の２個同測用のプローブカードの概略図である。
【図１７】図１６に示した液晶駆動用半導体集積回路の２個同測用のプローブカードの針立て部の概略図である。
【図１８】図１６に示した液晶駆動用半導体集積回路の２個同測用のプローブカードの断面図である。
【図１９】従来の液晶駆動用半導体集積回路における２個同測用のプローブカードの針立て部の短辺側を隣接させた場合の一例を示す概略図である。
【図２０】従来技術における液晶駆動用半導体集積回路のプローブカードの針立て部の概略図である。
【図２１】図２０に示した液晶駆動用半導体集積回路のプローブカードの断面図である。
【符号の説明】
【００８３】
１：液晶駆動用半導体集積回路
２：液晶駆動用半導体集積回路の１本目の入出力端子用パッド
３：液晶駆動用半導体集積回路の１本目の出力端子用パッド
４：液晶駆動用半導体集積回路のｍ本目の入出力端子用パッド
５：液晶駆動用半導体集積回路のｎ本目の出力端子用パッド
６：液晶駆動用半導体集積回路の液晶駆動用回路部
７：プローブカード基板
８：プローブカード補強板
９：プローブカードの開口部
１０：被測定チップ
１１：液晶駆動用半導体集積回路の１本目の出力端子用プローブ針
１２：液晶駆動用半導体集積回路のｎ本目の出力端子用プローブ針
１３：液晶駆動用半導体集積回路の１本目の入出力端子用プローブ針
１４：液晶駆動用半導体集積回路のｍ本目の入出力端子用プローブ針
１５：プローブカード基板
１６：プローブカード補強板
１７：プローブカードの開口部
１８：２個同測時の１個目の被測定チップ
１９：２個同測時の２個目の被測定チップ
２０：１個目の被測定チップの１本目の出力端子用プローブ針
２１：１個目の被測定チップのｎ本目の出力端子用プローブ針
２２：１個目の被測定チップの１本目の入出力端子用プローブ針
２３：１個目の被測定チップのｍ本目の入出力端子用プローブ針
２４：２個目の被測定チップの１本目の出力端子用プローブ針
２５：２個目の被測定チップのｎ本目の出力端子用プローブ針
２６：２個目の被測定チップの１本目の入出力端子用プローブ針
２７：２個目の被測定チップのｍ本目の入出力端子用プローブ針
２８：２個同測時の１個目の被測定チップ
２９：２個同測時の２個目の被測定チップ
３０：１個目の被測定チップの１本目の出力端子用プローブ針
３１：１個目の被測定チップのｎ本目の出力端子用プローブ針
３２：１個目の被測定チップの１本目の入出力端子用プローブ針
３３：１個目の被測定チップのｍ本目の入出力端子用プローブ針
３４：２個目の被測定チップの１本目の出力端子用プローブ針
３５：２個目の被測定チップのｎ本目の出力端子用プローブ針
３６：２個目の被測定チップの１本目の入出力端子用プローブ針
３７：２個目の被測定チップのｍ本目の入出力端子用プローブ針
３８：２個同測時の１個目の被測定チップ
３９：２個同測時の２個目の被測定チップ
４０〜４１：プローブカードのスペーサー
４２：プローブカード補強板
４３：プローブカード基板
４４：１個目の被測定チップの出力端子用プローブ針
４５：１個目の被測定チップの入出力端子用プローブ針
４６：２個目の被測定チップの出力端子用プローブ針
４７：２個目の被測定チップの入出力端子用プローブ針
４８：２個同測時の１個目の被測定チップ
４９：２個同測時の２個目の被測定チップ
５０：１個目の被測定チップの１本目の出力端子用プローブ針
５１：１個目の被測定チップのｎ本目の出力端子用プローブ針
５２：１個目の被測定チップの１本目の入出力端子用プローブ針
５３：１個目の被測定チップのｍ本目の入出力端子用プローブ針
５４：２個目の被測定チップのｎ本目の出力端子用プローブ針
５５：２個目の被測定チップの１本目の出力端子用プローブ針
５６：２個目の被測定チップのｍ本目の入出力端子用プローブ針
５７：２個目の被測定チップの１本目の入出力端子用プローブ針
５８：２個同測時の１個目の被測定チップ
５９：２個同測時の２個目の被測定チップ
６０〜６１：プローブカードのスペーサー
６２：プローブカード補強板
６３：プローブカード基板
６４：１個目の被測定チップの出力端子用プローブ針
６５：１個目の被測定チップの入出力端子用プローブ針
６６：２個目の被測定チップの入出力端子用プローブ針
６７：２個目の被測定チップの出力端子用プローブ針
６８：２個同測時の１個目の被測定チップ
６９：２個同測時の２個目の被測定チップ
７０：１個目の被測定チップのｎ本目の出力端子および２個目の被測定チップの１本目の出力端子で共用するプローブ針
７１：１個目の被測定チップの１本目の出力端子および２個目の被測定チップのｎ本目の出力端子で共用するプローブ針
７２：１個目の被測定チップのｍ本目の入出力端子用プローブ針
７３：１個目の被測定チップの１本目の入出力端子用プローブ針
７４：２個目の被測定チップの１本目の出力端子用プローブ針
７５：２個目の被測定チップのｍ本目の出力端子用プローブ針
７６：２個同測時の１個目の被測定チップ
７７：２個同測時の２個目の被測定チップ
７８〜７９：プローブカードのスペーサー
８０：プローブカード補強板
８１：プローブカード基板
８２：１個目の被測定チップの出力端子と２個目の被測定チップの出力端子で共用のプローブ針
８３：１個目の被測定チップの入出力端子用プローブ針
８４：２個目の被測定チップの入出力端子用プローブ針
８５：２個同測時の１個目の被測定チップ
８６：２個同測時の２個目の被測定チップ
８７：１個目の被測定チップのｎ本目の出力端子および２個目の被測定チップの１本目の出力端子で共用するプローブ針
８８：１個目の被測定チップの＜ｎ−１＞本目の出力端子および２個目の被測定チップの２本目の出力端子で共用するプローブ針
８９：１個目の被測定チップの２本目の出力端子および２個目の被測定チップの＜ｎ−１＞本目の出力端子で共用するプローブ針
９０：１個目の被測定チップの１本目の出力端子および２個目の被測定チップのｎ本目の出力端子で共用するプローブ針
９１：１個目の被測定チップのｍ本目の入出力端子用プローブ針
９２：１個目の被測定チップの１本目の入出力端子用プローブ針
９３：２個目の被測定チップの１本目の出力端子用プローブ針
９４：２個目の被測定チップのｍ本目の出力端子用プローブ針
９５：２個同測時の１個目の被測定チップ
９６：２個同測時の２個目の被測定チップ
９７〜９８：プローブカードのスペーサー
９９：プローブカード補強板
１００：プローブカード基板
１０１：１個目の被測定チップの入出力端子用プローブ針
１０２〜１０３：１個目の被測定チップの出力端子と２個目の被測定チップの出力端子で共用するプローブ針
１０４：２個目の被測定チップの入出力端子用プローブ針
１０５：４個同測時の１個目の被測定チップ
１０６：４個同測時の２個目の被測定チップ
１０７：４個同測時の３個目の被測定チップ
１０８：４個同測時の４個目の被測定チップ
１０９：２個同測時の１個目の被測定チップ
１１０：２個同測時の２個目の被測定チップ
１１１：１個目の被測定チップのｎ本目の出力端子用パッド
１１２：１個目の被測定チップの１本目の出力端子用パッド
１１３：１個目の被測定チップのｍ本目の入出力端子用パッド
１１４：１個目の被測定チップの１本目の入出力端子用パッド
１１５：２個目の被測定チップの１本目の出力端子用パッド
１１６：２個目の被測定チップのｎ本目の出力端子用パッド
１１７：２個目の被測定チップの１本目の入出力端子用パッド
１１８：２個目の被測定チップのｍ本目の入出力端子用パッド
１１９：２個同測時の１個目の被測定チップ
１２０：２個同測時の２個目の被測定チップ
１２１：スクライブライン
１２２：１個目の被測定チップのｎ本目の出力端子用パッド
１２３：１個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１２４：１個目の被測定チップの＜ｎ−２＞本目の出力端子用パッド
１２５：２個目の被測定チップの１本目の出力端子用パッド
１２６：２個目の被測定チップの２本目の出力端子用パッド
１２７：２個目の被測定チップの３本目の出力端子用パッド
１２８〜１３０：パッド短絡用配線
１３１：２個同測時の１個目の被測定チップ
１３２：２個同測時の２個目の被測定チップ
１３３：スクライブライン
１３４：１個目の被測定チップのｎ本目の出力端子用パッド
１３５：１個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１３６：１個目の被測定チップの＜ｎ−２＞本目の出力端子用パッド
１３７：２個目の被測定チップの１本目の出力端子用パッド
１３８：２個目の被測定チップの２本目の出力端子用パッド
１３９：２個目の被測定チップの３本目の出力端子用パッド
１４０〜１４２：パッド短絡用配線
１４３：１本目の出力端子用パッド
１４４：２本目の出力端子用パッド
１４５：３本目の出力端子用パッド
１４６：４本目の出力端子用パッド
１４７：＜ｎ−１＞本目の出力端子用パッド
１４８：ｎ本目の出力端子用パッド
１４９〜１５４：出力回路
１５５：２個同測時の１個目の被測定チップ
１５６：２個同測時の２個目の被測定チップ
１５７：１個目の被測定チップの１本目の入出力端子用プローブ針
１５８：１個目の被測定チップのｍ本目の入出力端子用プローブ針
１５９：２個目の被測定チップの１本目の入出力端子用プローブ針
１６０：２個目の被測定チップのｍ本目の入出力端子用プローブ針
１６１：１個目の被測定チップの１本目の出力端子用プローブ針
１６２：１個目の被測定チップのｎ本目の出力端子用プローブ針
１６３：２個目の被測定チップの１本目の出力端子用プローブ針
１６４：２個目の被測定チップのｎ本目の出力端子用プローブ針
１６５：２個同測時の１個目の被測定チップ
１６６：２個同測時の２個目の被測定チップ
１６７：１個目の被測定チップの出力を高抵抗状態とデータ出力状態とを切り替える信号
１６８：２個目の被測定チップの出力を高抵抗状態とデータ出力状態とを切り替える信号
１６９：１個目の被測定チップのｎ本目の出力端子用パッド
１７０：１個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１７１：１個目の被測定チップの＜ｎ−２＞本目の出力端子用パッド
１７２：１個目の被測定チップの＜ｎ−３＞本目の出力端子用パッド
１７３：１個目の被測定チップの２本目の出力端子用パッド
１７４：１個目の被測定チップの１本目の出力端子用パッド
１７５：２個目の被測定チップの１本目の出力端子用パッド
１７６：２個目の被測定チップの２本目の出力端子用パッド
１７７：２個目の被測定チップの３本目の出力端子用パッド
１７８：２個目の被測定チップの４本目の出力端子用パッド
１７９：２個目の被測定チップの＜ｎ−１＞本目の出力端子用パッド
１８０：２個目の被測定チップのｎ本目の出力端子用パッド
１９０：パターン配線
【特許請求の範囲】
【請求項１】
半導体ウエハ上で同時に試験される互いに出力端子側が隣り合うように対称配置された複数の半導体集積回路チップにおいて、
一方の半導体集積回路チップの個々の出力端子と、隣り合う他方の半導体集積回路チップの個々の出力端子とをそれぞれ短絡するパターン配線が設けられていることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記出力端子を高抵抗出力状態に任意にて制御できる制御機能部が設けられていることを特徴とする半導体集積回路。
【請求項３】
請求項１または２記載の半導体集積回路において、
前記パターン配線は、複数の半導体集積回路チップを個々に分断するための分断線を跨ぐように設けられていることを特徴とする半導体集積回路。
【請求項４】
請求項１ないし３の何れか１項に記載の半導体集積回路において、
前記複数の半導体集積回路チップは２個であることを特徴とする半導体集積回路。
【請求項５】
請求項１ないし４の何れか１項に記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、
複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては片方の半導体集積回路チップのみの全パッドに針立てをおこなうように第一プローブ部が設けられ、
隣接しない側の入出力パッドのみ両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴とするプローブカード。
【請求項６】
請求項１ないし４の何れか１項に記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、
複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドの内の片側のパッドのみに針立てをおこなうように第一プローブ部が設けられ、
隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴とするプローブカード。
【請求項７】
請求項１ないし４の何れか１項に記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、
複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドを交互に針立てをおこなうように第一プローブ部が設けられ、
隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴とするプローブカード。
【請求項８】
請求項１ないし４の何れか１項に記載の半導体集積回路に対し、請求項５ないし７の何れか１項に記載のプローブカードを用いて複数個同時測定を実施することを特徴とする半導体集積回路の試験方法。
【請求項１】
半導体ウエハ上で同時に試験される互いに出力端子側が隣り合うように対称配置された複数の半導体集積回路チップにおいて、
一方の半導体集積回路チップの個々の出力端子と、隣り合う他方の半導体集積回路チップの個々の出力端子とをそれぞれ短絡するパターン配線が設けられていることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記出力端子を高抵抗出力状態に任意にて制御できる制御機能部が設けられていることを特徴とする半導体集積回路。
【請求項３】
請求項１または２記載の半導体集積回路において、
前記パターン配線は、複数の半導体集積回路チップを個々に分断するための分断線を跨ぐように設けられていることを特徴とする半導体集積回路。
【請求項４】
請求項１ないし３の何れか１項に記載の半導体集積回路において、
前記複数の半導体集積回路チップは２個であることを特徴とする半導体集積回路。
【請求項５】
請求項１ないし４の何れか１項に記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、
複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては片方の半導体集積回路チップのみの全パッドに針立てをおこなうように第一プローブ部が設けられ、
隣接しない側の入出力パッドのみ両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴とするプローブカード。
【請求項６】
請求項１ないし４の何れか１項に記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、
複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドの内の片側のパッドのみに針立てをおこなうように第一プローブ部が設けられ、
隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴とするプローブカード。
【請求項７】
請求項１ないし４の何れか１項に記載の半導体集積回路における、複数の半導体集積回路チップを半導体ウエハ上で同時に試験するための同測用のプローブカードにおいて、
複数の半導体集積回路チップの隣接側の出力端子のパッドにおいては前記パターン配線により短絡されたパッドを交互に針立てをおこなうように第一プローブ部が設けられ、
隣接しない側の入出力パッドにおいては両方のチップの全パッドに針立てをおこなうように第二プローブ部が設けられていることを特徴とするプローブカード。
【請求項８】
請求項１ないし４の何れか１項に記載の半導体集積回路に対し、請求項５ないし７の何れか１項に記載のプローブカードを用いて複数個同時測定を実施することを特徴とする半導体集積回路の試験方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００６−１９６７１１（Ｐ２００６−１９６７１１Ａ）
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願番号】特願２００５−６８７３（Ｐ２００５−６８７３）
【出願日】平成１７年１月１３日（２００５．１．１３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願日】平成１７年１月１３日（２００５．１．１３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]