地絡保護を備えるハイサイドドライバ
【課題】ハイサイドドライバ用の費用効率の良い保護回路であって、必要コンポーネント数を最小限化し、ソフトウェア介入を必要としない保護回路の提供。
【解決手段】ハイサイドドライバ用保護回路は、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応じて出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、排他的ＯＲゲートの出力に応答してハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスとを含む。
【解決手段】ハイサイドドライバ用保護回路は、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応じて出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、排他的ＯＲゲートの出力に応答してハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイサイドドライバに関する。より詳細には、本発明は、ハイサイドドライバ用保護回路に関する。
【背景技術】
【０００２】
地絡時のハイサイドドライバの保護は、特に高電流アプリケーションにおいては非常に高額となり得る。システムおよび方法のなかには、ソフトウェアの介入が必要なものもあれば、完全に保護された高価なデバイスを利用するものもある。ある特定のシステムは、いくつかのコンポーネントをソフトウェア介入と組み合わせて、出力の地絡からドライバを保護する。ソフトウェアベースのシステムは、材料費および必要なコンポーネントの数の点でより高価であり、さらにマイクロコントローラを有さないシステム設計においては実現できない。代替として、いくつかのシステム設計は自己保護ドライバを含み、これは競合的な自動車分野において価格上の不利点を有する。
【０００３】
ハイサイドドライバ用の費用効率の良い保護回路であって、必要コンポーネント数を最小限化し、ソフトウェア介入を必要としない保護回路を有することが望ましい。
【発明の概要】
【０００４】
本発明と調和および一致して、驚くべきことに、ハイサイドドライバ用の費用効率の良い保護回路であって、必要コンポーネント数を最小限化し、ソフトウェア介入を必要としない保護回路が発見された。
【０００５】
一実施形態において、ハイサイドドライバ用保護回路は、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、排他的ＯＲゲートの出力に応答してハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスとを備える。
【０００６】
別の実施形態において、ハイサイドドライバは、第１のスイッチングデバイスおよび第２のスイッチングデバイスを含むドライバ回路であって、第１のスイッチングデバイスおよび第２のスイッチングデバイスは、連動してハイサイドドライバの電気出力を制御する、ドライバ回路と；保護回路であって、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、第１のスイッチングデバイスおよび第２のスイッチングデバイスのうちの少なくとも１つと電気的に連通し、排他的ＯＲゲートの出力に応答して該スイッチングデバイスのうちの少なくとも１つを制御するよう構成される、第３のスイッチングデバイスと、を含む保護回路とを備える。
【０００７】
さらなる実施形態において、ハイサイドドライバは、第１のトランジスタおよび第２のトランジスタを含むドライバ回路であって、第１のトランジスタおよび第２のトランジスタは、連動してハイサイドドライバの電気出力を制御する、ドライバ回路と；保護回路であって、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、第１のトランジスタおよび第２のトランジスタのうちの少なくとも１つと電気的に連通し、排他的ＯＲゲートの出力に応答してスイッチングデバイスのうちの少なくとも１つを制御するよう構成される、第３のトランジスタと、を含む保護回路とを備える。
上記は、本発明の他の利点と同様に、本発明の一実施形態による、負荷と電気的に連通したハイサイドドライブの概略ブロック図である付随する図面に照らして考慮すれば、以下の好ましい実施形態の詳細な説明から当業者には容易に明らかとなる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態による、負荷と電気的に連通したハイサイドドライブの概略ブロック図である。
【発明を実施するための形態】
【０００９】
以下の詳細な説明および添付の図面は、本発明の様々な実施形態を説明し例示している。説明および図面は、当業者が本発明を作製および使用することを可能とするのに役立ち、いかなる様式でも本発明の範囲を制限することを意図しない。
【００１０】
図を参照すると、本発明の実施形態によるハイサイドドライバ１０が示されている。図示されるように、ハイサイドドライバ１０は、負荷１４および保護回路１６と電気的に連通したドライバ回路１２を含む。しかしながら、ハイサイドドライバ１０は、所望により追加のコンポーネントを含んでもよいことが理解される。さらに、ハイサイドドライバ１０は、所望により、他のコンポーネント、システム、負荷、および電源と連通していてもよいことも理解される。
【００１１】
ドライバ回路１２は、電流を調整し、かつ電流を負荷１４に伝送するように構成される。負荷１４は、所望により、いかなるデバイス、コンポーネント、またはシステムであってもよいことが理解される。図示された実施形態において、ドライバ回路１２は、供給入力１８、第１のスイッチングデバイス２０、出力２２、第２のスイッチングデバイス２４、および制御入力２６を含む。図示されるように、ドライバ回路１２は、電流を制御するための複数の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と、負荷１４が誘導性である場合に第１のスイッチングデバイス２０を「ＯＦＦ」状態に切り替えることから生じる出力２２上の負電圧をクランプすることにより、第１のデバイス２０を保護するためのダイオードＤ１とをさらに含む。しかしながら、ドライバ回路１２は、所望により追加のコンポーネントおよびシステムを含んでもよいことが理解される。さらに、ドライバ回路１２は、所望により、他の回路、システムおよびコンポーネントと電気的に連通していてもよいことも理解される。
【００１２】
供給入力１８は、電気エネルギーのソース（図示せず）と電気的に連通している。供給入力１８は、供給電圧をドライバ回路１２および負荷１４への電流の選択的ソースに提供する。
【００１３】
第１のスイッチングデバイス２０は、電界効果トランジスタである。図示された実施形態において、第１のスイッチングデバイス２０は、トランジスタの技術分野における当業者に知られるようなゲート、ソースおよびドレインを有するｐチャネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）である。しかしながら、所望により、ドライバ回路１２における電流の流れを調整するために、他のトランジスタまたはスイッチが使用され得ることが理解される。図示された実施形態において、第１のスイッチングデバイス２０のソースは、供給入力１８と電気的に連通しており、ドレインは、ドライバ回路１２の出力２２と電気的に連通している。第１のスイッチングデバイス２０のゲートが接地され、供給電圧が正である場合、第１のスイッチングデバイス２０のゲート−ソース電圧は負であり、第１のスイッチングデバイス２０は「ＯＮ」に切り替えられ、これにより、第１のスイッチングデバイス２０を通ってドライバ回路１２の出力２２に電流が流れることが可能となる。第１のスイッチングデバイス２０のゲート−ソース電圧がゼロまたは正である場合、第１のスイッチングデバイス２０は「ＯＦＦ」であると言われ、実質的に第１のスイッチングデバイス２０を通して出力２２に電流は流れない。ソースからドレインへの電流の流れは、ゲート−ソースおよびドレイン−ソース間に印加される電圧に対する第１のスイッチングデバイス２０の特性曲線に依存する。さらに、第１のスイッチングデバイス２０は、所望によりいかなる特性曲線およびスイッチング時間を有してもよいことも理解される。
【００１４】
出力２２は、負荷１４に電気的に結合され、それにより負荷１４に電流を伝送するように構成される。図示されるように、出力２２は、供給入力１８と電気的に連通しており、第１のスイッチングデバイス２０は、供給入力１８と出力２２との間の電流の流れを制御するためにその間に配置される。所望により、追加のコンポーネントが出力２２と電気的に連通していてもよいことが理解される。
【００１５】
第２のスイッチングデバイス２４は、電界効果トランジスタである。図示された実施形態において、第２のスイッチングデバイス２４は、トランジスタの技術分野における当業者に知られるようなゲート、ソース、およびドレインを有するｎチャネルＭＯＳＦＥＴである。しかしながら、所望により、ドライバ回路１２における電流の流れを調整するために、他のトランジスタまたはスイッチが使用され得ることが理解される。図示された実施形態において、第２のスイッチングデバイス２４のゲートは、制御入力２６と電気的に連通しており、第２のスイッチングデバイス２４のソースは接地され、ドレインは第１のスイッチングデバイス２０のゲートと電気的に連通している。トランジスタの技術分野の当業者には理解されるように、第２のスイッチングデバイス２４のゲート−ソース電圧が正である場合、第２のトランジスタは「ＯＮ」であると言われ、第２のスイッチングデバイス２４を通って電流が流れることが可能となる。ゲート−ソース電圧が実質的にゼロまたは負である場合、第２のスイッチングデバイス２４は「ＯＦＦ」であると言われ、実質的に第２のスイッチングデバイス２４を通して電流は流れない。ドレインからソースへの電流の流れは、ゲート−ソースおよびドレイン−ソース間に印加される電圧に対する第２のスイッチングデバイス２４の特性曲線に依存する。さらに、第２のスイッチングデバイス２４は、所望によりいかなる特性曲線およびスイッチング時間を有してもよいことも理解される。
【００１６】
制御入力２６は、制御信号（図示せず）を受信するように構成される。制御入力２６は、制御信号を伝送するように構成されるいかなるデバイス、コンポーネント、またはシステムと電気的に連通していてもよいことが理解される。例えば、制御入力２６は、マイクロコントローラと電気的に連通していてもよく、該マイクロコントローラは制御信号を生成および伝送する。所望により、他のコントローラ、システム、およびデバイスが使用され得る。
【００１７】
保護回路１６は、排他的ＯＲゲート（ＸＯＲ）２８、フィルタ３０、および第３のスイッチングデバイス３２を含む。ＸＯＲゲート２８は、第１の入力ノード３４、第２の入力ノード３６、および出力ノード３８を含む。ＸＯＲゲート２８は、排他的論理和を実行するデジタル論理ゲートである。具体的には、入力ノード３４、３６のうちのただ１つのみが論理ＨＩＧＨ信号を受信する場合、論理ＨＩＧＨ信号が出力ノード３８上に存在する。入力ノード３４、３６の両方がＬＯＷまたは入力ノード３４、３６の両方がＨＩＧＨである場合、論理ＬＯＷ信号が出力ノード３８に伝送される。論理ＨＩＧＨ信号および論理ＬＯＷ信号により表される電圧レベルは、例えば閾値電圧等、ＸＯＲゲート２８の特定の電気特性に依存することが理解される。さらに、ＸＯＲゲート２８は、所望により、いかなる電気特性を有していてもよいことも理解される。
【００１８】
フィルタ３０は、ＸＯＲゲート２８の出力ノード３８、および第３のスイッチングデバイス３２と電気的に連通している。このように、フィルタ３０は、ＸＯＲゲート２８の出力ノード３８および第３のスイッチングデバイス３２に結合された信号線３９に沿う電圧および電流レベルに対する制御を提供する。ある特定の実施形態において、フィルタ３０は、ＸＯＲゲート２８の出力ノード３８に結合された信号線３９上に存在する伝導妨害を抑制するためのコンポーネントを含んでもよい。図示されるように、フィルタ３０は、複数の抵抗Ｒ７、Ｒ８およびコンデンサＣ１を含む。コンデンサＣ１は、抵抗Ｒ８と並列接続され、コンデンサＣ１および抵抗Ｒ８は、所定の遅延または有効「時定数」を定義するための所定の特性を有する。トランジスタの技術分野における当業者には理解され得るように、保護回路１６内のフィルタ３０は、第３のスイッチングデバイス３２の存在に起因して、理論的には時定数を有さない。具体的には、第３のスイッチングデバイス３２のベース−エミッタ接合は、出力ノード３８が約０．６Ｖを上回るのを妨げるダイオードを表す。しかしながら、抵抗Ｒ７、抵抗Ｒ８、およびコンデンサＣ１は、第３のスイッチングデバイス３２が第１のパルスの間オンになるのを防ぐための遅延または有効「時定数」を提供する。しかし、所望により、コンポーネントおよび電気的配列が使用され得ることが理解される。さらに、フィルタ３０は、所望によりいかなる遅延または有効「時定数」を有してもよいことも理解される。ある特定の実施形態において、フィルタ３０の遅延は、スイッチングデバイス２０、２４、３２の各々のスイッチング時間よりも大きい。
【００１９】
第３のスイッチングデバイス３２は、バイポーラ接合トランジスタ（ＢＪＴ）である。図示された実施形態において、第３のスイッチングデバイス３２は、トランジスタの技術分野における当業者に知られるようなベース、コレクタ、およびエミッタを有するＮＰＮ ＢＪＴである。第３のスイッチングデバイス３２のコレクタ電流は、活性領域においてはベース電流に比例し、かつベース電流により制御され（ＩC＝βＩB）、また飽和領域においてはコレクタ−エミッタ電圧（ＶCE）に大きく依存する。図示されるように、第３のスイッチングデバイス３２のベースは、ＸＯＲゲート２８の出力ノード３８と電気的に連通している。具体的には、第３のスイッチングデバイス３２のベースは、信号線３９に結合される。第３のスイッチングデバイス３２のエミッタは、接地に結合される。第３のスイッチングデバイス３２のコレクタは、第２のスイッチングデバイス２４のゲートと電気的に連通している。
【００２０】
使用中、ＸＯＲゲート２８の第１の入力ノード３４は、ドライバ回路１２の出力２２と電気的に連通し、第２の入力ノード３６は、制御入力２６と電気的に連通する。ＸＯＲゲート２８の入力ノード３４、３６での信号が共に論理ＨＩＧＨまたは共に論理ＬＯＷである場合、ＸＯＲゲート２８は、出力ノード３８に論理ＬＯＷを伝送し、第３のスイッチングデバイス３２は「ＯＦＦ」となる。出力ノード３４、３６の信号のうちのただ１つのみが論理ＨＩＧＨである場合、論理ＨＩＧＨ信号は、フィルタ３０を介してＸＯＲゲート２８の出力ノード３８に、また第３のスイッチングデバイス３２のベースに伝送される。高信号がベースに印加されると、第３のスイッチングデバイス３２は「ＯＮ」に切り替わり、第２のスイッチングデバイス２４のゲートは効果的に接地される。結果として、第２のスイッチングデバイス２４は「ＯＦＦ」に切り替わり、これにより正電圧が第１のスイッチングデバイス２０のゲートに印加され得るようになる。したがって、第１のスイッチングデバイス２０は「ＯＦＦ」に切り替わり、実質的にドライバ回路１２の供給入力１８から出力２２に電流が伝送されない。
【００２１】
本発明による保護回路１６は、ソフトウェアを介入させることなくハイサイドドライバ１０を地絡から保護するための手段を提供する。さらに、保護回路１６は、ハイサイドドライバ１０の地絡保護を達成するための必要コンポーネント数を最小限化する。
【００２２】
上記説明から、当業者は、本発明の本質的特性を容易に確定することができ、また、本発明の精神および範囲から逸脱することなく、本発明に変更および修正を加えて様々な用途および条件に適応させることができる。
【符号の説明】
【００２３】
１０ ハイサイドドライバ
１２ ドライバ回路
１４ 負荷
１６ 保護回路
１８ 供給入力
２０ 第１のスイッチングデバイス
２２ 出力
２４ 第２のスイッチングデバイス
２６ 制御入力
２８ 排他的ＯＲゲート
３０ フィルタ
３２ 第３のスイッチングデバイス
３４ 第１の入力ノード
３６ 第２の入力ノード
３８ 出力ノード
３９ 信号線
【技術分野】
【０００１】
本発明は、ハイサイドドライバに関する。より詳細には、本発明は、ハイサイドドライバ用保護回路に関する。
【背景技術】
【０００２】
地絡時のハイサイドドライバの保護は、特に高電流アプリケーションにおいては非常に高額となり得る。システムおよび方法のなかには、ソフトウェアの介入が必要なものもあれば、完全に保護された高価なデバイスを利用するものもある。ある特定のシステムは、いくつかのコンポーネントをソフトウェア介入と組み合わせて、出力の地絡からドライバを保護する。ソフトウェアベースのシステムは、材料費および必要なコンポーネントの数の点でより高価であり、さらにマイクロコントローラを有さないシステム設計においては実現できない。代替として、いくつかのシステム設計は自己保護ドライバを含み、これは競合的な自動車分野において価格上の不利点を有する。
【０００３】
ハイサイドドライバ用の費用効率の良い保護回路であって、必要コンポーネント数を最小限化し、ソフトウェア介入を必要としない保護回路を有することが望ましい。
【発明の概要】
【０００４】
本発明と調和および一致して、驚くべきことに、ハイサイドドライバ用の費用効率の良い保護回路であって、必要コンポーネント数を最小限化し、ソフトウェア介入を必要としない保護回路が発見された。
【０００５】
一実施形態において、ハイサイドドライバ用保護回路は、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、排他的ＯＲゲートの出力に応答してハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスとを備える。
【０００６】
別の実施形態において、ハイサイドドライバは、第１のスイッチングデバイスおよび第２のスイッチングデバイスを含むドライバ回路であって、第１のスイッチングデバイスおよび第２のスイッチングデバイスは、連動してハイサイドドライバの電気出力を制御する、ドライバ回路と；保護回路であって、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、第１のスイッチングデバイスおよび第２のスイッチングデバイスのうちの少なくとも１つと電気的に連通し、排他的ＯＲゲートの出力に応答して該スイッチングデバイスのうちの少なくとも１つを制御するよう構成される、第３のスイッチングデバイスと、を含む保護回路とを備える。
【０００７】
さらなる実施形態において、ハイサイドドライバは、第１のトランジスタおよび第２のトランジスタを含むドライバ回路であって、第１のトランジスタおよび第２のトランジスタは、連動してハイサイドドライバの電気出力を制御する、ドライバ回路と；保護回路であって、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、第１のトランジスタおよび第２のトランジスタのうちの少なくとも１つと電気的に連通し、排他的ＯＲゲートの出力に応答してスイッチングデバイスのうちの少なくとも１つを制御するよう構成される、第３のトランジスタと、を含む保護回路とを備える。
上記は、本発明の他の利点と同様に、本発明の一実施形態による、負荷と電気的に連通したハイサイドドライブの概略ブロック図である付随する図面に照らして考慮すれば、以下の好ましい実施形態の詳細な説明から当業者には容易に明らかとなる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態による、負荷と電気的に連通したハイサイドドライブの概略ブロック図である。
【発明を実施するための形態】
【０００９】
以下の詳細な説明および添付の図面は、本発明の様々な実施形態を説明し例示している。説明および図面は、当業者が本発明を作製および使用することを可能とするのに役立ち、いかなる様式でも本発明の範囲を制限することを意図しない。
【００１０】
図を参照すると、本発明の実施形態によるハイサイドドライバ１０が示されている。図示されるように、ハイサイドドライバ１０は、負荷１４および保護回路１６と電気的に連通したドライバ回路１２を含む。しかしながら、ハイサイドドライバ１０は、所望により追加のコンポーネントを含んでもよいことが理解される。さらに、ハイサイドドライバ１０は、所望により、他のコンポーネント、システム、負荷、および電源と連通していてもよいことも理解される。
【００１１】
ドライバ回路１２は、電流を調整し、かつ電流を負荷１４に伝送するように構成される。負荷１４は、所望により、いかなるデバイス、コンポーネント、またはシステムであってもよいことが理解される。図示された実施形態において、ドライバ回路１２は、供給入力１８、第１のスイッチングデバイス２０、出力２２、第２のスイッチングデバイス２４、および制御入力２６を含む。図示されるように、ドライバ回路１２は、電流を制御するための複数の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と、負荷１４が誘導性である場合に第１のスイッチングデバイス２０を「ＯＦＦ」状態に切り替えることから生じる出力２２上の負電圧をクランプすることにより、第１のデバイス２０を保護するためのダイオードＤ１とをさらに含む。しかしながら、ドライバ回路１２は、所望により追加のコンポーネントおよびシステムを含んでもよいことが理解される。さらに、ドライバ回路１２は、所望により、他の回路、システムおよびコンポーネントと電気的に連通していてもよいことも理解される。
【００１２】
供給入力１８は、電気エネルギーのソース（図示せず）と電気的に連通している。供給入力１８は、供給電圧をドライバ回路１２および負荷１４への電流の選択的ソースに提供する。
【００１３】
第１のスイッチングデバイス２０は、電界効果トランジスタである。図示された実施形態において、第１のスイッチングデバイス２０は、トランジスタの技術分野における当業者に知られるようなゲート、ソースおよびドレインを有するｐチャネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）である。しかしながら、所望により、ドライバ回路１２における電流の流れを調整するために、他のトランジスタまたはスイッチが使用され得ることが理解される。図示された実施形態において、第１のスイッチングデバイス２０のソースは、供給入力１８と電気的に連通しており、ドレインは、ドライバ回路１２の出力２２と電気的に連通している。第１のスイッチングデバイス２０のゲートが接地され、供給電圧が正である場合、第１のスイッチングデバイス２０のゲート−ソース電圧は負であり、第１のスイッチングデバイス２０は「ＯＮ」に切り替えられ、これにより、第１のスイッチングデバイス２０を通ってドライバ回路１２の出力２２に電流が流れることが可能となる。第１のスイッチングデバイス２０のゲート−ソース電圧がゼロまたは正である場合、第１のスイッチングデバイス２０は「ＯＦＦ」であると言われ、実質的に第１のスイッチングデバイス２０を通して出力２２に電流は流れない。ソースからドレインへの電流の流れは、ゲート−ソースおよびドレイン−ソース間に印加される電圧に対する第１のスイッチングデバイス２０の特性曲線に依存する。さらに、第１のスイッチングデバイス２０は、所望によりいかなる特性曲線およびスイッチング時間を有してもよいことも理解される。
【００１４】
出力２２は、負荷１４に電気的に結合され、それにより負荷１４に電流を伝送するように構成される。図示されるように、出力２２は、供給入力１８と電気的に連通しており、第１のスイッチングデバイス２０は、供給入力１８と出力２２との間の電流の流れを制御するためにその間に配置される。所望により、追加のコンポーネントが出力２２と電気的に連通していてもよいことが理解される。
【００１５】
第２のスイッチングデバイス２４は、電界効果トランジスタである。図示された実施形態において、第２のスイッチングデバイス２４は、トランジスタの技術分野における当業者に知られるようなゲート、ソース、およびドレインを有するｎチャネルＭＯＳＦＥＴである。しかしながら、所望により、ドライバ回路１２における電流の流れを調整するために、他のトランジスタまたはスイッチが使用され得ることが理解される。図示された実施形態において、第２のスイッチングデバイス２４のゲートは、制御入力２６と電気的に連通しており、第２のスイッチングデバイス２４のソースは接地され、ドレインは第１のスイッチングデバイス２０のゲートと電気的に連通している。トランジスタの技術分野の当業者には理解されるように、第２のスイッチングデバイス２４のゲート−ソース電圧が正である場合、第２のトランジスタは「ＯＮ」であると言われ、第２のスイッチングデバイス２４を通って電流が流れることが可能となる。ゲート−ソース電圧が実質的にゼロまたは負である場合、第２のスイッチングデバイス２４は「ＯＦＦ」であると言われ、実質的に第２のスイッチングデバイス２４を通して電流は流れない。ドレインからソースへの電流の流れは、ゲート−ソースおよびドレイン−ソース間に印加される電圧に対する第２のスイッチングデバイス２４の特性曲線に依存する。さらに、第２のスイッチングデバイス２４は、所望によりいかなる特性曲線およびスイッチング時間を有してもよいことも理解される。
【００１６】
制御入力２６は、制御信号（図示せず）を受信するように構成される。制御入力２６は、制御信号を伝送するように構成されるいかなるデバイス、コンポーネント、またはシステムと電気的に連通していてもよいことが理解される。例えば、制御入力２６は、マイクロコントローラと電気的に連通していてもよく、該マイクロコントローラは制御信号を生成および伝送する。所望により、他のコントローラ、システム、およびデバイスが使用され得る。
【００１７】
保護回路１６は、排他的ＯＲゲート（ＸＯＲ）２８、フィルタ３０、および第３のスイッチングデバイス３２を含む。ＸＯＲゲート２８は、第１の入力ノード３４、第２の入力ノード３６、および出力ノード３８を含む。ＸＯＲゲート２８は、排他的論理和を実行するデジタル論理ゲートである。具体的には、入力ノード３４、３６のうちのただ１つのみが論理ＨＩＧＨ信号を受信する場合、論理ＨＩＧＨ信号が出力ノード３８上に存在する。入力ノード３４、３６の両方がＬＯＷまたは入力ノード３４、３６の両方がＨＩＧＨである場合、論理ＬＯＷ信号が出力ノード３８に伝送される。論理ＨＩＧＨ信号および論理ＬＯＷ信号により表される電圧レベルは、例えば閾値電圧等、ＸＯＲゲート２８の特定の電気特性に依存することが理解される。さらに、ＸＯＲゲート２８は、所望により、いかなる電気特性を有していてもよいことも理解される。
【００１８】
フィルタ３０は、ＸＯＲゲート２８の出力ノード３８、および第３のスイッチングデバイス３２と電気的に連通している。このように、フィルタ３０は、ＸＯＲゲート２８の出力ノード３８および第３のスイッチングデバイス３２に結合された信号線３９に沿う電圧および電流レベルに対する制御を提供する。ある特定の実施形態において、フィルタ３０は、ＸＯＲゲート２８の出力ノード３８に結合された信号線３９上に存在する伝導妨害を抑制するためのコンポーネントを含んでもよい。図示されるように、フィルタ３０は、複数の抵抗Ｒ７、Ｒ８およびコンデンサＣ１を含む。コンデンサＣ１は、抵抗Ｒ８と並列接続され、コンデンサＣ１および抵抗Ｒ８は、所定の遅延または有効「時定数」を定義するための所定の特性を有する。トランジスタの技術分野における当業者には理解され得るように、保護回路１６内のフィルタ３０は、第３のスイッチングデバイス３２の存在に起因して、理論的には時定数を有さない。具体的には、第３のスイッチングデバイス３２のベース−エミッタ接合は、出力ノード３８が約０．６Ｖを上回るのを妨げるダイオードを表す。しかしながら、抵抗Ｒ７、抵抗Ｒ８、およびコンデンサＣ１は、第３のスイッチングデバイス３２が第１のパルスの間オンになるのを防ぐための遅延または有効「時定数」を提供する。しかし、所望により、コンポーネントおよび電気的配列が使用され得ることが理解される。さらに、フィルタ３０は、所望によりいかなる遅延または有効「時定数」を有してもよいことも理解される。ある特定の実施形態において、フィルタ３０の遅延は、スイッチングデバイス２０、２４、３２の各々のスイッチング時間よりも大きい。
【００１９】
第３のスイッチングデバイス３２は、バイポーラ接合トランジスタ（ＢＪＴ）である。図示された実施形態において、第３のスイッチングデバイス３２は、トランジスタの技術分野における当業者に知られるようなベース、コレクタ、およびエミッタを有するＮＰＮ ＢＪＴである。第３のスイッチングデバイス３２のコレクタ電流は、活性領域においてはベース電流に比例し、かつベース電流により制御され（ＩC＝βＩB）、また飽和領域においてはコレクタ−エミッタ電圧（ＶCE）に大きく依存する。図示されるように、第３のスイッチングデバイス３２のベースは、ＸＯＲゲート２８の出力ノード３８と電気的に連通している。具体的には、第３のスイッチングデバイス３２のベースは、信号線３９に結合される。第３のスイッチングデバイス３２のエミッタは、接地に結合される。第３のスイッチングデバイス３２のコレクタは、第２のスイッチングデバイス２４のゲートと電気的に連通している。
【００２０】
使用中、ＸＯＲゲート２８の第１の入力ノード３４は、ドライバ回路１２の出力２２と電気的に連通し、第２の入力ノード３６は、制御入力２６と電気的に連通する。ＸＯＲゲート２８の入力ノード３４、３６での信号が共に論理ＨＩＧＨまたは共に論理ＬＯＷである場合、ＸＯＲゲート２８は、出力ノード３８に論理ＬＯＷを伝送し、第３のスイッチングデバイス３２は「ＯＦＦ」となる。出力ノード３４、３６の信号のうちのただ１つのみが論理ＨＩＧＨである場合、論理ＨＩＧＨ信号は、フィルタ３０を介してＸＯＲゲート２８の出力ノード３８に、また第３のスイッチングデバイス３２のベースに伝送される。高信号がベースに印加されると、第３のスイッチングデバイス３２は「ＯＮ」に切り替わり、第２のスイッチングデバイス２４のゲートは効果的に接地される。結果として、第２のスイッチングデバイス２４は「ＯＦＦ」に切り替わり、これにより正電圧が第１のスイッチングデバイス２０のゲートに印加され得るようになる。したがって、第１のスイッチングデバイス２０は「ＯＦＦ」に切り替わり、実質的にドライバ回路１２の供給入力１８から出力２２に電流が伝送されない。
【００２１】
本発明による保護回路１６は、ソフトウェアを介入させることなくハイサイドドライバ１０を地絡から保護するための手段を提供する。さらに、保護回路１６は、ハイサイドドライバ１０の地絡保護を達成するための必要コンポーネント数を最小限化する。
【００２２】
上記説明から、当業者は、本発明の本質的特性を容易に確定することができ、また、本発明の精神および範囲から逸脱することなく、本発明に変更および修正を加えて様々な用途および条件に適応させることができる。
【符号の説明】
【００２３】
１０ ハイサイドドライバ
１２ ドライバ回路
１４ 負荷
１６ 保護回路
１８ 供給入力
２０ 第１のスイッチングデバイス
２２ 出力
２４ 第２のスイッチングデバイス
２６ 制御入力
２８ 排他的ＯＲゲート
３０ フィルタ
３２ 第３のスイッチングデバイス
３４ 第１の入力ノード
３６ 第２の入力ノード
３８ 出力ノード
３９ 信号線
【特許請求の範囲】
【請求項１】
ハイサイドドライバ用保護回路であって、
第１の入力および第２の入力を受信し、前記入力の各々を分析し、前記入力の前記分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、前記第１の入力は前記ハイサイドドライバの前記電力出力を表し、前記第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、
前記排他的ＯＲゲートの前記出力に応答して前記ハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスと、
を備えるハイサイドドライバ用保護回路。
【請求項２】
前記スイッチングデバイスは、所定のスイッチング時間を有するトランジスタである、請求項１に記載の保護回路。
【請求項３】
前記スイッチングデバイスは、電界効果トランジスタおよびバイポーラ接合トランジスタのうちの少なくとも１つである、請求項１に記載の保護回路。
【請求項４】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備える、請求項１に記載の保護回路。
【請求項５】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項４に記載の保護回路。
【請求項６】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備え、前記遅延は、前記スイッチングデバイスの前記スイッチング時間よりも大きい、請求項２に記載の保護回路。
【請求項７】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項６に記載の保護回路。
【請求項８】
ハイサイドドライバであって、
第１のスイッチングデバイスおよび第２のスイッチングデバイスを含むドライバ回路であって、前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスは、連動して前記ハイサイドドライバの電気出力を制御する、ドライバ回路と、
保護回路とを備え、
前記保護回路は、
第１の入力および第２の入力を受信し、前記入力の各々を分析し、前記入力の前記分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、前記第１の入力は前記ハイサイドドライバの前記電力出力を表し、前記第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、
前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスのうちの少なくとも１つと電気的に連通し、前記排他的ＯＲゲートの前記出力に応答して前記スイッチングデバイスのうちの前記少なくとも１つを制御するように構成される、第３のスイッチングデバイスと
を含む、ハイサイドドライバ。
【請求項９】
前記第１、第２、および第３のスイッチグデバイスのうちの少なくとも１つは、所定のスイッチング時間を有するトランジスタである、請求項８に記載のハイサイドドライバ。
【請求項１０】
前記第１、第２、および第３のスイッチングデバイスのうちの各々は、電界効果トランジスタおよびバイポーラ接合トランジスタのうちの少なくとも１つである、請求項８に記載のハイサイドドライバ。
【請求項１１】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備える、請求項８に記載のハイサイドドライバ。
【請求項１２】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項１１に記載のハイサイドドライバ。
【請求項１３】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備え、前記遅延は、前記第１、第２および第３のスイッチングデバイスのうちの前記少なくとも１つの前記スイッチング時間よりも大きい、請求項９に記載のハイサイドドライバ。
【請求項１４】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項１３に記載のハイサイドドライバ。
【請求項１５】
ハイサイドドライバであって、
第１のトランジスタおよび第２のトランジスタを含むドライバ回路であって、前記第１のトランジスタおよび前記第２のトランジスタは、連動して前記ハイサイドドライバの電気出力を制御する、ドライバ回路と、
保護回路とを備え、
前記保護回路は、
第１の入力および第２の入力を受信し、前記入力の各々を分析し、前記入力の前記分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、前記第１の入力は前記ハイサイドドライバの前記電力出力を表し、前記第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、
前記第１のトランジスタおよび前記第２のトランジスタのうちの少なくとも１つと電気的に連通し、前記排他的ＯＲゲートの前記出力に応答して前記スイッチングデバイスのうちの前記少なくとも１つを制御するように構成される、第３のトランジスタと
を含む、ハイサイドドライバ。
【請求項１６】
前記第１のトランジスタは電界効果トランジスタであり、前記第２のトランジスタは電界効果トランジスタであり、前記第３のトランジスタはバイポーラ接合トランジスタである、請求項１５に記載のハイサイドドライバ。
【請求項１７】
前記第１、第２、および第３のトランジスタは、
前記第１のトランジスタのソースが前記ハイサイドドライバの供給入力に結合され、前記第１のトランジスタのドレインが前記ハイサイドドライバの出力に結合される電気的構成、
前記第２のトランジスタのソースが接地に結合され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに結合される電気的構成、および
前記第３のトランジスタのコレクタが前記第２のトランジスタの前記ゲートに結合され、前記第３のトランジスタのエミッタが接地に結合され、前記第３のトランジスタのベースが前記排他的ＯＲゲートの前記出力ノードに結合される電気的構成
を有する、請求項１６に記載のハイサイドドライバ。
【請求項１８】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備える、請求項１５に記載のハイサイドドライバ。
【請求項１９】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項１８に記載のハイサイドドライバ。
【請求項２０】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備え、前記遅延は、前記第１、第２および第３のトランジスタのうちの少なくとも１つのスイッチング時間よりも大きい、請求項１７に記載のハイサイドドライバ。
【請求項１】
ハイサイドドライバ用保護回路であって、
第１の入力および第２の入力を受信し、前記入力の各々を分析し、前記入力の前記分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、前記第１の入力は前記ハイサイドドライバの前記電力出力を表し、前記第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、
前記排他的ＯＲゲートの前記出力に応答して前記ハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスと、
を備えるハイサイドドライバ用保護回路。
【請求項２】
前記スイッチングデバイスは、所定のスイッチング時間を有するトランジスタである、請求項１に記載の保護回路。
【請求項３】
前記スイッチングデバイスは、電界効果トランジスタおよびバイポーラ接合トランジスタのうちの少なくとも１つである、請求項１に記載の保護回路。
【請求項４】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備える、請求項１に記載の保護回路。
【請求項５】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項４に記載の保護回路。
【請求項６】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備え、前記遅延は、前記スイッチングデバイスの前記スイッチング時間よりも大きい、請求項２に記載の保護回路。
【請求項７】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項６に記載の保護回路。
【請求項８】
ハイサイドドライバであって、
第１のスイッチングデバイスおよび第２のスイッチングデバイスを含むドライバ回路であって、前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスは、連動して前記ハイサイドドライバの電気出力を制御する、ドライバ回路と、
保護回路とを備え、
前記保護回路は、
第１の入力および第２の入力を受信し、前記入力の各々を分析し、前記入力の前記分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、前記第１の入力は前記ハイサイドドライバの前記電力出力を表し、前記第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、
前記第１のスイッチングデバイスおよび前記第２のスイッチングデバイスのうちの少なくとも１つと電気的に連通し、前記排他的ＯＲゲートの前記出力に応答して前記スイッチングデバイスのうちの前記少なくとも１つを制御するように構成される、第３のスイッチングデバイスと
を含む、ハイサイドドライバ。
【請求項９】
前記第１、第２、および第３のスイッチグデバイスのうちの少なくとも１つは、所定のスイッチング時間を有するトランジスタである、請求項８に記載のハイサイドドライバ。
【請求項１０】
前記第１、第２、および第３のスイッチングデバイスのうちの各々は、電界効果トランジスタおよびバイポーラ接合トランジスタのうちの少なくとも１つである、請求項８に記載のハイサイドドライバ。
【請求項１１】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備える、請求項８に記載のハイサイドドライバ。
【請求項１２】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項１１に記載のハイサイドドライバ。
【請求項１３】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備え、前記遅延は、前記第１、第２および第３のスイッチングデバイスのうちの前記少なくとも１つの前記スイッチング時間よりも大きい、請求項９に記載のハイサイドドライバ。
【請求項１４】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項１３に記載のハイサイドドライバ。
【請求項１５】
ハイサイドドライバであって、
第１のトランジスタおよび第２のトランジスタを含むドライバ回路であって、前記第１のトランジスタおよび前記第２のトランジスタは、連動して前記ハイサイドドライバの電気出力を制御する、ドライバ回路と、
保護回路とを備え、
前記保護回路は、
第１の入力および第２の入力を受信し、前記入力の各々を分析し、前記入力の前記分析に応答して出力を伝送するように構成される排他的ＯＲゲートであって、前記第１の入力は前記ハイサイドドライバの前記電力出力を表し、前記第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、
前記第１のトランジスタおよび前記第２のトランジスタのうちの少なくとも１つと電気的に連通し、前記排他的ＯＲゲートの前記出力に応答して前記スイッチングデバイスのうちの前記少なくとも１つを制御するように構成される、第３のトランジスタと
を含む、ハイサイドドライバ。
【請求項１６】
前記第１のトランジスタは電界効果トランジスタであり、前記第２のトランジスタは電界効果トランジスタであり、前記第３のトランジスタはバイポーラ接合トランジスタである、請求項１５に記載のハイサイドドライバ。
【請求項１７】
前記第１、第２、および第３のトランジスタは、
前記第１のトランジスタのソースが前記ハイサイドドライバの供給入力に結合され、前記第１のトランジスタのドレインが前記ハイサイドドライバの出力に結合される電気的構成、
前記第２のトランジスタのソースが接地に結合され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに結合される電気的構成、および
前記第３のトランジスタのコレクタが前記第２のトランジスタの前記ゲートに結合され、前記第３のトランジスタのエミッタが接地に結合され、前記第３のトランジスタのベースが前記排他的ＯＲゲートの前記出力ノードに結合される電気的構成
を有する、請求項１６に記載のハイサイドドライバ。
【請求項１８】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備える、請求項１５に記載のハイサイドドライバ。
【請求項１９】
前記フィルタは、コンデンサおよび抵抗のうちの少なくとも１つを含む、請求項１８に記載のハイサイドドライバ。
【請求項２０】
前記排他的ＯＲゲートの前記出力を調整するための所定の遅延を有するフィルタをさらに備え、前記遅延は、前記第１、第２および第３のトランジスタのうちの少なくとも１つのスイッチング時間よりも大きい、請求項１７に記載のハイサイドドライバ。
【図１】
【公開番号】特開２０１０−９８７４０（Ｐ２０１０−９８７４０Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００９−２３９４７８（Ｐ２００９−２３９４７８）
【出願日】平成２１年１０月１６日（２００９．１０．１６）
【出願人】（５０５４５０７５５）ビステオン グローバル テクノロジーズ インコーポレイテッド (140)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２１年１０月１６日（２００９．１０．１６）
【出願人】（５０５４５０７５５）ビステオン グローバル テクノロジーズ インコーポレイテッド (140)
【Ｆターム（参考）】
[ Back to top ]