均一な膜を備えたＭＥＭＳデバイス及びその製造方法
【課題】均一な膜を備えたＭＥＭＳデバイスを提供する。
【解決手段】膜によって覆われる凹部を有するＭＥＭＳベースデバイスに関する。凹部の上の膜は、高均一性のエピタキシャル層である層のスタックによって形成されているため、非常に均一である。ハンドル層等のスタックの不要な層は、所望の厚さの膜を達成するために、デバイスの完成前に除去される。
【解決手段】膜によって覆われる凹部を有するＭＥＭＳベースデバイスに関する。凹部の上の膜は、高均一性のエピタキシャル層である層のスタックによって形成されているため、非常に均一である。ハンドル層等のスタックの不要な層は、所望の厚さの膜を達成するために、デバイスの完成前に除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細加工デバイス及び微細加工デバイスを製造する方法に関する。
【背景技術】
【０００２】
微小電気機械素子（Micro Electro Mechanical Systems: MEMS）は電気部品を有しており、そこでは、電気信号がＭＥＭＳベースデバイスの各構造を駆動するか、又はそうした各構造の運動によって電気信号が生成される。多くの種類のＭＥＭＳベースデバイスでは、半導体基板に、従来の半導体処理技法を用いて機械構造が形成されている。ＭＥＭＳベースデバイスは、単一構造を有することも複数構造を有することも可能である。
【０００３】
ＭＥＭＳベースデバイスの一実施態様は、チャンバが形成されている本体と、本体の外面に形成される圧電アクチュエータと、を有している。圧電アクチュエータは、セラミック等の圧電材料からなる層と圧電材料を挟装する電極等の導電素子とを有している。圧電アクチュエータの電極は、圧電材料に電圧を印加することができ、又は圧電材料が変形した場合に発生する電圧を伝達することができる。
【０００４】
圧電アクチュエータを備えるＭＥＭＳベースデバイスの一種は、インクジェットプリンタ等の流体吐出デバイスである。インクジェットプリンタは、通常、インク供給部からインク液滴が吐出されるノズル開口部までのインク流路を有している。インク液滴の吐出は、インク流路内のインクをアクチュエータによって加圧することによって制御され、アクチュエータは、例えば圧電変位素子、サーマルバブルジェット発生素子又は静電変位素子であり得る。通常のプリントヘッドは、複数のインク流路とそれに対応するノズル開口部と関連するアクチュエータとの列を備え、各ノズル開口部からの液滴吐出を独立して制御することができる。ドロップ・オン・デマンド式のプリントヘッドでは、プリントヘッド及びプリント対象となる基板が互いに対して移動するにつれて、各アクチュエータが、画像の所定の画素位置に液滴を選択的に吐出するように駆動される。高性能プリントヘッドでは、ノズル開口部は、直径が５０μｍ以下であることが可能であり、それらを、１００〜３００ノズル／インチのピッチで離間することができ、解像度が１００ｄｐｉ〜３０００ｄｐｉ以上であり、液滴サイズが約１〜７０ピコリットル（ｐｌ）以下である。液滴吐出頻度は、１０ｋＨｚ以上であり得る。
【０００５】
Ｈｏｉｓｉｇｔｏｎらの特許文献１は、半導体プリントヘッド本体及び圧電アクチュエータを有するプリントヘッドを開示している。プリントヘッド本体はシリコン製であり、インク室を画成するようにエッチングされている。ノズル開口部は、シリコン本体に取り付けられている別個のノズルプレートによって画成されている。圧電アクチュエータは、圧電材料の層を有しており、それは、印加電圧に応じて形状が変化、即ち撓曲する。圧電層の撓曲により、インク流路に沿って位置するポンプ室内のインクが加圧される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５，２６５，３１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
プリント精度は、ヘッド内のノズル及びプリンタの複数のヘッドのノズルによって吐出される液滴のサイズ、速度及び均一性を含む、複数の要因によって影響を受ける。そして、液滴サイズ及び液滴速度の均一性は、インク流路の寸法の均一性、音響干渉の影響、インク流路内の汚染及びアクチュエータの作動の均一性等の要因によって影響を受ける。プリントヘッド内の各構造が全て非常に均一に動作することが望ましい場合がある。こうした均一性を達成するための一方法は、各構造体が非常に均一な要素を確実に有するようにすることである。
【課題を解決するための手段】
【０００８】
一態様では、微細加工デバイスを製造する方法は、エピタキシャル成長したシリコンスタックを、凹部を有する基板の第１面に接合して、凹部を覆ってチャンバを形成するステップであって、シリコンスタックがエッチストップ層及びハンドル層を有し、エッチストップ層が第１面とハンドル層との間にある、ステップと、シリコンスタックからハンドル層を除去することにより、チャンバの上に膜を形成するステップと、を含む。除去するステップはエッチングを含み、膜はエッチストップ層を含む。
【０００９】
実施態様は、以下の特徴のうちの一つ又は複数を含むことができる。シリコンスタックは、第１面とエッチストップ層との間にデバイス層を更に有することができる。シリコンスタックからエッチストップ層を除去して、膜を形成することができる。デバイス層及びエッチストップ層を、異なるようにドープすることができ、例えば、デバイス層がＮ型層であってもよく、エッチストップ層はＰ＋＋型層であってもよい。エッチストップ層及びハンドル層を、異なるようにドープすることができ、例えば、ハンドル層はＮ型層であってもよく、エッチストップ層はＰ＋＋型層であってもよい。基板の第１面に、凹部を形成することができる。シリコンスタックからハンドル層を除去するステップは、ハンドル層をウェットエッチングすることを含んでもよい。膜は、Ｐ＋＋型層を含むことができ、例えば、Ｐ＋＋型層はホウ素・ゲルマニウム共ドープされている。膜の厚さは、１５μｍ未満、例えば１０μｍ未満、例えば５μｍ未満、更に例えば１μｍ未満であってもよい。膜の厚さの標準偏差は、０．１２μｍ以下であることが可能である。デバイス全体にわたって複数の凹部の上に膜を形成することができ、膜の厚さの変動は、複数の凹部間で０．３μｍ以下とすることができる。
【００１０】
別の態様では、微細加工デバイスは、複数の凹部を有する基板と、１５μｍ未満の厚さの単結晶シリコン膜であって、基板の複数の凹部が膜によって少なくとも部分的に覆われるように基板に接合される、膜と、その膜上に形成される圧電構造体と、を有する。膜は複数の凹部にわたって厚さの変動が０．３μｍ以下である均一性を有し、膜と本体との間の界面にシリコン以外の材料が実質的になく、圧電構造体は、第１導電層及び圧電材料を有する。
【００１１】
実施態様は、以下の特徴のうちの一つ又は複数を含むことができる。膜はＰ＋＋型層であってもＮ型層であってもよく、例えばＰ＋＋型層である。圧電構造体は、膜に直接接触することができる。
【００１２】
別の態様では、微細加工デバイスは、複数の凹部を有する基板と、１５μｍ未満の厚さの単結晶シリコン膜であって、基板の凹部が膜によって少なくとも部分的に覆われるように基板に接合される、膜と、その膜上に形成される圧電構造体と、を有する。膜と本体との間の界面に、シリコン以外の材料が実質的になく、膜は、Ｐ＋＋型層又はＮ型層であり、圧電構造体は、第１導電層及び圧電材料を含む。
【００１３】
本発明のあり得る利点は、以下のうちのいずれも含まないか、一つ又は複数を含むことができる。アクチュエータの非常に均一なアクチュエータ膜を、モジュール基板の上部に形成し又は接合することができる。シリコン基板を、モジュール基板の上に接合した後、所望の厚さまで研削してアクチュエータ膜を形成することができる。或いは、アクチュエータ膜を、モジュール基板上にエピタキシャル形成されたシリコン層のスタック（「ＥＰＩスタック」）を接合することによって形成することができる。所望の厚さのシリコン層を有するＥＰＩスタックをモジュール基板上に接合することで、ＳＯＩ（Silicon-On-Insulator）ウエハを用いて膜層を形成する場合に使用され得るような、研削技法又は研削及びエッチングの組合せを含む技法によるよりも、厚さが均一な膜を形成することができる。ＥＰＩ基板の膜層の厚さは、各基板にわたり、かつ複数の基板間でも非常に均一であり得る。したがって、製造されるデバイスは、デバイス全体にわたって非常に均一な膜を有することができる。厚さが均一な薄膜は、液滴サイズの均一性を向上させることができるため、有利である。研削技法を用いる代りにＥＰＩスタックをモジュール基板に接合する場合、プリントヘッド全体にわたって膜の厚さの均一性を向上させることができる。
【００１４】
本発明の一つ又は複数の実施形態の詳細を、添付図面及び以下の説明において示す。本発明の他の特徴、目的及び利点は、説明及び図面から、かつ特許請求の範囲から明らかとなろう。
【図面の簡単な説明】
【００１５】
【図１Ａ】九つのプリントヘッドユニットを有するインクジェットプリントヘッドの斜視図である。
【図１Ｂ】図１Ａに示すプリントヘッドユニット内に含まれるプリントヘッドモジュールの断面組立図である。
【図２】プリントヘッドモジュール本体の製法を示すフローチャートである。
【図３】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図４】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図５】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図６】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図７】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図８】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【００１６】
それぞれの図面における同様の参照符号は同様の要素を示す。
【発明を実施するための形態】
【００１７】
ここで、微細加工デバイス及び微細加工デバイスを製造する方法について説明する。微細加工デバイスは、インクジェットプリントヘッド等の、空洞の上に薄膜を備えたＭＥＭＳベースデバイスであり得る。
【００１８】
ＭＥＭＳベースデバイスを製造する一方法は、基板の第１面をエッチングして少なくとも一つのエッチング構造を形成することを含む。基板の第１面にシリコンスタックを接合することにより、第１面上のエッチング構造が覆われてチャンバが形成される。シリコンスタックは、シリコン層とハンドル層とを有している。接合により、基板の第１面とシリコン層との間にシリコン−シリコン接合が形成される。ハンドル層をシリコンスタックから除去することにより、チャンバの上にシリコン層を有する膜が形成される。この膜に圧電アクチュエータを接合することができる。
【００１９】
シリコンスタックは、エピタキシャル形成された単結晶シリコン層のスタック（「ＥＰＩスタック」）であってもよく、そこでは、層のうちの一つがハンドル層であり、層のうちのもう一つがシリコン薄膜層であり、シリコン薄膜層の厚さは０．１μｍ〜５０μｍ、例えば９μｍ〜２０μｍ、更に例えば１５μｍである。ハンドル層もまたシリコンから形成されるが、二つの層のドーピング特性や電気特性等の特性は互いに異なることが可能である。エピタキシャル堆積では、堆積したシリコンは、その下にあるウエハのシリコン格子と同じ格子構造及び配向を有している。しかしながら、エピタキシャルプロセスにより、境界が非常に明確な異なるドーピング（Ｐ＋＋からＮ−−）の複数のシリコン層の形成が可能となる。標準的なＫＯＨ化学エッチングにおけるエッチング速度はドーピングレベルによって決まるので、Ｐ＋＋及びＮ−又は他の低濃度ドープ層を並置することにより、優れたエッチストップ（選択比１：１０〜１：１００）を形成することができる。高い成膜均一性、明確なドーピング境界及び優れた選択比の組合せにより、隣接する層から効率的に分離することができる均一な層を形成する方法がもたらされる。ＥＰＩスタックはまた、追加のシリコン層を有することもできる。シリコン本体に接合されたシリコンの薄膜は、ＥＰＩスタックのハンドル層を除去することによって形成される。ＥＰＩスタックのシリコン層は非常に均一であり得るため、ＥＰＩスタックで形成される膜もまた非常に均一であり得る。
【００２０】
特定の実施形態では、ＭＥＭＳベースデバイスはインクジェットプリントヘッドであり得る。インクジェットプリンタは、通常、インク供給部からインク液滴が吐出されるノズル開口部までのインク流路を有している。インク液滴の吐出は、圧電アクチュエータ等のアクチュエータによりインク流路内のインクを加圧することによって制御される。通常のプリントヘッドは、複数のインク流路とそれに対応するノズル開口部と関連するアクチュエータとの列を備え、各ノズル開口部からの液滴吐出を独立して制御することができる。
【００２１】
＜プリントヘッドの構造＞
図１Ａにおいて、インクジェットプリントヘッドアセンブリ１００はプリントヘッドユニット１０２を有しており、それらは、画像がプリントされる一枚のシートの全体又は一部にわたるように、枠１０３に保持されている。プリントヘッド１００及びシートが相対的に（矢印方向に）移動する際に、プリントヘッドユニット１０２からインクを選択的に噴射することにより、画像をプリントすることができる。図１Ａの実施形態では、例えば１２インチ以上の幅にわたるプリントヘッドユニット１０２の三つのセットを示す。各セットは、プリントヘッドとシートとの間の相対移動の方向に沿って、複数、例えば三つのプリントヘッドユニットを有している。それらユニットを、解像度及び／又はプリント速度を向上させるためにノズル開口部をずらすように配置することができる。或いは、又は更に、各セットの各プリントヘッドユニットに、種類又は色の異なるインクを供給することができる。この構成を、プリントヘッドによるシートの単一パスでシートの全幅にわたってカラープリントするために使用することができる。
【００２２】
＜モジュール基板＞
各プリントヘッドユニット１０２内には、ハウジング１０１内に格納されたプリントヘッドモジュール１０５（図１Ｂ）がある。簡単のために、プリントヘッドモジュールの一つの吐出構造のみを示している。プリントヘッドモジュールは、インクの液滴を制御可能に吐出することができる。
【００２３】
図１Ｂにおいて、プリントヘッドモジュール１０５は、モジュール基板１０６及び圧電アクチュエータ構造体１０７を有している。モジュール基板１０６の表面１０８は、インク液滴が吐出される少なくとも一つのノズル１０９を有している。モジュール基板１０６の裏面１１０は、圧電アクチュエータ構造体１０７に固定されている。
【００２４】
プリントヘッドモジュール１０５は、平行四辺形状、例えば長方形状又は台形状の薄板であってもよいが、そのように限定されない。一実施態様では、プリントヘッドモジュール１０５は、約３０ｍｍ〜７０ｍｍの長さ、約４ｍｍ〜１２ｍｍの幅、及び４００μｍ〜１０００μｍの厚さを有し、例えば１５ｍｍの長さ、１５ｍｍの幅及び６５０μｍの厚さを有する。プリントヘッドモジュールの寸法を、例えば流路がエッチングされる半導体基板内で変えることができる。例えば、モジュールの幅及び長さは１０ｃｍ以上であってもよい。
【００２５】
＜アクチュエータ＞
圧電アクチュエータ構造体１０７は、アクチュエータ膜１１１、接地電極層１１２、圧電層１１３及び駆動電極層１１４を有している。圧電層１１３は、厚さが約５０μｍ以下、例えば２５μｍ〜１μｍ、又は約８μｍ〜１８μｍである、圧電材料の薄膜である。圧電層１１３を、高密度、低空隙率及び高圧電定数等、望ましい特性を有する圧電材料から構成することができる。好適なアクチュエータについては、参照により本明細書に援用される、２００５年５月１２日に公開された米国特許出願公開第２００５／００９９４６７号明細書に記載されている。
【００２６】
一方の側に接地電極層１１２がある圧電層１１３は、アクチュエータ膜１１１に固定されている。アクチュエータ膜１１１は、シリコンであってもよく、圧電層の作動によってアクチュエータ膜１１１の屈曲又は撓曲がもたらされるように選択された伸縮性を有している。印加電圧に応じて、圧電層１１３は形状が変化、即ち撓曲する。圧電層１１３の撓曲により、流路１１６に沿って位置するポンプ室１１５内のインクが加圧される。アクチュエータ膜の厚さ均一性がモジュール全体にわたって高い場合、各アクチュエータに同様の電圧バイアスが加えられた場合に、モジュール全体にわたって正確かつ均一な作動を達成することができる。
【００２７】
ＥＰＩスタックを用いて、プリントヘッドモジュール１０５の上に薄いアクチュエータ膜１１１を形成することができる。アクチュエータ膜の厚さは、約０．１μｍ〜１００μｍであり、例えば約１μｍ〜７０μｍ、例えば１μｍ〜４０μｍ、例えば９μｍ〜２０μｍ、更に例えば１５μｍである。アクチュエータ膜の厚さは、１５μｍ未満であってもよく、例えば１０μｍ未満、例えば５μｍ未満、更に例えば１μｍ未満であってもよい。アクチュエータ膜は、０．１μｍより厚くてもよい。
【００２８】
＜製法＞
図２は、ＥＰＩスタックを用いるＭＥＭＳベースデバイスの製造方法を示すフローチャートである。図３〜図８は、図２の方法によるＭＥＭＳベースデバイスの製法を説明する図である。複数の微細加工デバイスを、基板に同時に製造することができる。明確にするために、図３〜図８は、単一のＭＥＭＳベースデバイスの製法を示す。
【００２９】
図２及び図３において、シリコン、例えば単結晶シリコンからなる単一の基板３００を用意する（ステップ２００）。或いは、基板を酸化シリコンから形成することができる。基板３００は第１面３０１を有している。基板は、４００μｍ〜１０００μｍ、例えば約６００μｍ、の厚さであってもよく、又はＭＥＭＳベースモジュールを作成するために好適ないかなる厚さであってもよい。
【００３０】
図２及び図４において、基板３００の第１面３０１をエッチングして凹部４００を形成し（ステップ２０１）、実施形態によっては、この凹部４００は出口と流体連通している。ＭＥＭＳベースデバイスが流体吐出デバイスである場合、凹部４００は、インク入口等、微細加工デバイスの流路の構造を提供することができる。
【００３１】
特定の実施形態では、エッチングは、基板３００の第１面３０１上にフォトレジストを堆積することを含む。フォトレジストをパターニングし、基板３００をエッチングして凹部４００を形成する。そして、残りのフォトレジスト及び任意に基板３００のいかなる酸化物層も除去することができる。酸化物層が除去されている間に、基板３００の反対側を、テープ又はフォトレジスト等により保護することができる。
【００３２】
エッチングプロセスの一例は、深掘反応性イオンエッチングによる異方性ドライエッチングであり、それは、プラズマを利用してシリコンを選択的にエッチングすることにより、実質的に垂直な側壁を有する構造を形成する。Ｂｏｓｃｈプロセスとして知られる反応性イオンエッチング技法については、Ｌａｅｒｍｏｒらの米国特許第５，５０１，８９３号明細書において論じられている。
【００３３】
図２、図５及び図６において、シリコン−シリコン融合接合、即ち直接シリコン接合を用いて、基板３００の第１面３０１をシリコンスタックに接合する（ステップ２０２）ことにより、基板３００の凹部４００を覆い、チャンバ５００を形成する。融合接合については、米国特許出願公開第２００５／００９９４６７号明細書に更に記載されている。シリコンスタックはＥＰＩスタック５０４であってもよく、実施形態によっては、ホウ素・ゲルマニウム共ドープ層等、Ｐ型（Ｐ＋＋）層を含む。それはＮ型層を更に含むことができる。ＥＰＩスタックは、例えばアメリカ合衆国アリゾナ州テンペのＬａｗｒｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓｅａｒｃｈ，Ｉｎｃから市販されている。ＥＰＩスタック５０４’は、図６に示すようにエッチストップ層５０３及びハンドル層５０２のみを有することもできる。エッチストップ層５０３は、Ｐ型層、例えばＰ＋＋ドープ単結晶シリコンであってもよく、ハンドル層５０２はＮ型層であってもよい。任意に、シリコンスタックは、図５に示すように更にデバイス層５０１を有していてもよく、その場合、デバイス層は、第１面３０１とエッチストップ層５０３との間にある。デバイス層５０１はＮ型層であってもよい。
【００３４】
エッチストップ層及びハンドル層を有する例示的なＥＰＩスタックは、厚さが約３μｍのＰ型ホウ素・ゲルマニウム共ドープ層（エッチストップ層５０３）と、厚さが約６００μｍのＮ型層（ハンドル層５０２）とを有している。配向は、ミラー指数＜１００＞によって画定され、平面配向が＜２°である。この例では、平面度はＳＥＭＩ規格である。
【００３５】
エッチストップ層、ハンドル層及びデバイス層を有する別の例示的なＥＰＩスタックは、厚さが約１μｍ〜７０μｍのＮ型層（デバイス層５０１）と、厚さが約６００μｍのＮ型層（ハンドル層５０２）と、それらＮ型層の間に厚さが約３μｍのＰ型ホウ素・ゲルマニウム共ドープ層（エッチストップ層５０３）と、を有している。配向は、ミラー指数＜１００＞によって画定され、平面配向が＜２°である。この例では、平面度はＳＥＭＩ規格である。ホウ素・ゲルマニウム共ドープシリコンの平均格子サイズは、下にある非ドープシリコンの平均格子サイズに非常に近くてもよく、それにより応力が低くなる。
【００３６】
図２、図７及び図８において、シリコンスタックを基板３００に接合した後、シリコンスタックのハンドル層５０２を除去して、チャンバの上に膜を形成する（ステップ２０３）。除去にはエッチングが含まれ、任意に、エッチストップ層５０３を除去しないことにより、膜がエッチストップ層５０３を含むようにする。エッチングを、エッチストップ層５０３をエッチングせずにハンドル層５０２を選択的にエッチングする材料を用いて行う。例として、ハンドル層は、低濃度ドープＮ−シリコンであってもよく、膜層はＰ＋＋ドープシリコン層であってもよい。そして、ＫＯＨウェットエッチングを用いて、エッチングは実質的にＮ−／Ｐ＋＋界面で停止する。図７は、図５に対応し、デバイスに残っているデバイス層５０１及びエッチストップ層５０３を示している。任意に、エッチストップ層５０３を除去することができる。図８は、図６に対応し、エッチストップ層５０３が膜を形成するデバイスを示している。
【００３７】
スタックが、エッチストップ層及びハンドル層に加えてデバイス層を有する実施形態では、除去は、任意に、エッチストップ層５０３の除去を更に含むことができ、それにより、デバイス層５０１のみが膜を形成するために残る。エッチストップ層を、時限ドライエッチングによって除去することができる。
【００３８】
シリコンスタックから残っている膜は非常に薄く、約１μｍまでにすることができる。膜は、基板全体にわたり均一かつ複数の基板間において均一であり、したがって、シリコンスタック基板をチャンバ本体に接合することによって形成されるアクチュエータ膜内の厚さ均一性が高い。本明細書で開示したシリコンスタック及びウェットエッチング方法を用いて達成される均一性の程度は、ＳＯＩプロセスの研削／研磨方法を用いて達成される均一性より優れている。例えば、ウエハ全体にわたって、膜の厚さは、標準偏差が約０．１２μｍ以下であることが可能であり、例えば又は総厚さ変動が約０．３μｍ以下であることが可能である。したがって、ＭＥＭＳベースデバイスが複数の層から形成されるため、単一基板にわたる誤差及び互いに接合された複数の基板にわたる複合誤差が低減する。
【００３９】
ＥＰＩスタックは必ずしもＳＯＩウエハと交換可能ではない、ということが留意され得る。ＥＰＩスタックは、処理上の考慮事項のために全てのデバイスに利用可能であるとは限らない。例えば、上述した技法においてはＫＯＨエッチングを用いてＥＰＩスタックからハンドル層を除去するが、ＳＯＩ上のデバイスは、ＫＯＨエッチングから保護することができない構造、例えば電子部品を有している場合があり、その場合、ＥＰＩスタックとの交換は可能でないこともある。しかしながら、ＥＰＩスタックが上述した技法において別個に製造されるため、ウエハを、他の構造との相互作用なしに、強力なエッチング液、例えばＫＯＨ内に配置することができる。
【００４０】
本発明の複数の実施形態について説明した。しかしながら、本発明の趣旨及び範囲から逸脱することなくさまざまな変更を行うことができる、ということが理解されよう。したがって、他の実施形態は以下の特許請求の範囲の内にある。
【技術分野】
【０００１】
本発明は、微細加工デバイス及び微細加工デバイスを製造する方法に関する。
【背景技術】
【０００２】
微小電気機械素子（Micro Electro Mechanical Systems: MEMS）は電気部品を有しており、そこでは、電気信号がＭＥＭＳベースデバイスの各構造を駆動するか、又はそうした各構造の運動によって電気信号が生成される。多くの種類のＭＥＭＳベースデバイスでは、半導体基板に、従来の半導体処理技法を用いて機械構造が形成されている。ＭＥＭＳベースデバイスは、単一構造を有することも複数構造を有することも可能である。
【０００３】
ＭＥＭＳベースデバイスの一実施態様は、チャンバが形成されている本体と、本体の外面に形成される圧電アクチュエータと、を有している。圧電アクチュエータは、セラミック等の圧電材料からなる層と圧電材料を挟装する電極等の導電素子とを有している。圧電アクチュエータの電極は、圧電材料に電圧を印加することができ、又は圧電材料が変形した場合に発生する電圧を伝達することができる。
【０００４】
圧電アクチュエータを備えるＭＥＭＳベースデバイスの一種は、インクジェットプリンタ等の流体吐出デバイスである。インクジェットプリンタは、通常、インク供給部からインク液滴が吐出されるノズル開口部までのインク流路を有している。インク液滴の吐出は、インク流路内のインクをアクチュエータによって加圧することによって制御され、アクチュエータは、例えば圧電変位素子、サーマルバブルジェット発生素子又は静電変位素子であり得る。通常のプリントヘッドは、複数のインク流路とそれに対応するノズル開口部と関連するアクチュエータとの列を備え、各ノズル開口部からの液滴吐出を独立して制御することができる。ドロップ・オン・デマンド式のプリントヘッドでは、プリントヘッド及びプリント対象となる基板が互いに対して移動するにつれて、各アクチュエータが、画像の所定の画素位置に液滴を選択的に吐出するように駆動される。高性能プリントヘッドでは、ノズル開口部は、直径が５０μｍ以下であることが可能であり、それらを、１００〜３００ノズル／インチのピッチで離間することができ、解像度が１００ｄｐｉ〜３０００ｄｐｉ以上であり、液滴サイズが約１〜７０ピコリットル（ｐｌ）以下である。液滴吐出頻度は、１０ｋＨｚ以上であり得る。
【０００５】
Ｈｏｉｓｉｇｔｏｎらの特許文献１は、半導体プリントヘッド本体及び圧電アクチュエータを有するプリントヘッドを開示している。プリントヘッド本体はシリコン製であり、インク室を画成するようにエッチングされている。ノズル開口部は、シリコン本体に取り付けられている別個のノズルプレートによって画成されている。圧電アクチュエータは、圧電材料の層を有しており、それは、印加電圧に応じて形状が変化、即ち撓曲する。圧電層の撓曲により、インク流路に沿って位置するポンプ室内のインクが加圧される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５，２６５，３１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
プリント精度は、ヘッド内のノズル及びプリンタの複数のヘッドのノズルによって吐出される液滴のサイズ、速度及び均一性を含む、複数の要因によって影響を受ける。そして、液滴サイズ及び液滴速度の均一性は、インク流路の寸法の均一性、音響干渉の影響、インク流路内の汚染及びアクチュエータの作動の均一性等の要因によって影響を受ける。プリントヘッド内の各構造が全て非常に均一に動作することが望ましい場合がある。こうした均一性を達成するための一方法は、各構造体が非常に均一な要素を確実に有するようにすることである。
【課題を解決するための手段】
【０００８】
一態様では、微細加工デバイスを製造する方法は、エピタキシャル成長したシリコンスタックを、凹部を有する基板の第１面に接合して、凹部を覆ってチャンバを形成するステップであって、シリコンスタックがエッチストップ層及びハンドル層を有し、エッチストップ層が第１面とハンドル層との間にある、ステップと、シリコンスタックからハンドル層を除去することにより、チャンバの上に膜を形成するステップと、を含む。除去するステップはエッチングを含み、膜はエッチストップ層を含む。
【０００９】
実施態様は、以下の特徴のうちの一つ又は複数を含むことができる。シリコンスタックは、第１面とエッチストップ層との間にデバイス層を更に有することができる。シリコンスタックからエッチストップ層を除去して、膜を形成することができる。デバイス層及びエッチストップ層を、異なるようにドープすることができ、例えば、デバイス層がＮ型層であってもよく、エッチストップ層はＰ＋＋型層であってもよい。エッチストップ層及びハンドル層を、異なるようにドープすることができ、例えば、ハンドル層はＮ型層であってもよく、エッチストップ層はＰ＋＋型層であってもよい。基板の第１面に、凹部を形成することができる。シリコンスタックからハンドル層を除去するステップは、ハンドル層をウェットエッチングすることを含んでもよい。膜は、Ｐ＋＋型層を含むことができ、例えば、Ｐ＋＋型層はホウ素・ゲルマニウム共ドープされている。膜の厚さは、１５μｍ未満、例えば１０μｍ未満、例えば５μｍ未満、更に例えば１μｍ未満であってもよい。膜の厚さの標準偏差は、０．１２μｍ以下であることが可能である。デバイス全体にわたって複数の凹部の上に膜を形成することができ、膜の厚さの変動は、複数の凹部間で０．３μｍ以下とすることができる。
【００１０】
別の態様では、微細加工デバイスは、複数の凹部を有する基板と、１５μｍ未満の厚さの単結晶シリコン膜であって、基板の複数の凹部が膜によって少なくとも部分的に覆われるように基板に接合される、膜と、その膜上に形成される圧電構造体と、を有する。膜は複数の凹部にわたって厚さの変動が０．３μｍ以下である均一性を有し、膜と本体との間の界面にシリコン以外の材料が実質的になく、圧電構造体は、第１導電層及び圧電材料を有する。
【００１１】
実施態様は、以下の特徴のうちの一つ又は複数を含むことができる。膜はＰ＋＋型層であってもＮ型層であってもよく、例えばＰ＋＋型層である。圧電構造体は、膜に直接接触することができる。
【００１２】
別の態様では、微細加工デバイスは、複数の凹部を有する基板と、１５μｍ未満の厚さの単結晶シリコン膜であって、基板の凹部が膜によって少なくとも部分的に覆われるように基板に接合される、膜と、その膜上に形成される圧電構造体と、を有する。膜と本体との間の界面に、シリコン以外の材料が実質的になく、膜は、Ｐ＋＋型層又はＮ型層であり、圧電構造体は、第１導電層及び圧電材料を含む。
【００１３】
本発明のあり得る利点は、以下のうちのいずれも含まないか、一つ又は複数を含むことができる。アクチュエータの非常に均一なアクチュエータ膜を、モジュール基板の上部に形成し又は接合することができる。シリコン基板を、モジュール基板の上に接合した後、所望の厚さまで研削してアクチュエータ膜を形成することができる。或いは、アクチュエータ膜を、モジュール基板上にエピタキシャル形成されたシリコン層のスタック（「ＥＰＩスタック」）を接合することによって形成することができる。所望の厚さのシリコン層を有するＥＰＩスタックをモジュール基板上に接合することで、ＳＯＩ（Silicon-On-Insulator）ウエハを用いて膜層を形成する場合に使用され得るような、研削技法又は研削及びエッチングの組合せを含む技法によるよりも、厚さが均一な膜を形成することができる。ＥＰＩ基板の膜層の厚さは、各基板にわたり、かつ複数の基板間でも非常に均一であり得る。したがって、製造されるデバイスは、デバイス全体にわたって非常に均一な膜を有することができる。厚さが均一な薄膜は、液滴サイズの均一性を向上させることができるため、有利である。研削技法を用いる代りにＥＰＩスタックをモジュール基板に接合する場合、プリントヘッド全体にわたって膜の厚さの均一性を向上させることができる。
【００１４】
本発明の一つ又は複数の実施形態の詳細を、添付図面及び以下の説明において示す。本発明の他の特徴、目的及び利点は、説明及び図面から、かつ特許請求の範囲から明らかとなろう。
【図面の簡単な説明】
【００１５】
【図１Ａ】九つのプリントヘッドユニットを有するインクジェットプリントヘッドの斜視図である。
【図１Ｂ】図１Ａに示すプリントヘッドユニット内に含まれるプリントヘッドモジュールの断面組立図である。
【図２】プリントヘッドモジュール本体の製法を示すフローチャートである。
【図３】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図４】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図５】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図６】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図７】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【図８】図２に記載されているプリントヘッドモジュール本体の製法を説明する断面図である。
【００１６】
それぞれの図面における同様の参照符号は同様の要素を示す。
【発明を実施するための形態】
【００１７】
ここで、微細加工デバイス及び微細加工デバイスを製造する方法について説明する。微細加工デバイスは、インクジェットプリントヘッド等の、空洞の上に薄膜を備えたＭＥＭＳベースデバイスであり得る。
【００１８】
ＭＥＭＳベースデバイスを製造する一方法は、基板の第１面をエッチングして少なくとも一つのエッチング構造を形成することを含む。基板の第１面にシリコンスタックを接合することにより、第１面上のエッチング構造が覆われてチャンバが形成される。シリコンスタックは、シリコン層とハンドル層とを有している。接合により、基板の第１面とシリコン層との間にシリコン−シリコン接合が形成される。ハンドル層をシリコンスタックから除去することにより、チャンバの上にシリコン層を有する膜が形成される。この膜に圧電アクチュエータを接合することができる。
【００１９】
シリコンスタックは、エピタキシャル形成された単結晶シリコン層のスタック（「ＥＰＩスタック」）であってもよく、そこでは、層のうちの一つがハンドル層であり、層のうちのもう一つがシリコン薄膜層であり、シリコン薄膜層の厚さは０．１μｍ〜５０μｍ、例えば９μｍ〜２０μｍ、更に例えば１５μｍである。ハンドル層もまたシリコンから形成されるが、二つの層のドーピング特性や電気特性等の特性は互いに異なることが可能である。エピタキシャル堆積では、堆積したシリコンは、その下にあるウエハのシリコン格子と同じ格子構造及び配向を有している。しかしながら、エピタキシャルプロセスにより、境界が非常に明確な異なるドーピング（Ｐ＋＋からＮ−−）の複数のシリコン層の形成が可能となる。標準的なＫＯＨ化学エッチングにおけるエッチング速度はドーピングレベルによって決まるので、Ｐ＋＋及びＮ−又は他の低濃度ドープ層を並置することにより、優れたエッチストップ（選択比１：１０〜１：１００）を形成することができる。高い成膜均一性、明確なドーピング境界及び優れた選択比の組合せにより、隣接する層から効率的に分離することができる均一な層を形成する方法がもたらされる。ＥＰＩスタックはまた、追加のシリコン層を有することもできる。シリコン本体に接合されたシリコンの薄膜は、ＥＰＩスタックのハンドル層を除去することによって形成される。ＥＰＩスタックのシリコン層は非常に均一であり得るため、ＥＰＩスタックで形成される膜もまた非常に均一であり得る。
【００２０】
特定の実施形態では、ＭＥＭＳベースデバイスはインクジェットプリントヘッドであり得る。インクジェットプリンタは、通常、インク供給部からインク液滴が吐出されるノズル開口部までのインク流路を有している。インク液滴の吐出は、圧電アクチュエータ等のアクチュエータによりインク流路内のインクを加圧することによって制御される。通常のプリントヘッドは、複数のインク流路とそれに対応するノズル開口部と関連するアクチュエータとの列を備え、各ノズル開口部からの液滴吐出を独立して制御することができる。
【００２１】
＜プリントヘッドの構造＞
図１Ａにおいて、インクジェットプリントヘッドアセンブリ１００はプリントヘッドユニット１０２を有しており、それらは、画像がプリントされる一枚のシートの全体又は一部にわたるように、枠１０３に保持されている。プリントヘッド１００及びシートが相対的に（矢印方向に）移動する際に、プリントヘッドユニット１０２からインクを選択的に噴射することにより、画像をプリントすることができる。図１Ａの実施形態では、例えば１２インチ以上の幅にわたるプリントヘッドユニット１０２の三つのセットを示す。各セットは、プリントヘッドとシートとの間の相対移動の方向に沿って、複数、例えば三つのプリントヘッドユニットを有している。それらユニットを、解像度及び／又はプリント速度を向上させるためにノズル開口部をずらすように配置することができる。或いは、又は更に、各セットの各プリントヘッドユニットに、種類又は色の異なるインクを供給することができる。この構成を、プリントヘッドによるシートの単一パスでシートの全幅にわたってカラープリントするために使用することができる。
【００２２】
＜モジュール基板＞
各プリントヘッドユニット１０２内には、ハウジング１０１内に格納されたプリントヘッドモジュール１０５（図１Ｂ）がある。簡単のために、プリントヘッドモジュールの一つの吐出構造のみを示している。プリントヘッドモジュールは、インクの液滴を制御可能に吐出することができる。
【００２３】
図１Ｂにおいて、プリントヘッドモジュール１０５は、モジュール基板１０６及び圧電アクチュエータ構造体１０７を有している。モジュール基板１０６の表面１０８は、インク液滴が吐出される少なくとも一つのノズル１０９を有している。モジュール基板１０６の裏面１１０は、圧電アクチュエータ構造体１０７に固定されている。
【００２４】
プリントヘッドモジュール１０５は、平行四辺形状、例えば長方形状又は台形状の薄板であってもよいが、そのように限定されない。一実施態様では、プリントヘッドモジュール１０５は、約３０ｍｍ〜７０ｍｍの長さ、約４ｍｍ〜１２ｍｍの幅、及び４００μｍ〜１０００μｍの厚さを有し、例えば１５ｍｍの長さ、１５ｍｍの幅及び６５０μｍの厚さを有する。プリントヘッドモジュールの寸法を、例えば流路がエッチングされる半導体基板内で変えることができる。例えば、モジュールの幅及び長さは１０ｃｍ以上であってもよい。
【００２５】
＜アクチュエータ＞
圧電アクチュエータ構造体１０７は、アクチュエータ膜１１１、接地電極層１１２、圧電層１１３及び駆動電極層１１４を有している。圧電層１１３は、厚さが約５０μｍ以下、例えば２５μｍ〜１μｍ、又は約８μｍ〜１８μｍである、圧電材料の薄膜である。圧電層１１３を、高密度、低空隙率及び高圧電定数等、望ましい特性を有する圧電材料から構成することができる。好適なアクチュエータについては、参照により本明細書に援用される、２００５年５月１２日に公開された米国特許出願公開第２００５／００９９４６７号明細書に記載されている。
【００２６】
一方の側に接地電極層１１２がある圧電層１１３は、アクチュエータ膜１１１に固定されている。アクチュエータ膜１１１は、シリコンであってもよく、圧電層の作動によってアクチュエータ膜１１１の屈曲又は撓曲がもたらされるように選択された伸縮性を有している。印加電圧に応じて、圧電層１１３は形状が変化、即ち撓曲する。圧電層１１３の撓曲により、流路１１６に沿って位置するポンプ室１１５内のインクが加圧される。アクチュエータ膜の厚さ均一性がモジュール全体にわたって高い場合、各アクチュエータに同様の電圧バイアスが加えられた場合に、モジュール全体にわたって正確かつ均一な作動を達成することができる。
【００２７】
ＥＰＩスタックを用いて、プリントヘッドモジュール１０５の上に薄いアクチュエータ膜１１１を形成することができる。アクチュエータ膜の厚さは、約０．１μｍ〜１００μｍであり、例えば約１μｍ〜７０μｍ、例えば１μｍ〜４０μｍ、例えば９μｍ〜２０μｍ、更に例えば１５μｍである。アクチュエータ膜の厚さは、１５μｍ未満であってもよく、例えば１０μｍ未満、例えば５μｍ未満、更に例えば１μｍ未満であってもよい。アクチュエータ膜は、０．１μｍより厚くてもよい。
【００２８】
＜製法＞
図２は、ＥＰＩスタックを用いるＭＥＭＳベースデバイスの製造方法を示すフローチャートである。図３〜図８は、図２の方法によるＭＥＭＳベースデバイスの製法を説明する図である。複数の微細加工デバイスを、基板に同時に製造することができる。明確にするために、図３〜図８は、単一のＭＥＭＳベースデバイスの製法を示す。
【００２９】
図２及び図３において、シリコン、例えば単結晶シリコンからなる単一の基板３００を用意する（ステップ２００）。或いは、基板を酸化シリコンから形成することができる。基板３００は第１面３０１を有している。基板は、４００μｍ〜１０００μｍ、例えば約６００μｍ、の厚さであってもよく、又はＭＥＭＳベースモジュールを作成するために好適ないかなる厚さであってもよい。
【００３０】
図２及び図４において、基板３００の第１面３０１をエッチングして凹部４００を形成し（ステップ２０１）、実施形態によっては、この凹部４００は出口と流体連通している。ＭＥＭＳベースデバイスが流体吐出デバイスである場合、凹部４００は、インク入口等、微細加工デバイスの流路の構造を提供することができる。
【００３１】
特定の実施形態では、エッチングは、基板３００の第１面３０１上にフォトレジストを堆積することを含む。フォトレジストをパターニングし、基板３００をエッチングして凹部４００を形成する。そして、残りのフォトレジスト及び任意に基板３００のいかなる酸化物層も除去することができる。酸化物層が除去されている間に、基板３００の反対側を、テープ又はフォトレジスト等により保護することができる。
【００３２】
エッチングプロセスの一例は、深掘反応性イオンエッチングによる異方性ドライエッチングであり、それは、プラズマを利用してシリコンを選択的にエッチングすることにより、実質的に垂直な側壁を有する構造を形成する。Ｂｏｓｃｈプロセスとして知られる反応性イオンエッチング技法については、Ｌａｅｒｍｏｒらの米国特許第５，５０１，８９３号明細書において論じられている。
【００３３】
図２、図５及び図６において、シリコン−シリコン融合接合、即ち直接シリコン接合を用いて、基板３００の第１面３０１をシリコンスタックに接合する（ステップ２０２）ことにより、基板３００の凹部４００を覆い、チャンバ５００を形成する。融合接合については、米国特許出願公開第２００５／００９９４６７号明細書に更に記載されている。シリコンスタックはＥＰＩスタック５０４であってもよく、実施形態によっては、ホウ素・ゲルマニウム共ドープ層等、Ｐ型（Ｐ＋＋）層を含む。それはＮ型層を更に含むことができる。ＥＰＩスタックは、例えばアメリカ合衆国アリゾナ州テンペのＬａｗｒｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓｅａｒｃｈ，Ｉｎｃから市販されている。ＥＰＩスタック５０４’は、図６に示すようにエッチストップ層５０３及びハンドル層５０２のみを有することもできる。エッチストップ層５０３は、Ｐ型層、例えばＰ＋＋ドープ単結晶シリコンであってもよく、ハンドル層５０２はＮ型層であってもよい。任意に、シリコンスタックは、図５に示すように更にデバイス層５０１を有していてもよく、その場合、デバイス層は、第１面３０１とエッチストップ層５０３との間にある。デバイス層５０１はＮ型層であってもよい。
【００３４】
エッチストップ層及びハンドル層を有する例示的なＥＰＩスタックは、厚さが約３μｍのＰ型ホウ素・ゲルマニウム共ドープ層（エッチストップ層５０３）と、厚さが約６００μｍのＮ型層（ハンドル層５０２）とを有している。配向は、ミラー指数＜１００＞によって画定され、平面配向が＜２°である。この例では、平面度はＳＥＭＩ規格である。
【００３５】
エッチストップ層、ハンドル層及びデバイス層を有する別の例示的なＥＰＩスタックは、厚さが約１μｍ〜７０μｍのＮ型層（デバイス層５０１）と、厚さが約６００μｍのＮ型層（ハンドル層５０２）と、それらＮ型層の間に厚さが約３μｍのＰ型ホウ素・ゲルマニウム共ドープ層（エッチストップ層５０３）と、を有している。配向は、ミラー指数＜１００＞によって画定され、平面配向が＜２°である。この例では、平面度はＳＥＭＩ規格である。ホウ素・ゲルマニウム共ドープシリコンの平均格子サイズは、下にある非ドープシリコンの平均格子サイズに非常に近くてもよく、それにより応力が低くなる。
【００３６】
図２、図７及び図８において、シリコンスタックを基板３００に接合した後、シリコンスタックのハンドル層５０２を除去して、チャンバの上に膜を形成する（ステップ２０３）。除去にはエッチングが含まれ、任意に、エッチストップ層５０３を除去しないことにより、膜がエッチストップ層５０３を含むようにする。エッチングを、エッチストップ層５０３をエッチングせずにハンドル層５０２を選択的にエッチングする材料を用いて行う。例として、ハンドル層は、低濃度ドープＮ−シリコンであってもよく、膜層はＰ＋＋ドープシリコン層であってもよい。そして、ＫＯＨウェットエッチングを用いて、エッチングは実質的にＮ−／Ｐ＋＋界面で停止する。図７は、図５に対応し、デバイスに残っているデバイス層５０１及びエッチストップ層５０３を示している。任意に、エッチストップ層５０３を除去することができる。図８は、図６に対応し、エッチストップ層５０３が膜を形成するデバイスを示している。
【００３７】
スタックが、エッチストップ層及びハンドル層に加えてデバイス層を有する実施形態では、除去は、任意に、エッチストップ層５０３の除去を更に含むことができ、それにより、デバイス層５０１のみが膜を形成するために残る。エッチストップ層を、時限ドライエッチングによって除去することができる。
【００３８】
シリコンスタックから残っている膜は非常に薄く、約１μｍまでにすることができる。膜は、基板全体にわたり均一かつ複数の基板間において均一であり、したがって、シリコンスタック基板をチャンバ本体に接合することによって形成されるアクチュエータ膜内の厚さ均一性が高い。本明細書で開示したシリコンスタック及びウェットエッチング方法を用いて達成される均一性の程度は、ＳＯＩプロセスの研削／研磨方法を用いて達成される均一性より優れている。例えば、ウエハ全体にわたって、膜の厚さは、標準偏差が約０．１２μｍ以下であることが可能であり、例えば又は総厚さ変動が約０．３μｍ以下であることが可能である。したがって、ＭＥＭＳベースデバイスが複数の層から形成されるため、単一基板にわたる誤差及び互いに接合された複数の基板にわたる複合誤差が低減する。
【００３９】
ＥＰＩスタックは必ずしもＳＯＩウエハと交換可能ではない、ということが留意され得る。ＥＰＩスタックは、処理上の考慮事項のために全てのデバイスに利用可能であるとは限らない。例えば、上述した技法においてはＫＯＨエッチングを用いてＥＰＩスタックからハンドル層を除去するが、ＳＯＩ上のデバイスは、ＫＯＨエッチングから保護することができない構造、例えば電子部品を有している場合があり、その場合、ＥＰＩスタックとの交換は可能でないこともある。しかしながら、ＥＰＩスタックが上述した技法において別個に製造されるため、ウエハを、他の構造との相互作用なしに、強力なエッチング液、例えばＫＯＨ内に配置することができる。
【００４０】
本発明の複数の実施形態について説明した。しかしながら、本発明の趣旨及び範囲から逸脱することなくさまざまな変更を行うことができる、ということが理解されよう。したがって、他の実施形態は以下の特許請求の範囲の内にある。
【特許請求の範囲】
【請求項１】
微細加工デバイスを製造する方法であって、
エピタキシャル成長したシリコンスタックを、凹部を有する基板の第１面に接合して、前記凹部を覆ってチャンバを形成するステップであって、前記シリコンスタックがエッチストップ層及びハンドル層を有し、前記エッチストップ層が前記第１面と前記ハンドル層との間にある、ステップと、
前記シリコンスタックから前記ハンドル層を除去することにより、前記チャンバの上に膜を形成するステップであって、エッチングを含み、前記膜が前記エッチストップ層を含む、ステップと、
を含む、方法。
【請求項２】
前記シリコンスタックが、前記第１面と前記エッチストップ層との間にデバイス層を更に有する、請求項１に記載の方法。
【請求項３】
前記シリコンスタックから前記エッチストップ層を除去して前記膜を形成するステップを更に含む、請求項２に記載の方法。
【請求項４】
前記デバイス層及び前記エッチストップ層が、異なるようにドープされる、請求項２又は３に記載の方法。
【請求項５】
前記デバイス層がＮ型層であり、前記エッチストップ層がＰ＋＋型層である、請求項４に記載の方法。
【請求項６】
前記エッチストップ層及び前記ハンドル層が、異なるようにドープされる、請求項１乃至５のいずれかに記載の方法。
【請求項７】
前記ハンドル層がＮ型層である、請求項６に記載の方法。
【請求項８】
前記エッチストップ層がＰ＋＋型層である、請求項６又は７に記載の方法。
【請求項９】
前記基板の前記第１面に前記凹部を形成するステップを更に含む、請求項１乃至８のいずれかに記載の方法。
【請求項１０】
前記シリコンスタックから前記ハンドル層を除去するステップが、前記ハンドル層をウェットエッチングすることを含む、請求項１乃至９のいずれかに記載の方法。
【請求項１１】
前記膜がＰ＋＋型層を含む、請求項１乃至１０のいずれかに記載の方法。
【請求項１２】
前記Ｐ＋＋型層がホウ素・ゲルマニウム共ドープされている、請求項１１に記載の方法。
【請求項１３】
前記膜の厚さが１５μｍ未満である、請求項１乃至１２のいずれかに記載の方法。
【請求項１４】
前記膜の厚さが１０μｍ未満である、請求項１３に記載の方法。
【請求項１５】
前記膜の厚さが５μｍ未満である、請求項１４に記載の方法。
【請求項１６】
前記膜の厚さが１μｍ未満である、請求項１５に記載の方法。
【請求項１７】
前記膜の厚さの標準偏差が、０．１２μｍ以下である、請求項１乃至１６のいずれかに記載の方法。
【請求項１８】
前記デバイスにわたって複数の凹部の上に膜を形成するステップを含み、前記膜の厚さの変動が、前記複数の凹部間で０．３μｍ以下である、請求項１乃至１７のいずれかに記載の方法。
【請求項１９】
微細加工デバイスであって、
複数の凹部を有する基板と、
１５μｍ未満の厚さの単結晶シリコン膜であって、前記基板の前記複数の凹部が前記膜によって少なくとも部分的に覆われるように前記基板に接合され、前記膜は前記複数の凹部にわたって厚さの変動が０．３μｍ以下である均一性を有し、前記膜と本体との間の界面にシリコン以外の材料が実質的にない、膜と、
前記膜上に形成される圧電構造体であって、第１導電層及び圧電材料を含む、圧電構造体と、
を備えるデバイス。
【請求項２０】
前記膜がＰ＋＋型層又はＮ型層である、請求項１９に記載のデバイス。
【請求項２１】
前記膜がＰ＋＋型層である、請求項２０に記載のデバイス。
【請求項２２】
前記圧電構造体が前記膜に直接接触している、請求項２０又は２１に記載のデバイス。
【請求項２３】
微細加工デバイスであって、
複数の凹部を有する基板と、
１５μｍ未満の厚さの単結晶シリコン膜であって、前記基板の前記複数の凹部が前記膜によって少なくとも部分的に覆われるように前記基板に接合され、前記膜と本体との間の界面にシリコン以外の材料が実質的になく、Ｐ＋＋型層又はＮ型層である、膜と、
前記膜上に形成される圧電構造体であって、第１導電層及び圧電材料を含む、圧電構造体と、
を備えるデバイス。
【請求項１】
微細加工デバイスを製造する方法であって、
エピタキシャル成長したシリコンスタックを、凹部を有する基板の第１面に接合して、前記凹部を覆ってチャンバを形成するステップであって、前記シリコンスタックがエッチストップ層及びハンドル層を有し、前記エッチストップ層が前記第１面と前記ハンドル層との間にある、ステップと、
前記シリコンスタックから前記ハンドル層を除去することにより、前記チャンバの上に膜を形成するステップであって、エッチングを含み、前記膜が前記エッチストップ層を含む、ステップと、
を含む、方法。
【請求項２】
前記シリコンスタックが、前記第１面と前記エッチストップ層との間にデバイス層を更に有する、請求項１に記載の方法。
【請求項３】
前記シリコンスタックから前記エッチストップ層を除去して前記膜を形成するステップを更に含む、請求項２に記載の方法。
【請求項４】
前記デバイス層及び前記エッチストップ層が、異なるようにドープされる、請求項２又は３に記載の方法。
【請求項５】
前記デバイス層がＮ型層であり、前記エッチストップ層がＰ＋＋型層である、請求項４に記載の方法。
【請求項６】
前記エッチストップ層及び前記ハンドル層が、異なるようにドープされる、請求項１乃至５のいずれかに記載の方法。
【請求項７】
前記ハンドル層がＮ型層である、請求項６に記載の方法。
【請求項８】
前記エッチストップ層がＰ＋＋型層である、請求項６又は７に記載の方法。
【請求項９】
前記基板の前記第１面に前記凹部を形成するステップを更に含む、請求項１乃至８のいずれかに記載の方法。
【請求項１０】
前記シリコンスタックから前記ハンドル層を除去するステップが、前記ハンドル層をウェットエッチングすることを含む、請求項１乃至９のいずれかに記載の方法。
【請求項１１】
前記膜がＰ＋＋型層を含む、請求項１乃至１０のいずれかに記載の方法。
【請求項１２】
前記Ｐ＋＋型層がホウ素・ゲルマニウム共ドープされている、請求項１１に記載の方法。
【請求項１３】
前記膜の厚さが１５μｍ未満である、請求項１乃至１２のいずれかに記載の方法。
【請求項１４】
前記膜の厚さが１０μｍ未満である、請求項１３に記載の方法。
【請求項１５】
前記膜の厚さが５μｍ未満である、請求項１４に記載の方法。
【請求項１６】
前記膜の厚さが１μｍ未満である、請求項１５に記載の方法。
【請求項１７】
前記膜の厚さの標準偏差が、０．１２μｍ以下である、請求項１乃至１６のいずれかに記載の方法。
【請求項１８】
前記デバイスにわたって複数の凹部の上に膜を形成するステップを含み、前記膜の厚さの変動が、前記複数の凹部間で０．３μｍ以下である、請求項１乃至１７のいずれかに記載の方法。
【請求項１９】
微細加工デバイスであって、
複数の凹部を有する基板と、
１５μｍ未満の厚さの単結晶シリコン膜であって、前記基板の前記複数の凹部が前記膜によって少なくとも部分的に覆われるように前記基板に接合され、前記膜は前記複数の凹部にわたって厚さの変動が０．３μｍ以下である均一性を有し、前記膜と本体との間の界面にシリコン以外の材料が実質的にない、膜と、
前記膜上に形成される圧電構造体であって、第１導電層及び圧電材料を含む、圧電構造体と、
を備えるデバイス。
【請求項２０】
前記膜がＰ＋＋型層又はＮ型層である、請求項１９に記載のデバイス。
【請求項２１】
前記膜がＰ＋＋型層である、請求項２０に記載のデバイス。
【請求項２２】
前記圧電構造体が前記膜に直接接触している、請求項２０又は２１に記載のデバイス。
【請求項２３】
微細加工デバイスであって、
複数の凹部を有する基板と、
１５μｍ未満の厚さの単結晶シリコン膜であって、前記基板の前記複数の凹部が前記膜によって少なくとも部分的に覆われるように前記基板に接合され、前記膜と本体との間の界面にシリコン以外の材料が実質的になく、Ｐ＋＋型層又はＮ型層である、膜と、
前記膜上に形成される圧電構造体であって、第１導電層及び圧電材料を含む、圧電構造体と、
を備えるデバイス。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−２４０８２５（Ｐ２０１０−２４０８２５Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−２４９２６９（Ｐ２００９−２４９２６９）
【出願日】平成２１年１０月２９日（２００９．１０．２９）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．バブルジェット
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年１０月２９日（２００９．１０．２９）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．バブルジェット
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]