変調回路及びそれを備えた半導体装置
【課題】変調回路の消費電力を低減する。
【解決手段】変調回路は、負荷と、スイッチとして機能するトランジスタとを有し、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。または、変調回路は、負荷と、スイッチとして機能するトランジスタと、ダイオードとを有し、前記負荷、前記トランジスタ、及び前記ダイオードは、アンテナの両端間に直列に接続されており、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。また、前記トランジスタのゲートに入力される信号により、当該トランジスタの導通・非導通が制御される。また、前記負荷は、抵抗、容量、または抵抗及び容量である。
【解決手段】変調回路は、負荷と、スイッチとして機能するトランジスタとを有し、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。または、変調回路は、負荷と、スイッチとして機能するトランジスタと、ダイオードとを有し、前記負荷、前記トランジスタ、及び前記ダイオードは、アンテナの両端間に直列に接続されており、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。また、前記トランジスタのゲートに入力される信号により、当該トランジスタの導通・非導通が制御される。また、前記負荷は、抵抗、容量、または抵抗及び容量である。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する発明は、半導体装置に関する。特に、変調回路に関する。また、無線によりデータの交信（送信・受信）が可能な半導体装置（データキャリア）に関する。
【背景技術】
【０００２】
近年、個別の対象物にＩＤ（個体識別番号）を与えることで、その対象物が持っている情報の履歴を明確にし、生産、または管理等に役立てるといった個体認識技術が注目されている。特に、無線通信によりデータの送受信を行うＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が世の中に普及されつつある。ＲＦＩＤ技術を用いた無線通信システムは、無線通信装置（質問器）とデータキャリア（応答器）から構成され、無線により両者の間でデータのやりとりを行う通信システムである。無線通信装置は、リーダ／ライタ、携帯電話機、パーソナルコンピュータなど、無線による信号の送受信が可能であるものを指すが、本明細書においては代表的にリーダ／ライタと表記する。また、データキャリアは、一般にＲＦタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、電子タグ等と呼ばれているが、本明細書においては代表的にＲＦタグと表記する。
【０００３】
ＲＦタグは、無線によりリーダ／ライタとデータのやりとりを行うために必要とされる様々な回路を有しているが、このような回路の一つとして変調回路がある。変調回路は、論理回路から出力される応答信号に従ってリーダ／ライタから出力されている搬送波を変調し、リーダ／ライタに応答信号を送信する機能を有する。
【０００４】
リーダ／ライタに応答信号を送信する方法の一つとしては、ＲＦタグの有するアンテナ両端間の負荷インピーダンスを変化させることによって変調を行う負荷変調方式（ロードスイッチング方式）が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２５１１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
負荷変調方式の変調回路は、スイッチング素子と負荷を有する。スイッチング素子としては、シリコンをチャネル形成領域に用いたトランジスタが用いられている。しかしながら、シリコンをチャネル形成領域に用いたトランジスタは、トランジスタがオフ状態のときのオフ電流（漏れ電流ともいう。）が大きく、消費電力の増大を招いていた。また、この結果、ＲＦＩＤの通信における信頼性の低下を招いていた。
【０００７】
上記課題に鑑み、本発明の一態様は、変調回路の消費電力を低減することを課題とする。または、変調回路の消費電力を低減することにより、変調回路を有する半導体装置の消費電力を低減することを課題とする。または、変調回路を有するＲＦタグの消費電力を低減することにより、ＲＦタグの最大通信距離を拡大することを課題とする。または、ＲＦタグの応答信頼性の向上を図ることを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、上記課題の少なくとも一つを解決するため、以下の構成を用いる。すなわち、本発明の一態様においては、酸化物半導体層を有するトランジスタを変調回路に用いることを特徴とする。また、この酸化物半導体層に含まれる水素濃度は、５×１０１９／ｃｍ３以下であり、当該酸化物半導体層を有するトランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする。
【０００９】
本発明の一態様に係る変調回路は、負荷と、スイッチとして機能するトランジスタとを有し、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。
【００１０】
本発明の一態様に係る変調回路は、負荷と、スイッチとして機能するトランジスタとを有し、前記トランジスタは、ソースまたはドレインの一方が前記負荷を介してアンテナの一端に電気的に接続され、ソースまたはドレインの他方がアンテナの他端に電気的に接続され、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。
【００１１】
また、本発明の一態様に係る変調回路は、負荷と、スイッチとして機能するトランジスタと、ダイオードとを有し、前記負荷、前記トランジスタ、及び前記ダイオードは、アンテナの両端間に直列に接続されており、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。
【００１２】
また、本発明の一態様において、前記ダイオードは、ダイオード接続されたトランジスタである。
【００１３】
また、本発明の一態様において、前記トランジスタのゲートに入力される信号により、当該トランジスタの導通・非導通が制御される。
【００１４】
また、本発明の一態様において、前記負荷は、抵抗、容量、または抵抗及び容量である。
【００１５】
また、本発明の一態様に係る半導体装置は、前記変調回路と、アンテナと、整流回路と、復調回路と、定電圧回路と、論理回路とを有する。また、本発明の一態様に係る半導体装置は、クロック生成回路をさらに有する。
【００１６】
また、本発明の一態様に係る半導体装置は、前記変調回路を有する。
【００１７】
また、本発明の一態様に係る携帯電話機は、前記変調回路を有する。
【００１８】
また、本発明の一態様に係る半導体装置（ＲＦタグ）は、リーダ／ライタと交信する周波数帯に依存性はなく、任意の周波数帯域に用いるＲＦタグに適用可能である。具体的には、周波数３ＭＨｚ〜３０ＭＨｚ（例えば１３．５６ＭＨｚ）のＨＦ帯、周波数３００ＭＨｚ〜３ＧＨｚ（例えば４３３ＭＨｚ、９５３ＭＨｚ、２．４５ＧＨｚ）のＵＨＦ帯、周波数１３５ｋＨｚのいずれの場合にも本発明の一態様に係るＲＦタグは適用可能である。
【００１９】
本発明の一態様に係るＲＦタグは、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、電子タグ等の無線によりデータの交信が可能なものであれば、全てその範疇に含まれるものとする。
【００２０】
また、本発明の一態様に係る変調回路は、ＲＦタグ以外の半導体装置にも利用することができる。例えば、本発明の一態様に係る変調回路を携帯電話機、パーソナルコンピュータ（好ましくは、ノート型のパーソナルコンピュータ）等の半導体装置に搭載することにより、リーダ／ライタとデータのやり取りを行うことができる。
【００２１】
なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１の電極（または第１端子）、第２の電極（または第２端子）と記述することがある。例えば、第１の電極がソースである場合には、第２の電極とはドレインを指し、逆に第１の電極がドレインである場合には、第２の電極とはソースを指すものとする。
【００２２】
また、本明細書において、「ＡとＢとが接続されている」と記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。
【００２３】
また、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。例えば、「第１のトランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない範囲において「第２のトランジスタ」と読み替えることが可能である。
【発明の効果】
【００２４】
本発明の一態様により、変調回路の消費電力を低減することができる。また、変調回路の消費電力を低減することにより、変調回路を有する半導体装置の消費電力を低減することができる。また、変調回路を有するＲＦタグの消費電力を低減することにより、ＲＦタグの最大通信距離を拡大することができる。また、変調回路を有する半導体装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【００２５】
【図１】ＲＦタグ全体を示すブロック図である。
【図２】ＲＦタグ全体を示すブロック図である。
【図３】変調回路の一例を示す回路図である。
【図４】変調回路の一例を示す回路図である。
【図５】変調回路の一例を示す回路図である。
【図６】変調回路の一例を示す回路図である。
【図７】変調回路の一例を示す回路図である。
【図８】変調回路の一例を示す回路図である。
【図９】変調回路の一例を示す回路図である。
【図１０】ＲＦタグの使用例を示す図である。
【図１１】トランジスの一例を示す平面図及び断面図。
【図１２】トランジスタの作製方法の一例を示す断面図。
【図１３】トランジスタの作製方法の一例を示す断面図。
【図１４】トランジスタの作製方法の一例を示す断面図。
【図１５】トランジスタの作製方法の一例を示す断面図。
【図１６】酸化物半導体を用いたＭＯＳトランジスタのソース−ドレイン間のバンド構造を示す図。
【図１７】図１６においてドレイン側に正の電圧が印加された状態を示す図。
【図１８】酸化物半導体を用いたＭＯＳトランジスタのエネルギーバンド図であり、（Ａ）ゲート電圧を正とした場合、（Ｂ）ゲート電圧を負とした場合を示す図。
【図１９】シリコンＭＯＳトランジスタのソース−ドレイン間のバンド構造を示す図。
【図２０】作製したトランジスタの初期特性を示す図。
【図２１】作製したトランジスタを示す上面図。
【図２２】作製したトランジスタの電気特性を示す図。
【発明を実施するための形態】
【００２６】
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態において、同じ物を指し示す符号は異なる図面において共通とする。
【００２７】
また、以下に説明する実施の形態それぞれにおいて、特に断りがない限り、本明細書に記載されている他の実施形態と適宜組み合わせて実施することが可能である。
【００２８】
（実施の形態１）
図１は、本発明の一態様として用いるＲＦタグ全体のブロック図を示すものである。ＲＦタグ１００は、受信されたデータに基づいて、応答信号を生成するなどといった機能的処理を行う論理回路１０１と、リーダ／ライタと信号の送受信（交信）を行うアンテナ回路１０２と、アンテナ回路１０２において受信された振幅変調波（搬送波に変調波を重畳して生成されたもの）を復調し、パルス信号を取り出す復調回路１０３と、論理回路１０１から出力される応答信号に従ってリーダ／ライタから出力されている搬送波を変調し、リーダ／ライタに応答信号を返信する変調回路１０４と、アンテナ回路１０２において受信された搬送波または振幅変調波から直流電圧を生成するための整流回路１１３と、整流回路１１３により生成された直流電圧を一定の電源電位とする定電圧回路１１４と、クロック生成回路１１７とを有する。
【００２９】
このように、ＲＦタグ１００は、無線によりリーダ／ライタとデータのやりとりを行うために必要とされる複数の回路を有しているが、このような複数の回路のうち、本発明の一態様は、特に変調回路１０４に特徴を有するが、変調回路の詳細については、実施の形態２以降で説明する。
【００３０】
アンテナ回路１０２は、アンテナ１１１及び共振容量１１２を有する。アンテナ１１１は、その形状等によってリーダ／ライタからの搬送波の受信能力が異なるものであるが、本発明においては特に限定されるものではない。共振容量１１２は、アンテナ１１１との組み合わせによって、アンテナ回路１０２の共振周波数を、リーダ／ライタからの搬送波の周波数に最適化するために設けられる容量である。なお、本実施の形態では共振容量１１２を設ける構成としているが、必ずしも設ける必要はなく、この場合はアンテナ１１１のみでリーダ／ライタからの搬送波の周波数に対して最適化すればよい。
【００３１】
整流回路１１３は、アンテナ回路１０２で受信した搬送波または振幅変調波を整流し、直流電圧ＶＤＣを生成する機能を有する。整流回路１１３が生成する直流電圧ＶＤＣの値は、搬送波の振幅の大きさで変化する電力によって変化する。電力が大きい場合は、直流電圧ＶＤＣも高くなり、電力が小さい場合は、直流電圧ＶＤＣも低くなる。
【００３２】
定電圧回路１１４は、電力の大きさによって変化する直流電圧ＶＤＣを一定の電源電位Ｖｄｄ（高電源電位と呼ぶことができる）にして、論理回路１０１に供給する機能を有する。論理回路１０１は、供給される電位が変化してしまうと、動作が不安定になる。このため、論理回路１０１には一定の電位が供給される必要がある。本実施の形態では、定電圧回路１１４によって論理回路１０１に一定の電源電位Ｖｄｄが供給されている。なお、ＲＦタグ１００を構成する各々の回路において、低電源電位（以下、ＶＳＳ）は共通であり、例えばＶＳＳをＧＮＤ（＝０Ｖ）とすることができる。
【００３３】
クロック生成回路１１７は、アンテナ回路１０２で受信した搬送波または振幅変調波を参照して論理回路１０１の動作に必要なクロック信号ＣＬＫを生成し、論理回路１０１に供給する機能を有する。このようなクロック生成回路１１７の一例として、入力された搬送波からアナログ−デジタル変換器によって搬送波と同じ周波数の矩形波を生成し、その矩形波を分周回路によって回路動作に最適な周波数（例えば搬送波の周波数の１／１６）に落としたものをクロック信号ＣＬＫとして出力する、といった構成の回路などが挙げられるが、この構成に限定されるものではない。
【００３４】
クロック生成回路１１７には、一定の周波数のクロック信号ＣＬＫを安定して論理回路１０１に供給する機能が求められる。このため、先に説明した論理回路１０１と同様に、クロック生成回路１１７には一定の電位が供給される必要がある。
【００３５】
クロック生成回路１１７に供給する一定の電位としては、論理回路１０１と同様に、定電圧回路１１４で生成された電源電位Ｖｄｄを用いてもよい。しかしながら、電源電位Ｖｄｄは他の回路にも供給されるものであり、他の回路の動作によって電源電位Ｖｄｄが変動するおそれがある場合は、他の回路に供給される電源電位Ｖｄｄとは別の電源電位Ｖｄｄ＿ＣＬＫを定電圧回路１１４で生成し、その電源電位Ｖｄｄ＿ＣＬＫをクロック生成回路１１７に供給する構成とすることが好ましい。この構成を採用することにより、クロック生成回路１１７は一定の周波数のクロック信号ＣＬＫを安定して論理回路１０１に供給することが容易となる。
【００３６】
図２は、本発明の一態様として用いるＲＦタグ全体のブロック図を示すものである。図２のクロック生成回路１１７は図１のクロック生成回路１１７とは異なり、アンテナ回路が受信した搬送波または振幅変調波を参照せずに、論理回路１０１の動作に必要なクロック信号ＣＬＫを生成し、論理回路１０１に供給する。このようなクロック生成回路の一例としてリングオシレータなどの発振回路が挙げられるが、この構成に限定されるものではない。なお、図２に示すＲＦタグ１００において、クロック生成回路１１７以外の回路は図１に示すＲＦタグ１００の有する回路と同様のものを用いることができるので、ここでは説明を省略する。
【００３７】
（実施の形態２）
本実施の形態では、実施の形態１で説明した変調回路の構成について説明する。
【００３８】
図３は、本発明の一態様に係る変調回路の構成の一例を示したものである。変調回路３０１は、負荷変調方式を用いたものであり、負荷３０２と、トランジスタ３０３を有する。トランジスタ３０３は、ソースまたはドレインの一方が前記負荷３０２を介してアンテナ３０４の一端に電気的に接続され、ソースまたはドレインの他方がアンテナ３０４の他端に電気的に接続されている。また、トランジスタ３０３のゲートに入力される信号３０５により、トランジスタ３０３の導通・非導通が制御される。なお、トランジスタ３０３のゲートに入力される信号３０５は、Ｈｉｇｈ（Ｈ）またはＬｏｗ（Ｌ）の２値信号であり、論理回路から出力される応答信号（副搬送波、サブキャリアと呼ばれることもある）に相当する。
【００３９】
このように、負荷変調方式の変調回路３０１は、論理回路から出力される応答信号に基づいてトランジスタの導通・非導通を制御することによって、アンテナ両端間のインピーダンスを可変とし、リーダ／ライタにデータを送信する機能を有する。
【００４０】
なお、本明細書で説明するアンテナは平衡デバイスであるため、アンテナの一端とアンテナの他端とには、それぞれある周波数の正弦波が入力される。アンテナの一端とアンテナの他端の信号は、１８０°位相がずれた関係にある。しかし、回路の説明を簡単にするために、アンテナの他端の電位を固定の電位（０Ｖ）として、以下説明する。また、本実施の形態に限らず、他の実施の形態においても同様とする。
【００４１】
また、図３においては、アンテナ回路３０７がアンテナ３０４及び共振容量３０６から構成された例を示しているが、本発明はこの構成に限定されるものではない。すなわち、アンテナ回路３０７として、アンテナ３０４のみから構成することも可能である。これは、本実施の形態におけるアンテナの構成に限らず、他の実施の形態におけるアンテナの構成においても同様である。
【００４２】
また、負荷３０２としては、抵抗を用いるか、容量を用いるか、抵抗及び容量を用いて構成することができる。負荷３０２として抵抗を用いた場合の変調回路の構成の一例を図４に示す。この場合、抵抗３１１の一端は、アンテナ３０４の一端に電気的に接続され、抵抗３１１の他端は、トランジスタ３０３のソースまたはドレインの一方に電気的に接続される。
【００４３】
また、負荷３０２として容量を用いた場合の変調回路の構成の一例を図５に示す。この場合、容量３１２の一方の電極は、アンテナ３０４の一端に電気的に接続され、容量３１２の他方の電極は、トランジスタ３０３のソースまたはドレインの一方に電気的に接続される。
【００４４】
また、負荷３０２として抵抗及び容量を用いた場合の変調回路の構成の一例を図６に示す。この場合、抵抗３１３と容量３１４は互いに並列に接続される。そして、抵抗３１３の一端及び容量３１４の一方の電極は、アンテナ３０４の一端に電気的に接続され、抵抗３１３の他端及び容量３１４の他方の電極は、トランジスタ３０３のソースまたはドレインの一方に電気的に接続される。
【００４５】
ここで、図３乃至図６に示すトランジスタ３０３は、スイッチとして機能するものである。したがって、変調回路３０１の動作の安定性向上のためにトランジスタ３０３に求められる理想的な特性としては、ゲートに入力される信号がＨまたはＬの一方であるときはトランジスタ３０３の抵抗成分が限りなく無限大（∞）として機能し、ゲートに入力される信号がＨまたはＬの他方であるときにはトランジスタ３０３の抵抗成分が限りなくゼロ（０）として機能することが好ましい。例えば、トランジスタ３０３がＮチャネル型である場合、ゲートに入力される信号がＬのときはトランジスタ３０３の抵抗成分が限りなく無限大（∞）として機能し、ゲートに入力される信号がＨのときはトランジスタ３０３の抵抗成分が限りなくゼロ（０）として機能することが理想的である。なお、トランジスタ３０３の極性は特に限定されず、ｎチャネル型でもよいし、ｐチャネル型でもよい。
【００４６】
そこで、本実施の形態におけるトランジスタ３０３は、変調回路としての理想的な動作に近づけるため、トランジスタ３０３を構成するチャネル形成領域として、酸化物半導体層を用いる。この酸化物半導体層は、トランジスタの電気特性に悪影響を与える不純物が極めて少ないレベルにまで低減されたものであって、高純度化されたものである。電気特性に悪影響を与える不純物の代表例としては、水素が挙げられる。水素は、酸化物半導体中でキャリアの供与体（ドナー）となり得る不純物であり、酸化物半導体中に水素が多量に含まれていると、酸化物半導体がＮ型化されてしまう。このように水素が多量に含まれた酸化物半導体を用いたトランジスタは、ノーマリーオンとなってしまう。そして、トランジスタのオン・オフ比を十分にとることができない。したがって、本明細書における「高純度の酸化物半導体」は、酸化物半導体における水素が極力低減されているものであって、真性又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、含有する水素濃度が少なくとも５×１０１９／ｃｍ３以下であって、好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以下、または１×１０１６／ｃｍ３未満である酸化物半導体である。そして、酸化物半導体層に含まれるキャリア濃度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である酸化物半導体膜をチャネル形成領域に用いてトランジスタを構成する。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【００４７】
また、酸化物半導体層のエネルギーギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００４８】
このように、酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高純度の酸化物半導体層をトランジスタ３０３のチャネル形成領域に用いることで、オフ電流値が極めて小さいトランジスタを提供できる。具体的には、高純度の酸化物半導体層を有するトランジスタのオフ電流を１×１０−１３Ａ以下、好ましくは１×１０−１６Ａ以下に低減することができる。すなわち、トランジスタ３０３がオフ状態の際の抵抗成分を限りなく大きくすることができる。この結果、変調回路における消費電力を抑制することができる。また、トランジスタ３０３のオン／オフ比を従来に比較して大きくすることができるため、変調回路における変調度を大きくすることができる。
【００４９】
例えば、高純度の酸化物半導体層を用いたトランジスタのチャネル長が３μｍ、チャネル幅が１０ｍｍの場合であっても、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート電圧が−５Ｖから−２０Ｖの範囲（オフ状態）において、ドレイン電流は１×１０−１３Ａ以下となるように作用する。
【００５０】
ここで、高純度の酸化物半導体層を用いたトランジスタの特性について、図１６乃至図２２を用いて説明する。
【００５１】
図１６は、高純度の酸化物半導体層を用いたトランジスタのソース−ドレイン間のバンド構造を示す図である。高純度化が図られた酸化物半導体のフェルミ準位は、理想的な状態では禁制帯の中央に位置している。水素濃度を減少させた酸化物半導体では少数キャリア（この場合は正孔）がゼロまたは限りなくゼロに近い状態になっている。
【００５２】
この場合、金属の仕事関数をφｍ、酸化物半導体の電子親和力をχ、酸化物半導体の熱平衡状態でのキャリア密度＝ドナー密度をＮｄ、酸化物半導体の伝導帯での実効状態密度をＮｃとすると、金属−酸化物半導体の接合面でバンド構造がフラットになるための条件は、φｍ＝χ−Ｖｔｌｎ（Ｎｄ／Ｎｃ）のようになる。ここで、Ｖｔ＝ｋｂＴ／ｑであり、ｋｂ：ボルツマン定数、ｑ：素電荷である。
【００５３】
φｍ＜χであれば、オーミック接触となる。また、φｍ＝χであれば、接合面において電極メタルのフェルミレベルと酸化物半導体の伝導帯のレベルが一致する。例えば、バンドギャップ３．０５ｅＶ、電子親和力４．３ｅＶ、真性状態（キャリア密度約１×１０−７／ｃｍ３）であると仮定し、ソース電極及びドレイン電極として仕事関数４．３ｅＶのチタン（Ｔｉ）を用いたときには、図１６で示すように電子に対して障壁は形成されない
【００５４】
図１７は酸化物半導体を用いたトランジスタにおいて、ゲートに正の電圧を印加し、かつ、ドレイン側に正の電圧が印加された状態を示す図である。酸化物半導体はバンドギャップが大きいため、高純度化され真性または実質的に真性な酸化物半導体の真性キャリア密度はゼロまたは限りなくゼロに近い状態であるが、ゲートに正の電圧を印加し、かつ、ソース−ドレイン間に電圧が印加されれば、ソース側からキャリア（電子）が注入され、ドレイン側に流れ得ることが理解される。
【００５５】
図１８（Ａ）は、ゲート電圧を正にしたときのＭＯＳ構造のエネルギーバンド図であり、酸化物半導体を用いたトランジスタにおけるものを示している。なお、図中において、ＧＥはゲート電極を表し、ＧＩはゲート絶縁膜を表し、ＯＳは酸化物半導体を表す。この場合、高純度化された酸化物半導体には熱励起キャリアがほとんど存在しないことから、ゲート絶縁膜近傍にもキャリアは蓄積されない。しかし、図１７で示すように、ソース側から注入されたキャリアが伝搬することはできる。
【００５６】
図１８（Ｂ）は、ゲート電圧を負にしたときのＭＯＳ構造のエネルギーバンド図であり、酸化物半導体を用いたトランジスタにおけるものを示している。酸化物半導体中に少数キャリア（正孔）はほとんど存在しないので、ゲート絶縁膜近傍にもキャリアは蓄積されない。このことは、オフ電流が小さいことを意味している。
【００５７】
なお、図１９にシリコン半導体を用いた場合のトランジスタのバンド図を示す。シリコン半導体の真性キャリア密度は１．４５×１０１０／ｃｍ３（３００Ｋ）であり、室温においてもキャリアが存在している。これは、室温においても、熱励起キャリアが存在していることを意味している。実用的にはリンまたはボロンなどの不純物が添加されたシリコンウエハーが使用されるので、実際には１×１０１４／ｃｍ３以上のキャリアがシリコン半導体に存在し、これがソース−ドレイン間の伝導に寄与する。さらに、シリコン半導体のバンドギャップは１．１２ｅＶであるので、シリコン半導体を用いたトランジスタは温度に依存してオフ電流が大きく変動することとなる。
【００５８】
このように、単に、バンドギャップの広い酸化物半導体をトランジスタに適用するのではなく、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満となるようにすることで、実用的な動作温度で熱的に励起されるキャリアを排除して、ソース側から注入されるキャリアのみによってトランジスタを動作させることができる。それにより、オフ電流を１×１０−１３Ａ以下にまで下げると共に、温度変化によってオフ電流がほとんど変化しない極めて安定に動作するトランジスタを得ることができる。
【００５９】
次に、評価用素子（ＴＥＧとも呼ぶ）でのオフ電流の測定値について以下に説明する。
【００６０】
Ｌ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続することで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにしたトランジスタの初期特性を図２０に示す。ここでは、Ｖｇを−２０Ｖ〜＋５Ｖまでの範囲で示している。また、上面図を図２１（Ａ）に示し、その一部を拡大した上面図を図２１（Ｂ）に示す。図２１（Ｂ）の点線で囲んだ領域がＬ／Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍの１段分のトランジスタである。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイン電圧またはＶｄという）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶｇという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【００６１】
図２０に示すようにチャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖ及び１０Ｖにおいてオフ電流は１×１０−１３［Ａ］以下となっており、測定機（半導体パラメータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１００ｆＡ）以下となっている。
【００６２】
次に、測定したトランジスタの作製方法について説明する。
【００６３】
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化珪素層を形成し、窒化珪素層上に酸化窒化珪素層を形成した。続いて、酸化窒化珪素層上にゲート電極としてスパッタ法によりタングステン層を形成した後、このタングステン層を選択的にエッチングして、ゲート電極を形成した。
【００６４】
次に、ゲート電極上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化珪素層を形成した。
【００６５】
次に、ゲート絶縁層上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲット（モル数比で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、厚さ５０ｎｍの酸化物半導体層を形成した。そして、酸化物半導体層を選択的にエッチングし、島状の酸化物半導体層を形成した。
【００６６】
次に、酸化物半導体層をクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の第１の熱処理を行った。
【００６７】
次に、酸化物半導体層上にソース電極及びドレイン電極としてチタン層（厚さ１５０ｎｍ）をスパッタ法により形成した。ここで、ソース電極及びドレイン電極を選択的にエッチングした。１つのトランジスタのチャネル長Ｌを３μｍ、チャネル幅Ｗを５０μｍとし、このトランジスタ２００個を並列接続とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにした。
【００６８】
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により酸化珪素層を膜厚３００ｎｍで形成した。ここで、保護絶縁層である酸化珪素層を選択的にエッチングし、ゲート電極、ソース電極及びドレイン電極上に開口部を形成した。その後、窒素雰囲気下、２５０℃で１時間、第２の熱処理を行った。さらに、Ｖｇ−Ｉｄ特性を測定する前に、１５０℃、１０時間の加熱を行った。
【００６９】
以上の工程により、ボトムゲート型のトランジスタを作製した。
【００７０】
図２０に示すように、トランジスタのオフ電流が、１×１０−１３Ａ程度であるのは、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。酸化物半導体層中の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３未満とする。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。
【００７１】
なお、本測定にはＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いたが、本発明はこの構成に限定されない。例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体材料を用いることもできる。また、酸化物半導体材料として、ＡｌＯｘを２．５〜１０ｗｔ％混入したＩｎ−Ａｌ−Ｚｎ−Ｏ系や、ＳｉＯｘを２．５〜１０ｗｔ％混入したＩｎ−Ｚｎ−Ｏ系を用いることもできる。
【００７２】
また、酸化物半導体の結晶性については、特に限定されない。すなわち、非晶質（アモルファス）、微結晶（セミアモルファスまたはマイクロクリスタルとも呼ばれる）、多結晶、単結晶のいずれでも用いることができるが、アモルファスを含む酸化物半導体を用いる場合、変調回路のオフ電流を特に低減できるので、好ましい。
【００７３】
また、キャリア測定機で測定される酸化物半導体層のキャリア濃度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である。即ち、酸化物半導体層のキャリア濃度は、限りなくゼロに近くすることができる。なお、キャリア濃度の測定方法の具体例としては、ＭＯＳキャパシタを作製し、前記ＭＯＳキャパシタのＣＶ測定の結果（ＣＶ特性）を評価することによって求める方法が挙げられる。
【００７４】
また、トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることもできる。この場合、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低消費電力化も図ることができる。
【００７５】
なお、トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。
【００７６】
次に、本実施の形態で作製したトランジスタに対してオフ電流の温度特性を評価した。温度特性は、トランジスタが使われる最終製品の耐環境性や、性能の維持などを考慮する上で重要である。当然ながら、温度に対するオフ電流の変化量が小さいほど好ましい。なぜなら温度に対するオフ電流の変化量が小さいほど製品設計の自由度が増すからである。
【００７７】
温度特性は、恒温槽を用い、−３０、０、２５、４０、６０、８０、１００、及び１２０℃のそれぞれの温度でトランジスタを形成した基板を一定温度とし、ドレイン電圧を６Ｖ、ゲート電圧を−２０Ｖ〜＋２０Ｖまで変化させてＶｇ−Ｉｄ特性を取得した。
【００７８】
図２２（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ−Ｉｄ特性を重ね書きしたものであり、図２２（Ａ）における点線で囲む領域を拡大したものを図２２（Ｂ）に示す。図中の矢印で示す右端の曲線が−３０℃、左端が１２０℃で取得した曲線で、その他の温度で取得した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、オフ電流は拡大図の図２２（Ｂ）においても明らかであるように、ゲート電圧が−２０Ｖ近傍を除いて、全ての温度で測定機の分解能近傍の１×１０−１２Ａ以下となっており、温度依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１×１０−１２Ａ以下を維持しており、チャネル幅Ｗが１００００μｍであることを考慮すると、１×１０−１６［Ａ／μｍ］以下となり、オフ電流が非常に小さいことがわかる。
【００７９】
高純度の酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことに起因する。また、ソース領域及びドレイン領域は縮退した状態にあるので、やはり温度依存性が現れない要因となっている。トランジスタの動作は、縮退したソース領域から酸化物半導体に注入されたキャリアによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特性（オフ電流の温度依存性無し）を説明することができる。
【００８０】
以上のように、トランジスタのチャネル幅Ｗが１×１０４μｍであり、チャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）という優れた電気特性が得られる。このように、酸化物半導体中の不純物が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
【００８１】
上述したように、本実施の形態においては、高純度の酸化物半導体層を有するトランジスタをトランジスタ３０３として用いることにより、オフ電流を１×１０−１３Ａ以下、好ましくは１×１０−１６Ａ以下に低減することができる。このため、トランジスタ３０３がオフ状態の際の抵抗成分を限りなく大きくすることができる。したがって、変調回路の動作の安定性が向上する。さらに、トランジスタ３０３のオフ電流が小さくなることにより、変調回路における無駄な消費電力を抑制できる。
【００８２】
（実施の形態３）
本実施の形態では、変調回路の消費電力を更に抑制する構成について説明する。
【００８３】
本実施の形態における変調回路の構成の一例について図７を用いながら説明する。図７と、実施の形態１で説明した図３との違いは、図３における変調回路３０１は、アンテナ３０４の両端間に負荷３０２とトランジスタ３０３が直列に接続された構成であるのに対し、図７における変調回路７０１は、アンテナ３０４の両端間に負荷７０２とトランジスタ７０３とダイオード７２０が直列に接続された構成である点である。すなわち、図７に示す変調回路７０１は、負荷７０２と、トランジスタ７０３と、ダイオード７２０を有する。そして、負荷７０２の一端は、アンテナ３０４の一端に電気的に接続され、負荷７０２の他端は、ダイオード７２０のアノード（一端）に電気的に接続される。ダイオード７２０のカソード（他端）は、トランジスタ７０３のソースまたはドレインの一方に電気的に接続され、トランジスタ７０３のソースまたはドレインの他方は、アンテナ３０４の他端に電気的に接続される。また、トランジスタ７０３のゲートに入力される信号３０５により、トランジスタ７０３の導通・非導通が制御される。
【００８４】
ダイオード７２０の種類は特に限定されず、整流効果を得られるものであれば、ＰＮダイオードや、ＰＩＮダイオード、ショットキーバリアダイオード、定電圧ダイオード（ツェナーダイオード）、ダイオード接続したトランジスタ等を用いることができる。例えば、ゲートとソースまたはドレインの一方とをダイオード接続したＮチャネル型のトランジスタを用いることができる。また、ゲートとソースまたはドレインの一方とをダイオード接続したＰチャネル型のトランジスタを用いることもできる。また、ダイオード接続したトランジスタを複数直列に接続したトランジスタ群（以下、ダイオード接続したトランジスタ群という）を用いることもできる。また、ＰＮダイオードやＰＩＮダイオードを用いる場合は、それぞれ横接合型のものとすることが好ましい。ダイオード７２０として、横接合型のＰＮダイオードまたは横接合型のＰＩＮダイオードを用いる場合、ＲＦタグのような半導体装置を構成する上で必要とされるトランジスタと併せて同一基板上にこれらのダイオードを作製する際に、既存のプロセスを変更することなく作製することが可能となるためである。なお、ダイオード７２０に限らず、本発明の一態様で用いる全てのダイオードは、これら様々な種類のダイオードを適宜用いることが可能である。
【００８５】
なお、ダイオード７２０は、負荷として機能しうる素子であるが、本実施の形態における負荷７０２と、ダイオード７２０は、互いに別の素子として説明する。したがって、本実施の形態における負荷７０２は、ダイオード以外の素子を用いるものであり、具体的には、実施の形態１で説明した容量、抵抗、または容量及び抵抗を用いることができる。
【００８６】
次に、本実施の形態における変調回路の動作について説明する。トランジスタ７０３は、論理回路からの信号（副搬送波、サブキャリアと呼ばれることもある）３０５により、オン（導通）・オフ（非導通）のいずれかの状態となる。なお、論理回路からの信号３０５の変調方式の一例としては、搬送波の振幅を変化させるＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）を用いることができる。
【００８７】
なお、上述したように、トランジスタ７０３の極性は限定されるものではないが、本実施の形態では、チャネル形成領域に高純度の酸化物半導体層を用いたｎチャネル型のトランジスタを用いた場合について、以下説明する。また、負荷７０２に接続されている側を、アンテナの一端とし、トランジスタ７０３のソースまたはドレインの他方に接続されている側をアンテナの他端として、以下説明する。また、上述したように、本明細書で説明するアンテナは平衡デバイスであるため、アンテナの一端とアンテナの他端とには、それぞれある周波数の正弦波が入力される。アンテナの一端とアンテナの他端の信号は、１８０°位相がずれた関係にある。しかし、回路の説明を簡単にするために、アンテナの他端の電位を固定の電位（０Ｖ）として、以下説明する。
【００８８】
まず、アンテナ３０４の一端の電位が正の期間について説明する。アンテナ３０４の一端の電位が正の期間においては、アンテナ３０４の他端に接続された方がトランジスタ７０３のソースとなり、ダイオード７２０のカソードに接続された方がトランジスタ７０３のドレインとなる。したがって、トランジスタ７０３のソースの電位は０Ｖとなる。ここで、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＬｏｗである場合は、トランジスタ７０３がオフ状態となる。本実施の形態においては、チャネル形成領域に高純度の酸化物半導体層を用いたｎチャネル型のトランジスタを用いており、オフ電流が極めて低いため、アンテナ３０４の一端から変調回路７０１を介してアンテナ３０４の他端に向けて流れる電流を概略ゼロと見なすことができるため、アンテナ３０４両端間のインピーダンスが概略変化しない。したがって、変調回路７０１の動作として理想的に振る舞うことができる。一方、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＨｉｇｈである場合は、トランジスタ７０３がオン状態となり、アンテナ３０４の一端から変調回路７０１を介してアンテナ３０４の他端に向けて順電流が流れる。そして、順電流が流れることにより、アンテナ３０４の一端の電位が変化し、アンテナ３０４両端間のインピーダンスが変化する。本実施の形態においては、高純度の酸化物半導体層を有するｎチャネル型のトランジスタを用いることにより、変調回路の動作の信頼性を向上させるとともに、無駄な電力消費を抑制することができる。
【００８９】
次に、アンテナ３０４の一端の電位が負の期間について説明する。アンテナ３０４の一端の電位が負の期間においては、アンテナ３０４の他端に接続された方がトランジスタ７０３のドレインとなり、ダイオード７２０のカソードに接続された方がトランジスタ７０３のソースとなる。したがって、ソースの電位は負の値となる。このため、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＬｏｗである場合であっても、トランジスタ７０３のゲートの電位よりもトランジスタ７０３のソースの電位の方が低くなり、トランジスタ７０３はオン状態となる。また、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＨｉｇｈである場合も、トランジスタ７０３はオン状態となる。したがって、アンテナ３０４の一端の電位が負の期間においては、トランジスタ７０３のゲートに入力される論理回路からの信号３０５に関わらず、常にトランジスタ７０３がオン状態となり、変調回路としての動作が困難である。そこで、本実施の形態においては、負荷７０２とトランジスタ７０３との間にダイオード７２０を設けることにより、アンテナ３０４の一端の電位が負の期間において逆流電流が発生することを防止し、変調回路における無駄な電力消費を抑制することができる。
【００９０】
また、ダイオード７２０を設けることによって変調回路７０１の逆流電流が低減した分、従来よりも低消費電力でＲＦタグを動作させることが可能となり、ＲＦタグの最大通信距離を拡大することができる。この理由は、以下のように説明することができる。
【００９１】
実施の形態１において説明した図１に示すとおり、アンテナ回路１０２は、変調回路１０４以外に復調回路１０３や整流回路１１３にも電気的に接続されている。このため、変調回路１０４の逆流電流が低減すると、その低減量に応じて復調回路１０３や整流回路１１３に供給される電流量が増加することとなる。整流回路１１３に供給される電流量が増加すると、整流回路１１３で生成される直流電圧が増加する。したがって、リーダ／ライタからアンテナ回路１０２を介して供給される電力が従来より少なくてもＲＦタグ１００が動作可能となる。このように、ＲＦタグ１００が動作するために必要な電力量を従来よりも少なくすることができるため、ＲＦタグ１００の最大通信距離を拡大することができる。
【００９２】
なお、本発明の一態様は、図７に示す負荷７０２、ダイオード７２０及びトランジスタ７０３の接続関係に限定されるものではない。すなわち、本発明の一態様は、アンテナの両端間に、負荷、ダイオード、及びスイッチが直列接続されていればよく、負荷、ダイオード、及びスイッチが直列接続される順番は、順不同でよい。例えば、図８に示す変調回路８０１のように、ダイオード８２０のアノードは、アンテナ３０４の一端に電気的に接続され、ダイオード８２０のカソードは、負荷８０２を介してトランジスタ８０３のソースまたはドレインの一方に電気的に接続され、トランジスタ８０３のソースまたはドレインの他方は、アンテナ３０４の他端に電気的に接続される構成である場合も、変調回路の動作の信頼性を向上させるとともに、無駄な電力消費を抑制することができる。また、図９に示す変調回路９０１のように、トランジスタ９０３のソースまたはドレインの一方は、負荷９０２を介してアンテナ３０４の一端に電気的に接続され、トランジスタ９０３のソースまたはドレインの他方は、ダイオード９２０のアノードに電気的に接続され、ダイオード９２０のカソードは、アンテナ３０４の他端に電気的に接続される構成である場合も、変調回路の動作の信頼性を向上させるとともに、無駄な電力消費を抑制することができる。
【００９３】
（実施の形態４）
本実施の形態では、変調回路に用いるトランジスタの構造の一例、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の一例、及びその作製方法の一例について説明する。
【００９４】
まず、図１１（Ａ）、図１１（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図１１（Ａ）はトップゲート構造のトランジスタ４１０の平面図であり、図１１（Ｂ）は図１１（Ａ）の線Ｃ１−Ｃ２における断面図である。
【００９５】
トランジスタ４１０は、基板４００上に、絶縁層４０７、酸化物半導体層４１２、第１の電極（ソース電極及びドレイン電極の一方）４１５ａ、第２の電極（ソース電極及びドレイン電極の他方）４１５ｂ、ゲート絶縁層４０２、及びゲート電極４１１を有し、第１の電極４１５ａ、第２の電極４１５ｂにはそれぞれ第１の配線４１４ａ、第２の配線４１４ｂが接して設けられ、電気的に接続されている。
【００９６】
なお、図１１（Ａ）に示すトランジスタ４１０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【００９７】
次に、図１２（Ａ）乃至（Ｅ）を用いながら、トランジスタ４１０を作製する工程について説明する。
【００９８】
まず、基板４００上に下地膜となる絶縁層４０７を形成する。
【００９９】
基板４００として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。基板４００の具体例としては、ガラス基板、結晶化ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスが挙げられる。
【０１００】
絶縁層４０７としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の形成方法としては、プラズマＣＶＤ法、スパッタリング法等を用いることができるが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層４０７を成膜することが好ましい。本実施の形態においては、絶縁層４０７としてスパッタリング法により酸化シリコン層を形成する。具体的には、基板４００を処理室へ搬送した後、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコンまたはシリコン酸化物のターゲットを用いて、基板４００上に絶縁層４０７として酸化シリコン層を成膜する。なお、成膜時の基板４００は室温でもよいし、加熱されていてもよい。
【０１０１】
成膜条件の具体例としては、ターゲットとして石英（好ましくは合成石英）を用い、基板温度１０８℃、基板４００とターゲット間の距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、ターゲットとして石英（好ましくは合成石英）に代えてシリコンターゲットを用いることもできる。また、スパッタガスとして酸素及びアルゴンの混合ガスに代えて酸素ガスを用いてもよい。ここで、絶縁層４０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
【０１０２】
また、絶縁層４０７の成膜時において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することにより、絶縁層４０７に水素、水酸基又は水分が含まれないようにすることが好ましい。
【０１０３】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いればよい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることできる。また、排気手段としては、ターボポンプにコールドトラップを加えることが好ましい。クライオポンプを用いて排気した成膜室は、水素原子や、水（Ｈ２Ｏ）等の水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４０７は、水素原子が極力取り込まれにくく好ましい。
【０１０４】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【０１０５】
また、材料の異なるターゲットを複数設置可能な多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１０６】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置を用いることができる。
【０１０７】
また、スパッタリング法を用いる成膜方法としては、成膜中にターゲット物質とスパッタガス成分とを化学反応させ、それらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１０８】
また、絶縁層４０７は単層構造に限定されず、積層構造でもよい。例えば、基板４００側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０１０９】
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコンターゲットを用いて窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。また、窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
【０１１０】
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。この方法を用いる場合、窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止できる。
【０１１１】
次に、絶縁層４０７上に酸化物半導体層をスパッタリング法により形成する。
【０１１２】
酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に対して行うことが好ましい。また、後に形成する第１の電極４１５ａ及び第２の電極４１５ｂまで形成した基板４００に対しても同様に行うことが好ましい。ただし、これらの予備加熱の処理は省略してもよい。
【０１１３】
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去することも好ましい。逆スパッタとは、ターゲット側に電圧を印加せず、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加することによって基板近傍にプラズマを形成し、表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素等を用いてもよい。
【０１１４】
酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体のターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とすることができる。
【０１１５】
なお、酸化物半導体層の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下とすればよい。ここで、酸化物半導体層を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
【０１１６】
酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上に成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のままとするか、または４００℃未満の温度に加熱してもよい。
【０１１７】
酸化物半導体層の成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が挙げられる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１１８】
以上の方法により形成される酸化物半導体層の具体例としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどの酸化物半導体層を用いることができる。また、上記酸化物半導体層はＳｉＯ２を含んでいてもよい。また、これらの酸化物半導体層は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏをターゲットとして用いたスパッタリング法により、非単結晶のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。
【０１１９】
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏが挙げられる。なお、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよぶことができる。
【０１２０】
次に、酸化物半導体層を第１のフォトリソグラフィ工程により島状の酸化物半導体層４１２に加工する（図１２（Ａ）参照。）。なお、島状の酸化物半導体層４１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１２１】
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１２２】
ドライエッチングを行う場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１２３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましいが、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス等を用いることもできる。
【０１２４】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（例えば、体積比で３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２となるように混合した溶液）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。エッチングの条件（エッチング液、エッチング時間、温度等）については、酸化物半導体の材料に合わせて適宜調節すればよい。
【０１２５】
また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材料（例えば、インジウム等のレアメタル）を回収して再利用することにより、資源を有効活用することができる。
【０１２６】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体層を島状の酸化物半導体層４１２に加工する。
【０１２７】
次に、酸化物半導体層４１２に第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４１２から水素、水、及び水酸基等を除去することができる。
【０１２８】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガスを用いることができる。
【０１２９】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いることにより、短時間での高温加熱処理が可能となる。
【０１３０】
第１の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好ましい。または、加熱処理装置の装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３１】
なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、第１の加熱処理により島状の酸化物半導体層４１２が結晶化し、微結晶化または多結晶化する場合もある。例えば、結晶化率が８０％以上の微結晶の酸化物半導体層となる場合もある。ただし、第１の加熱処理を行っても島状の酸化物半導体層４１２が結晶化せず、非晶質の酸化物半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。
【０１３２】
また、酸化物半導体層に対する第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体層に行ってもよい。この場合、第１の加熱処理後に、加熱処理装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１３３】
第１の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不純物を除去することを主な目的としているが、この加熱処理の際に酸化物半導体層中に酸素欠損が生じてしまうおそれがある。このため、第１の加熱処理の後に、加酸化処理を行うことが好ましい。加酸化処理の具体例としては、第１の加熱処理の後、連続して酸素雰囲気または窒素及び酸素を含む雰囲気（窒素：酸素の体積比＝４：１）での加熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。
【０１３４】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０１３５】
次に、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。導電膜は、スパッタリング法や真空蒸着法により形成すればよい。導電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｙなどの金属材料、該金属材料を成分とする合金材料、導電性を有する金属酸化物等が挙げられる。導電性を有する金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されたＡｌ材料を用いてもよく、この場合、耐熱性を向上させることができる。
【０１３６】
また、導電膜は、単層構造としてもよいし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層した２層構造、Ｔｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を積層した３層構造が挙げられる。また、Ａｌ、Ｃｕなどの金属層と、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層とが積層された構成としてもよい。
【０１３７】
次に、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極４１５ａ及び第２の電極４１５ｂを形成した後、レジストマスクを除去する（図１２（Ｂ）参照。）。第１の電極４１５ａはソース電極及びドレイン電極の一方として機能し、第２の電極４１５ｂはソース電極及びドレイン電極の他方として機能する。ここで、第１の電極４１５ａ及び第２の電極４１５ｂの端部がテーパ形状となるようにエッチングすると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、第１の電極４１５ａ、第２の電極４１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３８】
本実施の形態では第１の電極４１５ａ、第２の電極４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１３９】
また、導電膜のエッチングの際には、酸化物半導体層４１２が除去されてその下の絶縁層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸化物半導体層４１２としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層４１２の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すなわち、第２のフォトリソグラフィ工程により、酸化物半導体層４１２の一部をエッチングし、溝部（凹部）を有する酸化物半導体層とすることもできる。
【０１４０】
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層４１２上に設けられる第１の電極４１５ａの下端部と第２の電極４１５ｂの下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能である。この場合、トランジスタの動作速度を高速化でき、さらにオフ電流値が極めて小さいため、トランジスタの低消費電力化を図ることができる。
【０１４１】
次に、絶縁層４０７、酸化物半導体層４１２、第１の電極４１５ａ、第２の電極４１５ｂ上にゲート絶縁層４０２を形成する（図１２（Ｃ）参照。）。
【０１４２】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。
【０１４３】
ゲート絶縁層４０２を形成する際は、水素が含まれないようにすることが好ましい。このため、成膜時の雰囲気に水素を極力減らすことが可能なスパッタリング法でゲート絶縁層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素、または酸素及びアルゴンの混合ガスを用いて行う。
【０１４４】
また、ゲート絶縁層４０２は、第１の電極４１５ａ、第２の電極４１５ｂ側から順に酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０１４５】
次に、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４０２の一部を除去することにより、第１の電極４１５ａ、第２の電極４１５ｂに達する開口４２１ａ、４２１ｂを形成する（図１２（Ｄ）参照。）。なお、レジストマスクをインクジェット法で形成する場合、フォトマスクを使用しないため、製造コストを低減できる。
【０１４６】
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第４のフォトリソグラフィ工程によりゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂを形成する。
【０１４７】
ゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂの材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。ゲート電極４１１、第１の配線４１４ａ、及び第２の配線４１４ｂの２層構造の具体例としては、アルミニウム層上にモリブデン層が積層された構造、銅層上にモリブデン層が積層された構造、銅層上に窒化チタン層若しくは窒化タンタル層が積層された構造、または窒化チタン層上にモリブデン層が積層された構造が挙げられる。また、３層構造の具体例としては、タングステン層または窒化タングステンと、アルミニウム及びシリコンの合金またはアルミニウム及びチタンの合金と、窒化チタンまたはチタン層とが積層された構造が挙げられる。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化物が挙げられる。
【０１４８】
本実施の形態ではゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１４９】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。なお、第２の加熱処理は、トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０１５０】
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を更に行ってもよい。この加熱処理は、一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回繰り返して行ってもよい。また、この加熱処理を酸化物絶縁層の形成前に減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができるので好ましい。
【０１５１】
以上の工程により、水素、水分、水素化物、水酸化物の濃度が低減された、高純度の酸化物半導体層４１２を有するトランジスタ４１０を形成することができる（図１２（Ｅ）参照。）。トランジスタ４１０は、実施の形態２で説明したトランジスタ３０３等として適用することができる。
【０１５２】
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。保護絶縁層としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。また、平坦化絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。また、これらの材料で形成される絶縁膜を複数積層させることで平坦化絶縁層を形成してもよい。
【０１５３】
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１５４】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１５５】
上述したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
【０１５６】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０１５７】
（実施の形態５）
本実施の形態では、実施の形態４で説明したトランジスタとは別の構造を有するトランジスタの構造、及びその作製方法について図１３を用いながら説明する。
【０１５８】
図１３（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１３（Ｅ）に示すトランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジスタ３９０を、実施の形態２で説明したトランジスタ３０３等に用いることができる。なお、トランジスタ３９０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０１５９】
以下、図１３（Ａ）乃至（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する方法について説明する。
【０１６０】
まず、基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３９１を形成する。形成されたゲート電極の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１６１】
ここで、基板３９４の材料については、実施の形態２で説明した基板４００と同様のものを採用することができる。また、ゲート電極３９１の材料や成膜方法等は、実施の形態２で説明したゲート電極４１１と同様のものを採用することができる。
【０１６２】
なお、基板３９４とゲート電極３９１との間に、下地膜となる絶縁膜を設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一からなる単層構造、またはこれらから選ばれた複数の膜による積層構造により形成すればよい。
【０１６３】
次に、ゲート電極３９１上にゲート絶縁層３９７を形成する。
【０１６４】
ゲート絶縁層３９７は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層を単層または積層して形成することができる。なお、ゲート絶縁層３９７中に水素が多量に含まれないようにするために、スパッタリング法でゲート絶縁層３９７を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１６５】
ゲート絶縁層３９７は、ゲート電極３９１側から順に窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とすればよい。
【０１６６】
次に、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３９３を形成する（図１３（Ａ）参照。）。
【０１６７】
ここで、酸化物半導体層３９３の材料や成膜方法等は、実施の形態２で説明した酸化物半導体層（島状の酸化物半導体層４１２）と同様のものを採用することができる。
【０１６８】
例えば、酸化物半導体層３９３をスパッタリング法により形成する際の成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げられる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層３９３の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１６９】
なお、酸化物半導体層３９３を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去することが好ましい。
【０１７０】
また、ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極３９１が形成された基板３９４、またはゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。予備加熱の温度としては、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下とすればよい。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備加熱は、保護絶縁層３９６の成膜前に、第１の電極３９５ａ及び第２の電極３９５ｂまで形成した基板３９４に対して同様に行ってもよい。
【０１７１】
次に、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１３（Ｂ）参照。）。なお、島状の酸化物半導体層３９９の加工方法については、実施の形態２で説明した島状の酸化物半導体層４１２を形成する際の加工方法と同様のものを採用することができる。
【０１７２】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１７３】
次に、ゲート絶縁層３９７及び酸化物半導体層３９９上に導電膜を形成する。導電膜の成膜方法は、スパッタリング法や真空蒸着法等を用いればよい。また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、またはこれらの元素を成分とする合金、またはこれらの元素を複数組み合わせた合金等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、透光性を有する導電膜を用いてもよい。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化物が挙げられる。
【０１７４】
また、導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
【０１７５】
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極３９５ａ、第２の電極３９５ｂを形成した後、レジストマスクを除去する（図１３（Ｃ）参照。）。ここで、導電膜のエッチングの際には、酸化物半導体層３９９が除去されてその下のゲート絶縁層３９７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸化物半導体層３９９としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層３９９の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すなわち、第３のフォトリソグラフィ工程により、酸化物半導体層３９９の一部をエッチングし、溝部（凹部）を有する酸化物半導体層とすることもできる。
【０１７６】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層３９９上に設けられるソース電極３９５ａの下端部とドレイン電極３９５ｂの下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、トランジスタの低消費電力化を図ることができる。
【０１７７】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１７８】
また、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層３９９の表面に付着した水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。本実施の形態では、上記いずれかのプラズマ処理を行う。
【０１７９】
次に、プラズマ処理を行った後、大気に触れることなく、露出されている酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂに接する保護絶縁膜３９６を形成する（図１３（Ｄ）参照。）。このとき、酸化物半導体層３９９及び保護絶縁層３９６に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつつ保護絶縁層３９６を成膜することが好ましい。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した保護絶縁層３９６に含まれる不純物の濃度を低減できる。
【０１８０】
本実施の形態では、保護絶縁層３９６として酸化物絶縁層を形成する。保護絶縁層３９６の形成方法として、島状の酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂが形成された基板３９４を室温状態のまま、または１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて、酸化シリコン層を成膜する。なお、酸化物絶縁層として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【０１８１】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲット間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により、酸化シリコン層を成膜する。酸化シリコン層の膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を用いることもできる。スパッタガスは、酸素、または酸素及びアルゴンの混合ガスを用いればよい。
【０１８２】
さらに、保護絶縁層３９６と酸化物半導体層３９９とが接した状態で１００℃乃至４００℃で加熱処理を行うことが好ましい。本実施の形態における保護絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基または水素化物などの不純物を保護絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
【０１８３】
以上の工程により、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導体層３９２を有するトランジスタ３９０を形成することができる（図１３（Ｅ）参照。）。本実施の形態で説明したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することにより、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。この結果、真性又は実質的に真性な半導体層が得られる。
【０１８４】
なお、保護絶縁層３９６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶縁層３９６上に絶縁層３９８を形成する。絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いればよい。
【０１８５】
絶縁層３９８の形成方法としては、保護絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、保護絶縁層３９６と同様に、処理室内の残留水分を除去しつつ絶縁層３９８を成膜することが好ましい。絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を加熱することにより、酸化物半導体層３９９中に含まれる水素または水分を絶縁層３９８に拡散させることができる。この場合、保護絶縁層３９６の形成直後に加熱処理を行わなくてもよい。
【０１８６】
また、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリコン層を形成する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止できる。なお、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うことがさらに好ましい。
【０１８７】
保護絶縁層３９６の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０１８８】
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、半導体装置を製造するためのエネルギー消費を低減することができる。
【０１８９】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０１９０】
（実施の形態６）
本実施の形態では、実施の形態４、５で説明したトランジスタとは別の構造を有するトランジスタの構造、及びその作製方法について図１４を用いながら説明する。
【０１９１】
図１４（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。図１４（Ｄ）に示すトランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジスタ３６０を、実施の形態２で説明したトランジスタ３０３として用いることができる。なお、トランジスタ３６０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０１９２】
以下、図１４（Ａ）乃至（Ｄ）を用い、基板３２０上にトランジスタ３６０を作製する方法について説明する。
【０１９３】
まず、基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３６１を形成する。基板３２０の材料については、実施の形態３で説明した基板３９４と同様のものを採用することができる。また、ゲート電極３６１の材料や成膜方法等は、実施の形態３で説明したゲート電極３９１と同様のものを採用することができる。
【０１９４】
次に、ゲート電極３６１上にゲート絶縁層３２２を形成する。ゲート絶縁層３２２の材料については、実施の形態２で説明したゲート絶縁層３９７と同様のものを採用することができる。本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を形成する。
【０１９５】
次に、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。島状の酸化物半導体層の材料や成膜方法、加工方法等は、実施の形態３で説明した島状の酸化物半導体層３９９と同様のものを採用することができる。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパッタ法により成膜する。
【０１９６】
次に、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３２を得る（図１４（Ａ）参照。）。
【０１９７】
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを除去する。または、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９８】
次に、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
【０１９９】
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることができる。
【０２００】
このとき、酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜することが好ましい。なお、処理室内の残留水分の除去方法については、他の実施の形態で説明した方法を用いることができる。
【０２０１】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うことが好ましい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される。
【０２０２】
本実施の形態では、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体層３３２を、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行う。酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行うとよい。
【０２０３】
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１４（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
【０２０４】
次に、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って第１の電極３６５ａ、第２の電極３６５ｂを形成した後、レジストマスクを除去する（図１４（Ｃ）参照。）。
【０２０５】
第１の電極３６５ａ、第２の電極３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。
【０２０６】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って酸素欠乏状態となることで低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極３６１と重なるチャネル形成領域３６３は、Ｉ型となり、第１の電極３６５ａに重なる低抵抗ソース領域３６４ａと、第２の電極３６５ｂに重なる低抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程により、トランジスタ３６０が形成される。
【０２０７】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０２０８】
なお、第２の電極３６５ｂ（及び第１の電極３６５ａ）と重畳した酸化物半導体層において低抵抗ドレイン領域３６４ｂ（または低抵抗ソース領域３６４ａ）を形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、低抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極から低抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、第２の電極３６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極３６１と第２の電極３６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０２０９】
次に、第１の電極３６５ａ、第２の電極３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する（図１４（Ｄ）参照。）。
【０２１０】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０２１１】
（実施の形態７）
本実施の形態は、変調回路に適用可能なトランジスタの他の例について説明する。以下、図１５（Ａ）乃至（Ｄ）を用いて、基板３４０上にトランジスタ３５０を作製する工程を説明する。
【０２１２】
まず、基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３５１を形成する。本実施の形態では、ゲート電極３５１として、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
【０２１３】
次に、ゲート電極３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素膜を形成する。
【０２１４】
次に、ゲート絶縁層３４２に導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極３５５ａ、ドレイン電極３５５ｂを形成した後、レジストマスクを除去する（図１５（Ａ）参照。）。
【０２１５】
次に酸化物半導体層３４５を形成する（図１５（Ｂ）参照。）。本実施の形態では、酸化物半導体層３４５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパッタ法により成膜する。続いて、酸化物半導体層３４５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。
【０２１６】
酸化物半導体層３４５を成膜する工程においては、処理室内の残留水分を除去しつつ酸化物半導体層３４５を成膜することにより、酸化物半導体層３４５に水素、水酸基または水分が含まれないようにすることが好ましい。処理室内の残留水分の除去方法については、他の実施の形態で説明した方法を用いることができる。
【０２１７】
次に、酸化物半導体層の脱水化または脱水素化を行うために、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を得る（図１５（Ｃ）参照。）。
【０２１８】
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
【０２１９】
次に、酸化物半導体層３４６に接する保護絶縁膜３５６を形成する。保護絶縁膜３５６は、少なくとも１ｎｍ以上の膜厚とし、保護絶縁膜３５６に水、水素等の不純物を混入させない方法（例えば、スパッタ法）を適宜用いて形成することができる。保護絶縁膜３５６に水素が含まれると、その水素の酸化物半導体層への侵入、または水素による酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。このため、保護絶縁膜３５６はできるだけ水素を含まない膜になるような成膜方法を用いることが重要である。
【０２２０】
なお、保護絶縁膜３５６の材料や成膜方法等については、実施の形態３における保護絶縁層３９６と同様のものを採用することができる。
【０２２１】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が保護絶縁膜３５６と接した状態で加熱される。
【０２２２】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層を酸素過剰な状態とする。その結果、Ｉ型の酸化物半導体層３５２が形成される。以上の工程により、トランジスタ３５０が形成される。
【０２２３】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、保護絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から保護絶縁膜中に水素がとりこまれ、ノーマリーオフとなるトランジスタを得ることができる。
【０２２４】
なお、保護絶縁層３５６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶縁層３５６上に絶縁層３４３を形成する（図１５（Ｄ）参照。）。絶縁層３４３の材料や成膜方法等については、実施の形態３における保護絶縁層３９８と同様のものを採用することができる。また、絶縁層３４３上に平坦な表面を形成する目的で、平坦化絶縁層（例えば、樹脂層）を設けてもよい。
【０２２５】
なお、図１５（Ｄ）に示すトランジスタ３５０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０２２６】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０２２７】
（実施の形態８）
本実施の形態では、本発明の一態様に係る変調回路を備えたＲＦタグの使用例について図１０を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１０（Ａ）参照）、包装用容器類（包装紙やボトル等、図１０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１０（Ｂ）参照）、乗り物類（自転車等、図１０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話機）等の物品、若しくは各物品に取り付ける荷札（図１０（Ｅ）、図１０（Ｆ）参照）等に設けて使用することができる。
【０２２８】
本発明の一態様に係るＲＦタグ４０００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０２２９】
以上のように、本発明の一態様に係る変調回路を搭載したＲＦタグを本実施の形態に挙げた各物品に用いると、その物品の認証は従来よりも信頼性に優れ、かつ最大通信距離に優れたものになる。
【符号の説明】
【０２３０】
１００ ＲＦタグ
１０１ 論理回路
１０２ アンテナ回路
１０３ 復調回路
１０４ 変調回路
１１１ アンテナ
１１２ 共振容量
１１３ 整流回路
１１４ 定電圧回路
１１７ クロック生成回路
３０１ 変調回路
３０２ 負荷
３０３ トランジスタ
３０４ アンテナ
３０５ 信号
３０６ 共振容量
３０７ アンテナ回路
【技術分野】
【０００１】
本明細書に開示する発明は、半導体装置に関する。特に、変調回路に関する。また、無線によりデータの交信（送信・受信）が可能な半導体装置（データキャリア）に関する。
【背景技術】
【０００２】
近年、個別の対象物にＩＤ（個体識別番号）を与えることで、その対象物が持っている情報の履歴を明確にし、生産、または管理等に役立てるといった個体認識技術が注目されている。特に、無線通信によりデータの送受信を行うＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が世の中に普及されつつある。ＲＦＩＤ技術を用いた無線通信システムは、無線通信装置（質問器）とデータキャリア（応答器）から構成され、無線により両者の間でデータのやりとりを行う通信システムである。無線通信装置は、リーダ／ライタ、携帯電話機、パーソナルコンピュータなど、無線による信号の送受信が可能であるものを指すが、本明細書においては代表的にリーダ／ライタと表記する。また、データキャリアは、一般にＲＦタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、電子タグ等と呼ばれているが、本明細書においては代表的にＲＦタグと表記する。
【０００３】
ＲＦタグは、無線によりリーダ／ライタとデータのやりとりを行うために必要とされる様々な回路を有しているが、このような回路の一つとして変調回路がある。変調回路は、論理回路から出力される応答信号に従ってリーダ／ライタから出力されている搬送波を変調し、リーダ／ライタに応答信号を送信する機能を有する。
【０００４】
リーダ／ライタに応答信号を送信する方法の一つとしては、ＲＦタグの有するアンテナ両端間の負荷インピーダンスを変化させることによって変調を行う負荷変調方式（ロードスイッチング方式）が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２５１１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
負荷変調方式の変調回路は、スイッチング素子と負荷を有する。スイッチング素子としては、シリコンをチャネル形成領域に用いたトランジスタが用いられている。しかしながら、シリコンをチャネル形成領域に用いたトランジスタは、トランジスタがオフ状態のときのオフ電流（漏れ電流ともいう。）が大きく、消費電力の増大を招いていた。また、この結果、ＲＦＩＤの通信における信頼性の低下を招いていた。
【０００７】
上記課題に鑑み、本発明の一態様は、変調回路の消費電力を低減することを課題とする。または、変調回路の消費電力を低減することにより、変調回路を有する半導体装置の消費電力を低減することを課題とする。または、変調回路を有するＲＦタグの消費電力を低減することにより、ＲＦタグの最大通信距離を拡大することを課題とする。または、ＲＦタグの応答信頼性の向上を図ることを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、上記課題の少なくとも一つを解決するため、以下の構成を用いる。すなわち、本発明の一態様においては、酸化物半導体層を有するトランジスタを変調回路に用いることを特徴とする。また、この酸化物半導体層に含まれる水素濃度は、５×１０１９／ｃｍ３以下であり、当該酸化物半導体層を有するトランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする。
【０００９】
本発明の一態様に係る変調回路は、負荷と、スイッチとして機能するトランジスタとを有し、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。
【００１０】
本発明の一態様に係る変調回路は、負荷と、スイッチとして機能するトランジスタとを有し、前記トランジスタは、ソースまたはドレインの一方が前記負荷を介してアンテナの一端に電気的に接続され、ソースまたはドレインの他方がアンテナの他端に電気的に接続され、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。
【００１１】
また、本発明の一態様に係る変調回路は、負荷と、スイッチとして機能するトランジスタと、ダイオードとを有し、前記負荷、前記トランジスタ、及び前記ダイオードは、アンテナの両端間に直列に接続されており、前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、前記トランジスタのオフ電流は、１×１０−１３Ａ以下である。
【００１２】
また、本発明の一態様において、前記ダイオードは、ダイオード接続されたトランジスタである。
【００１３】
また、本発明の一態様において、前記トランジスタのゲートに入力される信号により、当該トランジスタの導通・非導通が制御される。
【００１４】
また、本発明の一態様において、前記負荷は、抵抗、容量、または抵抗及び容量である。
【００１５】
また、本発明の一態様に係る半導体装置は、前記変調回路と、アンテナと、整流回路と、復調回路と、定電圧回路と、論理回路とを有する。また、本発明の一態様に係る半導体装置は、クロック生成回路をさらに有する。
【００１６】
また、本発明の一態様に係る半導体装置は、前記変調回路を有する。
【００１７】
また、本発明の一態様に係る携帯電話機は、前記変調回路を有する。
【００１８】
また、本発明の一態様に係る半導体装置（ＲＦタグ）は、リーダ／ライタと交信する周波数帯に依存性はなく、任意の周波数帯域に用いるＲＦタグに適用可能である。具体的には、周波数３ＭＨｚ〜３０ＭＨｚ（例えば１３．５６ＭＨｚ）のＨＦ帯、周波数３００ＭＨｚ〜３ＧＨｚ（例えば４３３ＭＨｚ、９５３ＭＨｚ、２．４５ＧＨｚ）のＵＨＦ帯、周波数１３５ｋＨｚのいずれの場合にも本発明の一態様に係るＲＦタグは適用可能である。
【００１９】
本発明の一態様に係るＲＦタグは、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、電子タグ等の無線によりデータの交信が可能なものであれば、全てその範疇に含まれるものとする。
【００２０】
また、本発明の一態様に係る変調回路は、ＲＦタグ以外の半導体装置にも利用することができる。例えば、本発明の一態様に係る変調回路を携帯電話機、パーソナルコンピュータ（好ましくは、ノート型のパーソナルコンピュータ）等の半導体装置に搭載することにより、リーダ／ライタとデータのやり取りを行うことができる。
【００２１】
なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１の電極（または第１端子）、第２の電極（または第２端子）と記述することがある。例えば、第１の電極がソースである場合には、第２の電極とはドレインを指し、逆に第１の電極がドレインである場合には、第２の電極とはソースを指すものとする。
【００２２】
また、本明細書において、「ＡとＢとが接続されている」と記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。
【００２３】
また、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。例えば、「第１のトランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない範囲において「第２のトランジスタ」と読み替えることが可能である。
【発明の効果】
【００２４】
本発明の一態様により、変調回路の消費電力を低減することができる。また、変調回路の消費電力を低減することにより、変調回路を有する半導体装置の消費電力を低減することができる。また、変調回路を有するＲＦタグの消費電力を低減することにより、ＲＦタグの最大通信距離を拡大することができる。また、変調回路を有する半導体装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【００２５】
【図１】ＲＦタグ全体を示すブロック図である。
【図２】ＲＦタグ全体を示すブロック図である。
【図３】変調回路の一例を示す回路図である。
【図４】変調回路の一例を示す回路図である。
【図５】変調回路の一例を示す回路図である。
【図６】変調回路の一例を示す回路図である。
【図７】変調回路の一例を示す回路図である。
【図８】変調回路の一例を示す回路図である。
【図９】変調回路の一例を示す回路図である。
【図１０】ＲＦタグの使用例を示す図である。
【図１１】トランジスの一例を示す平面図及び断面図。
【図１２】トランジスタの作製方法の一例を示す断面図。
【図１３】トランジスタの作製方法の一例を示す断面図。
【図１４】トランジスタの作製方法の一例を示す断面図。
【図１５】トランジスタの作製方法の一例を示す断面図。
【図１６】酸化物半導体を用いたＭＯＳトランジスタのソース−ドレイン間のバンド構造を示す図。
【図１７】図１６においてドレイン側に正の電圧が印加された状態を示す図。
【図１８】酸化物半導体を用いたＭＯＳトランジスタのエネルギーバンド図であり、（Ａ）ゲート電圧を正とした場合、（Ｂ）ゲート電圧を負とした場合を示す図。
【図１９】シリコンＭＯＳトランジスタのソース−ドレイン間のバンド構造を示す図。
【図２０】作製したトランジスタの初期特性を示す図。
【図２１】作製したトランジスタを示す上面図。
【図２２】作製したトランジスタの電気特性を示す図。
【発明を実施するための形態】
【００２６】
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態において、同じ物を指し示す符号は異なる図面において共通とする。
【００２７】
また、以下に説明する実施の形態それぞれにおいて、特に断りがない限り、本明細書に記載されている他の実施形態と適宜組み合わせて実施することが可能である。
【００２８】
（実施の形態１）
図１は、本発明の一態様として用いるＲＦタグ全体のブロック図を示すものである。ＲＦタグ１００は、受信されたデータに基づいて、応答信号を生成するなどといった機能的処理を行う論理回路１０１と、リーダ／ライタと信号の送受信（交信）を行うアンテナ回路１０２と、アンテナ回路１０２において受信された振幅変調波（搬送波に変調波を重畳して生成されたもの）を復調し、パルス信号を取り出す復調回路１０３と、論理回路１０１から出力される応答信号に従ってリーダ／ライタから出力されている搬送波を変調し、リーダ／ライタに応答信号を返信する変調回路１０４と、アンテナ回路１０２において受信された搬送波または振幅変調波から直流電圧を生成するための整流回路１１３と、整流回路１１３により生成された直流電圧を一定の電源電位とする定電圧回路１１４と、クロック生成回路１１７とを有する。
【００２９】
このように、ＲＦタグ１００は、無線によりリーダ／ライタとデータのやりとりを行うために必要とされる複数の回路を有しているが、このような複数の回路のうち、本発明の一態様は、特に変調回路１０４に特徴を有するが、変調回路の詳細については、実施の形態２以降で説明する。
【００３０】
アンテナ回路１０２は、アンテナ１１１及び共振容量１１２を有する。アンテナ１１１は、その形状等によってリーダ／ライタからの搬送波の受信能力が異なるものであるが、本発明においては特に限定されるものではない。共振容量１１２は、アンテナ１１１との組み合わせによって、アンテナ回路１０２の共振周波数を、リーダ／ライタからの搬送波の周波数に最適化するために設けられる容量である。なお、本実施の形態では共振容量１１２を設ける構成としているが、必ずしも設ける必要はなく、この場合はアンテナ１１１のみでリーダ／ライタからの搬送波の周波数に対して最適化すればよい。
【００３１】
整流回路１１３は、アンテナ回路１０２で受信した搬送波または振幅変調波を整流し、直流電圧ＶＤＣを生成する機能を有する。整流回路１１３が生成する直流電圧ＶＤＣの値は、搬送波の振幅の大きさで変化する電力によって変化する。電力が大きい場合は、直流電圧ＶＤＣも高くなり、電力が小さい場合は、直流電圧ＶＤＣも低くなる。
【００３２】
定電圧回路１１４は、電力の大きさによって変化する直流電圧ＶＤＣを一定の電源電位Ｖｄｄ（高電源電位と呼ぶことができる）にして、論理回路１０１に供給する機能を有する。論理回路１０１は、供給される電位が変化してしまうと、動作が不安定になる。このため、論理回路１０１には一定の電位が供給される必要がある。本実施の形態では、定電圧回路１１４によって論理回路１０１に一定の電源電位Ｖｄｄが供給されている。なお、ＲＦタグ１００を構成する各々の回路において、低電源電位（以下、ＶＳＳ）は共通であり、例えばＶＳＳをＧＮＤ（＝０Ｖ）とすることができる。
【００３３】
クロック生成回路１１７は、アンテナ回路１０２で受信した搬送波または振幅変調波を参照して論理回路１０１の動作に必要なクロック信号ＣＬＫを生成し、論理回路１０１に供給する機能を有する。このようなクロック生成回路１１７の一例として、入力された搬送波からアナログ−デジタル変換器によって搬送波と同じ周波数の矩形波を生成し、その矩形波を分周回路によって回路動作に最適な周波数（例えば搬送波の周波数の１／１６）に落としたものをクロック信号ＣＬＫとして出力する、といった構成の回路などが挙げられるが、この構成に限定されるものではない。
【００３４】
クロック生成回路１１７には、一定の周波数のクロック信号ＣＬＫを安定して論理回路１０１に供給する機能が求められる。このため、先に説明した論理回路１０１と同様に、クロック生成回路１１７には一定の電位が供給される必要がある。
【００３５】
クロック生成回路１１７に供給する一定の電位としては、論理回路１０１と同様に、定電圧回路１１４で生成された電源電位Ｖｄｄを用いてもよい。しかしながら、電源電位Ｖｄｄは他の回路にも供給されるものであり、他の回路の動作によって電源電位Ｖｄｄが変動するおそれがある場合は、他の回路に供給される電源電位Ｖｄｄとは別の電源電位Ｖｄｄ＿ＣＬＫを定電圧回路１１４で生成し、その電源電位Ｖｄｄ＿ＣＬＫをクロック生成回路１１７に供給する構成とすることが好ましい。この構成を採用することにより、クロック生成回路１１７は一定の周波数のクロック信号ＣＬＫを安定して論理回路１０１に供給することが容易となる。
【００３６】
図２は、本発明の一態様として用いるＲＦタグ全体のブロック図を示すものである。図２のクロック生成回路１１７は図１のクロック生成回路１１７とは異なり、アンテナ回路が受信した搬送波または振幅変調波を参照せずに、論理回路１０１の動作に必要なクロック信号ＣＬＫを生成し、論理回路１０１に供給する。このようなクロック生成回路の一例としてリングオシレータなどの発振回路が挙げられるが、この構成に限定されるものではない。なお、図２に示すＲＦタグ１００において、クロック生成回路１１７以外の回路は図１に示すＲＦタグ１００の有する回路と同様のものを用いることができるので、ここでは説明を省略する。
【００３７】
（実施の形態２）
本実施の形態では、実施の形態１で説明した変調回路の構成について説明する。
【００３８】
図３は、本発明の一態様に係る変調回路の構成の一例を示したものである。変調回路３０１は、負荷変調方式を用いたものであり、負荷３０２と、トランジスタ３０３を有する。トランジスタ３０３は、ソースまたはドレインの一方が前記負荷３０２を介してアンテナ３０４の一端に電気的に接続され、ソースまたはドレインの他方がアンテナ３０４の他端に電気的に接続されている。また、トランジスタ３０３のゲートに入力される信号３０５により、トランジスタ３０３の導通・非導通が制御される。なお、トランジスタ３０３のゲートに入力される信号３０５は、Ｈｉｇｈ（Ｈ）またはＬｏｗ（Ｌ）の２値信号であり、論理回路から出力される応答信号（副搬送波、サブキャリアと呼ばれることもある）に相当する。
【００３９】
このように、負荷変調方式の変調回路３０１は、論理回路から出力される応答信号に基づいてトランジスタの導通・非導通を制御することによって、アンテナ両端間のインピーダンスを可変とし、リーダ／ライタにデータを送信する機能を有する。
【００４０】
なお、本明細書で説明するアンテナは平衡デバイスであるため、アンテナの一端とアンテナの他端とには、それぞれある周波数の正弦波が入力される。アンテナの一端とアンテナの他端の信号は、１８０°位相がずれた関係にある。しかし、回路の説明を簡単にするために、アンテナの他端の電位を固定の電位（０Ｖ）として、以下説明する。また、本実施の形態に限らず、他の実施の形態においても同様とする。
【００４１】
また、図３においては、アンテナ回路３０７がアンテナ３０４及び共振容量３０６から構成された例を示しているが、本発明はこの構成に限定されるものではない。すなわち、アンテナ回路３０７として、アンテナ３０４のみから構成することも可能である。これは、本実施の形態におけるアンテナの構成に限らず、他の実施の形態におけるアンテナの構成においても同様である。
【００４２】
また、負荷３０２としては、抵抗を用いるか、容量を用いるか、抵抗及び容量を用いて構成することができる。負荷３０２として抵抗を用いた場合の変調回路の構成の一例を図４に示す。この場合、抵抗３１１の一端は、アンテナ３０４の一端に電気的に接続され、抵抗３１１の他端は、トランジスタ３０３のソースまたはドレインの一方に電気的に接続される。
【００４３】
また、負荷３０２として容量を用いた場合の変調回路の構成の一例を図５に示す。この場合、容量３１２の一方の電極は、アンテナ３０４の一端に電気的に接続され、容量３１２の他方の電極は、トランジスタ３０３のソースまたはドレインの一方に電気的に接続される。
【００４４】
また、負荷３０２として抵抗及び容量を用いた場合の変調回路の構成の一例を図６に示す。この場合、抵抗３１３と容量３１４は互いに並列に接続される。そして、抵抗３１３の一端及び容量３１４の一方の電極は、アンテナ３０４の一端に電気的に接続され、抵抗３１３の他端及び容量３１４の他方の電極は、トランジスタ３０３のソースまたはドレインの一方に電気的に接続される。
【００４５】
ここで、図３乃至図６に示すトランジスタ３０３は、スイッチとして機能するものである。したがって、変調回路３０１の動作の安定性向上のためにトランジスタ３０３に求められる理想的な特性としては、ゲートに入力される信号がＨまたはＬの一方であるときはトランジスタ３０３の抵抗成分が限りなく無限大（∞）として機能し、ゲートに入力される信号がＨまたはＬの他方であるときにはトランジスタ３０３の抵抗成分が限りなくゼロ（０）として機能することが好ましい。例えば、トランジスタ３０３がＮチャネル型である場合、ゲートに入力される信号がＬのときはトランジスタ３０３の抵抗成分が限りなく無限大（∞）として機能し、ゲートに入力される信号がＨのときはトランジスタ３０３の抵抗成分が限りなくゼロ（０）として機能することが理想的である。なお、トランジスタ３０３の極性は特に限定されず、ｎチャネル型でもよいし、ｐチャネル型でもよい。
【００４６】
そこで、本実施の形態におけるトランジスタ３０３は、変調回路としての理想的な動作に近づけるため、トランジスタ３０３を構成するチャネル形成領域として、酸化物半導体層を用いる。この酸化物半導体層は、トランジスタの電気特性に悪影響を与える不純物が極めて少ないレベルにまで低減されたものであって、高純度化されたものである。電気特性に悪影響を与える不純物の代表例としては、水素が挙げられる。水素は、酸化物半導体中でキャリアの供与体（ドナー）となり得る不純物であり、酸化物半導体中に水素が多量に含まれていると、酸化物半導体がＮ型化されてしまう。このように水素が多量に含まれた酸化物半導体を用いたトランジスタは、ノーマリーオンとなってしまう。そして、トランジスタのオン・オフ比を十分にとることができない。したがって、本明細書における「高純度の酸化物半導体」は、酸化物半導体における水素が極力低減されているものであって、真性又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、含有する水素濃度が少なくとも５×１０１９／ｃｍ３以下であって、好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以下、または１×１０１６／ｃｍ３未満である酸化物半導体である。そして、酸化物半導体層に含まれるキャリア濃度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である酸化物半導体膜をチャネル形成領域に用いてトランジスタを構成する。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【００４７】
また、酸化物半導体層のエネルギーギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００４８】
このように、酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高純度の酸化物半導体層をトランジスタ３０３のチャネル形成領域に用いることで、オフ電流値が極めて小さいトランジスタを提供できる。具体的には、高純度の酸化物半導体層を有するトランジスタのオフ電流を１×１０−１３Ａ以下、好ましくは１×１０−１６Ａ以下に低減することができる。すなわち、トランジスタ３０３がオフ状態の際の抵抗成分を限りなく大きくすることができる。この結果、変調回路における消費電力を抑制することができる。また、トランジスタ３０３のオン／オフ比を従来に比較して大きくすることができるため、変調回路における変調度を大きくすることができる。
【００４９】
例えば、高純度の酸化物半導体層を用いたトランジスタのチャネル長が３μｍ、チャネル幅が１０ｍｍの場合であっても、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート電圧が−５Ｖから−２０Ｖの範囲（オフ状態）において、ドレイン電流は１×１０−１３Ａ以下となるように作用する。
【００５０】
ここで、高純度の酸化物半導体層を用いたトランジスタの特性について、図１６乃至図２２を用いて説明する。
【００５１】
図１６は、高純度の酸化物半導体層を用いたトランジスタのソース−ドレイン間のバンド構造を示す図である。高純度化が図られた酸化物半導体のフェルミ準位は、理想的な状態では禁制帯の中央に位置している。水素濃度を減少させた酸化物半導体では少数キャリア（この場合は正孔）がゼロまたは限りなくゼロに近い状態になっている。
【００５２】
この場合、金属の仕事関数をφｍ、酸化物半導体の電子親和力をχ、酸化物半導体の熱平衡状態でのキャリア密度＝ドナー密度をＮｄ、酸化物半導体の伝導帯での実効状態密度をＮｃとすると、金属−酸化物半導体の接合面でバンド構造がフラットになるための条件は、φｍ＝χ−Ｖｔｌｎ（Ｎｄ／Ｎｃ）のようになる。ここで、Ｖｔ＝ｋｂＴ／ｑであり、ｋｂ：ボルツマン定数、ｑ：素電荷である。
【００５３】
φｍ＜χであれば、オーミック接触となる。また、φｍ＝χであれば、接合面において電極メタルのフェルミレベルと酸化物半導体の伝導帯のレベルが一致する。例えば、バンドギャップ３．０５ｅＶ、電子親和力４．３ｅＶ、真性状態（キャリア密度約１×１０−７／ｃｍ３）であると仮定し、ソース電極及びドレイン電極として仕事関数４．３ｅＶのチタン（Ｔｉ）を用いたときには、図１６で示すように電子に対して障壁は形成されない
【００５４】
図１７は酸化物半導体を用いたトランジスタにおいて、ゲートに正の電圧を印加し、かつ、ドレイン側に正の電圧が印加された状態を示す図である。酸化物半導体はバンドギャップが大きいため、高純度化され真性または実質的に真性な酸化物半導体の真性キャリア密度はゼロまたは限りなくゼロに近い状態であるが、ゲートに正の電圧を印加し、かつ、ソース−ドレイン間に電圧が印加されれば、ソース側からキャリア（電子）が注入され、ドレイン側に流れ得ることが理解される。
【００５５】
図１８（Ａ）は、ゲート電圧を正にしたときのＭＯＳ構造のエネルギーバンド図であり、酸化物半導体を用いたトランジスタにおけるものを示している。なお、図中において、ＧＥはゲート電極を表し、ＧＩはゲート絶縁膜を表し、ＯＳは酸化物半導体を表す。この場合、高純度化された酸化物半導体には熱励起キャリアがほとんど存在しないことから、ゲート絶縁膜近傍にもキャリアは蓄積されない。しかし、図１７で示すように、ソース側から注入されたキャリアが伝搬することはできる。
【００５６】
図１８（Ｂ）は、ゲート電圧を負にしたときのＭＯＳ構造のエネルギーバンド図であり、酸化物半導体を用いたトランジスタにおけるものを示している。酸化物半導体中に少数キャリア（正孔）はほとんど存在しないので、ゲート絶縁膜近傍にもキャリアは蓄積されない。このことは、オフ電流が小さいことを意味している。
【００５７】
なお、図１９にシリコン半導体を用いた場合のトランジスタのバンド図を示す。シリコン半導体の真性キャリア密度は１．４５×１０１０／ｃｍ３（３００Ｋ）であり、室温においてもキャリアが存在している。これは、室温においても、熱励起キャリアが存在していることを意味している。実用的にはリンまたはボロンなどの不純物が添加されたシリコンウエハーが使用されるので、実際には１×１０１４／ｃｍ３以上のキャリアがシリコン半導体に存在し、これがソース−ドレイン間の伝導に寄与する。さらに、シリコン半導体のバンドギャップは１．１２ｅＶであるので、シリコン半導体を用いたトランジスタは温度に依存してオフ電流が大きく変動することとなる。
【００５８】
このように、単に、バンドギャップの広い酸化物半導体をトランジスタに適用するのではなく、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満となるようにすることで、実用的な動作温度で熱的に励起されるキャリアを排除して、ソース側から注入されるキャリアのみによってトランジスタを動作させることができる。それにより、オフ電流を１×１０−１３Ａ以下にまで下げると共に、温度変化によってオフ電流がほとんど変化しない極めて安定に動作するトランジスタを得ることができる。
【００５９】
次に、評価用素子（ＴＥＧとも呼ぶ）でのオフ電流の測定値について以下に説明する。
【００６０】
Ｌ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続することで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにしたトランジスタの初期特性を図２０に示す。ここでは、Ｖｇを−２０Ｖ〜＋５Ｖまでの範囲で示している。また、上面図を図２１（Ａ）に示し、その一部を拡大した上面図を図２１（Ｂ）に示す。図２１（Ｂ）の点線で囲んだ領域がＬ／Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍの１段分のトランジスタである。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイン電圧またはＶｄという）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶｇという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【００６１】
図２０に示すようにチャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖ及び１０Ｖにおいてオフ電流は１×１０−１３［Ａ］以下となっており、測定機（半導体パラメータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１００ｆＡ）以下となっている。
【００６２】
次に、測定したトランジスタの作製方法について説明する。
【００６３】
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化珪素層を形成し、窒化珪素層上に酸化窒化珪素層を形成した。続いて、酸化窒化珪素層上にゲート電極としてスパッタ法によりタングステン層を形成した後、このタングステン層を選択的にエッチングして、ゲート電極を形成した。
【００６４】
次に、ゲート電極上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化珪素層を形成した。
【００６５】
次に、ゲート絶縁層上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲット（モル数比で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、厚さ５０ｎｍの酸化物半導体層を形成した。そして、酸化物半導体層を選択的にエッチングし、島状の酸化物半導体層を形成した。
【００６６】
次に、酸化物半導体層をクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の第１の熱処理を行った。
【００６７】
次に、酸化物半導体層上にソース電極及びドレイン電極としてチタン層（厚さ１５０ｎｍ）をスパッタ法により形成した。ここで、ソース電極及びドレイン電極を選択的にエッチングした。１つのトランジスタのチャネル長Ｌを３μｍ、チャネル幅Ｗを５０μｍとし、このトランジスタ２００個を並列接続とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにした。
【００６８】
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により酸化珪素層を膜厚３００ｎｍで形成した。ここで、保護絶縁層である酸化珪素層を選択的にエッチングし、ゲート電極、ソース電極及びドレイン電極上に開口部を形成した。その後、窒素雰囲気下、２５０℃で１時間、第２の熱処理を行った。さらに、Ｖｇ−Ｉｄ特性を測定する前に、１５０℃、１０時間の加熱を行った。
【００６９】
以上の工程により、ボトムゲート型のトランジスタを作製した。
【００７０】
図２０に示すように、トランジスタのオフ電流が、１×１０−１３Ａ程度であるのは、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。酸化物半導体層中の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３未満とする。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。
【００７１】
なお、本測定にはＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いたが、本発明はこの構成に限定されない。例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体材料を用いることもできる。また、酸化物半導体材料として、ＡｌＯｘを２．５〜１０ｗｔ％混入したＩｎ−Ａｌ−Ｚｎ−Ｏ系や、ＳｉＯｘを２．５〜１０ｗｔ％混入したＩｎ−Ｚｎ−Ｏ系を用いることもできる。
【００７２】
また、酸化物半導体の結晶性については、特に限定されない。すなわち、非晶質（アモルファス）、微結晶（セミアモルファスまたはマイクロクリスタルとも呼ばれる）、多結晶、単結晶のいずれでも用いることができるが、アモルファスを含む酸化物半導体を用いる場合、変調回路のオフ電流を特に低減できるので、好ましい。
【００７３】
また、キャリア測定機で測定される酸化物半導体層のキャリア濃度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である。即ち、酸化物半導体層のキャリア濃度は、限りなくゼロに近くすることができる。なお、キャリア濃度の測定方法の具体例としては、ＭＯＳキャパシタを作製し、前記ＭＯＳキャパシタのＣＶ測定の結果（ＣＶ特性）を評価することによって求める方法が挙げられる。
【００７４】
また、トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることもできる。この場合、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低消費電力化も図ることができる。
【００７５】
なお、トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。
【００７６】
次に、本実施の形態で作製したトランジスタに対してオフ電流の温度特性を評価した。温度特性は、トランジスタが使われる最終製品の耐環境性や、性能の維持などを考慮する上で重要である。当然ながら、温度に対するオフ電流の変化量が小さいほど好ましい。なぜなら温度に対するオフ電流の変化量が小さいほど製品設計の自由度が増すからである。
【００７７】
温度特性は、恒温槽を用い、−３０、０、２５、４０、６０、８０、１００、及び１２０℃のそれぞれの温度でトランジスタを形成した基板を一定温度とし、ドレイン電圧を６Ｖ、ゲート電圧を−２０Ｖ〜＋２０Ｖまで変化させてＶｇ−Ｉｄ特性を取得した。
【００７８】
図２２（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ−Ｉｄ特性を重ね書きしたものであり、図２２（Ａ）における点線で囲む領域を拡大したものを図２２（Ｂ）に示す。図中の矢印で示す右端の曲線が−３０℃、左端が１２０℃で取得した曲線で、その他の温度で取得した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、オフ電流は拡大図の図２２（Ｂ）においても明らかであるように、ゲート電圧が−２０Ｖ近傍を除いて、全ての温度で測定機の分解能近傍の１×１０−１２Ａ以下となっており、温度依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１×１０−１２Ａ以下を維持しており、チャネル幅Ｗが１００００μｍであることを考慮すると、１×１０−１６［Ａ／μｍ］以下となり、オフ電流が非常に小さいことがわかる。
【００７９】
高純度の酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことに起因する。また、ソース領域及びドレイン領域は縮退した状態にあるので、やはり温度依存性が現れない要因となっている。トランジスタの動作は、縮退したソース領域から酸化物半導体に注入されたキャリアによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特性（オフ電流の温度依存性無し）を説明することができる。
【００８０】
以上のように、トランジスタのチャネル幅Ｗが１×１０４μｍであり、チャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）という優れた電気特性が得られる。このように、酸化物半導体中の不純物が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
【００８１】
上述したように、本実施の形態においては、高純度の酸化物半導体層を有するトランジスタをトランジスタ３０３として用いることにより、オフ電流を１×１０−１３Ａ以下、好ましくは１×１０−１６Ａ以下に低減することができる。このため、トランジスタ３０３がオフ状態の際の抵抗成分を限りなく大きくすることができる。したがって、変調回路の動作の安定性が向上する。さらに、トランジスタ３０３のオフ電流が小さくなることにより、変調回路における無駄な消費電力を抑制できる。
【００８２】
（実施の形態３）
本実施の形態では、変調回路の消費電力を更に抑制する構成について説明する。
【００８３】
本実施の形態における変調回路の構成の一例について図７を用いながら説明する。図７と、実施の形態１で説明した図３との違いは、図３における変調回路３０１は、アンテナ３０４の両端間に負荷３０２とトランジスタ３０３が直列に接続された構成であるのに対し、図７における変調回路７０１は、アンテナ３０４の両端間に負荷７０２とトランジスタ７０３とダイオード７２０が直列に接続された構成である点である。すなわち、図７に示す変調回路７０１は、負荷７０２と、トランジスタ７０３と、ダイオード７２０を有する。そして、負荷７０２の一端は、アンテナ３０４の一端に電気的に接続され、負荷７０２の他端は、ダイオード７２０のアノード（一端）に電気的に接続される。ダイオード７２０のカソード（他端）は、トランジスタ７０３のソースまたはドレインの一方に電気的に接続され、トランジスタ７０３のソースまたはドレインの他方は、アンテナ３０４の他端に電気的に接続される。また、トランジスタ７０３のゲートに入力される信号３０５により、トランジスタ７０３の導通・非導通が制御される。
【００８４】
ダイオード７２０の種類は特に限定されず、整流効果を得られるものであれば、ＰＮダイオードや、ＰＩＮダイオード、ショットキーバリアダイオード、定電圧ダイオード（ツェナーダイオード）、ダイオード接続したトランジスタ等を用いることができる。例えば、ゲートとソースまたはドレインの一方とをダイオード接続したＮチャネル型のトランジスタを用いることができる。また、ゲートとソースまたはドレインの一方とをダイオード接続したＰチャネル型のトランジスタを用いることもできる。また、ダイオード接続したトランジスタを複数直列に接続したトランジスタ群（以下、ダイオード接続したトランジスタ群という）を用いることもできる。また、ＰＮダイオードやＰＩＮダイオードを用いる場合は、それぞれ横接合型のものとすることが好ましい。ダイオード７２０として、横接合型のＰＮダイオードまたは横接合型のＰＩＮダイオードを用いる場合、ＲＦタグのような半導体装置を構成する上で必要とされるトランジスタと併せて同一基板上にこれらのダイオードを作製する際に、既存のプロセスを変更することなく作製することが可能となるためである。なお、ダイオード７２０に限らず、本発明の一態様で用いる全てのダイオードは、これら様々な種類のダイオードを適宜用いることが可能である。
【００８５】
なお、ダイオード７２０は、負荷として機能しうる素子であるが、本実施の形態における負荷７０２と、ダイオード７２０は、互いに別の素子として説明する。したがって、本実施の形態における負荷７０２は、ダイオード以外の素子を用いるものであり、具体的には、実施の形態１で説明した容量、抵抗、または容量及び抵抗を用いることができる。
【００８６】
次に、本実施の形態における変調回路の動作について説明する。トランジスタ７０３は、論理回路からの信号（副搬送波、サブキャリアと呼ばれることもある）３０５により、オン（導通）・オフ（非導通）のいずれかの状態となる。なお、論理回路からの信号３０５の変調方式の一例としては、搬送波の振幅を変化させるＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）を用いることができる。
【００８７】
なお、上述したように、トランジスタ７０３の極性は限定されるものではないが、本実施の形態では、チャネル形成領域に高純度の酸化物半導体層を用いたｎチャネル型のトランジスタを用いた場合について、以下説明する。また、負荷７０２に接続されている側を、アンテナの一端とし、トランジスタ７０３のソースまたはドレインの他方に接続されている側をアンテナの他端として、以下説明する。また、上述したように、本明細書で説明するアンテナは平衡デバイスであるため、アンテナの一端とアンテナの他端とには、それぞれある周波数の正弦波が入力される。アンテナの一端とアンテナの他端の信号は、１８０°位相がずれた関係にある。しかし、回路の説明を簡単にするために、アンテナの他端の電位を固定の電位（０Ｖ）として、以下説明する。
【００８８】
まず、アンテナ３０４の一端の電位が正の期間について説明する。アンテナ３０４の一端の電位が正の期間においては、アンテナ３０４の他端に接続された方がトランジスタ７０３のソースとなり、ダイオード７２０のカソードに接続された方がトランジスタ７０３のドレインとなる。したがって、トランジスタ７０３のソースの電位は０Ｖとなる。ここで、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＬｏｗである場合は、トランジスタ７０３がオフ状態となる。本実施の形態においては、チャネル形成領域に高純度の酸化物半導体層を用いたｎチャネル型のトランジスタを用いており、オフ電流が極めて低いため、アンテナ３０４の一端から変調回路７０１を介してアンテナ３０４の他端に向けて流れる電流を概略ゼロと見なすことができるため、アンテナ３０４両端間のインピーダンスが概略変化しない。したがって、変調回路７０１の動作として理想的に振る舞うことができる。一方、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＨｉｇｈである場合は、トランジスタ７０３がオン状態となり、アンテナ３０４の一端から変調回路７０１を介してアンテナ３０４の他端に向けて順電流が流れる。そして、順電流が流れることにより、アンテナ３０４の一端の電位が変化し、アンテナ３０４両端間のインピーダンスが変化する。本実施の形態においては、高純度の酸化物半導体層を有するｎチャネル型のトランジスタを用いることにより、変調回路の動作の信頼性を向上させるとともに、無駄な電力消費を抑制することができる。
【００８９】
次に、アンテナ３０４の一端の電位が負の期間について説明する。アンテナ３０４の一端の電位が負の期間においては、アンテナ３０４の他端に接続された方がトランジスタ７０３のドレインとなり、ダイオード７２０のカソードに接続された方がトランジスタ７０３のソースとなる。したがって、ソースの電位は負の値となる。このため、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＬｏｗである場合であっても、トランジスタ７０３のゲートの電位よりもトランジスタ７０３のソースの電位の方が低くなり、トランジスタ７０３はオン状態となる。また、トランジスタ７０３のゲートに入力される論理回路からの信号３０５がＨｉｇｈである場合も、トランジスタ７０３はオン状態となる。したがって、アンテナ３０４の一端の電位が負の期間においては、トランジスタ７０３のゲートに入力される論理回路からの信号３０５に関わらず、常にトランジスタ７０３がオン状態となり、変調回路としての動作が困難である。そこで、本実施の形態においては、負荷７０２とトランジスタ７０３との間にダイオード７２０を設けることにより、アンテナ３０４の一端の電位が負の期間において逆流電流が発生することを防止し、変調回路における無駄な電力消費を抑制することができる。
【００９０】
また、ダイオード７２０を設けることによって変調回路７０１の逆流電流が低減した分、従来よりも低消費電力でＲＦタグを動作させることが可能となり、ＲＦタグの最大通信距離を拡大することができる。この理由は、以下のように説明することができる。
【００９１】
実施の形態１において説明した図１に示すとおり、アンテナ回路１０２は、変調回路１０４以外に復調回路１０３や整流回路１１３にも電気的に接続されている。このため、変調回路１０４の逆流電流が低減すると、その低減量に応じて復調回路１０３や整流回路１１３に供給される電流量が増加することとなる。整流回路１１３に供給される電流量が増加すると、整流回路１１３で生成される直流電圧が増加する。したがって、リーダ／ライタからアンテナ回路１０２を介して供給される電力が従来より少なくてもＲＦタグ１００が動作可能となる。このように、ＲＦタグ１００が動作するために必要な電力量を従来よりも少なくすることができるため、ＲＦタグ１００の最大通信距離を拡大することができる。
【００９２】
なお、本発明の一態様は、図７に示す負荷７０２、ダイオード７２０及びトランジスタ７０３の接続関係に限定されるものではない。すなわち、本発明の一態様は、アンテナの両端間に、負荷、ダイオード、及びスイッチが直列接続されていればよく、負荷、ダイオード、及びスイッチが直列接続される順番は、順不同でよい。例えば、図８に示す変調回路８０１のように、ダイオード８２０のアノードは、アンテナ３０４の一端に電気的に接続され、ダイオード８２０のカソードは、負荷８０２を介してトランジスタ８０３のソースまたはドレインの一方に電気的に接続され、トランジスタ８０３のソースまたはドレインの他方は、アンテナ３０４の他端に電気的に接続される構成である場合も、変調回路の動作の信頼性を向上させるとともに、無駄な電力消費を抑制することができる。また、図９に示す変調回路９０１のように、トランジスタ９０３のソースまたはドレインの一方は、負荷９０２を介してアンテナ３０４の一端に電気的に接続され、トランジスタ９０３のソースまたはドレインの他方は、ダイオード９２０のアノードに電気的に接続され、ダイオード９２０のカソードは、アンテナ３０４の他端に電気的に接続される構成である場合も、変調回路の動作の信頼性を向上させるとともに、無駄な電力消費を抑制することができる。
【００９３】
（実施の形態４）
本実施の形態では、変調回路に用いるトランジスタの構造の一例、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の一例、及びその作製方法の一例について説明する。
【００９４】
まず、図１１（Ａ）、図１１（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図１１（Ａ）はトップゲート構造のトランジスタ４１０の平面図であり、図１１（Ｂ）は図１１（Ａ）の線Ｃ１−Ｃ２における断面図である。
【００９５】
トランジスタ４１０は、基板４００上に、絶縁層４０７、酸化物半導体層４１２、第１の電極（ソース電極及びドレイン電極の一方）４１５ａ、第２の電極（ソース電極及びドレイン電極の他方）４１５ｂ、ゲート絶縁層４０２、及びゲート電極４１１を有し、第１の電極４１５ａ、第２の電極４１５ｂにはそれぞれ第１の配線４１４ａ、第２の配線４１４ｂが接して設けられ、電気的に接続されている。
【００９６】
なお、図１１（Ａ）に示すトランジスタ４１０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【００９７】
次に、図１２（Ａ）乃至（Ｅ）を用いながら、トランジスタ４１０を作製する工程について説明する。
【００９８】
まず、基板４００上に下地膜となる絶縁層４０７を形成する。
【００９９】
基板４００として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。基板４００の具体例としては、ガラス基板、結晶化ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスが挙げられる。
【０１００】
絶縁層４０７としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の形成方法としては、プラズマＣＶＤ法、スパッタリング法等を用いることができるが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層４０７を成膜することが好ましい。本実施の形態においては、絶縁層４０７としてスパッタリング法により酸化シリコン層を形成する。具体的には、基板４００を処理室へ搬送した後、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコンまたはシリコン酸化物のターゲットを用いて、基板４００上に絶縁層４０７として酸化シリコン層を成膜する。なお、成膜時の基板４００は室温でもよいし、加熱されていてもよい。
【０１０１】
成膜条件の具体例としては、ターゲットとして石英（好ましくは合成石英）を用い、基板温度１０８℃、基板４００とターゲット間の距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、ターゲットとして石英（好ましくは合成石英）に代えてシリコンターゲットを用いることもできる。また、スパッタガスとして酸素及びアルゴンの混合ガスに代えて酸素ガスを用いてもよい。ここで、絶縁層４０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
【０１０２】
また、絶縁層４０７の成膜時において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することにより、絶縁層４０７に水素、水酸基又は水分が含まれないようにすることが好ましい。
【０１０３】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いればよい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることできる。また、排気手段としては、ターボポンプにコールドトラップを加えることが好ましい。クライオポンプを用いて排気した成膜室は、水素原子や、水（Ｈ２Ｏ）等の水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４０７は、水素原子が極力取り込まれにくく好ましい。
【０１０４】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【０１０５】
また、材料の異なるターゲットを複数設置可能な多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１０６】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置を用いることができる。
【０１０７】
また、スパッタリング法を用いる成膜方法としては、成膜中にターゲット物質とスパッタガス成分とを化学反応させ、それらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１０８】
また、絶縁層４０７は単層構造に限定されず、積層構造でもよい。例えば、基板４００側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０１０９】
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコンターゲットを用いて窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。また、窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
【０１１０】
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。この方法を用いる場合、窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止できる。
【０１１１】
次に、絶縁層４０７上に酸化物半導体層をスパッタリング法により形成する。
【０１１２】
酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に対して行うことが好ましい。また、後に形成する第１の電極４１５ａ及び第２の電極４１５ｂまで形成した基板４００に対しても同様に行うことが好ましい。ただし、これらの予備加熱の処理は省略してもよい。
【０１１３】
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去することも好ましい。逆スパッタとは、ターゲット側に電圧を印加せず、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加することによって基板近傍にプラズマを形成し、表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素等を用いてもよい。
【０１１４】
酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体のターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とすることができる。
【０１１５】
なお、酸化物半導体層の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下とすればよい。ここで、酸化物半導体層を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
【０１１６】
酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上に成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のままとするか、または４００℃未満の温度に加熱してもよい。
【０１１７】
酸化物半導体層の成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が挙げられる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１１８】
以上の方法により形成される酸化物半導体層の具体例としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどの酸化物半導体層を用いることができる。また、上記酸化物半導体層はＳｉＯ２を含んでいてもよい。また、これらの酸化物半導体層は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏをターゲットとして用いたスパッタリング法により、非単結晶のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。
【０１１９】
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏが挙げられる。なお、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよぶことができる。
【０１２０】
次に、酸化物半導体層を第１のフォトリソグラフィ工程により島状の酸化物半導体層４１２に加工する（図１２（Ａ）参照。）。なお、島状の酸化物半導体層４１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１２１】
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１２２】
ドライエッチングを行う場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１２３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましいが、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス等を用いることもできる。
【０１２４】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（例えば、体積比で３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２となるように混合した溶液）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。エッチングの条件（エッチング液、エッチング時間、温度等）については、酸化物半導体の材料に合わせて適宜調節すればよい。
【０１２５】
また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材料（例えば、インジウム等のレアメタル）を回収して再利用することにより、資源を有効活用することができる。
【０１２６】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体層を島状の酸化物半導体層４１２に加工する。
【０１２７】
次に、酸化物半導体層４１２に第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４１２から水素、水、及び水酸基等を除去することができる。
【０１２８】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガスを用いることができる。
【０１２９】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いることにより、短時間での高温加熱処理が可能となる。
【０１３０】
第１の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好ましい。または、加熱処理装置の装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３１】
なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、第１の加熱処理により島状の酸化物半導体層４１２が結晶化し、微結晶化または多結晶化する場合もある。例えば、結晶化率が８０％以上の微結晶の酸化物半導体層となる場合もある。ただし、第１の加熱処理を行っても島状の酸化物半導体層４１２が結晶化せず、非晶質の酸化物半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。
【０１３２】
また、酸化物半導体層に対する第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体層に行ってもよい。この場合、第１の加熱処理後に、加熱処理装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１３３】
第１の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不純物を除去することを主な目的としているが、この加熱処理の際に酸化物半導体層中に酸素欠損が生じてしまうおそれがある。このため、第１の加熱処理の後に、加酸化処理を行うことが好ましい。加酸化処理の具体例としては、第１の加熱処理の後、連続して酸素雰囲気または窒素及び酸素を含む雰囲気（窒素：酸素の体積比＝４：１）での加熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。
【０１３４】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０１３５】
次に、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。導電膜は、スパッタリング法や真空蒸着法により形成すればよい。導電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｙなどの金属材料、該金属材料を成分とする合金材料、導電性を有する金属酸化物等が挙げられる。導電性を有する金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されたＡｌ材料を用いてもよく、この場合、耐熱性を向上させることができる。
【０１３６】
また、導電膜は、単層構造としてもよいし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層した２層構造、Ｔｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を積層した３層構造が挙げられる。また、Ａｌ、Ｃｕなどの金属層と、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層とが積層された構成としてもよい。
【０１３７】
次に、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極４１５ａ及び第２の電極４１５ｂを形成した後、レジストマスクを除去する（図１２（Ｂ）参照。）。第１の電極４１５ａはソース電極及びドレイン電極の一方として機能し、第２の電極４１５ｂはソース電極及びドレイン電極の他方として機能する。ここで、第１の電極４１５ａ及び第２の電極４１５ｂの端部がテーパ形状となるようにエッチングすると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、第１の電極４１５ａ、第２の電極４１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３８】
本実施の形態では第１の電極４１５ａ、第２の電極４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１３９】
また、導電膜のエッチングの際には、酸化物半導体層４１２が除去されてその下の絶縁層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸化物半導体層４１２としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層４１２の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すなわち、第２のフォトリソグラフィ工程により、酸化物半導体層４１２の一部をエッチングし、溝部（凹部）を有する酸化物半導体層とすることもできる。
【０１４０】
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層４１２上に設けられる第１の電極４１５ａの下端部と第２の電極４１５ｂの下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能である。この場合、トランジスタの動作速度を高速化でき、さらにオフ電流値が極めて小さいため、トランジスタの低消費電力化を図ることができる。
【０１４１】
次に、絶縁層４０７、酸化物半導体層４１２、第１の電極４１５ａ、第２の電極４１５ｂ上にゲート絶縁層４０２を形成する（図１２（Ｃ）参照。）。
【０１４２】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。
【０１４３】
ゲート絶縁層４０２を形成する際は、水素が含まれないようにすることが好ましい。このため、成膜時の雰囲気に水素を極力減らすことが可能なスパッタリング法でゲート絶縁層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素、または酸素及びアルゴンの混合ガスを用いて行う。
【０１４４】
また、ゲート絶縁層４０２は、第１の電極４１５ａ、第２の電極４１５ｂ側から順に酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０１４５】
次に、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４０２の一部を除去することにより、第１の電極４１５ａ、第２の電極４１５ｂに達する開口４２１ａ、４２１ｂを形成する（図１２（Ｄ）参照。）。なお、レジストマスクをインクジェット法で形成する場合、フォトマスクを使用しないため、製造コストを低減できる。
【０１４６】
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第４のフォトリソグラフィ工程によりゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂを形成する。
【０１４７】
ゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂの材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。ゲート電極４１１、第１の配線４１４ａ、及び第２の配線４１４ｂの２層構造の具体例としては、アルミニウム層上にモリブデン層が積層された構造、銅層上にモリブデン層が積層された構造、銅層上に窒化チタン層若しくは窒化タンタル層が積層された構造、または窒化チタン層上にモリブデン層が積層された構造が挙げられる。また、３層構造の具体例としては、タングステン層または窒化タングステンと、アルミニウム及びシリコンの合金またはアルミニウム及びチタンの合金と、窒化チタンまたはチタン層とが積層された構造が挙げられる。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化物が挙げられる。
【０１４８】
本実施の形態ではゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１４９】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。なお、第２の加熱処理は、トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０１５０】
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を更に行ってもよい。この加熱処理は、一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回繰り返して行ってもよい。また、この加熱処理を酸化物絶縁層の形成前に減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができるので好ましい。
【０１５１】
以上の工程により、水素、水分、水素化物、水酸化物の濃度が低減された、高純度の酸化物半導体層４１２を有するトランジスタ４１０を形成することができる（図１２（Ｅ）参照。）。トランジスタ４１０は、実施の形態２で説明したトランジスタ３０３等として適用することができる。
【０１５２】
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。保護絶縁層としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。また、平坦化絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。また、これらの材料で形成される絶縁膜を複数積層させることで平坦化絶縁層を形成してもよい。
【０１５３】
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１５４】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１５５】
上述したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
【０１５６】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０１５７】
（実施の形態５）
本実施の形態では、実施の形態４で説明したトランジスタとは別の構造を有するトランジスタの構造、及びその作製方法について図１３を用いながら説明する。
【０１５８】
図１３（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１３（Ｅ）に示すトランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジスタ３９０を、実施の形態２で説明したトランジスタ３０３等に用いることができる。なお、トランジスタ３９０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０１５９】
以下、図１３（Ａ）乃至（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する方法について説明する。
【０１６０】
まず、基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３９１を形成する。形成されたゲート電極の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１６１】
ここで、基板３９４の材料については、実施の形態２で説明した基板４００と同様のものを採用することができる。また、ゲート電極３９１の材料や成膜方法等は、実施の形態２で説明したゲート電極４１１と同様のものを採用することができる。
【０１６２】
なお、基板３９４とゲート電極３９１との間に、下地膜となる絶縁膜を設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一からなる単層構造、またはこれらから選ばれた複数の膜による積層構造により形成すればよい。
【０１６３】
次に、ゲート電極３９１上にゲート絶縁層３９７を形成する。
【０１６４】
ゲート絶縁層３９７は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層を単層または積層して形成することができる。なお、ゲート絶縁層３９７中に水素が多量に含まれないようにするために、スパッタリング法でゲート絶縁層３９７を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１６５】
ゲート絶縁層３９７は、ゲート電極３９１側から順に窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とすればよい。
【０１６６】
次に、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３９３を形成する（図１３（Ａ）参照。）。
【０１６７】
ここで、酸化物半導体層３９３の材料や成膜方法等は、実施の形態２で説明した酸化物半導体層（島状の酸化物半導体層４１２）と同様のものを採用することができる。
【０１６８】
例えば、酸化物半導体層３９３をスパッタリング法により形成する際の成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げられる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層３９３の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１６９】
なお、酸化物半導体層３９３を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去することが好ましい。
【０１７０】
また、ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極３９１が形成された基板３９４、またはゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。予備加熱の温度としては、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下とすればよい。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備加熱は、保護絶縁層３９６の成膜前に、第１の電極３９５ａ及び第２の電極３９５ｂまで形成した基板３９４に対して同様に行ってもよい。
【０１７１】
次に、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１３（Ｂ）参照。）。なお、島状の酸化物半導体層３９９の加工方法については、実施の形態２で説明した島状の酸化物半導体層４１２を形成する際の加工方法と同様のものを採用することができる。
【０１７２】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１７３】
次に、ゲート絶縁層３９７及び酸化物半導体層３９９上に導電膜を形成する。導電膜の成膜方法は、スパッタリング法や真空蒸着法等を用いればよい。また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、またはこれらの元素を成分とする合金、またはこれらの元素を複数組み合わせた合金等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、透光性を有する導電膜を用いてもよい。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化物が挙げられる。
【０１７４】
また、導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
【０１７５】
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極３９５ａ、第２の電極３９５ｂを形成した後、レジストマスクを除去する（図１３（Ｃ）参照。）。ここで、導電膜のエッチングの際には、酸化物半導体層３９９が除去されてその下のゲート絶縁層３９７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸化物半導体層３９９としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層３９９の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すなわち、第３のフォトリソグラフィ工程により、酸化物半導体層３９９の一部をエッチングし、溝部（凹部）を有する酸化物半導体層とすることもできる。
【０１７６】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層３９９上に設けられるソース電極３９５ａの下端部とドレイン電極３９５ｂの下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、トランジスタの低消費電力化を図ることができる。
【０１７７】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１７８】
また、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層３９９の表面に付着した水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。本実施の形態では、上記いずれかのプラズマ処理を行う。
【０１７９】
次に、プラズマ処理を行った後、大気に触れることなく、露出されている酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂに接する保護絶縁膜３９６を形成する（図１３（Ｄ）参照。）。このとき、酸化物半導体層３９９及び保護絶縁層３９６に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつつ保護絶縁層３９６を成膜することが好ましい。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した保護絶縁層３９６に含まれる不純物の濃度を低減できる。
【０１８０】
本実施の形態では、保護絶縁層３９６として酸化物絶縁層を形成する。保護絶縁層３９６の形成方法として、島状の酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂが形成された基板３９４を室温状態のまま、または１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて、酸化シリコン層を成膜する。なお、酸化物絶縁層として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【０１８１】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲット間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により、酸化シリコン層を成膜する。酸化シリコン層の膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を用いることもできる。スパッタガスは、酸素、または酸素及びアルゴンの混合ガスを用いればよい。
【０１８２】
さらに、保護絶縁層３９６と酸化物半導体層３９９とが接した状態で１００℃乃至４００℃で加熱処理を行うことが好ましい。本実施の形態における保護絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基または水素化物などの不純物を保護絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
【０１８３】
以上の工程により、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導体層３９２を有するトランジスタ３９０を形成することができる（図１３（Ｅ）参照。）。本実施の形態で説明したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することにより、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。この結果、真性又は実質的に真性な半導体層が得られる。
【０１８４】
なお、保護絶縁層３９６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶縁層３９６上に絶縁層３９８を形成する。絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いればよい。
【０１８５】
絶縁層３９８の形成方法としては、保護絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、保護絶縁層３９６と同様に、処理室内の残留水分を除去しつつ絶縁層３９８を成膜することが好ましい。絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を加熱することにより、酸化物半導体層３９９中に含まれる水素または水分を絶縁層３９８に拡散させることができる。この場合、保護絶縁層３９６の形成直後に加熱処理を行わなくてもよい。
【０１８６】
また、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリコン層を形成する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止できる。なお、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うことがさらに好ましい。
【０１８７】
保護絶縁層３９６の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０１８８】
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、半導体装置を製造するためのエネルギー消費を低減することができる。
【０１８９】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０１９０】
（実施の形態６）
本実施の形態では、実施の形態４、５で説明したトランジスタとは別の構造を有するトランジスタの構造、及びその作製方法について図１４を用いながら説明する。
【０１９１】
図１４（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。図１４（Ｄ）に示すトランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジスタ３６０を、実施の形態２で説明したトランジスタ３０３として用いることができる。なお、トランジスタ３６０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０１９２】
以下、図１４（Ａ）乃至（Ｄ）を用い、基板３２０上にトランジスタ３６０を作製する方法について説明する。
【０１９３】
まず、基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３６１を形成する。基板３２０の材料については、実施の形態３で説明した基板３９４と同様のものを採用することができる。また、ゲート電極３６１の材料や成膜方法等は、実施の形態３で説明したゲート電極３９１と同様のものを採用することができる。
【０１９４】
次に、ゲート電極３６１上にゲート絶縁層３２２を形成する。ゲート絶縁層３２２の材料については、実施の形態２で説明したゲート絶縁層３９７と同様のものを採用することができる。本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を形成する。
【０１９５】
次に、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。島状の酸化物半導体層の材料や成膜方法、加工方法等は、実施の形態３で説明した島状の酸化物半導体層３９９と同様のものを採用することができる。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパッタ法により成膜する。
【０１９６】
次に、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３２を得る（図１４（Ａ）参照。）。
【０１９７】
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを除去する。または、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９８】
次に、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
【０１９９】
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることができる。
【０２００】
このとき、酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜することが好ましい。なお、処理室内の残留水分の除去方法については、他の実施の形態で説明した方法を用いることができる。
【０２０１】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うことが好ましい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される。
【０２０２】
本実施の形態では、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体層３３２を、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行う。酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行うとよい。
【０２０３】
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１４（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
【０２０４】
次に、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って第１の電極３６５ａ、第２の電極３６５ｂを形成した後、レジストマスクを除去する（図１４（Ｃ）参照。）。
【０２０５】
第１の電極３６５ａ、第２の電極３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。
【０２０６】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って酸素欠乏状態となることで低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極３６１と重なるチャネル形成領域３６３は、Ｉ型となり、第１の電極３６５ａに重なる低抵抗ソース領域３６４ａと、第２の電極３６５ｂに重なる低抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程により、トランジスタ３６０が形成される。
【０２０７】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０２０８】
なお、第２の電極３６５ｂ（及び第１の電極３６５ａ）と重畳した酸化物半導体層において低抵抗ドレイン領域３６４ｂ（または低抵抗ソース領域３６４ａ）を形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、低抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極から低抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、第２の電極３６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極３６１と第２の電極３６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０２０９】
次に、第１の電極３６５ａ、第２の電極３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する（図１４（Ｄ）参照。）。
【０２１０】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０２１１】
（実施の形態７）
本実施の形態は、変調回路に適用可能なトランジスタの他の例について説明する。以下、図１５（Ａ）乃至（Ｄ）を用いて、基板３４０上にトランジスタ３５０を作製する工程を説明する。
【０２１２】
まず、基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３５１を形成する。本実施の形態では、ゲート電極３５１として、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
【０２１３】
次に、ゲート電極３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素膜を形成する。
【０２１４】
次に、ゲート絶縁層３４２に導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極３５５ａ、ドレイン電極３５５ｂを形成した後、レジストマスクを除去する（図１５（Ａ）参照。）。
【０２１５】
次に酸化物半導体層３４５を形成する（図１５（Ｂ）参照。）。本実施の形態では、酸化物半導体層３４５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパッタ法により成膜する。続いて、酸化物半導体層３４５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。
【０２１６】
酸化物半導体層３４５を成膜する工程においては、処理室内の残留水分を除去しつつ酸化物半導体層３４５を成膜することにより、酸化物半導体層３４５に水素、水酸基または水分が含まれないようにすることが好ましい。処理室内の残留水分の除去方法については、他の実施の形態で説明した方法を用いることができる。
【０２１７】
次に、酸化物半導体層の脱水化または脱水素化を行うために、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を得る（図１５（Ｃ）参照。）。
【０２１８】
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
【０２１９】
次に、酸化物半導体層３４６に接する保護絶縁膜３５６を形成する。保護絶縁膜３５６は、少なくとも１ｎｍ以上の膜厚とし、保護絶縁膜３５６に水、水素等の不純物を混入させない方法（例えば、スパッタ法）を適宜用いて形成することができる。保護絶縁膜３５６に水素が含まれると、その水素の酸化物半導体層への侵入、または水素による酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。このため、保護絶縁膜３５６はできるだけ水素を含まない膜になるような成膜方法を用いることが重要である。
【０２２０】
なお、保護絶縁膜３５６の材料や成膜方法等については、実施の形態３における保護絶縁層３９６と同様のものを採用することができる。
【０２２１】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が保護絶縁膜３５６と接した状態で加熱される。
【０２２２】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層を酸素過剰な状態とする。その結果、Ｉ型の酸化物半導体層３５２が形成される。以上の工程により、トランジスタ３５０が形成される。
【０２２３】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、保護絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から保護絶縁膜中に水素がとりこまれ、ノーマリーオフとなるトランジスタを得ることができる。
【０２２４】
なお、保護絶縁層３５６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶縁層３５６上に絶縁層３４３を形成する（図１５（Ｄ）参照。）。絶縁層３４３の材料や成膜方法等については、実施の形態３における保護絶縁層３９８と同様のものを採用することができる。また、絶縁層３４３上に平坦な表面を形成する目的で、平坦化絶縁層（例えば、樹脂層）を設けてもよい。
【０２２５】
なお、図１５（Ｄ）に示すトランジスタ３５０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０２２６】
本実施の形態で説明した高純度の酸化物半導体層を有するトランジスタを変調回路に用いることにより、オフ電流を低減することができる。これにより、変調回路の動作の安定性を向上させるとともに、変調回路における消費電力を抑制することができる。
【０２２７】
（実施の形態８）
本実施の形態では、本発明の一態様に係る変調回路を備えたＲＦタグの使用例について図１０を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１０（Ａ）参照）、包装用容器類（包装紙やボトル等、図１０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１０（Ｂ）参照）、乗り物類（自転車等、図１０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話機）等の物品、若しくは各物品に取り付ける荷札（図１０（Ｅ）、図１０（Ｆ）参照）等に設けて使用することができる。
【０２２８】
本発明の一態様に係るＲＦタグ４０００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０２２９】
以上のように、本発明の一態様に係る変調回路を搭載したＲＦタグを本実施の形態に挙げた各物品に用いると、その物品の認証は従来よりも信頼性に優れ、かつ最大通信距離に優れたものになる。
【符号の説明】
【０２３０】
１００ ＲＦタグ
１０１ 論理回路
１０２ アンテナ回路
１０３ 復調回路
１０４ 変調回路
１１１ アンテナ
１１２ 共振容量
１１３ 整流回路
１１４ 定電圧回路
１１７ クロック生成回路
３０１ 変調回路
３０２ 負荷
３０３ トランジスタ
３０４ アンテナ
３０５ 信号
３０６ 共振容量
３０７ アンテナ回路
【特許請求の範囲】
【請求項１】
負荷と、スイッチとして機能するトランジスタとを有し、
前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、
前記トランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする変調回路。
【請求項２】
負荷と、スイッチとして機能するトランジスタとを有し、
前記トランジスタは、ソースまたはドレインの一方が前記負荷を介してアンテナの一端に電気的に接続され、ソースまたはドレインの他方がアンテナの他端に電気的に接続され、
前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、
前記トランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする変調回路。
【請求項３】
負荷と、スイッチとして機能するトランジスタと、ダイオードとを有し、
前記負荷、前記トランジスタ、及び前記ダイオードは、アンテナの両端間に直列に接続されており、
前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、
前記トランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする変調回路。
【請求項４】
請求項３において、前記ダイオードは、ダイオード接続されたトランジスタであることを特徴とする変調回路。
【請求項５】
請求項１乃至４のいずれか一において、
前記トランジスタのゲートに入力される信号により、当該トランジスタの導通・非導通が制御されることを特徴とする変調回路。
【請求項６】
請求項１乃至５のいずれか一において、
前記負荷は、抵抗、容量、または抵抗及び容量であることを特徴とする変調回路。
【請求項７】
請求項１乃至６のいずれか一に記載の変調回路と、アンテナと、整流回路と、復調回路と、定電圧回路と、論理回路とを有することを特徴とする半導体装置。
【請求項８】
請求項１乃至６のいずれか一に記載の変調回路を有する半導体装置。
【請求項９】
請求項１乃至６のいずれか一に記載の変調回路を有する携帯電話機。
【請求項１】
負荷と、スイッチとして機能するトランジスタとを有し、
前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、
前記トランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする変調回路。
【請求項２】
負荷と、スイッチとして機能するトランジスタとを有し、
前記トランジスタは、ソースまたはドレインの一方が前記負荷を介してアンテナの一端に電気的に接続され、ソースまたはドレインの他方がアンテナの他端に電気的に接続され、
前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、
前記トランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする変調回路。
【請求項３】
負荷と、スイッチとして機能するトランジスタと、ダイオードとを有し、
前記負荷、前記トランジスタ、及び前記ダイオードは、アンテナの両端間に直列に接続されており、
前記トランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有し、
前記トランジスタのオフ電流は、１×１０−１３Ａ以下であることを特徴とする変調回路。
【請求項４】
請求項３において、前記ダイオードは、ダイオード接続されたトランジスタであることを特徴とする変調回路。
【請求項５】
請求項１乃至４のいずれか一において、
前記トランジスタのゲートに入力される信号により、当該トランジスタの導通・非導通が制御されることを特徴とする変調回路。
【請求項６】
請求項１乃至５のいずれか一において、
前記負荷は、抵抗、容量、または抵抗及び容量であることを特徴とする変調回路。
【請求項７】
請求項１乃至６のいずれか一に記載の変調回路と、アンテナと、整流回路と、復調回路と、定電圧回路と、論理回路とを有することを特徴とする半導体装置。
【請求項８】
請求項１乃至６のいずれか一に記載の変調回路を有する半導体装置。
【請求項９】
請求項１乃至６のいずれか一に記載の変調回路を有する携帯電話機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２２】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２２】
【図２１】
【公開番号】特開２０１１−１３０４２４（Ｐ２０１１−１３０４２４Ａ）
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願番号】特願２０１０−２５５０６６（Ｐ２０１０−２５５０６６）
【出願日】平成２２年１１月１５日（２０１０．１１．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願日】平成２２年１１月１５日（２０１０．１１．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]