液晶表示装置
【課題】液晶の応答速度が変化しても、動画がぼやけて見えるのを防ぐことができる、液晶表示装置を提供する。
【解決手段】画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、比較回路から出力される電位が切り替わるタイミングに従って、光源の点灯と消灯とを切り替える制御回路とを有する。
【解決手段】画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、比較回路から出力される電位が切り替わるタイミングに従って、光源の点灯と消灯とを切り替える制御回路とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子を用いた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、液晶に電界を加えると液晶分子の配向が変化するのに伴い液晶の屈折率が変化する現象、すなわち液晶の電気光学効果を利用して、画像の表示を行う。そして、液晶分子の配向の変化は、画像情報に基づく電気信号（ビデオ信号）の電圧の変化に追従する。
【０００３】
液晶表示装置で用いられる液晶では、印加される電圧が変化してから液晶分子の配向の変化が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度であるのに対し、例えば６０Ｈｚのフレーム周波数で液晶表示装置を駆動したときの１フレーム期間は約１７ｍｓｅｃである。よって、１フレーム期間に占める液晶の応答時間の割合が大きいため、液晶素子の透過率の変化が動画のぼやけとして視認されやすい。動画の画質を改善するために、液晶素子に印加する電圧を一時的に高いレベルにして液晶の配向を速く変化させるオーバードライブ駆動を用いる、或いは液晶自体に改良を加えるなどの対策を講じることで、応答時間を有る程度まで短縮させることは可能である。しかし、短縮化されたとしても応答時間は数ｍｓｅｃ程度存在し、動画の画質には未だ改善の余地が残されている。
【０００４】
また、液晶表示装置において動画がぼやけて視認されてしまうもう一つの原因として、上述した液晶の応答時間の他に、液晶表示装置が、液晶素子に常に電圧を印加するホールド型駆動であることが挙げられる。人間の目は残像が生じやすい性質を持っているので、連続して黒以外の階調を表示すると、ホールド型駆動では人間の目が階調の変化に追いつけず、動画がぼやけて見えやすい。
【０００５】
そこで、液晶の応答時間と、ホールド型駆動とによって生じる動画のぼやけを共に解消するために、液晶分子の配向の変化が著しい期間は、バックライトを消灯して黒を表示する、インパルス型駆動が提案されている。インパルス型駆動を用いることで、液晶素子において透過率の変化が著しい期間にバックライトを消灯することができ、なおかつ人間の目に残像が残るのを防ぐことができるので、動画のぼやけを解消することができる。
【０００６】
下記の特許文献１には、画素にデータが書き込まれた後、液晶が応答した頃に照明を光らせることで、動画表示時の尾引をなくす駆動方法について記載されている。
【特許文献１】特開平１１−２０２２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、液晶の応答時間は、液晶の温度によって変化する。液晶の材料にもよるが、一般的に温度が高いと応答時間が短くなり、温度が低くなると応答時間が長くなる傾向がある。そして液晶の温度は、液晶表示装置が置かれる環境の温度、半導体素子のセルフヒーティング、バックライトの発熱などにより大幅に変わるため、液晶の応答時間も変化が著しい。
【０００８】
例えば、ノーマリーホワイトのメルク社製のＴＮ液晶（商品名：ＺＬＩ４７９２）の場合について説明する。ノーマリーホワイトのＴＮ液晶は、液晶に電圧を印加していないと透光性の高い明状態であるが、液晶に電圧を印加すると透光性の高い明状態から透光性の低い暗状態に変化する。逆に、ノーマリーホワイトのＴＮ液晶は、液晶に電圧を印加したままだと透光性の低い暗状態であるが、液晶への電圧の印加を止めると透光性の低い暗状態から透光性の高い明状態に変化する。液晶が明状態から暗状態に変化するまでの応答時間τｏｎに着目すると、液晶に印加する電圧が５Ｖの場合、液晶の温度が１０℃から３０℃に変化すると、応答時間τｏｎは９．９ｍｓｅｃから５．１ｍｓｅｃへと変化する。また、液晶が暗状態から明状態に変化する場合の応答時間τｏｆｆに着目すると、液晶に印加する電圧が５Ｖの場合、液晶の温度が１０℃から３０℃に変化すると、応答時間τｏｆｆは２３．４ｍｓｅｃから１１．９ｍｓｅｃへと変化する。
【０００９】
一方、ビデオ信号は、室温下の液晶の粘性に合わせて電圧、周波数などの条件が設定されている。しかし、液晶は温度によって粘性が変化するのに対し、ビデオ信号には液晶の粘性の変化は反映されない。すなわち、室温よりも低温側の環境下において、液晶は、粘性が高い方向に変化し、それに伴い応答速度も低い方向に変化するが、ビデオ信号は室温下の液晶の粘性に合わせた条件で固定されたままである。そのため低温側の環境下では、液晶の応答速度の低下によって、ビデオ信号の電圧の変化に、液晶分子の配向の変化がより遅れて追従してしまい、動画がぼやけて表示されるなどの表示品質の劣化が顕著に見られた。
【００１０】
また、上述したインパルス駆動では、液晶分子の配向の変化が著しい期間にバックライトを消灯し、液晶分子の配向の変化が収束している期間にバックライトを点灯するように、液晶素子に電圧を印加するタイミングと、バックライトの駆動のタイミングとを設定している。しかし、温度変化により液晶の応答時間が長くなることで、液晶分子の配向の変化が著しい期間が長くなり、液晶分子の配向の変化が収束している期間が短くなっても、液晶素子に電圧を印加するタイミングと、バックライトの駆動のタイミングとは、設定された当初のままに固定されている。よって、液晶分子の配向の変化が著しい期間においてバックライトが点灯するという事態が生じやすく、その結果、液晶分子の配向の変化、すなわち液晶素子の透過率の変化が視認され、動画がぼやけて見えやすい。
【００１１】
本発明は上述した問題に鑑み、液晶の温度によらずに動画がぼやけて見えるのを防ぐことができる、液晶表示装置の提案を課題とする。
【課題を解決するための手段】
【００１２】
本発明者らは、液晶に電界を加えると、その比誘電率が変化することに着目し、この比誘電率の変化を光源（バックライト）にフィードバックさせることで、液晶の温度によらずに動画のぼやけを防ぐことができるのではないかと考えた。
【００１３】
液晶表示装置に用いられる液晶分子の形状は、棒状であるのが一般的である。そして、棒状である液晶分子は、長軸方向と短軸方向で分極率が異なる。そのため、液晶分子の配向の変化に伴い、液晶の屈折率が変化するのだが、同様の理由により比誘電率にも異方性があり、液晶の比誘電率は液晶分子の配向の状態に依存する。また、液晶の比誘電率は印加される電圧に依存する。
【００１４】
よって、本発明では、比誘電率と配向の状態の関係、比誘電率と印加される電圧の関係を利用し、該電圧をモニターすることで、液晶分子の配向の状態を間接的に把握する。そして、液晶分子の配向の変化が収束するタイミングを見出し、液晶分子の配向の変化が著しい期間に光源を消灯し、液晶分子の配向の変化が収束している期間に光源を点灯するように、該タイミングに従って光源の駆動のタイミングを適宜設定する。
【００１５】
具体的に本発明の液晶表示装置は、画素電極、対向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、比較回路から出力される電位が切り替わるタイミングに従って、光源の点灯と消灯とを切り替える制御回路と、を有する。
【００１６】
また具体的に本発明の液晶表示装置は、画素電極、対向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、比較回路から出力される電位を保持する記憶回路と、記憶回路に保持されている電位が切り替わるタイミングに従って、光源への電力の供給を制御するスイッチング回路と、を有する。
【００１７】
また本発明の液晶表示装置は上記構成に加え、液晶素子と並列に接続された容量素子と、液晶素子と直列に接続された容量素子とを、いずれか１つ有していても良いし、両方有していても良い。
【００１８】
さらに本発明の液晶表示装置は、液晶表示装置が置かれる環境下の輝度または光強度を検出して電気信号（第１の信号）を生成する光検出器と、該第１の信号を用いて、上記輝度が高いほど光源の輝度が高くなるように、または上記輝度が低いほど光源の輝度が低くなるよう、光源の輝度を調整するための信号（第２の信号）を生成する信号生成回路と、第２の信号に従って光源の輝度を調整する輝度制御回路と、を有していても良い。
【００１９】
また具体的に本発明の液晶表示装置は、第１の領域及び第２の領域を有し、画素電極、対向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素を第１の領域及び第２の領域のそれぞれに有する画素部と、第１の領域の画素に光を照射する第１の光源と、第２の領域の画素に光を照射する第２の光源と、第１の領域の画素における液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第１の比較回路と、第２の領域の画素における液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第２の比較回路と、第１の比較回路から出力される電位が切り替わるタイミングに従って、第１の光源の点灯と消灯とを切り替え、第２の比較回路から出力される電位が切り替わるタイミングに従って、第２の光源の点灯と消灯とを切り替える制御回路と、第１の領域の画素の液晶素子に入力される第１のビデオ信号が有する階調を平均化し、第２の領域の画素の液晶素子に入力される第２のビデオ信号が有する階調を平均化する画像処理用フィルタと、平均化された第１のビデオ信号が有する階調が、平均化された第２のビデオ信号が有する階調よりも高い場合に、第１の光源の輝度を第２の光源の輝度よりも高くし、平均化された第１のビデオ信号が有する階調が、平均化された第２のビデオ信号が有する階調よりも低い場合に、第１の光源の輝度を第２の光源の輝度よりも低くするための信号を生成する信号処理回路と、信号に従って第１の光源及び第２の光源の輝度を調整する輝度制御回路と、を有する。
【発明の効果】
【００２０】
本発明の液晶表示装置では、液晶分子の配向の変化が収束するタイミングが把握できるので、該タイミングに従って光源の駆動のタイミングを適宜設定することができる。よって、液晶の温度によらず、液晶分子の配向の変化が著しい期間に光源を消灯し、液晶分子の配向の変化が収束している期間に光源を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
（実施の形態１）
図１（Ａ）に、本発明の液晶表示装置の構成を示す。図１（Ａ）に示す液晶表示装置は、画素１００と、比較回路１０１と、制御回路１０２と、光源１０３とを有する。また画素１００は、液晶素子１０４と、スイッチング素子１０５と、容量素子１０６とを少なくとも有する。液晶素子１０４は、画素電極と、対向電極と、画素電極及び対向電極間の電圧が印加される液晶と、を有している。
【００２３】
光源１０３は、画素１００に光を照射する機能を有する。
【００２４】
スイッチング素子１０５は、液晶素子１０４の画素電極にビデオ信号の電位を与えるか否かを制御する。液晶素子１０４の対向電極には、所定の電位ＣＯＭが与えられている。また容量素子１０６は一対の電極を有しており、一方の電極（第１電極）は液晶素子１０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＧＮＤが与えられている。なお、本明細書において接続とは、電気的な接続と、直接的な接続とを両方含む。
【００２５】
スイッチング素子１０５がオンになると、ビデオ信号の電位Ｖｓがスイッチング素子１０５を介して液晶素子１０４の画素電極及び容量素子１０６の第１電極に与えられる。よって、スイッチング素子１０５がオンになった当初は、液晶素子１０４の画素電極と対向電極間の電圧ＶＬは、電位Ｖｓと電位ＣＯＭの差分に等しくなり、容量素子１０６の第１電極と第２電極間の電圧ＶＣＳは、電位Ｖｓと電位ＧＮＤの差分と等しくなる。なお、容量素子１０６は必ずしも設ける必要はないが、容量素子１０６を設けることで、スイッチング素子１０５からの電荷のリークに起因する画素電極の電位の変化を防ぐことができる。
【００２６】
そして、画素電極と対向電極の間に電圧が与えられると、液晶素子１０４が有する液晶内の液晶分子は、その配向が変化し始める。なお、液晶は比誘電率に異方性を有しており、液晶分子を楕円に見立てたときの長軸方向における比誘電率と、長軸方向に対して垂直方向、すなわち短軸方向における比誘電率とが異なる。よって、液晶分子の配向が変化するに従って、液晶の比誘電率にも変化が生じる。例えばメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）の場合、液晶分子の長軸方向における比誘電率が８．１、短軸方向における比誘電率が３．８であり、液晶分子の配向の変化により比誘電率が最大２．１倍程度も変化する。
【００２７】
図１８（Ａ）に、ネマティック液晶を用いた場合における、液晶素子に印加される電圧（印加電圧）と比誘電率の関係を、一例として示す。ただし図１８（Ａ）は、図１８（Ｂ）の断面模式図に示すように、液晶素子が画素電極３００１と対向電極３００２の間に液晶層３００３を有する構成である場合のデータであり、液晶層３００３にメルク社製の液晶（商品名：ＺＬＩ４７９２）を用い、セルギャップｄを３．７μｍとしている。また、画素電極３００１面に対して液晶層３００３の液晶分子が平行に配向するように予め配向処理が施されているものとする。図１８から、液晶の比誘電率が液晶素子に印加される電圧に依存していることがわかる。
【００２８】
なお、液晶素子１０４を容量として見立てると、その容量値ＣＬは、以下の式１で表すことができる。ただし、ε０は真空の誘電率、εは液晶の比誘電率、Ｓは液晶素子１０４の面積、ｄは液晶素子１０４の第１電極と第２電極間の距離（セルギャップ）を意味する。ただし、実際には配向膜の比誘電率も容量値ＣＬの値に影響を与えるが、説明の便宜上、式１において配向膜の比誘電率は考慮しないものとする。
【００２９】
（式１）
ＣＬ＝ε０×ε×Ｓ／ｄ
【００３０】
そして、容量値ＣＬと、電荷Ｑと、液晶素子１０４の画素電極と対向電極間の電圧ＶＬの関係は、以下の式２で表すことができる。
【００３１】
（式２）
Ｑ＝ＣＬ×ＶＬ
【００３２】
よって、式１と式２から、以下の式３が導き出される。
【００３３】
（式３）
ＶＬ＝ｄ×Ｑ／（ε０×ε×Ｓ）
【００３４】
式３において、第１電極と第２電極間の距離ｄと、液晶素子１０４の面積Ｓ、真空の誘電率ε０は固定された値である。また、液晶素子１０４の電荷Ｑがリークしない理想状態であると仮定すると、電荷Ｑも固定された値とみなすことができる。よって、式３から、液晶分子の配向が変化することにより液晶の比誘電率εが変化すると、液晶素子１０４の画素電極と対向電極間の電圧ＶＬが変化することが分かる。従って、スイッチング素子１０５をオンにしてビデオ信号の電位Ｖｓを液晶素子１０４の画素電極に与えた後、スイッチング素子１０５をオフにしてからの電圧ＶＬの変化、すなわち液晶素子１０４が有する画素電極の電位の変化を追跡することで、液晶分子の配向の状態を把握し、液晶分子の配向の変化が収束するタイミングを見出すことができる。
【００３５】
なお、図１（Ａ）の場合、液晶素子１０４と容量素子１０６とが直列に接続されているため、画素電極の電位は、液晶素子１０４の容量値と、容量素子１０６の容量値の比によって定まる。例えば、ビデオ信号の電圧Ｖｓを印加する前の状態において、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比が１００：１００であるとする。そして、上述したメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）を液晶素子１０４に用いる場合、ビデオ信号の電圧Ｖｓの印加により、最終的に液晶分子の比誘電率が最大２．１倍程度変化するため、液晶素子１０４の容量値ＣＬも２．１倍に変化する。よって、ビデオ信号の電圧Ｖｓを印加した後に液晶分子の配向の変化が収束すると、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比は２１０：１００になる。したがって、液晶分子の配向の変化が収束すると、液晶素子１０４の画素電極と対向電極間の電圧ＶＬと、容量素子１０６の第１電極と第２電極間の電圧ＶＣＳとの比が２１０：１００になるように、画素電極の電位も収束する。
【００３６】
比較回路１０１は、画素１００から与えられる液晶素子１０４の画素電極の電位と、基準となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。例えば、画素電極の電位が電位ＲＥＦより高い場合は電位ＯＵＴ１、画素電極の電位が電位ＲＥＦと同じか、それより低い場合は電位ＯＵＴ２を出力する。そして電位ＲＥＦを、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位と同じ高さに設定しておくことで、液晶分子の配向の変化が収束する前と後とで、比較回路１０１から出力される電位を切り替えることができる。なお、実際の液晶表示装置の駆動では、液晶素子１０４の電荷Ｑが多少なりともリークする。そのため、該リーク分に起因する画素電極の電位の変化分を考慮に入れて、電位ＲＥＦの値を設定することが望ましい。
【００３７】
なお、図１（Ａ）では、比較回路１０１としてオペアンプを用いる例を示しているが、オペアンプに限らず、画素１００から与えられる電位と基準となる電位ＲＥＦとを比較した結果に従って２値の電位の一つを出力することができる回路であれば、比較回路１０１として用いることができる。
【００３８】
制御回路１０２は、比較回路１０１から出力された電位に従って、光源１０３の駆動を制御する。具体的には、２値の電位のうち、一方の電位が比較回路１０１から出力されたとき、制御回路１０２は光源１０３が点灯するように制御し、他方の電位が比較回路１０１から出力されたとき、制御回路１０２は光源１０３が消灯するように制御する。比較回路１０１から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路１０２は液晶分子の配向が変化するタイミングに従って、光源１０３の駆動を制御することができる。
【００３９】
従って、本発明では、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って光源１０３の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源１０３を消灯し、液晶分子の配向の変化が収束している期間に光源１０３を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【００４０】
なお、図１（Ａ）では、液晶素子１０４の対向電極に電位ＣＯＭが与えられ、容量素子１０６の第２電極に電位ＧＮＤが与えられている例を示しているが、液晶素子１０４の対向電極と容量素子１０６の第２電極とに、共に電位ＣＯＭが与えられていても良い。この場合、液晶素子１０４と容量素子１０６とが並列に接続されていることになるので、下記の式４が成り立つ。
【００４１】
（式４）
ＶＬ＝Ｑ／（ＣＬ＋ＣＳ）
【００４２】
液晶素子１０４と容量素子１０６とが並列に接続されている場合、例えば、ビデオ信号の電圧Ｖｓを印加する前の状態において、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比が１００：１００であるとする。そして、上述したメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）を液晶素子１０４に用いる場合、ビデオ信号の電圧Ｖｓの印加により、最終的に液晶分子の比誘電率が最大２．１倍程度変化するため、液晶素子１０４の容量値ＣＬも２．１倍に変化する。よって、ビデオ信号の電圧Ｖｓを印加した後に液晶分子の配向の変化が収束すると、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比は２１０：１００になる。したがって、液晶分子の配向の変化が始まる前と、液晶分子の配向の変化が収束した後とでは、液晶素子１０４の画素電極と対向電極間の電圧ＶＬは、０．３１倍に変化することになる。
【００４３】
液晶素子１０４と容量素子１０６の接続関係によって、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位が変化する。よって、画素１００の構成に合わせて、基準となる電位ＲＥＦを適宜設定すれば良い。
【００４４】
次に、図１（Ｂ）に、図１（Ａ）とは異なる、本発明の液晶表示装置の別の構成を示す。図１（Ｂ）に示す液晶表示装置は、画素２００と、比較回路２０１と、制御回路２０２と、光源２０３とを有する。また画素２００は、液晶素子２０４と、スイッチング素子２０５と、容量素子２０６と、容量素子２０７とを少なくとも有する。液晶素子２０４は、画素電極と、対向電極と、画素電極及び対向電極間の電圧が印加される液晶と、を有している。
【００４５】
スイッチング素子２０５は、液晶素子２０４の画素電極にビデオ信号の電位を与えるか否かを制御する。液晶素子２０４の対向電極には、所定の電位ＣＯＭが与えられている。また容量素子２０６は一対の電極を有しており、一方の電極（第１電極）は液晶素子２０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＧＮＤが与えられている。また容量素子２０７は一対の電極を有しており、一方の電極（第１電極）は液晶素子２０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＣＯＭが与えられている。よって、図１（Ｂ）に示す液晶表示装置では、液晶素子２０４と容量素子２０６が直列に接続されており、液晶素子２０４と容量素子２０７が並列に接続されている。
【００４６】
スイッチング素子２０５がオンになると、ビデオ信号の電位Ｖｓがスイッチング素子２０５を介して液晶素子２０４の画素電極、容量素子２０６の第１電極及び容量素子２０７の第１電極に与えられる。よって、スイッチング素子２０５がオンになった当初は、液晶素子２０４の画素電極と対向電極間の電圧ＶＬは、電位Ｖｓと電位ＣＯＭの差分に等しくなり、容量素子２０６の第１電極と第２電極間の電圧ＶＣＳ１は、電位Ｖｓと電位ＧＮＤの差分と等しくなり、容量素子２０７の第１電極と第２電極間の電圧ＶＣＳ２は、電位Ｖｓと電位ＣＯＭの差分に等しくなる。
【００４７】
そして、画素電極と対向電極の間に電圧が与えられると、液晶素子２０４が有する液晶内の液晶分子は、その配向が変化し始める。そして、上述したように、液晶分子の配向が変化することにより液晶の比誘電率が変化すると、液晶素子２０４の画素電極と対向電極間の電圧ＶＬが変化する。よって、スイッチング素子２０５をオンにしてビデオ信号の電位Ｖｓを液晶素子２０４の画素電極に与えた後、スイッチング素子２０５をオフにしてからの電圧ＶＬの変化、すなわち液晶素子２０４が有する画素電極の電位の変化を追跡することで、液晶分子の配向の状態を把握し、液晶分子の配向の変化が収束するタイミングを見出すことができる。
【００４８】
なお、図１（Ｂ）の場合、液晶素子２０４と容量素子２０６とが直列に接続されており、液晶素子２０４と容量素子２０７とが並列に接続されている。そのため、画素電極の電位は、液晶素子２０４の容量値と、容量素子２０６の容量値と、容量素子２０７の容量値との比によって値が定まる。
【００４９】
図１（Ａ）に示す容量素子１０６の容量値は、電荷のリークに起因する画素電極の電位の変化を防ぐことができる程度に、十分な大きさに設定する。しかし、液晶素子１０４の容量値に対して容量素子１０６の容量値が大きすぎると、液晶素子１０４の容量値が変化しても、液晶素子１０４の画素電極の電位の変化が小さくなり、液晶分子の配向の状態を把握しにくくなる。よって、図１（Ａ）に示す画素１００の場合、液晶素子１０４の画素電極の電位の変化を大きくして液晶分子の配向の状態をより明確に把握するために、容量素子１０６の容量値と液晶素子１０４の容量値とが大きく異ならないように、より望ましくは同程度になるように、設定しておくのが良い。
【００５０】
一方、図１（Ｂ）に示す画素２００の場合、図１（Ａ）とは異なり、液晶素子２０４と直列に接続されるように容量素子２０６が設けられており、液晶素子２０４と並列に接続されるように容量素子２０７が設けられている。そのため、液晶素子２０４の電圧ＶＬと、容量素子２０６の電圧ＶＣＳ２との比は、液晶素子２０４の容量値に容量素子２０７の容量値を加算した値と、容量素子２０６の容量値との比に相当する。したがって、容量素子２０６の容量値を、電荷のリークに起因する画素電極の電位の変化を防ぐことができる程度に、十分な大きさに設定したとしても、容量素子２０７の容量値をそれに見合う程度に大きく設定することで、液晶素子２０４の容量値を小さく抑えつつ、液晶素子２０４の電圧ＶＬと、容量素子２０６の電圧ＶＣＳ２とが大きく異ならないように、より望ましくは同程度になるようにすることができる。よって、液晶素子２０４の容量値を小さく抑えつつ、液晶素子２０４の画素電極の電位の変化を大きくして液晶分子の配向の状態をより明確に把握することができる。
【００５１】
比較回路２０１は、画素２００から与えられる液晶素子２０４の画素電極の電位と、基準となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。例えば、画素電極の電位が電位ＲＥＦより高い場合は電位ＯＵＴ１、画素電極の電位が電位ＲＥＦと同じか、それより低い場合は電位ＯＵＴ２を出力する。そして電位ＲＥＦを、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位と同じ高さに設定しておくことで、液晶分子の配向の変化が収束する前と後とで、比較回路２０１から出力される電位を切り替えることができる。
【００５２】
なお、図１（Ｂ）では、比較回路２０１としてオペアンプを用いる例を示しているが、オペアンプに限らず、画素２００から与えられる電位と基準となる電位ＲＥＦとを比較した結果に従って２値の電位の一つを出力することができる回路であれば、比較回路２０１として用いることができる。
【００５３】
制御回路２０２は、比較回路２０１から出力された電位に従って、光源２０３の駆動を制御する。具体的には、２値の電位のうち、一方の電位が比較回路２０１から出力されたとき、制御回路２０２は光源２０３が点灯するように制御し、他方の電位が比較回路２０１から出力されたとき、制御回路２０２は光源２０３が消灯するように制御する。比較回路２０１から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路２０２は液晶分子の配向が変化するタイミングに従って、光源２０３の駆動を制御することができる。
【００５４】
従って、本発明では、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って光源２０３の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源２０３を消灯し、液晶分子の配向の変化が収束している期間に光源２０３を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【００５５】
なお、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、液晶素子に印加する電圧の極性を所定のタイミングに従って反転させる交流駆動が行われることが多い。例えば、フレーム期間ごとに液晶素子に印加する電圧の極性を反転させる交流駆動を行う場合、図１（Ａ）、図１（Ｂ）に示す本発明の液晶表示装置では、画素電極の電位の極性が同じフレーム期間においてのみ、光源の駆動のタイミングを新たに設定し直すようにし、その他のフレーム期間では、直前のフレーム期間と同じタイミングで光源を駆動させれば良い。或いは、全てのフレーム期間ごとに光源の駆動のタイミングを適宜設定し直すために、基準となる電位ＲＥＦをフレーム期間ごとに変えるようにしても良いし、各極性に対応した比較回路及び制御回路を新たに設けるようにしても良い。また、極性が同じフレーム期間において、必ず光源の駆動のタイミングを設定し直す必要はない。液晶の温度変化がさほど著しくない場合などは、例えば６０フレーム期間ごとに１回とするなど、光源の駆動のタイミングを設定し直す回数を、少なくしても良い。
【００５６】
また、本発明の液晶表示装置は、画素部が画素を複数有する場合、該画素の少なくとも１つから、画素電極の電位を比較回路に出力できていればよい。図２に、本発明の液晶表示装置が有する、複数の画素３００が設けられた画素部３０１と、比較回路３０２と、制御回路３０３と、光源３０４とを一例として示す。
【００５７】
図２において、各画素３００は、信号線Ｓ１〜Ｓｘの少なくとも１つと、走査線Ｇ１〜Ｇｙの少なくとも１つとを有している。また画素３００は、スイッチング素子として機能するトランジスタ３０５と、液晶素子３０６と、容量素子３０７とを有している。なお図２では、画素３００において、一のトランジスタ３０５をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。スイッチング素子としてトランジスタ以外の半導体素子を用いていても良い。或いは、複数のトランジスタをスイッチング素子として用いていても良い。
【００５８】
また図２では、図１（Ａ）と同様に、画素３００において、液晶素子３０６と容量素子３０７とが直列に接続されている場合を例示しているが、液晶素子３０６と容量素子３０７とは、並列に接続されていても良い。また図１（Ｂ）と同様に、画素３００が、液晶素子３０６に直列に接続されている容量素子３０７に加えて、液晶素子３０６に並列に接続されている容量素子を有していても良い。
【００５９】
図２では、複数の画素３００のうち、信号線Ｓｘと走査線Ｇｙとを有するモニター用画素３００ａにおいて、液晶素子３０６が有する画素電極の電位をモニターするべく、該電位を比較回路３０２に入力する。なお、全ての画素３００のうち、最も端に位置している画素３００を、画素電極の電位をモニターするためのモニター用画素３００ａとする必要は必ずしもない。モニター用画素３００ａは、他の画素３００と構成を変える必要はないので、いずれの画素３００をモニター用画素３００ａとして用いるかは、設計者が適宜決めることができる。また、画素部３０１が有する複数の画素３００のうち、実際の映像の表示には用いることのないダミー用の画素の一つを、モニター用画素３００ａとして用いるようにしても良い。ただし、いずれの場合にせよ、全ての画素３００のうち、最後にビデオ信号の入力が行われる画素において、液晶分子の配向の変化が収束するタイミングが最も遅くなる。よって、最後にビデオ信号の入力が行われる画素の一つをモニター用画素３００ａとして用いることで、全ての画素３００において液晶分子の配向の変化が収束するタイミングを把握することができ、望ましい。
【００６０】
次に、図２に示す画素部３０１の動作と、光源３０４の駆動について説明する。まず、走査線Ｇ１〜Ｇｙが順に選択されると、選択された走査線を有する画素３００において、トランジスタ３０５がオンになる。そして信号線Ｓ１〜Ｓｘに、順にまたは同時にビデオ信号の電位が与えられると、オンのトランジスタ３０５を介して、ビデオ信号の電位が液晶素子３０６の画素電極に与えられる。次に走査線の選択が終了すると、該走査線を有する画素３００において、トランジスタ３０５がオフになる。そして液晶素子３０６は、液晶分子の配向の変化に伴い、その画素電極の電位が変化する。
【００６１】
図３に、画素部３０１における、ビデオ信号の画素３００への入力のタイミングを示す。図３では、横軸は時間を示しており、縦軸は走査線が選択される方向（走査方向）を示している。また、図３において、光源３０４の点灯期間は白地で示し、消灯期間はハッチで示す。期間Ｔａは、最初の走査線が選択されてから最後の走査線が選択されるまでの期間を意味しており、期間Ｔａ内に全ての画素３００にビデオ信号が入力される。
【００６２】
期間Ｔａでは、複数の画素３００に順にビデオ信号が入力されている最中なので、画素３００によっては液晶素子３０６が有する液晶分子の配向の変化が著しい。また、期間Ｔａにおいて最後にビデオ信号が入力される画素３００では、他の画素３００に比べて、液晶分子の配向の変化が収束するタイミングは最も遅い。そして、液晶分子の配向の変化が収束するタイミングは、液晶の温度によっても随時変わってくる。
【００６３】
図４（Ａ）と図４（Ｂ）に、最後にビデオ信号が入力される画素３００における、液晶素子３０６の透過率の時間変化と、光源の駆動のタイミングを示す。図４（Ａ）、（Ｂ）では、横軸は時間を示し、縦軸は液晶素子３０６の透過率を示す。また、光源３０４の点灯時間は白地で示し、消灯期間はハッチで示す。また図４（Ｃ）には、信号線に入力される電位の時間変化も併せて示す。ただし、図４（Ｃ）では、信号線に与えられる電位が、第１フレーム期間と第３フレーム期間において電位ＣＯＭよりも高く、第２フレーム期間では電位ＣＯＭと同じである場合を例示している。
【００６４】
図４（Ａ）と図４（Ｂ）の透過率の変化は、共に図４（Ｃ）に示すタイミングチャートに同期している。しかし、図４（Ａ）と図４（Ｂ）とでは、温度変化により液晶の比誘電率が異なっており、透過率の変化が著しい期間４０１の長さが異なっている。より詳細に説明すると、図４（Ａ）の方が図４（Ｂ）よりも、期間４０１が短く、期間４０２が長くなっている。
【００６５】
本発明では、モニター用画素３００ａが有する液晶素子３０６の画素電極の電位から、液晶分子の配向の変化が収束するタイミングを把握することができる。そして、制御回路３０３は、画素３００へのビデオ信号の入力が開始されてから、全ての画素３００において液晶分子の配向の変化が収束するまでの期間Ｔｂ（図３参照）において、光源３０４が消灯するように、光源３０４の駆動を制御する。よって本発明では、図４（Ａ）と図４（Ｂ）のいずれの場合においても、少なくとも期間４０１において消灯するように光源３０４を駆動させることができる。期間Ｔｂにおいて光源３０４を消灯にしておくことで、液晶分子の配向の変化、すなわち液晶素子の透過率の変化が視認されにくくなり、動画がぼやけて見えるのを防ぐことができる。
【００６６】
なお、期間４０１は、液晶の比誘電率のみならず、液晶素子に印加される電圧の変化量によっても異なる。例えばＶＡ液晶の場合だと、黒表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなるため、期間４０１が最長となる。よって、光源３０４の駆動のタイミングを設定する際、まず先のフレーム期間において黒表示を行った後、次の第２のフレーム期間において中間階調表示を行うように、モニター用画素３００ａにビデオ信号を入力する。そして、上記第２のフレーム期間における画素電極の電位を用いて光源３０４の駆動のタイミングを設定するのが望ましい。上記構成により、いずれの階調を表示する場合でも、液晶分子の配向の変化が収束するまでの期間Ｔｂにおいて光源３０４が消灯するように光源３０４の駆動を制御し、動画がぼやけて見えるのを防ぐことができる。
【００６７】
なお、ＶＡ液晶の場合だと、黒表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなるが、液晶の応答速度が最も遅くなる表示のパターンは液晶の種類によって異なる。よって、液晶の種類に合わせて、光源３０４の駆動のタイミングを設定する際に、応答速度が最長となるよう、モニター用画素３００ａにおいて階調が変化する表示パターンを、適宜選択すればよい。例えばＴＮ液晶、ＯＣＢ液晶の場合、白表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、白表示の次に中間階調表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。また、例えばＩＰＳ液晶の場合、ＶＡ液晶と同様に、黒表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、黒表示の次に中間階調表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。
【００６８】
また、図４（Ａ）、図４（Ｂ）では、期間４０１のみならず期間４０３においても液晶分子の配向の変化が著しい。期間４０１は、液晶素子の画素電極の電位が、対向電極の電位からより離れた電位に変化する際に起こる、液晶分子の配向の変化の著しい期間である。一方、期間４０３は、液晶素子の画素電極の電位が、対向電極の電位により近い電位に変化する際に起こる、液晶分子の配向の変化の著しい期間である。本実施の形態では、期間４０１における画素電極の電位の変化を用い、光源３０４の駆動のタイミングを設定しているが、期間４０３における画素電極の電位の変化を用いて、光源３０４の駆動のタイミングを設定しても良い。液晶の種類にもよるが、期間４０１よりも期間４０３の方が長くなる場合がある。よって、期間４０１よりも期間４０３の方が長くなる場合は、期間４０３における画素電極の電位の変化を用いて、光源３０４の駆動のタイミングを設定することで、より確実に動画がぼやけて見えるのを防ぐことができる。
【００６９】
なお、期間４０３において光源３０４の駆動のタイミングを設定する場合も、期間４０３が最長となる表示パターンを用いるのが望ましい。例えばＶＡ液晶の場合だと、白表示から黒表示に移行する際に、液晶の応答時間が最も長くなり、期間４０１が最長となる。よって、光源３０４の駆動のタイミングを設定する際、まず先のフレーム期間において白表示を行った後、次の第２のフレーム期間において黒表示を行うように、モニター用画素３００ａにビデオ信号を入力する。そして、上記第２のフレーム期間における画素電極の電位を用いて光源３０４の駆動のタイミングを設定するのが望ましい。上記構成により、いずれの階調を表示する場合でも、液晶分子の配向の変化が収束するまでの期間Ｔｂにおいて光源３０４が消灯するように光源３０４の駆動を制御し、動画がぼやけて見えるのを防ぐことができる。
【００７０】
なお、ＶＡ液晶の場合だと、白表示から黒表示に移行する際に液晶の応答時間が最も長くなるが、液晶の応答時間が最も長くなる表示のパターンは液晶の種類によって異なる。よって、液晶の種類に合わせて、光源３０４の駆動のタイミングを設定する際の、表示パターンを適宜選択すればよい。例えばＴＮ液晶、ＯＣＢ液晶の場合、黒表示から白表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、黒表示の次に白表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。また、例えばＩＰＳ液晶の場合、ＶＡ液晶と同様に、白表示から黒表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、白表示の次に黒表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。
【００７１】
また、図１（Ａ）では光源１０３を一つだけ図示している。図１（Ｂ）では光源２０３を一つだけ図示している。図２では光源３０４を一つだけ図示している。しかし、本発明はこれらの構成に限定されない。光源１０３と、光源２０３と、光源３０４とは、その数がそれぞれ単数であっても良いが、複数であっても良い。
【００７２】
なお、本実施の形態では、アクティブマトリクス型の液晶表示装置を例に挙げて説明したが、本発明の液晶表示装置はパッシブマトリクス型であっても良い。
【００７３】
（実施の形態２）
本実施の形態では、本発明の液晶表示装置が有する制御回路の具体的な構成の一例について説明する。
【００７４】
図５（Ａ）は、本発明の液晶表示装置が有する比較回路５０１と、制御回路５０２と、光源５０３とを示している。図５（Ａ）に示す制御回路５０２は、記憶回路５０４と、スイッチング回路５０５とを少なくとも有している。
【００７５】
比較回路５０１は、画素から与えられる液晶素子の画素電極の電位ＶＥと、基準となる電位ＲＥＦとが入力されている。そして比較回路５０１は電位ＶＥと電位ＲＥＦとを比較し、その結果に従って互いに値の異なる電位ＯＵＴ１または電位ＯＵＴ２を出力する。
【００７６】
制御回路５０２では、比較回路５０１から出力された電位が、電位ＯＵＴ１と電位ＯＵＴ２のうちのいずれであるかを、記憶回路５０４においてデータとして記憶する。記憶回路５０４には、記憶回路５０４に記憶されているデータを保持するための電源電位ＶＤＤと、記憶が行われるタイミングを制御する信号ＳｉｇＬとが入力されている。具体的には、信号ＳｉｇＬによって、光源５０３の駆動のタイミングを設定する際に、記憶回路５０４に新たにデータが書き込まれるようになる。また逆に、信号ＳｉｇＬによって、光源５０３の駆動のタイミングを設定された状態のまま維持する際に、記憶回路５０４に新たにデータが書き込まれないようになる。なお、全ての画素のうち、最初の画素にビデオ信号が入力されるタイミングが信号ＳｉｇＬによって制御されている場合、該信号ＳｉｇＬを用いることで、上記最初の画素にビデオ信号が入力されるタイミングに合わせて、光源５０３を消灯させるタイミングをも制御することができる。
【００７７】
光源の駆動のタイミングを設定するタイミングは、上述したように設計者が適宜決めることができる。具体的には、信号ＳｉｇＬまたはその他の制御信号を用いることで、光源５０３の駆動のタイミングを設定するタイミングを、リアルタイムに制御することができる。なお、光源の駆動のタイミングを、毎フレーム期間ごとにリアルタイムで設定し直すのではなく、複数のフレーム期間ごとに設定し直す場合、制御回路５０２内にタイミング検出用回路を更に設け、設定された光源５０３の駆動のタイミングを次回の設定時まで、上記タイミング検出用回路で記憶するようにしても良い。例えばタイミング検出用回路は、光源５０３の駆動のタイミングを設定し直すように指示が来たら、比較回路５０１から出力される電位を用いて、１フレーム期間が開始されてから全ての画素において液晶分子の配向の変化が収束するまでの期間を検出するための回路と、各フレーム期間が開始されてからの時間を計測するための回路と、上記２つの回路から出力される信号に従って、記憶回路５０４のデータを書き換える回路と、を用いれば良い。
【００７８】
スイッチング回路５０５は、記憶回路５０４において記憶されているデータに従ってスイッチングを行うことで、光源５０３への電力の供給を制御する。なお図５（Ａ）では、スイッチング回路５０５に、トランジスタを一つ用いている例を示しているが、本発明はこの構成に限定されない。スイッチング回路５０５に、トランジスタ以外の半導体素子を用いていても良いし、複数のトランジスタを用いていても良い。また記憶回路５０４として、ラッチ回路などを用いることができる。光源５０３として、ＬＥＤを用いることができる。ただし本発明の液晶表示装置に用いることができる光源は、必ずしもＬＥＤに限定されない。ＬＥＤのように点灯と消灯を高速で切り替えることが可能な発光素子であれば、本発明の液晶表示装置の光源として用いることは可能である。
【００７９】
なお、本実施の形態では、記憶回路５０４を有している制御回路５０２の構成について説明したが、本発明の液晶表示装置が有する制御回路は、必ずしも記憶回路を用いる必要はない。記憶回路を用いない場合は、制御回路５０２において、比較回路５０１の後段にスイッチング回路５０５が設けられる。そして記憶回路を用いない場合、全てのフレーム期間ごとに光源の駆動のタイミングを適宜設定し直すことになるので、基準となる電位ＲＥＦをフレーム期間ごとに変えるか、若しくは各極性に対応した比較回路及び制御回路を新たに設けるようにする。
【００８０】
なお制御回路５０２は、図５（Ａ）に示した構成に加え、バッファを有していても良い。図５（Ｂ）に、比較回路５０１と、バッファ５０６をさらに有する制御回路５０２と、光源５０３とを示す。図５（Ｂ）に示す制御回路５０２では、記憶回路５０４から出力される電位を、バッファ５０６を介して制御回路５０２に入力している。バッファ５０６を用いることで、スイッチング回路５０５におけるスイッチングの制御に大電力が必要な場合でも、確実にそのスイッチングを制御することができる。
【００８１】
なお、図５に示した構成の制御回路５０２が有する機能は、比較回路５０１において検出された電位を用い、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）で行うことも可能である。ただし本発明では、ＣＰＵを用いた複雑な制御系の回路を使用せずに、液晶の応答速度に合わせて光源５０３の駆動を制御することができるというメリットを有する。或いは本発明では、ＣＰＵを使用していたとしても、ＣＰＵの負荷を低減させつつ、液晶の応答速度に合わせて光源５０３の駆動を制御することができるというメリットを有する。
【００８２】
なお、図５（Ａ）、図５（Ｂ）では、光源５０３を一つだけ図示しているが、本発明はこの構成に限定されない。光源５０３は、その数が単数であっても良いが、複数であっても良い。
【００８３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００８４】
（実施の形態３）
本実施の形態では、本発明の液晶表示装置の全体的な構成の一例について説明する。図６に、本発明の液晶表示装置のブロック図を示す。
【００８５】
図６に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部６００と、各画素をラインごとに選択する走査線駆動回路６１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路６２０と、比較回路６３０と、制御回路６３１と、光源６３２とを有する。そして本発明では画素部６００が有する画素のうち、いずれか１つをモニター用画素６３３として用いる。モニター用画素６３３の画素電極の電位は、比較回路６３０に与えられる。
【００８６】
図６において信号線駆動回路６２０は、シフトレジスタ６２１、第１の記憶回路６２２、第２の記憶回路６２３、ＤＡ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換回路６２４を有している。シフトレジスタ６２１には、クロック信号Ｓ−ＣＬＫ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ６２１は、これらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１の記憶回路６２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
【００８７】
第１の記憶回路６２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１の記憶回路６２２に書き込まれ、保持される。なお、第１の記憶回路６２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の記憶回路６２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた場合、４分割で分割駆動することになる。
【００８８】
第１の記憶回路６２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００８９】
１ライン期間が終了すると、第２の記憶回路６２３に入力されるラッチ信号Ｓ−ＬＳのパルスに従って、第１の記憶回路６２２に保持されているビデオ信号が、第２の記憶回路６２３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路６２３に送出し終えた第１の記憶回路６２２には、再びシフトレジスタ６２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回路６２３に書き込まれ、保持されているビデオ信号が、ＤＡ変換回路６２４に入力される。
【００９０】
そしてＤＡ変換回路６２４は、入力されたデジタルのビデオ信号をアナログのビデオ信号に変換し、信号線を介して画素部６００内の各画素に入力する。
【００９１】
なお信号線駆動回路６２０は、シフトレジスタ６２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【００９２】
なお図６ではＤＡ変換回路６２４の後段に画素部６００が直接接続されているが、本発明はこの構成に限定されない。画素部６００の前段に、ＤＡ変換回路６２４から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
【００９３】
次に、走査線駆動回路６１０の動作について説明する。本発明の液晶表示装置では、画素部６００の各画素に走査線が複数設けられている。走査線駆動回路６１０は選択信号を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素へのビデオ信号の入力が行われる。
【００９４】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一の走査線駆動回路６１０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線駆動回路６１０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
【００９５】
また、画素部６００、走査線駆動回路６１０、信号線駆動回路６２０、比較回路６３０、制御回路６３１は、同一基板上に形成することができるが、いずれかを異なる基板上に形成することもできる。
【００９６】
また、図６では、光源６３２を一つだけ図示しているが、本発明はこの構成に限定されない。光源６３２は、その数が単数であっても良いが、複数であっても良い。
【００９７】
次に図７に、図６とは異なる、本実施の形態の液晶表示装置のブロック図を一例として示す。
【００９８】
図７に示す本発明の液晶表示装置は、複数の画素を有する画素部６４０と、複数の画素をラインごとに選択することができる走査線駆動回路６５０と、選択されたライン内の画素へのビデオ信号の入力を制御する信号線駆動回路６６０と、比較回路６７０と、制御回路６７１と、光源６７２とを有する。そして本発明では画素部６４０が有する画素のうち、いずれか１つをモニター用画素６７３として用いる。モニター用画素６７３の画素電極の電位は、比較回路６７０に与えられる。
【００９９】
信号線駆動回路６６０は、シフトレジスタ６６１と、サンプリング回路６６２と、アナログ信号を記憶することができる記憶回路６６３とを少なくとも有する。シフトレジスタ６６１にクロック信号Ｓ−ＣＬＫと、スタートパルス信号Ｓ−ＳＰが入力されると、シフトレジスタ６６１はこれらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、サンプリング回路６６２に入力する。サンプリング回路６６２では、入力されたタイミング信号に従って、信号線駆動回路６６０に入力された１ライン期間分のアナログのビデオ信号をサンプリングする。そして１ライン期間分のビデオ信号が全てサンプリングされると、サンプリングされたビデオ信号はラッチ信号Ｓ−ＬＳに従って一斉に記憶回路６６３に出力され、保持される。記憶回路６６３に保持されるビデオ信号は、信号線を介して画素部６４０に入力される。
【０１００】
なお本実施の形態では、サンプリング回路６６２において１ライン期間分のビデオ信号を全てサンプリングした後に、一斉に下段の記憶回路６６３にサンプリングされたビデオ信号を入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリング回路６６２において各画素に対応するビデオ信号をサンプリングしたら、１ライン期間を待たずに、その都度下段の記憶回路６６３にサンプリングされたビデオ信号を入力しても良い。
【０１０１】
またビデオ信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の画素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い。
【０１０２】
なお図７では記憶回路６６３の後段に直接画素部６４０が接続されているが、本発明はこの構成に限定されない。画素部６４０の前段に、記憶回路６６３から出力されたアナログのビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
【０１０３】
そして、記憶回路６６３から画素部６４０にビデオ信号が入力されるのと並行して、サンプリング回路６６２は次のライン期間に対応するビデオ信号を再びサンプリングすることができる。
【０１０４】
次に、走査線駆動回路６５０の動作について説明する。本発明の液晶表示装置では、画素部６４０の各画素に走査線が複数設けられている。走査線駆動回路６５０は選択信号を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素へのビデオ信号の入力が行われる。
【０１０５】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一の走査線駆動回路６５０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線駆動回路６５０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
【０１０６】
また、画素部６４０、走査線駆動回路６５０、信号線駆動回路６６０、比較回路６７０、制御回路６７１は、同一基板上に形成することができるが、いずれかを異なる基板上に形成することもできる。
【０１０７】
また、図７では、光源６７２を一つだけ図示しているが、本発明はこの構成に限定されない。光源６７２は、その数が単数であっても良いが、複数であっても良い。
【０１０８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１０９】
（実施の形態４）
本実施の形態では、液晶表示装置が置かれる環境下の輝度を検出し、検出された輝度に合わせて光源の輝度を調整する液晶表示装置の構成について説明する。
【０１１０】
図８（Ａ）に、本実施の形態の液晶表示装置が有する、光源８０１の制御系の回路の一例を示す。図８（Ａ）に示す光源８０１の制御系の回路は、比較回路８０２、制御回路８０３、光検出器８０４、信号生成回路８０５、輝度制御回路８０６を有する。
【０１１１】
比較回路８０２は、画素から与えられる液晶素子の画素電極の電位ＶＥと、基準となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。制御回路８０３は、比較回路８０２から出力された電位に従って、光源８０１の駆動を制御する。具体的には、２値の電位のうち、一方の電位が比較回路８０２から出力されたとき、制御回路８０３は光源８０１が点灯するように制御し、他方の電位が比較回路８０２から出力されたとき、制御回路８０３は光源８０１が消灯するように制御する。比較回路８０２から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路８０３は液晶分子の配向が変化するタイミングに従って、光源８０１の駆動を制御することができる。
【０１１２】
光検出器８０４は、液晶表示装置が置かれる環境下の輝度または光強度を検出し、該輝度または光強度の情報を含む電気信号（第１の信号）を生成することができる。光検出器８０４として、例えばフォトダイオード、フォトトランジスタ、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの、光を電気エネルギーに変換する光電変換素子を用いることができる。
【０１１３】
信号生成回路８０５は、光検出器８０４で生成される電気信号を用い、検出された輝度の情報に従って光源８０１の輝度を決める。図８（Ａ）では、信号生成回路８０５が積分回路８０７と、輝度比較回路８０８とを有する例を示している。
【０１１４】
積分回路８０７は光検出器８０４において検出された光強度を時間で積分する。人間は、一定時間内の光強度を積分して知覚するという特性を有しているので、積分回路８０７を用いることで、人間の目が感じる輝度を算出することができる。輝度比較回路８０８は、積分回路８０７によって算出された輝度と、あらかじめ設定しておいた基準となる輝度とを比較する。
【０１１５】
そして、比較の結果が情報として含まれる信号（第２の信号）を出力する。輝度制御回路８０６は、上記第２の信号を、光源の輝度を調整するための信号として用い、輝度比較回路８０８における比較の結果に従って光源８０１の輝度の制御を行う。具体的には、算出された輝度が設定された輝度よりも高い場合、光源８０１の輝度がより高くなるように、逆に算出された輝度が設定された輝度よりも低い場合、光源８０１の輝度がより低くなるように、第２の信号に従って光源８０１の輝度の制御を行う。
【０１１６】
よって本実施の形態の液晶表示装置では、液晶表示装置が置かれる環境下の輝度が高い場合に光源８０１の輝度を高め、逆に環境下の輝度が低い場合に光源８０１の輝度を低くすることができる。上記構成により、明るい場所では液晶表示装置に表示される映像を明るくすることで見やすくし、逆に、暗い場所では映像の明るさを抑えて消費電力を低減させることができる。
【０１１７】
なお、基準となる輝度は必ずしも１つである必要はなく、基準となる輝度が複数設定されていても良い。例えば、輝度の低い順から第１の輝度、第２の輝度、第３の輝度というように、３つの基準となる輝度が設定されていている場合、点灯時の光源８０１の輝度を４段階に調整できるようにする。そして、算出された輝度が第１の輝度よりも低い時は、４段階のうち最も低い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出された輝度が第１の輝度よりも高く、第２の輝度よりも低い時は、４段階のうち２番目に低い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出された輝度が第２の輝度よりも高く、第３の輝度よりも低い時は、４段階のうち２番目に高い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出された輝度が第３の輝度よりも高い時は、４段階のうち最も高い輝度になるように、第２の信号に従って光源８０１を点灯させる。
【０１１８】
さらに、本実施の形態の液晶表示装置では、上記効果に加え、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って光源８０１の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源８０１を消灯し、液晶分子の配向の変化が収束している期間に光源８０１を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【０１１９】
次に図８（Ｂ）に、輝度制御回路８０６の具体的な回路の一例を示す。図８（Ｂ）に示す輝度制御回路８０６は、４段階で光源８０１の輝度を制御する場合を例示しており、４つのスイッチング素子８１０と、４つの抵抗素子８１１とを有している。スイッチング素子８１０と抵抗素子８１１とは一対一で直列に接続されている。そして、直列に接続されたスイッチング素子８１０と抵抗素子８１１の４つの組が、制御回路８０３と光源８０１との間において、全て並列に接続されている。
【０１２０】
各スイッチング素子８１０のスイッチングは、信号生成回路８０５から出力される第２の信号に従って行われる。オンになるスイッチング素子８１０の数が多いほど、制御回路８０３と光源８０１との間における抵抗値が低くなる。逆に、オンになるスイッチング素子８１０の数が少ないほど、制御回路８０３と光源８０１との間における抵抗値は高くなる。よって、制御回路８０３において設定されたタイミングに従って、電力の供給が行われると、各スイッチング素子８１０のスイッチングに従って、光源８０１に供給される電力を調整することができ、光源８０１の輝度を４段階に制御することができる。
【０１２１】
なお、光源８０１への電力の供給の有無は、制御回路８０３において制御されるので、輝度制御回路８０６では光源８０１へ供給される電力量を制御するのみで良い。よって、複数のスイッチング素子８１０のうち、少なくとも１つは常にオンにしておく。ただし、本発明は必ずしもこの構成に限定されず、輝度制御回路８０６においても光源８０１への電力の供給の有無を制御するべく、全てのスイッチング素子８１０をオフにできる構成としても良い。
【０１２２】
また、ｍ個の抵抗素子８１１全てが同じ抵抗値を有するのであれば、ｍ段階で輝度の制御を行うことになるが、各抵抗素子８１１が有する抵抗値の値を変えることで、最高で（２ｍ−１）段階まで細かく輝度の制御を行うことが可能である。
【０１２３】
また、図８では、光源８０１を一つだけ図示しているが、本発明はこの構成に限定されない。光源８０１は、その数が単数であっても良いが、複数であっても良い。
【０１２４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１２５】
（実施の形態５）
本実施の形態では、液晶表示装置が有する画素部を複数の領域に分割し、各領域に配置されている画素の階調の平均値に合わせて、領域ごとに対応する光源の輝度を調整する、液晶表示装置の構成について説明する。
【０１２６】
本実施の形態の液晶表示装置は、各領域に対応した複数の光源を有する。図９（Ａ）に、第１の領域の画素に対応した第１の光源８２０と、第２の領域の画素に対応した第２の光源８２１とを有する液晶表示装置における、第１の光源８２０及び第２の光源８２１の制御系の回路の一例を示す。なお、光源の数は２つに限定されず、分割する領域の数に合わせて、対応する光源の数を適宜設定することができる。
【０１２７】
図９（Ａ）に示す第１の光源８２０及び第２の光源８２１の制御系の回路は、比較回路（比較回路８２２１及び比較回路８２２２）、制御回路８２３、画像処理用フィルタ８２４、信号処理回路８２５、第１の輝度制御回路８２６及び第２の輝度制御回路８２７を有する。
【０１２８】
比較回路８２２１は、第１の領域の画素から与えられる液晶素子の画素電極の電位ＶＥ１と、基準となる電位ＲＥＦとを比較し、その結果に従って比較回路８２２１から値の異なる２値の電位を制御回路８２３に出力する。
【０１２９】
比較回路８２２２は、第２の領域の画素から与えられる液晶素子の画素電極の電位ＶＥ２と、基準となる電位ＲＥＦとを比較し、その結果に従って比較回路８２２２から互いに値の異なる２値の電位を制御回路８２３に出力する。
【０１３０】
制御回路８２３は、比較回路８２２１及び比較回路８２２２から出力された電位に従って、第１の光源８２０及び第２の光源８２１の駆動を制御する。具体的には、比較回路８２２１から２値の電位のうち、一方の電位が制御回路８２３に出力されたとき、制御回路８２３は第１の光源８２０が点灯するように制御し、他方の電位が制御回路８２３に出力されたとき、制御回路８２３は第１の光源８２０が消灯するように制御する。また、比較回路８２２２から２値の電位のうち、一方の電位が制御回路８２３に出力されたとき、制御回路８２３は第２の光源８２１が点灯するように制御し、他方の電位が制御回路８２３に出力されたとき、制御回路８２３は第２の光源８２１が消灯するように制御する。比較回路８２２１及び比較回路８２２２から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路８２３は液晶分子の配向が変化するタイミングに従って、第１の光源８２０及び第２の光源８２１の駆動を制御することができる。
【０１３１】
一方、画像処理用フィルタ８２４は、各領域の画素に入力されるビデオ信号を用い、領域ごとに画素の階調の平均値を算出し、該平均値を情報として含む信号を生成する。画像処理用フィルタ８２４として、例えばランクフィルタ、コンボフィルタなどの、階調の平均値を算出できる画像処理用フィルタを、用いることができる。
【０１３２】
信号処理回路８２５は、画像処理用フィルタ８２４で生成される信号を用い、算出された階調の平均値に従って第１の光源８２０及び第２の光源８２１の輝度を決める。具体的に信号処理回路８２５では、算出された階調の平均値と、あらかじめ設定しておいた階調とを比較する。そして、比較の結果が情報として含まれる信号を出力する。第１の輝度制御回路８２６及び第２の輝度制御回路８２７は、上記比較の結果が含まれる信号を、第１の光源８２０及び第２の光源８２１の輝度を調整するための信号として用い、該信号に従って第１の光源８２０及び第２の光源８２１の輝度の制御を行う。具体的には、算出された階調の平均値が設定された階調よりも高い場合、第１の光源８２０及び第２の光源８２１の輝度がより高くなるように、逆に算出された階調の平均値が設定された階調よりも低い場合、第１の光源８２０及び第２の光源８２１の輝度がより低くなるように、第１の光源８２０及び第２の光源８２１の輝度の制御を行う。
【０１３３】
図９（Ｂ）に、４つの領域８４０、領域８４１、領域８４２、領域８４３に分割した画素部と、領域８４０に対応する光源８４４、領域８４１に対応する光源８４５、領域８４２に対応する光源８４６、領域８４３に対応する光源８４７の配置を一例として示す。なお実際に光源からの光は、対応する領域以外の別の領域にも照射される場合が多いが、各領域に対応する光源は、主に該領域に光を照射することができるものであれば良い。
【０１３４】
領域８４０、領域８４１、領域８４２、領域８４３において、それぞれ配置されている画素の階調を平均化した結果、例えば、領域８４０、領域８４１、領域８４２、領域８４３の順に平均化された階調が低くなっているものと仮定する。この場合、光源８４４、光源８４５、光源８４６、光源８４７の順に、光源の輝度を低くすれば良い。
【０１３５】
なお、図９（Ｂ）は、画素部の端に光源を配置するエッジライト型の光源を例示しているが、本発明の液晶表示装置は光源が画素部の直下に配置される直下型であっても良い。また、図９（Ａ）では、第１の光源８２０と、第２の光源８２１とをひとつずつ図示しているが、本発明はこの構成に限定されない。第１の光源８２０と、第２の光源８２１の数は、それぞれ単数であっても良いが、複数であっても良い。
【０１３６】
よって、本実施の形態の液晶表示装置では、階調が高くて明るい画像を表示する領域では、より画像を明るく表示することができ、階調が低くて暗い画像を表示する領域では、より画像を暗く表示することができる。上記構成により、本実施の形態の液晶表示装置では、画素部全体に表示される画像のコントラストを高めることができる。
【０１３７】
さらに、本実施の形態の液晶表示装置では、上記効果に加え、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って第１の光源８２０及び第２の光源８２１の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に第１の光源８２０及び第２の光源８２１を消灯し、液晶分子の配向の変化が収束している期間に第１の光源８２０及び第２の光源８２１を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【０１３８】
なお、図９（Ａ）に示す液晶表示装置では、第１の光源８２０及び第２の光源８２１にそれぞれ対応するように第１の輝度制御回路８２６及び第２の輝度制御回路８２７を設けているが、本発明はこの構成に限定されない。複数の光源の階調を、一つの輝度制御回路で制御するようにしても良い。また、第１の輝度制御回路８２６及び第２の輝度制御回路８２７は、図８（Ｂ）に示した輝度制御回路の構成を用いることができる。
【０１３９】
なお、本実施の形態で示したような、画素部の領域ごとに対応する光源の輝度を調整する場合においても、実施の形態４で示したように、液晶表示装置が置かれる環境下の輝度を検出し、検出された輝度に合わせて各光源の輝度を調整するようにしても良い。
【０１４０】
また本実施の形態は、実施の形態４以外の、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１４１】
（実施の形態６）
本実施の形態では、実施の形態３とは異なる、本発明の液晶表示装置の全体的な構成の一例について説明する。図１０に、本発明の液晶表示装置のブロック図を示す。
【０１４２】
図１０に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部９００と、各画素をラインごとに選択する走査線駆動回路９１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路９２０と、比較回路９３０と、制御回路９３１と、光源９３２とを有する。そして本発明では画素部９００が有する画素のうち、いずれか１つをモニター用画素９３３として用いる。モニター用画素９３３の画素電極の電位は、比較回路９３０に与えられる。
【０１４３】
図１０において信号線駆動回路９２０は、シフトレジスタ９２１、第１の記憶回路９２２、第２の記憶回路９２３を有している。シフトレジスタ９２１には、クロック信号Ｓ−ＣＬＫ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ９２１は、これらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１の記憶回路９２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
【０１４４】
第１の記憶回路９２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１の記憶回路９２２に書き込まれ、保持される。なお、第１の記憶回路９２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の記憶回路９２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた場合、４分割で分割駆動することになる。
【０１４５】
第１の記憶回路９２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０１４６】
１ライン期間が終了すると、第２の記憶回路９２３に入力されるラッチ信号Ｓ−ＬＳのパルスに従って、第１の記憶回路９２２に保持されているビデオ信号が、第２の記憶回路９２３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路９２３に送出し終えた第１の記憶回路９２２には、再びシフトレジスタ９２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回路９２３に書き込まれ、保持されているビデオ信号が、デジタルのまま、信号線を介して画素部９００内の各画素に入力する。
【０１４７】
なお信号線駆動回路９２０は、シフトレジスタ９２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【０１４８】
なお図１０では第２の記憶回路９２３の後段に画素部９００が直接接続されているが、本発明はこの構成に限定されない。画素部９００の前段に、第２の記憶回路９２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、電圧の振幅を制御するレベルシフタなどが挙げられる。
【０１４９】
次に、走査線駆動回路９１０の動作について説明する。本発明の液晶表示装置では、画素部９００の各画素に走査線が複数設けられている。走査線駆動回路９１０は選択信号を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素へのビデオ信号の入力が行われる。
【０１５０】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一つの走査線駆動回路９１０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線駆動回路９１０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
【０１５１】
本実施の形態に示す液晶表示装置は、画素部９００にデジタルのビデオ信号が入力される。画素部９００に入力されるビデオ信号がデジタルの場合、画素が白表示を行う時間を制御することで、階調を表示しても良いし（時間階調方式）、または白表示を行う画素の面積で階調を表示しても良い（面積階調方式）。例えば本実施の形態において時間階調方式を用いる場合、１フレーム期間を、ビデオ信号の各ビットに対応する複数のサブフレーム期間に分割する。そして、１フレーム期間のうち、画素が白表示を行ったサブフレーム期間のトータルの長さをビデオ信号で制御することで、階調を表示することができる。
【０１５２】
また、画素部９００、走査線駆動回路９１０、信号線駆動回路９２０、比較回路９３０、制御回路９３１は、同一基板上に形成することができるが、いずれかを異なる基板上に形成することもできる。
【０１５３】
また、図１０では、光源９３２を一つだけ図示しているが、本発明はこの構成に限定されない。光源９３２は、その数が単数であっても良いが、複数であっても良い。
【０１５４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５５】
次に、本発明の液晶表示装置の作製方法について詳しく述べる。なお本実施例では薄膜トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の液晶表示装置に用いられる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。
【０１５６】
まず図１１（Ａ）に示すように、耐熱性を有する基板７００上に、絶縁膜７０１、剥離層７０２、絶縁膜７０３と、半導体膜７０４とを順に形成する。絶縁膜７０１、剥離層７０２、絶縁膜７０３及び半導体膜７０４は連続して形成することが可能である。
【０１５７】
基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１５８】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１５９】
なお本実施例では、剥離層７０２を基板７００上の全面に設けているが本発明はこの構成に限定されない。例えばフォトリソグラフィ法などを用いて、基板７００上において剥離層７０２を部分的に形成する様にしても良い。
【０１６０】
絶縁膜７０１、絶縁膜７０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【０１６１】
絶縁膜７０１、絶縁膜７０３は、基板７００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体膜７０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また絶縁膜７０３は、剥離層７０２に含まれる不純物元素が半導体膜７０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。
【０１６２】
絶縁膜７０１、絶縁膜７０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜７０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０１６３】
或いは、剥離層７０２に最も近い、絶縁膜７０３の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【０１６４】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１６５】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素などの組み合わせの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１６６】
剥離層７０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層された積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属酸化窒化物を用いてもよい。剥離層７０２は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。
【０１６７】
剥離層７０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離層７０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【０１６８】
また剥離層７０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を主成分とする化合物で形成された膜を用いても良い。或いは、珪素と上記金属とを含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶のいずれでもよい。
【０１６９】
剥離層７０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。金属膜と金属酸化膜とが積層された剥離層７０２は、元となる金属膜を形成した後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には、酸素雰囲気中または一酸化二窒素雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素雰囲気中または一酸化二窒素雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、金属膜の酸化を行うことが出来る。また元となる金属膜上に接するように、窒化酸化珪素膜、窒化珪素膜を形成することで、窒化を行うことが出来る。
【０１７０】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０１１ｃｍ−３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行っても良い。
【０１７１】
なお、もととなる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層７０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するようにしても良い。例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ法等により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの酸化物で形成された金属酸化膜とを、形成することができる。
【０１７２】
半導体膜７０４は、絶縁膜７０３を形成した後、大気に曝さずに形成することが望ましい。半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１７３】
なお半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを適宜組み合わせた結晶法を用いても良い。
【０１７４】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜７０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１７５】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１７６】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１７７】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜７０４に照射してから半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜７０４の形成が可能となる。
【０１７８】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１７９】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値電圧のばらつきを抑えることができる。
【０１８０】
上述したレーザ光の照射により、結晶性がより高められた半導体膜７０４が形成される。なお、予め半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【０１８１】
また本実施例では半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【０１８２】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１８３】
次に半導体膜７０４に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜７０４全体に対して行っても良いし、半導体膜７０４の一部に対して選択的に行っても良い。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０１６〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
【０１８４】
次に図１１（Ｂ）に示すように、半導体膜７０４を所定の形状に加工（パターニング）し、島状の半導体膜７０５〜７０７を形成する。そして、島状の半導体膜７０５〜７０７を覆うように、ゲート絶縁膜７０９を形成する。ゲート絶縁膜７０９は、プラズマＣＶＤ法またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、基板７００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１８５】
ゲート絶縁膜７０９は、高密度プラズマ処理を行うことにより島状の半導体膜７０５〜７０７の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜７０９として用いる。
【０１８６】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１８７】
次に図１１（Ｃ）に示すように、ゲート絶縁膜７０９上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜７０５〜７０７の上方に電極７１０を形成する。本実施例では積層された２つの導電膜をパターニングして電極７１０を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１８８】
本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル膜を、２層目の導電膜としてタングステン膜を用いる。２つの導電膜の組み合わせとして、本実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１８９】
また、本実施例では電極７１０を積層された２つの導電膜で形成しているが、本実施例はこの構成に限定されない。電極７１０は単層の導電膜で形成されていても良いし、３つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１９０】
導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍの厚さで形成する。
【０１９１】
なお電極７１０を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極７１０を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極７１０を形成しても良い。
【０１９２】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１９３】
次に、電極７１０をマスクとして、島状の半導体膜７０５〜７０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０１５〜１×１０１９／ｃｍ３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜７０９を介してドーピングがなされ、島状の半導体膜７０５〜７０７に、低濃度不純物領域７１１がそれぞれ形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６をマスクで覆って行っても良い。
【０１９４】
次に図１２（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜７０５、７０７を覆うように、マスク７１２を形成する。そしてマスク７１２に加えて電極７１０をマスクとして用い、島状の半導体膜７０６に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜７０９を介してドーピングがなされ、島状の半導体膜７０６に、ｐ型の高濃度不純物領域７１３が形成される。
【０１９５】
次に図１２（Ｂ）に示すように、マスク７１２をアッシング等により除去した後、ゲート絶縁膜７０９及び電極７１０を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。
【０１９６】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜７０９及び該絶縁膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜７０９が部分的にエッチングされて、島状の半導体膜７０５〜７０７上に部分的に形成されたゲート絶縁膜７１４が形成される。また上記異方性エッチングにより、ゲート絶縁膜７０９及び電極７１０を覆うように形成された絶縁膜が部分的にエッチングされて、電極７１０の側面に接するサイドウォール７１５が形成される。サイドウォール７１５は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いる。なお、サイドウォール７１５を形成する工程は、これらに限定されるものではない。
【０１９７】
次に図１２（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６を覆うようにマスク７１６を形成する。そして、形成したマスク７１６に加えて電極７１０及びサイドウォール７１５をマスクとして用い、ｎ型を付与する不純物元素（代表的にはＰまたはＡｓ）を島状の半導体膜７０５、７０７に高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜７０５、７０７に、ｎ型の高濃度不純物領域７１７が形成される。
【０１９８】
なおサイドウォール７１５は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール７１５の下部に低濃度不純物領域またはノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領域の幅を制御するには、サイドウォール７１５を形成する際の異方性エッチングの条件またはサイドウォール７１５を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール７１５のサイズを調整すればよい。なお、半導体膜７０６において、サイドウォール７１５の下部に低濃度不純物領域またはノンドープのオフセット領域を形成しても良い。
【０１９９】
次に、マスク７１６をアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加熱処理を行なえばよい。
【０２００】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気中において加熱処理を行ない、島状の半導体膜７０５〜７０７を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行ない、島状の半導体膜７０５〜７０７を水素化する工程を行なっても良い。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。
【０２０１】
上述した一連の工程により、ｎチャネル型ＴＦＴ７１８、７２０と、ｐチャネル型ＴＦＴ７１９とが形成される。
【０２０２】
次に図１３（Ａ）に示すように、ＴＦＴ７１８、７１９、７２０を保護するための絶縁膜７２２を形成する。絶縁膜７２２は必ずしも設ける必要はないが、絶縁膜７２２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴ７１８、７１９、７２０へ侵入するのを防ぐことが出来る。具体的に絶縁膜７２２として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜７２２として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０２０３】
次に、ＴＦＴ７１８、７１９、７２０を覆うように、絶縁膜７２２上に絶縁膜７２３を形成する。絶縁膜７２３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７２３を形成しても良い。
【０２０４】
絶縁膜７２３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２０５】
次に島状の半導体膜７０５〜７０７がそれぞれ一部露出するように絶縁膜７２２及び絶縁膜７２３にコンタクトホールを形成する。そして、該コンタクトホールを介して島状の半導体膜７０５〜７０７に接する導電膜７２５〜７３０を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０２０６】
導電膜７２５〜７３０は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜７２５〜７３０として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜７２５〜７３０は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
【０２０７】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７２５〜７３０を形成する材料として最適である。特にアルミニウムシリコン膜は、導電膜７２５〜７３０をパターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素の代わりに、アルミニウム膜に０．５％程度の銅（Ｃｕ）を混入させても良い。
【０２０８】
導電膜７２５〜７３０は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜７０５〜７０７上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜７２５〜７３０と島状の半導体膜７０５〜７０７が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜７２５〜７３０を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの５層構造とすることが出来る。
【０２０９】
なお、導電膜７２５、７２６はｎチャネル型ＴＦＴ７１８の高濃度不純物領域７１７に接続されている。導電膜７２７、７２８はｐチャネル型ＴＦＴ７１９の高濃度不純物領域７１３に接続されている。導電膜７２９、７３０はｎチャネル型ＴＦＴ７２０の高濃度不純物領域７１７に接続されている。
【０２１０】
次に図１３（Ｂ）に示すように、導電膜７３０に接するように、絶縁膜７２３上に電極７３１を形成する。図１３（Ｂ）では、光を透過しやすい導電膜を用いて電極７３１を形成し、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の液晶表示装置は、半透過型であっても良い。
【０２１１】
電極７３１に用いられる透明導電膜には、例えば酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることができる。
【０２１２】
次に図１３（Ｃ）に示すように、導電膜７２５〜７３０及び電極７３１を覆うように、絶縁膜７２３上に保護層７３６を形成する。保護層７３６は、後に剥離層７０２を境にして基板７００を剥離する際に、絶縁膜７２３、導電膜７２５〜７３０及び電極７３１を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層７３６を形成することができる。
【０２１３】
本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、紫外線を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層７３６を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解する、密着性が高くなりすぎるなどの恐れがある。従って、絶縁膜７２３と保護層７３６を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層７３６の除去がスムーズに行なわれるように、絶縁膜７２３を覆うように、無機絶縁膜（窒化珪素膜、窒化酸化珪素膜、ＡｌＮＸ膜、またはＡｌＮＸＯＹ膜）を形成しておくことが好ましい。
【０２１４】
次に図１３（Ｃ）に示すように、絶縁膜７０３から絶縁膜７２３上に形成された導電膜７２５〜７３０及び電極７３１までの、ＴＦＴに代表される半導体素子や各種導電膜を含む層（以下、「素子形成層７３８」と記す）と、保護層７３６とを、基板７００から剥離する。本実施例では、第１のシート材７３７を保護層７３６に貼り合わせ、物理的な力を用いて基板７００から素子形成層７３８と、保護層７３６とを剥離する。剥離層７０２は、全て除去せず一部が残存した状態であっても良い。
【０２１５】
また上記剥離は、剥離層７０２のエッチングを用いた方法で行っても良い。この場合、剥離層７０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、ＵＶ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、形成する。溝は、剥離層７０２が露出する程度の深さを有していれば良い。そしてエッチングガスとしてフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層７０２が選択的にエッチングされ、基板７００を素子形成層７３８から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０２１６】
次に図１４（Ａ）に示すように、素子形成層７３８の上記剥離により露出した面に、第２のシート材７４４を貼り合わせる。そして、素子形成層７３８及び保護層７３６を第１のシート材７３７から剥離した後、保護層７３６を除去する。
【０２１７】
第２のシート材７４４として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、可撓性を有する紙またはプラスチックなどの有機材料を用いることができる。または第２のシート材７４４として、フレキシブルな無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０２１８】
なお基板７００上に複数の液晶表示装置に対応する半導体素子を形成している場合には、素子形成層７３８を液晶表示装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置、スクライブ装置等を用いることができる。
【０２１９】
次に図１４（Ｂ）に示すように、導電膜７３０、電極７３１を覆うように、配向膜７５０を形成し、ラビング処理を施す。配向膜７５０は、液晶表示装置となる領域に、パターニング等により選択的に形成する。そして、液晶を封止するためのシール材７５１を形成する。一方、透明導電膜を用いた電極７５２と、ラビング処理が施された配向膜７５３とが形成された基板７５４を用意する。そして、シール材７５１で囲まれた領域に液晶７５５を滴下し、別途用意しておいた基板７５４を、電極７５２と電極７３１とが向かい合うように、シール材７５１を用いて貼り合わせる。なおシール材７５１にはフィラーが混入されていても良い。
【０２２０】
なお、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、基板７５４の電極７５２が形成されている面とは逆の面に、偏光板７５６を貼り合わせておく。
【０２２１】
電極７３１または電極７５２に用いられる透明導電膜には、例えば酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることができる。電極７３１と液晶７５５と電極７５２が重なり合うことで、液晶素子７６０が形成されている。
【０２２２】
上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定されない。基板７５４を貼り合わせてから液晶を注入するディップ式（汲み上げ式）を用いていても良い。
【０２２３】
なお本実施例では素子形成層７３８を基板７００から剥離して利用する例を示しているが、剥離層７０２を設けずに、基板７００上に上述の素子形成層７３８を作製し、液晶表示装置として利用しても良い。
【０２２４】
また本実施例では、全てのＴＦＴ７１８、７１９、７２０において、ゲート絶縁膜７１４の膜厚を全て同じにしているが、本発明はこの構成に限定されない。例えば、より高速での駆動が要求される回路において、他の回路よりもＴＦＴが有するゲート絶縁膜の膜厚を薄くするようにしても良い。
【０２２５】
なお本実施例では薄膜トランジスタを例に挙げて説明しているが、本発明はこの構成に限定されない。薄膜トランジスタの他に、単結晶シリコンを用いて形成されたトランジスタ、ＳＯＩ基板を用いて形成されたトランジスタなども用いることができる。
【０２２６】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例２】
【０２２７】
本実施例では、本発明の液晶表示装置を例に挙げ、その外観について図１５を用いて説明する。図１５（Ａ）は、第１の基板上に形成されたトランジスタ及び液晶素子を、第１の基板と第２の基板の間に形成したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＡ−Ａ’における断面図に相当する。
【０２２８】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むように、シール材４０２０が設けられている。また画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４の上に、第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、液晶４０１３と共に密封されている。
【０２２９】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、それぞれトランジスタを複数有している。図１５（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８、４００９と、画素部４００２に含まれるトランジスタ４０１０とを例示している。
【０２３０】
また液晶素子４０１１は、トランジスタ４０１０のソース領域またはドレイン領域と、配線４０１７を介して接続されている画素電極４０３０と、第２の基板４００６に形成された対向電極４０１２と、液晶４０１３とを有している。
【０２３１】
なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
【０２３２】
またスペーサ４０３５は、球状であり、画素電極４０３０と対向電極４０１２との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜をパターニングすることで得られるスペーサを用いていても良い。
【０２３３】
信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２３４】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例３】
【０２３５】
本実施例では、本発明の液晶表示装置における、液晶パネルと光源の配置について説明する。
【０２３６】
図１６は、本発明の液晶表示装置の構造を示す斜視図の一例である。図１６に示す液晶表示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
【０２３７】
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、均一に液晶パネル１６０１に照射される。
【０２３８】
なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０２３９】
またプリズムシート１６０３は、図１６に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
【０２４０】
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして図１６では、回路基板１６０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ ＯＮ Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いて接続されていても良い。
【０２４１】
図１６では、光源１６０７の駆動を制御する、比較回路、制御回路などの制御系の回路が回路基板１６０８に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
【０２４２】
なお、図１６は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下に配置される直下型であっても良い。
【０２４３】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例４】
【０２４４】
本発明の液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１７に示す。
【０２４５】
図１７（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができる携帯電話が得られる。
【０２４６】
図１７（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができるビデオカメラが得られる。
【０２４７】
図１７（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができる映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
【０２４８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０２４９】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【図面の簡単な説明】
【０２５０】
【図１】本発明の液晶表示装置の構成を示す図。
【図２】複数の画素を有する本発明の液晶表示装置の構成を示す図。
【図３】本発明の液晶表示装置の駆動を説明するためのタイミングチャート。
【図４】液晶素子の透過率の時間変化と、信号線に入力される電圧の時間変化を示す図。
【図５】制御回路の具体的な構成を示す図。
【図６】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図７】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図８】制御回路の具体的な構成を示す図。
【図９】制御回路の具体的な構成を示す図。
【図１０】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図１１】本発明の液晶表示装置の作製方法を示す図。
【図１２】本発明の液晶表示装置の作製方法を示す図。
【図１３】本発明の液晶表示装置の作製方法を示す図。
【図１４】本発明の液晶表示装置の作製方法を示す図。
【図１５】本発明の液晶表示装置の断面図及び上面図。
【図１６】本発明の液晶表示装置の構成を示す斜視図。
【図１７】本発明の液晶表示装置を用いた電子機器の図。
【図１８】印加電圧と比誘電率の関係を示すグラフ及び液晶素子の断面模式図。
【符号の説明】
【０２５１】
１００ 画素
１０１ 比較回路
１０２ 制御回路
１０３ 光源
１０４ 液晶素子
１０５ スイッチング素子
１０６ 容量素子
２００ 画素
２０１ 比較回路
２０２ 制御回路
２０３ 光源
２０４ 液晶素子
２０５ スイッチング素子
２０６ 容量素子
２０７ 容量素子
３００ 画素
３００ａ モニター用画素
３０１ 画素部
３０２ 比較回路
３０３ 制御回路
３０４ 光源
３０５ トランジスタ
３０６ 液晶素子
３０７ 容量素子
４０１ 期間
４０２ 期間
４０３ 期間
５０１ 比較回路
５０２ 制御回路
５０３ 光源
５０４ 記憶回路
５０５ スイッチング回路
５０６ バッファ
６００ 画素部
６１０ 走査線駆動回路
６２０ 信号線駆動回路
６２１ シフトレジスタ
６２２ 記憶回路
６２３ 記憶回路
６２４ ＤＡ変換回路
６３０ 比較回路
６３１ 制御回路
６３２ 光源
６３３ モニター用画素
６４０ 画素部
６５０ 走査線駆動回路
６６０ 信号線駆動回路
６６１ シフトレジスタ
６６２ サンプリング回路
６６３ 記憶回路
６７０ 比較回路
６７１ 制御回路
６７２ 光源
６７３ モニター用画素
７００ 基板
７０１ 絶縁膜
７０２ 剥離層
７０３ 絶縁膜
７０４ 半導体膜
７０５ 半導体膜
７０６ 半導体膜
７０７ 半導体膜
７０９ ゲート絶縁膜
７１０ 電極
７１１ 低濃度不純物領域
７１２ マスク
７１３ 高濃度不純物領域
７１４ ゲート絶縁膜
７１５ サイドウォール
７１６ マスク
７１７ 高濃度不純物領域
７１８ ＴＦＴ
７１９ ＴＦＴ
７２０ ＴＦＴ
７２２ 絶縁膜
７２３ 絶縁膜
７２５ 導電膜
７２７ 導電膜
７２９ 導電膜
７３０ 導電膜
７３１ 電極
７３６ 保護層
７３７ シート材
７３８ 素子形成層
７４４ シート材
７５０ 配向膜
７５１ シール材
７５２ 電極
７５３ 配向膜
７５４ 基板
７５５ 液晶
７５６ 偏光板
７６０ 液晶素子
８０１ 光源
８０２ 比較回路
８０３ 制御回路
８０４ 光検出器
８０５ 信号生成回路
８０６ 輝度制御回路
８０７ 積分回路
８０８ 輝度比較回路
８１０ スイッチング素子
８１１ 抵抗素子
８２０ 光源
８２１ 光源
８２２１ 比較回路
８２２２ 比較回路
８２３ 制御回路
８２４ 画像処理用フィルタ
８２５ 信号処理回路
８２６ 第１の輝度制御回路
８２７ 第２の輝度制御回路
８４０ 領域
８４１ 領域
８４２ 領域
８４３ 領域
８４４ 光源
８４５ 光源
８４６ 光源
８４７ 光源
９００ 画素部
９１０ 走査線駆動回路
９２０ 信号線駆動回路
９２１ シフトレジスタ
９２２ 記憶回路
９２３ 記憶回路
９３０ 比較回路
９３１ 制御回路
９３２ 光源
９３３ モニター用画素
１６０１ 液晶パネル
１６０２ 第１の拡散板
１６０３ プリズムシート
１６０４ 第２の拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ 回路基板
１６０９ ＦＰＣ
１６１０ ＦＰＣ
２１０１ 本体
２１０２ 表示部
２１０３ 音声入力部
２１０４ 音声出力部
２１０５ 操作キー
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
３００１ 画素電極
３００２ 対向電極
３００３ 液晶層
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００６ 基板
４００８ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１２ 対向電極
４０１３ 液晶
４０１４ 配線
４０１６ 接続端子
４０１７ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ シール材
４０３０ 画素電極
【技術分野】
【０００１】
本発明は、液晶素子を用いた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、液晶に電界を加えると液晶分子の配向が変化するのに伴い液晶の屈折率が変化する現象、すなわち液晶の電気光学効果を利用して、画像の表示を行う。そして、液晶分子の配向の変化は、画像情報に基づく電気信号（ビデオ信号）の電圧の変化に追従する。
【０００３】
液晶表示装置で用いられる液晶では、印加される電圧が変化してから液晶分子の配向の変化が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度であるのに対し、例えば６０Ｈｚのフレーム周波数で液晶表示装置を駆動したときの１フレーム期間は約１７ｍｓｅｃである。よって、１フレーム期間に占める液晶の応答時間の割合が大きいため、液晶素子の透過率の変化が動画のぼやけとして視認されやすい。動画の画質を改善するために、液晶素子に印加する電圧を一時的に高いレベルにして液晶の配向を速く変化させるオーバードライブ駆動を用いる、或いは液晶自体に改良を加えるなどの対策を講じることで、応答時間を有る程度まで短縮させることは可能である。しかし、短縮化されたとしても応答時間は数ｍｓｅｃ程度存在し、動画の画質には未だ改善の余地が残されている。
【０００４】
また、液晶表示装置において動画がぼやけて視認されてしまうもう一つの原因として、上述した液晶の応答時間の他に、液晶表示装置が、液晶素子に常に電圧を印加するホールド型駆動であることが挙げられる。人間の目は残像が生じやすい性質を持っているので、連続して黒以外の階調を表示すると、ホールド型駆動では人間の目が階調の変化に追いつけず、動画がぼやけて見えやすい。
【０００５】
そこで、液晶の応答時間と、ホールド型駆動とによって生じる動画のぼやけを共に解消するために、液晶分子の配向の変化が著しい期間は、バックライトを消灯して黒を表示する、インパルス型駆動が提案されている。インパルス型駆動を用いることで、液晶素子において透過率の変化が著しい期間にバックライトを消灯することができ、なおかつ人間の目に残像が残るのを防ぐことができるので、動画のぼやけを解消することができる。
【０００６】
下記の特許文献１には、画素にデータが書き込まれた後、液晶が応答した頃に照明を光らせることで、動画表示時の尾引をなくす駆動方法について記載されている。
【特許文献１】特開平１１−２０２２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、液晶の応答時間は、液晶の温度によって変化する。液晶の材料にもよるが、一般的に温度が高いと応答時間が短くなり、温度が低くなると応答時間が長くなる傾向がある。そして液晶の温度は、液晶表示装置が置かれる環境の温度、半導体素子のセルフヒーティング、バックライトの発熱などにより大幅に変わるため、液晶の応答時間も変化が著しい。
【０００８】
例えば、ノーマリーホワイトのメルク社製のＴＮ液晶（商品名：ＺＬＩ４７９２）の場合について説明する。ノーマリーホワイトのＴＮ液晶は、液晶に電圧を印加していないと透光性の高い明状態であるが、液晶に電圧を印加すると透光性の高い明状態から透光性の低い暗状態に変化する。逆に、ノーマリーホワイトのＴＮ液晶は、液晶に電圧を印加したままだと透光性の低い暗状態であるが、液晶への電圧の印加を止めると透光性の低い暗状態から透光性の高い明状態に変化する。液晶が明状態から暗状態に変化するまでの応答時間τｏｎに着目すると、液晶に印加する電圧が５Ｖの場合、液晶の温度が１０℃から３０℃に変化すると、応答時間τｏｎは９．９ｍｓｅｃから５．１ｍｓｅｃへと変化する。また、液晶が暗状態から明状態に変化する場合の応答時間τｏｆｆに着目すると、液晶に印加する電圧が５Ｖの場合、液晶の温度が１０℃から３０℃に変化すると、応答時間τｏｆｆは２３．４ｍｓｅｃから１１．９ｍｓｅｃへと変化する。
【０００９】
一方、ビデオ信号は、室温下の液晶の粘性に合わせて電圧、周波数などの条件が設定されている。しかし、液晶は温度によって粘性が変化するのに対し、ビデオ信号には液晶の粘性の変化は反映されない。すなわち、室温よりも低温側の環境下において、液晶は、粘性が高い方向に変化し、それに伴い応答速度も低い方向に変化するが、ビデオ信号は室温下の液晶の粘性に合わせた条件で固定されたままである。そのため低温側の環境下では、液晶の応答速度の低下によって、ビデオ信号の電圧の変化に、液晶分子の配向の変化がより遅れて追従してしまい、動画がぼやけて表示されるなどの表示品質の劣化が顕著に見られた。
【００１０】
また、上述したインパルス駆動では、液晶分子の配向の変化が著しい期間にバックライトを消灯し、液晶分子の配向の変化が収束している期間にバックライトを点灯するように、液晶素子に電圧を印加するタイミングと、バックライトの駆動のタイミングとを設定している。しかし、温度変化により液晶の応答時間が長くなることで、液晶分子の配向の変化が著しい期間が長くなり、液晶分子の配向の変化が収束している期間が短くなっても、液晶素子に電圧を印加するタイミングと、バックライトの駆動のタイミングとは、設定された当初のままに固定されている。よって、液晶分子の配向の変化が著しい期間においてバックライトが点灯するという事態が生じやすく、その結果、液晶分子の配向の変化、すなわち液晶素子の透過率の変化が視認され、動画がぼやけて見えやすい。
【００１１】
本発明は上述した問題に鑑み、液晶の温度によらずに動画がぼやけて見えるのを防ぐことができる、液晶表示装置の提案を課題とする。
【課題を解決するための手段】
【００１２】
本発明者らは、液晶に電界を加えると、その比誘電率が変化することに着目し、この比誘電率の変化を光源（バックライト）にフィードバックさせることで、液晶の温度によらずに動画のぼやけを防ぐことができるのではないかと考えた。
【００１３】
液晶表示装置に用いられる液晶分子の形状は、棒状であるのが一般的である。そして、棒状である液晶分子は、長軸方向と短軸方向で分極率が異なる。そのため、液晶分子の配向の変化に伴い、液晶の屈折率が変化するのだが、同様の理由により比誘電率にも異方性があり、液晶の比誘電率は液晶分子の配向の状態に依存する。また、液晶の比誘電率は印加される電圧に依存する。
【００１４】
よって、本発明では、比誘電率と配向の状態の関係、比誘電率と印加される電圧の関係を利用し、該電圧をモニターすることで、液晶分子の配向の状態を間接的に把握する。そして、液晶分子の配向の変化が収束するタイミングを見出し、液晶分子の配向の変化が著しい期間に光源を消灯し、液晶分子の配向の変化が収束している期間に光源を点灯するように、該タイミングに従って光源の駆動のタイミングを適宜設定する。
【００１５】
具体的に本発明の液晶表示装置は、画素電極、対向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、比較回路から出力される電位が切り替わるタイミングに従って、光源の点灯と消灯とを切り替える制御回路と、を有する。
【００１６】
また具体的に本発明の液晶表示装置は、画素電極、対向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、比較回路から出力される電位を保持する記憶回路と、記憶回路に保持されている電位が切り替わるタイミングに従って、光源への電力の供給を制御するスイッチング回路と、を有する。
【００１７】
また本発明の液晶表示装置は上記構成に加え、液晶素子と並列に接続された容量素子と、液晶素子と直列に接続された容量素子とを、いずれか１つ有していても良いし、両方有していても良い。
【００１８】
さらに本発明の液晶表示装置は、液晶表示装置が置かれる環境下の輝度または光強度を検出して電気信号（第１の信号）を生成する光検出器と、該第１の信号を用いて、上記輝度が高いほど光源の輝度が高くなるように、または上記輝度が低いほど光源の輝度が低くなるよう、光源の輝度を調整するための信号（第２の信号）を生成する信号生成回路と、第２の信号に従って光源の輝度を調整する輝度制御回路と、を有していても良い。
【００１９】
また具体的に本発明の液晶表示装置は、第１の領域及び第２の領域を有し、画素電極、対向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素を第１の領域及び第２の領域のそれぞれに有する画素部と、第１の領域の画素に光を照射する第１の光源と、第２の領域の画素に光を照射する第２の光源と、第１の領域の画素における液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第１の比較回路と、第２の領域の画素における液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第２の比較回路と、第１の比較回路から出力される電位が切り替わるタイミングに従って、第１の光源の点灯と消灯とを切り替え、第２の比較回路から出力される電位が切り替わるタイミングに従って、第２の光源の点灯と消灯とを切り替える制御回路と、第１の領域の画素の液晶素子に入力される第１のビデオ信号が有する階調を平均化し、第２の領域の画素の液晶素子に入力される第２のビデオ信号が有する階調を平均化する画像処理用フィルタと、平均化された第１のビデオ信号が有する階調が、平均化された第２のビデオ信号が有する階調よりも高い場合に、第１の光源の輝度を第２の光源の輝度よりも高くし、平均化された第１のビデオ信号が有する階調が、平均化された第２のビデオ信号が有する階調よりも低い場合に、第１の光源の輝度を第２の光源の輝度よりも低くするための信号を生成する信号処理回路と、信号に従って第１の光源及び第２の光源の輝度を調整する輝度制御回路と、を有する。
【発明の効果】
【００２０】
本発明の液晶表示装置では、液晶分子の配向の変化が収束するタイミングが把握できるので、該タイミングに従って光源の駆動のタイミングを適宜設定することができる。よって、液晶の温度によらず、液晶分子の配向の変化が著しい期間に光源を消灯し、液晶分子の配向の変化が収束している期間に光源を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
（実施の形態１）
図１（Ａ）に、本発明の液晶表示装置の構成を示す。図１（Ａ）に示す液晶表示装置は、画素１００と、比較回路１０１と、制御回路１０２と、光源１０３とを有する。また画素１００は、液晶素子１０４と、スイッチング素子１０５と、容量素子１０６とを少なくとも有する。液晶素子１０４は、画素電極と、対向電極と、画素電極及び対向電極間の電圧が印加される液晶と、を有している。
【００２３】
光源１０３は、画素１００に光を照射する機能を有する。
【００２４】
スイッチング素子１０５は、液晶素子１０４の画素電極にビデオ信号の電位を与えるか否かを制御する。液晶素子１０４の対向電極には、所定の電位ＣＯＭが与えられている。また容量素子１０６は一対の電極を有しており、一方の電極（第１電極）は液晶素子１０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＧＮＤが与えられている。なお、本明細書において接続とは、電気的な接続と、直接的な接続とを両方含む。
【００２５】
スイッチング素子１０５がオンになると、ビデオ信号の電位Ｖｓがスイッチング素子１０５を介して液晶素子１０４の画素電極及び容量素子１０６の第１電極に与えられる。よって、スイッチング素子１０５がオンになった当初は、液晶素子１０４の画素電極と対向電極間の電圧ＶＬは、電位Ｖｓと電位ＣＯＭの差分に等しくなり、容量素子１０６の第１電極と第２電極間の電圧ＶＣＳは、電位Ｖｓと電位ＧＮＤの差分と等しくなる。なお、容量素子１０６は必ずしも設ける必要はないが、容量素子１０６を設けることで、スイッチング素子１０５からの電荷のリークに起因する画素電極の電位の変化を防ぐことができる。
【００２６】
そして、画素電極と対向電極の間に電圧が与えられると、液晶素子１０４が有する液晶内の液晶分子は、その配向が変化し始める。なお、液晶は比誘電率に異方性を有しており、液晶分子を楕円に見立てたときの長軸方向における比誘電率と、長軸方向に対して垂直方向、すなわち短軸方向における比誘電率とが異なる。よって、液晶分子の配向が変化するに従って、液晶の比誘電率にも変化が生じる。例えばメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）の場合、液晶分子の長軸方向における比誘電率が８．１、短軸方向における比誘電率が３．８であり、液晶分子の配向の変化により比誘電率が最大２．１倍程度も変化する。
【００２７】
図１８（Ａ）に、ネマティック液晶を用いた場合における、液晶素子に印加される電圧（印加電圧）と比誘電率の関係を、一例として示す。ただし図１８（Ａ）は、図１８（Ｂ）の断面模式図に示すように、液晶素子が画素電極３００１と対向電極３００２の間に液晶層３００３を有する構成である場合のデータであり、液晶層３００３にメルク社製の液晶（商品名：ＺＬＩ４７９２）を用い、セルギャップｄを３．７μｍとしている。また、画素電極３００１面に対して液晶層３００３の液晶分子が平行に配向するように予め配向処理が施されているものとする。図１８から、液晶の比誘電率が液晶素子に印加される電圧に依存していることがわかる。
【００２８】
なお、液晶素子１０４を容量として見立てると、その容量値ＣＬは、以下の式１で表すことができる。ただし、ε０は真空の誘電率、εは液晶の比誘電率、Ｓは液晶素子１０４の面積、ｄは液晶素子１０４の第１電極と第２電極間の距離（セルギャップ）を意味する。ただし、実際には配向膜の比誘電率も容量値ＣＬの値に影響を与えるが、説明の便宜上、式１において配向膜の比誘電率は考慮しないものとする。
【００２９】
（式１）
ＣＬ＝ε０×ε×Ｓ／ｄ
【００３０】
そして、容量値ＣＬと、電荷Ｑと、液晶素子１０４の画素電極と対向電極間の電圧ＶＬの関係は、以下の式２で表すことができる。
【００３１】
（式２）
Ｑ＝ＣＬ×ＶＬ
【００３２】
よって、式１と式２から、以下の式３が導き出される。
【００３３】
（式３）
ＶＬ＝ｄ×Ｑ／（ε０×ε×Ｓ）
【００３４】
式３において、第１電極と第２電極間の距離ｄと、液晶素子１０４の面積Ｓ、真空の誘電率ε０は固定された値である。また、液晶素子１０４の電荷Ｑがリークしない理想状態であると仮定すると、電荷Ｑも固定された値とみなすことができる。よって、式３から、液晶分子の配向が変化することにより液晶の比誘電率εが変化すると、液晶素子１０４の画素電極と対向電極間の電圧ＶＬが変化することが分かる。従って、スイッチング素子１０５をオンにしてビデオ信号の電位Ｖｓを液晶素子１０４の画素電極に与えた後、スイッチング素子１０５をオフにしてからの電圧ＶＬの変化、すなわち液晶素子１０４が有する画素電極の電位の変化を追跡することで、液晶分子の配向の状態を把握し、液晶分子の配向の変化が収束するタイミングを見出すことができる。
【００３５】
なお、図１（Ａ）の場合、液晶素子１０４と容量素子１０６とが直列に接続されているため、画素電極の電位は、液晶素子１０４の容量値と、容量素子１０６の容量値の比によって定まる。例えば、ビデオ信号の電圧Ｖｓを印加する前の状態において、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比が１００：１００であるとする。そして、上述したメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）を液晶素子１０４に用いる場合、ビデオ信号の電圧Ｖｓの印加により、最終的に液晶分子の比誘電率が最大２．１倍程度変化するため、液晶素子１０４の容量値ＣＬも２．１倍に変化する。よって、ビデオ信号の電圧Ｖｓを印加した後に液晶分子の配向の変化が収束すると、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比は２１０：１００になる。したがって、液晶分子の配向の変化が収束すると、液晶素子１０４の画素電極と対向電極間の電圧ＶＬと、容量素子１０６の第１電極と第２電極間の電圧ＶＣＳとの比が２１０：１００になるように、画素電極の電位も収束する。
【００３６】
比較回路１０１は、画素１００から与えられる液晶素子１０４の画素電極の電位と、基準となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。例えば、画素電極の電位が電位ＲＥＦより高い場合は電位ＯＵＴ１、画素電極の電位が電位ＲＥＦと同じか、それより低い場合は電位ＯＵＴ２を出力する。そして電位ＲＥＦを、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位と同じ高さに設定しておくことで、液晶分子の配向の変化が収束する前と後とで、比較回路１０１から出力される電位を切り替えることができる。なお、実際の液晶表示装置の駆動では、液晶素子１０４の電荷Ｑが多少なりともリークする。そのため、該リーク分に起因する画素電極の電位の変化分を考慮に入れて、電位ＲＥＦの値を設定することが望ましい。
【００３７】
なお、図１（Ａ）では、比較回路１０１としてオペアンプを用いる例を示しているが、オペアンプに限らず、画素１００から与えられる電位と基準となる電位ＲＥＦとを比較した結果に従って２値の電位の一つを出力することができる回路であれば、比較回路１０１として用いることができる。
【００３８】
制御回路１０２は、比較回路１０１から出力された電位に従って、光源１０３の駆動を制御する。具体的には、２値の電位のうち、一方の電位が比較回路１０１から出力されたとき、制御回路１０２は光源１０３が点灯するように制御し、他方の電位が比較回路１０１から出力されたとき、制御回路１０２は光源１０３が消灯するように制御する。比較回路１０１から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路１０２は液晶分子の配向が変化するタイミングに従って、光源１０３の駆動を制御することができる。
【００３９】
従って、本発明では、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って光源１０３の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源１０３を消灯し、液晶分子の配向の変化が収束している期間に光源１０３を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【００４０】
なお、図１（Ａ）では、液晶素子１０４の対向電極に電位ＣＯＭが与えられ、容量素子１０６の第２電極に電位ＧＮＤが与えられている例を示しているが、液晶素子１０４の対向電極と容量素子１０６の第２電極とに、共に電位ＣＯＭが与えられていても良い。この場合、液晶素子１０４と容量素子１０６とが並列に接続されていることになるので、下記の式４が成り立つ。
【００４１】
（式４）
ＶＬ＝Ｑ／（ＣＬ＋ＣＳ）
【００４２】
液晶素子１０４と容量素子１０６とが並列に接続されている場合、例えば、ビデオ信号の電圧Ｖｓを印加する前の状態において、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比が１００：１００であるとする。そして、上述したメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）を液晶素子１０４に用いる場合、ビデオ信号の電圧Ｖｓの印加により、最終的に液晶分子の比誘電率が最大２．１倍程度変化するため、液晶素子１０４の容量値ＣＬも２．１倍に変化する。よって、ビデオ信号の電圧Ｖｓを印加した後に液晶分子の配向の変化が収束すると、液晶素子１０４の容量値ＣＬと容量素子１０６の容量値ＣＳの比は２１０：１００になる。したがって、液晶分子の配向の変化が始まる前と、液晶分子の配向の変化が収束した後とでは、液晶素子１０４の画素電極と対向電極間の電圧ＶＬは、０．３１倍に変化することになる。
【００４３】
液晶素子１０４と容量素子１０６の接続関係によって、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位が変化する。よって、画素１００の構成に合わせて、基準となる電位ＲＥＦを適宜設定すれば良い。
【００４４】
次に、図１（Ｂ）に、図１（Ａ）とは異なる、本発明の液晶表示装置の別の構成を示す。図１（Ｂ）に示す液晶表示装置は、画素２００と、比較回路２０１と、制御回路２０２と、光源２０３とを有する。また画素２００は、液晶素子２０４と、スイッチング素子２０５と、容量素子２０６と、容量素子２０７とを少なくとも有する。液晶素子２０４は、画素電極と、対向電極と、画素電極及び対向電極間の電圧が印加される液晶と、を有している。
【００４５】
スイッチング素子２０５は、液晶素子２０４の画素電極にビデオ信号の電位を与えるか否かを制御する。液晶素子２０４の対向電極には、所定の電位ＣＯＭが与えられている。また容量素子２０６は一対の電極を有しており、一方の電極（第１電極）は液晶素子２０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＧＮＤが与えられている。また容量素子２０７は一対の電極を有しており、一方の電極（第１電極）は液晶素子２０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＣＯＭが与えられている。よって、図１（Ｂ）に示す液晶表示装置では、液晶素子２０４と容量素子２０６が直列に接続されており、液晶素子２０４と容量素子２０７が並列に接続されている。
【００４６】
スイッチング素子２０５がオンになると、ビデオ信号の電位Ｖｓがスイッチング素子２０５を介して液晶素子２０４の画素電極、容量素子２０６の第１電極及び容量素子２０７の第１電極に与えられる。よって、スイッチング素子２０５がオンになった当初は、液晶素子２０４の画素電極と対向電極間の電圧ＶＬは、電位Ｖｓと電位ＣＯＭの差分に等しくなり、容量素子２０６の第１電極と第２電極間の電圧ＶＣＳ１は、電位Ｖｓと電位ＧＮＤの差分と等しくなり、容量素子２０７の第１電極と第２電極間の電圧ＶＣＳ２は、電位Ｖｓと電位ＣＯＭの差分に等しくなる。
【００４７】
そして、画素電極と対向電極の間に電圧が与えられると、液晶素子２０４が有する液晶内の液晶分子は、その配向が変化し始める。そして、上述したように、液晶分子の配向が変化することにより液晶の比誘電率が変化すると、液晶素子２０４の画素電極と対向電極間の電圧ＶＬが変化する。よって、スイッチング素子２０５をオンにしてビデオ信号の電位Ｖｓを液晶素子２０４の画素電極に与えた後、スイッチング素子２０５をオフにしてからの電圧ＶＬの変化、すなわち液晶素子２０４が有する画素電極の電位の変化を追跡することで、液晶分子の配向の状態を把握し、液晶分子の配向の変化が収束するタイミングを見出すことができる。
【００４８】
なお、図１（Ｂ）の場合、液晶素子２０４と容量素子２０６とが直列に接続されており、液晶素子２０４と容量素子２０７とが並列に接続されている。そのため、画素電極の電位は、液晶素子２０４の容量値と、容量素子２０６の容量値と、容量素子２０７の容量値との比によって値が定まる。
【００４９】
図１（Ａ）に示す容量素子１０６の容量値は、電荷のリークに起因する画素電極の電位の変化を防ぐことができる程度に、十分な大きさに設定する。しかし、液晶素子１０４の容量値に対して容量素子１０６の容量値が大きすぎると、液晶素子１０４の容量値が変化しても、液晶素子１０４の画素電極の電位の変化が小さくなり、液晶分子の配向の状態を把握しにくくなる。よって、図１（Ａ）に示す画素１００の場合、液晶素子１０４の画素電極の電位の変化を大きくして液晶分子の配向の状態をより明確に把握するために、容量素子１０６の容量値と液晶素子１０４の容量値とが大きく異ならないように、より望ましくは同程度になるように、設定しておくのが良い。
【００５０】
一方、図１（Ｂ）に示す画素２００の場合、図１（Ａ）とは異なり、液晶素子２０４と直列に接続されるように容量素子２０６が設けられており、液晶素子２０４と並列に接続されるように容量素子２０７が設けられている。そのため、液晶素子２０４の電圧ＶＬと、容量素子２０６の電圧ＶＣＳ２との比は、液晶素子２０４の容量値に容量素子２０７の容量値を加算した値と、容量素子２０６の容量値との比に相当する。したがって、容量素子２０６の容量値を、電荷のリークに起因する画素電極の電位の変化を防ぐことができる程度に、十分な大きさに設定したとしても、容量素子２０７の容量値をそれに見合う程度に大きく設定することで、液晶素子２０４の容量値を小さく抑えつつ、液晶素子２０４の電圧ＶＬと、容量素子２０６の電圧ＶＣＳ２とが大きく異ならないように、より望ましくは同程度になるようにすることができる。よって、液晶素子２０４の容量値を小さく抑えつつ、液晶素子２０４の画素電極の電位の変化を大きくして液晶分子の配向の状態をより明確に把握することができる。
【００５１】
比較回路２０１は、画素２００から与えられる液晶素子２０４の画素電極の電位と、基準となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。例えば、画素電極の電位が電位ＲＥＦより高い場合は電位ＯＵＴ１、画素電極の電位が電位ＲＥＦと同じか、それより低い場合は電位ＯＵＴ２を出力する。そして電位ＲＥＦを、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位と同じ高さに設定しておくことで、液晶分子の配向の変化が収束する前と後とで、比較回路２０１から出力される電位を切り替えることができる。
【００５２】
なお、図１（Ｂ）では、比較回路２０１としてオペアンプを用いる例を示しているが、オペアンプに限らず、画素２００から与えられる電位と基準となる電位ＲＥＦとを比較した結果に従って２値の電位の一つを出力することができる回路であれば、比較回路２０１として用いることができる。
【００５３】
制御回路２０２は、比較回路２０１から出力された電位に従って、光源２０３の駆動を制御する。具体的には、２値の電位のうち、一方の電位が比較回路２０１から出力されたとき、制御回路２０２は光源２０３が点灯するように制御し、他方の電位が比較回路２０１から出力されたとき、制御回路２０２は光源２０３が消灯するように制御する。比較回路２０１から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路２０２は液晶分子の配向が変化するタイミングに従って、光源２０３の駆動を制御することができる。
【００５４】
従って、本発明では、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って光源２０３の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源２０３を消灯し、液晶分子の配向の変化が収束している期間に光源２０３を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【００５５】
なお、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、液晶素子に印加する電圧の極性を所定のタイミングに従って反転させる交流駆動が行われることが多い。例えば、フレーム期間ごとに液晶素子に印加する電圧の極性を反転させる交流駆動を行う場合、図１（Ａ）、図１（Ｂ）に示す本発明の液晶表示装置では、画素電極の電位の極性が同じフレーム期間においてのみ、光源の駆動のタイミングを新たに設定し直すようにし、その他のフレーム期間では、直前のフレーム期間と同じタイミングで光源を駆動させれば良い。或いは、全てのフレーム期間ごとに光源の駆動のタイミングを適宜設定し直すために、基準となる電位ＲＥＦをフレーム期間ごとに変えるようにしても良いし、各極性に対応した比較回路及び制御回路を新たに設けるようにしても良い。また、極性が同じフレーム期間において、必ず光源の駆動のタイミングを設定し直す必要はない。液晶の温度変化がさほど著しくない場合などは、例えば６０フレーム期間ごとに１回とするなど、光源の駆動のタイミングを設定し直す回数を、少なくしても良い。
【００５６】
また、本発明の液晶表示装置は、画素部が画素を複数有する場合、該画素の少なくとも１つから、画素電極の電位を比較回路に出力できていればよい。図２に、本発明の液晶表示装置が有する、複数の画素３００が設けられた画素部３０１と、比較回路３０２と、制御回路３０３と、光源３０４とを一例として示す。
【００５７】
図２において、各画素３００は、信号線Ｓ１〜Ｓｘの少なくとも１つと、走査線Ｇ１〜Ｇｙの少なくとも１つとを有している。また画素３００は、スイッチング素子として機能するトランジスタ３０５と、液晶素子３０６と、容量素子３０７とを有している。なお図２では、画素３００において、一のトランジスタ３０５をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。スイッチング素子としてトランジスタ以外の半導体素子を用いていても良い。或いは、複数のトランジスタをスイッチング素子として用いていても良い。
【００５８】
また図２では、図１（Ａ）と同様に、画素３００において、液晶素子３０６と容量素子３０７とが直列に接続されている場合を例示しているが、液晶素子３０６と容量素子３０７とは、並列に接続されていても良い。また図１（Ｂ）と同様に、画素３００が、液晶素子３０６に直列に接続されている容量素子３０７に加えて、液晶素子３０６に並列に接続されている容量素子を有していても良い。
【００５９】
図２では、複数の画素３００のうち、信号線Ｓｘと走査線Ｇｙとを有するモニター用画素３００ａにおいて、液晶素子３０６が有する画素電極の電位をモニターするべく、該電位を比較回路３０２に入力する。なお、全ての画素３００のうち、最も端に位置している画素３００を、画素電極の電位をモニターするためのモニター用画素３００ａとする必要は必ずしもない。モニター用画素３００ａは、他の画素３００と構成を変える必要はないので、いずれの画素３００をモニター用画素３００ａとして用いるかは、設計者が適宜決めることができる。また、画素部３０１が有する複数の画素３００のうち、実際の映像の表示には用いることのないダミー用の画素の一つを、モニター用画素３００ａとして用いるようにしても良い。ただし、いずれの場合にせよ、全ての画素３００のうち、最後にビデオ信号の入力が行われる画素において、液晶分子の配向の変化が収束するタイミングが最も遅くなる。よって、最後にビデオ信号の入力が行われる画素の一つをモニター用画素３００ａとして用いることで、全ての画素３００において液晶分子の配向の変化が収束するタイミングを把握することができ、望ましい。
【００６０】
次に、図２に示す画素部３０１の動作と、光源３０４の駆動について説明する。まず、走査線Ｇ１〜Ｇｙが順に選択されると、選択された走査線を有する画素３００において、トランジスタ３０５がオンになる。そして信号線Ｓ１〜Ｓｘに、順にまたは同時にビデオ信号の電位が与えられると、オンのトランジスタ３０５を介して、ビデオ信号の電位が液晶素子３０６の画素電極に与えられる。次に走査線の選択が終了すると、該走査線を有する画素３００において、トランジスタ３０５がオフになる。そして液晶素子３０６は、液晶分子の配向の変化に伴い、その画素電極の電位が変化する。
【００６１】
図３に、画素部３０１における、ビデオ信号の画素３００への入力のタイミングを示す。図３では、横軸は時間を示しており、縦軸は走査線が選択される方向（走査方向）を示している。また、図３において、光源３０４の点灯期間は白地で示し、消灯期間はハッチで示す。期間Ｔａは、最初の走査線が選択されてから最後の走査線が選択されるまでの期間を意味しており、期間Ｔａ内に全ての画素３００にビデオ信号が入力される。
【００６２】
期間Ｔａでは、複数の画素３００に順にビデオ信号が入力されている最中なので、画素３００によっては液晶素子３０６が有する液晶分子の配向の変化が著しい。また、期間Ｔａにおいて最後にビデオ信号が入力される画素３００では、他の画素３００に比べて、液晶分子の配向の変化が収束するタイミングは最も遅い。そして、液晶分子の配向の変化が収束するタイミングは、液晶の温度によっても随時変わってくる。
【００６３】
図４（Ａ）と図４（Ｂ）に、最後にビデオ信号が入力される画素３００における、液晶素子３０６の透過率の時間変化と、光源の駆動のタイミングを示す。図４（Ａ）、（Ｂ）では、横軸は時間を示し、縦軸は液晶素子３０６の透過率を示す。また、光源３０４の点灯時間は白地で示し、消灯期間はハッチで示す。また図４（Ｃ）には、信号線に入力される電位の時間変化も併せて示す。ただし、図４（Ｃ）では、信号線に与えられる電位が、第１フレーム期間と第３フレーム期間において電位ＣＯＭよりも高く、第２フレーム期間では電位ＣＯＭと同じである場合を例示している。
【００６４】
図４（Ａ）と図４（Ｂ）の透過率の変化は、共に図４（Ｃ）に示すタイミングチャートに同期している。しかし、図４（Ａ）と図４（Ｂ）とでは、温度変化により液晶の比誘電率が異なっており、透過率の変化が著しい期間４０１の長さが異なっている。より詳細に説明すると、図４（Ａ）の方が図４（Ｂ）よりも、期間４０１が短く、期間４０２が長くなっている。
【００６５】
本発明では、モニター用画素３００ａが有する液晶素子３０６の画素電極の電位から、液晶分子の配向の変化が収束するタイミングを把握することができる。そして、制御回路３０３は、画素３００へのビデオ信号の入力が開始されてから、全ての画素３００において液晶分子の配向の変化が収束するまでの期間Ｔｂ（図３参照）において、光源３０４が消灯するように、光源３０４の駆動を制御する。よって本発明では、図４（Ａ）と図４（Ｂ）のいずれの場合においても、少なくとも期間４０１において消灯するように光源３０４を駆動させることができる。期間Ｔｂにおいて光源３０４を消灯にしておくことで、液晶分子の配向の変化、すなわち液晶素子の透過率の変化が視認されにくくなり、動画がぼやけて見えるのを防ぐことができる。
【００６６】
なお、期間４０１は、液晶の比誘電率のみならず、液晶素子に印加される電圧の変化量によっても異なる。例えばＶＡ液晶の場合だと、黒表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなるため、期間４０１が最長となる。よって、光源３０４の駆動のタイミングを設定する際、まず先のフレーム期間において黒表示を行った後、次の第２のフレーム期間において中間階調表示を行うように、モニター用画素３００ａにビデオ信号を入力する。そして、上記第２のフレーム期間における画素電極の電位を用いて光源３０４の駆動のタイミングを設定するのが望ましい。上記構成により、いずれの階調を表示する場合でも、液晶分子の配向の変化が収束するまでの期間Ｔｂにおいて光源３０４が消灯するように光源３０４の駆動を制御し、動画がぼやけて見えるのを防ぐことができる。
【００６７】
なお、ＶＡ液晶の場合だと、黒表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなるが、液晶の応答速度が最も遅くなる表示のパターンは液晶の種類によって異なる。よって、液晶の種類に合わせて、光源３０４の駆動のタイミングを設定する際に、応答速度が最長となるよう、モニター用画素３００ａにおいて階調が変化する表示パターンを、適宜選択すればよい。例えばＴＮ液晶、ＯＣＢ液晶の場合、白表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、白表示の次に中間階調表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。また、例えばＩＰＳ液晶の場合、ＶＡ液晶と同様に、黒表示から中間階調表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、黒表示の次に中間階調表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。
【００６８】
また、図４（Ａ）、図４（Ｂ）では、期間４０１のみならず期間４０３においても液晶分子の配向の変化が著しい。期間４０１は、液晶素子の画素電極の電位が、対向電極の電位からより離れた電位に変化する際に起こる、液晶分子の配向の変化の著しい期間である。一方、期間４０３は、液晶素子の画素電極の電位が、対向電極の電位により近い電位に変化する際に起こる、液晶分子の配向の変化の著しい期間である。本実施の形態では、期間４０１における画素電極の電位の変化を用い、光源３０４の駆動のタイミングを設定しているが、期間４０３における画素電極の電位の変化を用いて、光源３０４の駆動のタイミングを設定しても良い。液晶の種類にもよるが、期間４０１よりも期間４０３の方が長くなる場合がある。よって、期間４０１よりも期間４０３の方が長くなる場合は、期間４０３における画素電極の電位の変化を用いて、光源３０４の駆動のタイミングを設定することで、より確実に動画がぼやけて見えるのを防ぐことができる。
【００６９】
なお、期間４０３において光源３０４の駆動のタイミングを設定する場合も、期間４０３が最長となる表示パターンを用いるのが望ましい。例えばＶＡ液晶の場合だと、白表示から黒表示に移行する際に、液晶の応答時間が最も長くなり、期間４０１が最長となる。よって、光源３０４の駆動のタイミングを設定する際、まず先のフレーム期間において白表示を行った後、次の第２のフレーム期間において黒表示を行うように、モニター用画素３００ａにビデオ信号を入力する。そして、上記第２のフレーム期間における画素電極の電位を用いて光源３０４の駆動のタイミングを設定するのが望ましい。上記構成により、いずれの階調を表示する場合でも、液晶分子の配向の変化が収束するまでの期間Ｔｂにおいて光源３０４が消灯するように光源３０４の駆動を制御し、動画がぼやけて見えるのを防ぐことができる。
【００７０】
なお、ＶＡ液晶の場合だと、白表示から黒表示に移行する際に液晶の応答時間が最も長くなるが、液晶の応答時間が最も長くなる表示のパターンは液晶の種類によって異なる。よって、液晶の種類に合わせて、光源３０４の駆動のタイミングを設定する際の、表示パターンを適宜選択すればよい。例えばＴＮ液晶、ＯＣＢ液晶の場合、黒表示から白表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、黒表示の次に白表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。また、例えばＩＰＳ液晶の場合、ＶＡ液晶と同様に、白表示から黒表示に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、白表示の次に黒表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。
【００７１】
また、図１（Ａ）では光源１０３を一つだけ図示している。図１（Ｂ）では光源２０３を一つだけ図示している。図２では光源３０４を一つだけ図示している。しかし、本発明はこれらの構成に限定されない。光源１０３と、光源２０３と、光源３０４とは、その数がそれぞれ単数であっても良いが、複数であっても良い。
【００７２】
なお、本実施の形態では、アクティブマトリクス型の液晶表示装置を例に挙げて説明したが、本発明の液晶表示装置はパッシブマトリクス型であっても良い。
【００７３】
（実施の形態２）
本実施の形態では、本発明の液晶表示装置が有する制御回路の具体的な構成の一例について説明する。
【００７４】
図５（Ａ）は、本発明の液晶表示装置が有する比較回路５０１と、制御回路５０２と、光源５０３とを示している。図５（Ａ）に示す制御回路５０２は、記憶回路５０４と、スイッチング回路５０５とを少なくとも有している。
【００７５】
比較回路５０１は、画素から与えられる液晶素子の画素電極の電位ＶＥと、基準となる電位ＲＥＦとが入力されている。そして比較回路５０１は電位ＶＥと電位ＲＥＦとを比較し、その結果に従って互いに値の異なる電位ＯＵＴ１または電位ＯＵＴ２を出力する。
【００７６】
制御回路５０２では、比較回路５０１から出力された電位が、電位ＯＵＴ１と電位ＯＵＴ２のうちのいずれであるかを、記憶回路５０４においてデータとして記憶する。記憶回路５０４には、記憶回路５０４に記憶されているデータを保持するための電源電位ＶＤＤと、記憶が行われるタイミングを制御する信号ＳｉｇＬとが入力されている。具体的には、信号ＳｉｇＬによって、光源５０３の駆動のタイミングを設定する際に、記憶回路５０４に新たにデータが書き込まれるようになる。また逆に、信号ＳｉｇＬによって、光源５０３の駆動のタイミングを設定された状態のまま維持する際に、記憶回路５０４に新たにデータが書き込まれないようになる。なお、全ての画素のうち、最初の画素にビデオ信号が入力されるタイミングが信号ＳｉｇＬによって制御されている場合、該信号ＳｉｇＬを用いることで、上記最初の画素にビデオ信号が入力されるタイミングに合わせて、光源５０３を消灯させるタイミングをも制御することができる。
【００７７】
光源の駆動のタイミングを設定するタイミングは、上述したように設計者が適宜決めることができる。具体的には、信号ＳｉｇＬまたはその他の制御信号を用いることで、光源５０３の駆動のタイミングを設定するタイミングを、リアルタイムに制御することができる。なお、光源の駆動のタイミングを、毎フレーム期間ごとにリアルタイムで設定し直すのではなく、複数のフレーム期間ごとに設定し直す場合、制御回路５０２内にタイミング検出用回路を更に設け、設定された光源５０３の駆動のタイミングを次回の設定時まで、上記タイミング検出用回路で記憶するようにしても良い。例えばタイミング検出用回路は、光源５０３の駆動のタイミングを設定し直すように指示が来たら、比較回路５０１から出力される電位を用いて、１フレーム期間が開始されてから全ての画素において液晶分子の配向の変化が収束するまでの期間を検出するための回路と、各フレーム期間が開始されてからの時間を計測するための回路と、上記２つの回路から出力される信号に従って、記憶回路５０４のデータを書き換える回路と、を用いれば良い。
【００７８】
スイッチング回路５０５は、記憶回路５０４において記憶されているデータに従ってスイッチングを行うことで、光源５０３への電力の供給を制御する。なお図５（Ａ）では、スイッチング回路５０５に、トランジスタを一つ用いている例を示しているが、本発明はこの構成に限定されない。スイッチング回路５０５に、トランジスタ以外の半導体素子を用いていても良いし、複数のトランジスタを用いていても良い。また記憶回路５０４として、ラッチ回路などを用いることができる。光源５０３として、ＬＥＤを用いることができる。ただし本発明の液晶表示装置に用いることができる光源は、必ずしもＬＥＤに限定されない。ＬＥＤのように点灯と消灯を高速で切り替えることが可能な発光素子であれば、本発明の液晶表示装置の光源として用いることは可能である。
【００７９】
なお、本実施の形態では、記憶回路５０４を有している制御回路５０２の構成について説明したが、本発明の液晶表示装置が有する制御回路は、必ずしも記憶回路を用いる必要はない。記憶回路を用いない場合は、制御回路５０２において、比較回路５０１の後段にスイッチング回路５０５が設けられる。そして記憶回路を用いない場合、全てのフレーム期間ごとに光源の駆動のタイミングを適宜設定し直すことになるので、基準となる電位ＲＥＦをフレーム期間ごとに変えるか、若しくは各極性に対応した比較回路及び制御回路を新たに設けるようにする。
【００８０】
なお制御回路５０２は、図５（Ａ）に示した構成に加え、バッファを有していても良い。図５（Ｂ）に、比較回路５０１と、バッファ５０６をさらに有する制御回路５０２と、光源５０３とを示す。図５（Ｂ）に示す制御回路５０２では、記憶回路５０４から出力される電位を、バッファ５０６を介して制御回路５０２に入力している。バッファ５０６を用いることで、スイッチング回路５０５におけるスイッチングの制御に大電力が必要な場合でも、確実にそのスイッチングを制御することができる。
【００８１】
なお、図５に示した構成の制御回路５０２が有する機能は、比較回路５０１において検出された電位を用い、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）で行うことも可能である。ただし本発明では、ＣＰＵを用いた複雑な制御系の回路を使用せずに、液晶の応答速度に合わせて光源５０３の駆動を制御することができるというメリットを有する。或いは本発明では、ＣＰＵを使用していたとしても、ＣＰＵの負荷を低減させつつ、液晶の応答速度に合わせて光源５０３の駆動を制御することができるというメリットを有する。
【００８２】
なお、図５（Ａ）、図５（Ｂ）では、光源５０３を一つだけ図示しているが、本発明はこの構成に限定されない。光源５０３は、その数が単数であっても良いが、複数であっても良い。
【００８３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００８４】
（実施の形態３）
本実施の形態では、本発明の液晶表示装置の全体的な構成の一例について説明する。図６に、本発明の液晶表示装置のブロック図を示す。
【００８５】
図６に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部６００と、各画素をラインごとに選択する走査線駆動回路６１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路６２０と、比較回路６３０と、制御回路６３１と、光源６３２とを有する。そして本発明では画素部６００が有する画素のうち、いずれか１つをモニター用画素６３３として用いる。モニター用画素６３３の画素電極の電位は、比較回路６３０に与えられる。
【００８６】
図６において信号線駆動回路６２０は、シフトレジスタ６２１、第１の記憶回路６２２、第２の記憶回路６２３、ＤＡ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換回路６２４を有している。シフトレジスタ６２１には、クロック信号Ｓ−ＣＬＫ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ６２１は、これらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１の記憶回路６２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
【００８７】
第１の記憶回路６２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１の記憶回路６２２に書き込まれ、保持される。なお、第１の記憶回路６２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の記憶回路６２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた場合、４分割で分割駆動することになる。
【００８８】
第１の記憶回路６２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００８９】
１ライン期間が終了すると、第２の記憶回路６２３に入力されるラッチ信号Ｓ−ＬＳのパルスに従って、第１の記憶回路６２２に保持されているビデオ信号が、第２の記憶回路６２３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路６２３に送出し終えた第１の記憶回路６２２には、再びシフトレジスタ６２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回路６２３に書き込まれ、保持されているビデオ信号が、ＤＡ変換回路６２４に入力される。
【００９０】
そしてＤＡ変換回路６２４は、入力されたデジタルのビデオ信号をアナログのビデオ信号に変換し、信号線を介して画素部６００内の各画素に入力する。
【００９１】
なお信号線駆動回路６２０は、シフトレジスタ６２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【００９２】
なお図６ではＤＡ変換回路６２４の後段に画素部６００が直接接続されているが、本発明はこの構成に限定されない。画素部６００の前段に、ＤＡ変換回路６２４から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
【００９３】
次に、走査線駆動回路６１０の動作について説明する。本発明の液晶表示装置では、画素部６００の各画素に走査線が複数設けられている。走査線駆動回路６１０は選択信号を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素へのビデオ信号の入力が行われる。
【００９４】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一の走査線駆動回路６１０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線駆動回路６１０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
【００９５】
また、画素部６００、走査線駆動回路６１０、信号線駆動回路６２０、比較回路６３０、制御回路６３１は、同一基板上に形成することができるが、いずれかを異なる基板上に形成することもできる。
【００９６】
また、図６では、光源６３２を一つだけ図示しているが、本発明はこの構成に限定されない。光源６３２は、その数が単数であっても良いが、複数であっても良い。
【００９７】
次に図７に、図６とは異なる、本実施の形態の液晶表示装置のブロック図を一例として示す。
【００９８】
図７に示す本発明の液晶表示装置は、複数の画素を有する画素部６４０と、複数の画素をラインごとに選択することができる走査線駆動回路６５０と、選択されたライン内の画素へのビデオ信号の入力を制御する信号線駆動回路６６０と、比較回路６７０と、制御回路６７１と、光源６７２とを有する。そして本発明では画素部６４０が有する画素のうち、いずれか１つをモニター用画素６７３として用いる。モニター用画素６７３の画素電極の電位は、比較回路６７０に与えられる。
【００９９】
信号線駆動回路６６０は、シフトレジスタ６６１と、サンプリング回路６６２と、アナログ信号を記憶することができる記憶回路６６３とを少なくとも有する。シフトレジスタ６６１にクロック信号Ｓ−ＣＬＫと、スタートパルス信号Ｓ−ＳＰが入力されると、シフトレジスタ６６１はこれらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、サンプリング回路６６２に入力する。サンプリング回路６６２では、入力されたタイミング信号に従って、信号線駆動回路６６０に入力された１ライン期間分のアナログのビデオ信号をサンプリングする。そして１ライン期間分のビデオ信号が全てサンプリングされると、サンプリングされたビデオ信号はラッチ信号Ｓ−ＬＳに従って一斉に記憶回路６６３に出力され、保持される。記憶回路６６３に保持されるビデオ信号は、信号線を介して画素部６４０に入力される。
【０１００】
なお本実施の形態では、サンプリング回路６６２において１ライン期間分のビデオ信号を全てサンプリングした後に、一斉に下段の記憶回路６６３にサンプリングされたビデオ信号を入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリング回路６６２において各画素に対応するビデオ信号をサンプリングしたら、１ライン期間を待たずに、その都度下段の記憶回路６６３にサンプリングされたビデオ信号を入力しても良い。
【０１０１】
またビデオ信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の画素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い。
【０１０２】
なお図７では記憶回路６６３の後段に直接画素部６４０が接続されているが、本発明はこの構成に限定されない。画素部６４０の前段に、記憶回路６６３から出力されたアナログのビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
【０１０３】
そして、記憶回路６６３から画素部６４０にビデオ信号が入力されるのと並行して、サンプリング回路６６２は次のライン期間に対応するビデオ信号を再びサンプリングすることができる。
【０１０４】
次に、走査線駆動回路６５０の動作について説明する。本発明の液晶表示装置では、画素部６４０の各画素に走査線が複数設けられている。走査線駆動回路６５０は選択信号を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素へのビデオ信号の入力が行われる。
【０１０５】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一の走査線駆動回路６５０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線駆動回路６５０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
【０１０６】
また、画素部６４０、走査線駆動回路６５０、信号線駆動回路６６０、比較回路６７０、制御回路６７１は、同一基板上に形成することができるが、いずれかを異なる基板上に形成することもできる。
【０１０７】
また、図７では、光源６７２を一つだけ図示しているが、本発明はこの構成に限定されない。光源６７２は、その数が単数であっても良いが、複数であっても良い。
【０１０８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１０９】
（実施の形態４）
本実施の形態では、液晶表示装置が置かれる環境下の輝度を検出し、検出された輝度に合わせて光源の輝度を調整する液晶表示装置の構成について説明する。
【０１１０】
図８（Ａ）に、本実施の形態の液晶表示装置が有する、光源８０１の制御系の回路の一例を示す。図８（Ａ）に示す光源８０１の制御系の回路は、比較回路８０２、制御回路８０３、光検出器８０４、信号生成回路８０５、輝度制御回路８０６を有する。
【０１１１】
比較回路８０２は、画素から与えられる液晶素子の画素電極の電位ＶＥと、基準となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。制御回路８０３は、比較回路８０２から出力された電位に従って、光源８０１の駆動を制御する。具体的には、２値の電位のうち、一方の電位が比較回路８０２から出力されたとき、制御回路８０３は光源８０１が点灯するように制御し、他方の電位が比較回路８０２から出力されたとき、制御回路８０３は光源８０１が消灯するように制御する。比較回路８０２から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路８０３は液晶分子の配向が変化するタイミングに従って、光源８０１の駆動を制御することができる。
【０１１２】
光検出器８０４は、液晶表示装置が置かれる環境下の輝度または光強度を検出し、該輝度または光強度の情報を含む電気信号（第１の信号）を生成することができる。光検出器８０４として、例えばフォトダイオード、フォトトランジスタ、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの、光を電気エネルギーに変換する光電変換素子を用いることができる。
【０１１３】
信号生成回路８０５は、光検出器８０４で生成される電気信号を用い、検出された輝度の情報に従って光源８０１の輝度を決める。図８（Ａ）では、信号生成回路８０５が積分回路８０７と、輝度比較回路８０８とを有する例を示している。
【０１１４】
積分回路８０７は光検出器８０４において検出された光強度を時間で積分する。人間は、一定時間内の光強度を積分して知覚するという特性を有しているので、積分回路８０７を用いることで、人間の目が感じる輝度を算出することができる。輝度比較回路８０８は、積分回路８０７によって算出された輝度と、あらかじめ設定しておいた基準となる輝度とを比較する。
【０１１５】
そして、比較の結果が情報として含まれる信号（第２の信号）を出力する。輝度制御回路８０６は、上記第２の信号を、光源の輝度を調整するための信号として用い、輝度比較回路８０８における比較の結果に従って光源８０１の輝度の制御を行う。具体的には、算出された輝度が設定された輝度よりも高い場合、光源８０１の輝度がより高くなるように、逆に算出された輝度が設定された輝度よりも低い場合、光源８０１の輝度がより低くなるように、第２の信号に従って光源８０１の輝度の制御を行う。
【０１１６】
よって本実施の形態の液晶表示装置では、液晶表示装置が置かれる環境下の輝度が高い場合に光源８０１の輝度を高め、逆に環境下の輝度が低い場合に光源８０１の輝度を低くすることができる。上記構成により、明るい場所では液晶表示装置に表示される映像を明るくすることで見やすくし、逆に、暗い場所では映像の明るさを抑えて消費電力を低減させることができる。
【０１１７】
なお、基準となる輝度は必ずしも１つである必要はなく、基準となる輝度が複数設定されていても良い。例えば、輝度の低い順から第１の輝度、第２の輝度、第３の輝度というように、３つの基準となる輝度が設定されていている場合、点灯時の光源８０１の輝度を４段階に調整できるようにする。そして、算出された輝度が第１の輝度よりも低い時は、４段階のうち最も低い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出された輝度が第１の輝度よりも高く、第２の輝度よりも低い時は、４段階のうち２番目に低い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出された輝度が第２の輝度よりも高く、第３の輝度よりも低い時は、４段階のうち２番目に高い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出された輝度が第３の輝度よりも高い時は、４段階のうち最も高い輝度になるように、第２の信号に従って光源８０１を点灯させる。
【０１１８】
さらに、本実施の形態の液晶表示装置では、上記効果に加え、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って光源８０１の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源８０１を消灯し、液晶分子の配向の変化が収束している期間に光源８０１を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【０１１９】
次に図８（Ｂ）に、輝度制御回路８０６の具体的な回路の一例を示す。図８（Ｂ）に示す輝度制御回路８０６は、４段階で光源８０１の輝度を制御する場合を例示しており、４つのスイッチング素子８１０と、４つの抵抗素子８１１とを有している。スイッチング素子８１０と抵抗素子８１１とは一対一で直列に接続されている。そして、直列に接続されたスイッチング素子８１０と抵抗素子８１１の４つの組が、制御回路８０３と光源８０１との間において、全て並列に接続されている。
【０１２０】
各スイッチング素子８１０のスイッチングは、信号生成回路８０５から出力される第２の信号に従って行われる。オンになるスイッチング素子８１０の数が多いほど、制御回路８０３と光源８０１との間における抵抗値が低くなる。逆に、オンになるスイッチング素子８１０の数が少ないほど、制御回路８０３と光源８０１との間における抵抗値は高くなる。よって、制御回路８０３において設定されたタイミングに従って、電力の供給が行われると、各スイッチング素子８１０のスイッチングに従って、光源８０１に供給される電力を調整することができ、光源８０１の輝度を４段階に制御することができる。
【０１２１】
なお、光源８０１への電力の供給の有無は、制御回路８０３において制御されるので、輝度制御回路８０６では光源８０１へ供給される電力量を制御するのみで良い。よって、複数のスイッチング素子８１０のうち、少なくとも１つは常にオンにしておく。ただし、本発明は必ずしもこの構成に限定されず、輝度制御回路８０６においても光源８０１への電力の供給の有無を制御するべく、全てのスイッチング素子８１０をオフにできる構成としても良い。
【０１２２】
また、ｍ個の抵抗素子８１１全てが同じ抵抗値を有するのであれば、ｍ段階で輝度の制御を行うことになるが、各抵抗素子８１１が有する抵抗値の値を変えることで、最高で（２ｍ−１）段階まで細かく輝度の制御を行うことが可能である。
【０１２３】
また、図８では、光源８０１を一つだけ図示しているが、本発明はこの構成に限定されない。光源８０１は、その数が単数であっても良いが、複数であっても良い。
【０１２４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１２５】
（実施の形態５）
本実施の形態では、液晶表示装置が有する画素部を複数の領域に分割し、各領域に配置されている画素の階調の平均値に合わせて、領域ごとに対応する光源の輝度を調整する、液晶表示装置の構成について説明する。
【０１２６】
本実施の形態の液晶表示装置は、各領域に対応した複数の光源を有する。図９（Ａ）に、第１の領域の画素に対応した第１の光源８２０と、第２の領域の画素に対応した第２の光源８２１とを有する液晶表示装置における、第１の光源８２０及び第２の光源８２１の制御系の回路の一例を示す。なお、光源の数は２つに限定されず、分割する領域の数に合わせて、対応する光源の数を適宜設定することができる。
【０１２７】
図９（Ａ）に示す第１の光源８２０及び第２の光源８２１の制御系の回路は、比較回路（比較回路８２２１及び比較回路８２２２）、制御回路８２３、画像処理用フィルタ８２４、信号処理回路８２５、第１の輝度制御回路８２６及び第２の輝度制御回路８２７を有する。
【０１２８】
比較回路８２２１は、第１の領域の画素から与えられる液晶素子の画素電極の電位ＶＥ１と、基準となる電位ＲＥＦとを比較し、その結果に従って比較回路８２２１から値の異なる２値の電位を制御回路８２３に出力する。
【０１２９】
比較回路８２２２は、第２の領域の画素から与えられる液晶素子の画素電極の電位ＶＥ２と、基準となる電位ＲＥＦとを比較し、その結果に従って比較回路８２２２から互いに値の異なる２値の電位を制御回路８２３に出力する。
【０１３０】
制御回路８２３は、比較回路８２２１及び比較回路８２２２から出力された電位に従って、第１の光源８２０及び第２の光源８２１の駆動を制御する。具体的には、比較回路８２２１から２値の電位のうち、一方の電位が制御回路８２３に出力されたとき、制御回路８２３は第１の光源８２０が点灯するように制御し、他方の電位が制御回路８２３に出力されたとき、制御回路８２３は第１の光源８２０が消灯するように制御する。また、比較回路８２２２から２値の電位のうち、一方の電位が制御回路８２３に出力されたとき、制御回路８２３は第２の光源８２１が点灯するように制御し、他方の電位が制御回路８２３に出力されたとき、制御回路８２３は第２の光源８２１が消灯するように制御する。比較回路８２２１及び比較回路８２２２から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わるので、制御回路８２３は液晶分子の配向が変化するタイミングに従って、第１の光源８２０及び第２の光源８２１の駆動を制御することができる。
【０１３１】
一方、画像処理用フィルタ８２４は、各領域の画素に入力されるビデオ信号を用い、領域ごとに画素の階調の平均値を算出し、該平均値を情報として含む信号を生成する。画像処理用フィルタ８２４として、例えばランクフィルタ、コンボフィルタなどの、階調の平均値を算出できる画像処理用フィルタを、用いることができる。
【０１３２】
信号処理回路８２５は、画像処理用フィルタ８２４で生成される信号を用い、算出された階調の平均値に従って第１の光源８２０及び第２の光源８２１の輝度を決める。具体的に信号処理回路８２５では、算出された階調の平均値と、あらかじめ設定しておいた階調とを比較する。そして、比較の結果が情報として含まれる信号を出力する。第１の輝度制御回路８２６及び第２の輝度制御回路８２７は、上記比較の結果が含まれる信号を、第１の光源８２０及び第２の光源８２１の輝度を調整するための信号として用い、該信号に従って第１の光源８２０及び第２の光源８２１の輝度の制御を行う。具体的には、算出された階調の平均値が設定された階調よりも高い場合、第１の光源８２０及び第２の光源８２１の輝度がより高くなるように、逆に算出された階調の平均値が設定された階調よりも低い場合、第１の光源８２０及び第２の光源８２１の輝度がより低くなるように、第１の光源８２０及び第２の光源８２１の輝度の制御を行う。
【０１３３】
図９（Ｂ）に、４つの領域８４０、領域８４１、領域８４２、領域８４３に分割した画素部と、領域８４０に対応する光源８４４、領域８４１に対応する光源８４５、領域８４２に対応する光源８４６、領域８４３に対応する光源８４７の配置を一例として示す。なお実際に光源からの光は、対応する領域以外の別の領域にも照射される場合が多いが、各領域に対応する光源は、主に該領域に光を照射することができるものであれば良い。
【０１３４】
領域８４０、領域８４１、領域８４２、領域８４３において、それぞれ配置されている画素の階調を平均化した結果、例えば、領域８４０、領域８４１、領域８４２、領域８４３の順に平均化された階調が低くなっているものと仮定する。この場合、光源８４４、光源８４５、光源８４６、光源８４７の順に、光源の輝度を低くすれば良い。
【０１３５】
なお、図９（Ｂ）は、画素部の端に光源を配置するエッジライト型の光源を例示しているが、本発明の液晶表示装置は光源が画素部の直下に配置される直下型であっても良い。また、図９（Ａ）では、第１の光源８２０と、第２の光源８２１とをひとつずつ図示しているが、本発明はこの構成に限定されない。第１の光源８２０と、第２の光源８２１の数は、それぞれ単数であっても良いが、複数であっても良い。
【０１３６】
よって、本実施の形態の液晶表示装置では、階調が高くて明るい画像を表示する領域では、より画像を明るく表示することができ、階調が低くて暗い画像を表示する領域では、より画像を暗く表示することができる。上記構成により、本実施の形態の液晶表示装置では、画素部全体に表示される画像のコントラストを高めることができる。
【０１３７】
さらに、本実施の形態の液晶表示装置では、上記効果に加え、液晶分子の配向の変化が収束するタイミングを把握できるので、該タイミングに従って第１の光源８２０及び第２の光源８２１の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に第１の光源８２０及び第２の光源８２１を消灯し、液晶分子の配向の変化が収束している期間に第１の光源８２０及び第２の光源８２１を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【０１３８】
なお、図９（Ａ）に示す液晶表示装置では、第１の光源８２０及び第２の光源８２１にそれぞれ対応するように第１の輝度制御回路８２６及び第２の輝度制御回路８２７を設けているが、本発明はこの構成に限定されない。複数の光源の階調を、一つの輝度制御回路で制御するようにしても良い。また、第１の輝度制御回路８２６及び第２の輝度制御回路８２７は、図８（Ｂ）に示した輝度制御回路の構成を用いることができる。
【０１３９】
なお、本実施の形態で示したような、画素部の領域ごとに対応する光源の輝度を調整する場合においても、実施の形態４で示したように、液晶表示装置が置かれる環境下の輝度を検出し、検出された輝度に合わせて各光源の輝度を調整するようにしても良い。
【０１４０】
また本実施の形態は、実施の形態４以外の、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１４１】
（実施の形態６）
本実施の形態では、実施の形態３とは異なる、本発明の液晶表示装置の全体的な構成の一例について説明する。図１０に、本発明の液晶表示装置のブロック図を示す。
【０１４２】
図１０に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部９００と、各画素をラインごとに選択する走査線駆動回路９１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路９２０と、比較回路９３０と、制御回路９３１と、光源９３２とを有する。そして本発明では画素部９００が有する画素のうち、いずれか１つをモニター用画素９３３として用いる。モニター用画素９３３の画素電極の電位は、比較回路９３０に与えられる。
【０１４３】
図１０において信号線駆動回路９２０は、シフトレジスタ９２１、第１の記憶回路９２２、第２の記憶回路９２３を有している。シフトレジスタ９２１には、クロック信号Ｓ−ＣＬＫ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ９２１は、これらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１の記憶回路９２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
【０１４４】
第１の記憶回路９２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１の記憶回路９２２に書き込まれ、保持される。なお、第１の記憶回路９２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の記憶回路９２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた場合、４分割で分割駆動することになる。
【０１４５】
第１の記憶回路９２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０１４６】
１ライン期間が終了すると、第２の記憶回路９２３に入力されるラッチ信号Ｓ−ＬＳのパルスに従って、第１の記憶回路９２２に保持されているビデオ信号が、第２の記憶回路９２３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路９２３に送出し終えた第１の記憶回路９２２には、再びシフトレジスタ９２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回路９２３に書き込まれ、保持されているビデオ信号が、デジタルのまま、信号線を介して画素部９００内の各画素に入力する。
【０１４７】
なお信号線駆動回路９２０は、シフトレジスタ９２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【０１４８】
なお図１０では第２の記憶回路９２３の後段に画素部９００が直接接続されているが、本発明はこの構成に限定されない。画素部９００の前段に、第２の記憶回路９２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、電圧の振幅を制御するレベルシフタなどが挙げられる。
【０１４９】
次に、走査線駆動回路９１０の動作について説明する。本発明の液晶表示装置では、画素部９００の各画素に走査線が複数設けられている。走査線駆動回路９１０は選択信号を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素へのビデオ信号の入力が行われる。
【０１５０】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一つの走査線駆動回路９１０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線駆動回路９１０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
【０１５１】
本実施の形態に示す液晶表示装置は、画素部９００にデジタルのビデオ信号が入力される。画素部９００に入力されるビデオ信号がデジタルの場合、画素が白表示を行う時間を制御することで、階調を表示しても良いし（時間階調方式）、または白表示を行う画素の面積で階調を表示しても良い（面積階調方式）。例えば本実施の形態において時間階調方式を用いる場合、１フレーム期間を、ビデオ信号の各ビットに対応する複数のサブフレーム期間に分割する。そして、１フレーム期間のうち、画素が白表示を行ったサブフレーム期間のトータルの長さをビデオ信号で制御することで、階調を表示することができる。
【０１５２】
また、画素部９００、走査線駆動回路９１０、信号線駆動回路９２０、比較回路９３０、制御回路９３１は、同一基板上に形成することができるが、いずれかを異なる基板上に形成することもできる。
【０１５３】
また、図１０では、光源９３２を一つだけ図示しているが、本発明はこの構成に限定されない。光源９３２は、その数が単数であっても良いが、複数であっても良い。
【０１５４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５５】
次に、本発明の液晶表示装置の作製方法について詳しく述べる。なお本実施例では薄膜トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の液晶表示装置に用いられる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。
【０１５６】
まず図１１（Ａ）に示すように、耐熱性を有する基板７００上に、絶縁膜７０１、剥離層７０２、絶縁膜７０３と、半導体膜７０４とを順に形成する。絶縁膜７０１、剥離層７０２、絶縁膜７０３及び半導体膜７０４は連続して形成することが可能である。
【０１５７】
基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１５８】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１５９】
なお本実施例では、剥離層７０２を基板７００上の全面に設けているが本発明はこの構成に限定されない。例えばフォトリソグラフィ法などを用いて、基板７００上において剥離層７０２を部分的に形成する様にしても良い。
【０１６０】
絶縁膜７０１、絶縁膜７０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【０１６１】
絶縁膜７０１、絶縁膜７０３は、基板７００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体膜７０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また絶縁膜７０３は、剥離層７０２に含まれる不純物元素が半導体膜７０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。
【０１６２】
絶縁膜７０１、絶縁膜７０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜７０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０１６３】
或いは、剥離層７０２に最も近い、絶縁膜７０３の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【０１６４】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１６５】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素などの組み合わせの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１６６】
剥離層７０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層された積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属酸化窒化物を用いてもよい。剥離層７０２は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。
【０１６７】
剥離層７０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離層７０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【０１６８】
また剥離層７０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を主成分とする化合物で形成された膜を用いても良い。或いは、珪素と上記金属とを含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶のいずれでもよい。
【０１６９】
剥離層７０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。金属膜と金属酸化膜とが積層された剥離層７０２は、元となる金属膜を形成した後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には、酸素雰囲気中または一酸化二窒素雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素雰囲気中または一酸化二窒素雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、金属膜の酸化を行うことが出来る。また元となる金属膜上に接するように、窒化酸化珪素膜、窒化珪素膜を形成することで、窒化を行うことが出来る。
【０１７０】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０１１ｃｍ−３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行っても良い。
【０１７１】
なお、もととなる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層７０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するようにしても良い。例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ法等により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの酸化物で形成された金属酸化膜とを、形成することができる。
【０１７２】
半導体膜７０４は、絶縁膜７０３を形成した後、大気に曝さずに形成することが望ましい。半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１７３】
なお半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを適宜組み合わせた結晶法を用いても良い。
【０１７４】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜７０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１７５】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１７６】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１７７】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜７０４に照射してから半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜７０４の形成が可能となる。
【０１７８】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１７９】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値電圧のばらつきを抑えることができる。
【０１８０】
上述したレーザ光の照射により、結晶性がより高められた半導体膜７０４が形成される。なお、予め半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【０１８１】
また本実施例では半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【０１８２】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１８３】
次に半導体膜７０４に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜７０４全体に対して行っても良いし、半導体膜７０４の一部に対して選択的に行っても良い。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０１６〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
【０１８４】
次に図１１（Ｂ）に示すように、半導体膜７０４を所定の形状に加工（パターニング）し、島状の半導体膜７０５〜７０７を形成する。そして、島状の半導体膜７０５〜７０７を覆うように、ゲート絶縁膜７０９を形成する。ゲート絶縁膜７０９は、プラズマＣＶＤ法またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、基板７００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１８５】
ゲート絶縁膜７０９は、高密度プラズマ処理を行うことにより島状の半導体膜７０５〜７０７の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜７０９として用いる。
【０１８６】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１８７】
次に図１１（Ｃ）に示すように、ゲート絶縁膜７０９上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜７０５〜７０７の上方に電極７１０を形成する。本実施例では積層された２つの導電膜をパターニングして電極７１０を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１８８】
本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル膜を、２層目の導電膜としてタングステン膜を用いる。２つの導電膜の組み合わせとして、本実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１８９】
また、本実施例では電極７１０を積層された２つの導電膜で形成しているが、本実施例はこの構成に限定されない。電極７１０は単層の導電膜で形成されていても良いし、３つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１９０】
導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍの厚さで形成する。
【０１９１】
なお電極７１０を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極７１０を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極７１０を形成しても良い。
【０１９２】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１９３】
次に、電極７１０をマスクとして、島状の半導体膜７０５〜７０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０１５〜１×１０１９／ｃｍ３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜７０９を介してドーピングがなされ、島状の半導体膜７０５〜７０７に、低濃度不純物領域７１１がそれぞれ形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６をマスクで覆って行っても良い。
【０１９４】
次に図１２（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜７０５、７０７を覆うように、マスク７１２を形成する。そしてマスク７１２に加えて電極７１０をマスクとして用い、島状の半導体膜７０６に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜７０９を介してドーピングがなされ、島状の半導体膜７０６に、ｐ型の高濃度不純物領域７１３が形成される。
【０１９５】
次に図１２（Ｂ）に示すように、マスク７１２をアッシング等により除去した後、ゲート絶縁膜７０９及び電極７１０を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。
【０１９６】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜７０９及び該絶縁膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜７０９が部分的にエッチングされて、島状の半導体膜７０５〜７０７上に部分的に形成されたゲート絶縁膜７１４が形成される。また上記異方性エッチングにより、ゲート絶縁膜７０９及び電極７１０を覆うように形成された絶縁膜が部分的にエッチングされて、電極７１０の側面に接するサイドウォール７１５が形成される。サイドウォール７１５は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いる。なお、サイドウォール７１５を形成する工程は、これらに限定されるものではない。
【０１９７】
次に図１２（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６を覆うようにマスク７１６を形成する。そして、形成したマスク７１６に加えて電極７１０及びサイドウォール７１５をマスクとして用い、ｎ型を付与する不純物元素（代表的にはＰまたはＡｓ）を島状の半導体膜７０５、７０７に高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜７０５、７０７に、ｎ型の高濃度不純物領域７１７が形成される。
【０１９８】
なおサイドウォール７１５は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール７１５の下部に低濃度不純物領域またはノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領域の幅を制御するには、サイドウォール７１５を形成する際の異方性エッチングの条件またはサイドウォール７１５を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール７１５のサイズを調整すればよい。なお、半導体膜７０６において、サイドウォール７１５の下部に低濃度不純物領域またはノンドープのオフセット領域を形成しても良い。
【０１９９】
次に、マスク７１６をアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加熱処理を行なえばよい。
【０２００】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気中において加熱処理を行ない、島状の半導体膜７０５〜７０７を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行ない、島状の半導体膜７０５〜７０７を水素化する工程を行なっても良い。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。
【０２０１】
上述した一連の工程により、ｎチャネル型ＴＦＴ７１８、７２０と、ｐチャネル型ＴＦＴ７１９とが形成される。
【０２０２】
次に図１３（Ａ）に示すように、ＴＦＴ７１８、７１９、７２０を保護するための絶縁膜７２２を形成する。絶縁膜７２２は必ずしも設ける必要はないが、絶縁膜７２２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴ７１８、７１９、７２０へ侵入するのを防ぐことが出来る。具体的に絶縁膜７２２として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜７２２として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０２０３】
次に、ＴＦＴ７１８、７１９、７２０を覆うように、絶縁膜７２２上に絶縁膜７２３を形成する。絶縁膜７２３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７２３を形成しても良い。
【０２０４】
絶縁膜７２３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２０５】
次に島状の半導体膜７０５〜７０７がそれぞれ一部露出するように絶縁膜７２２及び絶縁膜７２３にコンタクトホールを形成する。そして、該コンタクトホールを介して島状の半導体膜７０５〜７０７に接する導電膜７２５〜７３０を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０２０６】
導電膜７２５〜７３０は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜７２５〜７３０として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜７２５〜７３０は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
【０２０７】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７２５〜７３０を形成する材料として最適である。特にアルミニウムシリコン膜は、導電膜７２５〜７３０をパターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素の代わりに、アルミニウム膜に０．５％程度の銅（Ｃｕ）を混入させても良い。
【０２０８】
導電膜７２５〜７３０は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜７０５〜７０７上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜７２５〜７３０と島状の半導体膜７０５〜７０７が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜７２５〜７３０を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの５層構造とすることが出来る。
【０２０９】
なお、導電膜７２５、７２６はｎチャネル型ＴＦＴ７１８の高濃度不純物領域７１７に接続されている。導電膜７２７、７２８はｐチャネル型ＴＦＴ７１９の高濃度不純物領域７１３に接続されている。導電膜７２９、７３０はｎチャネル型ＴＦＴ７２０の高濃度不純物領域７１７に接続されている。
【０２１０】
次に図１３（Ｂ）に示すように、導電膜７３０に接するように、絶縁膜７２３上に電極７３１を形成する。図１３（Ｂ）では、光を透過しやすい導電膜を用いて電極７３１を形成し、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の液晶表示装置は、半透過型であっても良い。
【０２１１】
電極７３１に用いられる透明導電膜には、例えば酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることができる。
【０２１２】
次に図１３（Ｃ）に示すように、導電膜７２５〜７３０及び電極７３１を覆うように、絶縁膜７２３上に保護層７３６を形成する。保護層７３６は、後に剥離層７０２を境にして基板７００を剥離する際に、絶縁膜７２３、導電膜７２５〜７３０及び電極７３１を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層７３６を形成することができる。
【０２１３】
本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、紫外線を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層７３６を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解する、密着性が高くなりすぎるなどの恐れがある。従って、絶縁膜７２３と保護層７３６を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層７３６の除去がスムーズに行なわれるように、絶縁膜７２３を覆うように、無機絶縁膜（窒化珪素膜、窒化酸化珪素膜、ＡｌＮＸ膜、またはＡｌＮＸＯＹ膜）を形成しておくことが好ましい。
【０２１４】
次に図１３（Ｃ）に示すように、絶縁膜７０３から絶縁膜７２３上に形成された導電膜７２５〜７３０及び電極７３１までの、ＴＦＴに代表される半導体素子や各種導電膜を含む層（以下、「素子形成層７３８」と記す）と、保護層７３６とを、基板７００から剥離する。本実施例では、第１のシート材７３７を保護層７３６に貼り合わせ、物理的な力を用いて基板７００から素子形成層７３８と、保護層７３６とを剥離する。剥離層７０２は、全て除去せず一部が残存した状態であっても良い。
【０２１５】
また上記剥離は、剥離層７０２のエッチングを用いた方法で行っても良い。この場合、剥離層７０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、ＵＶ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、形成する。溝は、剥離層７０２が露出する程度の深さを有していれば良い。そしてエッチングガスとしてフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層７０２が選択的にエッチングされ、基板７００を素子形成層７３８から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０２１６】
次に図１４（Ａ）に示すように、素子形成層７３８の上記剥離により露出した面に、第２のシート材７４４を貼り合わせる。そして、素子形成層７３８及び保護層７３６を第１のシート材７３７から剥離した後、保護層７３６を除去する。
【０２１７】
第２のシート材７４４として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、可撓性を有する紙またはプラスチックなどの有機材料を用いることができる。または第２のシート材７４４として、フレキシブルな無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０２１８】
なお基板７００上に複数の液晶表示装置に対応する半導体素子を形成している場合には、素子形成層７３８を液晶表示装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置、スクライブ装置等を用いることができる。
【０２１９】
次に図１４（Ｂ）に示すように、導電膜７３０、電極７３１を覆うように、配向膜７５０を形成し、ラビング処理を施す。配向膜７５０は、液晶表示装置となる領域に、パターニング等により選択的に形成する。そして、液晶を封止するためのシール材７５１を形成する。一方、透明導電膜を用いた電極７５２と、ラビング処理が施された配向膜７５３とが形成された基板７５４を用意する。そして、シール材７５１で囲まれた領域に液晶７５５を滴下し、別途用意しておいた基板７５４を、電極７５２と電極７３１とが向かい合うように、シール材７５１を用いて貼り合わせる。なおシール材７５１にはフィラーが混入されていても良い。
【０２２０】
なお、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、基板７５４の電極７５２が形成されている面とは逆の面に、偏光板７５６を貼り合わせておく。
【０２２１】
電極７３１または電極７５２に用いられる透明導電膜には、例えば酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることができる。電極７３１と液晶７５５と電極７５２が重なり合うことで、液晶素子７６０が形成されている。
【０２２２】
上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定されない。基板７５４を貼り合わせてから液晶を注入するディップ式（汲み上げ式）を用いていても良い。
【０２２３】
なお本実施例では素子形成層７３８を基板７００から剥離して利用する例を示しているが、剥離層７０２を設けずに、基板７００上に上述の素子形成層７３８を作製し、液晶表示装置として利用しても良い。
【０２２４】
また本実施例では、全てのＴＦＴ７１８、７１９、７２０において、ゲート絶縁膜７１４の膜厚を全て同じにしているが、本発明はこの構成に限定されない。例えば、より高速での駆動が要求される回路において、他の回路よりもＴＦＴが有するゲート絶縁膜の膜厚を薄くするようにしても良い。
【０２２５】
なお本実施例では薄膜トランジスタを例に挙げて説明しているが、本発明はこの構成に限定されない。薄膜トランジスタの他に、単結晶シリコンを用いて形成されたトランジスタ、ＳＯＩ基板を用いて形成されたトランジスタなども用いることができる。
【０２２６】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例２】
【０２２７】
本実施例では、本発明の液晶表示装置を例に挙げ、その外観について図１５を用いて説明する。図１５（Ａ）は、第１の基板上に形成されたトランジスタ及び液晶素子を、第１の基板と第２の基板の間に形成したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＡ−Ａ’における断面図に相当する。
【０２２８】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むように、シール材４０２０が設けられている。また画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４の上に、第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、液晶４０１３と共に密封されている。
【０２２９】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、それぞれトランジスタを複数有している。図１５（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８、４００９と、画素部４００２に含まれるトランジスタ４０１０とを例示している。
【０２３０】
また液晶素子４０１１は、トランジスタ４０１０のソース領域またはドレイン領域と、配線４０１７を介して接続されている画素電極４０３０と、第２の基板４００６に形成された対向電極４０１２と、液晶４０１３とを有している。
【０２３１】
なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
【０２３２】
またスペーサ４０３５は、球状であり、画素電極４０３０と対向電極４０１２との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜をパターニングすることで得られるスペーサを用いていても良い。
【０２３３】
信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２３４】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例３】
【０２３５】
本実施例では、本発明の液晶表示装置における、液晶パネルと光源の配置について説明する。
【０２３６】
図１６は、本発明の液晶表示装置の構造を示す斜視図の一例である。図１６に示す液晶表示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
【０２３７】
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、均一に液晶パネル１６０１に照射される。
【０２３８】
なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０２３９】
またプリズムシート１６０３は、図１６に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
【０２４０】
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして図１６では、回路基板１６０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ ＯＮ Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いて接続されていても良い。
【０２４１】
図１６では、光源１６０７の駆動を制御する、比較回路、制御回路などの制御系の回路が回路基板１６０８に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
【０２４２】
なお、図１６は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下に配置される直下型であっても良い。
【０２４３】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例４】
【０２４４】
本発明の液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１７に示す。
【０２４５】
図１７（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができる携帯電話が得られる。
【０２４６】
図１７（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができるビデオカメラが得られる。
【０２４７】
図１７（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができる映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
【０２４８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０２４９】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【図面の簡単な説明】
【０２５０】
【図１】本発明の液晶表示装置の構成を示す図。
【図２】複数の画素を有する本発明の液晶表示装置の構成を示す図。
【図３】本発明の液晶表示装置の駆動を説明するためのタイミングチャート。
【図４】液晶素子の透過率の時間変化と、信号線に入力される電圧の時間変化を示す図。
【図５】制御回路の具体的な構成を示す図。
【図６】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図７】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図８】制御回路の具体的な構成を示す図。
【図９】制御回路の具体的な構成を示す図。
【図１０】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図１１】本発明の液晶表示装置の作製方法を示す図。
【図１２】本発明の液晶表示装置の作製方法を示す図。
【図１３】本発明の液晶表示装置の作製方法を示す図。
【図１４】本発明の液晶表示装置の作製方法を示す図。
【図１５】本発明の液晶表示装置の断面図及び上面図。
【図１６】本発明の液晶表示装置の構成を示す斜視図。
【図１７】本発明の液晶表示装置を用いた電子機器の図。
【図１８】印加電圧と比誘電率の関係を示すグラフ及び液晶素子の断面模式図。
【符号の説明】
【０２５１】
１００ 画素
１０１ 比較回路
１０２ 制御回路
１０３ 光源
１０４ 液晶素子
１０５ スイッチング素子
１０６ 容量素子
２００ 画素
２０１ 比較回路
２０２ 制御回路
２０３ 光源
２０４ 液晶素子
２０５ スイッチング素子
２０６ 容量素子
２０７ 容量素子
３００ 画素
３００ａ モニター用画素
３０１ 画素部
３０２ 比較回路
３０３ 制御回路
３０４ 光源
３０５ トランジスタ
３０６ 液晶素子
３０７ 容量素子
４０１ 期間
４０２ 期間
４０３ 期間
５０１ 比較回路
５０２ 制御回路
５０３ 光源
５０４ 記憶回路
５０５ スイッチング回路
５０６ バッファ
６００ 画素部
６１０ 走査線駆動回路
６２０ 信号線駆動回路
６２１ シフトレジスタ
６２２ 記憶回路
６２３ 記憶回路
６２４ ＤＡ変換回路
６３０ 比較回路
６３１ 制御回路
６３２ 光源
６３３ モニター用画素
６４０ 画素部
６５０ 走査線駆動回路
６６０ 信号線駆動回路
６６１ シフトレジスタ
６６２ サンプリング回路
６６３ 記憶回路
６７０ 比較回路
６７１ 制御回路
６７２ 光源
６７３ モニター用画素
７００ 基板
７０１ 絶縁膜
７０２ 剥離層
７０３ 絶縁膜
７０４ 半導体膜
７０５ 半導体膜
７０６ 半導体膜
７０７ 半導体膜
７０９ ゲート絶縁膜
７１０ 電極
７１１ 低濃度不純物領域
７１２ マスク
７１３ 高濃度不純物領域
７１４ ゲート絶縁膜
７１５ サイドウォール
７１６ マスク
７１７ 高濃度不純物領域
７１８ ＴＦＴ
７１９ ＴＦＴ
７２０ ＴＦＴ
７２２ 絶縁膜
７２３ 絶縁膜
７２５ 導電膜
７２７ 導電膜
７２９ 導電膜
７３０ 導電膜
７３１ 電極
７３６ 保護層
７３７ シート材
７３８ 素子形成層
７４４ シート材
７５０ 配向膜
７５１ シール材
７５２ 電極
７５３ 配向膜
７５４ 基板
７５５ 液晶
７５６ 偏光板
７６０ 液晶素子
８０１ 光源
８０２ 比較回路
８０３ 制御回路
８０４ 光検出器
８０５ 信号生成回路
８０６ 輝度制御回路
８０７ 積分回路
８０８ 輝度比較回路
８１０ スイッチング素子
８１１ 抵抗素子
８２０ 光源
８２１ 光源
８２２１ 比較回路
８２２２ 比較回路
８２３ 制御回路
８２４ 画像処理用フィルタ
８２５ 信号処理回路
８２６ 第１の輝度制御回路
８２７ 第２の輝度制御回路
８４０ 領域
８４１ 領域
８４２ 領域
８４３ 領域
８４４ 光源
８４５ 光源
８４６ 光源
８４７ 光源
９００ 画素部
９１０ 走査線駆動回路
９２０ 信号線駆動回路
９２１ シフトレジスタ
９２２ 記憶回路
９２３ 記憶回路
９３０ 比較回路
９３１ 制御回路
９３２ 光源
９３３ モニター用画素
１６０１ 液晶パネル
１６０２ 第１の拡散板
１６０３ プリズムシート
１６０４ 第２の拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ 回路基板
１６０９ ＦＰＣ
１６１０ ＦＰＣ
２１０１ 本体
２１０２ 表示部
２１０３ 音声入力部
２１０４ 音声出力部
２１０５ 操作キー
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
３００１ 画素電極
３００２ 対向電極
３００３ 液晶層
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００６ 基板
４００８ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１２ 対向電極
４０１３ 液晶
４０１４ 配線
４０１６ 接続端子
４０１７ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ シール材
４０３０ 画素電極
【特許請求の範囲】
【請求項１】
画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、
前記画素に光を照射する光源と、
前記画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、
前記比較回路から出力される電位が切り替わるタイミングに従って、前記光源の点灯と消灯とを切り替える制御回路と、
を有することを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記液晶表示装置が置かれる環境下の輝度または光強度を検出して第１の信号を生成する光検出器と、
前記第１の信号を用いて、前記環境下の輝度若しくは前記光強度が高いほど前記光源の輝度が高くなるように、または前記環境下の輝度若しくは前記光強度が低いほど前記光源の輝度が低くなるように、前記光源の輝度を調整するための第２の信号を生成する信号生成回路と、
前記第２の信号に従って前記光源の輝度を調整する輝度制御回路と、
を有することを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２において、
前記制御回路は、前記比較回路から出力される電位を保持する記憶回路と、前記記憶回路に保持されている電位が切り替わるタイミングに従って、前記光源への電力の供給を制御するスイッチング回路と、を有することを特徴とする液晶表示装置。
【請求項４】
第１の領域及び第２の領域を有し、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素を前記第１の領域及び前記第２の領域のそれぞれに有する画素部と、
前記第１の領域の画素に光を照射する第１の光源と、
前記第２の領域の画素に光を照射する第２の光源と、
前記第１の領域の画素における前記液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第１の比較回路と、
前記第２の領域の画素における前記液晶素子の画素電極の電位と前記基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第２の比較回路と、
前記第１の比較回路から出力される電位が切り替わるタイミングに従って、前記第１の光源の点灯と消灯とを切り替え、前記第２の比較回路から出力される電位が切り替わるタイミングに従って、前記第２の光源の点灯と消灯とを切り替える制御回路と、
前記第１の領域の画素の前記液晶素子に入力される第１のビデオ信号が有する階調を平均化し、前記第２の領域の画素の前記液晶素子に入力される第２のビデオ信号が有する階調を平均化する画像処理用フィルタと、
平均化された前記第１のビデオ信号が有する階調が、平均化された前記第２のビデオ信号が有する階調よりも高い場合に、前記第１の光源の輝度を第２の光源の輝度よりも高くし、平均化された前記第１のビデオ信号が有する階調が、平均化された前記第２のビデオ信号が有する階調よりも低い場合に、前記第１の光源の輝度を第２の光源の輝度よりも低くするための信号を生成する信号処理回路と、
前記信号に従って前記第１の光源及び前記第２の光源の輝度を調整する輝度制御回路と、
を有することを特徴とする液晶表示装置。
【請求項５】
請求項４において、
前記制御回路は、前記比較回路から出力される電位を保持する記憶回路と、前記記憶回路に保持されている電位が切り替わるタイミングに従って、前記第１の光源及び前記第２の光源への電力の供給を制御するスイッチング回路と、を有することを特徴とする液晶表示装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記画素は、前記液晶素子に直列に接続された容量素子を有することを特徴とする液晶表示装置。
【請求項７】
請求項１乃至請求項５のいずれか１項において、
前記画素は、前記液晶素子に直列に接続された第１の容量素子及び前記液晶素子に並列に接続された第２の容量素子を有することを特徴とする液晶表示装置。
【請求項１】
画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素と、
前記画素に光を照射する光源と、
前記画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる比較回路と、
前記比較回路から出力される電位が切り替わるタイミングに従って、前記光源の点灯と消灯とを切り替える制御回路と、
を有することを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記液晶表示装置が置かれる環境下の輝度または光強度を検出して第１の信号を生成する光検出器と、
前記第１の信号を用いて、前記環境下の輝度若しくは前記光強度が高いほど前記光源の輝度が高くなるように、または前記環境下の輝度若しくは前記光強度が低いほど前記光源の輝度が低くなるように、前記光源の輝度を調整するための第２の信号を生成する信号生成回路と、
前記第２の信号に従って前記光源の輝度を調整する輝度制御回路と、
を有することを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２において、
前記制御回路は、前記比較回路から出力される電位を保持する記憶回路と、前記記憶回路に保持されている電位が切り替わるタイミングに従って、前記光源への電力の供給を制御するスイッチング回路と、を有することを特徴とする液晶表示装置。
【請求項４】
第１の領域及び第２の領域を有し、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する液晶素子を備えた画素を前記第１の領域及び前記第２の領域のそれぞれに有する画素部と、
前記第１の領域の画素に光を照射する第１の光源と、
前記第２の領域の画素に光を照射する第２の光源と、
前記第１の領域の画素における前記液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第１の比較回路と、
前記第２の領域の画素における前記液晶素子の画素電極の電位と前記基準となる電位とを比較してどちらが高いかで出力される電位が切り替わる第２の比較回路と、
前記第１の比較回路から出力される電位が切り替わるタイミングに従って、前記第１の光源の点灯と消灯とを切り替え、前記第２の比較回路から出力される電位が切り替わるタイミングに従って、前記第２の光源の点灯と消灯とを切り替える制御回路と、
前記第１の領域の画素の前記液晶素子に入力される第１のビデオ信号が有する階調を平均化し、前記第２の領域の画素の前記液晶素子に入力される第２のビデオ信号が有する階調を平均化する画像処理用フィルタと、
平均化された前記第１のビデオ信号が有する階調が、平均化された前記第２のビデオ信号が有する階調よりも高い場合に、前記第１の光源の輝度を第２の光源の輝度よりも高くし、平均化された前記第１のビデオ信号が有する階調が、平均化された前記第２のビデオ信号が有する階調よりも低い場合に、前記第１の光源の輝度を第２の光源の輝度よりも低くするための信号を生成する信号処理回路と、
前記信号に従って前記第１の光源及び前記第２の光源の輝度を調整する輝度制御回路と、
を有することを特徴とする液晶表示装置。
【請求項５】
請求項４において、
前記制御回路は、前記比較回路から出力される電位を保持する記憶回路と、前記記憶回路に保持されている電位が切り替わるタイミングに従って、前記第１の光源及び前記第２の光源への電力の供給を制御するスイッチング回路と、を有することを特徴とする液晶表示装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記画素は、前記液晶素子に直列に接続された容量素子を有することを特徴とする液晶表示装置。
【請求項７】
請求項１乃至請求項５のいずれか１項において、
前記画素は、前記液晶素子に直列に接続された第１の容量素子及び前記液晶素子に並列に接続された第２の容量素子を有することを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００９−１３９９３９（Ｐ２００９−１３９９３９Ａ）
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願番号】特願２００８−２８９０９７（Ｐ２００８−２８９０９７）
【出願日】平成２０年１１月１１日（２００８．１１．１１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願日】平成２０年１１月１１日（２００８．１１．１１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]