発電デバイスおよびその製造方法
【課題】圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層をＰＺＴ薄膜により構成する場合に比べて、比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能な発電デバイスおよびその製造方法を提供する。
【解決手段】素子形成用基板２０ａを用いて形成した振動子形成基板２０と、振動子形成基板２０の撓み部２２に形成され下部電極２４ａ、圧電層２４ｂ、上部電極２４ｃを有する発電部２４とを備え、圧電層２４ｂを、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜（ＰＭＮ−ＰＺＴ薄膜）により構成してある。製造時、圧電層２４ｂをスパッタ法により形成する際は、素子形成用基板２０ａの温度を５００℃以上の規定温度として素子形成用基板２０ａの一表面側に圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板２０ａを規定温度から急速冷却する。
【解決手段】素子形成用基板２０ａを用いて形成した振動子形成基板２０と、振動子形成基板２０の撓み部２２に形成され下部電極２４ａ、圧電層２４ｂ、上部電極２４ｃを有する発電部２４とを備え、圧電層２４ｂを、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜（ＰＭＮ−ＰＺＴ薄膜）により構成してある。製造時、圧電層２４ｂをスパッタ法により形成する際は、素子形成用基板２０ａの温度を５００℃以上の規定温度として素子形成用基板２０ａの一表面側に圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板２０ａを規定温度から急速冷却する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動エネルギを電気エネルギに変換する振動式の発電デバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
従来から、ＭＥＭＳ（micro electro mechanical systems）デバイスの一種として、車の振動や人の動きによる振動などの任意の振動に起因した振動エネルギを電気エネルギに変換する発電デバイスが各所で研究開発されている（例えば、非特許文献１参照）。
【０００３】
ここにおいて、上記非特許文献１に開示された発電デバイスは、図７に示すように、素子形成用基板（ここでは、シリコン基板）２０ａを用いて形成されてフレーム部２１およびフレーム部２１の内側に配置され可撓性の撓み部２２を介して揺動自在に支持された振動子２３を有する振動子形成基板２０と、第１のカバー形成用基板（ここでは、ガラス基板）３０ａを用いて形成され振動子形成基板２０の一表面側（図７の上面側）においてフレーム部２１が固着された第１のカバー基板３０と、第２のカバー形成用基板（ここでは、ガラス基板）１０ａを用いて形成され振動子形成基板２０の他表面側（図７の下面側）においてフレーム部２１が固着された第２のカバー基板１０とを備え、振動子形成基板２０の撓み部２２に、振動子２３の振動に応じて交流電圧を発生する圧電変換部（圧電変換素子）からなる発電部２４’が形成されている。
【０００４】
なお、各カバー基板１０，３０と、振動子形成基板２０の撓み部２２と振動子２３とからなる可動部との間には、当該可動部の変位空間１６，３６が形成されている。
【０００５】
上述の発電部２４’を構成する圧電変換部は、Ｐｔ膜からなる下部電極２４ａ’と、下部電極２４ａ’における撓み部２２側とは反対側に形成されたＡｌＮ薄膜もしくはＰＺＴ（：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）薄膜からなる圧電層２４ｂ’と、圧電層２４ｂ’における下部電極２４ａ’側とは反対側に形成されたＡｌ膜からなる上部電極２４ｃ’とで構成されている。
【０００６】
なお、上記非特許文献１では、発電デバイスの出力を高めるために、圧電層２４ｂ’の材料として、比誘電率が小さく、かつ圧電定数ｅ３１が大きな圧電材料を採用することが提案されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】R. van Schaijk,et al,「Piezoelectric AlN energy harvesters for wireless autonomoustransducer solutions」，IEEE SENSORS 2008 Conference,2008，p.45-48
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記非特許文献１に記載の発電デバイスのように圧電層２４ｂ’がＰＺＴ薄膜により構成されたものにおいても、より一層の高出力化を図るためには、圧電層２４ｂ’の比誘電率を小さくし、かつ圧電定数ｅ３１を大きくして発電効率を向上させる必要がある。
【０００９】
本発明は上記事由に鑑みて為されたものであり、その目的は、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層をＰＺＴ薄膜により構成する場合に比べて、比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能な発電デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１の発明は、素子形成用基板を用いて形成されてフレーム部およびフレーム部の内側に配置され可撓性の撓み部を介して揺動自在に支持された振動子を有する振動子形成基板と、撓み部に形成され振動子の振動に応じて交流電圧を発生する圧電変換部からなる発電部とを備え、発電部は、撓み部の一表面側に形成された下部電極と、下部電極における撓み部側とは反対側に形成された圧電層と、圧電層における下部電極側とは反対側に形成された上部電極とを有し、圧電層が、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜からなることを特徴とする。
【００１１】
この発明によれば、圧電層が、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜からなるので、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能となり、発電効率の向上を図れる。
【００１２】
請求項２の発明は、請求項１の発明において、前記リラクサーペロブスカイトは、
Ｂ2+をＭｇ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｓｎ，Ｆｅ，Ｃｄ，Ｃｕの群から選択される少なくとも１種類の元素、
Ｂ3+をＭｎ，Ｓｂ，Ａｌ，Ｙｂ，Ｉｎ，Ｆｅ，Ｃｏ，Ｓｃ，Ｙ，Ｓｎの群から選択される少なくとも１種類の元素、
Ｂ5+をＮｂ，Ｓｂ，Ｔａ，Ｂｉの群から選択される少なくとも１種類の元素、
Ｂ6+をＷ，Ｔｅ，Ｒｅの群から選択される少なくとも１種類の元素、
として、
Ｐｂ（Ｂ2+1/3Ｂ5+2/3）Ｏ3、
Ｐｂ（Ｂ3+1/2Ｂ5+1/2）Ｏ3、
Ｐｂ（Ｂ2+1/2Ｂ6+1/2）Ｏ3、
Ｐｂ（Ｂ3+2/3Ｂ6+1/3）Ｏ3、
のいずれか１つの一般式で表される鉛系圧電材料からなることを特徴とする。
【００１３】
この発明によれば、前記リラクサーペロブスカイトが鉛系圧電材料からなるので、前記圧電薄膜の圧電定数ｅ３１を高めることができるとともに、前記圧電薄膜の製造が容易になる。
【００１４】
請求項３の発明は、請求項１または請求項２の発明において、前記素子形成用基板が単結晶ＭｇＯ基板もしくは単結晶ＳＴＯ（：ＳｒＴｉＯ3）基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする。
【００１５】
この発明によれば、前記圧電薄膜の格子歪を抑制することが可能となる。
【００１６】
請求項４の発明は、請求項１または請求項２の発明において、前記素子形成用基板がＳＯＩ（Silicon on Insulator）基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする。
【００１７】
この発明によれば、前記圧電薄膜の格子歪を抑制することが可能となる。
【００１８】
請求項５の発明は、請求項４の発明において、前記素子形成用基板と前記下部電極との間にＭｇＯ層もしくはＳＴＯ層からなるシード層が形成されてなることを特徴とする。
【００１９】
この発明によれば、前記下部電極の格子歪を抑制できるとともに前記圧電薄膜の応力を緩和することができる。
【００２０】
請求項６の発明は、請求項３ないし請求項５の発明において、前記バッファ層がＳＲＯ（ＳｒＲｕＯ3）により形成されてなることを特徴とする。
【００２１】
この発明によれば、前記圧電薄膜の格子歪を抑制できる。
【００２２】
請求項７の発明は、請求項１ないし請求項６のいずれか１項に記載の発電デバイスの製造方法であって、発電部の形成にあたっては、素子形成用基板の一表面側に下部電極を形成する下部電極形成工程と、下部電極における素子形成用基板側とは反対側に圧電層を形成する圧電層形成工程と、圧電層における下部電極側とは反対側に上部電極を形成する上部電極形成工程とを備え、圧電層形成工程では、素子形成用基板の温度を５００℃以上の規定温度として当該素子形成用基板の前記一表面側に圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板を前記規定温度から急速冷却することを特徴とする。
【００２３】
この発明によれば、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能で発電効率の向上を図れる発電デバイスを提供することが可能となる。
【００２４】
請求項８の発明は、請求項７の発明において、前記圧電層形成工程では、前記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜することを特徴とする。
【００２５】
この発明によれば、前記圧電層形成工程では、前記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜するので、前記圧電薄膜の組成および厚みを高精度に制御することが可能となる。
【発明の効果】
【００２６】
請求項１の発明では、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能となり発電効率の向上を図れるという効果がある。
【００２７】
請求項７の発明では、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能で発電効率の向上を図れる発電デバイスを提供することができるという効果がある。
【図面の簡単な説明】
【００２８】
【図１】実施形態１の発電デバイスの概略分解斜視図である。
【図２】同上の発電デバイスにおける振動子形成基板の概略平面図である。
【図３】同上の発電デバイスの要部の概略分解断面図である。
【図４】同上の発電デバイスに用いるＰＭＮ（:Ｐｂ（Ｍｎ，Ｎｂ）Ｏ3）−ＰＺＴ薄膜のＸ線回折図である。
【図５】同上の発電デバイスの特性説明図である。
【図６】実施形態２の発電デバイスの要部の概略分解断面図である。
【図７】従来例を示す発電デバイスの概略断面図である。
【発明を実施するための形態】
【００２９】
（実施形態１）
以下、本実施形態の発電デバイスについて図１〜図３を参照しながら説明する。
【００３０】
本実施形態の発電デバイスは、素子形成用基板２０ａを用いて形成されてフレーム部２１およびフレーム部２１の内側に配置され可撓性の撓み部２２を介して揺動自在に支持された振動子２３を有する振動子形成基板２０と、第１のカバー形成用基板３０ａを用いて形成され振動子形成基板２０の一表面側（図３の上面側）においてフレーム部２１が固着された第１のカバー基板３０と、第２のカバー形成用基板１０ａを用いて形成され振動子形成基板２０の他表面側（図３の下面側）においてフレーム部２１が固着された第２のカバー基板１０とを備え、振動子形成基板２０の撓み部２２に、振動子２３の振動に応じて交流電圧を発生する圧電変換部（圧電変換素子）からなる発電部２４が形成されている。
【００３１】
上述の発電部２４を構成する圧電変換部は、下部電極２４ａと、下部電極２４ａにおける撓み部２２側とは反対側に形成された圧電層２４ｂと、圧電層２４ｂにおける下部電極２４ａ側とは反対側に形成された上部電極２４ｃとで構成されている。
【００３２】
また、振動子形成基板２０の上記一表面側には、下部電極２４ａおよび上部電極２４ｃそれぞれに金属配線２６ａ，２６ｃを介して電気的に接続されたパッド２７ａ，２７ｂが、フレーム部２１に対応する部位で形成されている。ここにおいて、発電部２４は、下部電極２４ａの平面サイズが最も大きく、２番目に圧電層２４ｂの平面サイズが大きく、上部電極２４ｃの平面サイズが最も小さくなるように設計してあり、更に、圧電層２４ｂにおいて下部電極２４ａおよび上部電極２４ｃそれぞれと接する圧電変換領域のフレーム部２１側の端が、フレーム部２１と撓み部２２との境界に略一致するように設計してある。
【００３３】
また、振動子形成基板２０の上記一表面側には、上部電極２４ｃに電気的に接続される金属配線２６ｃと下部電極２４ａとの短絡防止用の絶縁層２５が、下部電極２４ａおよび圧電層２４ｂそれぞれにおけるフレーム部２１側の端部を覆う形で形成されている。なお、絶縁層２５は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、シリコン窒化膜により構成してもよい。また、振動子形成基板２０の上記他表面側には、シリコン酸化膜２９が形成されている。
【００３４】
また、第１のカバー基板３０は、第１のカバー形成用基板３０ａとして第１のシリコン基板を用いており、第１のカバー形成用基板３０ａにおける振動子形成基板２０側の一表面に、撓み部２２と振動子２３とからなる可動部の変位空間を振動子形成基板２０との間に形成するための凹所３０ｂが形成されている。
【００３５】
また、第１のカバー基板３０は、第１のカバー形成用基板３０ａの他表面側に、発電部２４で発生した交流電圧を外部へ供給するための出力用電極３５，３５が形成されており、各出力用電極３５，３５が、第１のカバー形成用基板３０ａの上記一表面側に形成された連絡用電極３４，３４と、第１のカバー形成用基板３０ａの厚み方向に貫設された貫通孔配線３３，３３を介して電気的に接続されている。ここで、第１のカバー基板３０は、各連絡用電極３４，３４が振動子形成基板２０のパッド２７ａ，２７ｃと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極３５，３５および各連絡用電極３４，３４をＴｉ膜とＡｕ膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線３３，３３の材料としてはＣｕを採用しているが、これに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
【００３６】
本実施形態では、第１のカバー形成用基板３０ａとして第１のシリコン基板を用いているので、第１のカバー基板３０は、２つの出力用電極３５，３５同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜３２が、第１のカバー形成用基板３０ａの上記一表面側および上記他表面側と、貫通孔配線３３，３３が内側に形成された貫通孔３１の内周面とに跨って形成されている。なお、第１のカバー形成用基板３０ａとしてガラス基板のような絶縁性基板を用いる場合には、このような絶縁膜３２は設ける必要はない。
【００３７】
また、第２のカバー基板１０は、第２のカバー形成用基板１０ａとして第２のシリコン基板を用いており、第２のカバー形成用基板１０ａにおける振動子形成基板２０側の一表面に、撓み部２２と振動子２３とからなる可動部の変位空間を振動子形成基板２０との間に形成するための凹所１０ｂが形成されている。なお、第２のカバー形成用基板１０ａとしても、ガラス基板のような絶縁性基板を用いてもよい。
【００３８】
また、上述の振動子形成基板２０の上記一表面側には、第１のカバー基板３０と接合するための第１の接合用金属層２８が形成されており、第１のカバー基板３０には、第１の接合用金属層２８に接合される第２の接合用金属層（図示せず）が形成されている。ここで、第１の接合用金属層２８の材料としては、パッド２７ｃと同じ材料を採用しており、第１の接合用金属層２８は、素子形成用基板２０の上記一表面上でパッド２７と同じ厚さに形成されている。
【００３９】
振動子形成基板２０とカバー基板１０，３０とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、陽極接合法や、エポキシ樹脂などを用いた樹脂接合法などにより接合してもよい。なお、本実施形態の発電デバイスは、ＭＥＭＳデバイスの製造技術などを利用して形成されている。
【００４０】
以上説明した本実施形態の発電デバイスでは、発電部２４が下部電極２４ａと圧電層２４ｂと上部電極２４ｃとで構成される圧電変換部により構成されているから、振動子２３の振動によって発電部２４の圧電層２４ｂが応力を受け上部電極２４ｃと下部電極２４ａとに電荷の偏りが発生し、発電部２４において交流電圧が発生する。
【００４１】
ところで、本実施形態の発電デバイスは、圧電層２４ｂの圧電材料として、ＰＭＮ−ＰＺＴを採用しており、（００１）配向のＰＭＮ−ＰＺＴ薄膜からなる圧電薄膜が得られるように、素子形成用基板２０ａとして、振動子形成基板２０の上記一表面側となる主表面が（００１）面の単結晶ＭｇＯ基板を用いているが、素子形成用基板２０ａとしては、主表面が（００１）面の単結晶ＭｇＯ基板に限らず、例えば、主表面が（００１）面の単結晶ＳＴＯ基板や、主表面が（１００）面の単結晶シリコン基板などを用いてもよい。また、ＰＭＮ−ＰＺＴ薄膜は、単結晶膜もしくは単一配向膜であればよく、配向は（００１）配向に限らず、例えば、（１１１）配向でもよい。また、本実施形態の発電デバイスでは、下部電極２４ａと圧電層２４ｂとの間に圧電層２４ｂの結晶配向を制御するためのバッファ層（図示せず）が形成されており、圧電層２４ｂの結晶配向を単一配向に制御することができるとともに、圧電層２４ｂの格子歪を抑制できる。なお、上記バッファ層の材料としては、導電性酸化物材料の一種であるＳＲＯを採用している。
【００４２】
本実施形態では、下部電極２４ａの材料としてＰｔ、上部電極２４ｃの材料としてＡｌを採用しているが、これらの材料は特に限定するものではなく、下部電極２４ａの材料としては、例えば、Ｉｒを採用してもよく、上部電極２４ｂの材料としては、例えば、Ｍｏ，Ｐｔ，Ａｕなどを採用してもよい。
【００４３】
なお、本実施形態の発電デバイスでは、下部電極２４ａの厚みを１００ｎｍ、上記バッファ層の厚みを３０ｎｍ、圧電層２４ｂの厚みを６００ｎｍ、上部電極２４ｃの厚みを１００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。
【００４４】
また、圧電層２４ｂは、（００１）配向のＰＭＮ−ＰＺＴ薄膜からなる圧電薄膜により構成されている。ここにおいて、ＰＭＮ−ＰＺＴの組成は、ｘ（Ｐｂ（Ｍｎ1/3Ｎｂ2/3）Ｏ3）−（１−ｘ）（Ｐｂ（ＺｒyＴｉ1-y）Ｏ3）なる化学式で表され、本実施形態では、ｘ＝０．０６、ｙ＝０．５２としてあるが、これらの値は一例であって特に限定するものではなく、ｘ＝０のＰＺＴ薄膜の場合に比べて比誘電率が小さく、かつ圧電定数ｅ３１がＡｌＮ薄膜やＰＺＴ薄膜より大きい組成であればよく、０＜ｘ＜０．２０、かつ、０．４＜ｙ＜０．６、好ましくは、０．０５＜ｘ＜０．１２、かつ、０．４５＜ｙ＜０．５６の範囲で設定すればよい。下記表１にｘ，ｙの上記条件を満足する組成で作製した実施例および比較例について、比誘電率、圧電定数ｅ３１および発電指数を示す。なお、比誘電率をε、発電指数をＰとすると、Ｐ∝ｅ３１2／εの関係が成り立ち、発電指数Ｐが大きいほど発電効率が大きくなる。
【００４５】
【表１】
【００４６】
また、本実施形態では、上述のリラクサーペロブスカイトとして、ＰＭＮを採用しているが、リラクサーペロブスカイトはＰＭＮに限らず、
Ｂ2+をＭｇ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｓｎ，Ｆｅ，Ｃｄ，Ｃｕの群から選択される少なくとも１種類の元素、
Ｂ3+をＭｎ，Ｓｂ，Ａｌ，Ｙｂ，Ｉｎ，Ｆｅ，Ｃｏ，Ｓｃ，Ｙ，Ｓｎの群から選択される少なくとも１種類の元素、
Ｂ5+をＮｂ，Ｓｂ，Ｔａ，Ｂｉの群から選択される少なくとも１種類の元素、
Ｂ6+をＷ，Ｔｅ，Ｒｅの群から選択される少なくとも１種類の元素、
として、
Ｐｂ（Ｂ2+1/3Ｂ5+2/3）Ｏ3、
Ｐｂ（Ｂ3+1/2Ｂ5+1/2）Ｏ3、
Ｐｂ（Ｂ2+1/2Ｂ6+1/2）Ｏ3、
Ｐｂ（Ｂ3+2/3Ｂ6+1/3）Ｏ3、
のいずれか１つの一般式で表される鉛系圧電材料を採用すればよい。
【００４７】
以下、本実施形態の発電デバイスの製造方法について簡単に説明する。
【００４８】
振動子形成基板２０の形成にあたっては、主表面が（００１）面の単結晶ＭｇＯ基板からなる素子形成用基板２０ａの上記一表面側に第１の導電性材料（例えば、Ｐｔなど）からなる下部電極２４ａを例えばスパッタ法により形成する下部電極形工程を行い、続いて、下部電極２４ａ上に導電性酸化物材料（例えば、ＳＲＯなど）からなる上記バッファ層を例えばスパッタ法により成膜するバッファ層形成工程を行い、その後、上記バッファ層上にＰＭＮ−ＰＺＴ薄膜からなる圧電層２４ｂを例えばスパッタ法により形成する圧電層形成工程を行い、その後、絶縁層２５を形成する絶縁層形成工程を行い、続いて、第２の導電性材料（例えば、Ａｌなど）からなる上部電極２４ｃを例えばスパッタ法により形成する上部電極形成工程を行い、その後、素子形成用基板２０を加工して撓み部２２および振動子２３を形成すればよい。ここで、本実施形態では、下部電極形成工程において、（００１）配向のＰｔ薄膜からなる下部電極２４ａを成膜し、バッファ層形成工程において、（１１０）配向のＳＲＯ薄膜からなる上記バッファ層を成膜している。なお、下部電極２４ａおよび上部電極２４ｃの成膜方法は、スパッタ法に限らず、蒸着法などを採用してもよく、上記バッファ層および圧電層２４ｂの成膜方法は、スパッタ法に限らず、例えば、ＭＯＣＶＤ法を採用してもよい。また、上記バッファ層は、圧電層２４ｂの圧電材料の格子定数によっては必ずしも設ける必要はない。
【００４９】
そして、振動子形成基板２０を形成した後は、各カバー基板１０，３０を接合する接合工程を行えばよく、この接合工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うようにすればよい。なお、各カバー基板１０，３０は、フォトリソグラフィ工程、エッチング工程、薄膜形成工程、めっき工程などの周知の工程を適宜適用して形成すればよい。
【００５０】
要するに、本実施形態の発電デバイスの製造方法は、発電部２４の形成にあたっては、素子形成用基板２０ａの上記一表面側に下部電極２４ａを形成する下部電極形成工程と、下部電極２４ａにおける素子形成用基板２０ａ側とは反対側に圧電層２４ｂを形成する圧電層形成工程と、圧電層２４ｂにおける下部電極２４ａ側とは反対側に上部電極２４ｃを形成する上部電極形成工程とを備えている。ここにおいて、圧電層形成工程では、圧電層２４ｂをスパッタ法により成膜するにあたって、素子形成用基板２０ａの温度（基板温度）を５００℃以上の規定温度たる成膜温度（例えば、６００℃）として当該素子形成用基板２０ａの上記一表面側にＰＭＮ−ＰＺＴ薄膜をヘテロエピタキシャル成長させた後、素子形成用基板２０ａを上記成膜温度から所定の冷却速度（例えば、１００℃／ｍｉｎ）で所定温度（例えば、３００℃）まで急速冷却（クエンチ）するようにしている。なお、上述の所定の冷却速度は１００℃／ｍｉｎに限定するものではなく、例えば、５０℃／ｍｉｎ〜１５０℃／ｍｉｎの範囲で適宜設定すればよい。また、所定温度も３００℃に限定するものではなく、例えば、１５０℃〜４５０℃の範囲で適宜設定すればよい。
【００５１】
本実施形態では、ＰＭＮ−ＰＺＴ薄膜からなる圧電層２４ｂをスパッタ法により形成するにあたって、基板ホルダの加熱および冷却が可能なプラナｒｆ−マグネトロンスパッタ装置を用い、広範囲の組成のＰＭＮ−ＰＺＴ薄膜を成膜できるようにカソードターゲットとして粉末カソードを用いており、カソードターゲット組成を１０％ＰｂＯ過剰のＰＭＮ−ＰＺＴにすると、ＰＭＮ−ＰＺＴ薄膜の組成が化学量論的組成（ストイキオメトリー）となる。なお、カソードターゲットのＰＺＴにＭｎ，Ｍｇ，Ｎｉなどのアクセプタ元素を添加しておけば、圧電定数ｅ３１を向上させることが可能である。また、その他のスパッタ条件としては、スパッタガスとして、ＡｒガスとＯ2ガスとの混合ガス（例えば、Ａｒ：Ｏ2＝２０：１）を用い、ＲＦパワーを９０Ｗ、成長速度を１５０〜３００ｎｍ／ｈｒとしたが、これらのスパッタ条件も特に限定するものではない。
【００５２】
図４（ａ）に、組成を０．１０Ｐｂ（Ｍｎ1/3Ｎｂ2/3）Ｏ3−０．９０Ｐｂ（Ｚｒ0.55Ｔｉ0.45）Ｏ3とした実施例のＰＭＮ−ＰＺＴを、成膜温度を６００℃、冷却速度を１００℃／ｍｉｎとして作製したときのＰＭＮ−ＰＺＴ薄膜のＸ線回折スペクトルを示し、同図（ｂ）に、参考例として成膜温度を６００℃、冷却速度を１０℃／ｍｉｎとしたときのＰＭＮ−ＰＺＴ薄膜のＸ線回折スペクトルを示す。図４（ａ），（ｂ）から、冷却速度が１０℃／ｍｉｎの場合（徐冷の場合）には、（００１）配向の他に（１０１）、（１１０）、（１１１）などの配向やパイロクロア（pyrochlore）構造が見られ、ＰＭＮ−ＰＺＴ薄膜の（００１）配向率が９７．８％であるのに対して、冷却速度が１００℃／ｍｉｎの場合には、ＰＭＮ−ＰＺＴ薄膜の（００１）配向率が９９．７％に向上しておりほぼ単結晶とみなせるＰＭＮ−ＰＺＴ薄膜が得られていることが分かる。このような結果が得られたのは、成膜温度から所定温度まで急速冷却することにより、素子形成用基板２０ａの上記一表面側にヘテロエピタキシャル成長されたＰＭＮ−ＰＺＴ薄膜に格子歪や界面層が形成されることが抑制されるためであると考えられる。なお、ＰＭＮ−ＰＺＴ薄膜の格子定数は、バルクと略同じ値が得られており、ＰＭＮ−ＰＺＴ薄膜の格子歪が少ないことを裏付けている。また、この実施例に関して、断面ＳＥＭ観察を行った結果、ＰＭＮ−ＰＺＴ薄膜における上記バッファ層側に界面層やグレインが形成されていないことも確認された。
【００５３】
また、組成を０．１０Ｐｂ（Ｍｎ1/3Ｎｂ2/3）Ｏ3−０．９０Ｐｂ（Ｚｒ0.48Ｔｉ0.52）Ｏ3とした実施例では、図５（ａ）に示すようなヒステリシス特性が得られ、図５（ｂ）に示す参考例のヒステリシス特性に比べて良好なヒステリシス特性が得られた。なお、図５（ａ），（ｂ）の横軸は電界強度〔ｋＶ／ｃｍ〕、縦軸は分極率Ｐ〔μＣ／ｃｍ2〕である。また、上述のＰＭＮ−ＰＺＴ薄膜の圧電定数ｅ３１について評価したところ、モルフォトロピック相境界（Morphotropic Phase Boundary：MPB）の組成比のバルクＰＺＴ（ＰｂＺｒ0.52Ｔｉ0.48Ｏ3）を上回る圧電定数ｅ３１が得られた。
【００５４】
以上説明した本実施形態の発電デバイスでは、圧電層２４ｂが、ＰＺＴとリラクサーペロブスカイトとからなる多成分（３成分）ペロブスカイト構造を有する圧電薄膜からなるので、圧電層２４ｂをＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層２４ｂをＰＺＴ薄膜により構成する場合に比べてより圧電定数ｅ３１を大きくすることが可能となり、発電効率の向上による高出力化を図れ、しかも、圧電層２４ｂをＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできて寄生容量の低減による発電効率の向上を図れる。また、本実施形態の発電デバイスでは、リラクサーペロブスカイトが上記鉛系圧電材料からなるので、圧電層２４ｂを構成する圧電薄膜の圧電定数ｅ３１を大きくすることができるとともに、圧電薄膜の製造が容易になる。
【００５５】
また、上述の発電デバイスの製造方法によれば、素子形成用基板２０ａの上記一表面側に下部電極２４ａを形成する下部電極形成工程と、下部電極２４ａにおける素子形成用基板２０ａ側とは反対側に圧電薄膜（例えば、ＰＭＮ−ＰＺＴ薄膜）からなる圧電層２４ｂを形成する圧電層形成工程と、圧電層２４ｂにおける下部電極２４ａ側とは反対側に上部電極２４ｃを形成する上部電極形成工程とを備え、圧電層形成工程では、素子形成用基板２０ａの温度を５００℃以上の規定温度として当該素子形成用基板２０ａの上記一表面側に上記圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板２０ａを上記規定温度から急速冷却するので、圧電層２４ｂをＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層２４ｂをＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能で発電効率の向上を図れる発電デバイスを提供することが可能となる。また、上述の発電デバイスの製造方法によれば、圧電層形成工程では、上記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜するので、上記圧電薄膜の組成および厚みを高精度に制御することが可能となる。
【００５６】
（実施形態２）
本実施形態の発電デバイスの基本構成は実施形態１と略同じであって、図６に示すように、素子形成用基板２０ａとして、単結晶シリコン基板からなる支持基板１２０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１２０ｂ上に単結晶のシリコン層（活性層）１２０ｃを有するＳＯＩ基板１２０を用いており、素子形成用基板２０ａと下部電極２４ａとの間にＭｇＯ層からなるシード層２４ｓが形成されている点が相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００５７】
しかして、本実施形態の発電デバイスでは、素子形成用基板２０ａと下部電極２４ａとの間にＭｇＯ層からなるシード層２４ｓが形成されているので、下部電極２４ａの格子歪を抑制できるとともに圧電層２４ｂを構成する圧電薄膜の応力を緩和することができる。なお、シード層２４ｓは、ＭｇＯ層に限らず、例えば、ＳＴＯ層により構成してもよい。また、本実施形態の発電デバイスでは、ＳＯＩ基板１２０の絶縁層１２０ｂを撓み部２２の形成時のエッチングストッパ層として利用することで撓み部２２の厚さの高精度化を図れる。
【符号の説明】
【００５８】
１０ ベース基板
２０ 振動子形成基板
２０ａ 素子形成用基板
２１ フレーム部
２２ 撓み部
２３ 振動子
２４ 発電部
２４ａ 下部電極
２４ｂ 圧電層
２４ｃ 上部電極
２４ｓ シード層
【技術分野】
【０００１】
本発明は、振動エネルギを電気エネルギに変換する振動式の発電デバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
従来から、ＭＥＭＳ（micro electro mechanical systems）デバイスの一種として、車の振動や人の動きによる振動などの任意の振動に起因した振動エネルギを電気エネルギに変換する発電デバイスが各所で研究開発されている（例えば、非特許文献１参照）。
【０００３】
ここにおいて、上記非特許文献１に開示された発電デバイスは、図７に示すように、素子形成用基板（ここでは、シリコン基板）２０ａを用いて形成されてフレーム部２１およびフレーム部２１の内側に配置され可撓性の撓み部２２を介して揺動自在に支持された振動子２３を有する振動子形成基板２０と、第１のカバー形成用基板（ここでは、ガラス基板）３０ａを用いて形成され振動子形成基板２０の一表面側（図７の上面側）においてフレーム部２１が固着された第１のカバー基板３０と、第２のカバー形成用基板（ここでは、ガラス基板）１０ａを用いて形成され振動子形成基板２０の他表面側（図７の下面側）においてフレーム部２１が固着された第２のカバー基板１０とを備え、振動子形成基板２０の撓み部２２に、振動子２３の振動に応じて交流電圧を発生する圧電変換部（圧電変換素子）からなる発電部２４’が形成されている。
【０００４】
なお、各カバー基板１０，３０と、振動子形成基板２０の撓み部２２と振動子２３とからなる可動部との間には、当該可動部の変位空間１６，３６が形成されている。
【０００５】
上述の発電部２４’を構成する圧電変換部は、Ｐｔ膜からなる下部電極２４ａ’と、下部電極２４ａ’における撓み部２２側とは反対側に形成されたＡｌＮ薄膜もしくはＰＺＴ（：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）薄膜からなる圧電層２４ｂ’と、圧電層２４ｂ’における下部電極２４ａ’側とは反対側に形成されたＡｌ膜からなる上部電極２４ｃ’とで構成されている。
【０００６】
なお、上記非特許文献１では、発電デバイスの出力を高めるために、圧電層２４ｂ’の材料として、比誘電率が小さく、かつ圧電定数ｅ３１が大きな圧電材料を採用することが提案されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】R. van Schaijk,et al,「Piezoelectric AlN energy harvesters for wireless autonomoustransducer solutions」，IEEE SENSORS 2008 Conference,2008，p.45-48
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記非特許文献１に記載の発電デバイスのように圧電層２４ｂ’がＰＺＴ薄膜により構成されたものにおいても、より一層の高出力化を図るためには、圧電層２４ｂ’の比誘電率を小さくし、かつ圧電定数ｅ３１を大きくして発電効率を向上させる必要がある。
【０００９】
本発明は上記事由に鑑みて為されたものであり、その目的は、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層をＰＺＴ薄膜により構成する場合に比べて、比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能な発電デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１の発明は、素子形成用基板を用いて形成されてフレーム部およびフレーム部の内側に配置され可撓性の撓み部を介して揺動自在に支持された振動子を有する振動子形成基板と、撓み部に形成され振動子の振動に応じて交流電圧を発生する圧電変換部からなる発電部とを備え、発電部は、撓み部の一表面側に形成された下部電極と、下部電極における撓み部側とは反対側に形成された圧電層と、圧電層における下部電極側とは反対側に形成された上部電極とを有し、圧電層が、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜からなることを特徴とする。
【００１１】
この発明によれば、圧電層が、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜からなるので、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能となり、発電効率の向上を図れる。
【００１２】
請求項２の発明は、請求項１の発明において、前記リラクサーペロブスカイトは、
Ｂ2+をＭｇ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｓｎ，Ｆｅ，Ｃｄ，Ｃｕの群から選択される少なくとも１種類の元素、
Ｂ3+をＭｎ，Ｓｂ，Ａｌ，Ｙｂ，Ｉｎ，Ｆｅ，Ｃｏ，Ｓｃ，Ｙ，Ｓｎの群から選択される少なくとも１種類の元素、
Ｂ5+をＮｂ，Ｓｂ，Ｔａ，Ｂｉの群から選択される少なくとも１種類の元素、
Ｂ6+をＷ，Ｔｅ，Ｒｅの群から選択される少なくとも１種類の元素、
として、
Ｐｂ（Ｂ2+1/3Ｂ5+2/3）Ｏ3、
Ｐｂ（Ｂ3+1/2Ｂ5+1/2）Ｏ3、
Ｐｂ（Ｂ2+1/2Ｂ6+1/2）Ｏ3、
Ｐｂ（Ｂ3+2/3Ｂ6+1/3）Ｏ3、
のいずれか１つの一般式で表される鉛系圧電材料からなることを特徴とする。
【００１３】
この発明によれば、前記リラクサーペロブスカイトが鉛系圧電材料からなるので、前記圧電薄膜の圧電定数ｅ３１を高めることができるとともに、前記圧電薄膜の製造が容易になる。
【００１４】
請求項３の発明は、請求項１または請求項２の発明において、前記素子形成用基板が単結晶ＭｇＯ基板もしくは単結晶ＳＴＯ（：ＳｒＴｉＯ3）基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする。
【００１５】
この発明によれば、前記圧電薄膜の格子歪を抑制することが可能となる。
【００１６】
請求項４の発明は、請求項１または請求項２の発明において、前記素子形成用基板がＳＯＩ（Silicon on Insulator）基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする。
【００１７】
この発明によれば、前記圧電薄膜の格子歪を抑制することが可能となる。
【００１８】
請求項５の発明は、請求項４の発明において、前記素子形成用基板と前記下部電極との間にＭｇＯ層もしくはＳＴＯ層からなるシード層が形成されてなることを特徴とする。
【００１９】
この発明によれば、前記下部電極の格子歪を抑制できるとともに前記圧電薄膜の応力を緩和することができる。
【００２０】
請求項６の発明は、請求項３ないし請求項５の発明において、前記バッファ層がＳＲＯ（ＳｒＲｕＯ3）により形成されてなることを特徴とする。
【００２１】
この発明によれば、前記圧電薄膜の格子歪を抑制できる。
【００２２】
請求項７の発明は、請求項１ないし請求項６のいずれか１項に記載の発電デバイスの製造方法であって、発電部の形成にあたっては、素子形成用基板の一表面側に下部電極を形成する下部電極形成工程と、下部電極における素子形成用基板側とは反対側に圧電層を形成する圧電層形成工程と、圧電層における下部電極側とは反対側に上部電極を形成する上部電極形成工程とを備え、圧電層形成工程では、素子形成用基板の温度を５００℃以上の規定温度として当該素子形成用基板の前記一表面側に圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板を前記規定温度から急速冷却することを特徴とする。
【００２３】
この発明によれば、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能で発電効率の向上を図れる発電デバイスを提供することが可能となる。
【００２４】
請求項８の発明は、請求項７の発明において、前記圧電層形成工程では、前記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜することを特徴とする。
【００２５】
この発明によれば、前記圧電層形成工程では、前記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜するので、前記圧電薄膜の組成および厚みを高精度に制御することが可能となる。
【発明の効果】
【００２６】
請求項１の発明では、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能となり発電効率の向上を図れるという効果がある。
【００２７】
請求項７の発明では、圧電層をＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき、かつ圧電層をＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能で発電効率の向上を図れる発電デバイスを提供することができるという効果がある。
【図面の簡単な説明】
【００２８】
【図１】実施形態１の発電デバイスの概略分解斜視図である。
【図２】同上の発電デバイスにおける振動子形成基板の概略平面図である。
【図３】同上の発電デバイスの要部の概略分解断面図である。
【図４】同上の発電デバイスに用いるＰＭＮ（:Ｐｂ（Ｍｎ，Ｎｂ）Ｏ3）−ＰＺＴ薄膜のＸ線回折図である。
【図５】同上の発電デバイスの特性説明図である。
【図６】実施形態２の発電デバイスの要部の概略分解断面図である。
【図７】従来例を示す発電デバイスの概略断面図である。
【発明を実施するための形態】
【００２９】
（実施形態１）
以下、本実施形態の発電デバイスについて図１〜図３を参照しながら説明する。
【００３０】
本実施形態の発電デバイスは、素子形成用基板２０ａを用いて形成されてフレーム部２１およびフレーム部２１の内側に配置され可撓性の撓み部２２を介して揺動自在に支持された振動子２３を有する振動子形成基板２０と、第１のカバー形成用基板３０ａを用いて形成され振動子形成基板２０の一表面側（図３の上面側）においてフレーム部２１が固着された第１のカバー基板３０と、第２のカバー形成用基板１０ａを用いて形成され振動子形成基板２０の他表面側（図３の下面側）においてフレーム部２１が固着された第２のカバー基板１０とを備え、振動子形成基板２０の撓み部２２に、振動子２３の振動に応じて交流電圧を発生する圧電変換部（圧電変換素子）からなる発電部２４が形成されている。
【００３１】
上述の発電部２４を構成する圧電変換部は、下部電極２４ａと、下部電極２４ａにおける撓み部２２側とは反対側に形成された圧電層２４ｂと、圧電層２４ｂにおける下部電極２４ａ側とは反対側に形成された上部電極２４ｃとで構成されている。
【００３２】
また、振動子形成基板２０の上記一表面側には、下部電極２４ａおよび上部電極２４ｃそれぞれに金属配線２６ａ，２６ｃを介して電気的に接続されたパッド２７ａ，２７ｂが、フレーム部２１に対応する部位で形成されている。ここにおいて、発電部２４は、下部電極２４ａの平面サイズが最も大きく、２番目に圧電層２４ｂの平面サイズが大きく、上部電極２４ｃの平面サイズが最も小さくなるように設計してあり、更に、圧電層２４ｂにおいて下部電極２４ａおよび上部電極２４ｃそれぞれと接する圧電変換領域のフレーム部２１側の端が、フレーム部２１と撓み部２２との境界に略一致するように設計してある。
【００３３】
また、振動子形成基板２０の上記一表面側には、上部電極２４ｃに電気的に接続される金属配線２６ｃと下部電極２４ａとの短絡防止用の絶縁層２５が、下部電極２４ａおよび圧電層２４ｂそれぞれにおけるフレーム部２１側の端部を覆う形で形成されている。なお、絶縁層２５は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、シリコン窒化膜により構成してもよい。また、振動子形成基板２０の上記他表面側には、シリコン酸化膜２９が形成されている。
【００３４】
また、第１のカバー基板３０は、第１のカバー形成用基板３０ａとして第１のシリコン基板を用いており、第１のカバー形成用基板３０ａにおける振動子形成基板２０側の一表面に、撓み部２２と振動子２３とからなる可動部の変位空間を振動子形成基板２０との間に形成するための凹所３０ｂが形成されている。
【００３５】
また、第１のカバー基板３０は、第１のカバー形成用基板３０ａの他表面側に、発電部２４で発生した交流電圧を外部へ供給するための出力用電極３５，３５が形成されており、各出力用電極３５，３５が、第１のカバー形成用基板３０ａの上記一表面側に形成された連絡用電極３４，３４と、第１のカバー形成用基板３０ａの厚み方向に貫設された貫通孔配線３３，３３を介して電気的に接続されている。ここで、第１のカバー基板３０は、各連絡用電極３４，３４が振動子形成基板２０のパッド２７ａ，２７ｃと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極３５，３５および各連絡用電極３４，３４をＴｉ膜とＡｕ膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線３３，３３の材料としてはＣｕを採用しているが、これに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
【００３６】
本実施形態では、第１のカバー形成用基板３０ａとして第１のシリコン基板を用いているので、第１のカバー基板３０は、２つの出力用電極３５，３５同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜３２が、第１のカバー形成用基板３０ａの上記一表面側および上記他表面側と、貫通孔配線３３，３３が内側に形成された貫通孔３１の内周面とに跨って形成されている。なお、第１のカバー形成用基板３０ａとしてガラス基板のような絶縁性基板を用いる場合には、このような絶縁膜３２は設ける必要はない。
【００３７】
また、第２のカバー基板１０は、第２のカバー形成用基板１０ａとして第２のシリコン基板を用いており、第２のカバー形成用基板１０ａにおける振動子形成基板２０側の一表面に、撓み部２２と振動子２３とからなる可動部の変位空間を振動子形成基板２０との間に形成するための凹所１０ｂが形成されている。なお、第２のカバー形成用基板１０ａとしても、ガラス基板のような絶縁性基板を用いてもよい。
【００３８】
また、上述の振動子形成基板２０の上記一表面側には、第１のカバー基板３０と接合するための第１の接合用金属層２８が形成されており、第１のカバー基板３０には、第１の接合用金属層２８に接合される第２の接合用金属層（図示せず）が形成されている。ここで、第１の接合用金属層２８の材料としては、パッド２７ｃと同じ材料を採用しており、第１の接合用金属層２８は、素子形成用基板２０の上記一表面上でパッド２７と同じ厚さに形成されている。
【００３９】
振動子形成基板２０とカバー基板１０，３０とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、陽極接合法や、エポキシ樹脂などを用いた樹脂接合法などにより接合してもよい。なお、本実施形態の発電デバイスは、ＭＥＭＳデバイスの製造技術などを利用して形成されている。
【００４０】
以上説明した本実施形態の発電デバイスでは、発電部２４が下部電極２４ａと圧電層２４ｂと上部電極２４ｃとで構成される圧電変換部により構成されているから、振動子２３の振動によって発電部２４の圧電層２４ｂが応力を受け上部電極２４ｃと下部電極２４ａとに電荷の偏りが発生し、発電部２４において交流電圧が発生する。
【００４１】
ところで、本実施形態の発電デバイスは、圧電層２４ｂの圧電材料として、ＰＭＮ−ＰＺＴを採用しており、（００１）配向のＰＭＮ−ＰＺＴ薄膜からなる圧電薄膜が得られるように、素子形成用基板２０ａとして、振動子形成基板２０の上記一表面側となる主表面が（００１）面の単結晶ＭｇＯ基板を用いているが、素子形成用基板２０ａとしては、主表面が（００１）面の単結晶ＭｇＯ基板に限らず、例えば、主表面が（００１）面の単結晶ＳＴＯ基板や、主表面が（１００）面の単結晶シリコン基板などを用いてもよい。また、ＰＭＮ−ＰＺＴ薄膜は、単結晶膜もしくは単一配向膜であればよく、配向は（００１）配向に限らず、例えば、（１１１）配向でもよい。また、本実施形態の発電デバイスでは、下部電極２４ａと圧電層２４ｂとの間に圧電層２４ｂの結晶配向を制御するためのバッファ層（図示せず）が形成されており、圧電層２４ｂの結晶配向を単一配向に制御することができるとともに、圧電層２４ｂの格子歪を抑制できる。なお、上記バッファ層の材料としては、導電性酸化物材料の一種であるＳＲＯを採用している。
【００４２】
本実施形態では、下部電極２４ａの材料としてＰｔ、上部電極２４ｃの材料としてＡｌを採用しているが、これらの材料は特に限定するものではなく、下部電極２４ａの材料としては、例えば、Ｉｒを採用してもよく、上部電極２４ｂの材料としては、例えば、Ｍｏ，Ｐｔ，Ａｕなどを採用してもよい。
【００４３】
なお、本実施形態の発電デバイスでは、下部電極２４ａの厚みを１００ｎｍ、上記バッファ層の厚みを３０ｎｍ、圧電層２４ｂの厚みを６００ｎｍ、上部電極２４ｃの厚みを１００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。
【００４４】
また、圧電層２４ｂは、（００１）配向のＰＭＮ−ＰＺＴ薄膜からなる圧電薄膜により構成されている。ここにおいて、ＰＭＮ−ＰＺＴの組成は、ｘ（Ｐｂ（Ｍｎ1/3Ｎｂ2/3）Ｏ3）−（１−ｘ）（Ｐｂ（ＺｒyＴｉ1-y）Ｏ3）なる化学式で表され、本実施形態では、ｘ＝０．０６、ｙ＝０．５２としてあるが、これらの値は一例であって特に限定するものではなく、ｘ＝０のＰＺＴ薄膜の場合に比べて比誘電率が小さく、かつ圧電定数ｅ３１がＡｌＮ薄膜やＰＺＴ薄膜より大きい組成であればよく、０＜ｘ＜０．２０、かつ、０．４＜ｙ＜０．６、好ましくは、０．０５＜ｘ＜０．１２、かつ、０．４５＜ｙ＜０．５６の範囲で設定すればよい。下記表１にｘ，ｙの上記条件を満足する組成で作製した実施例および比較例について、比誘電率、圧電定数ｅ３１および発電指数を示す。なお、比誘電率をε、発電指数をＰとすると、Ｐ∝ｅ３１2／εの関係が成り立ち、発電指数Ｐが大きいほど発電効率が大きくなる。
【００４５】
【表１】
【００４６】
また、本実施形態では、上述のリラクサーペロブスカイトとして、ＰＭＮを採用しているが、リラクサーペロブスカイトはＰＭＮに限らず、
Ｂ2+をＭｇ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｓｎ，Ｆｅ，Ｃｄ，Ｃｕの群から選択される少なくとも１種類の元素、
Ｂ3+をＭｎ，Ｓｂ，Ａｌ，Ｙｂ，Ｉｎ，Ｆｅ，Ｃｏ，Ｓｃ，Ｙ，Ｓｎの群から選択される少なくとも１種類の元素、
Ｂ5+をＮｂ，Ｓｂ，Ｔａ，Ｂｉの群から選択される少なくとも１種類の元素、
Ｂ6+をＷ，Ｔｅ，Ｒｅの群から選択される少なくとも１種類の元素、
として、
Ｐｂ（Ｂ2+1/3Ｂ5+2/3）Ｏ3、
Ｐｂ（Ｂ3+1/2Ｂ5+1/2）Ｏ3、
Ｐｂ（Ｂ2+1/2Ｂ6+1/2）Ｏ3、
Ｐｂ（Ｂ3+2/3Ｂ6+1/3）Ｏ3、
のいずれか１つの一般式で表される鉛系圧電材料を採用すればよい。
【００４７】
以下、本実施形態の発電デバイスの製造方法について簡単に説明する。
【００４８】
振動子形成基板２０の形成にあたっては、主表面が（００１）面の単結晶ＭｇＯ基板からなる素子形成用基板２０ａの上記一表面側に第１の導電性材料（例えば、Ｐｔなど）からなる下部電極２４ａを例えばスパッタ法により形成する下部電極形工程を行い、続いて、下部電極２４ａ上に導電性酸化物材料（例えば、ＳＲＯなど）からなる上記バッファ層を例えばスパッタ法により成膜するバッファ層形成工程を行い、その後、上記バッファ層上にＰＭＮ−ＰＺＴ薄膜からなる圧電層２４ｂを例えばスパッタ法により形成する圧電層形成工程を行い、その後、絶縁層２５を形成する絶縁層形成工程を行い、続いて、第２の導電性材料（例えば、Ａｌなど）からなる上部電極２４ｃを例えばスパッタ法により形成する上部電極形成工程を行い、その後、素子形成用基板２０を加工して撓み部２２および振動子２３を形成すればよい。ここで、本実施形態では、下部電極形成工程において、（００１）配向のＰｔ薄膜からなる下部電極２４ａを成膜し、バッファ層形成工程において、（１１０）配向のＳＲＯ薄膜からなる上記バッファ層を成膜している。なお、下部電極２４ａおよび上部電極２４ｃの成膜方法は、スパッタ法に限らず、蒸着法などを採用してもよく、上記バッファ層および圧電層２４ｂの成膜方法は、スパッタ法に限らず、例えば、ＭＯＣＶＤ法を採用してもよい。また、上記バッファ層は、圧電層２４ｂの圧電材料の格子定数によっては必ずしも設ける必要はない。
【００４９】
そして、振動子形成基板２０を形成した後は、各カバー基板１０，３０を接合する接合工程を行えばよく、この接合工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うようにすればよい。なお、各カバー基板１０，３０は、フォトリソグラフィ工程、エッチング工程、薄膜形成工程、めっき工程などの周知の工程を適宜適用して形成すればよい。
【００５０】
要するに、本実施形態の発電デバイスの製造方法は、発電部２４の形成にあたっては、素子形成用基板２０ａの上記一表面側に下部電極２４ａを形成する下部電極形成工程と、下部電極２４ａにおける素子形成用基板２０ａ側とは反対側に圧電層２４ｂを形成する圧電層形成工程と、圧電層２４ｂにおける下部電極２４ａ側とは反対側に上部電極２４ｃを形成する上部電極形成工程とを備えている。ここにおいて、圧電層形成工程では、圧電層２４ｂをスパッタ法により成膜するにあたって、素子形成用基板２０ａの温度（基板温度）を５００℃以上の規定温度たる成膜温度（例えば、６００℃）として当該素子形成用基板２０ａの上記一表面側にＰＭＮ−ＰＺＴ薄膜をヘテロエピタキシャル成長させた後、素子形成用基板２０ａを上記成膜温度から所定の冷却速度（例えば、１００℃／ｍｉｎ）で所定温度（例えば、３００℃）まで急速冷却（クエンチ）するようにしている。なお、上述の所定の冷却速度は１００℃／ｍｉｎに限定するものではなく、例えば、５０℃／ｍｉｎ〜１５０℃／ｍｉｎの範囲で適宜設定すればよい。また、所定温度も３００℃に限定するものではなく、例えば、１５０℃〜４５０℃の範囲で適宜設定すればよい。
【００５１】
本実施形態では、ＰＭＮ−ＰＺＴ薄膜からなる圧電層２４ｂをスパッタ法により形成するにあたって、基板ホルダの加熱および冷却が可能なプラナｒｆ−マグネトロンスパッタ装置を用い、広範囲の組成のＰＭＮ−ＰＺＴ薄膜を成膜できるようにカソードターゲットとして粉末カソードを用いており、カソードターゲット組成を１０％ＰｂＯ過剰のＰＭＮ−ＰＺＴにすると、ＰＭＮ−ＰＺＴ薄膜の組成が化学量論的組成（ストイキオメトリー）となる。なお、カソードターゲットのＰＺＴにＭｎ，Ｍｇ，Ｎｉなどのアクセプタ元素を添加しておけば、圧電定数ｅ３１を向上させることが可能である。また、その他のスパッタ条件としては、スパッタガスとして、ＡｒガスとＯ2ガスとの混合ガス（例えば、Ａｒ：Ｏ2＝２０：１）を用い、ＲＦパワーを９０Ｗ、成長速度を１５０〜３００ｎｍ／ｈｒとしたが、これらのスパッタ条件も特に限定するものではない。
【００５２】
図４（ａ）に、組成を０．１０Ｐｂ（Ｍｎ1/3Ｎｂ2/3）Ｏ3−０．９０Ｐｂ（Ｚｒ0.55Ｔｉ0.45）Ｏ3とした実施例のＰＭＮ−ＰＺＴを、成膜温度を６００℃、冷却速度を１００℃／ｍｉｎとして作製したときのＰＭＮ−ＰＺＴ薄膜のＸ線回折スペクトルを示し、同図（ｂ）に、参考例として成膜温度を６００℃、冷却速度を１０℃／ｍｉｎとしたときのＰＭＮ−ＰＺＴ薄膜のＸ線回折スペクトルを示す。図４（ａ），（ｂ）から、冷却速度が１０℃／ｍｉｎの場合（徐冷の場合）には、（００１）配向の他に（１０１）、（１１０）、（１１１）などの配向やパイロクロア（pyrochlore）構造が見られ、ＰＭＮ−ＰＺＴ薄膜の（００１）配向率が９７．８％であるのに対して、冷却速度が１００℃／ｍｉｎの場合には、ＰＭＮ−ＰＺＴ薄膜の（００１）配向率が９９．７％に向上しておりほぼ単結晶とみなせるＰＭＮ−ＰＺＴ薄膜が得られていることが分かる。このような結果が得られたのは、成膜温度から所定温度まで急速冷却することにより、素子形成用基板２０ａの上記一表面側にヘテロエピタキシャル成長されたＰＭＮ−ＰＺＴ薄膜に格子歪や界面層が形成されることが抑制されるためであると考えられる。なお、ＰＭＮ−ＰＺＴ薄膜の格子定数は、バルクと略同じ値が得られており、ＰＭＮ−ＰＺＴ薄膜の格子歪が少ないことを裏付けている。また、この実施例に関して、断面ＳＥＭ観察を行った結果、ＰＭＮ−ＰＺＴ薄膜における上記バッファ層側に界面層やグレインが形成されていないことも確認された。
【００５３】
また、組成を０．１０Ｐｂ（Ｍｎ1/3Ｎｂ2/3）Ｏ3−０．９０Ｐｂ（Ｚｒ0.48Ｔｉ0.52）Ｏ3とした実施例では、図５（ａ）に示すようなヒステリシス特性が得られ、図５（ｂ）に示す参考例のヒステリシス特性に比べて良好なヒステリシス特性が得られた。なお、図５（ａ），（ｂ）の横軸は電界強度〔ｋＶ／ｃｍ〕、縦軸は分極率Ｐ〔μＣ／ｃｍ2〕である。また、上述のＰＭＮ−ＰＺＴ薄膜の圧電定数ｅ３１について評価したところ、モルフォトロピック相境界（Morphotropic Phase Boundary：MPB）の組成比のバルクＰＺＴ（ＰｂＺｒ0.52Ｔｉ0.48Ｏ3）を上回る圧電定数ｅ３１が得られた。
【００５４】
以上説明した本実施形態の発電デバイスでは、圧電層２４ｂが、ＰＺＴとリラクサーペロブスカイトとからなる多成分（３成分）ペロブスカイト構造を有する圧電薄膜からなるので、圧電層２４ｂをＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層２４ｂをＰＺＴ薄膜により構成する場合に比べてより圧電定数ｅ３１を大きくすることが可能となり、発電効率の向上による高出力化を図れ、しかも、圧電層２４ｂをＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできて寄生容量の低減による発電効率の向上を図れる。また、本実施形態の発電デバイスでは、リラクサーペロブスカイトが上記鉛系圧電材料からなるので、圧電層２４ｂを構成する圧電薄膜の圧電定数ｅ３１を大きくすることができるとともに、圧電薄膜の製造が容易になる。
【００５５】
また、上述の発電デバイスの製造方法によれば、素子形成用基板２０ａの上記一表面側に下部電極２４ａを形成する下部電極形成工程と、下部電極２４ａにおける素子形成用基板２０ａ側とは反対側に圧電薄膜（例えば、ＰＭＮ−ＰＺＴ薄膜）からなる圧電層２４ｂを形成する圧電層形成工程と、圧電層２４ｂにおける下部電極２４ａ側とは反対側に上部電極２４ｃを形成する上部電極形成工程とを備え、圧電層形成工程では、素子形成用基板２０ａの温度を５００℃以上の規定温度として当該素子形成用基板２０ａの上記一表面側に上記圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板２０ａを上記規定温度から急速冷却するので、圧電層２４ｂをＡｌＮ薄膜により構成する場合に比べて圧電定数ｅ３１を大きくでき且つ圧電層２４ｂをＰＺＴ薄膜により構成する場合に比べて比誘電率を小さくできるとともに、より圧電定数ｅ３１を大きくすることが可能で発電効率の向上を図れる発電デバイスを提供することが可能となる。また、上述の発電デバイスの製造方法によれば、圧電層形成工程では、上記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜するので、上記圧電薄膜の組成および厚みを高精度に制御することが可能となる。
【００５６】
（実施形態２）
本実施形態の発電デバイスの基本構成は実施形態１と略同じであって、図６に示すように、素子形成用基板２０ａとして、単結晶シリコン基板からなる支持基板１２０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１２０ｂ上に単結晶のシリコン層（活性層）１２０ｃを有するＳＯＩ基板１２０を用いており、素子形成用基板２０ａと下部電極２４ａとの間にＭｇＯ層からなるシード層２４ｓが形成されている点が相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００５７】
しかして、本実施形態の発電デバイスでは、素子形成用基板２０ａと下部電極２４ａとの間にＭｇＯ層からなるシード層２４ｓが形成されているので、下部電極２４ａの格子歪を抑制できるとともに圧電層２４ｂを構成する圧電薄膜の応力を緩和することができる。なお、シード層２４ｓは、ＭｇＯ層に限らず、例えば、ＳＴＯ層により構成してもよい。また、本実施形態の発電デバイスでは、ＳＯＩ基板１２０の絶縁層１２０ｂを撓み部２２の形成時のエッチングストッパ層として利用することで撓み部２２の厚さの高精度化を図れる。
【符号の説明】
【００５８】
１０ ベース基板
２０ 振動子形成基板
２０ａ 素子形成用基板
２１ フレーム部
２２ 撓み部
２３ 振動子
２４ 発電部
２４ａ 下部電極
２４ｂ 圧電層
２４ｃ 上部電極
２４ｓ シード層
【特許請求の範囲】
【請求項１】
素子形成用基板を用いて形成されてフレーム部およびフレーム部の内側に配置され可撓性の撓み部を介して揺動自在に支持された振動子を有する振動子形成基板と、撓み部に形成され振動子の振動に応じて交流電圧を発生する圧電変換部からなる発電部とを備え、発電部は、撓み部の一表面側に形成された下部電極と、下部電極における撓み部側とは反対側に形成された圧電層と、圧電層における下部電極側とは反対側に形成された上部電極とを有し、圧電層が、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜からなることを特徴とする発電デバイス。
【請求項２】
前記リラクサーペロブスカイトは、
Ｂ2+をＭｇ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｓｎ，Ｆｅ，Ｃｄ，Ｃｕの群から選択される少なくとも１種類の元素、
Ｂ3+をＭｎ，Ｓｂ，Ａｌ，Ｙｂ，Ｉｎ，Ｆｅ，Ｃｏ，Ｓｃ，Ｙ，Ｓｎの群から選択される少なくとも１種類の元素、
Ｂ5+をＮｂ，Ｓｂ，Ｔａ，Ｂｉの群から選択される少なくとも１種類の元素、
Ｂ6+をＷ，Ｔｅ，Ｒｅの群から選択される少なくとも１種類の元素、
として、
Ｐｂ（Ｂ2+1/3Ｂ5+2/3）Ｏ3、
Ｐｂ（Ｂ3+1/2Ｂ5+1/2）Ｏ3、
Ｐｂ（Ｂ2+1/2Ｂ6+1/2）Ｏ3、
Ｐｂ（Ｂ3+2/3Ｂ6+1/3）Ｏ3、
のいずれか１つの一般式で表される鉛系圧電材料からなることを特徴とする請求項１記載の発電デバイス。
【請求項３】
前記素子形成用基板が単結晶ＭｇＯ基板もしくは単結晶ＳＴＯ基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする請求項１または請求項２記載の発電デバイス。
【請求項４】
前記素子形成用基板がＳＯＩ基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする請求項１または請求項２記載の発電デバイス。
【請求項５】
前記素子形成用基板と前記下部電極との間にＭｇＯ層もしくはＳＴＯ層からなるシード層が形成されてなることを特徴とする請求項４記載の発電デバイス。
【請求項６】
前記バッファ層がＳＲＯにより形成されてなることを特徴とする請求項３ないし請求項５のいずれか１項に記載の発電デバイス。
【請求項７】
請求項１ないし請求項６のいずれか１項に記載の発電デバイスの製造方法であって、発電部の形成にあたっては、素子形成用基板の一表面側に下部電極を形成する下部電極形成工程と、下部電極における素子形成用基板側とは反対側に圧電層を形成する圧電層形成工程と、圧電層における下部電極側とは反対側に上部電極を形成する上部電極形成工程とを備え、圧電層形成工程では、素子形成用基板の温度を５００℃以上の規定温度として当該素子形成用基板の前記一表面側に圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板を前記規定温度から急速冷却することを特徴とする発電デバイスの製造方法。
【請求項８】
前記圧電層形成工程では、前記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜することを特徴とする請求項７記載の発電デバイスの製造方法。
【請求項１】
素子形成用基板を用いて形成されてフレーム部およびフレーム部の内側に配置され可撓性の撓み部を介して揺動自在に支持された振動子を有する振動子形成基板と、撓み部に形成され振動子の振動に応じて交流電圧を発生する圧電変換部からなる発電部とを備え、発電部は、撓み部の一表面側に形成された下部電極と、下部電極における撓み部側とは反対側に形成された圧電層と、圧電層における下部電極側とは反対側に形成された上部電極とを有し、圧電層が、ＰＺＴとリラクサーペロブスカイトとからなる多成分ペロブスカイト構造を有する圧電薄膜からなることを特徴とする発電デバイス。
【請求項２】
前記リラクサーペロブスカイトは、
Ｂ2+をＭｇ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｓｎ，Ｆｅ，Ｃｄ，Ｃｕの群から選択される少なくとも１種類の元素、
Ｂ3+をＭｎ，Ｓｂ，Ａｌ，Ｙｂ，Ｉｎ，Ｆｅ，Ｃｏ，Ｓｃ，Ｙ，Ｓｎの群から選択される少なくとも１種類の元素、
Ｂ5+をＮｂ，Ｓｂ，Ｔａ，Ｂｉの群から選択される少なくとも１種類の元素、
Ｂ6+をＷ，Ｔｅ，Ｒｅの群から選択される少なくとも１種類の元素、
として、
Ｐｂ（Ｂ2+1/3Ｂ5+2/3）Ｏ3、
Ｐｂ（Ｂ3+1/2Ｂ5+1/2）Ｏ3、
Ｐｂ（Ｂ2+1/2Ｂ6+1/2）Ｏ3、
Ｐｂ（Ｂ3+2/3Ｂ6+1/3）Ｏ3、
のいずれか１つの一般式で表される鉛系圧電材料からなることを特徴とする請求項１記載の発電デバイス。
【請求項３】
前記素子形成用基板が単結晶ＭｇＯ基板もしくは単結晶ＳＴＯ基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする請求項１または請求項２記載の発電デバイス。
【請求項４】
前記素子形成用基板がＳＯＩ基板からなり、前記下部電極がＰｔもしくはＩｒにより形成され、前記下部電極と前記圧電薄膜との間にバッファ層が形成されてなることを特徴とする請求項１または請求項２記載の発電デバイス。
【請求項５】
前記素子形成用基板と前記下部電極との間にＭｇＯ層もしくはＳＴＯ層からなるシード層が形成されてなることを特徴とする請求項４記載の発電デバイス。
【請求項６】
前記バッファ層がＳＲＯにより形成されてなることを特徴とする請求項３ないし請求項５のいずれか１項に記載の発電デバイス。
【請求項７】
請求項１ないし請求項６のいずれか１項に記載の発電デバイスの製造方法であって、発電部の形成にあたっては、素子形成用基板の一表面側に下部電極を形成する下部電極形成工程と、下部電極における素子形成用基板側とは反対側に圧電層を形成する圧電層形成工程と、圧電層における下部電極側とは反対側に上部電極を形成する上部電極形成工程とを備え、圧電層形成工程では、素子形成用基板の温度を５００℃以上の規定温度として当該素子形成用基板の前記一表面側に圧電薄膜をヘテロエピタキシャル成長させた後、素子形成用基板を前記規定温度から急速冷却することを特徴とする発電デバイスの製造方法。
【請求項８】
前記圧電層形成工程では、前記圧電薄膜をスパッタ法もしくはＭＯＣＶＤ法により成膜することを特徴とする請求項７記載の発電デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２９２７４（Ｐ２０１１−２９２７４Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７１４１３（Ｐ２００９−１７１４１３）
【出願日】平成２１年７月２２日（２００９．７．２２）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２２日（２００９．７．２２）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]