表示装置
【課題】画素がデルタ配列している表示装置において、走査線と映像信号線とが平行配列することによって配線間容量が増加することによる表示むらを解消する。
【解決手段】画素のＡ行とＢ行が交互に縦方向に配列している。走査線はＡ行の画素とＢ行の画素の間を横方向に延在している。Ａ行においては、映像信号線５は画素と画素の間に縦方向に延在している。Ｂ行においては、映像信号線５は画素内を縦方向に縦断している。この配置では、走査線と映像信号線５が平行して延在する部分が存在しないので、走査線と映像信号線５との配線間容量の増大を防止することが出来る。これによって配線間容量に起因する表示むらを防止することが出来る。
【解決手段】画素のＡ行とＢ行が交互に縦方向に配列している。走査線はＡ行の画素とＢ行の画素の間を横方向に延在している。Ａ行においては、映像信号線５は画素と画素の間に縦方向に延在している。Ｂ行においては、映像信号線５は画素内を縦方向に縦断している。この配置では、走査線と映像信号線５が平行して延在する部分が存在しないので、走査線と映像信号線５との配線間容量の増大を防止することが出来る。これによって配線間容量に起因する表示むらを防止することが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示むらの少ない表示画面と高輝度を両立することを特徴とする表示装置に関するものである。
【背景技術】
【０００２】
画素スイッチング素子にて階調表示を得る画素を２次元面内に縦横に配列したアクティブマトリックスの液晶表示装置及び有機EL表示装置においては、画素の周辺部に配置された走査線と映像信号線の配線間容量結合に起因する走査信号及び映像信号遅延に起因する表示むらが発生した。
【０００３】
画素の配置によっては、映像信号線あるいは、走査線が直線状になるとは限らない。例えば画素がデルタ配列である表示装置においては、走査線と映像信号線が部分的に平行配置する構造となる。このような構造の場合、走査線と映像信号線の配線間容量結合に起因する走査信号及び映像信号遅延に起因する表示むらが悪化する傾向があった。
【０００４】
表示むらに関連する技術として、「特許文献１」には、縦ライン反転駆動における筋むらの発生を防止する技術が記載されている。
【０００５】
「特許文献２」には、液晶表示装置において、第１の薄膜トランジスタ（ＴＦＴ）が配置された領域の走査線と第２の薄膜トランジスタ（ＴＦＴ）が配置された領域の走査線の幅が異なる場合、ＴＦＴのソース電極と走査線とが重なる面積を同等とすることによって表示むらを対策する構成が記載されている。
【０００６】
「特許文献３」にはデルタ配置の画素構造において、映像信号線の両側に画素を配置する場合の問題点について記載されている。すなわち、所定の色の画素に対して、奇数行と偶数行とで、隣に配置される画素が異なるために、奇数行と偶数行との間で輝度むらが生ずるが、これを映像信号電圧を補正することによって対策する構成が記載されている。
【０００７】
「特許文献４」には、１本の映像信号線を左右に配置された画素で共通に使用する構成において、画素間の寄生容量がひとつおきに異なることによる表示むらを対策する構成が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２２９８５７号公報
【特許文献２】特開２００８−１７５９８２号公報
【特許文献３】特開２００９−１１６２０３号公報
【特許文献４】特開２００９−８０４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本明細書では、輝度階調表示領域とは、画素において、光源からの入射光を透過、或いは自発光することによって、画像を形成する領域をいい、輝度階調表示領域周辺部とは、画素における、輝度諧調表示領域の周辺で、光源からの入射光を透過しない、或いは自発光しない部分をいう。
輝度階調表示領域周辺部にはたとえば、映像信号線、走査線等が配置される。
【００１０】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列するデルタ配置になる場合、従来の構成では、映像信号線は、輝度諧調表示領域をさけ、輝度諧調表示領域周辺部を延在しているので、映像信号線が走査線と平行配置して延在する部分が生じる。走査線と映像信号線とが平行配置すると、走査線と映像信号線との容量が増加し、輝度むらの原因となる。
【００１１】
本発明の第一の課題は、画素をデルタ配置とした場合に走査線と映像信号線との容量の増加を防止し、これに起因する輝度むらを防止することである。
【００１２】
更に、本発明の第二の課題は、前述の画素をデルタ配列とした場合、或いは画素をデルタ配列ではない配列した場合でも課題となる、輝度を向上させることである。
【００１３】
本明細書におけるデルタ配置とは、特定の行における画素と特定の行の次の画素とが１/２ピッチずれる場合のみでなく、ずれが１/２以下でゼロよりも大きい場合にもデルタ配置と称する。
【００１４】
なお、特許文献１〜５には、上記のような課題は記載されておらず、当然上記のような課題を解決する構成の記載も無い。
【課題を解決するための手段】
【００１５】
本発明は以上に述べたような課題を解決するものであり、具体的な手段は次のとおりである。
【００１６】
（１）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在していることを特徴とする表示装置。
【００１７】
（２）前記映像信号線層は複数の層から構成されており、前記映像信号線の表面層の反射率は、前記表面層の下の層の反射率よりも小さいことを特徴とする、（１）に記載の表示装置。
【００１８】
（３）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴上側が大きく下側が小さい形状であって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【００１９】
（４）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴は上側が大きく下側が小さい形状あって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【００２０】
（５）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【００２１】
（６）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【００２２】
（７）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【００２３】
（８）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【００２４】
（９）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と前記画素に対応して色着色層が形成された第２の基板と前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が配置されており、前記第１の基板の前記映像信号線に対応する部分における前記第２の基板の前記色着色層の厚さは、他の部分の色着層の厚さよりも大きいことを特徴とする液晶表示装置。
【００２５】
（１０）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と前記画素に対応して色着色層が形成された第２の基板と前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、前記第２の行における前記画素における輝度階調表示時の前記液晶の配向方向は、前記映像信号線をはさんで、逆方向であることを特徴とする液晶表示装置。
【発明の効果】
【００２６】
画素をデルタ配列とした場合に、映像信号線と走査線とが平行配置部分を無くすことが出来るので、配線間容量を小さくすることが出来、配線間容量に起因する表示むらを抑制することが出来る。
【００２７】
画素中のソース電極と画素電極の接続穴が、映像信号線と積層する位置に配置されて、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【００２８】
画素中のドレイン電極は、映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極を配置して、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【００２９】
画素中のドレイン電極は、映像信号線であることによって、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【００３０】
画素をデルタ配列とした場合に、輝度階調表示時の液晶の配向方向は、記映像信号線をはさんで、逆方向であるので、画面の視野角特性改善のための、液晶配向方向変更境界を画素の前記の映像信号線とは異なる位置に配置することが不要となり、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【図面の簡単な説明】
【００３１】
【図１】表示装置の簡略平面図である。
【図２】実施例１の画素配置と映像信号線の構成を示す平面図である。
【図３】実施例２による画素部の平面図である。
【図４】実施例２による液晶表示パネルの断面図である。
【図５】実施例３による画素部の平面図である。
【図６】実施例３による液晶表示パネルの断面図である。
【図７】実施例４による液晶表示パネルの断面図である。
【図８】実施例５において、電圧を印加していな場合の液晶の配向状態を示す液晶表示パネルの断面図である。
【図９】実施例５において、電圧を印加している場合の液晶の配向状態を示す液晶表示パネルの断面図である。
【図１０】実施例６による画素部の平面図である。
【図１１】実施例６による液晶表示パネルの断面図である。
【発明を実施するための形態】
【００３２】
以下の実施例によって本発明を詳細に説明する。
【実施例１】
【００３３】
図１は表示装置の簡略平面図である。図１は液晶表示装置の場合もあるし、有機ＥＬ表示装置の場合もある。以後は、液晶表示装置を例にとって説明するが、画素配置、配線構造等は、有機ＥＬ表示装置についても適用することが出来る。以下においては、画素が輝度階調表示領域と輝度階調表示領域の周辺領域から構成されるとして説明している。
【００３４】
図１に示す表示画面２の任意の１部分Ｅの拡大図を図２に示す。図２に示すように、表示画面の任意の１部分Ｅを拡大してみると、輝度階調表示領域３が所謂デルタ配列に縦横に敷き詰められていて、輝度階調表示領域３の間に輝度階調を表示しない輝度階調表示領域周辺部４が配置されている。１つ１つの輝度階調表示領域３が、入力信号に対応した輝度階調を表示することによって、表示画面２全体として入力信号に対応した画面表示を得る。図２では、画素のＡ行とＢ行が交互に縦方向に配置している。
【００３５】
従来のデルタ配列の表示装置と異なり、本発明の表示装置においては図２に示すように、映像信号線は屈曲しておらず、直線である。その結果、走査線と映像信号線とが平行配置される箇所が存在していない。したがって、従来のデルタ配置の表示装置と異なり、走査線６と映像信号線５とが積層し、かつ、平行して延在する部分が無いので、走査線６と映像信号線５との配線間容量を減少させることが出来る。
【００３６】
このような構成とすることによって、映像信号線と走査線とが行方向に重なることを防止することが出来るので、映像信号線と走査線との間における容量の増大を防止することが出来、これに関連する表示むらを防止することが出来る。
【００３７】
図２は液晶表示装置を想定して説明した。液晶表示装置における画素の明るさは、バックライトの光を透過する面積が関係する。有機ＥＬ表示装置は、ボトムエミッション型とトップエミッション型とがある。有機ＥＬ表示装置におけるボトムエミッション型では、発光部からの光は、映像信号線において遮光されるので、行毎の明るさについては、液晶表示装置と同様となるので、上記と同様な構成となるように留意する必要がある。しかし、トップエミッション型では、映像信号線は、遮光作用はないので、映像信号線が画素を縦方向に延在しても、画素の行毎の明るさの違いは、基本的には生じない。
【実施例２】
【００３８】
図３は図２におけるＢ行における１画素の平面図である。映像信号線５と走査線６が交差配置している。映像信号線５から分岐したドレイン電極７と、前記ドレイン電極７に対向した位置に配置したソース電極８と、前記ドレイン電極７と前記ソース電極８と積層する位置に配置した走査線６により、画素スイッチング動作する画素トランジスタが形成される。画素トランジスタを介してソース電極８に書き込まれた輝度階調電圧は、接続穴９を介して画素電極１０に印加されて、輝度階調電圧に対応した輝度階調を表示する。
【００３９】
図３中のC-C’に対応した液晶表示パネルの簡略断面図を図４に示す。下透明絶縁基板１１上面に下絶縁層１３を配置する。なお前記の下絶縁層１３は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。
【００４０】
下絶縁層１１の上面に映像信号線５およびソース電極８を配置する。映像信号線５とソース電極８は、半導体層１５と映像信号線層１６と映像信号線層表面層１７の積層によって形成される。なお、映像信号線５においては、前記半導体層１５は、存在しない場合もあり得るし、半導体層１５の下面に絶縁層を積層した場合もありうる。
【００４１】
前記映像信号線表面層１７は、前記映像信号線層１６に比して、反射率が小さいことを特徴とする層である。すなわち、映像信号線が画素内を縦断するので、映像信号線の反射率が大きいと、画素のコントラストを損ねるからである。但し、前記映像信号線層１６の反射率が十分小さい場合は、前記映像信号線表面層１７を配置しない場合もある。
【００４２】
前記映像信号線層１６は、成分あるいは構造あるいは抵抗率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一抵抗率の１層によって形成される場合もある。映像信号線５の上面には上絶縁層１４が配置され、ソース電極８は接続穴９を介して画素電極１０と接続されて、画素電極１０は上絶縁層１４の上面に配置される。なお前記の上絶縁層１４は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。
【００４３】
上透明絶縁基板１２下面に色着色層２０を、更に下面に共通電極１９を配置する。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持する。なお画素の断面には、前述に記した以外の層が追加されることもある。
【００４４】
画素電極１０端部の一方の近傍から他方の近傍までが輝度階調表示領域３に対応する。前記輝度階調表示領域３を除いた両脇の部分が輝度階調表示領域周辺部４に対応する。
【００４５】
図４において、接続穴９は上側の穴が大きく、下側の穴が小さいすり鉢状の形状となっている。なお、すり鉢状といっても、大穴、小穴の平面形状は円の場合もあるし、楕円の場合もあるし、矩形、あるいは多角形の場合もある。接続穴９の上側である大穴の径はｔｄ１で、下側である小穴の径はｔｄ２である。ここで、映像信号線５は接続穴９の側壁と積層している。言い方を変えると、図４において、接続穴９の上側の穴の端部と映像信号線５の端部との距離ｄはゼロよりも大きい。接続穴９の部分は画像形成には寄与しない。また、映像信号線の部分も画像形成には寄与しない。つまり、画像形成に寄与しない部分を積層させることによって輝度の低下を防止することが出来る。なお、図３においては、接続穴の上側の穴については、記載していない。
【００４６】
以上のように、接続穴９と映像信号線５を配置した結果、Ｂ行における画素の面積に対する輝度階調表示領域３の比率を大きくして、表示むらの少ない表示画面と高輝度を両立する、表示装置を提供することができる。
【００４７】
以上の説明は、図３に示すように輝度階調表示領域３を映像信号線５縦断する平面構造について説明した。しかし、本発明は、これに限らず、図２の行Ａにおけるように、映像信号線５が従来のように、画素と画素の間を延在する場合についても適用することが出来る。すなわち、すり鉢状の接続穴９の上側の穴が映像信号線５よりも、接続穴９のある画素から見て外側にくるように配置すれば、輝度階調表示領域３の面積を大きくすることが出来る。接続穴の平面形状が正方形等の矩形である場合、矩形の辺の部分を映像信号線と重複させることによって、本発明の効果をさらに上げることが出来る。
【実施例３】
【００４８】
図５は図２のＢ行における画素の平面図である。本発明の特徴はＴＦＴの形状である。図５において、映像信号線５に接続する閉ループ形状のドレイン電極７と、前記閉ループ形状のドレイン電極７のループ内側に配置したソース電極８と、前記ドレイン電極７と前記ソース電極８と積層する位置に配置したゲート電極２１により、画素スイッチング動作する画素トランジスタが形成される。図５では、ゲート電極２１をドレイン電極７よりもやや大きく描いているが、同じ大きさでもよい。画素トランジスタを介してソース電極８に書き込まれた輝度階調電圧は、画素電極１０に印加されて、輝度階調電圧に対応した輝度階調を表示する。
【００４９】
図５中のD-D’に対応する液晶表示パネルの簡略断面図を図６に示す。下透明絶縁基板１１の上面にゲート電極２１を配置して、更に上面に下絶縁層１３を配置する。なお前記の下絶縁層１３は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。下絶縁層１１上面のゲート電極２１と積層する位置に半導体層１５を配置する。なお前記半導体層１５は、半導体層１５の下面に絶縁層を積層した場合もありうる。
【００５０】
前記の半導体層１５の上面のゲート電極２１と積層する位置に閉ループ形状のドレイン電極７および前記前記閉ループ形状のドレイン電極７のループ内側にソース電極８を配置する。ドレイン電極７とソース電極８は、映像信号線層１６と映像信号線層表面層１７の積層によって形成される。この構成は実施例２で説明したのと同様であるので、説明を省略する。また、ソース電極よりも上側の構成、上透明絶縁基板１２に形成された各層の構成等は実施例２において説明した構成と同様である。
【００５１】
従来の表示装置と異なり、本発明の表示装置においては図５及び図６に示すように、半導体層１５の上面のゲート電極２１と積層する位置に閉ループ形状のドレイン電極７および前記前記閉ループ形状のドレイン電極７のループ内側に配置したソース電極８が存在している。したがって、ＴＦＴのＯＮ電流を大きくすることが出来る。あるいは、同じＯＮ電流であれば、ＴＦＴのサイズを小さくすることが出来る。
【００５２】
図６に示すようにＴＦＴのソース電極８は絶縁膜１８に形成された接続穴９を介して画素電極と接続している。この接続穴９はすり鉢状であり、上側の径が下側の径よりも大きい。接続穴９の上側の径の端部はループ状に形成されたドレイン線５の端部よりも、接続穴９の中心から見て外側に存在している。すなわち、図６に示すｄがプラスの値である。接続穴９の部分は画像形成には寄与しない。したがって、図６のような構成とすることによって、輝度階調表示領域３の面積を大きくすることが出来、画面の明るさを向上させることが出来る。
【００５３】
以上のようにゲート電極２１と半導体層１５とドレイン電極７とソース電極８を配置した結果、ゲート電極２１位置と半導体層１５とドレイン電極７およびソース電極８の積層位置がずれた場合においても、前記ゲート電極２１位置と半導体層１５とドレイン電極７およびソース電極８の３層間の積層面積の変動を小さくすることが出来る。その結果、ドレイン電極７とゲート電極２１の配線間容量およびソース電極８とゲート電極２１の配線間容量の変動を小さくでき、前記の配線間容量の表示画面内でのばらつきに起因する表示むらを小さくした表示装置を実現することができる。
【実施例４】
【００５４】
図７は図３のF-F’に対応する液晶表示パネルの簡略断面図である。図７において、下透明絶縁基板１１上面に下絶縁層１３が形成されている。なお前記の下絶縁層１３は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。
【００５５】
下絶縁層１１上面に映像信号線５を配置する。映像信号線５は、映像信号線層１６と映像信号線層表面層１７の積層によって形成される。なお映像信号線５は、下部に半導体層（図示なし）あるいは絶縁層（図示なし）あるいは半導体層（図示なし）と絶縁層（図示なし）を積層している場合もある。映像信号線５のその他の構成は図４等で説明したのと同様であるので、説明を省略する。
【００５６】
映像信号線５の上面には上絶縁層１４が配置される。上絶縁層１４は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。上絶縁層１４の上面には、画素電極１０が配置される。
【００５７】
上透明絶縁基板１２下面に色着色層２０を配置する。ここで、色着色層２０は、図１の表示画面２の正面から見て、映像信号線５と重なる部分の色着色層膜厚２２は、映像信号線５と重なる部分以外の色着色層膜厚２３よりも大きくする。すなわち、映像信号線の上部における色着色層２０を厚くすることによって、映像信号線５からの反射によるコントラストの低下を防いでいる。
【００５８】
色着色層２０の下面に色着色層保護層２４を配置する。色着色層保護層２４の下面に共通電極１９を配置する。色着色層保護層２４によって、色着色層２０の凹凸を緩和している。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持する。画素電極１０端部の一方の近傍から他方の近傍までが輝度階調表示領域３に対応して、前記輝度階調表示領域３を除いた部分が輝度階調表示領域周辺部４に対応する。
【００５９】
本実施例の特徴は、従来の表示装置と異なり、図７に示すように、色着色層２０は、図１の表示画面２の正面から見て、映像信号線５と重なる部分の色着色層膜厚２２が、映像信号線５と重なる部分以外の色着色層膜厚２３よりも大きく形成されていることである。このように、色着色層の膜厚に差を持たせた結果、外光の反射を防止し、コントラストの低下を防止することが出来る。
【実施例５】
【００６０】
図８および図９は、図３のF-F’に対応する液晶表示パネルの簡略断面図の他の例である。図８および図９はＶＡ（Vertical Alignment）タイプの液晶表示パネルの構成を示している。図８は画素電極１０と共通電極１９の間に電圧を印加していない状態であり、図９は画素電極１０と共通電極１９の間に電圧を印加している状態である。
【００６１】
図８において、下透明絶縁基板１１の構成は図７において説明したのと同様である。ただし、図８においては、画素電極に映像信号線に対応して凸部が形成されている。後で説明するように、この凸部がＶＡ方式における液晶分子の配向方向を制御する。
【００６２】
上透明絶縁基板１２下面に色着色層２０が配置されている。色着色層２０の上には、共通電極１９が形成されている。図８においては、色着色層保護層は省略されている。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持している。画素電極１０端部の一方の近傍から他方の近傍までが輝度階調表示領域３に対応して、前記輝度階調表示領域３を除いた部分が輝度階調表示領域周辺部４に対応する。図９の構成も図８で説明したのと同様である。
【００６３】
図８では、全ての液晶２５は下透明絶縁基板１１と上透明絶縁基板１２に垂直方向に配向していて、この場合は一般には極小輝度階調（黒表示）を表示する。図９では、映像信号線５より左側のすべての液晶２５は下透明絶縁基板１１と上透明絶縁基板１２に垂直方向から左側に倒れて配向していて、映像信号線５より右側のすべての液晶２５は下透明絶縁基板１１と上透明絶縁基板１２に垂直方向から右側に倒れて配向している。この場合は一般には極大輝度階調（白表示）を表示する。映像信号線を挟んで液晶２５が逆方向に倒れるので、画面の視野角特性改善のための、前述の液晶配向方向変更境界を画素の前記の映像信号線とは異なる位置に配置することが不要となり、輝度を向上することが出来る。
【００６４】
極小輝度階調（黒表示）と極大輝度階調（白表示）の中間輝度階調（中間調表示）は、図９に比較して、下透明絶縁基板１１と上透明絶縁基板１２に垂直方向から液晶の倒れる角度が小さくなる。
【００６５】
本実施例においては、図８および図９に示すように、ＶＡタイプの液晶表示パネルにおいて、映像信号線５を境界として液晶２５の配向方向を異ならせることが出来る。このように、本実施例によれば、少なくとも、図２のＢ行の画素に対しては、特別な構成を加えることなく、ＶＡにおける、液晶２５に対する必要な配向を行うことが出来る。
【００６６】
なお、図８および図９に示す構成は、図２におけるＢ行における画素が対象となる。図２におけるＡ行の画素に対しては、従来と同様な配向構造を採用することが出来る。
【実施例６】
【００６７】
図１０は図２におけるＢ行の画素の平面図である。図１０において、映像信号線５の一部分がＴＦＴのドレイン電極７を兼ねている。ドレイン電極７に対向した位置に配置したソース電極８と、前記ドレイン電極７と前記ソース電極８とが半導体層１５の上に形成されている。半導体層１５の下に図示しない絶縁膜を挟んでゲート電極２１が形成されている。これによって、画素スイッチング動作する画素トランジスタが形成される。画素トランジスタを介してソース電極８に書き込まれた輝度階調電圧は、画素電極１０に印加されて、輝度階調電圧に対応した輝度階調を表示する。
【００６８】
図１１は図１０におけるG-G’に対応した液晶表示パネルの簡略断面図である。下透明絶縁基板１１の構成は、図４等で説明したのと同様である。また、上透明絶縁基板１２の構成も図４等で説明したのと同様である。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持している。
【００６９】
図１１において、映像信号線５が分岐してドレイン電極となっているのではなく、映像信号線５がそのままＴＦＴのドレイン電極となっている。その結果、画素Bの面積に対する図２中の輝度階調表示領域３の比率を大きくすることが出来、高輝度の表示画面を有する、表示装置を実現することが出来る。
【００７０】
以上の実施例では、全て液晶表示装置を例にとって説明したが、有機ＥＬ表示装置についても同様に適用することが出来る。
【符号の説明】
【００７１】
１．表示部
２．表示画面
３．輝度階調表示領域
４．輝度階調表示領域周辺部
５．映像信号線
６．走査線
７．ドレイン電極
８．ソース電極
９．接続穴
１０．画素電極
１１．下透明絶縁基板
１２．上透明絶縁基板
１３．下絶縁層
１４．上絶縁層
１５．半導体層
１６．映像信号線層
１７．映像信号線層表面層
１８．液晶層
１９．共通電極
２０．色着色層
２１．ゲート電極
２２．映像信号線積層部分の色着色層厚
２３．映像信号線積層部分以外の色着色層厚
２４．色着色層保護層
２５．液晶。
【技術分野】
【０００１】
本発明は表示むらの少ない表示画面と高輝度を両立することを特徴とする表示装置に関するものである。
【背景技術】
【０００２】
画素スイッチング素子にて階調表示を得る画素を２次元面内に縦横に配列したアクティブマトリックスの液晶表示装置及び有機EL表示装置においては、画素の周辺部に配置された走査線と映像信号線の配線間容量結合に起因する走査信号及び映像信号遅延に起因する表示むらが発生した。
【０００３】
画素の配置によっては、映像信号線あるいは、走査線が直線状になるとは限らない。例えば画素がデルタ配列である表示装置においては、走査線と映像信号線が部分的に平行配置する構造となる。このような構造の場合、走査線と映像信号線の配線間容量結合に起因する走査信号及び映像信号遅延に起因する表示むらが悪化する傾向があった。
【０００４】
表示むらに関連する技術として、「特許文献１」には、縦ライン反転駆動における筋むらの発生を防止する技術が記載されている。
【０００５】
「特許文献２」には、液晶表示装置において、第１の薄膜トランジスタ（ＴＦＴ）が配置された領域の走査線と第２の薄膜トランジスタ（ＴＦＴ）が配置された領域の走査線の幅が異なる場合、ＴＦＴのソース電極と走査線とが重なる面積を同等とすることによって表示むらを対策する構成が記載されている。
【０００６】
「特許文献３」にはデルタ配置の画素構造において、映像信号線の両側に画素を配置する場合の問題点について記載されている。すなわち、所定の色の画素に対して、奇数行と偶数行とで、隣に配置される画素が異なるために、奇数行と偶数行との間で輝度むらが生ずるが、これを映像信号電圧を補正することによって対策する構成が記載されている。
【０００７】
「特許文献４」には、１本の映像信号線を左右に配置された画素で共通に使用する構成において、画素間の寄生容量がひとつおきに異なることによる表示むらを対策する構成が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２２９８５７号公報
【特許文献２】特開２００８−１７５９８２号公報
【特許文献３】特開２００９−１１６２０３号公報
【特許文献４】特開２００９−８０４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本明細書では、輝度階調表示領域とは、画素において、光源からの入射光を透過、或いは自発光することによって、画像を形成する領域をいい、輝度階調表示領域周辺部とは、画素における、輝度諧調表示領域の周辺で、光源からの入射光を透過しない、或いは自発光しない部分をいう。
輝度階調表示領域周辺部にはたとえば、映像信号線、走査線等が配置される。
【００１０】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列するデルタ配置になる場合、従来の構成では、映像信号線は、輝度諧調表示領域をさけ、輝度諧調表示領域周辺部を延在しているので、映像信号線が走査線と平行配置して延在する部分が生じる。走査線と映像信号線とが平行配置すると、走査線と映像信号線との容量が増加し、輝度むらの原因となる。
【００１１】
本発明の第一の課題は、画素をデルタ配置とした場合に走査線と映像信号線との容量の増加を防止し、これに起因する輝度むらを防止することである。
【００１２】
更に、本発明の第二の課題は、前述の画素をデルタ配列とした場合、或いは画素をデルタ配列ではない配列した場合でも課題となる、輝度を向上させることである。
【００１３】
本明細書におけるデルタ配置とは、特定の行における画素と特定の行の次の画素とが１/２ピッチずれる場合のみでなく、ずれが１/２以下でゼロよりも大きい場合にもデルタ配置と称する。
【００１４】
なお、特許文献１〜５には、上記のような課題は記載されておらず、当然上記のような課題を解決する構成の記載も無い。
【課題を解決するための手段】
【００１５】
本発明は以上に述べたような課題を解決するものであり、具体的な手段は次のとおりである。
【００１６】
（１）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在していることを特徴とする表示装置。
【００１７】
（２）前記映像信号線層は複数の層から構成されており、前記映像信号線の表面層の反射率は、前記表面層の下の層の反射率よりも小さいことを特徴とする、（１）に記載の表示装置。
【００１８】
（３）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴上側が大きく下側が小さい形状であって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【００１９】
（４）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴は上側が大きく下側が小さい形状あって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【００２０】
（５）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【００２１】
（６）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【００２２】
（７）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【００２３】
（８）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【００２４】
（９）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と前記画素に対応して色着色層が形成された第２の基板と前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が配置されており、前記第１の基板の前記映像信号線に対応する部分における前記第２の基板の前記色着色層の厚さは、他の部分の色着層の厚さよりも大きいことを特徴とする液晶表示装置。
【００２５】
（１０）輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と前記画素に対応して色着色層が形成された第２の基板と前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、前記第２の行における前記画素における輝度階調表示時の前記液晶の配向方向は、前記映像信号線をはさんで、逆方向であることを特徴とする液晶表示装置。
【発明の効果】
【００２６】
画素をデルタ配列とした場合に、映像信号線と走査線とが平行配置部分を無くすことが出来るので、配線間容量を小さくすることが出来、配線間容量に起因する表示むらを抑制することが出来る。
【００２７】
画素中のソース電極と画素電極の接続穴が、映像信号線と積層する位置に配置されて、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【００２８】
画素中のドレイン電極は、映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極を配置して、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【００２９】
画素中のドレイン電極は、映像信号線であることによって、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【００３０】
画素をデルタ配列とした場合に、輝度階調表示時の液晶の配向方向は、記映像信号線をはさんで、逆方向であるので、画面の視野角特性改善のための、液晶配向方向変更境界を画素の前記の映像信号線とは異なる位置に配置することが不要となり、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
【図面の簡単な説明】
【００３１】
【図１】表示装置の簡略平面図である。
【図２】実施例１の画素配置と映像信号線の構成を示す平面図である。
【図３】実施例２による画素部の平面図である。
【図４】実施例２による液晶表示パネルの断面図である。
【図５】実施例３による画素部の平面図である。
【図６】実施例３による液晶表示パネルの断面図である。
【図７】実施例４による液晶表示パネルの断面図である。
【図８】実施例５において、電圧を印加していな場合の液晶の配向状態を示す液晶表示パネルの断面図である。
【図９】実施例５において、電圧を印加している場合の液晶の配向状態を示す液晶表示パネルの断面図である。
【図１０】実施例６による画素部の平面図である。
【図１１】実施例６による液晶表示パネルの断面図である。
【発明を実施するための形態】
【００３２】
以下の実施例によって本発明を詳細に説明する。
【実施例１】
【００３３】
図１は表示装置の簡略平面図である。図１は液晶表示装置の場合もあるし、有機ＥＬ表示装置の場合もある。以後は、液晶表示装置を例にとって説明するが、画素配置、配線構造等は、有機ＥＬ表示装置についても適用することが出来る。以下においては、画素が輝度階調表示領域と輝度階調表示領域の周辺領域から構成されるとして説明している。
【００３４】
図１に示す表示画面２の任意の１部分Ｅの拡大図を図２に示す。図２に示すように、表示画面の任意の１部分Ｅを拡大してみると、輝度階調表示領域３が所謂デルタ配列に縦横に敷き詰められていて、輝度階調表示領域３の間に輝度階調を表示しない輝度階調表示領域周辺部４が配置されている。１つ１つの輝度階調表示領域３が、入力信号に対応した輝度階調を表示することによって、表示画面２全体として入力信号に対応した画面表示を得る。図２では、画素のＡ行とＢ行が交互に縦方向に配置している。
【００３５】
従来のデルタ配列の表示装置と異なり、本発明の表示装置においては図２に示すように、映像信号線は屈曲しておらず、直線である。その結果、走査線と映像信号線とが平行配置される箇所が存在していない。したがって、従来のデルタ配置の表示装置と異なり、走査線６と映像信号線５とが積層し、かつ、平行して延在する部分が無いので、走査線６と映像信号線５との配線間容量を減少させることが出来る。
【００３６】
このような構成とすることによって、映像信号線と走査線とが行方向に重なることを防止することが出来るので、映像信号線と走査線との間における容量の増大を防止することが出来、これに関連する表示むらを防止することが出来る。
【００３７】
図２は液晶表示装置を想定して説明した。液晶表示装置における画素の明るさは、バックライトの光を透過する面積が関係する。有機ＥＬ表示装置は、ボトムエミッション型とトップエミッション型とがある。有機ＥＬ表示装置におけるボトムエミッション型では、発光部からの光は、映像信号線において遮光されるので、行毎の明るさについては、液晶表示装置と同様となるので、上記と同様な構成となるように留意する必要がある。しかし、トップエミッション型では、映像信号線は、遮光作用はないので、映像信号線が画素を縦方向に延在しても、画素の行毎の明るさの違いは、基本的には生じない。
【実施例２】
【００３８】
図３は図２におけるＢ行における１画素の平面図である。映像信号線５と走査線６が交差配置している。映像信号線５から分岐したドレイン電極７と、前記ドレイン電極７に対向した位置に配置したソース電極８と、前記ドレイン電極７と前記ソース電極８と積層する位置に配置した走査線６により、画素スイッチング動作する画素トランジスタが形成される。画素トランジスタを介してソース電極８に書き込まれた輝度階調電圧は、接続穴９を介して画素電極１０に印加されて、輝度階調電圧に対応した輝度階調を表示する。
【００３９】
図３中のC-C’に対応した液晶表示パネルの簡略断面図を図４に示す。下透明絶縁基板１１上面に下絶縁層１３を配置する。なお前記の下絶縁層１３は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。
【００４０】
下絶縁層１１の上面に映像信号線５およびソース電極８を配置する。映像信号線５とソース電極８は、半導体層１５と映像信号線層１６と映像信号線層表面層１７の積層によって形成される。なお、映像信号線５においては、前記半導体層１５は、存在しない場合もあり得るし、半導体層１５の下面に絶縁層を積層した場合もありうる。
【００４１】
前記映像信号線表面層１７は、前記映像信号線層１６に比して、反射率が小さいことを特徴とする層である。すなわち、映像信号線が画素内を縦断するので、映像信号線の反射率が大きいと、画素のコントラストを損ねるからである。但し、前記映像信号線層１６の反射率が十分小さい場合は、前記映像信号線表面層１７を配置しない場合もある。
【００４２】
前記映像信号線層１６は、成分あるいは構造あるいは抵抗率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一抵抗率の１層によって形成される場合もある。映像信号線５の上面には上絶縁層１４が配置され、ソース電極８は接続穴９を介して画素電極１０と接続されて、画素電極１０は上絶縁層１４の上面に配置される。なお前記の上絶縁層１４は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。
【００４３】
上透明絶縁基板１２下面に色着色層２０を、更に下面に共通電極１９を配置する。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持する。なお画素の断面には、前述に記した以外の層が追加されることもある。
【００４４】
画素電極１０端部の一方の近傍から他方の近傍までが輝度階調表示領域３に対応する。前記輝度階調表示領域３を除いた両脇の部分が輝度階調表示領域周辺部４に対応する。
【００４５】
図４において、接続穴９は上側の穴が大きく、下側の穴が小さいすり鉢状の形状となっている。なお、すり鉢状といっても、大穴、小穴の平面形状は円の場合もあるし、楕円の場合もあるし、矩形、あるいは多角形の場合もある。接続穴９の上側である大穴の径はｔｄ１で、下側である小穴の径はｔｄ２である。ここで、映像信号線５は接続穴９の側壁と積層している。言い方を変えると、図４において、接続穴９の上側の穴の端部と映像信号線５の端部との距離ｄはゼロよりも大きい。接続穴９の部分は画像形成には寄与しない。また、映像信号線の部分も画像形成には寄与しない。つまり、画像形成に寄与しない部分を積層させることによって輝度の低下を防止することが出来る。なお、図３においては、接続穴の上側の穴については、記載していない。
【００４６】
以上のように、接続穴９と映像信号線５を配置した結果、Ｂ行における画素の面積に対する輝度階調表示領域３の比率を大きくして、表示むらの少ない表示画面と高輝度を両立する、表示装置を提供することができる。
【００４７】
以上の説明は、図３に示すように輝度階調表示領域３を映像信号線５縦断する平面構造について説明した。しかし、本発明は、これに限らず、図２の行Ａにおけるように、映像信号線５が従来のように、画素と画素の間を延在する場合についても適用することが出来る。すなわち、すり鉢状の接続穴９の上側の穴が映像信号線５よりも、接続穴９のある画素から見て外側にくるように配置すれば、輝度階調表示領域３の面積を大きくすることが出来る。接続穴の平面形状が正方形等の矩形である場合、矩形の辺の部分を映像信号線と重複させることによって、本発明の効果をさらに上げることが出来る。
【実施例３】
【００４８】
図５は図２のＢ行における画素の平面図である。本発明の特徴はＴＦＴの形状である。図５において、映像信号線５に接続する閉ループ形状のドレイン電極７と、前記閉ループ形状のドレイン電極７のループ内側に配置したソース電極８と、前記ドレイン電極７と前記ソース電極８と積層する位置に配置したゲート電極２１により、画素スイッチング動作する画素トランジスタが形成される。図５では、ゲート電極２１をドレイン電極７よりもやや大きく描いているが、同じ大きさでもよい。画素トランジスタを介してソース電極８に書き込まれた輝度階調電圧は、画素電極１０に印加されて、輝度階調電圧に対応した輝度階調を表示する。
【００４９】
図５中のD-D’に対応する液晶表示パネルの簡略断面図を図６に示す。下透明絶縁基板１１の上面にゲート電極２１を配置して、更に上面に下絶縁層１３を配置する。なお前記の下絶縁層１３は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。下絶縁層１１上面のゲート電極２１と積層する位置に半導体層１５を配置する。なお前記半導体層１５は、半導体層１５の下面に絶縁層を積層した場合もありうる。
【００５０】
前記の半導体層１５の上面のゲート電極２１と積層する位置に閉ループ形状のドレイン電極７および前記前記閉ループ形状のドレイン電極７のループ内側にソース電極８を配置する。ドレイン電極７とソース電極８は、映像信号線層１６と映像信号線層表面層１７の積層によって形成される。この構成は実施例２で説明したのと同様であるので、説明を省略する。また、ソース電極よりも上側の構成、上透明絶縁基板１２に形成された各層の構成等は実施例２において説明した構成と同様である。
【００５１】
従来の表示装置と異なり、本発明の表示装置においては図５及び図６に示すように、半導体層１５の上面のゲート電極２１と積層する位置に閉ループ形状のドレイン電極７および前記前記閉ループ形状のドレイン電極７のループ内側に配置したソース電極８が存在している。したがって、ＴＦＴのＯＮ電流を大きくすることが出来る。あるいは、同じＯＮ電流であれば、ＴＦＴのサイズを小さくすることが出来る。
【００５２】
図６に示すようにＴＦＴのソース電極８は絶縁膜１８に形成された接続穴９を介して画素電極と接続している。この接続穴９はすり鉢状であり、上側の径が下側の径よりも大きい。接続穴９の上側の径の端部はループ状に形成されたドレイン線５の端部よりも、接続穴９の中心から見て外側に存在している。すなわち、図６に示すｄがプラスの値である。接続穴９の部分は画像形成には寄与しない。したがって、図６のような構成とすることによって、輝度階調表示領域３の面積を大きくすることが出来、画面の明るさを向上させることが出来る。
【００５３】
以上のようにゲート電極２１と半導体層１５とドレイン電極７とソース電極８を配置した結果、ゲート電極２１位置と半導体層１５とドレイン電極７およびソース電極８の積層位置がずれた場合においても、前記ゲート電極２１位置と半導体層１５とドレイン電極７およびソース電極８の３層間の積層面積の変動を小さくすることが出来る。その結果、ドレイン電極７とゲート電極２１の配線間容量およびソース電極８とゲート電極２１の配線間容量の変動を小さくでき、前記の配線間容量の表示画面内でのばらつきに起因する表示むらを小さくした表示装置を実現することができる。
【実施例４】
【００５４】
図７は図３のF-F’に対応する液晶表示パネルの簡略断面図である。図７において、下透明絶縁基板１１上面に下絶縁層１３が形成されている。なお前記の下絶縁層１３は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。
【００５５】
下絶縁層１１上面に映像信号線５を配置する。映像信号線５は、映像信号線層１６と映像信号線層表面層１７の積層によって形成される。なお映像信号線５は、下部に半導体層（図示なし）あるいは絶縁層（図示なし）あるいは半導体層（図示なし）と絶縁層（図示なし）を積層している場合もある。映像信号線５のその他の構成は図４等で説明したのと同様であるので、説明を省略する。
【００５６】
映像信号線５の上面には上絶縁層１４が配置される。上絶縁層１４は、成分あるいは構造あるいは比誘電率の異なる２以上の層の積層によって形成される場合もあり得るし、１成分かつ1構造かつ単一比誘電率の１層によって形成される場合もある。上絶縁層１４の上面には、画素電極１０が配置される。
【００５７】
上透明絶縁基板１２下面に色着色層２０を配置する。ここで、色着色層２０は、図１の表示画面２の正面から見て、映像信号線５と重なる部分の色着色層膜厚２２は、映像信号線５と重なる部分以外の色着色層膜厚２３よりも大きくする。すなわち、映像信号線の上部における色着色層２０を厚くすることによって、映像信号線５からの反射によるコントラストの低下を防いでいる。
【００５８】
色着色層２０の下面に色着色層保護層２４を配置する。色着色層保護層２４の下面に共通電極１９を配置する。色着色層保護層２４によって、色着色層２０の凹凸を緩和している。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持する。画素電極１０端部の一方の近傍から他方の近傍までが輝度階調表示領域３に対応して、前記輝度階調表示領域３を除いた部分が輝度階調表示領域周辺部４に対応する。
【００５９】
本実施例の特徴は、従来の表示装置と異なり、図７に示すように、色着色層２０は、図１の表示画面２の正面から見て、映像信号線５と重なる部分の色着色層膜厚２２が、映像信号線５と重なる部分以外の色着色層膜厚２３よりも大きく形成されていることである。このように、色着色層の膜厚に差を持たせた結果、外光の反射を防止し、コントラストの低下を防止することが出来る。
【実施例５】
【００６０】
図８および図９は、図３のF-F’に対応する液晶表示パネルの簡略断面図の他の例である。図８および図９はＶＡ（Vertical Alignment）タイプの液晶表示パネルの構成を示している。図８は画素電極１０と共通電極１９の間に電圧を印加していない状態であり、図９は画素電極１０と共通電極１９の間に電圧を印加している状態である。
【００６１】
図８において、下透明絶縁基板１１の構成は図７において説明したのと同様である。ただし、図８においては、画素電極に映像信号線に対応して凸部が形成されている。後で説明するように、この凸部がＶＡ方式における液晶分子の配向方向を制御する。
【００６２】
上透明絶縁基板１２下面に色着色層２０が配置されている。色着色層２０の上には、共通電極１９が形成されている。図８においては、色着色層保護層は省略されている。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持している。画素電極１０端部の一方の近傍から他方の近傍までが輝度階調表示領域３に対応して、前記輝度階調表示領域３を除いた部分が輝度階調表示領域周辺部４に対応する。図９の構成も図８で説明したのと同様である。
【００６３】
図８では、全ての液晶２５は下透明絶縁基板１１と上透明絶縁基板１２に垂直方向に配向していて、この場合は一般には極小輝度階調（黒表示）を表示する。図９では、映像信号線５より左側のすべての液晶２５は下透明絶縁基板１１と上透明絶縁基板１２に垂直方向から左側に倒れて配向していて、映像信号線５より右側のすべての液晶２５は下透明絶縁基板１１と上透明絶縁基板１２に垂直方向から右側に倒れて配向している。この場合は一般には極大輝度階調（白表示）を表示する。映像信号線を挟んで液晶２５が逆方向に倒れるので、画面の視野角特性改善のための、前述の液晶配向方向変更境界を画素の前記の映像信号線とは異なる位置に配置することが不要となり、輝度を向上することが出来る。
【００６４】
極小輝度階調（黒表示）と極大輝度階調（白表示）の中間輝度階調（中間調表示）は、図９に比較して、下透明絶縁基板１１と上透明絶縁基板１２に垂直方向から液晶の倒れる角度が小さくなる。
【００６５】
本実施例においては、図８および図９に示すように、ＶＡタイプの液晶表示パネルにおいて、映像信号線５を境界として液晶２５の配向方向を異ならせることが出来る。このように、本実施例によれば、少なくとも、図２のＢ行の画素に対しては、特別な構成を加えることなく、ＶＡにおける、液晶２５に対する必要な配向を行うことが出来る。
【００６６】
なお、図８および図９に示す構成は、図２におけるＢ行における画素が対象となる。図２におけるＡ行の画素に対しては、従来と同様な配向構造を採用することが出来る。
【実施例６】
【００６７】
図１０は図２におけるＢ行の画素の平面図である。図１０において、映像信号線５の一部分がＴＦＴのドレイン電極７を兼ねている。ドレイン電極７に対向した位置に配置したソース電極８と、前記ドレイン電極７と前記ソース電極８とが半導体層１５の上に形成されている。半導体層１５の下に図示しない絶縁膜を挟んでゲート電極２１が形成されている。これによって、画素スイッチング動作する画素トランジスタが形成される。画素トランジスタを介してソース電極８に書き込まれた輝度階調電圧は、画素電極１０に印加されて、輝度階調電圧に対応した輝度階調を表示する。
【００６８】
図１１は図１０におけるG-G’に対応した液晶表示パネルの簡略断面図である。下透明絶縁基板１１の構成は、図４等で説明したのと同様である。また、上透明絶縁基板１２の構成も図４等で説明したのと同様である。下透明絶縁基板１１と上透明絶縁基板１２によって液晶層１８を狭持している。
【００６９】
図１１において、映像信号線５が分岐してドレイン電極となっているのではなく、映像信号線５がそのままＴＦＴのドレイン電極となっている。その結果、画素Bの面積に対する図２中の輝度階調表示領域３の比率を大きくすることが出来、高輝度の表示画面を有する、表示装置を実現することが出来る。
【００７０】
以上の実施例では、全て液晶表示装置を例にとって説明したが、有機ＥＬ表示装置についても同様に適用することが出来る。
【符号の説明】
【００７１】
１．表示部
２．表示画面
３．輝度階調表示領域
４．輝度階調表示領域周辺部
５．映像信号線
６．走査線
７．ドレイン電極
８．ソース電極
９．接続穴
１０．画素電極
１１．下透明絶縁基板
１２．上透明絶縁基板
１３．下絶縁層
１４．上絶縁層
１５．半導体層
１６．映像信号線層
１７．映像信号線層表面層
１８．液晶層
１９．共通電極
２０．色着色層
２１．ゲート電極
２２．映像信号線積層部分の色着色層厚
２３．映像信号線積層部分以外の色着色層厚
２４．色着色層保護層
２５．液晶。
【特許請求の範囲】
【請求項１】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在していることを特徴とする表示装置。
【請求項２】
前記映像信号線層は複数の層から構成されており、前記映像信号線の表面層の反射率は、前記表面層の下の層の反射率よりも小さいことを特徴とする、請求項１に記載の表示装置。
【請求項３】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴上側が大きく下側が小さい形状であって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【請求項４】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴は上側が大きく下側が小さい形状あって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【請求項５】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【請求項６】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【請求項７】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【請求項８】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【請求項９】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と
前記画素に対応して色着色層が形成された第２の基板と
前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が配置されており、
前記第１の基板の前記映像信号線に対応する部分における前記第２の基板の前記色着色層の厚さは、他の部分の色着層の厚さよりも大きいことを特徴とする液晶表示装置。
【請求項１０】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と
前記画素に対応して色着色層が形成された第２の基板と
前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、
前記第２の行における前記画素における輝度階調表示時の前記液晶の配向方向は、前記映像信号線をはさんで、逆方向であることを特徴とする液晶表示装置。
【請求項１】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在していることを特徴とする表示装置。
【請求項２】
前記映像信号線層は複数の層から構成されており、前記映像信号線の表面層の反射率は、前記表面層の下の層の反射率よりも小さいことを特徴とする、請求項１に記載の表示装置。
【請求項３】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴上側が大きく下側が小さい形状であって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【請求項４】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記ＴＦＴのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴は上側が大きく下側が小さい形状あって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
【請求項５】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【請求項６】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴは、ドレイン電極は、前記前記映像信号線を２つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
【請求項７】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【請求項８】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が延在し、
前記第２の行の前記画素の周辺部にはＴＦＴが存在し、前記ＴＦＴにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
【請求項９】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と
前記画素に対応して色着色層が形成された第２の基板と
前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、
前記第２の行における前記画素における前記輝度階調表示領域には、前記第２の方向に映像信号線が配置されており、
前記第１の基板の前記映像信号線に対応する部分における前記第２の基板の前記色着色層の厚さは、他の部分の色着層の厚さよりも大きいことを特徴とする液晶表示装置。
【請求項１０】
輝度階調表示領域と周辺部からなる画素が第１の行において第１の方向に所定のピッチで配列し、前記画素が第２の行において前記第１の方向に前記所定のピッチで配列し、前記第１の行における前記画素と前記第２の行における前記画素の中心とが特定の距離、前記第１の方向にずれており、前記第１の行と前記第２の行が前記第１の方向と直角方向である第２の方向に交互に配列している第１の基板と
前記画素に対応して色着色層が形成された第２の基板と
前記第１の基板と前記第２の基板の間に液晶が挟持された液晶表示装置であって、
前記第２の行における前記画素における輝度階調表示時の前記液晶の配向方向は、前記映像信号線をはさんで、逆方向であることを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１４１０４（Ｐ２０１２−１４１０４Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１５２９４９（Ｐ２０１０−１５２９４９）
【出願日】平成２２年７月５日（２０１０．７．５）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年７月５日（２０１０．７．５）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]