逆阻止型半導体素子の製造方法
【課題】薄型の半導体素子の製造工程における半導体素子の割れ率を低減させること。
【解決手段】表面および裏面に素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせ、支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態とし、半導体ウエハーの裏面側にコレクタ層と電極を形成し、支持部材の、個々のチップに相当する部分を個別に加熱してその部分に位置するチップを吸着して、該チップを前記支持部材から剥離する。
【解決手段】表面および裏面に素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせ、支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態とし、半導体ウエハーの裏面側にコレクタ層と電極を形成し、支持部材の、個々のチップに相当する部分を個別に加熱してその部分に位置するチップを吸着して、該チップを前記支持部材から剥離する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ウエハー裏面の処理が必要な半導体素子の製造方法に関し、特に逆阻止型半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗などを、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものは、パワーＩＣと呼ばれており、電力用半導体素子の一つにＩＧＢＴがある。
【０００３】
ＩＧＢＴは、高速スイッチング特性および電圧駆動特性を有するＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）と、低オン電圧特性を有するバイポーラトランジスタをワンチップに構成したパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴが開発されており、ＩＧＢＴを用いた応用装置の低損失化や高効率化が図られてきている。
【０００４】
ＩＧＢＴには、パンチスルー（以下、ＰＴとする）型、ノンパンチスルー（以下、ＮＰＴとする）型、フィールドストップ（以下、ＦＳとする）型の構造があり、ｎチャネル型の縦型二重拡散構造のものが主流である。したがって、本明細書では、ｎチャネル型ＩＧＢＴを例にして説明するが、ｐチャネル型ＩＧＢＴでも同様である。
【０００５】
ＰＴ型ＩＧＢＴは、ｐ＋半導体基板上にｎ＋バッファ層とｎ−活性層をエピタキシャル成長させたエピタキシャルウエハーを用いて形成される。そのため、例えば耐圧６００Ｖ系の素子では、活性層の厚さは７０μｍ程度であるが、ｐ＋半導体基板を含む総厚さは２００〜３００μｍ程度になる。ＰＴ型ＩＧＢＴでは、ｎ−活性層中の空乏層がｎ＋バッファ層に到達する。
【０００６】
図１２は、低ドーズ量の浅いｐ＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１２に示すように、例えばＦＺウエハー（以下、「ウエハー」という）１よりなるｎ−半導体基板を活性層とし、その表面側に、ｐ＋ベース領域２が選択的に形成されている。ベース領域２の表面層には、ｎ＋エミッタ領域３が選択的に形成されている。また、基板表面上には、ゲート酸化膜４を介してゲート電極５が形成されている。
【０００７】
エミッタ電極６は、エミッタ領域３およびベース領域２に接触しているとともに、層間絶縁膜７によりゲート電極５から絶縁されている。基板裏面には、ｐ＋コレクタ層８およびコレクタ電極９が形成されている。ＮＰＴ型の場合には、ウエハー１の厚さがＰＴ型よりも厚くなるが、素子全体としては、ＰＴ型の素子に比べて、大幅に薄くなる。また、エピタキシャル基板を用いずに、ＦＺ基板を用いているため、安価である。
【０００８】
図１３は、ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１３に示すように、基板表面側の素子構造は、図１２に示すＮＰＴ型の素子と同じである。基板裏面側には、ｎ−層であるウエハー１とｐ＋コレクタ層８との間に、ｎ＋バッファ層１０が設けられている。ＦＳ型の場合、ウエハー１の厚さは、ＰＴ型と同じ７０μｍ程度（耐圧６００Ｖ系）であり、素子全体の厚さは１００〜２００μｍ程度である。
【０００９】
図１４は、逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１４に示すように、逆阻止型ＩＧＢＴは、ｐ＋コレクタ層８と接するように分離層１１が形成される以外は、図１２に示すＮＰＴ型の素子と同様の構造である。逆阻止型ＩＧＢＴは、従来型のＩＧＢＴの基本性能に加え、逆方向耐圧性を有し、直流を介さずに交流−交流交換をおこなうマトリクスコンバータの半導体スイッチに用いられる。
【００１０】
マトリクスコンバータは、従来型のコンバータと異なり、コンデンサが不要であり、電源高調波が削減される。一方で、マトリクスコンバータの入力は交流であるため、半導体スイッチには逆方向耐圧性が必要とされる。このため、従来型のＩＧＢＴを用いた半導体スイッチの場合は、逆阻止用のダイオードを直列に接続する必要があった。一方で、逆阻止型ＩＧＢＴを用いた半導体スイッチによれば、ダイオードを直列に接続する必要がないため、導電損失を半減することができ、マトリクスコンバータの変換効率を大幅に向上させることができる。逆阻止型ＩＧＢＴの製造には、基板表面から１００μｍ以上の厚さの深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハーの生産技術が不可欠なものとなっている。
【００１１】
また、最近では、総合損失をより低減するため、ウエハーを薄く削り、デバイス厚をできるだけ薄くする試みがなされている。例えば、耐圧６００Ｖ系の素子の場合、ＦＳ型ＩＧＢＴの厚さは７０μｍ程度が想定されている。耐圧クラスが低くなると、素子の厚さはさらに薄くなる。このような厚さのＦＳ型ＩＧＢＴまたはそれに類似したデバイスの製造方法として、以下に説明するように、ＦＺウエハーを研磨する方法が知られている。
【００１２】
図１５〜１９は、従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。図１５に示すように、まず、活性層となるｎ−ウエハー１の表面側に、ベース領域、エミッタ領域、ＳｉＯ２などからなるゲート酸化膜、ゲート電極、ＢＰＳＧなどからなる層間絶縁膜、Ａｌ−Ｓｉ膜などからなるエミッタ電極およびポリイミド膜などからなる絶縁保護膜を有する表面側素子構造部１２を形成する（図１５）。
【００１３】
ついで、ウエハー１の裏面を、バックグラインドやエッチングなどの手段により研削して、ウエハー１を所望の厚さ、例えば７０μｍの厚さとする（図１６）。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウエハー１を薄くする手段については問わないので、エッチングを含めて研削とする。
【００１４】
ついで、ウエハー１の裏面から、例えばｎ型不純物であるリン（Ｐ）と、ｐ型不純物であるボロン（Ｂ）のイオン注入をおこない、電気炉で３５０〜５００℃の熱処理（アニール）をおこない、バッファ層１０およびコレクタ層８を形成する（図１７）。ついで、ウエハー１の裏面、すなわちコレクタ層８の表面に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）などの複数の金属を蒸着し、コレクタ電極９を形成する（図１８）。
【００１５】
最後に、コレクタ電極９側にダイシングテープ１３を貼り付けてダイシングをおこない、ウエハー１を複数のチップ１４に切断する（図１９）。そして、各チップ１４のコレクタ電極９を固定部材に半田付けするとともに、表面側素子構造部１２の電極にアルミワイヤ電極をワイヤボンディング装置により固着する。
【００１６】
しかし、上述した従来方法によって、例えば７０μｍ厚程度の薄い素子を作製しようとすると、バックグラインドまたはエッチングによる裏面研削（図１６参照）後のウエハーの厚みが薄いため、その後の裏面側に対するイオン注入や電極の蒸着時にウエハーに割れ
や反りが発生しやすい。
【００１７】
このようなウエハーの割れや反りを防止するため、表面側素子構造部を形成したウエハーの表面に支持部材を貼り付け、その状態で裏面側工程をおこなった後、支持部材からウエハーを剥離させる方法が提案されている（例えば、下記特許文献１参照。）。また、このように支持部材とウエハーとを貼り合わせて製造工程を進めた後、支持部材とウエハーを相反する向きに吸着しながら加熱することによって、支持部材からウエハーを剥離するウエハー剥し装置が知られている（例えば、下記特許文献２参照。）。
【００１８】
また、ウエハーの反りを防止するため、表面保護用のテープを貼り付けたウエハーに対して、ウエハー裏面からダイシングラインを入れ（第１回目のダイシング）、裏面工程をおこなった後、第２のダイシングをおこなって半導体チップを形成する方法が提案されている（例えば、下記特許文献３参照。）。
【００１９】
また、支持シートに貼り付けられたダイシング済みのウエハーの外周部分および不良品チップのみを、ＵＶ光のスポット照射によって支持シートから取り除く方法が提案されている（例えば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００５−００５６７２号公報（図１、図２参照）
【特許文献２】特開平０６−２６８０５１号公報（段落番号００３０参照）
【特許文献３】特開２００２−１３４４４１号公報（段落番号００１６参照）
【特許文献４】特開２００５−３２２６８３号公報（段落番号００４８，００４９参照）
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述した従来技術によれば、裏面工程後のウエハーの厚さが薄いため、ダイシング後の個々のチップをダイシングテープから剥離する際に、チップに割れが生じやすいという問題点がある。また、裏面研削後の薄いウエハーを支持部材から剥離する際にも、同様の問題が生じる。
【００２２】
例えば、ダイシングテープとして、ＵＶ光照射によって接着力が弱まるＵＶテープを用いる場合、ＵＶ光を照射してテープの接着力を弱めても、個々のチップをピンセットなどでつまみ取る際にチップに圧力がかかり、チップが割れてしまうことがある。また、ダイシングテープとして、加熱発泡によって接着力が弱まる発泡テープを用いる場合、発泡テープを加熱してテープの接着力を弱めても、時間が経つと再び接着力が強くなってしまう。したがって、加熱後の短時間のうちに全てのチップを剥離させる必要があるが、それは困難である。
【００２３】
また、剥離用テープを用いたピーリング剥離をおこなう場合、剥離用テープでダイシングテープから引っ張り上げる際に、ダイシングテープの粘着力によってチップが割れてしまう可能性がある。さらに、剥離用テープに接着したチップをピックアップする際にピンセットを用いると、チップに圧力がかかり、チップが割れてしまう可能性がある。
【００２４】
また、例えば、上記特許文献１のような方法や特許文献２のような装置を用いて支持部材からウエハーを剥離しても、ダイシング後にダイシングテープからチップを剥離する際に、チップに割れが生じてしまうという問題点がある。また、特許文献２の装置は、ウエハーを剥がすためのものであるため、個々のチップを剥離するのには適さない。また、上記特許文献３の方法についても、ウエハーから表面保護用のシートを剥離する際、および、２回目のダイシングをおこなう際に、ウエハーに割れが生じてしまうという問題点があ
る。
【００２５】
また、上記特許文献４の方法では、ＵＶ光をチップごとに照射するには、マスクが必要になるという問題点がある。また、ＵＶ光をスポット照射するためにＵＶレーザーを用いると、波長が３００ｎｍ程度と短いために、ウエハー上の全てのチップを剥離するためには、長時間を要するという問題点がある。例えば、１０ｍｍ角のチップの場合、１日に５チップ程度しか剥離することができず、生産効率が低下してしまう。
【００２６】
この発明は、上述した従来技術による問題点を解消するため、ダイシングテープや支持部材からの剥離時におけるチップや、チップに分離可能な状態のウエハーの割れ率を低減させることができる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる逆阻止型半導体素子の製造方法は、半導体ウエハーに素子構造部を形成する形成工程と、前記素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、前記反対側の面に電極を形成する工程と、前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程とを含むことを特徴とする。
【００２８】
あるいは、請求項２の発明にかかる逆阻止型半導体素子の製造方法のごとく、半導体ウエハーのおもて面側に素子構造部を形成する形成工程と、前記半導体ウエハーの裏面を研削して、ウエハーの厚さを所定の厚さとする研削工程と、前記素子構造部が形成された半導体ウエハーのおもて面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、 前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面にエッチングマスクを形成し、湿式異方性エッチングによりＶ字型の分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、前記反対側の面に電極を形成する工程と、前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、を含むことを特徴とする。
【００２９】
この請求項１，２の発明によれば、支持部材のうち、個々のチップに相当する部分を個別に加熱し、加熱された部分に貼り合わされているチップを吸着して、支持部材から剥離する。これにより、半導体ウエハー上の所望のチップのみを支持部材から剥離することができる。また、チップを吸着することによって支持部材から剥離するので、チップに過度な圧力が加わることがなく、支持部材からの剥離時にチップが割れるのを防止することができる。
【００３０】
また、請求項３の発明にかかる半導体素子の製造方法は、請求項１または２に記載の発明において、前記支持部材は、加熱によって剥離可能な接着層を介して前記半導体ウエハーに貼り合わされるガラス基板であることを特徴とする。
【００３１】
この請求項３の発明によれば、半導体ウエハーの表面に接着層を介してガラス基板を貼り合わした状態で、半導体ウエハーをチップ状にほぼ分離可能な状態にすることができる。また、ガラス基板から各チップを剥離する際に、チップが割れるのを防止することができる。
【００３２】
また、請求項４の発明にかかる半導体素子の製造方法は、請求項１〜３に記載の発明において、前記支持部材は、加熱によって剥離可能な接着層を有する表面保護用シートであることを特徴とする。
【００３３】
この請求項４の発明によれば、半導体ウエハーの表面を表面保護用シートによって保護したまま、半導体ウエハーをチップ状に分離可能な状態にすることができる。また、表面保護用シートから各チップを剥離する際に、チップが割れるのを防止することができる。
【００３４】
また、請求項５の発明にかかる半導体素子の製造方法は、請求項１に記載の発明において、前記形成工程は、前記半導体ウエハーの裏面を研削する工程を含むことを特徴とする。
【００３５】
この請求項５の発明によれば、半導体ウエハーの裏面を研削して、厚さを薄くしたチップを接着層から剥離する際に、チップが割れるのを防止することができる。
また、請求項６の発明にかかる半導体素子の製造方法は、請求項１〜５のいずれか一つに記載の発明において、前記加熱工程は、前記接着層のうち任意の前記チップに貼り合わされている部分に対してレーザー光を照射して加熱し、前記剥離工程は、前記レーザー光が照射された部分と貼り合わせられている前記チップを剥離することを特徴とする。
【００３６】
この請求項６の発明によれば、半導体ウエハー上の任意のチップのみを、接着層から剥離することができる。
また、請求項７の発明にかかる半導体素子の製造方法は、請求項６に記載の発明において、前記加熱工程は、前記チップの大きさに略一致する照射範囲のレーザー光を照射することを特徴とする。
【００３７】
この請求項７の発明によれば、半導体ウエハー上の任意のチップのみを、接着層から剥離することができる。
【発明の効果】
【００３８】
この発明にかかる半導体素子の製造方法によれば、ダイシングテープや支持部材からの剥離時におけるチップやチップに分離可能な状態のウエハーの割れ率を低減させることができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図２】参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図３】チップ剥離時のチップの割れ率とチップの厚さとの関係を示す説明図である。
【図４】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図５】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図６】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図７】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図８】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図９】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１０】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１１】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１２】低ドーズ量の浅いｐ＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１３】ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１４】逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１５】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１６】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１７】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１８】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１９】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【発明を実施するための形態】
【００４０】
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形
態を詳細に説明する。
（参考例）
参考例では、ＦＳ型ＩＧＢＴの製造工程において、ダイシングカットされたチップをダイシングテープからピックアップして個々のチップに分離する場合について説明する。なお、この参考例や後述の実施の形態では、ＦＳ型ＩＧＢＴの製造に本発明を適用する場合について説明するが、ＮＰＴ型ＩＧＢＴや逆阻止型ＩＧＢＴ、ＭＯＳ−ＦＥＴ、ダイオードなどの製造時にも、同様に適用することができる。
【００４１】
図１および図２は、参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。図１は、ダイシングテープ２１に貼り合わされたウエハーが複数のチップ２２にダイシングされた状態を示す。これらのチップ２２は、背景技術で説明したような従来のＦＳ型ＩＧＢＴと同様の製造工程によって形成される。すなわち、はじめに、活性層となるウエハーの表面側に、表面側素子構造部を形成する（図１５参照）。つぎに、ウエハーの裏面を、バックグラインドやエッチングなどの手段により研削し、ウエハーを所望の厚さとする（図１６参照）。
【００４２】
つづいて、イオン注入およびアニールをおこない、バッファ層およびコレクタ層を形成した後（図１７参照）、ウエハーの裏面に複数の金属を蒸着し、コレクタ電極を形成する（図１８参照）。そして、コレクタ電極側にダイシングテープ２１を貼り付けてダイシングをおこない、ウエハーを複数のチップ２２に切断する（図１参照）。このとき、ダイシングテープ２１として、加熱によって発泡することにより剥離可能な発泡テープを用いる。以上のような工程によって、チップ２２が形成される。
【００４３】
つぎに、各チップ２２をダイシングテープ２１から剥離する。具体的には、図２に示すように、剥離したいチップ２２の位置に合わせて、ＹＡＧレーザー（波長：１０６４ｎｍ）またはＣＯ２レーザー（波長：１０．６４μｍ）を照射する。レーザーの照射エネルギーは、ダイシングテープ２１である発泡テープの剥離温度に達する程度であればよい。発泡テープの剥離温度は、例えば、日東電工株式会社製の型式３１９８Ｍの場合、１２０℃である。ＹＡＧレーザーを照射する場合、照射エネルギーは５００ｍＪ／ｃｍ２程度にすればよい。
【００４４】
また、レーザーのスポットサイズは、剥離したいチップ２２のサイズに合わせて調整する。例えば、チップ２２のサイズが１０ｍｍ角である場合にはレーザーのスポットサイズも１０ｍｍ角とするのがよい。これは、発泡テープのうち、チップ２２と貼り合わせられている範囲のみが、１回のレーザー照射で剥離温度に達するようにするのが望ましいからである。なお、スポット径のパルス照射を１チップあたり複数回おこなって、発泡テープのうち、チップ２２と貼り合わせられている範囲が剥離温度に達するようにしてもよい。
【００４５】
そして、レーザー照射によって発泡テープとの接合力が弱まったチップ２２を真空吸着して、ダイシングテープ２１からピックアップする。以上の処理をウエハー上の全てのチップ２２に対しておこない、ダイシングテープ２１から全てのチップ２２を剥離する。
【００４６】
図３は、チップ剥離時のチップの割れ率とチップの厚さとの関係を示す説明図である。参考例のように製造工程を進めた場合に、ダイシングテープから個々のチップを剥離させる際のチップの割れ率とチップの厚さとの関係を、図３中黒三角プロットで示す（参考例）。
【００４７】
比較のため、ダイシングテープとしてＵＶテープを用い、ＵＶテープへのＵＶ光の照射後にピンセットでチップをピックアップした場合のチップの割れ率とチップの厚さの関係
を、図３中黒四角のプロットで示す（従来例１）。また、ダイシングテープとして発泡テープを用い、発泡テープの加熱後にピンセットでチップをピックアップした場合のチップの割れ率とチップの厚さの関係を、図３中白三角のプロットで示す（従来例２）。さらに、剥離用テープを用いたピーリング剥離によってダイシングテープからチップを引っ張り上げた後、剥離用テープからピンセットでチップをピックアップした場合のチップの割れ率およびチップの厚さの関係を、図３中黒丸のプロットで示す（従来例３）。
【００４８】
図３に示すように、参考例のように製造工程を進めた場合には、チップの厚さを５０μｍまで薄くしても、ダイシングテープから剥離したときのチップの割れ率はほぼゼロと極めて小さい。それに対して、従来例１では、チップの厚さを８０μｍ以下にすると、割れ率が６０％を超えてしまう。同様に、チップの厚さが８０μｍ以下では、従来例２および従来例３の割れ率は、それぞれ５０％および７０％を超えてしまう。
【００４９】
以上説明したように、実施の形態１にかかる製造方法によれば、ダイシングテープとして発泡テープを用い、ダイシング後の各チップに合わせてレーザー光を照射してダイシングテープの接着力を弱め、真空吸着によってダイシングテープからチップを剥離する。これにより、チップに対して、ピンセットでつまむ際のような過度な圧力をかけることなく、ダイシングテープから剥離することができるので、ダイシングテープからの剥離時にチップが割れるのを防ぐことができる。
【００５０】
また、任意のチップの位置に合わせてレーザー光を照射することによって、発泡テープの一部のみの接着力を弱めることができるので、任意のチップのみをダイシングテープから剥離することができる。
（実施の形態）
実施の形態では、ＦＳ型ＩＧＢＴの製造工程において、アルカリエッチングによってチップの周囲に分離溝を形成し、その分離溝に沿って個々のチップを支持部材からピックアップする場合について説明する。
【００５１】
図４〜図１１は、実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。まず、ウエハー３１の表面側に、表面電極３２などの表面側素子構造部を形成する（図４）。つぎに、ウエハー３１の裏面を、バックグラインドやエッチングなどの手段により研削し、ウエハー３１を所望の厚さとする（図５）。
【００５２】
つぎに、ウエハー３１を反転させ、ウエハー３１の裏面側にエッチングマスク３３を形成する。また、ウエハー３１の表面側に支持部材４０を貼り合わせる（図６）。支持部材４０としては、例えばガラス基板を用いる。
【００５３】
ウエハー３１と支持部材４０とは、例えば、図７に示すような接着テープ４５によって貼り合わされる。接着テープ４５は、基材となるＰＥＴフィルム４１の片面に発泡テープ４２が貼り合わせられており、もう一方の片面にＵＶテープ４３が貼り合わされている。ウエハー３１に対しては発泡テープ４２を貼り合わせ、支持部材４０に対してはＵＶテープ４３を貼り合わせる。ＰＥＴフィルム４１の厚さは、例えば１００μｍであり、発泡テープ４２の厚さは、例えば５０μｍであり、ＵＶテープ４３の厚さは、例えば４０μｍである。このような接着テープ４５によって、例えば厚さ６２５μｍの支持部材４０とウエハー３１とを貼り合わせる。
【００５４】
つぎに、エッチングマスク３３を用いて、例えばアルカリ溶液による湿式異方性エッチングにより、ウエハー３１の裏面側断面形状が例えばＶ字型の分離溝３４を形成する（図８）。アルカリ溶液には、具体的には、例えば水酸化カリウム、ヒドラジン、アンモニア、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、エチレンジアミンなどの溶液を用いることができる。分離溝３４は、当該分離溝３４の最深部がウエハー３１の表面側近傍まで達するように形成する。このように、分離溝３４の最深部が半導体ウエハーの表面に達していることにより、ダイシングをおこなわなくても分離溝３４に沿って個々のチップ３７に分離させることができる。
【００５５】
つぎに、エッチングマスク３３を除去し、ウエハー３１の裏面から、Ｐ型不純物としてボロン（Ｂ）をイオン注入する。その後、ウエハー３１の裏面にレーザーを照射してアニールをおこない、コレクタ層３５を形成する（図９）。図９に示すように、コレクタ層３５は、ウエハー３１の裏面ならびに分離溝３４に露出した部分に形成されている。そして、ウエハー３１の裏面に金を蒸着し、裏面電極３６を形成する（図１０）。図１０に示すように裏面電極３６は、ウエハー３１の裏面ならびに分離溝３４に露出した部分に形成されたコレクタ層３５上に形成される。
【００５６】
図１０に示すように、裏面のコレクタ層３５と裏面電極３６がウエハー３１のおもて面に到達していることで、逆阻止型ＩＧＢＴが構成される。
つづいて、支持部材４０から分離溝３４に沿って個々のチップ３７を剥離させる（図１１）。具体的には、図１１に示すように、剥離したいチップ３７の位置に合わせ、かつ、接着テープ４５の発泡テープ４２（図７参照）に焦点を合わせて、支持部材４０側からＹＡＧレーザー（波長：１０６４ｎｍ）またはＣＯ２レーザー（波長：１０．６４μｍ）を照射する。なお、支持部材４０であるガラス基板の波長透過帯は、０．３μｍ〜２．４μｍであるので、ＹＡＧ３ωレーザー（ＹＡＧレーザーの第３高調波）やＹＡＧ２ωレーザー（ＹＡＧレーザーの第２高調波）、半導体レーザー（波長：８００ｎｍ程度）などであってもよい。また、ＣＯ２レーザーを用いる場合には、波長が長いので、例えばレーザーを光で反射させて照射したい部分に誘導し、非接触的に照射してもよい。
【００５７】
レーザーの照射エネルギーは、実施の形態１の場合と同様に、接着テープ４５の発泡テープ４２（図７参照）の剥離温度に達する程度であればよい。また、レーザーのスポットサイズも、参考例と同様に、剥離したいチップ３７のサイズに合わせて調整し、１回のレーザー照射で剥離温度に達するようにするのが望ましい。また、スポット径のパルス照射を１チップあたり複数回おこなって、発泡テープ４２のうちチップ４７と貼り合わせられている範囲が剥離温度に達するようにしてもよい。
【００５８】
そして、レーザー照射によって発泡テープ４２との接合力が弱まったチップ３７を真空吸着し、支持部材４０からピックアップする。以上の処理をウエハー上の全てのチップ３７に対しておこない、支持部材４０から全てのチップ３７を剥離する。
【００５９】
実施の形態２のように製造工程を進めた場合に、支持部材から個々のチップを剥離したときのチップの割れ率とチップの厚さとの関係を、図３中白丸のプロットで示す（実施例）。図３に示すように、実施の形態のように製造工程を進めた場合には、実施の形態１同様に、チップの厚さを５０μｍまで薄くしても、支持部材から剥離したときのチップの割れ率はほぼゼロと極めて小さい。
【００６０】
以上説明したように、実施の形態にかかる製造方法によれば、支持部材とウエハーとを貼り合わせる際に発泡テープを用い、分離溝形成後の各チップに合わせてレーザー光を照射して発泡テープの接着力を弱め、真空吸着によって支持部材からチップを剥離する。これにより、実施の形態１と同様に、ピンセットでつまむ際のような過度な圧力をかけることなく、チップを支持部材から剥離することができるので、チップが割れるのを防ぐことができる。また、任意のチップのみを支持部材から剥離することができる。
【符号の説明】
【００６１】
２１ ダイシングテープ
２２ チップ
３１ ウエハー
３２ 表面電極
３３ エッチングマスク
３４ 分離溝
３５ コレクタ層
３６ 裏面電極
３７ チップ
４０ 支持部材
４１ ＰＥＴフィルム
４２ 発泡テープ
４３ ＵＶテープ
４５ 接着テープ
【技術分野】
【０００１】
この発明は、ウエハー裏面の処理が必要な半導体素子の製造方法に関し、特に逆阻止型半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗などを、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものは、パワーＩＣと呼ばれており、電力用半導体素子の一つにＩＧＢＴがある。
【０００３】
ＩＧＢＴは、高速スイッチング特性および電圧駆動特性を有するＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）と、低オン電圧特性を有するバイポーラトランジスタをワンチップに構成したパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴが開発されており、ＩＧＢＴを用いた応用装置の低損失化や高効率化が図られてきている。
【０００４】
ＩＧＢＴには、パンチスルー（以下、ＰＴとする）型、ノンパンチスルー（以下、ＮＰＴとする）型、フィールドストップ（以下、ＦＳとする）型の構造があり、ｎチャネル型の縦型二重拡散構造のものが主流である。したがって、本明細書では、ｎチャネル型ＩＧＢＴを例にして説明するが、ｐチャネル型ＩＧＢＴでも同様である。
【０００５】
ＰＴ型ＩＧＢＴは、ｐ＋半導体基板上にｎ＋バッファ層とｎ−活性層をエピタキシャル成長させたエピタキシャルウエハーを用いて形成される。そのため、例えば耐圧６００Ｖ系の素子では、活性層の厚さは７０μｍ程度であるが、ｐ＋半導体基板を含む総厚さは２００〜３００μｍ程度になる。ＰＴ型ＩＧＢＴでは、ｎ−活性層中の空乏層がｎ＋バッファ層に到達する。
【０００６】
図１２は、低ドーズ量の浅いｐ＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１２に示すように、例えばＦＺウエハー（以下、「ウエハー」という）１よりなるｎ−半導体基板を活性層とし、その表面側に、ｐ＋ベース領域２が選択的に形成されている。ベース領域２の表面層には、ｎ＋エミッタ領域３が選択的に形成されている。また、基板表面上には、ゲート酸化膜４を介してゲート電極５が形成されている。
【０００７】
エミッタ電極６は、エミッタ領域３およびベース領域２に接触しているとともに、層間絶縁膜７によりゲート電極５から絶縁されている。基板裏面には、ｐ＋コレクタ層８およびコレクタ電極９が形成されている。ＮＰＴ型の場合には、ウエハー１の厚さがＰＴ型よりも厚くなるが、素子全体としては、ＰＴ型の素子に比べて、大幅に薄くなる。また、エピタキシャル基板を用いずに、ＦＺ基板を用いているため、安価である。
【０００８】
図１３は、ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１３に示すように、基板表面側の素子構造は、図１２に示すＮＰＴ型の素子と同じである。基板裏面側には、ｎ−層であるウエハー１とｐ＋コレクタ層８との間に、ｎ＋バッファ層１０が設けられている。ＦＳ型の場合、ウエハー１の厚さは、ＰＴ型と同じ７０μｍ程度（耐圧６００Ｖ系）であり、素子全体の厚さは１００〜２００μｍ程度である。
【０００９】
図１４は、逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１４に示すように、逆阻止型ＩＧＢＴは、ｐ＋コレクタ層８と接するように分離層１１が形成される以外は、図１２に示すＮＰＴ型の素子と同様の構造である。逆阻止型ＩＧＢＴは、従来型のＩＧＢＴの基本性能に加え、逆方向耐圧性を有し、直流を介さずに交流−交流交換をおこなうマトリクスコンバータの半導体スイッチに用いられる。
【００１０】
マトリクスコンバータは、従来型のコンバータと異なり、コンデンサが不要であり、電源高調波が削減される。一方で、マトリクスコンバータの入力は交流であるため、半導体スイッチには逆方向耐圧性が必要とされる。このため、従来型のＩＧＢＴを用いた半導体スイッチの場合は、逆阻止用のダイオードを直列に接続する必要があった。一方で、逆阻止型ＩＧＢＴを用いた半導体スイッチによれば、ダイオードを直列に接続する必要がないため、導電損失を半減することができ、マトリクスコンバータの変換効率を大幅に向上させることができる。逆阻止型ＩＧＢＴの製造には、基板表面から１００μｍ以上の厚さの深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハーの生産技術が不可欠なものとなっている。
【００１１】
また、最近では、総合損失をより低減するため、ウエハーを薄く削り、デバイス厚をできるだけ薄くする試みがなされている。例えば、耐圧６００Ｖ系の素子の場合、ＦＳ型ＩＧＢＴの厚さは７０μｍ程度が想定されている。耐圧クラスが低くなると、素子の厚さはさらに薄くなる。このような厚さのＦＳ型ＩＧＢＴまたはそれに類似したデバイスの製造方法として、以下に説明するように、ＦＺウエハーを研磨する方法が知られている。
【００１２】
図１５〜１９は、従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。図１５に示すように、まず、活性層となるｎ−ウエハー１の表面側に、ベース領域、エミッタ領域、ＳｉＯ２などからなるゲート酸化膜、ゲート電極、ＢＰＳＧなどからなる層間絶縁膜、Ａｌ−Ｓｉ膜などからなるエミッタ電極およびポリイミド膜などからなる絶縁保護膜を有する表面側素子構造部１２を形成する（図１５）。
【００１３】
ついで、ウエハー１の裏面を、バックグラインドやエッチングなどの手段により研削して、ウエハー１を所望の厚さ、例えば７０μｍの厚さとする（図１６）。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウエハー１を薄くする手段については問わないので、エッチングを含めて研削とする。
【００１４】
ついで、ウエハー１の裏面から、例えばｎ型不純物であるリン（Ｐ）と、ｐ型不純物であるボロン（Ｂ）のイオン注入をおこない、電気炉で３５０〜５００℃の熱処理（アニール）をおこない、バッファ層１０およびコレクタ層８を形成する（図１７）。ついで、ウエハー１の裏面、すなわちコレクタ層８の表面に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）などの複数の金属を蒸着し、コレクタ電極９を形成する（図１８）。
【００１５】
最後に、コレクタ電極９側にダイシングテープ１３を貼り付けてダイシングをおこない、ウエハー１を複数のチップ１４に切断する（図１９）。そして、各チップ１４のコレクタ電極９を固定部材に半田付けするとともに、表面側素子構造部１２の電極にアルミワイヤ電極をワイヤボンディング装置により固着する。
【００１６】
しかし、上述した従来方法によって、例えば７０μｍ厚程度の薄い素子を作製しようとすると、バックグラインドまたはエッチングによる裏面研削（図１６参照）後のウエハーの厚みが薄いため、その後の裏面側に対するイオン注入や電極の蒸着時にウエハーに割れ
や反りが発生しやすい。
【００１７】
このようなウエハーの割れや反りを防止するため、表面側素子構造部を形成したウエハーの表面に支持部材を貼り付け、その状態で裏面側工程をおこなった後、支持部材からウエハーを剥離させる方法が提案されている（例えば、下記特許文献１参照。）。また、このように支持部材とウエハーとを貼り合わせて製造工程を進めた後、支持部材とウエハーを相反する向きに吸着しながら加熱することによって、支持部材からウエハーを剥離するウエハー剥し装置が知られている（例えば、下記特許文献２参照。）。
【００１８】
また、ウエハーの反りを防止するため、表面保護用のテープを貼り付けたウエハーに対して、ウエハー裏面からダイシングラインを入れ（第１回目のダイシング）、裏面工程をおこなった後、第２のダイシングをおこなって半導体チップを形成する方法が提案されている（例えば、下記特許文献３参照。）。
【００１９】
また、支持シートに貼り付けられたダイシング済みのウエハーの外周部分および不良品チップのみを、ＵＶ光のスポット照射によって支持シートから取り除く方法が提案されている（例えば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００５−００５６７２号公報（図１、図２参照）
【特許文献２】特開平０６−２６８０５１号公報（段落番号００３０参照）
【特許文献３】特開２００２−１３４４４１号公報（段落番号００１６参照）
【特許文献４】特開２００５−３２２６８３号公報（段落番号００４８，００４９参照）
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述した従来技術によれば、裏面工程後のウエハーの厚さが薄いため、ダイシング後の個々のチップをダイシングテープから剥離する際に、チップに割れが生じやすいという問題点がある。また、裏面研削後の薄いウエハーを支持部材から剥離する際にも、同様の問題が生じる。
【００２２】
例えば、ダイシングテープとして、ＵＶ光照射によって接着力が弱まるＵＶテープを用いる場合、ＵＶ光を照射してテープの接着力を弱めても、個々のチップをピンセットなどでつまみ取る際にチップに圧力がかかり、チップが割れてしまうことがある。また、ダイシングテープとして、加熱発泡によって接着力が弱まる発泡テープを用いる場合、発泡テープを加熱してテープの接着力を弱めても、時間が経つと再び接着力が強くなってしまう。したがって、加熱後の短時間のうちに全てのチップを剥離させる必要があるが、それは困難である。
【００２３】
また、剥離用テープを用いたピーリング剥離をおこなう場合、剥離用テープでダイシングテープから引っ張り上げる際に、ダイシングテープの粘着力によってチップが割れてしまう可能性がある。さらに、剥離用テープに接着したチップをピックアップする際にピンセットを用いると、チップに圧力がかかり、チップが割れてしまう可能性がある。
【００２４】
また、例えば、上記特許文献１のような方法や特許文献２のような装置を用いて支持部材からウエハーを剥離しても、ダイシング後にダイシングテープからチップを剥離する際に、チップに割れが生じてしまうという問題点がある。また、特許文献２の装置は、ウエハーを剥がすためのものであるため、個々のチップを剥離するのには適さない。また、上記特許文献３の方法についても、ウエハーから表面保護用のシートを剥離する際、および、２回目のダイシングをおこなう際に、ウエハーに割れが生じてしまうという問題点があ
る。
【００２５】
また、上記特許文献４の方法では、ＵＶ光をチップごとに照射するには、マスクが必要になるという問題点がある。また、ＵＶ光をスポット照射するためにＵＶレーザーを用いると、波長が３００ｎｍ程度と短いために、ウエハー上の全てのチップを剥離するためには、長時間を要するという問題点がある。例えば、１０ｍｍ角のチップの場合、１日に５チップ程度しか剥離することができず、生産効率が低下してしまう。
【００２６】
この発明は、上述した従来技術による問題点を解消するため、ダイシングテープや支持部材からの剥離時におけるチップや、チップに分離可能な状態のウエハーの割れ率を低減させることができる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる逆阻止型半導体素子の製造方法は、半導体ウエハーに素子構造部を形成する形成工程と、前記素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、前記反対側の面に電極を形成する工程と、前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程とを含むことを特徴とする。
【００２８】
あるいは、請求項２の発明にかかる逆阻止型半導体素子の製造方法のごとく、半導体ウエハーのおもて面側に素子構造部を形成する形成工程と、前記半導体ウエハーの裏面を研削して、ウエハーの厚さを所定の厚さとする研削工程と、前記素子構造部が形成された半導体ウエハーのおもて面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、 前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面にエッチングマスクを形成し、湿式異方性エッチングによりＶ字型の分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、前記反対側の面に電極を形成する工程と、前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、を含むことを特徴とする。
【００２９】
この請求項１，２の発明によれば、支持部材のうち、個々のチップに相当する部分を個別に加熱し、加熱された部分に貼り合わされているチップを吸着して、支持部材から剥離する。これにより、半導体ウエハー上の所望のチップのみを支持部材から剥離することができる。また、チップを吸着することによって支持部材から剥離するので、チップに過度な圧力が加わることがなく、支持部材からの剥離時にチップが割れるのを防止することができる。
【００３０】
また、請求項３の発明にかかる半導体素子の製造方法は、請求項１または２に記載の発明において、前記支持部材は、加熱によって剥離可能な接着層を介して前記半導体ウエハーに貼り合わされるガラス基板であることを特徴とする。
【００３１】
この請求項３の発明によれば、半導体ウエハーの表面に接着層を介してガラス基板を貼り合わした状態で、半導体ウエハーをチップ状にほぼ分離可能な状態にすることができる。また、ガラス基板から各チップを剥離する際に、チップが割れるのを防止することができる。
【００３２】
また、請求項４の発明にかかる半導体素子の製造方法は、請求項１〜３に記載の発明において、前記支持部材は、加熱によって剥離可能な接着層を有する表面保護用シートであることを特徴とする。
【００３３】
この請求項４の発明によれば、半導体ウエハーの表面を表面保護用シートによって保護したまま、半導体ウエハーをチップ状に分離可能な状態にすることができる。また、表面保護用シートから各チップを剥離する際に、チップが割れるのを防止することができる。
【００３４】
また、請求項５の発明にかかる半導体素子の製造方法は、請求項１に記載の発明において、前記形成工程は、前記半導体ウエハーの裏面を研削する工程を含むことを特徴とする。
【００３５】
この請求項５の発明によれば、半導体ウエハーの裏面を研削して、厚さを薄くしたチップを接着層から剥離する際に、チップが割れるのを防止することができる。
また、請求項６の発明にかかる半導体素子の製造方法は、請求項１〜５のいずれか一つに記載の発明において、前記加熱工程は、前記接着層のうち任意の前記チップに貼り合わされている部分に対してレーザー光を照射して加熱し、前記剥離工程は、前記レーザー光が照射された部分と貼り合わせられている前記チップを剥離することを特徴とする。
【００３６】
この請求項６の発明によれば、半導体ウエハー上の任意のチップのみを、接着層から剥離することができる。
また、請求項７の発明にかかる半導体素子の製造方法は、請求項６に記載の発明において、前記加熱工程は、前記チップの大きさに略一致する照射範囲のレーザー光を照射することを特徴とする。
【００３７】
この請求項７の発明によれば、半導体ウエハー上の任意のチップのみを、接着層から剥離することができる。
【発明の効果】
【００３８】
この発明にかかる半導体素子の製造方法によれば、ダイシングテープや支持部材からの剥離時におけるチップやチップに分離可能な状態のウエハーの割れ率を低減させることができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図２】参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図３】チップ剥離時のチップの割れ率とチップの厚さとの関係を示す説明図である。
【図４】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図５】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図６】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図７】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図８】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図９】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１０】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１１】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。
【図１２】低ドーズ量の浅いｐ＋コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１３】ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１４】逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１５】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１６】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１７】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１８】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１９】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【発明を実施するための形態】
【００４０】
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形
態を詳細に説明する。
（参考例）
参考例では、ＦＳ型ＩＧＢＴの製造工程において、ダイシングカットされたチップをダイシングテープからピックアップして個々のチップに分離する場合について説明する。なお、この参考例や後述の実施の形態では、ＦＳ型ＩＧＢＴの製造に本発明を適用する場合について説明するが、ＮＰＴ型ＩＧＢＴや逆阻止型ＩＧＢＴ、ＭＯＳ−ＦＥＴ、ダイオードなどの製造時にも、同様に適用することができる。
【００４１】
図１および図２は、参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。図１は、ダイシングテープ２１に貼り合わされたウエハーが複数のチップ２２にダイシングされた状態を示す。これらのチップ２２は、背景技術で説明したような従来のＦＳ型ＩＧＢＴと同様の製造工程によって形成される。すなわち、はじめに、活性層となるウエハーの表面側に、表面側素子構造部を形成する（図１５参照）。つぎに、ウエハーの裏面を、バックグラインドやエッチングなどの手段により研削し、ウエハーを所望の厚さとする（図１６参照）。
【００４２】
つづいて、イオン注入およびアニールをおこない、バッファ層およびコレクタ層を形成した後（図１７参照）、ウエハーの裏面に複数の金属を蒸着し、コレクタ電極を形成する（図１８参照）。そして、コレクタ電極側にダイシングテープ２１を貼り付けてダイシングをおこない、ウエハーを複数のチップ２２に切断する（図１参照）。このとき、ダイシングテープ２１として、加熱によって発泡することにより剥離可能な発泡テープを用いる。以上のような工程によって、チップ２２が形成される。
【００４３】
つぎに、各チップ２２をダイシングテープ２１から剥離する。具体的には、図２に示すように、剥離したいチップ２２の位置に合わせて、ＹＡＧレーザー（波長：１０６４ｎｍ）またはＣＯ２レーザー（波長：１０．６４μｍ）を照射する。レーザーの照射エネルギーは、ダイシングテープ２１である発泡テープの剥離温度に達する程度であればよい。発泡テープの剥離温度は、例えば、日東電工株式会社製の型式３１９８Ｍの場合、１２０℃である。ＹＡＧレーザーを照射する場合、照射エネルギーは５００ｍＪ／ｃｍ２程度にすればよい。
【００４４】
また、レーザーのスポットサイズは、剥離したいチップ２２のサイズに合わせて調整する。例えば、チップ２２のサイズが１０ｍｍ角である場合にはレーザーのスポットサイズも１０ｍｍ角とするのがよい。これは、発泡テープのうち、チップ２２と貼り合わせられている範囲のみが、１回のレーザー照射で剥離温度に達するようにするのが望ましいからである。なお、スポット径のパルス照射を１チップあたり複数回おこなって、発泡テープのうち、チップ２２と貼り合わせられている範囲が剥離温度に達するようにしてもよい。
【００４５】
そして、レーザー照射によって発泡テープとの接合力が弱まったチップ２２を真空吸着して、ダイシングテープ２１からピックアップする。以上の処理をウエハー上の全てのチップ２２に対しておこない、ダイシングテープ２１から全てのチップ２２を剥離する。
【００４６】
図３は、チップ剥離時のチップの割れ率とチップの厚さとの関係を示す説明図である。参考例のように製造工程を進めた場合に、ダイシングテープから個々のチップを剥離させる際のチップの割れ率とチップの厚さとの関係を、図３中黒三角プロットで示す（参考例）。
【００４７】
比較のため、ダイシングテープとしてＵＶテープを用い、ＵＶテープへのＵＶ光の照射後にピンセットでチップをピックアップした場合のチップの割れ率とチップの厚さの関係
を、図３中黒四角のプロットで示す（従来例１）。また、ダイシングテープとして発泡テープを用い、発泡テープの加熱後にピンセットでチップをピックアップした場合のチップの割れ率とチップの厚さの関係を、図３中白三角のプロットで示す（従来例２）。さらに、剥離用テープを用いたピーリング剥離によってダイシングテープからチップを引っ張り上げた後、剥離用テープからピンセットでチップをピックアップした場合のチップの割れ率およびチップの厚さの関係を、図３中黒丸のプロットで示す（従来例３）。
【００４８】
図３に示すように、参考例のように製造工程を進めた場合には、チップの厚さを５０μｍまで薄くしても、ダイシングテープから剥離したときのチップの割れ率はほぼゼロと極めて小さい。それに対して、従来例１では、チップの厚さを８０μｍ以下にすると、割れ率が６０％を超えてしまう。同様に、チップの厚さが８０μｍ以下では、従来例２および従来例３の割れ率は、それぞれ５０％および７０％を超えてしまう。
【００４９】
以上説明したように、実施の形態１にかかる製造方法によれば、ダイシングテープとして発泡テープを用い、ダイシング後の各チップに合わせてレーザー光を照射してダイシングテープの接着力を弱め、真空吸着によってダイシングテープからチップを剥離する。これにより、チップに対して、ピンセットでつまむ際のような過度な圧力をかけることなく、ダイシングテープから剥離することができるので、ダイシングテープからの剥離時にチップが割れるのを防ぐことができる。
【００５０】
また、任意のチップの位置に合わせてレーザー光を照射することによって、発泡テープの一部のみの接着力を弱めることができるので、任意のチップのみをダイシングテープから剥離することができる。
（実施の形態）
実施の形態では、ＦＳ型ＩＧＢＴの製造工程において、アルカリエッチングによってチップの周囲に分離溝を形成し、その分離溝に沿って個々のチップを支持部材からピックアップする場合について説明する。
【００５１】
図４〜図１１は、実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。まず、ウエハー３１の表面側に、表面電極３２などの表面側素子構造部を形成する（図４）。つぎに、ウエハー３１の裏面を、バックグラインドやエッチングなどの手段により研削し、ウエハー３１を所望の厚さとする（図５）。
【００５２】
つぎに、ウエハー３１を反転させ、ウエハー３１の裏面側にエッチングマスク３３を形成する。また、ウエハー３１の表面側に支持部材４０を貼り合わせる（図６）。支持部材４０としては、例えばガラス基板を用いる。
【００５３】
ウエハー３１と支持部材４０とは、例えば、図７に示すような接着テープ４５によって貼り合わされる。接着テープ４５は、基材となるＰＥＴフィルム４１の片面に発泡テープ４２が貼り合わせられており、もう一方の片面にＵＶテープ４３が貼り合わされている。ウエハー３１に対しては発泡テープ４２を貼り合わせ、支持部材４０に対してはＵＶテープ４３を貼り合わせる。ＰＥＴフィルム４１の厚さは、例えば１００μｍであり、発泡テープ４２の厚さは、例えば５０μｍであり、ＵＶテープ４３の厚さは、例えば４０μｍである。このような接着テープ４５によって、例えば厚さ６２５μｍの支持部材４０とウエハー３１とを貼り合わせる。
【００５４】
つぎに、エッチングマスク３３を用いて、例えばアルカリ溶液による湿式異方性エッチングにより、ウエハー３１の裏面側断面形状が例えばＶ字型の分離溝３４を形成する（図８）。アルカリ溶液には、具体的には、例えば水酸化カリウム、ヒドラジン、アンモニア、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、エチレンジアミンなどの溶液を用いることができる。分離溝３４は、当該分離溝３４の最深部がウエハー３１の表面側近傍まで達するように形成する。このように、分離溝３４の最深部が半導体ウエハーの表面に達していることにより、ダイシングをおこなわなくても分離溝３４に沿って個々のチップ３７に分離させることができる。
【００５５】
つぎに、エッチングマスク３３を除去し、ウエハー３１の裏面から、Ｐ型不純物としてボロン（Ｂ）をイオン注入する。その後、ウエハー３１の裏面にレーザーを照射してアニールをおこない、コレクタ層３５を形成する（図９）。図９に示すように、コレクタ層３５は、ウエハー３１の裏面ならびに分離溝３４に露出した部分に形成されている。そして、ウエハー３１の裏面に金を蒸着し、裏面電極３６を形成する（図１０）。図１０に示すように裏面電極３６は、ウエハー３１の裏面ならびに分離溝３４に露出した部分に形成されたコレクタ層３５上に形成される。
【００５６】
図１０に示すように、裏面のコレクタ層３５と裏面電極３６がウエハー３１のおもて面に到達していることで、逆阻止型ＩＧＢＴが構成される。
つづいて、支持部材４０から分離溝３４に沿って個々のチップ３７を剥離させる（図１１）。具体的には、図１１に示すように、剥離したいチップ３７の位置に合わせ、かつ、接着テープ４５の発泡テープ４２（図７参照）に焦点を合わせて、支持部材４０側からＹＡＧレーザー（波長：１０６４ｎｍ）またはＣＯ２レーザー（波長：１０．６４μｍ）を照射する。なお、支持部材４０であるガラス基板の波長透過帯は、０．３μｍ〜２．４μｍであるので、ＹＡＧ３ωレーザー（ＹＡＧレーザーの第３高調波）やＹＡＧ２ωレーザー（ＹＡＧレーザーの第２高調波）、半導体レーザー（波長：８００ｎｍ程度）などであってもよい。また、ＣＯ２レーザーを用いる場合には、波長が長いので、例えばレーザーを光で反射させて照射したい部分に誘導し、非接触的に照射してもよい。
【００５７】
レーザーの照射エネルギーは、実施の形態１の場合と同様に、接着テープ４５の発泡テープ４２（図７参照）の剥離温度に達する程度であればよい。また、レーザーのスポットサイズも、参考例と同様に、剥離したいチップ３７のサイズに合わせて調整し、１回のレーザー照射で剥離温度に達するようにするのが望ましい。また、スポット径のパルス照射を１チップあたり複数回おこなって、発泡テープ４２のうちチップ４７と貼り合わせられている範囲が剥離温度に達するようにしてもよい。
【００５８】
そして、レーザー照射によって発泡テープ４２との接合力が弱まったチップ３７を真空吸着し、支持部材４０からピックアップする。以上の処理をウエハー上の全てのチップ３７に対しておこない、支持部材４０から全てのチップ３７を剥離する。
【００５９】
実施の形態２のように製造工程を進めた場合に、支持部材から個々のチップを剥離したときのチップの割れ率とチップの厚さとの関係を、図３中白丸のプロットで示す（実施例）。図３に示すように、実施の形態のように製造工程を進めた場合には、実施の形態１同様に、チップの厚さを５０μｍまで薄くしても、支持部材から剥離したときのチップの割れ率はほぼゼロと極めて小さい。
【００６０】
以上説明したように、実施の形態にかかる製造方法によれば、支持部材とウエハーとを貼り合わせる際に発泡テープを用い、分離溝形成後の各チップに合わせてレーザー光を照射して発泡テープの接着力を弱め、真空吸着によって支持部材からチップを剥離する。これにより、実施の形態１と同様に、ピンセットでつまむ際のような過度な圧力をかけることなく、チップを支持部材から剥離することができるので、チップが割れるのを防ぐことができる。また、任意のチップのみを支持部材から剥離することができる。
【符号の説明】
【００６１】
２１ ダイシングテープ
２２ チップ
３１ ウエハー
３２ 表面電極
３３ エッチングマスク
３４ 分離溝
３５ コレクタ層
３６ 裏面電極
３７ チップ
４０ 支持部材
４１ ＰＥＴフィルム
４２ 発泡テープ
４３ ＵＶテープ
４５ 接着テープ
【特許請求の範囲】
【請求項１】
半導体ウエハーに素子構造部を形成する形成工程と、
前記素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、
前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、
前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、
前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、
前記反対側の面に電極を形成する工程と、
前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、
前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、
を含むことを特徴とする逆阻止型半導体素子の製造方法。
【請求項２】
半導体ウエハーのおもて面側に素子構造部を形成する形成工程と、
前記半導体ウエハーの裏面を研削して、ウエハーの厚さを所定の厚さとする研削工程と、
前記素子構造部が形成された半導体ウエハーのおもて面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、
前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面にエッチングマスクを形成し、湿式異方性エッチングによりＶ字型の分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、
前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、
前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、
前記反対側の面に電極を形成する工程と、
前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、
前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、
を含むことを特徴とする逆阻止型半導体素子の製造方法。
【請求項３】
前記支持部材は、加熱によって剥離可能な接着層を介して前記半導体ウエハーに貼り合わされるガラス基板であることを特徴とする請求項１または２に記載の逆阻止型半導体素子の製造方法。
【請求項４】
前記接着層は、加熱発泡によって剥離可能な接着シートであることを特徴とする請求項１〜３のいずれか一つに記載の逆阻止型半導体素子の製造方法。
【請求項５】
前記形成工程は、前記半導体ウエハーの裏面を研削する工程を含むことを特徴とする請求項１に記載の逆阻止型半導体素子の製造方法。
【請求項６】
前記加熱工程は、前記接着層のうち任意の前記チップに貼り合わされている部分に対してレーザー光を照射して加熱し、
前記剥離工程は、前記レーザー光が照射された部分と貼り合わせられている前記チップを剥離することを特徴とする請求項１〜５のいずれか一つに記載の逆阻止型半導体素子の製造方法。
【請求項７】
前記加熱工程は、前記チップの大きさに略一致する照射範囲のレーザー光を照射することを特徴とする請求項６に記載の逆阻止型半導体素子の製造方法。
【請求項１】
半導体ウエハーに素子構造部を形成する形成工程と、
前記素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、
前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、
前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、
前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、
前記反対側の面に電極を形成する工程と、
前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、
前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、
を含むことを特徴とする逆阻止型半導体素子の製造方法。
【請求項２】
半導体ウエハーのおもて面側に素子構造部を形成する形成工程と、
前記半導体ウエハーの裏面を研削して、ウエハーの厚さを所定の厚さとする研削工程と、
前記素子構造部が形成された半導体ウエハーのおもて面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、
前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面にエッチングマスクを形成し、湿式異方性エッチングによりＶ字型の分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、
前記反対側の面から前記半導体ウエハーに不純物イオンを注入する工程と、
前記反対側の面にレーザーを照射してアニールを行ってコレクタ層を形成する工程と、
前記反対側の面に電極を形成する工程と、
前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、
前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、
を含むことを特徴とする逆阻止型半導体素子の製造方法。
【請求項３】
前記支持部材は、加熱によって剥離可能な接着層を介して前記半導体ウエハーに貼り合わされるガラス基板であることを特徴とする請求項１または２に記載の逆阻止型半導体素子の製造方法。
【請求項４】
前記接着層は、加熱発泡によって剥離可能な接着シートであることを特徴とする請求項１〜３のいずれか一つに記載の逆阻止型半導体素子の製造方法。
【請求項５】
前記形成工程は、前記半導体ウエハーの裏面を研削する工程を含むことを特徴とする請求項１に記載の逆阻止型半導体素子の製造方法。
【請求項６】
前記加熱工程は、前記接着層のうち任意の前記チップに貼り合わされている部分に対してレーザー光を照射して加熱し、
前記剥離工程は、前記レーザー光が照射された部分と貼り合わせられている前記チップを剥離することを特徴とする請求項１〜５のいずれか一つに記載の逆阻止型半導体素子の製造方法。
【請求項７】
前記加熱工程は、前記チップの大きさに略一致する照射範囲のレーザー光を照射することを特徴とする請求項６に記載の逆阻止型半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１６０７３８（Ｐ２０１２−１６０７３８Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１２−５４０６４（Ｐ２０１２−５４０６４）
【出願日】平成２４年３月１２日（２０１２．３．１２）
【分割の表示】特願２００６−１５８３２９（Ｐ２００６−１５８３２９）の分割
【原出願日】平成１８年６月７日（２００６．６．７）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２４年３月１２日（２０１２．３．１２）
【分割の表示】特願２００６−１５８３２９（Ｐ２００６−１５８３２９）の分割
【原出願日】平成１８年６月７日（２００６．６．７）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]