部品実装構造及び部品実装方法
【課題】本発明は複数の部品を高密度実装する部品実装構造及び部品実装方法に関し、部品実装密度及び電気的特性の向上を図ることを課題とする。
【解決手段】制御系ＢＧＡ１２が実装されたプリント配線基板１１と、メモリＢＧＡ１３が実装されると共に固定部１５Ａがプリント配線基板１１に電気的に接続されたフレキシブル配線基板１５とを有し、フレキシブル配線基板１５がプリント配線基板１１上で制御系ＢＧＡ１２に向けて折り曲げられた構成とする。
【解決手段】制御系ＢＧＡ１２が実装されたプリント配線基板１１と、メモリＢＧＡ１３が実装されると共に固定部１５Ａがプリント配線基板１１に電気的に接続されたフレキシブル配線基板１５とを有し、フレキシブル配線基板１５がプリント配線基板１１上で制御系ＢＧＡ１２に向けて折り曲げられた構成とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は部品実装構造及び部品実装方法に係り、特に複数の部品を高密度実装する部品実装構造及び部品実装方法に関する。
【背景技術】
【０００２】
近年、基板上に半導体装置等の部品を実装した構造を有する半導体装置ユニットは、搭載さる半導体装置の多機能化，高性能化に伴い、基板に搭載される部品点数が非常に多くなっている。その上、半導体装置ユニットが組み込まれる電子機器の小型化に伴い、半導体装置ユニットに対しても厳しい小型化の要求がある。よって、半導体装置ユニットにおける部品実装密度はいっそう高まる傾向にあり、十分な実装面積を確保するのは困難である。
【０００３】
このため、複数の基板を積層（スタック）することにより、実装効率を高めた半導体装置ユニットが提案されている（特許文献１参照）。図１は、複数の基板を積層した一例である半導体装置ユニット１を示している。この半導体装置ユニット１は、制御系ＢＧＡ５及びメモリＢＧＡ６が夫々実装した第１及び第２のプリント基板２，３を積層すると共に、各プリント基板１，３をスタックコネクタ４で接続した構造とされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３５９４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１及び第２のプリント基板２，３を積層した構造では、半導体装置ユニット１が高速信号を扱うユニットである場合には信号伝達における電気的特性が劣化してしまう。
【０００６】
即ち、制御系ＢＧＡ５が高速信号に対応した半導体装置である場合、下に位置する第１のプリント基板２に実装された制御系ＢＧＡ５と、上に位置する第２のプリント基板３に実装された制御系ＢＧＡ５との配線長が長くなってしまう。このため、第１及び第２のプリント基板２，３を積層した半導体装置ユニット１では、信号伝達における高速特性が低下してしまう。
【０００７】
一方、半導体装置ユニット１において、実装された部品に不良が発生した場合には、不良部品を良品部品に取り替える処理（リペア）が実施される。このリペア処理時には、図８（Ａ）に示すように、取り替える部品（同図では、小型ＢＧＡ６）にカバー９を設け、このカバー９内に高熱エアを供給することによりはんだを溶融し、小型ＢＧＡ６を第１のプリント基板２から取り外す。
【０００８】
このため、リペア時の熱がリペアされる小型ＢＧＡ６の近傍の部品に影響を与えないよう、部品間に一定の距離を設ける必要がある（この距離を図２（Ｂ）に矢印Ｌ２で示している）。従来では、この距離Ｌは第１のプリント基板２上に設定されていたため、これも部品の実装密度を低下させる理由となっていた。
【０００９】
本発明は上記の点に鑑みてなされたものであり、部品実装密度及び電気的特性の向上を図りうる部品実装構造及び部品実装方法提供することを目的とする。
【課題を解決するための手段】
【００１０】
一の観点からは、第１の部品が実装される第１の基板と、第２の部品が実装されると共に前記第１の基板に接続され、前記第１の部品の実装位置に向け折り曲げられた第２の基板とを有する部品実装構造が提供される。
【発明の効果】
【００１１】
開示の部品実装構造は、第１の部品と第２の部品を近接しつつ、かつ第１の基板上で第１の部品同士も近接することができ、部品実装密度の向上と電気的特性の向上を共に図ることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、従来の一例である半導体装置ユニットを示す正面図である。
【図２】図２は、従来の課題を説明するための図である。
【図３】図３は、第１実施形態である半導体装置ユニットの正面図である。
【図４】図４は、第１実施形態である半導体装置ユニットの平面図である。
【図５】図５は、第１実施形態である半導体装置ユニットの制御系ＢＧＡを拡大して示す図である。
【図６】図６は、第１実施形態である半導体装置ユニットにおけるリペア方法を説明するための図である。
【図７】図７は、第１実施形態である半導体装置ユニットの製造方法を説明するための図である（その１）。
【図８】図８は、第１実施形態である半導体装置ユニットの製造方法を説明するための図である（その２）。
【図９】図９は、第１実施形態である半導体装置ユニット及びその製造方法の第１変形例を説明するための図である。
【図１０】図１０は、第１実施形態である半導体装置ユニット及びその製造方法の第２変形例を説明するための図である。
【図１１】図１１は、第１実施形態である半導体装置ユニット及びその製造方法の第３変形例を説明するための図である。
【図１２】図１２は、第２実施形態である半導体装置ユニットの正面図である。
【図１３】図１３は、第２実施形態である半導体装置ユニットの制御系ＢＧＡを拡大して示す図である。
【図１４】図１４は、第３実施形態である半導体装置ユニットの正面図である。
【図１５】図１５は、第３実施形態である半導体装置ユニットの制御系ＢＧＡを拡大して示す図である。
【図１６】図１６は、第３実施形態である半導体装置ユニットにおけるリペア方法を説明するための図である。
【図１７】図１７は、第３実施形態である半導体装置ユニットの製造方法を説明するための図である（その１）。
【図１８】図１８は、第３実施形態である半導体装置ユニットの製造方法を説明するための図である（その２）。
【図１９】図１９は、第３実施形態である半導体装置ユニットの製造方法を説明するための図である（その３）。
【図２０】図２０は、第３実施形態である半導体装置ユニットの変形例を説明するための図である（その１）。
【図２１】図２１は、第３実施形態である半導体装置ユニットの変形例を説明するための図である（その２）。
【発明を実施するための形態】
【００１３】
次に、本発明の実施の形態について図面と共に説明する。
【００１４】
図３乃至図４は、本発明の第１実施形態である半導体装置ユニット１０Ａを説明するための図である。図３は半導体装置ユニット１０Ａの正面図であり、図４は半導体装置ユニット１０Ａの平面図、図５は半導体装置ユニット１０Ａに搭載されたひとつの制御系ＢＧＡ１２を拡大して示す図である。
【００１５】
半導体装置ユニット１０Ａは、プリント配線基板１１、制御系ＢＧＡ１２、メモリＢＧＡ１３、フレキシブル配線基板１５、及び電子部品１６（例えば、通信用装置）等を有している。この半導体装置ユニット１０Ａは、例えば通信ネットワークに用いられるサーバー等の高速信号処理を行う電子装置に搭載されるものである。
【００１６】
第１の基板であるプリント配線基板１１は、絶縁層と配線層が複数積層されると共に配線層間がビア又はスルーホール（以下、これらを総称してビアという）により層間接続された多層プリント配線基板である（配線層及びビアの図示は省略）。このプリント配線基板１１は、表面に制御系ＢＧＡ１２及び電子部品１６を実装するための基板電極２３が形成されている。この基板電極２３は、前記した配線層とビアを用いて接続されている。尚、本実施形態では、半導体装置ユニット１０Ａの基板としてプリント配線基板１１を用いた例を示しているが、多層セラミック基板等の他の基板を用いることも可能である。
【００１７】
第１の部品である制御系ＢＧＡ１２は、サーバー内における各種制御処理を行う半導体装置である。サーバーは高速処理が要求されており、よって制御系ＢＧＡ１２は高速処理に対応している。高速処理を行う半導体装置は、その稼動時に高熱を発生する。このため制御系ＢＧＡ１２は、放熱フィン１８を上面に搭載している。
【００１８】
この放熱フィン１８は、制御系ＢＧＡ１２の上面に熱伝導率が高い接着剤２２を用いて固定されている。この放熱フィン１８は、例えばアルミニウム等の熱伝導性の高い材料により形成されている。また、放熱特性を向上させるため、放熱フィン１８は複数のフィン（羽）が形成されている。更に、本実施形態では、放熱フィン１８の平面視した形状は、制御系ＢＧＡ１２の平面視した形状と略同一となるよう設定されている。
【００１９】
また、制御系ＢＧＡ１２は、サーバー内における各種制御処理を行うため多数の電極（装置側電極３３という）を有している。このため、制御系ＢＧＡ１２は、装置の端子構造として高密度化が可能なＢＧＡ(Ball Grid Array)構造を適用している。この制御系ＢＧＡ１２は基板電極２３に接続端子１７が設けられており、この接続端子１７がプリント配線基板１１の基板電極２３に接続されることにより、制御系ＢＧＡ１２はプリント配線基板１１に実装される。
【００２０】
本実施形態では、図４に示すように４個の制御系ＢＧＡ１２がプリント配線基板１１に実装される。この４個の制御系ＢＧＡ１２は、プリント配線基板１１内に形成された配線層（内装配線）を介して電気的に接続される。各制御系ＢＧＡ１２は、各々の間で授受される信号の伝達ロスを低減させるため、近接して配置する必要がある。
【００２１】
第２の部品であるメモリＢＧＡ１３は、制御系ＢＧＡ１２に接続されるバッファメモリである。本実施形態では、このメモリＢＧＡ１３も端子構造としてＢＧＡ構造を適用している。このメモリＢＧＡ１３は、制御系ＢＧＡ１２の処理速度を高める面より制御系ＢＧＡ１２に近接して配置することが望ましい。このメモリＢＧＡ１３は、第２の基板であるフレキシブル配線基板１５に実装される。
【００２２】
次に、フレキシブル配線基板１５について説明する。フレキシブル配線基板１５は絶縁性及び可撓性を有する樹脂フィルム（例えば、ポリイミド等）上に、所定の配線パターン２５及びスルーホール電極２６等を形成したものである。フレキシブル配線基板１５は、図７（Ｂ）に示すように、平面視した状態で略中央に制御系ＢＧＡ１２が実装され、両側部に夫々２個ずつメモリＢＧＡ１３が実装されている。
【００２３】
このフレキシブル配線基板１５は、プリント配線基板１１に固定される固定部１５Ａと、この固定部１５Ａの両側から外側に向け延出する延出部１５Ｂとを有している。固定部１５Ａはフレキシブル配線基板１５の中央部分に位置しており、制御系ＢＧＡ１２が実装される実装位置と対応している。
【００２４】
この固定部１５Ａは、制御系ＢＧＡ１２がプリント配線基板１１に実装される際、プリント配線基板１１と制御系ＢＧＡ１２との間に配設される。また、制御系ＢＧＡ１２がプリント配線基板１１に実装される際、制御系ＢＧＡ１２の接続端子１７がプリント配線基板１１の基板電極２３に接続されることにより、固定部１５Ａもプリント配線基板１１に同時に固定される。
【００２５】
図５を用い、フレキシブル配線基板１５の固定部１５Ａが、プリント配線基板１１に固定される具体的な構造について説明する。固定部１５Ａは、制御系ＢＧＡ１２に設けられた接続端子１７と対応する位置に貫通孔２４を有している。また、複数形成される貫通孔２４の内、メモリＢＧＡ１３と接続される接続端子１７に対応する貫通孔２４は、接続端子１７を配線パターン２５と電気的に接続するため、スルーホール電極２６とされている。尚、以下の説明においてスルーホール電極２６と接続される接続電極を、特に接続端子１７Ａということとする。
【００２６】
制御系ＢＧＡ１２に形成された接続端子１７は、固定部１５Ａに形成された貫通孔２４及びスルーホール電極２６を介してプリント配線基板１１の基板電極２３にはんだ付け固定される。このはんだ付け時に溶融された接続端子１７が冷却して固化する際、接続端子１７は基板電極２３と接合すると共に固定部１５Ａを保持する。これにより、固定部１５Ａは制御系ＢＧＡ１２がプリント配線基板１１に実装される際、プリント配線基板１１と制御系ＢＧＡ１２との間に固定される。
【００２７】
固定部１５Ａがプリント配線基板１１に上記のように固定される際、スルーホール電極２６はメモリＢＧＡ１３と接続される接続端子１７、及び当該接続端子１７Ａに対応してプリント配線基板１１の基板電極２３と電気的に接続する。また、スルーホール電極２６は、配線パターン２５を介してメモリＢＧＡ１３と接続されている。よって、固定部１５Ａがプリント配線基板１１に固定された際、メモリＢＧＡ１３は制御系ＢＧＡ１２及びプリント配線基板１１と電気的に接続された状態となる。
【００２８】
このように、本実施形態では制御系ＢＧＡ１２がプリント配線基板１１にはんだ付けされる際、フレキシブル配線基板１５もプリント配線基板１１に固定されると共に電気的に接続される。このため、フレキシブル配線基板１５とプリント配線基板１１との固定及び接続処理は容易となり、半導体装置ユニット１０Ａの製造工程の簡単化を図ることができる。尚、接続端子１７は請求項に記載の第１の端子に相当し、接続端子１７Ａは請求項に記載の第２の端子に相当する。
【００２９】
一方、上記の固定部１５Ａから連続的に延出した延出部１５Ｂの先端部分には、メモリＢＧＡ１３が実装さる。具体的には、延出部１５Ｂの先端部分には電極３０が形成されており、メモリＢＧＡ１３のＢＧＡボール２１がこの電極３０にはんだ付けされることにより、メモリＢＧＡ１３は延出部１５Ｂに実装される。
【００３０】
この電極３０は配線パターン２５の一端と接続されており、また配線パターン２５の他端はスルーホール電極２６まで引き出されている。よって、メモリＢＧＡ１３が延出部１５Ｂに実装されることにより、メモリＢＧＡ１３は配線パターン２５及びスルーホール電極２６を介してプリント配線基板１１及び制御系ＢＧＡ１２と電気的に接続される。
【００３１】
また、各ＢＧＡ１２，１３は、バイパスコンデンサ１４（以下、パスコン１４と略称する）が近接して配置される場合が多い。本実施形態では、延出部１５ＢのメモリＢＧＡ１３が実装された面と反対側面にパスコン１４が実装されている。
【００３２】
上記構成とされたフレキシブル配線基板１５は、プリント配線基板１１上で制御系ＢＧＡ１２に向け折り曲げられている。詳細には、フレキシブル配線基板１５は、固定部１５Ａに対して延出部１５Ｂが制御系ＢＧＡ１２に向け折り曲げられている。また、延出部１５Ｂがプリント配線基板１１に対してなす角度は、略直角となるよう設定されている。
【００３３】
このように、固定部１５Ａに対して延出部１５Ｂを制御系ＢＧＡ１２に近接するよう略直角に折り曲げることにより、メモリＢＧＡ１３は制御系ＢＧＡ１２に極めて近接した状態となる。本実施形態では、このメモリＢＧＡ１３を制御系ＢＧＡ１２に取り付けられた放熱フィン１８に接着剤２０を用いて固定している。尚、以下の説明では、制御系ＢＧＡ１２といった場合には、放熱フィン１８も含むものとする。
【００３４】
このように制御系ＢＧＡ１２を制御系ＢＧＡ１２に固定することにより、メモリＢＧＡ１３を制御系ＢＧＡ１２の側面に密着させることができる。よってプリント配線基板１１上において、制御系ＢＧＡ１２、メモリＢＧＡ１３、及びフレキシブル配線基板１５の占める平面的な面積を小さくすることができる（図４参照）。また、フレキシブル配線基板１５は可撓性し、かつ延出部１５Ｂが片持ち梁状に延出した構造であるが、延出部１５Ｂに実装されたメモリＢＧＡ１３が制御系ＢＧＡ１２に固定されることにより、メモリＢＧＡ１３及び延出部１５Ｂを安定して保持することができる。
【００３５】
ところで、前記したように半導体装置ユニット１０Ａは、サーバー等の高速信号処理を行う電子装置に搭載されるものである。そこで、本実施形態の半導体装置ユニット１０Ａにおける制御系ＢＧＡ１２とメモリＢＧＡ１３との間における信号速度、及び隣接する制御系ＢＧＡ１２間における信号速度について説明する。
【００３６】
本実施形態では、メモリＢＧＡ１３は、フレキシブル配線基板１５を用いてプリント配線基板１１及び制御系ＢＧＡ１２と電気的に接続されている。また、フレキシブル配線基板１５に実装されるメモリＢＧＡ１３及びパスコン１４は、いずれも制御系ＢＧＡ１２に比べて端子数が少ない。よって、フレキシブル配線基板１５に形成される配線パターン２５のパターン形状は、図７（Ｂ）に示すように略直線状とすることができる。
【００３７】
また、フレキシブル配線基板１５は、メモリＢＧＡ１３の他にはパスコン１４が実装されるのみである。このため、延出部１５Ｂの長さは、プリント配線基板１１に実装される部品（電子部品１６等）に影響を受けることなく任意に設定することができ、よって延出部１５Ｂの長さを短く設定することができる。
【００３８】
従って、フレキシブル配線基板１５に形成されるスルーホール電極２６からメモリＢＧＡ１３に至る配線パターン２５の長さは、従来のように基板２，３上で制御系ＢＧＡ５と小型ＢＧＡ６を接続する構成（図１参照）に比べて短くすることができる。よって、制御系ＢＧＡ１２とメモリＢＧＡ１３との間における高速信号の劣化は防止され、半導体装置ユニット１０Ａの信頼性を高めることができる。
【００３９】
また本実施形態では、メモリＢＧＡ１３はプリント配線基板１１に実装されるのではなく、制御系ＢＧＡ１２の側面に固定されている。このように、本実施形態ではプリント配線基板１１にメモリＢＧＡ１３が実装されていないため、隣接する制御系ＢＧＡ１２同士を近接させることができる。
【００４０】
このように、本実施形態では隣接する制御系ＢＧＡ１２間の離間距離を従来に比べて短くすることができる。よって、隣接する制御系ＢＧＡ１２間で高速信号が劣化することを防止でき、半導体装置ユニット１０Ａの信頼性を高めることができる。尚、図４において細い実線で示すのは制御系ＢＧＡ１２とメモリＢＧＡ１３間の信号伝達経路の例を示しており、図中太い実線で示すのは制御系ＢＧＡ１２間及び制御系ＢＧＡ１２と電子部品１６間における信号伝達経路の例を示している。
【００４１】
また、上記のように本実施形態に係る半導体装置ユニット１０Ａは、プリント配線基板１１上で隣接する制御系ＢＧＡ１２を近接させることができる。このため、プリント配線基板１１の小型化を図ることができ、延いては半導体装置ユニット１０Ａの小型化を図ることができる。
【００４２】
図６は、半導体装置ユニット１０Ａにおいてリペア処理を実施している状態を示している。同図に示す例では、図中右側に位置するメモリＢＧＡ１３が不良品であり、これをリペアする例を示している。
【００４３】
メモリＢＧＡ１３をフレキシブル配線基板１５から取り外すには、先ず放熱フィン１８からメモリＢＧＡ１３を取り外すし、次に放熱フィン１８を制御系ＢＧＡ１２から取り外し、更にフレキシブル配線基板１５からパスコン１４を取り外す。そして、フレキシブル配線基板１５（延出部１５Ｂ）の背面側に加熱治具３５を押し当て、ＢＧＡボール２１を溶融させる。これにより、メモリＢＧＡ１３はフレキシブル配線基板１５から取り外される。そして、不良品であるメモリＢＧＡ１３が取り外された後、良品であるメモリＢＧＡ１３が加熱治具３５を用いてフレキシブル配線基板１５（延出部１５Ｂ）に実装される。
【００４４】
このリペア処理の際、加熱処理が行われるのはフレキシブル配線基板１５であり、プリント配線基板１１に対しては加熱処理が行われない。また、フレキシブル配線基板１５を制御系ＢＧＡ１２から離間する方向に移動させる（折り曲げる）ことにより、フレキシブル配線基板１５を制御系ＢＧＡ１２から離間させることができる。
【００４５】
よって、メモリＢＧＡ１３を制御系ＢＧＡ１２に固定するよう配置しても、リペア時に
おいてメモリＢＧＡ１３を制御系ＢＧＡ１２から離間できるため、リペア時にメモリＢＧＡ１３に印加される熱が制御系ＢＧＡ１２に影響することを防止できる。従って、半導体装置ユニット１０Ａの各ＢＧＡ１２，１３の高密度実装とリペア性とを共に実現することが可能となる。
【００４６】
次に、第１実施形態に係る半導体装置ユニット１０Ａの製造方法について説明する。図７及び図８は、半導体装置ユニット１０Ａの製造方法の一実施形態を示している。
【００４７】
半導体装置ユニット１０Ａを製造するには、図７（Ａ）に示すように、セラミック基板２７上にフレキシブル配線基板１５を載置する。このフレキシブル配線基板１５は、予め制御系ＢＧＡ１２の接続端子１７の配設位置と対応する位置に貫通孔２４及びスルーホール電極２６が形成される。また、メモリＢＧＡ１３の実装位置には電極３０が形成されている。尚、フレキシブル配線基板１５を搭載する基板はセラミック基板２７に限定されるものではなく、他の基板（例えば、金属基板等）を用いることも可能である。
【００４８】
このフレキシブル配線基板１５に形成された基板電極２３にははんだペースト２８が配設され、また電極３０上にもはんだペースト２９が配設される。このはんだペースト２８，２９の配設は、スクリーン印刷法を用いることができる。
【００４９】
上記ようにはんだペースト２８，２９がフレキシブル配線基板１５に配設されると、続いて制御系ＢＧＡ１２がはんだペースト２８上に仮止めされると共に、はんだペースト２９上にメモリＢＧＡ１３が仮止めされる。図７（Ｂ）は各ＢＧＡ１２，１３が仮止めされたフレキシブル配線基板１５の平面図であり、図７（Ｃ）は各ＢＧＡ１２，１３が仮止めされたフレキシブル配線基板１５の正面図である。
【００５０】
上記のように各ＢＧＡ１２，１３がフレキシブル配線基板１５に仮止めされると、セラミック基板２７と共にフレキシブル配線基板１５はリフロー炉に装着され、加熱処理が実施される。これにより、制御系ＢＧＡ１２に配設されているはんだボール３１及びはんだペースト２８は溶融して一体的となり、フレキシブル配線基板１５に形成された貫通孔２４を貫通する接続端子１７，１７Ａを形成する。また、メモリＢＧＡ１３のはんだボール３２及びはんだペースト２９は、溶融して一体的となり電極３０にはんだ付けされる。
【００５１】
続いて、フレキシブル配線基板１５はセラミック基板２７から剥離される。図７（Ｄ）は、セラミック基板２７から剥離されたフレキシブル配線基板１５の接続端子１７，１７Ａ近傍を拡大して示している。同図に示すように、接続端子１７，１７Ａは貫通孔２４を貫通した状態で固化した状態となっており、よってフレキシブル配線基板１５の固定部１５Ａは接続端子１７，１７Ａを介して制御系ＢＧＡ１２に固定された状態となっている。また、この剥離状態においては、延出部１５Ｂは水平方向に延在した状態となっている。尚、パスコン１４を実装する場合には、この剥離を行った後に実装する。
【００５２】
続いて、フレキシブル配線基板１５に対し折り曲げ処理が行われる。この折り曲げ処理は、固定部１５Ａに対し延出部１５Ｂを制御系ＢＧＡ１２に向けて折り曲げる処理である。図８（Ａ）は、延出部１５Ｂを制御系ＢＧＡ１２に向けて折り曲げている状態を示している。
【００５３】
上記のように本実施形態では、メモリＢＧＡ１３を制御系ＢＧＡ１２に固定するため、メモリＢＧＡ１３の制御系ＢＧＡ１２と固定される面には接着剤２０が塗布される。そして、メモリＢＧＡ１３は、この接着剤２０を介して放熱フィン１８に接着固定される。図８（Ｂ）は、メモリＢＧＡ１３が放熱フィン１８に固定された状態を示している。同図に示すように、メモリＢＧＡ１３が放熱フィン１８に固定された状態において、フレキシブル配線基板１５は固定部１５Ａに対して延出部１５Ｂが略直角に折り曲げられた状態となっている。
【００５４】
このように、メモリＢＧＡ１３を制御系ＢＧＡ１２に密着させて固定する処理は、単にフレキシブル配線基板１５を折り曲げると共にメモリＢＧＡ１３を接着剤２０を用いて放熱フィン１８に接着すればよく、簡単かつ確実に行うことができる。
【００５５】
上記のように、メモリＢＧＡ１３及びフレキシブル配線基板１５が制御系ＢＧＡ１２に装着されると、この制御系ＢＧＡ１２はプリント配線基板１１に実装される。プリント配線基板１１は、予め接続端子１７，１７Ａに対応する位置に基板電極２３が形成されている。この基板電極２３上には、予め図示しないはんだペーストが塗布されている。また、接続端子１７，１７Ａは、フレキシブル配線基板１５の背面側（プリント配線基板１１と対向する側）に貫通孔２４から露出した状態となっている。
【００５６】
制御系ＢＧＡ１２をプリント配線基板１１に実装するには、基板電極２３と接続端子１７，１７Ａを位置決めし、はんだペーストにより基板電極２３と接続端子１７，１７Ａを仮止めする。続いて、制御系ＢＧＡ１２が仮止めされたプリント配線基板１１は、リフロー炉で加熱処理が実施される。
【００５７】
これにより、接続端子１７と基板電極２３上のはんだペーストは溶融して一体的となり、制御系ＢＧＡ１２は基板電極２３にはんだ付けされ、制御系ＢＧＡ１２はプリント配線基板１１に実装される。また、このはんだ付け処理により、フレキシブル配線基板１５の固定部１５Ａは制御系ＢＧＡ１２とプリント配線基板１１との間で固定された状態となる。これにより、フレキシブル配線基板１５もプリント配線基板１１に固定された状態となる。
【００５８】
上記の一連の処理により、制御系ＢＧＡ１２はプリント配線基板１１に実装され、またメモリＢＧＡ１３はフレキシブル配線基板１５及び制御系ＢＧＡ１２を介してプリント配線基板１１に実装される。図８（Ｃ）は制御系ＢＧＡ１２がプリント配線基板１１に実装された状態を示し、また図８（Ｄ）は図８（Ｃ）に矢印Ａで示す接続端子１７，１７Ａ近傍を拡大して示している。
【００５９】
このように、フレキシブル配線基板１５の固定部１５Ａをプリント配線基板１１と制御系ＢＧＡ１２との間に配設する構成であっても、固定部１５Ａに形成した貫通孔２４（スルーホール電極２６を含む）内に接続端子１７，１７Ａを貫通形成することにより、通常のＢＧＡタイプの半導体装置と同様の実装処理で、制御系ＢＧＡ１２をプリント配線基板１１に実装することができる。
【００６０】
次に、上記した半導体装置ユニット１０Ａ及びその製造方法の実施形態の変形例について説明する。図９は第１変形例を示し、図１０は第２変形例を示し、更に図１１は第３変形例を示している。尚、図９乃至図１１において、図３乃至図８に示した構成と対応する構成については同一符号を付し、その説明を省略する。また各図は、フレキシブル配線基板１５の固定部１５Ａ近傍を拡大して示している。
【００６１】
先ず、図９に示す第１変形例について説明する。前記した第１実施形態では、制御系ＢＧＡ１２に設けられた全ての接続端子１７，１７Ａがフレキシブル配線基板１５（固定部１５Ａ）に形成された貫通孔２４或いはスルーホール電極２６を貫通した構造とされていた。これに対して本変形例では、基板電極２３に設けられた装置側電極３３の全てをプリント配線基板１１と接続するのではなく、一部の装置側電極３３をフレキシブル配線基板１５とのみ接続するようにしたものである。
【００６２】
具体的には、図９（Ａ）に示すように、フレキシブル配線基板１５の図中左端に位置する装置側電極３３に対応する位置に貫通孔２４は形成されておらず、その代わりにフレキシブル配線基板電極３７（以下、ＦＰＣ電極３７という）が形成されている。このＦＰＣ電極３７は、フレキシブル配線基板１５に形成された配線パターン２５と電気的に接続されている。また、装置側電極３３とＦＰＣ電極３７は、はんだボール３１により電気的に接続されている。
【００６３】
よって、図９（Ｂ）に示すように制御系ＢＧＡ１２をプリント配線基板１１に実装した状態において、他の接続端子１７，１７Ａはプリント配線基板１１の基板電極２３と接続されるが、はんだボール３１はＦＰＣ電極３７とのみ接続される。本実施形態のように、プリント配線基板１１と接続する必要がない装置側電極３３が存在する場合には、フレキシブル配線基板１５に貫通孔２４を形成することなく、フレキシブル配線基板１５とのみ電気的に接続する構成としてもよい。
【００６４】
次に、図１０に示す第２変形例について説明する。本変形例では、図１０（Ａ）に示すように、固定部１５Ａの外周位置に補強用電極３８を形成している。この補強用電極３８は、フレキシブル配線基板１５のプリント配線基板１１と対向する側の面に形成されている。また、補強用電極３８は前記の電極３０と同様にはんだ付け可能な金属材により形成されている。但し、電極３０は配線パターン２５と接続されるが、電極３０は必ずしも配線パターン２５と接続される必要はない。
【００６５】
また、プリント配線基板１１の補強用電極３８の形成位置と対応する位置には、補強用電極３９が形成されている。この補強用電極３９は、基板電極２３の形成時に同時に一括して形成される。
【００６６】
そして、第１のプリント基板２がプリント配線基板１１に実装される際、固定部１５Ａに形成された補強用電極３８は、補強はんだ４０を用いてプリント配線基板１１の補強用電極３９にはんだ付けされる。よって、補強用電極３８と補強用電極３９とのはんだ付け位置は強度が高くなり、このはんだ付け位置は接続端子１７，１７Ａと基板電極２３との接合を補強する補強部として機能する。この補強用電極３８及び補強用電極３９は、接続端子１７，１７Ａと基板電極２３とのはんだ付け位置を囲繞するよう複数形成することが望ましい。
【００６７】
上記のように補強用電極３８と補強用電極３９とを補強はんだ４０ではんだ付けし、これにより接続端子１７，１７Ａと基板電極２３とのはんだ付け位置を補強することにより、接続端子１７，１７Ａと基板電極２３との剥離を防止することができる。よって、本変形例によれば、半導体装置ユニットの信頼性を高めることができる。
【００６８】
次に、図１１に示す第３変形例について説明する。前記した実施形態に係る製造方法では、図７（Ｂ）に示すように、フレキシブル配線基板１５をセラミック基板２７から剥離した際、接続端子１７，１７Ａのフレキシブル配線基板１５の貫通孔２４から露出した部分は、フレキシブル配線基板１５の裏面と略面一となっていた。
【００６９】
しかしながら、このように接続端子１７，１７Ａがフレキシブル配線基板１５の裏面と略面一の構造では、図８（Ｃ）に示す制御系ＢＧＡ１２をプリント配線基板１１に実装する際、プリント配線基板１１に反り等が存在すると、接続端子１７，１７Ａと基板電極２３が確実に接続されないおそれがある。
【００７０】
そこで本変形例では、図１１（Ａ）に示すように、フレキシブル配線基板１５をセラミック基板２７から剥離した後、フレキシブル配線基板１５の貫通孔２４から露出している接続端子１７，１７Ａにはんだボール４１を配設する工程を設けた。具体的な配設方法は、次の通りである。
【００７１】
先ず、予め貫通孔２４から露出している接続端子１７，１７Ａにはんだペーストを塗布し、このはんだペースト上にはんだボール４１を仮止めする。これにより、はんだボール４１は接続端子１７，１７Ａ上に積層された構造となる。
【００７２】
続いて、このはんだボール４１が仮止めされたフレキシブル配線基板１５をリフロー炉に装着して加熱処理を実施する。このリフロー処理を実施することにより、はんだボール４１及び接続端子１７，１７Ａは溶融して一体的になり、図１１（Ｂ）に示すように積層接続電極４２が形成される。前記のように接続端子１７，１７Ａは、はんだボール３１から形成されている。よって、積層接続電極４２は、はんだボール３１とはんだボール４１とが積層された構造となっている。
【００７３】
この積層接続電極４２は、フレキシブル配線基板１５の背面側に突出した部分を有する。よって、図１１（Ｃ）に示すように、第１のプリント基板２をプリント配線基板１１に実装する際、仮にプリント配線基板１１に反り等が発生していても、積層接続電極４２をプリント配線基板１１の基板電極２３に確実にはんだ付けすることができる。従って、本変形例によれば、制御系ＢＧＡ１２のプリント配線基板１１に対する実装性を高めることができ、半導体装置ユニットの信頼性を高めることができる。
【００７４】
尚、上記の変形例では、接続端子１７，１７Ａにひとつのはんだボール４１を積層した例を示したが、接続端子１７，１７Ａ上に積層されるはんだボールの数は１個に限定されるものではなく、２個以上積層した構成としてもよい。
【００７５】
次に、第２実施形態である半導体装置ユニット１０Ｂについて説明する。
【００７６】
図１２及び図１３は、半導体装置ユニット１０Ｂを説明するための図である。図１２は半導体装置ユニット１０Ｂの正面視した図であり、図１３（Ａ）はプリント配線基板１１に実装されたひとつの制御系ＢＧＡ１２を拡大して示す図である。尚、図１２及び図１３において、図３乃至図１１に示した構成と対応する構成については同一符号を付し、その説明を省略する。
【００７７】
前記した図３乃至図５に示した第１実施形態に係る半導体装置ユニット１０Ａは、制御系ＢＧＡ１２が放熱フィン１８を有し、この放熱フィン１８の側面にメモリＢＧＡ１３を接着することにより固定した。これに対して本実施形態に係る半導体装置ユニット１０Ｂに設けられた制御系ＢＧＡ１２は、放熱フィン１８を有していない。このため本実施形態に係る半導体装置ユニット１０Ｂでは、メモリＢＧＡ１３を放熱フィン１８に固定することなく、フレキシブル配線基板１５の剛性によりメモリＢＧＡ１３を保持するようにしたものである。
【００７８】
具体的には、図１３（Ａ）に示すように、延出部１５Ｂは固定部１５Ａに対して制御系ＢＧＡ１２に向け折り曲げられ、プリント配線基板１１に対して略４５°の方向に延出させて空中保持した構造とされている。本実施形態で用いられているフレキシブル配線基板１５は、折り曲げられた際にその折り曲げ状態を維持できる構造となっている。このような特性を有するフレキシブル配線基板１５は、フレキシブル配線基板１５を構成する樹脂ベースに塑性変形する金属ワイヤーを内設させておくこと等により実現することができる。
【００７９】
本実施形態のように、制御系ＢＧＡ１２が放熱フィン１８を有していない場合であっても、フレキシブル配線基板１５を折り曲げ、延出部１５Ｂのプリント配線基板１１に対する角度を適宜設定することにより、メモリＢＧＡ１３を制御系ＢＧＡ１２に近接した任意位置に設置することができる。また、図１３（Ｂ）に示すように、放熱フィン１８に代えて、延出部１５Ｂを制御系ＢＧＡ１２の側面に接着剤４５を用いて固定する構成としてもよい。更には、フレキシブル配線基板１５を延出部１５Ｂの一部が制御系ＢＧＡ１２の上面と対向するように折り曲げ、メモリＢＧＡ１３が制御系ＢＧＡ１２の上面に固定される構造とすることも可能である。
【００８０】
次に、第３実施形態である半導体装置ユニット１０Ｃについて説明する。
【００８１】
図１４及び図１５は、半導体装置ユニット１０Ｃを説明するための図である。図１４は半導体装置ユニット１０Ｃの正面視した図であり、図１５はプリント配線基板１１に実装されたひとつの制御系ＢＧＡ１２を拡大して示す図である。尚、図１４及び図１５においても、図３乃至図１１に示した構成と対応する構成については同一符号を付し、その説明を省略する。
【００８２】
前記した第１及び第２実施形態に係る半導体装置ユニット１０Ａ，１０Ｂは、フレキシブル配線基板１５の固定部１５Ａが制御系ＢＧＡ１２の背面と対向する構造とされていた。これに対して本実施形態に係る半導体装置ユニット１０Ｃは、プリント配線基板１１の制御系ＢＧＡ１２が実装される実装位置の外側に接続固定電極５２を形成し、フレキシブル配線基板５０の固定部５０Ａがこの接続固定電極５２に接続されるようにしたものである。
【００８３】
図１８は、半導体装置ユニット１０Ｃに用いられるフレキシブル配線基板５０を示している。第１及び第２実施形態に係る半導体装置ユニット１０Ａ，１０Ｂに用いられるフレキシブル配線基板１５は、図７（Ｂ）に示すように、制御系ＢＧＡ１２と対向する固定部１５Ａの両側からそれぞれ外側に向け延出部１５Ｂが延出する構造とされていた。これに対してフレキシブル配線基板５０の固定部５０Ａは、接続固定電極５２と接続するに足る長さとされている。よって固定部５０Ａは、第１及び第２実施例で示した固定部１５Ａに対して短い。また延出部５０Ｂは、固定部５０Ａの一側部のみから外側に延出した構造とされている。
【００８４】
接続固定電極５２は基板電極２３と同等の電極であり、基板電極２３の形成時に一括的に形成される。また、接続固定電極５２は、プリント配線基板１１内に形成された配線層と接続されており、この配線層を介してメモリＢＧＡ１３と接続される接続端子３１と接続されている。よって、フレキシブル配線基板５０に実装されたメモリＢＧＡ１３は、接続端子３１，基板電極２３，プリント配線基板１１内の配線層、接続固定電極５２、フレキシブル配線基板５０を介して制御系ＢＧＡ１２と電気的に接続される。
【００８５】
固定部５０Ａが接続固定電極５２に接続（固定）されたフレキシブル配線基板５０は、プリント配線基板１１上で制御系ＢＧＡ１２に向け折り曲げられている。また、プリント配線基板１１に対する延出部５０Ｂのなす角度は、略直角となるよう設定されている。そして、第１実施形態と同様に、メモリＢＧＡ１３は接着剤２０を用いて制御系ＢＧＡ１２（放熱フィン１８）に固定されている。
【００８６】
このように、延出部５０Ｂを固定部５０Ａに対して制御系ＢＧＡ１２に近接するよう略直角に折り曲げることにより、メモリＢＧＡ１３は制御系ＢＧＡ１２に極めて近接した状態となる。よって本実施形態においても、プリント配線基板１１上における制御系ＢＧＡ１２、メモリＢＧＡ１３、及びフレキシブル配線基板５０の占める平面的な面積は小さくなり、プリント配線基板１１の小型化及び半導体装置ユニット１０Ｃの小型化を図ることが可能となる。
【００８７】
また本実施形態においても、第１実施形態に係る半導体装置ユニット１０Ａと同様に制御系ＢＧＡ１２からメモリＢＧＡ１３に至る配線長は従来に比べて短くすることができ、よって制御系ＢＧＡ１２とメモリＢＧＡ１３との間における高速信号の劣化が防止される。更に、半導体装置ユニット１０Ｃは隣接する制御系ＢＧＡ１２間の離間距離も短くすることができ、よって隣接する制御系ＢＧＡ１２間における高速信号の劣化も防止される。
【００８８】
図１６は、半導体装置ユニット１０Ｃにおいてリペア処理を実施している状態を示している。同図に示す例では、図１５において右側に位置するメモリＢＧＡ１３が不良品であり、これをリペアする例を示している。
【００８９】
図１６（Ａ）は、フレキシブル配線基板５０と共にメモリＢＧＡ１３をリペアする例を示している。ここでは、固定部５０Ａと接続固定電極５２がはんだ付けさている場合について説明する。フレキシブル配線基板５０をプリント配線基板１１から取り外すには、加熱治具３６を用いて固定部５０Ａと接続固定電極５２との接合位置を加熱する。これにより、固定部５０Ａと接続固定電極５２を接合していたはんだを溶融させ、フレキシブル配線基板５０を接続固定電極５２から取り外す。また、良品のメモリＢＧＡ１３が実装されたフレキシブル配線基板５０も、加熱治具３６を用いて接続固定電極５２にはんだ付けする。
【００９０】
このリペアの際、加熱治具３６は固定部５０Ａと接続固定電極５２の接合位置のみを加
熱すればフレキシブル配線基板５０を接続固定電極５２から取り外し又ははんだ付けすことができる。よって、リペア時における加熱領域は、メモリＢＧＡ６の全体を加熱する従来例（図２（Ａ）参照）に比べて狭くすることができる。これにより、プリント配線基板１１上の制御系ＢＧＡ１２の近傍に電子部品が実装されていたとしても、これらの電子部品に熱の影響を与えることなくフレキシブル配線基板５０をプリント配線基板１１から取り外し又ははんだ付けすることができる。
【００９１】
一方、図１６（Ａ）に示す方法は、前記した第１実施形態の半導体装置ユニット１０Ａにおいて行われるリペアと同一の方法である。即ち、メモリＢＧＡ１３をフレキシブル配線基板５０から取り外すには、フレキシブル配線基板５０（延出部５０Ｂ）の背面側に加熱治具３５を押し当て、ＢＧＡボール２１を溶融させる。これにより、メモリＢＧＡ１３はフレキシブル配線基板５０から取り外される。そして、不良品であるメモリＢＧＡ１３が取り外された後、良品であるメモリＢＧＡ１３が加熱治具３５を用いてフレキシブル配線基板５０に実装される。
【００９２】
次に、第３実施形態に係る半導体装置ユニット１０Ｃの製造方法について説明する。図１７及び図１９は、半導体装置ユニット１０Ｃの製造方法の一実施形態を示している。尚、各図において放熱フィン１８の図示は省略している。
【００９３】
半導体装置ユニット１０Ｃを製造するには、図１７（Ａ）に示すプリント配線基板１１を用意する。このプリント配線基板１１は、制御系ＢＧＡ１２が実装される位置で接続端子３１の配設位置と対応する位置に基板電極２３が形成されている。また、プリント配線基板１１上において、制御系ＢＧＡ１２の実装位置の外側には、接続固定電極５２が形成されている。この接続固定電極５２は、前記のように基板電極２３の形成時に同時形成される。
【００９４】
このプリント配線基板１１に形成された基板電極２３は、その上部にはんだペーストが塗布される。次に、この基板電極２３上に制御系ＢＧＡ１２が搭載され、接続端子３１がはんだペーストにより仮止めされる。続いて、制御系ＢＧＡ１２が仮止めされたプリント配線基板１１は、リフロー炉に装着されて加熱処理が行われる。これにより接続端子３１及びはんだペーストは溶融し、制御系ＢＧＡ１２は基板電極２３にはんだ付けされる。図１７（Ｂ）は、制御系ＢＧＡ１２がプリント配線基板１１に実装された状態を示している。
【００９５】
尚、プリント配線基板１１に制御系ＢＧＡ１２と共に実装される電子部品１６ａは、このリフロー処理時に合わせてプリント配線基板１１にはんだ付けされる。
【００９６】
一方，制御系ＢＧＡ１２のプリント配線基板１１への実装処理とは別工程で、フレキシブル配線基板５０の製造処理が実施される。図１８は、フレキシブル配線基板５０を拡大して示している。同図に示すように、フレキシブル配線基板５０は、絶縁フィルム５３に配線パターン２５が形成されると共に、この配線パターン２５を被覆することにより絶縁するカバーレイ５５が形成されている。
【００９７】
このカバーレイ５５はメモリＢＧＡ１３の実装位置及び接続固定電極５２との接続位置は取り除かれ、配線パターン２５及び電極３０が露出した状態となっている。更に、絶縁フィルム５３の図中上側に形成された配線パターン２５と下側に形成された配線パターン２５は、絶縁フィルム５３を貫通するビア５４により接続されている。尚、以下の説明において、フレキシブル配線基板５０の接続固定電極５２との接続位置を接続部５６というものとする。
【００９８】
メモリＢＧＡ１３は、フレキシブル配線基板５０をプリント配線基板１１に接続する前にフレキシブル配線基板５０に実装される。具体的には、メモリＢＧＡ１３は予めはんだペーストが塗布された電極３０に仮止めされ、次にこれをリフロー処理することによりフレキシブル配線基板５０に実装される。図１８（Ａ），（Ｂ）は、メモリＢＧＡ１３がフレキシブル配線基板５０に実装された状態を示している。
【００９９】
メモリＢＧＡ１３が実装されたフレキシブル配線基板５０は、前記した制御系ＢＧＡ１２が実装されたプリント配線基板１１の接続固定電極５２に接続される。フレキシブル配線基板５０をプリント配線基板１１に接続するには、固定部５０Ａに位置する接続部５６を接続固定電極５２に位置決めし、接続部５６を接続固定電極５２に接合する。この接合方法としては、はんだ付け法、圧着法、ＡＣＦ(Anisotropic Conductive Film)接続法等を用いることができる。図１９は、接続部５６（固定部５０Ａ）を接続固定電極５２に接合している状態を示している。
【０１００】
続いて、フレキシブル配線基板５０に対し折り曲げ処理が行われる。この折り曲げ処理は、固定部５０Ａに対し延出部５０Ｂを制御系ＢＧＡ１２に向けて折り曲げる処理である。上記のように本実施形態においも、メモリＢＧＡ１３は制御系ＢＧＡ１２（放熱フィン１８）に固定される。図１５に示したように、メモリＢＧＡ１３が放熱フィン１８に固定された状態において、フレキシブル配線基板５０はプリント配線基板１１（固定部５０Ａ）に対して延出部５０Ｂが略直角となるよう折り曲げられている。
【０１０１】
上記のように本実施形態に係る製造方法は、第１実施形態に係る半導体装置ユニット１０Ａと異なり、固定部５０Ａがプリント配線基板１１と制御系ＢＧＡ１２との間に配設されないため、フレキシブル配線基板５０の構造を簡単化することができる。また、フレキシブル配線基板５０をプリント配線基板１１に接続する際も、接続部５６と接続固定電極５２を位置決めするのみで、接合処理を実施することができる。よって、本実施形態に係る製造方法によれば、半導体装置ユニット１０Ｃの製造工程を簡単化することができる。
【０１０２】
図２０及び図２１は、第３実施形態である半導体装置ユニット１０Ｃの変形例を示している。図１４及び図１５に示した半導体装置ユニット１０Ｃは、接続固定電極５２上にひとつのフレキシブル配線基板５０のみを接続した構成としていた。これに対して本変形例では、図２０に示すように、複数のフレキシブル配線基板５０，６０が、接続固定電極５２上に積層して接続されている。本変形例では、２つのフレキシブル配線基板５０，６０が接続固定電極５２上に積層された例を示しているが、接続固定電極５２上に積層されるフレキシブル基板の関総数は２つに限定されるものではなく、３つ以上積層した構成としてもよい。
【０１０３】
図２１は、本変形例で用いられるフレキシブル配線基板５０，６０を示している。フレキシブル配線基板５０は、最上部に位置するフレキシブル基板である。このフレキシブル配線基板５０は、図１８に示したフレキシブル配線基板５０と同一構成であるため、その説明は省略する。
【０１０４】
フレキシブル基板６０は、フレキシブル配線基板５０と接続固定電極５２との間に配設されるフレキシブル基板である。このフレキシブル基板６０は、その下面に接続固定電極５２と接続するための接続部５６Ａが形成されると共に、この接続部５６Ａの反対面にも接続部５６Ｂが設けられている。この接続部５６Ｂは、フレキシブル配線基板５０の接続部５６と接続される。
【０１０５】
フレキシブル配線基板５０，６０を接続固定電極５２に接続する接続方法は、前記したはんだ付け法、圧着法、ＡＣＦ接続法等を用いることができる。また、フレキシブル配線基板５０，６０を接続固定電極５２に接続する手順としては、先ずフレキシブル基板６０の接続部５６Ａを接続固定電極５２に接合した後、接続部５６Ｂにフレキシブル配線基板５０の接続部５６を接合する方法を用いることができる。また、予めフレキシブル配線基板５０，６０を各接続部５６，５６Ａ，５６Ｂが一致するよう位置決めし、その上でフレキシブル配線基板５０，６０を一括的に接続固定電極５２に接合する方法を用いることも可能である。
【０１０６】
本変形例によれば、多数のメモリＢＧＡ１３を制御系ＢＧＡ１２に近接した位置に実装することができる。よって、制御系ＢＧＡ１２に付帯的に配設されるメモリＢＧＡ１３の数が多い場合であっても、各メモリＢＧＡ１３を制御系ＢＧＡ１２に近接して配置することができ、かつプリント配線基板１１上で隣接配置される制御系ＢＧＡ１２の離間距離を短くすることができる。
【０１０７】
以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
【０１０８】
例えば、上記した各実施形態では、メモリＢＧＡ１３が実装される第２の基板としてフレキシブル配線基板１５，５０を適用した例を示した。しかしながら、第２の基板はフレキシブル配線基板に限定されるものではなく、折り曲げ可能な基板であればリジッドフレキ基板等の他の基板を用いることも可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
第１の部品が実装される第１の基板と、
第２の部品が実装されると共に前記第１の基板に接続され、前記第１の部品の実装位置に向け折り曲げられた第２の基板と、
を有する部品実装構造。
（付記２）
前記第２の基板は、前記第１の基板に対し略直角に折り曲げられている付記１記載の部品実装構造。
（付記３）
前記第２の部品は、前記第１の部品に固定される付記１又は２に記載の部品実装構造。
（付記４）
前記第２の基板は、前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを有する付記１乃至３のいずれか一項に記載の部品実装構造。
（付記５）
前記固定部は、前記第１の部品と前記第１の基板との間に配設され、前記第１の部品の端子が前記第１の基板に接続されることにより前記第１の基板に固定される付記１乃至４のいずれか一項に記載の部品実装構造。
（付記６）
前記第１の部品の端子は、前記固定部に形成された貫通孔を介し前記第２の基板と絶縁された状態で前記第１の基板に接続される第１の端子と、前記固定部に形成されたスルーホール電極を介し前記第１及び第２の基板に共に接続される第２の端子とを有する付記５記載の部品実装構造。
（付記７）
前記固定部に第１補強用電極を設けると共に、前記第１の基板に第２の補強用電極を設け、前記第１補強用電極と前記第２の補強用電極が補強用はんだで固定されてなる付記５又は６記載の部品実装構造。
（付記８）
前記固定部は、前記第１の基板の前記第１の部品の実装位置の外側に設けられた電極に接続されることにより前記第１の基板に固定される付記１乃至４のいずれか一項に記載の部品実装構造。
（付記９）
複数の前記第２の基板を積層してなる付記８記載の部品実装構造。
（付記１０）
前記接続端子は、複数のはんだボールを積層してなる付記１乃至９のいずれか一項に記載の部品実装構造。
（付記１１）
前記第２の基板は、フレキシブル配線基板である付記１乃至１０のいずれか一項に記載の部品実装構造。
（付記１２）
前記第２の基板は、リジッドフレキ基板である付記１乃至１０のいずれか一項に記載の部品実装構造。
（付記１３）
前記第１の基板は、プリント配線基板である付記１乃至１２のいずれか一項に記載の部品実装構造。
（付記１４）
第１の基板に第１の部品を実装する第１の実装工程と、
第２の基板に第２の部品を実装する第２の実装工程と、
前記第１の基板に前記第２の基板を接続する接続工程と、
前記第２の基板を前記第１の基板上で、前記第１の部品に向け折り曲げる折曲工程とを有する部品実装方法。
（付記１５）
前記折曲工程において、
前記第１の基板と前記第２の基板を略直角となるよう折り曲げる付記１４記載の部品実装方法。
（付記１６）
前記第２の部品を前記第１の部品に固定する固定工程を有する付記１４又は１５に記載の部品実装方法。
（付記１７）
前記第２の基板に前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを設け、
前記接続工程において、
前記固定部を前記第１の部品と前記第１の基板との間に配設し、前記第１の部品の端子が前記第１の基板に接続されることにより、前記第２の基板を前記第１の基板に固定する付記１４乃至１６のいずれか一項に記載の部品実装方法。
（付記１８）
前記第２の基板に前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを設け、
前記接続工程において、
前記固定部を前記第１の基板の前記第１の部品の実装位置の外側に設けられた電極に接続することにより、前記第２の基板を前記第１の基板に固定する付記１４乃至１６のいずれか一項に記載の部品実装方法。
（付記１９）
前記接続工程において、
複数の前記第２の基板を積層する付記１８記載の部品実装方法。
（付記２０）
前記第２の基板は、フレキシブル配線基板である付記１４乃至１９のいずれか一項に記載の部品実装方法。
（付記１２）
前記第２の基板は、リジッドフレキ基板である付記１４至１９のいずれか一項に記載の部品実装方法。
【符号の説明】
【０１０９】
１０Ａ〜１０Ｃ 半導体装置ユニット
１１ プリント配線基板
１２ 制御系ＢＧＡ
１３ メモリＢＧＡ
１４ パスコン
１５ フレキシブル配線基板
１７，１７Ａ 接続電極
１８ 放熱フィン
１９ バンプ
２１ ＢＧＡボール
２４ 貫通孔
２５ 配線パターン
２６ スルーホール電極
２７ セラミック基板
２８，２９ はんだペースト
３１，３２，４１ はんだボール
３３ 装置側電極
３５，３６ 加熱治具
３７ ＦＰＣ電極
３８，３９ 補強用電極
４０ 補強はんだ
４２ 積層接続電極
５０，６０ フレキシブル基板
５２ 接続固定電極
５３ 絶縁フィルム
５４ ビア
５５ カバーレイ
５６ 接続部
【技術分野】
【０００１】
本発明は部品実装構造及び部品実装方法に係り、特に複数の部品を高密度実装する部品実装構造及び部品実装方法に関する。
【背景技術】
【０００２】
近年、基板上に半導体装置等の部品を実装した構造を有する半導体装置ユニットは、搭載さる半導体装置の多機能化，高性能化に伴い、基板に搭載される部品点数が非常に多くなっている。その上、半導体装置ユニットが組み込まれる電子機器の小型化に伴い、半導体装置ユニットに対しても厳しい小型化の要求がある。よって、半導体装置ユニットにおける部品実装密度はいっそう高まる傾向にあり、十分な実装面積を確保するのは困難である。
【０００３】
このため、複数の基板を積層（スタック）することにより、実装効率を高めた半導体装置ユニットが提案されている（特許文献１参照）。図１は、複数の基板を積層した一例である半導体装置ユニット１を示している。この半導体装置ユニット１は、制御系ＢＧＡ５及びメモリＢＧＡ６が夫々実装した第１及び第２のプリント基板２，３を積層すると共に、各プリント基板１，３をスタックコネクタ４で接続した構造とされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３５９４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１及び第２のプリント基板２，３を積層した構造では、半導体装置ユニット１が高速信号を扱うユニットである場合には信号伝達における電気的特性が劣化してしまう。
【０００６】
即ち、制御系ＢＧＡ５が高速信号に対応した半導体装置である場合、下に位置する第１のプリント基板２に実装された制御系ＢＧＡ５と、上に位置する第２のプリント基板３に実装された制御系ＢＧＡ５との配線長が長くなってしまう。このため、第１及び第２のプリント基板２，３を積層した半導体装置ユニット１では、信号伝達における高速特性が低下してしまう。
【０００７】
一方、半導体装置ユニット１において、実装された部品に不良が発生した場合には、不良部品を良品部品に取り替える処理（リペア）が実施される。このリペア処理時には、図８（Ａ）に示すように、取り替える部品（同図では、小型ＢＧＡ６）にカバー９を設け、このカバー９内に高熱エアを供給することによりはんだを溶融し、小型ＢＧＡ６を第１のプリント基板２から取り外す。
【０００８】
このため、リペア時の熱がリペアされる小型ＢＧＡ６の近傍の部品に影響を与えないよう、部品間に一定の距離を設ける必要がある（この距離を図２（Ｂ）に矢印Ｌ２で示している）。従来では、この距離Ｌは第１のプリント基板２上に設定されていたため、これも部品の実装密度を低下させる理由となっていた。
【０００９】
本発明は上記の点に鑑みてなされたものであり、部品実装密度及び電気的特性の向上を図りうる部品実装構造及び部品実装方法提供することを目的とする。
【課題を解決するための手段】
【００１０】
一の観点からは、第１の部品が実装される第１の基板と、第２の部品が実装されると共に前記第１の基板に接続され、前記第１の部品の実装位置に向け折り曲げられた第２の基板とを有する部品実装構造が提供される。
【発明の効果】
【００１１】
開示の部品実装構造は、第１の部品と第２の部品を近接しつつ、かつ第１の基板上で第１の部品同士も近接することができ、部品実装密度の向上と電気的特性の向上を共に図ることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、従来の一例である半導体装置ユニットを示す正面図である。
【図２】図２は、従来の課題を説明するための図である。
【図３】図３は、第１実施形態である半導体装置ユニットの正面図である。
【図４】図４は、第１実施形態である半導体装置ユニットの平面図である。
【図５】図５は、第１実施形態である半導体装置ユニットの制御系ＢＧＡを拡大して示す図である。
【図６】図６は、第１実施形態である半導体装置ユニットにおけるリペア方法を説明するための図である。
【図７】図７は、第１実施形態である半導体装置ユニットの製造方法を説明するための図である（その１）。
【図８】図８は、第１実施形態である半導体装置ユニットの製造方法を説明するための図である（その２）。
【図９】図９は、第１実施形態である半導体装置ユニット及びその製造方法の第１変形例を説明するための図である。
【図１０】図１０は、第１実施形態である半導体装置ユニット及びその製造方法の第２変形例を説明するための図である。
【図１１】図１１は、第１実施形態である半導体装置ユニット及びその製造方法の第３変形例を説明するための図である。
【図１２】図１２は、第２実施形態である半導体装置ユニットの正面図である。
【図１３】図１３は、第２実施形態である半導体装置ユニットの制御系ＢＧＡを拡大して示す図である。
【図１４】図１４は、第３実施形態である半導体装置ユニットの正面図である。
【図１５】図１５は、第３実施形態である半導体装置ユニットの制御系ＢＧＡを拡大して示す図である。
【図１６】図１６は、第３実施形態である半導体装置ユニットにおけるリペア方法を説明するための図である。
【図１７】図１７は、第３実施形態である半導体装置ユニットの製造方法を説明するための図である（その１）。
【図１８】図１８は、第３実施形態である半導体装置ユニットの製造方法を説明するための図である（その２）。
【図１９】図１９は、第３実施形態である半導体装置ユニットの製造方法を説明するための図である（その３）。
【図２０】図２０は、第３実施形態である半導体装置ユニットの変形例を説明するための図である（その１）。
【図２１】図２１は、第３実施形態である半導体装置ユニットの変形例を説明するための図である（その２）。
【発明を実施するための形態】
【００１３】
次に、本発明の実施の形態について図面と共に説明する。
【００１４】
図３乃至図４は、本発明の第１実施形態である半導体装置ユニット１０Ａを説明するための図である。図３は半導体装置ユニット１０Ａの正面図であり、図４は半導体装置ユニット１０Ａの平面図、図５は半導体装置ユニット１０Ａに搭載されたひとつの制御系ＢＧＡ１２を拡大して示す図である。
【００１５】
半導体装置ユニット１０Ａは、プリント配線基板１１、制御系ＢＧＡ１２、メモリＢＧＡ１３、フレキシブル配線基板１５、及び電子部品１６（例えば、通信用装置）等を有している。この半導体装置ユニット１０Ａは、例えば通信ネットワークに用いられるサーバー等の高速信号処理を行う電子装置に搭載されるものである。
【００１６】
第１の基板であるプリント配線基板１１は、絶縁層と配線層が複数積層されると共に配線層間がビア又はスルーホール（以下、これらを総称してビアという）により層間接続された多層プリント配線基板である（配線層及びビアの図示は省略）。このプリント配線基板１１は、表面に制御系ＢＧＡ１２及び電子部品１６を実装するための基板電極２３が形成されている。この基板電極２３は、前記した配線層とビアを用いて接続されている。尚、本実施形態では、半導体装置ユニット１０Ａの基板としてプリント配線基板１１を用いた例を示しているが、多層セラミック基板等の他の基板を用いることも可能である。
【００１７】
第１の部品である制御系ＢＧＡ１２は、サーバー内における各種制御処理を行う半導体装置である。サーバーは高速処理が要求されており、よって制御系ＢＧＡ１２は高速処理に対応している。高速処理を行う半導体装置は、その稼動時に高熱を発生する。このため制御系ＢＧＡ１２は、放熱フィン１８を上面に搭載している。
【００１８】
この放熱フィン１８は、制御系ＢＧＡ１２の上面に熱伝導率が高い接着剤２２を用いて固定されている。この放熱フィン１８は、例えばアルミニウム等の熱伝導性の高い材料により形成されている。また、放熱特性を向上させるため、放熱フィン１８は複数のフィン（羽）が形成されている。更に、本実施形態では、放熱フィン１８の平面視した形状は、制御系ＢＧＡ１２の平面視した形状と略同一となるよう設定されている。
【００１９】
また、制御系ＢＧＡ１２は、サーバー内における各種制御処理を行うため多数の電極（装置側電極３３という）を有している。このため、制御系ＢＧＡ１２は、装置の端子構造として高密度化が可能なＢＧＡ(Ball Grid Array)構造を適用している。この制御系ＢＧＡ１２は基板電極２３に接続端子１７が設けられており、この接続端子１７がプリント配線基板１１の基板電極２３に接続されることにより、制御系ＢＧＡ１２はプリント配線基板１１に実装される。
【００２０】
本実施形態では、図４に示すように４個の制御系ＢＧＡ１２がプリント配線基板１１に実装される。この４個の制御系ＢＧＡ１２は、プリント配線基板１１内に形成された配線層（内装配線）を介して電気的に接続される。各制御系ＢＧＡ１２は、各々の間で授受される信号の伝達ロスを低減させるため、近接して配置する必要がある。
【００２１】
第２の部品であるメモリＢＧＡ１３は、制御系ＢＧＡ１２に接続されるバッファメモリである。本実施形態では、このメモリＢＧＡ１３も端子構造としてＢＧＡ構造を適用している。このメモリＢＧＡ１３は、制御系ＢＧＡ１２の処理速度を高める面より制御系ＢＧＡ１２に近接して配置することが望ましい。このメモリＢＧＡ１３は、第２の基板であるフレキシブル配線基板１５に実装される。
【００２２】
次に、フレキシブル配線基板１５について説明する。フレキシブル配線基板１５は絶縁性及び可撓性を有する樹脂フィルム（例えば、ポリイミド等）上に、所定の配線パターン２５及びスルーホール電極２６等を形成したものである。フレキシブル配線基板１５は、図７（Ｂ）に示すように、平面視した状態で略中央に制御系ＢＧＡ１２が実装され、両側部に夫々２個ずつメモリＢＧＡ１３が実装されている。
【００２３】
このフレキシブル配線基板１５は、プリント配線基板１１に固定される固定部１５Ａと、この固定部１５Ａの両側から外側に向け延出する延出部１５Ｂとを有している。固定部１５Ａはフレキシブル配線基板１５の中央部分に位置しており、制御系ＢＧＡ１２が実装される実装位置と対応している。
【００２４】
この固定部１５Ａは、制御系ＢＧＡ１２がプリント配線基板１１に実装される際、プリント配線基板１１と制御系ＢＧＡ１２との間に配設される。また、制御系ＢＧＡ１２がプリント配線基板１１に実装される際、制御系ＢＧＡ１２の接続端子１７がプリント配線基板１１の基板電極２３に接続されることにより、固定部１５Ａもプリント配線基板１１に同時に固定される。
【００２５】
図５を用い、フレキシブル配線基板１５の固定部１５Ａが、プリント配線基板１１に固定される具体的な構造について説明する。固定部１５Ａは、制御系ＢＧＡ１２に設けられた接続端子１７と対応する位置に貫通孔２４を有している。また、複数形成される貫通孔２４の内、メモリＢＧＡ１３と接続される接続端子１７に対応する貫通孔２４は、接続端子１７を配線パターン２５と電気的に接続するため、スルーホール電極２６とされている。尚、以下の説明においてスルーホール電極２６と接続される接続電極を、特に接続端子１７Ａということとする。
【００２６】
制御系ＢＧＡ１２に形成された接続端子１７は、固定部１５Ａに形成された貫通孔２４及びスルーホール電極２６を介してプリント配線基板１１の基板電極２３にはんだ付け固定される。このはんだ付け時に溶融された接続端子１７が冷却して固化する際、接続端子１７は基板電極２３と接合すると共に固定部１５Ａを保持する。これにより、固定部１５Ａは制御系ＢＧＡ１２がプリント配線基板１１に実装される際、プリント配線基板１１と制御系ＢＧＡ１２との間に固定される。
【００２７】
固定部１５Ａがプリント配線基板１１に上記のように固定される際、スルーホール電極２６はメモリＢＧＡ１３と接続される接続端子１７、及び当該接続端子１７Ａに対応してプリント配線基板１１の基板電極２３と電気的に接続する。また、スルーホール電極２６は、配線パターン２５を介してメモリＢＧＡ１３と接続されている。よって、固定部１５Ａがプリント配線基板１１に固定された際、メモリＢＧＡ１３は制御系ＢＧＡ１２及びプリント配線基板１１と電気的に接続された状態となる。
【００２８】
このように、本実施形態では制御系ＢＧＡ１２がプリント配線基板１１にはんだ付けされる際、フレキシブル配線基板１５もプリント配線基板１１に固定されると共に電気的に接続される。このため、フレキシブル配線基板１５とプリント配線基板１１との固定及び接続処理は容易となり、半導体装置ユニット１０Ａの製造工程の簡単化を図ることができる。尚、接続端子１７は請求項に記載の第１の端子に相当し、接続端子１７Ａは請求項に記載の第２の端子に相当する。
【００２９】
一方、上記の固定部１５Ａから連続的に延出した延出部１５Ｂの先端部分には、メモリＢＧＡ１３が実装さる。具体的には、延出部１５Ｂの先端部分には電極３０が形成されており、メモリＢＧＡ１３のＢＧＡボール２１がこの電極３０にはんだ付けされることにより、メモリＢＧＡ１３は延出部１５Ｂに実装される。
【００３０】
この電極３０は配線パターン２５の一端と接続されており、また配線パターン２５の他端はスルーホール電極２６まで引き出されている。よって、メモリＢＧＡ１３が延出部１５Ｂに実装されることにより、メモリＢＧＡ１３は配線パターン２５及びスルーホール電極２６を介してプリント配線基板１１及び制御系ＢＧＡ１２と電気的に接続される。
【００３１】
また、各ＢＧＡ１２，１３は、バイパスコンデンサ１４（以下、パスコン１４と略称する）が近接して配置される場合が多い。本実施形態では、延出部１５ＢのメモリＢＧＡ１３が実装された面と反対側面にパスコン１４が実装されている。
【００３２】
上記構成とされたフレキシブル配線基板１５は、プリント配線基板１１上で制御系ＢＧＡ１２に向け折り曲げられている。詳細には、フレキシブル配線基板１５は、固定部１５Ａに対して延出部１５Ｂが制御系ＢＧＡ１２に向け折り曲げられている。また、延出部１５Ｂがプリント配線基板１１に対してなす角度は、略直角となるよう設定されている。
【００３３】
このように、固定部１５Ａに対して延出部１５Ｂを制御系ＢＧＡ１２に近接するよう略直角に折り曲げることにより、メモリＢＧＡ１３は制御系ＢＧＡ１２に極めて近接した状態となる。本実施形態では、このメモリＢＧＡ１３を制御系ＢＧＡ１２に取り付けられた放熱フィン１８に接着剤２０を用いて固定している。尚、以下の説明では、制御系ＢＧＡ１２といった場合には、放熱フィン１８も含むものとする。
【００３４】
このように制御系ＢＧＡ１２を制御系ＢＧＡ１２に固定することにより、メモリＢＧＡ１３を制御系ＢＧＡ１２の側面に密着させることができる。よってプリント配線基板１１上において、制御系ＢＧＡ１２、メモリＢＧＡ１３、及びフレキシブル配線基板１５の占める平面的な面積を小さくすることができる（図４参照）。また、フレキシブル配線基板１５は可撓性し、かつ延出部１５Ｂが片持ち梁状に延出した構造であるが、延出部１５Ｂに実装されたメモリＢＧＡ１３が制御系ＢＧＡ１２に固定されることにより、メモリＢＧＡ１３及び延出部１５Ｂを安定して保持することができる。
【００３５】
ところで、前記したように半導体装置ユニット１０Ａは、サーバー等の高速信号処理を行う電子装置に搭載されるものである。そこで、本実施形態の半導体装置ユニット１０Ａにおける制御系ＢＧＡ１２とメモリＢＧＡ１３との間における信号速度、及び隣接する制御系ＢＧＡ１２間における信号速度について説明する。
【００３６】
本実施形態では、メモリＢＧＡ１３は、フレキシブル配線基板１５を用いてプリント配線基板１１及び制御系ＢＧＡ１２と電気的に接続されている。また、フレキシブル配線基板１５に実装されるメモリＢＧＡ１３及びパスコン１４は、いずれも制御系ＢＧＡ１２に比べて端子数が少ない。よって、フレキシブル配線基板１５に形成される配線パターン２５のパターン形状は、図７（Ｂ）に示すように略直線状とすることができる。
【００３７】
また、フレキシブル配線基板１５は、メモリＢＧＡ１３の他にはパスコン１４が実装されるのみである。このため、延出部１５Ｂの長さは、プリント配線基板１１に実装される部品（電子部品１６等）に影響を受けることなく任意に設定することができ、よって延出部１５Ｂの長さを短く設定することができる。
【００３８】
従って、フレキシブル配線基板１５に形成されるスルーホール電極２６からメモリＢＧＡ１３に至る配線パターン２５の長さは、従来のように基板２，３上で制御系ＢＧＡ５と小型ＢＧＡ６を接続する構成（図１参照）に比べて短くすることができる。よって、制御系ＢＧＡ１２とメモリＢＧＡ１３との間における高速信号の劣化は防止され、半導体装置ユニット１０Ａの信頼性を高めることができる。
【００３９】
また本実施形態では、メモリＢＧＡ１３はプリント配線基板１１に実装されるのではなく、制御系ＢＧＡ１２の側面に固定されている。このように、本実施形態ではプリント配線基板１１にメモリＢＧＡ１３が実装されていないため、隣接する制御系ＢＧＡ１２同士を近接させることができる。
【００４０】
このように、本実施形態では隣接する制御系ＢＧＡ１２間の離間距離を従来に比べて短くすることができる。よって、隣接する制御系ＢＧＡ１２間で高速信号が劣化することを防止でき、半導体装置ユニット１０Ａの信頼性を高めることができる。尚、図４において細い実線で示すのは制御系ＢＧＡ１２とメモリＢＧＡ１３間の信号伝達経路の例を示しており、図中太い実線で示すのは制御系ＢＧＡ１２間及び制御系ＢＧＡ１２と電子部品１６間における信号伝達経路の例を示している。
【００４１】
また、上記のように本実施形態に係る半導体装置ユニット１０Ａは、プリント配線基板１１上で隣接する制御系ＢＧＡ１２を近接させることができる。このため、プリント配線基板１１の小型化を図ることができ、延いては半導体装置ユニット１０Ａの小型化を図ることができる。
【００４２】
図６は、半導体装置ユニット１０Ａにおいてリペア処理を実施している状態を示している。同図に示す例では、図中右側に位置するメモリＢＧＡ１３が不良品であり、これをリペアする例を示している。
【００４３】
メモリＢＧＡ１３をフレキシブル配線基板１５から取り外すには、先ず放熱フィン１８からメモリＢＧＡ１３を取り外すし、次に放熱フィン１８を制御系ＢＧＡ１２から取り外し、更にフレキシブル配線基板１５からパスコン１４を取り外す。そして、フレキシブル配線基板１５（延出部１５Ｂ）の背面側に加熱治具３５を押し当て、ＢＧＡボール２１を溶融させる。これにより、メモリＢＧＡ１３はフレキシブル配線基板１５から取り外される。そして、不良品であるメモリＢＧＡ１３が取り外された後、良品であるメモリＢＧＡ１３が加熱治具３５を用いてフレキシブル配線基板１５（延出部１５Ｂ）に実装される。
【００４４】
このリペア処理の際、加熱処理が行われるのはフレキシブル配線基板１５であり、プリント配線基板１１に対しては加熱処理が行われない。また、フレキシブル配線基板１５を制御系ＢＧＡ１２から離間する方向に移動させる（折り曲げる）ことにより、フレキシブル配線基板１５を制御系ＢＧＡ１２から離間させることができる。
【００４５】
よって、メモリＢＧＡ１３を制御系ＢＧＡ１２に固定するよう配置しても、リペア時に
おいてメモリＢＧＡ１３を制御系ＢＧＡ１２から離間できるため、リペア時にメモリＢＧＡ１３に印加される熱が制御系ＢＧＡ１２に影響することを防止できる。従って、半導体装置ユニット１０Ａの各ＢＧＡ１２，１３の高密度実装とリペア性とを共に実現することが可能となる。
【００４６】
次に、第１実施形態に係る半導体装置ユニット１０Ａの製造方法について説明する。図７及び図８は、半導体装置ユニット１０Ａの製造方法の一実施形態を示している。
【００４７】
半導体装置ユニット１０Ａを製造するには、図７（Ａ）に示すように、セラミック基板２７上にフレキシブル配線基板１５を載置する。このフレキシブル配線基板１５は、予め制御系ＢＧＡ１２の接続端子１７の配設位置と対応する位置に貫通孔２４及びスルーホール電極２６が形成される。また、メモリＢＧＡ１３の実装位置には電極３０が形成されている。尚、フレキシブル配線基板１５を搭載する基板はセラミック基板２７に限定されるものではなく、他の基板（例えば、金属基板等）を用いることも可能である。
【００４８】
このフレキシブル配線基板１５に形成された基板電極２３にははんだペースト２８が配設され、また電極３０上にもはんだペースト２９が配設される。このはんだペースト２８，２９の配設は、スクリーン印刷法を用いることができる。
【００４９】
上記ようにはんだペースト２８，２９がフレキシブル配線基板１５に配設されると、続いて制御系ＢＧＡ１２がはんだペースト２８上に仮止めされると共に、はんだペースト２９上にメモリＢＧＡ１３が仮止めされる。図７（Ｂ）は各ＢＧＡ１２，１３が仮止めされたフレキシブル配線基板１５の平面図であり、図７（Ｃ）は各ＢＧＡ１２，１３が仮止めされたフレキシブル配線基板１５の正面図である。
【００５０】
上記のように各ＢＧＡ１２，１３がフレキシブル配線基板１５に仮止めされると、セラミック基板２７と共にフレキシブル配線基板１５はリフロー炉に装着され、加熱処理が実施される。これにより、制御系ＢＧＡ１２に配設されているはんだボール３１及びはんだペースト２８は溶融して一体的となり、フレキシブル配線基板１５に形成された貫通孔２４を貫通する接続端子１７，１７Ａを形成する。また、メモリＢＧＡ１３のはんだボール３２及びはんだペースト２９は、溶融して一体的となり電極３０にはんだ付けされる。
【００５１】
続いて、フレキシブル配線基板１５はセラミック基板２７から剥離される。図７（Ｄ）は、セラミック基板２７から剥離されたフレキシブル配線基板１５の接続端子１７，１７Ａ近傍を拡大して示している。同図に示すように、接続端子１７，１７Ａは貫通孔２４を貫通した状態で固化した状態となっており、よってフレキシブル配線基板１５の固定部１５Ａは接続端子１７，１７Ａを介して制御系ＢＧＡ１２に固定された状態となっている。また、この剥離状態においては、延出部１５Ｂは水平方向に延在した状態となっている。尚、パスコン１４を実装する場合には、この剥離を行った後に実装する。
【００５２】
続いて、フレキシブル配線基板１５に対し折り曲げ処理が行われる。この折り曲げ処理は、固定部１５Ａに対し延出部１５Ｂを制御系ＢＧＡ１２に向けて折り曲げる処理である。図８（Ａ）は、延出部１５Ｂを制御系ＢＧＡ１２に向けて折り曲げている状態を示している。
【００５３】
上記のように本実施形態では、メモリＢＧＡ１３を制御系ＢＧＡ１２に固定するため、メモリＢＧＡ１３の制御系ＢＧＡ１２と固定される面には接着剤２０が塗布される。そして、メモリＢＧＡ１３は、この接着剤２０を介して放熱フィン１８に接着固定される。図８（Ｂ）は、メモリＢＧＡ１３が放熱フィン１８に固定された状態を示している。同図に示すように、メモリＢＧＡ１３が放熱フィン１８に固定された状態において、フレキシブル配線基板１５は固定部１５Ａに対して延出部１５Ｂが略直角に折り曲げられた状態となっている。
【００５４】
このように、メモリＢＧＡ１３を制御系ＢＧＡ１２に密着させて固定する処理は、単にフレキシブル配線基板１５を折り曲げると共にメモリＢＧＡ１３を接着剤２０を用いて放熱フィン１８に接着すればよく、簡単かつ確実に行うことができる。
【００５５】
上記のように、メモリＢＧＡ１３及びフレキシブル配線基板１５が制御系ＢＧＡ１２に装着されると、この制御系ＢＧＡ１２はプリント配線基板１１に実装される。プリント配線基板１１は、予め接続端子１７，１７Ａに対応する位置に基板電極２３が形成されている。この基板電極２３上には、予め図示しないはんだペーストが塗布されている。また、接続端子１７，１７Ａは、フレキシブル配線基板１５の背面側（プリント配線基板１１と対向する側）に貫通孔２４から露出した状態となっている。
【００５６】
制御系ＢＧＡ１２をプリント配線基板１１に実装するには、基板電極２３と接続端子１７，１７Ａを位置決めし、はんだペーストにより基板電極２３と接続端子１７，１７Ａを仮止めする。続いて、制御系ＢＧＡ１２が仮止めされたプリント配線基板１１は、リフロー炉で加熱処理が実施される。
【００５７】
これにより、接続端子１７と基板電極２３上のはんだペーストは溶融して一体的となり、制御系ＢＧＡ１２は基板電極２３にはんだ付けされ、制御系ＢＧＡ１２はプリント配線基板１１に実装される。また、このはんだ付け処理により、フレキシブル配線基板１５の固定部１５Ａは制御系ＢＧＡ１２とプリント配線基板１１との間で固定された状態となる。これにより、フレキシブル配線基板１５もプリント配線基板１１に固定された状態となる。
【００５８】
上記の一連の処理により、制御系ＢＧＡ１２はプリント配線基板１１に実装され、またメモリＢＧＡ１３はフレキシブル配線基板１５及び制御系ＢＧＡ１２を介してプリント配線基板１１に実装される。図８（Ｃ）は制御系ＢＧＡ１２がプリント配線基板１１に実装された状態を示し、また図８（Ｄ）は図８（Ｃ）に矢印Ａで示す接続端子１７，１７Ａ近傍を拡大して示している。
【００５９】
このように、フレキシブル配線基板１５の固定部１５Ａをプリント配線基板１１と制御系ＢＧＡ１２との間に配設する構成であっても、固定部１５Ａに形成した貫通孔２４（スルーホール電極２６を含む）内に接続端子１７，１７Ａを貫通形成することにより、通常のＢＧＡタイプの半導体装置と同様の実装処理で、制御系ＢＧＡ１２をプリント配線基板１１に実装することができる。
【００６０】
次に、上記した半導体装置ユニット１０Ａ及びその製造方法の実施形態の変形例について説明する。図９は第１変形例を示し、図１０は第２変形例を示し、更に図１１は第３変形例を示している。尚、図９乃至図１１において、図３乃至図８に示した構成と対応する構成については同一符号を付し、その説明を省略する。また各図は、フレキシブル配線基板１５の固定部１５Ａ近傍を拡大して示している。
【００６１】
先ず、図９に示す第１変形例について説明する。前記した第１実施形態では、制御系ＢＧＡ１２に設けられた全ての接続端子１７，１７Ａがフレキシブル配線基板１５（固定部１５Ａ）に形成された貫通孔２４或いはスルーホール電極２６を貫通した構造とされていた。これに対して本変形例では、基板電極２３に設けられた装置側電極３３の全てをプリント配線基板１１と接続するのではなく、一部の装置側電極３３をフレキシブル配線基板１５とのみ接続するようにしたものである。
【００６２】
具体的には、図９（Ａ）に示すように、フレキシブル配線基板１５の図中左端に位置する装置側電極３３に対応する位置に貫通孔２４は形成されておらず、その代わりにフレキシブル配線基板電極３７（以下、ＦＰＣ電極３７という）が形成されている。このＦＰＣ電極３７は、フレキシブル配線基板１５に形成された配線パターン２５と電気的に接続されている。また、装置側電極３３とＦＰＣ電極３７は、はんだボール３１により電気的に接続されている。
【００６３】
よって、図９（Ｂ）に示すように制御系ＢＧＡ１２をプリント配線基板１１に実装した状態において、他の接続端子１７，１７Ａはプリント配線基板１１の基板電極２３と接続されるが、はんだボール３１はＦＰＣ電極３７とのみ接続される。本実施形態のように、プリント配線基板１１と接続する必要がない装置側電極３３が存在する場合には、フレキシブル配線基板１５に貫通孔２４を形成することなく、フレキシブル配線基板１５とのみ電気的に接続する構成としてもよい。
【００６４】
次に、図１０に示す第２変形例について説明する。本変形例では、図１０（Ａ）に示すように、固定部１５Ａの外周位置に補強用電極３８を形成している。この補強用電極３８は、フレキシブル配線基板１５のプリント配線基板１１と対向する側の面に形成されている。また、補強用電極３８は前記の電極３０と同様にはんだ付け可能な金属材により形成されている。但し、電極３０は配線パターン２５と接続されるが、電極３０は必ずしも配線パターン２５と接続される必要はない。
【００６５】
また、プリント配線基板１１の補強用電極３８の形成位置と対応する位置には、補強用電極３９が形成されている。この補強用電極３９は、基板電極２３の形成時に同時に一括して形成される。
【００６６】
そして、第１のプリント基板２がプリント配線基板１１に実装される際、固定部１５Ａに形成された補強用電極３８は、補強はんだ４０を用いてプリント配線基板１１の補強用電極３９にはんだ付けされる。よって、補強用電極３８と補強用電極３９とのはんだ付け位置は強度が高くなり、このはんだ付け位置は接続端子１７，１７Ａと基板電極２３との接合を補強する補強部として機能する。この補強用電極３８及び補強用電極３９は、接続端子１７，１７Ａと基板電極２３とのはんだ付け位置を囲繞するよう複数形成することが望ましい。
【００６７】
上記のように補強用電極３８と補強用電極３９とを補強はんだ４０ではんだ付けし、これにより接続端子１７，１７Ａと基板電極２３とのはんだ付け位置を補強することにより、接続端子１７，１７Ａと基板電極２３との剥離を防止することができる。よって、本変形例によれば、半導体装置ユニットの信頼性を高めることができる。
【００６８】
次に、図１１に示す第３変形例について説明する。前記した実施形態に係る製造方法では、図７（Ｂ）に示すように、フレキシブル配線基板１５をセラミック基板２７から剥離した際、接続端子１７，１７Ａのフレキシブル配線基板１５の貫通孔２４から露出した部分は、フレキシブル配線基板１５の裏面と略面一となっていた。
【００６９】
しかしながら、このように接続端子１７，１７Ａがフレキシブル配線基板１５の裏面と略面一の構造では、図８（Ｃ）に示す制御系ＢＧＡ１２をプリント配線基板１１に実装する際、プリント配線基板１１に反り等が存在すると、接続端子１７，１７Ａと基板電極２３が確実に接続されないおそれがある。
【００７０】
そこで本変形例では、図１１（Ａ）に示すように、フレキシブル配線基板１５をセラミック基板２７から剥離した後、フレキシブル配線基板１５の貫通孔２４から露出している接続端子１７，１７Ａにはんだボール４１を配設する工程を設けた。具体的な配設方法は、次の通りである。
【００７１】
先ず、予め貫通孔２４から露出している接続端子１７，１７Ａにはんだペーストを塗布し、このはんだペースト上にはんだボール４１を仮止めする。これにより、はんだボール４１は接続端子１７，１７Ａ上に積層された構造となる。
【００７２】
続いて、このはんだボール４１が仮止めされたフレキシブル配線基板１５をリフロー炉に装着して加熱処理を実施する。このリフロー処理を実施することにより、はんだボール４１及び接続端子１７，１７Ａは溶融して一体的になり、図１１（Ｂ）に示すように積層接続電極４２が形成される。前記のように接続端子１７，１７Ａは、はんだボール３１から形成されている。よって、積層接続電極４２は、はんだボール３１とはんだボール４１とが積層された構造となっている。
【００７３】
この積層接続電極４２は、フレキシブル配線基板１５の背面側に突出した部分を有する。よって、図１１（Ｃ）に示すように、第１のプリント基板２をプリント配線基板１１に実装する際、仮にプリント配線基板１１に反り等が発生していても、積層接続電極４２をプリント配線基板１１の基板電極２３に確実にはんだ付けすることができる。従って、本変形例によれば、制御系ＢＧＡ１２のプリント配線基板１１に対する実装性を高めることができ、半導体装置ユニットの信頼性を高めることができる。
【００７４】
尚、上記の変形例では、接続端子１７，１７Ａにひとつのはんだボール４１を積層した例を示したが、接続端子１７，１７Ａ上に積層されるはんだボールの数は１個に限定されるものではなく、２個以上積層した構成としてもよい。
【００７５】
次に、第２実施形態である半導体装置ユニット１０Ｂについて説明する。
【００７６】
図１２及び図１３は、半導体装置ユニット１０Ｂを説明するための図である。図１２は半導体装置ユニット１０Ｂの正面視した図であり、図１３（Ａ）はプリント配線基板１１に実装されたひとつの制御系ＢＧＡ１２を拡大して示す図である。尚、図１２及び図１３において、図３乃至図１１に示した構成と対応する構成については同一符号を付し、その説明を省略する。
【００７７】
前記した図３乃至図５に示した第１実施形態に係る半導体装置ユニット１０Ａは、制御系ＢＧＡ１２が放熱フィン１８を有し、この放熱フィン１８の側面にメモリＢＧＡ１３を接着することにより固定した。これに対して本実施形態に係る半導体装置ユニット１０Ｂに設けられた制御系ＢＧＡ１２は、放熱フィン１８を有していない。このため本実施形態に係る半導体装置ユニット１０Ｂでは、メモリＢＧＡ１３を放熱フィン１８に固定することなく、フレキシブル配線基板１５の剛性によりメモリＢＧＡ１３を保持するようにしたものである。
【００７８】
具体的には、図１３（Ａ）に示すように、延出部１５Ｂは固定部１５Ａに対して制御系ＢＧＡ１２に向け折り曲げられ、プリント配線基板１１に対して略４５°の方向に延出させて空中保持した構造とされている。本実施形態で用いられているフレキシブル配線基板１５は、折り曲げられた際にその折り曲げ状態を維持できる構造となっている。このような特性を有するフレキシブル配線基板１５は、フレキシブル配線基板１５を構成する樹脂ベースに塑性変形する金属ワイヤーを内設させておくこと等により実現することができる。
【００７９】
本実施形態のように、制御系ＢＧＡ１２が放熱フィン１８を有していない場合であっても、フレキシブル配線基板１５を折り曲げ、延出部１５Ｂのプリント配線基板１１に対する角度を適宜設定することにより、メモリＢＧＡ１３を制御系ＢＧＡ１２に近接した任意位置に設置することができる。また、図１３（Ｂ）に示すように、放熱フィン１８に代えて、延出部１５Ｂを制御系ＢＧＡ１２の側面に接着剤４５を用いて固定する構成としてもよい。更には、フレキシブル配線基板１５を延出部１５Ｂの一部が制御系ＢＧＡ１２の上面と対向するように折り曲げ、メモリＢＧＡ１３が制御系ＢＧＡ１２の上面に固定される構造とすることも可能である。
【００８０】
次に、第３実施形態である半導体装置ユニット１０Ｃについて説明する。
【００８１】
図１４及び図１５は、半導体装置ユニット１０Ｃを説明するための図である。図１４は半導体装置ユニット１０Ｃの正面視した図であり、図１５はプリント配線基板１１に実装されたひとつの制御系ＢＧＡ１２を拡大して示す図である。尚、図１４及び図１５においても、図３乃至図１１に示した構成と対応する構成については同一符号を付し、その説明を省略する。
【００８２】
前記した第１及び第２実施形態に係る半導体装置ユニット１０Ａ，１０Ｂは、フレキシブル配線基板１５の固定部１５Ａが制御系ＢＧＡ１２の背面と対向する構造とされていた。これに対して本実施形態に係る半導体装置ユニット１０Ｃは、プリント配線基板１１の制御系ＢＧＡ１２が実装される実装位置の外側に接続固定電極５２を形成し、フレキシブル配線基板５０の固定部５０Ａがこの接続固定電極５２に接続されるようにしたものである。
【００８３】
図１８は、半導体装置ユニット１０Ｃに用いられるフレキシブル配線基板５０を示している。第１及び第２実施形態に係る半導体装置ユニット１０Ａ，１０Ｂに用いられるフレキシブル配線基板１５は、図７（Ｂ）に示すように、制御系ＢＧＡ１２と対向する固定部１５Ａの両側からそれぞれ外側に向け延出部１５Ｂが延出する構造とされていた。これに対してフレキシブル配線基板５０の固定部５０Ａは、接続固定電極５２と接続するに足る長さとされている。よって固定部５０Ａは、第１及び第２実施例で示した固定部１５Ａに対して短い。また延出部５０Ｂは、固定部５０Ａの一側部のみから外側に延出した構造とされている。
【００８４】
接続固定電極５２は基板電極２３と同等の電極であり、基板電極２３の形成時に一括的に形成される。また、接続固定電極５２は、プリント配線基板１１内に形成された配線層と接続されており、この配線層を介してメモリＢＧＡ１３と接続される接続端子３１と接続されている。よって、フレキシブル配線基板５０に実装されたメモリＢＧＡ１３は、接続端子３１，基板電極２３，プリント配線基板１１内の配線層、接続固定電極５２、フレキシブル配線基板５０を介して制御系ＢＧＡ１２と電気的に接続される。
【００８５】
固定部５０Ａが接続固定電極５２に接続（固定）されたフレキシブル配線基板５０は、プリント配線基板１１上で制御系ＢＧＡ１２に向け折り曲げられている。また、プリント配線基板１１に対する延出部５０Ｂのなす角度は、略直角となるよう設定されている。そして、第１実施形態と同様に、メモリＢＧＡ１３は接着剤２０を用いて制御系ＢＧＡ１２（放熱フィン１８）に固定されている。
【００８６】
このように、延出部５０Ｂを固定部５０Ａに対して制御系ＢＧＡ１２に近接するよう略直角に折り曲げることにより、メモリＢＧＡ１３は制御系ＢＧＡ１２に極めて近接した状態となる。よって本実施形態においても、プリント配線基板１１上における制御系ＢＧＡ１２、メモリＢＧＡ１３、及びフレキシブル配線基板５０の占める平面的な面積は小さくなり、プリント配線基板１１の小型化及び半導体装置ユニット１０Ｃの小型化を図ることが可能となる。
【００８７】
また本実施形態においても、第１実施形態に係る半導体装置ユニット１０Ａと同様に制御系ＢＧＡ１２からメモリＢＧＡ１３に至る配線長は従来に比べて短くすることができ、よって制御系ＢＧＡ１２とメモリＢＧＡ１３との間における高速信号の劣化が防止される。更に、半導体装置ユニット１０Ｃは隣接する制御系ＢＧＡ１２間の離間距離も短くすることができ、よって隣接する制御系ＢＧＡ１２間における高速信号の劣化も防止される。
【００８８】
図１６は、半導体装置ユニット１０Ｃにおいてリペア処理を実施している状態を示している。同図に示す例では、図１５において右側に位置するメモリＢＧＡ１３が不良品であり、これをリペアする例を示している。
【００８９】
図１６（Ａ）は、フレキシブル配線基板５０と共にメモリＢＧＡ１３をリペアする例を示している。ここでは、固定部５０Ａと接続固定電極５２がはんだ付けさている場合について説明する。フレキシブル配線基板５０をプリント配線基板１１から取り外すには、加熱治具３６を用いて固定部５０Ａと接続固定電極５２との接合位置を加熱する。これにより、固定部５０Ａと接続固定電極５２を接合していたはんだを溶融させ、フレキシブル配線基板５０を接続固定電極５２から取り外す。また、良品のメモリＢＧＡ１３が実装されたフレキシブル配線基板５０も、加熱治具３６を用いて接続固定電極５２にはんだ付けする。
【００９０】
このリペアの際、加熱治具３６は固定部５０Ａと接続固定電極５２の接合位置のみを加
熱すればフレキシブル配線基板５０を接続固定電極５２から取り外し又ははんだ付けすことができる。よって、リペア時における加熱領域は、メモリＢＧＡ６の全体を加熱する従来例（図２（Ａ）参照）に比べて狭くすることができる。これにより、プリント配線基板１１上の制御系ＢＧＡ１２の近傍に電子部品が実装されていたとしても、これらの電子部品に熱の影響を与えることなくフレキシブル配線基板５０をプリント配線基板１１から取り外し又ははんだ付けすることができる。
【００９１】
一方、図１６（Ａ）に示す方法は、前記した第１実施形態の半導体装置ユニット１０Ａにおいて行われるリペアと同一の方法である。即ち、メモリＢＧＡ１３をフレキシブル配線基板５０から取り外すには、フレキシブル配線基板５０（延出部５０Ｂ）の背面側に加熱治具３５を押し当て、ＢＧＡボール２１を溶融させる。これにより、メモリＢＧＡ１３はフレキシブル配線基板５０から取り外される。そして、不良品であるメモリＢＧＡ１３が取り外された後、良品であるメモリＢＧＡ１３が加熱治具３５を用いてフレキシブル配線基板５０に実装される。
【００９２】
次に、第３実施形態に係る半導体装置ユニット１０Ｃの製造方法について説明する。図１７及び図１９は、半導体装置ユニット１０Ｃの製造方法の一実施形態を示している。尚、各図において放熱フィン１８の図示は省略している。
【００９３】
半導体装置ユニット１０Ｃを製造するには、図１７（Ａ）に示すプリント配線基板１１を用意する。このプリント配線基板１１は、制御系ＢＧＡ１２が実装される位置で接続端子３１の配設位置と対応する位置に基板電極２３が形成されている。また、プリント配線基板１１上において、制御系ＢＧＡ１２の実装位置の外側には、接続固定電極５２が形成されている。この接続固定電極５２は、前記のように基板電極２３の形成時に同時形成される。
【００９４】
このプリント配線基板１１に形成された基板電極２３は、その上部にはんだペーストが塗布される。次に、この基板電極２３上に制御系ＢＧＡ１２が搭載され、接続端子３１がはんだペーストにより仮止めされる。続いて、制御系ＢＧＡ１２が仮止めされたプリント配線基板１１は、リフロー炉に装着されて加熱処理が行われる。これにより接続端子３１及びはんだペーストは溶融し、制御系ＢＧＡ１２は基板電極２３にはんだ付けされる。図１７（Ｂ）は、制御系ＢＧＡ１２がプリント配線基板１１に実装された状態を示している。
【００９５】
尚、プリント配線基板１１に制御系ＢＧＡ１２と共に実装される電子部品１６ａは、このリフロー処理時に合わせてプリント配線基板１１にはんだ付けされる。
【００９６】
一方，制御系ＢＧＡ１２のプリント配線基板１１への実装処理とは別工程で、フレキシブル配線基板５０の製造処理が実施される。図１８は、フレキシブル配線基板５０を拡大して示している。同図に示すように、フレキシブル配線基板５０は、絶縁フィルム５３に配線パターン２５が形成されると共に、この配線パターン２５を被覆することにより絶縁するカバーレイ５５が形成されている。
【００９７】
このカバーレイ５５はメモリＢＧＡ１３の実装位置及び接続固定電極５２との接続位置は取り除かれ、配線パターン２５及び電極３０が露出した状態となっている。更に、絶縁フィルム５３の図中上側に形成された配線パターン２５と下側に形成された配線パターン２５は、絶縁フィルム５３を貫通するビア５４により接続されている。尚、以下の説明において、フレキシブル配線基板５０の接続固定電極５２との接続位置を接続部５６というものとする。
【００９８】
メモリＢＧＡ１３は、フレキシブル配線基板５０をプリント配線基板１１に接続する前にフレキシブル配線基板５０に実装される。具体的には、メモリＢＧＡ１３は予めはんだペーストが塗布された電極３０に仮止めされ、次にこれをリフロー処理することによりフレキシブル配線基板５０に実装される。図１８（Ａ），（Ｂ）は、メモリＢＧＡ１３がフレキシブル配線基板５０に実装された状態を示している。
【００９９】
メモリＢＧＡ１３が実装されたフレキシブル配線基板５０は、前記した制御系ＢＧＡ１２が実装されたプリント配線基板１１の接続固定電極５２に接続される。フレキシブル配線基板５０をプリント配線基板１１に接続するには、固定部５０Ａに位置する接続部５６を接続固定電極５２に位置決めし、接続部５６を接続固定電極５２に接合する。この接合方法としては、はんだ付け法、圧着法、ＡＣＦ(Anisotropic Conductive Film)接続法等を用いることができる。図１９は、接続部５６（固定部５０Ａ）を接続固定電極５２に接合している状態を示している。
【０１００】
続いて、フレキシブル配線基板５０に対し折り曲げ処理が行われる。この折り曲げ処理は、固定部５０Ａに対し延出部５０Ｂを制御系ＢＧＡ１２に向けて折り曲げる処理である。上記のように本実施形態においも、メモリＢＧＡ１３は制御系ＢＧＡ１２（放熱フィン１８）に固定される。図１５に示したように、メモリＢＧＡ１３が放熱フィン１８に固定された状態において、フレキシブル配線基板５０はプリント配線基板１１（固定部５０Ａ）に対して延出部５０Ｂが略直角となるよう折り曲げられている。
【０１０１】
上記のように本実施形態に係る製造方法は、第１実施形態に係る半導体装置ユニット１０Ａと異なり、固定部５０Ａがプリント配線基板１１と制御系ＢＧＡ１２との間に配設されないため、フレキシブル配線基板５０の構造を簡単化することができる。また、フレキシブル配線基板５０をプリント配線基板１１に接続する際も、接続部５６と接続固定電極５２を位置決めするのみで、接合処理を実施することができる。よって、本実施形態に係る製造方法によれば、半導体装置ユニット１０Ｃの製造工程を簡単化することができる。
【０１０２】
図２０及び図２１は、第３実施形態である半導体装置ユニット１０Ｃの変形例を示している。図１４及び図１５に示した半導体装置ユニット１０Ｃは、接続固定電極５２上にひとつのフレキシブル配線基板５０のみを接続した構成としていた。これに対して本変形例では、図２０に示すように、複数のフレキシブル配線基板５０，６０が、接続固定電極５２上に積層して接続されている。本変形例では、２つのフレキシブル配線基板５０，６０が接続固定電極５２上に積層された例を示しているが、接続固定電極５２上に積層されるフレキシブル基板の関総数は２つに限定されるものではなく、３つ以上積層した構成としてもよい。
【０１０３】
図２１は、本変形例で用いられるフレキシブル配線基板５０，６０を示している。フレキシブル配線基板５０は、最上部に位置するフレキシブル基板である。このフレキシブル配線基板５０は、図１８に示したフレキシブル配線基板５０と同一構成であるため、その説明は省略する。
【０１０４】
フレキシブル基板６０は、フレキシブル配線基板５０と接続固定電極５２との間に配設されるフレキシブル基板である。このフレキシブル基板６０は、その下面に接続固定電極５２と接続するための接続部５６Ａが形成されると共に、この接続部５６Ａの反対面にも接続部５６Ｂが設けられている。この接続部５６Ｂは、フレキシブル配線基板５０の接続部５６と接続される。
【０１０５】
フレキシブル配線基板５０，６０を接続固定電極５２に接続する接続方法は、前記したはんだ付け法、圧着法、ＡＣＦ接続法等を用いることができる。また、フレキシブル配線基板５０，６０を接続固定電極５２に接続する手順としては、先ずフレキシブル基板６０の接続部５６Ａを接続固定電極５２に接合した後、接続部５６Ｂにフレキシブル配線基板５０の接続部５６を接合する方法を用いることができる。また、予めフレキシブル配線基板５０，６０を各接続部５６，５６Ａ，５６Ｂが一致するよう位置決めし、その上でフレキシブル配線基板５０，６０を一括的に接続固定電極５２に接合する方法を用いることも可能である。
【０１０６】
本変形例によれば、多数のメモリＢＧＡ１３を制御系ＢＧＡ１２に近接した位置に実装することができる。よって、制御系ＢＧＡ１２に付帯的に配設されるメモリＢＧＡ１３の数が多い場合であっても、各メモリＢＧＡ１３を制御系ＢＧＡ１２に近接して配置することができ、かつプリント配線基板１１上で隣接配置される制御系ＢＧＡ１２の離間距離を短くすることができる。
【０１０７】
以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
【０１０８】
例えば、上記した各実施形態では、メモリＢＧＡ１３が実装される第２の基板としてフレキシブル配線基板１５，５０を適用した例を示した。しかしながら、第２の基板はフレキシブル配線基板に限定されるものではなく、折り曲げ可能な基板であればリジッドフレキ基板等の他の基板を用いることも可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
第１の部品が実装される第１の基板と、
第２の部品が実装されると共に前記第１の基板に接続され、前記第１の部品の実装位置に向け折り曲げられた第２の基板と、
を有する部品実装構造。
（付記２）
前記第２の基板は、前記第１の基板に対し略直角に折り曲げられている付記１記載の部品実装構造。
（付記３）
前記第２の部品は、前記第１の部品に固定される付記１又は２に記載の部品実装構造。
（付記４）
前記第２の基板は、前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを有する付記１乃至３のいずれか一項に記載の部品実装構造。
（付記５）
前記固定部は、前記第１の部品と前記第１の基板との間に配設され、前記第１の部品の端子が前記第１の基板に接続されることにより前記第１の基板に固定される付記１乃至４のいずれか一項に記載の部品実装構造。
（付記６）
前記第１の部品の端子は、前記固定部に形成された貫通孔を介し前記第２の基板と絶縁された状態で前記第１の基板に接続される第１の端子と、前記固定部に形成されたスルーホール電極を介し前記第１及び第２の基板に共に接続される第２の端子とを有する付記５記載の部品実装構造。
（付記７）
前記固定部に第１補強用電極を設けると共に、前記第１の基板に第２の補強用電極を設け、前記第１補強用電極と前記第２の補強用電極が補強用はんだで固定されてなる付記５又は６記載の部品実装構造。
（付記８）
前記固定部は、前記第１の基板の前記第１の部品の実装位置の外側に設けられた電極に接続されることにより前記第１の基板に固定される付記１乃至４のいずれか一項に記載の部品実装構造。
（付記９）
複数の前記第２の基板を積層してなる付記８記載の部品実装構造。
（付記１０）
前記接続端子は、複数のはんだボールを積層してなる付記１乃至９のいずれか一項に記載の部品実装構造。
（付記１１）
前記第２の基板は、フレキシブル配線基板である付記１乃至１０のいずれか一項に記載の部品実装構造。
（付記１２）
前記第２の基板は、リジッドフレキ基板である付記１乃至１０のいずれか一項に記載の部品実装構造。
（付記１３）
前記第１の基板は、プリント配線基板である付記１乃至１２のいずれか一項に記載の部品実装構造。
（付記１４）
第１の基板に第１の部品を実装する第１の実装工程と、
第２の基板に第２の部品を実装する第２の実装工程と、
前記第１の基板に前記第２の基板を接続する接続工程と、
前記第２の基板を前記第１の基板上で、前記第１の部品に向け折り曲げる折曲工程とを有する部品実装方法。
（付記１５）
前記折曲工程において、
前記第１の基板と前記第２の基板を略直角となるよう折り曲げる付記１４記載の部品実装方法。
（付記１６）
前記第２の部品を前記第１の部品に固定する固定工程を有する付記１４又は１５に記載の部品実装方法。
（付記１７）
前記第２の基板に前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを設け、
前記接続工程において、
前記固定部を前記第１の部品と前記第１の基板との間に配設し、前記第１の部品の端子が前記第１の基板に接続されることにより、前記第２の基板を前記第１の基板に固定する付記１４乃至１６のいずれか一項に記載の部品実装方法。
（付記１８）
前記第２の基板に前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを設け、
前記接続工程において、
前記固定部を前記第１の基板の前記第１の部品の実装位置の外側に設けられた電極に接続することにより、前記第２の基板を前記第１の基板に固定する付記１４乃至１６のいずれか一項に記載の部品実装方法。
（付記１９）
前記接続工程において、
複数の前記第２の基板を積層する付記１８記載の部品実装方法。
（付記２０）
前記第２の基板は、フレキシブル配線基板である付記１４乃至１９のいずれか一項に記載の部品実装方法。
（付記１２）
前記第２の基板は、リジッドフレキ基板である付記１４至１９のいずれか一項に記載の部品実装方法。
【符号の説明】
【０１０９】
１０Ａ〜１０Ｃ 半導体装置ユニット
１１ プリント配線基板
１２ 制御系ＢＧＡ
１３ メモリＢＧＡ
１４ パスコン
１５ フレキシブル配線基板
１７，１７Ａ 接続電極
１８ 放熱フィン
１９ バンプ
２１ ＢＧＡボール
２４ 貫通孔
２５ 配線パターン
２６ スルーホール電極
２７ セラミック基板
２８，２９ はんだペースト
３１，３２，４１ はんだボール
３３ 装置側電極
３５，３６ 加熱治具
３７ ＦＰＣ電極
３８，３９ 補強用電極
４０ 補強はんだ
４２ 積層接続電極
５０，６０ フレキシブル基板
５２ 接続固定電極
５３ 絶縁フィルム
５４ ビア
５５ カバーレイ
５６ 接続部
【特許請求の範囲】
【請求項１】
第１の部品が実装される第１の基板と、
第２の部品が実装されると共に前記第１の基板に接続され、前記第１の部品の実装位置に向け折り曲げられた第２の基板と、
を有する部品実装構造。
【請求項２】
前記第２の基板は、前記第１の基板に対し略直角に折り曲げられている請求項１記載の部品実装構造。
【請求項３】
前記第２の部品は、前記第１の部品に固定される請求項１又は２に記載の部品実装構造。
【請求項４】
前記第２の基板は、前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを有する請求項１乃至３のいずれか一項に記載の部品実装構造。
【請求項５】
前記固定部は、前記第１の部品と前記第１の基板との間に配設され、前記第１の部品の端子が前記第１の基板に接続されることにより前記第１の基板に固定される請求項１乃至４のいずれか一項に記載の部品実装構造。
【請求項６】
前記第１の部品の端子は、前記固定部に形成された貫通孔を介し前記第２の基板と絶縁された状態で前記第１の基板に接続される第１の端子と、前記固定部に形成されたスルーホール電極を介し前記第１及び第２の基板に共に接続される第２の端子とを有する請求項５記載の部品実装構造。
【請求項７】
前記固定部に第１補強用電極を設けると共に、前記第１の基板に第２の補強用電極を設け、前記第１補強用電極と前記第２の補強用電極が補強用はんだで固定されてなる請求項５又は６記載の部品実装構造。
【請求項８】
前記固定部は、前記第１の基板の前記第１の部品の実装位置の外側に設けられた電極に接続されることにより前記第１の基板に固定される請求項１乃至４のいずれか一項に記載の部品実装構造。
【請求項９】
前記第２の基板は、フレキシブル配線基板である請求項１乃至９のいずれか一項に記載の部品実装構造。
【請求項１０】
第１の基板に第１の部品を実装する第１の工程と、
第２の基板に第２の部品を実装すると共に、前記第２の基板を前記第１の部品の実装位置に向け折り曲げる第２の工程と
有する部品実装方法。
【請求項１】
第１の部品が実装される第１の基板と、
第２の部品が実装されると共に前記第１の基板に接続され、前記第１の部品の実装位置に向け折り曲げられた第２の基板と、
を有する部品実装構造。
【請求項２】
前記第２の基板は、前記第１の基板に対し略直角に折り曲げられている請求項１記載の部品実装構造。
【請求項３】
前記第２の部品は、前記第１の部品に固定される請求項１又は２に記載の部品実装構造。
【請求項４】
前記第２の基板は、前記第１の基板に固定される固定部と、該固定部から外側に向け延出すると共に前記第２の部品が実装される延出部とを有する請求項１乃至３のいずれか一項に記載の部品実装構造。
【請求項５】
前記固定部は、前記第１の部品と前記第１の基板との間に配設され、前記第１の部品の端子が前記第１の基板に接続されることにより前記第１の基板に固定される請求項１乃至４のいずれか一項に記載の部品実装構造。
【請求項６】
前記第１の部品の端子は、前記固定部に形成された貫通孔を介し前記第２の基板と絶縁された状態で前記第１の基板に接続される第１の端子と、前記固定部に形成されたスルーホール電極を介し前記第１及び第２の基板に共に接続される第２の端子とを有する請求項５記載の部品実装構造。
【請求項７】
前記固定部に第１補強用電極を設けると共に、前記第１の基板に第２の補強用電極を設け、前記第１補強用電極と前記第２の補強用電極が補強用はんだで固定されてなる請求項５又は６記載の部品実装構造。
【請求項８】
前記固定部は、前記第１の基板の前記第１の部品の実装位置の外側に設けられた電極に接続されることにより前記第１の基板に固定される請求項１乃至４のいずれか一項に記載の部品実装構造。
【請求項９】
前記第２の基板は、フレキシブル配線基板である請求項１乃至９のいずれか一項に記載の部品実装構造。
【請求項１０】
第１の基板に第１の部品を実装する第１の工程と、
第２の基板に第２の部品を実装すると共に、前記第２の基板を前記第１の部品の実装位置に向け折り曲げる第２の工程と
有する部品実装方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１０−１９９２１６（Ｐ２０１０−１９９２１６Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−４０９３０（Ｐ２００９−４０９３０）
【出願日】平成２１年２月２４日（２００９．２．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２４日（２００９．２．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]