集積電子装置用ナノクラスター基板
【課題】 微細加工技術の進展に対応して、将来の量子ドットによる集積回路技術にまで
継続発展せしめる基盤となるウエハ技術の実現。
【解決手段】 固体材料を気相化して生成された原子群を特定空間領域５に閉じ込め、気
相原子同士の衝突による結合で直径５ｎｍ以下の寸法のクラスター群６を形成せしめ、形
成されたクラスター群６を該特定空間領域５から流出せしめ、クラスター内原子当たりの
運動エネルギーが該原子の持つ原子間結合を破壊するエネルギー以下になる速度で基板７
上に散布し、基板７上に均一なクラスター膜９を形成し、クラスター形成からクラスター
膜９形成の過程において個々のクラスター間に電子的障壁を形成せしめ、基板上の任意の
場所にナノクラスター集合体を活用した電子デバイスを形成できる集積電子装置用ナノク
ラスター基板を提供する。
継続発展せしめる基盤となるウエハ技術の実現。
【解決手段】 固体材料を気相化して生成された原子群を特定空間領域５に閉じ込め、気
相原子同士の衝突による結合で直径５ｎｍ以下の寸法のクラスター群６を形成せしめ、形
成されたクラスター群６を該特定空間領域５から流出せしめ、クラスター内原子当たりの
運動エネルギーが該原子の持つ原子間結合を破壊するエネルギー以下になる速度で基板７
上に散布し、基板７上に均一なクラスター膜９を形成し、クラスター形成からクラスター
膜９形成の過程において個々のクラスター間に電子的障壁を形成せしめ、基板上の任意の
場所にナノクラスター集合体を活用した電子デバイスを形成できる集積電子装置用ナノク
ラスター基板を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体中の電子を制御し、高度な機能を実現する固体電子装置の実現手段に関
し、特に、固体中の電子を制御する固体電子デバイスを多数集積し、高度な機能を果たす
大規模集積回路の構成要素として適用される集積電子装置用ナノクラスター基板に関する
。
【背景技術】
【０００２】
固体電子装置は２０世紀の後半以降シリコン集積回路技術として進歩を続けてきた。そ
れは微細加工技術の進歩によるシリコン・チップ内のデバイス即ちＭＯＳトランジスタの
微細化による低エネルギー化と高集積密度化によるものである。その微細化が１００ｎｍ
以下の領域に入ってきている。従来、シリコン集積回路はシリコン・ウエハを基板として
、その上にＭＯＳトランジスタや配線を形成する工程を施すことで製造されてきた。１０
０ｎｍ近辺の領域ではＭＯＳトランジスタの動作マージンが減少するので、上記集積回路
の基板として単なるシリコン・ウエハの代わりに、シリコン・ウエハの表面に絶縁膜とし
てのシリコン酸化膜を介してシリコン単結晶薄膜を構成するＳＯＩ（Ｓｉｌｉｃｏｎ ｏ
ｎ Ｉｎｓｕｌａｔｏｒ）と呼ばれる基板が用いられる技術が広がりつつある。この技術
ではシリコン単結晶薄膜をＭＯＳトランジスタ構造の主要部分にし、各ＭＯＳトランジス
タが基板から完全に電気的に絶縁されるもので、ＭＯＳトランジスタの動作マージンの確
保や高性能化のメリットがある。しかし、それにしても長年続いてきた技術の延長による
進歩は限界にちかづいて来たと言われている。即ち、微細化に伴い、ＭＯＳトランジスタ
のソースとドレーン間の耐圧が低下し、電源電圧を下げることによる動作マージンンの低
下、ゲート絶縁膜の薄層化の必要性からリーク電流発生の問題等である。
【０００３】
一方、将来の固体電子装置を目指したナノテクノロジの研究は既に１９９０年代から各
方面で勢力的に進められており、極微細の結晶材料が量子効果による特性を持つことが知
られており、量子ドットと名付けられている。しかし、現実の微細加工技術ではその実現
は困難で、理論とそれを実証するための特殊な実験が行われているに過ぎない。量子効果
を利用するデバイスとしては、共鳴トンネルトランジスタ（非特許文献１を参照）や、単
電子トランジスタの実験の報告（非特許文献２，３を参照）もなされている。しかしなが
ら、これらは、個々の素子としての実験研究であり、これを大規模な集積電子装置に結び
つける実現手段は示されていない。
【０００４】
次に、クラスター堆積構造の活用に関しては特許文献１がある。しかしながら、該特許
技術は、目的が太陽電池等の蓄電体であり、個別部品技術であり、クラスター層と他の誘
電体および金属の組み合わせを積層する構造である。従って、クラスターに要求される機
能が異なり、そのためにクラスター寸法に対する条件が付与されていない。即ち、量子効
果が影響するクラスター特性を活用する電子デバイス実現に関わる技術ではない。また、
平面的に広範囲に膜を形成し、多数の電子デバイスの同時実現を可能とする構造でもない
。
【０００５】
なお、クラスター生成技術に関しては特許文献２がある。特許文献２のクラスター生成
装置は５ｎｍ以下の均一なクラスターを予め形成する手段の一例である。
また、数ｎｍの微細で寸法の揃ったクラスターが作成されることの可能性は、非特許文
献４で実験的に確認されている。
また、シリコン粒子のフローティングゲートへの活用に関しては２００３年１２月のＩ
ＥＤＭ（International Electron Devices Meeting）で発表された非特許文献５および非
特許文献６で議論されている。
【０００６】
【特許文献１】特開２００２−２９９６０１「蓄電体」
【特許文献２】特開２００１−１５８９５６「クラスター生成方法および装置」
【非特許文献１】「量子効果を用いた新しいデバイスの提案・実証とその研究」前澤宏一、名古屋大学、ｈｔｔｐ：／／ｗｗｗ．ｅｃｈｏ．ｎｕｅｅ．ｎａｇｏｙａ−ｕ．ａｃ．ｊｐ／〜ｍａｅｚａｗａ／ｒｅｓｅａｒｃｈ．ｈｔｍｌ
【非特許文献２】「単電子デバイス実現への取り組み−ＮＴＴサイエンスプラザ２００３より」ｐｃｗｅｂ．ｍｙｃｏｍ．ｃｏ．ｊｐ／ｎｅｗｓ／２００３／０８／２７／０８．ｈｔｍｌ
【非特許文献３】「ＩＥＤＭ ２００４−単電子トランジスタ集積回路の室温動作に成功」ｐｃｗｅｂ．ｍｙｃｏｍ．ｃｏ．ｊｐ／ａｒｔｉｃｌｅｓ／２００４／１２／１４／ｉｅｄｍ２／
【非特許文献４】「シリコンナノブロックの配列秩序形成と薄膜生成システムの実用化」；レーザ加工学会誌、第１０巻、第３号、２００３．１２
【非特許文献５】論文番号２２．３：“Ｈｉｇｈ Ｓｐｅｅｄ ａｎｄ Ｎｏｎｖｏｌａｔｉｌｅ Ｓｉ Ｎａｎｏｃｒｙｓｔａｌ Ｍｅｍｏｒｙ ｆｏｒ Ｓｃａｌｅｄ Ｆｌａｓｈ Ｔｅｃｈｎｏｌｏｇｙ ｕｓｉｎｇ Ｈｉｇｈ Ｆｉｅｌｄ−Ｓｅｎｓｉｔｉｖｅ Ｔｕｎｎｅｌ Ｂａｒｒｉｅｒ” （ Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， ＬＴＤ．， Ｋｏｒｅａ）
【非特許文献６】論文番号２６．２：“Ａ ６Ｖ Ｅｍｂｅｄｄｅｄ ９０ｎｍ Ｓｉｌｉｃｏｎ Ｎａｎｏｃｒｙｓｔａｌ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ” （Ｍｏｔｏｒｏｌａ， ＵＳＡ）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように、集積回路技術はシリコン単結晶のウエハ表面をリソグラフィー技術によ
り微細加工し多数のＭＯＳデバイスを形成し集積回路を実現してきたが、そのＭＯＳデバ
イスが動作原理的に限界に近づき、一方、現状のリソグラフィー技術では、当面、単電子
トランジスタを実現する超微細化工を実現することは困難である。即ち、これまでの半導
体集積回路技術の限界と、将来の量子デバイス技術の間には大きなギャップがあり、その
中間をうめ、これまでの技術の継続的進化を続ける技術が望まれてきた。即ち、上記のシ
リコンウエハのシリコン単結晶をリソグラフィー技術により微細加工してデバイスを作成
し集積回路を実現する手段では達成できない領域で、従来のＭＯＳデバイスに変わるデバ
イスを実現し、集積回路をより高密度で低エネルギー化することが必要となる。
本発明は、上記事情に鑑みてなされたものであって、将来の量子ドットによる集積回路
技術にまで継続発展せしめる基盤となるウエハ技術を実現し、より高密度で低エネルギー
化されたナノクラスター集積電子装置用基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は次のような概念に基づくものである。即ち、本発明はそれ自身が量子効果を発
揮する５ナノメータ以下の粒子径のそろったクラスター（以下ナノクラスターと称する）
を用い、このナノクラスターの集合体が示す構造体としての電子的挙動を電気的に制御し
てデバイスを実現するという概念に基づく。ナノクラスターの集合体を扱う概念により、
まだナノ領域の微細化の実現困難な現在の先端的半導体集積回路技術の加工技術で容易に
大規模集積化が可能であり、構成要素であるナノクラスターの持つ量子効果に基づくデバ
イスとしての動作は、将来のＭＯＳデバイスが動作限界で困難となる微細領域でも機能を
発揮すると考えられる。更に微細加工技術が今後進歩し、ナノクラスター一個一個を扱え
るようになり、個々のクラスターの量子ドットとしての機能を利用できる段階に達すれば
、その集積回路が実現できる。このように、技術の微細化、高集積化、低エネルギー化に
向かって継続的進展を可能とする基盤技術を提供することが、本発明の基づく基本概念で
ある。それは、現在のＣＭＯＳ ＬＳＩの中に部分的に採用して威力を発揮すると同時に
、将来の単電子トランジスタで象徴される革新デバイスによるＬＳＩと現在のＬＳＩ技術
とのギャップを埋める革新デバイスの研究開発に対して研究手段を提供するものであり、
ＬＳＩの今後の継続的発展を可能とするものである。
【０００９】
以下、具体的手段について各請求項ごとに説明する。
上記課題を解決するため、請求項１記載の集積電子装置用ナノクラスター基板は、量子
効果の影響を受ける５ナノメータ以下の粒子径のほぼ揃ったナノクラスターを基板全面に
散布し、ナノクラスター相互の関係が均質な構造体（以下膜と表現する）を形成し、この
ナノクラスター膜を電子デバイスとして活用する集積回路を一括生産できる基板である。
即ち、従来、シリコン・ウエハを高性能化するために高付加価値化した基板として、シリ
コン・ウエハ上に酸化絶縁膜を介してシリコン薄膜を搭載し、このシリコン薄膜を利用し
て電子デバイスを実現するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）と称さ
れる基板が使用されつつあるが、本発明は該シリコン薄膜の代わりにナノクラスターを敷
き詰め、ナノクラスター膜を利用した電子デバイスの実現を可能としたものである。
【００１０】
ここで、基板上に均質なクラスター膜を形成するためには、該散布に当たっては適切な
クラスターの原子当たりの平均運動エネルギーと一定のクラスター散布速度（クラスター
個数／面積・時間）で基板に散布し、また該クラスター形成から該クラスター膜形成まで
の過程でクラスター表面に現れる原子の未結合手を終端する目的で付加した物質やクラス
ター間の電気伝導を制御する目的で付加された絶縁物質と、クラスター自体の構成原子と
の複数種類の原子から構成されたクラスター（複合クラスターと称する）が集合して形成
されるクラスター膜、また基板上の任意の場所にクラスターもしくは複合クラスターが集
合してクラスター層を形成するクラスター集合体を活用して複数の電子デバイスを集積し
た集積電子回路の利用が可能となる。
【００１１】
集積電子装置への利用を前提にする場合、クラスター膜の機能性としてナノクラスター
膜中での電子移動速度の大きさは最も必要な性質のひとつである。クラスター膜中クラス
ター表面に現れる原子の未結合手を終端する目的で付加する物質は、該未結合手がクラス
ター膜中を移動する電子のトラップとして作用することによる電子の移動速度の極端な低
下を防ぐ働きがある。
【００１２】
請求項２は直径５ｎｍ以下のほぼ均一寸法に揃ったクラスター群をクラスター生成容器
内で形成し、所定のクラスター内原子当たりの平均運動エネルギーで散布する手法を提供
するものである。即ち、クラスター生成容器内で固体材料へのレーザ照射により発生した
蒸気を特定空間領域に閉じ込め、材料原子あるいは分子同士の衝突による結合で直径５ｎ
ｍ以下のほぼ均一寸法に揃ったクラスター群を形成せしめ、該特定空間領域で形成された
クラスター群をクラスター生成容器に設けた窓から流出せしめ、クラスターの原子当たり
の平均運動エネルギーが該原子の持つ原子間結合を破壊するエネルギーを越えない所定の
値で基板上に散布するものである。
【００１３】
具体的例を挙げれば、間欠的なレーザビーム照射により材料の固体を蒸発せしめるなど
の手段により出来た材料蒸気圧により、クラスター形成容器内に満たしてあった不活性ガ
スに衝撃波を起こし、この衝撃波が容器の壁で反射して、進行して来た該蒸気に集中し該
蒸気圧を特定空間領域に特定時間閉じ込めることになり、蒸発原子あるいは蒸発分子同士
の結合によりナノクラスターを形成する。
【００１４】
次にこのクラスター群をクラスター形成容器の窓から噴出する形で流出させ、基板上に
堆積させる。その際クラスターの基板への降着速度はクラスター内原子当たりの平均運動
エネルギーが該原子の原子間結合を破壊するエネルギー５ｅＶ以下になるようにする。
以上の手法で基板上に直径５ｎｍ以下のナノクラスターを敷き詰めた均一なナノクラス
ター膜を搭載した基板が出来上がる。これが請求項２記載の発明である。
【００１５】
本発明の目的であるナノエレクトロニクス分野における集積電子装置に効果的に適用す
るためにはこれに用いる基板は、基板面積も大きい必要があり、且つ、経済的であること
が必須である。大きな基板面積に対応しては、クラスターの基板への散布の工程は基板を
移動させながら実行することになる。
また、経済化の実現には、クラスター形成速度を高め得ることが重要であり、そのため
には請求項２の照射レーザビームの強度を高め、その際の材料蒸気の発生と、不活性ガス
の衝撃波の発生を両立させるようなクラスター形成手段の設計が先ず必要である。さらに
、形成されたクラスター生成容器窓からクラスター群を流出せしめ基板に向ける流路にお
いて、流路の断面積を広げ、基板のより広い面積にクラスターを散布せしめることにより
、大面積で均質なクラスター膜生成条件を満足させうる。これらの技術の理解の上にたっ
て、本発明の提言が可能になるものである。
【００１６】
請求項３記載の直径５ｎｍ以下の均一寸法に揃って形成されるクラスター群は、該クラ
スターが結晶構造を持つことを特徴とする。ナノエレクトロニクス分野における集積電子
装置への利用を前提にする場合、ナノクラスター膜中での電子移動速度が大きい必要があ
り、無秩序な原子の格子振動による散乱を避けて、原子の配列秩序を形成する結晶構造を
もつクラスター或いは複合クラスターはナノクラスター膜中での大きな電子移動速度を可
能ならしむる。
【００１７】
請求項４記載の直径５ｎｍ以下の均一寸法に揃って形成されるクラスター群は、該クラ
スターが結晶構造を持つと同時に該クラスターが基板上で周期的な格子構造を形成して配
列することを特徴とする。集積電子装置への利用を前提に、ナノクラスター膜中で大きな
電子移動速度を得るためには、ナノクラスター膜中に隣接する該クラスター間を電子が透
過する際の電子の散乱を小さくする必要がある。該クラスター間距離を短くすると同時に
、隣接する該クラスター同士が例えば酸素原子、窒素原子などの絶縁物質を介して結合す
ることにより、該クラスター間を電子が透過する際の無秩序な原子の格子振動による電子
散乱は小さくなり、該クラスター間を結合する絶縁物質の電子障壁で制御されるトンネル
電流によって電子の透過する確率が決まることになる。直径５ｎｍ以下の均一寸法に揃っ
た該クラスターを絶縁物質を介して結合することにより形成される複合クラスターの集合
体により形成されるナノクラスター膜は、該複合クラスターが周期的な格子構造を形成し
て配列し、絶縁物質の電子障壁で制御されるトンネル電流によって電子移動速度の大きな
ナノクラスター膜が実現する。
【００１８】
また、請求項５記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター群を散布する基板として、電気的絶縁膜を被覆したシリコン基板を用
いたことを特徴とする。
この構成は、クラスターを散布する基板として、現在半導体集積回路で使用しているシ
リコンウエハの表面に絶縁膜を被覆したものを適用したものである。これにより、ナノク
ラスター集積電子装置用基板が現在の半導体集積回路の製造装置を利用したナノクラスタ
ー集積電子装置製造に適用できることとなる。また、ウエハ上の特定領域のナノクラスタ
ー膜をエッチングで除去して、その部分にはシリコン基板上に直接に通常の半導体集積回
路を形成することが出来、総合したナノクラスター集積電子装置の実現を可能とする基板
である。
【００１９】
また、請求項６記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター膜の個々のクラスター間の電子障壁を、ダイレクト・トンネル電流の
流れる範囲としたことを特徴とする。
ここで、ダイレクト・トンネリングによる電子の移動とは、隣合うクラスター間に存在
する例えば酸素原子、窒素原子などの絶縁物質は隣接するクラスター間を化学結合するこ
とにより、クラスター間に結晶性の乱れを形成することなく電子障壁を形成し、電子障壁
前後の電位勾配に依存した電子の透過確率により、電子は電子障壁を通り抜けて移動する
ことをいう。
【００２０】
請求項６の構成では、クラスター膜の個々のクラスター間を結合する絶縁物質が形成す
る電子障壁の幅と高さを電子障壁をダイレクト・トンネル電流の流れうる範囲となるよう
に設定されたものである。これによりクラスター集合体の中を特定のエネルギー準位にあ
る電子が、各クラスターが同電位に在るときにトンネル電流で移動することが可能であり
、同電位にないときは該トンネル電流は流れないことを活用して情報の流れのスイッチン
グあるいはメモリの機能が可能であり、これらの機能を持った電子デバイスを実現でき、
該基板上に多数の該電子デバイスを形成したナノクラスター集積電子装置の実現を可能と
するものである。
【００２１】
また、請求項７記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター膜の個々のクラスター間の電子的障壁を、ダイレクト・トンネル電流
の流れを阻止する値に設定したことを特徴とする。
この構成は、ナノクラスター膜の個々のクラスター間の電気的絶縁層の厚さが、電子的
障壁がダイレクト・トンネル電流の流れを阻止する値に設定されたものである。この場合
、ナノクラスター間に印加する電界の特定範囲においてクラスター間の電子の移動は起こ
らない。特定範囲を超えた強い電界が加えられた時に電子障壁の幅が狭められることで電
子の透過確率が高くなり、電子の移動が発生する。請求項６の場合に比較して、より高い
電圧印加でより早い電子の流れを作ることが出来、また、より安定に電子を保持するメモ
リ機能を実現することができる。請求項７は、こうした機能を活用する電子デバイスによ
るナノクラスター集積電子装置の実現を可能とする基板を提言するものである。
【００２２】
また、請求項８記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター群を散布する基板として、表面が絶縁物である物体上にシリコンの薄
層が形成された基板の表面を絶縁薄層で覆ったものを用いたことを特徴とする。
この構成は、請求項１記載のクラスター群を散布する基板として、少なくとも表面が絶
縁物である物体上にシリコンの薄層が形成されて出来た基板の表面を絶縁薄層で覆ったも
のを用いたものである。これは、現在の半導体集積回路で活用されている所謂ＳＯＩ（Ｓ
ｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に薄い絶縁膜を介して請求項１記載の
ナノクラスター膜を形成することになる。この請求項８記載の集積電子装置用ナノクラス
ター基板を用いれば、該シリコン薄層をナノクラスター集合体の電極にすることも出来る
し、また、ナノクラスター膜内の電子の振る舞いと、薄層を挟んでその下に存在するシリ
コン薄層内の電子の振る舞いとを結びつけて機能する電子デバイスを実現することが可能
となり、このデバイスを含むナノクラスター集積電子装置を実現できる。更に、この集積
電子装置用ナノクラスター基板を用いれば、クラスター膜と膜の下のシリコン薄層とを結
合させるデバイス構造が共通基板として事前に量産の形で形成され、個々のナノクラスタ
ー集積電子装置を経済的に短期間に製造できることになる。即ち、共通基板を高付加価値
化することで、製造の効率化、経済化を図るものである。
【００２３】
また、請求項９記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター群を散布する基板として、半導体基板上に特定機能の集積電子装置製
造のための集積回路の加工工程の一部が処理された基板を用いたことを特徴とする。
この構成は、請求項１記載のクラスター群を散布する基板として、半導体基板上に機能
装置製造のための加工工程の一部が処理された基板を用いたことを特徴とするものである
。即ち、装置の使用目的に従った機能設計がなされ、その製造工程が途中まで済んだ基板
を用いるものである。これにより、ナノクラスター膜を利用した電子デバイスの集積電子
装置内でのより柔軟な使用法が可能となる。また、例えばＣＭＯＳトランジスタ回路形成
の工程が終わった後の基板上に絶縁膜を介してクラスター膜を形成し、電子デバイスを作
れば、回路積層形の集積電子装置が実現する。即ち、さらに一層の高密度集積が可能とな
る。この手法を拡張すれば、クラスターで作った電子デバイスの上に更に絶縁膜を被せて
クラスター膜を載せ、多層積層集積回路の実現が可能となる。
【００２４】
また、請求項１０記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に
係り、前記クラスター群を散布する基板として、クラスター群を散布する対象物としてバ
ルクの絶縁基板を用いたことを特徴とする。
この構成は、請求項１記載のクラスター群を散布する基板として、バルクの絶縁基板を
用いるものである。従来半導体集積回路はシリコンという半導体結晶内に電子デバイスを
形成することで実現してきた。ガラスやプラスティック等の絶縁材料基板上にシリコン単
結晶膜を形成することは困難であり、せいぜいシリコン多結晶により限られた性能の所謂
薄膜トランジスタを形成することしか出来なかった。しかし、請求項１記載のクラスター
膜形成は絶縁基板上にも形成できるので、ガラスやプラスティック等の絶縁材料基板上に
集積電子装置を形成することが可能となる。
【００２５】
また、請求項１１記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に
係り、前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予めク
ラスターの定着性の異なる条件を付与することにより、クラスター散布時に自動的に所望
のパターンに従ってクラスターもしくは複合クラスターが集合してクラスター層を形成す
ることを特徴とする。
【００２６】
この構成は、請求項１のクラスター膜形成過程において、クラスターを散布する基板に
予めクラスターの付着し易さに部分的に差を設け、付着しやすい部分に優先的にクラスタ
ー膜を形成するもので、基板全面にクラスタ膜が形成される前に必要部分に形成された時
点で工程を終えることができ、クラスター膜形成の時間を短縮することが出来る。同時に
、該部分形状に応じたクラスターの配列ができる特徴を有するものである。これは、クラ
スターの付着し易い部分の縁にそって付着が始り、それを基準にして付着し易い部分の内
部に向かってクラスターの配列が進んでいくからである。
【００２７】
請求項１２記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係り、
前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予め所定の凹
凸状微細構造を形成し、凹部と凸部とにおけるクラスターの付着性が異なる性質を利用し
て、クラスター散布時に自動的に所望のパターンに従ってクラスターもしくは複合クラス
ターが集合してクラスター層を形成することを特徴とする。
【００２８】
この構成は、請求項１のクラスター膜形成過程において、クラスターを散布する基板に
予めエッチング等の技法にて微細な凹凸状構造を形成すると、凹凸形状のエッジ部位は他
の平坦な部位に比較してエッジ部位を構成する原子の配列歪が大きく化学反応性が高いた
め、前記クラスター群の散布により飛来したクラスターは該エッジ部位に付着する確率が
高くなる。前記クラスター群の散布において後続の飛来クラスターは、基板上を拡散して
既に付着しているクラスターと集合して、一定の配列構造を形成して安定化するため、該
エッジ部位には他の部位に比べて優先的にクラスター層が形成される。このクラスターの
性質を利用することにより、高集積電子回路に必要なパターンで凹凸状微細構造を形成す
ることで、特定の機能性構造を持つクラスター膜の製造が可能になる。
【発明の効果】
【００２９】
以上説明したように、本発明の構成によれば、リソグラフィー技術の進歩によりシリコ
ン単結晶を微細加工したＭＯＳデバイスでは集積回路を実現できない領域で、従来のＭＯ
Ｓデバイスに代わるデバイスを実現し、集積回路をより高密度で低エネルギー化すること
ができるという効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施形態について詳細に説明する。
［第１実施形態］
まず、図１〜図４を参照して、本発明の第１実施形態に係る集積電子装置用ナノクラス
ター基板について説明する。
本実施形態では、先ず直径５ｎｍ以下の寸法のクラスター群を作る工程があり、続いて
出来たクラスターを基板上に散布する工程を時系列的に行い、集積電子装置用の基板を作
成する。ここで、クラスターの材料は、半導体材料と金属材料の何れでも可能であるが、
ここでは一例としてシリコンを例として採り上げる。
【００３１】
図１は、本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法に
おけるクラスター群を生成する生成工程の原理を示す概略図である。すなわち、この図は
、レーザによる固体材料の蒸気化と、この蒸気圧が発生させる不活性ガスの衝撃波により
材料蒸気を特定空間に閉じ込める例を原理的に説明するものである。
まず、図１に示すように、容器５内のＡ点に設置されたシリコン材料からなるターゲッ
ト１にレーザ光２を照射し、シリコンの蒸気３を発生せしめる。このシリコンの蒸気３の
蒸気圧が、その前面に存在する不活性ガス、例えばＨｅガスに衝撃を与えて、衝撃波４を
生じさせる。この衝撃波４は容器５に反射されて、Ｂ領域に焦点を結ぶように集まってく
る。その時点でシリコンの蒸気３は容器５内を移動して丁度Ｂ領域に到達し、シリコン蒸
気が反射して集まってきた不活性ガスに閉じ込められ、ここでシリコン原子もしくは分子
が結合してクラスター６を形成する。この方法でほぼ寸法の揃ったクラスター６が作成さ
れることは、実験的に確認されている。
【００３２】
図２は、本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法に
おける散布工程の原理を示す概略図である。
散布工程では、上述の容器５内で形成されたクラスター６を基板上に散布して集積電子
装置用基板を作成する。直径５ｎｍ以下のシリコンクラスター６は、量子効果を示すもの
であり、それを容器５から流出せしめ、基板上に散布することで、量子効果を有するクラ
スター膜を搭載した集積電子装置用ナノクラスター基板を実現する。図１に示したクラス
ター群生成工程を用いれば、容器５の窓からの流出は、クラスター６が形成される不活性
ガス衝撃波４による閉じ込め時のガス圧と容器外のガス圧との圧力差により噴出する形で
行われる。その流れの速度は、クラスター内の原子当たりの平均運動エネルギーが、例え
ば１ｅＶと高速ではあるが、該原子の原子間結合を破壊するエネルギーの５ｅＶ以下の値
である。この例では、クラスター６を散布する基板としてシリコンウエハ７の表面を絶縁
材料からなるシリコン酸化膜８を被覆したものを用いている。シリコンウエハ７の直径は
、現在量産に使用されている６インチ，８インチ，あるいは１２インチを用いることで、
このナノクラスター集積電子装置用基板を現在の半導体集積回路製造ラインに流して集積
電子装置を実現することが可能となる。
ここで、このような大口径の基板上にクラスターの散布を均一に行うことが要求される
が、これは、シリコンウエハ７と容器５のクラスター流出窓との相対的位置関係を変える
ことにより実現する。
【００３３】
本発明の重要な特徴の一つは、クラスター形成のプロセスとクラスター膜形成の工程を
独立化し、且つ、適切な運動エネルギーを持ったクラスターを基板に散布することである
。これによりクラスターの寸法の制御は、クラスター群を作成する容器５の中で行い、所
望の寸法のクラスターとその寸法の均一性を実現し、一方、クラスター膜形成は独立に広
い面積に亘る均一性を実現する操作が可能となり、更に、クラスター散布時にクラスター
が持つ適切な運動エネルギーにより均一なクラスター粒子間の関係を持った膜が形成され
ることになる。
【００３４】
本発明の他の特徴の一つは、容器５内で形成されたクラスター６は基本的には電気的に
中性であり、従来から存在しているイオンクラスタービームのように、電界で加速するも
のではないので、散布する際に基板に衝撃を与えても、基板にダメージを与えることが少
ない。また、絶縁基板上に膜を形成する際に基板表面に電荷が蓄積し、膜形成に支障をき
たすこともないという利点を有する。
【００３５】
図３は、図２の散布工程において個々のクラスター間の電子的障壁を形成する例を示す
図である。図３（ａ）はクラスターが散布されて基板に届く前に絶縁材料と接触する例で
あり、図３（ｂ）はクラスターが散布されて基板に届くと同時あるいは遅れて絶縁材料も
基板に到達する例である。
まず、図３（ａ）に示すように、クラスター６が散布されて基板７に届く前に、絶縁材
料１０がクラスター６と結びついてクラスター６の表面には絶縁薄層を形成するガス状雰
囲気１１に晒される。例えば、ガス状雰囲気１１として酸素ガスに晒すことにより、クラ
スター６表面のシリコン原子の余っている結合継ぎ手に酸素原子が結合し、クラスター６
表面を酸素原子が覆うことになる。またこの結合反応を早めるために、酸素ガスを予め加
熱することも可能である。このように、クラスターが基板に到達する前にクラスター表面
に絶縁薄層を形成する場合、クラスター表面に付着する絶縁層の厚さは制限され、付着後
のクラスターの寸法も揃ったものであり、基板上にクラスター膜形成後における、クラス
ター間の距離と電子的障壁の大きさも揃ったものとなる。
【００３６】
図３（ｂ）は、散布されたクラスター６が基板に届くのと同時あるいは遅れて、個々の
クラスター６間を絶縁材料１０で埋める例である。また、クラスター６表面を腐食性ガス
により侵食して絶縁化物質に変えることもできる。クラスター６は基板に衝突したあと、
他のクラスターと引き合いながら移動し、基板表面を埋めていく。その過程で、クラスタ
ー表面に絶縁材料１０からなる絶縁薄層を被せることができ、この場合、絶縁薄層がクラ
スターの表面原子と結合する形で形成できるのでその層の厚さは制約されたものとなり、
クラスター膜のクラスター間の関係も揃った状態が得られる。クラスター６の表面原子と
反応しない材料ガスでクラスター間の間隙を埋めることもできるが、この場合は散布する
クラスター群の密度と該材料ガスの濃度との比率等で形成されるクラスター膜におけるク
ラスター間隔は制御される。また、膜形成後に、クラスターを表面から例えば酸化のよう
に侵食、変質させることで、クラスター間絶縁層を厚くする手法もある。
なお、この例の他にも、クラスター群形成容器内で自動的にクラスター表面に酸素ある
いは水素原子を付加し、膜形成後にクラスター間の電子的障壁を形成することもある。ま
た、このようにして形成された電子的障壁の大きさの条件を設定することができる。
【００３７】
図４は、本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の有効性を従
来の半導体集積回路用基板と比較して示す断面図である。図４（ａ），（ｂ），（ｃ）が
本発明の集積電子装置用ナノクラスター基板の断面であり、図４（ｄ），（ｅ）が従来の
半導体集積回路用シリコンウエハの断面である。
まず、図４（ｄ）に示すように、従来の半導体集積回路用シリコンウエハ７の場合は、
その表面を薄い酸化膜８で覆っている。このシリコンウエハ７から集積回路を製作する場
合、図４（ｅ）に示すように、加工の微細化は現在のリソグラフィー技術の限界Ｌで制限
される。このように、従来技術の場合、その制限がＭＯＳトランジスタのゲート電極の寸
法を決めているが、今後さらにリソグラフィー技術が進歩し、微細化が進んで数十ｎｍに
達した場合、ＭＯＳトランジスタの動作限界に近づき、集積回路としての実現は著しく困
難になる。
【００３８】
一方、本発明の集積電子装置用ナノクラスター基板においては、図４（ａ）に示すよう
に、シリコンウエハ７の表面の酸化膜８上に寸法ｄのナノクラスターの集合体である膜９
を形成している。そして、図４（ｂ）に示すように、現在のリソグラフィー技術を用いて
電極を形成し、クラスター内の電子を制御することができると共に、今後さらにリソグラ
フィー技術が進歩した場合もクラスターを単位基盤とする電子デバイスは微細化に対応で
きる。即ち、個々のクラスターが夫々電子を蓄えるメモリ機能を持ち、また、個々のクラ
スターが電子の出入や転送機能に関与するので、Ｌが微細化技術の進歩で小さくなりクラ
スター集合体が小さくなっても、クラスター集合体は電子デバイスとしての機能を発揮で
きるものである。
【００３９】
将来は、図４（ｃ）に示すように、ナノクラスター膜９のクラスター単体６が量子ドッ
トとして機能し、単電子トランジスタあるいはメモリのセルとして動作する集積電子装置
にまで適用可能である。
現在のＣＭＯＳ ＬＳＩ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）技術の
中でクラスター集合体がその特徴を発揮できる例は、フラッシュメモリのフローティング
ゲートとしての活用である。シリコン粒子のフローティングゲートへの活用に関してはす
でに公知であるが、本発明をフラッシュメモリのフローティングゲートに適用した場合、
従来例において課題とされているクラスターの密度を容易に高めることができるというメ
リットを有しており、電流のオン、オフのスイッチ機能をより確実に実行できることにな
ろう。
【００４０】
［第２実施形態］
次に、図５及び図６を参照して、本発明の第２実施形態に係るナノクラスター集積電子
装置用基板について説明する。
図５は、本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成（ＳＯ
Ｉ部分にさらなる付加価値を付けた基板）を示す断面図である。図５（ａ）はパターン形
成前、図５（ｂ）はパターン形成後の状態を示す。
図５（ａ）に示すように、この集積電子装置用ナノクラスター基板の断面構造は、シリ
コンウエハ（Ｓｉ基板）７の表面に絶縁膜としてのシリコン酸化膜ＳｉＯ2８を挟んでシ
リコン薄層７ａを形成した所謂ＳＯＩ基板を用い、その表面に薄いシリコン酸化膜ＳｉＯ
2８ｂを被せた上にクラスター膜（２層）９ａを形成している。この図の例は、クラスタ
ーの層数が２層の場合を示しているが、１層の場合、さらには多数の層数の場合もあり得
る。
【００４１】
次に、図５（ｂ）に示すように、この基板を共通基板として、集積電子装置の製品に対
応して、クラスター膜のパターン形成及びシリコン薄層の加工を施し、電極付け、配線等
の工程を追加することで、ＬＳＩ製品が完成する。即ち、この集積電子装置用ナノクラス
ター基板は、ＳＯＩに更に付加価値をつけた基板であり、この工程までを共通化すること
で、製造工程の経済化、製造時間の短縮を図りつつ、ナノクラスターの持つ特性を活用す
ることができる。また、前述のフラッシュメモリーをＳＯＩ基板上に構成することも可能
であり、より高速、低電力動作が得られる。
【００４２】
図６は、本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成を示す
斜視図である。
本実施形態に係る集積電子装置用ナノクラスター基板は、クラスターの寸法がそろって
いることと、クラスター群が適度の速度で基板上に散布されることが特徴であり、これに
より基板上に格子構造的配列を持ったクラスター膜の形成が可能となる。このことも、従
来実験的に確認されている。
【００４３】
図６は、クラスターが３層に積み重なったクラスター膜（３層）９ｂの例であるが、前
述した単層のクラスター膜９、２層のクラスター膜９ａでも同様に２次元の格子構造が実
現できる。また、同図は模式的に示したもので、正確なものではないが、いずれにしても
このような規則的構造を作ることにより、クラスター相互間の電子障壁を均一にするとと
もに、規則的構造の周期性に対応した電子波動の発生を可能とし、量子効果を持ったクラ
スター膜を実現することができる。従って、本発明は、量子効果を活用する革新的電子デ
バイスを含むナノクラスター集積電子装置の実現を可能とするものである。
【００４４】
［第３実施形態］
次に、本発明の第３実施形態に係る集積電子装置用ナノクラスター基板について説明す
る。
図７は、本発明の第３実施形態に係る集積電子装置用ナノクラスター基板の製造工程を
示す図である。図７（ａ）は、散布工程を示す断面図、図７（ｂ）は膜形成工程を示す断
面図、図７（ｃ）はクラスター膜形成後の状態を示す平面図である。
【００４５】
本実施形態は、図７（ａ）に示すように、クラスター膜形成過程において、クラスター
６を散布する基板７に予めクラスター６の付着し易さに部分的に差を設ける手段として、
基板７の表面に段差１２を設けた例である。クラスター６を基板７に散布すると、クラス
ター６は、段差１２に収容される。その際、段差１２の中央よりに散布されたクラスター
６ａは、クラスター６ａからクラスター６ｂへと段差１２の縁部分に移動し、クラスター
６ｂ，６ｃに示すように、最初は差１２の下がった面の縁部分に付着しやすく、このよう
に、段差の縁部分から始まって次第に中央部分まで付着されていき、図７（ｂ）に示すよ
うに、段差１２の下がった面内により早く膜が形成され、残ったクラスター６は段差１２
には収容されず、基板７上に残る。この現象は、クラスター６の基板７への到着速度に依
存し、クラスター６が基板７に到着後も基板７上を動けるエネルギーを持っていることに
よる。上段のクラスター６を除去すれば、図７（ｃ）の平面図に示すように、段差の縁部
分を基準としたクラスター６の配列が得られる。この配列は、図７（ｃ）に示すような正
方格子の他に列毎にクラスター６が半分づつずれているものもある。いずれにしても、規
則的構造をとることによる電気的特性の均一性、および電子波動活用の可能性の特徴をも
つものである。更に、基板７上にクラスター６を散布する時間として、段差１２の低い面
に所望のクラスター膜が形成されるように設定すると、基板７全面にクラスター膜が形成
されるよりはより短時間で膜形成工程を済ませることが可能となる。
【００４６】
以上、本発明の実施形態について説明してきたが、本発明は、これらの実施形態に限定
されず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
例えば、上述した第２実施形態における多層基板と、第３実施形態における段差とを併
用して集積電子装置用ナノクラスター基板を製造することもできる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法におけるクラスター群を生成する生成工程の原理を示す概略図である。
【図２】本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法におけるクラスター散布工程を示す概略図である。
【図３】図２の散布工程において個々のクラスター間の電子的障壁を形成する例を示す図である。
【図４】本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の有効性を示す断面図である。（ａ），（ｂ），（ｃ）は、本発明による基板を示し、（ｄ），（ｅ）は、従来の基板を示す断面図である。
【図５】本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成（ＳＯＩ部分にさらなる付加価値を付けた基板）を示す断面図である。（ａ）はパターン形成前の状態、（ｂ）はパターン形成後の状態を示す断面図である。
【図６】本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成（３層）を示す斜視図である。
【図７】本発明の第３実施形態に係る集積電子装置用ナノクラスター基板を段差を用いて製造する過程を示す図である。（ａ）は散布工程を示す断面図、（ｂ）は膜形成工程を示す断面図、（ｃ）はクラスター膜形成後の状態を示す平面図である。
【符号の説明】
【００４８】
１…シリコン材料、２…レーザ光、３…蒸気、４…衝撃波、５…容器（特定空間領域）、
６，６ａ，６ｂ，６ｃ…クラスター、７…Ｓｉ基板（シリコンウエハ）、７ａ…Ｓｉ薄膜
、８…ＳｉＯ2（絶縁薄層）、８ａ…ＳｉＯ2薄膜、９…クラスター膜（単層）、９ａ…ク
ラスター膜（２層）、９ｂ…クラスター膜（３層）、１０…絶縁材料、１１…クラスター
に付着した絶縁材料、１２…段差
【技術分野】
【０００１】
本発明は、固体中の電子を制御し、高度な機能を実現する固体電子装置の実現手段に関
し、特に、固体中の電子を制御する固体電子デバイスを多数集積し、高度な機能を果たす
大規模集積回路の構成要素として適用される集積電子装置用ナノクラスター基板に関する
。
【背景技術】
【０００２】
固体電子装置は２０世紀の後半以降シリコン集積回路技術として進歩を続けてきた。そ
れは微細加工技術の進歩によるシリコン・チップ内のデバイス即ちＭＯＳトランジスタの
微細化による低エネルギー化と高集積密度化によるものである。その微細化が１００ｎｍ
以下の領域に入ってきている。従来、シリコン集積回路はシリコン・ウエハを基板として
、その上にＭＯＳトランジスタや配線を形成する工程を施すことで製造されてきた。１０
０ｎｍ近辺の領域ではＭＯＳトランジスタの動作マージンが減少するので、上記集積回路
の基板として単なるシリコン・ウエハの代わりに、シリコン・ウエハの表面に絶縁膜とし
てのシリコン酸化膜を介してシリコン単結晶薄膜を構成するＳＯＩ（Ｓｉｌｉｃｏｎ ｏ
ｎ Ｉｎｓｕｌａｔｏｒ）と呼ばれる基板が用いられる技術が広がりつつある。この技術
ではシリコン単結晶薄膜をＭＯＳトランジスタ構造の主要部分にし、各ＭＯＳトランジス
タが基板から完全に電気的に絶縁されるもので、ＭＯＳトランジスタの動作マージンの確
保や高性能化のメリットがある。しかし、それにしても長年続いてきた技術の延長による
進歩は限界にちかづいて来たと言われている。即ち、微細化に伴い、ＭＯＳトランジスタ
のソースとドレーン間の耐圧が低下し、電源電圧を下げることによる動作マージンンの低
下、ゲート絶縁膜の薄層化の必要性からリーク電流発生の問題等である。
【０００３】
一方、将来の固体電子装置を目指したナノテクノロジの研究は既に１９９０年代から各
方面で勢力的に進められており、極微細の結晶材料が量子効果による特性を持つことが知
られており、量子ドットと名付けられている。しかし、現実の微細加工技術ではその実現
は困難で、理論とそれを実証するための特殊な実験が行われているに過ぎない。量子効果
を利用するデバイスとしては、共鳴トンネルトランジスタ（非特許文献１を参照）や、単
電子トランジスタの実験の報告（非特許文献２，３を参照）もなされている。しかしなが
ら、これらは、個々の素子としての実験研究であり、これを大規模な集積電子装置に結び
つける実現手段は示されていない。
【０００４】
次に、クラスター堆積構造の活用に関しては特許文献１がある。しかしながら、該特許
技術は、目的が太陽電池等の蓄電体であり、個別部品技術であり、クラスター層と他の誘
電体および金属の組み合わせを積層する構造である。従って、クラスターに要求される機
能が異なり、そのためにクラスター寸法に対する条件が付与されていない。即ち、量子効
果が影響するクラスター特性を活用する電子デバイス実現に関わる技術ではない。また、
平面的に広範囲に膜を形成し、多数の電子デバイスの同時実現を可能とする構造でもない
。
【０００５】
なお、クラスター生成技術に関しては特許文献２がある。特許文献２のクラスター生成
装置は５ｎｍ以下の均一なクラスターを予め形成する手段の一例である。
また、数ｎｍの微細で寸法の揃ったクラスターが作成されることの可能性は、非特許文
献４で実験的に確認されている。
また、シリコン粒子のフローティングゲートへの活用に関しては２００３年１２月のＩ
ＥＤＭ（International Electron Devices Meeting）で発表された非特許文献５および非
特許文献６で議論されている。
【０００６】
【特許文献１】特開２００２−２９９６０１「蓄電体」
【特許文献２】特開２００１−１５８９５６「クラスター生成方法および装置」
【非特許文献１】「量子効果を用いた新しいデバイスの提案・実証とその研究」前澤宏一、名古屋大学、ｈｔｔｐ：／／ｗｗｗ．ｅｃｈｏ．ｎｕｅｅ．ｎａｇｏｙａ−ｕ．ａｃ．ｊｐ／〜ｍａｅｚａｗａ／ｒｅｓｅａｒｃｈ．ｈｔｍｌ
【非特許文献２】「単電子デバイス実現への取り組み−ＮＴＴサイエンスプラザ２００３より」ｐｃｗｅｂ．ｍｙｃｏｍ．ｃｏ．ｊｐ／ｎｅｗｓ／２００３／０８／２７／０８．ｈｔｍｌ
【非特許文献３】「ＩＥＤＭ ２００４−単電子トランジスタ集積回路の室温動作に成功」ｐｃｗｅｂ．ｍｙｃｏｍ．ｃｏ．ｊｐ／ａｒｔｉｃｌｅｓ／２００４／１２／１４／ｉｅｄｍ２／
【非特許文献４】「シリコンナノブロックの配列秩序形成と薄膜生成システムの実用化」；レーザ加工学会誌、第１０巻、第３号、２００３．１２
【非特許文献５】論文番号２２．３：“Ｈｉｇｈ Ｓｐｅｅｄ ａｎｄ Ｎｏｎｖｏｌａｔｉｌｅ Ｓｉ Ｎａｎｏｃｒｙｓｔａｌ Ｍｅｍｏｒｙ ｆｏｒ Ｓｃａｌｅｄ Ｆｌａｓｈ Ｔｅｃｈｎｏｌｏｇｙ ｕｓｉｎｇ Ｈｉｇｈ Ｆｉｅｌｄ−Ｓｅｎｓｉｔｉｖｅ Ｔｕｎｎｅｌ Ｂａｒｒｉｅｒ” （ Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， ＬＴＤ．， Ｋｏｒｅａ）
【非特許文献６】論文番号２６．２：“Ａ ６Ｖ Ｅｍｂｅｄｄｅｄ ９０ｎｍ Ｓｉｌｉｃｏｎ Ｎａｎｏｃｒｙｓｔａｌ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ” （Ｍｏｔｏｒｏｌａ， ＵＳＡ）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように、集積回路技術はシリコン単結晶のウエハ表面をリソグラフィー技術によ
り微細加工し多数のＭＯＳデバイスを形成し集積回路を実現してきたが、そのＭＯＳデバ
イスが動作原理的に限界に近づき、一方、現状のリソグラフィー技術では、当面、単電子
トランジスタを実現する超微細化工を実現することは困難である。即ち、これまでの半導
体集積回路技術の限界と、将来の量子デバイス技術の間には大きなギャップがあり、その
中間をうめ、これまでの技術の継続的進化を続ける技術が望まれてきた。即ち、上記のシ
リコンウエハのシリコン単結晶をリソグラフィー技術により微細加工してデバイスを作成
し集積回路を実現する手段では達成できない領域で、従来のＭＯＳデバイスに変わるデバ
イスを実現し、集積回路をより高密度で低エネルギー化することが必要となる。
本発明は、上記事情に鑑みてなされたものであって、将来の量子ドットによる集積回路
技術にまで継続発展せしめる基盤となるウエハ技術を実現し、より高密度で低エネルギー
化されたナノクラスター集積電子装置用基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は次のような概念に基づくものである。即ち、本発明はそれ自身が量子効果を発
揮する５ナノメータ以下の粒子径のそろったクラスター（以下ナノクラスターと称する）
を用い、このナノクラスターの集合体が示す構造体としての電子的挙動を電気的に制御し
てデバイスを実現するという概念に基づく。ナノクラスターの集合体を扱う概念により、
まだナノ領域の微細化の実現困難な現在の先端的半導体集積回路技術の加工技術で容易に
大規模集積化が可能であり、構成要素であるナノクラスターの持つ量子効果に基づくデバ
イスとしての動作は、将来のＭＯＳデバイスが動作限界で困難となる微細領域でも機能を
発揮すると考えられる。更に微細加工技術が今後進歩し、ナノクラスター一個一個を扱え
るようになり、個々のクラスターの量子ドットとしての機能を利用できる段階に達すれば
、その集積回路が実現できる。このように、技術の微細化、高集積化、低エネルギー化に
向かって継続的進展を可能とする基盤技術を提供することが、本発明の基づく基本概念で
ある。それは、現在のＣＭＯＳ ＬＳＩの中に部分的に採用して威力を発揮すると同時に
、将来の単電子トランジスタで象徴される革新デバイスによるＬＳＩと現在のＬＳＩ技術
とのギャップを埋める革新デバイスの研究開発に対して研究手段を提供するものであり、
ＬＳＩの今後の継続的発展を可能とするものである。
【０００９】
以下、具体的手段について各請求項ごとに説明する。
上記課題を解決するため、請求項１記載の集積電子装置用ナノクラスター基板は、量子
効果の影響を受ける５ナノメータ以下の粒子径のほぼ揃ったナノクラスターを基板全面に
散布し、ナノクラスター相互の関係が均質な構造体（以下膜と表現する）を形成し、この
ナノクラスター膜を電子デバイスとして活用する集積回路を一括生産できる基板である。
即ち、従来、シリコン・ウエハを高性能化するために高付加価値化した基板として、シリ
コン・ウエハ上に酸化絶縁膜を介してシリコン薄膜を搭載し、このシリコン薄膜を利用し
て電子デバイスを実現するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）と称さ
れる基板が使用されつつあるが、本発明は該シリコン薄膜の代わりにナノクラスターを敷
き詰め、ナノクラスター膜を利用した電子デバイスの実現を可能としたものである。
【００１０】
ここで、基板上に均質なクラスター膜を形成するためには、該散布に当たっては適切な
クラスターの原子当たりの平均運動エネルギーと一定のクラスター散布速度（クラスター
個数／面積・時間）で基板に散布し、また該クラスター形成から該クラスター膜形成まで
の過程でクラスター表面に現れる原子の未結合手を終端する目的で付加した物質やクラス
ター間の電気伝導を制御する目的で付加された絶縁物質と、クラスター自体の構成原子と
の複数種類の原子から構成されたクラスター（複合クラスターと称する）が集合して形成
されるクラスター膜、また基板上の任意の場所にクラスターもしくは複合クラスターが集
合してクラスター層を形成するクラスター集合体を活用して複数の電子デバイスを集積し
た集積電子回路の利用が可能となる。
【００１１】
集積電子装置への利用を前提にする場合、クラスター膜の機能性としてナノクラスター
膜中での電子移動速度の大きさは最も必要な性質のひとつである。クラスター膜中クラス
ター表面に現れる原子の未結合手を終端する目的で付加する物質は、該未結合手がクラス
ター膜中を移動する電子のトラップとして作用することによる電子の移動速度の極端な低
下を防ぐ働きがある。
【００１２】
請求項２は直径５ｎｍ以下のほぼ均一寸法に揃ったクラスター群をクラスター生成容器
内で形成し、所定のクラスター内原子当たりの平均運動エネルギーで散布する手法を提供
するものである。即ち、クラスター生成容器内で固体材料へのレーザ照射により発生した
蒸気を特定空間領域に閉じ込め、材料原子あるいは分子同士の衝突による結合で直径５ｎ
ｍ以下のほぼ均一寸法に揃ったクラスター群を形成せしめ、該特定空間領域で形成された
クラスター群をクラスター生成容器に設けた窓から流出せしめ、クラスターの原子当たり
の平均運動エネルギーが該原子の持つ原子間結合を破壊するエネルギーを越えない所定の
値で基板上に散布するものである。
【００１３】
具体的例を挙げれば、間欠的なレーザビーム照射により材料の固体を蒸発せしめるなど
の手段により出来た材料蒸気圧により、クラスター形成容器内に満たしてあった不活性ガ
スに衝撃波を起こし、この衝撃波が容器の壁で反射して、進行して来た該蒸気に集中し該
蒸気圧を特定空間領域に特定時間閉じ込めることになり、蒸発原子あるいは蒸発分子同士
の結合によりナノクラスターを形成する。
【００１４】
次にこのクラスター群をクラスター形成容器の窓から噴出する形で流出させ、基板上に
堆積させる。その際クラスターの基板への降着速度はクラスター内原子当たりの平均運動
エネルギーが該原子の原子間結合を破壊するエネルギー５ｅＶ以下になるようにする。
以上の手法で基板上に直径５ｎｍ以下のナノクラスターを敷き詰めた均一なナノクラス
ター膜を搭載した基板が出来上がる。これが請求項２記載の発明である。
【００１５】
本発明の目的であるナノエレクトロニクス分野における集積電子装置に効果的に適用す
るためにはこれに用いる基板は、基板面積も大きい必要があり、且つ、経済的であること
が必須である。大きな基板面積に対応しては、クラスターの基板への散布の工程は基板を
移動させながら実行することになる。
また、経済化の実現には、クラスター形成速度を高め得ることが重要であり、そのため
には請求項２の照射レーザビームの強度を高め、その際の材料蒸気の発生と、不活性ガス
の衝撃波の発生を両立させるようなクラスター形成手段の設計が先ず必要である。さらに
、形成されたクラスター生成容器窓からクラスター群を流出せしめ基板に向ける流路にお
いて、流路の断面積を広げ、基板のより広い面積にクラスターを散布せしめることにより
、大面積で均質なクラスター膜生成条件を満足させうる。これらの技術の理解の上にたっ
て、本発明の提言が可能になるものである。
【００１６】
請求項３記載の直径５ｎｍ以下の均一寸法に揃って形成されるクラスター群は、該クラ
スターが結晶構造を持つことを特徴とする。ナノエレクトロニクス分野における集積電子
装置への利用を前提にする場合、ナノクラスター膜中での電子移動速度が大きい必要があ
り、無秩序な原子の格子振動による散乱を避けて、原子の配列秩序を形成する結晶構造を
もつクラスター或いは複合クラスターはナノクラスター膜中での大きな電子移動速度を可
能ならしむる。
【００１７】
請求項４記載の直径５ｎｍ以下の均一寸法に揃って形成されるクラスター群は、該クラ
スターが結晶構造を持つと同時に該クラスターが基板上で周期的な格子構造を形成して配
列することを特徴とする。集積電子装置への利用を前提に、ナノクラスター膜中で大きな
電子移動速度を得るためには、ナノクラスター膜中に隣接する該クラスター間を電子が透
過する際の電子の散乱を小さくする必要がある。該クラスター間距離を短くすると同時に
、隣接する該クラスター同士が例えば酸素原子、窒素原子などの絶縁物質を介して結合す
ることにより、該クラスター間を電子が透過する際の無秩序な原子の格子振動による電子
散乱は小さくなり、該クラスター間を結合する絶縁物質の電子障壁で制御されるトンネル
電流によって電子の透過する確率が決まることになる。直径５ｎｍ以下の均一寸法に揃っ
た該クラスターを絶縁物質を介して結合することにより形成される複合クラスターの集合
体により形成されるナノクラスター膜は、該複合クラスターが周期的な格子構造を形成し
て配列し、絶縁物質の電子障壁で制御されるトンネル電流によって電子移動速度の大きな
ナノクラスター膜が実現する。
【００１８】
また、請求項５記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター群を散布する基板として、電気的絶縁膜を被覆したシリコン基板を用
いたことを特徴とする。
この構成は、クラスターを散布する基板として、現在半導体集積回路で使用しているシ
リコンウエハの表面に絶縁膜を被覆したものを適用したものである。これにより、ナノク
ラスター集積電子装置用基板が現在の半導体集積回路の製造装置を利用したナノクラスタ
ー集積電子装置製造に適用できることとなる。また、ウエハ上の特定領域のナノクラスタ
ー膜をエッチングで除去して、その部分にはシリコン基板上に直接に通常の半導体集積回
路を形成することが出来、総合したナノクラスター集積電子装置の実現を可能とする基板
である。
【００１９】
また、請求項６記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター膜の個々のクラスター間の電子障壁を、ダイレクト・トンネル電流の
流れる範囲としたことを特徴とする。
ここで、ダイレクト・トンネリングによる電子の移動とは、隣合うクラスター間に存在
する例えば酸素原子、窒素原子などの絶縁物質は隣接するクラスター間を化学結合するこ
とにより、クラスター間に結晶性の乱れを形成することなく電子障壁を形成し、電子障壁
前後の電位勾配に依存した電子の透過確率により、電子は電子障壁を通り抜けて移動する
ことをいう。
【００２０】
請求項６の構成では、クラスター膜の個々のクラスター間を結合する絶縁物質が形成す
る電子障壁の幅と高さを電子障壁をダイレクト・トンネル電流の流れうる範囲となるよう
に設定されたものである。これによりクラスター集合体の中を特定のエネルギー準位にあ
る電子が、各クラスターが同電位に在るときにトンネル電流で移動することが可能であり
、同電位にないときは該トンネル電流は流れないことを活用して情報の流れのスイッチン
グあるいはメモリの機能が可能であり、これらの機能を持った電子デバイスを実現でき、
該基板上に多数の該電子デバイスを形成したナノクラスター集積電子装置の実現を可能と
するものである。
【００２１】
また、請求項７記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター膜の個々のクラスター間の電子的障壁を、ダイレクト・トンネル電流
の流れを阻止する値に設定したことを特徴とする。
この構成は、ナノクラスター膜の個々のクラスター間の電気的絶縁層の厚さが、電子的
障壁がダイレクト・トンネル電流の流れを阻止する値に設定されたものである。この場合
、ナノクラスター間に印加する電界の特定範囲においてクラスター間の電子の移動は起こ
らない。特定範囲を超えた強い電界が加えられた時に電子障壁の幅が狭められることで電
子の透過確率が高くなり、電子の移動が発生する。請求項６の場合に比較して、より高い
電圧印加でより早い電子の流れを作ることが出来、また、より安定に電子を保持するメモ
リ機能を実現することができる。請求項７は、こうした機能を活用する電子デバイスによ
るナノクラスター集積電子装置の実現を可能とする基板を提言するものである。
【００２２】
また、請求項８記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター群を散布する基板として、表面が絶縁物である物体上にシリコンの薄
層が形成された基板の表面を絶縁薄層で覆ったものを用いたことを特徴とする。
この構成は、請求項１記載のクラスター群を散布する基板として、少なくとも表面が絶
縁物である物体上にシリコンの薄層が形成されて出来た基板の表面を絶縁薄層で覆ったも
のを用いたものである。これは、現在の半導体集積回路で活用されている所謂ＳＯＩ（Ｓ
ｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に薄い絶縁膜を介して請求項１記載の
ナノクラスター膜を形成することになる。この請求項８記載の集積電子装置用ナノクラス
ター基板を用いれば、該シリコン薄層をナノクラスター集合体の電極にすることも出来る
し、また、ナノクラスター膜内の電子の振る舞いと、薄層を挟んでその下に存在するシリ
コン薄層内の電子の振る舞いとを結びつけて機能する電子デバイスを実現することが可能
となり、このデバイスを含むナノクラスター集積電子装置を実現できる。更に、この集積
電子装置用ナノクラスター基板を用いれば、クラスター膜と膜の下のシリコン薄層とを結
合させるデバイス構造が共通基板として事前に量産の形で形成され、個々のナノクラスタ
ー集積電子装置を経済的に短期間に製造できることになる。即ち、共通基板を高付加価値
化することで、製造の効率化、経済化を図るものである。
【００２３】
また、請求項９記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係
り、前記クラスター群を散布する基板として、半導体基板上に特定機能の集積電子装置製
造のための集積回路の加工工程の一部が処理された基板を用いたことを特徴とする。
この構成は、請求項１記載のクラスター群を散布する基板として、半導体基板上に機能
装置製造のための加工工程の一部が処理された基板を用いたことを特徴とするものである
。即ち、装置の使用目的に従った機能設計がなされ、その製造工程が途中まで済んだ基板
を用いるものである。これにより、ナノクラスター膜を利用した電子デバイスの集積電子
装置内でのより柔軟な使用法が可能となる。また、例えばＣＭＯＳトランジスタ回路形成
の工程が終わった後の基板上に絶縁膜を介してクラスター膜を形成し、電子デバイスを作
れば、回路積層形の集積電子装置が実現する。即ち、さらに一層の高密度集積が可能とな
る。この手法を拡張すれば、クラスターで作った電子デバイスの上に更に絶縁膜を被せて
クラスター膜を載せ、多層積層集積回路の実現が可能となる。
【００２４】
また、請求項１０記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に
係り、前記クラスター群を散布する基板として、クラスター群を散布する対象物としてバ
ルクの絶縁基板を用いたことを特徴とする。
この構成は、請求項１記載のクラスター群を散布する基板として、バルクの絶縁基板を
用いるものである。従来半導体集積回路はシリコンという半導体結晶内に電子デバイスを
形成することで実現してきた。ガラスやプラスティック等の絶縁材料基板上にシリコン単
結晶膜を形成することは困難であり、せいぜいシリコン多結晶により限られた性能の所謂
薄膜トランジスタを形成することしか出来なかった。しかし、請求項１記載のクラスター
膜形成は絶縁基板上にも形成できるので、ガラスやプラスティック等の絶縁材料基板上に
集積電子装置を形成することが可能となる。
【００２５】
また、請求項１１記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に
係り、前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予めク
ラスターの定着性の異なる条件を付与することにより、クラスター散布時に自動的に所望
のパターンに従ってクラスターもしくは複合クラスターが集合してクラスター層を形成す
ることを特徴とする。
【００２６】
この構成は、請求項１のクラスター膜形成過程において、クラスターを散布する基板に
予めクラスターの付着し易さに部分的に差を設け、付着しやすい部分に優先的にクラスタ
ー膜を形成するもので、基板全面にクラスタ膜が形成される前に必要部分に形成された時
点で工程を終えることができ、クラスター膜形成の時間を短縮することが出来る。同時に
、該部分形状に応じたクラスターの配列ができる特徴を有するものである。これは、クラ
スターの付着し易い部分の縁にそって付着が始り、それを基準にして付着し易い部分の内
部に向かってクラスターの配列が進んでいくからである。
【００２７】
請求項１２記載の発明は、請求項１記載の集積電子装置用ナノクラスター基板に係り、
前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予め所定の凹
凸状微細構造を形成し、凹部と凸部とにおけるクラスターの付着性が異なる性質を利用し
て、クラスター散布時に自動的に所望のパターンに従ってクラスターもしくは複合クラス
ターが集合してクラスター層を形成することを特徴とする。
【００２８】
この構成は、請求項１のクラスター膜形成過程において、クラスターを散布する基板に
予めエッチング等の技法にて微細な凹凸状構造を形成すると、凹凸形状のエッジ部位は他
の平坦な部位に比較してエッジ部位を構成する原子の配列歪が大きく化学反応性が高いた
め、前記クラスター群の散布により飛来したクラスターは該エッジ部位に付着する確率が
高くなる。前記クラスター群の散布において後続の飛来クラスターは、基板上を拡散して
既に付着しているクラスターと集合して、一定の配列構造を形成して安定化するため、該
エッジ部位には他の部位に比べて優先的にクラスター層が形成される。このクラスターの
性質を利用することにより、高集積電子回路に必要なパターンで凹凸状微細構造を形成す
ることで、特定の機能性構造を持つクラスター膜の製造が可能になる。
【発明の効果】
【００２９】
以上説明したように、本発明の構成によれば、リソグラフィー技術の進歩によりシリコ
ン単結晶を微細加工したＭＯＳデバイスでは集積回路を実現できない領域で、従来のＭＯ
Ｓデバイスに代わるデバイスを実現し、集積回路をより高密度で低エネルギー化すること
ができるという効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施形態について詳細に説明する。
［第１実施形態］
まず、図１〜図４を参照して、本発明の第１実施形態に係る集積電子装置用ナノクラス
ター基板について説明する。
本実施形態では、先ず直径５ｎｍ以下の寸法のクラスター群を作る工程があり、続いて
出来たクラスターを基板上に散布する工程を時系列的に行い、集積電子装置用の基板を作
成する。ここで、クラスターの材料は、半導体材料と金属材料の何れでも可能であるが、
ここでは一例としてシリコンを例として採り上げる。
【００３１】
図１は、本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法に
おけるクラスター群を生成する生成工程の原理を示す概略図である。すなわち、この図は
、レーザによる固体材料の蒸気化と、この蒸気圧が発生させる不活性ガスの衝撃波により
材料蒸気を特定空間に閉じ込める例を原理的に説明するものである。
まず、図１に示すように、容器５内のＡ点に設置されたシリコン材料からなるターゲッ
ト１にレーザ光２を照射し、シリコンの蒸気３を発生せしめる。このシリコンの蒸気３の
蒸気圧が、その前面に存在する不活性ガス、例えばＨｅガスに衝撃を与えて、衝撃波４を
生じさせる。この衝撃波４は容器５に反射されて、Ｂ領域に焦点を結ぶように集まってく
る。その時点でシリコンの蒸気３は容器５内を移動して丁度Ｂ領域に到達し、シリコン蒸
気が反射して集まってきた不活性ガスに閉じ込められ、ここでシリコン原子もしくは分子
が結合してクラスター６を形成する。この方法でほぼ寸法の揃ったクラスター６が作成さ
れることは、実験的に確認されている。
【００３２】
図２は、本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法に
おける散布工程の原理を示す概略図である。
散布工程では、上述の容器５内で形成されたクラスター６を基板上に散布して集積電子
装置用基板を作成する。直径５ｎｍ以下のシリコンクラスター６は、量子効果を示すもの
であり、それを容器５から流出せしめ、基板上に散布することで、量子効果を有するクラ
スター膜を搭載した集積電子装置用ナノクラスター基板を実現する。図１に示したクラス
ター群生成工程を用いれば、容器５の窓からの流出は、クラスター６が形成される不活性
ガス衝撃波４による閉じ込め時のガス圧と容器外のガス圧との圧力差により噴出する形で
行われる。その流れの速度は、クラスター内の原子当たりの平均運動エネルギーが、例え
ば１ｅＶと高速ではあるが、該原子の原子間結合を破壊するエネルギーの５ｅＶ以下の値
である。この例では、クラスター６を散布する基板としてシリコンウエハ７の表面を絶縁
材料からなるシリコン酸化膜８を被覆したものを用いている。シリコンウエハ７の直径は
、現在量産に使用されている６インチ，８インチ，あるいは１２インチを用いることで、
このナノクラスター集積電子装置用基板を現在の半導体集積回路製造ラインに流して集積
電子装置を実現することが可能となる。
ここで、このような大口径の基板上にクラスターの散布を均一に行うことが要求される
が、これは、シリコンウエハ７と容器５のクラスター流出窓との相対的位置関係を変える
ことにより実現する。
【００３３】
本発明の重要な特徴の一つは、クラスター形成のプロセスとクラスター膜形成の工程を
独立化し、且つ、適切な運動エネルギーを持ったクラスターを基板に散布することである
。これによりクラスターの寸法の制御は、クラスター群を作成する容器５の中で行い、所
望の寸法のクラスターとその寸法の均一性を実現し、一方、クラスター膜形成は独立に広
い面積に亘る均一性を実現する操作が可能となり、更に、クラスター散布時にクラスター
が持つ適切な運動エネルギーにより均一なクラスター粒子間の関係を持った膜が形成され
ることになる。
【００３４】
本発明の他の特徴の一つは、容器５内で形成されたクラスター６は基本的には電気的に
中性であり、従来から存在しているイオンクラスタービームのように、電界で加速するも
のではないので、散布する際に基板に衝撃を与えても、基板にダメージを与えることが少
ない。また、絶縁基板上に膜を形成する際に基板表面に電荷が蓄積し、膜形成に支障をき
たすこともないという利点を有する。
【００３５】
図３は、図２の散布工程において個々のクラスター間の電子的障壁を形成する例を示す
図である。図３（ａ）はクラスターが散布されて基板に届く前に絶縁材料と接触する例で
あり、図３（ｂ）はクラスターが散布されて基板に届くと同時あるいは遅れて絶縁材料も
基板に到達する例である。
まず、図３（ａ）に示すように、クラスター６が散布されて基板７に届く前に、絶縁材
料１０がクラスター６と結びついてクラスター６の表面には絶縁薄層を形成するガス状雰
囲気１１に晒される。例えば、ガス状雰囲気１１として酸素ガスに晒すことにより、クラ
スター６表面のシリコン原子の余っている結合継ぎ手に酸素原子が結合し、クラスター６
表面を酸素原子が覆うことになる。またこの結合反応を早めるために、酸素ガスを予め加
熱することも可能である。このように、クラスターが基板に到達する前にクラスター表面
に絶縁薄層を形成する場合、クラスター表面に付着する絶縁層の厚さは制限され、付着後
のクラスターの寸法も揃ったものであり、基板上にクラスター膜形成後における、クラス
ター間の距離と電子的障壁の大きさも揃ったものとなる。
【００３６】
図３（ｂ）は、散布されたクラスター６が基板に届くのと同時あるいは遅れて、個々の
クラスター６間を絶縁材料１０で埋める例である。また、クラスター６表面を腐食性ガス
により侵食して絶縁化物質に変えることもできる。クラスター６は基板に衝突したあと、
他のクラスターと引き合いながら移動し、基板表面を埋めていく。その過程で、クラスタ
ー表面に絶縁材料１０からなる絶縁薄層を被せることができ、この場合、絶縁薄層がクラ
スターの表面原子と結合する形で形成できるのでその層の厚さは制約されたものとなり、
クラスター膜のクラスター間の関係も揃った状態が得られる。クラスター６の表面原子と
反応しない材料ガスでクラスター間の間隙を埋めることもできるが、この場合は散布する
クラスター群の密度と該材料ガスの濃度との比率等で形成されるクラスター膜におけるク
ラスター間隔は制御される。また、膜形成後に、クラスターを表面から例えば酸化のよう
に侵食、変質させることで、クラスター間絶縁層を厚くする手法もある。
なお、この例の他にも、クラスター群形成容器内で自動的にクラスター表面に酸素ある
いは水素原子を付加し、膜形成後にクラスター間の電子的障壁を形成することもある。ま
た、このようにして形成された電子的障壁の大きさの条件を設定することができる。
【００３７】
図４は、本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の有効性を従
来の半導体集積回路用基板と比較して示す断面図である。図４（ａ），（ｂ），（ｃ）が
本発明の集積電子装置用ナノクラスター基板の断面であり、図４（ｄ），（ｅ）が従来の
半導体集積回路用シリコンウエハの断面である。
まず、図４（ｄ）に示すように、従来の半導体集積回路用シリコンウエハ７の場合は、
その表面を薄い酸化膜８で覆っている。このシリコンウエハ７から集積回路を製作する場
合、図４（ｅ）に示すように、加工の微細化は現在のリソグラフィー技術の限界Ｌで制限
される。このように、従来技術の場合、その制限がＭＯＳトランジスタのゲート電極の寸
法を決めているが、今後さらにリソグラフィー技術が進歩し、微細化が進んで数十ｎｍに
達した場合、ＭＯＳトランジスタの動作限界に近づき、集積回路としての実現は著しく困
難になる。
【００３８】
一方、本発明の集積電子装置用ナノクラスター基板においては、図４（ａ）に示すよう
に、シリコンウエハ７の表面の酸化膜８上に寸法ｄのナノクラスターの集合体である膜９
を形成している。そして、図４（ｂ）に示すように、現在のリソグラフィー技術を用いて
電極を形成し、クラスター内の電子を制御することができると共に、今後さらにリソグラ
フィー技術が進歩した場合もクラスターを単位基盤とする電子デバイスは微細化に対応で
きる。即ち、個々のクラスターが夫々電子を蓄えるメモリ機能を持ち、また、個々のクラ
スターが電子の出入や転送機能に関与するので、Ｌが微細化技術の進歩で小さくなりクラ
スター集合体が小さくなっても、クラスター集合体は電子デバイスとしての機能を発揮で
きるものである。
【００３９】
将来は、図４（ｃ）に示すように、ナノクラスター膜９のクラスター単体６が量子ドッ
トとして機能し、単電子トランジスタあるいはメモリのセルとして動作する集積電子装置
にまで適用可能である。
現在のＣＭＯＳ ＬＳＩ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）技術の
中でクラスター集合体がその特徴を発揮できる例は、フラッシュメモリのフローティング
ゲートとしての活用である。シリコン粒子のフローティングゲートへの活用に関してはす
でに公知であるが、本発明をフラッシュメモリのフローティングゲートに適用した場合、
従来例において課題とされているクラスターの密度を容易に高めることができるというメ
リットを有しており、電流のオン、オフのスイッチ機能をより確実に実行できることにな
ろう。
【００４０】
［第２実施形態］
次に、図５及び図６を参照して、本発明の第２実施形態に係るナノクラスター集積電子
装置用基板について説明する。
図５は、本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成（ＳＯ
Ｉ部分にさらなる付加価値を付けた基板）を示す断面図である。図５（ａ）はパターン形
成前、図５（ｂ）はパターン形成後の状態を示す。
図５（ａ）に示すように、この集積電子装置用ナノクラスター基板の断面構造は、シリ
コンウエハ（Ｓｉ基板）７の表面に絶縁膜としてのシリコン酸化膜ＳｉＯ2８を挟んでシ
リコン薄層７ａを形成した所謂ＳＯＩ基板を用い、その表面に薄いシリコン酸化膜ＳｉＯ
2８ｂを被せた上にクラスター膜（２層）９ａを形成している。この図の例は、クラスタ
ーの層数が２層の場合を示しているが、１層の場合、さらには多数の層数の場合もあり得
る。
【００４１】
次に、図５（ｂ）に示すように、この基板を共通基板として、集積電子装置の製品に対
応して、クラスター膜のパターン形成及びシリコン薄層の加工を施し、電極付け、配線等
の工程を追加することで、ＬＳＩ製品が完成する。即ち、この集積電子装置用ナノクラス
ター基板は、ＳＯＩに更に付加価値をつけた基板であり、この工程までを共通化すること
で、製造工程の経済化、製造時間の短縮を図りつつ、ナノクラスターの持つ特性を活用す
ることができる。また、前述のフラッシュメモリーをＳＯＩ基板上に構成することも可能
であり、より高速、低電力動作が得られる。
【００４２】
図６は、本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成を示す
斜視図である。
本実施形態に係る集積電子装置用ナノクラスター基板は、クラスターの寸法がそろって
いることと、クラスター群が適度の速度で基板上に散布されることが特徴であり、これに
より基板上に格子構造的配列を持ったクラスター膜の形成が可能となる。このことも、従
来実験的に確認されている。
【００４３】
図６は、クラスターが３層に積み重なったクラスター膜（３層）９ｂの例であるが、前
述した単層のクラスター膜９、２層のクラスター膜９ａでも同様に２次元の格子構造が実
現できる。また、同図は模式的に示したもので、正確なものではないが、いずれにしても
このような規則的構造を作ることにより、クラスター相互間の電子障壁を均一にするとと
もに、規則的構造の周期性に対応した電子波動の発生を可能とし、量子効果を持ったクラ
スター膜を実現することができる。従って、本発明は、量子効果を活用する革新的電子デ
バイスを含むナノクラスター集積電子装置の実現を可能とするものである。
【００４４】
［第３実施形態］
次に、本発明の第３実施形態に係る集積電子装置用ナノクラスター基板について説明す
る。
図７は、本発明の第３実施形態に係る集積電子装置用ナノクラスター基板の製造工程を
示す図である。図７（ａ）は、散布工程を示す断面図、図７（ｂ）は膜形成工程を示す断
面図、図７（ｃ）はクラスター膜形成後の状態を示す平面図である。
【００４５】
本実施形態は、図７（ａ）に示すように、クラスター膜形成過程において、クラスター
６を散布する基板７に予めクラスター６の付着し易さに部分的に差を設ける手段として、
基板７の表面に段差１２を設けた例である。クラスター６を基板７に散布すると、クラス
ター６は、段差１２に収容される。その際、段差１２の中央よりに散布されたクラスター
６ａは、クラスター６ａからクラスター６ｂへと段差１２の縁部分に移動し、クラスター
６ｂ，６ｃに示すように、最初は差１２の下がった面の縁部分に付着しやすく、このよう
に、段差の縁部分から始まって次第に中央部分まで付着されていき、図７（ｂ）に示すよ
うに、段差１２の下がった面内により早く膜が形成され、残ったクラスター６は段差１２
には収容されず、基板７上に残る。この現象は、クラスター６の基板７への到着速度に依
存し、クラスター６が基板７に到着後も基板７上を動けるエネルギーを持っていることに
よる。上段のクラスター６を除去すれば、図７（ｃ）の平面図に示すように、段差の縁部
分を基準としたクラスター６の配列が得られる。この配列は、図７（ｃ）に示すような正
方格子の他に列毎にクラスター６が半分づつずれているものもある。いずれにしても、規
則的構造をとることによる電気的特性の均一性、および電子波動活用の可能性の特徴をも
つものである。更に、基板７上にクラスター６を散布する時間として、段差１２の低い面
に所望のクラスター膜が形成されるように設定すると、基板７全面にクラスター膜が形成
されるよりはより短時間で膜形成工程を済ませることが可能となる。
【００４６】
以上、本発明の実施形態について説明してきたが、本発明は、これらの実施形態に限定
されず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
例えば、上述した第２実施形態における多層基板と、第３実施形態における段差とを併
用して集積電子装置用ナノクラスター基板を製造することもできる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法におけるクラスター群を生成する生成工程の原理を示す概略図である。
【図２】本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の製造方法におけるクラスター散布工程を示す概略図である。
【図３】図２の散布工程において個々のクラスター間の電子的障壁を形成する例を示す図である。
【図４】本発明の第１実施形態に係る集積電子装置用ナノクラスター基板の有効性を示す断面図である。（ａ），（ｂ），（ｃ）は、本発明による基板を示し、（ｄ），（ｅ）は、従来の基板を示す断面図である。
【図５】本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成（ＳＯＩ部分にさらなる付加価値を付けた基板）を示す断面図である。（ａ）はパターン形成前の状態、（ｂ）はパターン形成後の状態を示す断面図である。
【図６】本発明の第２実施形態に係る集積電子装置用ナノクラスター基板の構成（３層）を示す斜視図である。
【図７】本発明の第３実施形態に係る集積電子装置用ナノクラスター基板を段差を用いて製造する過程を示す図である。（ａ）は散布工程を示す断面図、（ｂ）は膜形成工程を示す断面図、（ｃ）はクラスター膜形成後の状態を示す平面図である。
【符号の説明】
【００４８】
１…シリコン材料、２…レーザ光、３…蒸気、４…衝撃波、５…容器（特定空間領域）、
６，６ａ，６ｂ，６ｃ…クラスター、７…Ｓｉ基板（シリコンウエハ）、７ａ…Ｓｉ薄膜
、８…ＳｉＯ2（絶縁薄層）、８ａ…ＳｉＯ2薄膜、９…クラスター膜（単層）、９ａ…ク
ラスター膜（２層）、９ｂ…クラスター膜（３層）、１０…絶縁材料、１１…クラスター
に付着した絶縁材料、１２…段差
【特許請求の範囲】
【請求項１】
予め形成された個々の粒径寸法が５ｎｍ以下のほぼ均一なクラスターから構成されるク
ラスター群を、該クラスターの原子当たりの平均運動エネルギーとクラスター散布速度と
を所定の値にせしめて基板に散布して形成されたクラスター膜を備え、
該クラスラー膜は該クラスター群散布におけるクラスター形成から膜形成までの過程で
クラスター表面に現れる原子の未結合手を終端する物質、もしくは該表面に絶縁物質を付
加した複合クラスターが集合して形成されてなり、
基板上の任意の場所にクラスター集合体を活用した複数の電子デバイスを集積した集積
電子回路の複数個を一括して搭載可能な集積電子装置用ナノクラスター基板。
【請求項２】
前記５ｎｍ以下のほぼ均一なクラスター群は、クラスター生成容器内で固体材料へのレ
ーザ照射により発生した蒸気を特定空間領域に閉じ込め、材料原子あるいは分子同士の衝
突を起こらせて形成され、該クラスター生成容器に設けられた窓から基板に向けて所定の
散布速度で散布され、該クラスターの原子当たりの平均運動エネルギーが該原子の原子間
結合を破壊する値を超えない所定の値であることを特徴とする請求項１記載の集積電子装
置用ナノクラスター基板。
【請求項３】
前記５ｎｍ以下のほぼ均一なクラスター群は、結晶構造をもつクラスターで構成される
ことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板。
【請求項４】
前記クラスター膜の個々のクラスターが結晶構造をもち、隣接する該クラスター間を絶
縁物質を介して結合することにより形成される複合クラスターが基板上で周期的な格子構
造を形成して配列することを特徴とする請求項１記載の集積電子装置用ナノクラスター基
板。
【請求項５】
前記クラスター群を散布する基板として、電気的絶縁膜を被覆したシリコン基板を用い
たことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板。
【請求項６】
前記クラスター膜を形成するクラスター集合体の絶縁物質は、クラスター膜内で隣接ク
ラスター間に所定の電子的障壁を形成し、該電子的障壁がダイレクト・トンネル電流の流
れる範囲としたことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板。
【請求項７】
前記クラスター膜の個々のクラスター間の電子的障壁を、ダイレクト・トンネル電流の
流れを阻止する値に設定したことを特徴とする請求項１記載の集積電子装置用ナノクラス
ター基板。
【請求項８】
前記クラスター群を散布する基板として、表面が絶縁物である物体上にシリコンの薄層
が形成された基板の表面を絶縁薄層で覆ったものを用いたことを特徴とする請求項１記載
の集積電子装置用ナノクラスター基板。
【請求項９】
前記クラスター群を散布する基板として、半導体基板上に特定機能の集積電子装置製造
のための加工工程の一部が処理された基板を用いたことを特徴とする請求項１記載の集積
電子装置用ナノクラスター基板。
【請求項１０】
前記クラスター群を散布する基板として、クラスター群を散布する対象物としてバルク
の絶縁基板を用いたことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板
。
【請求項１１】
前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予めクラス
ターの付着性の異なる条件を付与することにより、クラスター散布時に自動的に所望のパ
ターンに従ったクラスター層を形成することを特徴とする請求項１記載の集積電子装置用
ナノクラスター基板。
【請求項１２】
前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予め所定の
凹凸状微細構造を形成し、凹部と凸部とにおけるクラスターの付着性が異なる性質を利用
して、所望のパターンに従ったクラスター層を形成することを特徴とする請求項１記載の
集積電子装置用ナノクラスター基板。
【請求項１】
予め形成された個々の粒径寸法が５ｎｍ以下のほぼ均一なクラスターから構成されるク
ラスター群を、該クラスターの原子当たりの平均運動エネルギーとクラスター散布速度と
を所定の値にせしめて基板に散布して形成されたクラスター膜を備え、
該クラスラー膜は該クラスター群散布におけるクラスター形成から膜形成までの過程で
クラスター表面に現れる原子の未結合手を終端する物質、もしくは該表面に絶縁物質を付
加した複合クラスターが集合して形成されてなり、
基板上の任意の場所にクラスター集合体を活用した複数の電子デバイスを集積した集積
電子回路の複数個を一括して搭載可能な集積電子装置用ナノクラスター基板。
【請求項２】
前記５ｎｍ以下のほぼ均一なクラスター群は、クラスター生成容器内で固体材料へのレ
ーザ照射により発生した蒸気を特定空間領域に閉じ込め、材料原子あるいは分子同士の衝
突を起こらせて形成され、該クラスター生成容器に設けられた窓から基板に向けて所定の
散布速度で散布され、該クラスターの原子当たりの平均運動エネルギーが該原子の原子間
結合を破壊する値を超えない所定の値であることを特徴とする請求項１記載の集積電子装
置用ナノクラスター基板。
【請求項３】
前記５ｎｍ以下のほぼ均一なクラスター群は、結晶構造をもつクラスターで構成される
ことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板。
【請求項４】
前記クラスター膜の個々のクラスターが結晶構造をもち、隣接する該クラスター間を絶
縁物質を介して結合することにより形成される複合クラスターが基板上で周期的な格子構
造を形成して配列することを特徴とする請求項１記載の集積電子装置用ナノクラスター基
板。
【請求項５】
前記クラスター群を散布する基板として、電気的絶縁膜を被覆したシリコン基板を用い
たことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板。
【請求項６】
前記クラスター膜を形成するクラスター集合体の絶縁物質は、クラスター膜内で隣接ク
ラスター間に所定の電子的障壁を形成し、該電子的障壁がダイレクト・トンネル電流の流
れる範囲としたことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板。
【請求項７】
前記クラスター膜の個々のクラスター間の電子的障壁を、ダイレクト・トンネル電流の
流れを阻止する値に設定したことを特徴とする請求項１記載の集積電子装置用ナノクラス
ター基板。
【請求項８】
前記クラスター群を散布する基板として、表面が絶縁物である物体上にシリコンの薄層
が形成された基板の表面を絶縁薄層で覆ったものを用いたことを特徴とする請求項１記載
の集積電子装置用ナノクラスター基板。
【請求項９】
前記クラスター群を散布する基板として、半導体基板上に特定機能の集積電子装置製造
のための加工工程の一部が処理された基板を用いたことを特徴とする請求項１記載の集積
電子装置用ナノクラスター基板。
【請求項１０】
前記クラスター群を散布する基板として、クラスター群を散布する対象物としてバルク
の絶縁基板を用いたことを特徴とする請求項１記載の集積電子装置用ナノクラスター基板
。
【請求項１１】
前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予めクラス
ターの付着性の異なる条件を付与することにより、クラスター散布時に自動的に所望のパ
ターンに従ったクラスター層を形成することを特徴とする請求項１記載の集積電子装置用
ナノクラスター基板。
【請求項１２】
前記クラスター膜形成の過程において、前記クラスター群を散布する基板に予め所定の
凹凸状微細構造を形成し、凹部と凸部とにおけるクラスターの付着性が異なる性質を利用
して、所望のパターンに従ったクラスター層を形成することを特徴とする請求項１記載の
集積電子装置用ナノクラスター基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−３１０３８６（Ｐ２００６−３１０３８６Ａ）
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願番号】特願２００５−１２８１９７（Ｐ２００５−１２８１９７）
【出願日】平成１７年４月２６日（２００５．４．２６）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願日】平成１７年４月２６日（２００５．４．２６）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
[ Back to top ]