電力増幅器
【課題】本発明は、発振電力を吸収する抵抗の抵抗値を容易に制御できる電力増幅器を提供することを目的とする。
【解決手段】本願の発明に係る電力増幅器１０は、複数のトランジスタセルが形成された半導体基板１２と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極４０と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッド４２と、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗４４と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極４６と、該半導体基板の外部に形成された出力整合回路１６と、該ドレインパッドと該出力整合回路を接続する配線１８ａ,１８ｂ,１８ｃ,１８ｄと、を備える。
【解決手段】本願の発明に係る電力増幅器１０は、複数のトランジスタセルが形成された半導体基板１２と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極４０と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッド４２と、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗４４と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極４６と、該半導体基板の外部に形成された出力整合回路１６と、該ドレインパッドと該出力整合回路を接続する配線１８ａ,１８ｂ,１８ｃ,１８ｄと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば移動体通信で用いられる高周波信号などを増幅する電力増幅器に関する。
【背景技術】
【０００２】
特許文献１に開示された電力増幅器は、複数の電界効果トランジスタ（ＦＥＴ）を有するチップを備えている。チップ内には、チップ上で閉ループを形成する発振（ループ発振）を抑制するために、当該閉ループに並列に抵抗体が形成されている。この抵抗体は、エピタキシャル層による抵抗（以後、エピ抵抗という）で形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１４８６１６号公報
【非特許文献】
【０００４】
【非特許文献１】W. Struble and A. Plazker, "A Rigorous Yet Simple Method For Determining Stability of Linear N-port Networks,"IEEE CaArICSymp. Dig., pp. 251-254, 1993.
【非特許文献２】S. Mons, "A Unified Approach for Linear and Nonlinear Stability Analysis of Microwave Circuit Using Commercially Available Tools," IEEE Trans. Microwave Theory and Tech. vol. MTT-47, no. 12, pp. 2403-2409, 1999.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ループ発振による発振電力を吸収してループ発振を抑制するためには、前述の抵抗体の抵抗値は数オーム〜数十オーム程度であることが好ましい。しかしながら、特許文献１に開示の電力増幅器では抵抗体をエピ抵抗で形成するため、抵抗体の抵抗値を制御し難いことがあった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、発振電力を吸収する抵抗の抵抗値を容易に制御できる電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る電力増幅器は、複数のトランジスタセルが形成された半導体基板と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッドと、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極と、該半導体基板の外部に形成された出力整合回路と、該ドレインパッドと該出力整合回路を接続する配線と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、イオン注入抵抗を閉ループに接続するので、発振電力を吸収する抵抗の抵抗値を容易に制御できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電力増幅器の回路図である。
【図２】本発明の実施の形態１に係る半導体基板と出力整合回路を示す平面図である。
【図３】図２のＩＩＩ−ＩＩＩ破線における断面矢示図である。
【図４】ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。
【図５】本発明の実施の形態２に係る半導体基板と出力整合回路を示す平面図である。
【図６】本発明の実施の形態３に係る半導体基板と出力整合回路を示す平面図である。
【図７】本発明の実施の形態４に係る半導体基板と出力整合回路を示す平面図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器の回路図である。電力増幅器１０は半導体基板１２を備えている。半導体基板１２はＧａＮで形成されたチップである。半導体基板１２には、複数のトランジスタセルが形成されている。複数のトランジスタセルとは、第１トランジスタセル１２ａ、第１トランジスタセル１２ａと隣接した第２トランジスタセル１２ｂ、第２トランジスタセル１２ｂと隣接した第３トランジスタセル１２ｃ、及び第３トランジスタセル１２ｃと隣接した第４トランジスタセル１２ｄのことをいう。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄは電界効果トランジスタ（ＦＥＴ）で形成されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄは、電力増幅器１０の高周波特性を維持しつつ高出力を得るために、電力増幅器の入出力間に並列に接続されている。
【００１１】
複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのゲート側には、入力整合回路１４が接続されている。入力整合回路１４は半導体基板１２の外部に形成されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのドレイン側には、出力整合回路１６が接続されている。出力整合回路１６は半導体基板１２の外部に形成されている。
【００１２】
図２は、本発明の実施の形態１に係る半導体基板と出力整合回路を示す平面図である。半導体基板１２上には、ゲートＲＦパッド２０が形成されている。ゲートＲＦパッド２０は、ゲート引出電極２２に接続されている。ゲート引出電極２２はゲートフィード部２４に接続されている。ゲートフィード部２４には櫛歯状のゲートフィンガー２６が形成されている。
【００１３】
半導体基板１２上にはゲートＲＦパッド２０を挟むようにソースパッド３０が形成されている。ソースパッド３０には櫛歯状のソース電極３２が接続されている。半導体基板１２上には、複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのドレイン電極４０が形成されている。ドレイン電極４０は櫛歯状に形成されている。ドレイン電極４０、ゲートフィンガー２６、及びソース電極３２によりトランジスタセルの電極が構成されている。半導体基板１２上には、ドレイン電極４０と接続されたドレインパッド４２が形成されている。ドレインパッド４２は、長手方向と短手方向を有するように細長く形成されている。ドレインパッド４２の長手方向に沿ってドレイン電極４０が接続されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄの全てのドレイン電極４０が１つのドレインパッド４２に接続されている。
【００１４】
半導体基板１２には、ドレインパッド４２の長手方向に沿ってドレインパッド４２と接するようにイオン注入抵抗４４が形成されている。イオン注入抵抗４４は、不純物イオンを半導体基板１２に注入し、熱処理を施すことで形成される。イオン注入抵抗４４は、半導体基板１２上でループ発振を起こす閉ループに並列に数オーム〜数十オーム程度の抵抗値の抵抗を付加するものである。
【００１５】
半導体基板１２上には、イオン注入抵抗４４を介してドレインパッド４２と接するようにフローティング電極４６が形成されている。これにより、イオン注入抵抗４４は、長手方向に沿ってドレインパッド４２とフローティング電極４６に挟まれている。
【００１６】
出力整合回路１６はパッド１６ａを備えている。ドレインパッド４２とパッド１６ａはボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄで接続されている。図３は、図２のＩＩＩ−ＩＩＩ破線における断面矢示図である。図３には、半導体基板１２に形成されたイオン注入抵抗４４がドレインパッド４２と接することが示されている。本発明の実施の形態１に係る電力増幅器は上述の構成を備えている。
【００１７】
半導体基板１２上に形成するトランジスタセルの数が多いほど近接するトランジスタセル間で多数の閉ループが形成されるため、ループ発振を生じやすい。ところが、本発明の実施の形態１に係る電力増幅器１０によれば、半導体基板１２上でループ発振を起こす閉ループに並列にイオン注入抵抗４４を形成する。そのため、イオン注入抵抗４４をトランジスタセル間の並列抵抗として機能させ、半導体基板１２上で生じるあらゆるモードのループ発振を抑制できる。なおトランジスタセル間に形成された抵抗はアイソレーション抵抗と呼ばれることがある。
【００１８】
しかも、イオン注入抵抗４４の抵抗値はイオン注入量やイオン注入エネルギなどにより容易に制御できるので、ループ発振抑制に必要な数オーム〜数十オーム程度の抵抗値を容易に実現できる。特に、半導体基板１２としてＧａＮなどのエピシート抵抗の高い材料を用いる場合でも、容易に数オーム〜数十オーム程度の抵抗値を有する抵抗を形成できる。また、ボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄは、イオン注入抵抗４４を飛び越して接続されているので、イオン注入抵抗４４による電力増幅器１０の利得や出力等の諸特性への影響を回避できる。
【００１９】
図４は、ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。ナイキスト判別法とは、各周波数におけるトランジスタの還送比（ループゲイン）をＰｏｌａｒチャート上にプロットし、その軌跡が負の実軸と交点をもつか否かで発振の有無を判別する方法である（非特許文献１、２参照）。図４Ａは、本発明の実施の形態１に係るイオン注入抵抗４４を有しない電力増幅器のシミュレーション結果を示す。この場合の還送比の軌跡は、７．６ＧＨｚ付近で負の実軸と交点を持っており、部分的に発振条件を満たしている。
【００２０】
図４Ｂは、本発明の実施の形態１に係るイオン注入抵抗４４を形成した場合のシミュレーション結果を示す。この場合の還送比の軌跡は、全ての周波数において負の実軸と交わらない。すなわち、イオン注入抵抗４４によりループ発振の発振電力を吸収できている。なお、これらのシミュレーションは３２個のトランジスタセルを並列形成した半導体基板について実施したものである。
【００２１】
本発明の実施の形態１に係る電力増幅器１０では、トランジスタセルはＦＥＴで形成したが、例えばバイポーラトランジスタなどの他のトランジスタで形成してもよい。また、半導体基板１２はＧａＮで形成したが、例えばＧａＡｓなどの他の材料で形成してもよい。ボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄは、電気的な接続に用いられる他の配線に置き換えてもよい。
【００２２】
実施の形態２．
本発明の実施の形態２に係る電力増幅器は、本発明の実施の形態１に係る電力増幅器と共通点が多いため、本発明の実施の形態１に係る電力増幅器との相違点を中心に説明する。図５は、本発明の実施の形態２に係る半導体基板と出力整合回路を示す平面図である。
【００２３】
半導体基板１２には、フローティング電極４６を介してイオン注入抵抗４４と接するように追加イオン注入抵抗５０が形成されている。追加イオン注入抵抗５０は、不純物イオンを半導体基板１２に注入し、熱処理を施すことで形成されている。
【００２４】
半導体基板１２上には、追加イオン注入抵抗５０を介してフローティング電極４６と接するように追加フローティング電極５２が形成されている。そして、ドレインパッド４２とフローティング電極４６は、ボンディングワイヤ６０、６２、６４、６６で接続されている。
【００２５】
本発明の実施の形態１に係る電力増幅器の場合、イオン注入抵抗を形成した後は閉ループに並列に接続される抵抗の抵抗値を変えることはできない。ところが、本発明の実施の形態２に係る電力増幅器によれば、イオン注入抵抗を形成した後にも閉ループに並列に接続される抵抗の抵抗値を変更することができる。すなわち、ボンディングワイヤ６０、６２、６４、６６の有無により２通りの抵抗値を実現できる。なお、本発明の実施の形態２に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形が可能である。
【００２６】
実施の形態３．
本発明の実施の形態３に係る電力増幅器は、本発明の実施の形態１に係る電力増幅器と共通点が多いため、本発明の実施の形態１に係る電力増幅器との相違点を中心に説明する。図６は、本発明の実施の形態３に係る半導体基板と出力整合回路を示す平面図である。
【００２７】
本発明の実施の形態３に係る電力増幅器は、トランジスタセル毎に独立したドレインパッドを有することを特徴とする。本発明の実施の形態３に係る電力増幅器は、第１ドレインパッド７０を有している。第１ドレインパッド７０は第１トランジスタセル１２ａのドレインパッドである。第１ドレインパッド７０の隣には、これと分離して第２ドレインパッド７２が形成されている。第２ドレインパッド７２は第２トランジスタセル１２ｂのドレインパッドである。第２ドレインパッド７２の隣には、第１第２ドレインパッド７０、７２と分離して第３ドレインパッド７４が形成されている。第３ドレインパッド７４は第３トランジスタセル１２ｃのドレインパッドである。第３ドレインパッド７４の隣には、第１〜第３ドレインパッド７０、７２、７４と分離して第４ドレインパッド７６が形成されている。第４ドレインパッド７６は第４トランジスタセル１２ｄのドレインパッドである。
【００２８】
第１〜第４ドレインパッド７０、７２、７４，７６は、イオン注入抵抗４４のみを介して接続されている。例えば、第１ドレインパッド７０と第２ドレインパッド７２は、直接接触せずにイオン注入抵抗４４を介して接続されている。
【００２９】
本発明の実施の形態３に係る電力増幅器によれば、第１〜第４ドレインパッド７０、７２、７４，７６がイオン注入抵抗４４のみを介して接続される。これにより、ループ発振を起こす閉ループを形成するドレインパッドと別のドレインパッドの間に直列にイオン注入抵抗４４が接続される。よって、イオン注入抵抗４４をアイソレーション抵抗として機能させ、ループ発振を抑制することができる。本発明の実施の形態３に係る電力増幅器では、トランジスタセル毎に独立のドレインパッドを形成したが、複数トランジスタセル毎に１つのドレインパッドを形成してもよい。なお、本発明の実施の形態３に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形は可能である。
【００３０】
実施の形態４．
本発明の実施の形態４に係る電力増幅器は、本発明の実施の形態３に係る電力増幅器と共通点が多いため、本発明の実施の形態３に係る電力増幅器との相違点を中心に説明する。図７は、本発明の実施の形態４に係る半導体基板と出力整合回路を示す平面図である。
【００３１】
本発明の実施の形態４に係る電力増幅器は、イオン注入抵抗８０が、第１ドレインパッド７０と第２ドレインパッド７２の間、第２ドレインパッド７２と第３ドレインパッド７４の間、及び第３ドレインパッド７４と第４ドレインパッド７６の間にまで伸びていることを特徴とする。
【００３２】
本発明の実施の形態４に係る電力増幅器によれば、イオン注入抵抗８０がドレインパッド間に伸びているため、ドレインパッド間の抵抗値を制御しやすくなる。また、ドレインパッドとそれに隣接するドレインパッドとの間隔を変更することで容易にドレインパッド間の抵抗値を制御できる。なお、本発明の実施の形態４に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形は可能である。
【符号の説明】
【００３３】
１０ 電力増幅器、 １２ 半導体基板、 １２ａ,１２ｂ,１２ｃ,１２ｄ トランジスタセル、 １４ 入力整合回路、 １６ 出力整合回路、 １８ ボンディングワイヤ、 １８ａ,１８ｂ,１８ｃ,１８ｄ ボンディングワイヤ、 ２０ ゲートＲＦパッド、 ２６ ゲートフィンガー、 ３０ ソースパッド、 ４０ ドレイン電極、 ４２ ドレインパッド、 ４４ イオン注入抵抗、 ４６ フローティング電極
【技術分野】
【０００１】
本発明は、例えば移動体通信で用いられる高周波信号などを増幅する電力増幅器に関する。
【背景技術】
【０００２】
特許文献１に開示された電力増幅器は、複数の電界効果トランジスタ（ＦＥＴ）を有するチップを備えている。チップ内には、チップ上で閉ループを形成する発振（ループ発振）を抑制するために、当該閉ループに並列に抵抗体が形成されている。この抵抗体は、エピタキシャル層による抵抗（以後、エピ抵抗という）で形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１４８６１６号公報
【非特許文献】
【０００４】
【非特許文献１】W. Struble and A. Plazker, "A Rigorous Yet Simple Method For Determining Stability of Linear N-port Networks,"IEEE CaArICSymp. Dig., pp. 251-254, 1993.
【非特許文献２】S. Mons, "A Unified Approach for Linear and Nonlinear Stability Analysis of Microwave Circuit Using Commercially Available Tools," IEEE Trans. Microwave Theory and Tech. vol. MTT-47, no. 12, pp. 2403-2409, 1999.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ループ発振による発振電力を吸収してループ発振を抑制するためには、前述の抵抗体の抵抗値は数オーム〜数十オーム程度であることが好ましい。しかしながら、特許文献１に開示の電力増幅器では抵抗体をエピ抵抗で形成するため、抵抗体の抵抗値を制御し難いことがあった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、発振電力を吸収する抵抗の抵抗値を容易に制御できる電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る電力増幅器は、複数のトランジスタセルが形成された半導体基板と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッドと、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極と、該半導体基板の外部に形成された出力整合回路と、該ドレインパッドと該出力整合回路を接続する配線と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、イオン注入抵抗を閉ループに接続するので、発振電力を吸収する抵抗の抵抗値を容易に制御できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電力増幅器の回路図である。
【図２】本発明の実施の形態１に係る半導体基板と出力整合回路を示す平面図である。
【図３】図２のＩＩＩ−ＩＩＩ破線における断面矢示図である。
【図４】ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。
【図５】本発明の実施の形態２に係る半導体基板と出力整合回路を示す平面図である。
【図６】本発明の実施の形態３に係る半導体基板と出力整合回路を示す平面図である。
【図７】本発明の実施の形態４に係る半導体基板と出力整合回路を示す平面図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器の回路図である。電力増幅器１０は半導体基板１２を備えている。半導体基板１２はＧａＮで形成されたチップである。半導体基板１２には、複数のトランジスタセルが形成されている。複数のトランジスタセルとは、第１トランジスタセル１２ａ、第１トランジスタセル１２ａと隣接した第２トランジスタセル１２ｂ、第２トランジスタセル１２ｂと隣接した第３トランジスタセル１２ｃ、及び第３トランジスタセル１２ｃと隣接した第４トランジスタセル１２ｄのことをいう。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄは電界効果トランジスタ（ＦＥＴ）で形成されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄは、電力増幅器１０の高周波特性を維持しつつ高出力を得るために、電力増幅器の入出力間に並列に接続されている。
【００１１】
複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのゲート側には、入力整合回路１４が接続されている。入力整合回路１４は半導体基板１２の外部に形成されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのドレイン側には、出力整合回路１６が接続されている。出力整合回路１６は半導体基板１２の外部に形成されている。
【００１２】
図２は、本発明の実施の形態１に係る半導体基板と出力整合回路を示す平面図である。半導体基板１２上には、ゲートＲＦパッド２０が形成されている。ゲートＲＦパッド２０は、ゲート引出電極２２に接続されている。ゲート引出電極２２はゲートフィード部２４に接続されている。ゲートフィード部２４には櫛歯状のゲートフィンガー２６が形成されている。
【００１３】
半導体基板１２上にはゲートＲＦパッド２０を挟むようにソースパッド３０が形成されている。ソースパッド３０には櫛歯状のソース電極３２が接続されている。半導体基板１２上には、複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのドレイン電極４０が形成されている。ドレイン電極４０は櫛歯状に形成されている。ドレイン電極４０、ゲートフィンガー２６、及びソース電極３２によりトランジスタセルの電極が構成されている。半導体基板１２上には、ドレイン電極４０と接続されたドレインパッド４２が形成されている。ドレインパッド４２は、長手方向と短手方向を有するように細長く形成されている。ドレインパッド４２の長手方向に沿ってドレイン電極４０が接続されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄの全てのドレイン電極４０が１つのドレインパッド４２に接続されている。
【００１４】
半導体基板１２には、ドレインパッド４２の長手方向に沿ってドレインパッド４２と接するようにイオン注入抵抗４４が形成されている。イオン注入抵抗４４は、不純物イオンを半導体基板１２に注入し、熱処理を施すことで形成される。イオン注入抵抗４４は、半導体基板１２上でループ発振を起こす閉ループに並列に数オーム〜数十オーム程度の抵抗値の抵抗を付加するものである。
【００１５】
半導体基板１２上には、イオン注入抵抗４４を介してドレインパッド４２と接するようにフローティング電極４６が形成されている。これにより、イオン注入抵抗４４は、長手方向に沿ってドレインパッド４２とフローティング電極４６に挟まれている。
【００１６】
出力整合回路１６はパッド１６ａを備えている。ドレインパッド４２とパッド１６ａはボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄで接続されている。図３は、図２のＩＩＩ−ＩＩＩ破線における断面矢示図である。図３には、半導体基板１２に形成されたイオン注入抵抗４４がドレインパッド４２と接することが示されている。本発明の実施の形態１に係る電力増幅器は上述の構成を備えている。
【００１７】
半導体基板１２上に形成するトランジスタセルの数が多いほど近接するトランジスタセル間で多数の閉ループが形成されるため、ループ発振を生じやすい。ところが、本発明の実施の形態１に係る電力増幅器１０によれば、半導体基板１２上でループ発振を起こす閉ループに並列にイオン注入抵抗４４を形成する。そのため、イオン注入抵抗４４をトランジスタセル間の並列抵抗として機能させ、半導体基板１２上で生じるあらゆるモードのループ発振を抑制できる。なおトランジスタセル間に形成された抵抗はアイソレーション抵抗と呼ばれることがある。
【００１８】
しかも、イオン注入抵抗４４の抵抗値はイオン注入量やイオン注入エネルギなどにより容易に制御できるので、ループ発振抑制に必要な数オーム〜数十オーム程度の抵抗値を容易に実現できる。特に、半導体基板１２としてＧａＮなどのエピシート抵抗の高い材料を用いる場合でも、容易に数オーム〜数十オーム程度の抵抗値を有する抵抗を形成できる。また、ボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄは、イオン注入抵抗４４を飛び越して接続されているので、イオン注入抵抗４４による電力増幅器１０の利得や出力等の諸特性への影響を回避できる。
【００１９】
図４は、ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。ナイキスト判別法とは、各周波数におけるトランジスタの還送比（ループゲイン）をＰｏｌａｒチャート上にプロットし、その軌跡が負の実軸と交点をもつか否かで発振の有無を判別する方法である（非特許文献１、２参照）。図４Ａは、本発明の実施の形態１に係るイオン注入抵抗４４を有しない電力増幅器のシミュレーション結果を示す。この場合の還送比の軌跡は、７．６ＧＨｚ付近で負の実軸と交点を持っており、部分的に発振条件を満たしている。
【００２０】
図４Ｂは、本発明の実施の形態１に係るイオン注入抵抗４４を形成した場合のシミュレーション結果を示す。この場合の還送比の軌跡は、全ての周波数において負の実軸と交わらない。すなわち、イオン注入抵抗４４によりループ発振の発振電力を吸収できている。なお、これらのシミュレーションは３２個のトランジスタセルを並列形成した半導体基板について実施したものである。
【００２１】
本発明の実施の形態１に係る電力増幅器１０では、トランジスタセルはＦＥＴで形成したが、例えばバイポーラトランジスタなどの他のトランジスタで形成してもよい。また、半導体基板１２はＧａＮで形成したが、例えばＧａＡｓなどの他の材料で形成してもよい。ボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄは、電気的な接続に用いられる他の配線に置き換えてもよい。
【００２２】
実施の形態２．
本発明の実施の形態２に係る電力増幅器は、本発明の実施の形態１に係る電力増幅器と共通点が多いため、本発明の実施の形態１に係る電力増幅器との相違点を中心に説明する。図５は、本発明の実施の形態２に係る半導体基板と出力整合回路を示す平面図である。
【００２３】
半導体基板１２には、フローティング電極４６を介してイオン注入抵抗４４と接するように追加イオン注入抵抗５０が形成されている。追加イオン注入抵抗５０は、不純物イオンを半導体基板１２に注入し、熱処理を施すことで形成されている。
【００２４】
半導体基板１２上には、追加イオン注入抵抗５０を介してフローティング電極４６と接するように追加フローティング電極５２が形成されている。そして、ドレインパッド４２とフローティング電極４６は、ボンディングワイヤ６０、６２、６４、６６で接続されている。
【００２５】
本発明の実施の形態１に係る電力増幅器の場合、イオン注入抵抗を形成した後は閉ループに並列に接続される抵抗の抵抗値を変えることはできない。ところが、本発明の実施の形態２に係る電力増幅器によれば、イオン注入抵抗を形成した後にも閉ループに並列に接続される抵抗の抵抗値を変更することができる。すなわち、ボンディングワイヤ６０、６２、６４、６６の有無により２通りの抵抗値を実現できる。なお、本発明の実施の形態２に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形が可能である。
【００２６】
実施の形態３．
本発明の実施の形態３に係る電力増幅器は、本発明の実施の形態１に係る電力増幅器と共通点が多いため、本発明の実施の形態１に係る電力増幅器との相違点を中心に説明する。図６は、本発明の実施の形態３に係る半導体基板と出力整合回路を示す平面図である。
【００２７】
本発明の実施の形態３に係る電力増幅器は、トランジスタセル毎に独立したドレインパッドを有することを特徴とする。本発明の実施の形態３に係る電力増幅器は、第１ドレインパッド７０を有している。第１ドレインパッド７０は第１トランジスタセル１２ａのドレインパッドである。第１ドレインパッド７０の隣には、これと分離して第２ドレインパッド７２が形成されている。第２ドレインパッド７２は第２トランジスタセル１２ｂのドレインパッドである。第２ドレインパッド７２の隣には、第１第２ドレインパッド７０、７２と分離して第３ドレインパッド７４が形成されている。第３ドレインパッド７４は第３トランジスタセル１２ｃのドレインパッドである。第３ドレインパッド７４の隣には、第１〜第３ドレインパッド７０、７２、７４と分離して第４ドレインパッド７６が形成されている。第４ドレインパッド７６は第４トランジスタセル１２ｄのドレインパッドである。
【００２８】
第１〜第４ドレインパッド７０、７２、７４，７６は、イオン注入抵抗４４のみを介して接続されている。例えば、第１ドレインパッド７０と第２ドレインパッド７２は、直接接触せずにイオン注入抵抗４４を介して接続されている。
【００２９】
本発明の実施の形態３に係る電力増幅器によれば、第１〜第４ドレインパッド７０、７２、７４，７６がイオン注入抵抗４４のみを介して接続される。これにより、ループ発振を起こす閉ループを形成するドレインパッドと別のドレインパッドの間に直列にイオン注入抵抗４４が接続される。よって、イオン注入抵抗４４をアイソレーション抵抗として機能させ、ループ発振を抑制することができる。本発明の実施の形態３に係る電力増幅器では、トランジスタセル毎に独立のドレインパッドを形成したが、複数トランジスタセル毎に１つのドレインパッドを形成してもよい。なお、本発明の実施の形態３に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形は可能である。
【００３０】
実施の形態４．
本発明の実施の形態４に係る電力増幅器は、本発明の実施の形態３に係る電力増幅器と共通点が多いため、本発明の実施の形態３に係る電力増幅器との相違点を中心に説明する。図７は、本発明の実施の形態４に係る半導体基板と出力整合回路を示す平面図である。
【００３１】
本発明の実施の形態４に係る電力増幅器は、イオン注入抵抗８０が、第１ドレインパッド７０と第２ドレインパッド７２の間、第２ドレインパッド７２と第３ドレインパッド７４の間、及び第３ドレインパッド７４と第４ドレインパッド７６の間にまで伸びていることを特徴とする。
【００３２】
本発明の実施の形態４に係る電力増幅器によれば、イオン注入抵抗８０がドレインパッド間に伸びているため、ドレインパッド間の抵抗値を制御しやすくなる。また、ドレインパッドとそれに隣接するドレインパッドとの間隔を変更することで容易にドレインパッド間の抵抗値を制御できる。なお、本発明の実施の形態４に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形は可能である。
【符号の説明】
【００３３】
１０ 電力増幅器、 １２ 半導体基板、 １２ａ,１２ｂ,１２ｃ,１２ｄ トランジスタセル、 １４ 入力整合回路、 １６ 出力整合回路、 １８ ボンディングワイヤ、 １８ａ,１８ｂ,１８ｃ,１８ｄ ボンディングワイヤ、 ２０ ゲートＲＦパッド、 ２６ ゲートフィンガー、 ３０ ソースパッド、 ４０ ドレイン電極、 ４２ ドレインパッド、 ４４ イオン注入抵抗、 ４６ フローティング電極
【特許請求の範囲】
【請求項１】
複数のトランジスタセルが形成された半導体基板と、
前記半導体基板上に形成された、前記複数のトランジスタセルのドレイン電極と、
前記半導体基板上に前記ドレイン電極と接続されるように形成された、ドレインパッドと、
前記半導体基板に、前記ドレインパッドに沿って前記ドレインパッドと接するように形成されたイオン注入抵抗と、
前記半導体基板上に前記イオン注入抵抗を介して前記ドレインパッドと接するように形成されたフローティング電極と、
前記半導体基板の外部に形成された出力整合回路と、
前記ドレインパッドと前記出力整合回路を接続する配線と、
を備えたことを特徴とする電力増幅器。
【請求項２】
前記半導体基板に前記フローティング電極を介して前記イオン注入抵抗と接するように形成された追加イオン注入抵抗と、
前記半導体基板上に前記追加イオン注入抵抗を介して前記フローティング電極と接するように形成された追加フローティング電極と、を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記複数のトランジスタセルは、第１トランジスタセルと、前記第１トランジスタセルと隣接する第２トランジスタセルと、を有し、
前記ドレインパッドは、前記第１トランジスタセルのドレインパッドである第１ドレインパッドと、前記第２トランジスタセルのドレインパッドである、前記第１ドレインパッドとは分離して形成された第２ドレインパッドと、を有し、
前記第１ドレインパッドと前記第２ドレインパッドは前記イオン注入抵抗を介して接続されたことを特徴とする請求項１に記載の電力増幅器。
【請求項４】
前記イオン注入抵抗は、前記第１ドレインパッドと前記第２ドレインパッドの間にまで伸びるように形成されたことを特徴とする請求項３に記載の電力増幅器。
【請求項５】
前記半導体基板はＧａＮで形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の電力増幅器。
【請求項１】
複数のトランジスタセルが形成された半導体基板と、
前記半導体基板上に形成された、前記複数のトランジスタセルのドレイン電極と、
前記半導体基板上に前記ドレイン電極と接続されるように形成された、ドレインパッドと、
前記半導体基板に、前記ドレインパッドに沿って前記ドレインパッドと接するように形成されたイオン注入抵抗と、
前記半導体基板上に前記イオン注入抵抗を介して前記ドレインパッドと接するように形成されたフローティング電極と、
前記半導体基板の外部に形成された出力整合回路と、
前記ドレインパッドと前記出力整合回路を接続する配線と、
を備えたことを特徴とする電力増幅器。
【請求項２】
前記半導体基板に前記フローティング電極を介して前記イオン注入抵抗と接するように形成された追加イオン注入抵抗と、
前記半導体基板上に前記追加イオン注入抵抗を介して前記フローティング電極と接するように形成された追加フローティング電極と、を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記複数のトランジスタセルは、第１トランジスタセルと、前記第１トランジスタセルと隣接する第２トランジスタセルと、を有し、
前記ドレインパッドは、前記第１トランジスタセルのドレインパッドである第１ドレインパッドと、前記第２トランジスタセルのドレインパッドである、前記第１ドレインパッドとは分離して形成された第２ドレインパッドと、を有し、
前記第１ドレインパッドと前記第２ドレインパッドは前記イオン注入抵抗を介して接続されたことを特徴とする請求項１に記載の電力増幅器。
【請求項４】
前記イオン注入抵抗は、前記第１ドレインパッドと前記第２ドレインパッドの間にまで伸びるように形成されたことを特徴とする請求項３に記載の電力増幅器。
【請求項５】
前記半導体基板はＧａＮで形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の電力増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−３８１２１（Ｐ２０１３−３８１２１Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７０８６０（Ｐ２０１１−１７０８６０）
【出願日】平成２３年８月４日（２０１１．８．４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月４日（２０１１．８．４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]