高利得複素フィルタのためのＤＣオフセット補正
複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧の補正を提供するＤＣ電圧オフセット補正回路は、フィルタ段の出力においてＤＣオフセット電圧の存在を示すオフセット存在信号を生成するために複素フィルタのフィルタ段の出力に接続される、ＤＣオフセット検出装置を含んでいる。ディジタル−アナログ変換器は、オフセット存在信号という条件付きの出力に補償信号を加える。プログラミング・レジスタは、フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるようにディジタル信号を生成する二分探索を行なうためにオフセット存在信号を受け取る。フィルタ・コントローラは、フィルタ段のプログラムされた利得値に適合させるように、プログラミング・レジスタに補償電圧レベルをセットする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路におけるＤＣオフセット電圧を補正する方法と装置に関する。
【０００２】
より詳細には、本発明は、複素フィルタ（complex filter）の利得段の出力において、自動的にＤＣオフセット電圧を除去するＤＣオフセット補償装置の補正に関する。
【背景技術】
【０００３】
この技術分野で知られているように、複素フィルタの利得段は演算増幅器である。この技術分野では、以下のことが、さらに知られており、「アナログ集積回路およびシステムの設計」、レーカーおよびサンセン、マグロウヒル（ＮＹ、ニューヨーク）、1994年1月、pp.448-450の中で説明されている。「理想的な演算増幅器では、入力信号が０ならば、出力は０であろう。演算増幅器では、回路部品の欠陥により入力電圧が０である場合にさえ、ＤＣ電圧Ｖoutの出力が存在する。」、「ＤＣでのレスポンスは必ずしも重大ではないが、過度のＤＣオフセットは約０ボルト近辺の出力波形の対称性を変えてしまうであろう。おそらく、ＤＣオフセットがない場合に生じるであろうよりも小さな信号振幅範囲にわたり波形のクリップが生起する。言いかえれば、正(または負)のＤＣオフセットは、負(または正)の振動についてよりも低い振幅で正(または負)信号振動についてクリッピングを生じさせ得る。したがって、オペ増幅器のダイナミック・レンジは減少される。このことは特に高い利得状況において問題である。」そのような状況では、「数ミリボルトのＤＣオフセットは、信号と共に１Ｖの範囲まで増幅される。アナログ・ディジタル変換器のようなアプリケーションでは、ディジタル・コードが非常に正確に決定されるようにディジタル・コードを示すことをＤＣ電圧に要求する。これらのアプリケーションでは、オフセットヌル化または自動ゼロ回路によって内部オフセットを影響のない程度まで減少させねばならない。」
【０００４】
一般に、複素フィルタの設計では、図１に示されるように、フィルタ５の出力ノードのＤＣオフセットは、フィルタ回路５のＤＣオフセットの電圧レベルを決定するためにＤＣオフセット検出回路１０によって検出される。補償または補正の電圧は、ＤＣオフセット検出回路１０によって生成され、ローパスフィルタ１５に加えられる。前記ローパスフィルタは、その出力電圧が本質的にゆっくり変化するＤＣ電圧であるような非常に低いカットオフ周波数を持っている。前記ローパスフィルタ１５の出力は、フィルタ５への入力としての入力信号Ｖｉ２５と結合する加算回路２０に加えられる。フィルタ５の利得を掛けられた補償電圧は、フィルタ回路１０のＤＣオフセットの電圧レベルと大きさが等しく、極性が反対である。
【０００５】
「９０ｎｍのＣＭＯＳで、ＤＣオフセット補正を備えた１．４Ｖ、１３．５ミリワット、１０／１００ＭＨzの６次の楕円フィルタ／ＶＧＡ（A 1.4V, 13.5mw, 10/100mhz 6th Order Elliptic Filter/VGA with ＤＣ Offset Correction in 90nm CMOS）」Elmalaら、２００５年ＩＥＥＥ無線周波数集積回路（ＲＦＩＣ）シンポジウム論文のダイジェスト、２００５年６月、ｐｐ．１８９−１９２、は、ＤＣオフセット補正回路を備えた低電圧で作動する非常に線形の可変利得増幅器（variable gain amplifier）（ＶＧＡ）およびフィルタについて記述する。ＤＣオフセット補正回路は、非常に低い周波数を拒絶し、かつ非常に大きな抵抗を必要とする。非常に大きな抵抗はサブ閾値領域のトランジスタの操作により遂行される。
【０００６】
「非常に線形のフィルタ、および９０ｎｍのディジタルＣＭＯＳプロセスにおいて新規なＤＣオフセット補正を備えたＶＧＡチェーン（A Highly Linear Filter and VGA Chain with Novel DC-Offset Correction in 90nm Digital CMOS Process）」、Elmalaら、技術論文のダイジェスト―２００５年ＶＬＳＩ回路シンポジウム、2005年6月、pp.302-303、は、６次の楕円のフィルタ、および５段のＶＧＡからなるベース・バンド・フィルタを示す。そのフィルタは、ＤＣオフセットがなく、かつ、非常に大きな抵抗器をエミュレートするサブ閾値デバイスを使用して非常に低い周波数を拒絶することに基づいた、ＤＣオフセットの打ち消しについて２つのオプションを持っている。第１のオプションは、フィード・フォワード経路において、０．３ＫＨｚの遮断周波数を持つ段間のハイパスフィルタを使用する。第２のオプションは、ＤＣの情報を検知し、かつＶＧＡチェーンの入力への補正電流を生成するために、フィードバック経路で０．３ＫＨｚ遮断を備えたローパスフィルタを使用する。
【０００７】
「新しいオフセット補償バイ・クアッド・スイッチ・キャパシタ・フィルタの設計（A Novel Offset Compensation Biquad Switched-Capacitor Filter Design）」Qiangら、講演録―ＡＳＩＣに関する第５回国際会議、2003年10月、1巻、pp.643- 646 、は、ＲＦＩＤ読取り装置の中で使用されるバイ・クアッドのＳＣフィルタについて記述する。このフィルタは、フィルタの微分回路内の不整合によって起こされた入力および内部のオフセットから生じるＤＣオフセットを補償する。また、我々の設計の出力オフセットは、フィードバック経路の積分器の入力オフセットによって決定される。
【０００８】
米国特許6,937,083および米国特許6,806,756(Manloveら)は、ＤＣオフセットを除去するためにセンサーによって生成されたアナログ信号の処理のためにアナログ信号調整回路について記述する。前記信号調整回路は、アナログ入力信号を受け取る入力、および参照信号を受け取る入力を有している増幅器を含んでいる。前記増幅器は、アナログ入力信号および参照信号の増幅された表現によって定義されたアナログ出力信号を提供する出力を含んでいる。回路は、増幅器の出力に結合された入力、およびアナログ・フィードバック信号の提供のために増幅器の入力に結合された出力を持つフィードバック回路を含んでいる。フィードバック回路は、アナログ増幅器の出力をデジタル信号に変換するためのアナログ・ディジタル変換器、デジタル信号を処理するためのデジタル・コントローラ、および処理されたデジタル信号をアナログ・フィードバック信号に変換するためのディジタル・アナログ変換器を含んでいる。
【０００９】
米国特許6,909,882(Hayashiら)は、後段の増幅器上におけるＤＣオフセット較正のために使用されるダミーの低雑音増幅器を含んでいる信号処理半導体集積回路を提供する。前記較正は、信号の低雑音増幅器は非活性化され、そして、ダミーの低雑音増幅器は、受理モードへ変えられている間に局部発振器の漏出雑音に起因するＤＣオフセットの生成を抑えるために、そして受理感度を高めるために、活性化された状態で、受理モードへ変えられている間に実行される。
【００１０】
米国特許6,690,225(Kondoら)は、ＴＤＭＡシステムおよび非ＴＤＭＡシステムにかかわらず、ＤＣオフセットを相殺するためのＤＣオフセット相殺回路を提供する。少なくとも２つ以上の相がある１つの出力信号は移相器ユニットへの入力である。移相器ユニットからの出力である信号は、コンパレータ・ユニット内で移相器ユニットに加えられない他の信号のうちの任意の１つと比較される。比較結果は、信号処理部にフィード・バックされ、そして、ＤＣオフセット成分が相殺される。
【００１１】
米国特許6,756,924(Leeら)は、通信システムにおけるＤＣオフセットの補正のための信号処理装置を教示する。前記信号処理装置は、低雑音増幅器（ＬＮＡ）を含んでいる。ミキサーは、ローカルの発振信号と低雑音増幅器からの出力を組み合わせる。第１のオフセット補正増幅器は、ミキサーからの出力信号を増幅し、第１の制御信号に基づいて出力信号の中のＤＣオフセットを除去する。第２のオフセット補正増幅器は、第１のオフセット補正増幅器からの出力信号を増幅し、第２の制御信号に基づいて出力信号の中のＤＣオフセットを除去する。可変利得増幅器は、第２のオフセット補正増幅器からの出力を増幅する。可変利得増幅器の利得は、出力のパワーレベルが目標値に維持されるように制御される。オフセット較正装置は、可変利得増幅器の出力でＤＣオフセットを較正する。オフセット補正装置は、オフセット較正装置の出力に由来する第１と第２の制御信号が、可変利得増幅器からの出力におけるＤＣオフセットを除去することを証明した。
【００１２】
米国特許6,642,767(Wang)は、ＤＣオフセットを相殺するための装置を提供する。ＤＣレベルを固定する信号発生器は、ミキサーから２つの出力信号のフィードバック入力を受け取り、入力値による２つの出力信号のＤＣレベルを固定するためにレベル固定制御信号を生成する。ＤＣオフセット相殺信号発生器は、ミキサーから２つの出力信号のフィードバック入力を受け取り、入力値による２つの出力信号のＤＣレベル間の相対的な差を相殺するためのにオフセットを相殺制御信号を生成する。ＤＣレベルの固定とオフセットを相殺する回路は、ミキサーからの２つの出力信号の各々のＤＣレベルを固定し、オフセットを相殺する制御信号およびレベル固定制御信号により、２つの出力信号のＤＣレベル間の相対的な差を相殺する。
【００１３】
米国特許6,327,313(Traylorら)は、ＤＣオフセット補正のための方法と装置について記述する。その装置は、デジタル信号に関連したピークを決定するためのピーク評価器を利用するＤＣオフセット補正ループを有している。ピーク評価器は、ＤＣオフセットを評価するためにピークを平均する。加算器は、補正出力を作るために前記ディジタル信号と前記ＤＣオフセットを合計する。
【００１４】
米国特許6,114,980(Tilleyら)は、ＤＣオフセットを解決する方法と装置を例示する。その装置には、符号ビットジェネレータ、二分探索段、および、利得段の入力においてＤＣオフセットを補正するためにそのフィードバック経路でディジタル・アナログ変換器、を利用するＤＣオフセット補正ループがある。
【００１５】
米国特許5,898,912(Heckら)は、受信機内の直流(ＤＣ)オフセット補償法および装置を教示する。受信機は、入力、出力、フィルタを備えたフォワードパス、およびフォワードパスへ結合された誤差増幅器を備えたフィードバック経路を備える。誤差信号記憶装置がフィードバック経路に結合される。制御回路は、入力信号振幅に応答し、フィードバック経路による使用のための格納された誤差電圧情報を検索するために記憶装置に結合される。較正中に、フォワードパス段は、出力を生成するように既知の振幅の複数の信号で刺激される。その出力は誤差電圧を生成するために参照信号と比較される。誤差電圧の値は、入力信号の振幅の関数としてメモリに格納される。オペレーション中に、段入力信号は検知され、既知の振幅の信号と比較される。一致の検知に際して、関心のある信号に関連した誤差電圧の値は、メモリから検索され、ＤＣオフセット補償中に使用される。
【００１６】
米国特許5,760,629(Urabeら)は、ＤＣオフセット補償装置を説明する。その装置は、レベル信号を出力するために入力信号の振幅の変化を検知するレベル検出器を持っている。時定数制御信号は、レベル信号がハイからローに変化する時から所定期間の間、時定数を小さくするように評価器の時定数をコントロールするレベル信号に基づいて時定数制御信号を生成する。前記評価器は、評価を出力するために時定数制御信号により、時定数変化を伴う入力信号に含まれたＤＣオフセットを評価する。補償器は、補償出力を得るために入力信号から前記評価を差し引く。したがって、評価器では、ＤＣオフセットを評価する速度が、入力信号の頭部分に対応する期間と他の期間の間で異なる。したがって、ＤＣオフセット補償装置は、入力信号の頭部分において速いＤＣオフセット補償ができるように、かつ他の部分において安定したＤＣオフセット補償を持つように、構成することができる。
【発明の開示】
【発明の概要】
【００１７】
本発明の目的は、複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧の補正および補償を提供することである。
【００１８】
少なくともこの目的を遂行するために、ＤＣ電圧オフセット補正回路は、ＤＣオフセット検出装置およびディジタル・アナログ変換器を含んでいる。ＤＣオフセット検出装置は、フィルタ段の出力におけるＤＣオフセット電圧の存在を示すオフセット存在信号を生成するために、複素フィルタのフィルタ段の出力に接続される。ディジタル・アナログ変換器は、ＤＣオフセット検出装置と通信状態にあり、またオフセット存在信号という条件付きの出力に補償信号を加えるためにフィルタ段の出力に接続される。
【００１９】
ＤＣ電圧オフセット補正回路は、さらに、オフセット存在信号を受け取るためにＤＣオフセット検出装置と通信状態にあるプログラミング・レジスタを含んでいる。プログラミング・レジスタは、補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう。プログラミング・レジスタは、ディジタル・アナログ変換器と通信状態にあり、フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるためにディジタル・アナログ変換器へディジタル信号を転送する。前記補償電圧レベルをフィルタ段のプログラムされた利得値に適合させるようにセットする前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ。
【００２０】
ＤＣオフセット検出装置は、本質的に、フィルタ段の同相（in-phase）出力に接続される同相入力と、フィルタ段の異相（out-of-phase） 出力へ接続される異相入力を備えた、電圧コンパレータである。電圧コンパレータは、フィルタ段の同相出力と異相出力に存在する電圧レベルを比較して、ＤＣオフセット電圧の存在を決定する。オフセット存在信号は、電圧コンパレータによって提供されるＤＣオフセット電圧の存在を示す１ビットの２進数の信号である。
【詳細な説明】
【００２１】
本発明のＤＣ電圧オフセット補正回路は、複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧の補正および補償を提供するものであり、ＤＣオフセット検出装置およびディジタル・アナログ変換器を含んでいる。ＤＣオフセット検出装置は、フィルタ段の出力でＤＣオフセット電圧の存在を示すオフセット存在信号を生成するために、複素フィルタのフィルタ段の出力に接続される。ディジタル・アナログ変換器は、ＤＣオフセット検出装置と通信状態にあり、またオフセット存在信号という条件付きの出力に補償信号を加えるためにフィルタ段の出力に接続されている。
【００２２】
プログラミング・レジスタは、オフセット存在信号を受け取るためにＤＣオフセット検出装置と通信状態にある。オフセット存在信号から、プログラミング・レジスタは、補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう。フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるために、プログラミング・レジスタは、ディジタル・アナログ変換器にディジタル信号を伝える。フィルタ・コントローラは、プログラミング・レジスタ中でコード化する補償電圧レベルをフィルタ段のプログラムされた利得値に適合させる。
【００２３】
今、本発明のＤＣ電圧オフセット補正回路のより完全な議論に関しては図１を参照してください。当該技術分野で知られているように、複素フィルタの基本のコンポーネントは、一般に演算増幅器で作成されるフィルタ利得段１００である。上に説明されたように、演算増幅器の回路部品中の欠陥は、たとえ入力電圧（Ｖｉ１０５）がゼロであったとしても出力においてＤＣ電圧を生成する。過度のＤＣオフセットは、０ボルト近辺の出力（Ｖｏ１３０）波形の対称性を変えてしまうであろう、そして、ＤＣオフセットが存在しない場合に生じるであろう信号振幅よりも小さな範囲でクリッピングを引き起こすかもしれない。このオフセットは、演算増幅器のダイナミック・レンジを減少する、減少される。このことは、ＤＣオフセット数ミリボルトの入力電圧Ｖｉ１０５がアプリケーションの動作範囲内へ増幅されるような高利得状態において特に問題である。
【００２４】
ＤＣオフセット補正回路１１０は、フィルタ利得段１００の出力電圧を検知して、ＤＣオフセット電圧の存在を決定し、オフセット補正電圧１１８を生成する。オフセット補正電圧１１８は、出力信号Ｖｏ１３０を生成するための加算回路１２５への入力である。
【００２５】
ＤＣオフセット補正回路１１０は、フィルタ利得段１００の出力においてＤＣオフセット電圧の存在を検出するＤＣオフセット電圧検出回路１１２を有している。好適な実施態様では、フィルタ利得段１００の出力は差分ペアの出力であり、そして、ＤＣオフセット電圧検出回路１１２は、フィルタ利得段１００の差分ペアの出力間の電圧の差を比較するコンパレータである。この差から、ＤＣオフセット電圧検出回路１１２は、ＤＣオフセット電圧があることを示すディジタル・コード(単一ビット)を生成する。ディジタル・オフセット信号コードは、ディジタル・ツー・アナログ・プログラム・レジスタ１１４およびフィルタ・コントローラ１２０に与えられる。
【００２６】
フィルタ・コントローラ１２０は、プログラム可能にその利得を調節するためにフィルタ１００と通信状態１２２にある。フィルタ利得段１００の利得は、ＤＣオフセット電圧のレベルを決定する。フィルタ１００のプログラムされた利得に基づいた補償信号の電圧レベルを表わすために、フィルタ・コントローラ１２０は、ディジタル・ツー・アナログ・プログラム・レジスタ１１４にディジタル符号を送る。コンパレータ(ＤＣオフセット電圧検出回路１１２)の出力は、補償信号の電圧レベルを示す１ビット・ディジタル信号である。この１ビット・ディジタル信号は、ディジタル・ツー・アナログ・プログラム・レジスタ１１４のためのアドレスとして働く。そのディジタル・ツー・アナログ・プログラム・レジスタ１１４は、１ビット・ディジタル信号に基づいた補償信号の電圧レベルについてのコードをディジタル・アナログ変換器１１６へ与える。ディジタル・アナログ変換器１１６は、ディジタル・アナログ変換器１１６からの補償信号とフィルタ１００の出力信号とを結合する信号コンバイナ１２５に加えられる、適切な補償信号を生成するためにその出力電圧を調節する。信号コンバイナは、フィルタ利得段１００とディジタル・アナログ変換器１１６の出力間の加算回路あるいは単に配線ノードかもしれない。
【００２７】
今、複素フィルタ・チェーン２００の議論に関しては、図３を参照してください。
【００２８】
複素フィルタ・チェーンには一連のフィルタ利得段 １００ａ，１００ｂ，．．．，１００ｎがある。入力信号２０５。各フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎは、存在するＤＣオフセット電圧を検出するために各フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの出力に接続されるＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎを持っている。各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎの出力は、各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎからの生成された補償信号と各フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの出力とを結合させるためのコンバイナ１２５ａ，１２５ｂ，．．．，１２５ｎに接続する出力を備えている。上述したように、各コンバイナ１２５ａ，１２５ｂ，．．．，１２５ｎは、フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々と、ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎの各々のディジタル・アナログ変換器１１６の各々の出力間の加算回路あるいは単なる配線ノードのいずれかである。
【００２９】
フィルタ・コントローラは、フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々の利得を調節するようにフィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々と通信状態にある。フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々のＤＣオフセット電圧は、フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々のプログラムされた利得の関数として決定される。フィルタ・コントローラは、ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎの各々のディジタル・ツー・アナログ・プログラム・レジスタをプログラムする。各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎのＤＣオフセット検出回路は、それが付けられたフィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの出力において そのＤＣオフセット電圧を決定し、そして、各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎのディジタル・ツー・アナログ・プログラム・レジスタへのアドレス・ラインを活性化し、それから、それは補償信号レベルについてのディジタル・コードをＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎへ供給する。各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎのディジタル・アナログ変換器の出力は、適切にコンバイナ１２５ａ，１２５ｂ，．．．，１２５ｎに加えられ、ＤＣオフセット電圧を補償する。
【００３０】
図４は、プログラムされたフィルタ利得段１００を組込んだ複素フィルタ２００の回路図を提供する。フィルタ利得段１００の出力においてＤＣオフセット補正回路１１０で、ＤＣオフセット電圧を検出するように、かつ必要なＤＣオフセット電圧補償信号を提供するように接続される。コンパレータは、ＤＣオフセット電圧の電圧レベルを決定するために接続される入力を備えたＤＣオフセット電圧検出回路１１２である。コンパレータ１１２の出力は、１ビットのディジタル・コードとして、ディジタル・アナログ変換器１１６と、ＤＣオフセット電圧補償信号を生成するようにディジタル・アナログ変換器１１６をアドレスするディジタル・ツー・アナログ・プログラム・レジスタ１１４に加えられる。フィルタ・コントローラ１２０は、その利得をプログラムするためにフィルタ利得段１００と通信状態にあり、また、その利得から、フィルタ・コントローラ１２０は、必要な電圧補償オフセット信号を表わすような適切なコードでディジタル・ツー・アナログ・プログラム・レジスタ１１４をプログラムする。ディジタル・アナログ変換器１１６の出力は、フィルタ利得段１００のＤＣオフセット電圧を補正するＤＣオフセット補償信号を提供するために、フィルタ利得段１００の出力に接続される。
【００３１】
ＤＣオフセット補正回路を組込む複素フィルタを使用するシステムは、図５に例示される。入力信号３００ａ、３００ｂ、３００ｃ、および３００ｄは、バッファ回路３０５ａ、３０５ｂ、３０５ｃ、および３０５ｄにそれぞれ与えられる。バッファ回路３０５ａ、３０５ｂ、３０５ｃ、および３０５ｄの出力は、プログラムされた利得の増幅段を有する複素フィルタ３１５への入力である適切なクロス積を生成する乗算回路３１０ａ、３１０ｂ、３１０ｃ、および３１０ｄへの入力である。複素フィルタ３１５は、本質的に図４に示されるように構築され、図２に記述されるように本発明のＤＣオフセット補正回路を組込む。このアプリケーションにおける複素フィルタ３１５の出力は、複素フィルタ３１５の出力信号の振幅を表わすディジタル・コード３２５をサンプルし作成するアナログ・ディジタル変換器３２０に接続される。
【００３２】
概要および図６にフローチャートとして示された中で、複素フィルタの各プログラムされたフィルタ利得段のためのＤＣオフセット補正は、プログラムされたフィルタの利得段の出力の位相間のオフセット電圧を検出することにより始まる（箱４００）。オフセット電圧は、オフセット電圧のレベルを示す２進数のディジタル・コードに変換される（箱４０５）。図２に記載されたＤＣオフセット電圧検出回路１１２において、ＤＣオフセット電圧は、ＤＣオフセット電圧の存在を示す単一ビットの２進数コードとしてエンコードされる。２進数の信号は、ＤＣ電圧オフセット補償電圧のレベルを決定する図２のディジタル・ツー・アナログ・プログラム・レジスタ１１４のコンテンツを探索するのに使用される（箱４１０）。
【００３３】
ディジタル・ツー・アナログ・プログラム・レジスタ１１４は、図２のフィルタ・コントローラ１２０によってプログラムされる。フィルタ・コントローラ１２０は、プログラムされたフィルタ利得段をプログラムし、ＤＣ電圧オフセットの動作レベルを決定する。前記探索（箱４１０）は、図２のディジタル・アナログ変換器１１６をプログラムするディジタル・コードを選択する(箱４１５)。それから、ディジタル・アナログ変換器１１６の出力は、プログラムされたフィルタ利得段の出力におけるＤＣオフセット電圧を補正するように、その出力電圧を適切なＤＣオフセット電圧補償レベルにセットする（箱４２０）。
【００３４】
本発明は、その好適な実施例に関して特に示され説明されたが、本発明の趣旨および範囲から外れることなく、形式と詳細において種々の変更が行なわれてもよいことは当業者によって理解されるだろう。
【図面の簡単な説明】
【００３５】
【図１】先行技術のＤＣオフセット補償を備えたフィルタ段のブロックダイヤグラムである。
【図２】本発明のＤＣ補償を例示する複素フィルタのフィルタ段のブロックダイヤグラムである。
【図３】本発明のＤＣ補償を例示する複素フィルタのブロックダイヤグラムである。
【図４】本発明のＤＣ補償を例示する複素フィルタのフィルタ段の回路図である。
【図５】本発明の複素フィルタの回路図である。
【図６】複素フィルタのフィルタ段の出力においてＤＣオフセット電圧を補正する過程のフローチャートである。
【技術分野】
【０００１】
本発明は、電子回路におけるＤＣオフセット電圧を補正する方法と装置に関する。
【０００２】
より詳細には、本発明は、複素フィルタ（complex filter）の利得段の出力において、自動的にＤＣオフセット電圧を除去するＤＣオフセット補償装置の補正に関する。
【背景技術】
【０００３】
この技術分野で知られているように、複素フィルタの利得段は演算増幅器である。この技術分野では、以下のことが、さらに知られており、「アナログ集積回路およびシステムの設計」、レーカーおよびサンセン、マグロウヒル（ＮＹ、ニューヨーク）、1994年1月、pp.448-450の中で説明されている。「理想的な演算増幅器では、入力信号が０ならば、出力は０であろう。演算増幅器では、回路部品の欠陥により入力電圧が０である場合にさえ、ＤＣ電圧Ｖoutの出力が存在する。」、「ＤＣでのレスポンスは必ずしも重大ではないが、過度のＤＣオフセットは約０ボルト近辺の出力波形の対称性を変えてしまうであろう。おそらく、ＤＣオフセットがない場合に生じるであろうよりも小さな信号振幅範囲にわたり波形のクリップが生起する。言いかえれば、正(または負)のＤＣオフセットは、負(または正)の振動についてよりも低い振幅で正(または負)信号振動についてクリッピングを生じさせ得る。したがって、オペ増幅器のダイナミック・レンジは減少される。このことは特に高い利得状況において問題である。」そのような状況では、「数ミリボルトのＤＣオフセットは、信号と共に１Ｖの範囲まで増幅される。アナログ・ディジタル変換器のようなアプリケーションでは、ディジタル・コードが非常に正確に決定されるようにディジタル・コードを示すことをＤＣ電圧に要求する。これらのアプリケーションでは、オフセットヌル化または自動ゼロ回路によって内部オフセットを影響のない程度まで減少させねばならない。」
【０００４】
一般に、複素フィルタの設計では、図１に示されるように、フィルタ５の出力ノードのＤＣオフセットは、フィルタ回路５のＤＣオフセットの電圧レベルを決定するためにＤＣオフセット検出回路１０によって検出される。補償または補正の電圧は、ＤＣオフセット検出回路１０によって生成され、ローパスフィルタ１５に加えられる。前記ローパスフィルタは、その出力電圧が本質的にゆっくり変化するＤＣ電圧であるような非常に低いカットオフ周波数を持っている。前記ローパスフィルタ１５の出力は、フィルタ５への入力としての入力信号Ｖｉ２５と結合する加算回路２０に加えられる。フィルタ５の利得を掛けられた補償電圧は、フィルタ回路１０のＤＣオフセットの電圧レベルと大きさが等しく、極性が反対である。
【０００５】
「９０ｎｍのＣＭＯＳで、ＤＣオフセット補正を備えた１．４Ｖ、１３．５ミリワット、１０／１００ＭＨzの６次の楕円フィルタ／ＶＧＡ（A 1.4V, 13.5mw, 10/100mhz 6th Order Elliptic Filter/VGA with ＤＣ Offset Correction in 90nm CMOS）」Elmalaら、２００５年ＩＥＥＥ無線周波数集積回路（ＲＦＩＣ）シンポジウム論文のダイジェスト、２００５年６月、ｐｐ．１８９−１９２、は、ＤＣオフセット補正回路を備えた低電圧で作動する非常に線形の可変利得増幅器（variable gain amplifier）（ＶＧＡ）およびフィルタについて記述する。ＤＣオフセット補正回路は、非常に低い周波数を拒絶し、かつ非常に大きな抵抗を必要とする。非常に大きな抵抗はサブ閾値領域のトランジスタの操作により遂行される。
【０００６】
「非常に線形のフィルタ、および９０ｎｍのディジタルＣＭＯＳプロセスにおいて新規なＤＣオフセット補正を備えたＶＧＡチェーン（A Highly Linear Filter and VGA Chain with Novel DC-Offset Correction in 90nm Digital CMOS Process）」、Elmalaら、技術論文のダイジェスト―２００５年ＶＬＳＩ回路シンポジウム、2005年6月、pp.302-303、は、６次の楕円のフィルタ、および５段のＶＧＡからなるベース・バンド・フィルタを示す。そのフィルタは、ＤＣオフセットがなく、かつ、非常に大きな抵抗器をエミュレートするサブ閾値デバイスを使用して非常に低い周波数を拒絶することに基づいた、ＤＣオフセットの打ち消しについて２つのオプションを持っている。第１のオプションは、フィード・フォワード経路において、０．３ＫＨｚの遮断周波数を持つ段間のハイパスフィルタを使用する。第２のオプションは、ＤＣの情報を検知し、かつＶＧＡチェーンの入力への補正電流を生成するために、フィードバック経路で０．３ＫＨｚ遮断を備えたローパスフィルタを使用する。
【０００７】
「新しいオフセット補償バイ・クアッド・スイッチ・キャパシタ・フィルタの設計（A Novel Offset Compensation Biquad Switched-Capacitor Filter Design）」Qiangら、講演録―ＡＳＩＣに関する第５回国際会議、2003年10月、1巻、pp.643- 646 、は、ＲＦＩＤ読取り装置の中で使用されるバイ・クアッドのＳＣフィルタについて記述する。このフィルタは、フィルタの微分回路内の不整合によって起こされた入力および内部のオフセットから生じるＤＣオフセットを補償する。また、我々の設計の出力オフセットは、フィードバック経路の積分器の入力オフセットによって決定される。
【０００８】
米国特許6,937,083および米国特許6,806,756(Manloveら)は、ＤＣオフセットを除去するためにセンサーによって生成されたアナログ信号の処理のためにアナログ信号調整回路について記述する。前記信号調整回路は、アナログ入力信号を受け取る入力、および参照信号を受け取る入力を有している増幅器を含んでいる。前記増幅器は、アナログ入力信号および参照信号の増幅された表現によって定義されたアナログ出力信号を提供する出力を含んでいる。回路は、増幅器の出力に結合された入力、およびアナログ・フィードバック信号の提供のために増幅器の入力に結合された出力を持つフィードバック回路を含んでいる。フィードバック回路は、アナログ増幅器の出力をデジタル信号に変換するためのアナログ・ディジタル変換器、デジタル信号を処理するためのデジタル・コントローラ、および処理されたデジタル信号をアナログ・フィードバック信号に変換するためのディジタル・アナログ変換器を含んでいる。
【０００９】
米国特許6,909,882(Hayashiら)は、後段の増幅器上におけるＤＣオフセット較正のために使用されるダミーの低雑音増幅器を含んでいる信号処理半導体集積回路を提供する。前記較正は、信号の低雑音増幅器は非活性化され、そして、ダミーの低雑音増幅器は、受理モードへ変えられている間に局部発振器の漏出雑音に起因するＤＣオフセットの生成を抑えるために、そして受理感度を高めるために、活性化された状態で、受理モードへ変えられている間に実行される。
【００１０】
米国特許6,690,225(Kondoら)は、ＴＤＭＡシステムおよび非ＴＤＭＡシステムにかかわらず、ＤＣオフセットを相殺するためのＤＣオフセット相殺回路を提供する。少なくとも２つ以上の相がある１つの出力信号は移相器ユニットへの入力である。移相器ユニットからの出力である信号は、コンパレータ・ユニット内で移相器ユニットに加えられない他の信号のうちの任意の１つと比較される。比較結果は、信号処理部にフィード・バックされ、そして、ＤＣオフセット成分が相殺される。
【００１１】
米国特許6,756,924(Leeら)は、通信システムにおけるＤＣオフセットの補正のための信号処理装置を教示する。前記信号処理装置は、低雑音増幅器（ＬＮＡ）を含んでいる。ミキサーは、ローカルの発振信号と低雑音増幅器からの出力を組み合わせる。第１のオフセット補正増幅器は、ミキサーからの出力信号を増幅し、第１の制御信号に基づいて出力信号の中のＤＣオフセットを除去する。第２のオフセット補正増幅器は、第１のオフセット補正増幅器からの出力信号を増幅し、第２の制御信号に基づいて出力信号の中のＤＣオフセットを除去する。可変利得増幅器は、第２のオフセット補正増幅器からの出力を増幅する。可変利得増幅器の利得は、出力のパワーレベルが目標値に維持されるように制御される。オフセット較正装置は、可変利得増幅器の出力でＤＣオフセットを較正する。オフセット補正装置は、オフセット較正装置の出力に由来する第１と第２の制御信号が、可変利得増幅器からの出力におけるＤＣオフセットを除去することを証明した。
【００１２】
米国特許6,642,767(Wang)は、ＤＣオフセットを相殺するための装置を提供する。ＤＣレベルを固定する信号発生器は、ミキサーから２つの出力信号のフィードバック入力を受け取り、入力値による２つの出力信号のＤＣレベルを固定するためにレベル固定制御信号を生成する。ＤＣオフセット相殺信号発生器は、ミキサーから２つの出力信号のフィードバック入力を受け取り、入力値による２つの出力信号のＤＣレベル間の相対的な差を相殺するためのにオフセットを相殺制御信号を生成する。ＤＣレベルの固定とオフセットを相殺する回路は、ミキサーからの２つの出力信号の各々のＤＣレベルを固定し、オフセットを相殺する制御信号およびレベル固定制御信号により、２つの出力信号のＤＣレベル間の相対的な差を相殺する。
【００１３】
米国特許6,327,313(Traylorら)は、ＤＣオフセット補正のための方法と装置について記述する。その装置は、デジタル信号に関連したピークを決定するためのピーク評価器を利用するＤＣオフセット補正ループを有している。ピーク評価器は、ＤＣオフセットを評価するためにピークを平均する。加算器は、補正出力を作るために前記ディジタル信号と前記ＤＣオフセットを合計する。
【００１４】
米国特許6,114,980(Tilleyら)は、ＤＣオフセットを解決する方法と装置を例示する。その装置には、符号ビットジェネレータ、二分探索段、および、利得段の入力においてＤＣオフセットを補正するためにそのフィードバック経路でディジタル・アナログ変換器、を利用するＤＣオフセット補正ループがある。
【００１５】
米国特許5,898,912(Heckら)は、受信機内の直流(ＤＣ)オフセット補償法および装置を教示する。受信機は、入力、出力、フィルタを備えたフォワードパス、およびフォワードパスへ結合された誤差増幅器を備えたフィードバック経路を備える。誤差信号記憶装置がフィードバック経路に結合される。制御回路は、入力信号振幅に応答し、フィードバック経路による使用のための格納された誤差電圧情報を検索するために記憶装置に結合される。較正中に、フォワードパス段は、出力を生成するように既知の振幅の複数の信号で刺激される。その出力は誤差電圧を生成するために参照信号と比較される。誤差電圧の値は、入力信号の振幅の関数としてメモリに格納される。オペレーション中に、段入力信号は検知され、既知の振幅の信号と比較される。一致の検知に際して、関心のある信号に関連した誤差電圧の値は、メモリから検索され、ＤＣオフセット補償中に使用される。
【００１６】
米国特許5,760,629(Urabeら)は、ＤＣオフセット補償装置を説明する。その装置は、レベル信号を出力するために入力信号の振幅の変化を検知するレベル検出器を持っている。時定数制御信号は、レベル信号がハイからローに変化する時から所定期間の間、時定数を小さくするように評価器の時定数をコントロールするレベル信号に基づいて時定数制御信号を生成する。前記評価器は、評価を出力するために時定数制御信号により、時定数変化を伴う入力信号に含まれたＤＣオフセットを評価する。補償器は、補償出力を得るために入力信号から前記評価を差し引く。したがって、評価器では、ＤＣオフセットを評価する速度が、入力信号の頭部分に対応する期間と他の期間の間で異なる。したがって、ＤＣオフセット補償装置は、入力信号の頭部分において速いＤＣオフセット補償ができるように、かつ他の部分において安定したＤＣオフセット補償を持つように、構成することができる。
【発明の開示】
【発明の概要】
【００１７】
本発明の目的は、複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧の補正および補償を提供することである。
【００１８】
少なくともこの目的を遂行するために、ＤＣ電圧オフセット補正回路は、ＤＣオフセット検出装置およびディジタル・アナログ変換器を含んでいる。ＤＣオフセット検出装置は、フィルタ段の出力におけるＤＣオフセット電圧の存在を示すオフセット存在信号を生成するために、複素フィルタのフィルタ段の出力に接続される。ディジタル・アナログ変換器は、ＤＣオフセット検出装置と通信状態にあり、またオフセット存在信号という条件付きの出力に補償信号を加えるためにフィルタ段の出力に接続される。
【００１９】
ＤＣ電圧オフセット補正回路は、さらに、オフセット存在信号を受け取るためにＤＣオフセット検出装置と通信状態にあるプログラミング・レジスタを含んでいる。プログラミング・レジスタは、補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう。プログラミング・レジスタは、ディジタル・アナログ変換器と通信状態にあり、フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるためにディジタル・アナログ変換器へディジタル信号を転送する。前記補償電圧レベルをフィルタ段のプログラムされた利得値に適合させるようにセットする前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ。
【００２０】
ＤＣオフセット検出装置は、本質的に、フィルタ段の同相（in-phase）出力に接続される同相入力と、フィルタ段の異相（out-of-phase） 出力へ接続される異相入力を備えた、電圧コンパレータである。電圧コンパレータは、フィルタ段の同相出力と異相出力に存在する電圧レベルを比較して、ＤＣオフセット電圧の存在を決定する。オフセット存在信号は、電圧コンパレータによって提供されるＤＣオフセット電圧の存在を示す１ビットの２進数の信号である。
【詳細な説明】
【００２１】
本発明のＤＣ電圧オフセット補正回路は、複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧の補正および補償を提供するものであり、ＤＣオフセット検出装置およびディジタル・アナログ変換器を含んでいる。ＤＣオフセット検出装置は、フィルタ段の出力でＤＣオフセット電圧の存在を示すオフセット存在信号を生成するために、複素フィルタのフィルタ段の出力に接続される。ディジタル・アナログ変換器は、ＤＣオフセット検出装置と通信状態にあり、またオフセット存在信号という条件付きの出力に補償信号を加えるためにフィルタ段の出力に接続されている。
【００２２】
プログラミング・レジスタは、オフセット存在信号を受け取るためにＤＣオフセット検出装置と通信状態にある。オフセット存在信号から、プログラミング・レジスタは、補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう。フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるために、プログラミング・レジスタは、ディジタル・アナログ変換器にディジタル信号を伝える。フィルタ・コントローラは、プログラミング・レジスタ中でコード化する補償電圧レベルをフィルタ段のプログラムされた利得値に適合させる。
【００２３】
今、本発明のＤＣ電圧オフセット補正回路のより完全な議論に関しては図１を参照してください。当該技術分野で知られているように、複素フィルタの基本のコンポーネントは、一般に演算増幅器で作成されるフィルタ利得段１００である。上に説明されたように、演算増幅器の回路部品中の欠陥は、たとえ入力電圧（Ｖｉ１０５）がゼロであったとしても出力においてＤＣ電圧を生成する。過度のＤＣオフセットは、０ボルト近辺の出力（Ｖｏ１３０）波形の対称性を変えてしまうであろう、そして、ＤＣオフセットが存在しない場合に生じるであろう信号振幅よりも小さな範囲でクリッピングを引き起こすかもしれない。このオフセットは、演算増幅器のダイナミック・レンジを減少する、減少される。このことは、ＤＣオフセット数ミリボルトの入力電圧Ｖｉ１０５がアプリケーションの動作範囲内へ増幅されるような高利得状態において特に問題である。
【００２４】
ＤＣオフセット補正回路１１０は、フィルタ利得段１００の出力電圧を検知して、ＤＣオフセット電圧の存在を決定し、オフセット補正電圧１１８を生成する。オフセット補正電圧１１８は、出力信号Ｖｏ１３０を生成するための加算回路１２５への入力である。
【００２５】
ＤＣオフセット補正回路１１０は、フィルタ利得段１００の出力においてＤＣオフセット電圧の存在を検出するＤＣオフセット電圧検出回路１１２を有している。好適な実施態様では、フィルタ利得段１００の出力は差分ペアの出力であり、そして、ＤＣオフセット電圧検出回路１１２は、フィルタ利得段１００の差分ペアの出力間の電圧の差を比較するコンパレータである。この差から、ＤＣオフセット電圧検出回路１１２は、ＤＣオフセット電圧があることを示すディジタル・コード(単一ビット)を生成する。ディジタル・オフセット信号コードは、ディジタル・ツー・アナログ・プログラム・レジスタ１１４およびフィルタ・コントローラ１２０に与えられる。
【００２６】
フィルタ・コントローラ１２０は、プログラム可能にその利得を調節するためにフィルタ１００と通信状態１２２にある。フィルタ利得段１００の利得は、ＤＣオフセット電圧のレベルを決定する。フィルタ１００のプログラムされた利得に基づいた補償信号の電圧レベルを表わすために、フィルタ・コントローラ１２０は、ディジタル・ツー・アナログ・プログラム・レジスタ１１４にディジタル符号を送る。コンパレータ(ＤＣオフセット電圧検出回路１１２)の出力は、補償信号の電圧レベルを示す１ビット・ディジタル信号である。この１ビット・ディジタル信号は、ディジタル・ツー・アナログ・プログラム・レジスタ１１４のためのアドレスとして働く。そのディジタル・ツー・アナログ・プログラム・レジスタ１１４は、１ビット・ディジタル信号に基づいた補償信号の電圧レベルについてのコードをディジタル・アナログ変換器１１６へ与える。ディジタル・アナログ変換器１１６は、ディジタル・アナログ変換器１１６からの補償信号とフィルタ１００の出力信号とを結合する信号コンバイナ１２５に加えられる、適切な補償信号を生成するためにその出力電圧を調節する。信号コンバイナは、フィルタ利得段１００とディジタル・アナログ変換器１１６の出力間の加算回路あるいは単に配線ノードかもしれない。
【００２７】
今、複素フィルタ・チェーン２００の議論に関しては、図３を参照してください。
【００２８】
複素フィルタ・チェーンには一連のフィルタ利得段 １００ａ，１００ｂ，．．．，１００ｎがある。入力信号２０５。各フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎは、存在するＤＣオフセット電圧を検出するために各フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの出力に接続されるＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎを持っている。各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎの出力は、各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎからの生成された補償信号と各フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの出力とを結合させるためのコンバイナ１２５ａ，１２５ｂ，．．．，１２５ｎに接続する出力を備えている。上述したように、各コンバイナ１２５ａ，１２５ｂ，．．．，１２５ｎは、フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々と、ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎの各々のディジタル・アナログ変換器１１６の各々の出力間の加算回路あるいは単なる配線ノードのいずれかである。
【００２９】
フィルタ・コントローラは、フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々の利得を調節するようにフィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々と通信状態にある。フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々のＤＣオフセット電圧は、フィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの各々のプログラムされた利得の関数として決定される。フィルタ・コントローラは、ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎの各々のディジタル・ツー・アナログ・プログラム・レジスタをプログラムする。各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎのＤＣオフセット検出回路は、それが付けられたフィルタ利得段１００ａ，１００ｂ，．．．，１００ｎの出力において そのＤＣオフセット電圧を決定し、そして、各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎのディジタル・ツー・アナログ・プログラム・レジスタへのアドレス・ラインを活性化し、それから、それは補償信号レベルについてのディジタル・コードをＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎへ供給する。各ＤＣオフセット補正回路１１０ａ，１１０ｂ，．．．，１１０ｎのディジタル・アナログ変換器の出力は、適切にコンバイナ１２５ａ，１２５ｂ，．．．，１２５ｎに加えられ、ＤＣオフセット電圧を補償する。
【００３０】
図４は、プログラムされたフィルタ利得段１００を組込んだ複素フィルタ２００の回路図を提供する。フィルタ利得段１００の出力においてＤＣオフセット補正回路１１０で、ＤＣオフセット電圧を検出するように、かつ必要なＤＣオフセット電圧補償信号を提供するように接続される。コンパレータは、ＤＣオフセット電圧の電圧レベルを決定するために接続される入力を備えたＤＣオフセット電圧検出回路１１２である。コンパレータ１１２の出力は、１ビットのディジタル・コードとして、ディジタル・アナログ変換器１１６と、ＤＣオフセット電圧補償信号を生成するようにディジタル・アナログ変換器１１６をアドレスするディジタル・ツー・アナログ・プログラム・レジスタ１１４に加えられる。フィルタ・コントローラ１２０は、その利得をプログラムするためにフィルタ利得段１００と通信状態にあり、また、その利得から、フィルタ・コントローラ１２０は、必要な電圧補償オフセット信号を表わすような適切なコードでディジタル・ツー・アナログ・プログラム・レジスタ１１４をプログラムする。ディジタル・アナログ変換器１１６の出力は、フィルタ利得段１００のＤＣオフセット電圧を補正するＤＣオフセット補償信号を提供するために、フィルタ利得段１００の出力に接続される。
【００３１】
ＤＣオフセット補正回路を組込む複素フィルタを使用するシステムは、図５に例示される。入力信号３００ａ、３００ｂ、３００ｃ、および３００ｄは、バッファ回路３０５ａ、３０５ｂ、３０５ｃ、および３０５ｄにそれぞれ与えられる。バッファ回路３０５ａ、３０５ｂ、３０５ｃ、および３０５ｄの出力は、プログラムされた利得の増幅段を有する複素フィルタ３１５への入力である適切なクロス積を生成する乗算回路３１０ａ、３１０ｂ、３１０ｃ、および３１０ｄへの入力である。複素フィルタ３１５は、本質的に図４に示されるように構築され、図２に記述されるように本発明のＤＣオフセット補正回路を組込む。このアプリケーションにおける複素フィルタ３１５の出力は、複素フィルタ３１５の出力信号の振幅を表わすディジタル・コード３２５をサンプルし作成するアナログ・ディジタル変換器３２０に接続される。
【００３２】
概要および図６にフローチャートとして示された中で、複素フィルタの各プログラムされたフィルタ利得段のためのＤＣオフセット補正は、プログラムされたフィルタの利得段の出力の位相間のオフセット電圧を検出することにより始まる（箱４００）。オフセット電圧は、オフセット電圧のレベルを示す２進数のディジタル・コードに変換される（箱４０５）。図２に記載されたＤＣオフセット電圧検出回路１１２において、ＤＣオフセット電圧は、ＤＣオフセット電圧の存在を示す単一ビットの２進数コードとしてエンコードされる。２進数の信号は、ＤＣ電圧オフセット補償電圧のレベルを決定する図２のディジタル・ツー・アナログ・プログラム・レジスタ１１４のコンテンツを探索するのに使用される（箱４１０）。
【００３３】
ディジタル・ツー・アナログ・プログラム・レジスタ１１４は、図２のフィルタ・コントローラ１２０によってプログラムされる。フィルタ・コントローラ１２０は、プログラムされたフィルタ利得段をプログラムし、ＤＣ電圧オフセットの動作レベルを決定する。前記探索（箱４１０）は、図２のディジタル・アナログ変換器１１６をプログラムするディジタル・コードを選択する(箱４１５)。それから、ディジタル・アナログ変換器１１６の出力は、プログラムされたフィルタ利得段の出力におけるＤＣオフセット電圧を補正するように、その出力電圧を適切なＤＣオフセット電圧補償レベルにセットする（箱４２０）。
【００３４】
本発明は、その好適な実施例に関して特に示され説明されたが、本発明の趣旨および範囲から外れることなく、形式と詳細において種々の変更が行なわれてもよいことは当業者によって理解されるだろう。
【図面の簡単な説明】
【００３５】
【図１】先行技術のＤＣオフセット補償を備えたフィルタ段のブロックダイヤグラムである。
【図２】本発明のＤＣ補償を例示する複素フィルタのフィルタ段のブロックダイヤグラムである。
【図３】本発明のＤＣ補償を例示する複素フィルタのブロックダイヤグラムである。
【図４】本発明のＤＣ補償を例示する複素フィルタのフィルタ段の回路図である。
【図５】本発明の複素フィルタの回路図である。
【図６】複素フィルタのフィルタ段の出力においてＤＣオフセット電圧を補正する過程のフローチャートである。
【特許請求の範囲】
【請求項１】
フィルタ段の出力においてＤＣオフセット電圧の存在を示すオフセット存在信号を生成するためのＤＣオフセット検出装置と、
前記ＤＣオフセット検出装置と通信状態にあり、かつ前記オフセット存在信号という条件付きの前記出力に補償信号を加えるために前記フィルタ段の前記出力に接続されるディジタル・アナログ変換器、
を備える複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧を補償するためのＤＣ電圧オフセット補正回路。
【請求項２】
前記オフセット存在信号を受け取るために前記ＤＣオフセット検出装置と通信状態にあるプログラミング・レジスタであって、
前記補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう前記プログラミング・レジスタ、
をさらに備える請求項１に記載のＤＣ電圧オフセット補正回路。
【請求項３】
前記プログラミング・レジスタは、前記フィルタ段の前記出力に前記補償電圧を加えることを前記ディジタル・アナログ変換器にさせるように、前記ディジタル・アナログ変換器へ前記ディジタル信号を転送するために、前記ディジタル・アナログ変換器と通信状態にある、
請求項２に記載のＤＣ電圧オフセット補正回路。
【請求項４】
前記補償電圧レベルを前記フィルタ段のプログラムされた利得値と適合させるために前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ、
をさらに備える請求項２に記載のＤＣ電圧オフセット補正回路。
【請求項５】
前記ＤＣオフセット検出装置は、前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するために、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力を有する電圧コンパレータを備える、
請求項１に記載のＤＣ電圧オフセット補正回路。
【請求項６】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項５に記載のＤＣ電圧オフセット補正回路。
【請求項７】
入力信号からの望まれない周波数成分をフィルタするために相互に連結された複数のフィルタ段と、
前記フィルタ段のＤＣオフセット電圧を補償するために、前記複数のフィルタ段のうちの１つの出力に各々のＤＣ電圧オフセット補正回路が接続される複数のＤＣ電圧オフセット補正回路であって、
前記ＤＣ電圧オフセット補正回路は、
前記フィルタ段の出力において前記ＤＣオフセット電圧の存在を示すオフセット存在信号を生成するためのＤＣオフセット検出装置と、
前記ＤＣオフセット検出装置と通信状態にあり、そして、前記オフセット存在信号という条件付きの前記出力へ補償信号を加えるために前記フィルタ段の前記出力に接続されるディジタル・アナログ変換器とを、
備える前記複数のＤＣ電圧オフセット補正回路、
を備える複素フィルタ。
【請求項８】
前記ＤＣ電圧オフセット補正回路は、
前記オフセット存在信号を受け取るために前記ＤＣオフセット検出装置と通信状態にあるプログラミング・レジスタであって、前記補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう前記プログラミング・レジスタ、
をさらに備える請求項７に記載の複素フィルタ。
【請求項９】
前記プログラミング・レジスタが、前記フィルタ段の前記出力に前記補償電圧を加えることを前記ディジタル・アナログ変換器にさせるために、前記ディジタル・アナログ変換器へ前記ディジタル信号を転送するように前記ディジタル・アナログ変換器と通信状態にある、
請求項８に記載の複素フィルタ。
【請求項１０】
前記ＤＣ電圧オフセット補正回路が、前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させるようにセットするために、前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ、
をさらに備える請求項８に記載の複素フィルタ。
【請求項１１】
前記ＤＣオフセット検出装置は、前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するために、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力を有する電圧コンパレータを備える、
請求項７に記載の複素フィルタ。
【請求項１２】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項１１に記載の複素フィルタ。
【請求項１３】
フィルタ段の出力においてＤＣオフセット電圧を検出することと、
前記フィルタ段の出力で前記ＤＣオフセット電圧の存在を示すオフセット存在信号を生成することと、
前記オフセット存在信号をアナログ補償信号に変換することと、
前記オフセット存在信号という条件付きの前記フィルタ段の前記出力に補償信号を加えること、
の各ステップを含む複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧を補正する方法。
【請求項１４】
補償レベルが選ばれる複数の電圧レベルの大きさを保持することと、
前記オフセット存在信号に基づいた前記補償信号となるように、前記電圧レベルのどれが選択されるかを決定するために前記複数の電圧レベル大きさの二分探索を行なうことと、
前記決定された電圧レベルの大きさから前記補償信号を生成すること、
のステップをさらに含む請求項１３に記載のＤＣオフセット電圧を補正する方法。
【請求項１５】
前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させること、
のステップをさらに含む請求項１４に記載の方法。
【請求項１６】
前記フィルタ段の前記出力におけるＤＣオフセット電圧を検出することは、前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するための、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力とを有する電圧コンパレータによって行なわれる、
請求項１３に記載のＤＣオフセット電圧を補正する方法。
【請求項１７】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す、前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項１６に記載のＤＣオフセット電圧を補正する方法。
【請求項１８】
フィルタ段の出力におけるＤＣオフセット電圧を検出するための手段と、
前記フィルタ段の出力の前記ＤＣオフセット電圧の存在を示すオフセット存在信号を生成するための手段と、
前記オフセット存在信号をアナログ補償信号に変換するための手段と、
前記オフセット存在信号という条件付きの前記フィルタ段の前記出力に補償信号を加えるための手段、
を備える複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧を補正するための装置。
【請求項１９】
前記補償レベルが選ばれる複数の電圧レベルの大きさを保持するための手段と、
前記オフセット存在信号に基づいた前記補償信号となるように、前記電圧レベルのどれが選択されるかを決定するために前記複数の電圧レベルの大きさの二分探索を行なうための手段と、
前記決定された電圧レベルの大きさからの前記補償信号を生成するための手段、
をさらに含む請求項１８に記載のＤＣオフセット電圧を補正するための装置。
【請求項２０】
前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させるための手段、
をさらに含む請求項１９に記載のＤＣオフセット電圧を補正するための装置。
【請求項２１】
前記フィルタ段の前記出力におけるＤＣオフセット電圧を検出するための前記手段は、
前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するための、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力とを有する電圧コンパレータ、
を備える請求項１８に記載のＤＣオフセット電圧を補正するための装置。
【請求項２２】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項２１に記載のＤＣオフセット電圧を補正するための装置。
【請求項１】
フィルタ段の出力においてＤＣオフセット電圧の存在を示すオフセット存在信号を生成するためのＤＣオフセット検出装置と、
前記ＤＣオフセット検出装置と通信状態にあり、かつ前記オフセット存在信号という条件付きの前記出力に補償信号を加えるために前記フィルタ段の前記出力に接続されるディジタル・アナログ変換器、
を備える複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧を補償するためのＤＣ電圧オフセット補正回路。
【請求項２】
前記オフセット存在信号を受け取るために前記ＤＣオフセット検出装置と通信状態にあるプログラミング・レジスタであって、
前記補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう前記プログラミング・レジスタ、
をさらに備える請求項１に記載のＤＣ電圧オフセット補正回路。
【請求項３】
前記プログラミング・レジスタは、前記フィルタ段の前記出力に前記補償電圧を加えることを前記ディジタル・アナログ変換器にさせるように、前記ディジタル・アナログ変換器へ前記ディジタル信号を転送するために、前記ディジタル・アナログ変換器と通信状態にある、
請求項２に記載のＤＣ電圧オフセット補正回路。
【請求項４】
前記補償電圧レベルを前記フィルタ段のプログラムされた利得値と適合させるために前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ、
をさらに備える請求項２に記載のＤＣ電圧オフセット補正回路。
【請求項５】
前記ＤＣオフセット検出装置は、前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するために、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力を有する電圧コンパレータを備える、
請求項１に記載のＤＣ電圧オフセット補正回路。
【請求項６】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項５に記載のＤＣ電圧オフセット補正回路。
【請求項７】
入力信号からの望まれない周波数成分をフィルタするために相互に連結された複数のフィルタ段と、
前記フィルタ段のＤＣオフセット電圧を補償するために、前記複数のフィルタ段のうちの１つの出力に各々のＤＣ電圧オフセット補正回路が接続される複数のＤＣ電圧オフセット補正回路であって、
前記ＤＣ電圧オフセット補正回路は、
前記フィルタ段の出力において前記ＤＣオフセット電圧の存在を示すオフセット存在信号を生成するためのＤＣオフセット検出装置と、
前記ＤＣオフセット検出装置と通信状態にあり、そして、前記オフセット存在信号という条件付きの前記出力へ補償信号を加えるために前記フィルタ段の前記出力に接続されるディジタル・アナログ変換器とを、
備える前記複数のＤＣ電圧オフセット補正回路、
を備える複素フィルタ。
【請求項８】
前記ＤＣ電圧オフセット補正回路は、
前記オフセット存在信号を受け取るために前記ＤＣオフセット検出装置と通信状態にあるプログラミング・レジスタであって、前記補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう前記プログラミング・レジスタ、
をさらに備える請求項７に記載の複素フィルタ。
【請求項９】
前記プログラミング・レジスタが、前記フィルタ段の前記出力に前記補償電圧を加えることを前記ディジタル・アナログ変換器にさせるために、前記ディジタル・アナログ変換器へ前記ディジタル信号を転送するように前記ディジタル・アナログ変換器と通信状態にある、
請求項８に記載の複素フィルタ。
【請求項１０】
前記ＤＣ電圧オフセット補正回路が、前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させるようにセットするために、前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ、
をさらに備える請求項８に記載の複素フィルタ。
【請求項１１】
前記ＤＣオフセット検出装置は、前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するために、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力を有する電圧コンパレータを備える、
請求項７に記載の複素フィルタ。
【請求項１２】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項１１に記載の複素フィルタ。
【請求項１３】
フィルタ段の出力においてＤＣオフセット電圧を検出することと、
前記フィルタ段の出力で前記ＤＣオフセット電圧の存在を示すオフセット存在信号を生成することと、
前記オフセット存在信号をアナログ補償信号に変換することと、
前記オフセット存在信号という条件付きの前記フィルタ段の前記出力に補償信号を加えること、
の各ステップを含む複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧を補正する方法。
【請求項１４】
補償レベルが選ばれる複数の電圧レベルの大きさを保持することと、
前記オフセット存在信号に基づいた前記補償信号となるように、前記電圧レベルのどれが選択されるかを決定するために前記複数の電圧レベル大きさの二分探索を行なうことと、
前記決定された電圧レベルの大きさから前記補償信号を生成すること、
のステップをさらに含む請求項１３に記載のＤＣオフセット電圧を補正する方法。
【請求項１５】
前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させること、
のステップをさらに含む請求項１４に記載の方法。
【請求項１６】
前記フィルタ段の前記出力におけるＤＣオフセット電圧を検出することは、前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するための、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力とを有する電圧コンパレータによって行なわれる、
請求項１３に記載のＤＣオフセット電圧を補正する方法。
【請求項１７】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す、前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項１６に記載のＤＣオフセット電圧を補正する方法。
【請求項１８】
フィルタ段の出力におけるＤＣオフセット電圧を検出するための手段と、
前記フィルタ段の出力の前記ＤＣオフセット電圧の存在を示すオフセット存在信号を生成するための手段と、
前記オフセット存在信号をアナログ補償信号に変換するための手段と、
前記オフセット存在信号という条件付きの前記フィルタ段の前記出力に補償信号を加えるための手段、
を備える複素フィルタ回路のフィルタ段の出力のＤＣオフセット電圧を補正するための装置。
【請求項１９】
前記補償レベルが選ばれる複数の電圧レベルの大きさを保持するための手段と、
前記オフセット存在信号に基づいた前記補償信号となるように、前記電圧レベルのどれが選択されるかを決定するために前記複数の電圧レベルの大きさの二分探索を行なうための手段と、
前記決定された電圧レベルの大きさからの前記補償信号を生成するための手段、
をさらに含む請求項１８に記載のＤＣオフセット電圧を補正するための装置。
【請求項２０】
前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させるための手段、
をさらに含む請求項１９に記載のＤＣオフセット電圧を補正するための装置。
【請求項２１】
前記フィルタ段の前記出力におけるＤＣオフセット電圧を検出するための前記手段は、
前記ＤＣオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するための、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力とを有する電圧コンパレータ、
を備える請求項１８に記載のＤＣオフセット電圧を補正するための装置。
【請求項２２】
前記オフセット存在信号は、前記ＤＣオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される１ビットの２進数の信号である、
請求項２１に記載のＤＣオフセット電圧を補正するための装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２００９−５２２９３６（Ｐ２００９−５２２９３６Ａ）
【公表日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願番号】特願２００８−５４９５７２（Ｐ２００８−５４９５７２）
【出願日】平成１９年１月５日（２００７．１．５）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０００２６４
【国際公開番号】ＷＯ２００７／０８１７９５
【国際公開日】平成１９年７月１９日（２００７．７．１９）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願日】平成１９年１月５日（２００７．１．５）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０００２６４
【国際公開番号】ＷＯ２００７／０８１７９５
【国際公開日】平成１９年７月１９日（２００７．７．１９）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]