インラッシュ制限用電力アイランドを有するシステム、方法、および集積回路
電力アイランドの電源投入を管理する新しい方法は、プリチャージ段階を使用して、過渡現象および関連する電力制御ロジックの不安定性を最小限に抑えながら、アイランドの内部電源電圧を上昇させるプロセスを開始する。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、単一の集積回路内部に別々に電源投入される複数の「電力アイランド」を含むシステムおよび集積回路に関する。
【背景技術】
【０００２】
（関連出願の相互参照）
２００６年１２月３１日に出願された米国特許出願第６０／９３４，９３６号（以前の第１１／６１８，８５４号）（特許文献１）および米国特許出願第６０／９２１，５０７号（以前の第１１／６１８，８５５号）（特許文献２）からの優先権が主張され、それぞれその全体が本願明細書において参照により援用されている。
【０００３】
多くの携帯用電子装置は、バッテリ寿命によって極めて制約を受ける。例えば、ユーザは重い携帯電話は好まないが、携帯電話の充電が切れて機能が停止することも望まない。バッテリの寿命を延ばす１つの方法は、携帯用装置の電子コンポーネントのエネルギー効率を高めることである。
【０００４】
低電力集積回路の制約が着実に厳しくなるに従い、電力アイランドの技術は一層重要になってきた。この技術では、集積回路の一部は、原則として「必要に応じて」しか電源投入されない。ある実施例は、個別の電力アイランド用に可変クロック周波数を使用し、例として、その全体が本願明細書において参照により援用されている米国特許第７，０５１，３０６号（特許文献３）を参照されたい。ある実施例は、個別の電力アイランド用に選択可能な電源電圧レベルを有し、例として、さらにその全体が本願明細書において参照により援用されている米国特許第７，０８０，３４１号（特許文献４）を参照されたい。ある実施例は、電力アイランドへの電源切り換えタイミングを微調整して許容範囲外の過渡電流を防止する「スマートな」電源電圧切り換えさえも使用し、例として、さらにその全体が本願明細書において参照により援用されている米国公開特許出願第２００６／０１９０７４４号（特許文献５）を参照されたい。
【０００５】
電力アイランド技術は、スマートパワー技術とはかなり異なることに留意すべきである。例として、スマートパワーＩＣ（第２版、ムラリら、１９９５年）(Smart Power ICs (2.ed. Murari et al. 1995) を参照されたい。スマートパワー技術では、通常の電源電圧で動作する論理または混合信号段が、高電圧駆動回路とともに同一チップ内に一体化される。純粋な論理または混合信号チップでは使用されないであろう特殊なデバイス構造を一般に使用して、高電圧領域と低電圧領域との両方を使用することができるようにしている。
【０００６】
オンチップの電力アイランドを使用することには、消費電力を低減するうえで多くの利点があるが、発明者らは、意外な問題点も幾つかあることに気付いた。これらの問題点は、本願で説明される様々な発明によって処理される。以下に本発明のポイントのうちの一部が説明され、続いてこれらのポイントの利点がさらに説明される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願第６０／９３４，９３６号
【特許文献２】米国特許出願第６０／９２１，５０７号
【特許文献３】米国特許第７，０５１，３０６号
【特許文献４】米国特許第７，０８０，３４１号
【特許文献５】米国公開特許出願第２００６／０１９０７４４号
【特許文献６】米国特許出願第６０／９３４，９１８号
【特許文献７】米国特許出願第６０／９３４，９１７号
【特許文献８】米国特許出願第６０／９９９，７６０号
【特許文献９】米国特許出願第６０／９３４，９２３号
【特許文献１０】米国特許出願第６０／９３４，９３７号
【特許文献１１】米国特許出願第６０／９２１，５０８号
【特許文献１２】米国特許出願第１１／６１８，８４９号
【特許文献１３】米国特許出願第１１／６１８，８５２号
【特許文献１４】米国特許出願第１１／６１８，８６５号
【特許文献１５】米国特許出願第１１／６１８，８６７号
【特許文献１６】米国特許出願第１１／６４９，３２５号
【特許文献１７】米国特許出願第１１／６４９，３２６号
【特許文献１８】米国特許出願第１１／９６５，９４３号
【特許文献１９】米国特許出願第１１／９６６，０１２号
【特許文献２０】米国特許出願第１１／９６６，１４７号
【発明の概要】
【０００８】
本願は、電力アイランド管理の新しい方法について開示する。（電力が印加されている集積回路内の）電力アイランドに電力が印加される場合、アイランドの局所電源用バスに過大な電流を引くことはできない。ある実施形態では、この印加はプリチャージデバイスの電源投入と全体のデバイスの電源投入との間に遅延を与えることによって実施される。ある実施形態では、この遅延は局所的に発生される。ある実施形態では、１つの切り換え段は、電源投入が完了されたことを示す論理出力を与え、次いで、この論理出力は別の切り換え段の電源投入を開始する。多くの実施の詳細、変更、および変形が以下に説明される。
【０００９】
以下に述べるのは、ある追加の背景技術および利点の説明であり、特許請求の範囲に係る発明のうちのいずれも必ずしも限定するものではない。
新しい電力アイランドの実施例では、電力アイランドの電源投入によってかなりの容量を加えることができる。（チップ自体が電源投入された場合、）チップの一部は電力アイランド管理を実施し、さらに割り込みまたは外部状態に対応できるように常に動作している。しかし、このようなチップの常時オン(always-on) 部は、本質的にゼロ以外の一定のリーク電流を有し、これは望ましくない。したがって、電力アイランド実施を有するチップを設計する際には、常時オン部を流れるリーク電流を最小限に保つことが非常に望ましく、これは、常時オン部内の動作しているデバイスの領域を最小限にするのが好ましいことを意味する。
【００１０】
第２の要素は、電力アイランドには、相対的に大きく、分割できない大きさを有するものがあることである。例えば、１つの現実的な例として、安全なデータ媒体で使用される暗号化エンジンがある。場合によっては、単一の電力アイランドの容量は、チップの常時オン部の容量に匹敵することがある。
【００１１】
一般に、チップに対する電源は、マイクロファラドのオーダーの大きな外部容量によって安定化される。しかし、この外部容量への接続は、本質的にインダクタンスを有する導線によって配線される必要があるため、この外部容量に保存されるエネルギーとチップ上で引かれる電流との間に、本質的にある時定数が存在する。
【００１２】
これらの要素を組み合わることによって、意外な結果が得られる。すなわち、電力アイランドを単に電源投入するだけでは、電荷共有による電圧過渡現象が生じる可能性があり、これはパワーオンリセット回路からパワー無効応答を招いたり、あるいは他の問題を引き起こしたりするのに充分なほど大きい可能性がある。発明者らは、電力アイランドの設計には、ここで突入電流管理について検討する必要があることに気付いた。
【００１３】
本願によって提供される様々な解決策は、このような問題を防ぐための様々な代替的な方法を提供する。これらの実施形態のうちの多くが有する１つの利点は、これらの実施形態が、「ＩＰ」ブロックがユニットとして挿入されるような最新のＡＳＩＣ設計の実施例に容易に適合することである。以下に説明されるような電力アイランド制御スイッチモジュールを使用することによって、様々な設計モジュールとの適合が容易に達成される。
【００１４】
好適な実施形態では、プリチャージ段階を使用してアイランドの電源の電圧を上げてから、メインスイッチが入れられる。この方法は過渡現象の問題を低減するだけでなく、メインスイッチを所望の大きさで作製することができることも意味する。メインスイッチ（Ｒｄｓｏｎ）のオン抵抗は、抵抗損の形で不要な電力成分となり望ましくない。
【００１５】
様々な実施形態において開示される革新は、少なくとも以下の利点のうちの１つ以上を提供する。
●消費電力を低減する。
●電圧過渡現象の発生を抑える。
●電力アイランド設計で既存のＩＰの使用を容易にする。
●電力制御の不安定性のリスクを減らす。
●電圧過渡現象が伝播するリスクを減らす。
【００１６】
開示される発明は、本発明の重要なサンプル実施形態を示し、参照することによって本願明細書に組み込まれる以下の添付図面を参照しながら説明される。
【図面の簡単な説明】
【００１７】
【図１Ａ】本革新の実施例と一致する切り換え構成の実施例を概略的に示す単一の図面の一部である。
【図１Ｂ】本革新の実施例と一致する切り換え構成の実施例を概略的に示す単一の図面の一部である。
【図２】本革新の実施形態を実施することと一致するシステムの構成を示す図である。
【図３】本革新の実施形態を実施するサンプルチップで使用される電力関係の実施例を示す図である。
【図４Ａ】図３のチップの電力アイランド実施を示す単一の図面の一部である。
【図４Ｂ】図３のチップの電力アイランド実施を示す単一の図面の一部である。
【図５】電力アイランドについての説明を示す表である。
【発明を実施するための形態】
【００１８】
本願の多くの革新的な教示は、（一例として、および限定のない）現時点で好適な実施形態を特に参照しながら説明される。
【００１９】
（動的アイランド制御）
以下に説明されるサンプル実施形態では、ＯＲＡＭ（オーバーレイＲＡＭ）は、一時停止中に電源が切られる、システムＲＡＭの少なくとも破壊的部分として特定された。バックエンド論理モジュールを同様に検討することによってＣｒｙｐｔｏエンジンが得られた。このコンポーネントは、ＢＭＵの内部に鮮明なモジュール境界を既に保有し、それ自体のクロックツリーを起動した。さらに、近年開発されたＩＰとして、このコンポーネントは電源停止および復帰をサポートするために既に設計されていた。電力遷移をサポートするために必要とされたのは、状態マシンの僅かな改善および分離ロジックのみであった。前述したように、その全体のゲート数は、ＯＲＡＭの電源停止と組み合わされる場合、必要とされる節減を行うのに充分な数であった。
【００２０】
サンプル実施形態（「トリポリ」と称される）は、５つの電力アイランドおよび１つの常時オン領域をサポートする。図４Ａ／４Ｂは、電力アイランドの分割を示す。（「電力アイランド」または「電圧アイランド」とは、非動作時、待機時またはテストモード時の全体の電力バジェットを最小限に抑えるために、チップの他の領域とは別に電源をオン／オフすることができるチップの部分を指す。）
【００２１】
常時オン領域は、バックエンドと、システムＲＡＭ（ＭＲＡＭ、ＳＢＲＡＭ、ＦＲＡＭ、ＥＲＡＭ）の半分と、ＮＶＭと、トリポリトップパワーと、製品構成と、電圧アイランド制御ロジック（ＡＣＯＭＰ／ＡＳＥＣＵＲＥブロック、１０個のパッドリングおよび様々なグルーロジック）とを含む。各電圧アイランド／領域の説明については、表２（図５）を参照されたい。
【００２２】
（アイランド制御メカニズム）
ロジックおよびＲＡＭが個別のアイランドに論理的に分割されたら、以下のような幾つかのメカニズムを追加してアイランドを制御するとともに、必要な製品構成および条件のもとでの待機電力の節減を可能にする必要がある。
●システムコア電力の開閉および制御（ホスト電源調整およびアナログ電力分離スイッチ）
●製品パッケージ検出（ＳＤ／ＭＭＣ、ＵＳＢ、またはＭＳの製品構成）
●静的アイランド配置（１つのＨＩＭがイネーブル、他の２つがディスエーブル）
●動的アイランド制御および状態（ＣＲＹＰＴＯ、ＯＲＡＭの電源投入、電源停止シーケンスタイミング）
●論理ゲート分離制御（オフ状態アイランド（単数および複数）の影響からのオン状態アイランドの分離）
【００２３】
以下のセクションは、これらのメカニズムについて簡潔に説明する。
図４の「トリポリＳＸｐ３電力アイランド」は、電源配線、製品検出、静的および動的アイランド切り換え、およびトリポリ内で必要とされるロジック分離制御要件を示す。
【００２４】
（システムコア電力の開閉および制御（アナログスイッチ））
このサンプル実施形態では、トリポリは、以下の３つの主要な電力機能を処理する。
●（３．３Ｖまたは１．８Ｖ）ＳＤ／ＭＭＣまたはＭＳホスト、あるいは（５Ｖ）ＵＳＢホストからのホスト供給電力を調整する。
●Ｃｒｙｐｔｏ用およびＯＲＡＭ用電力アイランドの静的（製品構成）および動的アイランド制御（待機一時停止および復帰用）に基づいて必要な電力アイランドに供給線を切り換える。
●アイランド電源切り換え制御および状態−アナログ電力切り換えは、システムコア電力への影響を最小限に抑える必要がある。
【００２５】
（ホスト電源調整）
図３は、実施例として使用される「トリポリ」チップ内の電力関係を示す。このサンプル実施形態では、トリポリは、内部ロジックに１．２Ｖのコア電圧を供給するようにホスト電源を調整する必要がある。ＳＤ、ＭＭＣ、またはＭＳ製品モードでは、ホストは、電源電圧３．３Ｖまたは１．８Ｖを供給する。この電流の一部は、ＡＳＩＣ（ＶＤＤＨ、ＶＤＤＦ）および外部ＮＡＮＤメモリ上のＩ／Ｏパッドに供給されると同時に、残りは、内部コア調整器によって調整されてＡＳＩＣコアロジックに電源電圧１．２Ｖを供給する。
【００２６】
ＵＳＢの場合、コア調整器の前に追加の調整ステップが必要とされる。ＵＳＢホストは、電源電圧５Ｖを供給するが、この電圧はまず３．３Ｖに調整された後、前述した内部コア調整器に供給される。さらに、ＵＳＢ製品モードでは、５−３．３調整器の３．３Ｖ出力およびコア調整器の１．２Ｖ出力がＡＳＩＣから引き出され（それぞれＶＯＵＴ＿５３およびＶＯＵＴ＿ＣＯＲＥ上に）、そこでフィルタをかけられた後、ＵＳＢ ＰＨＹ電源入力（Ａ３Ｖ３、Ａ１Ｖ２、およびＤＩＶ２）に供給される。
【００２７】
（ホストおよび調整後の電源切り換え）
サンプル実施形態では、２種類の製品構成（ＳＤ、ＭＭＣ，ＭＳ対ＵＳＥ）は、共有電源経路を用いて適切に機能する必要がある。一体型の製品パッケージで同時にＳＤとＵＳＢとの両方の電力接続を有するＳＤ＋構成では、様々な電源の選択肢を管理するためのさらなる課題が示される。ＵＳＢをサポートしていない製品の動作および待機電流を制限するため、５Ｖのホスト電源が存在しない場合には、電源バスを切り換えてＵＳＢ ＰＨＹとＵＳＥデバイスコアとを分離する。さらに、各製品構成に使用されていない２つのＨＩＭアイランド用の１．２Ｖコア電圧が切られる。
最後に、ＣＲＹＰＴＯブロックおよびＯＲＡＭブロックは、個別に動的に電源オンおよびオフして待機電力を節減してもよい。これらのブロックは、かなりのレベルの電流を消費し、そのレベルは常時オンアイランドと合わせて、ＳＤ製品の待機電流規格を超えることになる。
【００２８】
（アイランド電源切り換え制御および状態）
サンプル実施形態では、２種類の電圧アイランドバイパススイッチがトリポリ内で実施され、アイランドとＵＳＢ ＰＨＹとに電力を送るのが好ましい。２オームの最大スイッチ抵抗を有する低負荷用スイッチを使用して、ＨＩＭ、Ｃｒｙｐｔｏ、およびＲＡＭ２の電源投入および停止を行う。１オームの抵抗を有する第２の高負荷用スイッチを使用して、ＵＳＢ ＰＨＹに対する電力供給または分離を行う。
【００２９】
好適な実施形態では、２つのトランジスタ間の遅延を提供するＲＣ遅延回路が存在するため、この実施例では、１本の制御線があるだけである。この実施例では、大きいトランジスタの寸法は、２，１００ミクロン／０．１３ミクロンであるのが好ましく、小さいトランジスタの寸法は、３００ミクロン／０．１３ミクロンであるのが好ましい。
【００３０】
当然ながら、実際のトランジスタの寸法は、処理能力、クロック速度、特定の電力アイランドの大きさ、および他の要因に応じて、様々な実施例で異なる。しかし、大きい大電流トランジスタと小さいトランジスタとの間の比率は、もっと「入れ替え可能な(portable)」数字であり、開示される発明のさらなる変形を実施する際に設計上の経験則として使用することができる。大きいドライバと小さいドライバとの間の比率は、少なくとも２：１であるのが好ましく、４：１であるのがさらに好ましい。
【００３１】
図１Ａおよび図１Ｂは、２段階切り換え関係の実施形態の詳細な例を示す。アイランドが電源投入される場合のＶＤＤの低下を最小限に抑えるため、スイッチは、並列抵抗を用いる２段階投入を有する。すなわち、高抵抗を有するスイッチは突入電流を制限し、低抵抗を有するスイッチは遅延後に投入される。動作電流および抵抗（ＩＲ）低下要件から、一部のトリポリアイランド（ｒａｍ２、ｃｒｙｐおよびｕｓｂ）には複数のスイッチが並列で使用される。この図に示される実施例では、スイッチは、以下の２入力および２出力を有する。
●ｓｗ＿ｉｎ−この入力は、トリポリ内で１．２Ｖコア調整器の出力に直接接続されるソースレール入力である（ＵＳＢ製品のチップ外部のフィルタを介して回路基板上のＶＯＵＴ＿ＣＯＲＥから間接的に引き出されるＡ１Ｖ２およびＤ１Ｖ２ピンから接続されるＵＳＢ ＰＨＹ１．２Ｖスイッチは除く）。
●ｓｗ＿ｏｕｔ−この出力は、アイランドのＶＤＤレールをｓｗ＿ｉｎレールに接続するアイランドに電力を供給するスイッチの出力である。
●ｓｗ＿ｅｎｂ−この入力は、電力制御ロジックによって駆動される（アクティブローの）スイッチイネーブルである。この信号が有効になると、スイッチの高抵抗部が投入される。約１マイクロ秒後、スイッチの低抵抗部が投入される。約１マイクロ秒後、スイッチはアイランドの電源投入を完了する。
●ｓｗ＿ｒｄｙ−この出力は、スイッチイネーブル信号が有効になると点灯され、スイッチイネーブルが無効になってから数ナノ秒以内に消灯される「スイッチＯＫ」の表示器である。
図に示される回路の実施例は、非常に簡単な例であり、幅広い方法で（前述した一般的な教示に常に従いながら）変更することができる。ｓｗ＿ｅｎｂがロー（アクティブ）になると、インバータＩ７０は、ＰＭＯＳｐｍ１をオフにする。このサンプル実施例では、２つの大きいＰＭＯＳドライバＰ１およびＰｍ０の大きさが等しい。（デバイスのＷ／Ｌ寸法は、ミクロン「ｕ」またはナノメートル「ｎ」で与えられる。）ただし、前述したように、これは全ての実施形態に必ずしも当てはまるわけではない。遅延段ｄｌｙ１は、ｓｗ＿ｅｎｂがローになる時間から線ｅｎｂ２がプルアップドライバＰｍ０をオンにする時間までの遅延を定義することにも留意すべきである。遅延段ｄｌｙ２は、信号ｓｗ＿ｒｄｙがアクティブになるまでの追加の遅延を定義する。（ｓｗ＿ｒｄｙは、ｄｌｙ２の相補出力によって駆動されることに留意すべきである。）
【００３２】
図２は、前述した回路のような電力アイランド制御を有する集積回路とともに有利に使用することができるハードウェアおよび動作環境を示す図である。この環境は、プロセッサ１５、メモリ２５、およびメモリ２５を含む様々なシステムコンポーネントをプロセッサ１５に動作可能に接続するバス３０を含むコンピュータシステム１０の形態で、汎用コンピュータデバイスを含む。プロセッサ１５は１つだけであってもよく、あるいは２つ以上あってもよい。コンピュータシステム１０は、従来のコンピュータ、分散型コンピュータ、または他の何らかのコンピュータであってもよく、本発明はそれほど限定されない。バス３０は、インターフェイス９０に接続され、メモリバスまたはメモリコントローラ、周辺機器用バス、および様々なバスアーキテクチャのいずれかを使用するローカルバスを含む幾つかの種類のバス構造のいずれかであってもよい。インターフェイス９０は、メモリ２５とＩ／Ｏデバイスとの間でデータおよびコマンドを転送するダイレクトメモリアクセス（ＤＭＡ）コントローラを含む。メモリ２５は、基本入出力システム（ＢＩＯＳ）を有する読み出し専用メモリ（ＲＯＭ）４０およびランダムアクセスメモリ（ＲＡＭ）４５を含む。ＲＡＭ４５は、様々な時点で、オペレーティングシステム５０、アプリケーションプログラム７０、プログラムデータ８５、および以下でさらに詳細に説明されるドライバを含むプログラムモジュール８０を含んでもよい。このサンプル実施形態が、有利であると考えられる唯一のシステム実施形態であるというわけではなく、携帯用または小型バッテリ駆動、または太陽光起電駆動電子装置の方がさらに有利であり得るのは確かである。その理由は、開示される発明によって生じる電力節減や収率向上が、このような超低電力でコストを重視する用途では一層重要となる可能性が高いためである。
【００３３】
様々な実施形態によれば、複数の電力アイランドを含む集積回路を動作させる方法であって、ａ）電力アイランド内の回路動作が求められる場合には、その電力アイランドの電源電圧を増加させる動作と、ステップａ）の後で、電力アイランドの電源電圧線を一次オンチップ電源電圧に接続する動作と、を含む方法が提供される。
【００３４】
様々な実施形態によれば、複数の電力アイランドを含む集積回路を動作させる方法であって、ａ）電力アイランド内の回路動作が求められる場合には、接続されて各電力アイランドのローカル電源電圧線を駆動させるプリチャージ回路の電源を入れる動作と、ｂ）遅延の後に、プリチャージ回路に並列に接続されるスイッチを入れて電力アイランド電源電圧線に対するインピーダンスを低下させる動作と、を含む方法が提供される。
【００３５】
様々な実施形態によれば、複数の電力アイランドを含む集積回路を動作させる方法であって、ａ）電力アイランド内の回路動作が求められる場合には、接続されて各電力アイランドのローカル電源電圧線を駆動させ、さらに電源投入を示す論理出力を自動的に発生させる第１の素子の電源を入れる動作と、次いで、ｂ）各論理出力に依存して、第１の素子に並列に接続される第２の素子のスイッチを入れてローカル電源電圧線に対するインピーダンスを低下させる動作と、を含む方法が提供される。
【００３６】
様々な実施形態によれば、必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、接続されてアイランドに電力を供給するスイッチと、スイッチに並列に接続される少なくとも１つのプリチャージ回路と、プリチャージ回路接続後のみスイッチを入れる制御素子と、を備える集積回路が提供される。
【００３７】
様々な実施形態によれば、必ずしも常に電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、接続されてアイランドに電力を供給するスイッチと、スイッチが入る前に接続されてアイランドの電圧を増加させる少なくとも１つのプリチャージ回路と、を備える集積回路が提供される。
様々な実施形態によれば、複数の電力アイランド、ただしそれぞれが必ずしも電源投入されているとは限らない電気回路を含む電力アイランドと、接続されて電力をアイランドに供給する各マルチコンポーネント切り換えユニットと、を備え、スイッチが入れられると、切り換えユニットの別々のコンポーネントが接続されて異なる時間に電源投入される集積回路が提供される。
【００３８】
様々な実施形態によれば、必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、電源投入時の過渡電流を制限しながら電力アイランドに電力を供給する手段と、を備える集積回路が提供される。
様々な実施形態によれば、前述した集積回路と、動作可能に接続されて集積回路と通信する追加のロジックコンポーネントと、を備えるシステムが提供される。
様々な実施形態によれば、電力アイランドの電源投入を管理する新しい方法であって、過渡現象および関連する電力制御ロジックの不安定性を最小限に抑えながら、プリチャージ段階を使用してアイランドの内部電源電圧を上昇させるプロセスを開始する方法が提供される。
【００３９】
（変更形態および変形形態）
当業者であれば分かるように、本願に記載される革新的な概念は、膨大な範囲の用途に亘って変更および変形を加えることが可能であり、したがって、特許される主題の範囲は、所与の特定の例示的な教示のいずれによっても限定されない。添付の特許請求の範囲の趣旨およびその広い範囲に含まれる全ての代替品、変更品および変形品を包含するものとする。
【００４０】
例えば、大きな切り換えトランジスタは、物理的に離れた複数のチャネルを用いて、すなわち、所望の全チャネル幅を補償するように小さなトランジスタを並列に組み合わせるようにして実施することができる（されることが多い）。このことはトランジスタの関連する電気的挙動に影響を及ぼさないので重要ではない。
【００４１】
別の例では、プリチャージトランジスタおよび／またはメインスイッチ用トランジスタ（単数および複数）のゲート電圧を任意に上げて、過渡現象をさらに取り除くことができる。
別の例では、３つ以上のトランジスタを任意に組み合わせて、多段階の電源投入を３つ以上の段階にすることができる。
別の例では、電源投入の異なる段階の間で論理的シーケンス決定を用いる実施形態では、論理的関係は、前述した実施形態で与えられた関係とは異なってもよく、および／またはさらに複雑であってもよい。
【００４２】
さらに、以下の共同所有される同時係属中の米国特許出願を参照するが、その１つ１つはその全体が本願明細書において参照により援用されている。これら特許出願とは、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９３６号（特許文献１）、２００６年１２月３１日に出願された米国特許出願第６０／９２１，５０７号（特許文献２）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９１８号（特許文献６）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９１７号（特許文献７）、２００６年１２月３１日に出願された米国特許出願第６０／９９９，７６０号（特許文献８）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９２３号（特許文献９）、２００７年１月１日に出願された米国特許出願第６０／９３４，９３７号（特許文献１０）、２００７年１月１日に出願された米国特許出願第６０／９２１，５０８号（特許文献１１）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８４９号（特許文献１２）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８５２号（特許文献１３）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８６５号（特許文献１４）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８６７号（特許文献１５）、２００６年１２月３１日に出願された米国特許出願第１１／６４９，３２５号（特許文献１６）、２００６年１２月３１日に出願された米国特許出願第１１／６４９，３２６号（特許文献１７）、２００７年１２月２８日に出願された米国特許出願第１１／９６５，９４３号（特許文献１８）、２００７年１２月２８日に出願された米国特許出願第１１／９６６，０１２号（特許文献１９）、および２００７年１２月２８日に出願された米国特許出願第１１／９６６，１４７号（特許文献２０）である。これらの出願はどれも、本願に必ずしも関連する必要はないが、これらの多くは、前述した構想と同様なシステムに設計されたり、および／またはこのような構想と相乗的に組み合わせたりする特徴を示すのに役立つ。これらの同時係属中の出願のうちの一部は、本願と重複する発明者適格を有することができ、したがって、米国法のもとで国内優先権主張をする資格があるが、この時点で必ずしも優先権を主張する必要も放棄する必要もない。
【００４３】
本願のいずれの記載も、どれか特定の要素、ステップまたは機能が特許請求の範囲に含まれる必要がある必須の要素であることを意味すると見なされるべきではない。すなわち、特許された主題の範囲は、許可された特許請求の範囲でのみ守られる。さらに、後に分詞が続けられている「・・・する手段(means for)」という表現を含まない限り、特許請求の範囲は合衆国第３５法典第１１２条の第６パラグラフを発動することを意図していない。
出願時の特許請求の範囲は、可能な限り包括的であることを意図し、主題は、意図的に、譲渡されたり、特定用途に使用されたり、または放棄されたりしないものとする。
【技術分野】
【０００１】
本願は、単一の集積回路内部に別々に電源投入される複数の「電力アイランド」を含むシステムおよび集積回路に関する。
【背景技術】
【０００２】
（関連出願の相互参照）
２００６年１２月３１日に出願された米国特許出願第６０／９３４，９３６号（以前の第１１／６１８，８５４号）（特許文献１）および米国特許出願第６０／９２１，５０７号（以前の第１１／６１８，８５５号）（特許文献２）からの優先権が主張され、それぞれその全体が本願明細書において参照により援用されている。
【０００３】
多くの携帯用電子装置は、バッテリ寿命によって極めて制約を受ける。例えば、ユーザは重い携帯電話は好まないが、携帯電話の充電が切れて機能が停止することも望まない。バッテリの寿命を延ばす１つの方法は、携帯用装置の電子コンポーネントのエネルギー効率を高めることである。
【０００４】
低電力集積回路の制約が着実に厳しくなるに従い、電力アイランドの技術は一層重要になってきた。この技術では、集積回路の一部は、原則として「必要に応じて」しか電源投入されない。ある実施例は、個別の電力アイランド用に可変クロック周波数を使用し、例として、その全体が本願明細書において参照により援用されている米国特許第７，０５１，３０６号（特許文献３）を参照されたい。ある実施例は、個別の電力アイランド用に選択可能な電源電圧レベルを有し、例として、さらにその全体が本願明細書において参照により援用されている米国特許第７，０８０，３４１号（特許文献４）を参照されたい。ある実施例は、電力アイランドへの電源切り換えタイミングを微調整して許容範囲外の過渡電流を防止する「スマートな」電源電圧切り換えさえも使用し、例として、さらにその全体が本願明細書において参照により援用されている米国公開特許出願第２００６／０１９０７４４号（特許文献５）を参照されたい。
【０００５】
電力アイランド技術は、スマートパワー技術とはかなり異なることに留意すべきである。例として、スマートパワーＩＣ（第２版、ムラリら、１９９５年）(Smart Power ICs (2.ed. Murari et al. 1995) を参照されたい。スマートパワー技術では、通常の電源電圧で動作する論理または混合信号段が、高電圧駆動回路とともに同一チップ内に一体化される。純粋な論理または混合信号チップでは使用されないであろう特殊なデバイス構造を一般に使用して、高電圧領域と低電圧領域との両方を使用することができるようにしている。
【０００６】
オンチップの電力アイランドを使用することには、消費電力を低減するうえで多くの利点があるが、発明者らは、意外な問題点も幾つかあることに気付いた。これらの問題点は、本願で説明される様々な発明によって処理される。以下に本発明のポイントのうちの一部が説明され、続いてこれらのポイントの利点がさらに説明される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願第６０／９３４，９３６号
【特許文献２】米国特許出願第６０／９２１，５０７号
【特許文献３】米国特許第７，０５１，３０６号
【特許文献４】米国特許第７，０８０，３４１号
【特許文献５】米国公開特許出願第２００６／０１９０７４４号
【特許文献６】米国特許出願第６０／９３４，９１８号
【特許文献７】米国特許出願第６０／９３４，９１７号
【特許文献８】米国特許出願第６０／９９９，７６０号
【特許文献９】米国特許出願第６０／９３４，９２３号
【特許文献１０】米国特許出願第６０／９３４，９３７号
【特許文献１１】米国特許出願第６０／９２１，５０８号
【特許文献１２】米国特許出願第１１／６１８，８４９号
【特許文献１３】米国特許出願第１１／６１８，８５２号
【特許文献１４】米国特許出願第１１／６１８，８６５号
【特許文献１５】米国特許出願第１１／６１８，８６７号
【特許文献１６】米国特許出願第１１／６４９，３２５号
【特許文献１７】米国特許出願第１１／６４９，３２６号
【特許文献１８】米国特許出願第１１／９６５，９４３号
【特許文献１９】米国特許出願第１１／９６６，０１２号
【特許文献２０】米国特許出願第１１／９６６，１４７号
【発明の概要】
【０００８】
本願は、電力アイランド管理の新しい方法について開示する。（電力が印加されている集積回路内の）電力アイランドに電力が印加される場合、アイランドの局所電源用バスに過大な電流を引くことはできない。ある実施形態では、この印加はプリチャージデバイスの電源投入と全体のデバイスの電源投入との間に遅延を与えることによって実施される。ある実施形態では、この遅延は局所的に発生される。ある実施形態では、１つの切り換え段は、電源投入が完了されたことを示す論理出力を与え、次いで、この論理出力は別の切り換え段の電源投入を開始する。多くの実施の詳細、変更、および変形が以下に説明される。
【０００９】
以下に述べるのは、ある追加の背景技術および利点の説明であり、特許請求の範囲に係る発明のうちのいずれも必ずしも限定するものではない。
新しい電力アイランドの実施例では、電力アイランドの電源投入によってかなりの容量を加えることができる。（チップ自体が電源投入された場合、）チップの一部は電力アイランド管理を実施し、さらに割り込みまたは外部状態に対応できるように常に動作している。しかし、このようなチップの常時オン(always-on) 部は、本質的にゼロ以外の一定のリーク電流を有し、これは望ましくない。したがって、電力アイランド実施を有するチップを設計する際には、常時オン部を流れるリーク電流を最小限に保つことが非常に望ましく、これは、常時オン部内の動作しているデバイスの領域を最小限にするのが好ましいことを意味する。
【００１０】
第２の要素は、電力アイランドには、相対的に大きく、分割できない大きさを有するものがあることである。例えば、１つの現実的な例として、安全なデータ媒体で使用される暗号化エンジンがある。場合によっては、単一の電力アイランドの容量は、チップの常時オン部の容量に匹敵することがある。
【００１１】
一般に、チップに対する電源は、マイクロファラドのオーダーの大きな外部容量によって安定化される。しかし、この外部容量への接続は、本質的にインダクタンスを有する導線によって配線される必要があるため、この外部容量に保存されるエネルギーとチップ上で引かれる電流との間に、本質的にある時定数が存在する。
【００１２】
これらの要素を組み合わることによって、意外な結果が得られる。すなわち、電力アイランドを単に電源投入するだけでは、電荷共有による電圧過渡現象が生じる可能性があり、これはパワーオンリセット回路からパワー無効応答を招いたり、あるいは他の問題を引き起こしたりするのに充分なほど大きい可能性がある。発明者らは、電力アイランドの設計には、ここで突入電流管理について検討する必要があることに気付いた。
【００１３】
本願によって提供される様々な解決策は、このような問題を防ぐための様々な代替的な方法を提供する。これらの実施形態のうちの多くが有する１つの利点は、これらの実施形態が、「ＩＰ」ブロックがユニットとして挿入されるような最新のＡＳＩＣ設計の実施例に容易に適合することである。以下に説明されるような電力アイランド制御スイッチモジュールを使用することによって、様々な設計モジュールとの適合が容易に達成される。
【００１４】
好適な実施形態では、プリチャージ段階を使用してアイランドの電源の電圧を上げてから、メインスイッチが入れられる。この方法は過渡現象の問題を低減するだけでなく、メインスイッチを所望の大きさで作製することができることも意味する。メインスイッチ（Ｒｄｓｏｎ）のオン抵抗は、抵抗損の形で不要な電力成分となり望ましくない。
【００１５】
様々な実施形態において開示される革新は、少なくとも以下の利点のうちの１つ以上を提供する。
●消費電力を低減する。
●電圧過渡現象の発生を抑える。
●電力アイランド設計で既存のＩＰの使用を容易にする。
●電力制御の不安定性のリスクを減らす。
●電圧過渡現象が伝播するリスクを減らす。
【００１６】
開示される発明は、本発明の重要なサンプル実施形態を示し、参照することによって本願明細書に組み込まれる以下の添付図面を参照しながら説明される。
【図面の簡単な説明】
【００１７】
【図１Ａ】本革新の実施例と一致する切り換え構成の実施例を概略的に示す単一の図面の一部である。
【図１Ｂ】本革新の実施例と一致する切り換え構成の実施例を概略的に示す単一の図面の一部である。
【図２】本革新の実施形態を実施することと一致するシステムの構成を示す図である。
【図３】本革新の実施形態を実施するサンプルチップで使用される電力関係の実施例を示す図である。
【図４Ａ】図３のチップの電力アイランド実施を示す単一の図面の一部である。
【図４Ｂ】図３のチップの電力アイランド実施を示す単一の図面の一部である。
【図５】電力アイランドについての説明を示す表である。
【発明を実施するための形態】
【００１８】
本願の多くの革新的な教示は、（一例として、および限定のない）現時点で好適な実施形態を特に参照しながら説明される。
【００１９】
（動的アイランド制御）
以下に説明されるサンプル実施形態では、ＯＲＡＭ（オーバーレイＲＡＭ）は、一時停止中に電源が切られる、システムＲＡＭの少なくとも破壊的部分として特定された。バックエンド論理モジュールを同様に検討することによってＣｒｙｐｔｏエンジンが得られた。このコンポーネントは、ＢＭＵの内部に鮮明なモジュール境界を既に保有し、それ自体のクロックツリーを起動した。さらに、近年開発されたＩＰとして、このコンポーネントは電源停止および復帰をサポートするために既に設計されていた。電力遷移をサポートするために必要とされたのは、状態マシンの僅かな改善および分離ロジックのみであった。前述したように、その全体のゲート数は、ＯＲＡＭの電源停止と組み合わされる場合、必要とされる節減を行うのに充分な数であった。
【００２０】
サンプル実施形態（「トリポリ」と称される）は、５つの電力アイランドおよび１つの常時オン領域をサポートする。図４Ａ／４Ｂは、電力アイランドの分割を示す。（「電力アイランド」または「電圧アイランド」とは、非動作時、待機時またはテストモード時の全体の電力バジェットを最小限に抑えるために、チップの他の領域とは別に電源をオン／オフすることができるチップの部分を指す。）
【００２１】
常時オン領域は、バックエンドと、システムＲＡＭ（ＭＲＡＭ、ＳＢＲＡＭ、ＦＲＡＭ、ＥＲＡＭ）の半分と、ＮＶＭと、トリポリトップパワーと、製品構成と、電圧アイランド制御ロジック（ＡＣＯＭＰ／ＡＳＥＣＵＲＥブロック、１０個のパッドリングおよび様々なグルーロジック）とを含む。各電圧アイランド／領域の説明については、表２（図５）を参照されたい。
【００２２】
（アイランド制御メカニズム）
ロジックおよびＲＡＭが個別のアイランドに論理的に分割されたら、以下のような幾つかのメカニズムを追加してアイランドを制御するとともに、必要な製品構成および条件のもとでの待機電力の節減を可能にする必要がある。
●システムコア電力の開閉および制御（ホスト電源調整およびアナログ電力分離スイッチ）
●製品パッケージ検出（ＳＤ／ＭＭＣ、ＵＳＢ、またはＭＳの製品構成）
●静的アイランド配置（１つのＨＩＭがイネーブル、他の２つがディスエーブル）
●動的アイランド制御および状態（ＣＲＹＰＴＯ、ＯＲＡＭの電源投入、電源停止シーケンスタイミング）
●論理ゲート分離制御（オフ状態アイランド（単数および複数）の影響からのオン状態アイランドの分離）
【００２３】
以下のセクションは、これらのメカニズムについて簡潔に説明する。
図４の「トリポリＳＸｐ３電力アイランド」は、電源配線、製品検出、静的および動的アイランド切り換え、およびトリポリ内で必要とされるロジック分離制御要件を示す。
【００２４】
（システムコア電力の開閉および制御（アナログスイッチ））
このサンプル実施形態では、トリポリは、以下の３つの主要な電力機能を処理する。
●（３．３Ｖまたは１．８Ｖ）ＳＤ／ＭＭＣまたはＭＳホスト、あるいは（５Ｖ）ＵＳＢホストからのホスト供給電力を調整する。
●Ｃｒｙｐｔｏ用およびＯＲＡＭ用電力アイランドの静的（製品構成）および動的アイランド制御（待機一時停止および復帰用）に基づいて必要な電力アイランドに供給線を切り換える。
●アイランド電源切り換え制御および状態−アナログ電力切り換えは、システムコア電力への影響を最小限に抑える必要がある。
【００２５】
（ホスト電源調整）
図３は、実施例として使用される「トリポリ」チップ内の電力関係を示す。このサンプル実施形態では、トリポリは、内部ロジックに１．２Ｖのコア電圧を供給するようにホスト電源を調整する必要がある。ＳＤ、ＭＭＣ、またはＭＳ製品モードでは、ホストは、電源電圧３．３Ｖまたは１．８Ｖを供給する。この電流の一部は、ＡＳＩＣ（ＶＤＤＨ、ＶＤＤＦ）および外部ＮＡＮＤメモリ上のＩ／Ｏパッドに供給されると同時に、残りは、内部コア調整器によって調整されてＡＳＩＣコアロジックに電源電圧１．２Ｖを供給する。
【００２６】
ＵＳＢの場合、コア調整器の前に追加の調整ステップが必要とされる。ＵＳＢホストは、電源電圧５Ｖを供給するが、この電圧はまず３．３Ｖに調整された後、前述した内部コア調整器に供給される。さらに、ＵＳＢ製品モードでは、５−３．３調整器の３．３Ｖ出力およびコア調整器の１．２Ｖ出力がＡＳＩＣから引き出され（それぞれＶＯＵＴ＿５３およびＶＯＵＴ＿ＣＯＲＥ上に）、そこでフィルタをかけられた後、ＵＳＢ ＰＨＹ電源入力（Ａ３Ｖ３、Ａ１Ｖ２、およびＤＩＶ２）に供給される。
【００２７】
（ホストおよび調整後の電源切り換え）
サンプル実施形態では、２種類の製品構成（ＳＤ、ＭＭＣ，ＭＳ対ＵＳＥ）は、共有電源経路を用いて適切に機能する必要がある。一体型の製品パッケージで同時にＳＤとＵＳＢとの両方の電力接続を有するＳＤ＋構成では、様々な電源の選択肢を管理するためのさらなる課題が示される。ＵＳＢをサポートしていない製品の動作および待機電流を制限するため、５Ｖのホスト電源が存在しない場合には、電源バスを切り換えてＵＳＢ ＰＨＹとＵＳＥデバイスコアとを分離する。さらに、各製品構成に使用されていない２つのＨＩＭアイランド用の１．２Ｖコア電圧が切られる。
最後に、ＣＲＹＰＴＯブロックおよびＯＲＡＭブロックは、個別に動的に電源オンおよびオフして待機電力を節減してもよい。これらのブロックは、かなりのレベルの電流を消費し、そのレベルは常時オンアイランドと合わせて、ＳＤ製品の待機電流規格を超えることになる。
【００２８】
（アイランド電源切り換え制御および状態）
サンプル実施形態では、２種類の電圧アイランドバイパススイッチがトリポリ内で実施され、アイランドとＵＳＢ ＰＨＹとに電力を送るのが好ましい。２オームの最大スイッチ抵抗を有する低負荷用スイッチを使用して、ＨＩＭ、Ｃｒｙｐｔｏ、およびＲＡＭ２の電源投入および停止を行う。１オームの抵抗を有する第２の高負荷用スイッチを使用して、ＵＳＢ ＰＨＹに対する電力供給または分離を行う。
【００２９】
好適な実施形態では、２つのトランジスタ間の遅延を提供するＲＣ遅延回路が存在するため、この実施例では、１本の制御線があるだけである。この実施例では、大きいトランジスタの寸法は、２，１００ミクロン／０．１３ミクロンであるのが好ましく、小さいトランジスタの寸法は、３００ミクロン／０．１３ミクロンであるのが好ましい。
【００３０】
当然ながら、実際のトランジスタの寸法は、処理能力、クロック速度、特定の電力アイランドの大きさ、および他の要因に応じて、様々な実施例で異なる。しかし、大きい大電流トランジスタと小さいトランジスタとの間の比率は、もっと「入れ替え可能な(portable)」数字であり、開示される発明のさらなる変形を実施する際に設計上の経験則として使用することができる。大きいドライバと小さいドライバとの間の比率は、少なくとも２：１であるのが好ましく、４：１であるのがさらに好ましい。
【００３１】
図１Ａおよび図１Ｂは、２段階切り換え関係の実施形態の詳細な例を示す。アイランドが電源投入される場合のＶＤＤの低下を最小限に抑えるため、スイッチは、並列抵抗を用いる２段階投入を有する。すなわち、高抵抗を有するスイッチは突入電流を制限し、低抵抗を有するスイッチは遅延後に投入される。動作電流および抵抗（ＩＲ）低下要件から、一部のトリポリアイランド（ｒａｍ２、ｃｒｙｐおよびｕｓｂ）には複数のスイッチが並列で使用される。この図に示される実施例では、スイッチは、以下の２入力および２出力を有する。
●ｓｗ＿ｉｎ−この入力は、トリポリ内で１．２Ｖコア調整器の出力に直接接続されるソースレール入力である（ＵＳＢ製品のチップ外部のフィルタを介して回路基板上のＶＯＵＴ＿ＣＯＲＥから間接的に引き出されるＡ１Ｖ２およびＤ１Ｖ２ピンから接続されるＵＳＢ ＰＨＹ１．２Ｖスイッチは除く）。
●ｓｗ＿ｏｕｔ−この出力は、アイランドのＶＤＤレールをｓｗ＿ｉｎレールに接続するアイランドに電力を供給するスイッチの出力である。
●ｓｗ＿ｅｎｂ−この入力は、電力制御ロジックによって駆動される（アクティブローの）スイッチイネーブルである。この信号が有効になると、スイッチの高抵抗部が投入される。約１マイクロ秒後、スイッチの低抵抗部が投入される。約１マイクロ秒後、スイッチはアイランドの電源投入を完了する。
●ｓｗ＿ｒｄｙ−この出力は、スイッチイネーブル信号が有効になると点灯され、スイッチイネーブルが無効になってから数ナノ秒以内に消灯される「スイッチＯＫ」の表示器である。
図に示される回路の実施例は、非常に簡単な例であり、幅広い方法で（前述した一般的な教示に常に従いながら）変更することができる。ｓｗ＿ｅｎｂがロー（アクティブ）になると、インバータＩ７０は、ＰＭＯＳｐｍ１をオフにする。このサンプル実施例では、２つの大きいＰＭＯＳドライバＰ１およびＰｍ０の大きさが等しい。（デバイスのＷ／Ｌ寸法は、ミクロン「ｕ」またはナノメートル「ｎ」で与えられる。）ただし、前述したように、これは全ての実施形態に必ずしも当てはまるわけではない。遅延段ｄｌｙ１は、ｓｗ＿ｅｎｂがローになる時間から線ｅｎｂ２がプルアップドライバＰｍ０をオンにする時間までの遅延を定義することにも留意すべきである。遅延段ｄｌｙ２は、信号ｓｗ＿ｒｄｙがアクティブになるまでの追加の遅延を定義する。（ｓｗ＿ｒｄｙは、ｄｌｙ２の相補出力によって駆動されることに留意すべきである。）
【００３２】
図２は、前述した回路のような電力アイランド制御を有する集積回路とともに有利に使用することができるハードウェアおよび動作環境を示す図である。この環境は、プロセッサ１５、メモリ２５、およびメモリ２５を含む様々なシステムコンポーネントをプロセッサ１５に動作可能に接続するバス３０を含むコンピュータシステム１０の形態で、汎用コンピュータデバイスを含む。プロセッサ１５は１つだけであってもよく、あるいは２つ以上あってもよい。コンピュータシステム１０は、従来のコンピュータ、分散型コンピュータ、または他の何らかのコンピュータであってもよく、本発明はそれほど限定されない。バス３０は、インターフェイス９０に接続され、メモリバスまたはメモリコントローラ、周辺機器用バス、および様々なバスアーキテクチャのいずれかを使用するローカルバスを含む幾つかの種類のバス構造のいずれかであってもよい。インターフェイス９０は、メモリ２５とＩ／Ｏデバイスとの間でデータおよびコマンドを転送するダイレクトメモリアクセス（ＤＭＡ）コントローラを含む。メモリ２５は、基本入出力システム（ＢＩＯＳ）を有する読み出し専用メモリ（ＲＯＭ）４０およびランダムアクセスメモリ（ＲＡＭ）４５を含む。ＲＡＭ４５は、様々な時点で、オペレーティングシステム５０、アプリケーションプログラム７０、プログラムデータ８５、および以下でさらに詳細に説明されるドライバを含むプログラムモジュール８０を含んでもよい。このサンプル実施形態が、有利であると考えられる唯一のシステム実施形態であるというわけではなく、携帯用または小型バッテリ駆動、または太陽光起電駆動電子装置の方がさらに有利であり得るのは確かである。その理由は、開示される発明によって生じる電力節減や収率向上が、このような超低電力でコストを重視する用途では一層重要となる可能性が高いためである。
【００３３】
様々な実施形態によれば、複数の電力アイランドを含む集積回路を動作させる方法であって、ａ）電力アイランド内の回路動作が求められる場合には、その電力アイランドの電源電圧を増加させる動作と、ステップａ）の後で、電力アイランドの電源電圧線を一次オンチップ電源電圧に接続する動作と、を含む方法が提供される。
【００３４】
様々な実施形態によれば、複数の電力アイランドを含む集積回路を動作させる方法であって、ａ）電力アイランド内の回路動作が求められる場合には、接続されて各電力アイランドのローカル電源電圧線を駆動させるプリチャージ回路の電源を入れる動作と、ｂ）遅延の後に、プリチャージ回路に並列に接続されるスイッチを入れて電力アイランド電源電圧線に対するインピーダンスを低下させる動作と、を含む方法が提供される。
【００３５】
様々な実施形態によれば、複数の電力アイランドを含む集積回路を動作させる方法であって、ａ）電力アイランド内の回路動作が求められる場合には、接続されて各電力アイランドのローカル電源電圧線を駆動させ、さらに電源投入を示す論理出力を自動的に発生させる第１の素子の電源を入れる動作と、次いで、ｂ）各論理出力に依存して、第１の素子に並列に接続される第２の素子のスイッチを入れてローカル電源電圧線に対するインピーダンスを低下させる動作と、を含む方法が提供される。
【００３６】
様々な実施形態によれば、必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、接続されてアイランドに電力を供給するスイッチと、スイッチに並列に接続される少なくとも１つのプリチャージ回路と、プリチャージ回路接続後のみスイッチを入れる制御素子と、を備える集積回路が提供される。
【００３７】
様々な実施形態によれば、必ずしも常に電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、接続されてアイランドに電力を供給するスイッチと、スイッチが入る前に接続されてアイランドの電圧を増加させる少なくとも１つのプリチャージ回路と、を備える集積回路が提供される。
様々な実施形態によれば、複数の電力アイランド、ただしそれぞれが必ずしも電源投入されているとは限らない電気回路を含む電力アイランドと、接続されて電力をアイランドに供給する各マルチコンポーネント切り換えユニットと、を備え、スイッチが入れられると、切り換えユニットの別々のコンポーネントが接続されて異なる時間に電源投入される集積回路が提供される。
【００３８】
様々な実施形態によれば、必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、電源投入時の過渡電流を制限しながら電力アイランドに電力を供給する手段と、を備える集積回路が提供される。
様々な実施形態によれば、前述した集積回路と、動作可能に接続されて集積回路と通信する追加のロジックコンポーネントと、を備えるシステムが提供される。
様々な実施形態によれば、電力アイランドの電源投入を管理する新しい方法であって、過渡現象および関連する電力制御ロジックの不安定性を最小限に抑えながら、プリチャージ段階を使用してアイランドの内部電源電圧を上昇させるプロセスを開始する方法が提供される。
【００３９】
（変更形態および変形形態）
当業者であれば分かるように、本願に記載される革新的な概念は、膨大な範囲の用途に亘って変更および変形を加えることが可能であり、したがって、特許される主題の範囲は、所与の特定の例示的な教示のいずれによっても限定されない。添付の特許請求の範囲の趣旨およびその広い範囲に含まれる全ての代替品、変更品および変形品を包含するものとする。
【００４０】
例えば、大きな切り換えトランジスタは、物理的に離れた複数のチャネルを用いて、すなわち、所望の全チャネル幅を補償するように小さなトランジスタを並列に組み合わせるようにして実施することができる（されることが多い）。このことはトランジスタの関連する電気的挙動に影響を及ぼさないので重要ではない。
【００４１】
別の例では、プリチャージトランジスタおよび／またはメインスイッチ用トランジスタ（単数および複数）のゲート電圧を任意に上げて、過渡現象をさらに取り除くことができる。
別の例では、３つ以上のトランジスタを任意に組み合わせて、多段階の電源投入を３つ以上の段階にすることができる。
別の例では、電源投入の異なる段階の間で論理的シーケンス決定を用いる実施形態では、論理的関係は、前述した実施形態で与えられた関係とは異なってもよく、および／またはさらに複雑であってもよい。
【００４２】
さらに、以下の共同所有される同時係属中の米国特許出願を参照するが、その１つ１つはその全体が本願明細書において参照により援用されている。これら特許出願とは、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９３６号（特許文献１）、２００６年１２月３１日に出願された米国特許出願第６０／９２１，５０７号（特許文献２）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９１８号（特許文献６）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９１７号（特許文献７）、２００６年１２月３１日に出願された米国特許出願第６０／９９９，７６０号（特許文献８）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９２３号（特許文献９）、２００７年１月１日に出願された米国特許出願第６０／９３４，９３７号（特許文献１０）、２００７年１月１日に出願された米国特許出願第６０／９２１，５０８号（特許文献１１）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８４９号（特許文献１２）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８５２号（特許文献１３）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８６５号（特許文献１４）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８６７号（特許文献１５）、２００６年１２月３１日に出願された米国特許出願第１１／６４９，３２５号（特許文献１６）、２００６年１２月３１日に出願された米国特許出願第１１／６４９，３２６号（特許文献１７）、２００７年１２月２８日に出願された米国特許出願第１１／９６５，９４３号（特許文献１８）、２００７年１２月２８日に出願された米国特許出願第１１／９６６，０１２号（特許文献１９）、および２００７年１２月２８日に出願された米国特許出願第１１／９６６，１４７号（特許文献２０）である。これらの出願はどれも、本願に必ずしも関連する必要はないが、これらの多くは、前述した構想と同様なシステムに設計されたり、および／またはこのような構想と相乗的に組み合わせたりする特徴を示すのに役立つ。これらの同時係属中の出願のうちの一部は、本願と重複する発明者適格を有することができ、したがって、米国法のもとで国内優先権主張をする資格があるが、この時点で必ずしも優先権を主張する必要も放棄する必要もない。
【００４３】
本願のいずれの記載も、どれか特定の要素、ステップまたは機能が特許請求の範囲に含まれる必要がある必須の要素であることを意味すると見なされるべきではない。すなわち、特許された主題の範囲は、許可された特許請求の範囲でのみ守られる。さらに、後に分詞が続けられている「・・・する手段(means for)」という表現を含まない限り、特許請求の範囲は合衆国第３５法典第１１２条の第６パラグラフを発動することを意図していない。
出願時の特許請求の範囲は、可能な限り包括的であることを意図し、主題は、意図的に、譲渡されたり、特定用途に使用されたり、または放棄されたりしないものとする。
【特許請求の範囲】
【請求項１】
複数の電力アイランドを含む集積回路を動作させる方法であって、
ａ）電力アイランド内の回路動作が求められる場合には、前記電力アイランドの電源電圧を増加させる動作と、
ｂ）次いで、ステップ（ａ）の後、前記電力アイランドの電源電圧線を一次オンチップ電源電圧に接続する動作と、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、遅延段によって導入される方法。
【請求項３】
請求項１記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、アナログ遅延段によって導入される方法。
【請求項４】
請求項１記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施される方法。
【請求項５】
請求項１記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施され、前記動作（ａ）と（ｂ）との間の遅延が、前記動作（ａ）の後で前記追加トランジスタを自動的に作動させる遅延段によって決定される方法。
【請求項６】
請求項１記載の方法において、
前記集積回路が、前記集積回路が電源投入されている場合は常に電源投入されている常時オン部を備え、前記動作（ａ）が、前記常時オン部によって開始され、前記動作（ａ）が開始された場合は常に前記動作（ｂ）が自動的に後に続く方法。
【請求項７】
複数の電力アイランドを含む集積回路を動作させる方法であって、
ａ）電力アイランド内の回路動作が求められる場合には、接続されて前記各電力アイランドのローカル電源電圧線を駆動させるプリチャージ回路の電源を入れる動作と、
ｂ）遅延の後に、前記プリチャージ回路に並列に接続されるスイッチを入れて前記電力アイランド電源電圧線に対するインピーダンスを低下させる動作と、
を含む方法。
【請求項８】
請求項７記載の方法において、
前記スイッチおよび前記プリチャージ回路が、電気的に接続されて単一の制御入力に応じて自動的に順番に電源を投入する制御端末を有する方法。
【請求項９】
請求項７記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、前記スイッチに近接する遅延段によって導入される方法。
【請求項１０】
請求項７記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、アナログ遅延段によって導入される方法。
【請求項１１】
請求項７記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施される方法。
【請求項１２】
請求項７記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施され、前記動作（ａ）と（ｂ）との間の前記遅延が、前記動作（ａ）の後で前記追加トランジスタを自動的に作動させる遅延段によって決定される方法。
【請求項１３】
請求項７記載の方法において、
前記集積回路が、前記集積回路が電源投入されている場合は常に電源投入されている常時オン部を備え、前記動作（ａ）が、前記常時オン部によって開始され、前記動作（ａ）が開始された場合は常に前記動作（ｂ）が自動的に後に続く方法。
【請求項１４】
複数の電力アイランドを含む集積回路を動作させる方法であって、
ａ）電力アイランド内の回路動作が求められる場合には、接続されて前記各電力アイランドのローカル電源電圧線を駆動させ、さらに電源投入を示す論理出力を自動的に発生させる第１の素子の電源を入れる動作と、次いで、
ｂ）前記各論理出力に依存して、前記第１の素子に並列に接続される第２の素子のスイッチを入れて前記ローカル電源電圧線に対するインピーダンスを低下させる動作と、
を含む方法。
【請求項１５】
請求項１４記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、アナログ遅延段によって導入される方法。
【請求項１６】
請求項１４記載の方法において、
前記第２の素子が、前記第１の素子のオン状態インピーダンスの３分の１よりも低いインピーダンスを有する方法。
【請求項１７】
請求項１４記載の方法において、
前記集積回路が、前記集積回路が電源投入されている場合は常に電源投入されている常時オン部を備え、前記動作（ａ）が、前記常時オン部によって開始され、前記動作（ａ）が開始された場合は常に前記動作（ｂ）が自動的に後に続く方法。
【請求項１８】
集積回路であって、
必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、
接続されて前記アイランドに電力を供給するスイッチと、
前記スイッチに並列に接続される少なくとも１つのプリチャージ回路と、
前記プリチャージ回路接続後のみ前記スイッチを入れる制御素子と、
を備える集積回路。
【請求項１９】
請求項１８記載の集積回路において、
前記プリチャージ回路が、前記スイッチよりも低い駆動出力を有する集積回路。
【請求項２０】
請求項１８記載の集積回路において、
前記プリチャージ回路が、単一のプリチャージトランジスタから成り、前記スイッチが、前記プリチャージトランジスタの全体レイアウト幅の５倍を超える幅を有する第２のトランジスタを含む集積回路。
【請求項２１】
請求項１８記載の集積回路において、
前記制御素子が、前記プリチャージ回路および前記スイッチの付近に配置され、前記プリチャージ回路の電源を入れてから前記スイッチを入れるまでの間に局所的に遅延を発生させる集積回路。
【請求項２２】
請求項１８記載の集積回路において、
前記制御素子は、１００ナノ秒を超えるＲＣ時定数を有する遅延素子である集積回路。
【請求項２３】
請求項１８記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入され、前記電力アイランドの電源投入を開始するように前記プリチャージ回路に命令することができる少なくとも１つの常時オン部をさらに備え、前記少なくとも１つの電力アイランドが、前記常時オン部の電源容量の半分を超える容量を有する集積回路。
【請求項２４】
集積回路であって、
必ずしも常に電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、
接続されて前記アイランドに電力を供給するスイッチと、
前記スイッチが入る前に接続されて前記アイランドの電圧を増加させる少なくとも１つのプリチャージ回路と、
を備える集積回路。
【請求項２５】
請求項２４記載の集積回路において、
前記プリチャージ回路が、前記スイッチよりも低い駆動出力を有する集積回路。
【請求項２６】
請求項２４記載の集積回路において、
前記プリチャージ回路が、単一の駆動トランジスタから成り、前記スイッチが、前記駆動トランジスタの全体レイアウト幅の５倍を超える幅を有する第２のトランジスタを含む集積回路。
【請求項２８】
請求項２４記載の集積回路において、
前記プリチャージ回路が、前記スイッチの付近に配置され、遅延段が、前記プリチャージ回路の電源を入れてから前記スイッチを入れるまでの間に局所的に遅延を発生させる集積回路。
【請求項２９】
請求項２４記載の集積回路において、
プリチャージ回路が、完全に電源が入った後で論理出力を発生し、前記論理出力が、前記スイッチに電源投入を開始することを許可するのに必要である集積回路。
【請求項３０】
請求項２４記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入され、前記電力アイランドの電源投入を開始するように前記プリチャージ回路に命令することができる少なくとも１つの常時オン部をさらに備え、前記少なくとも１つの電力アイランドが、前記常時オン部の電源容量の半分を超える容量を有する集積回路。
【請求項３１】
請求項２４記載の集積回路において、
前記プリチャージ回路および前記スイッチが、電気的に相互接続されて単一の制御入力に応じて自動的に順番に電源投入する各制御端末を有する集積回路。
【請求項３２】
集積回路であって、
複数の電力アイランド、ただしそれぞれが必ずしも電源投入されているとは限らない電気回路を含む電力アイランドと、
接続されて電力を前記アイランドに供給する各マルチコンポーネント切り換えユニットと、を備え、
前記スイッチが入れられると、前記切り換えユニットの別々のコンポーネントが接続されて異なる時間に電源投入される集積回路。
【請求項３３】
請求項３２記載の集積回路において、
前記別々のコンポーネントが、アナログ遅延によって段階分けされる集積回路。
【請求項３４】
請求項３２記載の集積回路において、
前記別々のコンポーネントが、電気的に接続されて単一の制御入力に応じて自動的に順番に電源投入する制御端末を有する集積回路。
【請求項３５】
請求項３２記載の集積回路において、
前記少なくとも１つの切り換えユニットが、切り換えトランジスタのソース／ドレイン端子に並列に接続されるソース／ドレイン端子を有するプリチャージトランジスタを含む集積回路。
【請求項３６】
請求項３２記載の集積回路において、
前記少なくとも１つの切り換えユニットが、前記２つのコンポーネントのみを含む集積回路。
【請求項３７】
請求項３２記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入されている少なくとも１つの常時オン部をさらに備える集積回路。
【請求項３８】
請求項３２記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入され、前記電力アイランドのうちの１つ以上の電源投入を開始するように前記切り換えユニットに命令することができる少なくとも１つの常時オン部をさらに備え、次いで、前記少なくとも１つの切り換えユニットが、前記切り換えユニットの前記コンポーネントの電源投入の間で遅延を個別に実施する集積回路。
【請求項３９】
請求項３２記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入されている少なくとも１つの常時オン部をさらに備え、前記少なくとも１つの電力アイランドが、前記常時オン部の電源容量の半分を超える容量を有する集積回路。
【請求項４０】
集積回路であって、
必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、
電源投入時の過渡電流を制限しながら前記電力アイランドに電力を供給する手段と、
を備える集積回路。
【請求項４１】
請求項４０記載の集積回路において、
前記手段が、アナログ遅延によって分割される時間に、並列のトランジスタを作動させる集積回路。
【請求項４２】
請求項４０記載の集積回路において、
前記手段が、自動的に生成される遅延によって分割される時間に、並列のトランジスタを作動させる集積回路。
【請求項４３】
システムであって、
請求項１８による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項４４】
システムであって、
請求項２４による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項４５】
システムであって、
請求項３２による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項４６】
システムであって、
請求項４０による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項１】
複数の電力アイランドを含む集積回路を動作させる方法であって、
ａ）電力アイランド内の回路動作が求められる場合には、前記電力アイランドの電源電圧を増加させる動作と、
ｂ）次いで、ステップ（ａ）の後、前記電力アイランドの電源電圧線を一次オンチップ電源電圧に接続する動作と、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、遅延段によって導入される方法。
【請求項３】
請求項１記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、アナログ遅延段によって導入される方法。
【請求項４】
請求項１記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施される方法。
【請求項５】
請求項１記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施され、前記動作（ａ）と（ｂ）との間の遅延が、前記動作（ａ）の後で前記追加トランジスタを自動的に作動させる遅延段によって決定される方法。
【請求項６】
請求項１記載の方法において、
前記集積回路が、前記集積回路が電源投入されている場合は常に電源投入されている常時オン部を備え、前記動作（ａ）が、前記常時オン部によって開始され、前記動作（ａ）が開始された場合は常に前記動作（ｂ）が自動的に後に続く方法。
【請求項７】
複数の電力アイランドを含む集積回路を動作させる方法であって、
ａ）電力アイランド内の回路動作が求められる場合には、接続されて前記各電力アイランドのローカル電源電圧線を駆動させるプリチャージ回路の電源を入れる動作と、
ｂ）遅延の後に、前記プリチャージ回路に並列に接続されるスイッチを入れて前記電力アイランド電源電圧線に対するインピーダンスを低下させる動作と、
を含む方法。
【請求項８】
請求項７記載の方法において、
前記スイッチおよび前記プリチャージ回路が、電気的に接続されて単一の制御入力に応じて自動的に順番に電源を投入する制御端末を有する方法。
【請求項９】
請求項７記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、前記スイッチに近接する遅延段によって導入される方法。
【請求項１０】
請求項７記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、アナログ遅延段によって導入される方法。
【請求項１１】
請求項７記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施される方法。
【請求項１２】
請求項７記載の方法において、
前記増加動作が、１つ以上のプリチャージトランジスタ内に電流を通すことによって実施され、前記動作（ｂ）が、前記プリチャージトランジスタ全体のオン状態インピーダンスの３分の１よりも低いインピーダンスを全体で有する１つ以上の追加トランジスタ内に電流を通すことによって実施され、前記動作（ａ）と（ｂ）との間の前記遅延が、前記動作（ａ）の後で前記追加トランジスタを自動的に作動させる遅延段によって決定される方法。
【請求項１３】
請求項７記載の方法において、
前記集積回路が、前記集積回路が電源投入されている場合は常に電源投入されている常時オン部を備え、前記動作（ａ）が、前記常時オン部によって開始され、前記動作（ａ）が開始された場合は常に前記動作（ｂ）が自動的に後に続く方法。
【請求項１４】
複数の電力アイランドを含む集積回路を動作させる方法であって、
ａ）電力アイランド内の回路動作が求められる場合には、接続されて前記各電力アイランドのローカル電源電圧線を駆動させ、さらに電源投入を示す論理出力を自動的に発生させる第１の素子の電源を入れる動作と、次いで、
ｂ）前記各論理出力に依存して、前記第１の素子に並列に接続される第２の素子のスイッチを入れて前記ローカル電源電圧線に対するインピーダンスを低下させる動作と、
を含む方法。
【請求項１５】
請求項１４記載の方法において、
前記動作（ａ）と（ｂ）との間の遅延が、アナログ遅延段によって導入される方法。
【請求項１６】
請求項１４記載の方法において、
前記第２の素子が、前記第１の素子のオン状態インピーダンスの３分の１よりも低いインピーダンスを有する方法。
【請求項１７】
請求項１４記載の方法において、
前記集積回路が、前記集積回路が電源投入されている場合は常に電源投入されている常時オン部を備え、前記動作（ａ）が、前記常時オン部によって開始され、前記動作（ａ）が開始された場合は常に前記動作（ｂ）が自動的に後に続く方法。
【請求項１８】
集積回路であって、
必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、
接続されて前記アイランドに電力を供給するスイッチと、
前記スイッチに並列に接続される少なくとも１つのプリチャージ回路と、
前記プリチャージ回路接続後のみ前記スイッチを入れる制御素子と、
を備える集積回路。
【請求項１９】
請求項１８記載の集積回路において、
前記プリチャージ回路が、前記スイッチよりも低い駆動出力を有する集積回路。
【請求項２０】
請求項１８記載の集積回路において、
前記プリチャージ回路が、単一のプリチャージトランジスタから成り、前記スイッチが、前記プリチャージトランジスタの全体レイアウト幅の５倍を超える幅を有する第２のトランジスタを含む集積回路。
【請求項２１】
請求項１８記載の集積回路において、
前記制御素子が、前記プリチャージ回路および前記スイッチの付近に配置され、前記プリチャージ回路の電源を入れてから前記スイッチを入れるまでの間に局所的に遅延を発生させる集積回路。
【請求項２２】
請求項１８記載の集積回路において、
前記制御素子は、１００ナノ秒を超えるＲＣ時定数を有する遅延素子である集積回路。
【請求項２３】
請求項１８記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入され、前記電力アイランドの電源投入を開始するように前記プリチャージ回路に命令することができる少なくとも１つの常時オン部をさらに備え、前記少なくとも１つの電力アイランドが、前記常時オン部の電源容量の半分を超える容量を有する集積回路。
【請求項２４】
集積回路であって、
必ずしも常に電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、
接続されて前記アイランドに電力を供給するスイッチと、
前記スイッチが入る前に接続されて前記アイランドの電圧を増加させる少なくとも１つのプリチャージ回路と、
を備える集積回路。
【請求項２５】
請求項２４記載の集積回路において、
前記プリチャージ回路が、前記スイッチよりも低い駆動出力を有する集積回路。
【請求項２６】
請求項２４記載の集積回路において、
前記プリチャージ回路が、単一の駆動トランジスタから成り、前記スイッチが、前記駆動トランジスタの全体レイアウト幅の５倍を超える幅を有する第２のトランジスタを含む集積回路。
【請求項２８】
請求項２４記載の集積回路において、
前記プリチャージ回路が、前記スイッチの付近に配置され、遅延段が、前記プリチャージ回路の電源を入れてから前記スイッチを入れるまでの間に局所的に遅延を発生させる集積回路。
【請求項２９】
請求項２４記載の集積回路において、
プリチャージ回路が、完全に電源が入った後で論理出力を発生し、前記論理出力が、前記スイッチに電源投入を開始することを許可するのに必要である集積回路。
【請求項３０】
請求項２４記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入され、前記電力アイランドの電源投入を開始するように前記プリチャージ回路に命令することができる少なくとも１つの常時オン部をさらに備え、前記少なくとも１つの電力アイランドが、前記常時オン部の電源容量の半分を超える容量を有する集積回路。
【請求項３１】
請求項２４記載の集積回路において、
前記プリチャージ回路および前記スイッチが、電気的に相互接続されて単一の制御入力に応じて自動的に順番に電源投入する各制御端末を有する集積回路。
【請求項３２】
集積回路であって、
複数の電力アイランド、ただしそれぞれが必ずしも電源投入されているとは限らない電気回路を含む電力アイランドと、
接続されて電力を前記アイランドに供給する各マルチコンポーネント切り換えユニットと、を備え、
前記スイッチが入れられると、前記切り換えユニットの別々のコンポーネントが接続されて異なる時間に電源投入される集積回路。
【請求項３３】
請求項３２記載の集積回路において、
前記別々のコンポーネントが、アナログ遅延によって段階分けされる集積回路。
【請求項３４】
請求項３２記載の集積回路において、
前記別々のコンポーネントが、電気的に接続されて単一の制御入力に応じて自動的に順番に電源投入する制御端末を有する集積回路。
【請求項３５】
請求項３２記載の集積回路において、
前記少なくとも１つの切り換えユニットが、切り換えトランジスタのソース／ドレイン端子に並列に接続されるソース／ドレイン端子を有するプリチャージトランジスタを含む集積回路。
【請求項３６】
請求項３２記載の集積回路において、
前記少なくとも１つの切り換えユニットが、前記２つのコンポーネントのみを含む集積回路。
【請求項３７】
請求項３２記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入されている少なくとも１つの常時オン部をさらに備える集積回路。
【請求項３８】
請求項３２記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入され、前記電力アイランドのうちの１つ以上の電源投入を開始するように前記切り換えユニットに命令することができる少なくとも１つの常時オン部をさらに備え、次いで、前記少なくとも１つの切り換えユニットが、前記切り換えユニットの前記コンポーネントの電源投入の間で遅延を個別に実施する集積回路。
【請求項３９】
請求項３２記載の集積回路において、
前記電力アイランドに加えて、前記集積回路が最初に電源投入される場合は常に電源投入されている少なくとも１つの常時オン部をさらに備え、前記少なくとも１つの電力アイランドが、前記常時オン部の電源容量の半分を超える容量を有する集積回路。
【請求項４０】
集積回路であって、
必ずしも電源投入されているとは限らない電気回路を含む少なくとも１つの電力アイランドと、
電源投入時の過渡電流を制限しながら前記電力アイランドに電力を供給する手段と、
を備える集積回路。
【請求項４１】
請求項４０記載の集積回路において、
前記手段が、アナログ遅延によって分割される時間に、並列のトランジスタを作動させる集積回路。
【請求項４２】
請求項４０記載の集積回路において、
前記手段が、自動的に生成される遅延によって分割される時間に、並列のトランジスタを作動させる集積回路。
【請求項４３】
システムであって、
請求項１８による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項４４】
システムであって、
請求項２４による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項４５】
システムであって、
請求項３２による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【請求項４６】
システムであって、
請求項４０による集積回路と、
動作可能に接続されて前記集積回路と通信する追加ロジックコンポーネントと、
を備えるシステム。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図１Ｂ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【公表番号】特表２０１０−５１５２７７（Ｐ２０１０−５１５２７７Ａ）
【公表日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００９−５４４３１９（Ｐ２００９−５４４３１９）
【出願日】平成１９年１２月３１日（２００７．１２．３１）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０８９２０５
【国際公開番号】ＷＯ２００８／０８３３７３
【国際公開日】平成２０年７月１０日（２００８．７．１０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（５０６１９７９０１）サンディスク コーポレイション (175)
【Ｆターム（参考）】
【公表日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成１９年１２月３１日（２００７．１２．３１）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０８９２０５
【国際公開番号】ＷＯ２００８／０８３３７３
【国際公開日】平成２０年７月１０日（２００８．７．１０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（５０６１９７９０１）サンディスク コーポレイション (175)
【Ｆターム（参考）】
[ Back to top ]