セルフタイミング回路を有する半導体メモリ
【課題】通常メモリセルの保持データの誤読み出しを確実に防止することが可能な半導体メモリを提供する。
【解決手段】半導体メモリのセルフタイミング回路において、ダミーワード線に接続され通常レイアウトユニットから構成されたセルフタイミング用ダミーメモリセルが連続して配置された第1のダミービット線と、ダミーワード線に接続され通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成されたセルフタイミング用ダミーメモリセルが連続して配置された第2のダミービット線と、第1のダミービット線及び第2のダミービット線を入力し、そのうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、セルフタイミング信号を出力するタイミング制御回路とを備える。
【解決手段】半導体メモリのセルフタイミング回路において、ダミーワード線に接続され通常レイアウトユニットから構成されたセルフタイミング用ダミーメモリセルが連続して配置された第1のダミービット線と、ダミーワード線に接続され通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成されたセルフタイミング用ダミーメモリセルが連続して配置された第2のダミービット線と、第1のダミービット線及び第2のダミービット線を入力し、そのうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、セルフタイミング信号を出力するタイミング制御回路とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メモリセルの保持データを読み出すためのセンスアンプ回路を有する半導体メモリに関し、特にセルフタイミング回路を有し、内部メモリセルの特性に応じてセンスアンプ起動信号の活性化タイミングを制御することによりデータの読み出しマージンを向上させた半導体メモリに関する。
【背景技術】
【0002】
一般に、スタティックRAM(Static RAM、以下SRAMと称する。)は、一対のインバータを交差接続したメモリセルがマトリックス状に配置されたメモリセルアレイを有する。各々のメモリセルにおいて、インバータ対の相互接続点は一対のトランスファートランジスタを介してビット線対に接続され、トランスファートランジスタ対のゲートはワード線に接続される。ビット線対はセンスアンプ回路に接続される。
【0003】
SRAMの読み出し動作においては、まず外部よりクロック信号とアドレス信号が供給され、クロック信号に同期してアドレス信号をデコードすることにより対応するワード線を選択する。ワード線の選択により対応するメモリセルのトランスファートランジスタ対がオンし、それによって対応するメモリセルのインバータ対がビット線対と接続される。ビット線対はメモリセルのインバータ対に保持されたデータに基づいて駆動される。駆動されたビット線対の電位差はセンスアンプ起動信号に応答してセンスアンプ回路により増幅され、メモリセルの保持データが読み出される。上述の読み出し動作において、センスアンプ回路を起動するセンスアンプ起動信号の生成回路として、従来、セルフタイミング回路を用いた生成回路が知られている。(例えば、特許文献1を参照。)
【0004】
図1は、従来のセルフタイミング回路を備えたSRAMの回路構成の概略図である。
従来のセルフタイミング回路11は、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと、ダミーメモリセルを選択するためのダミーワード線DWLと、ダミーメモリセルの保持データを検出するためのダミービット線対DBL、XDBLと、ダミービット線対DBL、XDBLの電位に基づいてセルフタイミング信号SLFを生成するタイミング制御回路12を有する。セルフタイミング用ダミーメモリセルSDMCはメモリセルアレイ内の通常メモリセルMCと同様に、インバータ対及びトランスファーゲート対を有する。
【0005】
また、セルフタイミング用ダミーメモリセルSDMCは、ダミービット線対DBL、XDBL上のタイミング制御回路12から最も遠い位置から順に配置される。ダミーワード線DWL及びダミービット線対DBL、XDBLの配線容量に起因する負荷を、メモリセルアレイMCA内のワード線WL及びビット線対BL、XBLのそれに合わせるために、ダミーワード線DWL及びダミービット線対DBL、XDBLに対してそれぞれ複数の負荷用ダミーメモリセルLDMCが設けられる。
【0006】
従来のセルフタイミング回路11の動作を図2を用いて説明する。図2に示すように、メモリセルアレイMCA内で所定のワード線WLを選択するのに同期して、ダミーワード線DWLが選択される。ダミーワード線DWLの選択によりセルフタイミング用ダミーメモリセルSDMCのトランスファーゲート対がオンし、セルフタイミング用ダミーメモリセルSDMCのインバータ対がダミービット線対DBL、XDBLと接続され、それによって駆動されたダミービット線対DBL、XDBLは所定の電位差を発生する。
【0007】
タイミング制御回路12は、ダミービット線対DBL、XDBLのいずれか一方の電位(図では、XDBL)を検出し、検出対象のダミービット線(XDBL)の電位が所定の値よりも小さくなったときにセルフタイミング信号SLFを活性化させる。セルフタイミング信号SLFは制御回路13に供給され、制御回路13内に設けた遅延回路14によって所定の時間だけ遅延される。制御回路13は遅延回路14の出力信号をセンスアンプ起動信号SAとしてセンスアンプ回路14に供給する。センスアンプ回路14は供給されたセンスアンプ起動信号SAに応答して、選択された通常メモリセルMCによって駆動されたビット線対BL、XBLの電位差を増幅し、保持データを読み出す。
【0008】
このとき、負荷用ダミーメモリセルLDMCの負荷調整によりダミービット線対DBL、XDBLに対する駆動能力を調整するとともに、遅延回路14の遅延量を調整することにより、センスアンプ起動信号SAの活性化タイミングを最適なタイミングに調整する。
【0009】
ここで、製造ばらつきによりメモリセルアレイMCA内の通常メモリセルMCの駆動能力にばらつきが生じた場合であっても、同一の製造工程で製造されるためダミーメモリセルSDMCの駆動能力も同様のばらつきを有する。すなわち、通常メモリセルMCの駆動能力がより速くなる方向にばらつく場合には、ダミーメモリセルSDMCの駆動能力もより速くなる方向にばらつく。図1のセルフタイミング回路11を用いたセンスアンプ起動信号の生成回路では、ダミーメモリセルSDMCによって駆動されるダミービット線対DBL、XDBLの電位に基づいてセンスアンプ起動信号SAの活性化タイミングを決定するため、通常メモリセルMCの駆動能力の製造ばらつきに応じてセンスアンプ起動信号SAの活性化タイミングを最適なタイミングに自動調整することができる。
【0010】
一方、ダミービット線対DBL、XDBLに接続される負荷用ダミーメモリセルLDMCにおいて、トランスファートランジスタ対は常にオフするようにゲート電位が設定される。このため、本来ならば、負荷用ダミーメモリセルLDMCはダミービット線対DBL、XDBLにメモリセルアレイMCAと同様の配線容量を付加するのみであり、ダミービット線対DBL、XDBLを駆動することはない。
【0011】
しかしながら、近年、半導体集積回路の微細化が進み、実際のSRAMにおいては、メモリセル内のトランスファートランジスタのオフ状態でのリーク電流Ileakが無視できない。このため、実際のSRAMにおいては、負荷用ダミーメモリセルLDMCも上述のオフリーク電流Ileakによりダミービット線対DBL、XDBLが駆動されることになる。
【0012】
タイミング制御回路12が検出対象とするダミービット線(XDBL)が、セルフタイミング用ダミーメモリセルSDMCだけでなく、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されると、オフリーク電流Ileakによる駆動の分だけ検出対象のダミービット線(XDBL)の電位の低下速度が速くなる。それによって、セルフタイミング信号SLFの活性化タイミングは本来のタイミングよりも早くなってしまい、これに対応してセンスアンプ起動信号SAも本来のタイミングよりも早く活性化されてしまう。その結果、センスアンプ回路14において通常メモリセルMCの保持データの誤読み出しが起こる可能性がある。
【0013】
一方で、負荷用ダミーメモリセルLDMCがオフリーク電流Ileakによりダミービット線対DBL、XDBLのうちいずれのビット線をLレベル方向に引き下げるかは、負荷用ダミーメモリセルLDMCが保持するデータに依存して決定される。負荷用ダミーメモリセルLDMCの保持データは、インバータ対の接続ノードがフローティング状態にある場合SRAMの電源投入時に任意に決定され、セルフタイミング用ダミーメモリセルSDMCとは異なり、不特定である。
【0014】
以上のことを考慮して、タイミング制御回路12が検出対象とするダミービット線(XDBL)に対して、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響を最小にするために、セルフタイミング回路11において、ダミービット線対DBL、XDBLに接続されるセルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データを互いに逆のデータになるように設定する技術が知られている。(例えば、特許文献1を参照。)
【0015】
図3に、ダミービット線対DBL、XDBLに接続されるセルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データの設定パターンの例を示す。図3に示したように、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位を互いに逆に固定したパターンになっている。
【0016】
この構成により、ダミービット線XDBLの電位がセルフタイミング用ダミーメモリセルSDMCのみによりLレベルに引き下げられる一方、すべての負荷用ダミーメモリセルLDMCのオフリーク電流による駆動はダミービット線DBLに対して行われる。ダミービット線XDBLの電位に基づいてセルフタイミング信号SLFが生成されるので、センスアンプ起動信号SLFの活性化タイミングがオフリーク電流Ileakによる駆動の影響で本来のタイミングより早くなるのを防止することができる。
【0017】
しかしながら、図3に示したセルフタイミング回路11であっても、周囲の温度変化等によりSRAMが高温状態となった場合に、オフリーク電流Ileakの電流量が増加し、それによってセンスアンプ回路14において誤読み出しが起こる可能性があるという問題がある。
【0018】
図4は上述の問題点を説明するための図である。メモリセルMCA内で、選択されたメモリセルが接続されたビット線対BL、XBLにおいて非選択メモリセルの保持データのすべてが選択メモリセルの保持データと逆のデータであった場合を考える。
【0019】
図4に示すように、この場合オフリーク電流Ileakの電流量が増大すると、一方のビット線(図では、BL)が選択メモリセルのインバータ対によりLレベル方向に大きく引き下げられるとともに、他方のビット線(図では、XBL)も非選択メモリセルのオフリーク電流IleakによりLレベル方向に引き下げられ、ビット線XBLの電位が時間とともに低下する。このため、上記の場合、ビット線対BL、XBLの電位差が所定の電位差になるタイミングは最も遅くなる。
【0020】
これに対し、図3に示したセルフタイミング回路11では、セルフタイミング信号SLFは、検出対象のダミービット線XBLに対するオフリーク電流Ileakによる駆動の影響が最小になるようにダミーメモリセルSDMC、LDMCの保持データを設定した上で、ダミービット線XDBLのみの電位を検出することにより活性化される。このため、セルフタイミング信号SLFの活性化タイミングはオフリーク電流Ileakの大きさにほとんど影響を受けない。すなわち、センスアンプ起動信号SAはオフリーク電流Ileakの大きさによらず、ほぼ同じタイミングで活性化される。
【0021】
従って、オフリーク電流Ileakが増加した場合、センスアンプ起動信号SAの活性化タイミングがビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなり、保持データの誤読み出しが発生する可能性がある。
【0022】
また、図5に図1の従来のセルフタイミング回路におけるダミーメモリセルSDMC、LDMCのレイアウト例を示す。図5に示すように、従来のダミーメモリセルは、インバータ対及びトランスファートランジスタ対からなる部分を1つのユニットとしてレイアウトされる。
【0023】
従来のダミーメモリセルは、インバータ53、54及びトランスファートランジスタ対57からなる通常レイアウトユニット51と、これと点対称又は線対称の関係を有する、インバータ55、56及びトランスファートランジスタ対58からなる対称レイアウトユニット52とをダミービット線対DBL、XDBLに沿って交互に配置するようにレイアウトされている。
【0024】
セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路12から最も遠い位置から順に複数のダミーメモリセルが指定される。図5では、セルフタイミング用ダミーメモリセルSDMC1、2のトランスファートランジスタ対57、58のゲートは図示しない共通のダミーワード線DWLに接続され、負荷用ダミーメモリセルLDMC1、2のトランスファートランジスタ対のゲートはグランドVSSに接続される。
【0025】
尚、図中、白抜きで示した領域は半導体ウェーハ上の不純物拡散層を表し、濃いハッチングで示した領域は半導体ウェーハ上に形成したゲートポリシリコン層を表す。破線はメモリセル内の局所配線を表し、太線はダミービット線DBL、XDBLを表し、丸印はダミービット線とのコンタクトを表す。また、図5からわかるように、通常レイアウトユニット51と対称レイアウトユニット52の各々において、インバータ対を構成する2つのインバータのレイアウトは互いに線対称にはなっていない。
【0026】
ここで、図5のダミーメモリセルのレイアウト例では、製造プロセスのフォトエッチング工程等において不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合、メモリセルMCの保持データの誤読み出しが生じる可能性があるという問題がある。
【0027】
図6に示したように、不純物拡散層及びゲートポリシリコン層のコーナー部において、実際の出来上がり形状は丸まりを有する。このため、上述の位置ずれが起こった場合、例えば不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合(図6参照)、通常レイアウトユニット51及び対称レイアウトユニット52において、インバータ対を構成する各インバータの間で駆動能力に差が生じる。
【0028】
詳細には、通常レイアウトユニット51において、左下方向の位置ずれに起因して、以下のようにインバータの特性が変化する。すなわち、左側に位置するインバータ54では上側のトランジスタにおいてチャネル長が短くなり、下側のトラジスタにおいてチャネル長が長くなり、チャネル幅が狭くなるのに対し、右側に位置するインバータ53では上側のトランジスタにおいてチャネル長が長くなり、下側のトランジスタにおいてチャネル幅が広くなる。
【0029】
これに対し、対称レイアウトユニット52においては、左下方向の位置ずれに起因して、以下のようにインバータの特性が変化する。すなわち、左側に位置するインバータ56では上側のトランジスタにおいてチャネル幅が狭くなり、下側のトラジスタにおいてチャネル長が短くなるのに対し、右側に位置するインバータ55では上側のトラジスタにおいてチャネル長が短くなり、チャネル幅が広くなり、下側のトランジスタにおいてチャネル長が長くなる。
【0030】
以上のように、位置ずれにより、通常レイアウトユニット51及び対称レイアウトユニット52のインバータ対を構成する4つのインバータ53〜56の間で駆動能力が互いに異なるようになる。その結果、位置ずれに応じて、通常レイアウトユニット51を有するダミーメモリセルSDMC1と対称レイアウトユニット52を有するダミーメモリセルSDMC2の間で駆動能力に差が生じてしまう。
【0031】
これに対応して、タイミング制御回路12の検出対象であるダミービット線XDBLに対する駆動能力も位置ずれに応じて変化する。それによってセルフタイミング信号SLFの活性化タイミングも位置ずれに応じて変化し、本来のタイミングよりも早くなる可能性がある。
【0032】
一方、メモリセルアレイMCA内のメモリセルMCも各々のビット線BL、XBLについて、図5のダミーメモリセルSDMC、LDMCのレイアウト例と同様のレイアウトを有する。このため、位置ずれが起こり、読み出し時に選択されたメモリセルMCが通常レイアウトユニット51と対称レイアウトユニット52のうち、駆動能力の小さい方のレイアウトユニットを有するセルであった場合、ビット線対BL、XBLに所定の電位差が生じるタイミングは本来のタイミングよりも遅くなる可能性がある。
【0033】
従って、位置ずれに応じて、センスアンプ起動信号SAの活性化タイミングがビット線対BL、XBLに所定の電位差が生じるタイミングよりも早くなり、保持データの誤読み出しが発生する可能性がある。そこで、本発明の目的は、製造プロセスで層間の位置ずれが起こった場合でも通常メモリセルMCの保持データの誤読み出しを防止することが可能な半導体メモリを提供することである。
【先行技術文献】
【特許文献】
【0034】
【特許文献1】特開2003−36678号公報
【発明の概要】
【発明が解決しようとする課題】
【0035】
本発明の目的は、製造ばらつきなどの様々なデバイス特性の変動要因によらず、通常メモリセルMCの保持データの誤読み出しを確実に防止することが可能な半導体メモリを提供することである。
【課題を解決するための手段】
【0036】
上述した目的を達成するための本発明の第1の側面によれば、複数のワード線と、複数のビット線と、前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルを有するメモリセルアレイと、前記メモリセルアレイの近傍に配置され、前記メモリセルの読み出し時に内部回路の動作タイミングを決定するセルフタイミング信号を生成するセルフタイミング回路を備えた半導体メモリであって、前記セルフタイミング回路は、前記ワード線の選択に応答して選択されるダミーワード線と、前記ダミーワード線に接続され通常レイアウトユニットから構成された複数の第1のセルフタイミング用ダミーメモリセルが連続して配置された第1のダミービット線と、 前記ダミーワード線に接続され前記通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成された複数の第2のセルフタイミング用ダミーメモリセルが連続して配置された第2のダミービット線と、前記第1のダミービット線及び第2のダミービット線を入力し、前記第1及び第2のダミービット線のうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、前記セルフタイミング信号を出力するタイミング制御回路とを備えたことを特徴とする。
【0037】
上述の第1の側面により、本発明の半導体メモリでは、製造ばらつき等の理由により不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合でも、センスアンプ起動信号SAの活性化タイミングを位置ずれに応じて適切に調整することができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【発明の効果】
【0038】
従って、本発明の半導体メモリでは、製造ばらつきなどの様々なデバイス特性の変動要因によらず、通常メモリセルMCの保持データの誤読み出しを確実に防止することが可能になる。
【図面の簡単な説明】
【0039】
【図1】従来のセルフタイミング回路を備えたSRAMの回路構成の概略図である。
【図2】従来のセルフタイミング回路の動作を説明するための図である。
【図3】従来のセルフタイミング回路のダミービット線対に接続されるセルフタイミング用ダミーメモリセル及び負荷用ダミーメモリセルの保持データの設定パターンの例を示す図である。
【図4】従来のセルフタイミング回路を備えたSRAMの問題点を説明するための図である。
【図5】従来のセルフタイミング回路におけるダミーメモリセルのレイアウト例を示す図である。
【図6】従来のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【図7】第1の実施の形態を示す概略構成図である。
【図8】第1の実施の形態のセルフタイミング回路内の各ダミービット線対におけるタイミング用ダミーメモリセル及び負荷用ダミーメモリセルの保持データの設定パターンを示す図である。
【図9】第1の実施の形態のタイミング制御回路の回路構成を示す概略図である。
【図10】第1の実施の形態のタイミング制御回路の動作を説明するための図である。
【図11】第2の実施の形態を説明するための図である。
【図12】第3の実施の形態を説明するための図である。
【図13】第3の実施の形態のタイミング制御回路の動作を説明するための図である。
【図14】第4の実施の形態を示す概略構成図である。
【図15】第4の実施の形態のタイミング制御回路の回路構成を示す概略図である。
【図16】第4の実施の形態のタイミング制御回路の動作を説明するための図である。
【図17】第5の実施の形態を説明するための図である。
【図18】第6の実施の形態を説明するための図である。
【図19】第7の実施の形態を説明するための図である。
【図20】第8の実施の形態を説明するための図である。
【図21】第9の実施の形態を説明するための図である。
【図22】第10の実施の形態を説明するための図である。
【図23】第11の実施の形態を示す概略構成図である。
【図24】第11の実施の形態のセルフタイミング回路の各ダミービット線対におけるダミーメモリセルのレイアウト例を示す図である。
【図25】第11の実施の形態のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【図26】第11の実施の形態のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【図27】第11の実施の形態のタイミング制御回路の回路構成を示す概略図である。
【図28】第11の実施の形態のタイミング制御回路の動作を説明するための図である。
【図29】第12の実施の形態を説明するための図である。
【図30】第12の実施の形態のセルフタイミング回路のダミービット線対におけるダミーメモリセルのレイアウト例を示す図である。
【図31】第12の実施の形態のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【発明を実施するための形態】
【0040】
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、係る実施の形態が本発明の技術的範囲を限定するものではなく、本発明の技術的範囲は特許請求の範囲とその均等物に及ぶものである。
【0041】
図7は本発明の第1の実施の形態を示す概略構成図である。図7に示したSRAMは、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有するものである。図6に示したSRAMの回路構成は、図1に示した従来の回路構成に対してセルフタイミング回路11がセルフタイミング回路61に置き換えられている点が異なり、その他の構成については同様である。
【0042】
図7のセルフタイミング回路61は2組のダミービット線対DBL1、XDBL1及びDBL2、XDBL2を有する。各々のダミービット線対は、図1のセルフタイミング回路11と同様に、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCを有する。
【0043】
セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCに保持されるデータのパターンはダミービット線対DBL1、XDBL1及びDBL2、XDBL2の間で互いに異なる。各々のダミービット線対において、セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路62から最も遠い位置から順に複数のダミーメモリセルが指定される。
【0044】
第1のダミービット線対DBL1、XDBL1のうちダミービット線XDBL1が検出対象のダミービット線としてタイミング制御回路62に接続される。第2のダミービット線対DBL2、XDBL2のうちダミービット線対XDBL2が検出対象のダミービット線としてタイミング制御回路62に接続される。タイミング制御回路62は、ダミービット線XDBL1、XDBL2を入力し、ダミービット線XDBL1、XDBL2の電位の検出結果に基づいてセルフタイミング信号SLFを出力する。
【0045】
ダミービット線対DBL1、XDBL1及びDBL2、XDBL2の各々のセルフタイミング用ダミーメモリセルSDMCは共通のダミーワード線DWLに接続される。ダミーワード線DWLの選択によりすべてのセルフタイミング用ダミーメモリセルSDMCが同時に選択される。
【0046】
図8は、セルフタイミング回路61内のダミービット線対DBL1、XDBL1及びDBL2、XDBL2におけるタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データの設定パターンを示す図である。
【0047】
図8に示すように、第1のダミービット線対DBL1、XDBL1における保持データの設定パターンは、図3で示した従来の設定パターンと同一である。すなわち、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位を互いに逆に固定した設定パターンになっている。第1のダミービット線対DBL1、XDBL1の設定パターンは、タイミング制御回路62の検出対象であるダミービット線XDBL1に対して負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響が最小になるようにし、ダミービット線XDBL1がセルフタイミング用ダミーメモリセルSDMCのみにより駆動されるようにしたものである。
【0048】
これに対し、第2のダミービット線対DBL2、XDBL2における保持データの設定パターンは、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位をすべて同一電位に固定したパターンである。第2のダミービット線対DBL2、XDBL2の設定パターンは、検出対象のダミービット線XDBL2に対して負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響が最大になるようにし、ダミービット線XDBL2がセルフタイミング用ダミーメモリセルSDMCにより駆動されるとともに、すべての負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されるようにしたものである。
【0049】
従って、ダミービット線XDBL1、XDBL2の間の駆動能力の差は、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動に起因する。ダミーワード線DWLを選択した後ダミービット線XDBL1、XDBL2の電位が所定の値になるまでの時間の差は、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化する。
【0050】
図9はタイミング制御回路62の回路構成を示す概略図である。図9に示すように、タイミング制御回路62は遅延制御部81、インバータ82及び遅延制御信号生成部83を有する。
【0051】
遅延制御信号生成部83はインバータ84、インバータ85及びEXOR回路86を有する。インバータ84、85は例えば同一のしきい値電圧を有する。インバータ84はダミービット線XDBL1を入力し、ダミービット線XDBL1の電位が所定のしきい値電圧より小さくなったことに応答してHレベルの信号をEXOR回路86へ出力する。インバータ85はダミービット線XDBL2を入力し、ダミービット線XDBL2の電位が上記しきい値電圧より小さくなったことに応答してHレベルの信号をEXOR回路86へ出力する。EXOR回路86はインバータ84、85の出力信号を入力し、2つの出力信号の排他的論理和をとることにより遅延制御信号DCNTを生成する。
【0052】
遅延制御部81はトランスファースイッチ87とインバータ88を有する。トランスファースイッチ87はソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタからなり、ダミービット線XDBL1とインバータ82の入力ノードを接続する。PMOSトランジスタのゲートには遅延制御信号生成部83からの遅延制御信号DCNTがそのまま供給され、NMOSトランジスタのゲートには遅延制御信号DCNTがインバータ88を介して供給される。遅延制御部81はダミービット線XDBL1及び遅延制御信号DCNTを入力し、ダミービット線XDBL1の電位を遅延制御信号DCNTに基づいて所定の時間だけ遅延させて、インバータ82の入力ノードへ出力する。
【0053】
インバータ82は遅延制御部81からの出力信号を入力し、その出力信号の電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0054】
以下にタイミング制御回路62の動作を図10を用いて説明する。メモリセルアレイMCA内の所定のワード線WLが選択され、これに応答してダミーワード線DWLが選択されると、ダミービット線XDBL1、XDBL2の電位はそれぞれプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0055】
ここで、上述したように、ダミービット線XDBL1、XDBL2に対する駆動能力の間には負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動に起因する差があり、ダミービット線XDBL2の電位の低下速度はダミービット線XDBL1のそれよりもオフリーク電流Ileakの電流量に対応する分だけ速くなる。
【0056】
このため、インバータ85の出力信号がHレベルになるタイミングt1はインバータ84の出力信号がHレベルになるタイミングt2よりもオフリーク電流Ileakの電流量に対応する期間だけ早くなる。従って、EXOR回路86が生成する遅延制御信号DCNTは、オフリーク電流Ileakの電流量に依存する長さのHレベル期間Δtを有する。Hレベル期間Δtはオフリーク電流Ileakの電流量が増加するに従って長くなる。
【0057】
遅延制御部81のトランスファースイッチ87は上記Hレベル期間Δtを有する遅延制御信号DCNTを受けて動作し、Hレベル期間Δtの間はオンし、Hレベル期間Δt以外の期間はオフする。このため、インバータ82の入力ノードn3の電位変化は以下のようになる。
【0058】
タイミングt1より以前の期間では、トランスファースイッチ87はオンするため、入力ノードn3の電位はダミービット線XDBL1の電位の低下に追従してプリチャージレベル(Hレベル)よりLレベルに引き下げられる。タイミングt1からタイミングt2までの期間(Hレベル期間Δt)では、トランスファースイッチ87はオフするため、入力ノードn3の電位はダミービット線XDBL1の電位の低下に追従せず、タイミングt1における電位のまま保持される。タイミングt2以降の期間では、トランスファースイッチ87はオンするので、入力ノードn3の電位は再びダミービット線XDBL1の電位の低下に追従して変化し、タイミングt1における電位からLレベルに引き下げられる。
【0059】
インバータ82は入力ノードn3の電位がしきい値電圧よりも小さくなったタイミングt3でセルフタイミング信号SLFを活性化させて出力する。インバータ82のしきい値電圧はインバータ84、85のしきい値電圧よりも小さく設定しておくことが望ましい。
【0060】
図10からわかるように、タイミングt2以降の入力ノードn3の電位変化の波形は、タイミングt1以降のダミービット線XDBL1の電位変化の波形を上記Hレベル期間Δtだけずらしたものになる。このため、タイミング制御回路62におけるセルフタイミング信号SLFの活性化タイミングt3は、ダミービット線XDBL1の電位から直接決定した従来の場合の活性化タイミングt4に比べて上記Hレベル期間Δtだけ遅延させたものになる。
【0061】
上述のようにHレベル期間Δtはオフリーク電流Ileakの電流量が増加するに従って長くなるので、セルフタイミング回路61はセルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた期間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0062】
従って、本発明の第1の実施の形態では、図10に示したように、周囲の温度変化等の理由によりオフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0063】
次に、本発明の第2の実施の形態を図11を用いて説明する。本発明の第2の実施の形態の回路構成は、図7に示した第1の実施の形態の回路構成に対してタイミング制御回路62がタイミング制御回路101に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図11に第2の実施の形態におけるタイミング制御回路101の回路構成を示す。
【0064】
図11に示すように、タイミング制御回路101は図9のタイミング制御回路62において遅延制御部81が遅延制御部102に置き換えられている点が異なる。その他の構成については同様であり、説明は省略する。
【0065】
遅延制御部102はスイッチトランジスタ103、付加容量104及びインバータ105を有する。インバータ82の入力ノードn3とグランドVSSの間に、スイッチトランジスタ103と付加容量104が直列に接続される。スイッチトランジスタ103はソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタからなり、PMOSトランジスタのゲートには遅延制御信号生成部83からの遅延制御信号DCNTがインバータ105を介して供給され、NMOSトランジスタのゲートには遅延制御信号DCNTがそのまま供給される。
【0066】
遅延制御部102はダミービット線XDBL1及び遅延制御信号DCNTを入力し、ダミービット線XDBL1の電位を遅延制御信号DCNTに基づいて所定の時間だけ遅延させて、インバータ82の入力ノードn3へ出力する。以下に遅延制御部102の動作を説明する。
【0067】
スイッチトランジスタ103は、遅延制御信号DCNTに応答して図10のHレベル期間Δtの間のみオンし、入力ノードn3に付加容量104を接続する。このため、入力ノードn3における配線容量は、上記Hレベル期間Δt(タイミングt1からタイミングt2までの期間)の間のみ寄生容量に付加容量104を加えたものとなり、タイミングt1以前及びタイミングt2以降の期間のそれに比べて大きく増加する。これに対応して、上記入力ノードn3の電位の低下速度はタイミングt1からタイミングt2までの期間のみ、タイミングt1以前及びタイミングt2以降の期間のそれに比べて大きく低下する。
【0068】
このため、タイミングt1からタイミングt2までの期間、入力ノードn3の電位のタイミングt1における電位からの低下量を少なくすることができ、それによって入力ノードn3の電位をおおよそタイミングt1における電位のまま保持することができる。従って、タイミング制御回路101における入力ノードn3の電位変化は図10に示したタイミング制御回路62の場合のそれと同様のものになる。
【0069】
従って、本発明の第2の実施の形態では、第1の実施の形態の場合と同様に、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0070】
尚、付加容量104の容量値は、ダミービット線XDBL1に対する駆動能力や入力ノードn3の寄生容量の大きさに応じて、タイミングt1からタイミングt2までの期間における、入力ノードn3の電位のタイミングt1における電位からの低下量が十分に少なくなるように設定すればよい。
【0071】
次に、本発明の第3の実施の形態を図12を用いて説明する。本発明の第3の実施の形態の回路構成は、図7に示した第1の実施の形態の回路構成に対して、タイミング制御回路62がタイミング制御回路111に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図12に第3の実施の形態におけるタイミング制御回路111の回路構成を示す。
【0072】
図12に示すように、タイミング制御回路111は図9のタイミング制御回路62において遅延制御部81が遅延制御部112に置き換えられている点が異なる。また、タイミング制御回路111のインバータ82はタイミング制御回路62とは異なり遅延制御部112内に含まれる。その他の構成については同様であり、説明は省略する。
【0073】
遅延制御部112はインバータ82、インバータ列113、トランスファースイッチ114及びインバータ115を有する。ダミービット線XDBL1とセルフタイミング信号SLFの出力ノードn4の間にインバータ列113に接続される。インバータ列113に並列に、ダミービット線XDBL1とセルフタイミング信号SLFの出力ノードn4の間にインバータ82及びトランスファースイッチ114が直列に接続される。
【0074】
トランスファースイッチ114はソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタからなり、PMOSトランジスタのゲートには遅延制御信号生成部83からの遅延制御信号DCNTがそのまま供給され、NMOSトランジスタのゲートには遅延制御信号DCNTがインバータ115を介して供給される。インバータ列113は複数のインバータが直列接続されて構成されており、奇数個のインバータから構成される。インバータ82及びインバータ列を構成する各インバータのしきい値電圧はインバータ84、85のしきい値電圧よりも小さく設定しておくことが望ましい。
【0075】
トランスファースイッチ114は遅延制御信号DCNTに応答して動作し、図10のHレベル期間Δtの間のみオフする。このため、上記Hレベル期間Δt(タイミングt1からタイミングt2までの期間)の間のみ、インバータ82の出力ノードとセルフタイミング信号の出力ノードn4とが非導通になり、タイミングt1以前及びタイミングt2以降の期間では導通状態になる。
【0076】
遅延制御部112はダミービット線XDBL1及び遅延制御信号DCNTを入力し、セルフタイミング信号SLFをダミービット線XDBL1の電位と遅延制御信号DCNTに基づいて所定の時間だけ遅延させて出力する。以下にタイミング制御回路111の動作を図13を用いて説明する。
【0077】
タイミングt1以前の期間では、インバータ82及びインバータ列113の入力ノードn5の電位はダミービット線XDBL1の電位の低下に追従してプリチャージレベル(Hレベル)よりLレベルに引き下げられる。インバータ82は入力ノードn5の電位がしきい値よりも小さくなったタイミングt5で出力電圧をLレベルからHレベルに遷移させて、トランスファースイッチ114に出力する。インバータ列113は、複数のインバータの動作時間に対応する期間だけタイミングt5よりも遅れてタイミングt6で出力電圧をLレベルからHレベルに遷移させて、セルフタイミング信号の出力ノードn4へ出力する。タイミングt5とタイミングt6の間の遅延時間はインバータ列113を構成するインバータの個数や能力を調整することにより調整することができる。
【0078】
ここで、図10に示した遅延制御信号DCNTの立ち下がりタイミングt2と上記したタイミングt5、t6の間の位置関係に従って場合分けをして、セルフタイミング信号SLFの出力に関する遅延制御部112の動作を説明する。
【0079】
(1)タイミングt2がタイミングt5よりも早いとき、
トランスファースイッチ114はタイミングt1でいったんオフした後、インバータ82がHレベルを出力するタイミングt5よりも前のタイミングt2で再度オンする。すなわち、タイミングt5ではトランスファースイッチ114は導通状態に保持されている。
このため、インバータ82はタイミングt5でセルフタイミング信号の出力ノードn4の電位をLレベルからHレベルに遷移させる。それによってセルフタイミング信号SLFはタイミングt5で活性化される。
【0080】
(2)タイミングt2がタイミングt6よりも遅いとき、
トランスファースイッチ114はタイミングt1でオフした後、インバータ列113がHレベルを出力するタイミングt6よりも後のタイミングt2で再度オンする。すなわち、タイミングt5及びタイミングt6の双方においてトランスファースイッチ114は非導通状態に保持されている。
このため、インバータ82はタイミングt5からタイミングt6までの期間でHレベルをセルフタイミング信号の出力ノードn4に出力することができず、セルフタイミング信号の出力ノードn4の電位はタイミングt6においてインバータ列113によってLレベルからHレベルに遷移させられる。それによってセルフタイミング信号SLFはタイミングt6で活性化される。
【0081】
(3)タイミングt2がタイミングt5より遅くタイミングt6より早いとき、
トランスファースイッチ114はタイミングt1でオフした後、インバータ82がHレベルを出力するタイミングt5よりも後で、かつインバータ列113がHレベルを出力するタイミングt6よりも前のタイミングt2で再度オンする。すなわち、トランスファースイッチ114はタイミングt5では非導通状態に保持される一方、タイミングt5とタイミングt6の間のタイミングt2で導通状態になり、タイミングt6では導通状態に保持される。
このため、インバータ82はタイミングt5でHレベルをセルフタイミング信号の出力ノードn4に出力することができない。その代わりに、インバータ82はタイミングt5とタイミングt6の間のタイミングt2でセルフタイミング信号の出力ノードn4の電位をLレベルからHレベルに遷移させる。それによってセルフタイミング信号SLFはタイミングt2で活性化される。
【0082】
以上のように、タイミング制御回路111は遅延制御信号DCNTの立ち下がりタイミングt2に応じてセルフタイミング信号SLFの活性化タイミングをタイミングt5からタイミングt6の間で変化させ、タイミングt2が遅くなるに従ってセルフタイミング信号SLFの活性化タイミングも遅延させる。
【0083】
遅延制御信号DCNTの立ち下がりタイミングt2は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量が増加するに従って遅くなるので、セルフタイミング回路はセルフタイミング信号SLFの活性化タイミングをオフリーク電流Ileak電流量に応じた期間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0084】
従って、本発明の第3の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0085】
尚、上述の第3の実施の形態では、ダミービット線XDBL1とセルフタイミング信号SLFの出力ノードn4の間に、単一のインバータ82と3つのインバータを直列接続させたインバータ列13を並列に設けた例を示したが、この構成に限定されることはなく、直列接続させたインバータの数の異なる2つのインバータ列を並列に設けた構成であればよい。また代わりに、駆動能力が異なり、同一の入力信号に対して異なるタイミングで信号出力を行う2つのインバータを並列に設けるようにしてもよい。
【0086】
また、上述の第1乃至第3の実施の形態では、トランスファースイッチ及びスイッチトランジスタをソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタにより構成したが、これに限定されることはなく、例えばPMOSトランジスタまたはNMOSトランジスタ単体により構成するようにしてもよい。
【0087】
また、上述の第1乃至第3の実施の形態では、ダミービット線対DBL、XDBLを2組設け、各組のダミービット線XDBLから遅延制御信号DCNTを生成するように構成したが、これに限定されることはなく、3組以上のダミービット線対DBL、XDBLを設け、各組のダミービット線XDBLから遅延制御信号DCNTを生成するように構成してもよい。
【0088】
この場合、例えば、複数のダミービット線対を2つのグループに分け、第1のグループでは上記第1のダミービット線対DBL1、XDBL1と同様の設定パターンでデータを保持するようにし、第2のグループでは上記第2のダミービット線対DBL2、XDBL2と同様の設定パターンでデータを保持するように構成する。その上で、第2のグループに属するダミービット線のうち電位の低下速度が最も速いダミービット線XDBLの電位に基づいて遅延制御信号DCNTをHレベルに遷移させ、第1のグループに属するダミービット線のうち電位の低下速度が最も遅いダミービット線XDBLの電位に基づいて遅延制御信号DCNTをレベルに遷移させるようにすればよい。
【0089】
図14は第4の実施の形態を示す概略構成図である。図14に示したSRAMは、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有するものである。図14に示したSRAMの回路構成は、図1に示した従来の回路構成に対してセルフタイミング回路11がセルフタイミング回路131に置き換えられている点が異なり、その他の構成については同様である。
【0090】
図14のセルフタイミング回路131は、図1のセルフタイミング回路11と同様に、ダミービット線対DBL、XDBLを有する。ダミービット線対DBL、XDBLは、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCを有する。セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路132から最も遠い位置から順に複数のダミーメモリセルが指定される。ダミービット線対DBL、XDBLはそれぞれタイミング制御回路132に接続される。
【0091】
タイミング制御回路132は、ダミービット線対DBL、XDBLを入力し、ダミービット線対DBL、XDBLの電位の検出結果に基づいてセルフタイミング信号SLFを出力する。ダミービット線対DBL、XDBLの各セルフタイミング用ダミーメモリセルSDMCは共通のダミーワード線DWLに接続される。ダミーワード線DWLの選択により、すべてのセルフタイミング用ダミーメモリセルSDMCが同時に選択される。
【0092】
タイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データの設定パターンは図3で示した従来の設定パターンと同一である。すなわち、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位を互いに逆に固定した設定パターンになっている。
【0093】
これらの設定パターンは、ダミービット線XDBLに対して負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響が最小になるようにし、ダミービット線XDBLがセルフタイミング用ダミーメモリセルSDMCのみにより駆動されるようにするとともに、ダミービット線DBLがすべての負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されるようにしたものである。
【0094】
図15はタイミング制御回路132の回路構成を示す概略図である。図15に示すように、タイミング制御回路132は遅延制御部141及びインバータ列142を有し、ダミービット線XDBLとセルフタイミング信号SLFの出力ノードn6の間に遅延制御部141とインバータ列142が直列接続された構造を有する。
【0095】
遅延制御部141はソース及びドレインを相互接続させたPMOSトランジスタ143及びNMOSトランジスタ144から構成されたトランスファーゲートを有する。PMOSトランジスタ143はゲートがグランドVSSに接続され、常にオンされる。NMOSトランジスタ144のゲートはダミービット線DBLに接続される。遅延制御部141はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列142の入力ノードへ出力する。
【0096】
インバータ列142は複数のインバータが直列接続されて構成される。インバータ列142は遅延制御部141からの出力信号を入力し、その出力信号の電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0097】
以下にタイミング制御回路132の動作を図16を用いて説明する。メモリセルアレイMCA内の所定のワード線WLが選択され、これに応答してダミーワード線DWLが選択されると、ダミービット線XDBLの電位はセルフタイミング用ダミーメモリセルSDMCにより駆動されて、プリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0098】
同時に、ダミービット線DBLもすべての負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されて、プリチャージレベル(Hレベル)よりLレベルに引き下げられる。ダミービット線DBLのプリチャージレベルからの電位の低下量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化する。オフリーク電流Ileakの電流量が増加すると、これに従ってダミービット線DBLの電位の低下量も増加する。
【0099】
ここで、上述のように、遅延制御部141を構成するNMOSトランジスタ144のゲートにはダミービット線DBLの電位が入力される。このため、NMOSトランジスタ144のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って増加する。
【0100】
それによって、遅延制御部141におけるオン抵抗値はダミービット線DBLの電位の低下量が増加するに従って増加する。これに対応して遅延制御部141における信号の遅延量もダミービット線DBLの電位の低下量が増加するに従って増加する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御部141における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加する。
【0101】
従って、遅延制御部141は入力したダミービット線XDBLの電位をオフリーク電流Ileakの電流量に応じた時間Δtだけ遅延させて、インバータ列142へ出力する。インバータ列142は遅延制御部141によって遅延されたダミービット線DBLの電位を入力し、その電位が所定のしきい値電圧よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0102】
このため、セルフタイミング回路131はセルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間Δtだけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0103】
従って、本発明の第4の実施の形態では、周囲の温度変化等の理由によりオフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0104】
次に、本発明の第5の実施の形態を図17を用いて説明する。本発明の第5の実施の形態の回路構成は、図14に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路161または162に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図17(a)に第5の実施の形態におけるタイミング制御回路161の回路構成を示す。図17(b)に第5の実施の形態におけるタイミング制御回路162の回路構成を示す。
【0105】
図17(a)に示すように、タイミング制御回路161はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータからなるインバータ列164が設けられ、さらにインバータ列164を構成するインバータの間に遅延制御部163が挿入された構造を有する。
【0106】
遅延制御部163はソース及びドレインを相互接続させたPMOSトランジスタ及びNMOSトランジスタから構成されたトランスファーゲートを複数個直列に接続させた構造を有する。各々のトランスファーゲートにおいて、PMOSトランジスタのゲートはグランドVSSに接続され、NMOSトランジスタのゲートはダミービット線DBLに接続される。各々のトランスファーゲートの構造は図14の遅延制御部141におけるトランスファーゲートのそれと同様である。
【0107】
図17(b)に示すように、タイミング制御回路162はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータからなるインバータ列165が設けられ、さらにインバータ列165を構成する各インバータの間に遅延制御部166を構成するトランスファーゲートがそれぞれ挿入された構造を有する。
【0108】
遅延制御部166はソース及びドレインを相互接続させたPMOSトランジスタ及びNMOSトランジスタから構成された複数のトランスファーゲートを有する。各々のトランスファーゲートにおいて、PMOSトランジスタのゲートはグランドVSSに接続され、NMOSトランジスタのゲートはダミービット線DBLに接続される。各々のトランスファーゲートの構造は図15の遅延制御部141におけるトランスファーゲートのそれと同様である。
【0109】
インバータ列164、165はそれぞれダミービット線XDBLを入力し、ダミービット線XDBLの電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0110】
ここで、上述のように、インバータ列164、165のインバータ間にはそれぞれ遅延制御部163、166を構成するトランスファーゲートが挿入されている。このため、インバータ列164、165によるセルフタイミング信号SLFの活性化タイミングは遅延制御部163、166によってダミービット線DBLの電位に基づいて所定の時間だけ遅延させられる。
【0111】
遅延制御部163、166のトランスファーゲートはそれぞれ図15の遅延制御部141と同様に、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ信号を遅延させる。更に、遅延制御部163、166では、複数のトランスファーゲートにより構成されるため、オフリーク電流Ileakの電流量が信号の遅延量に与える影響が強調される。このため、オフリーク電流Ileakの同一の電流量に対する遅延制御部163、166の信号の遅延量は、遅延制御回路141のそれに比べてより大きなものになる。
【0112】
従って、タイミング制御回路161、162はそれぞれ負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路132と比べてより大きなものにすることができる。それによって、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができる。
【0113】
従って、本発明の第5の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるとともに、センスアンプ起動信号SAの活性化タイミングの遅延量をより大きくすることができるので、通常メモリセルMCの保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0114】
次に、本発明の第6の実施の形態を図18を用いて説明する。本発明の第6の実施の形態の回路構成は、図14に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路171に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0115】
図18に第6の実施の形態におけるタイミング制御回路171の回路構成を示す。タイミング制御回路171は遅延制御部172及びインバータ列173を有し、ダミービット線XDBLとセルフタイミング信号SLFの出力ノードn6の間に遅延制御部172とインバータ列173が直列接続された構造を有する。
【0116】
遅延制御部172は電源電圧VDDとグランドVSSの間にPMOSトランジスタ174、NMOSトランジスタ175及びNMOSトランジスタ176が直列接続されたインバータ構造を有する。PMOSトランジスタ174及びNMOSトランジスタ175のゲートはともにダミービット線XDBLに接続される。NMOSトランジスタ176のゲートはダミービット線DBLに接続される。遅延制御部172はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位が所定の値よりも小さくなったことに応答して動作し、セルフタイミング信号SLFをダミービット線DBLの電位に基づいて所定の時間だけ遅延させて活性化させる。
【0117】
セルフタイミング信号SLFはインバータ列173の入力ノードに出力される。インバータ列173は複数のインバータが直列接続されて構成される。インバータ列173は遅延制御部172からの出力信号をバッファリングしてセルフタイミング信号SLFをセルフタイミング信号の出力ノードn6へ出力する。
【0118】
以下にタイミング制御回路171の動作を説明する。遅延制御部172では、PMOSトランジスタ174とNMOSトランジスタ175によってダミービット線XDBLを入力とするインバータ回路が構成される。更に、インバータ回路にいて、NMOSトランジスタ175とグランドVSSの間にゲートでダミービット線DBLを受けるNMOSトランジスタ176が設けられる。遅延制御部172におけるインバータ回路の駆動能力はNMOSトランジスタ176のオン抵抗値に依存して変化し、NMOSトランジスタ176のオン抵抗値が増加するに従って小さくなる。
【0119】
NMOSトランジスタ176のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って増加する。このため、遅延制御部172におけるインバータ回路の駆動能力はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って小さくなる。
【0120】
これに対応して、遅延制御部172における信号の遅延量はダミービット線DBLの電位の低下量が増加するに従って増加する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御部172における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加することになる。従って、遅延制御部172は、入力したダミービット線XDBLの電位が所定のしきい値電圧よりも小さくなったタイミングからオフリーク電流Ileakの電流量に対応する時間だけ遅延させたタイミングで、セルフタイミング信号SLFを活性化させて出力する。
【0121】
このため、タイミング制御回路171はセルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0122】
従って、本発明の第6の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0123】
次に、本発明の第7の実施の形態を図19を用いて説明する。本発明の第7の実施の形態の回路構成は、図18に示した第6の実施の形態の回路構成に対して、タイミング制御回路171がタイミング制御回路181、182に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図19(a)に第7の実施の形態におけるタイミング制御回路181の回路構成を示す。図19(b)に第7の実施の形態におけるタイミング制御回路182の回路構成を示す。
【0124】
図19(a)に示すように、タイミング制御回路181は遅延制御部183を有する。遅延制御部183はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータ回路を直列接続させた構造を有する。各々のインバータ回路は図18の遅延制御部172のそれと同様の構造を有する。各々のインバータ回路においてNMOSトランジスタ185のゲートにはダミービット線DBLが接続される。
【0125】
図19(b)に示すように、タイミング制御回路182は遅延制御部184を有する。遅延制御部184はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータ回路を直列接続させた構造を有する。このインバータ回路の直列接続は図19(a)の遅延制御部183のそれと同様の構造を有するが、グランドVSSに接続されるNMOSトランジスタ186が複数のインバータ回路に対して共通に設けられている点が異なる。
【0126】
遅延制御部183、184はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位が所定の値よりも小さくなったことに応答して動作し、セルフタイミング信号SLFをダミービット線DBLの電位に基づいて所定の時間だけ遅延させて活性化させる。セルフタイミング信号SLFはセルフタイミング信号の出力ノードn6へ出力される。
【0127】
ここで、上述のように、遅延制御部183、184の各々のインバータ回路はゲートにダミービット線DBLを入力するNMOSトランジスタ185、186を有する。このため、遅延制御部183、184によるセルフタイミング信号SLFの活性化タイミングはダミービット線DBLの電位に基づいて所定の時間だけ遅延させられる。
【0128】
遅延制御部183、184のNMOSトランジスタ185、186はそれぞれ図18の遅延制御部172と同様に、インバータ回路の駆動能力をダミービット線DBLの電位に応じて変化させ、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って小さくする。それによって、遅延制御部183、184は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけセルフタイミング信号の活性化タイミングを遅延させる。
【0129】
更に、遅延制御部183、184では、直列接続された複数のインバータ回路に対してNMOSトランジスタ185、186が設けられるため、オフリーク電流Ileakの電流量がタイミングの遅延量に与える影響が強調される。このため、オフリーク電流Ileakの同一の電流量に対する遅延制御部183、184のタイミングの遅延量は、遅延制御回路172のそれに比べてより大きなものになる。
【0130】
従って、タイミング制御回路181、182はそれぞれ負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路171と比べてより大きなものにすることができる。それによって、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができる。
【0131】
従って、本発明の第7の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるとともに、センスアンプ起動信号SAの活性化タイミングの遅延量をより大きくすることができるので、通常メモリセルMCの保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0132】
尚、図19(b)のタイミング制御回路182ではダミービット線DBLが入力されるNMOSトランジスタを複数のインバータ回路の間で共通化しているので、図19(a)のタイミング制御回路181に比べて回路規模を小さくすることができる。
【0133】
次に、本発明の第8の実施の形態を図20を用いて説明する。本発明の第8の実施の形態の回路構成は、図15に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路191または194に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図20(a)に第8の実施の形態におけるタイミング制御回路191の回路構成を示す。図20(b)に第8の実施の形態におけるタイミング制御回路194の回路構成を示す。
【0134】
図20(a)に示すように、タイミング制御回路191は図15のタイミング制御回路132の回路構成に対して、遅延制御部141が遅延制御部193に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0135】
遅延制御部193は、ソース及びドレインを相互接続させたPMOSトランジスタ143及びNMOSトランジスタ144から構成されたトランスファーゲートを有する。PMOSトランジスタ143はゲートがグランドVSSに接続され、オンされる。NMOSトランジスタ144のゲートには遅延制御信号生成部192から出力される遅延制御信号DCNTが入力される。
【0136】
遅延制御信号生成部192は、電源電圧VDDとグランドVSSの間にNMOSトランジスタ196とNMOSトランジスタ196が直列接続された構造を有する。NMOSトランジスタ196のゲートはダミービット線DBLに接続される。NMOSトランジスタ197はゲートが電源電圧VDDに接続され、常にオンされる。遅延制御信号生成部192はNMOSトランジスタ196とNMOSトランジスタ197の接続ノードより遅延制御信号DCNTを出力する。遅延制御部193はダミービット線DBL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列142の入力ノードへ出力する。
【0137】
図20(b)に示すように、タイミング制御回路194は図20(a)のタイミング制御回路191の回路構成に対して、遅延制御部193内の遅延制御信号生成部192が遅延制御部195内の遅延制御信号生成部198に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。遅延制御信号生成部205は、遅延制御信号生成部192の回路構成に対してNMOSトランジスタ197をPMOSトランジスタ199に置き換えた構造を有する。PMOSトランジスタ206はゲートにグランドVSSが接続され、常にオンされる。
【0138】
以下にタイミング制御回路191、194の動作を説明する。遅延制御信号生成部192、198では、NMOSトランジスタ196のゲートにダミービット線DBLが接続される。このため、NMOSトランジスタ196のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベル(Hレベル)からの電位の低下量が増加するに従って大きくなる。
【0139】
それによって、遅延制御信号生成部192におけるNMOSトランジスタ196とNMOSトランジスタ196の接続ノード及び遅延制御信号生成部198におけるNMOSトランジスタ196とPMOSトランジスタ199の接続ノードの電位はダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って低くなる。すなわち、遅延制御信号DNTのレベルはダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って低下する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御信号DCNTのレベルはオフリーク電流Ileakの電流量が増加するに従って低くなる。
【0140】
ここで、上述のように、遅延制御部193、195のNMOSトランジスタ144のゲートには遅延制御信号DCNTが入力される。このため、NMOSトランジスタ144のオン抵抗値はオフリーク電流Ileakの電流量が増加するに従って増加する。これに対応して、遅延制御部193、195における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加する。
【0141】
従って、タイミング制御回路191、194は、図15のセルフタイミング回路132と同様に、セルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0142】
従って、本発明の第8の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0143】
更に、タイミング制御回路191、194では、図15のタイミング制御回路132のようにダミービット線DBLを直接NMOSトランジスタ144のゲートに入力するのではなく、ダミービット線DBLの電位に基づいて遅延制御信号生成部192、198によって遅延制御信号DCNTを生成し、その遅延制御信号DCNTをNMOSトランジスタ144のゲートに入力している。このため、遅延制御信号生成部192、198においてダミービット線DBLの電位の低下量を増幅することができ、増幅した結果を遅延制御信号DCNTとしてNMOSトランジスタ144のゲートに入力することができる。
【0144】
従って、タイミング制御回路191、194は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路132と比べてより大きなものにすることができる。それによって、本発明の第8の実施の形態では、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができ、保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0145】
次に、本発明の第9の実施の形態を図21を用いて説明する。本発明の第9の実施の形態の回路構成は、図15に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路201または202に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図21(a)に第9の実施の形態におけるタイミング制御回路201の回路構成を示す。図21(b)に第9の実施の形態におけるタイミング制御回路202の回路構成を示す。
【0146】
図21(a)に示すように、タイミング制御回路201は図15のタイミング制御回路132の回路構成に対して、遅延制御部141が遅延制御部204に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0147】
遅延制御部204は、ソース及びドレインを相互接続させたPMOSトランジスタ143及びNMOSトランジスタ144から構成されたトランスファーゲートを有する。NMOSトランジスタ144はゲートがグランドVSSに接続され、常にオンされる。PMOSトランジスタ143のゲートには遅延制御信号生成部205から出力される遅延制御信号DCNTが入力される。
【0148】
遅延制御信号生成部205は、電源電圧VDDとグランドVSSの間にNMOSトランジスタ206とNMOSトランジスタ207が直列接続された構造を有する。NMOSトランジスタ207のゲートはダミービット線DBLに接続される。NMOSトランジスタ206はゲートが電源電圧VDDに接続され、常にオンされる。遅延制御信号生成部205はNMOSトランジスタ206とNMOSトランジスタ207の接続ノードより遅延制御信号DCNTを出力する。遅延制御部204はダミービット線DBL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列142の入力ノードへ出力する。
【0149】
図21(b)に示すように、タイミング制御回路202は図21(a)のタイミング制御回路201の回路構成に対して、遅延制御部204内の遅延制御信号生成部205が遅延制御部203内の遅延制御信号生成部208に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。遅延制御信号生成部208は、遅延制御信号生成部205の回路構成に対してNMOSトランジスタ206をPMOSトランジスタ209に置き換えた構造を有する。PMOSトランジスタ209はゲートにグランドVSSが接続され、常にオンされる。
【0150】
以下にタイミング制御回路201、202の動作を説明する。遅延制御信号生成部205、208では、NMOSトランジスタ207のゲートにダミービット線DBLが接続される。このため、NMOSトランジスタ207のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベル(Hレベル)からの電位の低下量が増加するに従って大きくなる。
【0151】
それによって、遅延制御信号生成部205におけるNMOSトランジスタ206とNMOSトランジスタ207の接続ノード及び遅延制御信号生成部208におけるPMOSトランジスタ209とNMOSトランジスタ207の接続ノードの電位はダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って高くなる。すなわち、遅延制御信号DNTのレベルはダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って上昇する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御信号DCNTのレベルはオフリーク電流Ileakの電流量が増加するに従って上昇する。
【0152】
ここで、上述のように、遅延制御部203、204のPMOSトランジスタ143のゲートには遅延制御信号DCNTが入力される。このため、PMOSトランジスタ144のオン抵抗値はオフリーク電流Ileakの電流量が増加するに従って増加する。これに対応して、遅延制御部203、204における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加する。
【0153】
従って、タイミング制御回路201、202は、図15のタイミング制御回路132と同様に、セルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0154】
従って、本発明の第9の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0155】
更に、タイミング制御回路201、202では、ダミービット線DBLの電位に基づいて遅延制御信号生成部192、198によって遅延制御信号DCNTを生成し、その遅延制御信号DCNTをPMOSトランジスタ143のゲートに入力している。このため、遅延制御信号生成部205、208においてダミービット線DBLの電位の低下量を増幅することができ、増幅した結果を遅延制御信号DCNTとしてPMOSトランジスタ143のゲートに入力することができる。
【0156】
従って、タイミング制御回路201、202は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路132と比べてより大きなものにすることができる。それによって、本発明の第9の実施の形態では、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができ、保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0157】
次に、本発明の第10の実施の形態を図22を用いて説明する。本発明の第10の実施の形態の回路構成は、図15に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路211に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0158】
タイミング制御回路211は遅延制御部212とインバータ列213を有し、ダミービット線XDBLとセルフタイミング信号SLFの出力ノードn6の間に遅延制御部212とインバータ列213が直列接続された構造を有する。
【0159】
遅延制御部212はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列213の入力ノードn7へ出力する。インバータ列213は複数のインバータが直列接続されて構成され、遅延制御部212からの出力信号を入力し、その出力信号の電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0160】
遅延制御部212はインバータ列213の入力ノードn7と電源電圧VDDの間に設けられたPMOSトランジスタ214を有する。PMOSトランジスタ214のゲートにはダミービット線XDBLが接続され、そのオン抵抗値はダミービット線DBLのプリチャージレベル(Hレベル)からの電位の低下量が増加するに従って減少する。このため、PMOSトランジスタ214を介してインバータ列の入力ノードn7に流れ込む電流量はダミービット線DBLの電位の低下量が増加するに従って増加する。
【0161】
ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、PMOSトランジスタ214を介して入力ノードn7に流れ込む電流量はオフリーク電流Ileakの電流量が増加するに従って増加する。それによって、入力ノードn7の電位はPMOSトランジスタ214によってオフリーク電流Ileakの電流量に応じた強さでHレベルに引き上げられ、オフリーク電流Ileakの電流量が増加するに従ってより強くHレベルに引き上げられる。
【0162】
ダミーワード線DWL選択後、入力ノードn7の電位は、ダミービット線XDBLがLレベルに引き下げられるのに応答してLレベルに引き下げられる。同時に、入力ノードn7の電位は上述のようにPMOSトランジスタ214によって負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた強さでHレベルに引き上げられる。その結果、入力ノードn7の電位の低下速度はオフリーク電流Ileakの電流量に応じて遅くなる。これに対応して、インバータ列213によるセルフタイミング信号SLFの活性化タイミングはオフリーク電流Ileakの電流量に応じた時間だけ遅延させられる。
【0163】
このため、タイミング制御回路211はセルフタイミング信号SLFの活性化タイミングをオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。従って、本発明の第10の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileak電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0164】
更に、第10の実施の形態では、遅延制御部を1つのPMOSトランジスタのみに構成することができ、回路規模を縮小することができるので、上述の第4乃至第9の実施の形態と比べてタイミング制御回路の回路規模を縮小することができる。
【0165】
尚、上述の第4乃至第10の実施の形態では、一対のダミービット線対DBL、XDBLのみを用いてセルフタイミング信号SLFの活性化タイミングの遅延量を制御するように構成したが、この構成には限定されない。セルフタイミング用ダミーメモリセルのみによりが駆動されるダミービット線と、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakのみにより駆動されるダミービット線を独立して設け、これらの2つのダミービット線を用いてセルフタイミング信号SLFの活性化タイミングの遅延量を制御するように構成してもよい。
【0166】
図23は第11の実施の形態を示す概略構成図である。図23に示したSRAMは、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有するものである。図23に示したSRAMの回路構成は、図1に示した従来の回路構成に対してセルフタイミング回路11がセルフタイミング回路221に置き換えられている点が異なり、その他の構成については同様である。
【0167】
図23のセルフタイミング回路221は2組のダミービット線対DBL1、XDBL1及びDBL2、XDBL2を有する。各々のダミービット線対は、図1のセルフタイミング回路11と同様に、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCを有する。
【0168】
各々のダミービット線対に接続されるセルフタイミング用ダミーメモリセルSDMCの保持データは、図3で示した従来の設定パターンと同様に、ダミーメモリセル内のインバータ対の接続ノードn1をHレベルに、接続ノードn2をLレベルにするように設定すればよい。各々のダミービット線対において、セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路222から最も遠い位置から順に複数のダミーメモリセルが指定される。
【0169】
第1のダミービット線対DBL1、XDBL1のうちダミービット線XDBL1が検出対象のダミービット線としてタイミング制御回路222に接続される。第2のダミービット線対DBL2、XDBL2のうちダミービット線対XDBL2が検出対象のダミービット線としてタイミング制御回路222に接続される。タイミング制御回路222は、ダミービット線XDBL1、XDBL2を入力し、ダミービット線XDBL1、XDBL2の電位の検出結果に基づいてセルフタイミング信号SLFを出力する。
【0170】
ダミービット線対DBL1、XDBL1及びDBL2、XDBL2の各々のセルフタイミング用ダミーメモリセルSDMCは共通のダミーワード線DWLに接続される。ダミーワード線DWLの選択によりすべてのセルフタイミング用ダミーメモリセルSDMCが同時に選択され、ダミービット線対DBL1、XDBL1及びDBL2、XDBL2を同時に駆動する。それによって、駆動された各々のダミービット線対は所定の電位差を発生する。
【0171】
図24に、セルフタイミング回路221のダミービット線対DBL1、XDBL1及びDBL2、XDBL2におけるダミーメモリセルSDMC、LDMCのレイアウト例を示す。各ダミーメモリセルSDMC、LDMCは、インバータ対及びトランスファートランジスタ対からなる部分を1つのユニットとしてレイアウトされる。
【0172】
第1のダミービット線対DBL1、XDBL1におけるセルフタイミング用ダミーメモリセルSDMCは、インバータ233、234及びトランスファートランジスタ対237からなる通常レイアウトユニット231をダミービット線対DBL1、XDBL1に沿って少なくとも1つ配置するようにレイアウトされている。
【0173】
これに対し、第2のダミービット線対DBL2、XDBL2におけるセルフタイミング用ダミーメモリセルSDMCは、通常レイアウト231と点対称又は線対称の関係を有する、インバータ235、236及びトランスファートランジスタ対238からなる対称レイアウトユニット232をダミービット線対DBL2、XDBL2に沿って少なくとも1つ配置するようにレイアウトされている。
【0174】
各々のダミービット線対における負荷用ダミーメモリセルLDMC(不図示)は通常レイアウトユニットまたは対称レイアウトユニットによりレイアウトされ、いずれのレイアウトユニットでレイアウトするかは任意である。例えば、各々のダミービット線対において、負荷用ダミーメモリセルLDMCは図5に示した従来のダミーメモリセルと同様に、通常レイアウトユニット231及び対称レイアウトユニット232をダミービット線対に沿って交互に配置するようにレイアウトされる。あるいは、各々のダミービット線対において、すべての負荷用ダミーメモリセルLDMCを通常レイアウトユニット231及び対称レイアウトユニット232のいずれか一方によりレイアウトしてもよい。
【0175】
図中、セルフタイミング用ダミーメモリセルSDMC11〜14、21〜24のトランスファートランジスタ対237、238のゲートは図示しない共通のダミーワード線DWLに接続されている。各々のダミービット線対における負荷用ダミーメモリセルLDMC(不図示)のトランスファートランジスタ対のゲートはグランドVSSに接続される。
【0176】
また、図中、白抜きで示した領域は半導体ウェーハ上の不純物拡散層を表し、濃いハッチングで示した領域は半導体ウェーハ上に形成したゲートポリシリコン層を表す。破線はメモリセル内の局所配線を表し、太線はビット線DBL、XDBLを表し、丸印はダミービット線とのコンタクトコンタクトを表す。また、図23からわかるように、通常のレイアウトユニット231と対称レイアウトユニット232の各々において、インバータ対を構成する2つのインバータのレイアウトは互いに線対称にはなっていない。
【0177】
ここで、図23のダミーメモリセルSDMC、LDMCのレイアウト例で、製造プロセスのフォトエッチング工程等において不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合について考える。図25及び図26に不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す。
【0178】
図25及び図26に示したように不純物拡散層及びゲートポリシリコン層のコーナー部においては、実際の出来上がり形状は丸まりを有する。このため、上述のように図中左下の方向の位置ずれが起こった場合には、第1のダミービット線対DBL1、XDBL1における通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14及び第2のダミービット線対DBL2、XDBL2における対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24において、インバータ対を構成する各インバータの間で駆動能力に差が生じる。
【0179】
詳細には、図25に示したように通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14において、左下方向の位置ずれに起因して、図5のダミーメモリセルSDMC1と同様に、以下のようにインバータ233、234の特性が変化する。すなわち、左側に位置するインバータ234では上側のトランジスタにおいてチャネル長が短くなり、下側のトラジスタにおいてチャネル長が長くなり、チャネル幅が狭くなるのに対し、右側に位置するインバータ233では上側のトランジスタにおいてチャネル長が長くなり、下側のトランジスタにおいてチャネル幅が広くなる。
【0180】
これに対し、図26に示したように対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24においては、左下方向の位置ずれに起因して、図5のダミーメモリセルSDMC2と同様に、以下のようにインバータの特性が変化する。すなわち、左側に位置するインバータ236では上側のトランジスタにおいてチャネル幅が狭くなり、下側のトラジスタにおいてチャネル長が短くなるのに対し、右側に位置するインバータ235では上側のトラジスタにおいてチャネル長が短くなり、チャネル幅が広くなり、下側のトランジスタにおいてチャネル長が長くなる。
【0181】
以上のように、位置ずれにより、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14及び対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のインバータ対を構成する4つのインバータ233〜236の間で駆動能力が互いに異なるようになる。その結果、位置ずれに応じて、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14と対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24の間で駆動能力に差が生じてしまう。これに対応して、ダミービット線XDBL1及びXDBL2に対する駆動能力の間にも、位置ずれに応じて差が生じるようになる。
【0182】
図27に図23のタイミング制御回路222の回路構成の概略図を示す。図27に示すように、タイミング制御回路222はインバータ251、252及びAND回路253を有する。インバータ251、252は例えば同一のしきい値電圧を有する。
【0183】
インバータ251はダミービット線XDBL1を入力し、ダミービット線XDBL1の電位が所定のしきい値電圧よりも小さくなったことに応答してHレベルの信号をAND回路253へ出力する。インバータ252はダミービット線XDBL2を入力し、ダミービット線XDBL2の電位が所定のしきい値電圧よりも小さくなったことに応答してHレベルの信号をAND回路253へ出力する。AND回路253はインバータ251、252の出力信号を入力し、2つの出力信号の論理積をとることによりセルフタイミング信号SLFを活性化させて出力する。
【0184】
以下にタイミング制御回路222の動作を図28を用いて説明する。メモリセルアレイMCA内の所定のワード線WLが選択され、これに応答してダミーワード線DWLが選択されると、ダミービット線XDBL1、XDBL2の電位はそれぞれダミーメモリセルSDMC11〜14、SDMC21〜24によってプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0185】
ここで、上述したように、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14のダミービット線XDBL1に対する駆動能力と、対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のダミービット線XDBL2に対する駆動能力の間には、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じた差があり、それによってダミービット線XDBL1、XDBL2の電位の低下速度の間には位置ずれに応じて差が生じる。
【0186】
図28には、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14の駆動能力が対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のそれよりも大きくなった場合の例を示してあり、ダミービット線XDBL1の電位の低下速度はダミービット線XDBL2のそれよりも高くなっている。このため、インバータ251の出力信号がHレベルになるタイミングt7はインバータ252の出力信号がHレベルになるタイミングt8よりも、位置ずれに応じた期間Δtだけ早くなる。
【0187】
AND回路253はインバータ251、252の出力信号の論理積をとってセルフタイミング信号SLFを出力する。このため、セルフタイミング信号SLFの活性化タイミングは上記のタイミングt7とタイミングt8のうちの遅い方のタイミングによって決定される。図28ではタイミングt8においてセルフタイミング信号SLFが活性化されて出力される。
【0188】
従って、タイミング制御回路222では、セルフタイミング信号SLFの活性化タイミングは、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14と対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のうち、位置ずれに応じて駆動能力が小さくなった方によって駆動されるダミービット線の電位に基づいて決定される。タイミング制御回路222では、セルフタイミング信号SLFの活性化タイミングは、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じて、駆動能力が小さくなった方のレイアウトユニットを有するメモリセルの駆動能力に合わせて調整される。
【0189】
一方、メモリセルアレイMCA内のメモリセルMCは、図5のダミーメモリセルSDMC、LDMCのレイアウト例と同様に、通常レイアウトユニット231及び対称レイアウトユニット232を各々のビット線対BL、XBLに沿って交互に配置するようにレイアウトされる。このため、位置ずれが起こった場合、メモリセルMCには、通常レイアウトユニット231と対称レイアウトユニット232のうち、駆動能力の小さい方のレイアウトユニットを有するメモリセルと、駆動能力の大きい方のレイアウトユニットを有するメモリセルとが混在する。
【0190】
読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであったときには、駆動能力の大きい方のレイアウトユニットを有するセルであったときよりも、ビット線対BL、XBLに所定の電位差が生じるタイミングは遅くなる。ビット線対BL、XBLに所定の電位差が生じるタイミングは、読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであるか、駆動能力の大きい方のレイアウトユニットを有するセルであるか、によって変化する。
【0191】
ここで、上述したように、タイミング制御回路222は、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じて駆動能力が小さくなった方のレイアウトユニットを有するメモリセルの駆動能力に合わせてセルフタイミング信号SLFの活性化タイミングを調整する。
【0192】
このため、不純物拡散層とゲートポリシリコン層との間で位置ずれが起こり、読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであった場合であっても、セルフタイミング信号の活性化タイミングが位置ずれに応じて適切に調整させるので、センスアンプ起動信号SAの活性化タイミングが選択されたメモリセルのビット線対BL、XBLに所定の電位差が発生するタイミングよりも確実に遅くなるようにすることができる。
【0193】
従って、本発明の第11の実施の形態では、製造ばらつき等の理由により不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合でも、センスアンプ起動信号SAの活性化タイミングを位置ずれに応じて適切に調整することができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0194】
尚、上述の第11の実施の形態においては、ダミービット線対DBL、XDBLを2組設け、各組のダミービット線XDBLからセルフタイミング信号SLFを生成するように構成したが、これに限定されることはなく、3組以上のダミービット線対DBL、XDBLを設け、各組のダミービット線XDBLからセルフタイミング信号SLFを生成するように構成してもよい。
【0195】
この場合、例えば、複数のダミービット線対を2つのグループに分け、第1のグループでは上記第1のダミービット線対DBL1、XDBL1と同様のレイアウトパターンでダミーメモリセルをレイアウトし、第2のグループでは上記第2のダミービット線対DBL2、XDBL2と同様のレイアウトパターンでダミーメモリセルをレイアウトするように構成する。その上で、第1及び第2のグループに属するダミービット線のうち電位の低下速度が最も遅いダミービット線XDBLの電位に基づいてセルフタイミング信号SLFをHレベルに遷移させるようにタイミング制御回路を構成すればよい。
【0196】
次に、本発明の第12の実施の形態を図29を用いて説明する。本発明の第12の実施の形態の回路構成は、図23に示した第11の実施の形態の回路構成に対して、セルフタイミング回路221がセルフタイミング回路271に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0197】
図29のセルフタイミング回路271は、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCが接続されたダミービット線対DBL、XDBLを有する。セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路272から最も遠い位置から順に複数のダミーメモリセルが指定される。ダミービット線対DBL、XDBLはともに検出対象のダミービット線としてタイミング制御回路272に接続される。
【0198】
タイミング制御回路272は、ダミービット線DBL、XDBLを入力し、ダミービット線DBL、XDBの電位の検出結果に基づいてセルフタイミング信号SLFを出力する。タイミング制御回路272の回路構成は、インバータ251、252がダミービット線XDBL1、XDBL2の代わりにダミービット線DBL、XDBLを入力とする点以外は、図27のタイミング制御回路222の回路構成と同様であり、説明は省略する。
【0199】
図30に、セルフタイミング回路271のダミービット線対DBL、XDBLにおけるダミーメモリセルSDMC、LDMCのレイアウト例を示す。図30に示すように各ダミーメモリセルSDMC、LDMCは、インバータ対及びトランスファートランジスタ対からなる部分を1つのユニットとしてレイアウトされる。
【0200】
図30のダミーメモリセルは、図5のダミーメモリセルのレイアウト例と同様に、インバータ233、234及びトランスファートランジスタ対237からなる通常レイアウトユニット231と、これと点対称又は線対称の関係を有する、インバータ235、236及びトランスファートランジスタ対238からなる対称レイアウトユニット232とをダミービット線対DBL、XDBLに沿って交互に配置するようにレイアウトされる。
【0201】
セルフタイミング用ダミーメモリセルSDMC1〜4の各々において、図5のダミーメモリセルのレイアウト例とは異なり、トランスファートランジスタ対237、238を構成する2つのトランジスタのゲート電極が互いに電気的に分離される。
【0202】
セルフタイミング用ダミーメモリセルSDMC1、3のトランスファートランジスタ対237において、ダミービット線DBL側のインバータ234の出力ノードn1に接続されたトランスファートランジスタのゲートは図示しない共通のダミーワード線DWLに接続される一方、ダミービット線XDBL側のインバータ233の出力ノードn2に接続されたトランスファートランジスタのゲートはグランドVSSに接続される。
【0203】
セルフタイミング用ダミーメモリセルSDMC1、3の保持データはインバータ対の接続ノードn1をLレベルに、接続ノードn2をHレベルにするように設定される。それによって、セルフタイミング用ダミーメモリセルSDMC1、3では、ダミーワード線DWL選択時、ダミービット線DBL側のインバータ234によりダミービット線DBLがプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0204】
セルフタイミング用ダミーメモリセルSDMC2、4のトランスファートランジスタ対238において、ダミービット線DBL側のインバータ236の出力ノードn1に接続されたトランスファートランジスタのゲートはグランドVSSに接続される一方、ダミービット線XDBL側のインバータ235の出力ノードn2に接続されたトランスファートランジスタのゲートは図示しない共通のダミーワード線DWLに接続される。
【0205】
セルフタイミング用ダミーメモリセルSDMC2、4の保持データはインバータ対の接続ノードn1をHレベルに、接続ノードn2をLレベルにするように設定される。それによって、セルフタイミング用ダミーメモリセルSDMC2、4では、ダミーワード線DWL選択時、ダミービット線XDBL側のインバータ235によりダミービット線XDBLがプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0206】
以上のように、トランスファートランジスタ対237、238の分離されたゲート電極を共通のダミーワード線DWLまたはグランドVSSに接続する際の接続パターンは、ダミービット線に沿って隣接するセルフタイミング用ダミーメモリセルSDMCどうしで互いに逆になるように設定される。すなわち、通常レイアウト231を有するセルフタイミング用ダミーメモリセルSDMCと対称レイアウトユニット232を有するセルフタイミング用ダミーメモリセルSDMCとで、接続パターンが互いに逆になるように設定される。
【0207】
それによって、ダミービット線DBLは通常レイアウトユニット232を有するセルフタイミング用ダミーメモリセルSDMC1、3のみにより駆動され、ダミービット線XDBLは対称レイアウトユニット232を有するセルフタイミング用ダミーメモリセルSDMC2、4のみにより駆動される。
【0208】
ここで、上述のように不純物拡散層とゲートポリシリコン層との間に位置ずれが起こった場合(図31参照)、通常レイアウトユニット231を有するダミーメモリセルSDMCの駆動能力と対称レイアウトユニット232を有するダミーメモリセルSDMCの駆動能力の間には位置ずれに応じた差が発生する。
【0209】
このため、ダミービット線DBL及びダミービット線XDBLに対する駆動能力の間にも位置ずれに応じた差が生じ、それによってダミービット線DBL、XDBLの電位の低下速度の間には、図28のダミービット線XDBL1、XDBL2の場合と同様に、位置ずれに応じて差が生じる。
【0210】
従って、図27のタイミング制御回路222の場合と同様に、タイミング制御回路272では、セルフタイミング信号SLFの活性化タイミングは、通常レイアウトユニット231を有するダミーメモリセルSDMC1、3と対称レイアウトユニット232を有するダミーメモリセルSDMC2、4のうち、位置ずれに応じて駆動能力が小さくなった方によって駆動されるダミービット線の電位に基づいて決定される。
【0211】
それによって、タイミング制御回路272は、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じて駆動能力が小さくなった方のレイアウトユニットを有するメモリセルの駆動能力に合わせて、セルフタイミング信号SLFの活性化タイミングを調整することができる。
【0212】
このため、不純物拡散層とゲートポリシリコン層との間で位置ずれが起こり、読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであった場合であっても、セルフタイミング信号の活性化タイミングが位置ずれに応じて適切に調整させるので、センスアンプ起動信号SAの活性化タイミングが選択されたメモリセルのビット線対BL、XBLに所定の電位差が発生するタイミングよりも確実に遅くなるようにすることができる。
【0213】
従って、本発明の第12の実施の形態では、不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合でも、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0214】
尚、上述の第12の実施の形態においては、1組のダミービット線対DBL、XDBLからセルフタイミング信号SLFを生成するように構成したが、これに限定されることはなく、複数のダミービット線対DBL、XDBLを設け、すべてのダミービット線DBL、XDBLのうち電位の低下速度が最も遅いダミービット線の電位に基づいてからセルフタイミング信号SLFを生成するように構成してもよい。
【0215】
また、上述の第11、第12の実施の形態では、各ダミービット線対に接続される複数の負荷用ダミーメモリセルLDMCの保持データの設定パターンは任意のパターンとすることができる。例えば、複数の負荷用ダミーメモリセルLDMCの保持データの設定パターンを図3の設定パターンと同様に、セルフタイミング用ダミーメモリセルSDMCの設定パターンと逆になるようにしてもよい。あるいは、各負荷用ダミーメモリセルLDMCのインバータ対の接続ノードn1、n2をフローティング状態に保持することにより、各負荷用ダミーメモリセルLDMCの保持データを不定としてもよい。
【0216】
また、上述の第11、第12の実施の形態において、メモリセルの通常レイアウトユニット及び対称レイアウトユニットのレイアウト例は図24に示したものには限定されず、適宜互いに点対称または線対称の関係を有する任意のレイアウトを用いればよい。
【0217】
また、上述の各実施の形態では、ダミーメモリセルを有するタイミング制御回路によりセルフタイミング信号を生成し、セルフタイミング信号に基づいてセンスアンプ起動信号を生成する例を説明したが、これに限定されることはなく、他のタイミング信号、例えばビット線イコライズ信号、センスアンプ出力線のイコライズ信号や出力回路のアウトプットイネーブル信号を生成してもよい。
【0218】
また、上述の各実施の形態では、SRAMを例にあげて説明したが、これに限定されることはなく、本発明はDRAMやFeRAMなどの他の半導体メモリにも適用することができるのはもちろんである。
【産業上の利用可能性】
【0219】
以上のように、本発明は、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有する半導体メモリに用いて有効であり、特に、温度変化や製造ばらつきなどの様々なデバイス特性の変動要因によらず、通常メモリセルMCの保持データの誤読み出しを確実に防止することが要求され、十分な読み出しマージンを要求される半導体メモリに用いるのが好適である。
【技術分野】
【0001】
本発明は、メモリセルの保持データを読み出すためのセンスアンプ回路を有する半導体メモリに関し、特にセルフタイミング回路を有し、内部メモリセルの特性に応じてセンスアンプ起動信号の活性化タイミングを制御することによりデータの読み出しマージンを向上させた半導体メモリに関する。
【背景技術】
【0002】
一般に、スタティックRAM(Static RAM、以下SRAMと称する。)は、一対のインバータを交差接続したメモリセルがマトリックス状に配置されたメモリセルアレイを有する。各々のメモリセルにおいて、インバータ対の相互接続点は一対のトランスファートランジスタを介してビット線対に接続され、トランスファートランジスタ対のゲートはワード線に接続される。ビット線対はセンスアンプ回路に接続される。
【0003】
SRAMの読み出し動作においては、まず外部よりクロック信号とアドレス信号が供給され、クロック信号に同期してアドレス信号をデコードすることにより対応するワード線を選択する。ワード線の選択により対応するメモリセルのトランスファートランジスタ対がオンし、それによって対応するメモリセルのインバータ対がビット線対と接続される。ビット線対はメモリセルのインバータ対に保持されたデータに基づいて駆動される。駆動されたビット線対の電位差はセンスアンプ起動信号に応答してセンスアンプ回路により増幅され、メモリセルの保持データが読み出される。上述の読み出し動作において、センスアンプ回路を起動するセンスアンプ起動信号の生成回路として、従来、セルフタイミング回路を用いた生成回路が知られている。(例えば、特許文献1を参照。)
【0004】
図1は、従来のセルフタイミング回路を備えたSRAMの回路構成の概略図である。
従来のセルフタイミング回路11は、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと、ダミーメモリセルを選択するためのダミーワード線DWLと、ダミーメモリセルの保持データを検出するためのダミービット線対DBL、XDBLと、ダミービット線対DBL、XDBLの電位に基づいてセルフタイミング信号SLFを生成するタイミング制御回路12を有する。セルフタイミング用ダミーメモリセルSDMCはメモリセルアレイ内の通常メモリセルMCと同様に、インバータ対及びトランスファーゲート対を有する。
【0005】
また、セルフタイミング用ダミーメモリセルSDMCは、ダミービット線対DBL、XDBL上のタイミング制御回路12から最も遠い位置から順に配置される。ダミーワード線DWL及びダミービット線対DBL、XDBLの配線容量に起因する負荷を、メモリセルアレイMCA内のワード線WL及びビット線対BL、XBLのそれに合わせるために、ダミーワード線DWL及びダミービット線対DBL、XDBLに対してそれぞれ複数の負荷用ダミーメモリセルLDMCが設けられる。
【0006】
従来のセルフタイミング回路11の動作を図2を用いて説明する。図2に示すように、メモリセルアレイMCA内で所定のワード線WLを選択するのに同期して、ダミーワード線DWLが選択される。ダミーワード線DWLの選択によりセルフタイミング用ダミーメモリセルSDMCのトランスファーゲート対がオンし、セルフタイミング用ダミーメモリセルSDMCのインバータ対がダミービット線対DBL、XDBLと接続され、それによって駆動されたダミービット線対DBL、XDBLは所定の電位差を発生する。
【0007】
タイミング制御回路12は、ダミービット線対DBL、XDBLのいずれか一方の電位(図では、XDBL)を検出し、検出対象のダミービット線(XDBL)の電位が所定の値よりも小さくなったときにセルフタイミング信号SLFを活性化させる。セルフタイミング信号SLFは制御回路13に供給され、制御回路13内に設けた遅延回路14によって所定の時間だけ遅延される。制御回路13は遅延回路14の出力信号をセンスアンプ起動信号SAとしてセンスアンプ回路14に供給する。センスアンプ回路14は供給されたセンスアンプ起動信号SAに応答して、選択された通常メモリセルMCによって駆動されたビット線対BL、XBLの電位差を増幅し、保持データを読み出す。
【0008】
このとき、負荷用ダミーメモリセルLDMCの負荷調整によりダミービット線対DBL、XDBLに対する駆動能力を調整するとともに、遅延回路14の遅延量を調整することにより、センスアンプ起動信号SAの活性化タイミングを最適なタイミングに調整する。
【0009】
ここで、製造ばらつきによりメモリセルアレイMCA内の通常メモリセルMCの駆動能力にばらつきが生じた場合であっても、同一の製造工程で製造されるためダミーメモリセルSDMCの駆動能力も同様のばらつきを有する。すなわち、通常メモリセルMCの駆動能力がより速くなる方向にばらつく場合には、ダミーメモリセルSDMCの駆動能力もより速くなる方向にばらつく。図1のセルフタイミング回路11を用いたセンスアンプ起動信号の生成回路では、ダミーメモリセルSDMCによって駆動されるダミービット線対DBL、XDBLの電位に基づいてセンスアンプ起動信号SAの活性化タイミングを決定するため、通常メモリセルMCの駆動能力の製造ばらつきに応じてセンスアンプ起動信号SAの活性化タイミングを最適なタイミングに自動調整することができる。
【0010】
一方、ダミービット線対DBL、XDBLに接続される負荷用ダミーメモリセルLDMCにおいて、トランスファートランジスタ対は常にオフするようにゲート電位が設定される。このため、本来ならば、負荷用ダミーメモリセルLDMCはダミービット線対DBL、XDBLにメモリセルアレイMCAと同様の配線容量を付加するのみであり、ダミービット線対DBL、XDBLを駆動することはない。
【0011】
しかしながら、近年、半導体集積回路の微細化が進み、実際のSRAMにおいては、メモリセル内のトランスファートランジスタのオフ状態でのリーク電流Ileakが無視できない。このため、実際のSRAMにおいては、負荷用ダミーメモリセルLDMCも上述のオフリーク電流Ileakによりダミービット線対DBL、XDBLが駆動されることになる。
【0012】
タイミング制御回路12が検出対象とするダミービット線(XDBL)が、セルフタイミング用ダミーメモリセルSDMCだけでなく、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されると、オフリーク電流Ileakによる駆動の分だけ検出対象のダミービット線(XDBL)の電位の低下速度が速くなる。それによって、セルフタイミング信号SLFの活性化タイミングは本来のタイミングよりも早くなってしまい、これに対応してセンスアンプ起動信号SAも本来のタイミングよりも早く活性化されてしまう。その結果、センスアンプ回路14において通常メモリセルMCの保持データの誤読み出しが起こる可能性がある。
【0013】
一方で、負荷用ダミーメモリセルLDMCがオフリーク電流Ileakによりダミービット線対DBL、XDBLのうちいずれのビット線をLレベル方向に引き下げるかは、負荷用ダミーメモリセルLDMCが保持するデータに依存して決定される。負荷用ダミーメモリセルLDMCの保持データは、インバータ対の接続ノードがフローティング状態にある場合SRAMの電源投入時に任意に決定され、セルフタイミング用ダミーメモリセルSDMCとは異なり、不特定である。
【0014】
以上のことを考慮して、タイミング制御回路12が検出対象とするダミービット線(XDBL)に対して、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響を最小にするために、セルフタイミング回路11において、ダミービット線対DBL、XDBLに接続されるセルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データを互いに逆のデータになるように設定する技術が知られている。(例えば、特許文献1を参照。)
【0015】
図3に、ダミービット線対DBL、XDBLに接続されるセルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データの設定パターンの例を示す。図3に示したように、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位を互いに逆に固定したパターンになっている。
【0016】
この構成により、ダミービット線XDBLの電位がセルフタイミング用ダミーメモリセルSDMCのみによりLレベルに引き下げられる一方、すべての負荷用ダミーメモリセルLDMCのオフリーク電流による駆動はダミービット線DBLに対して行われる。ダミービット線XDBLの電位に基づいてセルフタイミング信号SLFが生成されるので、センスアンプ起動信号SLFの活性化タイミングがオフリーク電流Ileakによる駆動の影響で本来のタイミングより早くなるのを防止することができる。
【0017】
しかしながら、図3に示したセルフタイミング回路11であっても、周囲の温度変化等によりSRAMが高温状態となった場合に、オフリーク電流Ileakの電流量が増加し、それによってセンスアンプ回路14において誤読み出しが起こる可能性があるという問題がある。
【0018】
図4は上述の問題点を説明するための図である。メモリセルMCA内で、選択されたメモリセルが接続されたビット線対BL、XBLにおいて非選択メモリセルの保持データのすべてが選択メモリセルの保持データと逆のデータであった場合を考える。
【0019】
図4に示すように、この場合オフリーク電流Ileakの電流量が増大すると、一方のビット線(図では、BL)が選択メモリセルのインバータ対によりLレベル方向に大きく引き下げられるとともに、他方のビット線(図では、XBL)も非選択メモリセルのオフリーク電流IleakによりLレベル方向に引き下げられ、ビット線XBLの電位が時間とともに低下する。このため、上記の場合、ビット線対BL、XBLの電位差が所定の電位差になるタイミングは最も遅くなる。
【0020】
これに対し、図3に示したセルフタイミング回路11では、セルフタイミング信号SLFは、検出対象のダミービット線XBLに対するオフリーク電流Ileakによる駆動の影響が最小になるようにダミーメモリセルSDMC、LDMCの保持データを設定した上で、ダミービット線XDBLのみの電位を検出することにより活性化される。このため、セルフタイミング信号SLFの活性化タイミングはオフリーク電流Ileakの大きさにほとんど影響を受けない。すなわち、センスアンプ起動信号SAはオフリーク電流Ileakの大きさによらず、ほぼ同じタイミングで活性化される。
【0021】
従って、オフリーク電流Ileakが増加した場合、センスアンプ起動信号SAの活性化タイミングがビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなり、保持データの誤読み出しが発生する可能性がある。
【0022】
また、図5に図1の従来のセルフタイミング回路におけるダミーメモリセルSDMC、LDMCのレイアウト例を示す。図5に示すように、従来のダミーメモリセルは、インバータ対及びトランスファートランジスタ対からなる部分を1つのユニットとしてレイアウトされる。
【0023】
従来のダミーメモリセルは、インバータ53、54及びトランスファートランジスタ対57からなる通常レイアウトユニット51と、これと点対称又は線対称の関係を有する、インバータ55、56及びトランスファートランジスタ対58からなる対称レイアウトユニット52とをダミービット線対DBL、XDBLに沿って交互に配置するようにレイアウトされている。
【0024】
セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路12から最も遠い位置から順に複数のダミーメモリセルが指定される。図5では、セルフタイミング用ダミーメモリセルSDMC1、2のトランスファートランジスタ対57、58のゲートは図示しない共通のダミーワード線DWLに接続され、負荷用ダミーメモリセルLDMC1、2のトランスファートランジスタ対のゲートはグランドVSSに接続される。
【0025】
尚、図中、白抜きで示した領域は半導体ウェーハ上の不純物拡散層を表し、濃いハッチングで示した領域は半導体ウェーハ上に形成したゲートポリシリコン層を表す。破線はメモリセル内の局所配線を表し、太線はダミービット線DBL、XDBLを表し、丸印はダミービット線とのコンタクトを表す。また、図5からわかるように、通常レイアウトユニット51と対称レイアウトユニット52の各々において、インバータ対を構成する2つのインバータのレイアウトは互いに線対称にはなっていない。
【0026】
ここで、図5のダミーメモリセルのレイアウト例では、製造プロセスのフォトエッチング工程等において不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合、メモリセルMCの保持データの誤読み出しが生じる可能性があるという問題がある。
【0027】
図6に示したように、不純物拡散層及びゲートポリシリコン層のコーナー部において、実際の出来上がり形状は丸まりを有する。このため、上述の位置ずれが起こった場合、例えば不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合(図6参照)、通常レイアウトユニット51及び対称レイアウトユニット52において、インバータ対を構成する各インバータの間で駆動能力に差が生じる。
【0028】
詳細には、通常レイアウトユニット51において、左下方向の位置ずれに起因して、以下のようにインバータの特性が変化する。すなわち、左側に位置するインバータ54では上側のトランジスタにおいてチャネル長が短くなり、下側のトラジスタにおいてチャネル長が長くなり、チャネル幅が狭くなるのに対し、右側に位置するインバータ53では上側のトランジスタにおいてチャネル長が長くなり、下側のトランジスタにおいてチャネル幅が広くなる。
【0029】
これに対し、対称レイアウトユニット52においては、左下方向の位置ずれに起因して、以下のようにインバータの特性が変化する。すなわち、左側に位置するインバータ56では上側のトランジスタにおいてチャネル幅が狭くなり、下側のトラジスタにおいてチャネル長が短くなるのに対し、右側に位置するインバータ55では上側のトラジスタにおいてチャネル長が短くなり、チャネル幅が広くなり、下側のトランジスタにおいてチャネル長が長くなる。
【0030】
以上のように、位置ずれにより、通常レイアウトユニット51及び対称レイアウトユニット52のインバータ対を構成する4つのインバータ53〜56の間で駆動能力が互いに異なるようになる。その結果、位置ずれに応じて、通常レイアウトユニット51を有するダミーメモリセルSDMC1と対称レイアウトユニット52を有するダミーメモリセルSDMC2の間で駆動能力に差が生じてしまう。
【0031】
これに対応して、タイミング制御回路12の検出対象であるダミービット線XDBLに対する駆動能力も位置ずれに応じて変化する。それによってセルフタイミング信号SLFの活性化タイミングも位置ずれに応じて変化し、本来のタイミングよりも早くなる可能性がある。
【0032】
一方、メモリセルアレイMCA内のメモリセルMCも各々のビット線BL、XBLについて、図5のダミーメモリセルSDMC、LDMCのレイアウト例と同様のレイアウトを有する。このため、位置ずれが起こり、読み出し時に選択されたメモリセルMCが通常レイアウトユニット51と対称レイアウトユニット52のうち、駆動能力の小さい方のレイアウトユニットを有するセルであった場合、ビット線対BL、XBLに所定の電位差が生じるタイミングは本来のタイミングよりも遅くなる可能性がある。
【0033】
従って、位置ずれに応じて、センスアンプ起動信号SAの活性化タイミングがビット線対BL、XBLに所定の電位差が生じるタイミングよりも早くなり、保持データの誤読み出しが発生する可能性がある。そこで、本発明の目的は、製造プロセスで層間の位置ずれが起こった場合でも通常メモリセルMCの保持データの誤読み出しを防止することが可能な半導体メモリを提供することである。
【先行技術文献】
【特許文献】
【0034】
【特許文献1】特開2003−36678号公報
【発明の概要】
【発明が解決しようとする課題】
【0035】
本発明の目的は、製造ばらつきなどの様々なデバイス特性の変動要因によらず、通常メモリセルMCの保持データの誤読み出しを確実に防止することが可能な半導体メモリを提供することである。
【課題を解決するための手段】
【0036】
上述した目的を達成するための本発明の第1の側面によれば、複数のワード線と、複数のビット線と、前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルを有するメモリセルアレイと、前記メモリセルアレイの近傍に配置され、前記メモリセルの読み出し時に内部回路の動作タイミングを決定するセルフタイミング信号を生成するセルフタイミング回路を備えた半導体メモリであって、前記セルフタイミング回路は、前記ワード線の選択に応答して選択されるダミーワード線と、前記ダミーワード線に接続され通常レイアウトユニットから構成された複数の第1のセルフタイミング用ダミーメモリセルが連続して配置された第1のダミービット線と、 前記ダミーワード線に接続され前記通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成された複数の第2のセルフタイミング用ダミーメモリセルが連続して配置された第2のダミービット線と、前記第1のダミービット線及び第2のダミービット線を入力し、前記第1及び第2のダミービット線のうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、前記セルフタイミング信号を出力するタイミング制御回路とを備えたことを特徴とする。
【0037】
上述の第1の側面により、本発明の半導体メモリでは、製造ばらつき等の理由により不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合でも、センスアンプ起動信号SAの活性化タイミングを位置ずれに応じて適切に調整することができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【発明の効果】
【0038】
従って、本発明の半導体メモリでは、製造ばらつきなどの様々なデバイス特性の変動要因によらず、通常メモリセルMCの保持データの誤読み出しを確実に防止することが可能になる。
【図面の簡単な説明】
【0039】
【図1】従来のセルフタイミング回路を備えたSRAMの回路構成の概略図である。
【図2】従来のセルフタイミング回路の動作を説明するための図である。
【図3】従来のセルフタイミング回路のダミービット線対に接続されるセルフタイミング用ダミーメモリセル及び負荷用ダミーメモリセルの保持データの設定パターンの例を示す図である。
【図4】従来のセルフタイミング回路を備えたSRAMの問題点を説明するための図である。
【図5】従来のセルフタイミング回路におけるダミーメモリセルのレイアウト例を示す図である。
【図6】従来のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【図7】第1の実施の形態を示す概略構成図である。
【図8】第1の実施の形態のセルフタイミング回路内の各ダミービット線対におけるタイミング用ダミーメモリセル及び負荷用ダミーメモリセルの保持データの設定パターンを示す図である。
【図9】第1の実施の形態のタイミング制御回路の回路構成を示す概略図である。
【図10】第1の実施の形態のタイミング制御回路の動作を説明するための図である。
【図11】第2の実施の形態を説明するための図である。
【図12】第3の実施の形態を説明するための図である。
【図13】第3の実施の形態のタイミング制御回路の動作を説明するための図である。
【図14】第4の実施の形態を示す概略構成図である。
【図15】第4の実施の形態のタイミング制御回路の回路構成を示す概略図である。
【図16】第4の実施の形態のタイミング制御回路の動作を説明するための図である。
【図17】第5の実施の形態を説明するための図である。
【図18】第6の実施の形態を説明するための図である。
【図19】第7の実施の形態を説明するための図である。
【図20】第8の実施の形態を説明するための図である。
【図21】第9の実施の形態を説明するための図である。
【図22】第10の実施の形態を説明するための図である。
【図23】第11の実施の形態を示す概略構成図である。
【図24】第11の実施の形態のセルフタイミング回路の各ダミービット線対におけるダミーメモリセルのレイアウト例を示す図である。
【図25】第11の実施の形態のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【図26】第11の実施の形態のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【図27】第11の実施の形態のタイミング制御回路の回路構成を示す概略図である。
【図28】第11の実施の形態のタイミング制御回路の動作を説明するための図である。
【図29】第12の実施の形態を説明するための図である。
【図30】第12の実施の形態のセルフタイミング回路のダミービット線対におけるダミーメモリセルのレイアウト例を示す図である。
【図31】第12の実施の形態のレイアウト例において不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す図である。
【発明を実施するための形態】
【0040】
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、係る実施の形態が本発明の技術的範囲を限定するものではなく、本発明の技術的範囲は特許請求の範囲とその均等物に及ぶものである。
【0041】
図7は本発明の第1の実施の形態を示す概略構成図である。図7に示したSRAMは、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有するものである。図6に示したSRAMの回路構成は、図1に示した従来の回路構成に対してセルフタイミング回路11がセルフタイミング回路61に置き換えられている点が異なり、その他の構成については同様である。
【0042】
図7のセルフタイミング回路61は2組のダミービット線対DBL1、XDBL1及びDBL2、XDBL2を有する。各々のダミービット線対は、図1のセルフタイミング回路11と同様に、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCを有する。
【0043】
セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCに保持されるデータのパターンはダミービット線対DBL1、XDBL1及びDBL2、XDBL2の間で互いに異なる。各々のダミービット線対において、セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路62から最も遠い位置から順に複数のダミーメモリセルが指定される。
【0044】
第1のダミービット線対DBL1、XDBL1のうちダミービット線XDBL1が検出対象のダミービット線としてタイミング制御回路62に接続される。第2のダミービット線対DBL2、XDBL2のうちダミービット線対XDBL2が検出対象のダミービット線としてタイミング制御回路62に接続される。タイミング制御回路62は、ダミービット線XDBL1、XDBL2を入力し、ダミービット線XDBL1、XDBL2の電位の検出結果に基づいてセルフタイミング信号SLFを出力する。
【0045】
ダミービット線対DBL1、XDBL1及びDBL2、XDBL2の各々のセルフタイミング用ダミーメモリセルSDMCは共通のダミーワード線DWLに接続される。ダミーワード線DWLの選択によりすべてのセルフタイミング用ダミーメモリセルSDMCが同時に選択される。
【0046】
図8は、セルフタイミング回路61内のダミービット線対DBL1、XDBL1及びDBL2、XDBL2におけるタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データの設定パターンを示す図である。
【0047】
図8に示すように、第1のダミービット線対DBL1、XDBL1における保持データの設定パターンは、図3で示した従来の設定パターンと同一である。すなわち、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位を互いに逆に固定した設定パターンになっている。第1のダミービット線対DBL1、XDBL1の設定パターンは、タイミング制御回路62の検出対象であるダミービット線XDBL1に対して負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響が最小になるようにし、ダミービット線XDBL1がセルフタイミング用ダミーメモリセルSDMCのみにより駆動されるようにしたものである。
【0048】
これに対し、第2のダミービット線対DBL2、XDBL2における保持データの設定パターンは、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位をすべて同一電位に固定したパターンである。第2のダミービット線対DBL2、XDBL2の設定パターンは、検出対象のダミービット線XDBL2に対して負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響が最大になるようにし、ダミービット線XDBL2がセルフタイミング用ダミーメモリセルSDMCにより駆動されるとともに、すべての負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されるようにしたものである。
【0049】
従って、ダミービット線XDBL1、XDBL2の間の駆動能力の差は、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動に起因する。ダミーワード線DWLを選択した後ダミービット線XDBL1、XDBL2の電位が所定の値になるまでの時間の差は、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化する。
【0050】
図9はタイミング制御回路62の回路構成を示す概略図である。図9に示すように、タイミング制御回路62は遅延制御部81、インバータ82及び遅延制御信号生成部83を有する。
【0051】
遅延制御信号生成部83はインバータ84、インバータ85及びEXOR回路86を有する。インバータ84、85は例えば同一のしきい値電圧を有する。インバータ84はダミービット線XDBL1を入力し、ダミービット線XDBL1の電位が所定のしきい値電圧より小さくなったことに応答してHレベルの信号をEXOR回路86へ出力する。インバータ85はダミービット線XDBL2を入力し、ダミービット線XDBL2の電位が上記しきい値電圧より小さくなったことに応答してHレベルの信号をEXOR回路86へ出力する。EXOR回路86はインバータ84、85の出力信号を入力し、2つの出力信号の排他的論理和をとることにより遅延制御信号DCNTを生成する。
【0052】
遅延制御部81はトランスファースイッチ87とインバータ88を有する。トランスファースイッチ87はソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタからなり、ダミービット線XDBL1とインバータ82の入力ノードを接続する。PMOSトランジスタのゲートには遅延制御信号生成部83からの遅延制御信号DCNTがそのまま供給され、NMOSトランジスタのゲートには遅延制御信号DCNTがインバータ88を介して供給される。遅延制御部81はダミービット線XDBL1及び遅延制御信号DCNTを入力し、ダミービット線XDBL1の電位を遅延制御信号DCNTに基づいて所定の時間だけ遅延させて、インバータ82の入力ノードへ出力する。
【0053】
インバータ82は遅延制御部81からの出力信号を入力し、その出力信号の電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0054】
以下にタイミング制御回路62の動作を図10を用いて説明する。メモリセルアレイMCA内の所定のワード線WLが選択され、これに応答してダミーワード線DWLが選択されると、ダミービット線XDBL1、XDBL2の電位はそれぞれプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0055】
ここで、上述したように、ダミービット線XDBL1、XDBL2に対する駆動能力の間には負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動に起因する差があり、ダミービット線XDBL2の電位の低下速度はダミービット線XDBL1のそれよりもオフリーク電流Ileakの電流量に対応する分だけ速くなる。
【0056】
このため、インバータ85の出力信号がHレベルになるタイミングt1はインバータ84の出力信号がHレベルになるタイミングt2よりもオフリーク電流Ileakの電流量に対応する期間だけ早くなる。従って、EXOR回路86が生成する遅延制御信号DCNTは、オフリーク電流Ileakの電流量に依存する長さのHレベル期間Δtを有する。Hレベル期間Δtはオフリーク電流Ileakの電流量が増加するに従って長くなる。
【0057】
遅延制御部81のトランスファースイッチ87は上記Hレベル期間Δtを有する遅延制御信号DCNTを受けて動作し、Hレベル期間Δtの間はオンし、Hレベル期間Δt以外の期間はオフする。このため、インバータ82の入力ノードn3の電位変化は以下のようになる。
【0058】
タイミングt1より以前の期間では、トランスファースイッチ87はオンするため、入力ノードn3の電位はダミービット線XDBL1の電位の低下に追従してプリチャージレベル(Hレベル)よりLレベルに引き下げられる。タイミングt1からタイミングt2までの期間(Hレベル期間Δt)では、トランスファースイッチ87はオフするため、入力ノードn3の電位はダミービット線XDBL1の電位の低下に追従せず、タイミングt1における電位のまま保持される。タイミングt2以降の期間では、トランスファースイッチ87はオンするので、入力ノードn3の電位は再びダミービット線XDBL1の電位の低下に追従して変化し、タイミングt1における電位からLレベルに引き下げられる。
【0059】
インバータ82は入力ノードn3の電位がしきい値電圧よりも小さくなったタイミングt3でセルフタイミング信号SLFを活性化させて出力する。インバータ82のしきい値電圧はインバータ84、85のしきい値電圧よりも小さく設定しておくことが望ましい。
【0060】
図10からわかるように、タイミングt2以降の入力ノードn3の電位変化の波形は、タイミングt1以降のダミービット線XDBL1の電位変化の波形を上記Hレベル期間Δtだけずらしたものになる。このため、タイミング制御回路62におけるセルフタイミング信号SLFの活性化タイミングt3は、ダミービット線XDBL1の電位から直接決定した従来の場合の活性化タイミングt4に比べて上記Hレベル期間Δtだけ遅延させたものになる。
【0061】
上述のようにHレベル期間Δtはオフリーク電流Ileakの電流量が増加するに従って長くなるので、セルフタイミング回路61はセルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた期間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0062】
従って、本発明の第1の実施の形態では、図10に示したように、周囲の温度変化等の理由によりオフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0063】
次に、本発明の第2の実施の形態を図11を用いて説明する。本発明の第2の実施の形態の回路構成は、図7に示した第1の実施の形態の回路構成に対してタイミング制御回路62がタイミング制御回路101に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図11に第2の実施の形態におけるタイミング制御回路101の回路構成を示す。
【0064】
図11に示すように、タイミング制御回路101は図9のタイミング制御回路62において遅延制御部81が遅延制御部102に置き換えられている点が異なる。その他の構成については同様であり、説明は省略する。
【0065】
遅延制御部102はスイッチトランジスタ103、付加容量104及びインバータ105を有する。インバータ82の入力ノードn3とグランドVSSの間に、スイッチトランジスタ103と付加容量104が直列に接続される。スイッチトランジスタ103はソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタからなり、PMOSトランジスタのゲートには遅延制御信号生成部83からの遅延制御信号DCNTがインバータ105を介して供給され、NMOSトランジスタのゲートには遅延制御信号DCNTがそのまま供給される。
【0066】
遅延制御部102はダミービット線XDBL1及び遅延制御信号DCNTを入力し、ダミービット線XDBL1の電位を遅延制御信号DCNTに基づいて所定の時間だけ遅延させて、インバータ82の入力ノードn3へ出力する。以下に遅延制御部102の動作を説明する。
【0067】
スイッチトランジスタ103は、遅延制御信号DCNTに応答して図10のHレベル期間Δtの間のみオンし、入力ノードn3に付加容量104を接続する。このため、入力ノードn3における配線容量は、上記Hレベル期間Δt(タイミングt1からタイミングt2までの期間)の間のみ寄生容量に付加容量104を加えたものとなり、タイミングt1以前及びタイミングt2以降の期間のそれに比べて大きく増加する。これに対応して、上記入力ノードn3の電位の低下速度はタイミングt1からタイミングt2までの期間のみ、タイミングt1以前及びタイミングt2以降の期間のそれに比べて大きく低下する。
【0068】
このため、タイミングt1からタイミングt2までの期間、入力ノードn3の電位のタイミングt1における電位からの低下量を少なくすることができ、それによって入力ノードn3の電位をおおよそタイミングt1における電位のまま保持することができる。従って、タイミング制御回路101における入力ノードn3の電位変化は図10に示したタイミング制御回路62の場合のそれと同様のものになる。
【0069】
従って、本発明の第2の実施の形態では、第1の実施の形態の場合と同様に、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0070】
尚、付加容量104の容量値は、ダミービット線XDBL1に対する駆動能力や入力ノードn3の寄生容量の大きさに応じて、タイミングt1からタイミングt2までの期間における、入力ノードn3の電位のタイミングt1における電位からの低下量が十分に少なくなるように設定すればよい。
【0071】
次に、本発明の第3の実施の形態を図12を用いて説明する。本発明の第3の実施の形態の回路構成は、図7に示した第1の実施の形態の回路構成に対して、タイミング制御回路62がタイミング制御回路111に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図12に第3の実施の形態におけるタイミング制御回路111の回路構成を示す。
【0072】
図12に示すように、タイミング制御回路111は図9のタイミング制御回路62において遅延制御部81が遅延制御部112に置き換えられている点が異なる。また、タイミング制御回路111のインバータ82はタイミング制御回路62とは異なり遅延制御部112内に含まれる。その他の構成については同様であり、説明は省略する。
【0073】
遅延制御部112はインバータ82、インバータ列113、トランスファースイッチ114及びインバータ115を有する。ダミービット線XDBL1とセルフタイミング信号SLFの出力ノードn4の間にインバータ列113に接続される。インバータ列113に並列に、ダミービット線XDBL1とセルフタイミング信号SLFの出力ノードn4の間にインバータ82及びトランスファースイッチ114が直列に接続される。
【0074】
トランスファースイッチ114はソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタからなり、PMOSトランジスタのゲートには遅延制御信号生成部83からの遅延制御信号DCNTがそのまま供給され、NMOSトランジスタのゲートには遅延制御信号DCNTがインバータ115を介して供給される。インバータ列113は複数のインバータが直列接続されて構成されており、奇数個のインバータから構成される。インバータ82及びインバータ列を構成する各インバータのしきい値電圧はインバータ84、85のしきい値電圧よりも小さく設定しておくことが望ましい。
【0075】
トランスファースイッチ114は遅延制御信号DCNTに応答して動作し、図10のHレベル期間Δtの間のみオフする。このため、上記Hレベル期間Δt(タイミングt1からタイミングt2までの期間)の間のみ、インバータ82の出力ノードとセルフタイミング信号の出力ノードn4とが非導通になり、タイミングt1以前及びタイミングt2以降の期間では導通状態になる。
【0076】
遅延制御部112はダミービット線XDBL1及び遅延制御信号DCNTを入力し、セルフタイミング信号SLFをダミービット線XDBL1の電位と遅延制御信号DCNTに基づいて所定の時間だけ遅延させて出力する。以下にタイミング制御回路111の動作を図13を用いて説明する。
【0077】
タイミングt1以前の期間では、インバータ82及びインバータ列113の入力ノードn5の電位はダミービット線XDBL1の電位の低下に追従してプリチャージレベル(Hレベル)よりLレベルに引き下げられる。インバータ82は入力ノードn5の電位がしきい値よりも小さくなったタイミングt5で出力電圧をLレベルからHレベルに遷移させて、トランスファースイッチ114に出力する。インバータ列113は、複数のインバータの動作時間に対応する期間だけタイミングt5よりも遅れてタイミングt6で出力電圧をLレベルからHレベルに遷移させて、セルフタイミング信号の出力ノードn4へ出力する。タイミングt5とタイミングt6の間の遅延時間はインバータ列113を構成するインバータの個数や能力を調整することにより調整することができる。
【0078】
ここで、図10に示した遅延制御信号DCNTの立ち下がりタイミングt2と上記したタイミングt5、t6の間の位置関係に従って場合分けをして、セルフタイミング信号SLFの出力に関する遅延制御部112の動作を説明する。
【0079】
(1)タイミングt2がタイミングt5よりも早いとき、
トランスファースイッチ114はタイミングt1でいったんオフした後、インバータ82がHレベルを出力するタイミングt5よりも前のタイミングt2で再度オンする。すなわち、タイミングt5ではトランスファースイッチ114は導通状態に保持されている。
このため、インバータ82はタイミングt5でセルフタイミング信号の出力ノードn4の電位をLレベルからHレベルに遷移させる。それによってセルフタイミング信号SLFはタイミングt5で活性化される。
【0080】
(2)タイミングt2がタイミングt6よりも遅いとき、
トランスファースイッチ114はタイミングt1でオフした後、インバータ列113がHレベルを出力するタイミングt6よりも後のタイミングt2で再度オンする。すなわち、タイミングt5及びタイミングt6の双方においてトランスファースイッチ114は非導通状態に保持されている。
このため、インバータ82はタイミングt5からタイミングt6までの期間でHレベルをセルフタイミング信号の出力ノードn4に出力することができず、セルフタイミング信号の出力ノードn4の電位はタイミングt6においてインバータ列113によってLレベルからHレベルに遷移させられる。それによってセルフタイミング信号SLFはタイミングt6で活性化される。
【0081】
(3)タイミングt2がタイミングt5より遅くタイミングt6より早いとき、
トランスファースイッチ114はタイミングt1でオフした後、インバータ82がHレベルを出力するタイミングt5よりも後で、かつインバータ列113がHレベルを出力するタイミングt6よりも前のタイミングt2で再度オンする。すなわち、トランスファースイッチ114はタイミングt5では非導通状態に保持される一方、タイミングt5とタイミングt6の間のタイミングt2で導通状態になり、タイミングt6では導通状態に保持される。
このため、インバータ82はタイミングt5でHレベルをセルフタイミング信号の出力ノードn4に出力することができない。その代わりに、インバータ82はタイミングt5とタイミングt6の間のタイミングt2でセルフタイミング信号の出力ノードn4の電位をLレベルからHレベルに遷移させる。それによってセルフタイミング信号SLFはタイミングt2で活性化される。
【0082】
以上のように、タイミング制御回路111は遅延制御信号DCNTの立ち下がりタイミングt2に応じてセルフタイミング信号SLFの活性化タイミングをタイミングt5からタイミングt6の間で変化させ、タイミングt2が遅くなるに従ってセルフタイミング信号SLFの活性化タイミングも遅延させる。
【0083】
遅延制御信号DCNTの立ち下がりタイミングt2は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量が増加するに従って遅くなるので、セルフタイミング回路はセルフタイミング信号SLFの活性化タイミングをオフリーク電流Ileak電流量に応じた期間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0084】
従って、本発明の第3の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0085】
尚、上述の第3の実施の形態では、ダミービット線XDBL1とセルフタイミング信号SLFの出力ノードn4の間に、単一のインバータ82と3つのインバータを直列接続させたインバータ列13を並列に設けた例を示したが、この構成に限定されることはなく、直列接続させたインバータの数の異なる2つのインバータ列を並列に設けた構成であればよい。また代わりに、駆動能力が異なり、同一の入力信号に対して異なるタイミングで信号出力を行う2つのインバータを並列に設けるようにしてもよい。
【0086】
また、上述の第1乃至第3の実施の形態では、トランスファースイッチ及びスイッチトランジスタをソース及びドレインを相互接続させたPMOSトランジスタとNMOSトランジスタにより構成したが、これに限定されることはなく、例えばPMOSトランジスタまたはNMOSトランジスタ単体により構成するようにしてもよい。
【0087】
また、上述の第1乃至第3の実施の形態では、ダミービット線対DBL、XDBLを2組設け、各組のダミービット線XDBLから遅延制御信号DCNTを生成するように構成したが、これに限定されることはなく、3組以上のダミービット線対DBL、XDBLを設け、各組のダミービット線XDBLから遅延制御信号DCNTを生成するように構成してもよい。
【0088】
この場合、例えば、複数のダミービット線対を2つのグループに分け、第1のグループでは上記第1のダミービット線対DBL1、XDBL1と同様の設定パターンでデータを保持するようにし、第2のグループでは上記第2のダミービット線対DBL2、XDBL2と同様の設定パターンでデータを保持するように構成する。その上で、第2のグループに属するダミービット線のうち電位の低下速度が最も速いダミービット線XDBLの電位に基づいて遅延制御信号DCNTをHレベルに遷移させ、第1のグループに属するダミービット線のうち電位の低下速度が最も遅いダミービット線XDBLの電位に基づいて遅延制御信号DCNTをレベルに遷移させるようにすればよい。
【0089】
図14は第4の実施の形態を示す概略構成図である。図14に示したSRAMは、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有するものである。図14に示したSRAMの回路構成は、図1に示した従来の回路構成に対してセルフタイミング回路11がセルフタイミング回路131に置き換えられている点が異なり、その他の構成については同様である。
【0090】
図14のセルフタイミング回路131は、図1のセルフタイミング回路11と同様に、ダミービット線対DBL、XDBLを有する。ダミービット線対DBL、XDBLは、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCを有する。セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路132から最も遠い位置から順に複数のダミーメモリセルが指定される。ダミービット線対DBL、XDBLはそれぞれタイミング制御回路132に接続される。
【0091】
タイミング制御回路132は、ダミービット線対DBL、XDBLを入力し、ダミービット線対DBL、XDBLの電位の検出結果に基づいてセルフタイミング信号SLFを出力する。ダミービット線対DBL、XDBLの各セルフタイミング用ダミーメモリセルSDMCは共通のダミーワード線DWLに接続される。ダミーワード線DWLの選択により、すべてのセルフタイミング用ダミーメモリセルSDMCが同時に選択される。
【0092】
タイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCの保持データの設定パターンは図3で示した従来の設定パターンと同一である。すなわち、セルフタイミング用ダミーメモリセルSDMC及び負荷用ダミーメモリセルLDMCとの間で、インバータ対INV1、INV2の接続ノードn1、n2の電位を互いに逆に固定した設定パターンになっている。
【0093】
これらの設定パターンは、ダミービット線XDBLに対して負荷用ダミーメモリセルLDMCのオフリーク電流Ileakによる駆動の影響が最小になるようにし、ダミービット線XDBLがセルフタイミング用ダミーメモリセルSDMCのみにより駆動されるようにするとともに、ダミービット線DBLがすべての負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されるようにしたものである。
【0094】
図15はタイミング制御回路132の回路構成を示す概略図である。図15に示すように、タイミング制御回路132は遅延制御部141及びインバータ列142を有し、ダミービット線XDBLとセルフタイミング信号SLFの出力ノードn6の間に遅延制御部141とインバータ列142が直列接続された構造を有する。
【0095】
遅延制御部141はソース及びドレインを相互接続させたPMOSトランジスタ143及びNMOSトランジスタ144から構成されたトランスファーゲートを有する。PMOSトランジスタ143はゲートがグランドVSSに接続され、常にオンされる。NMOSトランジスタ144のゲートはダミービット線DBLに接続される。遅延制御部141はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列142の入力ノードへ出力する。
【0096】
インバータ列142は複数のインバータが直列接続されて構成される。インバータ列142は遅延制御部141からの出力信号を入力し、その出力信号の電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0097】
以下にタイミング制御回路132の動作を図16を用いて説明する。メモリセルアレイMCA内の所定のワード線WLが選択され、これに応答してダミーワード線DWLが選択されると、ダミービット線XDBLの電位はセルフタイミング用ダミーメモリセルSDMCにより駆動されて、プリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0098】
同時に、ダミービット線DBLもすべての負荷用ダミーメモリセルLDMCのオフリーク電流Ileakにより駆動されて、プリチャージレベル(Hレベル)よりLレベルに引き下げられる。ダミービット線DBLのプリチャージレベルからの電位の低下量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化する。オフリーク電流Ileakの電流量が増加すると、これに従ってダミービット線DBLの電位の低下量も増加する。
【0099】
ここで、上述のように、遅延制御部141を構成するNMOSトランジスタ144のゲートにはダミービット線DBLの電位が入力される。このため、NMOSトランジスタ144のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って増加する。
【0100】
それによって、遅延制御部141におけるオン抵抗値はダミービット線DBLの電位の低下量が増加するに従って増加する。これに対応して遅延制御部141における信号の遅延量もダミービット線DBLの電位の低下量が増加するに従って増加する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御部141における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加する。
【0101】
従って、遅延制御部141は入力したダミービット線XDBLの電位をオフリーク電流Ileakの電流量に応じた時間Δtだけ遅延させて、インバータ列142へ出力する。インバータ列142は遅延制御部141によって遅延されたダミービット線DBLの電位を入力し、その電位が所定のしきい値電圧よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0102】
このため、セルフタイミング回路131はセルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間Δtだけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0103】
従って、本発明の第4の実施の形態では、周囲の温度変化等の理由によりオフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0104】
次に、本発明の第5の実施の形態を図17を用いて説明する。本発明の第5の実施の形態の回路構成は、図14に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路161または162に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図17(a)に第5の実施の形態におけるタイミング制御回路161の回路構成を示す。図17(b)に第5の実施の形態におけるタイミング制御回路162の回路構成を示す。
【0105】
図17(a)に示すように、タイミング制御回路161はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータからなるインバータ列164が設けられ、さらにインバータ列164を構成するインバータの間に遅延制御部163が挿入された構造を有する。
【0106】
遅延制御部163はソース及びドレインを相互接続させたPMOSトランジスタ及びNMOSトランジスタから構成されたトランスファーゲートを複数個直列に接続させた構造を有する。各々のトランスファーゲートにおいて、PMOSトランジスタのゲートはグランドVSSに接続され、NMOSトランジスタのゲートはダミービット線DBLに接続される。各々のトランスファーゲートの構造は図14の遅延制御部141におけるトランスファーゲートのそれと同様である。
【0107】
図17(b)に示すように、タイミング制御回路162はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータからなるインバータ列165が設けられ、さらにインバータ列165を構成する各インバータの間に遅延制御部166を構成するトランスファーゲートがそれぞれ挿入された構造を有する。
【0108】
遅延制御部166はソース及びドレインを相互接続させたPMOSトランジスタ及びNMOSトランジスタから構成された複数のトランスファーゲートを有する。各々のトランスファーゲートにおいて、PMOSトランジスタのゲートはグランドVSSに接続され、NMOSトランジスタのゲートはダミービット線DBLに接続される。各々のトランスファーゲートの構造は図15の遅延制御部141におけるトランスファーゲートのそれと同様である。
【0109】
インバータ列164、165はそれぞれダミービット線XDBLを入力し、ダミービット線XDBLの電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0110】
ここで、上述のように、インバータ列164、165のインバータ間にはそれぞれ遅延制御部163、166を構成するトランスファーゲートが挿入されている。このため、インバータ列164、165によるセルフタイミング信号SLFの活性化タイミングは遅延制御部163、166によってダミービット線DBLの電位に基づいて所定の時間だけ遅延させられる。
【0111】
遅延制御部163、166のトランスファーゲートはそれぞれ図15の遅延制御部141と同様に、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ信号を遅延させる。更に、遅延制御部163、166では、複数のトランスファーゲートにより構成されるため、オフリーク電流Ileakの電流量が信号の遅延量に与える影響が強調される。このため、オフリーク電流Ileakの同一の電流量に対する遅延制御部163、166の信号の遅延量は、遅延制御回路141のそれに比べてより大きなものになる。
【0112】
従って、タイミング制御回路161、162はそれぞれ負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路132と比べてより大きなものにすることができる。それによって、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができる。
【0113】
従って、本発明の第5の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるとともに、センスアンプ起動信号SAの活性化タイミングの遅延量をより大きくすることができるので、通常メモリセルMCの保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0114】
次に、本発明の第6の実施の形態を図18を用いて説明する。本発明の第6の実施の形態の回路構成は、図14に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路171に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0115】
図18に第6の実施の形態におけるタイミング制御回路171の回路構成を示す。タイミング制御回路171は遅延制御部172及びインバータ列173を有し、ダミービット線XDBLとセルフタイミング信号SLFの出力ノードn6の間に遅延制御部172とインバータ列173が直列接続された構造を有する。
【0116】
遅延制御部172は電源電圧VDDとグランドVSSの間にPMOSトランジスタ174、NMOSトランジスタ175及びNMOSトランジスタ176が直列接続されたインバータ構造を有する。PMOSトランジスタ174及びNMOSトランジスタ175のゲートはともにダミービット線XDBLに接続される。NMOSトランジスタ176のゲートはダミービット線DBLに接続される。遅延制御部172はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位が所定の値よりも小さくなったことに応答して動作し、セルフタイミング信号SLFをダミービット線DBLの電位に基づいて所定の時間だけ遅延させて活性化させる。
【0117】
セルフタイミング信号SLFはインバータ列173の入力ノードに出力される。インバータ列173は複数のインバータが直列接続されて構成される。インバータ列173は遅延制御部172からの出力信号をバッファリングしてセルフタイミング信号SLFをセルフタイミング信号の出力ノードn6へ出力する。
【0118】
以下にタイミング制御回路171の動作を説明する。遅延制御部172では、PMOSトランジスタ174とNMOSトランジスタ175によってダミービット線XDBLを入力とするインバータ回路が構成される。更に、インバータ回路にいて、NMOSトランジスタ175とグランドVSSの間にゲートでダミービット線DBLを受けるNMOSトランジスタ176が設けられる。遅延制御部172におけるインバータ回路の駆動能力はNMOSトランジスタ176のオン抵抗値に依存して変化し、NMOSトランジスタ176のオン抵抗値が増加するに従って小さくなる。
【0119】
NMOSトランジスタ176のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って増加する。このため、遅延制御部172におけるインバータ回路の駆動能力はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って小さくなる。
【0120】
これに対応して、遅延制御部172における信号の遅延量はダミービット線DBLの電位の低下量が増加するに従って増加する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御部172における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加することになる。従って、遅延制御部172は、入力したダミービット線XDBLの電位が所定のしきい値電圧よりも小さくなったタイミングからオフリーク電流Ileakの電流量に対応する時間だけ遅延させたタイミングで、セルフタイミング信号SLFを活性化させて出力する。
【0121】
このため、タイミング制御回路171はセルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0122】
従って、本発明の第6の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0123】
次に、本発明の第7の実施の形態を図19を用いて説明する。本発明の第7の実施の形態の回路構成は、図18に示した第6の実施の形態の回路構成に対して、タイミング制御回路171がタイミング制御回路181、182に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図19(a)に第7の実施の形態におけるタイミング制御回路181の回路構成を示す。図19(b)に第7の実施の形態におけるタイミング制御回路182の回路構成を示す。
【0124】
図19(a)に示すように、タイミング制御回路181は遅延制御部183を有する。遅延制御部183はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータ回路を直列接続させた構造を有する。各々のインバータ回路は図18の遅延制御部172のそれと同様の構造を有する。各々のインバータ回路においてNMOSトランジスタ185のゲートにはダミービット線DBLが接続される。
【0125】
図19(b)に示すように、タイミング制御回路182は遅延制御部184を有する。遅延制御部184はダミービット線XDBLとセルフタイミング信号の出力ノードn6の間に複数のインバータ回路を直列接続させた構造を有する。このインバータ回路の直列接続は図19(a)の遅延制御部183のそれと同様の構造を有するが、グランドVSSに接続されるNMOSトランジスタ186が複数のインバータ回路に対して共通に設けられている点が異なる。
【0126】
遅延制御部183、184はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位が所定の値よりも小さくなったことに応答して動作し、セルフタイミング信号SLFをダミービット線DBLの電位に基づいて所定の時間だけ遅延させて活性化させる。セルフタイミング信号SLFはセルフタイミング信号の出力ノードn6へ出力される。
【0127】
ここで、上述のように、遅延制御部183、184の各々のインバータ回路はゲートにダミービット線DBLを入力するNMOSトランジスタ185、186を有する。このため、遅延制御部183、184によるセルフタイミング信号SLFの活性化タイミングはダミービット線DBLの電位に基づいて所定の時間だけ遅延させられる。
【0128】
遅延制御部183、184のNMOSトランジスタ185、186はそれぞれ図18の遅延制御部172と同様に、インバータ回路の駆動能力をダミービット線DBLの電位に応じて変化させ、ダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って小さくする。それによって、遅延制御部183、184は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけセルフタイミング信号の活性化タイミングを遅延させる。
【0129】
更に、遅延制御部183、184では、直列接続された複数のインバータ回路に対してNMOSトランジスタ185、186が設けられるため、オフリーク電流Ileakの電流量がタイミングの遅延量に与える影響が強調される。このため、オフリーク電流Ileakの同一の電流量に対する遅延制御部183、184のタイミングの遅延量は、遅延制御回路172のそれに比べてより大きなものになる。
【0130】
従って、タイミング制御回路181、182はそれぞれ負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路171と比べてより大きなものにすることができる。それによって、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができる。
【0131】
従って、本発明の第7の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるとともに、センスアンプ起動信号SAの活性化タイミングの遅延量をより大きくすることができるので、通常メモリセルMCの保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0132】
尚、図19(b)のタイミング制御回路182ではダミービット線DBLが入力されるNMOSトランジスタを複数のインバータ回路の間で共通化しているので、図19(a)のタイミング制御回路181に比べて回路規模を小さくすることができる。
【0133】
次に、本発明の第8の実施の形態を図20を用いて説明する。本発明の第8の実施の形態の回路構成は、図15に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路191または194に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図20(a)に第8の実施の形態におけるタイミング制御回路191の回路構成を示す。図20(b)に第8の実施の形態におけるタイミング制御回路194の回路構成を示す。
【0134】
図20(a)に示すように、タイミング制御回路191は図15のタイミング制御回路132の回路構成に対して、遅延制御部141が遅延制御部193に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0135】
遅延制御部193は、ソース及びドレインを相互接続させたPMOSトランジスタ143及びNMOSトランジスタ144から構成されたトランスファーゲートを有する。PMOSトランジスタ143はゲートがグランドVSSに接続され、オンされる。NMOSトランジスタ144のゲートには遅延制御信号生成部192から出力される遅延制御信号DCNTが入力される。
【0136】
遅延制御信号生成部192は、電源電圧VDDとグランドVSSの間にNMOSトランジスタ196とNMOSトランジスタ196が直列接続された構造を有する。NMOSトランジスタ196のゲートはダミービット線DBLに接続される。NMOSトランジスタ197はゲートが電源電圧VDDに接続され、常にオンされる。遅延制御信号生成部192はNMOSトランジスタ196とNMOSトランジスタ197の接続ノードより遅延制御信号DCNTを出力する。遅延制御部193はダミービット線DBL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列142の入力ノードへ出力する。
【0137】
図20(b)に示すように、タイミング制御回路194は図20(a)のタイミング制御回路191の回路構成に対して、遅延制御部193内の遅延制御信号生成部192が遅延制御部195内の遅延制御信号生成部198に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。遅延制御信号生成部205は、遅延制御信号生成部192の回路構成に対してNMOSトランジスタ197をPMOSトランジスタ199に置き換えた構造を有する。PMOSトランジスタ206はゲートにグランドVSSが接続され、常にオンされる。
【0138】
以下にタイミング制御回路191、194の動作を説明する。遅延制御信号生成部192、198では、NMOSトランジスタ196のゲートにダミービット線DBLが接続される。このため、NMOSトランジスタ196のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベル(Hレベル)からの電位の低下量が増加するに従って大きくなる。
【0139】
それによって、遅延制御信号生成部192におけるNMOSトランジスタ196とNMOSトランジスタ196の接続ノード及び遅延制御信号生成部198におけるNMOSトランジスタ196とPMOSトランジスタ199の接続ノードの電位はダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って低くなる。すなわち、遅延制御信号DNTのレベルはダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って低下する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御信号DCNTのレベルはオフリーク電流Ileakの電流量が増加するに従って低くなる。
【0140】
ここで、上述のように、遅延制御部193、195のNMOSトランジスタ144のゲートには遅延制御信号DCNTが入力される。このため、NMOSトランジスタ144のオン抵抗値はオフリーク電流Ileakの電流量が増加するに従って増加する。これに対応して、遅延制御部193、195における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加する。
【0141】
従って、タイミング制御回路191、194は、図15のセルフタイミング回路132と同様に、セルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0142】
従って、本発明の第8の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0143】
更に、タイミング制御回路191、194では、図15のタイミング制御回路132のようにダミービット線DBLを直接NMOSトランジスタ144のゲートに入力するのではなく、ダミービット線DBLの電位に基づいて遅延制御信号生成部192、198によって遅延制御信号DCNTを生成し、その遅延制御信号DCNTをNMOSトランジスタ144のゲートに入力している。このため、遅延制御信号生成部192、198においてダミービット線DBLの電位の低下量を増幅することができ、増幅した結果を遅延制御信号DCNTとしてNMOSトランジスタ144のゲートに入力することができる。
【0144】
従って、タイミング制御回路191、194は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路132と比べてより大きなものにすることができる。それによって、本発明の第8の実施の形態では、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができ、保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0145】
次に、本発明の第9の実施の形態を図21を用いて説明する。本発明の第9の実施の形態の回路構成は、図15に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路201または202に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。図21(a)に第9の実施の形態におけるタイミング制御回路201の回路構成を示す。図21(b)に第9の実施の形態におけるタイミング制御回路202の回路構成を示す。
【0146】
図21(a)に示すように、タイミング制御回路201は図15のタイミング制御回路132の回路構成に対して、遅延制御部141が遅延制御部204に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0147】
遅延制御部204は、ソース及びドレインを相互接続させたPMOSトランジスタ143及びNMOSトランジスタ144から構成されたトランスファーゲートを有する。NMOSトランジスタ144はゲートがグランドVSSに接続され、常にオンされる。PMOSトランジスタ143のゲートには遅延制御信号生成部205から出力される遅延制御信号DCNTが入力される。
【0148】
遅延制御信号生成部205は、電源電圧VDDとグランドVSSの間にNMOSトランジスタ206とNMOSトランジスタ207が直列接続された構造を有する。NMOSトランジスタ207のゲートはダミービット線DBLに接続される。NMOSトランジスタ206はゲートが電源電圧VDDに接続され、常にオンされる。遅延制御信号生成部205はNMOSトランジスタ206とNMOSトランジスタ207の接続ノードより遅延制御信号DCNTを出力する。遅延制御部204はダミービット線DBL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列142の入力ノードへ出力する。
【0149】
図21(b)に示すように、タイミング制御回路202は図21(a)のタイミング制御回路201の回路構成に対して、遅延制御部204内の遅延制御信号生成部205が遅延制御部203内の遅延制御信号生成部208に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。遅延制御信号生成部208は、遅延制御信号生成部205の回路構成に対してNMOSトランジスタ206をPMOSトランジスタ209に置き換えた構造を有する。PMOSトランジスタ209はゲートにグランドVSSが接続され、常にオンされる。
【0150】
以下にタイミング制御回路201、202の動作を説明する。遅延制御信号生成部205、208では、NMOSトランジスタ207のゲートにダミービット線DBLが接続される。このため、NMOSトランジスタ207のオン抵抗値はダミービット線DBLの電位に応じて変化し、ダミービット線DBLのプリチャージレベル(Hレベル)からの電位の低下量が増加するに従って大きくなる。
【0151】
それによって、遅延制御信号生成部205におけるNMOSトランジスタ206とNMOSトランジスタ207の接続ノード及び遅延制御信号生成部208におけるPMOSトランジスタ209とNMOSトランジスタ207の接続ノードの電位はダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って高くなる。すなわち、遅延制御信号DNTのレベルはダミービット線DBLのプリチャージレベルからの電位の低下量が増加するに従って上昇する。ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、遅延制御信号DCNTのレベルはオフリーク電流Ileakの電流量が増加するに従って上昇する。
【0152】
ここで、上述のように、遅延制御部203、204のPMOSトランジスタ143のゲートには遅延制御信号DCNTが入力される。このため、PMOSトランジスタ144のオン抵抗値はオフリーク電流Ileakの電流量が増加するに従って増加する。これに対応して、遅延制御部203、204における信号の遅延量は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に依存して変化し、オフリーク電流Ileakの電流量が増加するに従って増加する。
【0153】
従って、タイミング制御回路201、202は、図15のタイミング制御回路132と同様に、セルフタイミング信号SLFの活性化タイミングを負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。
【0154】
従って、本発明の第9の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileakの電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0155】
更に、タイミング制御回路201、202では、ダミービット線DBLの電位に基づいて遅延制御信号生成部192、198によって遅延制御信号DCNTを生成し、その遅延制御信号DCNTをPMOSトランジスタ143のゲートに入力している。このため、遅延制御信号生成部205、208においてダミービット線DBLの電位の低下量を増幅することができ、増幅した結果を遅延制御信号DCNTとしてPMOSトランジスタ143のゲートに入力することができる。
【0156】
従って、タイミング制御回路201、202は負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの同一の電流量に対して、セルフタイミング信号SLFの活性化タイミングの遅延量をタイミング制御回路132と比べてより大きなものにすることができる。それによって、本発明の第9の実施の形態では、オフリーク電流Ileakが増加した場合でも、通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングに対するセルフタイミング信号SLFの活性化タイミングのマージンを増加させることができ、保持データの読み出しマージンを増加させ、誤読み出しをより確実に防止することが可能になる。
【0157】
次に、本発明の第10の実施の形態を図22を用いて説明する。本発明の第10の実施の形態の回路構成は、図15に示した第4の実施の形態の回路構成に対して、タイミング制御回路132がタイミング制御回路211に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0158】
タイミング制御回路211は遅延制御部212とインバータ列213を有し、ダミービット線XDBLとセルフタイミング信号SLFの出力ノードn6の間に遅延制御部212とインバータ列213が直列接続された構造を有する。
【0159】
遅延制御部212はダミービット線BDL、XDBLを入力し、ダミービット線XDBLの電位をダミービット線DBLの電位に基づいて所定の時間だけ遅延させて、インバータ列213の入力ノードn7へ出力する。インバータ列213は複数のインバータが直列接続されて構成され、遅延制御部212からの出力信号を入力し、その出力信号の電位が所定の値よりも小さくなったことに応答してセルフタイミング信号SLFを活性化させる。
【0160】
遅延制御部212はインバータ列213の入力ノードn7と電源電圧VDDの間に設けられたPMOSトランジスタ214を有する。PMOSトランジスタ214のゲートにはダミービット線XDBLが接続され、そのオン抵抗値はダミービット線DBLのプリチャージレベル(Hレベル)からの電位の低下量が増加するに従って減少する。このため、PMOSトランジスタ214を介してインバータ列の入力ノードn7に流れ込む電流量はダミービット線DBLの電位の低下量が増加するに従って増加する。
【0161】
ダミービット線DBLの電位の低下量はオフリーク電流Ileakの電流量に対応するので、PMOSトランジスタ214を介して入力ノードn7に流れ込む電流量はオフリーク電流Ileakの電流量が増加するに従って増加する。それによって、入力ノードn7の電位はPMOSトランジスタ214によってオフリーク電流Ileakの電流量に応じた強さでHレベルに引き上げられ、オフリーク電流Ileakの電流量が増加するに従ってより強くHレベルに引き上げられる。
【0162】
ダミーワード線DWL選択後、入力ノードn7の電位は、ダミービット線XDBLがLレベルに引き下げられるのに応答してLレベルに引き下げられる。同時に、入力ノードn7の電位は上述のようにPMOSトランジスタ214によって負荷用ダミーメモリセルLDMCのオフリーク電流Ileakの電流量に応じた強さでHレベルに引き上げられる。その結果、入力ノードn7の電位の低下速度はオフリーク電流Ileakの電流量に応じて遅くなる。これに対応して、インバータ列213によるセルフタイミング信号SLFの活性化タイミングはオフリーク電流Ileakの電流量に応じた時間だけ遅延させられる。
【0163】
このため、タイミング制御回路211はセルフタイミング信号SLFの活性化タイミングをオフリーク電流Ileakの電流量に応じた時間だけ遅延させ、オフリーク電流Ileakの電流量が増加するに従ってセルフタイミング信号SLFの活性化タイミングの遅延量も増加させることができる。従って、本発明の第10の実施の形態では、オフリーク電流Ileakが増加した場合でも、センスアンプ起動信号SAの活性化タイミングをオフリーク電流Ileak電流量に応じた期間だけ遅延させることができるので、通常メモリセルMCの保持データの誤読み出しを防止することができる。
【0164】
更に、第10の実施の形態では、遅延制御部を1つのPMOSトランジスタのみに構成することができ、回路規模を縮小することができるので、上述の第4乃至第9の実施の形態と比べてタイミング制御回路の回路規模を縮小することができる。
【0165】
尚、上述の第4乃至第10の実施の形態では、一対のダミービット線対DBL、XDBLのみを用いてセルフタイミング信号SLFの活性化タイミングの遅延量を制御するように構成したが、この構成には限定されない。セルフタイミング用ダミーメモリセルのみによりが駆動されるダミービット線と、負荷用ダミーメモリセルLDMCのオフリーク電流Ileakのみにより駆動されるダミービット線を独立して設け、これらの2つのダミービット線を用いてセルフタイミング信号SLFの活性化タイミングの遅延量を制御するように構成してもよい。
【0166】
図23は第11の実施の形態を示す概略構成図である。図23に示したSRAMは、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有するものである。図23に示したSRAMの回路構成は、図1に示した従来の回路構成に対してセルフタイミング回路11がセルフタイミング回路221に置き換えられている点が異なり、その他の構成については同様である。
【0167】
図23のセルフタイミング回路221は2組のダミービット線対DBL1、XDBL1及びDBL2、XDBL2を有する。各々のダミービット線対は、図1のセルフタイミング回路11と同様に、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCを有する。
【0168】
各々のダミービット線対に接続されるセルフタイミング用ダミーメモリセルSDMCの保持データは、図3で示した従来の設定パターンと同様に、ダミーメモリセル内のインバータ対の接続ノードn1をHレベルに、接続ノードn2をLレベルにするように設定すればよい。各々のダミービット線対において、セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路222から最も遠い位置から順に複数のダミーメモリセルが指定される。
【0169】
第1のダミービット線対DBL1、XDBL1のうちダミービット線XDBL1が検出対象のダミービット線としてタイミング制御回路222に接続される。第2のダミービット線対DBL2、XDBL2のうちダミービット線対XDBL2が検出対象のダミービット線としてタイミング制御回路222に接続される。タイミング制御回路222は、ダミービット線XDBL1、XDBL2を入力し、ダミービット線XDBL1、XDBL2の電位の検出結果に基づいてセルフタイミング信号SLFを出力する。
【0170】
ダミービット線対DBL1、XDBL1及びDBL2、XDBL2の各々のセルフタイミング用ダミーメモリセルSDMCは共通のダミーワード線DWLに接続される。ダミーワード線DWLの選択によりすべてのセルフタイミング用ダミーメモリセルSDMCが同時に選択され、ダミービット線対DBL1、XDBL1及びDBL2、XDBL2を同時に駆動する。それによって、駆動された各々のダミービット線対は所定の電位差を発生する。
【0171】
図24に、セルフタイミング回路221のダミービット線対DBL1、XDBL1及びDBL2、XDBL2におけるダミーメモリセルSDMC、LDMCのレイアウト例を示す。各ダミーメモリセルSDMC、LDMCは、インバータ対及びトランスファートランジスタ対からなる部分を1つのユニットとしてレイアウトされる。
【0172】
第1のダミービット線対DBL1、XDBL1におけるセルフタイミング用ダミーメモリセルSDMCは、インバータ233、234及びトランスファートランジスタ対237からなる通常レイアウトユニット231をダミービット線対DBL1、XDBL1に沿って少なくとも1つ配置するようにレイアウトされている。
【0173】
これに対し、第2のダミービット線対DBL2、XDBL2におけるセルフタイミング用ダミーメモリセルSDMCは、通常レイアウト231と点対称又は線対称の関係を有する、インバータ235、236及びトランスファートランジスタ対238からなる対称レイアウトユニット232をダミービット線対DBL2、XDBL2に沿って少なくとも1つ配置するようにレイアウトされている。
【0174】
各々のダミービット線対における負荷用ダミーメモリセルLDMC(不図示)は通常レイアウトユニットまたは対称レイアウトユニットによりレイアウトされ、いずれのレイアウトユニットでレイアウトするかは任意である。例えば、各々のダミービット線対において、負荷用ダミーメモリセルLDMCは図5に示した従来のダミーメモリセルと同様に、通常レイアウトユニット231及び対称レイアウトユニット232をダミービット線対に沿って交互に配置するようにレイアウトされる。あるいは、各々のダミービット線対において、すべての負荷用ダミーメモリセルLDMCを通常レイアウトユニット231及び対称レイアウトユニット232のいずれか一方によりレイアウトしてもよい。
【0175】
図中、セルフタイミング用ダミーメモリセルSDMC11〜14、21〜24のトランスファートランジスタ対237、238のゲートは図示しない共通のダミーワード線DWLに接続されている。各々のダミービット線対における負荷用ダミーメモリセルLDMC(不図示)のトランスファートランジスタ対のゲートはグランドVSSに接続される。
【0176】
また、図中、白抜きで示した領域は半導体ウェーハ上の不純物拡散層を表し、濃いハッチングで示した領域は半導体ウェーハ上に形成したゲートポリシリコン層を表す。破線はメモリセル内の局所配線を表し、太線はビット線DBL、XDBLを表し、丸印はダミービット線とのコンタクトコンタクトを表す。また、図23からわかるように、通常のレイアウトユニット231と対称レイアウトユニット232の各々において、インバータ対を構成する2つのインバータのレイアウトは互いに線対称にはなっていない。
【0177】
ここで、図23のダミーメモリセルSDMC、LDMCのレイアウト例で、製造プロセスのフォトエッチング工程等において不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合について考える。図25及び図26に不純物拡散層に対してゲートポリシリコン層が全体的に図中左下の方向にずれた場合のレイアウトを示す。
【0178】
図25及び図26に示したように不純物拡散層及びゲートポリシリコン層のコーナー部においては、実際の出来上がり形状は丸まりを有する。このため、上述のように図中左下の方向の位置ずれが起こった場合には、第1のダミービット線対DBL1、XDBL1における通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14及び第2のダミービット線対DBL2、XDBL2における対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24において、インバータ対を構成する各インバータの間で駆動能力に差が生じる。
【0179】
詳細には、図25に示したように通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14において、左下方向の位置ずれに起因して、図5のダミーメモリセルSDMC1と同様に、以下のようにインバータ233、234の特性が変化する。すなわち、左側に位置するインバータ234では上側のトランジスタにおいてチャネル長が短くなり、下側のトラジスタにおいてチャネル長が長くなり、チャネル幅が狭くなるのに対し、右側に位置するインバータ233では上側のトランジスタにおいてチャネル長が長くなり、下側のトランジスタにおいてチャネル幅が広くなる。
【0180】
これに対し、図26に示したように対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24においては、左下方向の位置ずれに起因して、図5のダミーメモリセルSDMC2と同様に、以下のようにインバータの特性が変化する。すなわち、左側に位置するインバータ236では上側のトランジスタにおいてチャネル幅が狭くなり、下側のトラジスタにおいてチャネル長が短くなるのに対し、右側に位置するインバータ235では上側のトラジスタにおいてチャネル長が短くなり、チャネル幅が広くなり、下側のトランジスタにおいてチャネル長が長くなる。
【0181】
以上のように、位置ずれにより、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14及び対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のインバータ対を構成する4つのインバータ233〜236の間で駆動能力が互いに異なるようになる。その結果、位置ずれに応じて、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14と対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24の間で駆動能力に差が生じてしまう。これに対応して、ダミービット線XDBL1及びXDBL2に対する駆動能力の間にも、位置ずれに応じて差が生じるようになる。
【0182】
図27に図23のタイミング制御回路222の回路構成の概略図を示す。図27に示すように、タイミング制御回路222はインバータ251、252及びAND回路253を有する。インバータ251、252は例えば同一のしきい値電圧を有する。
【0183】
インバータ251はダミービット線XDBL1を入力し、ダミービット線XDBL1の電位が所定のしきい値電圧よりも小さくなったことに応答してHレベルの信号をAND回路253へ出力する。インバータ252はダミービット線XDBL2を入力し、ダミービット線XDBL2の電位が所定のしきい値電圧よりも小さくなったことに応答してHレベルの信号をAND回路253へ出力する。AND回路253はインバータ251、252の出力信号を入力し、2つの出力信号の論理積をとることによりセルフタイミング信号SLFを活性化させて出力する。
【0184】
以下にタイミング制御回路222の動作を図28を用いて説明する。メモリセルアレイMCA内の所定のワード線WLが選択され、これに応答してダミーワード線DWLが選択されると、ダミービット線XDBL1、XDBL2の電位はそれぞれダミーメモリセルSDMC11〜14、SDMC21〜24によってプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0185】
ここで、上述したように、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14のダミービット線XDBL1に対する駆動能力と、対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のダミービット線XDBL2に対する駆動能力の間には、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じた差があり、それによってダミービット線XDBL1、XDBL2の電位の低下速度の間には位置ずれに応じて差が生じる。
【0186】
図28には、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14の駆動能力が対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のそれよりも大きくなった場合の例を示してあり、ダミービット線XDBL1の電位の低下速度はダミービット線XDBL2のそれよりも高くなっている。このため、インバータ251の出力信号がHレベルになるタイミングt7はインバータ252の出力信号がHレベルになるタイミングt8よりも、位置ずれに応じた期間Δtだけ早くなる。
【0187】
AND回路253はインバータ251、252の出力信号の論理積をとってセルフタイミング信号SLFを出力する。このため、セルフタイミング信号SLFの活性化タイミングは上記のタイミングt7とタイミングt8のうちの遅い方のタイミングによって決定される。図28ではタイミングt8においてセルフタイミング信号SLFが活性化されて出力される。
【0188】
従って、タイミング制御回路222では、セルフタイミング信号SLFの活性化タイミングは、通常レイアウトユニット231を有するダミーメモリセルSDMC11〜14と対称レイアウトユニット232を有するダミーメモリセルSDMC21〜24のうち、位置ずれに応じて駆動能力が小さくなった方によって駆動されるダミービット線の電位に基づいて決定される。タイミング制御回路222では、セルフタイミング信号SLFの活性化タイミングは、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じて、駆動能力が小さくなった方のレイアウトユニットを有するメモリセルの駆動能力に合わせて調整される。
【0189】
一方、メモリセルアレイMCA内のメモリセルMCは、図5のダミーメモリセルSDMC、LDMCのレイアウト例と同様に、通常レイアウトユニット231及び対称レイアウトユニット232を各々のビット線対BL、XBLに沿って交互に配置するようにレイアウトされる。このため、位置ずれが起こった場合、メモリセルMCには、通常レイアウトユニット231と対称レイアウトユニット232のうち、駆動能力の小さい方のレイアウトユニットを有するメモリセルと、駆動能力の大きい方のレイアウトユニットを有するメモリセルとが混在する。
【0190】
読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであったときには、駆動能力の大きい方のレイアウトユニットを有するセルであったときよりも、ビット線対BL、XBLに所定の電位差が生じるタイミングは遅くなる。ビット線対BL、XBLに所定の電位差が生じるタイミングは、読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであるか、駆動能力の大きい方のレイアウトユニットを有するセルであるか、によって変化する。
【0191】
ここで、上述したように、タイミング制御回路222は、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じて駆動能力が小さくなった方のレイアウトユニットを有するメモリセルの駆動能力に合わせてセルフタイミング信号SLFの活性化タイミングを調整する。
【0192】
このため、不純物拡散層とゲートポリシリコン層との間で位置ずれが起こり、読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであった場合であっても、セルフタイミング信号の活性化タイミングが位置ずれに応じて適切に調整させるので、センスアンプ起動信号SAの活性化タイミングが選択されたメモリセルのビット線対BL、XBLに所定の電位差が発生するタイミングよりも確実に遅くなるようにすることができる。
【0193】
従って、本発明の第11の実施の形態では、製造ばらつき等の理由により不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合でも、センスアンプ起動信号SAの活性化タイミングを位置ずれに応じて適切に調整することができるので、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0194】
尚、上述の第11の実施の形態においては、ダミービット線対DBL、XDBLを2組設け、各組のダミービット線XDBLからセルフタイミング信号SLFを生成するように構成したが、これに限定されることはなく、3組以上のダミービット線対DBL、XDBLを設け、各組のダミービット線XDBLからセルフタイミング信号SLFを生成するように構成してもよい。
【0195】
この場合、例えば、複数のダミービット線対を2つのグループに分け、第1のグループでは上記第1のダミービット線対DBL1、XDBL1と同様のレイアウトパターンでダミーメモリセルをレイアウトし、第2のグループでは上記第2のダミービット線対DBL2、XDBL2と同様のレイアウトパターンでダミーメモリセルをレイアウトするように構成する。その上で、第1及び第2のグループに属するダミービット線のうち電位の低下速度が最も遅いダミービット線XDBLの電位に基づいてセルフタイミング信号SLFをHレベルに遷移させるようにタイミング制御回路を構成すればよい。
【0196】
次に、本発明の第12の実施の形態を図29を用いて説明する。本発明の第12の実施の形態の回路構成は、図23に示した第11の実施の形態の回路構成に対して、セルフタイミング回路221がセルフタイミング回路271に置き換えられている点が異なる。その他の構成については同様であるので説明は省略する。
【0197】
図29のセルフタイミング回路271は、少なくとも1つのセルフタイミング用ダミーメモリセルSDMCと複数の負荷用ダミーメモリセルLDMCが接続されたダミービット線対DBL、XDBLを有する。セルフタイミング用ダミーメモリセルSDMCとしては、例えば、ダミービット線上のタイミング制御回路272から最も遠い位置から順に複数のダミーメモリセルが指定される。ダミービット線対DBL、XDBLはともに検出対象のダミービット線としてタイミング制御回路272に接続される。
【0198】
タイミング制御回路272は、ダミービット線DBL、XDBLを入力し、ダミービット線DBL、XDBの電位の検出結果に基づいてセルフタイミング信号SLFを出力する。タイミング制御回路272の回路構成は、インバータ251、252がダミービット線XDBL1、XDBL2の代わりにダミービット線DBL、XDBLを入力とする点以外は、図27のタイミング制御回路222の回路構成と同様であり、説明は省略する。
【0199】
図30に、セルフタイミング回路271のダミービット線対DBL、XDBLにおけるダミーメモリセルSDMC、LDMCのレイアウト例を示す。図30に示すように各ダミーメモリセルSDMC、LDMCは、インバータ対及びトランスファートランジスタ対からなる部分を1つのユニットとしてレイアウトされる。
【0200】
図30のダミーメモリセルは、図5のダミーメモリセルのレイアウト例と同様に、インバータ233、234及びトランスファートランジスタ対237からなる通常レイアウトユニット231と、これと点対称又は線対称の関係を有する、インバータ235、236及びトランスファートランジスタ対238からなる対称レイアウトユニット232とをダミービット線対DBL、XDBLに沿って交互に配置するようにレイアウトされる。
【0201】
セルフタイミング用ダミーメモリセルSDMC1〜4の各々において、図5のダミーメモリセルのレイアウト例とは異なり、トランスファートランジスタ対237、238を構成する2つのトランジスタのゲート電極が互いに電気的に分離される。
【0202】
セルフタイミング用ダミーメモリセルSDMC1、3のトランスファートランジスタ対237において、ダミービット線DBL側のインバータ234の出力ノードn1に接続されたトランスファートランジスタのゲートは図示しない共通のダミーワード線DWLに接続される一方、ダミービット線XDBL側のインバータ233の出力ノードn2に接続されたトランスファートランジスタのゲートはグランドVSSに接続される。
【0203】
セルフタイミング用ダミーメモリセルSDMC1、3の保持データはインバータ対の接続ノードn1をLレベルに、接続ノードn2をHレベルにするように設定される。それによって、セルフタイミング用ダミーメモリセルSDMC1、3では、ダミーワード線DWL選択時、ダミービット線DBL側のインバータ234によりダミービット線DBLがプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0204】
セルフタイミング用ダミーメモリセルSDMC2、4のトランスファートランジスタ対238において、ダミービット線DBL側のインバータ236の出力ノードn1に接続されたトランスファートランジスタのゲートはグランドVSSに接続される一方、ダミービット線XDBL側のインバータ235の出力ノードn2に接続されたトランスファートランジスタのゲートは図示しない共通のダミーワード線DWLに接続される。
【0205】
セルフタイミング用ダミーメモリセルSDMC2、4の保持データはインバータ対の接続ノードn1をHレベルに、接続ノードn2をLレベルにするように設定される。それによって、セルフタイミング用ダミーメモリセルSDMC2、4では、ダミーワード線DWL選択時、ダミービット線XDBL側のインバータ235によりダミービット線XDBLがプリチャージレベル(Hレベル)よりLレベルに引き下げられる。
【0206】
以上のように、トランスファートランジスタ対237、238の分離されたゲート電極を共通のダミーワード線DWLまたはグランドVSSに接続する際の接続パターンは、ダミービット線に沿って隣接するセルフタイミング用ダミーメモリセルSDMCどうしで互いに逆になるように設定される。すなわち、通常レイアウト231を有するセルフタイミング用ダミーメモリセルSDMCと対称レイアウトユニット232を有するセルフタイミング用ダミーメモリセルSDMCとで、接続パターンが互いに逆になるように設定される。
【0207】
それによって、ダミービット線DBLは通常レイアウトユニット232を有するセルフタイミング用ダミーメモリセルSDMC1、3のみにより駆動され、ダミービット線XDBLは対称レイアウトユニット232を有するセルフタイミング用ダミーメモリセルSDMC2、4のみにより駆動される。
【0208】
ここで、上述のように不純物拡散層とゲートポリシリコン層との間に位置ずれが起こった場合(図31参照)、通常レイアウトユニット231を有するダミーメモリセルSDMCの駆動能力と対称レイアウトユニット232を有するダミーメモリセルSDMCの駆動能力の間には位置ずれに応じた差が発生する。
【0209】
このため、ダミービット線DBL及びダミービット線XDBLに対する駆動能力の間にも位置ずれに応じた差が生じ、それによってダミービット線DBL、XDBLの電位の低下速度の間には、図28のダミービット線XDBL1、XDBL2の場合と同様に、位置ずれに応じて差が生じる。
【0210】
従って、図27のタイミング制御回路222の場合と同様に、タイミング制御回路272では、セルフタイミング信号SLFの活性化タイミングは、通常レイアウトユニット231を有するダミーメモリセルSDMC1、3と対称レイアウトユニット232を有するダミーメモリセルSDMC2、4のうち、位置ずれに応じて駆動能力が小さくなった方によって駆動されるダミービット線の電位に基づいて決定される。
【0211】
それによって、タイミング制御回路272は、不純物拡散層とゲートポリシリコン層との間の位置ずれに応じて駆動能力が小さくなった方のレイアウトユニットを有するメモリセルの駆動能力に合わせて、セルフタイミング信号SLFの活性化タイミングを調整することができる。
【0212】
このため、不純物拡散層とゲートポリシリコン層との間で位置ずれが起こり、読み出し時に選択されたメモリセルMCが駆動能力の小さい方のレイアウトユニットを有するセルであった場合であっても、セルフタイミング信号の活性化タイミングが位置ずれに応じて適切に調整させるので、センスアンプ起動信号SAの活性化タイミングが選択されたメモリセルのビット線対BL、XBLに所定の電位差が発生するタイミングよりも確実に遅くなるようにすることができる。
【0213】
従って、本発明の第12の実施の形態では、不純物拡散層とゲートポリシリコン層との間で位置ずれが起こった場合でも、センスアンプ起動信号SAの活性化タイミングが通常メモリセルMCのビット線対BL、XBLに所定の電位差が発生するタイミングよりも早くなるのを防止し、保持データの誤読み出しを防止することができる。
【0214】
尚、上述の第12の実施の形態においては、1組のダミービット線対DBL、XDBLからセルフタイミング信号SLFを生成するように構成したが、これに限定されることはなく、複数のダミービット線対DBL、XDBLを設け、すべてのダミービット線DBL、XDBLのうち電位の低下速度が最も遅いダミービット線の電位に基づいてからセルフタイミング信号SLFを生成するように構成してもよい。
【0215】
また、上述の第11、第12の実施の形態では、各ダミービット線対に接続される複数の負荷用ダミーメモリセルLDMCの保持データの設定パターンは任意のパターンとすることができる。例えば、複数の負荷用ダミーメモリセルLDMCの保持データの設定パターンを図3の設定パターンと同様に、セルフタイミング用ダミーメモリセルSDMCの設定パターンと逆になるようにしてもよい。あるいは、各負荷用ダミーメモリセルLDMCのインバータ対の接続ノードn1、n2をフローティング状態に保持することにより、各負荷用ダミーメモリセルLDMCの保持データを不定としてもよい。
【0216】
また、上述の第11、第12の実施の形態において、メモリセルの通常レイアウトユニット及び対称レイアウトユニットのレイアウト例は図24に示したものには限定されず、適宜互いに点対称または線対称の関係を有する任意のレイアウトを用いればよい。
【0217】
また、上述の各実施の形態では、ダミーメモリセルを有するタイミング制御回路によりセルフタイミング信号を生成し、セルフタイミング信号に基づいてセンスアンプ起動信号を生成する例を説明したが、これに限定されることはなく、他のタイミング信号、例えばビット線イコライズ信号、センスアンプ出力線のイコライズ信号や出力回路のアウトプットイネーブル信号を生成してもよい。
【0218】
また、上述の各実施の形態では、SRAMを例にあげて説明したが、これに限定されることはなく、本発明はDRAMやFeRAMなどの他の半導体メモリにも適用することができるのはもちろんである。
【産業上の利用可能性】
【0219】
以上のように、本発明は、センスアンプ回路を起動するセンスアンプ起動信号の生成回路としてセルフタイミング回路を有する半導体メモリに用いて有効であり、特に、温度変化や製造ばらつきなどの様々なデバイス特性の変動要因によらず、通常メモリセルMCの保持データの誤読み出しを確実に防止することが要求され、十分な読み出しマージンを要求される半導体メモリに用いるのが好適である。
【特許請求の範囲】
【請求項1】
複数のワード線と、
複数のビット線と、
前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルを有するメモリセルアレイと、
前記メモリセルアレイの近傍に配置され、前記メモリセルの読み出し時に内部回路の動作タイミングを決定するセルフタイミング信号を生成するセルフタイミング回路を備えた半導体メモリであって、
前記セルフタイミング回路は、
前記ワード線の選択に応答して選択されるダミーワード線と、
前記ダミーワード線に接続され通常レイアウトユニットから構成された複数の第1のセルフタイミング用ダミーメモリセルが連続して配置された第1のダミービット線と、
前記ダミーワード線に接続され前記通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成された複数の第2のセルフタイミング用ダミーメモリセルが連続して配置された第2のダミービット線と、
前記第1のダミービット線及び第2のダミービット線を入力し、前記第1及び第2のダミービット線のうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、前記セルフタイミング信号を出力するタイミング制御回路とを備えたことを特徴とする半導体メモリ。
【請求項2】
前記メモリセルアレイ内の前記メモリセルは、前記通常レイアウトユニットと前記対称レイアウトユニットを前記ビット線に沿って交互に配置するようにレイアウトされていることを特徴とする請求項1記載の半導体メモリ。
【請求項3】
前記メモリセルの読み出し時に前記ビット線に出力された電位を検出するセンスアンプ回路を更に有し、
前記センスアンプ回路を起動するためのセンスアンプ起動信号の活性化タイミングが前記セルフタイミング信号に基づいて決定されることを特徴とする請求項1記載の半導体メモリ。
【請求項4】
複数のワード線と、
複数のビット線と、
前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルを有するメモリセルアレイと、
前記メモリセルアレイの近傍に配置され、前記メモリセルの読み出し時に内部回路の動作タイミングを決定するセルフタイミング信号を生成するセルフタイミング回路を備えた半導体メモリであって、
前記セルフタイミング回路は、
前記ワード線の選択に応答して選択されるダミーワード線と、
通常レイアウトユニットから構成された第1のセルフタイミング用ダミーメモリセルと、前記通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成された第2のセルフタイミング用ダミーメモリセルとを有するダミービット線対と、
前記ダミービット線対を入力し、前記ダミービット線対のうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、前記セルフタイミング信号を出力するタイミング制御回路とを備え、
前記第1及び第2のセルフタイミング用ダミーメモリセルの各々は、
一方の出力ノードが他方の入力ノードへ交差接続された一対のインバータと、
前記一対のインバータの第1の接続ノードを前記ダミービット線対の一方のダミービット線に接続するとともに、前記一対のインバータの第2の接続ノードを他方のダミービット線に接続する一対のトランスファートランジスタとを備え、
前記一対のトランスファートランジスタのゲートは互いに電気的に分離されていることを特徴とする半導体メモリ。
【請求項5】
前記第1のセルフタイミング用ダミーメモリセルの前記一対のトランスファートランジスタの分離されたゲートのうち、前記一方のダミービット線側のゲートは前記ダミーワード線に接続され、
前記第2のセルフタイミング用ダミーメモリセルの前記一対のトランスファートランジスタの分離されたゲートのうち、前記他方のダミービット線側のゲートは前記ダミーワード線に接続されていることを特徴とする請求項4記載の半導体メモリ。
【請求項1】
複数のワード線と、
複数のビット線と、
前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルを有するメモリセルアレイと、
前記メモリセルアレイの近傍に配置され、前記メモリセルの読み出し時に内部回路の動作タイミングを決定するセルフタイミング信号を生成するセルフタイミング回路を備えた半導体メモリであって、
前記セルフタイミング回路は、
前記ワード線の選択に応答して選択されるダミーワード線と、
前記ダミーワード線に接続され通常レイアウトユニットから構成された複数の第1のセルフタイミング用ダミーメモリセルが連続して配置された第1のダミービット線と、
前記ダミーワード線に接続され前記通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成された複数の第2のセルフタイミング用ダミーメモリセルが連続して配置された第2のダミービット線と、
前記第1のダミービット線及び第2のダミービット線を入力し、前記第1及び第2のダミービット線のうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、前記セルフタイミング信号を出力するタイミング制御回路とを備えたことを特徴とする半導体メモリ。
【請求項2】
前記メモリセルアレイ内の前記メモリセルは、前記通常レイアウトユニットと前記対称レイアウトユニットを前記ビット線に沿って交互に配置するようにレイアウトされていることを特徴とする請求項1記載の半導体メモリ。
【請求項3】
前記メモリセルの読み出し時に前記ビット線に出力された電位を検出するセンスアンプ回路を更に有し、
前記センスアンプ回路を起動するためのセンスアンプ起動信号の活性化タイミングが前記セルフタイミング信号に基づいて決定されることを特徴とする請求項1記載の半導体メモリ。
【請求項4】
複数のワード線と、
複数のビット線と、
前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルを有するメモリセルアレイと、
前記メモリセルアレイの近傍に配置され、前記メモリセルの読み出し時に内部回路の動作タイミングを決定するセルフタイミング信号を生成するセルフタイミング回路を備えた半導体メモリであって、
前記セルフタイミング回路は、
前記ワード線の選択に応答して選択されるダミーワード線と、
通常レイアウトユニットから構成された第1のセルフタイミング用ダミーメモリセルと、前記通常レイアウトユニットと点対称又は線対称の関係を有する対称レイアウトユニットから構成された第2のセルフタイミング用ダミーメモリセルとを有するダミービット線対と、
前記ダミービット線対を入力し、前記ダミービット線対のうち電位の変化速度の遅い方のダミービット線の電位変化に基づいて、前記セルフタイミング信号を出力するタイミング制御回路とを備え、
前記第1及び第2のセルフタイミング用ダミーメモリセルの各々は、
一方の出力ノードが他方の入力ノードへ交差接続された一対のインバータと、
前記一対のインバータの第1の接続ノードを前記ダミービット線対の一方のダミービット線に接続するとともに、前記一対のインバータの第2の接続ノードを他方のダミービット線に接続する一対のトランスファートランジスタとを備え、
前記一対のトランスファートランジスタのゲートは互いに電気的に分離されていることを特徴とする半導体メモリ。
【請求項5】
前記第1のセルフタイミング用ダミーメモリセルの前記一対のトランスファートランジスタの分離されたゲートのうち、前記一方のダミービット線側のゲートは前記ダミーワード線に接続され、
前記第2のセルフタイミング用ダミーメモリセルの前記一対のトランスファートランジスタの分離されたゲートのうち、前記他方のダミービット線側のゲートは前記ダミーワード線に接続されていることを特徴とする請求項4記載の半導体メモリ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【公開番号】特開2010−97689(P2010−97689A)
【公開日】平成22年4月30日(2010.4.30)
【国際特許分類】
【出願番号】特願2010−3994(P2010−3994)
【出願日】平成22年1月12日(2010.1.12)
【分割の表示】特願2005−510921(P2005−510921)の分割
【原出願日】平成15年11月28日(2003.11.28)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
【公開日】平成22年4月30日(2010.4.30)
【国際特許分類】
【出願日】平成22年1月12日(2010.1.12)
【分割の表示】特願2005−510921(P2005−510921)の分割
【原出願日】平成15年11月28日(2003.11.28)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]