ダイオードおよび半導体装置
【課題】 ダイオードにおけるスイッチング時の損失を低減することが可能な技術を提供する。
【解決手段】 本明細書は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードを開示する。そのダイオードは、ドリフト領域とアノード領域の間に形成された、ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、アノード電極と接触するように形成された、第１導電型の半導体からなるコンタクト領域と、コンタクト領域とバリア領域の間のアノード領域に対して絶縁膜を挟んで対向する制御電極を備えている。そのダイオードでは、制御電極に電圧が印加されると、コンタクト領域とバリア領域の間のアノード領域に第１導電型のチャネルが形成される。
【解決手段】 本明細書は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードを開示する。そのダイオードは、ドリフト領域とアノード領域の間に形成された、ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、アノード電極と接触するように形成された、第１導電型の半導体からなるコンタクト領域と、コンタクト領域とバリア領域の間のアノード領域に対して絶縁膜を挟んで対向する制御電極を備えている。そのダイオードでは、制御電極に電圧が印加されると、コンタクト領域とバリア領域の間のアノード領域に第１導電型のチャネルが形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードおよび半導体装置に関する。
【背景技術】
【０００２】
ＰＮダイオードの逆回復特性を向上し、スイッチング損失を低減する技術が従来から開発されている。特許文献１には、ＰＩＮダイオードとショットキーダイオードを組み合わせたＭＰＳダイオードが開示されている。特許文献１の技術では、ｐアノード領域のサイズをリーチスルー限界まで小さくすることで、ｐアノード領域からｎ−ドリフト領域への正孔注入を抑制し、スイッチング損失の低減を図っている。特許文献２には、ｐアノード領域とｎ−ドリフト領域の間にｎ−ドリフト領域よりも高濃度のｎ型不純物を有するｎバリア領域を設けたＰＩＮダイオードが開示されている。特許文献２の技術では、ｎバリア領域によってｐアノード領域からｎ−ドリフト領域への正孔注入を抑制し、スイッチング損失の低減を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１６３３５７号公報
【特許文献２】特開２０００−３２３４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１や特許文献２の場合、素子耐圧の観点からｐアノード領域の濃度低減やｎバリア領域の濃度増加には限界があり、従ってｎ−ドリフト領域への正孔注入抑制効果は不十分である。ｎ−ドリフト領域への正孔注入をさらに抑制することが出来れば、ダイオードのスイッチング損失をさらに低減することが可能となる。
【０００５】
本明細書では、ダイオードにおけるスイッチング時の損失を低減することが可能な技術を開示する。
【課題を解決するための手段】
【０００６】
本明細書は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードを開示する。そのダイオードは、ドリフト領域とアノード領域の間に形成された、ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、アノード電極と接触するように形成された、第１導電型の半導体からなるコンタクト領域と、コンタクト領域とバリア領域の間のアノード領域に対して絶縁膜を挟んで対向する制御電極を備えている。そのダイオードでは、制御電極に電圧が印加されると、コンタクト領域とバリア領域の間のアノード領域に第１導電型のチャネルが形成される。
【０００７】
上記のダイオードでは、制御電極に電圧を印加すると、アノード領域に第１導電型のチャネルが形成されて、バリア領域とコンタクト領域が導通し、バリア領域がアノード電極とほぼ同電位となる。従って、この状態でアノード電極とカソード電極の間に順バイアスを印加すると、コンタクト領域からアノード領域のチャネルを経由してバリア領域に順電流が流れ、アノード領域とバリア領域の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、順バイアスの印加時において、アノード領域からドリフト領域へのキャリア注入が抑制される。その後にアノード電極とカソード電極の間の電圧を順バイアスから逆バイアスへ切換える際には、制御電極の電圧をなくすことで、アノード領域に形成されているチャネルが消失して、アノード領域とバリア領域の間のｐｎ接合によって逆電流が制限される。上記のダイオードでは、順バイアスの印加時にアノード領域からドリフト領域へのキャリア注入が抑制されているので、逆回復電流が小さく、逆回復時間が短い。上記のダイオードによれば、ドリフト領域のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【０００８】
上記のダイオードは、バリア領域とドリフト領域の間に形成された、第２導電型の半導体からなる電界進展防止領域をさらに備えることが好ましい。
【０００９】
上記のダイオードでは、アノード電極とカソード電極の間に逆バイアスが印加される際に、アノード領域とバリア領域の間のｐｎ接合によって逆電流が制限されるだけでなく、ドリフト領域と電界進展防止領域の間のｐｎ接合によっても逆電流が制限される。これにより、逆バイアス時のリーク電流を抑制することができる。また、逆バイアスの印加時には、ドリフト領域と電界進展防止領域の間のｐｎ接合の界面が電界を分担するため、アノード領域とバリア領域の間のｐｎ接合にかかる電界を軽減することができる。これにより、逆バイアス時の耐圧を向上することができる。
【００１０】
本明細書は、上記のダイオードとＩＧＢＴが一体化された半導体装置も開示する。そのＩＧＢＴは、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなるボディ領域と、第１導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第２制御電極を備えている。そのＩＧＢＴは、第２ドリフト領域とボディ領域の間に形成された、第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、エミッタ電極と接触するように形成された、第１導電型の半導体からなる第２コンタクト領域と、第２コンタクト領域と第２バリア領域の間のエミッタ領域に対して絶縁膜を挟んで対向する第３制御電極を備えている。その半導体装置では、第３制御電極に電圧が印加されると、第２コンタクト領域と第２バリア領域の間のエミッタ領域に第１導電型の第２チャネルが形成される。
【００１１】
上記の半導体装置では、ＩＧＢＴに対してフリーホイールダイオードとして機能するダイオードの逆回復特性を向上し、スイッチング損失を改善することができる。さらに、ＩＧＢＴの寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することができる。
【００１２】
上記の半導体装置は、ＩＧＢＴが、第２バリア領域と第２ドリフト領域の間に形成された、第２導電型の半導体からなる第２電界進展防止領域をさらに備えることが好ましい。
【００１３】
上記の半導体装置では、ＩＧＢＴの寄生ダイオードについて、逆バイアス時のリーク電流を抑制し、逆バイアス時の耐圧を向上することができる。また、上記の半導体装置では、第２制御電極に電圧を印加してＩＧＢＴが駆動する際には、コレクタ電極からエミッタ電極へ流れる電流が第２電界進展防止領域によって抑制されるため、ＩＧＢＴの飽和電流を低減することができる。
【発明の効果】
【００１４】
本明細書が開示するダイオードによれば、スイッチング時の損失を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例１のダイオード２の構造を示す縦断面図である。
【図２】実施例２のダイオード３２の構造を示す縦断面図である。
【図３】実施例３のダイオード４２の構造を示す縦断面図である。
【図４】実施例４のダイオード５２の構造を示す縦断面図である。
【図５】実施例５の半導体装置１０２の構造を示す縦断面図である。
【図６】実施例６の半導体装置１７２の構造を示す縦断面図である。
【図７】実施例７の半導体装置１８２の構造を示す縦断面図である。
【図８】実施例８の半導体装置２０２の構造を示す縦断面図である。
【図９】実施例９の半導体装置２７２の構造を示す縦断面図である。
【図１０】実施例１０の半導体装置２８２の構造を示す縦断面図である。
【発明を実施するための形態】
【００１６】
（第１実施例）
図１に示すように、本実施例のダイオード２は、シリコンの半導体基板４を用いて形成されている。半導体基板４には、高濃度ｎ型半導体領域であるｎ＋カソード領域６と、ｎ型半導体領域であるｎバッファ領域８と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１０と、ｎ型半導体領域であるｎバリア領域１２と、ｐ型半導体領域であるｐアノード領域１４が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｎ＋カソード領域の不純物濃度は１×１０17〜５×１０20［ｃｍ-3］程度であり、ｎバッファ領域８の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度であり、ｎ−ドリフト領域１０の不純物濃度は１×１０12〜１×１０15［ｃｍ-3］程度であり、ｎバリア領域１２の不純物濃度は１×１０15〜１×１０18［ｃｍ-3］程度であり、ｐアノード領域１４の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度である。また、ｎバリア領域１２の縦幅は０．５〜３．０［μｍ］程度である。半導体基板４の上側には、複数のトレンチ１６が所定の間隔で形成されている。それぞれのトレンチ１６は、ｐアノード領域１４の上側表面からｎバリア領域１２の内部まで達している。トレンチ１６の内部には、絶縁膜１８を介してトレンチ電極２０が充填されている。ｐアノード領域１４の上側表面において、トレンチ１６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２２が形成されている。また、ｐアノード領域１４の上側表面の他の箇所には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２４が形成されている。本実施例においては、ｎ＋コンタクト領域２２の不純物濃度は１×１０17〜１×１０20［ｃｍ-3］程度であり、ｐ＋コンタクト領域２４の不純物濃度は１×１０17〜１×１０20［ｃｍ-3］程度である。
【００１７】
半導体基板４の下側表面には、金属製のカソード電極２６が形成されている。カソード電極２６は、ｎ＋カソード領域６とオーミック接合によって接合している。半導体基板４の上側表面には、金属製のアノード電極２８が形成されている。アノード電極２８は、ｎ＋コンタクト領域２２およびｐ＋コンタクト領域２４とオーミック接合によって接合している。また、アノード電極２８はトレンチ電極２０と接合して導通している。
【００１８】
ダイオード２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード２では、順バイアスの印加時にｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。
【００１９】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されていたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。上述したように、本実施例のダイオード２では、順バイアスの印加時においてｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード２によれば、ｎ−ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００２０】
（実施例２）
図２に示すように、本実施例のダイオード３２は、シリコンの半導体基板３４を用いて形成されている。半導体基板３４には、高濃度ｎ型半導体領域であるｎ＋カソード領域６と、ｎ型半導体領域であるｎバッファ領域８と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１０と、ｐ型半導体領域であるｐ電界進展防止領域３６と、ｎ型半導体領域であるｎバリア領域１２と、ｐ型半導体領域であるｐアノード領域１４が順に積層されている。本実施例では、ｐ電界進展防止領域３６の不純物濃度は１×１０15〜１×１０19［ｃｍ-3］程度である。半導体基板３４の上側には、複数のトレンチ１６が所定の間隔で形成されている。それぞれのトレンチ１６は、ｐアノード領域１４の上側表面からｎバリア領域１２の内部まで達している。トレンチ１６の内部には、絶縁膜１８を介してトレンチ電極２０が充填されている。ｐアノード領域１４の上側表面において、トレンチ１６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２２が形成されている。また、ｐアノード領域１４の上側表面において、隣接するｎ＋コンタクト領域２２の間には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２４が形成されている。
【００２１】
半導体基板３４の下側表面には、金属製のカソード電極２６が形成されている。カソード電極２６は、ｎ＋カソード領域６とオーミック接合によって接合している。半導体基板３４の上側表面には、金属製のアノード電極２８が形成されている。アノード電極２８は、ｎ＋コンタクト領域２２およびｐ＋コンタクト領域２４とオーミック接合によって接合している。また、アノード電極２８はトレンチ電極２０と接合して導通している。
【００２２】
ダイオード３２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード３２では、順バイアスの印加時にｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。なお、ｎバリア領域１２とｐ電界進展防止領域３６の間にもｐｎ接合が存在するが、ｐ電界進展防止領域３６のｐ型不純物濃度は低く、ｐ電界進展防止領域３６の厚みは薄いため、アノード電極２８とカソード電極２６の間の順電流に及ぼす影響は少ない。
【００２３】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。また、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合によっても逆電流が制限される。上述したように、本実施例のダイオード３２では、順バイアスの印加時においてｐ＋コンタクト領域２４およびｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード３２によれば、ｎ−ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００２４】
また、本実施例のダイオード３２では、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合にかかる電界が軽減される。本実施例のダイオード３２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００２５】
（実施例３）
図３に示すように、本実施例のダイオード４２は、実施例２のダイオード３２とほぼ同様の構成を備えている。本実施例のダイオード４２では、それぞれのトレンチ１６が、ｐアノード領域１４の上側表面からｎバリア領域１２を貫通してｐ電界進展防止領域３６の内部まで達している。
【００２６】
ダイオード４２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２がｎバリア領域１２と電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード４２では、順バイアスの印加時にｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されている。さらに、本実施例のダイオード４２では、ｐ電界進展防止領域３６においてトレンチ１６と対向する箇所にもｎ型のチャネルが形成される。これによって、ｐ電界進展防止領域３６もアノード電極２８とほぼ同電位となる。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。
【００２７】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されたｎ型チャネルおよびｐ電界進展防止領域３６に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。また、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合によっても逆電流が制限される。上述したように、本実施例のダイオード４２では、順バイアスの印加時においてｐ＋コンタクト領域２４およびｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード４２によれば、ｎ−ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００２８】
また、本実施例のダイオード４２では、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合にかかる電界が軽減される。本実施例のダイオード４２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００２９】
（実施例４）
図４に示すように、本実施例のダイオード５２は、実施例３のダイオード４２とほぼ同様の構成を備えている。本実施例のダイオード５２では、それぞれのトレンチ電極２０とアノード電極２８の間に層間絶縁膜５４が形成されており、トレンチ電極２０とアノード電極２８は絶縁されている。それぞれのトレンチ電極２０は図示しない制御電極端子に導通している。
【００３０】
ダイオード５２の動作について説明する。トレンチ電極２０とアノード電極２８の間に順バイアスを印加しない状態では、ダイオード５２は通常のｐｎ接合ダイオードとほぼ同様の動作をする。
【００３１】
トレンチ電極２０とアノード電極２８の間に順バイアスを印加した状態で、アノード電極２８とカソード電極２６の間に順バイアスが印加されると、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がｐアノード領域１４とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード２では、順バイアスの印加時にｐアノード領域１４からドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。
【００３２】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、ｐ電界進展防止領域３６とｎ−ドリフト領域１０の間のｐｎ接合によって逆電流が制限される。さらにトレンチ電極２０とアノード電極２８の間の順バイアスが印加されなくなると、ｐアノード領域１４に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。上述したように、本実施例のダイオード５２では、順バイアスの印加時においてｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード５２によれば、スイッチング損失を小さくすることが出来る。
【００３３】
また、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合だけでなく、ｐ電界進展防止領域３６とｎ−ドリフト領域の間のｐｎ接合でも電界を分担するため、ｎバリア領域１２にかかる電界を軽減することが出来る。本実施例のダイオード５２によれば、逆バイアスに対する耐圧を確保することが出来る。
【００３４】
（実施例５）
図５に示すように、本実施例の半導体装置１０２は、シリコンの半導体基板１０４を用いて形成されている。半導体装置１０２は、ＩＧＢＴ領域１０６と、ダイオード領域１０８を備えている。ＩＧＢＴ領域１０６において、半導体基板１０４は、高濃度ｐ型半導体領域であるｐ＋コレクタ領域１１０と、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１１４と、ｐ型半導体領域であるｐ電界進展防止領域１１６と、ｎ型半導体領域であるｎバリア領域１１８と、ｐ型半導体領域であるｐボディ領域１２０が順に積層されている。ダイオード領域１０８において、半導体基板１０４は、高濃度ｎ型半導体領域であるｎ＋カソード領域１２２と、ｎバッファ領域１１２と、ｎ−ドリフト領域１１４と、ｐ電界進展防止領域１１６と、ｎバリア領域１１８と、ｐ型半導体領域であるｐアノード領域１２４が順に積層されている。半導体基板４の上側には、複数の第１トレンチ１２６が所定の間隔で形成されている。また、隣接する第１トレンチ１２６の間には、第２トレンチ１２８が形成されている。
【００３５】
ＩＧＢＴ領域１０６において、第１トレンチ１２６は、ｐボディ領域１２０の上側表面からｎバリア領域１１８およびｐ電界進展防止領域１１６を貫通して、ｎ−ドリフト領域１１４の内部まで達している。第１トレンチ１２６の内部には、絶縁膜１３０を介して第１トレンチ電極１３２が充填されている。ＩＧＢＴ領域１０６において、第２トレンチ１２８は、ｐボディ領域１２０の上側表面からｎバリア領域１１８の内部まで達している。第２トレンチ１２８の内部には、絶縁膜１３４を介して第２トレンチ電極１３６が充填されている。ｐボディ領域１２０の上側表面において、第１トレンチ１２６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋エミッタ領域１３８が形成されている。ｐボディ領域１２０の上側表面において、第２トレンチ１２８に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域１４０が形成されている。また、ｐボディ領域１２０の上側表面において、ｎ＋エミッタ領域１３８およびｎ＋コンタクト領域１４０が形成されていない箇所には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１４２が形成されている。
【００３６】
ダイオード領域１０８において、第１トレンチ１２６は、ｐアノード領域１２４の上側表面からｎバリア領域１１８およびｐ電界進展防止領域１１６を貫通して、ｎ−ドリフト領域１１４の内部まで達している。第１トレンチ１２６の内部には、絶縁膜１４４を介して第１トレンチ電極１４６が充填されている。また、ダイオード領域１０８において、第２トレンチ１２８は、ｐアノード領域１２４の上側表面からｎバリア領域１１８の内部まで達している。第２トレンチ１２８の内部には、絶縁膜１４８を介して第２トレンチ電極１５０が充填されている。ｐアノード領域１２４の上側表面において、第２トレンチ１２８に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域１５２が形成されている。また、ｐアノード領域１２４の上側表面において、ｎ＋コンタクト領域１５２が形成されていない箇所には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１５４が形成されている。
【００３７】
半導体基板１０４の下側表面には、コレクタ／カソード電極１５６が形成されている。コレクタ／カソード電極１５６は、ｐ＋コレクタ領域１１０およびｎ＋カソード領域１２２とオーミック接合によって接合している。コレクタ／カソード電極１５６は、ＩＧＢＴ領域１０６においてはコレクタ電極として機能し、ダイオード領域１０８においてはカソード電極として機能する。
【００３８】
半導体基板１０４の上側表面には、エミッタ／アノード電極１５８が形成されている。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６のｎ＋エミッタ領域１３８、ｎ＋コンタクト領域１４０およびｐ＋コンタクト領域１４２、およびダイオード領域１０８のｎ＋コンタクト領域１５２およびｐ＋コンタクト領域１５４とオーミック接合によって接合している。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。
【００３９】
ＩＧＢＴ領域１０６の第１トレンチ電極１３２とエミッタ／アノード電極１５８は、層間絶縁膜１６０によって絶縁されている。ＩＧＢＴ領域１０６の第１トレンチ電極１３２は図示しない第２制御電極端子に導通している。ＩＧＢＴ領域１０６の第２トレンチ電極１３６は、エミッタ／アノード電極１５８と接触して導通している。
【００４０】
ダイオード領域１０８の第１トレンチ電極１４６と第２トレンチ電極１５０は、エミッタ／アノード電極１５８と接触して導通している。
【００４１】
以上のように、半導体装置１０２は、トレンチ型のＩＧＢＴとして機能するＩＧＢＴ領域１０６とフリーホイーリングダイオードとして機能するダイオード領域１０８が逆並列に接続された構造を有している。
【００４２】
半導体装置１０２の動作について説明する。第１トレンチ電極１３２に電圧が印加されておらず、従ってＩＧＢＴ領域１０６が駆動していない場合には、ＩＧＢＴ領域１０６は寄生ダイオードとして機能する。この状態で、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に順バイアスが印加されると、第２トレンチ電極１３６および第２トレンチ電極１５０にもコレクタ／カソード電極１５６に対して順バイアスが印加される。ダイオード領域１０８では、ｐアノード領域１２４の第２トレンチ１２８に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域１５２とｎバリア領域１１８が電気的に短絡する。これにより、ｎバリア領域１１８がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域１０８では、順バイアスの印加時にｐ＋コンタクト領域１５４やｐアノード領域１２４からｎ−ドリフト領域１１４への正孔の注入が抑制されている。ＩＧＢＴ領域１０６では、ｐボディ領域１２０の第２トレンチ１２８に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域１４０とｎバリア領域１１８が電気的に短絡する。これにより、ｎバリア領域１１８がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ＩＧＢＴ領域１０６では、順バイアスの印加時にｐ＋コンタクト領域１４２やｐボディ領域１２０からｎ−ドリフト領域１１４への正孔の注入が抑制されている。エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間には、ｎ＋コンタクト領域１５２、ｐアノード領域１２４に形成されたｎ型チャネル、ｎバリア領域１１８、ｐ電界進展防止領域１１６、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流と、ｎ＋コンタクト領域１４０、ｐボディ領域１２０に形成されたｎ型チャネル、ｎバリア領域１１８、ｐ電界進展防止領域１１６、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流が流れる。
【００４３】
次いで、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間の電圧が順バイアスから逆バイアスに切り替わると、第２トレンチ電極１３６および第２トレンチ電極１５０にもコレクタ／カソード電極１５６に対して逆バイアスが印加される。これによって、ｐアノード領域１２４およびｐボディ領域１２０に形成されたｎ型チャネルが消失して、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合およびｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合によって、逆電流が制限される。また、ｎ−ドリフト領域１１４とｐ電界進展防止領域１１６の間のｐｎ接合によっても逆電流が制限される。上述したように、ダイオード領域１０８では、順バイアスの印加時においてｐ＋コンタクト領域１５４およびｐアノード領域１２４からｎ−ドリフト領域１１４への正孔の注入が抑制されており、ＩＧＢＴ領域１０６では、順バイアスの印加時においてｐ＋コンタクト領域１４２およびｐボディ領域１２０からｎ−ドリフト領域１１４への正孔の注入が抑制されている。従って、半導体装置１０２は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置１０２によれば、ｎ−ドリフト領域１１４のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００４４】
また、本実施例の半導体装置１０２では、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されると、ｎ−ドリフト領域１１４とｐ電界進展防止領域１１６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合およびｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合にかかる電界が軽減される。本実施例の半導体装置１０２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００４５】
さらに、本実施例の半導体装置１０２では、第１トレンチ電極１３２に電圧を印加してＩＧＢＴ領域１０６が駆動する場合には、ＩＧＢＴ領域１０６においてコレクタ／カソード電極１５６からエミッタ／アノード電極１５８へ流れる電流がｐ電界進展防止領域１１６によって抑制されるため、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。
【００４６】
なお、本実施例の半導体装置１０２でｐ電界進展防止領域１１６を備えていない構成とした場合でも、上記したように、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。
【００４７】
（実施例６）
図６に示すように、本実施例の半導体装置１７２は、実施例５の半導体装置１０２とほぼ同様の構成を備えている。本実施例の半導体装置１７２では、ＩＧＢＴ領域１０６とダイオード領域１０８のそれぞれの第２トレンチ１２８が、ｎバリア領域１１８を貫通してｐ電界進展防止領域１１６の内部まで達している。本実施例の半導体装置１７２も、実施例５の半導体装置１０２と同様に、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。
【００４８】
（実施例７）
図７に示すように、本実施例の半導体装置１８２は、実施例６の半導体装置１７２とほぼ同様の構成を備えている。本実施例の半導体装置１８２では、ＩＧＢＴ領域１０６において第２トレンチ電極１３６とエミッタ／アノード電極１５８の間に層間絶縁膜１８４が形成されており、ダイオード領域１０８において第２トレンチ電極１５０とエミッタ／アノード電極１５８の間に層間絶縁膜１８６が形成されている。第２トレンチ電極１３６および第２トレンチ電極１５０は、図示しない第３制御電極端子に導通している。
【００４９】
本実施例の半導体装置１８２では、第３制御電極端子に印加する電圧を、エミッタ／アノード電極１５８に印加する電圧の変動と同様に変動させることで、実施例５の半導体装置１０２や実施例６の半導体装置１７２と同様の効果を奏する。すなわち、本実施例の半導体装置１８２によれば、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。
【００５０】
さらに、本実施例の半導体装置１８２では、第３制御電極端子に印加する電圧をエミッタ／アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置１８２の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、ｎ−ドリフト領域１１４の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第３制御電極端子にしきい値を超える電圧を印加して、ｐボディ領域１２０とｐアノード領域１２４にｎ型チャネルを形成して、ｎ−ドリフト領域１１４への正孔注入を抑制する。これとは異なり、低周波用途においては、ｎ−ドリフト領域１１４の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第３制御電極端子にしきい値を下回る電圧を印加して、ｐボディ領域１２０とｐアノード領域１２４にｎ型チャネルが形成されないようにして、ｎ−ドリフト領域１１４への正孔注入を促進する。本実施例の半導体装置１８２によれば、様々な用途に応じて異なる挙動をとらせることが出来る。
【００５１】
（実施例８）
図８に示すように、本実施例の半導体装置２０２は、シリコンの半導体基板２０４を用いて形成されている。半導体装置２０２は、ＩＧＢＴ領域２０６と、ダイオード領域２０８を備えている。半導体基板２０４は、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１１４が順に積層されている。
【００５２】
ＩＧＢＴ領域２０６において、ｎバッファ領域１１２の下側表面には、高濃度ｐ型半導体領域であるｐ＋コレクタ領域１１０が形成されている。ＩＧＢＴ領域２０６において、ｎ−ドリフト領域１１４の上側表面には、ｐ型半導体領域であるｐ電界進展防止領域２１０が部分的に形成されている。ｐ電界進展防止領域２１０の上側表面には、ｎ型半導体領域であるｎバリア領域２１２が部分的に形成されている。ｎバリア領域２１２の上側表面には、ｐ型半導体領域であるｐボディ領域２１４が部分的に形成されている。半導体基板２０４の上側には、ｐボディ領域２１４の上側表面からｎバリア領域２１２の内部に達するトレンチ２１６が形成されている。トレンチ２１６の内部には、絶縁膜２１８を介してトレンチ電極２２０が充填されている。ｐボディ領域２１４の上側表面において、トレンチ２１６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２２２が形成されている。また、ｐボディ領域２１４の上側表面には、ｎ＋コンタクト領域２２２のほかに、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２２４と、高濃度ｎ型半導体領域であるｎ＋エミッタ領域２２６がそれぞれ形成されている。
【００５３】
ダイオード領域２０８において、ｎバッファ領域１１２の下側表面には、高濃度ｎ型半導体領域であるｎ＋カソード領域１２２が形成されている。ダイオード領域２０８において、ｎ−ドリフト領域１１４の上側表面には、ｐ型半導体領域であるｐ電界進展防止領域２２８が部分的に形成されている。ｐ電界進展防止領域２２８の上側表面には、ｎ型半導体領域であるｎバリア領域２３０が部分的に形成されている。ｎバリア領域２３０の上側表面には、ｐ型半導体領域であるｐアノード領域２３２が部分的に形成されている。半導体基板２０４の上側には、ｐアノード領域２３２の上側表面からｎバリア領域２３０の内部に達するトレンチ２３４が形成されている。トレンチ２３４の内部には、絶縁膜２３６を介してトレンチ電極２３８が充填されている。ｐアノード領域２３２の上側表面において、トレンチ２３４に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２４０が形成されている。また、ｐアノード領域２３２の上側表面には、ｎ＋コンタクト領域２４０のほかに、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２４２と、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２４４がそれぞれ形成されている。
【００５４】
半導体基板２０４の下側表面には、コレクタ／カソード電極１５６が形成されている。コレクタ／カソード電極１５６は、ｐ＋コレクタ領域１１０およびｎ＋カソード領域１２２とオーミック接合によって接合している。コレクタ／カソード電極１５６は、ＩＧＢＴ領域２０６においてはコレクタ電極として機能し、ダイオード領域２０８においてはカソード電極として機能する。
【００５５】
半導体基板２０４の上側表面には、エミッタ／アノード電極１５８が形成されている。エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のｎ＋コンタクト領域２２２、ｐ＋コンタクト領域２２４およびｎ＋エミッタ領域２２６、ダイオード領域２０８のｎ＋コンタクト領域２４０、ｐ＋コンタクト領域２４２およびｎ＋コンタクト領域２４４とオーミック接合によって接合している。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のトレンチ電極２２０およびダイオード領域２０８のトレンチ電極２３８と接触して導通している。
【００５６】
半導体基板２０４の上側表面には、層間絶縁膜２４６によって絶縁された第２制御電極２４８が形成されている。第２制御電極２４８は、ＩＧＢＴ領域２０６のｎ＋エミッタ領域２２６、ｐボディ領域２１４、ｎバリア領域２１２、ｐ電界進展防止領域２１０およびｎ−ドリフト領域１１４、およびダイオード領域２０８のｎ＋コンタクト領域２４４、ｐアノード領域２３２、ｎバリア領域２３０およびｐ電界進展防止領域２２８のそれぞれの上側表面と対向するように配置されている。
【００５７】
以上のように、半導体装置２０２は、プレーナ型のＩＧＢＴとして機能するＩＧＢＴ領域２０６とフリーホイーリングダイオードとして機能するダイオード領域２０８が逆並列に接続された構造を有している。
【００５８】
半導体装置２０２の動作について説明する。第２制御電極２４８に電圧が印加されておらず、従ってＩＧＢＴ領域２０６が駆動していない場合には、ＩＧＢＴ領域２０６は寄生ダイオードとして機能する。この状態で、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に順バイアスが印加されると、トレンチ電極２２０およびトレンチ電極２３８にもコレクタ／カソード電極１５６に対して順バイアスが印加される。ダイオード領域２０８では、ｐアノード領域２３２のトレンチ２３４に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２４０とｎバリア領域２３０が電気的に短絡する。これにより、ｎバリア領域２３０がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域２０８では、順バイアスの印加時にｐ＋コンタクト領域２４２やｐアノード領域２３２からｎ−ドリフト領域１１４への正孔の注入が抑制されている。ＩＧＢＴ領域２０６では、ｐボディ領域２１４のトレンチ２１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２２がｎバリア領域２１２と電気的に短絡する。これにより、ｎバリア領域２１２がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ＩＧＢＴ領域２０６では、順バイアスの印加時にｐ＋コンタクト領域２２４やｐボディ領域２１４からｎ−ドリフト領域１１４への正孔の注入が抑制されている。エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間には、ｎ＋コンタクト領域２４０、ｐアノード領域２３２に形成されたｎ型チャネル、ｎバリア領域２３０、ｐ電界進展防止領域２２８、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流と、ｎ＋コンタクト領域２２２、ｐボディ領域２１４に形成されたｎ型チャネル、ｎバリア領域２１２、ｐ電界進展防止領域２１０、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流が流れる。
【００５９】
次いで、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２２０およびトレンチ電極２３８にもコレクタ／カソード電極１５６に対して逆バイアスが印加される。これによって、ｐアノード領域２３２およびｐボディ領域２１４に形成されたｎ型チャネルが消失して、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合およびｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合によって、逆電流が制限される。また、ｎ−ドリフト領域１１４とｐ電界進展防止領域２２８の間のｐｎ接合およびｎ−ドリフト領域１１４とｐ電界進展防止領域２１０の間のｐｎ接合によっても逆電流が制限される。上述したように、ダイオード領域２０８では、順バイアスの印加時においてｐ＋コンタクト領域２４２およびｐアノード領域２３２からｎ−ドリフト領域１１４への正孔の注入が抑制されており、ＩＧＢＴ領域２０６では、順バイアスの印加時においてｐ＋コンタクト領域２２４およびｐボディ領域２１４からｎ−ドリフト領域１１４への正孔の注入が抑制されている。従って、半導体装置２０２は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置２０２によれば、ｎ−ドリフト領域１１４のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００６０】
また、本実施例の半導体装置２０２では、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されると、ｎ−ドリフト領域１１４とｐ電界進展防止領域２２８の間のｐｎ接合の界面と、ｎ−ドリフト領域１１４とｐ電界進展防止領域２１０の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合およびｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合にかかる電界が軽減される。本実施例の半導体装置２０２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００６１】
さらに、本実施例の半導体装置２０２では、第２制御電極２４８に電圧を印加してＩＧＢＴ領域２０６が駆動する場合には、ＩＧＢＴ領域２０６においてコレクタ／カソード電極１５６からエミッタ／アノード電極１５８へ流れる電流がｐ電界進展防止領域２１０によって抑制されるため、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。
【００６２】
なお、本実施例の半導体装置２０２でｐ電界進展防止領域２１０およびｐ電界進展防止領域２２８を備えていない構成とした場合でも、上記したように、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。
【００６３】
（実施例９）
図９に示すように、本実施例の半導体装置２７２は、実施例８の半導体装置２０２とほぼ同様の構成を備えている。本実施例の半導体装置２７２では、ＩＧＢＴ領域２０６のトレンチ２１６がｎバリア領域２１２を貫通してｐ電界進展防止領域２１０の内部まで達しており、ダイオード領域２０８のトレンチ２３４が、ｎバリア領域２３０を貫通してｐ電界進展防止領域２２８の内部まで達している。本実施例の半導体装置２７２も、実施例８の半導体装置２０２と同様に、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。
【００６４】
（実施例１０）
図１０に示すように、本実施例の半導体装置２８２は、実施例９の半導体装置２７２とほぼ同様の構成を備えている。本実施例の半導体装置２８２では、ＩＧＢＴ領域２０６においてトレンチ電極２２０とエミッタ／アノード電極１５８の間に層間絶縁膜２８４が形成されており、ダイオード領域２０８においてトレンチ電極２３８とエミッタ／アノード電極１５８の間に層間絶縁膜２８６が形成されている。トレンチ電極２２０およびトレンチ電極２３８は、図示しない第１制御電極端子に導通している。
【００６５】
本実施例の半導体装置２８２では、第１制御電極端子に印加する電圧を、エミッタ／アノード電極１５８に印加する電圧の変動と同様に変動させることで、実施例８の半導体装置２０２や実施例９の半導体装置２７２と同様の効果を奏する。すなわち、本実施例の半導体装置２８２によれば、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。
【００６６】
さらに、本実施例の半導体装置２８２では、第１制御電極端子に印加する電圧をエミッタ／アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置２８２の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、ｎ−ドリフト領域１１４の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第１制御電極端子にしきい値を超える電圧を印加して、ｐボディ領域２１４とｐアノード領域２３２にｎ型チャネルを形成して、ｎ−ドリフト領域１１４への正孔注入を抑制する。これとは異なり、低周波用途においては、ｎ−ドリフト領域１１４の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第１制御電極端子にしきい値を下回る電圧を印加して、ｐボディ領域２１４とｐアノード領域２３２にｎ型チャネルが形成されないようにして、ｎ−ドリフト領域１１４への正孔注入を促進する。本実施例の半導体装置２８２によれば、様々な用途に応じて異なる挙動をとらせることが出来る。
【００６７】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６８】
２ ダイオード；４ 半導体基板；６ ｎ＋カソード領域；８ ｎバッファ領域；１０ ｎ−ドリフト領域；１２ ｎバリア領域；１４ ｐアノード領域；１６ トレンチ；１８ 絶縁膜；２０ トレンチ電極；２２ ｎ＋コンタクト領域；２４ ｐ＋コンタクト領域；２６ カソード電極；２８ アノード電極；３２ ダイオード；３４ 半導体基板；３６ ｐ電界進展防止領域；４２ ダイオード；５２ ダイオード；５４ 層間絶縁膜；１０２ 半導体装置；１０４ 半導体基板；１０６ ＩＧＢＴ領域；１０８ ダイオード領域；１１０ ｐ＋コレクタ領域；１１２ ｎバッファ領域；１１４ ｎ−ドリフト領域；１１６ ｐ電界進展防止領域；１１８ ｎバリア領域；１２０ ｐボディ領域；１２２ ｎ＋カソード領域；１２４ ｐアノード領域；１２６ 第１トレンチ；１２８ 第２トレンチ；１３０ 絶縁膜；１３２ 第１トレンチ電極；１３４ 絶縁膜；１３６ 第２トレンチ電極；１３８ ｎ＋エミッタ領域；１４０ ｎ＋コンタクト領域；１４２ ｐ＋コンタクト領域；１４４ 絶縁膜；１４６ 第１トレンチ電極；１４８ 絶縁膜；１５０ 第２トレンチ電極；１５２ ｎ＋コンタクト領域；１５４ ｐ＋コンタクト領域；１５６ カソード電極；１５８ アノード電極；１６０ 層間絶縁膜；１７２ 半導体装置；１８２ 半導体装置；１８４ 層間絶縁膜；１８６ 層間絶縁膜；２０２ 半導体装置；２０４ 半導体基板；２０６ ＩＧＢＴ領域；２０８ ダイオード領域；２１０ ｐ電界進展防止領域；２１２ ｎバリア領域；２１４ ｐボディ領域；２１６ トレンチ；２１８ 絶縁膜；２２０ トレンチ電極；２２２ ｎ＋コンタクト領域；２２４ ｐ＋コンタクト領域；２２６ ｎ＋エミッタ領域；２２８ ｐ電界進展防止領域；２３０ ｎバリア領域；２３２ ｐアノード領域；２３４ トレンチ；２３６ 絶縁膜；２３８ トレンチ電極；２４０ ｎ＋コンタクト領域；２４２ ｐ＋コンタクト領域；２４４ ｎ＋コンタクト領域；２４６ 層間絶縁膜；２４８ 第２制御電極；２７２ 半導体装置；２８２ 半導体装置；２８４ 層間絶縁膜；２８６ 層間絶縁膜
【技術分野】
【０００１】
本発明は、ダイオードおよび半導体装置に関する。
【背景技術】
【０００２】
ＰＮダイオードの逆回復特性を向上し、スイッチング損失を低減する技術が従来から開発されている。特許文献１には、ＰＩＮダイオードとショットキーダイオードを組み合わせたＭＰＳダイオードが開示されている。特許文献１の技術では、ｐアノード領域のサイズをリーチスルー限界まで小さくすることで、ｐアノード領域からｎ−ドリフト領域への正孔注入を抑制し、スイッチング損失の低減を図っている。特許文献２には、ｐアノード領域とｎ−ドリフト領域の間にｎ−ドリフト領域よりも高濃度のｎ型不純物を有するｎバリア領域を設けたＰＩＮダイオードが開示されている。特許文献２の技術では、ｎバリア領域によってｐアノード領域からｎ−ドリフト領域への正孔注入を抑制し、スイッチング損失の低減を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１６３３５７号公報
【特許文献２】特開２０００−３２３４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１や特許文献２の場合、素子耐圧の観点からｐアノード領域の濃度低減やｎバリア領域の濃度増加には限界があり、従ってｎ−ドリフト領域への正孔注入抑制効果は不十分である。ｎ−ドリフト領域への正孔注入をさらに抑制することが出来れば、ダイオードのスイッチング損失をさらに低減することが可能となる。
【０００５】
本明細書では、ダイオードにおけるスイッチング時の損失を低減することが可能な技術を開示する。
【課題を解決するための手段】
【０００６】
本明細書は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードを開示する。そのダイオードは、ドリフト領域とアノード領域の間に形成された、ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、アノード電極と接触するように形成された、第１導電型の半導体からなるコンタクト領域と、コンタクト領域とバリア領域の間のアノード領域に対して絶縁膜を挟んで対向する制御電極を備えている。そのダイオードでは、制御電極に電圧が印加されると、コンタクト領域とバリア領域の間のアノード領域に第１導電型のチャネルが形成される。
【０００７】
上記のダイオードでは、制御電極に電圧を印加すると、アノード領域に第１導電型のチャネルが形成されて、バリア領域とコンタクト領域が導通し、バリア領域がアノード電極とほぼ同電位となる。従って、この状態でアノード電極とカソード電極の間に順バイアスを印加すると、コンタクト領域からアノード領域のチャネルを経由してバリア領域に順電流が流れ、アノード領域とバリア領域の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、順バイアスの印加時において、アノード領域からドリフト領域へのキャリア注入が抑制される。その後にアノード電極とカソード電極の間の電圧を順バイアスから逆バイアスへ切換える際には、制御電極の電圧をなくすことで、アノード領域に形成されているチャネルが消失して、アノード領域とバリア領域の間のｐｎ接合によって逆電流が制限される。上記のダイオードでは、順バイアスの印加時にアノード領域からドリフト領域へのキャリア注入が抑制されているので、逆回復電流が小さく、逆回復時間が短い。上記のダイオードによれば、ドリフト領域のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【０００８】
上記のダイオードは、バリア領域とドリフト領域の間に形成された、第２導電型の半導体からなる電界進展防止領域をさらに備えることが好ましい。
【０００９】
上記のダイオードでは、アノード電極とカソード電極の間に逆バイアスが印加される際に、アノード領域とバリア領域の間のｐｎ接合によって逆電流が制限されるだけでなく、ドリフト領域と電界進展防止領域の間のｐｎ接合によっても逆電流が制限される。これにより、逆バイアス時のリーク電流を抑制することができる。また、逆バイアスの印加時には、ドリフト領域と電界進展防止領域の間のｐｎ接合の界面が電界を分担するため、アノード領域とバリア領域の間のｐｎ接合にかかる電界を軽減することができる。これにより、逆バイアス時の耐圧を向上することができる。
【００１０】
本明細書は、上記のダイオードとＩＧＢＴが一体化された半導体装置も開示する。そのＩＧＢＴは、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなるボディ領域と、第１導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第２制御電極を備えている。そのＩＧＢＴは、第２ドリフト領域とボディ領域の間に形成された、第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、エミッタ電極と接触するように形成された、第１導電型の半導体からなる第２コンタクト領域と、第２コンタクト領域と第２バリア領域の間のエミッタ領域に対して絶縁膜を挟んで対向する第３制御電極を備えている。その半導体装置では、第３制御電極に電圧が印加されると、第２コンタクト領域と第２バリア領域の間のエミッタ領域に第１導電型の第２チャネルが形成される。
【００１１】
上記の半導体装置では、ＩＧＢＴに対してフリーホイールダイオードとして機能するダイオードの逆回復特性を向上し、スイッチング損失を改善することができる。さらに、ＩＧＢＴの寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することができる。
【００１２】
上記の半導体装置は、ＩＧＢＴが、第２バリア領域と第２ドリフト領域の間に形成された、第２導電型の半導体からなる第２電界進展防止領域をさらに備えることが好ましい。
【００１３】
上記の半導体装置では、ＩＧＢＴの寄生ダイオードについて、逆バイアス時のリーク電流を抑制し、逆バイアス時の耐圧を向上することができる。また、上記の半導体装置では、第２制御電極に電圧を印加してＩＧＢＴが駆動する際には、コレクタ電極からエミッタ電極へ流れる電流が第２電界進展防止領域によって抑制されるため、ＩＧＢＴの飽和電流を低減することができる。
【発明の効果】
【００１４】
本明細書が開示するダイオードによれば、スイッチング時の損失を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例１のダイオード２の構造を示す縦断面図である。
【図２】実施例２のダイオード３２の構造を示す縦断面図である。
【図３】実施例３のダイオード４２の構造を示す縦断面図である。
【図４】実施例４のダイオード５２の構造を示す縦断面図である。
【図５】実施例５の半導体装置１０２の構造を示す縦断面図である。
【図６】実施例６の半導体装置１７２の構造を示す縦断面図である。
【図７】実施例７の半導体装置１８２の構造を示す縦断面図である。
【図８】実施例８の半導体装置２０２の構造を示す縦断面図である。
【図９】実施例９の半導体装置２７２の構造を示す縦断面図である。
【図１０】実施例１０の半導体装置２８２の構造を示す縦断面図である。
【発明を実施するための形態】
【００１６】
（第１実施例）
図１に示すように、本実施例のダイオード２は、シリコンの半導体基板４を用いて形成されている。半導体基板４には、高濃度ｎ型半導体領域であるｎ＋カソード領域６と、ｎ型半導体領域であるｎバッファ領域８と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１０と、ｎ型半導体領域であるｎバリア領域１２と、ｐ型半導体領域であるｐアノード領域１４が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｎ＋カソード領域の不純物濃度は１×１０17〜５×１０20［ｃｍ-3］程度であり、ｎバッファ領域８の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度であり、ｎ−ドリフト領域１０の不純物濃度は１×１０12〜１×１０15［ｃｍ-3］程度であり、ｎバリア領域１２の不純物濃度は１×１０15〜１×１０18［ｃｍ-3］程度であり、ｐアノード領域１４の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度である。また、ｎバリア領域１２の縦幅は０．５〜３．０［μｍ］程度である。半導体基板４の上側には、複数のトレンチ１６が所定の間隔で形成されている。それぞれのトレンチ１６は、ｐアノード領域１４の上側表面からｎバリア領域１２の内部まで達している。トレンチ１６の内部には、絶縁膜１８を介してトレンチ電極２０が充填されている。ｐアノード領域１４の上側表面において、トレンチ１６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２２が形成されている。また、ｐアノード領域１４の上側表面の他の箇所には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２４が形成されている。本実施例においては、ｎ＋コンタクト領域２２の不純物濃度は１×１０17〜１×１０20［ｃｍ-3］程度であり、ｐ＋コンタクト領域２４の不純物濃度は１×１０17〜１×１０20［ｃｍ-3］程度である。
【００１７】
半導体基板４の下側表面には、金属製のカソード電極２６が形成されている。カソード電極２６は、ｎ＋カソード領域６とオーミック接合によって接合している。半導体基板４の上側表面には、金属製のアノード電極２８が形成されている。アノード電極２８は、ｎ＋コンタクト領域２２およびｐ＋コンタクト領域２４とオーミック接合によって接合している。また、アノード電極２８はトレンチ電極２０と接合して導通している。
【００１８】
ダイオード２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード２では、順バイアスの印加時にｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。
【００１９】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されていたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。上述したように、本実施例のダイオード２では、順バイアスの印加時においてｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード２によれば、ｎ−ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００２０】
（実施例２）
図２に示すように、本実施例のダイオード３２は、シリコンの半導体基板３４を用いて形成されている。半導体基板３４には、高濃度ｎ型半導体領域であるｎ＋カソード領域６と、ｎ型半導体領域であるｎバッファ領域８と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１０と、ｐ型半導体領域であるｐ電界進展防止領域３６と、ｎ型半導体領域であるｎバリア領域１２と、ｐ型半導体領域であるｐアノード領域１４が順に積層されている。本実施例では、ｐ電界進展防止領域３６の不純物濃度は１×１０15〜１×１０19［ｃｍ-3］程度である。半導体基板３４の上側には、複数のトレンチ１６が所定の間隔で形成されている。それぞれのトレンチ１６は、ｐアノード領域１４の上側表面からｎバリア領域１２の内部まで達している。トレンチ１６の内部には、絶縁膜１８を介してトレンチ電極２０が充填されている。ｐアノード領域１４の上側表面において、トレンチ１６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２２が形成されている。また、ｐアノード領域１４の上側表面において、隣接するｎ＋コンタクト領域２２の間には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２４が形成されている。
【００２１】
半導体基板３４の下側表面には、金属製のカソード電極２６が形成されている。カソード電極２６は、ｎ＋カソード領域６とオーミック接合によって接合している。半導体基板３４の上側表面には、金属製のアノード電極２８が形成されている。アノード電極２８は、ｎ＋コンタクト領域２２およびｐ＋コンタクト領域２４とオーミック接合によって接合している。また、アノード電極２８はトレンチ電極２０と接合して導通している。
【００２２】
ダイオード３２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード３２では、順バイアスの印加時にｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。なお、ｎバリア領域１２とｐ電界進展防止領域３６の間にもｐｎ接合が存在するが、ｐ電界進展防止領域３６のｐ型不純物濃度は低く、ｐ電界進展防止領域３６の厚みは薄いため、アノード電極２８とカソード電極２６の間の順電流に及ぼす影響は少ない。
【００２３】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。また、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合によっても逆電流が制限される。上述したように、本実施例のダイオード３２では、順バイアスの印加時においてｐ＋コンタクト領域２４およびｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード３２によれば、ｎ−ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００２４】
また、本実施例のダイオード３２では、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合にかかる電界が軽減される。本実施例のダイオード３２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００２５】
（実施例３）
図３に示すように、本実施例のダイオード４２は、実施例２のダイオード３２とほぼ同様の構成を備えている。本実施例のダイオード４２では、それぞれのトレンチ１６が、ｐアノード領域１４の上側表面からｎバリア領域１２を貫通してｐ電界進展防止領域３６の内部まで達している。
【００２６】
ダイオード４２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２がｎバリア領域１２と電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード４２では、順バイアスの印加時にｐ＋コンタクト領域２４やｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されている。さらに、本実施例のダイオード４２では、ｐ電界進展防止領域３６においてトレンチ１６と対向する箇所にもｎ型のチャネルが形成される。これによって、ｐ電界進展防止領域３６もアノード電極２８とほぼ同電位となる。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。
【００２７】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されたｎ型チャネルおよびｐ電界進展防止領域３６に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。また、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合によっても逆電流が制限される。上述したように、本実施例のダイオード４２では、順バイアスの印加時においてｐ＋コンタクト領域２４およびｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード４２によれば、ｎ−ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００２８】
また、本実施例のダイオード４２では、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｎ−ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合にかかる電界が軽減される。本実施例のダイオード４２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００２９】
（実施例４）
図４に示すように、本実施例のダイオード５２は、実施例３のダイオード４２とほぼ同様の構成を備えている。本実施例のダイオード５２では、それぞれのトレンチ電極２０とアノード電極２８の間に層間絶縁膜５４が形成されており、トレンチ電極２０とアノード電極２８は絶縁されている。それぞれのトレンチ電極２０は図示しない制御電極端子に導通している。
【００３０】
ダイオード５２の動作について説明する。トレンチ電極２０とアノード電極２８の間に順バイアスを印加しない状態では、ダイオード５２は通常のｐｎ接合ダイオードとほぼ同様の動作をする。
【００３１】
トレンチ電極２０とアノード電極２８の間に順バイアスを印加した状態で、アノード電極２８とカソード電極２６の間に順バイアスが印加されると、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がｐアノード領域１４とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード２では、順バイアスの印加時にｐアノード領域１４からドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎ＋コンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ−ドリフト領域１０、ｎバッファ領域８、ｎ＋カソード領域６を経由する順電流が流れる。
【００３２】
次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、ｐ電界進展防止領域３６とｎ−ドリフト領域１０の間のｐｎ接合によって逆電流が制限される。さらにトレンチ電極２０とアノード電極２８の間の順バイアスが印加されなくなると、ｐアノード領域１４に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。上述したように、本実施例のダイオード５２では、順バイアスの印加時においてｐアノード領域１４からｎ−ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード５２によれば、スイッチング損失を小さくすることが出来る。
【００３３】
また、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合だけでなく、ｐ電界進展防止領域３６とｎ−ドリフト領域の間のｐｎ接合でも電界を分担するため、ｎバリア領域１２にかかる電界を軽減することが出来る。本実施例のダイオード５２によれば、逆バイアスに対する耐圧を確保することが出来る。
【００３４】
（実施例５）
図５に示すように、本実施例の半導体装置１０２は、シリコンの半導体基板１０４を用いて形成されている。半導体装置１０２は、ＩＧＢＴ領域１０６と、ダイオード領域１０８を備えている。ＩＧＢＴ領域１０６において、半導体基板１０４は、高濃度ｐ型半導体領域であるｐ＋コレクタ領域１１０と、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１１４と、ｐ型半導体領域であるｐ電界進展防止領域１１６と、ｎ型半導体領域であるｎバリア領域１１８と、ｐ型半導体領域であるｐボディ領域１２０が順に積層されている。ダイオード領域１０８において、半導体基板１０４は、高濃度ｎ型半導体領域であるｎ＋カソード領域１２２と、ｎバッファ領域１１２と、ｎ−ドリフト領域１１４と、ｐ電界進展防止領域１１６と、ｎバリア領域１１８と、ｐ型半導体領域であるｐアノード領域１２４が順に積層されている。半導体基板４の上側には、複数の第１トレンチ１２６が所定の間隔で形成されている。また、隣接する第１トレンチ１２６の間には、第２トレンチ１２８が形成されている。
【００３５】
ＩＧＢＴ領域１０６において、第１トレンチ１２６は、ｐボディ領域１２０の上側表面からｎバリア領域１１８およびｐ電界進展防止領域１１６を貫通して、ｎ−ドリフト領域１１４の内部まで達している。第１トレンチ１２６の内部には、絶縁膜１３０を介して第１トレンチ電極１３２が充填されている。ＩＧＢＴ領域１０６において、第２トレンチ１２８は、ｐボディ領域１２０の上側表面からｎバリア領域１１８の内部まで達している。第２トレンチ１２８の内部には、絶縁膜１３４を介して第２トレンチ電極１３６が充填されている。ｐボディ領域１２０の上側表面において、第１トレンチ１２６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋エミッタ領域１３８が形成されている。ｐボディ領域１２０の上側表面において、第２トレンチ１２８に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域１４０が形成されている。また、ｐボディ領域１２０の上側表面において、ｎ＋エミッタ領域１３８およびｎ＋コンタクト領域１４０が形成されていない箇所には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１４２が形成されている。
【００３６】
ダイオード領域１０８において、第１トレンチ１２６は、ｐアノード領域１２４の上側表面からｎバリア領域１１８およびｐ電界進展防止領域１１６を貫通して、ｎ−ドリフト領域１１４の内部まで達している。第１トレンチ１２６の内部には、絶縁膜１４４を介して第１トレンチ電極１４６が充填されている。また、ダイオード領域１０８において、第２トレンチ１２８は、ｐアノード領域１２４の上側表面からｎバリア領域１１８の内部まで達している。第２トレンチ１２８の内部には、絶縁膜１４８を介して第２トレンチ電極１５０が充填されている。ｐアノード領域１２４の上側表面において、第２トレンチ１２８に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域１５２が形成されている。また、ｐアノード領域１２４の上側表面において、ｎ＋コンタクト領域１５２が形成されていない箇所には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１５４が形成されている。
【００３７】
半導体基板１０４の下側表面には、コレクタ／カソード電極１５６が形成されている。コレクタ／カソード電極１５６は、ｐ＋コレクタ領域１１０およびｎ＋カソード領域１２２とオーミック接合によって接合している。コレクタ／カソード電極１５６は、ＩＧＢＴ領域１０６においてはコレクタ電極として機能し、ダイオード領域１０８においてはカソード電極として機能する。
【００３８】
半導体基板１０４の上側表面には、エミッタ／アノード電極１５８が形成されている。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６のｎ＋エミッタ領域１３８、ｎ＋コンタクト領域１４０およびｐ＋コンタクト領域１４２、およびダイオード領域１０８のｎ＋コンタクト領域１５２およびｐ＋コンタクト領域１５４とオーミック接合によって接合している。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。
【００３９】
ＩＧＢＴ領域１０６の第１トレンチ電極１３２とエミッタ／アノード電極１５８は、層間絶縁膜１６０によって絶縁されている。ＩＧＢＴ領域１０６の第１トレンチ電極１３２は図示しない第２制御電極端子に導通している。ＩＧＢＴ領域１０６の第２トレンチ電極１３６は、エミッタ／アノード電極１５８と接触して導通している。
【００４０】
ダイオード領域１０８の第１トレンチ電極１４６と第２トレンチ電極１５０は、エミッタ／アノード電極１５８と接触して導通している。
【００４１】
以上のように、半導体装置１０２は、トレンチ型のＩＧＢＴとして機能するＩＧＢＴ領域１０６とフリーホイーリングダイオードとして機能するダイオード領域１０８が逆並列に接続された構造を有している。
【００４２】
半導体装置１０２の動作について説明する。第１トレンチ電極１３２に電圧が印加されておらず、従ってＩＧＢＴ領域１０６が駆動していない場合には、ＩＧＢＴ領域１０６は寄生ダイオードとして機能する。この状態で、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に順バイアスが印加されると、第２トレンチ電極１３６および第２トレンチ電極１５０にもコレクタ／カソード電極１５６に対して順バイアスが印加される。ダイオード領域１０８では、ｐアノード領域１２４の第２トレンチ１２８に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域１５２とｎバリア領域１１８が電気的に短絡する。これにより、ｎバリア領域１１８がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域１０８では、順バイアスの印加時にｐ＋コンタクト領域１５４やｐアノード領域１２４からｎ−ドリフト領域１１４への正孔の注入が抑制されている。ＩＧＢＴ領域１０６では、ｐボディ領域１２０の第２トレンチ１２８に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域１４０とｎバリア領域１１８が電気的に短絡する。これにより、ｎバリア領域１１８がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ＩＧＢＴ領域１０６では、順バイアスの印加時にｐ＋コンタクト領域１４２やｐボディ領域１２０からｎ−ドリフト領域１１４への正孔の注入が抑制されている。エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間には、ｎ＋コンタクト領域１５２、ｐアノード領域１２４に形成されたｎ型チャネル、ｎバリア領域１１８、ｐ電界進展防止領域１１６、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流と、ｎ＋コンタクト領域１４０、ｐボディ領域１２０に形成されたｎ型チャネル、ｎバリア領域１１８、ｐ電界進展防止領域１１６、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流が流れる。
【００４３】
次いで、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間の電圧が順バイアスから逆バイアスに切り替わると、第２トレンチ電極１３６および第２トレンチ電極１５０にもコレクタ／カソード電極１５６に対して逆バイアスが印加される。これによって、ｐアノード領域１２４およびｐボディ領域１２０に形成されたｎ型チャネルが消失して、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合およびｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合によって、逆電流が制限される。また、ｎ−ドリフト領域１１４とｐ電界進展防止領域１１６の間のｐｎ接合によっても逆電流が制限される。上述したように、ダイオード領域１０８では、順バイアスの印加時においてｐ＋コンタクト領域１５４およびｐアノード領域１２４からｎ−ドリフト領域１１４への正孔の注入が抑制されており、ＩＧＢＴ領域１０６では、順バイアスの印加時においてｐ＋コンタクト領域１４２およびｐボディ領域１２０からｎ−ドリフト領域１１４への正孔の注入が抑制されている。従って、半導体装置１０２は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置１０２によれば、ｎ−ドリフト領域１１４のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００４４】
また、本実施例の半導体装置１０２では、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されると、ｎ−ドリフト領域１１４とｐ電界進展防止領域１１６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合およびｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合にかかる電界が軽減される。本実施例の半導体装置１０２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００４５】
さらに、本実施例の半導体装置１０２では、第１トレンチ電極１３２に電圧を印加してＩＧＢＴ領域１０６が駆動する場合には、ＩＧＢＴ領域１０６においてコレクタ／カソード電極１５６からエミッタ／アノード電極１５８へ流れる電流がｐ電界進展防止領域１１６によって抑制されるため、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。
【００４６】
なお、本実施例の半導体装置１０２でｐ電界進展防止領域１１６を備えていない構成とした場合でも、上記したように、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。
【００４７】
（実施例６）
図６に示すように、本実施例の半導体装置１７２は、実施例５の半導体装置１０２とほぼ同様の構成を備えている。本実施例の半導体装置１７２では、ＩＧＢＴ領域１０６とダイオード領域１０８のそれぞれの第２トレンチ１２８が、ｎバリア領域１１８を貫通してｐ電界進展防止領域１１６の内部まで達している。本実施例の半導体装置１７２も、実施例５の半導体装置１０２と同様に、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。
【００４８】
（実施例７）
図７に示すように、本実施例の半導体装置１８２は、実施例６の半導体装置１７２とほぼ同様の構成を備えている。本実施例の半導体装置１８２では、ＩＧＢＴ領域１０６において第２トレンチ電極１３６とエミッタ／アノード電極１５８の間に層間絶縁膜１８４が形成されており、ダイオード領域１０８において第２トレンチ電極１５０とエミッタ／アノード電極１５８の間に層間絶縁膜１８６が形成されている。第２トレンチ電極１３６および第２トレンチ電極１５０は、図示しない第３制御電極端子に導通している。
【００４９】
本実施例の半導体装置１８２では、第３制御電極端子に印加する電圧を、エミッタ／アノード電極１５８に印加する電圧の変動と同様に変動させることで、実施例５の半導体装置１０２や実施例６の半導体装置１７２と同様の効果を奏する。すなわち、本実施例の半導体装置１８２によれば、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。
【００５０】
さらに、本実施例の半導体装置１８２では、第３制御電極端子に印加する電圧をエミッタ／アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置１８２の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、ｎ−ドリフト領域１１４の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第３制御電極端子にしきい値を超える電圧を印加して、ｐボディ領域１２０とｐアノード領域１２４にｎ型チャネルを形成して、ｎ−ドリフト領域１１４への正孔注入を抑制する。これとは異なり、低周波用途においては、ｎ−ドリフト領域１１４の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第３制御電極端子にしきい値を下回る電圧を印加して、ｐボディ領域１２０とｐアノード領域１２４にｎ型チャネルが形成されないようにして、ｎ−ドリフト領域１１４への正孔注入を促進する。本実施例の半導体装置１８２によれば、様々な用途に応じて異なる挙動をとらせることが出来る。
【００５１】
（実施例８）
図８に示すように、本実施例の半導体装置２０２は、シリコンの半導体基板２０４を用いて形成されている。半導体装置２０２は、ＩＧＢＴ領域２０６と、ダイオード領域２０８を備えている。半導体基板２０４は、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域であるｎ−ドリフト領域１１４が順に積層されている。
【００５２】
ＩＧＢＴ領域２０６において、ｎバッファ領域１１２の下側表面には、高濃度ｐ型半導体領域であるｐ＋コレクタ領域１１０が形成されている。ＩＧＢＴ領域２０６において、ｎ−ドリフト領域１１４の上側表面には、ｐ型半導体領域であるｐ電界進展防止領域２１０が部分的に形成されている。ｐ電界進展防止領域２１０の上側表面には、ｎ型半導体領域であるｎバリア領域２１２が部分的に形成されている。ｎバリア領域２１２の上側表面には、ｐ型半導体領域であるｐボディ領域２１４が部分的に形成されている。半導体基板２０４の上側には、ｐボディ領域２１４の上側表面からｎバリア領域２１２の内部に達するトレンチ２１６が形成されている。トレンチ２１６の内部には、絶縁膜２１８を介してトレンチ電極２２０が充填されている。ｐボディ領域２１４の上側表面において、トレンチ２１６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２２２が形成されている。また、ｐボディ領域２１４の上側表面には、ｎ＋コンタクト領域２２２のほかに、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２２４と、高濃度ｎ型半導体領域であるｎ＋エミッタ領域２２６がそれぞれ形成されている。
【００５３】
ダイオード領域２０８において、ｎバッファ領域１１２の下側表面には、高濃度ｎ型半導体領域であるｎ＋カソード領域１２２が形成されている。ダイオード領域２０８において、ｎ−ドリフト領域１１４の上側表面には、ｐ型半導体領域であるｐ電界進展防止領域２２８が部分的に形成されている。ｐ電界進展防止領域２２８の上側表面には、ｎ型半導体領域であるｎバリア領域２３０が部分的に形成されている。ｎバリア領域２３０の上側表面には、ｐ型半導体領域であるｐアノード領域２３２が部分的に形成されている。半導体基板２０４の上側には、ｐアノード領域２３２の上側表面からｎバリア領域２３０の内部に達するトレンチ２３４が形成されている。トレンチ２３４の内部には、絶縁膜２３６を介してトレンチ電極２３８が充填されている。ｐアノード領域２３２の上側表面において、トレンチ２３４に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２４０が形成されている。また、ｐアノード領域２３２の上側表面には、ｎ＋コンタクト領域２４０のほかに、高濃度ｐ型半導体領域であるｐ＋コンタクト領域２４２と、高濃度ｎ型半導体領域であるｎ＋コンタクト領域２４４がそれぞれ形成されている。
【００５４】
半導体基板２０４の下側表面には、コレクタ／カソード電極１５６が形成されている。コレクタ／カソード電極１５６は、ｐ＋コレクタ領域１１０およびｎ＋カソード領域１２２とオーミック接合によって接合している。コレクタ／カソード電極１５６は、ＩＧＢＴ領域２０６においてはコレクタ電極として機能し、ダイオード領域２０８においてはカソード電極として機能する。
【００５５】
半導体基板２０４の上側表面には、エミッタ／アノード電極１５８が形成されている。エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のｎ＋コンタクト領域２２２、ｐ＋コンタクト領域２２４およびｎ＋エミッタ領域２２６、ダイオード領域２０８のｎ＋コンタクト領域２４０、ｐ＋コンタクト領域２４２およびｎ＋コンタクト領域２４４とオーミック接合によって接合している。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のトレンチ電極２２０およびダイオード領域２０８のトレンチ電極２３８と接触して導通している。
【００５６】
半導体基板２０４の上側表面には、層間絶縁膜２４６によって絶縁された第２制御電極２４８が形成されている。第２制御電極２４８は、ＩＧＢＴ領域２０６のｎ＋エミッタ領域２２６、ｐボディ領域２１４、ｎバリア領域２１２、ｐ電界進展防止領域２１０およびｎ−ドリフト領域１１４、およびダイオード領域２０８のｎ＋コンタクト領域２４４、ｐアノード領域２３２、ｎバリア領域２３０およびｐ電界進展防止領域２２８のそれぞれの上側表面と対向するように配置されている。
【００５７】
以上のように、半導体装置２０２は、プレーナ型のＩＧＢＴとして機能するＩＧＢＴ領域２０６とフリーホイーリングダイオードとして機能するダイオード領域２０８が逆並列に接続された構造を有している。
【００５８】
半導体装置２０２の動作について説明する。第２制御電極２４８に電圧が印加されておらず、従ってＩＧＢＴ領域２０６が駆動していない場合には、ＩＧＢＴ領域２０６は寄生ダイオードとして機能する。この状態で、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に順バイアスが印加されると、トレンチ電極２２０およびトレンチ電極２３８にもコレクタ／カソード電極１５６に対して順バイアスが印加される。ダイオード領域２０８では、ｐアノード領域２３２のトレンチ２３４に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２４０とｎバリア領域２３０が電気的に短絡する。これにより、ｎバリア領域２３０がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域２０８では、順バイアスの印加時にｐ＋コンタクト領域２４２やｐアノード領域２３２からｎ−ドリフト領域１１４への正孔の注入が抑制されている。ＩＧＢＴ領域２０６では、ｐボディ領域２１４のトレンチ２１６に対向する箇所にｎ型のチャネルが形成されて、ｎ＋コンタクト領域２２２がｎバリア領域２１２と電気的に短絡する。これにより、ｎバリア領域２１２がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ＩＧＢＴ領域２０６では、順バイアスの印加時にｐ＋コンタクト領域２２４やｐボディ領域２１４からｎ−ドリフト領域１１４への正孔の注入が抑制されている。エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間には、ｎ＋コンタクト領域２４０、ｐアノード領域２３２に形成されたｎ型チャネル、ｎバリア領域２３０、ｐ電界進展防止領域２２８、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流と、ｎ＋コンタクト領域２２２、ｐボディ領域２１４に形成されたｎ型チャネル、ｎバリア領域２１２、ｐ電界進展防止領域２１０、ｎ−ドリフト領域１１４、ｎバッファ領域１１２、ｎ＋カソード領域１２２を経由する順電流が流れる。
【００５９】
次いで、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２２０およびトレンチ電極２３８にもコレクタ／カソード電極１５６に対して逆バイアスが印加される。これによって、ｐアノード領域２３２およびｐボディ領域２１４に形成されたｎ型チャネルが消失して、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合およびｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合によって、逆電流が制限される。また、ｎ−ドリフト領域１１４とｐ電界進展防止領域２２８の間のｐｎ接合およびｎ−ドリフト領域１１４とｐ電界進展防止領域２１０の間のｐｎ接合によっても逆電流が制限される。上述したように、ダイオード領域２０８では、順バイアスの印加時においてｐ＋コンタクト領域２４２およびｐアノード領域２３２からｎ−ドリフト領域１１４への正孔の注入が抑制されており、ＩＧＢＴ領域２０６では、順バイアスの印加時においてｐ＋コンタクト領域２２４およびｐボディ領域２１４からｎ−ドリフト領域１１４への正孔の注入が抑制されている。従って、半導体装置２０２は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置２０２によれば、ｎ−ドリフト領域１１４のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。
【００６０】
また、本実施例の半導体装置２０２では、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されると、ｎ−ドリフト領域１１４とｐ電界進展防止領域２２８の間のｐｎ接合の界面と、ｎ−ドリフト領域１１４とｐ電界進展防止領域２１０の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合およびｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合にかかる電界が軽減される。本実施例の半導体装置２０２によれば、逆バイアスに対する耐圧を向上することが出来る。
【００６１】
さらに、本実施例の半導体装置２０２では、第２制御電極２４８に電圧を印加してＩＧＢＴ領域２０６が駆動する場合には、ＩＧＢＴ領域２０６においてコレクタ／カソード電極１５６からエミッタ／アノード電極１５８へ流れる電流がｐ電界進展防止領域２１０によって抑制されるため、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。
【００６２】
なお、本実施例の半導体装置２０２でｐ電界進展防止領域２１０およびｐ電界進展防止領域２２８を備えていない構成とした場合でも、上記したように、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。
【００６３】
（実施例９）
図９に示すように、本実施例の半導体装置２７２は、実施例８の半導体装置２０２とほぼ同様の構成を備えている。本実施例の半導体装置２７２では、ＩＧＢＴ領域２０６のトレンチ２１６がｎバリア領域２１２を貫通してｐ電界進展防止領域２１０の内部まで達しており、ダイオード領域２０８のトレンチ２３４が、ｎバリア領域２３０を貫通してｐ電界進展防止領域２２８の内部まで達している。本実施例の半導体装置２７２も、実施例８の半導体装置２０２と同様に、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。
【００６４】
（実施例１０）
図１０に示すように、本実施例の半導体装置２８２は、実施例９の半導体装置２７２とほぼ同様の構成を備えている。本実施例の半導体装置２８２では、ＩＧＢＴ領域２０６においてトレンチ電極２２０とエミッタ／アノード電極１５８の間に層間絶縁膜２８４が形成されており、ダイオード領域２０８においてトレンチ電極２３８とエミッタ／アノード電極１５８の間に層間絶縁膜２８６が形成されている。トレンチ電極２２０およびトレンチ電極２３８は、図示しない第１制御電極端子に導通している。
【００６５】
本実施例の半導体装置２８２では、第１制御電極端子に印加する電圧を、エミッタ／アノード電極１５８に印加する電圧の変動と同様に変動させることで、実施例８の半導体装置２０２や実施例９の半導体装置２７２と同様の効果を奏する。すなわち、本実施例の半導体装置２８２によれば、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。
【００６６】
さらに、本実施例の半導体装置２８２では、第１制御電極端子に印加する電圧をエミッタ／アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置２８２の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、ｎ−ドリフト領域１１４の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第１制御電極端子にしきい値を超える電圧を印加して、ｐボディ領域２１４とｐアノード領域２３２にｎ型チャネルを形成して、ｎ−ドリフト領域１１４への正孔注入を抑制する。これとは異なり、低周波用途においては、ｎ−ドリフト領域１１４の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第１制御電極端子にしきい値を下回る電圧を印加して、ｐボディ領域２１４とｐアノード領域２３２にｎ型チャネルが形成されないようにして、ｎ−ドリフト領域１１４への正孔注入を促進する。本実施例の半導体装置２８２によれば、様々な用途に応じて異なる挙動をとらせることが出来る。
【００６７】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６８】
２ ダイオード；４ 半導体基板；６ ｎ＋カソード領域；８ ｎバッファ領域；１０ ｎ−ドリフト領域；１２ ｎバリア領域；１４ ｐアノード領域；１６ トレンチ；１８ 絶縁膜；２０ トレンチ電極；２２ ｎ＋コンタクト領域；２４ ｐ＋コンタクト領域；２６ カソード電極；２８ アノード電極；３２ ダイオード；３４ 半導体基板；３６ ｐ電界進展防止領域；４２ ダイオード；５２ ダイオード；５４ 層間絶縁膜；１０２ 半導体装置；１０４ 半導体基板；１０６ ＩＧＢＴ領域；１０８ ダイオード領域；１１０ ｐ＋コレクタ領域；１１２ ｎバッファ領域；１１４ ｎ−ドリフト領域；１１６ ｐ電界進展防止領域；１１８ ｎバリア領域；１２０ ｐボディ領域；１２２ ｎ＋カソード領域；１２４ ｐアノード領域；１２６ 第１トレンチ；１２８ 第２トレンチ；１３０ 絶縁膜；１３２ 第１トレンチ電極；１３４ 絶縁膜；１３６ 第２トレンチ電極；１３８ ｎ＋エミッタ領域；１４０ ｎ＋コンタクト領域；１４２ ｐ＋コンタクト領域；１４４ 絶縁膜；１４６ 第１トレンチ電極；１４８ 絶縁膜；１５０ 第２トレンチ電極；１５２ ｎ＋コンタクト領域；１５４ ｐ＋コンタクト領域；１５６ カソード電極；１５８ アノード電極；１６０ 層間絶縁膜；１７２ 半導体装置；１８２ 半導体装置；１８４ 層間絶縁膜；１８６ 層間絶縁膜；２０２ 半導体装置；２０４ 半導体基板；２０６ ＩＧＢＴ領域；２０８ ダイオード領域；２１０ ｐ電界進展防止領域；２１２ ｎバリア領域；２１４ ｐボディ領域；２１６ トレンチ；２１８ 絶縁膜；２２０ トレンチ電極；２２２ ｎ＋コンタクト領域；２２４ ｐ＋コンタクト領域；２２６ ｎ＋エミッタ領域；２２８ ｐ電界進展防止領域；２３０ ｎバリア領域；２３２ ｐアノード領域；２３４ トレンチ；２３６ 絶縁膜；２３８ トレンチ電極；２４０ ｎ＋コンタクト領域；２４２ ｐ＋コンタクト領域；２４４ ｎ＋コンタクト領域；２４６ 層間絶縁膜；２４８ 第２制御電極；２７２ 半導体装置；２８２ 半導体装置；２８４ 層間絶縁膜；２８６ 層間絶縁膜
【特許請求の範囲】
【請求項１】
カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードであって、
前記ドリフト領域と前記アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、
前記アノード電極と接触するように形成された、第１導電型の半導体からなるコンタクト領域と、
前記コンタクト領域と前記バリア領域の間の前記アノード領域に対して絶縁膜を挟んで対向する制御電極を備えており、
前記制御電極に電圧が印加されると、前記コンタクト領域と前記バリア領域の間の前記アノード領域に第１導電型のチャネルが形成されることを特徴とするダイオード。
【請求項２】
前記バリア領域と前記ドリフト領域の間に形成された、第２導電型の半導体からなる電界進展防止領域をさらに備えることを特徴とする請求項１のダイオード。
【請求項３】
請求項１または２のダイオードとＩＧＢＴが一体化された半導体装置であって、
前記ＩＧＢＴが、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなるボディ領域と、第１導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第２制御電極を備えており、
前記ＩＧＢＴが、前記第２ドリフト領域と前記ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記エミッタ電極と接触するように形成された、第１導電型の半導体からなる第２コンタクト領域と、前記第２コンタクト領域と前記第２バリア領域の間の前記エミッタ領域に対して絶縁膜を挟んで対向する第３制御電極を備えており、
前記第３制御電極に電圧が印加されると、前記第２コンタクト領域と前記第２バリア領域の間の前記エミッタ領域に第１導電型の第２チャネルが形成されることを特徴とする半導体装置。
【請求項４】
前記ＩＧＢＴが、前記第２バリア領域と前記第２ドリフト領域の間に形成された、第２導電型の半導体からなる第２電界進展防止領域をさらに備えることを特徴とする請求項３の半導体装置。
【請求項１】
カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードであって、
前記ドリフト領域と前記アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、
前記アノード電極と接触するように形成された、第１導電型の半導体からなるコンタクト領域と、
前記コンタクト領域と前記バリア領域の間の前記アノード領域に対して絶縁膜を挟んで対向する制御電極を備えており、
前記制御電極に電圧が印加されると、前記コンタクト領域と前記バリア領域の間の前記アノード領域に第１導電型のチャネルが形成されることを特徴とするダイオード。
【請求項２】
前記バリア領域と前記ドリフト領域の間に形成された、第２導電型の半導体からなる電界進展防止領域をさらに備えることを特徴とする請求項１のダイオード。
【請求項３】
請求項１または２のダイオードとＩＧＢＴが一体化された半導体装置であって、
前記ＩＧＢＴが、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなるボディ領域と、第１導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第２制御電極を備えており、
前記ＩＧＢＴが、前記第２ドリフト領域と前記ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記エミッタ電極と接触するように形成された、第１導電型の半導体からなる第２コンタクト領域と、前記第２コンタクト領域と前記第２バリア領域の間の前記エミッタ領域に対して絶縁膜を挟んで対向する第３制御電極を備えており、
前記第３制御電極に電圧が印加されると、前記第２コンタクト領域と前記第２バリア領域の間の前記エミッタ領域に第１導電型の第２チャネルが形成されることを特徴とする半導体装置。
【請求項４】
前記ＩＧＢＴが、前記第２バリア領域と前記第２ドリフト領域の間に形成された、第２導電型の半導体からなる第２電界進展防止領域をさらに備えることを特徴とする請求項３の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−２１２４０（Ｐ２０１３−２１２４０Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５５２１７（Ｐ２０１１−１５５２１７）
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]