低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
プリント配線板（ＰＷＢ）は、受動回路素子（１０５）からなる積み重ねられた中間層パネル（１００１、１００２、１００３、．．．）を有する。受動素子（１０５）は、電極終端がキャパシタ電極（１７０、１８０）のフットプリント内に位置付けられるキャパシタを含むことができる。したがってキャパシタ終端が、狭い間隔で離間して配置されるため、中間層内のループ・インダクタンスに対するキャパシタの寄与が減る。また電極フットプリント内にキャパシタ終端があることによって、キャパシタを形成する際に用いられるＰＷＢボード表面積が減る。キャパシタ終端は、回路導体（１０２１、１０２２）によって接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、セラミック・キャパシタである。より詳細には、技術分野には、プリント配線板内に埋め込まれ得る低インダクタンスでスペース効率的なセラミック・キャパシタが含まれる。
【０００２】
（関連出願の相互参照）
本出願は、以下の出願に関連する。割り当てられた代理人名簿番号ＥＬ−０４９５、米国特許出願第６０／４１８,０４５号明細書、米国特許商標庁に２００２年１０月１１日出願、発明の名称「プリント配線板内で用いる共焼成セラミック・キャパシタおよびセラミック・キャパシタの製造方法」。
【背景技術】
【０００３】
多層プリント配線板（ＰＷＢ）内への受動回路素子の埋め込みを行なうことによって、回路サイズが低減され、回路性能が向上される。受動回路素子は通常、積み重ねられたパネルに埋め込まれている。これらのパネルは導電性ビアによって接続され、パネルの積層物が多層プリント配線板を形成する。パネルは一般的に、「中間層パネル」ということができる。
【０００４】
中間層パネル内に埋め込まれた受動回路素子たとえばキャパシタは、回路ループ・インダクタンス（「リード・インダクタンス」としても知られる）の原因となる。高回路ループ・インダクタンスは、ほとんどの応用例において望ましくない。また低回路ループ・インダクタンスは、高周波数および高速度の応用例で用いられる回路において特に望ましい。ループ・インダクタンスへのキャパシタの寄与は、キャパシタの自己インダクタンスおよびその終端分離によって、生じる。キャパシタの「終端」は一般的に、回路導体たとえば導電性トレースまたは導電性リードが、キャパシタ電極に接続される点として規定することができる。従来のキャパシタ要素は、一方の終端がキャパシタの一方のエッジに位置付けされ、別の終端がキャパシタの対向するエッジに位置付けられている。従来のキャパシタ要素では一般に、終端の位置は、平面図表面積またはキャパシタ電極の「フットプリント」内にはない。終端を、キャパシタの対向するエッジに位置付けることによって、キャパシタにおける終端分離が最も大きくなり、相応してループ・インダクタンスが高くなる。
【０００５】
米国特許公報（特許文献１）（シングデオ（Ｓｉｎｇｈｄｅｏ）ら）には、終端分離が大きいガラス・キャパシタ６０が開示されている。シングデオの図６に示すように、外部電極６６が内部電極６２、６４に、ガラス・キャパシタ６０の対向する端部において接続されている。したがって終端分離が、キャパシタ６０において最大になっている。
【０００６】
【特許文献１】米国特許第４，６８７，５４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
低回路ループ・インダクタンスに加えて、スペースも、ＰＷＢ中間層パネルでは重要である。したがって中間層パネルのうちキャパシタが占める表面積は、比較的小さくなくてはならない。キャパシタ終端を、キャパシタの対向する端部に位置付けると、キャパシタの全体的なフットプリントが大きくなるという不都合な効果がさらに生じる。その結果、キャパシタがプリント配線板内で占めるスペースが大きくなる。
【課題を解決するための手段】
【０００８】
第１の実施形態によれば、プリント配線板は、プリント配線板の少なくとも一部を貫いて延びる第１の回路導体と、プリント配線板の少なくとも一部を貫いて延びる第２の回路導体と、複数の積み重ねられた中間層パネルと、を備える。１つまたは複数の中間層パネルは、フォイルから形成されおよび終端を有する第１の電極であって、第１の回路導体は第１の電極に第１の電極の終端において結合され、第１の電極の終端は、第１の電極のフットプリント内にある、第１の電極と、第１の電極上に配置される少なくとも１つの誘電体と、第１の電極から離間して配置されおよび終端を有する第２の電極と、を備える。第２の電極、第１の電極、および誘電体がキャパシタを形成する。第２の電極キャパシタ終端は、好ましくは第２の電極のフットプリント内に位置付けられる。
【０００９】
第１の実施形態によれば、第１の電極キャパシタ終端を第１の電極のフットプリント内に位置付けることによって、第１の電極キャパシタ終端と第２の電極キャパシタ終端との間の間隔が小さくなる。第２の電極の終端を第２の電極のフットプリント内に位置付けることによって、終端分離をさらに小さくすることができる。終端分離を小さくすることによって、回路ループ・インダクタンスへのキャパシタの寄与が小さくなる。低インダクタンス・キャパシタは、高周波数および高速度ＰＷＢの応用例において特に優位である。加えて、終端接続部はキャパシタの周囲エッジにおいて必要ではないため、キャパシタによって占められるプリント配線板面積が小さくなる。
【００１０】
代替的な実施形態によれば、プリント配線板は少なくとも１つの中間層パネルを含み、中間層パネルは２層誘電体キャパシタを３つの電極とともに備え、各電極の終端の位置は、個々の電極フットプリント内にある。２層誘電体キャパシタ中間層パネルの実施形態によって、低回路ループ・インダクタンスの優位性が伝えられ、またＰＷＢボードの使用面積が減る。加えて、２層誘電体キャパシタの実施形態では、さらなる誘電体層およびさらなる電極によってキャパシタンス密度が増加する。
【００１１】
プリント配線板の製造方法の実施形態は、複数の積み重ねられた中間層パネルを形成する工程を含む。中間層パネルの少なくとも１つを形成することは、金属のフォイル上に誘電体を形成する工程と、フォイルから第１の電極を形成する工程であって、第１の電極は終端を有する工程と、誘電体上に第２の電極を形成する工程であって、第２の電極は終端を有する工程と、によって行なうことができ、第１の電極、第２の電極、および誘電体がキャパシタを形成する。第１の回路導体を形成する。第１の回路導体は、プリント配線板の少なくとも一部を貫いて延びおよび第１の電極の終端に接触し、第１の電極の終端の位置は、第１の電極のフットプリント内にある。第２の回路導体も形成する。第２の回路導体は、第２の電極の終端に接触しおよびプリント配線板の少なくとも一部を貫いて延びる。第２の電極終端は、第２の電極のフットプリント内に位置付けても良い。
【００１２】
プリント配線板の製造方法によって、回路ループ・インダクタンスへの寄与が小さいキャパシタを含む中間層パネルを有するプリント配線板が得られる。加えて、本方法によって製造される中間層パネルが占めるプリント配線板のボード面積は、比較的小さい。
【００１３】
詳細な説明では、添付の図面を参照する。図面では、同様の数字は同様の要素を指す。
【発明を実施するための最良の形態】
【００１４】
図１Ａ〜１Ｇに示すのは、プリント配線板１０００（図１Ｈ）の一般的な製造方法である。図１Ｈに示すのは、完成したプリント配線板１０００である。プリント配線板１０００は、積み重ねられた層１００１、１００２、１００３、．．．を備え、各層には、回路素子が埋め込まれている。積み重ねられた層１００１、１００２、１００３、．．．は一般的に、「中間層パネル」と言われる。図１Ａ〜１Ｇに示すのは、中間層パネル１００を合体してプリント配線板１０００にする前の、第１の実施形態の中間層パネル１００の製造方法である。図１Ｉは、中間層パネル１００１の分離図である。中間層パネル１００１は、中間層パネル１００を合体してプリント配線板１０００にした後の中間層パネル１００に対応する。
【００１５】
図１Ａ〜１Ｇに示すのは、キャパシタ１０５を有する中間層パネル１００の製造におけるステップである（図１Ｇに、完成した中間層パネル１００を示す）。中間層パネル１００の特定の実施例についても、以下に詳細に説明する。単一のキャパシタ１０５は、後述する方法によって形成される。しかし中間層パネル１００１、１００２、１００３はそれぞれ、異なるタイプの別個のキャパシタを多く含んでいる。これらのキャパシタは、中間層パネル１００内に、他の受動素子とともに、種々の仕方で配置される。また図１Ｈに示したプリント配線板１０００には、任意の数の積み重ねられた中間層パネルとパネル間の導電性の相互接続とが、含まれていても良い。
【００１６】
図１Ａおよび１Ｂに示すのは、中間層パネル１００の製造の第１の段階である。図１Ａは平面図であり、図１Ｂは、図１Ａからの側面図における線１Ｂ−１Ｂに沿って見た断面図である。図１Ａおよび１Ｂにおいて、金属フォイル１１０が設けられている。フォイル１１０は、表面積が大きくても良く、またフォイル１１０を用いて、多数の受動素子たとえばキャパシタを作ることができる。フォイル１１０は、プリント配線板業界において一般的に入手可能なタイプであっても良い。たとえばフォイル１１０は、銅、銅−インバ−銅、インバ、ニッケル、ニッケル・コーティングされた銅、または厚膜ペーストに対する焼成温度を超える融点を有する他の金属であっても良い。好ましいフォイルとしては、主に銅からなるフォイルが挙げられる。たとえば逆処理された銅フォイル、二重処理された銅フォイル、および多層プリント配線板業界で普通に用いられる他のフォイルである。フォイル１１０の厚みは、たとえば約１〜１００ミクロン、好ましくは３〜７５ミクロン、および最も好ましくは１２〜３６ミクロンの範囲であり、これは約１／３オンスと１オンスとの間の銅フォイルに対応する。
【００１７】
フォイル１１０は、下地印刷１１２を施すことによって前処理しても良い。下地印刷１１２は、フォイル１１０の構成部品面に施される比較的薄い層である。図１Ｂでは、下地印刷１１２を、フォイル１１０上の表面コーティングとして示している。下地印刷１１２は、金属フォイル１１０と下地印刷１１２上方に堆積される層とに、良好に付着する。下地印刷１１２の形成は、たとえば、ペーストをフォイル１１０に塗布して、フォイル１１０の軟化点未満の温度で焼成することによって行なう。ペーストは、フォイル１１０の全表面を覆うオープン・コーティングとして印刷しても良いし、フォイル１１０の選択領域上に印刷しても良い。一般的に、下地印刷ペーストを、フォイルの選択領域上に印刷する方が経済的である。しかし銅フォイル１１０を、銅の下地印刷１１２とともに用いるときには、銅の下地印刷ペースト中のガラスによって、銅フォイルの酸化腐食が抑制される。そのため酸素ドープされた焼成を用いる場合には、フォイル１１０の全表面をコートする方が好ましい場合がある。
【００１８】
図１Ｂを参照して、前処理されたフォイル１１０上に誘電体材料をスクリーン印刷して、フォイル１１０上に第１の誘電体層１２０を形成する。誘電体材料は、たとえば厚膜誘電体インクであっても良い。誘電体インクは、たとえばペーストから形成されていても良い。
【００１９】
第１の誘電体層１２０を乾燥させ、第２の誘電体層１２２を塗布して乾燥させる。成形中に、第１のアパーチャ１２４および第２のアパーチャ１２６を、個々の誘電体層１２０、１２２の中に含ませる。アパーチャ１２４、１２６は、「スルー・ホール」または「クリアランス・ホール」と言われることもある。図１Ａおよび１Ｂに示した実施形態においては、アパーチャ１２４、１２６は、図１Ａの平面図に示したように円形である。他の形状としては、たとえば多角形状なども可能である。図１Ａおよび１Ｂの実施形態に示した円形のアパーチャ１２４、１２６は、距離ｄ1で離間して配置され、各アパーチャの直径はｄ2である。アパーチャ直径ｄ2は、たとえば、製造された物品中にその後ビアを形成するために用いられるドリルまたはレーザ・スポットのサイズより大きくても良い。ビア形成については、図１Ｈを参照して後述する。しかしアパーチャ１２４、１２６の直径は、同一である必要はない。距離ｄ1は、たとえば、距離ｄ2にさらなる増分を加えたものに等しくなるように、選択しても良い。増分距離は好ましくは、第１および第２のアパーチャ１２４、１２６の所望する最小限の分離が維持されるように選択する。
【００２０】
その代わりに、代替的な実施形態においては、単一層の誘電体材料を粗いメッシュ・スクリーンを通して堆積させて、たった一回のスクリーン印刷ステップで同等の厚みの誘電体層が得られるようにしても良い。
【００２１】
導電層１３０を、第２の誘電体層１２２を上に形成して、乾燥させる。導電層１３０は、たとえば厚膜の金属インクをスクリーン印刷することによって、形成することができる。導電層１３０の形成は、アパーチャ１３２を第１のアパーチャまたはスルー・ホール１２４上でアライメントさせて、行なう。アパーチャ１３２は好ましくは、アパーチャ１２４と同心である。しかし円形および他の多角形に成形されたアパーチャの場合には、他の配置が満足できるものとなる場合がある。アパーチャ１３２は、表面積が第１のアパーチャ１２４よりも大きい。導電層１３０の一部が、第２のアパーチャ１２６を貫いて延びて、フォイル１１０に接触している。
【００２２】
次に、第１の誘電体層１２０、第２の誘電体層１２２、および導電層１３０を、焼成する。図１Ｃおよび１Ｄに、焼成後の物品を示す。誘電体層１２０、１２２を最初に焼成することをしないで、誘電体層１２０、１２２、および導電層１３０を同時に焼成することを、誘電体および導電層を「共焼成する」と言っても良い。共焼成の結果、誘電体１２８が得られる。厚膜誘電体層１２０、１２２は、たとえば、高誘電率の機能相たとえばチタン酸バリウムと、誘電体特性を改質する添加剤たとえば酸化ジルコニウムとを、ガラス・セラミック・フリット相と混合したものからなっていても良い。共焼成の間に、ガラス・セラミック・フリット相が、軟化して、機能相および添加剤相を濡らし、融合して、機能相および改質添加剤の分散物をガラス・セラミック母材中に生成する。同時に、導電層１３０の金属電極粉末が、軟化したガラス・セラミック・フリット相によって濡れて、別個の相が一緒に焼結する。一般的に、図１Ｃに示したように、誘電体１２８の表面積は、導電層１３０のそれよりも大きくなければならない。
【００２３】
図１Ｅにおいて、結果として生じる物品を反転させて、積層材料１４０に積層する。フォイル１１０の構成部品面（誘電体１２８に接触する）を、積層材料１４０に積層する。積層は、たとえば、ＦＲ４プリプレグを用いて、標準的なプリンティング配線板プロセスで、行なうことができる。一実施形態においては、１０６エポキシ・タイプのプリプレグを用いても良い。フォイル１４２を、積層材料１４０に貼り付けて、たとえば信号層などの回路を作製するための表面にしても良い。
【００２４】
誘電体プリプレグおよび積層材料は、任意のタイプの誘電体材料とすることができる。たとえば、標準的なエポキシ、高Ｔｇエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアネート・エステル樹脂、充填樹脂システム、ＢＴエポキシ、ならびに回路層の間を絶縁する他の樹脂および積層物である。
【００２５】
積層した後に、フォトレジストを、図１Ｅに示すフォイル１１０およびフォイル１４２に塗布する。そしてフォイル１１０および１４２に、描画し、エッチングする。それからフォトレジストを、たとえば標準的なプリンティング配線板プロセスおよび条件を用いて、剥離する。エッチング・ステップの結果、中間層パネル１００が得られる。図１Ｆは、中間層パネル１００の平面図である。図１Ｆは、図１Ｇの矢印Ａの方向から見ている。図１Ｇは、図１Ｆの線１Ｇ−１Ｇに沿って見た断面図である。中間層パネル１００を他のプリント配線板コアに積層することは、プリプレグおよび標準的な積層条件を用いて多層プリント配線板を形成することで、可能である。
【００２６】
エッチング・ステップの結果、エッチングされたフォイルの第１の部分１１４を第２の部分１１８から隔離するトレンチ１１６が、得られる。部分１１４および１１８は、エッチングの後に残存するフォイル１１０の部分である。またトレンチ１１６によって、第１の導電層１３０と第１の部分１１４との間の電気的な接触が遮断される。図１Ｆに示したように、周囲のエッジ１１９もエッチ・バックされるため、誘電体１２８は表面積が、第１の部分１１４よりもわずかに大きい。導電層１３０は、第２の部分１１８と接触した状態で残る。フォイル１４２のエッチングによって得られるのは、その後にキャパシタ終端との接続に用いても良い回路１４３である。
【００２７】
図１Ｈを参照して、図１Ｆおよび１Ｇに示す描画された中間層パネル１００を、他の描画された中間層パネルと一緒に積層する。図１Ｈに示すのは、完成したプリント配線板１０００の側面図における断面図である。プリント配線板１０００には、中間層パネル１００１、１００２、１００３．．．が含まれている。中間層パネル１００１は、前述の方法から形成される中間層パネル１００を概略的に表したものであり、中間層パネル１００を合体してプリント配線板１０００にした後のものである。またキャパシタ１０５のブロック表現も、中間層パネル１００１内に示す。
【００２８】
プリント配線板１０００を形成するために用いる中間層パネルを、互いに積層して積層押圧することができる。中間層パネルを、たとえば誘電体プリプレグを用いて、互いに結合することができる。各中間層パネルは、異なるデザインとすることができる。たとえば、回路素子の配置が異なっている等である。用語「中間層パネル」は、パネルをプリント配線板１０００の内部に挟まなければならないことを意味しない。中間層パネルは、プリント配線板１０００の端部に位置付けることもできる。プリント配線板１０００は、複数の段階で積層しても良い。たとえば、中間層パネルのサブアセンブリを処理して積層しても良い。その後に、１つまたは複数のサブアセンブリを互いに積層して、完成したプリント配線板１０００を形成することができる。
【００２９】
プリント配線板１０００を構成する中間層パネル１００１、１００２、１００３．．．を、一般に「回路導体」と言われる相互接続回路によって、接続しても良い。回路導体は、たとえばすべての中間層パネルを互いに積層した後に、形成することができる。あるいはすべての中間層パネル１００１、１００２、１００３．．．を合体して、完成したプリント配線板１０００にする前に、回路導体を、中間層パネルのサブアセンブリ内にまたは個々のパネル内に形成することができる。
【００３０】
中間層間の相互接続回路としては、たとえばプリント配線板１０００の全部または一部を貫いて延びる１つまたは複数の導電性ビアを、挙げることができる。図１Ｈにおいて、第１および第２の回路導体１０２１、１０２２が、全体のプリント配線板１０００を貫いて延びており、スルー・ホールの導電性ビアの形態をしている。第１および第２の導電性ビア１０２１、１０２２の形成は、たとえば、積層された中間層パネルを貫くレーザまたは機械的なドリリングによって、行なうことができる。次に、ドリリングによって形成したホールを、導電性材料によってメッキする。結果として生じる導電性ビア１０２１、１０２２は、プリント配線板１０００全体を貫いて延びているが、通常は「メッキされたスルー・ホール」と言われ、通常はすべての中間層パネルを互いに積層した後に形成される。
【００３１】
また回路導体は、中間層パネルのサブアセンブリを貫いてまたは個々のパネルを貫いて延びても良い。プリント配線板１０００の一部のみを貫いて延びるビア回路導体は普通、「埋め込みビア」と言われる。通常、中間層パネルのサブアセンブリを積層によって合体してプリント配線板にする前に、埋め込みビアを、中間層パネルのサブアセンブリを通してドリルしてメッキする。個々の中間層パネル内に形成される導電性ビアは普通、「マイクロビア」と言われ、たとえば中間層パネル内のキャパシタを終端処理するために用いても良い。
【００３２】
すべての相互接続を形成し、中間層パネルのすべてのサブアセンブリまたは個々の中間層パネルを互いに積層した後に、プリント配線板１０００が完成する。図１Ｈに示すプリント配線板１０００は、中間層パネル１００１、１００２、１００３を積み重ねた構成で備えており、これらは、積層されて回路導体１０２１、１０２２によって接続されている。しかし任意の数の中間層パネルを、本実施形態によるプリント配線板に含めても良い。
【００３３】
図１Ｉは、図１Ｈに示した中間層パネル１００１の分解分離図である。また図１Ｉには、第１の回路導体１０２１の一部および第２の回路導体１０２２の一部も示している。これらは、図１Ｈに示すように、プリント配線板１０００を貫いて延びていても良い。中間層パネル１００１は、完成したキャパシタ１０５を含んでおり、その電極終端は、第１および第２の回路導体１０２１、１０２２に接続されている。
【００３４】
回路導体１０２１、１０２２を形成した後に、部分１１４（図１Ｇ）とするために用いたものが第１の電極１７０を形成する。第１の電極１７０は、第１の回路導体１０２１に電気的に結合されている。導電層１３０および部分１１８（図１Ｇ）とするために用いたものが第２の電極１８０を形成する。第２の電極１８０は、第２の回路導体１０２２に電気的に結合されている。
【００３５】
完成したキャパシタの１つ１０５を、完成した中間層パネル１００１の一部として示す。しかし多くのキャパシタ、および種々のデザインを有し種々のパターンで配置される他の回路構成部品を、中間層パネル１００１の実施形態に含めることができる。
【００３６】
図１Ｉに示す第１および第２の回路導体１０２１、１０２２は、図１Ｈに示す第１および第２のメッキされたスルー・ホール・ビア１０２１、１０２２の一部分として示したものである。しかし中間層パネル１００１内の回路導体を、たとえば、プリント配線板１０００内の中間層パネルのサブアセンブリを貫いて延びる埋め込みビアとすることもできる。また第１および第２の回路導体１０２１、１０２２は、たとえば、中間層パネル１００１のみを貫いて延びるビアとすることもできる。これはたとえば、キャパシタ１０５を終端処理するために用いられるマイクロビアである。
【００３７】
図１Ｊは、図１Ｉの線１Ｊ−１Ｊに沿って見た断面図である。図１Ｊは、キャパシタ１０５を平面図で示したものである。図１Ｉおよび１Ｊに示したように、第１の電極１７０の終端は、誘電体１２８のスルー・ホール・アパーチャに位置付けられており、そこでは、第１の回路導体１０２１が第１の電極１７０に電気的に結合している。第２の電極１８０の終端は、第２の回路導体１０２２が第２の電極１８０に結合する場所に位置付けられている。特に図１Ｊを参照して、電極１７０、１８０の終端は、平面図表面積、または個々の電極１７０、１８０の「フットプリント」内に、位置付けられる。
【００３８】
電極１７０、１８０の終端の間隔は、ｄとして示されており、第１の電極１７０の幅はＩ1、および第２の電極１８０の幅はＩ2である。終端の間隔ｄは、図１Ａに示す間隔ｄ1に対応する。本明細書で説明する実施形態においては、終端間隔ｄは、第１の電極１７０および第２の電極１８０の幅Ｉ1、Ｉ2よりもはるかに小さくすることができる。たとえば間隔ｄは、幅Ｉ1、Ｉ2の半分未満であっても良い。間隔ｄは、たとえば、ビア導体１０２１、１０２２のアパーチャの半径の合計に、たとえばスクリーン印刷の位置合わせ能力によって決定されるさらなる増分を加えたものに、等しくなるように選択しても良い。さらなる増分は一般的に、アパーチャ間に好ましいまたは最小の量の誘電体を維持して、スクリーン印刷に固有の位置合わせ問題に対して誤差のマージンが得られるように、選択しても良い。
【００３９】
前述の実施形態によれば、電極フットプリント内に位置付けられる終端を、比較的互いに狭い間隔で離間して配置しても良いため、キャパシタ１０５による回路インダクタンスへの寄与が小さくなる。
【００４０】
以下の実施例では、図１Ａ〜１Ｊに示したプリント配線板１０００の一般的な製造方法を実行するために用いられる特定の材料およびプロセスを示す。
【実施例】
【００４１】
（実施例１）
図１Ａ〜１Ｅを参照して、中間層パネル１００１の特定の実施形態について説明する。この実施例では、フォイル１１０は、銅フォイルである。銅フォイル１１０のタイプは、市販のグレード１オンス銅フォイルであった。銅フォイル１１０の前処理を、銅の下地印刷ペーストをフォイル１１０の選択領域上に塗布することによって、行なった。次に、結果として生じる製品を、９００℃の窒素中で１０分間の間、ピーク温度で焼成した。全体のサイクル時間はほぼ１時間であり、その結果、下地印刷１１２を形成した。
【００４２】
図１Ａおよび１Ｂにおいて、厚膜誘電体インクを、前処理した銅フォイル１１０上に、４００メッシュ・スクリーンを通してスクリーン印刷して、１９８ｍｍ×２３０ｍｍの第１の誘電体層１２０を形成した。第１の誘電体層１２０の湿式印刷された厚みは、ほぼ１２〜１５ミクロンであった。第１の誘電体層１２０を、１２５℃でほぼ１０分間、乾燥した。そして第２の誘電体層１２２を、スクリーン印刷によって、やはり４００メッシュ・スクリーンを通して塗布した。続いて、もう一度乾燥ステップを１２５℃で行なった。厚膜誘電体インクには、チタン酸バリウム成分、酸化ジルコニウム成分、およびガラス・セラミック相を含めた。第１および第２のアパーチャ１２４、１２６の間隔ｄ1は、ほぼ４１ミルであった。アパーチャ１２４、１２６の直径ｄ2は、ほぼ２６ミルであった。
【００４３】
図１Ｃおよび１Ｄを参照して、厚膜銅電極インク層１３０を、４００メッシュ・スクリーンを通して、誘電体層１２２上に印刷した後、１２５℃でほぼ１０分間、乾燥した。図１Ｃを参照して、層１３０は平面図寸法が、約１７８ｍｍ×２１０ｍｍであった。層１３０のサイズは、その周囲エッジの周りにおいて、誘電体１２８よりもほぼ１０ミルだけ小さい。印刷された導電層１３０の厚みは、約５ミクロンであった。次に、結果として生じる構造を、９００℃で１０分間、ピーク温度において、厚膜窒素プロファイルを用いて共焼成した。窒素プロファイルには、５０ｐｐｍ未満の酸素がバーンアウト・ゾーンに含まれ、２〜１０ｐｐｍの酸素が焼成ゾーンに含まれ、全体のサイクル時間は１時間であった。
【００４４】
図１Ｅを参照して、ＦＲ４プリント配線板の基板積層材料１４０を、フォイル１１０の構成部品面に積層した。銅フォイル１４２を、積層材料１４０上に形成した。積層条件は、１８５℃および２０８ｐｓｉｇにおいて、１時間、水銀換算で２８インチまで排気した真空チャンバ内であった。シリコーン・ゴム・プレス・パッドおよび滑らかなＰＴＦＥ充填ガラス剥離シートを、フォイル１１０に接触させて、エポキシが積層プレートを互いに接着することを防いだ。
【００４５】
図１Ｆおよび１Ｇを参照して、フォイル１１０および１４２にそれぞれフォトレジストを塗布し、描画し、エッチングした後、フォトレジストを剥離して、中間層パネル１００を形成した。トレンチ１１６は、内径がほぼ３６ミルであり、外径がほぼ４６ミルであった。
【００４６】
図１Ｈを参照して、次にプリント配線板１０００を、中間層パネル１００を用いて形成した。プリント配線板１０００を形成するために、中間層パネル１００を他の中間層パネルとともに積層して、積み重ね構成にした。合体してプリント配線板１０００にした各中間層パネルには、相互接続回路が含まれていた。中間層パネル内の回路構成部品を、埋め込みビア、スルー・ホール・ビア、または両方に接続した。回路導体１０２１、１０２２を、１６ミル（１６／１０００インチ）直径のスルー・ホールをドリルすることによって、およびビア壁に銅を厚みがほぼ２５ミクロン（１ミルまたは１／１０００インチ）となるまでメッキすることによって、形成した。
【００４７】
図１Ｉを参照して、第１および第２のビア１０２１、１０２２が、第１および第２の電極１７０、１８０に、それぞれ結合された。
【００４８】
この実施例では、厚膜誘電体材料は、以下の組成物を有していた。
チタン酸バリウム粉末：６４．１８％
酸化ジルコニウム粉末：３．７８％
ガラスＡ：１１．６３％
エチルセルロース：０．８６％
テキサノール：１８．２１％
酸バリウム粉末：０．８４％
リン酸塩潤滑剤：０．５％
ガラスＡの構成は以下の通りであった。
酸化ゲルマニウム：２１．５％
四酸化鉛：７８．５％
【００４９】
ガラスＡの組成は、Ｐｂ5Ｇｅ3Ｏ11に対応していた。これは、共焼成の間に沈殿し、誘電率はほぼ７０〜１５０であった。厚膜銅電極インクの構成は以下の通りであった。
銅粉末：５５．１％
ガラスＡ：１．６％
亜酸化銅粉末：５．６％
エチルセルロースＴ−２００：１．７％
テキサノール：３６．０％。
【００５０】
前述の第１の実施形態およびその代替案に示したキャパシタ・デザインによって、終端分離が小さくなり、相応に回路ループ・インダクタンスに対する寄与が小さくなる。低インダクタンス回路は、種々の応用例において望ましい。たとえば低インダクタンス回路は、高周波数および高速度の応用例において特に望ましい。加えて、前述の第１の実施形態およびその代替案によれば、キャパシタの周囲エッジにおいて終端接続は必要ではない。この態様によって、キャパシタを収容するために必要なプリント配線板面積が小さくなる。この特徴によって、プリント配線板に組み込むキャパシタの数を大きくすることができる。あるいは、仕様のキャパシタンスが要求されるプリント配線板を、電極の周囲エッジにキャパシタ終端を有するプリント配線板よりも、小さなサイズとすることができる。
【００５１】
図２Ａ〜２Ｄに示すのは、第２の実施形態の中間層パネル２００１の製造方法である。完成したキャパシタ中間層パネル２００１には、キャパシタ２０５が含まれている。キャパシタ中間層パネル２００１を、分離分解断面図として、図２Ｄに示す。中間層パネル２００１を合体して、多層プリント配線板、たとえば図１Ｈに示したプリント配線板１０００にしても良い。中間層パネル２００１は、２層の誘電体および３つの電極を有する。２層の誘電体のデザインによって、キャパシタ２０５に対して高キャパシタンス密度が得られる。２層の誘電体によって、たとえば、単一層のキャパシタ・デザインと比較した場合に少なくとも２倍のキャパシタンス密度を得ることができる。
【００５２】
図２Ａは、図２Ｄに示した中間層パネル２００１の製造のある段階を示す断面図である。図２Ａに示す物品には、フォイル２１０、第１の誘電体層２２８、および第１の導電層２３０が含まれている。第１の誘電体層２２８には、第１のアパーチャ２２９および第２のアパーチャ２３１が含まれている。図２Ａの物品は概ね、図１Ｄに示す物品に対応し、同様の仕方で製造することができる。しかしそれに加えて、第２の誘電体層２４０を導電性電極層２３０上に形成して、乾燥する。第２の誘電体層２４０の形成は、第１および第２のアパーチャ２４２、２４４を、第１および第２のアパーチャ２２９および２３１上でそれぞれアライメントして、行なう。第１および第２のアパーチャ２２９、２３１および２４２、２４４は、たとえば、平面斜視図から見たときに円形状を有することができる。他の形状たとえば多角形状を、用いても良い。
【００５３】
図２Ｂを参照して、第２の導電層２５０を誘電体層２４０上に形成する。第２の導電層２５０は、アパーチャ２４４と一致するアパーチャ２５２を含む。次に、結果として生じる物品を焼成する。導電層２５０および誘電体層２４０の共焼成が、好ましい焼成方法である。図２Ｂに示すのは、焼成後の物品である。焼成の結果、単一誘電体２４８が、誘電体層２２８および２４０から形成される。と言うのは、誘電体層２２８と２４０との間の境界が、共焼成の間に効果的に取り除かれるからである。単一の誘電体２４８は、「２層」誘電体として記述することができる。と言うのは、それは、完成した中間層パネル２００１において３つの電極を分離するように機能するからである。
【００５４】
この実施形態においては、焼成を、１つまたは複数の場合で行なうことができる。たとえば、物品を共焼成すること（すなわち、導電層２３０の下の誘電体層２２８が、事前に焼成されていない）を、第１の導電層２３０を形成した後に行なうことができ、また物品を再度焼成することを、第２の導電層２５０を形成した後に行なうことができる。あるいは、物品を初めて共焼成することを、第２の導電層２５０を形成した後に行なうことができる。
【００５５】
図２Ｃに示したように、フォイル２１０の構成部品面を、積層材料２６０に積層する。積層材料２６０は、たとえば、図１Ａ〜１Ｊを参照して前述した積層材料と同様の組成を有することができる。フォイル２６２を、積層材料２６０に貼り付けても良い。フォイル２６２は、回路とキャパシタ電極に対する接続部とを形成するための表面を得るために用いても良い。
【００５６】
図２Ｃおよび図２Ｄを参照して、積層後に、フォトレジストをフォイル２１０およびフォイル２６２に塗布する。次にフォイル２１０および２６２を、描画し、エッチングした後に、フォトレジストを剥離する。フォイル２１０をエッチングするサイズは好ましくは、誘電体２４８よりも小さい。これは、図１Ｆに示したフォイル１１０に対するエッチング・プロセスの場合と、同様である。トレンチ２１６も、フォイル２１０内でエッチングする。トレンチ２１６は、たとえば環状であっても良い。これは、図１Ｆに示すトレンチ１１６の場合と同様である。図２Ｄに，結果として生じる中間層パネル２００１を示す。
【００５７】
図２Ｄは、完成した中間層パネル２００１の側面図における断面図であり、キャパシタ２０５を含んでいる。中間層パネル２００１は、プリント配線板への一体化に適している。図２Ｄの中間層パネル２００１を多層プリント配線板とは別個に示しているのは、中間層パネル２００１の詳細を示すためである。また中間層パネル２００１を合体して、中間層パネルのサブアセンブリにしても良い。
【００５８】
フォイル２６２（図２Ｃ）を、エッチングして、キャパシタ２０５の終端に接続するために用いても良い回路２６３（図２Ｄ）を形成しても良い。エッチングの後に、結果として生じる物品を、受動回路素子などの回路を含む他の中間層パネルと一緒に積層しても良い。その結果、多層プリント配線板、または多層プリント配線板内で用いる中間層パネルのサブアセンブリが形成される。図２Ｄにおいて、第１の回路導体２０２１および第２の回路導体２０２２は、中間層パネル２００１を貫いて延びるように形成されている。第１および第２の回路導体２０２１、２０２２は、たとえば、中間層パネル２００１を合体してプリント配線板にした後に形成されるスルー・ホール・メッキされたビアとすることができる。また第１および第２の回路導体２０２１、２０２２は、中間層パネル２００２を含む中間層パネルのサブアセンブリを貫いて延びる埋め込みビアとすることもできる。あるいは回路導体２０２１、２０２２は、中間層パネル２００１のみを貫いて延びるマイクロビアとすることができる。マイクロビアは、中間層パネル２００１を合体して中間層パネルのサブアセンブリにする前に、形成することができる。
【００５９】
フォイル２１０をエッチングした後、および第１および第２の回路導体２０２１、２０２２を形成した後に、キャパシタ２０５（図２Ｄ）には、第１の電極２８１、２層誘電体２４８、第２の電極２８２、および第３の電極２８３が含まれる。第１の電極２８１および第３の電極２８３は、互いに電気的に接続され、また第１の回路導体２０２１に電気的に接続されている。第２の電極２８２は、第２の回路導体２０２２に電気的に接続されている。第２の電極２８２は、トレンチ２１６によって、第１の電極２８１から電気的に絶縁されている。
【００６０】
図２Ｄに示したように、第１の電極２８１および第３の電極２８３の終端は、２層誘電体２４８に含まれる両方の誘電体層のスルー・ホール・アパーチャに位置付けられる。ここでは、第１の回路導体２０２１が、第１および第３の電極２８１、２８３に電気的に結合されている。同様に、第２の電極２８２の終端は、第２の回路導体２０２２が第２の電極２８２に電気的に結合される場所に、すなわち誘電体２４８に含まれる両方の誘電体層内のスルー・ホール・アパーチャに位置付けられる。優位なことに、第１の電極２８１、第２の電極２８２、および第３の電極２８３の終端をすべて、それらの個々の電極のフットプリント内に位置付けても良い。
【００６１】
３電極／２層誘電体のキャパシタ２０５は、回路ループ・インダクタンスへの寄与が小さいことに加えて、キャパシタンス密度が大きい。回路ループ・インダクタンスへの寄与が小さいのは、キャパシタ終端をそれらの個々のキャパシタ電極のフットプリント内に位置付けることによって実現される終端分離の低減に起因する。加えて、キャパシタ終端接続がキャパシタ２０５の周囲エッジ上にある必要がないため、キャパシタ２０５によって占められるＰＷＢボード面積が小さくなる。
【００６２】
図３Ａは、キャパシタ３０５を有する第３の実施形態のキャパシタ中間層パネル３００１の側面図における断面図である。キャパシタ３０５は、フォイルから形成される第１の電極３１０、誘電体３２０、および第２の電極３３０を有する。トレンチ３１２によって、第１の電極３１０が第２の電極３３０から隔離されている。キャパシタ３０５は、誘電体３２０内に必要なクリアランス・ホールまたはアパーチャ３２２が１つのみであることを除いて、図１Ｈに示すキャパシタ１０５に構成において概ね対応する。第１の回路導体３０２１を第１の電極３１０に接続するために、第２の電極３３０内にクリアランス・ホールは必要ではない。その代わりに、第１の回路導体３０２１および第２の回路導体３０２２が、第１の電極３１０の構成部品面の反対側の第１の電極３１０の面から延びている。
【００６３】
中間層パネル３００１は、図１Ａ〜１Ｊに示す中間層パネル１００１と同様の仕方で形成することができる。誘電体３２０に対応する誘電体層を、フォイル上に堆積する。また第２の電極３３０に対応する導電層を、誘電体層上に堆積する。誘電体層は、たとえば、１つまたは２つのスクリーン印刷ステップで形成することができる。次に誘電体層および導電層を共焼成する。結果として生じる物品を、構成部品面を下にして、積層材料３４１に積層して、積層構造を形成する。次にフォトレジストをフォイル３１０に塗布し、フォイル３１０をエッチングしてトレンチ３１２を形成する。その結果、第１の電極３１０が、それを第２の電極３３０から分離することによって、形成される。
【００６４】
次に物品を、積層材料３４０に積層することができる。これは、第１の電極３１０の「フォイル面」（すなわち、構成部品面の反対側の面）を、積層材料３４０に対向させた状態で行なう。フォイルを積層材料３４０に貼り付ける。フォイルをエッチングして、回路３４３を形成しても良い。次に、第１の回路導体３０２１および第２の回路導体３０２２を、結果として生じる物品中に形成する。こうして中間層パネル３００１が完成する。中間層パネル３００１を、合体して多層プリント配線板にすることもできるし、他の中間層パネルと組み合わせて多層サブアセンブリを形成することもできる。一般的に、２つの層を含む中間層パネル、たとえば積層層３４０および３４１を有する中間層パネル３００１は、「サブアセンブリ」と言うこともできる。本明細書においては、用語「中間層パネル」を、フォイル電極の１つまたは２つの面のどちらかに積層されるパネルを示す一般的な用語として用いる。
【００６５】
第１および第２の回路導体３０２１、３０２２の形成は、たとえばＣＯ2レーザを用いて、第１および第２の回路導体３０２１、３０２２を、第１および第２の電極３１０、３３０において、電極３１０、３３０に損傷を与えることなく終端処理することによって、行なうことができる。次に、ドリル操作によって形成されるホールに、導電性材料をメッキして、第１および第２の回路導体３０２１、３０２２を形成する。第１および第２の回路導体３０２１、３０２２を、メッキされたビアとして示す。
【００６６】
図３Ａに示したように、誘電体３２０が必要とするのは１つのクリアランス・スルー・ホール３２２だけであるため、第２の電極３３０は、フォイル３１０の一部３１４と接触していても良い。
【００６７】
図３Ｂは、図３Ａの線３Ｂ−３Ｂに沿って見た断面図である。第１および第２の電極３１０、３３０（第２の電極３３０は破線によって示す）の終端（第１および第２の回路導体３０２１、３０２２が電極３１０、３３０に、それぞれ接触する）が、第１および第２の電極３１０、３３０のフットプリント内に位置付けられている。電極３１０、３３０の終端の間隔をｄで示し、第１の電極３１０の幅はｌ1であり、第２の電極３３０の幅はｌ2である。この実施形態および本明細書で説明される残りの実施形態においては、終端間隔ｄは、優位なことに、第１および第２の電極３１０、３３０の幅ｌ1、ｌ2よりもはるかに小さく、その結果、回路ループ・インダクタンスへのキャパシタ３０５からの寄与が小さい。プリント配線板の使用面積も小さくなる。と言うのは、電極３１０、３３０のエッジにおいて接続する必要がないからである。
【００６８】
図４は、キャパシタ４０５を有する第４の実施形態の中間層パネル４００１を示す側面図における断面図である。キャパシタ４０５は、２層の誘電体層および３つの電極を有する。中間層パネル４００１を合体して、プリント配線板たとえば図１Ｈに示すプリント配線板１０００に、または中間層パネルのサブアセンブリにしても良い。
【００６９】
キャパシタ４０５は、フォイルから形成される第１の電極４１０、２層の誘電体４２０、第２の電極４３０、および第３の電極４４０を有する。第１の電極４１０は、トレンチ４１６によって、第２の電極４３０から隔離されている。第３の電極４４０は、２層誘電体４２０の両方の層を貫いて延びるクリアランス・ホール・アパーチャ４２３を貫いて、第１の電極４１０に電気的に結合されている。第１の電極４１０は、第１の回路導体４０２１に電気的に結合されている。第２の電極４３０は、第２の回路導体４０２２に電気的に結合されている。キャパシタ４０５は、その一方の面に、積層材料４５１が積層されている。また物品に、積層材料４５０を積層しても良く、その結果、中間層パネル４００１は「サブアセンブリ」となる。これは前述した通りである。あるいは物品を、積層材料４５０に積層することなく、直接合体してプリント配線板にすることができる。積層材料４５０を中間層パネル４００１内で用いる場合には、回路４５３を、積層材料４５０上のフォイルから形成しても良い。回路４５３が含まれているため、第１および第２の回路導体４０２１および４０２２を介してキャパシタ４０５の終端に接続を形成しても良い。
【００７０】
キャパシタ４０５は、クリアランス・スルー・ホールが第３の電極４４０内に必要ではないことを除いて、図２Ｄに示すキャパシタ２０５に、構成において概ね対応する。その代わりに、第１および第２の導電性ビア４０２１、４０２２が、第１の電極４１０のフォイル面から延びる。
【００７１】
中間層パネル４００１のキャパシタ４０５は、図２Ｄに示す中間層パネル２００１のキャパシタ２０５と同様の仕方で、形成することができる。第１の誘電体層（参照数字４２１によって示す）を、１つまたは２つのスクリーン印刷ステップでフォイル上に形成する。次に、誘電体層４２１を乾燥する。第２の電極４３０に対応する第１の導電層を、第１の誘電体層４２１上に形成する。次に、結果として生じる物品を、共焼成する。第２の誘電体層（参照数字４２２によって示す）を、第１の導電層上に形成して、乾燥する。次に、第２の導電層に対応する第３の電極４４０を、第２の誘電体層４２２上に形成する。次に、結果として生じる物品を共焼成する。共焼成によって一般的に、単一の２層誘電体構造４２０が得られる。図４では、別個の誘電体層４２１、４２２を、キャパシタ４０５の形成方法に含まれるステップを例示するために示す。また共焼成によって一般的に、誘電体層間の境界が取り除かれる。
【００７２】
共焼成の後に、フォイルに、構成部品面を下にして、積層材料４５１を積層する。次にフォイルを、描画し、エッチングし、剥離して、第１の電極４１０を形成し、および第１の電極４１０を第２の電極４３０から隔離する。図４に示したように、２層誘電体４２０には、２つのクリアランス・ホールがある。クリアランス・ホール４２３によって、第３の電極４４０を、フォイルの第１の電極４１０に電気的に接続することができる。またクリアランス・ホール４２５によって、第２の電極４３０を、フォイルの一部４１６に電気的に接続することができる。
【００７３】
次に、結果として生じる物品に積層材料４５０を積層して、フォイルを積層材料４５０上に形成しても良い。フォイルをエッチングして、回路４５３を形成しても良い。回路導体４０２１、４０２２の形成は、たとえば中間層パネル４００１内のみに、または中間層パネル４００１を含むプリント配線板を通して、行なうことができる。回路４５３によって、キャパシタ４０５の終端に対する電気的な接続が、第１および第２の回路導体４０２１、４０２２を介して可能になる。中間層パネル４００１は好ましくは、相互接続回路を含む他の中間層パネルと一緒に、多層プリント配線板に積層する。第１および第２の回路導体４０２１、４０２２の形成は、たとえば、レーザ・ドリリングおよびメッキによって導電性ビアを形成することによって、行なうことができる。
【００７４】
電極４１０、４３０の終端が、電極４１０、４３０のフットプリント内に位置付けられており、電極のエッジには位置付けられていない。また電極４１０、４３０の終端に接続する回路導体４０２１、４０２２が、第１の電極４１０のフォイル面から外側に延びており、電極エッジからは延びていない。その結果、キャパシタ４０５には、終端分離が小さく、ＰＷＢボード面積サイズが小さいという優位性がある。
【００７５】
図５は、キャパシタ５０５を含む第５の実施形態のキャパシタ中間層パネル５００１を示す断面図である。キャパシタ５０５には、フォイルから形成される第１の電極５１０、誘電体５２０、および第２の電極５３０が含まれている。キャパシタ５０５を、積層材料５４０に積層する。また回路５４３を積層材料５４０上に配置して、キャパシタ５０５終端への接続を第１および第２の回路導体５０２１、５０２２を介して可能にしても良い。
【００７６】
第１の電極５１０は、第１の回路導体５０２１に結合されている。また第２の電極５３０は、第２の回路導体５０２２に結合されている。第１の電極５１０の終端は、誘電体５２０内のスルー・ホール・アパーチャ５２２に位置付けられている。スルー・ホール・アパーチャ５２２は、第２の電極５３０内のスルー・ホール・アパーチャ５３２に一致する。
【００７７】
図６は、キャパシタ６０５を含む第６の実施形態の中間層パネル６００１を示す断面図である。キャパシタ６０５には、フォイルから形成される第１の電極６１０、２層誘電体６２０、第２の電極６３０、および第３の電極６４０が含まれる。キャパシタ６０５を、積層材料６５０に積層する。また回路６５３を、積層材料６５０上に形成して、キャパシタ６０５終端への接続を第１および第２の回路導体６０２１、６０２２を介して可能にしても良い。
【００７８】
第１の電極６１０および第３の電極６４０は、第１の回路導体６０２１に結合されている。また第２の電極６３０は、第２の回路導体６０２２に結合されている。第２の電極６３０の終端は、誘電体６２０のスルー・ホール・アパーチャ６２２に位置付けられている。スルー・ホール・アパーチャ６２２は、第３の電極６４０内のスルー・ホール・アパーチャ６４１に一致する。
【００７９】
前述したキャパシタ６０５の実施形態においては、キャパシタ電極終端をそれらの個々の電極のフットプリント内に位置付けることに付随して、終端分離が小さくなり、表面積が小さくなるという優位性がある。またキャパシタ６０５は、キャパシタンス密度が高い。と言うのは、３電極、２層誘電体のデザインだからである。
【００８０】
前述の実施形態においては、高温で焼成するようにデザインされた厚膜組成物の代わりに、低い温度たとえば１５０℃で乾燥するようにデザインされたポリマー厚膜組成物を用いても良い。材料は、前述と概ね同じ仕方でフォイル上に形成しても良いが、硬化ステップを焼成ステップの代わりに用いる。図７Ａ〜７Ｅに示すのは、ポリマー厚膜組成物を用いる中間層パネルの実施形態および方法である。
【００８１】
図７Ａ〜７Ｄに示すのは、第７の実施形態の中間層パネル７００１の一般的な製造方法である。図７Ｅに示すのは、完成した中間層パネル７００１であり、キャパシタ７０５が含まれている。中間層パネル７００１は、ポリマー厚膜組成物を用いてパネル層を形成することによって、製造される。
【００８２】
図７Ａは、中間層パネル７００１の製造の第１の段階を示す断面図である。図７Ａでは、物品として、積層材料７３０の反対側の面に積層された第１のフォイル７１０および第２のフォイル７２０を備えるものを、提供する。第１および第２のフォイル７１０、７２０は、ポリマー厚膜材料から形成しても良い。ポリマー厚膜材料は、比較的低い温度たとえば１５０℃で硬化されるため、キャパシタを積層材料７３０上に直接形成することができる。厚膜材料の乾燥は、硬化と同時に行なう。
【００８３】
図７Ｂを参照して、図７Ａの積層物品をエッチングして、フォイル７１０から第１の電極７１２を形成する。また回路７２２を、エッチング・ステップの間に、フォイル７２０から形成しても良い。
【００８４】
図７Ｃおよび７Ｄに示すのは、中間層パネル７００１の製造の次の段階である。図７Ｃは、製造のこの段階で形成される物品の平面図である。図７Ｄは、図７Ｃの線７Ｄ−７Ｄに沿って見た側面図における断面図である。図７Ｄを参照して、誘電体７４０を、第１の電極７１２上に形成する。誘電体７４０は、クリアランス・ホールまたはアパーチャ７４２を含み、およびポリマー厚膜材料から形成される。１つまたは複数のスクリーン印刷ステップを用いて、誘電体７４０を形成しても良い。次に、誘電体７４０を硬化する。第２の電極７５０を、ポリマー厚膜材料を用いる誘電体７４０上に形成する。第２の電極７５０の形成は、たとえば、ポリマー厚膜材料を１つまたは複数のスクリーン印刷において堆積し、その後に硬化させることによって、行なっても良い。第２の電極７５０には、クリアランス・ホール７４２と一致するが直径はより大きいクリアランス・ホール７５２が、含まれる（図７Ｃに示す）。
【００８５】
図７Ｅに、完成した中間層パネル７００１を、側面図における断面図として示す。図７Ｅでは、図７Ｃおよび７Ｄに示すスクリーン印刷ステップから生じた物品を、構成部品面を下にして、積層材料７６０に積層する。フォイルを、積層材料７６０に積層しても良い。またフォイルをエッチングして、回路７７３を形成しても良い。したがって中間層パネル７００１は、多層サブアセンブリ構成である。
【００８６】
次に、第１の導体７６１および第２の導体７６２を形成する。これはたとえば、ドリリングおよびメッキによって、メッキされたマイクロビアを形成することによって行なう。第１の導体７６１は、積層材料７６０を貫いて、および誘電体７４０および第２の電極７５０内のクリアランス・アパーチャ７４２、７５２をそれぞれ貫いて、延びる。第１の導体７６１は第１の電極７１２に電気的に接続し、第２の導体７６２は第２の電極７５０に電気的に接続する。
【００８７】
中間層パネル７００１では、パネル７００１は、回路化された中間層またはサブアセンブリである。あるいは、中間層パネルの形成を、ポリマー厚膜組成物を用いて行なうことができる。この場合、中間層パネルは、サブセットの一部であるか、または中間層パネルのより大きなサブアセンブリである。これはたとえば、前述した焼成フォイルの実施形態である。このような実施形態においては、回路導体の形成を、中間層パネル７００１をサブアセンブリの１つまたは複数の中間層パネルと組み合わせた後で、行なっても良い。回路導体は、サブアセンブリのすべてまたは一部を貫いて延びる。またポリマー厚膜層を有する中間層パネルを、１つまたは複数の中間層パネルと組み合わせて、プリント配線板たとえば図１Ｉに示すものを、形成することができる。一般に、焼成フォイル方法によって形成される前述した中間層パネルの実施形態は、硬化されるポリマー厚膜組成物を用いて、代替的に形成することができる。ポリマー厚膜組成物を用いて形成されるキャパシタは、たとえば低いキャパシタンス・キャパシタの応用例において、特に有用である。
【００８８】
本明細書で説明した焼成フォイルの実施形態においては、用語「ペースト」は、電子材料業界で用いられる従来の用語に対応していても良く、概ね厚膜組成物を指す。通常は、下地印刷ペーストの金属成分は、金属フォイル中の金属にマッチングさせる。たとえば、銅フォイルを用いた場合には、銅含有ペーストを下地印刷として用いる。他の応用例は、銀およびニッケル・フォイルを、同様の金属下地印刷ペーストと組にすることである。厚膜ペーストを用いて、下地印刷および受動回路構成部品の両方を形成しても良い。
【００８９】
一般的に、厚膜ペーストには、セラミック、ガラス、金属、または他の固体の微細分割された粒子を、可塑剤、分散剤および有機溶媒の混合物中に溶解させたポリマー中に分散させたものが含まれる。焼成銅フォイルの応用例で用いるための好ましいキャパシタ・ペーストは、窒素雰囲気中でのバーンアウト特性が良好な有機ビヒクルを有する。このようなビヒクルには一般に、非常に少量の樹脂、たとえば高分子量エチルセルロースが含まれる。スクリーン印刷に適した粘度を生成するには、少量のみが必要である。さらに、酸化成分たとえば硝酸バリウム粉末を、誘電体粉末混合物中にブレンドすることによって、窒素雰囲気中での有機成分の焼却が助けられる。固体を、本質的に不活性な液体媒体（「ビヒクル」）と混合した後に、３ロール・ミル上で分散させて、スクリーン印刷に適したペースト状の組成物を形成する。本質的に不活性であれば、任意の液体をビヒクルとして用いても良い。たとえば、種々の有機液体（増粘剤および／または安定剤および／または他の一般的な添加剤が含まれているもの、いないもの）を、ビヒクルとして用いても良い。
【００９０】
高誘電率（「高Ｋ」）の厚膜誘電体ペーストには一般的に、少なくとも１つの高いＫ機能相粉末および少なくとも１つのガラス粉末を、少なくとも１つの樹脂および１つまたは複数の溶媒からなるビヒクル・システム中に分散させたものが、含まれている。ビヒクル・システムは、スクリーン印刷した際に高密度で空間的に明確膜が得られるように、デザインされる。高Ｋ機能相粉末は、ペロブスカイト型の強誘電体組成物（一般式ＡＢＯ3）を含むことができる。このような組成物の例には、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＣａＴｉＯ3、ＰｂＺｒＯ3、ＢａＺｒＯ3、およびＳｒＺｒＯ3がある。他の組成物も、代替的な元素をＡおよび／またはＢ位置へと置換することによって、可能である。たとえばＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3およびＰｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3である。ＴｉＯ2およびＳｒＢｉ2Ｔａ2Ｏ9は、他の可能な高Ｋ材料である。
【００９１】
前記組成物をドープおよび混合した金属バージョンも、好適である。ドーピングおよび混合を行なうのは主に、必要な最終用途の特性仕様たとえば、必要なキャパシタンス温度係数（ＴＣＣ）を実現して、材料が業界規定たとえば「Ｘ７Ｒ」または「Ｚ５Ｕ」規格に合うようにするためである。
【００９２】
ペースト中のガラスは、たとえば、ホウケイ酸Ｃａ−Ａｌ、ホウケイ酸Ｐｂ−Ｂａ、ケイ酸Ｍｇ−Ａｌ、希土類ホウ酸塩、および他の同様のガラス組成物とすることができる。高Ｋガラス・セラミック粉末、たとえばゲルマン酸鉛（Ｐｂ5Ｇｅ3Ｏ11）が、好ましい材料である。
【００９３】
低Ｋ厚膜誘電体ペーストも、低キャパシタンスが必要な低インピーダンス・デザインにおいて利用することができる。この場合には、高Ｋ機能相の代わりに、たとえばチタン酸ネオジウム、二酸化チタン、およびチタン酸バリウム粉末混合物を用いる。
【００９４】
焼成された電極層を形成するために用いるペーストは、銅、ニッケル、銀、銀含有貴金属組成物、またはこれらの化合物の混合物の、金属粉末に基づいても良い。銅粉末組成物が好ましい。
【００９５】
硬化された構成部品内で用いるポリマー厚膜ペースト、たとえば図７Ａ〜７Ｅを参照して前述したものは一般的に、セラミックまたは金属の微細分割された粒子を分散させて含んでいても良い有機溶媒中に溶解される永久樹脂からなる。可塑剤、分散剤、または他の添加剤を用いても良い。好ましいポリマー厚膜キャパシタ・ペーストは、たとえば、純粋な樹脂、チタン酸バリウム、または他の高誘電率相を、エポキシまたはポリイミド樹脂の溶液中に分散させたものであっても良い。前述したポリマー厚膜の実施形態の場合、中間層パネル７００１内の第２の電極７５０を形成するために用いられる好ましいポリマー厚膜導体ペーストは、銅または銀粉末を、キャパシタ・ペーストのそれと同様の樹脂中に分散させたものであっても良い。
【００９６】
本明細書で説明する中間層パネルの実施形態には、多くの応用例がある。たとえば中間層パネル実施形態は、有機プリント回路基板、ＩＣパッケージ、デカップリング用途でのこれらの構造の応用例、ならびにデバイスたとえばＩＣモジュールおよび／またはハンドヘルド装置マザーボード内で、用いることができる。前述した中間層パネル実施形態はどれも、合体してプリント配線板構造にすることができる。また前述した中間層パネルの実施形態を、従来の他の中間層パネルと組み合わせて、プリント配線板を形成しても良い。
【００９７】
前述した実施形態においては、導電性の電極層をスクリーン印刷によって形成すると説明している。しかし他の方法、たとえば誘電体層表面上への電極金属のスパッタリングまたは蒸発による堆積を、用いても良い。また誘電体層も、スクリーン印刷によって形成すると説明し、代替的な方法によって形成しても良い。
【００９８】
前述したキャパシタ実施形態の形状は、平面図で見たときに略矩形である。しかしキャパシタ電極、誘電体、および他のキャパシタ構成部品は、他の表面領域形状、たとえば円形または楕円形状および多角形状とすることができる。
【００９９】
前述の本発明の説明において、本発明を例示および説明している。また開示によって、本発明の選択された好ましい実施形態のみが図示および説明されているが、本発明は、他の種々の組み合わせ、変更、および環境において用いることができ、また本明細書で表現される本発明の概念の範囲内で、前述の教示に対応しておよび／または当該分野の技術または知識内で、変化または変更が可能であることを理解されたい。
【０１００】
前述した実施形態はさらに、本発明を実行する既知の最良のモードを説明するように、また当業者が本発明を上記のまたは他の実施形態においておよび本発明の特定の応用例または使用方法によって必要とされる種々の変更を伴って利用できるように、意図される。したがって本説明では、本発明を本明細書で開示される形態に限定することは意図されていない。また添付の請求項を、詳細な説明に明示的に規定されていない代替的な実施形態を含むように解釈すべきであることが、意図されている。
【図面の簡単な説明】
【０１０１】
【図１Ａ】プリント配線板の中間層パネルの第１の実施形態の製造の段階を示す平面図である。
【図１Ｂ】図１Ａからの側面図の線１Ｂ−１Ｂに沿って見た断面図である。
【図１Ｃ】第１の中間層パネル実施形態の製造の段階を示す平面図である。
【図１Ｄ】図１Ｃからの側面図の線１Ｄ−１Ｄに沿って見た断面図である。
【図１Ｅ】第１の中間層パネル実施形態の製造の段階を示す側面図における断面図である。
【図１Ｆ】第１の中間層パネル実施形態の製造の段階を示す平面図であり、導体を中間層パネル終端に結合する前の完成した中間層パネルを示す。
【図１Ｇ】図１Ｆからの側面図の線１Ｇ−１Ｇに沿って見た断面図である。
【図１Ｈ】中間層パネルを含むプリント配線板の第１の実施形態を示す側面図における断面図である。
【図１Ｉ】図１Ｈに示したプリント配線板に合体した後の第１の中間層パネル実施形態を示す側面図における断面図および分離図である。
【図１Ｊ】図１Ｉの線１Ｊ−１Ｊに沿って見た断面図である。
【図２Ａ】中間層パネルの第２の実施形態の製造の段階を示す側面図における断面図である。
【図２Ｂ】中間層パネルの第２の実施形態の製造の段階を示す側面図における断面図である。
【図２Ｃ】中間層パネルの第２の実施形態の製造の段階を示す側面図における断面図である。
【図２Ｄ】第２の中間層パネル実施形態を示す側面図における断面図である。
【図３Ａ】中間層パネルの第３の実施形態を示す側面図における断面図である。
【図３Ｂ】図３Ａからの線３Ｂ−３Ｂに沿って見た断面図である。
【図４】中間層パネルの第４の実施形態を示す側面図における断面図である。
【図５】中間層パネルの第５の実施形態を示す側面図における断面図である。
【図６】中間層パネルの第６の実施形態を示す側面図における断面図である。
【図７Ａ】中間層パネルの第７の実施形態の製造の段階を示す側面図における断面図である。
【図７Ｂ】中間層パネルの第７の実施形態の製造の段階を示す側面図における断面図である。
【図７Ｃ】第７の中間層パネル実施形態の製造の段階を示す平面図である。
【図７Ｄ】図７Ｃの線７Ｄ−７Ｄに沿って見た、側面図における断面図である。
【図７Ｅ】完成した第７の中間層パネル実施形態を示す側面図における断面図である。
【技術分野】
【０００１】
技術分野は、セラミック・キャパシタである。より詳細には、技術分野には、プリント配線板内に埋め込まれ得る低インダクタンスでスペース効率的なセラミック・キャパシタが含まれる。
【０００２】
（関連出願の相互参照）
本出願は、以下の出願に関連する。割り当てられた代理人名簿番号ＥＬ−０４９５、米国特許出願第６０／４１８,０４５号明細書、米国特許商標庁に２００２年１０月１１日出願、発明の名称「プリント配線板内で用いる共焼成セラミック・キャパシタおよびセラミック・キャパシタの製造方法」。
【背景技術】
【０００３】
多層プリント配線板（ＰＷＢ）内への受動回路素子の埋め込みを行なうことによって、回路サイズが低減され、回路性能が向上される。受動回路素子は通常、積み重ねられたパネルに埋め込まれている。これらのパネルは導電性ビアによって接続され、パネルの積層物が多層プリント配線板を形成する。パネルは一般的に、「中間層パネル」ということができる。
【０００４】
中間層パネル内に埋め込まれた受動回路素子たとえばキャパシタは、回路ループ・インダクタンス（「リード・インダクタンス」としても知られる）の原因となる。高回路ループ・インダクタンスは、ほとんどの応用例において望ましくない。また低回路ループ・インダクタンスは、高周波数および高速度の応用例で用いられる回路において特に望ましい。ループ・インダクタンスへのキャパシタの寄与は、キャパシタの自己インダクタンスおよびその終端分離によって、生じる。キャパシタの「終端」は一般的に、回路導体たとえば導電性トレースまたは導電性リードが、キャパシタ電極に接続される点として規定することができる。従来のキャパシタ要素は、一方の終端がキャパシタの一方のエッジに位置付けされ、別の終端がキャパシタの対向するエッジに位置付けられている。従来のキャパシタ要素では一般に、終端の位置は、平面図表面積またはキャパシタ電極の「フットプリント」内にはない。終端を、キャパシタの対向するエッジに位置付けることによって、キャパシタにおける終端分離が最も大きくなり、相応してループ・インダクタンスが高くなる。
【０００５】
米国特許公報（特許文献１）（シングデオ（Ｓｉｎｇｈｄｅｏ）ら）には、終端分離が大きいガラス・キャパシタ６０が開示されている。シングデオの図６に示すように、外部電極６６が内部電極６２、６４に、ガラス・キャパシタ６０の対向する端部において接続されている。したがって終端分離が、キャパシタ６０において最大になっている。
【０００６】
【特許文献１】米国特許第４，６８７，５４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
低回路ループ・インダクタンスに加えて、スペースも、ＰＷＢ中間層パネルでは重要である。したがって中間層パネルのうちキャパシタが占める表面積は、比較的小さくなくてはならない。キャパシタ終端を、キャパシタの対向する端部に位置付けると、キャパシタの全体的なフットプリントが大きくなるという不都合な効果がさらに生じる。その結果、キャパシタがプリント配線板内で占めるスペースが大きくなる。
【課題を解決するための手段】
【０００８】
第１の実施形態によれば、プリント配線板は、プリント配線板の少なくとも一部を貫いて延びる第１の回路導体と、プリント配線板の少なくとも一部を貫いて延びる第２の回路導体と、複数の積み重ねられた中間層パネルと、を備える。１つまたは複数の中間層パネルは、フォイルから形成されおよび終端を有する第１の電極であって、第１の回路導体は第１の電極に第１の電極の終端において結合され、第１の電極の終端は、第１の電極のフットプリント内にある、第１の電極と、第１の電極上に配置される少なくとも１つの誘電体と、第１の電極から離間して配置されおよび終端を有する第２の電極と、を備える。第２の電極、第１の電極、および誘電体がキャパシタを形成する。第２の電極キャパシタ終端は、好ましくは第２の電極のフットプリント内に位置付けられる。
【０００９】
第１の実施形態によれば、第１の電極キャパシタ終端を第１の電極のフットプリント内に位置付けることによって、第１の電極キャパシタ終端と第２の電極キャパシタ終端との間の間隔が小さくなる。第２の電極の終端を第２の電極のフットプリント内に位置付けることによって、終端分離をさらに小さくすることができる。終端分離を小さくすることによって、回路ループ・インダクタンスへのキャパシタの寄与が小さくなる。低インダクタンス・キャパシタは、高周波数および高速度ＰＷＢの応用例において特に優位である。加えて、終端接続部はキャパシタの周囲エッジにおいて必要ではないため、キャパシタによって占められるプリント配線板面積が小さくなる。
【００１０】
代替的な実施形態によれば、プリント配線板は少なくとも１つの中間層パネルを含み、中間層パネルは２層誘電体キャパシタを３つの電極とともに備え、各電極の終端の位置は、個々の電極フットプリント内にある。２層誘電体キャパシタ中間層パネルの実施形態によって、低回路ループ・インダクタンスの優位性が伝えられ、またＰＷＢボードの使用面積が減る。加えて、２層誘電体キャパシタの実施形態では、さらなる誘電体層およびさらなる電極によってキャパシタンス密度が増加する。
【００１１】
プリント配線板の製造方法の実施形態は、複数の積み重ねられた中間層パネルを形成する工程を含む。中間層パネルの少なくとも１つを形成することは、金属のフォイル上に誘電体を形成する工程と、フォイルから第１の電極を形成する工程であって、第１の電極は終端を有する工程と、誘電体上に第２の電極を形成する工程であって、第２の電極は終端を有する工程と、によって行なうことができ、第１の電極、第２の電極、および誘電体がキャパシタを形成する。第１の回路導体を形成する。第１の回路導体は、プリント配線板の少なくとも一部を貫いて延びおよび第１の電極の終端に接触し、第１の電極の終端の位置は、第１の電極のフットプリント内にある。第２の回路導体も形成する。第２の回路導体は、第２の電極の終端に接触しおよびプリント配線板の少なくとも一部を貫いて延びる。第２の電極終端は、第２の電極のフットプリント内に位置付けても良い。
【００１２】
プリント配線板の製造方法によって、回路ループ・インダクタンスへの寄与が小さいキャパシタを含む中間層パネルを有するプリント配線板が得られる。加えて、本方法によって製造される中間層パネルが占めるプリント配線板のボード面積は、比較的小さい。
【００１３】
詳細な説明では、添付の図面を参照する。図面では、同様の数字は同様の要素を指す。
【発明を実施するための最良の形態】
【００１４】
図１Ａ〜１Ｇに示すのは、プリント配線板１０００（図１Ｈ）の一般的な製造方法である。図１Ｈに示すのは、完成したプリント配線板１０００である。プリント配線板１０００は、積み重ねられた層１００１、１００２、１００３、．．．を備え、各層には、回路素子が埋め込まれている。積み重ねられた層１００１、１００２、１００３、．．．は一般的に、「中間層パネル」と言われる。図１Ａ〜１Ｇに示すのは、中間層パネル１００を合体してプリント配線板１０００にする前の、第１の実施形態の中間層パネル１００の製造方法である。図１Ｉは、中間層パネル１００１の分離図である。中間層パネル１００１は、中間層パネル１００を合体してプリント配線板１０００にした後の中間層パネル１００に対応する。
【００１５】
図１Ａ〜１Ｇに示すのは、キャパシタ１０５を有する中間層パネル１００の製造におけるステップである（図１Ｇに、完成した中間層パネル１００を示す）。中間層パネル１００の特定の実施例についても、以下に詳細に説明する。単一のキャパシタ１０５は、後述する方法によって形成される。しかし中間層パネル１００１、１００２、１００３はそれぞれ、異なるタイプの別個のキャパシタを多く含んでいる。これらのキャパシタは、中間層パネル１００内に、他の受動素子とともに、種々の仕方で配置される。また図１Ｈに示したプリント配線板１０００には、任意の数の積み重ねられた中間層パネルとパネル間の導電性の相互接続とが、含まれていても良い。
【００１６】
図１Ａおよび１Ｂに示すのは、中間層パネル１００の製造の第１の段階である。図１Ａは平面図であり、図１Ｂは、図１Ａからの側面図における線１Ｂ−１Ｂに沿って見た断面図である。図１Ａおよび１Ｂにおいて、金属フォイル１１０が設けられている。フォイル１１０は、表面積が大きくても良く、またフォイル１１０を用いて、多数の受動素子たとえばキャパシタを作ることができる。フォイル１１０は、プリント配線板業界において一般的に入手可能なタイプであっても良い。たとえばフォイル１１０は、銅、銅−インバ−銅、インバ、ニッケル、ニッケル・コーティングされた銅、または厚膜ペーストに対する焼成温度を超える融点を有する他の金属であっても良い。好ましいフォイルとしては、主に銅からなるフォイルが挙げられる。たとえば逆処理された銅フォイル、二重処理された銅フォイル、および多層プリント配線板業界で普通に用いられる他のフォイルである。フォイル１１０の厚みは、たとえば約１〜１００ミクロン、好ましくは３〜７５ミクロン、および最も好ましくは１２〜３６ミクロンの範囲であり、これは約１／３オンスと１オンスとの間の銅フォイルに対応する。
【００１７】
フォイル１１０は、下地印刷１１２を施すことによって前処理しても良い。下地印刷１１２は、フォイル１１０の構成部品面に施される比較的薄い層である。図１Ｂでは、下地印刷１１２を、フォイル１１０上の表面コーティングとして示している。下地印刷１１２は、金属フォイル１１０と下地印刷１１２上方に堆積される層とに、良好に付着する。下地印刷１１２の形成は、たとえば、ペーストをフォイル１１０に塗布して、フォイル１１０の軟化点未満の温度で焼成することによって行なう。ペーストは、フォイル１１０の全表面を覆うオープン・コーティングとして印刷しても良いし、フォイル１１０の選択領域上に印刷しても良い。一般的に、下地印刷ペーストを、フォイルの選択領域上に印刷する方が経済的である。しかし銅フォイル１１０を、銅の下地印刷１１２とともに用いるときには、銅の下地印刷ペースト中のガラスによって、銅フォイルの酸化腐食が抑制される。そのため酸素ドープされた焼成を用いる場合には、フォイル１１０の全表面をコートする方が好ましい場合がある。
【００１８】
図１Ｂを参照して、前処理されたフォイル１１０上に誘電体材料をスクリーン印刷して、フォイル１１０上に第１の誘電体層１２０を形成する。誘電体材料は、たとえば厚膜誘電体インクであっても良い。誘電体インクは、たとえばペーストから形成されていても良い。
【００１９】
第１の誘電体層１２０を乾燥させ、第２の誘電体層１２２を塗布して乾燥させる。成形中に、第１のアパーチャ１２４および第２のアパーチャ１２６を、個々の誘電体層１２０、１２２の中に含ませる。アパーチャ１２４、１２６は、「スルー・ホール」または「クリアランス・ホール」と言われることもある。図１Ａおよび１Ｂに示した実施形態においては、アパーチャ１２４、１２６は、図１Ａの平面図に示したように円形である。他の形状としては、たとえば多角形状なども可能である。図１Ａおよび１Ｂの実施形態に示した円形のアパーチャ１２４、１２６は、距離ｄ1で離間して配置され、各アパーチャの直径はｄ2である。アパーチャ直径ｄ2は、たとえば、製造された物品中にその後ビアを形成するために用いられるドリルまたはレーザ・スポットのサイズより大きくても良い。ビア形成については、図１Ｈを参照して後述する。しかしアパーチャ１２４、１２６の直径は、同一である必要はない。距離ｄ1は、たとえば、距離ｄ2にさらなる増分を加えたものに等しくなるように、選択しても良い。増分距離は好ましくは、第１および第２のアパーチャ１２４、１２６の所望する最小限の分離が維持されるように選択する。
【００２０】
その代わりに、代替的な実施形態においては、単一層の誘電体材料を粗いメッシュ・スクリーンを通して堆積させて、たった一回のスクリーン印刷ステップで同等の厚みの誘電体層が得られるようにしても良い。
【００２１】
導電層１３０を、第２の誘電体層１２２を上に形成して、乾燥させる。導電層１３０は、たとえば厚膜の金属インクをスクリーン印刷することによって、形成することができる。導電層１３０の形成は、アパーチャ１３２を第１のアパーチャまたはスルー・ホール１２４上でアライメントさせて、行なう。アパーチャ１３２は好ましくは、アパーチャ１２４と同心である。しかし円形および他の多角形に成形されたアパーチャの場合には、他の配置が満足できるものとなる場合がある。アパーチャ１３２は、表面積が第１のアパーチャ１２４よりも大きい。導電層１３０の一部が、第２のアパーチャ１２６を貫いて延びて、フォイル１１０に接触している。
【００２２】
次に、第１の誘電体層１２０、第２の誘電体層１２２、および導電層１３０を、焼成する。図１Ｃおよび１Ｄに、焼成後の物品を示す。誘電体層１２０、１２２を最初に焼成することをしないで、誘電体層１２０、１２２、および導電層１３０を同時に焼成することを、誘電体および導電層を「共焼成する」と言っても良い。共焼成の結果、誘電体１２８が得られる。厚膜誘電体層１２０、１２２は、たとえば、高誘電率の機能相たとえばチタン酸バリウムと、誘電体特性を改質する添加剤たとえば酸化ジルコニウムとを、ガラス・セラミック・フリット相と混合したものからなっていても良い。共焼成の間に、ガラス・セラミック・フリット相が、軟化して、機能相および添加剤相を濡らし、融合して、機能相および改質添加剤の分散物をガラス・セラミック母材中に生成する。同時に、導電層１３０の金属電極粉末が、軟化したガラス・セラミック・フリット相によって濡れて、別個の相が一緒に焼結する。一般的に、図１Ｃに示したように、誘電体１２８の表面積は、導電層１３０のそれよりも大きくなければならない。
【００２３】
図１Ｅにおいて、結果として生じる物品を反転させて、積層材料１４０に積層する。フォイル１１０の構成部品面（誘電体１２８に接触する）を、積層材料１４０に積層する。積層は、たとえば、ＦＲ４プリプレグを用いて、標準的なプリンティング配線板プロセスで、行なうことができる。一実施形態においては、１０６エポキシ・タイプのプリプレグを用いても良い。フォイル１４２を、積層材料１４０に貼り付けて、たとえば信号層などの回路を作製するための表面にしても良い。
【００２４】
誘電体プリプレグおよび積層材料は、任意のタイプの誘電体材料とすることができる。たとえば、標準的なエポキシ、高Ｔｇエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアネート・エステル樹脂、充填樹脂システム、ＢＴエポキシ、ならびに回路層の間を絶縁する他の樹脂および積層物である。
【００２５】
積層した後に、フォトレジストを、図１Ｅに示すフォイル１１０およびフォイル１４２に塗布する。そしてフォイル１１０および１４２に、描画し、エッチングする。それからフォトレジストを、たとえば標準的なプリンティング配線板プロセスおよび条件を用いて、剥離する。エッチング・ステップの結果、中間層パネル１００が得られる。図１Ｆは、中間層パネル１００の平面図である。図１Ｆは、図１Ｇの矢印Ａの方向から見ている。図１Ｇは、図１Ｆの線１Ｇ−１Ｇに沿って見た断面図である。中間層パネル１００を他のプリント配線板コアに積層することは、プリプレグおよび標準的な積層条件を用いて多層プリント配線板を形成することで、可能である。
【００２６】
エッチング・ステップの結果、エッチングされたフォイルの第１の部分１１４を第２の部分１１８から隔離するトレンチ１１６が、得られる。部分１１４および１１８は、エッチングの後に残存するフォイル１１０の部分である。またトレンチ１１６によって、第１の導電層１３０と第１の部分１１４との間の電気的な接触が遮断される。図１Ｆに示したように、周囲のエッジ１１９もエッチ・バックされるため、誘電体１２８は表面積が、第１の部分１１４よりもわずかに大きい。導電層１３０は、第２の部分１１８と接触した状態で残る。フォイル１４２のエッチングによって得られるのは、その後にキャパシタ終端との接続に用いても良い回路１４３である。
【００２７】
図１Ｈを参照して、図１Ｆおよび１Ｇに示す描画された中間層パネル１００を、他の描画された中間層パネルと一緒に積層する。図１Ｈに示すのは、完成したプリント配線板１０００の側面図における断面図である。プリント配線板１０００には、中間層パネル１００１、１００２、１００３．．．が含まれている。中間層パネル１００１は、前述の方法から形成される中間層パネル１００を概略的に表したものであり、中間層パネル１００を合体してプリント配線板１０００にした後のものである。またキャパシタ１０５のブロック表現も、中間層パネル１００１内に示す。
【００２８】
プリント配線板１０００を形成するために用いる中間層パネルを、互いに積層して積層押圧することができる。中間層パネルを、たとえば誘電体プリプレグを用いて、互いに結合することができる。各中間層パネルは、異なるデザインとすることができる。たとえば、回路素子の配置が異なっている等である。用語「中間層パネル」は、パネルをプリント配線板１０００の内部に挟まなければならないことを意味しない。中間層パネルは、プリント配線板１０００の端部に位置付けることもできる。プリント配線板１０００は、複数の段階で積層しても良い。たとえば、中間層パネルのサブアセンブリを処理して積層しても良い。その後に、１つまたは複数のサブアセンブリを互いに積層して、完成したプリント配線板１０００を形成することができる。
【００２９】
プリント配線板１０００を構成する中間層パネル１００１、１００２、１００３．．．を、一般に「回路導体」と言われる相互接続回路によって、接続しても良い。回路導体は、たとえばすべての中間層パネルを互いに積層した後に、形成することができる。あるいはすべての中間層パネル１００１、１００２、１００３．．．を合体して、完成したプリント配線板１０００にする前に、回路導体を、中間層パネルのサブアセンブリ内にまたは個々のパネル内に形成することができる。
【００３０】
中間層間の相互接続回路としては、たとえばプリント配線板１０００の全部または一部を貫いて延びる１つまたは複数の導電性ビアを、挙げることができる。図１Ｈにおいて、第１および第２の回路導体１０２１、１０２２が、全体のプリント配線板１０００を貫いて延びており、スルー・ホールの導電性ビアの形態をしている。第１および第２の導電性ビア１０２１、１０２２の形成は、たとえば、積層された中間層パネルを貫くレーザまたは機械的なドリリングによって、行なうことができる。次に、ドリリングによって形成したホールを、導電性材料によってメッキする。結果として生じる導電性ビア１０２１、１０２２は、プリント配線板１０００全体を貫いて延びているが、通常は「メッキされたスルー・ホール」と言われ、通常はすべての中間層パネルを互いに積層した後に形成される。
【００３１】
また回路導体は、中間層パネルのサブアセンブリを貫いてまたは個々のパネルを貫いて延びても良い。プリント配線板１０００の一部のみを貫いて延びるビア回路導体は普通、「埋め込みビア」と言われる。通常、中間層パネルのサブアセンブリを積層によって合体してプリント配線板にする前に、埋め込みビアを、中間層パネルのサブアセンブリを通してドリルしてメッキする。個々の中間層パネル内に形成される導電性ビアは普通、「マイクロビア」と言われ、たとえば中間層パネル内のキャパシタを終端処理するために用いても良い。
【００３２】
すべての相互接続を形成し、中間層パネルのすべてのサブアセンブリまたは個々の中間層パネルを互いに積層した後に、プリント配線板１０００が完成する。図１Ｈに示すプリント配線板１０００は、中間層パネル１００１、１００２、１００３を積み重ねた構成で備えており、これらは、積層されて回路導体１０２１、１０２２によって接続されている。しかし任意の数の中間層パネルを、本実施形態によるプリント配線板に含めても良い。
【００３３】
図１Ｉは、図１Ｈに示した中間層パネル１００１の分解分離図である。また図１Ｉには、第１の回路導体１０２１の一部および第２の回路導体１０２２の一部も示している。これらは、図１Ｈに示すように、プリント配線板１０００を貫いて延びていても良い。中間層パネル１００１は、完成したキャパシタ１０５を含んでおり、その電極終端は、第１および第２の回路導体１０２１、１０２２に接続されている。
【００３４】
回路導体１０２１、１０２２を形成した後に、部分１１４（図１Ｇ）とするために用いたものが第１の電極１７０を形成する。第１の電極１７０は、第１の回路導体１０２１に電気的に結合されている。導電層１３０および部分１１８（図１Ｇ）とするために用いたものが第２の電極１８０を形成する。第２の電極１８０は、第２の回路導体１０２２に電気的に結合されている。
【００３５】
完成したキャパシタの１つ１０５を、完成した中間層パネル１００１の一部として示す。しかし多くのキャパシタ、および種々のデザインを有し種々のパターンで配置される他の回路構成部品を、中間層パネル１００１の実施形態に含めることができる。
【００３６】
図１Ｉに示す第１および第２の回路導体１０２１、１０２２は、図１Ｈに示す第１および第２のメッキされたスルー・ホール・ビア１０２１、１０２２の一部分として示したものである。しかし中間層パネル１００１内の回路導体を、たとえば、プリント配線板１０００内の中間層パネルのサブアセンブリを貫いて延びる埋め込みビアとすることもできる。また第１および第２の回路導体１０２１、１０２２は、たとえば、中間層パネル１００１のみを貫いて延びるビアとすることもできる。これはたとえば、キャパシタ１０５を終端処理するために用いられるマイクロビアである。
【００３７】
図１Ｊは、図１Ｉの線１Ｊ−１Ｊに沿って見た断面図である。図１Ｊは、キャパシタ１０５を平面図で示したものである。図１Ｉおよび１Ｊに示したように、第１の電極１７０の終端は、誘電体１２８のスルー・ホール・アパーチャに位置付けられており、そこでは、第１の回路導体１０２１が第１の電極１７０に電気的に結合している。第２の電極１８０の終端は、第２の回路導体１０２２が第２の電極１８０に結合する場所に位置付けられている。特に図１Ｊを参照して、電極１７０、１８０の終端は、平面図表面積、または個々の電極１７０、１８０の「フットプリント」内に、位置付けられる。
【００３８】
電極１７０、１８０の終端の間隔は、ｄとして示されており、第１の電極１７０の幅はＩ1、および第２の電極１８０の幅はＩ2である。終端の間隔ｄは、図１Ａに示す間隔ｄ1に対応する。本明細書で説明する実施形態においては、終端間隔ｄは、第１の電極１７０および第２の電極１８０の幅Ｉ1、Ｉ2よりもはるかに小さくすることができる。たとえば間隔ｄは、幅Ｉ1、Ｉ2の半分未満であっても良い。間隔ｄは、たとえば、ビア導体１０２１、１０２２のアパーチャの半径の合計に、たとえばスクリーン印刷の位置合わせ能力によって決定されるさらなる増分を加えたものに、等しくなるように選択しても良い。さらなる増分は一般的に、アパーチャ間に好ましいまたは最小の量の誘電体を維持して、スクリーン印刷に固有の位置合わせ問題に対して誤差のマージンが得られるように、選択しても良い。
【００３９】
前述の実施形態によれば、電極フットプリント内に位置付けられる終端を、比較的互いに狭い間隔で離間して配置しても良いため、キャパシタ１０５による回路インダクタンスへの寄与が小さくなる。
【００４０】
以下の実施例では、図１Ａ〜１Ｊに示したプリント配線板１０００の一般的な製造方法を実行するために用いられる特定の材料およびプロセスを示す。
【実施例】
【００４１】
（実施例１）
図１Ａ〜１Ｅを参照して、中間層パネル１００１の特定の実施形態について説明する。この実施例では、フォイル１１０は、銅フォイルである。銅フォイル１１０のタイプは、市販のグレード１オンス銅フォイルであった。銅フォイル１１０の前処理を、銅の下地印刷ペーストをフォイル１１０の選択領域上に塗布することによって、行なった。次に、結果として生じる製品を、９００℃の窒素中で１０分間の間、ピーク温度で焼成した。全体のサイクル時間はほぼ１時間であり、その結果、下地印刷１１２を形成した。
【００４２】
図１Ａおよび１Ｂにおいて、厚膜誘電体インクを、前処理した銅フォイル１１０上に、４００メッシュ・スクリーンを通してスクリーン印刷して、１９８ｍｍ×２３０ｍｍの第１の誘電体層１２０を形成した。第１の誘電体層１２０の湿式印刷された厚みは、ほぼ１２〜１５ミクロンであった。第１の誘電体層１２０を、１２５℃でほぼ１０分間、乾燥した。そして第２の誘電体層１２２を、スクリーン印刷によって、やはり４００メッシュ・スクリーンを通して塗布した。続いて、もう一度乾燥ステップを１２５℃で行なった。厚膜誘電体インクには、チタン酸バリウム成分、酸化ジルコニウム成分、およびガラス・セラミック相を含めた。第１および第２のアパーチャ１２４、１２６の間隔ｄ1は、ほぼ４１ミルであった。アパーチャ１２４、１２６の直径ｄ2は、ほぼ２６ミルであった。
【００４３】
図１Ｃおよび１Ｄを参照して、厚膜銅電極インク層１３０を、４００メッシュ・スクリーンを通して、誘電体層１２２上に印刷した後、１２５℃でほぼ１０分間、乾燥した。図１Ｃを参照して、層１３０は平面図寸法が、約１７８ｍｍ×２１０ｍｍであった。層１３０のサイズは、その周囲エッジの周りにおいて、誘電体１２８よりもほぼ１０ミルだけ小さい。印刷された導電層１３０の厚みは、約５ミクロンであった。次に、結果として生じる構造を、９００℃で１０分間、ピーク温度において、厚膜窒素プロファイルを用いて共焼成した。窒素プロファイルには、５０ｐｐｍ未満の酸素がバーンアウト・ゾーンに含まれ、２〜１０ｐｐｍの酸素が焼成ゾーンに含まれ、全体のサイクル時間は１時間であった。
【００４４】
図１Ｅを参照して、ＦＲ４プリント配線板の基板積層材料１４０を、フォイル１１０の構成部品面に積層した。銅フォイル１４２を、積層材料１４０上に形成した。積層条件は、１８５℃および２０８ｐｓｉｇにおいて、１時間、水銀換算で２８インチまで排気した真空チャンバ内であった。シリコーン・ゴム・プレス・パッドおよび滑らかなＰＴＦＥ充填ガラス剥離シートを、フォイル１１０に接触させて、エポキシが積層プレートを互いに接着することを防いだ。
【００４５】
図１Ｆおよび１Ｇを参照して、フォイル１１０および１４２にそれぞれフォトレジストを塗布し、描画し、エッチングした後、フォトレジストを剥離して、中間層パネル１００を形成した。トレンチ１１６は、内径がほぼ３６ミルであり、外径がほぼ４６ミルであった。
【００４６】
図１Ｈを参照して、次にプリント配線板１０００を、中間層パネル１００を用いて形成した。プリント配線板１０００を形成するために、中間層パネル１００を他の中間層パネルとともに積層して、積み重ね構成にした。合体してプリント配線板１０００にした各中間層パネルには、相互接続回路が含まれていた。中間層パネル内の回路構成部品を、埋め込みビア、スルー・ホール・ビア、または両方に接続した。回路導体１０２１、１０２２を、１６ミル（１６／１０００インチ）直径のスルー・ホールをドリルすることによって、およびビア壁に銅を厚みがほぼ２５ミクロン（１ミルまたは１／１０００インチ）となるまでメッキすることによって、形成した。
【００４７】
図１Ｉを参照して、第１および第２のビア１０２１、１０２２が、第１および第２の電極１７０、１８０に、それぞれ結合された。
【００４８】
この実施例では、厚膜誘電体材料は、以下の組成物を有していた。
チタン酸バリウム粉末：６４．１８％
酸化ジルコニウム粉末：３．７８％
ガラスＡ：１１．６３％
エチルセルロース：０．８６％
テキサノール：１８．２１％
酸バリウム粉末：０．８４％
リン酸塩潤滑剤：０．５％
ガラスＡの構成は以下の通りであった。
酸化ゲルマニウム：２１．５％
四酸化鉛：７８．５％
【００４９】
ガラスＡの組成は、Ｐｂ5Ｇｅ3Ｏ11に対応していた。これは、共焼成の間に沈殿し、誘電率はほぼ７０〜１５０であった。厚膜銅電極インクの構成は以下の通りであった。
銅粉末：５５．１％
ガラスＡ：１．６％
亜酸化銅粉末：５．６％
エチルセルロースＴ−２００：１．７％
テキサノール：３６．０％。
【００５０】
前述の第１の実施形態およびその代替案に示したキャパシタ・デザインによって、終端分離が小さくなり、相応に回路ループ・インダクタンスに対する寄与が小さくなる。低インダクタンス回路は、種々の応用例において望ましい。たとえば低インダクタンス回路は、高周波数および高速度の応用例において特に望ましい。加えて、前述の第１の実施形態およびその代替案によれば、キャパシタの周囲エッジにおいて終端接続は必要ではない。この態様によって、キャパシタを収容するために必要なプリント配線板面積が小さくなる。この特徴によって、プリント配線板に組み込むキャパシタの数を大きくすることができる。あるいは、仕様のキャパシタンスが要求されるプリント配線板を、電極の周囲エッジにキャパシタ終端を有するプリント配線板よりも、小さなサイズとすることができる。
【００５１】
図２Ａ〜２Ｄに示すのは、第２の実施形態の中間層パネル２００１の製造方法である。完成したキャパシタ中間層パネル２００１には、キャパシタ２０５が含まれている。キャパシタ中間層パネル２００１を、分離分解断面図として、図２Ｄに示す。中間層パネル２００１を合体して、多層プリント配線板、たとえば図１Ｈに示したプリント配線板１０００にしても良い。中間層パネル２００１は、２層の誘電体および３つの電極を有する。２層の誘電体のデザインによって、キャパシタ２０５に対して高キャパシタンス密度が得られる。２層の誘電体によって、たとえば、単一層のキャパシタ・デザインと比較した場合に少なくとも２倍のキャパシタンス密度を得ることができる。
【００５２】
図２Ａは、図２Ｄに示した中間層パネル２００１の製造のある段階を示す断面図である。図２Ａに示す物品には、フォイル２１０、第１の誘電体層２２８、および第１の導電層２３０が含まれている。第１の誘電体層２２８には、第１のアパーチャ２２９および第２のアパーチャ２３１が含まれている。図２Ａの物品は概ね、図１Ｄに示す物品に対応し、同様の仕方で製造することができる。しかしそれに加えて、第２の誘電体層２４０を導電性電極層２３０上に形成して、乾燥する。第２の誘電体層２４０の形成は、第１および第２のアパーチャ２４２、２４４を、第１および第２のアパーチャ２２９および２３１上でそれぞれアライメントして、行なう。第１および第２のアパーチャ２２９、２３１および２４２、２４４は、たとえば、平面斜視図から見たときに円形状を有することができる。他の形状たとえば多角形状を、用いても良い。
【００５３】
図２Ｂを参照して、第２の導電層２５０を誘電体層２４０上に形成する。第２の導電層２５０は、アパーチャ２４４と一致するアパーチャ２５２を含む。次に、結果として生じる物品を焼成する。導電層２５０および誘電体層２４０の共焼成が、好ましい焼成方法である。図２Ｂに示すのは、焼成後の物品である。焼成の結果、単一誘電体２４８が、誘電体層２２８および２４０から形成される。と言うのは、誘電体層２２８と２４０との間の境界が、共焼成の間に効果的に取り除かれるからである。単一の誘電体２４８は、「２層」誘電体として記述することができる。と言うのは、それは、完成した中間層パネル２００１において３つの電極を分離するように機能するからである。
【００５４】
この実施形態においては、焼成を、１つまたは複数の場合で行なうことができる。たとえば、物品を共焼成すること（すなわち、導電層２３０の下の誘電体層２２８が、事前に焼成されていない）を、第１の導電層２３０を形成した後に行なうことができ、また物品を再度焼成することを、第２の導電層２５０を形成した後に行なうことができる。あるいは、物品を初めて共焼成することを、第２の導電層２５０を形成した後に行なうことができる。
【００５５】
図２Ｃに示したように、フォイル２１０の構成部品面を、積層材料２６０に積層する。積層材料２６０は、たとえば、図１Ａ〜１Ｊを参照して前述した積層材料と同様の組成を有することができる。フォイル２６２を、積層材料２６０に貼り付けても良い。フォイル２６２は、回路とキャパシタ電極に対する接続部とを形成するための表面を得るために用いても良い。
【００５６】
図２Ｃおよび図２Ｄを参照して、積層後に、フォトレジストをフォイル２１０およびフォイル２６２に塗布する。次にフォイル２１０および２６２を、描画し、エッチングした後に、フォトレジストを剥離する。フォイル２１０をエッチングするサイズは好ましくは、誘電体２４８よりも小さい。これは、図１Ｆに示したフォイル１１０に対するエッチング・プロセスの場合と、同様である。トレンチ２１６も、フォイル２１０内でエッチングする。トレンチ２１６は、たとえば環状であっても良い。これは、図１Ｆに示すトレンチ１１６の場合と同様である。図２Ｄに，結果として生じる中間層パネル２００１を示す。
【００５７】
図２Ｄは、完成した中間層パネル２００１の側面図における断面図であり、キャパシタ２０５を含んでいる。中間層パネル２００１は、プリント配線板への一体化に適している。図２Ｄの中間層パネル２００１を多層プリント配線板とは別個に示しているのは、中間層パネル２００１の詳細を示すためである。また中間層パネル２００１を合体して、中間層パネルのサブアセンブリにしても良い。
【００５８】
フォイル２６２（図２Ｃ）を、エッチングして、キャパシタ２０５の終端に接続するために用いても良い回路２６３（図２Ｄ）を形成しても良い。エッチングの後に、結果として生じる物品を、受動回路素子などの回路を含む他の中間層パネルと一緒に積層しても良い。その結果、多層プリント配線板、または多層プリント配線板内で用いる中間層パネルのサブアセンブリが形成される。図２Ｄにおいて、第１の回路導体２０２１および第２の回路導体２０２２は、中間層パネル２００１を貫いて延びるように形成されている。第１および第２の回路導体２０２１、２０２２は、たとえば、中間層パネル２００１を合体してプリント配線板にした後に形成されるスルー・ホール・メッキされたビアとすることができる。また第１および第２の回路導体２０２１、２０２２は、中間層パネル２００２を含む中間層パネルのサブアセンブリを貫いて延びる埋め込みビアとすることもできる。あるいは回路導体２０２１、２０２２は、中間層パネル２００１のみを貫いて延びるマイクロビアとすることができる。マイクロビアは、中間層パネル２００１を合体して中間層パネルのサブアセンブリにする前に、形成することができる。
【００５９】
フォイル２１０をエッチングした後、および第１および第２の回路導体２０２１、２０２２を形成した後に、キャパシタ２０５（図２Ｄ）には、第１の電極２８１、２層誘電体２４８、第２の電極２８２、および第３の電極２８３が含まれる。第１の電極２８１および第３の電極２８３は、互いに電気的に接続され、また第１の回路導体２０２１に電気的に接続されている。第２の電極２８２は、第２の回路導体２０２２に電気的に接続されている。第２の電極２８２は、トレンチ２１６によって、第１の電極２８１から電気的に絶縁されている。
【００６０】
図２Ｄに示したように、第１の電極２８１および第３の電極２８３の終端は、２層誘電体２４８に含まれる両方の誘電体層のスルー・ホール・アパーチャに位置付けられる。ここでは、第１の回路導体２０２１が、第１および第３の電極２８１、２８３に電気的に結合されている。同様に、第２の電極２８２の終端は、第２の回路導体２０２２が第２の電極２８２に電気的に結合される場所に、すなわち誘電体２４８に含まれる両方の誘電体層内のスルー・ホール・アパーチャに位置付けられる。優位なことに、第１の電極２８１、第２の電極２８２、および第３の電極２８３の終端をすべて、それらの個々の電極のフットプリント内に位置付けても良い。
【００６１】
３電極／２層誘電体のキャパシタ２０５は、回路ループ・インダクタンスへの寄与が小さいことに加えて、キャパシタンス密度が大きい。回路ループ・インダクタンスへの寄与が小さいのは、キャパシタ終端をそれらの個々のキャパシタ電極のフットプリント内に位置付けることによって実現される終端分離の低減に起因する。加えて、キャパシタ終端接続がキャパシタ２０５の周囲エッジ上にある必要がないため、キャパシタ２０５によって占められるＰＷＢボード面積が小さくなる。
【００６２】
図３Ａは、キャパシタ３０５を有する第３の実施形態のキャパシタ中間層パネル３００１の側面図における断面図である。キャパシタ３０５は、フォイルから形成される第１の電極３１０、誘電体３２０、および第２の電極３３０を有する。トレンチ３１２によって、第１の電極３１０が第２の電極３３０から隔離されている。キャパシタ３０５は、誘電体３２０内に必要なクリアランス・ホールまたはアパーチャ３２２が１つのみであることを除いて、図１Ｈに示すキャパシタ１０５に構成において概ね対応する。第１の回路導体３０２１を第１の電極３１０に接続するために、第２の電極３３０内にクリアランス・ホールは必要ではない。その代わりに、第１の回路導体３０２１および第２の回路導体３０２２が、第１の電極３１０の構成部品面の反対側の第１の電極３１０の面から延びている。
【００６３】
中間層パネル３００１は、図１Ａ〜１Ｊに示す中間層パネル１００１と同様の仕方で形成することができる。誘電体３２０に対応する誘電体層を、フォイル上に堆積する。また第２の電極３３０に対応する導電層を、誘電体層上に堆積する。誘電体層は、たとえば、１つまたは２つのスクリーン印刷ステップで形成することができる。次に誘電体層および導電層を共焼成する。結果として生じる物品を、構成部品面を下にして、積層材料３４１に積層して、積層構造を形成する。次にフォトレジストをフォイル３１０に塗布し、フォイル３１０をエッチングしてトレンチ３１２を形成する。その結果、第１の電極３１０が、それを第２の電極３３０から分離することによって、形成される。
【００６４】
次に物品を、積層材料３４０に積層することができる。これは、第１の電極３１０の「フォイル面」（すなわち、構成部品面の反対側の面）を、積層材料３４０に対向させた状態で行なう。フォイルを積層材料３４０に貼り付ける。フォイルをエッチングして、回路３４３を形成しても良い。次に、第１の回路導体３０２１および第２の回路導体３０２２を、結果として生じる物品中に形成する。こうして中間層パネル３００１が完成する。中間層パネル３００１を、合体して多層プリント配線板にすることもできるし、他の中間層パネルと組み合わせて多層サブアセンブリを形成することもできる。一般的に、２つの層を含む中間層パネル、たとえば積層層３４０および３４１を有する中間層パネル３００１は、「サブアセンブリ」と言うこともできる。本明細書においては、用語「中間層パネル」を、フォイル電極の１つまたは２つの面のどちらかに積層されるパネルを示す一般的な用語として用いる。
【００６５】
第１および第２の回路導体３０２１、３０２２の形成は、たとえばＣＯ2レーザを用いて、第１および第２の回路導体３０２１、３０２２を、第１および第２の電極３１０、３３０において、電極３１０、３３０に損傷を与えることなく終端処理することによって、行なうことができる。次に、ドリル操作によって形成されるホールに、導電性材料をメッキして、第１および第２の回路導体３０２１、３０２２を形成する。第１および第２の回路導体３０２１、３０２２を、メッキされたビアとして示す。
【００６６】
図３Ａに示したように、誘電体３２０が必要とするのは１つのクリアランス・スルー・ホール３２２だけであるため、第２の電極３３０は、フォイル３１０の一部３１４と接触していても良い。
【００６７】
図３Ｂは、図３Ａの線３Ｂ−３Ｂに沿って見た断面図である。第１および第２の電極３１０、３３０（第２の電極３３０は破線によって示す）の終端（第１および第２の回路導体３０２１、３０２２が電極３１０、３３０に、それぞれ接触する）が、第１および第２の電極３１０、３３０のフットプリント内に位置付けられている。電極３１０、３３０の終端の間隔をｄで示し、第１の電極３１０の幅はｌ1であり、第２の電極３３０の幅はｌ2である。この実施形態および本明細書で説明される残りの実施形態においては、終端間隔ｄは、優位なことに、第１および第２の電極３１０、３３０の幅ｌ1、ｌ2よりもはるかに小さく、その結果、回路ループ・インダクタンスへのキャパシタ３０５からの寄与が小さい。プリント配線板の使用面積も小さくなる。と言うのは、電極３１０、３３０のエッジにおいて接続する必要がないからである。
【００６８】
図４は、キャパシタ４０５を有する第４の実施形態の中間層パネル４００１を示す側面図における断面図である。キャパシタ４０５は、２層の誘電体層および３つの電極を有する。中間層パネル４００１を合体して、プリント配線板たとえば図１Ｈに示すプリント配線板１０００に、または中間層パネルのサブアセンブリにしても良い。
【００６９】
キャパシタ４０５は、フォイルから形成される第１の電極４１０、２層の誘電体４２０、第２の電極４３０、および第３の電極４４０を有する。第１の電極４１０は、トレンチ４１６によって、第２の電極４３０から隔離されている。第３の電極４４０は、２層誘電体４２０の両方の層を貫いて延びるクリアランス・ホール・アパーチャ４２３を貫いて、第１の電極４１０に電気的に結合されている。第１の電極４１０は、第１の回路導体４０２１に電気的に結合されている。第２の電極４３０は、第２の回路導体４０２２に電気的に結合されている。キャパシタ４０５は、その一方の面に、積層材料４５１が積層されている。また物品に、積層材料４５０を積層しても良く、その結果、中間層パネル４００１は「サブアセンブリ」となる。これは前述した通りである。あるいは物品を、積層材料４５０に積層することなく、直接合体してプリント配線板にすることができる。積層材料４５０を中間層パネル４００１内で用いる場合には、回路４５３を、積層材料４５０上のフォイルから形成しても良い。回路４５３が含まれているため、第１および第２の回路導体４０２１および４０２２を介してキャパシタ４０５の終端に接続を形成しても良い。
【００７０】
キャパシタ４０５は、クリアランス・スルー・ホールが第３の電極４４０内に必要ではないことを除いて、図２Ｄに示すキャパシタ２０５に、構成において概ね対応する。その代わりに、第１および第２の導電性ビア４０２１、４０２２が、第１の電極４１０のフォイル面から延びる。
【００７１】
中間層パネル４００１のキャパシタ４０５は、図２Ｄに示す中間層パネル２００１のキャパシタ２０５と同様の仕方で、形成することができる。第１の誘電体層（参照数字４２１によって示す）を、１つまたは２つのスクリーン印刷ステップでフォイル上に形成する。次に、誘電体層４２１を乾燥する。第２の電極４３０に対応する第１の導電層を、第１の誘電体層４２１上に形成する。次に、結果として生じる物品を、共焼成する。第２の誘電体層（参照数字４２２によって示す）を、第１の導電層上に形成して、乾燥する。次に、第２の導電層に対応する第３の電極４４０を、第２の誘電体層４２２上に形成する。次に、結果として生じる物品を共焼成する。共焼成によって一般的に、単一の２層誘電体構造４２０が得られる。図４では、別個の誘電体層４２１、４２２を、キャパシタ４０５の形成方法に含まれるステップを例示するために示す。また共焼成によって一般的に、誘電体層間の境界が取り除かれる。
【００７２】
共焼成の後に、フォイルに、構成部品面を下にして、積層材料４５１を積層する。次にフォイルを、描画し、エッチングし、剥離して、第１の電極４１０を形成し、および第１の電極４１０を第２の電極４３０から隔離する。図４に示したように、２層誘電体４２０には、２つのクリアランス・ホールがある。クリアランス・ホール４２３によって、第３の電極４４０を、フォイルの第１の電極４１０に電気的に接続することができる。またクリアランス・ホール４２５によって、第２の電極４３０を、フォイルの一部４１６に電気的に接続することができる。
【００７３】
次に、結果として生じる物品に積層材料４５０を積層して、フォイルを積層材料４５０上に形成しても良い。フォイルをエッチングして、回路４５３を形成しても良い。回路導体４０２１、４０２２の形成は、たとえば中間層パネル４００１内のみに、または中間層パネル４００１を含むプリント配線板を通して、行なうことができる。回路４５３によって、キャパシタ４０５の終端に対する電気的な接続が、第１および第２の回路導体４０２１、４０２２を介して可能になる。中間層パネル４００１は好ましくは、相互接続回路を含む他の中間層パネルと一緒に、多層プリント配線板に積層する。第１および第２の回路導体４０２１、４０２２の形成は、たとえば、レーザ・ドリリングおよびメッキによって導電性ビアを形成することによって、行なうことができる。
【００７４】
電極４１０、４３０の終端が、電極４１０、４３０のフットプリント内に位置付けられており、電極のエッジには位置付けられていない。また電極４１０、４３０の終端に接続する回路導体４０２１、４０２２が、第１の電極４１０のフォイル面から外側に延びており、電極エッジからは延びていない。その結果、キャパシタ４０５には、終端分離が小さく、ＰＷＢボード面積サイズが小さいという優位性がある。
【００７５】
図５は、キャパシタ５０５を含む第５の実施形態のキャパシタ中間層パネル５００１を示す断面図である。キャパシタ５０５には、フォイルから形成される第１の電極５１０、誘電体５２０、および第２の電極５３０が含まれている。キャパシタ５０５を、積層材料５４０に積層する。また回路５４３を積層材料５４０上に配置して、キャパシタ５０５終端への接続を第１および第２の回路導体５０２１、５０２２を介して可能にしても良い。
【００７６】
第１の電極５１０は、第１の回路導体５０２１に結合されている。また第２の電極５３０は、第２の回路導体５０２２に結合されている。第１の電極５１０の終端は、誘電体５２０内のスルー・ホール・アパーチャ５２２に位置付けられている。スルー・ホール・アパーチャ５２２は、第２の電極５３０内のスルー・ホール・アパーチャ５３２に一致する。
【００７７】
図６は、キャパシタ６０５を含む第６の実施形態の中間層パネル６００１を示す断面図である。キャパシタ６０５には、フォイルから形成される第１の電極６１０、２層誘電体６２０、第２の電極６３０、および第３の電極６４０が含まれる。キャパシタ６０５を、積層材料６５０に積層する。また回路６５３を、積層材料６５０上に形成して、キャパシタ６０５終端への接続を第１および第２の回路導体６０２１、６０２２を介して可能にしても良い。
【００７８】
第１の電極６１０および第３の電極６４０は、第１の回路導体６０２１に結合されている。また第２の電極６３０は、第２の回路導体６０２２に結合されている。第２の電極６３０の終端は、誘電体６２０のスルー・ホール・アパーチャ６２２に位置付けられている。スルー・ホール・アパーチャ６２２は、第３の電極６４０内のスルー・ホール・アパーチャ６４１に一致する。
【００７９】
前述したキャパシタ６０５の実施形態においては、キャパシタ電極終端をそれらの個々の電極のフットプリント内に位置付けることに付随して、終端分離が小さくなり、表面積が小さくなるという優位性がある。またキャパシタ６０５は、キャパシタンス密度が高い。と言うのは、３電極、２層誘電体のデザインだからである。
【００８０】
前述の実施形態においては、高温で焼成するようにデザインされた厚膜組成物の代わりに、低い温度たとえば１５０℃で乾燥するようにデザインされたポリマー厚膜組成物を用いても良い。材料は、前述と概ね同じ仕方でフォイル上に形成しても良いが、硬化ステップを焼成ステップの代わりに用いる。図７Ａ〜７Ｅに示すのは、ポリマー厚膜組成物を用いる中間層パネルの実施形態および方法である。
【００８１】
図７Ａ〜７Ｄに示すのは、第７の実施形態の中間層パネル７００１の一般的な製造方法である。図７Ｅに示すのは、完成した中間層パネル７００１であり、キャパシタ７０５が含まれている。中間層パネル７００１は、ポリマー厚膜組成物を用いてパネル層を形成することによって、製造される。
【００８２】
図７Ａは、中間層パネル７００１の製造の第１の段階を示す断面図である。図７Ａでは、物品として、積層材料７３０の反対側の面に積層された第１のフォイル７１０および第２のフォイル７２０を備えるものを、提供する。第１および第２のフォイル７１０、７２０は、ポリマー厚膜材料から形成しても良い。ポリマー厚膜材料は、比較的低い温度たとえば１５０℃で硬化されるため、キャパシタを積層材料７３０上に直接形成することができる。厚膜材料の乾燥は、硬化と同時に行なう。
【００８３】
図７Ｂを参照して、図７Ａの積層物品をエッチングして、フォイル７１０から第１の電極７１２を形成する。また回路７２２を、エッチング・ステップの間に、フォイル７２０から形成しても良い。
【００８４】
図７Ｃおよび７Ｄに示すのは、中間層パネル７００１の製造の次の段階である。図７Ｃは、製造のこの段階で形成される物品の平面図である。図７Ｄは、図７Ｃの線７Ｄ−７Ｄに沿って見た側面図における断面図である。図７Ｄを参照して、誘電体７４０を、第１の電極７１２上に形成する。誘電体７４０は、クリアランス・ホールまたはアパーチャ７４２を含み、およびポリマー厚膜材料から形成される。１つまたは複数のスクリーン印刷ステップを用いて、誘電体７４０を形成しても良い。次に、誘電体７４０を硬化する。第２の電極７５０を、ポリマー厚膜材料を用いる誘電体７４０上に形成する。第２の電極７５０の形成は、たとえば、ポリマー厚膜材料を１つまたは複数のスクリーン印刷において堆積し、その後に硬化させることによって、行なっても良い。第２の電極７５０には、クリアランス・ホール７４２と一致するが直径はより大きいクリアランス・ホール７５２が、含まれる（図７Ｃに示す）。
【００８５】
図７Ｅに、完成した中間層パネル７００１を、側面図における断面図として示す。図７Ｅでは、図７Ｃおよび７Ｄに示すスクリーン印刷ステップから生じた物品を、構成部品面を下にして、積層材料７６０に積層する。フォイルを、積層材料７６０に積層しても良い。またフォイルをエッチングして、回路７７３を形成しても良い。したがって中間層パネル７００１は、多層サブアセンブリ構成である。
【００８６】
次に、第１の導体７６１および第２の導体７６２を形成する。これはたとえば、ドリリングおよびメッキによって、メッキされたマイクロビアを形成することによって行なう。第１の導体７６１は、積層材料７６０を貫いて、および誘電体７４０および第２の電極７５０内のクリアランス・アパーチャ７４２、７５２をそれぞれ貫いて、延びる。第１の導体７６１は第１の電極７１２に電気的に接続し、第２の導体７６２は第２の電極７５０に電気的に接続する。
【００８７】
中間層パネル７００１では、パネル７００１は、回路化された中間層またはサブアセンブリである。あるいは、中間層パネルの形成を、ポリマー厚膜組成物を用いて行なうことができる。この場合、中間層パネルは、サブセットの一部であるか、または中間層パネルのより大きなサブアセンブリである。これはたとえば、前述した焼成フォイルの実施形態である。このような実施形態においては、回路導体の形成を、中間層パネル７００１をサブアセンブリの１つまたは複数の中間層パネルと組み合わせた後で、行なっても良い。回路導体は、サブアセンブリのすべてまたは一部を貫いて延びる。またポリマー厚膜層を有する中間層パネルを、１つまたは複数の中間層パネルと組み合わせて、プリント配線板たとえば図１Ｉに示すものを、形成することができる。一般に、焼成フォイル方法によって形成される前述した中間層パネルの実施形態は、硬化されるポリマー厚膜組成物を用いて、代替的に形成することができる。ポリマー厚膜組成物を用いて形成されるキャパシタは、たとえば低いキャパシタンス・キャパシタの応用例において、特に有用である。
【００８８】
本明細書で説明した焼成フォイルの実施形態においては、用語「ペースト」は、電子材料業界で用いられる従来の用語に対応していても良く、概ね厚膜組成物を指す。通常は、下地印刷ペーストの金属成分は、金属フォイル中の金属にマッチングさせる。たとえば、銅フォイルを用いた場合には、銅含有ペーストを下地印刷として用いる。他の応用例は、銀およびニッケル・フォイルを、同様の金属下地印刷ペーストと組にすることである。厚膜ペーストを用いて、下地印刷および受動回路構成部品の両方を形成しても良い。
【００８９】
一般的に、厚膜ペーストには、セラミック、ガラス、金属、または他の固体の微細分割された粒子を、可塑剤、分散剤および有機溶媒の混合物中に溶解させたポリマー中に分散させたものが含まれる。焼成銅フォイルの応用例で用いるための好ましいキャパシタ・ペーストは、窒素雰囲気中でのバーンアウト特性が良好な有機ビヒクルを有する。このようなビヒクルには一般に、非常に少量の樹脂、たとえば高分子量エチルセルロースが含まれる。スクリーン印刷に適した粘度を生成するには、少量のみが必要である。さらに、酸化成分たとえば硝酸バリウム粉末を、誘電体粉末混合物中にブレンドすることによって、窒素雰囲気中での有機成分の焼却が助けられる。固体を、本質的に不活性な液体媒体（「ビヒクル」）と混合した後に、３ロール・ミル上で分散させて、スクリーン印刷に適したペースト状の組成物を形成する。本質的に不活性であれば、任意の液体をビヒクルとして用いても良い。たとえば、種々の有機液体（増粘剤および／または安定剤および／または他の一般的な添加剤が含まれているもの、いないもの）を、ビヒクルとして用いても良い。
【００９０】
高誘電率（「高Ｋ」）の厚膜誘電体ペーストには一般的に、少なくとも１つの高いＫ機能相粉末および少なくとも１つのガラス粉末を、少なくとも１つの樹脂および１つまたは複数の溶媒からなるビヒクル・システム中に分散させたものが、含まれている。ビヒクル・システムは、スクリーン印刷した際に高密度で空間的に明確膜が得られるように、デザインされる。高Ｋ機能相粉末は、ペロブスカイト型の強誘電体組成物（一般式ＡＢＯ3）を含むことができる。このような組成物の例には、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＣａＴｉＯ3、ＰｂＺｒＯ3、ＢａＺｒＯ3、およびＳｒＺｒＯ3がある。他の組成物も、代替的な元素をＡおよび／またはＢ位置へと置換することによって、可能である。たとえばＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3およびＰｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3である。ＴｉＯ2およびＳｒＢｉ2Ｔａ2Ｏ9は、他の可能な高Ｋ材料である。
【００９１】
前記組成物をドープおよび混合した金属バージョンも、好適である。ドーピングおよび混合を行なうのは主に、必要な最終用途の特性仕様たとえば、必要なキャパシタンス温度係数（ＴＣＣ）を実現して、材料が業界規定たとえば「Ｘ７Ｒ」または「Ｚ５Ｕ」規格に合うようにするためである。
【００９２】
ペースト中のガラスは、たとえば、ホウケイ酸Ｃａ−Ａｌ、ホウケイ酸Ｐｂ−Ｂａ、ケイ酸Ｍｇ−Ａｌ、希土類ホウ酸塩、および他の同様のガラス組成物とすることができる。高Ｋガラス・セラミック粉末、たとえばゲルマン酸鉛（Ｐｂ5Ｇｅ3Ｏ11）が、好ましい材料である。
【００９３】
低Ｋ厚膜誘電体ペーストも、低キャパシタンスが必要な低インピーダンス・デザインにおいて利用することができる。この場合には、高Ｋ機能相の代わりに、たとえばチタン酸ネオジウム、二酸化チタン、およびチタン酸バリウム粉末混合物を用いる。
【００９４】
焼成された電極層を形成するために用いるペーストは、銅、ニッケル、銀、銀含有貴金属組成物、またはこれらの化合物の混合物の、金属粉末に基づいても良い。銅粉末組成物が好ましい。
【００９５】
硬化された構成部品内で用いるポリマー厚膜ペースト、たとえば図７Ａ〜７Ｅを参照して前述したものは一般的に、セラミックまたは金属の微細分割された粒子を分散させて含んでいても良い有機溶媒中に溶解される永久樹脂からなる。可塑剤、分散剤、または他の添加剤を用いても良い。好ましいポリマー厚膜キャパシタ・ペーストは、たとえば、純粋な樹脂、チタン酸バリウム、または他の高誘電率相を、エポキシまたはポリイミド樹脂の溶液中に分散させたものであっても良い。前述したポリマー厚膜の実施形態の場合、中間層パネル７００１内の第２の電極７５０を形成するために用いられる好ましいポリマー厚膜導体ペーストは、銅または銀粉末を、キャパシタ・ペーストのそれと同様の樹脂中に分散させたものであっても良い。
【００９６】
本明細書で説明する中間層パネルの実施形態には、多くの応用例がある。たとえば中間層パネル実施形態は、有機プリント回路基板、ＩＣパッケージ、デカップリング用途でのこれらの構造の応用例、ならびにデバイスたとえばＩＣモジュールおよび／またはハンドヘルド装置マザーボード内で、用いることができる。前述した中間層パネル実施形態はどれも、合体してプリント配線板構造にすることができる。また前述した中間層パネルの実施形態を、従来の他の中間層パネルと組み合わせて、プリント配線板を形成しても良い。
【００９７】
前述した実施形態においては、導電性の電極層をスクリーン印刷によって形成すると説明している。しかし他の方法、たとえば誘電体層表面上への電極金属のスパッタリングまたは蒸発による堆積を、用いても良い。また誘電体層も、スクリーン印刷によって形成すると説明し、代替的な方法によって形成しても良い。
【００９８】
前述したキャパシタ実施形態の形状は、平面図で見たときに略矩形である。しかしキャパシタ電極、誘電体、および他のキャパシタ構成部品は、他の表面領域形状、たとえば円形または楕円形状および多角形状とすることができる。
【００９９】
前述の本発明の説明において、本発明を例示および説明している。また開示によって、本発明の選択された好ましい実施形態のみが図示および説明されているが、本発明は、他の種々の組み合わせ、変更、および環境において用いることができ、また本明細書で表現される本発明の概念の範囲内で、前述の教示に対応しておよび／または当該分野の技術または知識内で、変化または変更が可能であることを理解されたい。
【０１００】
前述した実施形態はさらに、本発明を実行する既知の最良のモードを説明するように、また当業者が本発明を上記のまたは他の実施形態においておよび本発明の特定の応用例または使用方法によって必要とされる種々の変更を伴って利用できるように、意図される。したがって本説明では、本発明を本明細書で開示される形態に限定することは意図されていない。また添付の請求項を、詳細な説明に明示的に規定されていない代替的な実施形態を含むように解釈すべきであることが、意図されている。
【図面の簡単な説明】
【０１０１】
【図１Ａ】プリント配線板の中間層パネルの第１の実施形態の製造の段階を示す平面図である。
【図１Ｂ】図１Ａからの側面図の線１Ｂ−１Ｂに沿って見た断面図である。
【図１Ｃ】第１の中間層パネル実施形態の製造の段階を示す平面図である。
【図１Ｄ】図１Ｃからの側面図の線１Ｄ−１Ｄに沿って見た断面図である。
【図１Ｅ】第１の中間層パネル実施形態の製造の段階を示す側面図における断面図である。
【図１Ｆ】第１の中間層パネル実施形態の製造の段階を示す平面図であり、導体を中間層パネル終端に結合する前の完成した中間層パネルを示す。
【図１Ｇ】図１Ｆからの側面図の線１Ｇ−１Ｇに沿って見た断面図である。
【図１Ｈ】中間層パネルを含むプリント配線板の第１の実施形態を示す側面図における断面図である。
【図１Ｉ】図１Ｈに示したプリント配線板に合体した後の第１の中間層パネル実施形態を示す側面図における断面図および分離図である。
【図１Ｊ】図１Ｉの線１Ｊ−１Ｊに沿って見た断面図である。
【図２Ａ】中間層パネルの第２の実施形態の製造の段階を示す側面図における断面図である。
【図２Ｂ】中間層パネルの第２の実施形態の製造の段階を示す側面図における断面図である。
【図２Ｃ】中間層パネルの第２の実施形態の製造の段階を示す側面図における断面図である。
【図２Ｄ】第２の中間層パネル実施形態を示す側面図における断面図である。
【図３Ａ】中間層パネルの第３の実施形態を示す側面図における断面図である。
【図３Ｂ】図３Ａからの線３Ｂ−３Ｂに沿って見た断面図である。
【図４】中間層パネルの第４の実施形態を示す側面図における断面図である。
【図５】中間層パネルの第５の実施形態を示す側面図における断面図である。
【図６】中間層パネルの第６の実施形態を示す側面図における断面図である。
【図７Ａ】中間層パネルの第７の実施形態の製造の段階を示す側面図における断面図である。
【図７Ｂ】中間層パネルの第７の実施形態の製造の段階を示す側面図における断面図である。
【図７Ｃ】第７の中間層パネル実施形態の製造の段階を示す平面図である。
【図７Ｄ】図７Ｃの線７Ｄ−７Ｄに沿って見た、側面図における断面図である。
【図７Ｅ】完成した第７の中間層パネル実施形態を示す側面図における断面図である。
【特許請求の範囲】
【請求項１】
プリント配線板であって、
プリント配線板の少なくとも一部を貫いて延びる第１の回路導体と、
プリント配線板の少なくとも一部を貫いて延びる第２の回路導体と、
複数の積み重ねられた中間層パネルと、を備え、
中間層パネルの少なくとも１つは、
フォイルから形成されおよび終端を有する第１の電極であって、第１の回路導体は第１の電極に第１の電極の終端において結合され、第１の電極の終端は、第１の電極のフットプリント内にある、第１の電極と、
第１の電極上に配置される少なくとも１つの誘電体と、
第１の電極から離間して配置されおよび終端を有する第２の電極と、を備え、
第２の電極、第１の電極、および誘電体がキャパシタを形成し、第２の回路導体は第２の電極の終端に結合されることを特徴とするプリント配線版。
【請求項２】
第１の回路導体が誘電体を貫いて延びることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
第２の電極の終端が第２の電極のフットプリント内にあり、
第２の回路導体が誘電体を貫いて延びることを特徴とする請求項２に記載のプリント配線板。
【請求項４】
中間層が、第１および第２の電極上および誘電体上に配置される積層材料を備え、
第１の回路導体が該積層材料を貫いて延びることを特徴とする請求項２に記載のプリント配線板。
【請求項５】
第２の回路導体が該積層材料を貫いて延びることを特徴とする請求項４に記載のプリント配線板。
【請求項６】
中間層が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を備え、
第１の電極、第２の電極、誘電体、および第３の電極が、キャパシタを形成することを特徴とする請求項２に記載のプリント配線板。
【請求項７】
第１の電極が、誘電体に接触する第１の構成部品面と、第１面の反対側の第２面と、を備え、第１の回路導体が第１の電極の第２面から延びることを特徴とする請求項１に記載のプリント配線板。
【請求項８】
第２の電極の終端が、第２の電極のフットプリント内にあることを特徴とする請求項７に記載のプリント配線板。
【請求項９】
中間層が、第１の電極の第２面上に配置される積層材料を備え、
第１の回路導体が積層材料を貫いて延び、第２の回路導体が積層材料を貫いて延びることを特徴とする請求項７に記載のプリント配線板。
【請求項１０】
中間層が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を備え、
第１の電極、第２の電極、誘電体、および第３の電極がキャパシタを形成することを特徴とする請求項７に記載のプリント配線板。
【請求項１１】
複数の積み重ねられた中間層パネルを形成する工程であって、中間層パネルの少なくとも１つを形成する工程が、
金属のフォイルを提供する工程と、
金属のフォイル上に誘電体を形成する工程と、
金属のフォイルから第１の電極を形成する工程であって、第１の電極は、第１の電極のフットプリント内に位置付けられる終端を有する工程と、
誘電体上に第２の電極を形成する工程であって、第２の電極は終端を有する工程と、を含み、第１の電極、第２の電極、および誘電体がキャパシタを形成する工程と、
第１の回路導体を形成する工程であって、第１の回路導体はプリント配線板の少なくとも一部を貫いて延びおよび第１の電極の終端に接触する工程と、
第２の回路導体を形成する工程であって、第２の回路導体は第２の電極の終端に接触しおよびプリント配線板の少なくとも一部を貫いて延びる工程と、を含むことを特徴とするプリント配線板の製造方法。
【請求項１２】
誘電体を形成する工程が、
スルー・ホールを有する誘電体を形成する工程であって、第１の回路導体がスルー・ホールを貫いて延びる工程を含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
第２の電極の終端が第２の電極のフットプリント内にあり、
第２の回路導体を形成する工程が、誘電体を貫いて延びる導電性ビアを形成する工程を含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
中間層パネルを形成する工程が、
第１および第２の電極上および誘電体上に積層材料を形成する工程を含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
第１の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含み、
第２の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
中間層パネルを形成する工程が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を形成する工程を含み、
第１の電極、第２の電極、第３の電極、および誘電体がキャパシタを形成することを特徴とする請求項１２に記載の方法。
【請求項１７】
中間層パネルを形成する工程が、
積層材料を提供する工程と、
第１の電極を形成する前に金属のフォイルを積層材料に積層する工程と、を含むことを特徴とする請求項１２に記載の方法。
【請求項１８】
第１の電極が、誘電体に接触する第１の構成部品面と、第１面と反対側の第２面とを有し、
第１の回路導体を形成する工程が、第１の電極の第２面から延びるように第１の回路導体を形成する工程を含むことを特徴とする請求項１１に記載の方法。
【請求項１９】
第２の電極の終端が、第２の電極のフットプリント内にあり、
中間層パネルを形成する工程が、第１の電極の第２面上に積層材料を形成する工程を含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
第１の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含み、
第２の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含むことを特徴とする請求項１９に記載の方法。
【請求項２１】
中間層パネルを形成する工程が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を形成する工程を含み、
第１の電極、第２の電極、第３の電極、および誘電体がキャパシタを形成することを特徴とする請求項１８に記載の方法。
【請求項２２】
中間層パネルを形成する工程が、
積層材料を提供する工程と、
第１の電極を形成する前に金属のフォイルを積層材料に積層する工程と、を含むことを特徴とする請求項１８に記載の方法。
【請求項２３】
複数の積み重ねられた中間層パネルを形成する工程が、
特定の数の中間層パネルを提供する工程と、
中間層パネルを互いに結合する工程と、
結合された中間層パネルの少なくとも２つを通る第３の回路導体を形成する工程と、
結合された中間層パネルを合体してプリント配線板にする工程と、を含むことを特徴とする請求項１１に記載の方法。
【請求項１】
プリント配線板であって、
プリント配線板の少なくとも一部を貫いて延びる第１の回路導体と、
プリント配線板の少なくとも一部を貫いて延びる第２の回路導体と、
複数の積み重ねられた中間層パネルと、を備え、
中間層パネルの少なくとも１つは、
フォイルから形成されおよび終端を有する第１の電極であって、第１の回路導体は第１の電極に第１の電極の終端において結合され、第１の電極の終端は、第１の電極のフットプリント内にある、第１の電極と、
第１の電極上に配置される少なくとも１つの誘電体と、
第１の電極から離間して配置されおよび終端を有する第２の電極と、を備え、
第２の電極、第１の電極、および誘電体がキャパシタを形成し、第２の回路導体は第２の電極の終端に結合されることを特徴とするプリント配線版。
【請求項２】
第１の回路導体が誘電体を貫いて延びることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
第２の電極の終端が第２の電極のフットプリント内にあり、
第２の回路導体が誘電体を貫いて延びることを特徴とする請求項２に記載のプリント配線板。
【請求項４】
中間層が、第１および第２の電極上および誘電体上に配置される積層材料を備え、
第１の回路導体が該積層材料を貫いて延びることを特徴とする請求項２に記載のプリント配線板。
【請求項５】
第２の回路導体が該積層材料を貫いて延びることを特徴とする請求項４に記載のプリント配線板。
【請求項６】
中間層が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を備え、
第１の電極、第２の電極、誘電体、および第３の電極が、キャパシタを形成することを特徴とする請求項２に記載のプリント配線板。
【請求項７】
第１の電極が、誘電体に接触する第１の構成部品面と、第１面の反対側の第２面と、を備え、第１の回路導体が第１の電極の第２面から延びることを特徴とする請求項１に記載のプリント配線板。
【請求項８】
第２の電極の終端が、第２の電極のフットプリント内にあることを特徴とする請求項７に記載のプリント配線板。
【請求項９】
中間層が、第１の電極の第２面上に配置される積層材料を備え、
第１の回路導体が積層材料を貫いて延び、第２の回路導体が積層材料を貫いて延びることを特徴とする請求項７に記載のプリント配線板。
【請求項１０】
中間層が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を備え、
第１の電極、第２の電極、誘電体、および第３の電極がキャパシタを形成することを特徴とする請求項７に記載のプリント配線板。
【請求項１１】
複数の積み重ねられた中間層パネルを形成する工程であって、中間層パネルの少なくとも１つを形成する工程が、
金属のフォイルを提供する工程と、
金属のフォイル上に誘電体を形成する工程と、
金属のフォイルから第１の電極を形成する工程であって、第１の電極は、第１の電極のフットプリント内に位置付けられる終端を有する工程と、
誘電体上に第２の電極を形成する工程であって、第２の電極は終端を有する工程と、を含み、第１の電極、第２の電極、および誘電体がキャパシタを形成する工程と、
第１の回路導体を形成する工程であって、第１の回路導体はプリント配線板の少なくとも一部を貫いて延びおよび第１の電極の終端に接触する工程と、
第２の回路導体を形成する工程であって、第２の回路導体は第２の電極の終端に接触しおよびプリント配線板の少なくとも一部を貫いて延びる工程と、を含むことを特徴とするプリント配線板の製造方法。
【請求項１２】
誘電体を形成する工程が、
スルー・ホールを有する誘電体を形成する工程であって、第１の回路導体がスルー・ホールを貫いて延びる工程を含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
第２の電極の終端が第２の電極のフットプリント内にあり、
第２の回路導体を形成する工程が、誘電体を貫いて延びる導電性ビアを形成する工程を含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
中間層パネルを形成する工程が、
第１および第２の電極上および誘電体上に積層材料を形成する工程を含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
第１の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含み、
第２の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
中間層パネルを形成する工程が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を形成する工程を含み、
第１の電極、第２の電極、第３の電極、および誘電体がキャパシタを形成することを特徴とする請求項１２に記載の方法。
【請求項１７】
中間層パネルを形成する工程が、
積層材料を提供する工程と、
第１の電極を形成する前に金属のフォイルを積層材料に積層する工程と、を含むことを特徴とする請求項１２に記載の方法。
【請求項１８】
第１の電極が、誘電体に接触する第１の構成部品面と、第１面と反対側の第２面とを有し、
第１の回路導体を形成する工程が、第１の電極の第２面から延びるように第１の回路導体を形成する工程を含むことを特徴とする請求項１１に記載の方法。
【請求項１９】
第２の電極の終端が、第２の電極のフットプリント内にあり、
中間層パネルを形成する工程が、第１の電極の第２面上に積層材料を形成する工程を含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
第１の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含み、
第２の回路導体を形成する工程が、積層材料を通る導電性ビアを形成する工程を含むことを特徴とする請求項１９に記載の方法。
【請求項２１】
中間層パネルを形成する工程が、第２の電極から離間して配置されおよび第１の電極に電気的に接続される第３の電極を形成する工程を含み、
第１の電極、第２の電極、第３の電極、および誘電体がキャパシタを形成することを特徴とする請求項１８に記載の方法。
【請求項２２】
中間層パネルを形成する工程が、
積層材料を提供する工程と、
第１の電極を形成する前に金属のフォイルを積層材料に積層する工程と、を含むことを特徴とする請求項１８に記載の方法。
【請求項２３】
複数の積み重ねられた中間層パネルを形成する工程が、
特定の数の中間層パネルを提供する工程と、
中間層パネルを互いに結合する工程と、
結合された中間層パネルの少なくとも２つを通る第３の回路導体を形成する工程と、
結合された中間層パネルを合体してプリント配線板にする工程と、を含むことを特徴とする請求項１１に記載の方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【公表番号】特表２００６−５１０２３３（Ｐ２００６−５１０２３３Ａ）
【公表日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願番号】特願２００５−５０８３３７（Ｐ２００５−５０８３３７）
【出願日】平成１５年１２月１２日（２００３．１２．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０４０３２６
【国際公開番号】ＷＯ２００４／０５６１６０
【国際公開日】平成１６年７月１日（２００４．７．１）
【出願人】（３９００２３６７４）イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー (2,692)
【氏名又は名称原語表記】Ｅ．Ｉ．ＤＵ ＰＯＮＴ ＤＥ ＮＥＭＯＵＲＳ ＡＮＤ ＣＯＭＰＡＮＹ
【Ｆターム（参考）】
【公表日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願日】平成１５年１２月１２日（２００３．１２．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０４０３２６
【国際公開番号】ＷＯ２００４／０５６１６０
【国際公開日】平成１６年７月１日（２００４．７．１）
【出願人】（３９００２３６７４）イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー (2,692)
【氏名又は名称原語表記】Ｅ．Ｉ．ＤＵ ＰＯＮＴ ＤＥ ＮＥＭＯＵＲＳ ＡＮＤ ＣＯＭＰＡＮＹ
【Ｆターム（参考）】
[ Back to top ]