信頼性を改良するための導電性層間のビア
【課題】ビアの信頼性を改良するための技術を提供する。
【解決手段】別の半導体デバイスが、複数の導電性配線（１２−２０）を含む第１層（２１）および第２層（３３）を含み、複数の非機能的ビアパッド（３４）が、第２層または第１層と第２層との間に含まれる。複数のダングリングビア（４０）は、第１層の特定の領域内に含まれる。ダングリングビアは、第１層の１つまたは複数の配線をビアパッドの対応する一つに接続する。
【解決手段】別の半導体デバイスが、複数の導電性配線（１２−２０）を含む第１層（２１）および第２層（３３）を含み、複数の非機能的ビアパッド（３４）が、第２層または第１層と第２層との間に含まれる。複数のダングリングビア（４０）は、第１層の特定の領域内に含まれる。ダングリングビアは、第１層の１つまたは複数の配線をビアパッドの対応する一つに接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して半導体プロセスに関するものであり、さらに詳しくは導電性層間のビアに関するものである。
【背景技術】
【０００２】
ビアは、２つの異なる導電性層の間に電気的接続を提供するために用いられる。集積回路に存在するトランジスタの数と共に、ビアの数が億を超える可能性があり、１０の異なる導電性層が存在する可能性がある。たとえ各ビアが高い信頼性を有していても、非常に多くのビアが存在するので少なくとも１つのビアが故障する可能性がある。これにより、冗長ビアが広く用いられるようになっている。この場合、導電性層の間に、所与の電気的接続のための少なくとも２つのビアがあるので、たとえ１つのビアが故障しても、もう１つのビアを介した電気的接続が存在する。多く場合において、これは集積回路の面積を増加させることなしに達成し得る。しかし、冗長ビアを加えることにより集積回路の面積を増加させることを要するビア配置がある。そのような場合、ビア故障の危険性と面積の増加との間にはトレードオフがある。その決定がビア故障の危険性を有する場合、冗長ビアのないビアが高い信頼性を有するようにすることは重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７１５７３６５号明細書
【特許文献２】米国特許第７４３９１７３号明細書
【特許文献３】米国特許第７７５０４８０号明細書
【特許文献４】米国特許第７７６５５０７号明細書
【特許文献５】米国特許出願公開第２００５／０２４８０３３号明細書
【特許文献６】米国特許出願公開第２０１０／００４４８６６号明細書
【特許文献７】米国特許出願公開第２０１０／０２４４２６４号明細書
【特許文献８】米国特許出願公開第２０１０／０２５７５０２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、冗長ビアを含まないビアの信頼性を改良するための技術を提供することが望ましい。
【課題を解決するための手段】
【０００５】
複数の導電性配線を含む第１層を含む半導体デバイスが提供される。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層の第１配線と第２層の第１配線の交点において、第１層および第２層を接続する、非導電性材料を貫通する第１電気的導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材の間に接続された第２導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが第１ビアから所定の距離内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが第１層と第２層との間にあることをさらに特徴とし得る。半導体デバイスは、第１層および第２層における配線は、半導体デバイスに電力および接地信号を伝導する配線より小さいことをさらに特徴とし得る。半導体デバイスは、第１層における配線は第２層における配線と垂直であることをさらに特徴とし得る。半導体デバイスは、導電性部材が少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが、第１導電性ビアから所定の距離内にある、第１層と第２層との間の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、導電性部材が第２層における配線と略同一幅であることをさらに特徴とし得る。半導体デバイスは、第１導電性ビアおよび第２導電性ビアが互いに電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、第１層における配線間のピッチは冗長ビアのピッチより小さいことをさらに特徴とし得る。
【０００６】
また、複数の導電性配線を含む第１層を含む半導体デバイスも開示される。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層における第１配線と第２層における第１層の交点において第１層および第２層を接続する、非導電性材料を貫通する第１導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層から電気的に絶縁された導電性部材の間に接続された第２電気的導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが、ダングリングビアであり、第１導電性ビアの特定の領域内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第１層の配線が、半導体デバイスにおいて電力および接地信号を伝導する配線よりも小さいことをさらに特徴とし得る。半導体デバイスは、第１および第２導電性ビアのビアパッドは少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、ダングリングビアが第１導電性ビアから電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、半導体デバイスに構造安定性を加えるためにダングリングビアが含まれていることをさらに特徴とし得る。半導体デバイスは、所定のビア密度を達成するためにダングリングビアが含まれていることをさらに特徴とし得る。
【０００７】
複数の信号配線を含む第１導電性層を形成することを含む半導体デバイスを作成するための方法も開示される。方法は、第１層の上に誘電体層を加えることをさらに含む。方法は、孤立ビアの近くにおいて、誘電体層にまたは誘電体層内に導電性パッドを形成することをさらに含み、ここで、孤立ビアは、第１導電性層の第１配線と第２導電性配線の第１配線との間に接続されている。方法は、第２層における第２配線と導電性パッドとの間にダングリングビアを形成することをさらに含み、ここで、導電性パッドはダングリングビアを除いてデバイスにおける部品から分離されている。方法は、ダングリングビアは孤立ビアから所定の距離内にある第１導電性層と第２導電性層との間の唯一のビアであることをさらに特徴とし得る。方法は、第１導電性層と第２導電性層との間において特定のビア密度を達成するために、複数の導電性パッドおよびダングリングビアを形成することをさらに特徴とし得る。
【図面の簡単な説明】
【０００８】
【図１】一実施形態による標準的なビアおよびダングリングビアのレイアウトを示す集積回路の一部分の上面図である。
【図２】図１の標準的なビアの断面図である。
【図３】図１のダングリングビアの第１断面図である。
【図４】図１のダングリングビアの第２断面図である。
【発明を実施するための形態】
【０００９】
本発明は、例示として説明され、添付の図面により限定されるものではなく、同様の参照番号は同様の要素を示す。図面中の要素は簡潔かつ明確に説明されており、必ずしも寸法通りに記載されていない。
【００１０】
１つの態様において、第１ビアは、２つの異なる導電性層からの２つの導電性ラインの間に形成され、ここで、２つの導電性ラインは動作機能のために用いられる。また、ダングリングビアは、別の２つの導電性ライン間に形成され、第１ビアから電気的に絶縁される。別の２つの導電性ラインのうちの１つ導電性ラインのみが動作機能のために用いられる。このことは、以下の説明及び図面を参照することによって、より理解される。
【００１１】
図１は、集積回路の一部のレイアウト１０を示す。レイアウト１０は、第１導電性層に形成された導電性ラインの群２１を形成する導電性ライン１２、１４、１６、１８および２０（１２〜２０）、第２層に形成された導電性ラインの群３３を形成する導電性ライン２２、２４、２６、２８、３０（２２〜３０）、第１導電性層に形成された導電性ライン３４、導電性ライン１６を導電性ライン２６に接続するビア３８、及び導電性ライン３０を導電性ライン３４に接続するビア４０を含む。導電性ラインは、導電性配線ともみなされる。群２１の導電性ライン１２〜２０が並行に走り、相対的に薄く、そして相対的に近接している。同様に、群３３の導電性ライン２２〜３０が並行に走り、相対的に薄く、相対的に近接しており、導電性ライン１２〜２０の方向と垂直である。集積回路において、複数の導電性ラインが並行に走り、最小ピッチまたは最小ピッチ付近に配置されることは一般的である。ピッチとは、互いに隣接するラインの中心間の距離である。最小ピッチは、ラインが所与のプロセスおよびリソグラフィに対して、許容可能な程度に互いに近接している場合のものである。ラインが最小ピッチである時、ライン間にビアが存在することは一般的に不可能である。ビアはラインに沿っていなければならない。これはピッチが最小ピッチより大きい場合にも当てはまる。冗長ビアが２つの隣接ライン間に信頼性高く配置可能なピッチは、冗長ビアピッチと呼ばれる可能性がある。ピッチが冗長ビアピッチより小さい場合、冗長ビアのために隣接ライン間に十分なスペースがない。群２１のラインのピッチおよび群３３のラインのピッチは、冗長ビアピッチよりも小さい。第１導電性層の一部分と第２導電性層の一部分との間に配置されるビアにおいて、２つの部分のうちの一方は動作機能のために用いられず、２つの部分のうちの他方は動作機能のために用いられる場合、そのビアはダングリングビアと呼ばれる。動作機能は、例えば、デジタル信号、アナログ信号、電力、または接地を、トランジスタ間またはトランジスタと電源端子との間のような回路素子間に接続することを含み得る。ビア３８は標準的なビアであり、回路素子の間の動作機能を接続するために用いられる導電性ライン２６および１６を電気的に接続する。ビア４０はダングリングビアであり、導電性ライン３４はビア４０に接続されることを除き電気的に絶縁されている。動作機能はライン３４に存在するが、ライン３４を介して別の回路素子には伝えられない。
【００１２】
導電性ライン１６は端部３６で終わり、端部３６に非常に近いビア３８が導電性ライン１６を導電性ライン２６に接続する。ビアの通常の機能として、導電性ライン１６と導電性ライン２６の両方および回路素子間を動作機能が通過する。しかしながら、図示された配置において、群２１および３３のピッチのために、冗長ビアを形成することはできない。導電性ライン１６に接続するいかなるビアも、第２導電性層における導電性ラインに対する望ましくない接続を提供するであろう。さらに、ビア３８の近くに他の標準的なビアが存在しない。しばしば孤立ビアと呼ばれるこのようなビアは、他のビアに近接しているビアよりも信頼性が低いことが知られている。孤立ビアの信頼性が低いことについての１つの理論は、ビアが脱ガスの問題により影響を受けやすいということである。ビアが形成されている開口が脱ガス問題に影響を受けやすい場合、この問題は、脱ガスに対する同様の感受性を有さない隣接した別のビアによって軽減される可能性があり、または単一ビアがすべての脱ガスを処理しなくても済むように、局所的な脱ガスを分散することによって軽減される可能性がある。
【００１３】
孤立ビアに関連する問題を回避または減少することを補助するために、ビア４０はビア３８の近くに加えられる。これを実行する際には、ビア４０が、導電性ライン１６と同一直線上に配置された導電性ライン３４を有する。たとえ冗長ビアを設けることが不可能であったとしても、ダングリングビアとしてのビア４０を設けることは可能である。導電性ライン１２〜２０および２２〜３０のピッチが、ライン間のビアを阻む場合であっても、ビアが冗長ビアとならないような位置であっても、同様にビア４０を設けることは可能である。
【００１４】
図２は、端部３６で終了する下層の導電性ラインとしての導電性ライン１６上のビア３８、導電性ライン１６を覆う層間誘電体４２、層間誘電体４２上の導電性ライン２４、およびビア３８上の導電性ライン２６の断面図を示す。ビア３８は、ビア４０の存在を除いて、孤立ビアである。層間誘電体４２は、望ましくは主に酸化物であって、ビア３８の形成に役に立つ異なる材料の、例えば窒化物のような、エッチ・ストップ層を有してもよい。ビア３８は、ビアの形成において一般的なデュアル・ダマシン・プロセスを用いて形成され得る。導電性ライン１６、２４、および２６は、主に、導電性ラインを信頼性高く形成することに役に立つ異なる材料のライナーを備える銅であってよい。導電性ライン２４および２６は同時に形成され、よって、同一導電性層の一部とみなされる。多くの導電性ラインも導電性ライン２４および２６と同時に形成される。
【００１５】
図３が、図２のビア３８の断面図と同一方向に沿ったビア４０の断面図を示す。ビア４０は、導電性ライン３４上に形成され、導電性ライン３４は、ビア４０を形成し得るように形成されているが、回路素子間に動作機能を提供するためには用いられない。導電性ライン３０は導電性ライン２８と３２との間にある。ビア４０との接続を除いて、導電性ライン３４は電気的に絶縁されている。層間誘電体４２は、同様に導電性ライン３４を覆っている。導電性ライン３０はビア４０上にある。導電性ライン２８および３２は層間誘電体４２上にある。導電性ライン３４および１６は同時に形成され、同一導電性層の異なる部分とみなされる。ビア４０はビア３８と同様の方法で同時に形成され、主に、ビアに対して一般的な異なる導電性材料の導電性ライナーを備える銅であってよい。
【００１６】
図４は、図２および３の断面図の方向と垂直な方向のビア４０の断面図を示す。導電性ライン３０が、断面図全体を亘って走っており、ビア４０上にある部分を除いて層間誘電体４２上にある。層間誘電体４２は導電性ライン１４および１８上にある。ビア４０は導電性ライン３４上にある。
【００１７】
従って、ダングリングビアは、ビア３８に対となるビアを提供するように形成される。ビア３８は、もしビア４０が存在しなければ、孤立ビアであり、孤立ビアに関連する信頼性問題を有したであろう。追加的なビアが提供されたにもかかわらず、追加的なビアであるビア４０は、層間誘電体４２上に追加的なスペースを必要としない。なぜなら、ビア４０は、既存の導電性ラインである導電性ライン３０に接続されており、孤立ビア３８は文字通り近接した他のビアを有さないので、利用可能なスペースが存在するからである。
【００１８】
こうして複数の導電性配線を含む第１層を含む半導体デバイスが提供されたことが理解されたであろう。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層の第１配線と第２層の第１配線の交点において、第１層および第２層を接続する、非導電性材料を貫通する第１電気的導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材の間に接続された第２導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが第１ビアから所定の距離内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが第１層と第２層との間にあることをさらに特徴とし得る。半導体デバイスは、第１層および第２層における配線は、半導体デバイスに電力および接地信号を伝導する配線より小さいことをさらに特徴とし得る。半導体デバイスは、第１層における配線は第２層における配線と垂直であることをさらに特徴とし得る。半導体デバイスは、導電性部材が少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが、第１導電性ビアから所定の距離内にある、第１層と第２層との間の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、導電性部材が第２層における配線と略同一幅であることをさらに特徴とし得る。半導体デバイスは、第１導電性ビアおよび第２導電性ビアが互いに電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、第１層における配線間のピッチは冗長ビアのピッチより小さいことをさらに特徴とし得る。
【００１９】
また、複数の導電性配線を含む第１層を含む半導体デバイスも開示される。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層における第１配線と第２層における第１層の交点において第１層および第２層を接続する、非導電性材料を貫通する第１導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層から電気的に絶縁された導電性部材の間に接続された第２電気的導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが、ダングリングビアであり、第１導電性ビアの特定の領域内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第１層の配線が、半導体デバイスにおいて電力および接地信号を伝導する配線よりも小さいことをさらに特徴とし得る。半導体デバイスは、第１および第２導電性ビアのビアパッドは少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、ダングリングビアが第１導電性ビアから電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、半導体デバイスに構造安定性を加えるためにダングリングビアが含まれていることをさらに特徴とし得る。半導体デバイスは、所定のビア密度を達成するためにダングリングビアが含まれていることをさらに特徴とし得る。
【００２０】
複数の信号配線を含む第１導電性層を形成することを含む半導体デバイスを作成するための方法も開示される。方法は、第１層の上に誘電体層を加えることをさらに含む。方法は、孤立ビアの近くにおいて、誘電体層にまたは誘電体層内に導電性パッドを形成することをさらに含み、ここで、孤立ビアは、第１導電性層の第１配線と第２導電性配線の第１配線との間に接続されている。方法は、第２層における第２配線と導電性パッドとの間にダングリングビアを形成することをさらに含み、ここで、導電性パッドはダングリングビアを除いてデバイスにおける部品から分離されている。方法は、ダングリングビアは孤立ビアから所定の距離内にある第１導電性層と第２導電性層との間の唯一のビアであることをさらに特徴とし得る。方法は、第１導電性層と第２導電性層との間において特定のビア密度を達成するために、複数の導電性パッドおよびダングリングビアを形成することをさらに特徴とし得る。
【００２１】
前述の詳細な説明は、具体的な例示の実施の形態を参照しながら本発明を説明するものである。しかし、添付の特許請求の範囲で定義された本発明の範囲から逸脱することなく様々な修正及び変更が加えられ得ることが理解されよう。例えば、構造はダングリングビアの下に導電性ラインを加えるものとして説明されたが、説明されたアプローチは、加えられた導電性ラインがダングリングビアの上にある状況にも適用され得る。詳細な説明及び添付図面は限定するものではなく、単に例と見なされるべきであり、そのような修正又は変更は、すべて本明細書で説明され定義された本発明の範囲内に入るものとする。以上、具体的な実施例に関して、利益、他の利点、及び問題の解決方法について説明してきたが、利益、利点、問題の解決方法、及びこうした利益、利点、問題の解決方法をもたらし、又はより顕著なものにする構成要素は、全ての請求項又は何れかの請求項において重要とされ、要求され、不可欠とされる機能や構成要素であると見なされるべきではない。
【００２２】
「接続された」という語は必ずしも直接的または間接的に、また機械的に結合する状態を意味するものではない。
特に明記しない限り、「第１」及び「第２」等の用語は、そのような用語が述べる要素間を任意に区別するために用いる。したがって、これらの用語は、必ずしもそのような要素の時間的な又は他の優先順位付けを示そうとするものではない。
【符号の説明】
【００２３】
１２，１４，１６，１８，２０，２２，２４，２６，２８，３０，３２…導電性配線、３８，４０…ビア。
【技術分野】
【０００１】
本発明は、概して半導体プロセスに関するものであり、さらに詳しくは導電性層間のビアに関するものである。
【背景技術】
【０００２】
ビアは、２つの異なる導電性層の間に電気的接続を提供するために用いられる。集積回路に存在するトランジスタの数と共に、ビアの数が億を超える可能性があり、１０の異なる導電性層が存在する可能性がある。たとえ各ビアが高い信頼性を有していても、非常に多くのビアが存在するので少なくとも１つのビアが故障する可能性がある。これにより、冗長ビアが広く用いられるようになっている。この場合、導電性層の間に、所与の電気的接続のための少なくとも２つのビアがあるので、たとえ１つのビアが故障しても、もう１つのビアを介した電気的接続が存在する。多く場合において、これは集積回路の面積を増加させることなしに達成し得る。しかし、冗長ビアを加えることにより集積回路の面積を増加させることを要するビア配置がある。そのような場合、ビア故障の危険性と面積の増加との間にはトレードオフがある。その決定がビア故障の危険性を有する場合、冗長ビアのないビアが高い信頼性を有するようにすることは重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７１５７３６５号明細書
【特許文献２】米国特許第７４３９１７３号明細書
【特許文献３】米国特許第７７５０４８０号明細書
【特許文献４】米国特許第７７６５５０７号明細書
【特許文献５】米国特許出願公開第２００５／０２４８０３３号明細書
【特許文献６】米国特許出願公開第２０１０／００４４８６６号明細書
【特許文献７】米国特許出願公開第２０１０／０２４４２６４号明細書
【特許文献８】米国特許出願公開第２０１０／０２５７５０２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、冗長ビアを含まないビアの信頼性を改良するための技術を提供することが望ましい。
【課題を解決するための手段】
【０００５】
複数の導電性配線を含む第１層を含む半導体デバイスが提供される。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層の第１配線と第２層の第１配線の交点において、第１層および第２層を接続する、非導電性材料を貫通する第１電気的導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材の間に接続された第２導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが第１ビアから所定の距離内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが第１層と第２層との間にあることをさらに特徴とし得る。半導体デバイスは、第１層および第２層における配線は、半導体デバイスに電力および接地信号を伝導する配線より小さいことをさらに特徴とし得る。半導体デバイスは、第１層における配線は第２層における配線と垂直であることをさらに特徴とし得る。半導体デバイスは、導電性部材が少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが、第１導電性ビアから所定の距離内にある、第１層と第２層との間の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、導電性部材が第２層における配線と略同一幅であることをさらに特徴とし得る。半導体デバイスは、第１導電性ビアおよび第２導電性ビアが互いに電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、第１層における配線間のピッチは冗長ビアのピッチより小さいことをさらに特徴とし得る。
【０００６】
また、複数の導電性配線を含む第１層を含む半導体デバイスも開示される。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層における第１配線と第２層における第１層の交点において第１層および第２層を接続する、非導電性材料を貫通する第１導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層から電気的に絶縁された導電性部材の間に接続された第２電気的導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが、ダングリングビアであり、第１導電性ビアの特定の領域内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第１層の配線が、半導体デバイスにおいて電力および接地信号を伝導する配線よりも小さいことをさらに特徴とし得る。半導体デバイスは、第１および第２導電性ビアのビアパッドは少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、ダングリングビアが第１導電性ビアから電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、半導体デバイスに構造安定性を加えるためにダングリングビアが含まれていることをさらに特徴とし得る。半導体デバイスは、所定のビア密度を達成するためにダングリングビアが含まれていることをさらに特徴とし得る。
【０００７】
複数の信号配線を含む第１導電性層を形成することを含む半導体デバイスを作成するための方法も開示される。方法は、第１層の上に誘電体層を加えることをさらに含む。方法は、孤立ビアの近くにおいて、誘電体層にまたは誘電体層内に導電性パッドを形成することをさらに含み、ここで、孤立ビアは、第１導電性層の第１配線と第２導電性配線の第１配線との間に接続されている。方法は、第２層における第２配線と導電性パッドとの間にダングリングビアを形成することをさらに含み、ここで、導電性パッドはダングリングビアを除いてデバイスにおける部品から分離されている。方法は、ダングリングビアは孤立ビアから所定の距離内にある第１導電性層と第２導電性層との間の唯一のビアであることをさらに特徴とし得る。方法は、第１導電性層と第２導電性層との間において特定のビア密度を達成するために、複数の導電性パッドおよびダングリングビアを形成することをさらに特徴とし得る。
【図面の簡単な説明】
【０００８】
【図１】一実施形態による標準的なビアおよびダングリングビアのレイアウトを示す集積回路の一部分の上面図である。
【図２】図１の標準的なビアの断面図である。
【図３】図１のダングリングビアの第１断面図である。
【図４】図１のダングリングビアの第２断面図である。
【発明を実施するための形態】
【０００９】
本発明は、例示として説明され、添付の図面により限定されるものではなく、同様の参照番号は同様の要素を示す。図面中の要素は簡潔かつ明確に説明されており、必ずしも寸法通りに記載されていない。
【００１０】
１つの態様において、第１ビアは、２つの異なる導電性層からの２つの導電性ラインの間に形成され、ここで、２つの導電性ラインは動作機能のために用いられる。また、ダングリングビアは、別の２つの導電性ライン間に形成され、第１ビアから電気的に絶縁される。別の２つの導電性ラインのうちの１つ導電性ラインのみが動作機能のために用いられる。このことは、以下の説明及び図面を参照することによって、より理解される。
【００１１】
図１は、集積回路の一部のレイアウト１０を示す。レイアウト１０は、第１導電性層に形成された導電性ラインの群２１を形成する導電性ライン１２、１４、１６、１８および２０（１２〜２０）、第２層に形成された導電性ラインの群３３を形成する導電性ライン２２、２４、２６、２８、３０（２２〜３０）、第１導電性層に形成された導電性ライン３４、導電性ライン１６を導電性ライン２６に接続するビア３８、及び導電性ライン３０を導電性ライン３４に接続するビア４０を含む。導電性ラインは、導電性配線ともみなされる。群２１の導電性ライン１２〜２０が並行に走り、相対的に薄く、そして相対的に近接している。同様に、群３３の導電性ライン２２〜３０が並行に走り、相対的に薄く、相対的に近接しており、導電性ライン１２〜２０の方向と垂直である。集積回路において、複数の導電性ラインが並行に走り、最小ピッチまたは最小ピッチ付近に配置されることは一般的である。ピッチとは、互いに隣接するラインの中心間の距離である。最小ピッチは、ラインが所与のプロセスおよびリソグラフィに対して、許容可能な程度に互いに近接している場合のものである。ラインが最小ピッチである時、ライン間にビアが存在することは一般的に不可能である。ビアはラインに沿っていなければならない。これはピッチが最小ピッチより大きい場合にも当てはまる。冗長ビアが２つの隣接ライン間に信頼性高く配置可能なピッチは、冗長ビアピッチと呼ばれる可能性がある。ピッチが冗長ビアピッチより小さい場合、冗長ビアのために隣接ライン間に十分なスペースがない。群２１のラインのピッチおよび群３３のラインのピッチは、冗長ビアピッチよりも小さい。第１導電性層の一部分と第２導電性層の一部分との間に配置されるビアにおいて、２つの部分のうちの一方は動作機能のために用いられず、２つの部分のうちの他方は動作機能のために用いられる場合、そのビアはダングリングビアと呼ばれる。動作機能は、例えば、デジタル信号、アナログ信号、電力、または接地を、トランジスタ間またはトランジスタと電源端子との間のような回路素子間に接続することを含み得る。ビア３８は標準的なビアであり、回路素子の間の動作機能を接続するために用いられる導電性ライン２６および１６を電気的に接続する。ビア４０はダングリングビアであり、導電性ライン３４はビア４０に接続されることを除き電気的に絶縁されている。動作機能はライン３４に存在するが、ライン３４を介して別の回路素子には伝えられない。
【００１２】
導電性ライン１６は端部３６で終わり、端部３６に非常に近いビア３８が導電性ライン１６を導電性ライン２６に接続する。ビアの通常の機能として、導電性ライン１６と導電性ライン２６の両方および回路素子間を動作機能が通過する。しかしながら、図示された配置において、群２１および３３のピッチのために、冗長ビアを形成することはできない。導電性ライン１６に接続するいかなるビアも、第２導電性層における導電性ラインに対する望ましくない接続を提供するであろう。さらに、ビア３８の近くに他の標準的なビアが存在しない。しばしば孤立ビアと呼ばれるこのようなビアは、他のビアに近接しているビアよりも信頼性が低いことが知られている。孤立ビアの信頼性が低いことについての１つの理論は、ビアが脱ガスの問題により影響を受けやすいということである。ビアが形成されている開口が脱ガス問題に影響を受けやすい場合、この問題は、脱ガスに対する同様の感受性を有さない隣接した別のビアによって軽減される可能性があり、または単一ビアがすべての脱ガスを処理しなくても済むように、局所的な脱ガスを分散することによって軽減される可能性がある。
【００１３】
孤立ビアに関連する問題を回避または減少することを補助するために、ビア４０はビア３８の近くに加えられる。これを実行する際には、ビア４０が、導電性ライン１６と同一直線上に配置された導電性ライン３４を有する。たとえ冗長ビアを設けることが不可能であったとしても、ダングリングビアとしてのビア４０を設けることは可能である。導電性ライン１２〜２０および２２〜３０のピッチが、ライン間のビアを阻む場合であっても、ビアが冗長ビアとならないような位置であっても、同様にビア４０を設けることは可能である。
【００１４】
図２は、端部３６で終了する下層の導電性ラインとしての導電性ライン１６上のビア３８、導電性ライン１６を覆う層間誘電体４２、層間誘電体４２上の導電性ライン２４、およびビア３８上の導電性ライン２６の断面図を示す。ビア３８は、ビア４０の存在を除いて、孤立ビアである。層間誘電体４２は、望ましくは主に酸化物であって、ビア３８の形成に役に立つ異なる材料の、例えば窒化物のような、エッチ・ストップ層を有してもよい。ビア３８は、ビアの形成において一般的なデュアル・ダマシン・プロセスを用いて形成され得る。導電性ライン１６、２４、および２６は、主に、導電性ラインを信頼性高く形成することに役に立つ異なる材料のライナーを備える銅であってよい。導電性ライン２４および２６は同時に形成され、よって、同一導電性層の一部とみなされる。多くの導電性ラインも導電性ライン２４および２６と同時に形成される。
【００１５】
図３が、図２のビア３８の断面図と同一方向に沿ったビア４０の断面図を示す。ビア４０は、導電性ライン３４上に形成され、導電性ライン３４は、ビア４０を形成し得るように形成されているが、回路素子間に動作機能を提供するためには用いられない。導電性ライン３０は導電性ライン２８と３２との間にある。ビア４０との接続を除いて、導電性ライン３４は電気的に絶縁されている。層間誘電体４２は、同様に導電性ライン３４を覆っている。導電性ライン３０はビア４０上にある。導電性ライン２８および３２は層間誘電体４２上にある。導電性ライン３４および１６は同時に形成され、同一導電性層の異なる部分とみなされる。ビア４０はビア３８と同様の方法で同時に形成され、主に、ビアに対して一般的な異なる導電性材料の導電性ライナーを備える銅であってよい。
【００１６】
図４は、図２および３の断面図の方向と垂直な方向のビア４０の断面図を示す。導電性ライン３０が、断面図全体を亘って走っており、ビア４０上にある部分を除いて層間誘電体４２上にある。層間誘電体４２は導電性ライン１４および１８上にある。ビア４０は導電性ライン３４上にある。
【００１７】
従って、ダングリングビアは、ビア３８に対となるビアを提供するように形成される。ビア３８は、もしビア４０が存在しなければ、孤立ビアであり、孤立ビアに関連する信頼性問題を有したであろう。追加的なビアが提供されたにもかかわらず、追加的なビアであるビア４０は、層間誘電体４２上に追加的なスペースを必要としない。なぜなら、ビア４０は、既存の導電性ラインである導電性ライン３０に接続されており、孤立ビア３８は文字通り近接した他のビアを有さないので、利用可能なスペースが存在するからである。
【００１８】
こうして複数の導電性配線を含む第１層を含む半導体デバイスが提供されたことが理解されたであろう。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層の第１配線と第２層の第１配線の交点において、第１層および第２層を接続する、非導電性材料を貫通する第１電気的導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材の間に接続された第２導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが第１ビアから所定の距離内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが第１層と第２層との間にあることをさらに特徴とし得る。半導体デバイスは、第１層および第２層における配線は、半導体デバイスに電力および接地信号を伝導する配線より小さいことをさらに特徴とし得る。半導体デバイスは、第１層における配線は第２層における配線と垂直であることをさらに特徴とし得る。半導体デバイスは、導電性部材が少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、第２導電性ビアが、第１導電性ビアから所定の距離内にある、第１層と第２層との間の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、導電性部材が第２層における配線と略同一幅であることをさらに特徴とし得る。半導体デバイスは、第１導電性ビアおよび第２導電性ビアが互いに電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、第１層における配線間のピッチは冗長ビアのピッチより小さいことをさらに特徴とし得る。
【００１９】
また、複数の導電性配線を含む第１層を含む半導体デバイスも開示される。半導体デバイスは、複数の導電性配線を含む第２層をさらに含む。半導体デバイスは、第１層と第２層との間に非導電性材料をさらに含む。半導体デバイスは、第１層における第１配線と第２層における第１層の交点において第１層および第２層を接続する、非導電性材料を貫通する第１導電性ビアをさらに含む。半導体デバイスは、第２層の第２配線から、半導体デバイスの他のあらゆる層から電気的に絶縁された導電性部材の間に接続された第２電気的導電性ビアをさらに含む。半導体デバイスは、第２導電性ビアが、ダングリングビアであり、第１導電性ビアの特定の領域内の唯一のビアであることをさらに特徴とし得る。半導体デバイスは、第１層の配線が、半導体デバイスにおいて電力および接地信号を伝導する配線よりも小さいことをさらに特徴とし得る。半導体デバイスは、第１および第２導電性ビアのビアパッドは少なくとも２ピッチの長さを有することをさらに特徴とし得る。半導体デバイスは、ダングリングビアが第１導電性ビアから電気的に絶縁されていることをさらに特徴とし得る。半導体デバイスは、半導体デバイスに構造安定性を加えるためにダングリングビアが含まれていることをさらに特徴とし得る。半導体デバイスは、所定のビア密度を達成するためにダングリングビアが含まれていることをさらに特徴とし得る。
【００２０】
複数の信号配線を含む第１導電性層を形成することを含む半導体デバイスを作成するための方法も開示される。方法は、第１層の上に誘電体層を加えることをさらに含む。方法は、孤立ビアの近くにおいて、誘電体層にまたは誘電体層内に導電性パッドを形成することをさらに含み、ここで、孤立ビアは、第１導電性層の第１配線と第２導電性配線の第１配線との間に接続されている。方法は、第２層における第２配線と導電性パッドとの間にダングリングビアを形成することをさらに含み、ここで、導電性パッドはダングリングビアを除いてデバイスにおける部品から分離されている。方法は、ダングリングビアは孤立ビアから所定の距離内にある第１導電性層と第２導電性層との間の唯一のビアであることをさらに特徴とし得る。方法は、第１導電性層と第２導電性層との間において特定のビア密度を達成するために、複数の導電性パッドおよびダングリングビアを形成することをさらに特徴とし得る。
【００２１】
前述の詳細な説明は、具体的な例示の実施の形態を参照しながら本発明を説明するものである。しかし、添付の特許請求の範囲で定義された本発明の範囲から逸脱することなく様々な修正及び変更が加えられ得ることが理解されよう。例えば、構造はダングリングビアの下に導電性ラインを加えるものとして説明されたが、説明されたアプローチは、加えられた導電性ラインがダングリングビアの上にある状況にも適用され得る。詳細な説明及び添付図面は限定するものではなく、単に例と見なされるべきであり、そのような修正又は変更は、すべて本明細書で説明され定義された本発明の範囲内に入るものとする。以上、具体的な実施例に関して、利益、他の利点、及び問題の解決方法について説明してきたが、利益、利点、問題の解決方法、及びこうした利益、利点、問題の解決方法をもたらし、又はより顕著なものにする構成要素は、全ての請求項又は何れかの請求項において重要とされ、要求され、不可欠とされる機能や構成要素であると見なされるべきではない。
【００２２】
「接続された」という語は必ずしも直接的または間接的に、また機械的に結合する状態を意味するものではない。
特に明記しない限り、「第１」及び「第２」等の用語は、そのような用語が述べる要素間を任意に区別するために用いる。したがって、これらの用語は、必ずしもそのような要素の時間的な又は他の優先順位付けを示そうとするものではない。
【符号の説明】
【００２３】
１２，１４，１６，１８，２０，２２，２４，２６，２８，３０，３２…導電性配線、３８，４０…ビア。
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
複数の導電性配線を含む第１層と、
複数の導電性配線を含む第２層と、
前記第１層と前記第２層との間の非導電性材料と、
第１層の第１配線と第２層の第１配線の交点において、前記非導電性材料を貫通し第１層と第２層とを接続する第１導電性ビアと、
前記第２層の第２配線と、前記半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材との間に接続された第２導電性ビアと
を備える半導体デバイス。
【請求項２】
前記第２導電性ビアは、前記第１導電性ビアから所定の距離内にある唯一のビアである、請求項１に記載の半導体デバイス。
【請求項３】
前記第２導電性ビアは前記第１層と前記第２層との間にある、請求項１に記載の半導体デバイス。
【請求項４】
前記第１層および前記第２層の配線は、前記半導体デバイスに電力および接地信号を伝導する配線より小さい、請求項１に記載の半導体デバイス。
【請求項５】
前記第１層の配線は前記第２層の配線に対して垂直である、請求項１に記載の半導体デバイス。
【請求項６】
前記導電性部材は少なくとも２ピッチの長さである、請求項１に記載の半導体デバイス。
【請求項７】
前記第２導電性ビアは、前記第１層と前記第２層との間において、前記第１導電性ビアから所定の距離内にある唯一のビアである、請求項１に記載の半導体デバイス。
【請求項８】
前記導電性部材は、前記第２層の配線とおおよそ同一の幅を有する、請求項１に記載の半導体デバイス。
【請求項９】
前記第１導電性ビアおよび前記第２導電性ビアは互いに電気的に絶縁されている、請求項１に記載の半導体デバイス。
【請求項１０】
前記第１層における配線間のピッチは、冗長ビアのピッチよりも小さい、請求項１に記載の半導体デバイス。
【請求項１１】
半導体デバイスであって、
複数の導電性配線を含む第１層と、
複数の導電性配線を含む第２層と、
前記第１層と前記第２層との間の非導電性材料と、
前記第１層の第１配線と前記第２層の第１配線の交点において非導電性材料を貫通し第１層および第２層を接続する第１導電性ビアと、
前記第２層の第２配線と、前記半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材配線との間に接続された第２導電性ビアと
を備える半導体デバイス。
【請求項１２】
前記第２導電性ビアは、ダングリングビアであり、前記第１導電性ビアの特定の領域内にある唯一のビアである、請求項１１に記載の半導体デバイス。
【請求項１３】
前記第１層の配線は、前記半導体デバイスに電力および接地信号を伝導する配線よりも小さい、請求項１１に記載の半導体デバイス。
【請求項１４】
前記第１導電性ビアおよび前記第２導電性ビアのビアパッドは、少なくとも２ピッチの長さである、請求項１１に記載の半導体デバイス。
【請求項１５】
ダングリングビアは、前記第１導電性ビアから絶縁されている、請求項１１に記載の半導体デバイス。
【請求項１６】
前記半導体デバイスに構造安定性を加えるために、ダングリングビアが含まれている、請求項１１に記載の半導体デバイス。
【請求項１７】
所定のビア密度を達成するために、ダングリングビアが含まれている、請求項１１記載の半導体デバイス。
【請求項１８】
半導体デバイスを形成する方法であって、
複数の信号配線を含む第１導電性層を形成すること、
前記第１導電性層上に誘電体層を付け加えること、
孤立ビアの近くにおいて、前記誘電体層上に、または前記誘電体層内に導電性パッドを形成することであって、前記孤立ビアは、前記第１導電性層の第１配線と第２導電性層の第１配線との間に接続されている、前記導電性パッドを形成すること、
前記第２層の第２配線と前記導電性パッドとの間にダングリングビアを形成することであって、前記導電性パッドは、前記ダングリングビア以外の前記半導体デバイスにおける部品から分離されている、前記ダングリングビアを形成すること
を含む方法。
【請求項１９】
前記ダングリングビアは、前記第１導電性層と前記第２導電性層との間において、前記孤立ビアから所定の距離内にある唯一のビアである、請求項１８に記載の方法。
【請求項２０】
前記第１導電性層と前記第２導電性層との間において特定のビア密度を達成するために複数の導電性パッドおよびダングリングビアを形成することをさらに含む、請求項１８に記載の方法。
【請求項１】
半導体デバイスであって、
複数の導電性配線を含む第１層と、
複数の導電性配線を含む第２層と、
前記第１層と前記第２層との間の非導電性材料と、
第１層の第１配線と第２層の第１配線の交点において、前記非導電性材料を貫通し第１層と第２層とを接続する第１導電性ビアと、
前記第２層の第２配線と、前記半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材との間に接続された第２導電性ビアと
を備える半導体デバイス。
【請求項２】
前記第２導電性ビアは、前記第１導電性ビアから所定の距離内にある唯一のビアである、請求項１に記載の半導体デバイス。
【請求項３】
前記第２導電性ビアは前記第１層と前記第２層との間にある、請求項１に記載の半導体デバイス。
【請求項４】
前記第１層および前記第２層の配線は、前記半導体デバイスに電力および接地信号を伝導する配線より小さい、請求項１に記載の半導体デバイス。
【請求項５】
前記第１層の配線は前記第２層の配線に対して垂直である、請求項１に記載の半導体デバイス。
【請求項６】
前記導電性部材は少なくとも２ピッチの長さである、請求項１に記載の半導体デバイス。
【請求項７】
前記第２導電性ビアは、前記第１層と前記第２層との間において、前記第１導電性ビアから所定の距離内にある唯一のビアである、請求項１に記載の半導体デバイス。
【請求項８】
前記導電性部材は、前記第２層の配線とおおよそ同一の幅を有する、請求項１に記載の半導体デバイス。
【請求項９】
前記第１導電性ビアおよび前記第２導電性ビアは互いに電気的に絶縁されている、請求項１に記載の半導体デバイス。
【請求項１０】
前記第１層における配線間のピッチは、冗長ビアのピッチよりも小さい、請求項１に記載の半導体デバイス。
【請求項１１】
半導体デバイスであって、
複数の導電性配線を含む第１層と、
複数の導電性配線を含む第２層と、
前記第１層と前記第２層との間の非導電性材料と、
前記第１層の第１配線と前記第２層の第１配線の交点において非導電性材料を貫通し第１層および第２層を接続する第１導電性ビアと、
前記第２層の第２配線と、前記半導体デバイスの他のあらゆる層の配線から電気的に絶縁された導電性部材配線との間に接続された第２導電性ビアと
を備える半導体デバイス。
【請求項１２】
前記第２導電性ビアは、ダングリングビアであり、前記第１導電性ビアの特定の領域内にある唯一のビアである、請求項１１に記載の半導体デバイス。
【請求項１３】
前記第１層の配線は、前記半導体デバイスに電力および接地信号を伝導する配線よりも小さい、請求項１１に記載の半導体デバイス。
【請求項１４】
前記第１導電性ビアおよび前記第２導電性ビアのビアパッドは、少なくとも２ピッチの長さである、請求項１１に記載の半導体デバイス。
【請求項１５】
ダングリングビアは、前記第１導電性ビアから絶縁されている、請求項１１に記載の半導体デバイス。
【請求項１６】
前記半導体デバイスに構造安定性を加えるために、ダングリングビアが含まれている、請求項１１に記載の半導体デバイス。
【請求項１７】
所定のビア密度を達成するために、ダングリングビアが含まれている、請求項１１記載の半導体デバイス。
【請求項１８】
半導体デバイスを形成する方法であって、
複数の信号配線を含む第１導電性層を形成すること、
前記第１導電性層上に誘電体層を付け加えること、
孤立ビアの近くにおいて、前記誘電体層上に、または前記誘電体層内に導電性パッドを形成することであって、前記孤立ビアは、前記第１導電性層の第１配線と第２導電性層の第１配線との間に接続されている、前記導電性パッドを形成すること、
前記第２層の第２配線と前記導電性パッドとの間にダングリングビアを形成することであって、前記導電性パッドは、前記ダングリングビア以外の前記半導体デバイスにおける部品から分離されている、前記ダングリングビアを形成すること
を含む方法。
【請求項１９】
前記ダングリングビアは、前記第１導電性層と前記第２導電性層との間において、前記孤立ビアから所定の距離内にある唯一のビアである、請求項１８に記載の方法。
【請求項２０】
前記第１導電性層と前記第２導電性層との間において特定のビア密度を達成するために複数の導電性パッドおよびダングリングビアを形成することをさらに含む、請求項１８に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１８２４５５（Ｐ２０１２−１８２４５５Ａ）
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願番号】特願２０１２−４０３３８（Ｐ２０１２−４０３３８）
【出願日】平成２４年２月２７日（２０１２．２．２７）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願日】平成２４年２月２７日（２０１２．２．２７）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]