半導体装置およびその製造方法
【課題】MEMSデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置およびその製造方法を提供することを可能にする。
【解決手段】内部に中空構造のMEMSデバイス2を含み、MEMSデバイスと電気的に接続される第1パッド5が上面に形成された第1チップ1と、内部に半導体デバイスを含み、半導体デバイスと電気的に接続される第2パッド11、12が上面に形成された第2チップ10A、10Bと、第1チップの側面と第2チップの側面とを接着する接着部25と、第1および第2チップの上面ならびに接着部の上面を覆い、上面が実質的に平坦であってかつ第1および第2パッドに接続するコンタクト孔が開口された絶縁膜20と、絶縁膜上に形成され、第1および第2パッドに接続する配線40と、を備え、絶縁膜は、MEMSデバイスを封止していることを特徴とする。
【解決手段】内部に中空構造のMEMSデバイス2を含み、MEMSデバイスと電気的に接続される第1パッド5が上面に形成された第1チップ1と、内部に半導体デバイスを含み、半導体デバイスと電気的に接続される第2パッド11、12が上面に形成された第2チップ10A、10Bと、第1チップの側面と第2チップの側面とを接着する接着部25と、第1および第2チップの上面ならびに接着部の上面を覆い、上面が実質的に平坦であってかつ第1および第2パッドに接続するコンタクト孔が開口された絶縁膜20と、絶縁膜上に形成され、第1および第2パッドに接続する配線40と、を備え、絶縁膜は、MEMSデバイスを封止していることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
近年、半導体装置は高集積化技術が進行して、その半導体装置を構成する素子の集積化技術も高密度化が求められている。特に、最近の半導体装置の高集積化技術には、高性能半導体デバイス(以下、半導体デバイスともいう)の集積化技術とともに、電気機械デバイス(以下、MEMS(Micro Electro Mechanical System)デバイスともいう)の集積化技術が必要になっている。
【0003】
MEMSとは、シリコンの微細加工プロセスを用いて製作されるミクロな構造体を総称するものである。このMEMSは、圧力センサ、加速度センサ、RFフィルタなど幅広い電子部品分野で応用が期待されている。このようなMEMS構造を有するMEMSデバイスと、半導体デバイスとを集積化する技術として、各々の半導体デバイスとMEMSデバイスを積層する高密度3次元実装技術がある。しかし、この実装技術は、半導体デバイスが形成されたチップとMEMデバイスが形成されたチップに縦方向の貫通穴を形成する必要があることからプロセスコストが高い。このため、同一平面上に高集積化する技術が要求されていた。
【0004】
同一平面上に高集積化する技術には、代表的には、SOC(System on Chip)とSIP(System in Package)の2方式が知られている。SOCは、複数のデバイスを1チップ上に形成することにより集積する技術である。このSOCはデバイス集積度を高くすることが可能であるが、集積できるデバイスに制限があるという課題があった。例えば、Si基板上にGaAsなどの別の結晶系からなるデバイスを形成することは、プロセスの違いなどから困難である。また、新規のデバイスを実現する場合の設計期間が長く、開発コストが高くなるという課題があった。
【0005】
これに対して、SIPは、各々のLSIチップを個別に形成した後、それぞれを個別に集積基板上に搭載する技術である。このSIPは、各々のデバイスを個別に形成できるため、集積するデバイスに対する制限がない。さらに、新規システムを実現する場合にも、既存のチップの利用が可能であるため、設計期間を短縮でき、開発コストを安価にできる利点がある。しかしながら、素子集積密度は、各々のデバイスを搭載する集積基板に依存するため、集積基板における配線設計の限界から、デバイス配置の高密度化が困難である課題があった。
【0006】
さらに、MEMSデバイスを半導体装置として集積化する場合、MEMSデバイスの特徴から、中空構造を封止する必要がある。一般的に、封止には、セラミックパッケージを用いた中空パッケージが多く用いられているが、シリコンウェハを封止材料とするウェハレベルパッケージの研究開発も行われている。しかしながら、これらの方法では、MEMSデバイスの機械構造領域の封止厚みが厚くなって、MEMSデバイスのパッケージ全体を薄型化できない課題があった。
【0007】
このため、各々独自の製造技術で完成された半導体デバイスとMEMSデバイスとを検査選別してダイシングにより個別チップとした後、それらをチップレベルで隣接再配置してMEMSデバイスの集積ウェハとして再構築する技術(擬似SOC技術)が提案されている(例えば、非特許文献1参照)。この擬似SOC技術は、デバイス製造技術の異なる異種デバイスの集積を可能にすることと、検査選別された動作デバイスのみを大面積で再集積することで製造コストの低下を可能にしている。さらに、再構築ウェハ上に搭載された半導体デバイスとMEMSデバイスとは、微細配線層で電気的接続が行われる。この技術によれば、これまでのSIPでは達成できない高集積化と、SOCでは達成できない複合化を短期間で実現可能にすることができる。
【非特許文献1】マイクロマシンセンターホームページ:高集積・複合MEMS製造技術開発事業(高集積MEMS擬似SOC製造技術の研究開発)
【発明の開示】
【発明が解決しようとする課題】
【0008】
以上のように、半導体デバイスとMEMSデバイスとをチップレベルで再配置してMEMSデバイスの集積ウェハとして再構築する擬似SOC技術は、これまでのSIPでは達成できない高集積化と、SOCでは達成できない複合化を短期間で実現可能にしている。
【0009】
しかしながら、この擬似SOC技術は、半導体デバイスとMEMSデバイスとの異種デバイス間を接続する微細配線が有機樹脂との接触面で段差により断線が生じるという課題があった。これは、半導体デバイスとMEMSデバイスとを集積転写基板上に搭載する場合の搭載圧力差、半導体デバイスとMEMSデバイスとを裏面固定するエポキシ樹脂の硬化収縮に起因するものとされている。
【0010】
さらに、このエポキシ樹脂の硬化収縮は、半導体デバイスとMEMSデバイスとをウェハレベルで再構築する場合の位置ずれの原因になっていた。具体的には、このエポキシ樹脂の硬化収縮に起因するウェハレベルでの位置ずれは、チップレベルでの製造では、重要な課題にはならない場合もあるが、ウェハレベルでの製造では集積転写基板との位置ずれにより、再構築ウェハを構成できない課題となっていた。
【0011】
また、擬似SOC技術では、ウェハレベルで製造した再構築ウェハ上にMEMSデバイスの可動領域を封止するMEMSデバイス用キャップを個別に配置する必要があるため、半導体デバイスとMEMSデバイスとが集積された半導体装置の薄型化を制限する要因となるとともに、個別キャップの配置によりプロセスコストが増加するという課題があった。
【0012】
本発明は、上記事情を考慮してなされたものであって、MEMSデバイスと半導体デバイスとを備えていても、MEMSデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明の第1の態様による半導体装置は、内部に中空構造のMEMSデバイスを含み、前記MEMSデバイスと電気的に接続される第1パッドが上面に形成された第1チップと、内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第2パッドが上面に形成された第2チップと、前記第1チップの側面と前記第2チップの側面とを接着する接着部と、前記第1および第2チップの上面ならびに前記接着部の上面を覆い、上面が実質的に平坦であってかつ前記第1および第2パッドに接続するコンタクト孔が開口された絶縁膜と、前記絶縁膜上に形成され、前記第1および第2パッドに接続する配線と、を備え、前記絶縁膜は、前記MEMSデバイスを封止していることを特徴とする。
【0014】
また、本発明の第2の態様による半導体装置の製造方法は、透明基板の第1の面にコンタクトホール用パターンを形成し、前記第1の面と反対側の第2の面に感光性絶縁膜を形成する工程と、内部に中空構造のMEMSデバイスが形成され、前記MEMSデバイスと電気的に接続される第1パッドが上面に形成された第1チップと、内部に半導体デバイスが形成され、前記半導体デバイスと電気的に接続される第2パッドが上面に形成された第2チップとを、前記第1および第2チップの上面が前記透明基板の前記感光性絶縁膜に接触するように、搭載する工程と、前記MEMSデバイスの側面と、この側面に対向する前記半導体デバイスの側面との間を接着部によって埋め込む工程と、前記コンタクトホール用パターンが形成された前記透明基板の第2の面側から光を照射し、前記感光性絶縁膜を露光する工程と、前記透明基板を前記感光性絶縁膜から剥離し、前記感光性絶縁膜を現像することにより前記感光性絶縁膜に、前記第1および第2パッドに接続するコンタクト孔を形成する工程と、前記感光性絶縁膜上に前記前記第1および第2パッドに接続する配線を形成する工程と、を備えていることを特徴する。
【発明の効果】
【0015】
本発明によれば、半導体装置にMEMSデバイスと半導体デバイスとを備えていても、MEMSデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【0017】
本発明の一実施形態による半導体装置を図1に示す。図1は、本実施形態の半導体装置の断面図である。本実施形態の半導体装置は、中空構造を有するMEMSデバイス2が形成されたMEMSチップ1と、第1半導体デバイス(図示せず)が形成された第1半導体チップ10Aと、第2半導体デバイス(図示せず)が形成された第2半導体デバイス10Bと、を備えている。MEMSチップ1の側面と第1半導体チップ10Aの側面が、例えばエポキシ樹脂からなる接着部25によって接着されるとともに、第1半導体チップ10Aが接着された側面と反対側のMEMSチップ1の側面に第2半導体チップの側面が接着部25によって接着されている。なお、この接着部25は、MEMSチップ1の裏面、第1半導体チップ10Aの裏面、および第2半導体チップ10Bの裏面にも形成されている。
【0018】
MEMSチップ1の主面には、中空構造のMEMSデバイス2を形成するための開孔3aが設けられた保護膜3が形成されている。開孔3aは、中空構造のMEMSデバイス2を形成する際に用いられかつMEMSデバイス2の可動領域4等に埋め込まれている犠牲層(図示せず)を除去するための孔である。また、この保護膜3上にMEMSデバイスと電気的に接続するための外部接続用端子(パッド)5と、可動領域4への侵入を防止するために開孔3aを被覆する薄膜7とが形成されている。一方、第1半導体チップ10Aおよび第2半導体チップ10Bのそれぞれの主面にはMEMSチップ1と電気的に接続するための外部接続用端子(パッド)11および12が設けられている。
【0019】
本実施形態においては、MEMSチップ1のパッド5、第1および第2半導体チップ10A、10Bのパッド11、12の上面は実質的に同一平面上に位置している。そして、MEMSチップ1、第1および第2半導体チップ10A、10Bの主面を覆うように、感光性樹脂からなる絶縁膜20が形成されている。したがって、MEMSチップ1、第1および第2半導体チップ10A、10Bのそれぞれの主面を覆っている絶縁膜20の上面は実質的に同一平面上に位置し、実質的に平坦となっている。また、絶縁膜20はMEMSデバイス2の可動領域4を封止した構造となっている。
【0020】
この絶縁膜20には、MEMSチップ1のパッド5と、第1および第2半導体チップ10A、10Bのパッド11、12とのコンタクトを取るためコンタクト孔が設けられ、これらのコンタクト孔のそれぞれには、底面および側面を覆う微細配線40が形成されている。これらの微細配線40は絶縁膜20の上面にまで延在して、MEMSチップ1と第1半導体チップ10Aとを電気的に接続するか、またはMEMSチップ1と第2半導体チップ10Bとを電気的に接続するか、または第1および第2半導体チップ間を電気的に接続する。そして、MEMSチップ1の側面と第1半導体チップ10Aの側面とを接着する絶縁膜25およびMEMSチップ1の側面と第2半導体チップ10Bの側面とを接着する絶縁膜25の上にも上面が実質的に平坦な絶縁膜20が形成されている。このため、これらの微細配線40は、段差による断線を生じることがない。
【0021】
また、これらの微細配線40を覆うように層間絶縁膜44が形成され、この層間絶縁膜44には、微細配線40とのコンタクトを取るためのコンタクト孔が設けられている。そして、これらのコンタクト孔のそれぞれには、底面および側面を覆いかつ層間絶縁膜44の上面にまで延在しているI/O電極46が形成されている。
【0022】
次に、本実施形態の半導体装置の製造方法を図2乃至図12を参照して説明する。
まず、図2に示すように、MEMSチップ1に、中空構造のMEMSデバイス2、開孔3aが設けられた保護膜3、および保護膜3上に設けられMEMSデバイス2との電気的接続するためのパッド5を形成する。続いて、図3に示すように、MEMSチップ1の保護膜3上に、開孔3aを覆う薄膜7を形成する。
【0023】
次に、図4に示すように、裏面に例えば金属からなるコンタクトホール用パターン52が形成されたガラスからなる集積転写基板50の表面に感光性樹脂からなる絶縁膜20を形成し、その後、この絶縁膜20上に、MEMSチップ1、第1半導体チップ10A、および第2半導体チップ10Bをそれぞれ貼り付けて搭載する(図5参照)。このとき、MEMSチップ1、第1および第2半導体チップ10A、10Bのそれぞれの主面は絶縁膜20に面している。また、コンタクトホール用パターン52は、MEMSチップ1、第1および第2半導体チップ10A、10Bのパッド5、11、12に対応する位置に形成されている。
【0024】
次に、図6に示すように、MEMSチップ1、第1および第2半導体チップ10A、10Bのそれぞれの裏面および側面を、例えばエポキシ樹脂25で封止する。このエポキシ樹脂25の封止には,真空雰囲気中で印刷する真空印刷技術を用いることが好ましい。その後、エポキシ樹脂25を硬化させ、MEMSチップ1の側面と第1半導体チップ10Aの側面とを接着するとともに、MEMSチップ1の側面と第2半導体チップ10Bの側面とを接着する。続いて、図7に示すように、集積転写基板50のコンタクトホール用パターン52が形成された面側から光30を照射し、感光性樹脂からなる絶縁膜20を露光する。露光は、絶縁膜20となる感光性樹脂の感度に応じて実施する。具体的には、感光性樹脂としてポリイミド(東レ:UR3140)を使用した場合は露光は、100mJ/cm2程度が好ましい。
【0025】
次に、図8に示すように、集積転写基板50を剥離した後、現像液(例えば、東レ:DV−505)を用いて絶縁膜20を現像する。したがって、エポキシ樹脂からなる硬化した接着層25がMEMSチップ1、第1および第2半導体チップ10A、10Bの支持基板となる。すると、絶縁膜20の外部接続用端子パターン52に対応する位置に開口21が選択的に形成される。そして、これらの開口21の底部にはMEMSチップ1、第1および第2半導体チップ10A、10Bのパッド5、11、12の表面が露出している。
【0026】
次に、図9に示すように、上述のようにして接着されたMEMSチップ1、第1および第2半導体チップ10A、10Bの上下を反転して、図10に示すように、MEMSチップ1、第1および第2半導体チップ10A、10Bの絶縁膜20上に、金属からなる微細配線40を形成する。このとき、微細配線40は、一部が絶縁膜20に設けられた開口21の底面および側面を覆うように形成され、他はMEMSチップ1に形成されたMEMSデバイス2と第1半導体チップ10Aに形成された半導体デバイスとを電気的に接続するか、またはMEMSデバイスと第2半導体チップ10Bに形成された半導体デバイスとを電気的に接続する。
【0027】
次に、図11に示すように、微細配線40を覆うように層間絶縁膜44を形成し、その後、この層間絶縁膜44に、微細配線40とコンタクトをとるためのコンタクト孔44aを開口する。続いて、図12に示すように、上記開口44aを埋め込むように、I/O電極46を形成して半導体装置を完成する。
【0028】
このようにして形成された本実施形態の半導体装置においては、MEMSチップ1、第1および第2半導体チップ10A、10Bの外部接続用端子(パッド)5、11、12に対応する開口21が、集積基板上に形成された位置合わせ用パターンを併用して絶縁膜20に形成されるため、MEMSチップ1、第1および第2半導体チップ10A、10Bの外部接続用端子(パッド)5、11、12に対して再度の位置合わせを実施する必要がなくなり、エポキシ樹脂の硬化収縮に伴う、MEMSチップ1、第1および第2半導体チップ10A、10Bの設計値に対する位置ずれを可及的に無くすることができる
なお、薄膜7としては、W、Ti、Cu、Cr、およびNiのうちの少なくとも1つの元素を含む金属、またはポリシリコンが用いられる。
【0029】
また、微細配線40としては、Ti、Ni、Al、Cu、Au、Pb、Sn、Pd、およびWのうちの少なくとも1つの元素を含む金属、またはこれらの合金が用いられる。
【0030】
また、本実施形態においては、絶縁膜20としてポリイミドを使用したが、感光性BCBを使用することも可能であり、感光性エポキシ樹脂、感光性ノボラック樹脂を使用することも可能である。更に、第1および第2半導体デバイス10A、10BとMEMSチップ1と接着する樹脂はエポキシ樹脂に限定されるものではない。
【0031】
以上説明したように、本実施形態によれば、半導体デバイスとMEMSデバイスとの異種デバイス間が絶縁膜で一括して平坦化されているため、微細配線40が接着部、または半導体チップ、MEMSチップと接触することがなくなり、段差による断線を防止することができる。
【0032】
また、半導体チップとMEMSチップとが、エポキシ樹脂25を支持基板としており、かつエポキシ樹脂25の硬化工程前に半導体チップとMEMSチップ上の外部接続端子に対応する部分の絶縁膜20が露光、開口されるため、エポキシ樹脂25の硬化収縮に伴う、ウェハレベルでの位置ずれを容易に無くすることができる。
【0033】
また、感光性有機樹脂20によりMEMSデバイス2の可動領域4が一括封止されているため、従来の場合のようにMEMSデバイスの可動領域を個別に封止する必要がなく、低い製造コストで、MEMSデバイスと半導体デバイスとを備えた半導体装置を製造することができる。
【0034】
なお、本実施形態の半導体装置においては、MEMSチップ1の開孔3aは薄膜7で覆われていた。しかし、本実施形態の変形例として、図13に示すように、開孔3aが薄膜で覆われていないMEMSチップ1Aを用いてもよい。この変形例の半導体装置の断面を図14に示す。この変形例においては、MEMSチップ1A上の絶縁膜20の下面と、第1および第2半導体チップ10A、10B上の絶縁膜20の下面は、同一平面に位置していないことになる。なお、上記実施形態においては、MEMSチップ1A上の絶縁膜20の下面と、第1および第2半導体チップ10A、10B上の絶縁膜20の下面は、同一平面に位置している。本変形例としては,高真空雰囲気を必要としないジャイロセンサーなどを搭載しない場合には,プロセスの低コスト化が可能になるため,特に有効なものである。
【図面の簡単な説明】
【0035】
【図1】本発明に一実施形態の半導体装置を示す断面図。
【図2】一実施形態の半導体装置の製造工程を示す断面図。
【図3】一実施形態の半導体装置の製造工程を示す断面図。
【図4】一実施形態の半導体装置の製造工程を示す断面図。
【図5】一実施形態の半導体装置の製造工程を示す断面図。
【図6】一実施形態の半導体装置の製造工程を示す断面図。
【図7】一実施形態の半導体装置の製造工程を示す断面図。
【図8】一実施形態の半導体装置の製造工程を示す断面図。
【図9】一実施形態の半導体装置の製造工程を示す断面図。
【図10】一実施形態の半導体装置の製造工程を示す断面図。
【図11】一実施形態の半導体装置の製造工程を示す断面図。
【図12】一実施形態の半導体装置の製造工程を示す断面図。
【図13】一実施形態の変形例による半導体装置に用いられるMEMSデバイスの断面図。
【図14】一実施形態の変形例による半導体装置の断面図。
【符号の説明】
【0036】
1 MEMSチップ
2 MEMSデバイス
3 保護膜
3a 開孔
4 可動領域
5 外部接続用端子(パッド)
7 薄膜
10A 第1半導体チップ
10B 第2半導体チップ
11 第1半導体チップの外部接続用端子(パッド)
12 第2半導体チップの外部接続用端子(パッド)
20 感光性絶縁膜
30 光
40 微細配線
44 層間絶縁膜
46 I/O電極
50 集積転写基板
52 外部接続用端子パターン
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
近年、半導体装置は高集積化技術が進行して、その半導体装置を構成する素子の集積化技術も高密度化が求められている。特に、最近の半導体装置の高集積化技術には、高性能半導体デバイス(以下、半導体デバイスともいう)の集積化技術とともに、電気機械デバイス(以下、MEMS(Micro Electro Mechanical System)デバイスともいう)の集積化技術が必要になっている。
【0003】
MEMSとは、シリコンの微細加工プロセスを用いて製作されるミクロな構造体を総称するものである。このMEMSは、圧力センサ、加速度センサ、RFフィルタなど幅広い電子部品分野で応用が期待されている。このようなMEMS構造を有するMEMSデバイスと、半導体デバイスとを集積化する技術として、各々の半導体デバイスとMEMSデバイスを積層する高密度3次元実装技術がある。しかし、この実装技術は、半導体デバイスが形成されたチップとMEMデバイスが形成されたチップに縦方向の貫通穴を形成する必要があることからプロセスコストが高い。このため、同一平面上に高集積化する技術が要求されていた。
【0004】
同一平面上に高集積化する技術には、代表的には、SOC(System on Chip)とSIP(System in Package)の2方式が知られている。SOCは、複数のデバイスを1チップ上に形成することにより集積する技術である。このSOCはデバイス集積度を高くすることが可能であるが、集積できるデバイスに制限があるという課題があった。例えば、Si基板上にGaAsなどの別の結晶系からなるデバイスを形成することは、プロセスの違いなどから困難である。また、新規のデバイスを実現する場合の設計期間が長く、開発コストが高くなるという課題があった。
【0005】
これに対して、SIPは、各々のLSIチップを個別に形成した後、それぞれを個別に集積基板上に搭載する技術である。このSIPは、各々のデバイスを個別に形成できるため、集積するデバイスに対する制限がない。さらに、新規システムを実現する場合にも、既存のチップの利用が可能であるため、設計期間を短縮でき、開発コストを安価にできる利点がある。しかしながら、素子集積密度は、各々のデバイスを搭載する集積基板に依存するため、集積基板における配線設計の限界から、デバイス配置の高密度化が困難である課題があった。
【0006】
さらに、MEMSデバイスを半導体装置として集積化する場合、MEMSデバイスの特徴から、中空構造を封止する必要がある。一般的に、封止には、セラミックパッケージを用いた中空パッケージが多く用いられているが、シリコンウェハを封止材料とするウェハレベルパッケージの研究開発も行われている。しかしながら、これらの方法では、MEMSデバイスの機械構造領域の封止厚みが厚くなって、MEMSデバイスのパッケージ全体を薄型化できない課題があった。
【0007】
このため、各々独自の製造技術で完成された半導体デバイスとMEMSデバイスとを検査選別してダイシングにより個別チップとした後、それらをチップレベルで隣接再配置してMEMSデバイスの集積ウェハとして再構築する技術(擬似SOC技術)が提案されている(例えば、非特許文献1参照)。この擬似SOC技術は、デバイス製造技術の異なる異種デバイスの集積を可能にすることと、検査選別された動作デバイスのみを大面積で再集積することで製造コストの低下を可能にしている。さらに、再構築ウェハ上に搭載された半導体デバイスとMEMSデバイスとは、微細配線層で電気的接続が行われる。この技術によれば、これまでのSIPでは達成できない高集積化と、SOCでは達成できない複合化を短期間で実現可能にすることができる。
【非特許文献1】マイクロマシンセンターホームページ:高集積・複合MEMS製造技術開発事業(高集積MEMS擬似SOC製造技術の研究開発)
【発明の開示】
【発明が解決しようとする課題】
【0008】
以上のように、半導体デバイスとMEMSデバイスとをチップレベルで再配置してMEMSデバイスの集積ウェハとして再構築する擬似SOC技術は、これまでのSIPでは達成できない高集積化と、SOCでは達成できない複合化を短期間で実現可能にしている。
【0009】
しかしながら、この擬似SOC技術は、半導体デバイスとMEMSデバイスとの異種デバイス間を接続する微細配線が有機樹脂との接触面で段差により断線が生じるという課題があった。これは、半導体デバイスとMEMSデバイスとを集積転写基板上に搭載する場合の搭載圧力差、半導体デバイスとMEMSデバイスとを裏面固定するエポキシ樹脂の硬化収縮に起因するものとされている。
【0010】
さらに、このエポキシ樹脂の硬化収縮は、半導体デバイスとMEMSデバイスとをウェハレベルで再構築する場合の位置ずれの原因になっていた。具体的には、このエポキシ樹脂の硬化収縮に起因するウェハレベルでの位置ずれは、チップレベルでの製造では、重要な課題にはならない場合もあるが、ウェハレベルでの製造では集積転写基板との位置ずれにより、再構築ウェハを構成できない課題となっていた。
【0011】
また、擬似SOC技術では、ウェハレベルで製造した再構築ウェハ上にMEMSデバイスの可動領域を封止するMEMSデバイス用キャップを個別に配置する必要があるため、半導体デバイスとMEMSデバイスとが集積された半導体装置の薄型化を制限する要因となるとともに、個別キャップの配置によりプロセスコストが増加するという課題があった。
【0012】
本発明は、上記事情を考慮してなされたものであって、MEMSデバイスと半導体デバイスとを備えていても、MEMSデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明の第1の態様による半導体装置は、内部に中空構造のMEMSデバイスを含み、前記MEMSデバイスと電気的に接続される第1パッドが上面に形成された第1チップと、内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第2パッドが上面に形成された第2チップと、前記第1チップの側面と前記第2チップの側面とを接着する接着部と、前記第1および第2チップの上面ならびに前記接着部の上面を覆い、上面が実質的に平坦であってかつ前記第1および第2パッドに接続するコンタクト孔が開口された絶縁膜と、前記絶縁膜上に形成され、前記第1および第2パッドに接続する配線と、を備え、前記絶縁膜は、前記MEMSデバイスを封止していることを特徴とする。
【0014】
また、本発明の第2の態様による半導体装置の製造方法は、透明基板の第1の面にコンタクトホール用パターンを形成し、前記第1の面と反対側の第2の面に感光性絶縁膜を形成する工程と、内部に中空構造のMEMSデバイスが形成され、前記MEMSデバイスと電気的に接続される第1パッドが上面に形成された第1チップと、内部に半導体デバイスが形成され、前記半導体デバイスと電気的に接続される第2パッドが上面に形成された第2チップとを、前記第1および第2チップの上面が前記透明基板の前記感光性絶縁膜に接触するように、搭載する工程と、前記MEMSデバイスの側面と、この側面に対向する前記半導体デバイスの側面との間を接着部によって埋め込む工程と、前記コンタクトホール用パターンが形成された前記透明基板の第2の面側から光を照射し、前記感光性絶縁膜を露光する工程と、前記透明基板を前記感光性絶縁膜から剥離し、前記感光性絶縁膜を現像することにより前記感光性絶縁膜に、前記第1および第2パッドに接続するコンタクト孔を形成する工程と、前記感光性絶縁膜上に前記前記第1および第2パッドに接続する配線を形成する工程と、を備えていることを特徴する。
【発明の効果】
【0015】
本発明によれば、半導体装置にMEMSデバイスと半導体デバイスとを備えていても、MEMSデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【0017】
本発明の一実施形態による半導体装置を図1に示す。図1は、本実施形態の半導体装置の断面図である。本実施形態の半導体装置は、中空構造を有するMEMSデバイス2が形成されたMEMSチップ1と、第1半導体デバイス(図示せず)が形成された第1半導体チップ10Aと、第2半導体デバイス(図示せず)が形成された第2半導体デバイス10Bと、を備えている。MEMSチップ1の側面と第1半導体チップ10Aの側面が、例えばエポキシ樹脂からなる接着部25によって接着されるとともに、第1半導体チップ10Aが接着された側面と反対側のMEMSチップ1の側面に第2半導体チップの側面が接着部25によって接着されている。なお、この接着部25は、MEMSチップ1の裏面、第1半導体チップ10Aの裏面、および第2半導体チップ10Bの裏面にも形成されている。
【0018】
MEMSチップ1の主面には、中空構造のMEMSデバイス2を形成するための開孔3aが設けられた保護膜3が形成されている。開孔3aは、中空構造のMEMSデバイス2を形成する際に用いられかつMEMSデバイス2の可動領域4等に埋め込まれている犠牲層(図示せず)を除去するための孔である。また、この保護膜3上にMEMSデバイスと電気的に接続するための外部接続用端子(パッド)5と、可動領域4への侵入を防止するために開孔3aを被覆する薄膜7とが形成されている。一方、第1半導体チップ10Aおよび第2半導体チップ10Bのそれぞれの主面にはMEMSチップ1と電気的に接続するための外部接続用端子(パッド)11および12が設けられている。
【0019】
本実施形態においては、MEMSチップ1のパッド5、第1および第2半導体チップ10A、10Bのパッド11、12の上面は実質的に同一平面上に位置している。そして、MEMSチップ1、第1および第2半導体チップ10A、10Bの主面を覆うように、感光性樹脂からなる絶縁膜20が形成されている。したがって、MEMSチップ1、第1および第2半導体チップ10A、10Bのそれぞれの主面を覆っている絶縁膜20の上面は実質的に同一平面上に位置し、実質的に平坦となっている。また、絶縁膜20はMEMSデバイス2の可動領域4を封止した構造となっている。
【0020】
この絶縁膜20には、MEMSチップ1のパッド5と、第1および第2半導体チップ10A、10Bのパッド11、12とのコンタクトを取るためコンタクト孔が設けられ、これらのコンタクト孔のそれぞれには、底面および側面を覆う微細配線40が形成されている。これらの微細配線40は絶縁膜20の上面にまで延在して、MEMSチップ1と第1半導体チップ10Aとを電気的に接続するか、またはMEMSチップ1と第2半導体チップ10Bとを電気的に接続するか、または第1および第2半導体チップ間を電気的に接続する。そして、MEMSチップ1の側面と第1半導体チップ10Aの側面とを接着する絶縁膜25およびMEMSチップ1の側面と第2半導体チップ10Bの側面とを接着する絶縁膜25の上にも上面が実質的に平坦な絶縁膜20が形成されている。このため、これらの微細配線40は、段差による断線を生じることがない。
【0021】
また、これらの微細配線40を覆うように層間絶縁膜44が形成され、この層間絶縁膜44には、微細配線40とのコンタクトを取るためのコンタクト孔が設けられている。そして、これらのコンタクト孔のそれぞれには、底面および側面を覆いかつ層間絶縁膜44の上面にまで延在しているI/O電極46が形成されている。
【0022】
次に、本実施形態の半導体装置の製造方法を図2乃至図12を参照して説明する。
まず、図2に示すように、MEMSチップ1に、中空構造のMEMSデバイス2、開孔3aが設けられた保護膜3、および保護膜3上に設けられMEMSデバイス2との電気的接続するためのパッド5を形成する。続いて、図3に示すように、MEMSチップ1の保護膜3上に、開孔3aを覆う薄膜7を形成する。
【0023】
次に、図4に示すように、裏面に例えば金属からなるコンタクトホール用パターン52が形成されたガラスからなる集積転写基板50の表面に感光性樹脂からなる絶縁膜20を形成し、その後、この絶縁膜20上に、MEMSチップ1、第1半導体チップ10A、および第2半導体チップ10Bをそれぞれ貼り付けて搭載する(図5参照)。このとき、MEMSチップ1、第1および第2半導体チップ10A、10Bのそれぞれの主面は絶縁膜20に面している。また、コンタクトホール用パターン52は、MEMSチップ1、第1および第2半導体チップ10A、10Bのパッド5、11、12に対応する位置に形成されている。
【0024】
次に、図6に示すように、MEMSチップ1、第1および第2半導体チップ10A、10Bのそれぞれの裏面および側面を、例えばエポキシ樹脂25で封止する。このエポキシ樹脂25の封止には,真空雰囲気中で印刷する真空印刷技術を用いることが好ましい。その後、エポキシ樹脂25を硬化させ、MEMSチップ1の側面と第1半導体チップ10Aの側面とを接着するとともに、MEMSチップ1の側面と第2半導体チップ10Bの側面とを接着する。続いて、図7に示すように、集積転写基板50のコンタクトホール用パターン52が形成された面側から光30を照射し、感光性樹脂からなる絶縁膜20を露光する。露光は、絶縁膜20となる感光性樹脂の感度に応じて実施する。具体的には、感光性樹脂としてポリイミド(東レ:UR3140)を使用した場合は露光は、100mJ/cm2程度が好ましい。
【0025】
次に、図8に示すように、集積転写基板50を剥離した後、現像液(例えば、東レ:DV−505)を用いて絶縁膜20を現像する。したがって、エポキシ樹脂からなる硬化した接着層25がMEMSチップ1、第1および第2半導体チップ10A、10Bの支持基板となる。すると、絶縁膜20の外部接続用端子パターン52に対応する位置に開口21が選択的に形成される。そして、これらの開口21の底部にはMEMSチップ1、第1および第2半導体チップ10A、10Bのパッド5、11、12の表面が露出している。
【0026】
次に、図9に示すように、上述のようにして接着されたMEMSチップ1、第1および第2半導体チップ10A、10Bの上下を反転して、図10に示すように、MEMSチップ1、第1および第2半導体チップ10A、10Bの絶縁膜20上に、金属からなる微細配線40を形成する。このとき、微細配線40は、一部が絶縁膜20に設けられた開口21の底面および側面を覆うように形成され、他はMEMSチップ1に形成されたMEMSデバイス2と第1半導体チップ10Aに形成された半導体デバイスとを電気的に接続するか、またはMEMSデバイスと第2半導体チップ10Bに形成された半導体デバイスとを電気的に接続する。
【0027】
次に、図11に示すように、微細配線40を覆うように層間絶縁膜44を形成し、その後、この層間絶縁膜44に、微細配線40とコンタクトをとるためのコンタクト孔44aを開口する。続いて、図12に示すように、上記開口44aを埋め込むように、I/O電極46を形成して半導体装置を完成する。
【0028】
このようにして形成された本実施形態の半導体装置においては、MEMSチップ1、第1および第2半導体チップ10A、10Bの外部接続用端子(パッド)5、11、12に対応する開口21が、集積基板上に形成された位置合わせ用パターンを併用して絶縁膜20に形成されるため、MEMSチップ1、第1および第2半導体チップ10A、10Bの外部接続用端子(パッド)5、11、12に対して再度の位置合わせを実施する必要がなくなり、エポキシ樹脂の硬化収縮に伴う、MEMSチップ1、第1および第2半導体チップ10A、10Bの設計値に対する位置ずれを可及的に無くすることができる
なお、薄膜7としては、W、Ti、Cu、Cr、およびNiのうちの少なくとも1つの元素を含む金属、またはポリシリコンが用いられる。
【0029】
また、微細配線40としては、Ti、Ni、Al、Cu、Au、Pb、Sn、Pd、およびWのうちの少なくとも1つの元素を含む金属、またはこれらの合金が用いられる。
【0030】
また、本実施形態においては、絶縁膜20としてポリイミドを使用したが、感光性BCBを使用することも可能であり、感光性エポキシ樹脂、感光性ノボラック樹脂を使用することも可能である。更に、第1および第2半導体デバイス10A、10BとMEMSチップ1と接着する樹脂はエポキシ樹脂に限定されるものではない。
【0031】
以上説明したように、本実施形態によれば、半導体デバイスとMEMSデバイスとの異種デバイス間が絶縁膜で一括して平坦化されているため、微細配線40が接着部、または半導体チップ、MEMSチップと接触することがなくなり、段差による断線を防止することができる。
【0032】
また、半導体チップとMEMSチップとが、エポキシ樹脂25を支持基板としており、かつエポキシ樹脂25の硬化工程前に半導体チップとMEMSチップ上の外部接続端子に対応する部分の絶縁膜20が露光、開口されるため、エポキシ樹脂25の硬化収縮に伴う、ウェハレベルでの位置ずれを容易に無くすることができる。
【0033】
また、感光性有機樹脂20によりMEMSデバイス2の可動領域4が一括封止されているため、従来の場合のようにMEMSデバイスの可動領域を個別に封止する必要がなく、低い製造コストで、MEMSデバイスと半導体デバイスとを備えた半導体装置を製造することができる。
【0034】
なお、本実施形態の半導体装置においては、MEMSチップ1の開孔3aは薄膜7で覆われていた。しかし、本実施形態の変形例として、図13に示すように、開孔3aが薄膜で覆われていないMEMSチップ1Aを用いてもよい。この変形例の半導体装置の断面を図14に示す。この変形例においては、MEMSチップ1A上の絶縁膜20の下面と、第1および第2半導体チップ10A、10B上の絶縁膜20の下面は、同一平面に位置していないことになる。なお、上記実施形態においては、MEMSチップ1A上の絶縁膜20の下面と、第1および第2半導体チップ10A、10B上の絶縁膜20の下面は、同一平面に位置している。本変形例としては,高真空雰囲気を必要としないジャイロセンサーなどを搭載しない場合には,プロセスの低コスト化が可能になるため,特に有効なものである。
【図面の簡単な説明】
【0035】
【図1】本発明に一実施形態の半導体装置を示す断面図。
【図2】一実施形態の半導体装置の製造工程を示す断面図。
【図3】一実施形態の半導体装置の製造工程を示す断面図。
【図4】一実施形態の半導体装置の製造工程を示す断面図。
【図5】一実施形態の半導体装置の製造工程を示す断面図。
【図6】一実施形態の半導体装置の製造工程を示す断面図。
【図7】一実施形態の半導体装置の製造工程を示す断面図。
【図8】一実施形態の半導体装置の製造工程を示す断面図。
【図9】一実施形態の半導体装置の製造工程を示す断面図。
【図10】一実施形態の半導体装置の製造工程を示す断面図。
【図11】一実施形態の半導体装置の製造工程を示す断面図。
【図12】一実施形態の半導体装置の製造工程を示す断面図。
【図13】一実施形態の変形例による半導体装置に用いられるMEMSデバイスの断面図。
【図14】一実施形態の変形例による半導体装置の断面図。
【符号の説明】
【0036】
1 MEMSチップ
2 MEMSデバイス
3 保護膜
3a 開孔
4 可動領域
5 外部接続用端子(パッド)
7 薄膜
10A 第1半導体チップ
10B 第2半導体チップ
11 第1半導体チップの外部接続用端子(パッド)
12 第2半導体チップの外部接続用端子(パッド)
20 感光性絶縁膜
30 光
40 微細配線
44 層間絶縁膜
46 I/O電極
50 集積転写基板
52 外部接続用端子パターン
【特許請求の範囲】
【請求項1】
内部に中空構造のMEMSデバイスを含み、前記MEMSデバイスと電気的に接続される第1パッドが前記MEMSデバイスの上面に形成された第1チップと、
内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第2パッドが前記半導体デバイスの上面に形成された第2チップと、
前記第1チップの側面と前記第2チップの側面とを接着する接着部と、
前記第1および第2チップの上面ならびに前記接着部の上面を覆い、上面が実質的に平坦であってかつ前記第1および第2パッドに接続するコンタクト孔が開口された絶縁膜と、
前記絶縁膜上に形成され、前記第1および第2パッドに接続する配線と、
を備え、
前記絶縁膜は、前記MEMSデバイスを封止していることを特徴とする半導体装置。
【請求項2】
前記第1チップには、前記MEMSデバイスの可動領域と、この可動領域上に、前記MEMSデバイスを形成する際に用いられる開孔が設けられた保護膜とが形成されており、前記絶縁膜は前記保護膜上に形成されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記保護膜と前記絶縁膜との間には、前記開孔を覆う膜が形成されていることを特徴とする請求項2記載の半導体装置。
【請求項4】
前記絶縁膜は、感光性有機樹脂であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
【請求項5】
前記配線は、Ti、Ni、Al、Cu、Au、Pb、Sn、Pd、およびWのうちの少なくとも1つの元素を含む金属、またはこれら合金であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
【請求項6】
前記接着部は、エポキシ樹脂であることを特徴する請求項1乃至5のいずれかに記載の半導体装置。
【請求項7】
透明基板の第1の面にコンタクト孔用パターンを形成し、前記第1の面と反対側の第2の面に感光性絶縁膜を形成する工程と、
内部に中空構造のMEMSデバイスが形成され、前記MEMSデバイスと電気的に接続される第1パッドが前記MEMSデバイスの上面に形成された第1チップと、内部に半導体デバイスが形成され、前記半導体デバイスと電気的に接続される第2パッドが前記半導体デバイスの上面に形成された第2チップとを、前記第1および第2チップの上面が前記透明基板の前記感光性絶縁膜に接触するように、搭載する工程と、
前記MEMSデバイスの側面と、この側面に対向する前記半導体デバイスの側面との間を接着部によって埋め込む工程と、
前記コンタクト孔用パターンが形成された前記透明基板の第2の面側から光を照射し、前記感光性絶縁膜を露光する工程と、
前記透明基板を前記感光性絶縁膜から剥離し、前記感光性絶縁膜を現像することにより前記感光性絶縁膜に、前記第1および第2パッドに接続するコンタクト孔を形成する工程と、
前記感光性絶縁膜上に前記前記第1および第2パッドに接続する配線を形成する工程と、
を備えていることを特徴する半導体装置の製造方法。
【請求項8】
前記コンタクト孔を形成する工程と前記配線を形成する工程との間に前記接着部を硬化させ、前記第1チップと前記第2チップとを接着させる工程を備えていることを特徴とする請求項7記載の半導体装置の製造方法。
【請求項1】
内部に中空構造のMEMSデバイスを含み、前記MEMSデバイスと電気的に接続される第1パッドが前記MEMSデバイスの上面に形成された第1チップと、
内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第2パッドが前記半導体デバイスの上面に形成された第2チップと、
前記第1チップの側面と前記第2チップの側面とを接着する接着部と、
前記第1および第2チップの上面ならびに前記接着部の上面を覆い、上面が実質的に平坦であってかつ前記第1および第2パッドに接続するコンタクト孔が開口された絶縁膜と、
前記絶縁膜上に形成され、前記第1および第2パッドに接続する配線と、
を備え、
前記絶縁膜は、前記MEMSデバイスを封止していることを特徴とする半導体装置。
【請求項2】
前記第1チップには、前記MEMSデバイスの可動領域と、この可動領域上に、前記MEMSデバイスを形成する際に用いられる開孔が設けられた保護膜とが形成されており、前記絶縁膜は前記保護膜上に形成されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記保護膜と前記絶縁膜との間には、前記開孔を覆う膜が形成されていることを特徴とする請求項2記載の半導体装置。
【請求項4】
前記絶縁膜は、感光性有機樹脂であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
【請求項5】
前記配線は、Ti、Ni、Al、Cu、Au、Pb、Sn、Pd、およびWのうちの少なくとも1つの元素を含む金属、またはこれら合金であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
【請求項6】
前記接着部は、エポキシ樹脂であることを特徴する請求項1乃至5のいずれかに記載の半導体装置。
【請求項7】
透明基板の第1の面にコンタクト孔用パターンを形成し、前記第1の面と反対側の第2の面に感光性絶縁膜を形成する工程と、
内部に中空構造のMEMSデバイスが形成され、前記MEMSデバイスと電気的に接続される第1パッドが前記MEMSデバイスの上面に形成された第1チップと、内部に半導体デバイスが形成され、前記半導体デバイスと電気的に接続される第2パッドが前記半導体デバイスの上面に形成された第2チップとを、前記第1および第2チップの上面が前記透明基板の前記感光性絶縁膜に接触するように、搭載する工程と、
前記MEMSデバイスの側面と、この側面に対向する前記半導体デバイスの側面との間を接着部によって埋め込む工程と、
前記コンタクト孔用パターンが形成された前記透明基板の第2の面側から光を照射し、前記感光性絶縁膜を露光する工程と、
前記透明基板を前記感光性絶縁膜から剥離し、前記感光性絶縁膜を現像することにより前記感光性絶縁膜に、前記第1および第2パッドに接続するコンタクト孔を形成する工程と、
前記感光性絶縁膜上に前記前記第1および第2パッドに接続する配線を形成する工程と、
を備えていることを特徴する半導体装置の製造方法。
【請求項8】
前記コンタクト孔を形成する工程と前記配線を形成する工程との間に前記接着部を硬化させ、前記第1チップと前記第2チップとを接着させる工程を備えていることを特徴とする請求項7記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−64954(P2009−64954A)
【公開日】平成21年3月26日(2009.3.26)
【国際特許分類】
【出願番号】特願2007−231394(P2007−231394)
【出願日】平成19年9月6日(2007.9.6)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年3月26日(2009.3.26)
【国際特許分類】
【出願日】平成19年9月6日(2007.9.6)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]