半導体装置の製造方法及び半導体装置
【課題】 半導体基板上の配線を規定の幅に近づけて形成することができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】 半導体装置１０の製造方法は、まず半導体基板１１上にスリット溝１７を有する第１アルミ配線１２を形成する。次に、第１アルミ配線１２の上面と半導体基板１１の上面との段差を抑制するためのＳＯＧ膜１４の原料であるＳＯＧ液を、半導体基板１１全体に亘って塗布する。これにより、第１アルミ配線１２のうち、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍にＳＯＧ液が載るが、スリット溝１７の中に移動することによって、前記領域近傍上に載るＳＯＧ液を少なくすることができる。次に、ＳＯＧ液を乾燥によって硬化させＳＯＧ膜を形成する。次に、フォトリソグラフィ法によって、第１アルミ配線１２の延在方向に対し交差するように第２アルミ配線１６を形成する。
【解決手段】 半導体装置１０の製造方法は、まず半導体基板１１上にスリット溝１７を有する第１アルミ配線１２を形成する。次に、第１アルミ配線１２の上面と半導体基板１１の上面との段差を抑制するためのＳＯＧ膜１４の原料であるＳＯＧ液を、半導体基板１１全体に亘って塗布する。これにより、第１アルミ配線１２のうち、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍にＳＯＧ液が載るが、スリット溝１７の中に移動することによって、前記領域近傍上に載るＳＯＧ液を少なくすることができる。次に、ＳＯＧ液を乾燥によって硬化させＳＯＧ膜を形成する。次に、フォトリソグラフィ法によって、第１アルミ配線１２の延在方向に対し交差するように第２アルミ配線１６を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造方法では、図４（ａ）〜（ｃ）に示すように、半導体基板１０１上に、例えば、特許文献１に記載のようなパターニングにより第１アルミ配線１０２を形成し、第１アルミ配線１０２上に第１層間絶縁膜１０３を形成する。次に、第１層間絶縁膜１０３上に第１アルミ配線１０２の段差（第１アルミ配線１０２の上面から半導体基板１０１までの高さ）を抑制するためのＳＯＧ（Spin on Glass）膜１０４を形成し、ＳＯＧ膜１０４の上に第２層間絶縁膜１０５を形成する。次に、第２層間絶縁膜１０５上に第１アルミ配線１０２と交差するように第２アルミ配線１０６を形成している。
【０００３】
具体的には、ＳＯＧ膜１０４の形成では、ＳＯＧ液をスピンコート塗布法によって塗布した後に硬化させる。第２アルミ配線１０６の形成では、フォトリソグラフィ法を用いる。例えば、フォトマスクを基にして露光及び現像を行ってレジストパターンを形成し、このレジストパターンをマスクとして第２アルミ配線１０６を形成する前の第２アルミ膜をエッチングすることにより形成する。
【０００４】
【特許文献１】特開平１０−５０７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１アルミ配線１０２の幅１０２ａが比較的太い場合（例えば、１０μｍ以上）、第１アルミ配線１０２の段差１０２ｂを抑制するために塗布するＳＯＧ液が、スピンコート塗布法によって、図４（ｂ）に示すように、第１アルミ配線１０２上に載りやすくなり、そのままの状態で上記の硬化を行うと、第１アルミ配線１０２上に突出したＳＯＧ膜１０４ａが形成されてしまう。これにより、ＳＯＧ膜１０４ａの上に形成する第２層間絶縁膜１０５、第２アルミ膜およびレジスト膜のうち、ＳＯＧ膜１０４ａの上にある部分１０７が上方に突出する。よって、前記交差する領域近傍上のＣ部と、前記交差する領域近傍上以外のＤ部とに段差が生じていた。従って、レジストパターンを形成するときに、例えばＤ部に相当する位置に光のピントを合わせると、Ｃ部に相当する位置のピントがぼやけてしまい、露光のための光が散乱してしまう。その結果、レジスト膜のＤ部に相当する部分は規定の幅に近いレジストパターンに形成されるが、Ｃ部に相当する部分は規定の幅より多く除去されて細いレジストパターンに形成される。この細くなったレジストパターンをマスクとして第２アルミ膜をエッチングすると、図４（ａ）に示すように、規定の幅より細い第２アルミ配線１０６ａが形成される。その結果、第２アルミ配線１０６ａが細くなったり、断線したりするという問題があった。
【０００６】
本発明は、このような従来の技術の有する未解決な課題に着目してなされたものであって、半導体基板上の配線を規定の幅に近づけて形成することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明に係る半導体装置の製造方法は、半導体基板上に形成された第１配線と、前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、前記第１配線と交差するように形成された第２配線と、を有する半導体装置の製造方法であって、前記半導体基板全体に亘って前記絶縁体を形成する絶縁体形成工程と、前記絶縁体上に、前記第２配線の基となる配線膜を形成する配線膜形成工程と、前記配線膜上に、レジスト膜を形成するレジスト膜形成工程と、前記レジスト膜から前記レジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして前記配線膜から前記第２配線を形成する第２配線形成工程と、前記絶縁体形成工程に先立ち、前記半導体基板上に、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れ可能な溝を有する前記第１配線を形成する第１配線形成工程と、を有する。
【０００８】
この方法によれば、第１配線形成工程によって、半導体基板上に、第１配線のうち第１配線と第２配線とが交差する領域近傍の絶縁体を受け入れることが可能な溝を有する第１配線を形成し、絶縁体形成工程によって、前記交差する領域近傍に載った絶縁体を前記溝に移動し、第１配線のうち前記交差する領域近傍に載る絶縁体を少なくすることから、配線膜形成工程によって前記絶縁体上に配線膜を形成し、レジスト膜形成工程によって前記配線膜上に形成されたレジスト膜のうち前記交差する領域近傍上のレジスト膜の部分と、前記交差する領域近傍上以外のレジスト膜の部分との段差を少なくすることができる。よって、レジストパターン形成工程のとき、前記交差する領域近傍上以外のレジスト膜の部分に光のピントを合わせたとしても、前記交差する領域近傍上のレジスト膜の部分のピントの誤差（ぼやける）を少なくすることが可能となり、規定のフォトマスクのパターン幅に近づけてレジストパターンを形成することができる。これにより、第２配線形成工程によって、前記レジストパターンをマスクとして配線膜をエッチングしたとき、前記交差する領域近傍上の第２配線であっても、規定の幅に近づけて形成することが可能となり、その結果、第２配線が細くなったり断線したりすることを抑制することができる。
【０００９】
本発明に係る半導体装置の製造方法では、前記第１配線は、１０μｍ以上の幅を有することが望ましい。
【００１０】
この方法によれば、１０μｍ以上の比較的広い配線なので第１配線上に絶縁体が載りやすくなっているが、第１配線のうち第１配線と第２配線と交差する領域近傍に溝が形成されているので、載った絶縁体を溝に移動することが可能となる。よって、第１配線のうち前記交差する領域近傍上に載る絶縁体を少なくすることができる。
【００１１】
本発明に係る半導体装置の製造方法では、前記絶縁体は、液状の材料であり、前記絶縁体形成工程は、前記液状の材料をスピンコート塗布法によって前記半導体基板上に塗布する塗布工程と、前記塗布した液状の材料を硬化させる硬化工程と、を更に有することが望ましい。
【００１２】
この方法によれば、塗布工程によって、スピンコート塗布法を用いて半導体基板上に液状の材料を塗布するので、段差の低い部分（凹部）に液状の材料を容易に埋め込むことができ、半導体基板上に形成された第１配線の段差を抑制することができる。そして、硬化工程によって塗布した液状の材料を硬化させて半導体基板上の平坦化を行うので、容易に半導体基板上の平坦化を行うことができる。
【００１３】
本発明に係る半導体装置の製造方法では、前記液状の材料は、ＳＯＧ液であることが望ましい。
【００１４】
この方法によれば、ＳＯＧ液を塗布するので、例えば乾燥によって硬化させることが可能となり、容易に平坦化のための絶縁膜を形成することができる。
【００１５】
本発明に係る半導体装置の製造方法では、前記溝は、スリット状であり、前記第１配線形成工程は、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線に複数のスリット状の溝を形成することが望ましい。
【００１６】
この方法によれば、第１配線のうち第１配線と第２配線とが交差する領域近傍に複数のスリット状の溝が形成されているので（第１配線として電気的に品質を低下させない程度に）、前記交差する領域近傍上に載った絶縁体をより溝の中に移動し易くすることができる。よって、第１配線の前記交差する領域近傍上の絶縁体を少なくすることが可能となる。
【００１７】
本発明に係る半導体装置の製造方法では、前記第１配線形成工程は、フォトリソグラフィ法によって前記溝を有する前記第１配線を形成することが望ましい。
【００１８】
この方法によれば、フォトリソグラフィ法によって溝を有する第１配線を形成するので、工程を増やすことなくフォトマスクの形状を追加させるだけなので、容易に形成することができる。
【００１９】
上記問題を解決するために、本発明に係る半導体装置は、半導体基板上に形成された第１配線と、前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、前記絶縁体上に、前記第１配線と交差するように形成された第２配線と、を有する半導体装置であって、前記第１配線は、前記絶縁体を形成するとき、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れることが可能な溝を有する。
【００２０】
この構成によれば、半導体基板上に、第１配線のうち第１配線と第２配線とが交差する領域近傍の絶縁体を受け入れることが可能な溝を有する第１配線が形成されているので、前記交差する領域近傍に載った絶縁体を前記溝に移動し、第１配線のうち前記交差する領域近傍の絶縁体を少なくすることから、前記絶縁体上に配線膜を形成したあと、前記配線膜上に形成されたレジスト膜のうち前記交差する領域近傍上のレジスト膜の部分と、前記交差する領域近傍上以外のレジスト膜の部分との段差を少なくすることができる。よって、例えば、レジストパターンを形成するとき、前記交差する領域近傍上以外のレジスト膜の部分に光のピントを合わせたとしても、前記交差する領域近傍上のレジスト膜の部分のピントの誤差（ぼやける）を少なくすることが可能となり、規定のフォトマスクのパターン幅に近づけてレジストパターンを形成することができる。これにより、前記レジストパターンをマスクとして配線膜をエッチングしたとき、前記交差する領域近傍上の第２配線であっても、規定の幅に近づけて形成することが可能となり、その結果、第２配線が細くなったり断線したりすることを抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る半導体装置の製造方法および半導体装置の実施形態について図面を参照して説明する。
【００２２】
図１は、本実施形態の半導体装置の構造を模式的に示す断面図である。図１（ａ）は、半導体装置を上面からみた平面図である。図１（ｂ）は、図１（ａ）におけるＡ−Ａ断面を模式的に示す断面図である。図１（ｃ）は、図１（ａ）におけるＢ−Ｂ断面を模式的に示す断面図である。以下、本実施形態の半導体装置を、図１を参照しながら説明する。本実施形態の半導体装置１０は、シリコンからなる半導体基板１１と、第１配線である第１アルミ配線１２と、第１層間絶縁膜１３と、絶縁体であるＳＯＧ膜１４と、第２層間絶縁膜１５と、第２配線である第２アルミ配線１６とを有する。
【００２３】
半導体基板１１には、トランジスタや抵抗、コンデンサなどの素子（いずれも図示せず）が形成されている。半導体基板１１の前記素子上には、素子間を絶縁するための、例えばシリコン酸化膜（図示せず）が形成されている。このシリコン酸化膜上に、アルミやアルミ合金からなる第１アルミ配線１２が形成されている。
【００２４】
第１アルミ配線１２は、上記したシリコン酸化膜に形成された導電部（図示せず）を介して素子に電気的に接続されている。第１アルミ配線１２は、例えば、スパッタリングによって半導体基板１１上に蒸着させ、その後、フォトリソグラフィ法でパターンニング及びエッチング処理することにより形成される。第１アルミ配線の幅は、例えば１０μｍ以上である。
【００２５】
第１アルミ配線１２には、溝であるスリット溝１７が、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１に、例えば３つ形成されている。スリット溝１７は、前記第１アルミ配線１２をフォトリソグラフィ法で形成するとき、パターニングの形状を追加することにより同時に形成される。スリット溝１７の幅は、例えば０．５μｍである。スリット溝１７の深さは、第１アルミ配線１２の厚み分の深さであり、第１アルミ配線１２上から半導体基板１１上までである。
【００２６】
第１層間絶縁膜１３は、半導体基板１１上および第１アルミ配線１２上に形成されている。第１層間絶縁膜１３は、複数の配線同士が導通しないために、例えばシリコン酸化膜で形成される。第１層間絶縁膜１３は、例えばプラズマＣＶＤ法によって形成される。
【００２７】
ＳＯＧ膜１４は、第１層間絶縁膜１３上に形成されている。ＳＯＧ膜１４は、第１アルミ配線１２の厚み（第１アルミ配線１２の上面と半導体基板１１の上面との差）によってできた段差を抑制するために形成される。詳しくは、ＳＯＧ膜１４の原料である液状の材料としてのＳＯＧ液を第１層間絶縁膜１３上に垂下したあと、スピンコート塗布法によって半導体基板１１を回転させて第１アルミ配線１２等によってできた窪み（凹部）の中にＳＯＧ液を埋め込む。その後、ＳＯＧ液を乾燥させて硬化することによりＳＯＧ膜１４が形成され、半導体基板１１の上面が全体に亘って平坦化される。このとき、第１アルミ配線１２のうち第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１に載ったＳＯＧ液は、大半が３つのスリット溝１７の中に流れ込むことが可能となっている。これにより、第１アルミ配線１２のうち前記交差する領域近傍３１にわずかなＳＯＧ液が残っているものの、半導体基板１１上全体に亘って平坦化することができる。
【００２８】
第２層間絶縁膜１５は、ＳＯＧ膜１４上に形成されている。第２層間絶縁膜１５は、シリコン酸化膜からなり、上記した第１層間絶縁膜１３と同様にして形成される。
【００２９】
第２アルミ配線１６は、第２層間絶縁膜１５上に形成される。第２アルミ配線１６は、第１アルミ配線１２の延在方向に対して交差するように形成されている。第２アルミ配線１６は、上記した前記第１アルミ配線１２と同様に形成される（スパッタリング蒸着、パターンニング及びエッチング処理など）。第２アルミ配線１６の幅は、例えば１μｍである。
【００３０】
図２、図３は、半導体装置の製造方法を模式的に示す断面図である。以下、半導体装置の製造方法を、図２、図３を参照しながら説明する。
【００３１】
図２に示すように工程１（第１配線形成工程）では、半導体基板１１上に３つのスリット溝１７を含む第１アルミ配線１２を形成する。まず、スパッタリングによって半導体基板１１上に第１アルミ膜（図示せず）を形成する。次に、この第１アルミ膜の上に第１レジスト膜（図示せず）を塗布する。次に、ステッパ等の露光装置を用いて、フォトマスクのパターンが抜けている部分に相当する第１レジスト膜を露光する。このフォトマスクには、３つのスリット溝１７を含む第１アルミ配線１２を形成するためのパターンが形成されている。そして、第１アルミ配線１２及び３つのスリット溝１７に相当する部分の第１レジスト膜が露光される。
【００３２】
次に、第１レジスト膜を現像処理することにより、露光された部分の第１レジスト膜が除去され第１レジストパターンが形成される。次に、この第１レジストパターンをマスクとして第１アルミ膜をドライエッチングする。その後、第１レジストパターンを剥離することにより、３つのスリット溝１７を含む第１アルミ配線１２が半導体基板１１上に形成される。第１アルミ配線１２の幅は、例えば１０μｍ以上である。
【００３３】
３つのスリット溝１７は、第１アルミ配線１２のうち第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１（図１参照）において、第１アルミ配線１２のうち前記交差する領域近傍３１に載ったＳＯＧ液の大半が流れ込むことが可能な大きさに形成される。
【００３４】
工程２では、第１アルミ配線１２上にシリコン酸化膜からなる第１層間絶縁膜１３を形成する。第１層間絶縁膜１３は、プラズマＣＶＤ装置（図示せず）によって半導体基板１１上及び第１アルミ配線１２上に、シリコン酸化膜を堆積することによって形成される。
【００３５】
工程３（絶縁体形成工程）では、第１層間絶縁膜１３上にスピンコート塗布法を用いてＳＯＧ膜１４を形成する。まず、半導体基板１１をＳＯＧ塗布装置（図示せず）に載置する。次に、ＳＯＧ塗布装置によって、半導体基板１１上の略中央部にＳＯＧ膜１４の原料であるＳＯＧ液を垂らす。その後、半導体基板１１を回転させて、半導体基板１１の略中央部に投入されたＳＯＧ液を半導体基板１１の外周方向に移動させる。これにより、半導体基板１１上の全体に亘ってＳＯＧ液が行き渡り、第１アルミ配線１２の根元部分３２にＳＯＧ液が埋め込まれる。
【００３６】
また、第１アルミ配線１２は、１０μｍ以上の幅を有しているのでＳＯＧ液が載りやすくなっている。しかしながら、第１アルミ配線１２のうち第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１に３つのスリット溝１７が形成されていることにより、第１アルミ配線１２のうち前記領域近傍３１に載ったＳＯＧ液の大半をスリット溝１７に流し込むことが可能となっている。よって、第１アルミ配線１２のうち前記交差する領域近傍３１に載るＳＯＧ液を少なくすることができる。
【００３７】
次に、半導体基板１１全体に亘って塗布したＳＯＧ液を、乾燥によって硬化させる。これにより、第１層間絶縁膜１３上にＳＯＧ膜１４が形成される。
【００３８】
工程４では、ＳＯＧ膜１４上にシリコン酸化膜からなる第２層間絶縁膜１５を形成する。第２層間絶縁膜１５は、上記した第１層間絶縁膜１３と同様の方法（プラズマＣＶＤ装置によるシリコン酸化膜の堆積）によって形成する。以上によって形成した、第１層間絶縁膜１３とＳＯＧ膜１４と第２層間絶縁膜１５とによって、第１アルミ配線１２と第２アルミ配線１６との層間が絶縁される。
【００３９】
次に、図３に示す工程５（配線膜形成工程）では、第２層間絶縁膜１５上に配線膜である第２アルミ膜１６ａを形成する。第２アルミ膜１６ａは、上記した、第１アルミ膜の形成方法（スパッタリング）と同様に形成される。
【００４０】
工程６（レジスト膜形成工程）では、第２アルミ膜１６ａ上にポジ型の第２レジスト膜２１を塗布する。第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１上の第２レジスト膜２１の部分３５と、前記交差する領域近傍３１上以外の第２レジスト膜の部分３４とは、段差が抑制された状態になっている。
【００４１】
工程７（レジストパターン形成工程）では、第２アルミ膜１６ａ上に、第２レジストパターン２１ａを形成する。まず、ステッパ等の露光装置（図示せず）を用いて、フォトマスクのパターンが抜けている部分（例えば、第２アルミ配線１６以外の部分）に相当する第２レジスト膜２１を露光する。詳しくは、まず、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１（図１参照）上以外の第２レジスト膜２１の部分３４に露光のための光のピントを合わせる。次に、フォトマスクのパターンを縮小して第２アルミ配線１６の形状に沿って第２レジスト膜２１を露光する。第２レジスト膜２１の部分３５と部分３４との段差が低減されているので、露光装置からの光のピントの誤差を許容範囲内にすることが可能となる。よって、第２アルミ配線１６の幅を正規の幅に近づけて露光をすることができる。
【００４２】
次に、第２レジスト膜２１を現像処理することにより、露光された部分に相当する第２レジスト膜２１を除去し、第２レジストパターン２１ａを形成する。
【００４３】
工程８（第２配線形成工程）では、第２アルミ配線１６を形成する。まず、工程７において形成した正規の形状（幅）に近い第２レジストパターン２１ａをマスクとして第２アルミ膜１６ａをドライエッチングする。このドライエッチングにより、第２アルミ膜１６ａのうち、第２アルミ配線１６に相当する以外の第２アルミ膜１６ａの部分が除去される。その後、第２レジストパターン２１ａを剥離することにより、第２アルミ配線１６が形成される。その結果、正規の幅に近い幅の第２アルミ配線１６が形成される。
【００４４】
以上詳述したように、本実施形態によれば、以下に示す効果が得られる。
（１）本実施形態によれば、半導体基板１１上に、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１のＳＯＧ液を受け入れることが可能なスリット溝１７を有する第１アルミ配線１２を形成したので、前記交差する領域近傍３１に載ったＳＯＧ液を前記スリット溝に移動することが可能となり、第１アルミ配線１２のうち前記交差する領域近傍３１のＳＯＧ膜１４を少なくすることができる。よって、ＳＯＧ膜１４及び第２アルミ膜１６ａ上に形成した第２レジスト膜２１のうち、前記交差する領域近傍３１上の第２レジスト膜２１の部分３５（図３、工程６参照）と、前記交差する領域近傍上以外のレジスト膜の部分３４（図３、工程６参照）との段差を少なくすることが可能となる。従って、第２レジスト膜２１の部分３４に光のピントを合わせたとしても、部分３５のピントの誤差（ぼやける）を少なくすることが可能となり、規定のフォトマスクのパターン幅に近づけて第２レジストパターン２１ａを形成することができる。これにより、前記第２レジストパターン２１ａをマスクとして第２アルミ膜１６ａをエッチングしたとき、前記交差する領域近傍３１上の第２アルミ配線１６であっても、規定の幅に近づけて形成することが可能となり、その結果、第２アルミ配線１６が細くなったり断線したりすることを抑制することができる。
【００４５】
（２）本実施形態によれば、フォトリソグラフィ法によって、第１アルミ配線１２を形成するのと同時に３つのスリット溝１７を形成するので、新しく工程を追加することなく形成することができる。よって、容易にスリット溝１７を形成することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】一実施形態における、半導体装置の構造を示す模式図。図１（ａ）は、半導体装置を上方からみた平面図。図１（ｂ）は、半導体装置をＡ−Ａ断面から見た断面図。図１（ｃ）は、半導体装置をＢ−Ｂ断面から見た断面図。
【図２】半導体装置の製造方法を模式的に示す断面図。
【図３】半導体装置の製造方法を模式的に示す断面図。
【図４】従来技術の半導体装置の構造を示す模式図。図４（ａ）は、半導体装置を上方からみた平面図。図４（ｂ）は、半導体装置をＡ−Ａ断面から見た断面図。図４（ｃ）は、半導体装置をＢ−Ｂ断面から見た断面図。
【符号の説明】
【００４７】
１０…半導体装置、１１…半導体基板、１２…第１配線としての第１アルミ配線、１３…第１層間絶縁膜、１４…絶縁体であるＳＯＧ膜、１５…第２層間絶縁膜、１６…第２配線としての第２アルミ配線、１６ａ…膜である第２アルミ膜、１７…溝であるスリット溝、２１…第２レジスト膜、２１ａ…第２レジストパターン、３１…第１アルミ配線と第２アルミ配線とが交差する領域近傍。
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造方法では、図４（ａ）〜（ｃ）に示すように、半導体基板１０１上に、例えば、特許文献１に記載のようなパターニングにより第１アルミ配線１０２を形成し、第１アルミ配線１０２上に第１層間絶縁膜１０３を形成する。次に、第１層間絶縁膜１０３上に第１アルミ配線１０２の段差（第１アルミ配線１０２の上面から半導体基板１０１までの高さ）を抑制するためのＳＯＧ（Spin on Glass）膜１０４を形成し、ＳＯＧ膜１０４の上に第２層間絶縁膜１０５を形成する。次に、第２層間絶縁膜１０５上に第１アルミ配線１０２と交差するように第２アルミ配線１０６を形成している。
【０００３】
具体的には、ＳＯＧ膜１０４の形成では、ＳＯＧ液をスピンコート塗布法によって塗布した後に硬化させる。第２アルミ配線１０６の形成では、フォトリソグラフィ法を用いる。例えば、フォトマスクを基にして露光及び現像を行ってレジストパターンを形成し、このレジストパターンをマスクとして第２アルミ配線１０６を形成する前の第２アルミ膜をエッチングすることにより形成する。
【０００４】
【特許文献１】特開平１０−５０７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１アルミ配線１０２の幅１０２ａが比較的太い場合（例えば、１０μｍ以上）、第１アルミ配線１０２の段差１０２ｂを抑制するために塗布するＳＯＧ液が、スピンコート塗布法によって、図４（ｂ）に示すように、第１アルミ配線１０２上に載りやすくなり、そのままの状態で上記の硬化を行うと、第１アルミ配線１０２上に突出したＳＯＧ膜１０４ａが形成されてしまう。これにより、ＳＯＧ膜１０４ａの上に形成する第２層間絶縁膜１０５、第２アルミ膜およびレジスト膜のうち、ＳＯＧ膜１０４ａの上にある部分１０７が上方に突出する。よって、前記交差する領域近傍上のＣ部と、前記交差する領域近傍上以外のＤ部とに段差が生じていた。従って、レジストパターンを形成するときに、例えばＤ部に相当する位置に光のピントを合わせると、Ｃ部に相当する位置のピントがぼやけてしまい、露光のための光が散乱してしまう。その結果、レジスト膜のＤ部に相当する部分は規定の幅に近いレジストパターンに形成されるが、Ｃ部に相当する部分は規定の幅より多く除去されて細いレジストパターンに形成される。この細くなったレジストパターンをマスクとして第２アルミ膜をエッチングすると、図４（ａ）に示すように、規定の幅より細い第２アルミ配線１０６ａが形成される。その結果、第２アルミ配線１０６ａが細くなったり、断線したりするという問題があった。
【０００６】
本発明は、このような従来の技術の有する未解決な課題に着目してなされたものであって、半導体基板上の配線を規定の幅に近づけて形成することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明に係る半導体装置の製造方法は、半導体基板上に形成された第１配線と、前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、前記第１配線と交差するように形成された第２配線と、を有する半導体装置の製造方法であって、前記半導体基板全体に亘って前記絶縁体を形成する絶縁体形成工程と、前記絶縁体上に、前記第２配線の基となる配線膜を形成する配線膜形成工程と、前記配線膜上に、レジスト膜を形成するレジスト膜形成工程と、前記レジスト膜から前記レジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして前記配線膜から前記第２配線を形成する第２配線形成工程と、前記絶縁体形成工程に先立ち、前記半導体基板上に、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れ可能な溝を有する前記第１配線を形成する第１配線形成工程と、を有する。
【０００８】
この方法によれば、第１配線形成工程によって、半導体基板上に、第１配線のうち第１配線と第２配線とが交差する領域近傍の絶縁体を受け入れることが可能な溝を有する第１配線を形成し、絶縁体形成工程によって、前記交差する領域近傍に載った絶縁体を前記溝に移動し、第１配線のうち前記交差する領域近傍に載る絶縁体を少なくすることから、配線膜形成工程によって前記絶縁体上に配線膜を形成し、レジスト膜形成工程によって前記配線膜上に形成されたレジスト膜のうち前記交差する領域近傍上のレジスト膜の部分と、前記交差する領域近傍上以外のレジスト膜の部分との段差を少なくすることができる。よって、レジストパターン形成工程のとき、前記交差する領域近傍上以外のレジスト膜の部分に光のピントを合わせたとしても、前記交差する領域近傍上のレジスト膜の部分のピントの誤差（ぼやける）を少なくすることが可能となり、規定のフォトマスクのパターン幅に近づけてレジストパターンを形成することができる。これにより、第２配線形成工程によって、前記レジストパターンをマスクとして配線膜をエッチングしたとき、前記交差する領域近傍上の第２配線であっても、規定の幅に近づけて形成することが可能となり、その結果、第２配線が細くなったり断線したりすることを抑制することができる。
【０００９】
本発明に係る半導体装置の製造方法では、前記第１配線は、１０μｍ以上の幅を有することが望ましい。
【００１０】
この方法によれば、１０μｍ以上の比較的広い配線なので第１配線上に絶縁体が載りやすくなっているが、第１配線のうち第１配線と第２配線と交差する領域近傍に溝が形成されているので、載った絶縁体を溝に移動することが可能となる。よって、第１配線のうち前記交差する領域近傍上に載る絶縁体を少なくすることができる。
【００１１】
本発明に係る半導体装置の製造方法では、前記絶縁体は、液状の材料であり、前記絶縁体形成工程は、前記液状の材料をスピンコート塗布法によって前記半導体基板上に塗布する塗布工程と、前記塗布した液状の材料を硬化させる硬化工程と、を更に有することが望ましい。
【００１２】
この方法によれば、塗布工程によって、スピンコート塗布法を用いて半導体基板上に液状の材料を塗布するので、段差の低い部分（凹部）に液状の材料を容易に埋め込むことができ、半導体基板上に形成された第１配線の段差を抑制することができる。そして、硬化工程によって塗布した液状の材料を硬化させて半導体基板上の平坦化を行うので、容易に半導体基板上の平坦化を行うことができる。
【００１３】
本発明に係る半導体装置の製造方法では、前記液状の材料は、ＳＯＧ液であることが望ましい。
【００１４】
この方法によれば、ＳＯＧ液を塗布するので、例えば乾燥によって硬化させることが可能となり、容易に平坦化のための絶縁膜を形成することができる。
【００１５】
本発明に係る半導体装置の製造方法では、前記溝は、スリット状であり、前記第１配線形成工程は、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線に複数のスリット状の溝を形成することが望ましい。
【００１６】
この方法によれば、第１配線のうち第１配線と第２配線とが交差する領域近傍に複数のスリット状の溝が形成されているので（第１配線として電気的に品質を低下させない程度に）、前記交差する領域近傍上に載った絶縁体をより溝の中に移動し易くすることができる。よって、第１配線の前記交差する領域近傍上の絶縁体を少なくすることが可能となる。
【００１７】
本発明に係る半導体装置の製造方法では、前記第１配線形成工程は、フォトリソグラフィ法によって前記溝を有する前記第１配線を形成することが望ましい。
【００１８】
この方法によれば、フォトリソグラフィ法によって溝を有する第１配線を形成するので、工程を増やすことなくフォトマスクの形状を追加させるだけなので、容易に形成することができる。
【００１９】
上記問題を解決するために、本発明に係る半導体装置は、半導体基板上に形成された第１配線と、前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、前記絶縁体上に、前記第１配線と交差するように形成された第２配線と、を有する半導体装置であって、前記第１配線は、前記絶縁体を形成するとき、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れることが可能な溝を有する。
【００２０】
この構成によれば、半導体基板上に、第１配線のうち第１配線と第２配線とが交差する領域近傍の絶縁体を受け入れることが可能な溝を有する第１配線が形成されているので、前記交差する領域近傍に載った絶縁体を前記溝に移動し、第１配線のうち前記交差する領域近傍の絶縁体を少なくすることから、前記絶縁体上に配線膜を形成したあと、前記配線膜上に形成されたレジスト膜のうち前記交差する領域近傍上のレジスト膜の部分と、前記交差する領域近傍上以外のレジスト膜の部分との段差を少なくすることができる。よって、例えば、レジストパターンを形成するとき、前記交差する領域近傍上以外のレジスト膜の部分に光のピントを合わせたとしても、前記交差する領域近傍上のレジスト膜の部分のピントの誤差（ぼやける）を少なくすることが可能となり、規定のフォトマスクのパターン幅に近づけてレジストパターンを形成することができる。これにより、前記レジストパターンをマスクとして配線膜をエッチングしたとき、前記交差する領域近傍上の第２配線であっても、規定の幅に近づけて形成することが可能となり、その結果、第２配線が細くなったり断線したりすることを抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る半導体装置の製造方法および半導体装置の実施形態について図面を参照して説明する。
【００２２】
図１は、本実施形態の半導体装置の構造を模式的に示す断面図である。図１（ａ）は、半導体装置を上面からみた平面図である。図１（ｂ）は、図１（ａ）におけるＡ−Ａ断面を模式的に示す断面図である。図１（ｃ）は、図１（ａ）におけるＢ−Ｂ断面を模式的に示す断面図である。以下、本実施形態の半導体装置を、図１を参照しながら説明する。本実施形態の半導体装置１０は、シリコンからなる半導体基板１１と、第１配線である第１アルミ配線１２と、第１層間絶縁膜１３と、絶縁体であるＳＯＧ膜１４と、第２層間絶縁膜１５と、第２配線である第２アルミ配線１６とを有する。
【００２３】
半導体基板１１には、トランジスタや抵抗、コンデンサなどの素子（いずれも図示せず）が形成されている。半導体基板１１の前記素子上には、素子間を絶縁するための、例えばシリコン酸化膜（図示せず）が形成されている。このシリコン酸化膜上に、アルミやアルミ合金からなる第１アルミ配線１２が形成されている。
【００２４】
第１アルミ配線１２は、上記したシリコン酸化膜に形成された導電部（図示せず）を介して素子に電気的に接続されている。第１アルミ配線１２は、例えば、スパッタリングによって半導体基板１１上に蒸着させ、その後、フォトリソグラフィ法でパターンニング及びエッチング処理することにより形成される。第１アルミ配線の幅は、例えば１０μｍ以上である。
【００２５】
第１アルミ配線１２には、溝であるスリット溝１７が、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１に、例えば３つ形成されている。スリット溝１７は、前記第１アルミ配線１２をフォトリソグラフィ法で形成するとき、パターニングの形状を追加することにより同時に形成される。スリット溝１７の幅は、例えば０．５μｍである。スリット溝１７の深さは、第１アルミ配線１２の厚み分の深さであり、第１アルミ配線１２上から半導体基板１１上までである。
【００２６】
第１層間絶縁膜１３は、半導体基板１１上および第１アルミ配線１２上に形成されている。第１層間絶縁膜１３は、複数の配線同士が導通しないために、例えばシリコン酸化膜で形成される。第１層間絶縁膜１３は、例えばプラズマＣＶＤ法によって形成される。
【００２７】
ＳＯＧ膜１４は、第１層間絶縁膜１３上に形成されている。ＳＯＧ膜１４は、第１アルミ配線１２の厚み（第１アルミ配線１２の上面と半導体基板１１の上面との差）によってできた段差を抑制するために形成される。詳しくは、ＳＯＧ膜１４の原料である液状の材料としてのＳＯＧ液を第１層間絶縁膜１３上に垂下したあと、スピンコート塗布法によって半導体基板１１を回転させて第１アルミ配線１２等によってできた窪み（凹部）の中にＳＯＧ液を埋め込む。その後、ＳＯＧ液を乾燥させて硬化することによりＳＯＧ膜１４が形成され、半導体基板１１の上面が全体に亘って平坦化される。このとき、第１アルミ配線１２のうち第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１に載ったＳＯＧ液は、大半が３つのスリット溝１７の中に流れ込むことが可能となっている。これにより、第１アルミ配線１２のうち前記交差する領域近傍３１にわずかなＳＯＧ液が残っているものの、半導体基板１１上全体に亘って平坦化することができる。
【００２８】
第２層間絶縁膜１５は、ＳＯＧ膜１４上に形成されている。第２層間絶縁膜１５は、シリコン酸化膜からなり、上記した第１層間絶縁膜１３と同様にして形成される。
【００２９】
第２アルミ配線１６は、第２層間絶縁膜１５上に形成される。第２アルミ配線１６は、第１アルミ配線１２の延在方向に対して交差するように形成されている。第２アルミ配線１６は、上記した前記第１アルミ配線１２と同様に形成される（スパッタリング蒸着、パターンニング及びエッチング処理など）。第２アルミ配線１６の幅は、例えば１μｍである。
【００３０】
図２、図３は、半導体装置の製造方法を模式的に示す断面図である。以下、半導体装置の製造方法を、図２、図３を参照しながら説明する。
【００３１】
図２に示すように工程１（第１配線形成工程）では、半導体基板１１上に３つのスリット溝１７を含む第１アルミ配線１２を形成する。まず、スパッタリングによって半導体基板１１上に第１アルミ膜（図示せず）を形成する。次に、この第１アルミ膜の上に第１レジスト膜（図示せず）を塗布する。次に、ステッパ等の露光装置を用いて、フォトマスクのパターンが抜けている部分に相当する第１レジスト膜を露光する。このフォトマスクには、３つのスリット溝１７を含む第１アルミ配線１２を形成するためのパターンが形成されている。そして、第１アルミ配線１２及び３つのスリット溝１７に相当する部分の第１レジスト膜が露光される。
【００３２】
次に、第１レジスト膜を現像処理することにより、露光された部分の第１レジスト膜が除去され第１レジストパターンが形成される。次に、この第１レジストパターンをマスクとして第１アルミ膜をドライエッチングする。その後、第１レジストパターンを剥離することにより、３つのスリット溝１７を含む第１アルミ配線１２が半導体基板１１上に形成される。第１アルミ配線１２の幅は、例えば１０μｍ以上である。
【００３３】
３つのスリット溝１７は、第１アルミ配線１２のうち第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１（図１参照）において、第１アルミ配線１２のうち前記交差する領域近傍３１に載ったＳＯＧ液の大半が流れ込むことが可能な大きさに形成される。
【００３４】
工程２では、第１アルミ配線１２上にシリコン酸化膜からなる第１層間絶縁膜１３を形成する。第１層間絶縁膜１３は、プラズマＣＶＤ装置（図示せず）によって半導体基板１１上及び第１アルミ配線１２上に、シリコン酸化膜を堆積することによって形成される。
【００３５】
工程３（絶縁体形成工程）では、第１層間絶縁膜１３上にスピンコート塗布法を用いてＳＯＧ膜１４を形成する。まず、半導体基板１１をＳＯＧ塗布装置（図示せず）に載置する。次に、ＳＯＧ塗布装置によって、半導体基板１１上の略中央部にＳＯＧ膜１４の原料であるＳＯＧ液を垂らす。その後、半導体基板１１を回転させて、半導体基板１１の略中央部に投入されたＳＯＧ液を半導体基板１１の外周方向に移動させる。これにより、半導体基板１１上の全体に亘ってＳＯＧ液が行き渡り、第１アルミ配線１２の根元部分３２にＳＯＧ液が埋め込まれる。
【００３６】
また、第１アルミ配線１２は、１０μｍ以上の幅を有しているのでＳＯＧ液が載りやすくなっている。しかしながら、第１アルミ配線１２のうち第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１に３つのスリット溝１７が形成されていることにより、第１アルミ配線１２のうち前記領域近傍３１に載ったＳＯＧ液の大半をスリット溝１７に流し込むことが可能となっている。よって、第１アルミ配線１２のうち前記交差する領域近傍３１に載るＳＯＧ液を少なくすることができる。
【００３７】
次に、半導体基板１１全体に亘って塗布したＳＯＧ液を、乾燥によって硬化させる。これにより、第１層間絶縁膜１３上にＳＯＧ膜１４が形成される。
【００３８】
工程４では、ＳＯＧ膜１４上にシリコン酸化膜からなる第２層間絶縁膜１５を形成する。第２層間絶縁膜１５は、上記した第１層間絶縁膜１３と同様の方法（プラズマＣＶＤ装置によるシリコン酸化膜の堆積）によって形成する。以上によって形成した、第１層間絶縁膜１３とＳＯＧ膜１４と第２層間絶縁膜１５とによって、第１アルミ配線１２と第２アルミ配線１６との層間が絶縁される。
【００３９】
次に、図３に示す工程５（配線膜形成工程）では、第２層間絶縁膜１５上に配線膜である第２アルミ膜１６ａを形成する。第２アルミ膜１６ａは、上記した、第１アルミ膜の形成方法（スパッタリング）と同様に形成される。
【００４０】
工程６（レジスト膜形成工程）では、第２アルミ膜１６ａ上にポジ型の第２レジスト膜２１を塗布する。第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１上の第２レジスト膜２１の部分３５と、前記交差する領域近傍３１上以外の第２レジスト膜の部分３４とは、段差が抑制された状態になっている。
【００４１】
工程７（レジストパターン形成工程）では、第２アルミ膜１６ａ上に、第２レジストパターン２１ａを形成する。まず、ステッパ等の露光装置（図示せず）を用いて、フォトマスクのパターンが抜けている部分（例えば、第２アルミ配線１６以外の部分）に相当する第２レジスト膜２１を露光する。詳しくは、まず、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１（図１参照）上以外の第２レジスト膜２１の部分３４に露光のための光のピントを合わせる。次に、フォトマスクのパターンを縮小して第２アルミ配線１６の形状に沿って第２レジスト膜２１を露光する。第２レジスト膜２１の部分３５と部分３４との段差が低減されているので、露光装置からの光のピントの誤差を許容範囲内にすることが可能となる。よって、第２アルミ配線１６の幅を正規の幅に近づけて露光をすることができる。
【００４２】
次に、第２レジスト膜２１を現像処理することにより、露光された部分に相当する第２レジスト膜２１を除去し、第２レジストパターン２１ａを形成する。
【００４３】
工程８（第２配線形成工程）では、第２アルミ配線１６を形成する。まず、工程７において形成した正規の形状（幅）に近い第２レジストパターン２１ａをマスクとして第２アルミ膜１６ａをドライエッチングする。このドライエッチングにより、第２アルミ膜１６ａのうち、第２アルミ配線１６に相当する以外の第２アルミ膜１６ａの部分が除去される。その後、第２レジストパターン２１ａを剥離することにより、第２アルミ配線１６が形成される。その結果、正規の幅に近い幅の第２アルミ配線１６が形成される。
【００４４】
以上詳述したように、本実施形態によれば、以下に示す効果が得られる。
（１）本実施形態によれば、半導体基板１１上に、第１アルミ配線１２と第２アルミ配線１６とが交差する領域近傍３１のＳＯＧ液を受け入れることが可能なスリット溝１７を有する第１アルミ配線１２を形成したので、前記交差する領域近傍３１に載ったＳＯＧ液を前記スリット溝に移動することが可能となり、第１アルミ配線１２のうち前記交差する領域近傍３１のＳＯＧ膜１４を少なくすることができる。よって、ＳＯＧ膜１４及び第２アルミ膜１６ａ上に形成した第２レジスト膜２１のうち、前記交差する領域近傍３１上の第２レジスト膜２１の部分３５（図３、工程６参照）と、前記交差する領域近傍上以外のレジスト膜の部分３４（図３、工程６参照）との段差を少なくすることが可能となる。従って、第２レジスト膜２１の部分３４に光のピントを合わせたとしても、部分３５のピントの誤差（ぼやける）を少なくすることが可能となり、規定のフォトマスクのパターン幅に近づけて第２レジストパターン２１ａを形成することができる。これにより、前記第２レジストパターン２１ａをマスクとして第２アルミ膜１６ａをエッチングしたとき、前記交差する領域近傍３１上の第２アルミ配線１６であっても、規定の幅に近づけて形成することが可能となり、その結果、第２アルミ配線１６が細くなったり断線したりすることを抑制することができる。
【００４５】
（２）本実施形態によれば、フォトリソグラフィ法によって、第１アルミ配線１２を形成するのと同時に３つのスリット溝１７を形成するので、新しく工程を追加することなく形成することができる。よって、容易にスリット溝１７を形成することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】一実施形態における、半導体装置の構造を示す模式図。図１（ａ）は、半導体装置を上方からみた平面図。図１（ｂ）は、半導体装置をＡ−Ａ断面から見た断面図。図１（ｃ）は、半導体装置をＢ−Ｂ断面から見た断面図。
【図２】半導体装置の製造方法を模式的に示す断面図。
【図３】半導体装置の製造方法を模式的に示す断面図。
【図４】従来技術の半導体装置の構造を示す模式図。図４（ａ）は、半導体装置を上方からみた平面図。図４（ｂ）は、半導体装置をＡ−Ａ断面から見た断面図。図４（ｃ）は、半導体装置をＢ−Ｂ断面から見た断面図。
【符号の説明】
【００４７】
１０…半導体装置、１１…半導体基板、１２…第１配線としての第１アルミ配線、１３…第１層間絶縁膜、１４…絶縁体であるＳＯＧ膜、１５…第２層間絶縁膜、１６…第２配線としての第２アルミ配線、１６ａ…膜である第２アルミ膜、１７…溝であるスリット溝、２１…第２レジスト膜、２１ａ…第２レジストパターン、３１…第１アルミ配線と第２アルミ配線とが交差する領域近傍。
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１配線と、
前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、
前記第１配線と交差するように形成された第２配線と、
を有する半導体装置の製造方法であって、
前記半導体基板全体に亘って前記絶縁体を形成する絶縁体形成工程と、
前記絶縁体上に、前記第２配線の基となる配線膜を形成する配線膜形成工程と、
前記配線膜上に、レジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜から前記レジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして前記配線膜から前記第２配線を形成する第２配線形成工程と、
前記絶縁体形成工程に先立ち、
前記半導体基板上に、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れ可能な溝を有する前記第１配線を形成する第１配線形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１配線は、１０μｍ以上の幅を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法であって、
前記絶縁体は、液状の材料であり、
前記絶縁体形成工程は、前記液状の材料をスピンコート塗布法によって前記半導体基板上に塗布する塗布工程と、
前記塗布した液状の材料を硬化させる硬化工程と、
を更に有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、
前記液状の材料は、ＳＯＧ液であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法であって、
前記溝は、スリット状であり、
前記第１配線形成工程は、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線に複数のスリット状の溝を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法であって、
前記第１配線形成工程は、フォトリソグラフィ法によって前記溝を有する前記第１配線を形成することを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に形成された第１配線と、
前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、
前記絶縁体上に、前記第１配線と交差するように形成された第２配線と、
を有する半導体装置であって、
前記第１配線は、前記絶縁体を形成するとき、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れることが可能な溝を有することを特徴とする半導体装置。
【請求項１】
半導体基板上に形成された第１配線と、
前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、
前記第１配線と交差するように形成された第２配線と、
を有する半導体装置の製造方法であって、
前記半導体基板全体に亘って前記絶縁体を形成する絶縁体形成工程と、
前記絶縁体上に、前記第２配線の基となる配線膜を形成する配線膜形成工程と、
前記配線膜上に、レジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜から前記レジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして前記配線膜から前記第２配線を形成する第２配線形成工程と、
前記絶縁体形成工程に先立ち、
前記半導体基板上に、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れ可能な溝を有する前記第１配線を形成する第１配線形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１配線は、１０μｍ以上の幅を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法であって、
前記絶縁体は、液状の材料であり、
前記絶縁体形成工程は、前記液状の材料をスピンコート塗布法によって前記半導体基板上に塗布する塗布工程と、
前記塗布した液状の材料を硬化させる硬化工程と、
を更に有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、
前記液状の材料は、ＳＯＧ液であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法であって、
前記溝は、スリット状であり、
前記第１配線形成工程は、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線に複数のスリット状の溝を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法であって、
前記第１配線形成工程は、フォトリソグラフィ法によって前記溝を有する前記第１配線を形成することを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に形成された第１配線と、
前記半導体基板全体に亘って平坦化するように形成されるべき絶縁体と、
前記絶縁体上に、前記第１配線と交差するように形成された第２配線と、
を有する半導体装置であって、
前記第１配線は、前記絶縁体を形成するとき、前記第１配線と前記第２配線とが交差する領域近傍の前記第１配線上に形成された一部の前記絶縁体を受け入れることが可能な溝を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−２０２９４６（Ｐ２００６−２０２９４６Ａ）
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願番号】特願２００５−１２４０３（Ｐ２００５−１２４０３）
【出願日】平成１７年１月２０日（２００５．１．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願日】平成１７年１月２０日（２００５．１．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]