半導体装置の製造方法
【課題】絶縁膜のドライエッチング工程を含む半導体装置の製造方法において、エッチング加工制御性を向上する手段を提供する。
【解決手段】下部構造部１０上のストッパー膜１１上に炭素元素を含む絶縁膜である被加工膜１２を形成する。この上にマスクパターン１３ａを形成し、このマスクパターンをマスクに被加工膜に向けて電子線等のエネルギー注入を行って被加工膜に硬化部位１２ａを形成し、このマスクパターンをマスクに被加工膜の硬化部位を異方性エッチングし溝１２ｂを形成する。
【解決手段】下部構造部１０上のストッパー膜１１上に炭素元素を含む絶縁膜である被加工膜１２を形成する。この上にマスクパターン１３ａを形成し、このマスクパターンをマスクに被加工膜に向けて電子線等のエネルギー注入を行って被加工膜に硬化部位１２ａを形成し、このマスクパターンをマスクに被加工膜の硬化部位を異方性エッチングし溝１２ｂを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上で微細加工を行う半導体装置の製造方法に係り、特に、エッチング工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
高集積半導体デバイス製造で導入が進められている層間絶縁膜であるＬｏｗ−ｋ材料（低比誘電率材料）は、一般的にエッチング制御がより難しく、加工深さが制御できずに所望の深さ以上に加工が進んでしまう、いわゆる突きぬけ現象が発生しやすい。縦方向のみならず横方向への加工の広がりについても同様である。
【０００３】
一般的に絶縁膜の加工深さの制御は、被加工膜とその下に位置するストッパー膜とのエッチング選択比を利用してストッパー膜の直上まで被加工材を加工するという方法が用いられる。ここで被加工膜とストッパー膜のどちらもがＬｏｗ−ｋ材料である場合には、上記の現象は顕著である。これは、ＴＥＯＳ（tetraethylorthosilicate）を原料とする絶縁膜などの非Ｌｏｗ−ｋ材料と比べてＬｏｗ−ｋ材料は、上記のようにエッチングレートが高い傾向を有し、さらにそれらの間でエッチング選択比も高く取れない傾向を有するためである。
【０００４】
なお、本願に関連するエッチング工程を有する半導体装置の製造方法には、例えば下記特許文献に開示のものがある。特許文献１では、２重ダマシン型ビア・コンタクトについて開示がされ、特許文献２では、そのなかでも特に低比誘電率膜を使用した構造が開示されている。特許文献３にも２重ダマシン構造を有する半導体装置が開示されており、この開示ではビアのリソグラフィがハードマスク溝の形成後になされている。いずれも本願の内容に対して一般的な技術水準を開示するものである。
【特許文献１】特開２０００−３９５９号公報
【特許文献２】特開２００２−２１７２８９号公報
【特許文献３】特開２０００−３４９１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、エッチング工程を含む半導体装置の製造方法において、エッチング加工制御性を向上することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、被加工膜上にマスクパターンを形成する工程と、前記マスクパターンをマスクに前記被加工膜に向けてエネルギー注入を行い前記被加工膜に硬化部位を形成する工程と、前記マスクパターンをマスクに前記被加工膜の前記硬化部位をエッチングする工程とを具備する。
【発明の効果】
【０００７】
本発明によれば、エッチング工程を含む半導体装置の製造方法において、エッチング加工制御性を向上することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の一態様に係る半導体装置の製造方法では、被加工膜上にマスクパターンを形成し、このマスクを利用して被加工膜にエネルギー注入して被加工膜に硬化部位を形成する。そして、同じマスクで被加工膜の硬化部位をエッチングする。すなわち、このエッチングでは、硬化部位のエッチングとなるので加工制御性が向上されている。
【０００９】
実施態様として、前記被加工膜が、前記エネルギー注入によって密度が増加する材料である、とすることができる。一般にエネルギー注入により物理的・化学的変化が被加工膜に生じるがこの場合は硬化するとともに密度が増加する材料を使用するものである。
【００１０】
また、実施態様として、前記被加工膜が、３．０未満の比誘電率を有し、該被加工膜に接触して該被加工膜の下側に３．０未満の比誘電率を有する該被加工膜とは異なる材質の下層膜があらかじめ形成されている、とすることができる。これは、被加工膜およびその下側の膜（下層膜：すなわちストッパー膜）がともにいわゆる低比誘電率の材料の場合である。このような場合に本願の内容は特に有用である。３．０未満の比誘電率としているのは、一般的な分類基準のひとつに基づいたものである。
【００１１】
また、実施態様として、前記エネルギー注入が、電子線の照射によりなされる、とすることができる。エネルギー注入の代表的な方法である。
【００１２】
ここで、前記マスクパターンの膜厚と密度とが、前記電子線の照射によって電子が突き抜けない膜厚および密度に設定されている、とするのが好ましい。すなわち、この場合のマスクパターンは、電子線の照射によってその下側の被加工膜に対して影響が生じることのないように膜厚および密度が設定される。
【００１３】
またここで、前記被加工膜に接触して該被加工膜の下側に該被加工膜とは異なる材質の下層膜があらかじめ形成されており、該下層膜の膜厚と密度とが、前記電子線の照射によって電子が突き抜けない膜厚および密度に設定されている、とすることができる。これは、下層膜をこのように限定することで、ストッパー膜としての機能をより高めるためである。すなわち、ストッパー膜の下側にさらに別の膜がある場合にその別の膜に電子線照射の影響が出ないようにする。
【００１４】
また、実施態様として、前記エネルギー注入が、紫外ないし可視域（波長１５０ｎｍないし５００ｎｍ）の光の照射によりなされる、とすることができる。エネルギー注入の別の代表的な方法である。波長１５０ｎｍないし５００ｎｍとしたのは、半導体装置の被加工膜の材質を想定した場合に、より効果的な硬化作用が期待できる波長だからである。
【００１５】
ここで、前記被加工膜が、炭素元素を含む組成であり、前記照射される光が、前記被加工膜の前記組成に対して炭素元素の結合を切断する作用のある波長であり、前記マスクパターンが、前記作用のある波長が含まれる吸収帯を有する材料を含む、とすることができる。半導体装置の被加工膜が炭素元素を含む組成の場合、その炭素元素の結合を切断する作用のある波長の光を用いれば、被加工膜を効果的に硬化することができる。さらにマスクパターンは、この波長を吸収することでその下側の被加工膜に影響を与えないようにする。
【００１６】
ここで、前記被加工膜が、ＳｉＯＣ系の材料であり、前記照射される光が、ほぼ４２２ｎｍの波長である、とすることができる。ＳｉＯＣ系の材料の場合、ほぼ波長４２２ｎｍの光を照射すると炭素元素の結合を効果的に切断することができ、被加工膜の組成としてＳｉＯの割合が増加して硬化する。
【００１７】
また、実施態様として、前記エッチングが、ＲＩＥ（reactive ion etching）法またはＣＤＥ（chemical dry etching）法によりなされる、とすることができる。ＲＩＥ法またはＣＤＥ法では異方性エッチングができる。横方向に対する制御性がよい。
【００１８】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１、図２は、本発明の一実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図である。図１、図２の順に工程が進行しまたこれらの図内では（ａ）、（ｂ）、（ｃ）の順、または（ａ）、（ｂ）の順に工程が進行する。図１、図２において同一または同一相当の部位には同一符号を付してある。この実施形態は原理的・一般的説明のための一例である。
【００１９】
まず、図１（ａ）に示すように、下部構造部位１０上に、ストッパー膜１１、被加工膜１２、ハードマスク用膜１３からなる積層構造を形成する。下部構造部位１０は、少なくとも半導体基板を含んでその上に各種の構造（例えばトランジスタ素子や配線構造など）が形成された部位である。ストッパー膜１１、被加工膜１２は、それぞれ例えばＬｏｗ−ｋ材料からなり、ハードマスク用膜１３は非Ｌｏｗ−ｋ材料の膜である。
【００２０】
より具体的には例えば、ストッパー膜１１はＳｉＣの組成を基本とする絶縁膜、被加工膜１２はＳｉＯＣの組成を含む絶縁膜、ハードマスク用膜１３はＴＥＯＳを原料とする絶縁膜（以下「ＴＥＯＳ膜」ともいう）とすることができる。これらの絶縁膜１１、１２、１３は、例えばプラズマＣＶＤ（chemical vapor deposition）法、ＳｉターゲットとＯ系、Ｎ系ガスとによる反応性スパッタリング、真空蒸着、塗布などの方法により形成することができる。被加工膜１２は、現実には、図示するような１層構造のもののみならず多層構造のものの場合もある。
【００２１】
一般的に、ストッパー膜１１またはハードマスク用膜１３が含有する元素種には、Ｓｉ、Ｏ、Ｃ、Ｈ、Ｎ、Ｆ、Ｔｉ、Ｃｏ、Ｗ、Ｔａ、Ｒｕ、Ａｌ、Ｃｕ、Ｍｏ、Ｇｅ、Ｂ、Ｐ、Ａｓ、Ｍｎ、Ｂｒ、Ｚｎ、Ｎｉ、Ｃｒ、Ｓｎ、Ｓｂ、Ｉｎ、Ｈｆ、Ａｇ、Ｐｔ、Ｚｒを挙げることができる。また、被加工膜１２が含有する元素種にはこれらの元素のうち金属元素を除く各元素を挙げることができる。
【００２２】
次に、図１（ｂ）に示すように、ハードマスク用膜１３上に所定のパターン化がされたレジスト膜１４を形成する。レジスト膜１４のパターン化には周知のフォトリソグラフィ技術を用いることができる。レジスト膜１４のパターンは被加工膜１２の加工されるべきパターンに対応している。
【００２３】
続いて、パターン化されたレジスト膜１４をマスクにハードマスク用膜１３をエッチング加工する。この加工には、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、ハードマスク用膜１３がＴＥＯＳ膜の場合例えばＯ系やＮＨ３系などのガスを含むガスを用いることができる。ハードマスク用膜１３と被加工膜１２との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。ハードマスク用膜１３のエッチング加工のあとレジスト膜１４は除去され得る。これにより図１（ｃ）に示すように、被加工膜１２の上にハードマスク１３ａが形成された状態になる。
【００２４】
次に、図２（ａ）に示すように、ハードマスク１３ａをマスクに被加工膜１２に向けて電子線（以下ＥＢともいう）を照射する。これにより、被加工膜１２にはハードマスク１３ａのパターンに応じて硬化部位１２ａが生じる。電子線の照射エネルギーや照射時のガス雰囲気は、ハードマスク１３ａのパターンに応じた範囲で被加工膜１２が硬化するように適宜設定する。照射エネルギーは例えば２〜３ｋｅＶとすることができる。この硬化は、被加工膜１２がＳｉＯＣの組成を含む絶縁膜である場合には分子レベルで炭素の結合が切断されＳｉＯの占める割合が増加することによる。ＳｉＯの割合が増加することで密度も増加する。
【００２５】
ハードマスク１３ａの厚さおよび密度は、電子線照射で電子が突き抜け下側の被加工膜１２に影響を与えることのないように設定する。より具体的には、例えば「膜厚（μｍ）×密度（ｇ／ｃｍ２）＞Ａ×ＶＢ」を満たすように膜厚および密度を設定する。ここでＡ、Ｂは定数であり、Ｖは加速電圧（ｋＶ）である。定数Ａは例えば０．０１＜Ａ＜０．１の範囲の値（一例として０．０６６７）、定数Ｂは例えば１＜Ｂ＜２の範囲の値（一例として１．６６７）であり、使用する電子線照射装置やその他の条件を確定すると定まる。
【００２６】
被加工膜１２の下に位置するストッパー膜１１についてもハードマスク１３ａと同様な考えで厚さおよび密度の設定をしておくのが好ましい。これはやはり電子線照射で被加工膜１２を通してストッパー膜１１からも電子が突き抜ける心配があるからである。このような電子の突き抜けは下部構造部位１０に対する悪影響になる。電子の突き抜けの防止効果を高めるのにストッパー膜１１を図示する１層構造ではなく異なる材料の多層構造としてもよい。多層構造の場合は、膜厚はそれらの合計膜厚、密度は各膜厚に応じた加重平均を上記説明の膜厚および密度にそれぞれ対応させることができる。
【００２７】
次に、ハードマスク１３ａをマスクに被加工膜１２の硬化部位１２ａをエッチング除去しエッチング部位１２ｂを形成する（図２（ｂ））。このエッチングには、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、被加工膜１２がＳｉＯＣの組成を含む絶縁膜の場合例えばＣＦ系やＣＯ系などのガスを含むガスを用いることができる。一般的には、反応ガスとして、Ｃ、Ｆ、Ｏ、Ｎ、Ａｒ、Ｃｌ、Ｂｒ、Ｈ、Ｂなどの元素を含むガスを用いることができる。被加工膜１２の硬化部位１２ａとストッパー膜１１との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。
【００２８】
図２（ｂ）に示すエッチングでは、被加工膜１２に形成された硬化部位１２ａの領域がエッチングされるため、そのエッチングレートが低く抑えられ得る。すなわち、深さ方向の加工制御性が向上しておりストッパー膜１１がＬｏｗ−ｋ膜であってもこの膜に対する突き抜け部位の形成を抑制することができる。したがって、高集積半導体デバイス製造で導入が進められている層間絶縁膜がＬｏｗ−ｋ材料となっているプロセスにおいて好適なエッチング方法である。なお、一般にＬｏｗ−ｋ材料をＥＢなどで硬化させるとその部分の誘電率が増加するという副作用があるが、本実施形態では硬化部位１２ａは除去される部位なので製造される半導体装置として悪影響にはならない。
【００２９】
次に、本発明の別の実施形態について図３、図４を参照して説明する。図３、図４は、本発明の別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図である。図３、図４の順に工程が進行しまたこれらの図内では（ａ）、（ｂ）、（ｃ）の順、または（ａ）、（ｂ）の順に工程が進行する。図３、図４において同一または同一相当の部位には同一符号を付しており、また既に説明した図１、図２に登場したものに同一または同一相当の部位とも同一符号を使用している。すでに説明した部位と同一または同一相当の部位については加えることがない限り説明を省略する。この実施形態も原理的・一般的説明のための一例である。
【００３０】
この実施形態は、被加工膜１２に硬化部位を形成することは上記実施形態と同じであり、その硬化方法として紫外ないし可視域の波長を有する光の照射を利用する。以下説明する。まず、図３（ａ）に示すように、下部構造部位１０上に、ストッパー膜１１、被加工膜１２からなる積層構造を形成する。
【００３１】
次に、図３（ｂ）に示すように、被加工膜１２上に所定のパターン化がされたレジスト膜１５を形成する。レジスト膜１５のパターン化には周知のフォトリソグラフィ技術を用いることができる。レジスト膜１５のパターンは被加工膜１２の加工されるべきパターンに対応している。
【００３２】
次に、図３（ｃ）に示すように、レジスト膜１５をマスクに被加工膜１２に向けて光を照射する。これにより、被加工膜１２にはレジスト膜１５のパターンに応じて硬化部位１２ａが生じる。光の波長は、被加工膜１２がＳｉＯＣの組成を含む絶縁膜である場合、より詳細にはＳｉ−ＣＨ３結合を有するＳｉＯＣＨである場合にはほぼ４２２ｎｍとすることができる。これにより、分子レベルで炭素の結合が切断されＳｉＯの占める割合が増加して硬化部位１２ａが生じる。ＳｉＯの割合が増加することで密度も増加する。照射する光の波長は、被加工膜１２の組成を考慮して硬化の作用がより強く現われる波長とすることができる。一般的には１５０ｎｍから５００ｎｍ（紫外から可視域）の波長とすることができる。
【００３３】
レジスト膜１５の材料には、照射する光の波長が吸収帯となる性質のものを用いる。これは、その下側に位置する被加工膜１２に悪影響がでないようにするためである。すなわち一般的には、被加工膜１２の材質が最初に決められているとしてこの材質に応じて照射する光の波長が、被加工膜１２の硬化作用の大きい波長として決められる。そしてその波長を吸収する材料のレジスト膜１５を選択する。
【００３４】
次に、図４（ａ）に示すように、レジスト膜１５をマスクに被加工膜１２の硬化部位１２ａをエッチング除去しエッチング部位１２ｂを形成する。このエッチングには、上記実施形態と同様に、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスについても上記実施形態と同様である。エッチング部位１２ｂの形成のあとレジスト膜１５を除去する（図４（ｂ））。
【００３５】
この実施形態におけるエッチングにおいても、被加工膜１２に形成された硬化部位１２ａの領域がエッチングされるため、そのエッチングレートが低く抑えられ得る。すなわち、深さ方向の加工制御性が向上しておりストッパー膜１１がＬｏｗ−ｋ膜であってもこの膜に対する突き抜け部位の形成を抑制することができる。したがって、高集積半導体デバイス製造で導入が進められている層間絶縁膜がＬｏｗ−ｋ材料となっているプロセスにおいて好適なエッチング方法である。また、この実施形態の場合も、硬化させた部分の誘電率が増加するという副作用は、硬化部位１２ａが除去される部位なので製造される半導体装置として悪影響にはならない。
【００３６】
次に、本発明のさらに別の実施形態に係る半導体装置の製造方法について図５、図６、図７を参照して説明する。図５、図６、図７は、本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図である。図５、図６、図７の順に工程が進行しまたこれらの図内では（ａ）、（ｂ）、（ｃ）の順に工程が進行する。これらの図において同一または同一相当の部位には同一符号を付している。
【００３７】
この実施形態は、いわゆるデュアルダマシン工程による配線形成における一例である。被加工膜の硬化には、後述するが電子線の照射を用いている。前提として、図５（ａ）に示す構造があらかじめ得られているとして以下説明する。図５（ａ）に示す構造では、素子形成部位５０、層間絶縁膜５１、５２、下層配線５３、ストッパー膜５４、被加工膜５５、５６、ハードマスク用膜５７が図示するように形成されている。
【００３８】
図５（ａ）について補足すると、素子形成部位５０は少なくとも半導体基板を含んでその上にトランジスタ素子などの素子が形成された部位である。下層配線５３は、図示紙面と垂直方向に延びる配線であり、例えばＣｕからなっており、あとから形成される上層の配線（不図示）とはビア（不図示）を介して電気的導通する。層間絶縁膜５１、５２（厚さは例えばそれぞれ１００ｎｍ、５０ｎｍ）は、下層配線５３の縦方向位置と同じ縦方向位置を満たす層間絶縁膜である。
【００３９】
ストッパー膜５４（厚さ例えば５０ｎｍ）、被加工膜５５（厚さ例えば１００ｎｍ）、被加工膜５６（厚さ例えば１５０ｎｍ）は、図１におけるストッパー膜１１、被加工膜１２、ハードマスク用膜１３にそれぞれ相当する膜である。すなわち、被加工膜５５、ストッパー膜５４は、それぞれＬｏｗ−ｋ材料の膜である。なお、被加工膜５５の加工部位にはビアが、被加工膜５６の加工部位には上層配線がそれぞれ形成される。ハードマスク用膜５７（厚さ例えば７５ｎｍ）は上側の被加工膜５６を所定に加工するためのマスクとなる膜である。
【００４０】
図５（ａ）に示す状態に続いて、ハードマスク用膜５７上に所定のパターン化がされたレジスト膜５８を形成する（図５（ｂ））。レジスト膜５８のパターン化には周知のフォトリソグラフィ技術を用いることができる。レジスト膜５８のパターンは上層側の被加工膜５６の加工されるべきパターン（上層配線のパターン：幅例えば２００ｎｍ）に対応している。
【００４１】
続いて、パターン化されたレジスト膜５８をマスクにハードマスク用膜５７をエッチング加工しハードマスク５７ａを形成する（図５（ｃ））。この加工には、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、ハードマスク用膜５７がＴＥＯＳ膜の場合例えばＯ系やＮＨ３系などのガスを含むガスを用いることができる。ハードマスク用膜５７と被加工膜５６との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。ハードマスク５７ａの形成のあとレジスト膜５８は除去される。
【００４２】
次に、図６（ａ）に示すように、ビアのパターンが形成されたレジスト膜５９を上面上に形成し、さらにこのレジスト膜５９をマスクに被加工膜５６をエッチング加工し被加工膜５６にビアパターン５６ａ（径例えば１００ｎｍ）を形成する。レジスト膜５９の上記パターン化には周知のフォトリソグラフィ技術を用いることができる。被加工膜５６のエッチングには例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。被加工膜５６にビアパターン５６ａを形成したあとレジスト膜５９は除去される。
【００４３】
次に、図６（ｂ）に示すように、被加工膜５６をマスクにその下の被加工膜５５に向けて電子線を照射する。これにより、被加工膜５５には被加工膜５６のビアパターン５６ａに応じて硬化部位５５ａが生じる。被加工膜５５の下に位置するストッパー膜５４についてはすでに説明したように所定に厚さおよび密度の設定をしておくのが好ましい。電子線照射で被加工膜５５を通してストッパー膜５４から下層配線５３に電子が突き抜けるのを防止するためである。
【００４４】
次に、被加工膜５６をマスクに被加工膜５５の硬化部位５５ａをエッチング除去しビアホール５５ｂを形成する（図６（ｃ））。このエッチングには、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、被加工膜５５がＳｉＯＣの組成を含む絶縁膜の場合例えばＣＦ系やＣＯ系などのガスを含むガスを用いることができる。被加工膜５５の硬化部位５５ａとストッパー膜５４との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。
【００４５】
次に、図７に示すように、ハードマスク５７ａをマスクに被加工膜５６をエッチング加工し上層配線用トレンチ５６ｂを形成する。このエッチングには、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。このとき被加工膜５６と被加工膜５５との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。この後は図示しないが、ビアホール５５ｂに露出するストッパー膜５４を取り除き、ビアホール５５ｂ内および上層配線用トレンチ５６ｂ内に例えばＣｕからなる埋め込み部位を形成する。これにより、上層配線用トレンチ５６ｂ内には下層配線５３に電気的導通する上層配線が形成できる。
【００４６】
この実施形態では、図６（ｃ）に示すエッチングにおいて、被加工膜５５に形成された硬化部位５５ａの領域がエッチングされるため、そのエッチングレートが低く抑えられ得る。すなわち、深さ方向の加工制御性が向上しておりストッパー膜５４がＬｏｗ−ｋ膜であってもこの膜に対する突き抜け部位の形成を抑制することができる。したがって、層間絶縁膜としてＬｏｗ−ｋ材料が用いられる高集積半導体デバイスの配線形成プロセスにおいて好適である。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図２】図１の続図であって、本発明の一実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図３】本発明の別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図４】図３の続図であって、本発明の別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図５】本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図６】図５の続図であって、本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図７】図６の続図であって、本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【符号の説明】
【００４８】
１０…下部構造部位、１１…ストッパー膜、１２…被加工膜、１２ａ…硬化部位、１２ｂ…エッチング除去部、１３…ハードマスク用膜、１３ａ…ハードマスク、１４…レジスト膜、１５…レジスト膜、５０…素子形成部位、５１…層間絶縁膜、５２…層間絶縁膜、５３…下層配線、５４…ストッパー膜、５５…被加工膜（層間絶縁膜）、５５ａ…硬化部位、５５ｂ…ビアホール、５６…被加工膜（層間絶縁膜）、５６ａ…ビアパターン、５６ｂ…上層配線用トレンチ、５７…ハードマスク用膜、５７ａ…ハードマスク、５８…レジスト膜、５９…レジスト膜。
【技術分野】
【０００１】
本発明は、半導体基板上で微細加工を行う半導体装置の製造方法に係り、特に、エッチング工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
高集積半導体デバイス製造で導入が進められている層間絶縁膜であるＬｏｗ−ｋ材料（低比誘電率材料）は、一般的にエッチング制御がより難しく、加工深さが制御できずに所望の深さ以上に加工が進んでしまう、いわゆる突きぬけ現象が発生しやすい。縦方向のみならず横方向への加工の広がりについても同様である。
【０００３】
一般的に絶縁膜の加工深さの制御は、被加工膜とその下に位置するストッパー膜とのエッチング選択比を利用してストッパー膜の直上まで被加工材を加工するという方法が用いられる。ここで被加工膜とストッパー膜のどちらもがＬｏｗ−ｋ材料である場合には、上記の現象は顕著である。これは、ＴＥＯＳ（tetraethylorthosilicate）を原料とする絶縁膜などの非Ｌｏｗ−ｋ材料と比べてＬｏｗ−ｋ材料は、上記のようにエッチングレートが高い傾向を有し、さらにそれらの間でエッチング選択比も高く取れない傾向を有するためである。
【０００４】
なお、本願に関連するエッチング工程を有する半導体装置の製造方法には、例えば下記特許文献に開示のものがある。特許文献１では、２重ダマシン型ビア・コンタクトについて開示がされ、特許文献２では、そのなかでも特に低比誘電率膜を使用した構造が開示されている。特許文献３にも２重ダマシン構造を有する半導体装置が開示されており、この開示ではビアのリソグラフィがハードマスク溝の形成後になされている。いずれも本願の内容に対して一般的な技術水準を開示するものである。
【特許文献１】特開２０００−３９５９号公報
【特許文献２】特開２００２−２１７２８９号公報
【特許文献３】特開２０００−３４９１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、エッチング工程を含む半導体装置の製造方法において、エッチング加工制御性を向上することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、被加工膜上にマスクパターンを形成する工程と、前記マスクパターンをマスクに前記被加工膜に向けてエネルギー注入を行い前記被加工膜に硬化部位を形成する工程と、前記マスクパターンをマスクに前記被加工膜の前記硬化部位をエッチングする工程とを具備する。
【発明の効果】
【０００７】
本発明によれば、エッチング工程を含む半導体装置の製造方法において、エッチング加工制御性を向上することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の一態様に係る半導体装置の製造方法では、被加工膜上にマスクパターンを形成し、このマスクを利用して被加工膜にエネルギー注入して被加工膜に硬化部位を形成する。そして、同じマスクで被加工膜の硬化部位をエッチングする。すなわち、このエッチングでは、硬化部位のエッチングとなるので加工制御性が向上されている。
【０００９】
実施態様として、前記被加工膜が、前記エネルギー注入によって密度が増加する材料である、とすることができる。一般にエネルギー注入により物理的・化学的変化が被加工膜に生じるがこの場合は硬化するとともに密度が増加する材料を使用するものである。
【００１０】
また、実施態様として、前記被加工膜が、３．０未満の比誘電率を有し、該被加工膜に接触して該被加工膜の下側に３．０未満の比誘電率を有する該被加工膜とは異なる材質の下層膜があらかじめ形成されている、とすることができる。これは、被加工膜およびその下側の膜（下層膜：すなわちストッパー膜）がともにいわゆる低比誘電率の材料の場合である。このような場合に本願の内容は特に有用である。３．０未満の比誘電率としているのは、一般的な分類基準のひとつに基づいたものである。
【００１１】
また、実施態様として、前記エネルギー注入が、電子線の照射によりなされる、とすることができる。エネルギー注入の代表的な方法である。
【００１２】
ここで、前記マスクパターンの膜厚と密度とが、前記電子線の照射によって電子が突き抜けない膜厚および密度に設定されている、とするのが好ましい。すなわち、この場合のマスクパターンは、電子線の照射によってその下側の被加工膜に対して影響が生じることのないように膜厚および密度が設定される。
【００１３】
またここで、前記被加工膜に接触して該被加工膜の下側に該被加工膜とは異なる材質の下層膜があらかじめ形成されており、該下層膜の膜厚と密度とが、前記電子線の照射によって電子が突き抜けない膜厚および密度に設定されている、とすることができる。これは、下層膜をこのように限定することで、ストッパー膜としての機能をより高めるためである。すなわち、ストッパー膜の下側にさらに別の膜がある場合にその別の膜に電子線照射の影響が出ないようにする。
【００１４】
また、実施態様として、前記エネルギー注入が、紫外ないし可視域（波長１５０ｎｍないし５００ｎｍ）の光の照射によりなされる、とすることができる。エネルギー注入の別の代表的な方法である。波長１５０ｎｍないし５００ｎｍとしたのは、半導体装置の被加工膜の材質を想定した場合に、より効果的な硬化作用が期待できる波長だからである。
【００１５】
ここで、前記被加工膜が、炭素元素を含む組成であり、前記照射される光が、前記被加工膜の前記組成に対して炭素元素の結合を切断する作用のある波長であり、前記マスクパターンが、前記作用のある波長が含まれる吸収帯を有する材料を含む、とすることができる。半導体装置の被加工膜が炭素元素を含む組成の場合、その炭素元素の結合を切断する作用のある波長の光を用いれば、被加工膜を効果的に硬化することができる。さらにマスクパターンは、この波長を吸収することでその下側の被加工膜に影響を与えないようにする。
【００１６】
ここで、前記被加工膜が、ＳｉＯＣ系の材料であり、前記照射される光が、ほぼ４２２ｎｍの波長である、とすることができる。ＳｉＯＣ系の材料の場合、ほぼ波長４２２ｎｍの光を照射すると炭素元素の結合を効果的に切断することができ、被加工膜の組成としてＳｉＯの割合が増加して硬化する。
【００１７】
また、実施態様として、前記エッチングが、ＲＩＥ（reactive ion etching）法またはＣＤＥ（chemical dry etching）法によりなされる、とすることができる。ＲＩＥ法またはＣＤＥ法では異方性エッチングができる。横方向に対する制御性がよい。
【００１８】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１、図２は、本発明の一実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図である。図１、図２の順に工程が進行しまたこれらの図内では（ａ）、（ｂ）、（ｃ）の順、または（ａ）、（ｂ）の順に工程が進行する。図１、図２において同一または同一相当の部位には同一符号を付してある。この実施形態は原理的・一般的説明のための一例である。
【００１９】
まず、図１（ａ）に示すように、下部構造部位１０上に、ストッパー膜１１、被加工膜１２、ハードマスク用膜１３からなる積層構造を形成する。下部構造部位１０は、少なくとも半導体基板を含んでその上に各種の構造（例えばトランジスタ素子や配線構造など）が形成された部位である。ストッパー膜１１、被加工膜１２は、それぞれ例えばＬｏｗ−ｋ材料からなり、ハードマスク用膜１３は非Ｌｏｗ−ｋ材料の膜である。
【００２０】
より具体的には例えば、ストッパー膜１１はＳｉＣの組成を基本とする絶縁膜、被加工膜１２はＳｉＯＣの組成を含む絶縁膜、ハードマスク用膜１３はＴＥＯＳを原料とする絶縁膜（以下「ＴＥＯＳ膜」ともいう）とすることができる。これらの絶縁膜１１、１２、１３は、例えばプラズマＣＶＤ（chemical vapor deposition）法、ＳｉターゲットとＯ系、Ｎ系ガスとによる反応性スパッタリング、真空蒸着、塗布などの方法により形成することができる。被加工膜１２は、現実には、図示するような１層構造のもののみならず多層構造のものの場合もある。
【００２１】
一般的に、ストッパー膜１１またはハードマスク用膜１３が含有する元素種には、Ｓｉ、Ｏ、Ｃ、Ｈ、Ｎ、Ｆ、Ｔｉ、Ｃｏ、Ｗ、Ｔａ、Ｒｕ、Ａｌ、Ｃｕ、Ｍｏ、Ｇｅ、Ｂ、Ｐ、Ａｓ、Ｍｎ、Ｂｒ、Ｚｎ、Ｎｉ、Ｃｒ、Ｓｎ、Ｓｂ、Ｉｎ、Ｈｆ、Ａｇ、Ｐｔ、Ｚｒを挙げることができる。また、被加工膜１２が含有する元素種にはこれらの元素のうち金属元素を除く各元素を挙げることができる。
【００２２】
次に、図１（ｂ）に示すように、ハードマスク用膜１３上に所定のパターン化がされたレジスト膜１４を形成する。レジスト膜１４のパターン化には周知のフォトリソグラフィ技術を用いることができる。レジスト膜１４のパターンは被加工膜１２の加工されるべきパターンに対応している。
【００２３】
続いて、パターン化されたレジスト膜１４をマスクにハードマスク用膜１３をエッチング加工する。この加工には、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、ハードマスク用膜１３がＴＥＯＳ膜の場合例えばＯ系やＮＨ３系などのガスを含むガスを用いることができる。ハードマスク用膜１３と被加工膜１２との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。ハードマスク用膜１３のエッチング加工のあとレジスト膜１４は除去され得る。これにより図１（ｃ）に示すように、被加工膜１２の上にハードマスク１３ａが形成された状態になる。
【００２４】
次に、図２（ａ）に示すように、ハードマスク１３ａをマスクに被加工膜１２に向けて電子線（以下ＥＢともいう）を照射する。これにより、被加工膜１２にはハードマスク１３ａのパターンに応じて硬化部位１２ａが生じる。電子線の照射エネルギーや照射時のガス雰囲気は、ハードマスク１３ａのパターンに応じた範囲で被加工膜１２が硬化するように適宜設定する。照射エネルギーは例えば２〜３ｋｅＶとすることができる。この硬化は、被加工膜１２がＳｉＯＣの組成を含む絶縁膜である場合には分子レベルで炭素の結合が切断されＳｉＯの占める割合が増加することによる。ＳｉＯの割合が増加することで密度も増加する。
【００２５】
ハードマスク１３ａの厚さおよび密度は、電子線照射で電子が突き抜け下側の被加工膜１２に影響を与えることのないように設定する。より具体的には、例えば「膜厚（μｍ）×密度（ｇ／ｃｍ２）＞Ａ×ＶＢ」を満たすように膜厚および密度を設定する。ここでＡ、Ｂは定数であり、Ｖは加速電圧（ｋＶ）である。定数Ａは例えば０．０１＜Ａ＜０．１の範囲の値（一例として０．０６６７）、定数Ｂは例えば１＜Ｂ＜２の範囲の値（一例として１．６６７）であり、使用する電子線照射装置やその他の条件を確定すると定まる。
【００２６】
被加工膜１２の下に位置するストッパー膜１１についてもハードマスク１３ａと同様な考えで厚さおよび密度の設定をしておくのが好ましい。これはやはり電子線照射で被加工膜１２を通してストッパー膜１１からも電子が突き抜ける心配があるからである。このような電子の突き抜けは下部構造部位１０に対する悪影響になる。電子の突き抜けの防止効果を高めるのにストッパー膜１１を図示する１層構造ではなく異なる材料の多層構造としてもよい。多層構造の場合は、膜厚はそれらの合計膜厚、密度は各膜厚に応じた加重平均を上記説明の膜厚および密度にそれぞれ対応させることができる。
【００２７】
次に、ハードマスク１３ａをマスクに被加工膜１２の硬化部位１２ａをエッチング除去しエッチング部位１２ｂを形成する（図２（ｂ））。このエッチングには、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、被加工膜１２がＳｉＯＣの組成を含む絶縁膜の場合例えばＣＦ系やＣＯ系などのガスを含むガスを用いることができる。一般的には、反応ガスとして、Ｃ、Ｆ、Ｏ、Ｎ、Ａｒ、Ｃｌ、Ｂｒ、Ｈ、Ｂなどの元素を含むガスを用いることができる。被加工膜１２の硬化部位１２ａとストッパー膜１１との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。
【００２８】
図２（ｂ）に示すエッチングでは、被加工膜１２に形成された硬化部位１２ａの領域がエッチングされるため、そのエッチングレートが低く抑えられ得る。すなわち、深さ方向の加工制御性が向上しておりストッパー膜１１がＬｏｗ−ｋ膜であってもこの膜に対する突き抜け部位の形成を抑制することができる。したがって、高集積半導体デバイス製造で導入が進められている層間絶縁膜がＬｏｗ−ｋ材料となっているプロセスにおいて好適なエッチング方法である。なお、一般にＬｏｗ−ｋ材料をＥＢなどで硬化させるとその部分の誘電率が増加するという副作用があるが、本実施形態では硬化部位１２ａは除去される部位なので製造される半導体装置として悪影響にはならない。
【００２９】
次に、本発明の別の実施形態について図３、図４を参照して説明する。図３、図４は、本発明の別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図である。図３、図４の順に工程が進行しまたこれらの図内では（ａ）、（ｂ）、（ｃ）の順、または（ａ）、（ｂ）の順に工程が進行する。図３、図４において同一または同一相当の部位には同一符号を付しており、また既に説明した図１、図２に登場したものに同一または同一相当の部位とも同一符号を使用している。すでに説明した部位と同一または同一相当の部位については加えることがない限り説明を省略する。この実施形態も原理的・一般的説明のための一例である。
【００３０】
この実施形態は、被加工膜１２に硬化部位を形成することは上記実施形態と同じであり、その硬化方法として紫外ないし可視域の波長を有する光の照射を利用する。以下説明する。まず、図３（ａ）に示すように、下部構造部位１０上に、ストッパー膜１１、被加工膜１２からなる積層構造を形成する。
【００３１】
次に、図３（ｂ）に示すように、被加工膜１２上に所定のパターン化がされたレジスト膜１５を形成する。レジスト膜１５のパターン化には周知のフォトリソグラフィ技術を用いることができる。レジスト膜１５のパターンは被加工膜１２の加工されるべきパターンに対応している。
【００３２】
次に、図３（ｃ）に示すように、レジスト膜１５をマスクに被加工膜１２に向けて光を照射する。これにより、被加工膜１２にはレジスト膜１５のパターンに応じて硬化部位１２ａが生じる。光の波長は、被加工膜１２がＳｉＯＣの組成を含む絶縁膜である場合、より詳細にはＳｉ−ＣＨ３結合を有するＳｉＯＣＨである場合にはほぼ４２２ｎｍとすることができる。これにより、分子レベルで炭素の結合が切断されＳｉＯの占める割合が増加して硬化部位１２ａが生じる。ＳｉＯの割合が増加することで密度も増加する。照射する光の波長は、被加工膜１２の組成を考慮して硬化の作用がより強く現われる波長とすることができる。一般的には１５０ｎｍから５００ｎｍ（紫外から可視域）の波長とすることができる。
【００３３】
レジスト膜１５の材料には、照射する光の波長が吸収帯となる性質のものを用いる。これは、その下側に位置する被加工膜１２に悪影響がでないようにするためである。すなわち一般的には、被加工膜１２の材質が最初に決められているとしてこの材質に応じて照射する光の波長が、被加工膜１２の硬化作用の大きい波長として決められる。そしてその波長を吸収する材料のレジスト膜１５を選択する。
【００３４】
次に、図４（ａ）に示すように、レジスト膜１５をマスクに被加工膜１２の硬化部位１２ａをエッチング除去しエッチング部位１２ｂを形成する。このエッチングには、上記実施形態と同様に、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスについても上記実施形態と同様である。エッチング部位１２ｂの形成のあとレジスト膜１５を除去する（図４（ｂ））。
【００３５】
この実施形態におけるエッチングにおいても、被加工膜１２に形成された硬化部位１２ａの領域がエッチングされるため、そのエッチングレートが低く抑えられ得る。すなわち、深さ方向の加工制御性が向上しておりストッパー膜１１がＬｏｗ−ｋ膜であってもこの膜に対する突き抜け部位の形成を抑制することができる。したがって、高集積半導体デバイス製造で導入が進められている層間絶縁膜がＬｏｗ−ｋ材料となっているプロセスにおいて好適なエッチング方法である。また、この実施形態の場合も、硬化させた部分の誘電率が増加するという副作用は、硬化部位１２ａが除去される部位なので製造される半導体装置として悪影響にはならない。
【００３６】
次に、本発明のさらに別の実施形態に係る半導体装置の製造方法について図５、図６、図７を参照して説明する。図５、図６、図７は、本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図である。図５、図６、図７の順に工程が進行しまたこれらの図内では（ａ）、（ｂ）、（ｃ）の順に工程が進行する。これらの図において同一または同一相当の部位には同一符号を付している。
【００３７】
この実施形態は、いわゆるデュアルダマシン工程による配線形成における一例である。被加工膜の硬化には、後述するが電子線の照射を用いている。前提として、図５（ａ）に示す構造があらかじめ得られているとして以下説明する。図５（ａ）に示す構造では、素子形成部位５０、層間絶縁膜５１、５２、下層配線５３、ストッパー膜５４、被加工膜５５、５６、ハードマスク用膜５７が図示するように形成されている。
【００３８】
図５（ａ）について補足すると、素子形成部位５０は少なくとも半導体基板を含んでその上にトランジスタ素子などの素子が形成された部位である。下層配線５３は、図示紙面と垂直方向に延びる配線であり、例えばＣｕからなっており、あとから形成される上層の配線（不図示）とはビア（不図示）を介して電気的導通する。層間絶縁膜５１、５２（厚さは例えばそれぞれ１００ｎｍ、５０ｎｍ）は、下層配線５３の縦方向位置と同じ縦方向位置を満たす層間絶縁膜である。
【００３９】
ストッパー膜５４（厚さ例えば５０ｎｍ）、被加工膜５５（厚さ例えば１００ｎｍ）、被加工膜５６（厚さ例えば１５０ｎｍ）は、図１におけるストッパー膜１１、被加工膜１２、ハードマスク用膜１３にそれぞれ相当する膜である。すなわち、被加工膜５５、ストッパー膜５４は、それぞれＬｏｗ−ｋ材料の膜である。なお、被加工膜５５の加工部位にはビアが、被加工膜５６の加工部位には上層配線がそれぞれ形成される。ハードマスク用膜５７（厚さ例えば７５ｎｍ）は上側の被加工膜５６を所定に加工するためのマスクとなる膜である。
【００４０】
図５（ａ）に示す状態に続いて、ハードマスク用膜５７上に所定のパターン化がされたレジスト膜５８を形成する（図５（ｂ））。レジスト膜５８のパターン化には周知のフォトリソグラフィ技術を用いることができる。レジスト膜５８のパターンは上層側の被加工膜５６の加工されるべきパターン（上層配線のパターン：幅例えば２００ｎｍ）に対応している。
【００４１】
続いて、パターン化されたレジスト膜５８をマスクにハードマスク用膜５７をエッチング加工しハードマスク５７ａを形成する（図５（ｃ））。この加工には、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、ハードマスク用膜５７がＴＥＯＳ膜の場合例えばＯ系やＮＨ３系などのガスを含むガスを用いることができる。ハードマスク用膜５７と被加工膜５６との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。ハードマスク５７ａの形成のあとレジスト膜５８は除去される。
【００４２】
次に、図６（ａ）に示すように、ビアのパターンが形成されたレジスト膜５９を上面上に形成し、さらにこのレジスト膜５９をマスクに被加工膜５６をエッチング加工し被加工膜５６にビアパターン５６ａ（径例えば１００ｎｍ）を形成する。レジスト膜５９の上記パターン化には周知のフォトリソグラフィ技術を用いることができる。被加工膜５６のエッチングには例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。被加工膜５６にビアパターン５６ａを形成したあとレジスト膜５９は除去される。
【００４３】
次に、図６（ｂ）に示すように、被加工膜５６をマスクにその下の被加工膜５５に向けて電子線を照射する。これにより、被加工膜５５には被加工膜５６のビアパターン５６ａに応じて硬化部位５５ａが生じる。被加工膜５５の下に位置するストッパー膜５４についてはすでに説明したように所定に厚さおよび密度の設定をしておくのが好ましい。電子線照射で被加工膜５５を通してストッパー膜５４から下層配線５３に電子が突き抜けるのを防止するためである。
【００４４】
次に、被加工膜５６をマスクに被加工膜５５の硬化部位５５ａをエッチング除去しビアホール５５ｂを形成する（図６（ｃ））。このエッチングには、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。エッチングガスには、被加工膜５５がＳｉＯＣの組成を含む絶縁膜の場合例えばＣＦ系やＣＯ系などのガスを含むガスを用いることができる。被加工膜５５の硬化部位５５ａとストッパー膜５４との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。
【００４５】
次に、図７に示すように、ハードマスク５７ａをマスクに被加工膜５６をエッチング加工し上層配線用トレンチ５６ｂを形成する。このエッチングには、例えばＣＤＥ法やＩＲＥ法などの異方性エッチングを用いることができる。このとき被加工膜５６と被加工膜５５との選択比が確保できるようにエッチング時のパワー、圧力、ガス流量を調整する。この後は図示しないが、ビアホール５５ｂに露出するストッパー膜５４を取り除き、ビアホール５５ｂ内および上層配線用トレンチ５６ｂ内に例えばＣｕからなる埋め込み部位を形成する。これにより、上層配線用トレンチ５６ｂ内には下層配線５３に電気的導通する上層配線が形成できる。
【００４６】
この実施形態では、図６（ｃ）に示すエッチングにおいて、被加工膜５５に形成された硬化部位５５ａの領域がエッチングされるため、そのエッチングレートが低く抑えられ得る。すなわち、深さ方向の加工制御性が向上しておりストッパー膜５４がＬｏｗ−ｋ膜であってもこの膜に対する突き抜け部位の形成を抑制することができる。したがって、層間絶縁膜としてＬｏｗ−ｋ材料が用いられる高集積半導体デバイスの配線形成プロセスにおいて好適である。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図２】図１の続図であって、本発明の一実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図３】本発明の別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図４】図３の続図であって、本発明の別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図５】本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図６】図５の続図であって、本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【図７】図６の続図であって、本発明のさらに別の実施形態に係る半導体装置の製造方法を模式的な断面で示す工程図。
【符号の説明】
【００４８】
１０…下部構造部位、１１…ストッパー膜、１２…被加工膜、１２ａ…硬化部位、１２ｂ…エッチング除去部、１３…ハードマスク用膜、１３ａ…ハードマスク、１４…レジスト膜、１５…レジスト膜、５０…素子形成部位、５１…層間絶縁膜、５２…層間絶縁膜、５３…下層配線、５４…ストッパー膜、５５…被加工膜（層間絶縁膜）、５５ａ…硬化部位、５５ｂ…ビアホール、５６…被加工膜（層間絶縁膜）、５６ａ…ビアパターン、５６ｂ…上層配線用トレンチ、５７…ハードマスク用膜、５７ａ…ハードマスク、５８…レジスト膜、５９…レジスト膜。
【特許請求の範囲】
【請求項１】
被加工膜上にマスクパターンを形成する工程と、
前記マスクパターンをマスクに前記被加工膜に向けてエネルギー注入を行い前記被加工膜に硬化部位を形成する工程と、
前記マスクパターンをマスクに前記被加工膜の前記硬化部位をエッチングする工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記エネルギー注入が、電子線の照射によりなされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記マスクパターンの膜厚と密度とが、前記電子線の照射によって電子が突き抜けない膜厚および密度に設定されていることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記エネルギー注入が、紫外ないし可視域（波長１５０ｎｍないし５００ｎｍ）の光の照射によりなされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記被加工膜が、炭素元素を含む組成であり、
前記照射される光が、前記被加工膜の前記組成に対して炭素元素の結合を切断する作用のある波長であり、
前記マスクパターンが、前記作用のある波長が含まれる吸収帯を有する材料を含むこと
を特徴とする請求項４記載の半導体装置の製造方法。
【請求項１】
被加工膜上にマスクパターンを形成する工程と、
前記マスクパターンをマスクに前記被加工膜に向けてエネルギー注入を行い前記被加工膜に硬化部位を形成する工程と、
前記マスクパターンをマスクに前記被加工膜の前記硬化部位をエッチングする工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記エネルギー注入が、電子線の照射によりなされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記マスクパターンの膜厚と密度とが、前記電子線の照射によって電子が突き抜けない膜厚および密度に設定されていることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記エネルギー注入が、紫外ないし可視域（波長１５０ｎｍないし５００ｎｍ）の光の照射によりなされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記被加工膜が、炭素元素を含む組成であり、
前記照射される光が、前記被加工膜の前記組成に対して炭素元素の結合を切断する作用のある波長であり、
前記マスクパターンが、前記作用のある波長が含まれる吸収帯を有する材料を含むこと
を特徴とする請求項４記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−２７３８４８（Ｐ２００７−２７３８４８Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−９９２５２（Ｐ２００６−９９２５２）
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]