半導体装置及びその製造方法
【課題】 本発明は小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成することを課題とする。
【解決手段】 半導体装置50は、貫通電極56を介してAl電極パッド20と再配線パターン52とを接続し、半導体素子14の再配線パターン52と配線基板12上の配線パターン24とをはんだバンプ58を介してフリップチップで接続する構成となっている。半導体素子14の上面には、デバイス形成層18と複数のAl電極パッド20が形成されている。Al電極パッド20と再配線パターン52との間には、半導体素子14を貫通する貫通孔54がドライエッチングにより設けられ、貫通孔54の内部には、Cuめっきにより貫通電極56が形成される。デバイス形成層18は、半導体素子14の上面に配置され、受光または発光が容易に行なえる。
【解決手段】 半導体装置50は、貫通電極56を介してAl電極パッド20と再配線パターン52とを接続し、半導体素子14の再配線パターン52と配線基板12上の配線パターン24とをはんだバンプ58を介してフリップチップで接続する構成となっている。半導体素子14の上面には、デバイス形成層18と複数のAl電極パッド20が形成されている。Al電極パッド20と再配線パターン52との間には、半導体素子14を貫通する貫通孔54がドライエッチングにより設けられ、貫通孔54の内部には、Cuめっきにより貫通電極56が形成される。デバイス形成層18は、半導体素子14の上面に配置され、受光または発光が容易に行なえる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は一面側にデバイス形成層と電極パッドを有する半導体素子の電極パッドに接続される電極を形成するように構成された半導体装置及びその製造方法に関する。
【背景技術】
【0002】
例えば、受光素子または発光素子などからなる光変換素子に代表されるデバイス形成層を基板上に形成した半導体素子の電極を基板に形成した配線パターンと接続した半導体装置としては、図1に示されるような構成とされたものがある。この半導体装置10では、配線基板12上に半導体素子14を接着剤16により固着し、半導体素子14の上面にデバイス形成層18及び電極パッド20が作り込まれている。デバイス形成層18の周囲に設けられた複数のAl電極パッド20は、ワイヤボンディングにより装架されたAuワイヤ22を介して配線基板12上の配線パターン24に接続される。また、デバイス形成層18の表面(デバイス面)は、パッシベーション層(保護膜)26が積層されている。
【0003】
このように構成された半導体装置10では、半導体素子14の周囲にAuワイヤ20を引き出すためのスペースを設けることにより装置全体が大きくなり、小型化を図ることが難しい。
【0004】
また、複数のAl電極パッド20をはんだバンプを用いて配線パターン24にフリップチップ接続する方法も考えられるが、デバイス形成層18が配線基板12と対向することになり、配線基板12により光が遮断されてしまうので、デバイス形成層18が受光または発光を行なう光変換素子の場合には採用することができない。
【0005】
このような問題を解消する方法として、基板に貫通電極を設ける構成とすることにより上記のようなワイヤボンディングを無くして装置の小型化を図ることが検討されている。
【0006】
貫通電極を用いた半導体装置としては、複数の半導体素子を積み重ねるスタックド型の半導体装置において、各半導体素子間を貫通電極により接続するものがある(例えば、特許文献1、非特許文献1参照)。
【0007】
また、従来の貫通電極の製造方法としては、半導体素子の貫通孔にはんだを埋め込む方法がある(例えば、特許文献2参照)。
【特許文献1】特開昭63−156348号公報
【特許文献2】特開平2−239627号公報(特許第2569789号公報)
【非特許文献1】Process Integration of 3D Chip Stack with Vertical Interconnection;Kenji Takahashi,Yuichi Taguchi,Mnabu Tomisaka,Hitoshi Yonemura,Masatake Hoshino,Mitsuo Ueno,Yosimi Egawa,Yoshihiko Nemoto,Yasuhiro Yamaji,Hiroshi Terao,Mitsuo Umemoto,Kojiro Kameyama,Akira Suzuki,Yoshio Okayama,Toshihiro Yonezawa,Kazuo Kondo ;Association of Super-Advenced Electronic Techologies(ASET)
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、上記特許文献1及び非特許文献1に記載された方法を用いてデバイス形成層が形成を有する半導体素子をフリップチップで配線基板に接続すると、工程数が増加してしまい、実用化には適していない。また、特許文献2の製造方法では、貫通孔の直径が微小な孔径になると、貫通孔にはんだを埋め込むことが難しく、半導体装置の小型化に対応することが難しいという問題があった。
【0009】
また、アスペクト比の高い微小な貫通孔を形成することが要望されている場合には、ドライエッチングを用いる方法も考えられるが、ドライエッチングの際のプラズマ雰囲気によって半導体素子のデバイス形成層が損傷するといった問題が生じる。
【0010】
そこで、本発明は上記事情を鑑み、装置の小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明は以下のような手段を有する。
【0012】
請求項1記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、前記半導体素子の一面側に第1レジスト層を形成する第1工程と、前記第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第2工程と、前記半導体素子の前記開口と連通する位置に貫通孔を形成する第3工程と、前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第4工程と、前記第1レジスト層のうち前記電極パッドの表面を覆う部分を除去する第5工程と、前記半導体素子の他面側に給電層を形成する第6工程と、前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第7工程と、前記給電層を除去する第8工程と、を有することを特徴とする。
【0013】
請求項2記載の発明は、前記第1工程が、半導体素子の一面側及び前記電極パッドの表面に金属層を形成する工程を含み、前記第8工程は、前記金属層を除去する工程を含むことを特徴とする。
【0014】
請求項3記載の発明は、前記第5工程が、前記第1レジスト層の表面に第2レジスト層を形成し、アッシングにより前記電極パッドの表面に積層された前記第1レジスト層を除去する工程を含むことを特徴とする。
【0015】
請求項4記載の発明は、前記第5工程が、前記第1レジスト層を除去した前記電極パッドの表面に保護膜を形成する工程を含むことを特徴とする。
【0016】
請求項5記載の発明は、前記第5工程が、前記第2レジスト層をリフトオフして前記電極パッドの表面に積層された保護膜を除く部分のシード層を除去する工程を含むことを特徴とする。
【0017】
請求項6記載の発明は、前記給電層が、接着層を介して前記半導体素子の他面側に接着されたことを特徴とする。
【0018】
請求項7記載の発明は、前記貫通電極が、前記電極パッドに全周で接続される鍔状端部と、一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子の他面側に延在するように前記貫通孔内に形成された棒状接続部と有することを特徴とする。
【0019】
請求項8記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、前記電極パッドの中心に開口を設け、該開口に連通し、前記半導体素子の一面側と前記半導体素子の他面側とを貫通する貫通孔を前記半導体素子に設け、前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子板の他面側に延在するように前記貫通孔内に形成された棒状部と有することを特徴とする。
【0020】
請求項9記載の発明は、前記デバイス形成層が、光を受光または発光する光機能素子であることを特徴とする。
【発明の効果】
【0021】
本発明によれば、半導体素子の一面側に第1レジスト層を形成することで第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する際のプラズマ雰囲気からデバイス形成層を保護することができる。さらに、給電層の貫通孔に対向する部分にめっきにより導電材を析出させ、貫通孔内及び電極パッドの表面に貫通電極を形成するため、貫通孔が微小であってもボイド(空洞)のない貫通電極を形成することが可能になり、従来のようにワイヤで接続するものよりも半導体装置の小型化を図ることができる。
【0022】
さらに、半導体素子の一面側及び電極パッドの表面に金属層を形成することでデバイス形成層をプラズマ雰囲気から保護することができると共に、電極パッドの表面が酸化することも防止できる。また、第1レジスト層の表面に第2レジスト層を形成することにより、アッシングにより電極パッドの表面に積層された第1レジスト層を除去する際に第2レジスト層によってデバイス形成層を保護することができる。
【0023】
さらに、電極パッドの表面に保護膜を形成することにより、貫通電極を電解めっきする際のめっき液から電極パッドを保護することができる。また、第2レジスト層をリフトオフすることで電極パッドの表面に積層された保護膜を除く部分の保護膜を容易に除去することができる。また、給電層が接着層を介して半導体素子の他面側に接着させるため、給電層の除去が容易に行なえる。
【0024】
さらに、デバイス形成層が光機能素子からなる場合は、基板の上面側に光機能素子を配置した状態で貫通電極を形成することが可能になり、半導体素子の他面側の再配線を介したフリップチップ接続で配線基板に取り付けることが可能になり、光機能素子の受光または発光の妨げにならないように構成することが可能になる。
【0025】
また、貫通電極が、電極パッドに全周で接続される鍔状接続部と、一端が鍔状接続部と一体に結合され、他端が半導体素子の他面側に延在するように貫通孔内に形成された棒状接続部と有するため、電極パッドの表面と貫通電極との電気的な接続を確実に行なえると共に、鍔状接続部が電極パッドを覆うことで電極パッドを保護することもできる。
【発明を実施するための最良の形態】
【0026】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
【実施例1】
【0027】
図2は本発明による半導体装置の一実施例を示す縦断面図である。尚、図2において、前述した図1と同一部分には同一符号を付す。図2に示されるように、半導体装置50は、半導体素子14(光機能素子からなるデバイス形成層18、電極パッド20、パッシベーション層26、絶縁層62を含む)に電極パッド20と再配線パターン52とを導通する貫通電極56を形成した構成である。また、デバイス形成層18としては、例えば、光を受光する受光素子、あるいは光を発光する発光素子、あるいは光を検知して画像信号を出力するイメージセンサなどが挙げられる。
【0028】
デバイス形成層18の周囲には、デバイス形成層18と電気的に接続された複数のAl電極パッド20が設けられ、半導体素子14の下面には、再配線パターン52が設けられている。Al電極パッド20と再配線パターン52との間には、半導体素子14を貫通する貫通孔54がドライエッチングにより設けられ、貫通孔54の内部には、Cuめっきにより貫通電極56が形成されている。
【0029】
さらに、半導体素子14の下面に設けられた再配線パターン52は、はんだバンプ58を介して配線基板12上の配線パターン24に接続される。
【0030】
このように、半導体装置50は、貫通電極56を介してAl電極パッド20と再配線パターン52とを接続し、半導体素子14の再配線パターン52と配線基板12上の配線パターン24とをはんだバンプ58を介してフリップチップで接続する構成となっているため、従来のようにワイヤボンディング(図1を参照)を用いた構成のものよりも大幅な小型化を実現することができる。しかも、半導体装置50は、デバイス形成層18を半導体素子14の上面に配置できるので、デバイス形成層18の受光または発光を妨げないように構成されている。
【0031】
ここで、上記半導体装置50の貫通電極56の構成について説明する。図3は実施例1の貫通電極56の構成を拡大して示す縦断面図である。図3に示されるように、貫通電極56は、Al電極パッド20に全周で接続される鍔状接続部56aと、一端が鍔状接続部56aと一体に結合され、他端が半導体素子14の下面側に延在するように貫通孔54内に形成された棒状接続部56bと有する。Al電極パッド20は中央に開口60を有する環状に形成されている。そして、貫通電極56は、鍔状接続部56aが電極パッド20の上面を覆うように形成され、棒状接続部56bがAl電極パッド20の開口及び貫通孔54に挿通されるように形成されている。そして、鍔状接続部56aによりAl電極パッド20の表面と貫通電極56との電気的な接続を確実に行なえると共に、鍔状接続部56aがAl電極パッド20を保護することもできる。尚、本実施例では、鍔状接続部56aの外径が120μm、棒状接続部56bの外径が60μm以下に設定されている。また、鍔状接続部56aと棒状接続部56bとの外径比は、2:1以下の比率であるが、この外径比は任意の値に設定することができる。
【0032】
Al電極パッド20は、下面側が半導体素子14の絶縁層(SiO2)62に載置され、上面側には、電解Cuめっきを行なう際の保護を目的としたCr層とCu層からなるCr/Cu保護膜64が形成されている。従って、Al電極パッド20は、Cr/Cu保護膜64を介して鍔状接続部56aが接続される。さらに、鍔状接続部56aの表面には、Ni層とAu層からなるNi/Au電極層66が形成されている。
【0033】
また、貫通孔54の内周面及び半導体素子14の下面には、絶縁層(SiO2またはSiN)68が形成されている。そして、絶縁層68の下面及び再配線パターン52の表面は、ソルダレジスト層70が積層されている。はんだバンプ58は、ソルダレジスト層70の開口により露出された再配線パターン52にNi/Au電極層72を介して接続されている。
【0034】
半導体装置50の製造方法としては、例えば、以下のような製造方法(a)〜(c)がある。(a)第1の製造方法では、複数の半導体素子14が形成されるSiウエハ上に各半導体素子14を構成する複数のデバイス形成層18、電極パッド20、パッシベーション層26、絶縁膜60を形成した後、貫通電極56を形成し、その後再配線工程及びはんだバンプ形成工程を行ない、最後にダイシング工程により各半導体装置50を切り出す。
【0035】
(b)第2の製造方法では、複数の半導体素子14が形成されるSiウエハ上に各半導体素子14を構成する複数のデバイス形成層18、電極パッド20、パッシベーション層26、絶縁膜60を形成した後、ダイシング工程により各半導体素子14を切り出し、その後各半導体素子14毎に貫通電極56を形成し、最後に再配線工程及びはんだバンプ形成工程を行う。
【0036】
(c)第3の製造方法では、Siウエハからダイシングにより半導体素子14を構成する各Si小片を切り出し、このSi小片上にデバイス形成層18、電極パッド20、パッシベーション層26、絶縁膜60を形成して半導体素子14を得た後、各半導体素子14毎に貫通電極56を形成し、最後に再配線及びはんだバンプ形成工程を行う。
【0037】
本実施例では、上記(c)の製造方法を用いた場合を例に挙げて以下説明する。
【0038】
次に上記半導体装置50の貫通電極56の製造工程について説明する。貫通電極56の製造工程は、大きく分けて(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程からなる。
【0039】
(1)実施例1の開口形成工程
図4A〜図4Eは実施例1の半導体装置の製造方法の開口形成工程(その1〜5)を説明するための図である。図4Aに示す工程において、半導体素子14を形成するための平板状のシリコン材料(シリコン基板)を用意する。そして、例えば、シリコン基板をダイシング工程により、所定寸法の半導体素子14を切り出す。半導体素子14の絶縁層(SiO2)62の上面に、デバイス形成層18が形成し、さらにデバイス形成層18の周辺にはAl電極パッド20を蒸着などの薄膜形成方法により形成する。また、絶縁層62の表面及びAl電極パッド20の上面中央部を除く表面には、SiNやポリイミド等のパッシベーション層26を積層する。Al電極パッド20は、上面がパッシベーション層26の開口80により露出される。本実施例では、開口80の直径が120μmに設定されており、この開口80の形状によって貫通電極56の鍔状接続部56aの輪郭形状が決まる。
【0040】
図4Bに示す工程において、パッシベーション層26の表面にフォトレジストを塗布して第1レジスト層82を形成する。この第1レジスト層82は、ドライエッチングを行なう際にデバイス形成層18を保護することを目的としており、ドライエッチングを複数回行なえるように通常よりも厚く塗布されている。
【0041】
そして、第1レジスト層82に対してAl電極パッド20に対応するマスクパターンを有するマスク(図示せず)を介して露光、現像が行なわれる。フォトレジストがポジ形レジストの場合には、Al電極パッド20の上面中央部に光を照射してAl電極パッド20の上面中央部に塗布されたフォトレジストを可溶させてAl電極パッド20の上面中央部に対向する開口84を形成する。
【0042】
また、フォトレジストがネガ形レジストの場合には、Al電極パッド20の上面中央部を除く周辺部分に光を照射してAl電極パッド20の上面中央部に塗布されたフォトレジストを可溶して開口84を形成する。本実施例では、開口84の直径が60μmに設定されており、この開口84に連通する貫通孔54も同径に形成されるので、開口84によって貫通電極56の棒状接続部56bの輪郭形状が決まる。また、この工程では、半導体素子14の上面側から光を照射して第1レジスト層82に開口84を形成させるため、半導体素子14の下面(裏面)でのアライメントが不要になっている。
【0043】
図4Cに示す工程において、Al電極パッド20の中心部分にドライエッチングにより開口86を設ける。塩素系ガスを反応ガスとして用いるリアクティブイオンエッチングなどのドライエッチングでは、プラズマ中の正イオンが第1レジスト層82で覆われていないAl電極パッド20の上面中央部に突入してエッチングを行なうため、Al電極パッド20の中央部が上方から垂下方向に除去される。これにより、Al電極パッド20は、中心部に開口86を有する中空形状となる。また、開口86をドライエッチングする際、デバイス形成層18が第1レジスト層82で覆われているので、プラズマ雰囲気からデバイス形成層が保護される。
【0044】
図4Dに示す工程において、Al電極パッド20の下側に形成された絶縁層62の開口84,86に対向する部分を上方からドライエッチング法により除去する。例えば、CHF3またはCF4等の反応ガスによりプラズマを生成し、化学反応によりエッチングを行なって絶縁層62の露出部分を除去する。その際、デバイス形成層18は、第1レジスト層82によりプラズマ雰囲気から保護される。
【0045】
図4Eに示す工程において、半導体素子14に対して開口86に連通する部分を上方からドライエッチング法により除去して貫通孔54を半導体素子14の下面側まで貫通させる。これにより、上記開口84,86及び貫通孔54が一つの孔として貫通する。その際、デバイス形成層18はプラズマ雰囲気から第1レジスト層82により保護される。また、第1レジスト層82は、ドライエッチングにより薄くなるが、当初の厚さを大きくしてあるので、エッチング処理後もデバイス形成層18を保護している。
【0046】
このように、デバイス形成層18が形成された半導体素子14の上方からドライエッチングにより貫通孔54を設けることができるので、アスペクト比の高い微細な貫通孔54を形成できると共に、第1レジスト層82によりデパイス層18をプラズマ雰囲気から保護することができる。しかも、開口84、86及び貫通孔54を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
【0047】
(2)実施例1の絶縁層形成工程
図5A〜図5Eは実施例1の半導体装置の製造方法の絶縁層形成工程(その1〜5)を説明するための図である。図5Aに示す工程において、第1レジスト層82の上面に保護フィルム90を貼着する。この保護フィルム90は、デバイス形成層を保護すると共に、貫通孔54に連通された開口84,86を上面側から閉塞する。
【0048】
図5Bに示す工程において、プラズマCVD(chemical vaper deposition)などの薄膜形成方法により半導体素子14の下面側から絶縁層68を形成する。尚、この絶縁層68は、例えば、250°C以下の温度でTEOS(Tetra Ethyl OrthoSilicate:Si(OC2H3)4)とO3とから得た酸化膜を形成する方法が用いられる。また、絶縁層68は、半導体素子14の下面側及び貫通孔54の内周面及び開口84,86の内周面にも積層形成される。また、開口84の上面側は、保護フィルム90によって閉塞されているので、開口84に接する保護フィルム90の下面にも絶縁層68が形成される。
【0049】
図5Cに示す工程において、保護フィルム90を剥離させる。この保護フィルム90は、下面に開口84を閉塞する部分の絶縁層68が付着したまま剥がされることで、貫通孔54及び開口84の内周面を覆う円筒状の絶縁層68が上面側から下面側へ貫通した状態となる。前述した貫通孔54及び開口84,86をドライエッチングしてから絶縁層68を形成するまでの工程では、ドライ工程であるので、貫通孔54及び開口84,86の内周面は清浄な状態に維持されている。そのため、貫通孔54及び開口84,86の洗浄工程を省略することができる。
【0050】
図5Dに示す工程において、第1レジスト層82の表面にフォトレジストを塗布しパターニングして第2レジスト層96を形成する。そして、パターニング(露光、現像)を行なってAl電極パッド20の上方に積層された第2レジスト層96を部分的に除去して開口98を形成する。
【0051】
図5Eに示す工程において、オゾンアッシング装置またはプラズマアッシング装置を用いてAl電極パッド20の表面に積層された第1レジスト層82のうち開口98に露出する部分を除去すると共に、貫通孔54、開口84,86の内周面に形成された円筒形状の絶縁層68のうちAl電極パッド20の上方に突出する上端部分を除去する。これで、電極パッド20の表面が露出した状態になる。尚、このアッシング工程により第2レジスト層96が薄くなるが、アッシングによる減少分を考慮して第2レジスト層96を通常よりも厚く塗布してある。
【0052】
(3)実施例1の貫通電極形成工程及び電極パッドとの導通確保工程
図6A〜図6Dは実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1〜4)を説明するための図である。図6Aに示す工程において、Al電極パッド20及びAl電極パッド20の開口84及び開口98の内側にCr層とCu層からなるCr/Cu保護膜64をスパッタ法などの薄膜形成法を用いて形成する。
【0053】
電解めっき法によりCuめっきを行なって貫通電極56を形成する際にめっき液が直接Al電極パッド20に触れると、Al電極パッド20の表面が侵されてしまう。そのため、Al電極パッド20の表面をCr/Cu保護膜64で覆うことにより、Al電極パッド20を保護する。また、Cr/Cu保護膜64をAl電極パッド20の表面に形成することにより、AlとCuとの直接接続を避けることができ、拡散防止を図れると共に、Cuめっきされる貫通電極56とAl電極パッド20との電気的導通及び密着性を確保することができる。
【0054】
図6Bに示す工程において、リフトオフ法により第2レジスト層96を剥離させてCr/Cu保護膜64のうち第2レジスト層96の表面に積層されたCr/Cu保護膜64を除去する。これにより、リフトオフ法を用いることで、容易にAl電極パッド20及びAl電極パッド20の開口84の内側に形成された絶縁層68の上部内壁にのみCr/Cu保護膜64を残した状態にすることができる。尚、第2レジスト層96を除去した後は、表面に第1レジスト層82が露出した状態となる。
【0055】
図6Cに示す工程において、絶縁層68の下面に接着フィルム等による接着層100の粘着性を利用してCu給電層102を接着する。このCu給電層102は電解めっきを行なう際のめっき電極となる。さらに、接着層100のうち貫通孔54の下部を閉塞する部分を露光、現像により開口104を形成する。これにより、Cu給電層102の表面は、開口104を介して貫通孔54と連通する。
【0056】
図6Dに示す工程において、電解めっき法により貫通孔54内に連通するCu給電層102の表面にCuを析出させる。これにより、貫通孔54内は、Cu給電層102に堆積したCuにより貫通電極56が上方に向かって成長する。このように、貫通孔54内においては、Cuが下方から上方に向けて積層されることで、貫通電極56にボイド(空洞)が発生しにくくなる。
【0057】
そして、電解めっき法により堆積したCuが貫通孔64の上部に達すると、棒状接続部56bの上部がAl電極パッド20の開口86の内壁に形成されたCr/Cu保護膜64と密着し、さらにCuめっきがAl電極パッド20の表面に形成されたCr/Cu保護膜64の上面に堆積することで鍔状接続部56aが形成される。Al電極パッド20の表面は、Cr/Cu保護膜64に覆われているので、めっき液が直接触れないように保護されている。
【0058】
このように、貫通電極56は、貫通孔54内に充填された棒状接続部56bと、棒状接続部56bの上部からAl電極パッド20の表面を覆うように半径方向に拡張された鍔状接続部56aと有する形状に形成されることで、Cr/Cu保護膜64を介してAl電極パッド20との導通が確保される。尚、電解めっきを行なう際のデバイス形成層18は、第1レジスト層82により保護されている。
【0059】
(4)実施例1の再配線及びレジスト除去工程
図7A〜図7Eは実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その1〜5)を説明するための図である。図7Aに示す工程において、半導体素子14の下面(裏面)の平坦化処理を行う。この平坦化処理では、Cu給電層102を除去した後、接着層100を剥離し、その後絶縁層68の下面を研磨して平坦化する。
【0060】
図7Bに示す工程において、半導体素子14の下面側(裏面側)に銅等のスパッタ法で金属片を形成し、エッチングすることで再配線パターン52を形成する。再配線パターン52の形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順(a)〜(e)で行なわれる。(a)絶縁層68の下面にCr/Cu層をスパッタ法で形成する。(b)レジスト層のパターニングを行なって再配線パターン52の形状に応じた開口を形成してCr/Cu層を露出させる。(c)電解Cuめっき法によりCr/Cu層の表面にCu層を形成する。(d)レジスト層を剥離する。(e)余分なCr/Cu層を除去する。このように、絶縁層68の下面には、所定形状の再配線パターン52が残る。
【0061】
図7Cに示す工程において、絶縁層68の下面にソルダレジスト層70を形成する。ソルダレジスト層70のうち再配線パターン52に対向する部分を除去して再配線パターン52に連通する開口108を形成する。そして、無電解めっき法により半導体素子14の下面側(裏面側)の開口108により露出された再配線パターン52の表面、及び半導体素子14の上面側(表面側)に露出された鍔状接続部56aの表面にNi層とAu層からなるNi/Au電極層66,72を形成する。
【0062】
図7Dに示す工程において、はんだバンプ58を半導体素子14の下面側(裏面側)に形成されたNi/Au電極層72に搭載させる。
【0063】
図7Eに示す工程において、半導体素子14の上面側(表面側)に残っている第1レジスト層82を除去する。これで、図2に示す半導体装置50が完成する。このように、デバイス形成層18を保護する第1レジスト層82は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層18を保護することができる。
【実施例2】
【0064】
次に実施例2の貫通電極56の製造工程について説明する。尚、実施例2において、上記実施例1と同一部分には、同一符号を付す。
【0065】
(1)実施例2の開口形成工程
図8A〜図8Fは実施例2の半導体装置の製造方法の開口形成工程(その1〜6)を説明するための図である。図8Aに示す工程において、半導体素子14を形成するための平板状のシリコン材料(シリコン基板)を用意する。そして、例えば、シリコン基板をダイシング工程により、所定寸法の半導体素子14を切り出す。半導体素子14の絶縁層(SiO2)62の上面に、デバイス形成層18が形成し、さらにデバイス形成層18の周辺にはAl電極パッド20を蒸着などの薄膜形成方法により形成する。また、絶縁層62の表面及びAl電極パッド20の上面中央部を除く表面には、パッシベーション層26を積層する。Al電極パッド20は、上面がパッシベーション層26の開口80により露出される。本実施例では、開口80の直径が120μmに設定されており、この開口80の形状によって貫通電極56の鍔状接続部56aの輪郭形状が決まる。
【0066】
図8Bに示す工程において、Al電極パッド20の表面及びパッシベーション層26の表面にデバイス形成層18をプラズマ雰囲気から保護する金属層200をスパッタ法などの薄膜形成法により形成する。金属層200は、上面側全面に形成されるため、半導体素子14の全面が同電位となり、デバイス素子18の静電破壊を防止することができる。尚、スパッタされる金属層200としては、例えば、Ti,Cr,Cr/Cu,Ti/Cuなどの導電性を有する金属材が用いられる。また、Al電極パッド20は、腐食しやすいが、金属層200に覆われているので、耐湿性が高められており、耐食性が向上している。
【0067】
図8Cに示す工程において、フォトレジストを塗布して第1レジスト層82を形成する。この第1レジスト層82は、ドライエッチングを行なう際にデバイス形成層18及び金属層200を保護することを目的としており、ドライエッチングを複数回行なえるように通常よりも厚く塗布されている。
【0068】
そして、第1レジスト層82に対してAl電極パッド20に対応するマスクパターンを有するマスク(図示せず)を介して露光、現像が行なわれる。これにより、Al電極パッド20の上面中央部に塗布されたフォトレジストを可溶させてAl電極パッド20の上面中央部に対向する開口84を形成する。本実施例では、開口84の直径が60μmに設定されており、この開口84に連通する貫通孔54も同径に形成されるので、開口84によって貫通電極56の棒状接続部56bの輪郭形状が決まる。また、この工程では、半導体素子14の上面側から光を照射して第1レジスト層82に開口84を形成させるため、半導体素子14の下面(裏面)でのアライメントが不要になっている。
【0069】
図8Dに示す工程において、金属層200のうち開口84に対向する部分及びAl電極パッド20の中心部分にドライエッチングにより開口86を設ける。塩素系ガスを反応ガスとして用いるリアクティブイオンエッチング(RIE)などのドライエッチングでは、プラズマ中の正イオンが第1レジスト層82で覆われていない金属層200及びAl電極パッド20の上面中央部に突入してエッチングを行なうため、Al電極パッド20の中央部が上方から垂下方向に除去される。
【0070】
これにより、Al電極パッド20は、中心部に開口86を有する中空形状となる。また、開口86をドライエッチング法で除去する際、デバイス形成層18が第1レジスト層82で覆われているので、プラズマ雰囲気によりデバイス形成層18が損傷するおそれはない。尚、ウエットエッチング法により開口86を形成するようにしても良い。このウエットエッチング法を用いる場合には、デバイス形成層18は第1レジスト層82及び金属層200によってエッチング溶液に接触しないように保護される。
【0071】
図8Eに示す工程において、Al電極パッド20の下側に形成された絶縁層62の開口86内に露出する部分を上方からドライエッチング法により除去する。例えば、CHF3またはCF4等の反応ガスによりプラズマを生成し、化学反応によりエッチングを行なって絶縁層62の露出部分を除去する。その際、デバイス形成層18は第1レジスト層82及び金属層200によりプラズマ雰囲気から保護される。
【0072】
図8Fに示す工程において、半導体素子14に対して開口86に連通する部分を上方からドライエッチング法により除去して貫通孔54を半導体素子14の下面側まで貫通させる。これにより、上記開口84,86及び貫通孔54が一つの孔として貫通する。その際、デバイス形成層18はプラズマ雰囲気から第1レジスト層82により保護される。また、第1レジスト層82は、ドライエッチングにより薄くなるが、当初の厚さを厚くしてあるので、エッチング処理後もデバイス形成層18を保護している。
【0073】
このように、デバイス形成層18が形成された半導体素子14の上方からドライエッチングにより貫通孔54を設けることができるので、アスペクト比の高い微細な貫通孔54を形成できると共に、第1レジスト層82及び金属層200によりデパイス層18をプラズマ雰囲気から保護することができる。しかも、開口84、86及び貫通孔54を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
【0074】
(2)実施例2の絶縁層形成工程
図9A〜図9Fは実施例2の半導体装置の製造方法の絶縁層形成工程(その1〜6)を説明するための図である。図9Aに示す工程において、第1レジスト層82の上面に樹脂からなる保護フィルム90を貼着する。この保護フィルム90は、デバイス形成層18を保護すると共に、貫通孔54に連通された開口84,86を上面側から閉塞する。
【0075】
図9Bに示す工程において、プラズマCVD(chemical vaper deposition)などの薄膜形成方法により半導体素子14の下面側からSiO2やSiN等の絶縁層68を形成する。尚、この絶縁層68は、例えば、250°C以下の温度でTEOS(Tetra Ethyl OrthoSilicate:Si(OC2H3)4)とO3とから得た酸化膜を形成する方法が用いられる。また、絶縁層68は、半導体素子14の下面側及び貫通孔54の内周面及び開口84,86の内周面にも積層形成される。また、開口84の上面側は、保護フィルム90によって閉塞されているので、開口84に接する保護フィルム90の下面にも絶縁層68が形成される。
【0076】
図9Cに示す工程において、保護フィルム90を剥離させる。この保護フィルム90は、下面に開口84を閉塞する部分の絶縁層68が付着したまま剥がされることで、貫通孔54及び開口84の内周面を覆う円筒状の絶縁層68が上面側から下面側へ貫通した状態となる。前述した貫通孔54及び開口84,86をドライエッチングしてから絶縁層68を形成するまでの工程では、ドライ工程であるので、貫通孔54及び開口84,86の内周面は清浄な状態に維持されている。そのため、貫通孔54及び開口84,86の洗浄工程を省略することができる。
【0077】
図9Dに示す工程において、第1レジスト層82の表面にフォトレジストを塗布して第2レジスト層96を形成する。そして、パターニング(露光、現像)を行なってAl電極パッド20の上方に積層された第2レジスト層96を部分的に除去して開口98を形成する。
【0078】
図9Eに示す工程において、オゾンアッシング装置またはプラズマアッシング装置を用いてAl電極パッド20の表面に積層された第1レジスト層82のうち開口98に露出する部分を除去。これで、電極パッド20の表面に形成された金属層200が露出した状態の環状凹部202が形成される。尚、このアッシング工程により第2レジスト層96が薄くなるが、アッシングによる減少分を考慮して第2レジスト層96を通常よりも厚く塗布してある。また、Al電極パッド20は、金属層200によりアッシング工程のプラズマ雰囲気から保護される。
【0079】
図9Fに示す工程において、第2レジスト層96をウエットエッチング法により除去する。これにより、第1レジスト層82が露出した状態となる。ウエットエッチング法を用いることにより第1レジスト層82の下側に形成されたパッシベーション層26にダメージを与えないように第2レジスト層96を除去できる。
【0080】
(3)実施例2の貫通電極形成工程及び電極パッドとの導通確保工程
図10A〜図10Dは実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1〜4)を説明するための図である。図10Aに示す工程において、絶縁層68の下面に接着フィルム等による接着層100の粘着性を利用してCu給電層102を接着する。このCu給電層102は電解めっきを行なう際のめっき電極となる。
【0081】
図10Bに示す工程において、接着層100のうち貫通孔54の下部を閉塞する部分を露光、現像により開口104を形成する。これにより、Cu給電層102の表面は、開口104を介して貫通孔54と連通する。
【0082】
図10Cに示す工程において、電解めっき法により貫通孔54内に連通するCu給電層102の表面にCuを析出させる。これにより、貫通孔54内は、Cu給電層102に堆積したCuにより貫通電極56が上方に向かって成長する。このように、貫通孔54内においては、Cuが下方から上方に向けて積層されることで、貫通電極56にボイド(空洞)が発生しにくくなる。
【0083】
そして、電解めっき法により堆積したCuが貫通孔64の上部に達すると、円筒形状の絶縁層68の上端外周側を乗り越えるように絶縁層68の外周側の環状凹部202にもCuめっきが拡張される。Al電極パッド20の表面は、金属層200に覆われているので、めっき液が直接触れないように保護されている。
【0084】
図10Dに示す工程において、Cuめっきは、環状凹部202にも堆積することでAl電極パッド20の表面に形成された金属層200の上面に鍔状接続部56aが密着した状態に形成される。従って、金属層200は、Al電極パッド20を露出しないようにパッド面が腐食しないように保護すると共に、Cuめっきとの密着性により導通確保をより確実に行なう役目を有している。
【0085】
このように、貫通電極56は、貫通孔54内に充填された棒状接続部56bと、棒状接続部56bの上部から金属層200を覆うように半径方向に拡張された鍔状接続部56aと有する形状に形成されることで、金属層200を介してAl電極パッド20との導通が確保される。尚、電解めっきを行なう際のデバイス形成層18は、第1レジスト層82及び金属層200により保護されている。
【0086】
(4)再配線及びレジスト除去工程
図11A〜図11Fは実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その1〜6)を説明するための図である。図11Aに示す工程において、半導体素子14の下面(裏面)の平坦化処理を行う。この平坦化処理では、Cu給電層102を除去した後、接着層100を剥離し、その後絶縁層68の下面を研磨して平坦化する。
【0087】
図11Bに示す工程において、半導体素子14の下面側(裏面側)に再配線パターン52を形成する。再配線パターン52の形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順(a)〜(e)で行なわれる。(a)絶縁層68の下面にCr/Cu層をスパッタ法で形成する。(b)レジスト層のパターニングを行なって再配線パターン52の形状に応じた開口を形成してCr/Cu層を露出させる。(c)電解Cuめっき法によりCr/Cu層の表面にCu層を形成する。(d)レジスト層を剥離する。(e)余分なCr/Cu層を除去する。このように、絶縁層68の下面には、所定形状の再配線パターン52が残る。
【0088】
図11Cに示す工程において、絶縁層68の下面にソルダレジスト層70を形成する。ソルダレジスト層70のうち再配線パターン52に対向する部分を除去して再配線パターン52に連通する開口108を形成する。そして、無電解めっき法により半導体素子14の下面側(裏面側)の開口108により露出された再配線パターン52の表面、及び半導体素子14の上面側(表面側)に露出された鍔状接続部56aの表面にNi層とAu層からなるNi/Au電極層66,72を形成する。
【0089】
図11Dに示す工程において、はんだバンプ58を半導体素子14の下面側(裏面側)に形成されたNi/Au電極層72に搭載させる。
【0090】
図11Eに示す工程において、半導体素子14の上面側(表面側)に残っている第1レジスト層82を除去する。これにより、金属層200は、上面側で露出した状態になる。
【0091】
このように、デバイス形成層18を保護する第1レジスト層82は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層18を保護することができる。
【0092】
図11Fに示す工程において、鍔状接続部56aの表面をNi/Au電極層66でマスクした状態で金属層200をウエットエッチング法により除去する。これで、図2に示す半導体装置50が完成する。尚、ウエットエッチング法を用いることにより金属層200の下側に形成されたパッシベーション層26にダメージを与えないように金属層200を除去できる。このように、実施例2では、金属層200を製造工程の初期段階に形成し、最終段階で金属層200を除去するため、デバイス形成層18への汚染(パーティクル、不純物)や静電破壊を防止することができる。
【産業上の利用可能性】
【0093】
上記実施例では、半導体素子14に形成されるデバイス形成層18として光機能素子に限らず、他のデバイスでも良いのは勿論である。
【0094】
上記実施例では、シリコン基板にデバイス形成層18、Al電極パッド20、パッシベーション26、貫通電極56、再配線パターン52を形成する構成を一例として挙げたが、これに限らず、シリコン基板の代わりにガリ砒素等の半導体基板を用いても良いのは勿論である。
【0095】
上記実施例では、シリコン基板の下面(裏面)側に再配線パターン52を形成する場合について説明したが、これに限らず、再配線パターン52の形成を省略し、貫通電極56の下端に直接はんだバンプ58を接合する構成としても良い。
【0096】
上記実施例では、シリコン基板からダイシングにより切り出されたシリコン材料に、デバイス形成層18、電極パッド20、パッシベーション層26が形成された半導体素子14を得た後、さらに前述した各工程を行なって貫通電極56が形成された半導体装置50を製作する方法((c)第3の製造方法)について説明したが、これに限らず、前述した第1の製造方法または第2の製造方法を用いても良い。この第1、第2の製造方法では、多数の半導体素子14を有するシリコン基板に対して貫通電極56を一括して形成することができるので、量産性をより高めることができる。
【図面の簡単な説明】
【0097】
【図1】従来の半導体装置の一例を示す図である。
【図2】図2は本発明になる半導体装置の一実施例を示す縦断面図である。
【図3】実施例1の貫通電極56の構成を拡大して示す縦断面図である。
【図4A】実施例1の半導体装置の製造方法の開口形成工程(その1)を説明するための図である。
【図4B】実施例1の半導体装置の製造方法の開口形成工程(その2)を説明するための図である。
【図4C】実施例1の半導体装置の製造方法の開口形成工程(その3)を説明するための図である。
【図4D】実施例1の半導体装置の製造方法の開口形成工程(その4)を説明するための図である。
【図4E】実施例1の半導体装置の製造方法の開口形成工程(その5)を説明するための図である。
【図5A】実施例1の半導体装置の製造方法の絶縁層形成工程(その1)を説明するための図である。
【図5B】実施例1の半導体装置の製造方法の絶縁層形成工程(その2)を説明するための図である。
【図5C】実施例1の半導体装置の製造方法の絶縁層形成工程(その3)を説明するための図である。
【図5D】実施例1の半導体装置の製造方法の絶縁層形成工程(その4)を説明するための図である。
【図5E】実施例1の半導体装置の製造方法の絶縁層形成工程(その5)を説明するための図である。
【図6A】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1)を説明するための図である。
【図6B】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その2)を説明するための図である。
【図6C】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その3)を説明するための図である。
【図6D】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その4)を説明するための図である。
【図7A】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その1)を説明するための図である。
【図7B】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その2)を説明するための図である。
【図7C】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その3)を説明するための図である。
【図7D】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その4)を説明するための図である。
【図7E】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その5)を説明するための図である。
【図8A】実施例2の半導体装置の製造方法の開口形成工程(その1)を説明するための図である。
【図8B】実施例2の半導体装置の製造方法の開口形成工程(その2)を説明するための図である。
【図8C】実施例2の半導体装置の製造方法の開口形成工程(その3)を説明するための図である。
【図8D】実施例2の半導体装置の製造方法の開口形成工程(その4)を説明するための図である。
【図8E】実施例2の半導体装置の製造方法の開口形成工程(その5)を説明するための図である。
【図8F】実施例2の半導体装置の製造方法の開口形成工程(その6)を説明するための図である。
【図9A】実施例2の半導体装置の製造方法の絶縁層形成工程(その1)を説明するための図である。
【図9B】実施例2の半導体装置の製造方法の絶縁層形成工程(その2)を説明するための図である。
【図9C】実施例2の半導体装置の製造方法の絶縁層形成工程(その3)を説明するための図である。
【図9D】実施例2の半導体装置の製造方法の絶縁層形成工程(その4)を説明するための図である。
【図9E】実施例2の半導体装置の製造方法の絶縁層形成工程(その5)を説明するための図である。
【図9F】実施例2の半導体装置の製造方法の絶縁層形成工程(その6)を説明するための図である。
【図10A】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1)を説明するための図である。
【図10B】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その2)を説明するための図である。
【図10C】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その3)を説明するための図である。
【図10D】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その4)を説明するための図である。
【図11A】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その1)を説明するための図である。
【図11B】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その2)を説明するための図である。
【図11C】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その3)を説明するための図である。
【図11D】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その4)を説明するための図である。
【図11E】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その5)を説明するための図である。
【図11F】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その6)を説明するための図である。
【符号の説明】
【0098】
14 半導体素子
18 デバイス形成層
20 Al電極パッド
50 半導体装置
52 再配線パターン
54 貫通孔
56 貫通電極
58 はんだバンプ
62 絶縁層
64 Cr/Cu保護膜
66,72 Ni/Au電極層
68 絶縁層
70 ソルダレジスト層
82 第1レジスト層
84,86 開口
90 保護フィルム
96 第2レジスト層
100 接着層
102 Cu給電層
200 金属層
【技術分野】
【0001】
本発明は一面側にデバイス形成層と電極パッドを有する半導体素子の電極パッドに接続される電極を形成するように構成された半導体装置及びその製造方法に関する。
【背景技術】
【0002】
例えば、受光素子または発光素子などからなる光変換素子に代表されるデバイス形成層を基板上に形成した半導体素子の電極を基板に形成した配線パターンと接続した半導体装置としては、図1に示されるような構成とされたものがある。この半導体装置10では、配線基板12上に半導体素子14を接着剤16により固着し、半導体素子14の上面にデバイス形成層18及び電極パッド20が作り込まれている。デバイス形成層18の周囲に設けられた複数のAl電極パッド20は、ワイヤボンディングにより装架されたAuワイヤ22を介して配線基板12上の配線パターン24に接続される。また、デバイス形成層18の表面(デバイス面)は、パッシベーション層(保護膜)26が積層されている。
【0003】
このように構成された半導体装置10では、半導体素子14の周囲にAuワイヤ20を引き出すためのスペースを設けることにより装置全体が大きくなり、小型化を図ることが難しい。
【0004】
また、複数のAl電極パッド20をはんだバンプを用いて配線パターン24にフリップチップ接続する方法も考えられるが、デバイス形成層18が配線基板12と対向することになり、配線基板12により光が遮断されてしまうので、デバイス形成層18が受光または発光を行なう光変換素子の場合には採用することができない。
【0005】
このような問題を解消する方法として、基板に貫通電極を設ける構成とすることにより上記のようなワイヤボンディングを無くして装置の小型化を図ることが検討されている。
【0006】
貫通電極を用いた半導体装置としては、複数の半導体素子を積み重ねるスタックド型の半導体装置において、各半導体素子間を貫通電極により接続するものがある(例えば、特許文献1、非特許文献1参照)。
【0007】
また、従来の貫通電極の製造方法としては、半導体素子の貫通孔にはんだを埋め込む方法がある(例えば、特許文献2参照)。
【特許文献1】特開昭63−156348号公報
【特許文献2】特開平2−239627号公報(特許第2569789号公報)
【非特許文献1】Process Integration of 3D Chip Stack with Vertical Interconnection;Kenji Takahashi,Yuichi Taguchi,Mnabu Tomisaka,Hitoshi Yonemura,Masatake Hoshino,Mitsuo Ueno,Yosimi Egawa,Yoshihiko Nemoto,Yasuhiro Yamaji,Hiroshi Terao,Mitsuo Umemoto,Kojiro Kameyama,Akira Suzuki,Yoshio Okayama,Toshihiro Yonezawa,Kazuo Kondo ;Association of Super-Advenced Electronic Techologies(ASET)
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、上記特許文献1及び非特許文献1に記載された方法を用いてデバイス形成層が形成を有する半導体素子をフリップチップで配線基板に接続すると、工程数が増加してしまい、実用化には適していない。また、特許文献2の製造方法では、貫通孔の直径が微小な孔径になると、貫通孔にはんだを埋め込むことが難しく、半導体装置の小型化に対応することが難しいという問題があった。
【0009】
また、アスペクト比の高い微小な貫通孔を形成することが要望されている場合には、ドライエッチングを用いる方法も考えられるが、ドライエッチングの際のプラズマ雰囲気によって半導体素子のデバイス形成層が損傷するといった問題が生じる。
【0010】
そこで、本発明は上記事情を鑑み、装置の小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明は以下のような手段を有する。
【0012】
請求項1記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、前記半導体素子の一面側に第1レジスト層を形成する第1工程と、前記第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第2工程と、前記半導体素子の前記開口と連通する位置に貫通孔を形成する第3工程と、前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第4工程と、前記第1レジスト層のうち前記電極パッドの表面を覆う部分を除去する第5工程と、前記半導体素子の他面側に給電層を形成する第6工程と、前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第7工程と、前記給電層を除去する第8工程と、を有することを特徴とする。
【0013】
請求項2記載の発明は、前記第1工程が、半導体素子の一面側及び前記電極パッドの表面に金属層を形成する工程を含み、前記第8工程は、前記金属層を除去する工程を含むことを特徴とする。
【0014】
請求項3記載の発明は、前記第5工程が、前記第1レジスト層の表面に第2レジスト層を形成し、アッシングにより前記電極パッドの表面に積層された前記第1レジスト層を除去する工程を含むことを特徴とする。
【0015】
請求項4記載の発明は、前記第5工程が、前記第1レジスト層を除去した前記電極パッドの表面に保護膜を形成する工程を含むことを特徴とする。
【0016】
請求項5記載の発明は、前記第5工程が、前記第2レジスト層をリフトオフして前記電極パッドの表面に積層された保護膜を除く部分のシード層を除去する工程を含むことを特徴とする。
【0017】
請求項6記載の発明は、前記給電層が、接着層を介して前記半導体素子の他面側に接着されたことを特徴とする。
【0018】
請求項7記載の発明は、前記貫通電極が、前記電極パッドに全周で接続される鍔状端部と、一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子の他面側に延在するように前記貫通孔内に形成された棒状接続部と有することを特徴とする。
【0019】
請求項8記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、前記電極パッドの中心に開口を設け、該開口に連通し、前記半導体素子の一面側と前記半導体素子の他面側とを貫通する貫通孔を前記半導体素子に設け、前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子板の他面側に延在するように前記貫通孔内に形成された棒状部と有することを特徴とする。
【0020】
請求項9記載の発明は、前記デバイス形成層が、光を受光または発光する光機能素子であることを特徴とする。
【発明の効果】
【0021】
本発明によれば、半導体素子の一面側に第1レジスト層を形成することで第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する際のプラズマ雰囲気からデバイス形成層を保護することができる。さらに、給電層の貫通孔に対向する部分にめっきにより導電材を析出させ、貫通孔内及び電極パッドの表面に貫通電極を形成するため、貫通孔が微小であってもボイド(空洞)のない貫通電極を形成することが可能になり、従来のようにワイヤで接続するものよりも半導体装置の小型化を図ることができる。
【0022】
さらに、半導体素子の一面側及び電極パッドの表面に金属層を形成することでデバイス形成層をプラズマ雰囲気から保護することができると共に、電極パッドの表面が酸化することも防止できる。また、第1レジスト層の表面に第2レジスト層を形成することにより、アッシングにより電極パッドの表面に積層された第1レジスト層を除去する際に第2レジスト層によってデバイス形成層を保護することができる。
【0023】
さらに、電極パッドの表面に保護膜を形成することにより、貫通電極を電解めっきする際のめっき液から電極パッドを保護することができる。また、第2レジスト層をリフトオフすることで電極パッドの表面に積層された保護膜を除く部分の保護膜を容易に除去することができる。また、給電層が接着層を介して半導体素子の他面側に接着させるため、給電層の除去が容易に行なえる。
【0024】
さらに、デバイス形成層が光機能素子からなる場合は、基板の上面側に光機能素子を配置した状態で貫通電極を形成することが可能になり、半導体素子の他面側の再配線を介したフリップチップ接続で配線基板に取り付けることが可能になり、光機能素子の受光または発光の妨げにならないように構成することが可能になる。
【0025】
また、貫通電極が、電極パッドに全周で接続される鍔状接続部と、一端が鍔状接続部と一体に結合され、他端が半導体素子の他面側に延在するように貫通孔内に形成された棒状接続部と有するため、電極パッドの表面と貫通電極との電気的な接続を確実に行なえると共に、鍔状接続部が電極パッドを覆うことで電極パッドを保護することもできる。
【発明を実施するための最良の形態】
【0026】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
【実施例1】
【0027】
図2は本発明による半導体装置の一実施例を示す縦断面図である。尚、図2において、前述した図1と同一部分には同一符号を付す。図2に示されるように、半導体装置50は、半導体素子14(光機能素子からなるデバイス形成層18、電極パッド20、パッシベーション層26、絶縁層62を含む)に電極パッド20と再配線パターン52とを導通する貫通電極56を形成した構成である。また、デバイス形成層18としては、例えば、光を受光する受光素子、あるいは光を発光する発光素子、あるいは光を検知して画像信号を出力するイメージセンサなどが挙げられる。
【0028】
デバイス形成層18の周囲には、デバイス形成層18と電気的に接続された複数のAl電極パッド20が設けられ、半導体素子14の下面には、再配線パターン52が設けられている。Al電極パッド20と再配線パターン52との間には、半導体素子14を貫通する貫通孔54がドライエッチングにより設けられ、貫通孔54の内部には、Cuめっきにより貫通電極56が形成されている。
【0029】
さらに、半導体素子14の下面に設けられた再配線パターン52は、はんだバンプ58を介して配線基板12上の配線パターン24に接続される。
【0030】
このように、半導体装置50は、貫通電極56を介してAl電極パッド20と再配線パターン52とを接続し、半導体素子14の再配線パターン52と配線基板12上の配線パターン24とをはんだバンプ58を介してフリップチップで接続する構成となっているため、従来のようにワイヤボンディング(図1を参照)を用いた構成のものよりも大幅な小型化を実現することができる。しかも、半導体装置50は、デバイス形成層18を半導体素子14の上面に配置できるので、デバイス形成層18の受光または発光を妨げないように構成されている。
【0031】
ここで、上記半導体装置50の貫通電極56の構成について説明する。図3は実施例1の貫通電極56の構成を拡大して示す縦断面図である。図3に示されるように、貫通電極56は、Al電極パッド20に全周で接続される鍔状接続部56aと、一端が鍔状接続部56aと一体に結合され、他端が半導体素子14の下面側に延在するように貫通孔54内に形成された棒状接続部56bと有する。Al電極パッド20は中央に開口60を有する環状に形成されている。そして、貫通電極56は、鍔状接続部56aが電極パッド20の上面を覆うように形成され、棒状接続部56bがAl電極パッド20の開口及び貫通孔54に挿通されるように形成されている。そして、鍔状接続部56aによりAl電極パッド20の表面と貫通電極56との電気的な接続を確実に行なえると共に、鍔状接続部56aがAl電極パッド20を保護することもできる。尚、本実施例では、鍔状接続部56aの外径が120μm、棒状接続部56bの外径が60μm以下に設定されている。また、鍔状接続部56aと棒状接続部56bとの外径比は、2:1以下の比率であるが、この外径比は任意の値に設定することができる。
【0032】
Al電極パッド20は、下面側が半導体素子14の絶縁層(SiO2)62に載置され、上面側には、電解Cuめっきを行なう際の保護を目的としたCr層とCu層からなるCr/Cu保護膜64が形成されている。従って、Al電極パッド20は、Cr/Cu保護膜64を介して鍔状接続部56aが接続される。さらに、鍔状接続部56aの表面には、Ni層とAu層からなるNi/Au電極層66が形成されている。
【0033】
また、貫通孔54の内周面及び半導体素子14の下面には、絶縁層(SiO2またはSiN)68が形成されている。そして、絶縁層68の下面及び再配線パターン52の表面は、ソルダレジスト層70が積層されている。はんだバンプ58は、ソルダレジスト層70の開口により露出された再配線パターン52にNi/Au電極層72を介して接続されている。
【0034】
半導体装置50の製造方法としては、例えば、以下のような製造方法(a)〜(c)がある。(a)第1の製造方法では、複数の半導体素子14が形成されるSiウエハ上に各半導体素子14を構成する複数のデバイス形成層18、電極パッド20、パッシベーション層26、絶縁膜60を形成した後、貫通電極56を形成し、その後再配線工程及びはんだバンプ形成工程を行ない、最後にダイシング工程により各半導体装置50を切り出す。
【0035】
(b)第2の製造方法では、複数の半導体素子14が形成されるSiウエハ上に各半導体素子14を構成する複数のデバイス形成層18、電極パッド20、パッシベーション層26、絶縁膜60を形成した後、ダイシング工程により各半導体素子14を切り出し、その後各半導体素子14毎に貫通電極56を形成し、最後に再配線工程及びはんだバンプ形成工程を行う。
【0036】
(c)第3の製造方法では、Siウエハからダイシングにより半導体素子14を構成する各Si小片を切り出し、このSi小片上にデバイス形成層18、電極パッド20、パッシベーション層26、絶縁膜60を形成して半導体素子14を得た後、各半導体素子14毎に貫通電極56を形成し、最後に再配線及びはんだバンプ形成工程を行う。
【0037】
本実施例では、上記(c)の製造方法を用いた場合を例に挙げて以下説明する。
【0038】
次に上記半導体装置50の貫通電極56の製造工程について説明する。貫通電極56の製造工程は、大きく分けて(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程からなる。
【0039】
(1)実施例1の開口形成工程
図4A〜図4Eは実施例1の半導体装置の製造方法の開口形成工程(その1〜5)を説明するための図である。図4Aに示す工程において、半導体素子14を形成するための平板状のシリコン材料(シリコン基板)を用意する。そして、例えば、シリコン基板をダイシング工程により、所定寸法の半導体素子14を切り出す。半導体素子14の絶縁層(SiO2)62の上面に、デバイス形成層18が形成し、さらにデバイス形成層18の周辺にはAl電極パッド20を蒸着などの薄膜形成方法により形成する。また、絶縁層62の表面及びAl電極パッド20の上面中央部を除く表面には、SiNやポリイミド等のパッシベーション層26を積層する。Al電極パッド20は、上面がパッシベーション層26の開口80により露出される。本実施例では、開口80の直径が120μmに設定されており、この開口80の形状によって貫通電極56の鍔状接続部56aの輪郭形状が決まる。
【0040】
図4Bに示す工程において、パッシベーション層26の表面にフォトレジストを塗布して第1レジスト層82を形成する。この第1レジスト層82は、ドライエッチングを行なう際にデバイス形成層18を保護することを目的としており、ドライエッチングを複数回行なえるように通常よりも厚く塗布されている。
【0041】
そして、第1レジスト層82に対してAl電極パッド20に対応するマスクパターンを有するマスク(図示せず)を介して露光、現像が行なわれる。フォトレジストがポジ形レジストの場合には、Al電極パッド20の上面中央部に光を照射してAl電極パッド20の上面中央部に塗布されたフォトレジストを可溶させてAl電極パッド20の上面中央部に対向する開口84を形成する。
【0042】
また、フォトレジストがネガ形レジストの場合には、Al電極パッド20の上面中央部を除く周辺部分に光を照射してAl電極パッド20の上面中央部に塗布されたフォトレジストを可溶して開口84を形成する。本実施例では、開口84の直径が60μmに設定されており、この開口84に連通する貫通孔54も同径に形成されるので、開口84によって貫通電極56の棒状接続部56bの輪郭形状が決まる。また、この工程では、半導体素子14の上面側から光を照射して第1レジスト層82に開口84を形成させるため、半導体素子14の下面(裏面)でのアライメントが不要になっている。
【0043】
図4Cに示す工程において、Al電極パッド20の中心部分にドライエッチングにより開口86を設ける。塩素系ガスを反応ガスとして用いるリアクティブイオンエッチングなどのドライエッチングでは、プラズマ中の正イオンが第1レジスト層82で覆われていないAl電極パッド20の上面中央部に突入してエッチングを行なうため、Al電極パッド20の中央部が上方から垂下方向に除去される。これにより、Al電極パッド20は、中心部に開口86を有する中空形状となる。また、開口86をドライエッチングする際、デバイス形成層18が第1レジスト層82で覆われているので、プラズマ雰囲気からデバイス形成層が保護される。
【0044】
図4Dに示す工程において、Al電極パッド20の下側に形成された絶縁層62の開口84,86に対向する部分を上方からドライエッチング法により除去する。例えば、CHF3またはCF4等の反応ガスによりプラズマを生成し、化学反応によりエッチングを行なって絶縁層62の露出部分を除去する。その際、デバイス形成層18は、第1レジスト層82によりプラズマ雰囲気から保護される。
【0045】
図4Eに示す工程において、半導体素子14に対して開口86に連通する部分を上方からドライエッチング法により除去して貫通孔54を半導体素子14の下面側まで貫通させる。これにより、上記開口84,86及び貫通孔54が一つの孔として貫通する。その際、デバイス形成層18はプラズマ雰囲気から第1レジスト層82により保護される。また、第1レジスト層82は、ドライエッチングにより薄くなるが、当初の厚さを大きくしてあるので、エッチング処理後もデバイス形成層18を保護している。
【0046】
このように、デバイス形成層18が形成された半導体素子14の上方からドライエッチングにより貫通孔54を設けることができるので、アスペクト比の高い微細な貫通孔54を形成できると共に、第1レジスト層82によりデパイス層18をプラズマ雰囲気から保護することができる。しかも、開口84、86及び貫通孔54を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
【0047】
(2)実施例1の絶縁層形成工程
図5A〜図5Eは実施例1の半導体装置の製造方法の絶縁層形成工程(その1〜5)を説明するための図である。図5Aに示す工程において、第1レジスト層82の上面に保護フィルム90を貼着する。この保護フィルム90は、デバイス形成層を保護すると共に、貫通孔54に連通された開口84,86を上面側から閉塞する。
【0048】
図5Bに示す工程において、プラズマCVD(chemical vaper deposition)などの薄膜形成方法により半導体素子14の下面側から絶縁層68を形成する。尚、この絶縁層68は、例えば、250°C以下の温度でTEOS(Tetra Ethyl OrthoSilicate:Si(OC2H3)4)とO3とから得た酸化膜を形成する方法が用いられる。また、絶縁層68は、半導体素子14の下面側及び貫通孔54の内周面及び開口84,86の内周面にも積層形成される。また、開口84の上面側は、保護フィルム90によって閉塞されているので、開口84に接する保護フィルム90の下面にも絶縁層68が形成される。
【0049】
図5Cに示す工程において、保護フィルム90を剥離させる。この保護フィルム90は、下面に開口84を閉塞する部分の絶縁層68が付着したまま剥がされることで、貫通孔54及び開口84の内周面を覆う円筒状の絶縁層68が上面側から下面側へ貫通した状態となる。前述した貫通孔54及び開口84,86をドライエッチングしてから絶縁層68を形成するまでの工程では、ドライ工程であるので、貫通孔54及び開口84,86の内周面は清浄な状態に維持されている。そのため、貫通孔54及び開口84,86の洗浄工程を省略することができる。
【0050】
図5Dに示す工程において、第1レジスト層82の表面にフォトレジストを塗布しパターニングして第2レジスト層96を形成する。そして、パターニング(露光、現像)を行なってAl電極パッド20の上方に積層された第2レジスト層96を部分的に除去して開口98を形成する。
【0051】
図5Eに示す工程において、オゾンアッシング装置またはプラズマアッシング装置を用いてAl電極パッド20の表面に積層された第1レジスト層82のうち開口98に露出する部分を除去すると共に、貫通孔54、開口84,86の内周面に形成された円筒形状の絶縁層68のうちAl電極パッド20の上方に突出する上端部分を除去する。これで、電極パッド20の表面が露出した状態になる。尚、このアッシング工程により第2レジスト層96が薄くなるが、アッシングによる減少分を考慮して第2レジスト層96を通常よりも厚く塗布してある。
【0052】
(3)実施例1の貫通電極形成工程及び電極パッドとの導通確保工程
図6A〜図6Dは実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1〜4)を説明するための図である。図6Aに示す工程において、Al電極パッド20及びAl電極パッド20の開口84及び開口98の内側にCr層とCu層からなるCr/Cu保護膜64をスパッタ法などの薄膜形成法を用いて形成する。
【0053】
電解めっき法によりCuめっきを行なって貫通電極56を形成する際にめっき液が直接Al電極パッド20に触れると、Al電極パッド20の表面が侵されてしまう。そのため、Al電極パッド20の表面をCr/Cu保護膜64で覆うことにより、Al電極パッド20を保護する。また、Cr/Cu保護膜64をAl電極パッド20の表面に形成することにより、AlとCuとの直接接続を避けることができ、拡散防止を図れると共に、Cuめっきされる貫通電極56とAl電極パッド20との電気的導通及び密着性を確保することができる。
【0054】
図6Bに示す工程において、リフトオフ法により第2レジスト層96を剥離させてCr/Cu保護膜64のうち第2レジスト層96の表面に積層されたCr/Cu保護膜64を除去する。これにより、リフトオフ法を用いることで、容易にAl電極パッド20及びAl電極パッド20の開口84の内側に形成された絶縁層68の上部内壁にのみCr/Cu保護膜64を残した状態にすることができる。尚、第2レジスト層96を除去した後は、表面に第1レジスト層82が露出した状態となる。
【0055】
図6Cに示す工程において、絶縁層68の下面に接着フィルム等による接着層100の粘着性を利用してCu給電層102を接着する。このCu給電層102は電解めっきを行なう際のめっき電極となる。さらに、接着層100のうち貫通孔54の下部を閉塞する部分を露光、現像により開口104を形成する。これにより、Cu給電層102の表面は、開口104を介して貫通孔54と連通する。
【0056】
図6Dに示す工程において、電解めっき法により貫通孔54内に連通するCu給電層102の表面にCuを析出させる。これにより、貫通孔54内は、Cu給電層102に堆積したCuにより貫通電極56が上方に向かって成長する。このように、貫通孔54内においては、Cuが下方から上方に向けて積層されることで、貫通電極56にボイド(空洞)が発生しにくくなる。
【0057】
そして、電解めっき法により堆積したCuが貫通孔64の上部に達すると、棒状接続部56bの上部がAl電極パッド20の開口86の内壁に形成されたCr/Cu保護膜64と密着し、さらにCuめっきがAl電極パッド20の表面に形成されたCr/Cu保護膜64の上面に堆積することで鍔状接続部56aが形成される。Al電極パッド20の表面は、Cr/Cu保護膜64に覆われているので、めっき液が直接触れないように保護されている。
【0058】
このように、貫通電極56は、貫通孔54内に充填された棒状接続部56bと、棒状接続部56bの上部からAl電極パッド20の表面を覆うように半径方向に拡張された鍔状接続部56aと有する形状に形成されることで、Cr/Cu保護膜64を介してAl電極パッド20との導通が確保される。尚、電解めっきを行なう際のデバイス形成層18は、第1レジスト層82により保護されている。
【0059】
(4)実施例1の再配線及びレジスト除去工程
図7A〜図7Eは実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その1〜5)を説明するための図である。図7Aに示す工程において、半導体素子14の下面(裏面)の平坦化処理を行う。この平坦化処理では、Cu給電層102を除去した後、接着層100を剥離し、その後絶縁層68の下面を研磨して平坦化する。
【0060】
図7Bに示す工程において、半導体素子14の下面側(裏面側)に銅等のスパッタ法で金属片を形成し、エッチングすることで再配線パターン52を形成する。再配線パターン52の形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順(a)〜(e)で行なわれる。(a)絶縁層68の下面にCr/Cu層をスパッタ法で形成する。(b)レジスト層のパターニングを行なって再配線パターン52の形状に応じた開口を形成してCr/Cu層を露出させる。(c)電解Cuめっき法によりCr/Cu層の表面にCu層を形成する。(d)レジスト層を剥離する。(e)余分なCr/Cu層を除去する。このように、絶縁層68の下面には、所定形状の再配線パターン52が残る。
【0061】
図7Cに示す工程において、絶縁層68の下面にソルダレジスト層70を形成する。ソルダレジスト層70のうち再配線パターン52に対向する部分を除去して再配線パターン52に連通する開口108を形成する。そして、無電解めっき法により半導体素子14の下面側(裏面側)の開口108により露出された再配線パターン52の表面、及び半導体素子14の上面側(表面側)に露出された鍔状接続部56aの表面にNi層とAu層からなるNi/Au電極層66,72を形成する。
【0062】
図7Dに示す工程において、はんだバンプ58を半導体素子14の下面側(裏面側)に形成されたNi/Au電極層72に搭載させる。
【0063】
図7Eに示す工程において、半導体素子14の上面側(表面側)に残っている第1レジスト層82を除去する。これで、図2に示す半導体装置50が完成する。このように、デバイス形成層18を保護する第1レジスト層82は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層18を保護することができる。
【実施例2】
【0064】
次に実施例2の貫通電極56の製造工程について説明する。尚、実施例2において、上記実施例1と同一部分には、同一符号を付す。
【0065】
(1)実施例2の開口形成工程
図8A〜図8Fは実施例2の半導体装置の製造方法の開口形成工程(その1〜6)を説明するための図である。図8Aに示す工程において、半導体素子14を形成するための平板状のシリコン材料(シリコン基板)を用意する。そして、例えば、シリコン基板をダイシング工程により、所定寸法の半導体素子14を切り出す。半導体素子14の絶縁層(SiO2)62の上面に、デバイス形成層18が形成し、さらにデバイス形成層18の周辺にはAl電極パッド20を蒸着などの薄膜形成方法により形成する。また、絶縁層62の表面及びAl電極パッド20の上面中央部を除く表面には、パッシベーション層26を積層する。Al電極パッド20は、上面がパッシベーション層26の開口80により露出される。本実施例では、開口80の直径が120μmに設定されており、この開口80の形状によって貫通電極56の鍔状接続部56aの輪郭形状が決まる。
【0066】
図8Bに示す工程において、Al電極パッド20の表面及びパッシベーション層26の表面にデバイス形成層18をプラズマ雰囲気から保護する金属層200をスパッタ法などの薄膜形成法により形成する。金属層200は、上面側全面に形成されるため、半導体素子14の全面が同電位となり、デバイス素子18の静電破壊を防止することができる。尚、スパッタされる金属層200としては、例えば、Ti,Cr,Cr/Cu,Ti/Cuなどの導電性を有する金属材が用いられる。また、Al電極パッド20は、腐食しやすいが、金属層200に覆われているので、耐湿性が高められており、耐食性が向上している。
【0067】
図8Cに示す工程において、フォトレジストを塗布して第1レジスト層82を形成する。この第1レジスト層82は、ドライエッチングを行なう際にデバイス形成層18及び金属層200を保護することを目的としており、ドライエッチングを複数回行なえるように通常よりも厚く塗布されている。
【0068】
そして、第1レジスト層82に対してAl電極パッド20に対応するマスクパターンを有するマスク(図示せず)を介して露光、現像が行なわれる。これにより、Al電極パッド20の上面中央部に塗布されたフォトレジストを可溶させてAl電極パッド20の上面中央部に対向する開口84を形成する。本実施例では、開口84の直径が60μmに設定されており、この開口84に連通する貫通孔54も同径に形成されるので、開口84によって貫通電極56の棒状接続部56bの輪郭形状が決まる。また、この工程では、半導体素子14の上面側から光を照射して第1レジスト層82に開口84を形成させるため、半導体素子14の下面(裏面)でのアライメントが不要になっている。
【0069】
図8Dに示す工程において、金属層200のうち開口84に対向する部分及びAl電極パッド20の中心部分にドライエッチングにより開口86を設ける。塩素系ガスを反応ガスとして用いるリアクティブイオンエッチング(RIE)などのドライエッチングでは、プラズマ中の正イオンが第1レジスト層82で覆われていない金属層200及びAl電極パッド20の上面中央部に突入してエッチングを行なうため、Al電極パッド20の中央部が上方から垂下方向に除去される。
【0070】
これにより、Al電極パッド20は、中心部に開口86を有する中空形状となる。また、開口86をドライエッチング法で除去する際、デバイス形成層18が第1レジスト層82で覆われているので、プラズマ雰囲気によりデバイス形成層18が損傷するおそれはない。尚、ウエットエッチング法により開口86を形成するようにしても良い。このウエットエッチング法を用いる場合には、デバイス形成層18は第1レジスト層82及び金属層200によってエッチング溶液に接触しないように保護される。
【0071】
図8Eに示す工程において、Al電極パッド20の下側に形成された絶縁層62の開口86内に露出する部分を上方からドライエッチング法により除去する。例えば、CHF3またはCF4等の反応ガスによりプラズマを生成し、化学反応によりエッチングを行なって絶縁層62の露出部分を除去する。その際、デバイス形成層18は第1レジスト層82及び金属層200によりプラズマ雰囲気から保護される。
【0072】
図8Fに示す工程において、半導体素子14に対して開口86に連通する部分を上方からドライエッチング法により除去して貫通孔54を半導体素子14の下面側まで貫通させる。これにより、上記開口84,86及び貫通孔54が一つの孔として貫通する。その際、デバイス形成層18はプラズマ雰囲気から第1レジスト層82により保護される。また、第1レジスト層82は、ドライエッチングにより薄くなるが、当初の厚さを厚くしてあるので、エッチング処理後もデバイス形成層18を保護している。
【0073】
このように、デバイス形成層18が形成された半導体素子14の上方からドライエッチングにより貫通孔54を設けることができるので、アスペクト比の高い微細な貫通孔54を形成できると共に、第1レジスト層82及び金属層200によりデパイス層18をプラズマ雰囲気から保護することができる。しかも、開口84、86及び貫通孔54を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
【0074】
(2)実施例2の絶縁層形成工程
図9A〜図9Fは実施例2の半導体装置の製造方法の絶縁層形成工程(その1〜6)を説明するための図である。図9Aに示す工程において、第1レジスト層82の上面に樹脂からなる保護フィルム90を貼着する。この保護フィルム90は、デバイス形成層18を保護すると共に、貫通孔54に連通された開口84,86を上面側から閉塞する。
【0075】
図9Bに示す工程において、プラズマCVD(chemical vaper deposition)などの薄膜形成方法により半導体素子14の下面側からSiO2やSiN等の絶縁層68を形成する。尚、この絶縁層68は、例えば、250°C以下の温度でTEOS(Tetra Ethyl OrthoSilicate:Si(OC2H3)4)とO3とから得た酸化膜を形成する方法が用いられる。また、絶縁層68は、半導体素子14の下面側及び貫通孔54の内周面及び開口84,86の内周面にも積層形成される。また、開口84の上面側は、保護フィルム90によって閉塞されているので、開口84に接する保護フィルム90の下面にも絶縁層68が形成される。
【0076】
図9Cに示す工程において、保護フィルム90を剥離させる。この保護フィルム90は、下面に開口84を閉塞する部分の絶縁層68が付着したまま剥がされることで、貫通孔54及び開口84の内周面を覆う円筒状の絶縁層68が上面側から下面側へ貫通した状態となる。前述した貫通孔54及び開口84,86をドライエッチングしてから絶縁層68を形成するまでの工程では、ドライ工程であるので、貫通孔54及び開口84,86の内周面は清浄な状態に維持されている。そのため、貫通孔54及び開口84,86の洗浄工程を省略することができる。
【0077】
図9Dに示す工程において、第1レジスト層82の表面にフォトレジストを塗布して第2レジスト層96を形成する。そして、パターニング(露光、現像)を行なってAl電極パッド20の上方に積層された第2レジスト層96を部分的に除去して開口98を形成する。
【0078】
図9Eに示す工程において、オゾンアッシング装置またはプラズマアッシング装置を用いてAl電極パッド20の表面に積層された第1レジスト層82のうち開口98に露出する部分を除去。これで、電極パッド20の表面に形成された金属層200が露出した状態の環状凹部202が形成される。尚、このアッシング工程により第2レジスト層96が薄くなるが、アッシングによる減少分を考慮して第2レジスト層96を通常よりも厚く塗布してある。また、Al電極パッド20は、金属層200によりアッシング工程のプラズマ雰囲気から保護される。
【0079】
図9Fに示す工程において、第2レジスト層96をウエットエッチング法により除去する。これにより、第1レジスト層82が露出した状態となる。ウエットエッチング法を用いることにより第1レジスト層82の下側に形成されたパッシベーション層26にダメージを与えないように第2レジスト層96を除去できる。
【0080】
(3)実施例2の貫通電極形成工程及び電極パッドとの導通確保工程
図10A〜図10Dは実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1〜4)を説明するための図である。図10Aに示す工程において、絶縁層68の下面に接着フィルム等による接着層100の粘着性を利用してCu給電層102を接着する。このCu給電層102は電解めっきを行なう際のめっき電極となる。
【0081】
図10Bに示す工程において、接着層100のうち貫通孔54の下部を閉塞する部分を露光、現像により開口104を形成する。これにより、Cu給電層102の表面は、開口104を介して貫通孔54と連通する。
【0082】
図10Cに示す工程において、電解めっき法により貫通孔54内に連通するCu給電層102の表面にCuを析出させる。これにより、貫通孔54内は、Cu給電層102に堆積したCuにより貫通電極56が上方に向かって成長する。このように、貫通孔54内においては、Cuが下方から上方に向けて積層されることで、貫通電極56にボイド(空洞)が発生しにくくなる。
【0083】
そして、電解めっき法により堆積したCuが貫通孔64の上部に達すると、円筒形状の絶縁層68の上端外周側を乗り越えるように絶縁層68の外周側の環状凹部202にもCuめっきが拡張される。Al電極パッド20の表面は、金属層200に覆われているので、めっき液が直接触れないように保護されている。
【0084】
図10Dに示す工程において、Cuめっきは、環状凹部202にも堆積することでAl電極パッド20の表面に形成された金属層200の上面に鍔状接続部56aが密着した状態に形成される。従って、金属層200は、Al電極パッド20を露出しないようにパッド面が腐食しないように保護すると共に、Cuめっきとの密着性により導通確保をより確実に行なう役目を有している。
【0085】
このように、貫通電極56は、貫通孔54内に充填された棒状接続部56bと、棒状接続部56bの上部から金属層200を覆うように半径方向に拡張された鍔状接続部56aと有する形状に形成されることで、金属層200を介してAl電極パッド20との導通が確保される。尚、電解めっきを行なう際のデバイス形成層18は、第1レジスト層82及び金属層200により保護されている。
【0086】
(4)再配線及びレジスト除去工程
図11A〜図11Fは実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その1〜6)を説明するための図である。図11Aに示す工程において、半導体素子14の下面(裏面)の平坦化処理を行う。この平坦化処理では、Cu給電層102を除去した後、接着層100を剥離し、その後絶縁層68の下面を研磨して平坦化する。
【0087】
図11Bに示す工程において、半導体素子14の下面側(裏面側)に再配線パターン52を形成する。再配線パターン52の形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順(a)〜(e)で行なわれる。(a)絶縁層68の下面にCr/Cu層をスパッタ法で形成する。(b)レジスト層のパターニングを行なって再配線パターン52の形状に応じた開口を形成してCr/Cu層を露出させる。(c)電解Cuめっき法によりCr/Cu層の表面にCu層を形成する。(d)レジスト層を剥離する。(e)余分なCr/Cu層を除去する。このように、絶縁層68の下面には、所定形状の再配線パターン52が残る。
【0088】
図11Cに示す工程において、絶縁層68の下面にソルダレジスト層70を形成する。ソルダレジスト層70のうち再配線パターン52に対向する部分を除去して再配線パターン52に連通する開口108を形成する。そして、無電解めっき法により半導体素子14の下面側(裏面側)の開口108により露出された再配線パターン52の表面、及び半導体素子14の上面側(表面側)に露出された鍔状接続部56aの表面にNi層とAu層からなるNi/Au電極層66,72を形成する。
【0089】
図11Dに示す工程において、はんだバンプ58を半導体素子14の下面側(裏面側)に形成されたNi/Au電極層72に搭載させる。
【0090】
図11Eに示す工程において、半導体素子14の上面側(表面側)に残っている第1レジスト層82を除去する。これにより、金属層200は、上面側で露出した状態になる。
【0091】
このように、デバイス形成層18を保護する第1レジスト層82は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層18を保護することができる。
【0092】
図11Fに示す工程において、鍔状接続部56aの表面をNi/Au電極層66でマスクした状態で金属層200をウエットエッチング法により除去する。これで、図2に示す半導体装置50が完成する。尚、ウエットエッチング法を用いることにより金属層200の下側に形成されたパッシベーション層26にダメージを与えないように金属層200を除去できる。このように、実施例2では、金属層200を製造工程の初期段階に形成し、最終段階で金属層200を除去するため、デバイス形成層18への汚染(パーティクル、不純物)や静電破壊を防止することができる。
【産業上の利用可能性】
【0093】
上記実施例では、半導体素子14に形成されるデバイス形成層18として光機能素子に限らず、他のデバイスでも良いのは勿論である。
【0094】
上記実施例では、シリコン基板にデバイス形成層18、Al電極パッド20、パッシベーション26、貫通電極56、再配線パターン52を形成する構成を一例として挙げたが、これに限らず、シリコン基板の代わりにガリ砒素等の半導体基板を用いても良いのは勿論である。
【0095】
上記実施例では、シリコン基板の下面(裏面)側に再配線パターン52を形成する場合について説明したが、これに限らず、再配線パターン52の形成を省略し、貫通電極56の下端に直接はんだバンプ58を接合する構成としても良い。
【0096】
上記実施例では、シリコン基板からダイシングにより切り出されたシリコン材料に、デバイス形成層18、電極パッド20、パッシベーション層26が形成された半導体素子14を得た後、さらに前述した各工程を行なって貫通電極56が形成された半導体装置50を製作する方法((c)第3の製造方法)について説明したが、これに限らず、前述した第1の製造方法または第2の製造方法を用いても良い。この第1、第2の製造方法では、多数の半導体素子14を有するシリコン基板に対して貫通電極56を一括して形成することができるので、量産性をより高めることができる。
【図面の簡単な説明】
【0097】
【図1】従来の半導体装置の一例を示す図である。
【図2】図2は本発明になる半導体装置の一実施例を示す縦断面図である。
【図3】実施例1の貫通電極56の構成を拡大して示す縦断面図である。
【図4A】実施例1の半導体装置の製造方法の開口形成工程(その1)を説明するための図である。
【図4B】実施例1の半導体装置の製造方法の開口形成工程(その2)を説明するための図である。
【図4C】実施例1の半導体装置の製造方法の開口形成工程(その3)を説明するための図である。
【図4D】実施例1の半導体装置の製造方法の開口形成工程(その4)を説明するための図である。
【図4E】実施例1の半導体装置の製造方法の開口形成工程(その5)を説明するための図である。
【図5A】実施例1の半導体装置の製造方法の絶縁層形成工程(その1)を説明するための図である。
【図5B】実施例1の半導体装置の製造方法の絶縁層形成工程(その2)を説明するための図である。
【図5C】実施例1の半導体装置の製造方法の絶縁層形成工程(その3)を説明するための図である。
【図5D】実施例1の半導体装置の製造方法の絶縁層形成工程(その4)を説明するための図である。
【図5E】実施例1の半導体装置の製造方法の絶縁層形成工程(その5)を説明するための図である。
【図6A】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1)を説明するための図である。
【図6B】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その2)を説明するための図である。
【図6C】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その3)を説明するための図である。
【図6D】実施例1の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その4)を説明するための図である。
【図7A】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その1)を説明するための図である。
【図7B】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その2)を説明するための図である。
【図7C】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その3)を説明するための図である。
【図7D】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その4)を説明するための図である。
【図7E】実施例1の半導体装置の製造方法の再配線及びレジスト除去工程(その5)を説明するための図である。
【図8A】実施例2の半導体装置の製造方法の開口形成工程(その1)を説明するための図である。
【図8B】実施例2の半導体装置の製造方法の開口形成工程(その2)を説明するための図である。
【図8C】実施例2の半導体装置の製造方法の開口形成工程(その3)を説明するための図である。
【図8D】実施例2の半導体装置の製造方法の開口形成工程(その4)を説明するための図である。
【図8E】実施例2の半導体装置の製造方法の開口形成工程(その5)を説明するための図である。
【図8F】実施例2の半導体装置の製造方法の開口形成工程(その6)を説明するための図である。
【図9A】実施例2の半導体装置の製造方法の絶縁層形成工程(その1)を説明するための図である。
【図9B】実施例2の半導体装置の製造方法の絶縁層形成工程(その2)を説明するための図である。
【図9C】実施例2の半導体装置の製造方法の絶縁層形成工程(その3)を説明するための図である。
【図9D】実施例2の半導体装置の製造方法の絶縁層形成工程(その4)を説明するための図である。
【図9E】実施例2の半導体装置の製造方法の絶縁層形成工程(その5)を説明するための図である。
【図9F】実施例2の半導体装置の製造方法の絶縁層形成工程(その6)を説明するための図である。
【図10A】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その1)を説明するための図である。
【図10B】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その2)を説明するための図である。
【図10C】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その3)を説明するための図である。
【図10D】実施例2の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程(その4)を説明するための図である。
【図11A】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その1)を説明するための図である。
【図11B】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その2)を説明するための図である。
【図11C】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その3)を説明するための図である。
【図11D】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その4)を説明するための図である。
【図11E】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その5)を説明するための図である。
【図11F】実施例2の半導体装置の製造方法の再配線及びレジスト除去工程(その6)を説明するための図である。
【符号の説明】
【0098】
14 半導体素子
18 デバイス形成層
20 Al電極パッド
50 半導体装置
52 再配線パターン
54 貫通孔
56 貫通電極
58 はんだバンプ
62 絶縁層
64 Cr/Cu保護膜
66,72 Ni/Au電極層
68 絶縁層
70 ソルダレジスト層
82 第1レジスト層
84,86 開口
90 保護フィルム
96 第2レジスト層
100 接着層
102 Cu給電層
200 金属層
【特許請求の範囲】
【請求項1】
一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、
前記半導体素子の一面側に第1レジスト層を形成する第1工程と、
前記第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第2工程と、
前記半導体素子の前記開口と連通する位置に貫通孔を形成する第3工程と、
前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第4工程と、
前記第1レジスト層のうち前記電極パッドの表面を覆う部分を除去する第5工程と、
前記半導体素子の他面側に給電層を形成する第6工程と、
前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第7工程と、
前記給電層を除去する第8工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記第1工程は、半導体素子の一面側及び前記電極パッドの表面に金属層を形成する工程を含み、
前記第8工程は、前記金属層を除去する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第5工程は、前記第1レジスト層の表面に第2レジスト層を形成し、アッシングにより前記電極パッドの表面に積層された前記第1レジスト層を除去する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記第5工程は、前記第1レジスト層を除去した前記電極パッドの表面に保護膜を形成する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第5工程は、前記第2レジスト層をリフトオフして前記電極パッドの表面に積層された保護膜を除く部分の保護膜を除去する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項6】
前記給電層は、接着層を介して前記半導体素子の他面側に接着されたことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項7】
前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、
一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子の他面側に延在するように前記貫通孔内に形成された棒状接続部と有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、
前記電極パッドの中心に開口を設け、
該開口に連通し、前記半導体素子の一面側と前記半導体素子の他面側とを貫通する貫通孔を前記半導体素子に設け、
前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、
一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子板の他面側に延在するように前記貫通孔内に形成された棒状部と有することを特徴とする半導体装置。
【請求項9】
前記デバイス形成層は、光を受光または発光する光機能素子であることを特徴とする請求項8に記載の半導体装置。
【請求項1】
一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、
前記半導体素子の一面側に第1レジスト層を形成する第1工程と、
前記第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第2工程と、
前記半導体素子の前記開口と連通する位置に貫通孔を形成する第3工程と、
前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第4工程と、
前記第1レジスト層のうち前記電極パッドの表面を覆う部分を除去する第5工程と、
前記半導体素子の他面側に給電層を形成する第6工程と、
前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第7工程と、
前記給電層を除去する第8工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記第1工程は、半導体素子の一面側及び前記電極パッドの表面に金属層を形成する工程を含み、
前記第8工程は、前記金属層を除去する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第5工程は、前記第1レジスト層の表面に第2レジスト層を形成し、アッシングにより前記電極パッドの表面に積層された前記第1レジスト層を除去する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記第5工程は、前記第1レジスト層を除去した前記電極パッドの表面に保護膜を形成する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第5工程は、前記第2レジスト層をリフトオフして前記電極パッドの表面に積層された保護膜を除く部分の保護膜を除去する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項6】
前記給電層は、接着層を介して前記半導体素子の他面側に接着されたことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項7】
前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、
一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子の他面側に延在するように前記貫通孔内に形成された棒状接続部と有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、
前記電極パッドの中心に開口を設け、
該開口に連通し、前記半導体素子の一面側と前記半導体素子の他面側とを貫通する貫通孔を前記半導体素子に設け、
前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、
一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子板の他面側に延在するように前記貫通孔内に形成された棒状部と有することを特徴とする半導体装置。
【請求項9】
前記デバイス形成層は、光を受光または発光する光機能素子であることを特徴とする請求項8に記載の半導体装置。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6A】
【図6B】
【図6C】
【図6D】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図10A】
【図10B】
【図10C】
【図10D】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6A】
【図6B】
【図6C】
【図6D】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図10A】
【図10B】
【図10C】
【図10D】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【公開番号】特開2007−67016(P2007−67016A)
【公開日】平成19年3月15日(2007.3.15)
【国際特許分類】
【出願番号】特願2005−248398(P2005−248398)
【出願日】平成17年8月29日(2005.8.29)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
【公開日】平成19年3月15日(2007.3.15)
【国際特許分類】
【出願日】平成17年8月29日(2005.8.29)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
[ Back to top ]