固体撮像装置
【課題】 隣接画素間でのクロストークを防止して、混色の発生を防止でき、再生画面上での色再現性の向上に対して有利な固体撮像装置を提供する。
【解決手段】 半導体基板４０４に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域を具備し、撮像領域は、隣接する単位画素との境界部分に対応して各単位画素を囲むように設けられる素子分離絶縁膜４０８を備え、素子分離絶縁膜は、信号走査回路部が形成される半導体基板の表面から半導体基板中にオフセットされて設けられ且つ半導体基板の裏面に達している。
【解決手段】 半導体基板４０４に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域を具備し、撮像領域は、隣接する単位画素との境界部分に対応して各単位画素を囲むように設けられる素子分離絶縁膜４０８を備え、素子分離絶縁膜は、信号走査回路部が形成される半導体基板の表面から半導体基板中にオフセットされて設けられ且つ半導体基板の裏面に達している。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置に関し、例えば、ＭＯＳ型固体撮像装置等に適用されるものである。
【背景技術】
【０００２】
ＣＭＯＳセンサを始めとする固体撮像装置は、例えば、現在では、デジタルスチルカメラやビデオムービー、また監視カメラ等の多様な用途で使われている。中でも単一の画素アレイで複数の色情報を取得する単版式撮像素子がその主流となっている。
【０００３】
ところが、近年の多画素化や光学サイズ縮小の要請により、画素サイズが縮小される傾向にある。例えば、近年デジタルカメラ等で多く使われているＣＭＯＳセンサの画素サイズは1.75umから2.8um程度である。そのような微細画素では以下のような問題点がある。
【０００４】
第一に、単位画素の面積が縮小されると、単位画素で受光できるフォトン（photon）の数が単位画素面積に比例して減少してしまう結果、光ショットノイズに対するＳ（Signal）／Ｎ（Noise）比が低下することである。Ｓ／Ｎ比が維持できないと、再生画面における画質が劣化してしまい再生画像の品質が落ちてしまうという問題がおこる。
【０００５】
第二に、単位画素の面積が縮小されると、隣接画素間でのクロストークが増大するために、本来各画素はそれぞれ固有の波長領域のみに感度があるべきところを、本来感度を持つべきではない波長領域で感度を持つようになるため、混色が発生し、再生画面上での色再現性が著しく劣化するという問題が起こる。
【０００６】
従って、画素を縮小してもＳ／Ｎ比を維持するために、できるだけ感度が落ちないようにしてＳ／Ｎ比の低下を防ぎ、また画素を縮小しても色再現性が劣化しないようにするためにできるだけ混色が発生しないようにする必要がある。
【０００７】
以上のような問題に対する構成として、例えば、裏面照射型の固体撮像装置がある（例えば、特許文献１参照）。裏面照射型の固体撮像装置では、入射光は信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面（表面）とは反対側のシリコン（Ｓｉ）表面（裏面）から入射光が照射される。このように、信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面側とは反対側のシリコン（Ｓｉ）表面から入射させる裏面照射型の構成では、画素に入射する光が配線層に阻害されることなくシリコン（Ｓｉ）基板内に形成された受光領域に到達することができる。そのため、微細な画素においても高い量子効率を実現することができる。その結果、上記第一の問題点に対して、即ち、画素の縮小が進行した場合であっても、再生画像の品質劣化の抑制に対してメリットがある。
【０００８】
ところが、従来の裏面照射型の固体撮像装置では、上記第二の問題点に関して有効な解を与えることができない。すなわち、裏面照射型の固体撮像装置では、入射光が信号走査回路及びその配線層に阻害されることなく受光領域となるシリコン（Ｓｉ）基板内に入射される一方で、配線層に阻害されることが無い故に入射光が隣接画素に漏れこんでしまい混色となってしまうという問題である。
【０００９】
特に、画素が微細化されるとマイクロレンズ、色フィルタの開口ピッチが小さくなるため、特に波長の長いＲ画素に入射した入射光が色フィルタを通過した時点で回折が生じる。その場合、シリコン（Ｓｉ）基板内の受光領域に対して、斜めに入射した光は隣接画素方向に進行し、画素間の境界を越えて隣接画素に入射すると隣接画素の中で光電子を発生させるためそれがクロストークとなり混色が発生してしまう。そして、隣接するＧ画素、Ｂ画素の受光領域に漏れこんでしまいそれが混色を発生させることになる。そのため、再生画面上で色再現性が劣化してしまい画質が低下するという問題が生ずるのである。
【００１０】
上記のように、従来の固体撮像装置およびその製造方法は、隣接画素間でのクロストークが増大するために、混色が発生し、再生画面上での色再現性が劣化するという問題があった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−１２８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
この発明は、隣接画素間でのクロストークを防止して、混色の発生を防止でき、再生画面上での色再現性の向上に対して有利な固体撮像装置を提供する。
【課題を解決するための手段】
【００１３】
この発明の一態様によれば、半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域と、前記信号走査回路部を駆動するための素子駆動回路を配置して成る駆動回路領域とを具備し、前記光電変換部は、前記信号走査回路部が形成される前記半導体基板表面と反対側の半導体基板の裏面側に設けられ、前記単位画素は、隣接する前記単位画素との境界部分を囲むように設けられ素子分離領域を区画する絶縁膜を備える固体撮像装置を提供できる。
【００１４】
この発明の一態様によれば、信号走査回路が形成される側の半導体基板の表面上に第１支持基板を接着する工程と、前記信号走査回路が形成される側とは反対側の前記半導体基板の裏面上を薄膜化する工程と、前記裏面側の半導体基板中に単位画素を囲むように素子分離領域を区画する溝を形成する工程と、前記溝中に絶縁材を埋め込み、絶縁膜を形成する工程と、前記半導体基板の裏面側に第２支持基板を接着する工程と、前記第１支持基板を剥離する工程と、前記表面側の半導体基板表面上に信号走査回路部を形成する工程と、前記第２支持基板を剥離する工程と、前記裏面側の半導体基板表面上に受光面を形成する工程とを具備する固体撮像装置の製造方法を提供できる。
【発明の効果】
【００１５】
この発明によれば、隣接画素間でのクロストークを防止して、混色の発生を防止でき、再生画面上での色再現性の向上に対して有利な固体撮像装置が得られる。
【図面の簡単な説明】
【００１６】
【図１】この発明の第１の実施形態に係る固体撮像装置の全体構成例を示すブロック図。
【図２】第１の実施形態に係る固体撮像装置の画素アレイの等価回路図。
【図３】第１の実施形態に係る固体撮像装置の色フィルタを示す平面図。
【図４】第１の実施形態に係る固体撮像装置の画素アレイの平面構成例（１）を示す平面図。
【図５】第１の実施形態に係る固体撮像装置の画素アレイの平面構成例（２）を示す平面図。
【図６】図４，図５中のＶＩ−ＶＩ線に沿った断面図。
【図７】第１の実施形態に係る固体撮像装置の単位画素を示す断面図。
【図８】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図９】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１０】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１１】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１２】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１３】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１４】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１５】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１６】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１７】第２の実施形態に係る固体撮像装置の画素アレイの平面構成例（１）を示す平面図。
【図１８】（ａ）は第２の実施形態に係る固体撮像装置の画素アレイの平面構成例（２）を示す平面図、（ｂ）は図中の破線で囲んだ部分を示す平面図。
【図１９】（ａ）は図１７，図１８中のＸＩＸ−ＸＩＸ線に沿った断面図、（ｂ）は図中の破線５７で囲った部分を示す断面図、（ｃ）は図中の破線５８で囲った部分を示す断面図。
【図２０】第２の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２１】第２の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２２】第２の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２３】第３の実施形態に係る固体撮像装置の単位画素の断面構成例（１）を示す断面図。
【図２４】図２３中の単位画素を拡大して示す断面図。
【図２５】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２６】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２７】第３の実施形態に係る固体撮像装置の単位画素の断面構成例（２）を示す断面図。
【図２８】図２７中の単位画素を拡大して示す断面図。
【図２９】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図３０】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図３１】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図３２】比較例に係る固体撮像装置の断面構成例を示す断面図。
【発明を実施するための形態】
【００１７】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１８】
［第１の実施形態］
＜１．構成例＞
まず、図１乃至図７を用いて、第１の実施形態に係る固体撮像装置の構成例について説明する。本例では、受光面が信号走査回路部の形成される半導体基板表面と反対側の半導体基板の裏面側に設けられる裏面照射型の固体撮像装置を一例に挙げて、以下説明する。
【００１９】
１−１．全体構成例
図１を用いて、本例に係る固体撮像装置の全体構成例について説明する。図１は、本例に係る固体撮像装置の全体構成例を示すシステムブロック図である。図１では、画素アレイのカラム位置にAD変換回路が配置された場合の一構成について示した。
【００２０】
図示するように、本例に係る固体撮像装置１０は、撮像領域１２と駆動回路領域１４により構成されている。
撮像領域１２は、半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成るものである。
光電変換部は、光電変換し蓄積するフォトダイオードを含む単位画素１を備え、撮像部として機能する。信号走査回路部は、後述する増幅トランジスタ３等を備え、光電変換部からの信号を読み出し増幅しＡＤ変換回路１５に送信する。本例の場合、受光面（光電変換部）は、信号走査回路部が形成される半導体基板表面と反対側の半導体基板の裏面側に設けられる。
【００２１】
駆動回路領域１４は、上記信号走査回路部を駆動するための垂直シフトレジスタ１３およびＡＤ変換回路等の素子駆動回路を配置して成るものである。
【００２２】
尚、ここでは、CMOSセンサの全体構成の一部として説明したが、これに限られるものではない。即ち、例えば、カラム並列にADC回路が配置されずチップレベルにADC回路が配置される構成、或いはセンサーチップ上にADCが配置されない構成等であっても良い。
【００２３】
垂直シフトレジスタ（Vertical Shift register）１３は、信号ＬＳ１〜ＳＬｋを画素アレイ１２に出力し、単位画素１を行毎に選択する選択部として機能する。選択された行の単位画素１からはそれぞれ、入射された光の量に応じたアナログ信号Ｖsigが垂直信号線ＶＳＬを介して出力される。
【００２４】
ＡＤ変換回路（ＡＤＣ）１５は、垂直信号線ＶＳＬを介して入力されたアナログ信号Ｖsigを、デジタル信号に変換する。
【００２５】
１−２．画素アレイ（撮像領域）の構成例
次に、図２を用いて、図１中の画素アレイ（撮像領域）１２の構成例について説明する。図２は、本例に係る画素アレイの構成例を示す等価回路図である。本例では、単一の画素アレイ１２で複数の色情報を取得する単版式撮像素子を一例に挙げて説明する。
【００２６】
図示するように、画素アレイ１２は、垂直シフトレジスタ１３からの読み出し信号線と垂直信号線ＶＳＬとの交差位置にマトリクス状に配置された複数の単位画素１を備えるものである。
【００２７】
単位画素（PIXEL）１は、フォトダイオード２、増幅トランジスタ３、読み出しトランジスタ４、リセットトランジスタ９、アドレストランジスタ４１を備えている。
【００２８】
上記において、フォトダイオード２は光電変換部を構成する。増幅トランジスタ３、読み出しトランジスタ４、リセットトランジスタ９、およびアドレストランジスタ４１は、信号走査回路部を構成する。
【００２９】
フォトダイオード２のカソードは接地されている。
増幅トランジスタ３は、浮遊拡散層（フローティングディフュージョン）４２からの信号を増幅して出力するように構成されている。増幅トランジスタ３のゲートは浮遊拡散層４２に接続され、ソースは垂直信号線ＶＳＬに接続され、ドレインはアドレストランジスタ４１のソースに接続されている。垂直信号線ＶＳＬにより送信される単位画素１の出力信号は、ＣＤＳ雑音除去回路８により雑音が除去された後、出力端子８１から出力される。
【００３０】
読み出しトランジスタ４は、フォトダイオード２での信号電荷の蓄積を制御するように構成されている。読み出しトランジスタ４のゲートは読み出し信号線ＴＲＦに接続され、ソースはフォトダイオード２のアノードに接続され、ドレインは浮遊拡散層４２に接続されている。
【００３１】
リセットトランジスタ９は、増幅トランジスタ３のゲート電位をリセットするように構成されている。リセットトランジスタ９のゲートはリセット信号線ＲＳＴに接続され、ソースは浮遊拡散層４２に接続され、ドレインはドレイン電源に接続される電源端子５に接続されている。
【００３２】
アドレストランジスタ（トランスファゲート）４１のゲートは、アドレス信号線ＡＤＲに接続されている。
【００３３】
また、負荷トランジスタ６のゲートは選択信号線ＳＦに接続され、ドレインは増幅トランジスタ３のソースに接続され、ソースは制御信号線ＤＣに接続されている。
【００３４】
読み出し駆動動作
この画素アレイ構造による読み出し駆動動作は、次のようになっている。まず、読み出し行の行選択トランジスタ４１が、垂直シフトレジスタ１３から送られる行選択パルスによりオン（ＯＮ）状態になる。
【００３５】
続いて、同様に垂直シフトレジスタ１３から送られたリセットパルスによりリセットトランジスタ９が、オン（ＯＮ）状態になり、浮遊拡散層４２の電位に近い電圧にリセットされる。その後、リセットトランジスタ９は、オフ（ＯＦＦ）状態になる。
【００３６】
続いて、トランスファゲート４が、オン（ＯＮ）状態になり、フォトダイオード２に蓄積された信号電荷が浮遊拡散層４１に読み出され、浮遊拡散層４２の電位が読み出された信号電荷数に応じて変調される。
【００３７】
続いて、変調された信号が、ソースフォロワを構成するＭＯＳトランジスタにより垂直信号線ＶＳＬに読み出され、読み出し動作を完了する。
【００３８】
１−３．色フィルタの平面構成例
次に、図３を用いて、本例に係る固体撮像装置が有する色フィルタ４０６の平面構成例について説明する。図３は、単版式固体撮像素子構造において色信号を取得するために、どのように色フィルタが配置されているかを示したレイアウト図である。
【００３９】
図中において、Ｒと示した画素は主に赤の波長領域の光を透過させる色フィルタが配置された画素、Ｇと示した画素は主に緑の波長領域の光を透過させる色フィルタが配置された画素、Ｂと示した画素は主に青の波長領域の光を透過させる色フィルタが配置された画素である。
【００４０】
本例では、ベイヤー（Bayer）配置として最もよく使用される色フィルタ配置を示した。図示するように、隣接する色フィルタ（Ｒ，Ｇ，Ｂ）は、ロウ方向およびカラム方向において、互いに異なる色信号を取得するように配置されている。
【００４１】
１−４．平面構成例
次に、図４および図５を用いて、本例に係る固体撮像装置が有する画素アレイ１２の平面構成例について説明する。ここでは、上記増幅トランジスタ３等により構成される信号走査回路部１５の回路が形成される半導体基板の表面（表面側）とは反対側の基板表面（裏面側）に受光面が形成される裏面照射型の固体撮像装置を一例に挙げて説明する。
【００４２】
平面構成例（１）
図４に示すように、シリコン（Ｓｉ）基板４０４の裏面上に、ロウ方向およびカラム方向においてマトリクス状に単位画素（PXCEL）１が配置されている。
【００４３】
さらに、シリコン（Ｓｉ）基板４０４の裏面上に、隣接する単位画素１との境界部分を囲むように素子分離領域を区画する素子分離絶縁膜（絶縁膜）４０８が設けられている。そのため、素子分離絶縁膜４０８は、単位画素１を、ロウ方向およびカラム方向において囲むように格子状に配置されている。
【００４４】
ここで、素子分離絶縁膜４０８は、シリコン（Ｓｉ）の屈折率より低い屈折率を持つ絶縁膜から形成されている。例えば、素子分離絶縁膜４０８は、入射される波長400nm-700nm程度の光に対する屈折率が、３．９程度以下である絶縁材料により形成されることが望ましい。より具体的には、例えば、素子分離絶縁膜４０８は、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（Ｓｉ３Ｎ４膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料により形成される。
【００４５】
また、図示するように、本例に係る単位画素１のロウ方向およびカラム方向における画素ピッチＰは、いずれも共通となるように配置されている。
【００４６】
平面構成例（２）
図５に示す平面構成では、素子分離絶縁膜４０８が、シリコン基板４０４の裏面上に隣接する単位画素１との境界部分を囲むように非連続的に平面形状が穴状に配置されている点で、図４に示した上記平面構造（１）と相違する。同様に、素子分離絶縁膜４０８は、単位画素１を、ロウ方向およびカラム方向において囲むように格子状に配置されている。
【００４７】
尚、本実施例では、非連続的に穴状に配置されている平面構成例を示したが、素子分離絶縁膜４０８は連続的に形成される箇所があっても良い。
【００４８】
１−５．断面構成例
次に、図６および図７を用いて、本例に係る固体撮像装置が有する画素アレイ１２の断面構成例について説明する。ここでは、図４、図５中のＶＩ−ＶＩ線に沿った断面を一例に挙げて説明する。
【００４９】
図６に示すように、シリコン基板４０４の表面上において、単位画素１は、層間絶縁膜４０９中に設けられ上記増幅トランジスタ３等により構成される信号走査回路部１５の回路を成す配線層４０２を備えている。
【００５０】
一方、シリコン基板４０４の裏面上において、単位画素１は、信号電子を蓄積するn型拡散層４０３、反射防止膜４０５、色フィルタ４０６、マイクロレンズ４０７、および素子分離絶縁膜４０８を備えている。素子分離絶縁膜４０８は、上記のように、Ｓｉ基板４０４中の画素間の境界部分に設けられている。上記のように、素子分離絶縁膜４０８は、シリコン基板４０４の屈折率より低い屈折率を持つ絶縁膜から形成されている。ｎ＋型拡散層４０３は、後述するように、信号電荷蓄積領域を成すフォトダイオードを構成する拡散層である。
【００５１】
続いて、図７を用いて、表面側の半導体基板４０４近傍の単位画素１の断面構成例についてより詳しく説明する。
【００５２】
図示する断面において、単位画素１は、シリコン基板４０４の表面上に設けられたリセットトランジスタ４、およびシリコン基板４０４中に設けられたフォトダイオード２を備えている。本実施例ではシリコン基板がn型拡散層である場合について例示したが、p型拡散層であっても良い。
【００５３】
読み出しトランジスタ４は、基板４０４上の層間絶縁膜４０９中に設けられたゲート絶縁膜２２、ゲート絶縁膜２２上の層間絶縁膜４０９中に設けられたゲート電極２４、およびゲート電極２４を挟むようにシリコン基板４０４中に隔離して設けられたソース２６（ｎ＋拡散層４０３）、ドレイン２５（ｎ＋拡散層４０３）により構成される。
【００５４】
フォトダイオード２は、ソース２６であるｎ＋拡散層と、このソース２６と接するようにシリコン基板４０４中に設けられソース２６とＰＮ接合を形成するＰウェル層２８により構成される。
【００５５】
ドレイン２５は、ドレイン２５上の層間絶縁膜４０９中に設けられたコンタクト配線層３０を介して配線層４０２に電気的に接続される。そして、この配線層４０２から出力された電気信号に従い、単位画素１の画素がそれぞれ表示される。その他の単位画素の構成も同様であるため、詳細な説明を省略する。
【００５６】
＜２．光学的作用・効果＞
次に、上記図６を用いて、本例に係る固体撮像装置の光学的作用・効果について、説明する。上記１−４．１−５．において説明したように、本例に係る固体撮像装置は、シリコン（Ｓｉ）基板４０４の裏面上に、隣接する単位画素１との境界部分を囲むように素子分離領域を区画する素子分離絶縁膜（絶縁膜）４０８が設けられている。このような構成とすることで、次のような光学的作用・効果が得られる。
【００５７】
即ち、後述する比較例に係る構成においては、本例のような素子分離絶縁膜（絶縁膜）４０８が設けられていない。そのため、シリコン（Ｓｉ）の受光領域に対して斜めに入射した光は、隣接する単位画素方向に進行し、画素間の境界を越えて隣接する単位画素に入射する。その結果、隣接する単位画素の中で光電子を発生させ、それによりクロストークおよび混色が発生し、再生画面上での色再現性が劣化する。
【００５８】
一方、図６に示すように、本例に係る構造によれば、斜め方向に入射した光Ｌ２は素子分離絶縁膜４０８で反射されるため、隣接する単位画素に入射することを防止することができる。従って、クロストークおよび混色を発生させることは無い。
【００５９】
特に、画素が微細化されるとマイクロレンズ、色フィルタの開口ピッチが小さくなるため、波長の長いＲ画素に入射した入射光が色フィルタを通過した時点で回折が生じる。その場合、シリコン（Ｓｉ）基板４０４内の受光領域に対して、斜めに入射した光は隣接画素方向に進行し、画素間の境界を越えて隣接画素に入射すると隣接画素の中で光電子を発生させるためそれがクロストークとなり混色が発生してしまう。そして、隣接するＧ画素、Ｂ画素の受光領域に漏れこんでしまいそれが混色を発生させることになる。そのため、再生画面上で色再現性が劣化してしまい画質が低下する。従って、本例では、Ｒ，Ｇ，Ｂ画素のうち、特に波長の長いＲ画素に入射した入射光であっても、クロストークを防止して、混色の発生を防止でき、再生画像上での色再現性を向上できる点で有効であるといえる。
【００６０】
ここで、素子分離領域において、入射された光がどの程度反射されるかは、シリコン（Ｓｉ）の屈折率と素子分離領域に形成された素子分離絶縁膜４０８の屈折率との関係で決定される。以下において、θinをＳｉ中を進行する光の進行方向と素子分離絶縁膜４０８の表面との成す角度、nsiをＳｉの屈折率、ninを絶縁膜４０８の屈折率した時に、θinは、以下の式（１）で表される。即ち
θin ＝ ARCTAN ( nin / nsi ) … 式（１）
上記式（１）に示すように、素子分離絶縁膜４０８の屈折率ninが、Ｓｉの屈折率nsiよりも低ければそれだけ光が反射されることになり、その分クロストークが低減することが分かる。ここで、素子分離絶縁膜４０８の平面形状は、上記１−４．において、図４に示したように画素境界に沿って隙間無く連続的に格子状に形成すると、光は素子分離絶縁膜４０８で漏れなく反射される。
【００６１】
さらに、素子分離絶縁膜４０８の平面形状は、これに限らず、図５に示したように、一定距離以内で隙間を持って単位画素を囲むように穴状に形成しても良い。これは、入射光の波長に対して素子分離絶縁膜４０８の間隔が一定距離以下であると、素子分離絶縁膜４０８の間に隙間があったとしても入射光は隣接画素に進行していかないからである。その間隔dは、入射光の波長をλとして、概略以下の式（２）で示される。
【００６２】
ｄ ＝ 1/2 * λ … 式（２）
図６に示した構造において、入射光の波長領域は可視光である。その中でもＧ画素、Ｒ画素へ入射する光は、シリコン（Ｓｉ）基板４０４中の深くまで進行するため、クロストークの原因となりうる。従って、式（２）によれば、Ｇ画素のピーク波長540nmに対して、画素間境界にある素子分離絶縁膜４０８の隙間が270nm程度以下であれば、隙間ｄがあったとしても隙間を通して隣接する単位画素１に進行していく光のエネルギーは十分に小さく、従ってクロストークを生じさせることは無いことが分かる。
【００６３】
＜３．製造方法＞
次に、図８乃至図１６を用いて、第１の実施形態に係る固体撮像装置の製造方法について説明する。この説明では、図６に示した構成を一例に挙げて、説明する。
（ステップ１）
まず、図８には、加工前のシリコン（Ｓｉ）基板４０４を示している。
【００６４】
（ステップ２）
続いて、図９に示すように、シリコン（Ｓｉ）基板４０４に対して信号走査回路等が形成される側（表面側）の基板４０４の表面上に、例えば、シリコン（Ｓｉ）等からなる第１支持基板３１を接着する。
【００６５】
（ステップ３）
続いて、図１０に示すように、信号走査回路等が形成される半導体基板の反対側（裏面側）であって、受光領域となる側のシリコン基板４０４の表面上を、例えば、ＲＩＥ（Reactive Ion Etching）法等のエッチングにより薄膜化する。本例の場合、この工程の際、シリコン基板４０４の厚さを、例えば、3〜7um程度となるまで薄くする。
【００６６】
（ステップ４（Si etg））
続いて、図１１に示すように、受光領域が形成されるシリコン基板４０４の表面上（裏面側）の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等により選択的にエッチングを第１支持基板３１の表面上まで行い、溝３３を形成する。
【００６７】
この工程の際、例えば、ＲＩＥ等の異方性エッチングやフォトリソグラフィの際のマスクパターンを変更することにより、図５で示したような穴状の開口を形成することも可能である。
【００６８】
（ステップ５（絶縁膜埋め込み、反射防止膜形成））
続いて、図１２に示すように、上記ステップ４で形成した溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ（Chemical Vapor Deposition）法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。例えば、素子分離絶縁膜４０８は、入射される波長400nm-700nm程度の光に対する屈折率が、３．９程度以下である絶縁材料により形成されることが望ましい。
【００６９】
続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
【００７０】
（ステップ６）
続いて、図１３に示すように、受光側となるシリコン基板４０４の裏面側の反射防止膜４０５上に、例えば、シリコン（Ｓｉ）等からなる第２支持基板３２を接着する。
【００７１】
（ステップ７）
続いて、図１４に示すように、上記ステップ２の工程でシリコン基板４０４の表面側に接着させた信号操作回路側の第１支持基板を、取り外す。
【００７２】
（ステップ８）
続いて、図１５に示すように、第２支持基板３２およびシリコン基板４０４を反転させ、シリコン基板４０４の表面上に、例えば、通常のＬＳＩ製造プロセスを用いて、ｐ型、ｎ型拡散層４０３等を形成し、フォトダイオード２や読み出しトランジスタ４（図示せず）等の能動素子を形成する。
【００７３】
続いて、シリコン基板４０４の表面側の上記形成した構成上に、例えば、ＣＶＤ法等を用いてシリコン酸化膜等を堆積し、層間絶縁間４０９を形成する。その後、層間絶縁膜４０９中に、上記MOD-FET等を接続する配線層４０２を形成し、信号操作回路を形成する。
【００７４】
（ステップ９）
続いて、上記ステップ８にて形成した信号操作回路側（表面側）に、第３支持基板（図示せず）をさらに接着する。
【００７５】
続いて、図１６に示すように、反対側（表面側）の第２支持基板３２を取り外す。
【００７６】
最後に、第３支持基板（図示せず）およびシリコン基板４０４を反転させ、シリコン基板４０４の裏面上に、順次、色フィルタ４０６、マイクロレンズ４０７を形成する。
以上の製造工程により、図６に示す固体撮像装置を製造する。
【００７７】
＜４．効果＞
この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）乃至（２）の効果が得られる。
【００７８】
（１）隣接画素間でのクロストークを防止して、混色の発生を防止できるため、再生画面上での色再現性の向上に対して有利である。
【００７９】
図６等に示すように、この実施形態に係る固体撮像装置の構成では、受光面は、隣接する単位画素（PIXEL）１との境界部分を囲むように設けられ素子分離領域を区画する素子分離絶縁膜４０８を備えている。ここで、素子分離絶縁膜４０８は、シリコン（Ｓｉ）の屈折率より低い屈折率を持つ絶縁膜から形成されている。例えば、素子分離絶縁膜４０８は、入射される波長400nm-700nm程度の光に対する屈折率が、３．９程度以下である絶縁材料により形成されることが望ましい。より具体的には、例えば、素子分離絶縁膜４０８は、シリコン酸化膜（ＳｉＯ２膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料により形成される。また、図４に示すように、例えば、素子分離絶縁膜４０８の平面形状は、単位画素１を、ロウ方向およびカラム方向において囲むように格子状に配置されるものである。
【００８０】
上記構成によれば、図６に示すように、斜め方向に入射した光Ｌ２は素子分離絶縁膜４０８で反射されるため、隣接する単位画素に入射することを防止することができる。従って、クロストークおよび混色を発生させることは無く、再生画面上での色再現性の向上に対して有利である。
【００８１】
（２）画素の縮小が進行した場合であっても、再生画像の品質劣化を抑制できる点で有利である。
【００８２】
単位画素の面積が縮小されると、単位画素で受光できるフォトン（photon）の数が単位画素面積に比例して減少してしまう結果、光ショットノイズに対するＳ／Ｎ比が低下する。Ｓ／Ｎ比が維持できないと、再生画面における画質が劣化してしまい再生画像の品質が落ちてしまう（上記第一の問題点）。
【００８３】
本例に係る固体撮像装置は、裏面照射型である。そのため、入射光は信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面（表面）とは反対側のシリコン（Ｓｉ）表面（裏面）から入射光を照射することができる。そのため、画素に入射する光が配線層に阻害されることなくシリコン（Ｓｉ）基板内に形成された受光領域に到達することができ、微細な画素においても高い量子効率を実現することができる。その結果、上記第一の問題点に対して、即ち、画素の縮小が進行した場合であっても、再生画像の品質劣化の抑制できる点で有利である。
【００８４】
また、上記（１）（２）の点から、本例は、裏面型固体撮像装置に適用した場合に、より有効である。
【００８５】
［第２の実施形態（拡散層を更に備える一例）］
次に、第２の実施形態に係る固体撮像装置およびその製造方法について、図１７乃至図２２を用いて説明する。この実施形態は、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中に設けられるｐ型の拡散層５５を更に備える一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００８６】
＜平面構成例＞
まず、図１７および図１８を用いて、この実施形態に係る画素アレイ１２の平面構成例について説明する。
【００８７】
図１７に示す平面構成例（１）では、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中に単位画素１を囲むように四角状の平面形状に設けられるｐ型の拡散層５５を更に備える点で、上記第１の実施形態と相違している。
【００８８】
図１８（ａ）、（ｂ）に示す平面構成例（２）では、素子分離絶縁膜４８の側壁の側壁上に沿って半導体基板４０４中に単位画素１を囲むように丸状の平面形状に設けられるｐ型の拡散層５５を更に備える点で、上記第１の実施形態と相違している。図１８の実施例では素子分離の平面形状が丸になっている場合について図示しているが、この平面形状が四角であってもかまわない。
【００８９】
また、図１８（ｂ）に示すように、ロウ方向およびカラム方向に隣接するｐ型拡散層５５の膜厚（素子分離絶縁膜４０８の間隔）は、例えば、２７０ｎｍ程度以下であることが望ましい。P型拡散層55はそれぞれ分離されず連続して形成されることが望ましい。これは、そのように隣接する単位画素１の間で隙間無くｐ型拡散層５５が形成されることにより、ｐ型拡散層５５は、前記のような暗電流防止の効果があるだけでなく、受光領域となるｎ型拡散層４０３と、これに隣接する単位画素１中のｎ型拡散層４０３との間の拡散防止の効果をも有することができるからである。
【００９０】
＜断面構造例および光学的作用・効果＞
次に、図１９を用いて、本例に係る断面構造例およびその光学的作用・効果について説明する。ここでは、図１７、図１８中のＸＩＸ−ＸＩＸ線に沿った断面構造を一例に挙げる。
【００９１】
図１９（ａ）に示すように、本例に係る構成では、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中にｐ型の拡散層５５が設けられている点で、上記第１の実施形態と相違している。
本例のような構成にすることにより、以下のような光学的作用・効果が得られる。
まず、図１９（ｂ）に示すように、斜め方向に入射した光Ｌ２は素子分離絶縁膜４０８で反射されるため、隣接する単位画素に入射することを防止することができる。上記第１の実施形態と同様に、クロストークおよび混色を発生させることは無く、再生画面上での色再現性の向上に対して有利である。
【００９２】
加えて、図１９（ｃ）に示すように、シリコン（Ｓｉ）基板４０４と素子分離絶縁膜４０８との界面の空乏化を防止できるため、境界面に存在する結晶欠陥等が原因で発生する暗電流を低減できる点で有利である。
【００９３】
また、この際、図示するように、ｐ型拡散層５５は、隣接する単位画素１の間で、互いに連続的に形成されていることが望ましい。これは、そのように隣接する単位画素１の間で隙間無くｐ型拡散層５５が形成されることにより、ｐ型拡散層５５は、前記のような暗電流防止の効果があるだけでなく、受光領域となるｎ型拡散層４０３と、これに隣接する単位画素１中のｎ型拡散層４０３との間の拡散防止の効果をも有することができるからである。
【００９４】
＜製造方法＞
次に、図２０乃至図２２を用いて、第２の実施形態に係る固体撮像装置の製造方法について説明する。この説明では、上記第１の実施形態と重複する部分の詳細な説明を省略する。
図２０に示すように、受光領域が形成されるシリコン基板４０４の裏面側の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等により選択的にエッチングを第１支持基板３１の表面上まで行い、溝３３を形成する。
【００９５】
この工程の際、例えば、ＲＩＥ等の異方性エッチングやフォトリソグラフィの際のマスクパターンを変更することにより、図１８で示したような穴状の開口を形成することも可能である。
【００９６】
続いて、図２１に示すように、例えば、固層拡散等の方法を用いて、シリコン基板４０４の溝３３（あるいは穴）中の側壁のＳｉ表面中に、ホウ素（Ｂ）やインジウム（Ｉｎ）等のｐ型のドーパントを導入し、ｐ型拡散層５５を形成する。
【００９７】
続いて、図２２に示すように、上記ステップで形成した構成の溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やシリコン窒化膜（Ｓｉ３Ｎ４膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
以下、上記第１の実施形態と同様の製造工程を用いて、本例に係る固体撮像装置を製造する。
【００９８】
＜効果＞
上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。さらに、本例によれば、少なくとも下記（３）の効果が得られる。
【００９９】
（３）暗電流を低減できる点で有利である。
【０１００】
本例に係る固体撮像装置は、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中に設けられるｐ型の拡散層５５を更に備えている。
【０１０１】
そのため、図１９（ｃ）に示すように、シリコン（Ｓｉ）基板４０４と素子分離絶縁膜４０８との界面の空乏化を防止できるため、境界面に存在する結晶欠陥等が原因で発生する暗電流を低減できる点で有利である。
【０１０２】
さらに、この際、図示するように、ｐ型拡散層５５は、隣接する単位画素１の間で、互いに連続的に形成されていることが望ましい。この構成により、隣接する単位画素１の間で隙間無くｐ型拡散層５５が形成され、ｐ型拡散層５５は、前記のような暗電流防止の効果があるだけでなく、受光領域となるｎ型拡散層４０３と、これに隣接する単位画素１中のｎ型拡散層４０３との間の拡散防止の効果をも有することができるからである。
【０１０３】
［第３の実施形態（絶縁膜、ｐ型拡散層がオフセットされて設けられる一例）］
次に、図２３乃至図３１を用いて、第３の実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、素子分離絶縁膜４０８、ｐ型拡散層５５が、信号走査回路部が形成される半導体基板の表面上（表面側）から所定の距離（ｄ１またはｄ２）を持ってオフセットされて設けられる一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【０１０４】
＜断面構成例（１）＞
図２３に示す断面構成は、素子分離絶縁膜４０８が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１）を持って半導体基板４０４中にオフセットされて設けられる点で、上記第１の実施形態と相違している。
【０１０５】
換言すると、図示する構成は、隣接する単位画素１の間の素子分離絶縁膜４０８が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない点で、上記第１の実施形態と相違している。
【０１０６】
さらに、図示すように、素子分離絶縁膜４０８は、単位画素１の素子分離境界領域に設けられるところ、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４の表面上にまで及んで素子分離絶縁膜４０８を設けると、シリコン基板４０４の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著しく小さくなってしまう。従って、微細画素において、多数のMOS-FET等の能動素子を形成させることができなくなってしまう。
【０１０７】
ここで、図２４に拡大して示すように、破線で囲って示す能動素子（MOS-FET）は、層間絶縁膜中４０９中に設けられるゲート電極gate、ゲート絶縁膜、ゲート電極gateを挟むようにシリコン基板４０４中に隔離して設けられるソースまたはドレインＳ／Ｄ（ｎ型拡散層）により構成される。また、能動素子（MOS-FET）の間には素子分離絶縁膜ＳＴＩが設けられる。さらに、素子分離絶縁膜４０８の下方における半導体基板４０４中に、ドレインＳ／Ｄ（ｎ型拡散層）および素子分離絶縁膜ＳＴＩを囲むように、Ｐウェル（ＰWell）４４２が設けられる。
【０１０８】
しかし、図示するように、本例では、素子分離絶縁膜４０８が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１）を持って半導体基板４０４中にオフセットされて設けられている。
【０１０９】
そのため、単位画素１に形成するMOS-FET等の能動素子のレイアウトには何の制約も無く、従って微細画素を制約無く形成することができる。本例の場合、オフセットさせる距離ｄ１は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。
【０１１０】
＜製造方法（１）＞
次に、図２５および図２６を用いて、上記断面構成例（１）を製造するための製造方法について説明する。
【０１１１】
まず、図２５に示すように、受光領域が形成されるシリコン基板４０４の裏面側の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等によりエッチングを選択的に行い、第１支持基板３１の表面上（シリコン基板４０４の表面側）から所定の距離（ｄ１）を持ってシリコン基板４０４中にオフセットするように、溝３３を形成する点で、上記第１の実施形態と相違する。
【０１１２】
この工程の際には、例えば、エッチングを行う際の印加電圧を上記第１の実施形態よりも低く選択したり、所定の反応物を選択すること等によって、所定の距離ｄ１を持ってオフセットする溝３３を形成する。
【０１１３】
続いて、図２６に示すように、所定の距離ｄ１を持ってオフセットした溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
以後、上記第１の実施形態と同様の製造工程を用いて、図２３に示す固体撮像装置を製造する。
【０１１４】
＜断面構成例（２）＞
次に、図２７に示す断面構成は、素子分離絶縁膜４０８に加えてｐ型拡散層５５が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ２）を持って半導体基板４０４中にオフセットされて設けられる点で、上記第１の実施形態と相違している。換言すると、図示する構成は、隣接する単位画素１の間の素子分離絶縁膜４０８およびｐ型拡散層５５が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない点で、上記第１の実施形態と相違している。
【０１１５】
ここで、図２８中に拡大して示すように、能動素子（MOS-FET）が、素子分離絶縁膜４０８のオフセットさせた領域に設けられている。また、能動素子（MOS-FET）の間には素子分離絶縁膜ＳＴＩが設けられる。
【０１１６】
さらに、本例では、図２８中に示すように、ｐ型拡散層５５とpウェル（ＰWell）４４２とが、境界４４５において接続するように設けられている。
【０１１７】
そのため、光電変換する際において、ホールを半導体基板４０４側へ逃すことができる点で有利である。
【０１１８】
オフセットさせる距離ｄ２は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。
【０１１９】
＜製造方法（２）＞
次に、図２９乃至図３１を用いて、上記断面構成例（２）を製造するための製造方法について説明する。
【０１２０】
まず、図２９に示すように、上記と同様に、受光領域が形成されるシリコン基板４０４の裏面側の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等によりエッチングを選択的に行い、第１支持基板３１の表面上（シリコン基板４０４の表面側）から所定の距離（ｄ２）を持ってシリコン基板４０４中にオフセットするように溝３３を形成する。
【０１２１】
続いて、図３０に示すように、例えば、固層拡散等の方法を用いて、所定の距離ｄ２を持ってオフセットされた溝３３（あるいは穴）中の側壁のＳｉ表面中に、ホウ素（Ｂ）やインジウム（Ｉｎ）等のｐ型のドーパントを導入し、ｐ型拡散層５５を形成する。
【０１２２】
続いて、図３１に示すように、上記ステップで形成した構成の溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
以後、上記第１の実施形態と同様の製造工程を用いて、図２７に示す固体撮像装置を製造する。
【０１２３】
＜効果＞
上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。さらに、本例によれば、少なくとも下記（４）の効果が得られる。
【０１２４】
（４）単位画素１に形成するMOS-FET等の能動素子のレイアウトに何の制約も無いため、微細画素を制約無く形成することができる。
【０１２５】
ここで、素子分離絶縁膜４０８、ｐ型拡散層５５は、単位画素１の素子分離境界領域に設けられる必要があるところ、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４の表面上にまで及んで素子分離絶縁膜４０８、ｐ型拡散層５５を設けると、シリコン基板４０４の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著しく小さくなってしまう。従って、微細画素において、多数のMOS-FETを形成させることができなくなってしまう。
【０１２６】
しかし、図２３、図２７に示すように、本例に係る構成では、素子分離絶縁膜４０８、ｐ型拡散層５５が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１，ｄ２）を持って半導体基板４０４中にオフセットされて設けられている。換言すると、本例に係る構成は、隣接する単位画素１の間の素子分離絶縁膜４０８、ｐ型拡散層５５が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない。
【０１２７】
その結果、単位画素１に形成するMOS-FET等の能動素子のレイアウトには何の制約も無いため、微細画素を制約無く形成することができる点で有利である。
【０１２８】
尚、オフセットさせる距離ｄ１，ｄ２は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。
【０１２９】
［比較例（素子分離絶縁膜を備えていない一例）］
次に、図３２を用いて、上記第１乃至第３の実施形態に係る固体撮像装置と比較するために、比較例に係る固体撮像装置について説明する。この比較例は、素子分離領域において素子分離絶縁膜を備えていない一例に関するものである。
【０１３０】
図示するように、この比較例に係る構成では、素子分離領域において、上記実施形態に示す素子分離絶縁膜を備えていない。
【０１３１】
そのため、この比較例に係る固体撮像装置では、基板の裏面側より入射された入射光Ｌ１１，Ｌ１２は、単位画素１００中においてＭＬ／ＣＦの通過後に回折し、隣接する単位画素に漏れこみ、クロストークとなる。その結果、混色を発生させ、再生画面上で色再現性が劣化してしまい画質が低下する点で不利である。
【０１３２】
このように、比較例に係る構成では、素子分離領域において上記実施形態に示す素子分離絶縁膜を備えていないため、シリコン（Ｓｉ）基板中を伝播する光Ｌ１１，Ｌ１２の進行を止めることができない。
【０１３３】
以上、第１乃至第３の実施形態および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および比較例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および比較例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１３４】
１…単位画素（PIXEL）、４０２…配線層、４０３…ｎ型拡散層、４０４…半導体（シリコン）基板、４０５…反射防止膜、４０６…色フィルタ、４０７…マイクロレンズ、４０８…素子分離絶縁膜、４０９…層間絶縁膜。
【技術分野】
【０００１】
この発明は、固体撮像装置に関し、例えば、ＭＯＳ型固体撮像装置等に適用されるものである。
【背景技術】
【０００２】
ＣＭＯＳセンサを始めとする固体撮像装置は、例えば、現在では、デジタルスチルカメラやビデオムービー、また監視カメラ等の多様な用途で使われている。中でも単一の画素アレイで複数の色情報を取得する単版式撮像素子がその主流となっている。
【０００３】
ところが、近年の多画素化や光学サイズ縮小の要請により、画素サイズが縮小される傾向にある。例えば、近年デジタルカメラ等で多く使われているＣＭＯＳセンサの画素サイズは1.75umから2.8um程度である。そのような微細画素では以下のような問題点がある。
【０００４】
第一に、単位画素の面積が縮小されると、単位画素で受光できるフォトン（photon）の数が単位画素面積に比例して減少してしまう結果、光ショットノイズに対するＳ（Signal）／Ｎ（Noise）比が低下することである。Ｓ／Ｎ比が維持できないと、再生画面における画質が劣化してしまい再生画像の品質が落ちてしまうという問題がおこる。
【０００５】
第二に、単位画素の面積が縮小されると、隣接画素間でのクロストークが増大するために、本来各画素はそれぞれ固有の波長領域のみに感度があるべきところを、本来感度を持つべきではない波長領域で感度を持つようになるため、混色が発生し、再生画面上での色再現性が著しく劣化するという問題が起こる。
【０００６】
従って、画素を縮小してもＳ／Ｎ比を維持するために、できるだけ感度が落ちないようにしてＳ／Ｎ比の低下を防ぎ、また画素を縮小しても色再現性が劣化しないようにするためにできるだけ混色が発生しないようにする必要がある。
【０００７】
以上のような問題に対する構成として、例えば、裏面照射型の固体撮像装置がある（例えば、特許文献１参照）。裏面照射型の固体撮像装置では、入射光は信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面（表面）とは反対側のシリコン（Ｓｉ）表面（裏面）から入射光が照射される。このように、信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面側とは反対側のシリコン（Ｓｉ）表面から入射させる裏面照射型の構成では、画素に入射する光が配線層に阻害されることなくシリコン（Ｓｉ）基板内に形成された受光領域に到達することができる。そのため、微細な画素においても高い量子効率を実現することができる。その結果、上記第一の問題点に対して、即ち、画素の縮小が進行した場合であっても、再生画像の品質劣化の抑制に対してメリットがある。
【０００８】
ところが、従来の裏面照射型の固体撮像装置では、上記第二の問題点に関して有効な解を与えることができない。すなわち、裏面照射型の固体撮像装置では、入射光が信号走査回路及びその配線層に阻害されることなく受光領域となるシリコン（Ｓｉ）基板内に入射される一方で、配線層に阻害されることが無い故に入射光が隣接画素に漏れこんでしまい混色となってしまうという問題である。
【０００９】
特に、画素が微細化されるとマイクロレンズ、色フィルタの開口ピッチが小さくなるため、特に波長の長いＲ画素に入射した入射光が色フィルタを通過した時点で回折が生じる。その場合、シリコン（Ｓｉ）基板内の受光領域に対して、斜めに入射した光は隣接画素方向に進行し、画素間の境界を越えて隣接画素に入射すると隣接画素の中で光電子を発生させるためそれがクロストークとなり混色が発生してしまう。そして、隣接するＧ画素、Ｂ画素の受光領域に漏れこんでしまいそれが混色を発生させることになる。そのため、再生画面上で色再現性が劣化してしまい画質が低下するという問題が生ずるのである。
【００１０】
上記のように、従来の固体撮像装置およびその製造方法は、隣接画素間でのクロストークが増大するために、混色が発生し、再生画面上での色再現性が劣化するという問題があった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−１２８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
この発明は、隣接画素間でのクロストークを防止して、混色の発生を防止でき、再生画面上での色再現性の向上に対して有利な固体撮像装置を提供する。
【課題を解決するための手段】
【００１３】
この発明の一態様によれば、半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域と、前記信号走査回路部を駆動するための素子駆動回路を配置して成る駆動回路領域とを具備し、前記光電変換部は、前記信号走査回路部が形成される前記半導体基板表面と反対側の半導体基板の裏面側に設けられ、前記単位画素は、隣接する前記単位画素との境界部分を囲むように設けられ素子分離領域を区画する絶縁膜を備える固体撮像装置を提供できる。
【００１４】
この発明の一態様によれば、信号走査回路が形成される側の半導体基板の表面上に第１支持基板を接着する工程と、前記信号走査回路が形成される側とは反対側の前記半導体基板の裏面上を薄膜化する工程と、前記裏面側の半導体基板中に単位画素を囲むように素子分離領域を区画する溝を形成する工程と、前記溝中に絶縁材を埋め込み、絶縁膜を形成する工程と、前記半導体基板の裏面側に第２支持基板を接着する工程と、前記第１支持基板を剥離する工程と、前記表面側の半導体基板表面上に信号走査回路部を形成する工程と、前記第２支持基板を剥離する工程と、前記裏面側の半導体基板表面上に受光面を形成する工程とを具備する固体撮像装置の製造方法を提供できる。
【発明の効果】
【００１５】
この発明によれば、隣接画素間でのクロストークを防止して、混色の発生を防止でき、再生画面上での色再現性の向上に対して有利な固体撮像装置が得られる。
【図面の簡単な説明】
【００１６】
【図１】この発明の第１の実施形態に係る固体撮像装置の全体構成例を示すブロック図。
【図２】第１の実施形態に係る固体撮像装置の画素アレイの等価回路図。
【図３】第１の実施形態に係る固体撮像装置の色フィルタを示す平面図。
【図４】第１の実施形態に係る固体撮像装置の画素アレイの平面構成例（１）を示す平面図。
【図５】第１の実施形態に係る固体撮像装置の画素アレイの平面構成例（２）を示す平面図。
【図６】図４，図５中のＶＩ−ＶＩ線に沿った断面図。
【図７】第１の実施形態に係る固体撮像装置の単位画素を示す断面図。
【図８】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図９】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１０】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１１】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１２】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１３】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１４】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１５】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１６】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１７】第２の実施形態に係る固体撮像装置の画素アレイの平面構成例（１）を示す平面図。
【図１８】（ａ）は第２の実施形態に係る固体撮像装置の画素アレイの平面構成例（２）を示す平面図、（ｂ）は図中の破線で囲んだ部分を示す平面図。
【図１９】（ａ）は図１７，図１８中のＸＩＸ−ＸＩＸ線に沿った断面図、（ｂ）は図中の破線５７で囲った部分を示す断面図、（ｃ）は図中の破線５８で囲った部分を示す断面図。
【図２０】第２の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２１】第２の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２２】第２の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２３】第３の実施形態に係る固体撮像装置の単位画素の断面構成例（１）を示す断面図。
【図２４】図２３中の単位画素を拡大して示す断面図。
【図２５】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２６】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図２７】第３の実施形態に係る固体撮像装置の単位画素の断面構成例（２）を示す断面図。
【図２８】図２７中の単位画素を拡大して示す断面図。
【図２９】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図３０】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図３１】第３の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図３２】比較例に係る固体撮像装置の断面構成例を示す断面図。
【発明を実施するための形態】
【００１７】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１８】
［第１の実施形態］
＜１．構成例＞
まず、図１乃至図７を用いて、第１の実施形態に係る固体撮像装置の構成例について説明する。本例では、受光面が信号走査回路部の形成される半導体基板表面と反対側の半導体基板の裏面側に設けられる裏面照射型の固体撮像装置を一例に挙げて、以下説明する。
【００１９】
１−１．全体構成例
図１を用いて、本例に係る固体撮像装置の全体構成例について説明する。図１は、本例に係る固体撮像装置の全体構成例を示すシステムブロック図である。図１では、画素アレイのカラム位置にAD変換回路が配置された場合の一構成について示した。
【００２０】
図示するように、本例に係る固体撮像装置１０は、撮像領域１２と駆動回路領域１４により構成されている。
撮像領域１２は、半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成るものである。
光電変換部は、光電変換し蓄積するフォトダイオードを含む単位画素１を備え、撮像部として機能する。信号走査回路部は、後述する増幅トランジスタ３等を備え、光電変換部からの信号を読み出し増幅しＡＤ変換回路１５に送信する。本例の場合、受光面（光電変換部）は、信号走査回路部が形成される半導体基板表面と反対側の半導体基板の裏面側に設けられる。
【００２１】
駆動回路領域１４は、上記信号走査回路部を駆動するための垂直シフトレジスタ１３およびＡＤ変換回路等の素子駆動回路を配置して成るものである。
【００２２】
尚、ここでは、CMOSセンサの全体構成の一部として説明したが、これに限られるものではない。即ち、例えば、カラム並列にADC回路が配置されずチップレベルにADC回路が配置される構成、或いはセンサーチップ上にADCが配置されない構成等であっても良い。
【００２３】
垂直シフトレジスタ（Vertical Shift register）１３は、信号ＬＳ１〜ＳＬｋを画素アレイ１２に出力し、単位画素１を行毎に選択する選択部として機能する。選択された行の単位画素１からはそれぞれ、入射された光の量に応じたアナログ信号Ｖsigが垂直信号線ＶＳＬを介して出力される。
【００２４】
ＡＤ変換回路（ＡＤＣ）１５は、垂直信号線ＶＳＬを介して入力されたアナログ信号Ｖsigを、デジタル信号に変換する。
【００２５】
１−２．画素アレイ（撮像領域）の構成例
次に、図２を用いて、図１中の画素アレイ（撮像領域）１２の構成例について説明する。図２は、本例に係る画素アレイの構成例を示す等価回路図である。本例では、単一の画素アレイ１２で複数の色情報を取得する単版式撮像素子を一例に挙げて説明する。
【００２６】
図示するように、画素アレイ１２は、垂直シフトレジスタ１３からの読み出し信号線と垂直信号線ＶＳＬとの交差位置にマトリクス状に配置された複数の単位画素１を備えるものである。
【００２７】
単位画素（PIXEL）１は、フォトダイオード２、増幅トランジスタ３、読み出しトランジスタ４、リセットトランジスタ９、アドレストランジスタ４１を備えている。
【００２８】
上記において、フォトダイオード２は光電変換部を構成する。増幅トランジスタ３、読み出しトランジスタ４、リセットトランジスタ９、およびアドレストランジスタ４１は、信号走査回路部を構成する。
【００２９】
フォトダイオード２のカソードは接地されている。
増幅トランジスタ３は、浮遊拡散層（フローティングディフュージョン）４２からの信号を増幅して出力するように構成されている。増幅トランジスタ３のゲートは浮遊拡散層４２に接続され、ソースは垂直信号線ＶＳＬに接続され、ドレインはアドレストランジスタ４１のソースに接続されている。垂直信号線ＶＳＬにより送信される単位画素１の出力信号は、ＣＤＳ雑音除去回路８により雑音が除去された後、出力端子８１から出力される。
【００３０】
読み出しトランジスタ４は、フォトダイオード２での信号電荷の蓄積を制御するように構成されている。読み出しトランジスタ４のゲートは読み出し信号線ＴＲＦに接続され、ソースはフォトダイオード２のアノードに接続され、ドレインは浮遊拡散層４２に接続されている。
【００３１】
リセットトランジスタ９は、増幅トランジスタ３のゲート電位をリセットするように構成されている。リセットトランジスタ９のゲートはリセット信号線ＲＳＴに接続され、ソースは浮遊拡散層４２に接続され、ドレインはドレイン電源に接続される電源端子５に接続されている。
【００３２】
アドレストランジスタ（トランスファゲート）４１のゲートは、アドレス信号線ＡＤＲに接続されている。
【００３３】
また、負荷トランジスタ６のゲートは選択信号線ＳＦに接続され、ドレインは増幅トランジスタ３のソースに接続され、ソースは制御信号線ＤＣに接続されている。
【００３４】
読み出し駆動動作
この画素アレイ構造による読み出し駆動動作は、次のようになっている。まず、読み出し行の行選択トランジスタ４１が、垂直シフトレジスタ１３から送られる行選択パルスによりオン（ＯＮ）状態になる。
【００３５】
続いて、同様に垂直シフトレジスタ１３から送られたリセットパルスによりリセットトランジスタ９が、オン（ＯＮ）状態になり、浮遊拡散層４２の電位に近い電圧にリセットされる。その後、リセットトランジスタ９は、オフ（ＯＦＦ）状態になる。
【００３６】
続いて、トランスファゲート４が、オン（ＯＮ）状態になり、フォトダイオード２に蓄積された信号電荷が浮遊拡散層４１に読み出され、浮遊拡散層４２の電位が読み出された信号電荷数に応じて変調される。
【００３７】
続いて、変調された信号が、ソースフォロワを構成するＭＯＳトランジスタにより垂直信号線ＶＳＬに読み出され、読み出し動作を完了する。
【００３８】
１−３．色フィルタの平面構成例
次に、図３を用いて、本例に係る固体撮像装置が有する色フィルタ４０６の平面構成例について説明する。図３は、単版式固体撮像素子構造において色信号を取得するために、どのように色フィルタが配置されているかを示したレイアウト図である。
【００３９】
図中において、Ｒと示した画素は主に赤の波長領域の光を透過させる色フィルタが配置された画素、Ｇと示した画素は主に緑の波長領域の光を透過させる色フィルタが配置された画素、Ｂと示した画素は主に青の波長領域の光を透過させる色フィルタが配置された画素である。
【００４０】
本例では、ベイヤー（Bayer）配置として最もよく使用される色フィルタ配置を示した。図示するように、隣接する色フィルタ（Ｒ，Ｇ，Ｂ）は、ロウ方向およびカラム方向において、互いに異なる色信号を取得するように配置されている。
【００４１】
１−４．平面構成例
次に、図４および図５を用いて、本例に係る固体撮像装置が有する画素アレイ１２の平面構成例について説明する。ここでは、上記増幅トランジスタ３等により構成される信号走査回路部１５の回路が形成される半導体基板の表面（表面側）とは反対側の基板表面（裏面側）に受光面が形成される裏面照射型の固体撮像装置を一例に挙げて説明する。
【００４２】
平面構成例（１）
図４に示すように、シリコン（Ｓｉ）基板４０４の裏面上に、ロウ方向およびカラム方向においてマトリクス状に単位画素（PXCEL）１が配置されている。
【００４３】
さらに、シリコン（Ｓｉ）基板４０４の裏面上に、隣接する単位画素１との境界部分を囲むように素子分離領域を区画する素子分離絶縁膜（絶縁膜）４０８が設けられている。そのため、素子分離絶縁膜４０８は、単位画素１を、ロウ方向およびカラム方向において囲むように格子状に配置されている。
【００４４】
ここで、素子分離絶縁膜４０８は、シリコン（Ｓｉ）の屈折率より低い屈折率を持つ絶縁膜から形成されている。例えば、素子分離絶縁膜４０８は、入射される波長400nm-700nm程度の光に対する屈折率が、３．９程度以下である絶縁材料により形成されることが望ましい。より具体的には、例えば、素子分離絶縁膜４０８は、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（Ｓｉ３Ｎ４膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料により形成される。
【００４５】
また、図示するように、本例に係る単位画素１のロウ方向およびカラム方向における画素ピッチＰは、いずれも共通となるように配置されている。
【００４６】
平面構成例（２）
図５に示す平面構成では、素子分離絶縁膜４０８が、シリコン基板４０４の裏面上に隣接する単位画素１との境界部分を囲むように非連続的に平面形状が穴状に配置されている点で、図４に示した上記平面構造（１）と相違する。同様に、素子分離絶縁膜４０８は、単位画素１を、ロウ方向およびカラム方向において囲むように格子状に配置されている。
【００４７】
尚、本実施例では、非連続的に穴状に配置されている平面構成例を示したが、素子分離絶縁膜４０８は連続的に形成される箇所があっても良い。
【００４８】
１−５．断面構成例
次に、図６および図７を用いて、本例に係る固体撮像装置が有する画素アレイ１２の断面構成例について説明する。ここでは、図４、図５中のＶＩ−ＶＩ線に沿った断面を一例に挙げて説明する。
【００４９】
図６に示すように、シリコン基板４０４の表面上において、単位画素１は、層間絶縁膜４０９中に設けられ上記増幅トランジスタ３等により構成される信号走査回路部１５の回路を成す配線層４０２を備えている。
【００５０】
一方、シリコン基板４０４の裏面上において、単位画素１は、信号電子を蓄積するn型拡散層４０３、反射防止膜４０５、色フィルタ４０６、マイクロレンズ４０７、および素子分離絶縁膜４０８を備えている。素子分離絶縁膜４０８は、上記のように、Ｓｉ基板４０４中の画素間の境界部分に設けられている。上記のように、素子分離絶縁膜４０８は、シリコン基板４０４の屈折率より低い屈折率を持つ絶縁膜から形成されている。ｎ＋型拡散層４０３は、後述するように、信号電荷蓄積領域を成すフォトダイオードを構成する拡散層である。
【００５１】
続いて、図７を用いて、表面側の半導体基板４０４近傍の単位画素１の断面構成例についてより詳しく説明する。
【００５２】
図示する断面において、単位画素１は、シリコン基板４０４の表面上に設けられたリセットトランジスタ４、およびシリコン基板４０４中に設けられたフォトダイオード２を備えている。本実施例ではシリコン基板がn型拡散層である場合について例示したが、p型拡散層であっても良い。
【００５３】
読み出しトランジスタ４は、基板４０４上の層間絶縁膜４０９中に設けられたゲート絶縁膜２２、ゲート絶縁膜２２上の層間絶縁膜４０９中に設けられたゲート電極２４、およびゲート電極２４を挟むようにシリコン基板４０４中に隔離して設けられたソース２６（ｎ＋拡散層４０３）、ドレイン２５（ｎ＋拡散層４０３）により構成される。
【００５４】
フォトダイオード２は、ソース２６であるｎ＋拡散層と、このソース２６と接するようにシリコン基板４０４中に設けられソース２６とＰＮ接合を形成するＰウェル層２８により構成される。
【００５５】
ドレイン２５は、ドレイン２５上の層間絶縁膜４０９中に設けられたコンタクト配線層３０を介して配線層４０２に電気的に接続される。そして、この配線層４０２から出力された電気信号に従い、単位画素１の画素がそれぞれ表示される。その他の単位画素の構成も同様であるため、詳細な説明を省略する。
【００５６】
＜２．光学的作用・効果＞
次に、上記図６を用いて、本例に係る固体撮像装置の光学的作用・効果について、説明する。上記１−４．１−５．において説明したように、本例に係る固体撮像装置は、シリコン（Ｓｉ）基板４０４の裏面上に、隣接する単位画素１との境界部分を囲むように素子分離領域を区画する素子分離絶縁膜（絶縁膜）４０８が設けられている。このような構成とすることで、次のような光学的作用・効果が得られる。
【００５７】
即ち、後述する比較例に係る構成においては、本例のような素子分離絶縁膜（絶縁膜）４０８が設けられていない。そのため、シリコン（Ｓｉ）の受光領域に対して斜めに入射した光は、隣接する単位画素方向に進行し、画素間の境界を越えて隣接する単位画素に入射する。その結果、隣接する単位画素の中で光電子を発生させ、それによりクロストークおよび混色が発生し、再生画面上での色再現性が劣化する。
【００５８】
一方、図６に示すように、本例に係る構造によれば、斜め方向に入射した光Ｌ２は素子分離絶縁膜４０８で反射されるため、隣接する単位画素に入射することを防止することができる。従って、クロストークおよび混色を発生させることは無い。
【００５９】
特に、画素が微細化されるとマイクロレンズ、色フィルタの開口ピッチが小さくなるため、波長の長いＲ画素に入射した入射光が色フィルタを通過した時点で回折が生じる。その場合、シリコン（Ｓｉ）基板４０４内の受光領域に対して、斜めに入射した光は隣接画素方向に進行し、画素間の境界を越えて隣接画素に入射すると隣接画素の中で光電子を発生させるためそれがクロストークとなり混色が発生してしまう。そして、隣接するＧ画素、Ｂ画素の受光領域に漏れこんでしまいそれが混色を発生させることになる。そのため、再生画面上で色再現性が劣化してしまい画質が低下する。従って、本例では、Ｒ，Ｇ，Ｂ画素のうち、特に波長の長いＲ画素に入射した入射光であっても、クロストークを防止して、混色の発生を防止でき、再生画像上での色再現性を向上できる点で有効であるといえる。
【００６０】
ここで、素子分離領域において、入射された光がどの程度反射されるかは、シリコン（Ｓｉ）の屈折率と素子分離領域に形成された素子分離絶縁膜４０８の屈折率との関係で決定される。以下において、θinをＳｉ中を進行する光の進行方向と素子分離絶縁膜４０８の表面との成す角度、nsiをＳｉの屈折率、ninを絶縁膜４０８の屈折率した時に、θinは、以下の式（１）で表される。即ち
θin ＝ ARCTAN ( nin / nsi ) … 式（１）
上記式（１）に示すように、素子分離絶縁膜４０８の屈折率ninが、Ｓｉの屈折率nsiよりも低ければそれだけ光が反射されることになり、その分クロストークが低減することが分かる。ここで、素子分離絶縁膜４０８の平面形状は、上記１−４．において、図４に示したように画素境界に沿って隙間無く連続的に格子状に形成すると、光は素子分離絶縁膜４０８で漏れなく反射される。
【００６１】
さらに、素子分離絶縁膜４０８の平面形状は、これに限らず、図５に示したように、一定距離以内で隙間を持って単位画素を囲むように穴状に形成しても良い。これは、入射光の波長に対して素子分離絶縁膜４０８の間隔が一定距離以下であると、素子分離絶縁膜４０８の間に隙間があったとしても入射光は隣接画素に進行していかないからである。その間隔dは、入射光の波長をλとして、概略以下の式（２）で示される。
【００６２】
ｄ ＝ 1/2 * λ … 式（２）
図６に示した構造において、入射光の波長領域は可視光である。その中でもＧ画素、Ｒ画素へ入射する光は、シリコン（Ｓｉ）基板４０４中の深くまで進行するため、クロストークの原因となりうる。従って、式（２）によれば、Ｇ画素のピーク波長540nmに対して、画素間境界にある素子分離絶縁膜４０８の隙間が270nm程度以下であれば、隙間ｄがあったとしても隙間を通して隣接する単位画素１に進行していく光のエネルギーは十分に小さく、従ってクロストークを生じさせることは無いことが分かる。
【００６３】
＜３．製造方法＞
次に、図８乃至図１６を用いて、第１の実施形態に係る固体撮像装置の製造方法について説明する。この説明では、図６に示した構成を一例に挙げて、説明する。
（ステップ１）
まず、図８には、加工前のシリコン（Ｓｉ）基板４０４を示している。
【００６４】
（ステップ２）
続いて、図９に示すように、シリコン（Ｓｉ）基板４０４に対して信号走査回路等が形成される側（表面側）の基板４０４の表面上に、例えば、シリコン（Ｓｉ）等からなる第１支持基板３１を接着する。
【００６５】
（ステップ３）
続いて、図１０に示すように、信号走査回路等が形成される半導体基板の反対側（裏面側）であって、受光領域となる側のシリコン基板４０４の表面上を、例えば、ＲＩＥ（Reactive Ion Etching）法等のエッチングにより薄膜化する。本例の場合、この工程の際、シリコン基板４０４の厚さを、例えば、3〜7um程度となるまで薄くする。
【００６６】
（ステップ４（Si etg））
続いて、図１１に示すように、受光領域が形成されるシリコン基板４０４の表面上（裏面側）の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等により選択的にエッチングを第１支持基板３１の表面上まで行い、溝３３を形成する。
【００６７】
この工程の際、例えば、ＲＩＥ等の異方性エッチングやフォトリソグラフィの際のマスクパターンを変更することにより、図５で示したような穴状の開口を形成することも可能である。
【００６８】
（ステップ５（絶縁膜埋め込み、反射防止膜形成））
続いて、図１２に示すように、上記ステップ４で形成した溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ（Chemical Vapor Deposition）法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。例えば、素子分離絶縁膜４０８は、入射される波長400nm-700nm程度の光に対する屈折率が、３．９程度以下である絶縁材料により形成されることが望ましい。
【００６９】
続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
【００７０】
（ステップ６）
続いて、図１３に示すように、受光側となるシリコン基板４０４の裏面側の反射防止膜４０５上に、例えば、シリコン（Ｓｉ）等からなる第２支持基板３２を接着する。
【００７１】
（ステップ７）
続いて、図１４に示すように、上記ステップ２の工程でシリコン基板４０４の表面側に接着させた信号操作回路側の第１支持基板を、取り外す。
【００７２】
（ステップ８）
続いて、図１５に示すように、第２支持基板３２およびシリコン基板４０４を反転させ、シリコン基板４０４の表面上に、例えば、通常のＬＳＩ製造プロセスを用いて、ｐ型、ｎ型拡散層４０３等を形成し、フォトダイオード２や読み出しトランジスタ４（図示せず）等の能動素子を形成する。
【００７３】
続いて、シリコン基板４０４の表面側の上記形成した構成上に、例えば、ＣＶＤ法等を用いてシリコン酸化膜等を堆積し、層間絶縁間４０９を形成する。その後、層間絶縁膜４０９中に、上記MOD-FET等を接続する配線層４０２を形成し、信号操作回路を形成する。
【００７４】
（ステップ９）
続いて、上記ステップ８にて形成した信号操作回路側（表面側）に、第３支持基板（図示せず）をさらに接着する。
【００７５】
続いて、図１６に示すように、反対側（表面側）の第２支持基板３２を取り外す。
【００７６】
最後に、第３支持基板（図示せず）およびシリコン基板４０４を反転させ、シリコン基板４０４の裏面上に、順次、色フィルタ４０６、マイクロレンズ４０７を形成する。
以上の製造工程により、図６に示す固体撮像装置を製造する。
【００７７】
＜４．効果＞
この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）乃至（２）の効果が得られる。
【００７８】
（１）隣接画素間でのクロストークを防止して、混色の発生を防止できるため、再生画面上での色再現性の向上に対して有利である。
【００７９】
図６等に示すように、この実施形態に係る固体撮像装置の構成では、受光面は、隣接する単位画素（PIXEL）１との境界部分を囲むように設けられ素子分離領域を区画する素子分離絶縁膜４０８を備えている。ここで、素子分離絶縁膜４０８は、シリコン（Ｓｉ）の屈折率より低い屈折率を持つ絶縁膜から形成されている。例えば、素子分離絶縁膜４０８は、入射される波長400nm-700nm程度の光に対する屈折率が、３．９程度以下である絶縁材料により形成されることが望ましい。より具体的には、例えば、素子分離絶縁膜４０８は、シリコン酸化膜（ＳｉＯ２膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料により形成される。また、図４に示すように、例えば、素子分離絶縁膜４０８の平面形状は、単位画素１を、ロウ方向およびカラム方向において囲むように格子状に配置されるものである。
【００８０】
上記構成によれば、図６に示すように、斜め方向に入射した光Ｌ２は素子分離絶縁膜４０８で反射されるため、隣接する単位画素に入射することを防止することができる。従って、クロストークおよび混色を発生させることは無く、再生画面上での色再現性の向上に対して有利である。
【００８１】
（２）画素の縮小が進行した場合であっても、再生画像の品質劣化を抑制できる点で有利である。
【００８２】
単位画素の面積が縮小されると、単位画素で受光できるフォトン（photon）の数が単位画素面積に比例して減少してしまう結果、光ショットノイズに対するＳ／Ｎ比が低下する。Ｓ／Ｎ比が維持できないと、再生画面における画質が劣化してしまい再生画像の品質が落ちてしまう（上記第一の問題点）。
【００８３】
本例に係る固体撮像装置は、裏面照射型である。そのため、入射光は信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面（表面）とは反対側のシリコン（Ｓｉ）表面（裏面）から入射光を照射することができる。そのため、画素に入射する光が配線層に阻害されることなくシリコン（Ｓｉ）基板内に形成された受光領域に到達することができ、微細な画素においても高い量子効率を実現することができる。その結果、上記第一の問題点に対して、即ち、画素の縮小が進行した場合であっても、再生画像の品質劣化の抑制できる点で有利である。
【００８４】
また、上記（１）（２）の点から、本例は、裏面型固体撮像装置に適用した場合に、より有効である。
【００８５】
［第２の実施形態（拡散層を更に備える一例）］
次に、第２の実施形態に係る固体撮像装置およびその製造方法について、図１７乃至図２２を用いて説明する。この実施形態は、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中に設けられるｐ型の拡散層５５を更に備える一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００８６】
＜平面構成例＞
まず、図１７および図１８を用いて、この実施形態に係る画素アレイ１２の平面構成例について説明する。
【００８７】
図１７に示す平面構成例（１）では、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中に単位画素１を囲むように四角状の平面形状に設けられるｐ型の拡散層５５を更に備える点で、上記第１の実施形態と相違している。
【００８８】
図１８（ａ）、（ｂ）に示す平面構成例（２）では、素子分離絶縁膜４８の側壁の側壁上に沿って半導体基板４０４中に単位画素１を囲むように丸状の平面形状に設けられるｐ型の拡散層５５を更に備える点で、上記第１の実施形態と相違している。図１８の実施例では素子分離の平面形状が丸になっている場合について図示しているが、この平面形状が四角であってもかまわない。
【００８９】
また、図１８（ｂ）に示すように、ロウ方向およびカラム方向に隣接するｐ型拡散層５５の膜厚（素子分離絶縁膜４０８の間隔）は、例えば、２７０ｎｍ程度以下であることが望ましい。P型拡散層55はそれぞれ分離されず連続して形成されることが望ましい。これは、そのように隣接する単位画素１の間で隙間無くｐ型拡散層５５が形成されることにより、ｐ型拡散層５５は、前記のような暗電流防止の効果があるだけでなく、受光領域となるｎ型拡散層４０３と、これに隣接する単位画素１中のｎ型拡散層４０３との間の拡散防止の効果をも有することができるからである。
【００９０】
＜断面構造例および光学的作用・効果＞
次に、図１９を用いて、本例に係る断面構造例およびその光学的作用・効果について説明する。ここでは、図１７、図１８中のＸＩＸ−ＸＩＸ線に沿った断面構造を一例に挙げる。
【００９１】
図１９（ａ）に示すように、本例に係る構成では、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中にｐ型の拡散層５５が設けられている点で、上記第１の実施形態と相違している。
本例のような構成にすることにより、以下のような光学的作用・効果が得られる。
まず、図１９（ｂ）に示すように、斜め方向に入射した光Ｌ２は素子分離絶縁膜４０８で反射されるため、隣接する単位画素に入射することを防止することができる。上記第１の実施形態と同様に、クロストークおよび混色を発生させることは無く、再生画面上での色再現性の向上に対して有利である。
【００９２】
加えて、図１９（ｃ）に示すように、シリコン（Ｓｉ）基板４０４と素子分離絶縁膜４０８との界面の空乏化を防止できるため、境界面に存在する結晶欠陥等が原因で発生する暗電流を低減できる点で有利である。
【００９３】
また、この際、図示するように、ｐ型拡散層５５は、隣接する単位画素１の間で、互いに連続的に形成されていることが望ましい。これは、そのように隣接する単位画素１の間で隙間無くｐ型拡散層５５が形成されることにより、ｐ型拡散層５５は、前記のような暗電流防止の効果があるだけでなく、受光領域となるｎ型拡散層４０３と、これに隣接する単位画素１中のｎ型拡散層４０３との間の拡散防止の効果をも有することができるからである。
【００９４】
＜製造方法＞
次に、図２０乃至図２２を用いて、第２の実施形態に係る固体撮像装置の製造方法について説明する。この説明では、上記第１の実施形態と重複する部分の詳細な説明を省略する。
図２０に示すように、受光領域が形成されるシリコン基板４０４の裏面側の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等により選択的にエッチングを第１支持基板３１の表面上まで行い、溝３３を形成する。
【００９５】
この工程の際、例えば、ＲＩＥ等の異方性エッチングやフォトリソグラフィの際のマスクパターンを変更することにより、図１８で示したような穴状の開口を形成することも可能である。
【００９６】
続いて、図２１に示すように、例えば、固層拡散等の方法を用いて、シリコン基板４０４の溝３３（あるいは穴）中の側壁のＳｉ表面中に、ホウ素（Ｂ）やインジウム（Ｉｎ）等のｐ型のドーパントを導入し、ｐ型拡散層５５を形成する。
【００９７】
続いて、図２２に示すように、上記ステップで形成した構成の溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やシリコン窒化膜（Ｓｉ３Ｎ４膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
以下、上記第１の実施形態と同様の製造工程を用いて、本例に係る固体撮像装置を製造する。
【００９８】
＜効果＞
上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。さらに、本例によれば、少なくとも下記（３）の効果が得られる。
【００９９】
（３）暗電流を低減できる点で有利である。
【０１００】
本例に係る固体撮像装置は、素子分離絶縁膜４８の側壁上に沿って半導体基板４０４中に設けられるｐ型の拡散層５５を更に備えている。
【０１０１】
そのため、図１９（ｃ）に示すように、シリコン（Ｓｉ）基板４０４と素子分離絶縁膜４０８との界面の空乏化を防止できるため、境界面に存在する結晶欠陥等が原因で発生する暗電流を低減できる点で有利である。
【０１０２】
さらに、この際、図示するように、ｐ型拡散層５５は、隣接する単位画素１の間で、互いに連続的に形成されていることが望ましい。この構成により、隣接する単位画素１の間で隙間無くｐ型拡散層５５が形成され、ｐ型拡散層５５は、前記のような暗電流防止の効果があるだけでなく、受光領域となるｎ型拡散層４０３と、これに隣接する単位画素１中のｎ型拡散層４０３との間の拡散防止の効果をも有することができるからである。
【０１０３】
［第３の実施形態（絶縁膜、ｐ型拡散層がオフセットされて設けられる一例）］
次に、図２３乃至図３１を用いて、第３の実施形態に係る固体撮像装置およびその製造方法について説明する。この実施形態は、素子分離絶縁膜４０８、ｐ型拡散層５５が、信号走査回路部が形成される半導体基板の表面上（表面側）から所定の距離（ｄ１またはｄ２）を持ってオフセットされて設けられる一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【０１０４】
＜断面構成例（１）＞
図２３に示す断面構成は、素子分離絶縁膜４０８が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１）を持って半導体基板４０４中にオフセットされて設けられる点で、上記第１の実施形態と相違している。
【０１０５】
換言すると、図示する構成は、隣接する単位画素１の間の素子分離絶縁膜４０８が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない点で、上記第１の実施形態と相違している。
【０１０６】
さらに、図示すように、素子分離絶縁膜４０８は、単位画素１の素子分離境界領域に設けられるところ、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４の表面上にまで及んで素子分離絶縁膜４０８を設けると、シリコン基板４０４の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著しく小さくなってしまう。従って、微細画素において、多数のMOS-FET等の能動素子を形成させることができなくなってしまう。
【０１０７】
ここで、図２４に拡大して示すように、破線で囲って示す能動素子（MOS-FET）は、層間絶縁膜中４０９中に設けられるゲート電極gate、ゲート絶縁膜、ゲート電極gateを挟むようにシリコン基板４０４中に隔離して設けられるソースまたはドレインＳ／Ｄ（ｎ型拡散層）により構成される。また、能動素子（MOS-FET）の間には素子分離絶縁膜ＳＴＩが設けられる。さらに、素子分離絶縁膜４０８の下方における半導体基板４０４中に、ドレインＳ／Ｄ（ｎ型拡散層）および素子分離絶縁膜ＳＴＩを囲むように、Ｐウェル（ＰWell）４４２が設けられる。
【０１０８】
しかし、図示するように、本例では、素子分離絶縁膜４０８が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１）を持って半導体基板４０４中にオフセットされて設けられている。
【０１０９】
そのため、単位画素１に形成するMOS-FET等の能動素子のレイアウトには何の制約も無く、従って微細画素を制約無く形成することができる。本例の場合、オフセットさせる距離ｄ１は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。
【０１１０】
＜製造方法（１）＞
次に、図２５および図２６を用いて、上記断面構成例（１）を製造するための製造方法について説明する。
【０１１１】
まず、図２５に示すように、受光領域が形成されるシリコン基板４０４の裏面側の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等によりエッチングを選択的に行い、第１支持基板３１の表面上（シリコン基板４０４の表面側）から所定の距離（ｄ１）を持ってシリコン基板４０４中にオフセットするように、溝３３を形成する点で、上記第１の実施形態と相違する。
【０１１２】
この工程の際には、例えば、エッチングを行う際の印加電圧を上記第１の実施形態よりも低く選択したり、所定の反応物を選択すること等によって、所定の距離ｄ１を持ってオフセットする溝３３を形成する。
【０１１３】
続いて、図２６に示すように、所定の距離ｄ１を持ってオフセットした溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
以後、上記第１の実施形態と同様の製造工程を用いて、図２３に示す固体撮像装置を製造する。
【０１１４】
＜断面構成例（２）＞
次に、図２７に示す断面構成は、素子分離絶縁膜４０８に加えてｐ型拡散層５５が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ２）を持って半導体基板４０４中にオフセットされて設けられる点で、上記第１の実施形態と相違している。換言すると、図示する構成は、隣接する単位画素１の間の素子分離絶縁膜４０８およびｐ型拡散層５５が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない点で、上記第１の実施形態と相違している。
【０１１５】
ここで、図２８中に拡大して示すように、能動素子（MOS-FET）が、素子分離絶縁膜４０８のオフセットさせた領域に設けられている。また、能動素子（MOS-FET）の間には素子分離絶縁膜ＳＴＩが設けられる。
【０１１６】
さらに、本例では、図２８中に示すように、ｐ型拡散層５５とpウェル（ＰWell）４４２とが、境界４４５において接続するように設けられている。
【０１１７】
そのため、光電変換する際において、ホールを半導体基板４０４側へ逃すことができる点で有利である。
【０１１８】
オフセットさせる距離ｄ２は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。
【０１１９】
＜製造方法（２）＞
次に、図２９乃至図３１を用いて、上記断面構成例（２）を製造するための製造方法について説明する。
【０１２０】
まず、図２９に示すように、上記と同様に、受光領域が形成されるシリコン基板４０４の裏面側の単位画素の素子分離境界となるシリコン基板４０４に、例えば、フォトリソグラフィ等によりエッチングを選択的に行い、第１支持基板３１の表面上（シリコン基板４０４の表面側）から所定の距離（ｄ２）を持ってシリコン基板４０４中にオフセットするように溝３３を形成する。
【０１２１】
続いて、図３０に示すように、例えば、固層拡散等の方法を用いて、所定の距離ｄ２を持ってオフセットされた溝３３（あるいは穴）中の側壁のＳｉ表面中に、ホウ素（Ｂ）やインジウム（Ｉｎ）等のｐ型のドーパントを導入し、ｐ型拡散層５５を形成する。
【０１２２】
続いて、図３１に示すように、上記ステップで形成した構成の溝３３（あるいは穴状の開口）中に、例えば、ＣＶＤ法又はスピンコート等により、シリコン（Ｓｉ）の屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、素子分離絶縁膜４０８を形成する。続いて、素子分離絶縁膜４０８上に、例えば、ＣＶＤ法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜４０５を形成する。
以後、上記第１の実施形態と同様の製造工程を用いて、図２７に示す固体撮像装置を製造する。
【０１２３】
＜効果＞
上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。さらに、本例によれば、少なくとも下記（４）の効果が得られる。
【０１２４】
（４）単位画素１に形成するMOS-FET等の能動素子のレイアウトに何の制約も無いため、微細画素を制約無く形成することができる。
【０１２５】
ここで、素子分離絶縁膜４０８、ｐ型拡散層５５は、単位画素１の素子分離境界領域に設けられる必要があるところ、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４の表面上にまで及んで素子分離絶縁膜４０８、ｐ型拡散層５５を設けると、シリコン基板４０４の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著しく小さくなってしまう。従って、微細画素において、多数のMOS-FETを形成させることができなくなってしまう。
【０１２６】
しかし、図２３、図２７に示すように、本例に係る構成では、素子分離絶縁膜４０８、ｐ型拡散層５５が、信号走査回路部が形成される半導体基板４０４の表面上（表面側）から所定の距離（ｄ１，ｄ２）を持って半導体基板４０４中にオフセットされて設けられている。換言すると、本例に係る構成は、隣接する単位画素１の間の素子分離絶縁膜４０８、ｐ型拡散層５５が、信号走査回路の形成される表面側のシリコン（Ｓｉ）基板４０４上には形成されていない。
【０１２７】
その結果、単位画素１に形成するMOS-FET等の能動素子のレイアウトには何の制約も無いため、微細画素を制約無く形成することができる点で有利である。
【０１２８】
尚、オフセットさせる距離ｄ１，ｄ２は、例えば、１５０ｎｎ程度から１μｍ程度であることが望ましい。
【０１２９】
［比較例（素子分離絶縁膜を備えていない一例）］
次に、図３２を用いて、上記第１乃至第３の実施形態に係る固体撮像装置と比較するために、比較例に係る固体撮像装置について説明する。この比較例は、素子分離領域において素子分離絶縁膜を備えていない一例に関するものである。
【０１３０】
図示するように、この比較例に係る構成では、素子分離領域において、上記実施形態に示す素子分離絶縁膜を備えていない。
【０１３１】
そのため、この比較例に係る固体撮像装置では、基板の裏面側より入射された入射光Ｌ１１，Ｌ１２は、単位画素１００中においてＭＬ／ＣＦの通過後に回折し、隣接する単位画素に漏れこみ、クロストークとなる。その結果、混色を発生させ、再生画面上で色再現性が劣化してしまい画質が低下する点で不利である。
【０１３２】
このように、比較例に係る構成では、素子分離領域において上記実施形態に示す素子分離絶縁膜を備えていないため、シリコン（Ｓｉ）基板中を伝播する光Ｌ１１，Ｌ１２の進行を止めることができない。
【０１３３】
以上、第１乃至第３の実施形態および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および比較例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および比較例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１３４】
１…単位画素（PIXEL）、４０２…配線層、４０３…ｎ型拡散層、４０４…半導体（シリコン）基板、４０５…反射防止膜、４０６…色フィルタ、４０７…マイクロレンズ、４０８…素子分離絶縁膜、４０９…層間絶縁膜。
【特許請求の範囲】
【請求項１】
半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域を具備し、
前記撮像領域は、隣接する単位画素との境界部分に対応して各単位画素を囲むように設けられる素子分離絶縁膜を備え、
前記素子分離絶縁膜は、前記信号走査回路部が形成される前記半導体基板の表面から前記半導体基板中にオフセットされて設けられ且つ前記半導体基板の裏面に達していること
を特徴とする固体撮像装置。
【請求項２】
前記素子分離絶縁膜と前記半導体基板の表面との間に設けられた能動素子をさらに備えること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記光電変換部は、前記半導体基板中に設けられ信号電荷蓄積領域を成す第１導電型の拡散層を有するフォトダイオードを備え、
前記単位画素は、前記素子分離絶縁膜の側壁上に沿って前記半導体基板中に設けられる第２導電型の拡散層を更に備えること
を特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記素子分離絶縁膜の平面形状は、各単位画素を囲むように格子状に配置されること
を特徴とする請求項１、２又は３に記載の固体撮像装置。
【請求項５】
前記素子分離絶縁膜の平面形状は、各単位画素を囲むように非連続的な穴状に配置されていること
を特徴とする請求項１、２又は３に記載の固体撮像装置。
【請求項１】
半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域を具備し、
前記撮像領域は、隣接する単位画素との境界部分に対応して各単位画素を囲むように設けられる素子分離絶縁膜を備え、
前記素子分離絶縁膜は、前記信号走査回路部が形成される前記半導体基板の表面から前記半導体基板中にオフセットされて設けられ且つ前記半導体基板の裏面に達していること
を特徴とする固体撮像装置。
【請求項２】
前記素子分離絶縁膜と前記半導体基板の表面との間に設けられた能動素子をさらに備えること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記光電変換部は、前記半導体基板中に設けられ信号電荷蓄積領域を成す第１導電型の拡散層を有するフォトダイオードを備え、
前記単位画素は、前記素子分離絶縁膜の側壁上に沿って前記半導体基板中に設けられる第２導電型の拡散層を更に備えること
を特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記素子分離絶縁膜の平面形状は、各単位画素を囲むように格子状に配置されること
を特徴とする請求項１、２又は３に記載の固体撮像装置。
【請求項５】
前記素子分離絶縁膜の平面形状は、各単位画素を囲むように非連続的な穴状に配置されていること
を特徴とする請求項１、２又は３に記載の固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２０１３−３０８０３（Ｐ２０１３−３０８０３Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１２−２３２７３７（Ｐ２０１２−２３２７３７）
【出願日】平成２４年１０月２２日（２０１２．１０．２２）
【分割の表示】特願２００８−４８４１２（Ｐ２００８−４８４１２）の分割
【原出願日】平成２０年２月２８日（２００８．２．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２４年１０月２２日（２０１２．１０．２２）
【分割の表示】特願２００８−４８４１２（Ｐ２００８−４８４１２）の分割
【原出願日】平成２０年２月２８日（２００８．２．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]