平板表示装置及びその駆動方法
【課題】伝導性基板に偶然に印加される電圧、静電気及び外力による薄膜トランジスターの特性低下を防止することができる平板表示装置及びその駆動方法を提供する。
【解決手段】伝導性基板21と、伝導性基板21上に形成された絶縁層22と、伝導性基板21上に形成された薄膜トランジスター(ゲート電極28、第2絶縁層27及びソース/ドレイン電極29a、29b)と、伝導性基板21の一領域に形成され、伝導性基板21を接地させる接地部23を含む平板表示装置。
【解決手段】伝導性基板21と、伝導性基板21上に形成された絶縁層22と、伝導性基板21上に形成された薄膜トランジスター(ゲート電極28、第2絶縁層27及びソース/ドレイン電極29a、29b)と、伝導性基板21の一領域に形成され、伝導性基板21を接地させる接地部23を含む平板表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は平板表示装置及びその駆動方法に関し、より具体的には、基板に偶然に印加される電圧、静電気及び外力による薄膜トランジスターの特性低下を防止することができる平板表示装置及びその駆動方法に関する。
【背景技術】
【0002】
一般に、伝導性基板、特に、ステンレススチール(SUS)、またはチタンなどを利用して形成された伝導性薄膜上に薄膜トランジスターを具現するためには、伝導性薄膜と薄膜トランジスターの間に絶縁可能な層であるバッファー層が必要である。このように、バッファー層が具備された伝導性薄膜上に形成された薄膜トランジスター(SOI:silicon on insulator)は、類似の電気的及び構造的特性を持つようになる。
【0003】
この時、薄膜トランジスターを構成する半導体層は、非晶質シリコン層を低温加熱して結晶化するか、エキシマレーザー結晶化(ELA: Eximer Laser Annealing)したポリシリコン(LTPS:low temparature poly silicon)を利用する。
【0004】
しかし、低温ポリシリコンを利用して形成された半導体層を具備した薄膜トランジスターが形成された伝導性基板に外力が作用する時、薄膜トランジスターの素子特性が低下されることがあり得る。より具体的には、伝導性基板に引っ張り応力(tensile)が印加されれば薄膜トランジスターのドレイン電流量が増加し、伝導性基板に圧縮応力(compressive stress)が印加されれば薄膜トランジスターのドレイン電流量が減少する。
【0005】
このように、伝導性基板を曲げる時に発生する引っ張り応力または圧縮応力によって薄膜トランジスターのドレイン電流量が変化することで、平板表示装置の素子特性、漏洩電流と移動度、画素の明るさ、対比比などが変化される。これによって、ディスプレイの性能が低下されるという問題点を持つ。
【0006】
また、従来の薄膜トランジスター基板の構造において、伝導性基板に意図しない電圧が印加されたり静電気などによって伝導性薄膜に予想できない電荷が蓄積されたような場合には、薄膜トランジスターの初期設計の時に提案されたしきい値電圧が基準設計値と異なって変化するため、回路のチューニングがうまくできなくなるという問題点を持っている。
【0007】
以下では図面を参照して従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を具体的に説明する。
【0008】
図1は、従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を現すグラフである。
【0009】
図1を参照すれば、X軸は薄膜トランジスターに印加される逆バイアス電圧を現し、Y軸は薄膜トランジスターに印加される逆バイエスによるドレイン電流の変化を現す。
【0010】
このグラフに現れたところによれば、伝導性基板に印加される逆バイアス電圧が大きくなるほどしきい値電圧の移動量(shift)が増加されるということが分かる。
【0011】
このように、薄膜トランジスター基板のしきい値電圧が基準設計値と違うように変化する場合には、薄膜トランジスターを利用したディスプレイ上に表示される各色相をX、Y値で表示した色座標、階調及び明暗などが変化し得るという問題点を持つ。
【0012】
一方、従来の平板表示装置及びその駆動方法に関する技術を記載した文献としては、下記特許文献1ないし4がある。
【特許文献1】特開2004−246351号公報
【特許文献2】特開2004−214281号公報
【特許文献3】特開2004−048005号公報
【特許文献4】特開2004−280034号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、前記従来の問題点を解消するために導出された発明であり、その目的は、伝導性基板に外力が加わって発生してしまう薄膜トランジスターの特性低下を防止することができる基板を用いて偶然に印加される電圧や静電気などによって起こるしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【0014】
前記目的を果たすために、本発明の一側面によれば、本発明の平板表示装置は伝導性基板と、前記伝導性基板上に形成される少なくとも一つの絶縁層と、前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、前記伝導性基板の少なくとも一領域に形成されて、前記伝導性基板を接地させる接地部を含む。
【0015】
本発明の他の側面によれば、本発明の平板表示装置は伝導性基板と、前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、前記伝導性基板上に形成される少なくとも一つの絶縁層と、前記絶縁層の中で少なくとも一層をとり除いて前記伝導性基板の少なくとも一領域を露出させる基板露出部と、前記基板露出部に連結されて前記伝導性基板に逆バイアス電圧を印加するシステム制御部を含む。
【発明の効果】
【0016】
以上説明したように、本発明によれば、伝導性基板に外力が加えられた場合に発生する薄膜トランジスターの特性低下を防止することができ、基板に偶然に印加される電圧と静電気などによってしきい値電圧の変動を防止することができる。
【発明を実施するための最良の形態】
【0017】
以下では、本発明の実施形態を図面を参照てして具体的に説明する。
【0018】
図2は本発明の第1実施形態による平板表示装置の概略的な側断面図である。
【0019】
図2を参照すれば、平板表示装置20は、伝導性基板21、第1絶縁層25、半導体層26、第2絶縁層27、ゲート電極28、第3絶縁層29及びソース/ドレイン電極29a、29bを含む。
【0020】
また、平板表示装置20は伝導性基板21の下面に形成される第4絶縁層22と、少なくとも部分的に伝導性基板21を露出させるように第1、第3及び第4絶縁層25、29、22の中で少なくとも一層の一領域をとり除いて形成された接地部23と、金属配線24をさらに含む。
【0021】
具体的には、第1絶縁層25は伝導性基板21上に形成され、バッファー層の役割を遂行する。この時、伝導性基板21はステンレススチール(SUS)またはチタンなどを利用して形成されるが、フレキシブルな薄膜形態に形成されることが一番望ましい。
【0022】
半導体層26は第1絶縁層25上に形成され、この半導体層26は伝導性基板21上に蒸着された非晶質シリコンをレーザーなどを利用して結晶化したポリシリコンを利用する。
【0023】
半導体層26はシリコン及び有機物質などに形成されることができる。半導体層26上には第2絶縁層27が形成され、第2絶縁層27上にはゲート電極28が形成される。
【0024】
本実施形態では第2絶縁層27とゲート電極28が同時にパターニングされることで、図示するように、ゲート電極28と第2絶縁層27がゲート領域として半導体層26のチャンネル領域(図示せず)上部に形成されることになる。
【0025】
第3絶縁層29は第1絶縁層25とゲート電極28上に形成され、第3絶縁層29には複数のコンタクトホール(図示せず)が形成される。
【0026】
ソースまたはドレイン電極29a、29bは第3絶縁層29上に形成され、第3絶縁層29に形成されたコンタクトホールを通じて半導体層26と電気的に連結されるように形成される。
【0027】
第4絶縁層22は伝導性基板21の下面に形成され、外部から印加されるノイズ及び不純物などが伝導性基板21側に流入されることを防止することができる。第1ないし第4絶縁層25、27、29、22は酸化膜または窒化膜などで形成されるが、これに制限されない。
【0028】
一方、接地部23は伝導性基板21の下面に形成された第4絶縁層22の一領域を部分的に取り除くことで形成され、その形成位置は制限されない。また、接地部23には金属配線24が連結されるが、接地部23に金属配線24を連結することで、伝導性基板21に意図しない電圧または静電気などによって発生された充電された電荷を外部に排出することができる。
【0029】
この金属配線24は、たとえば金、銀、アルミニウム、銅などの伝導性を有する金属、及びさまざまな伝導性の合金を使用することができる。金属配線24は多様な方法、たとえば、半田付け工程を通じて接地部23に連結される。また、金属配線24は所定幅を持つ帯形状またはライン形状などで形成されるが、これらに制限されない。
【0030】
図3は、図2の接地部が形成される位置を図した平面図であり、図4は図2の接地部が形成される位置を図した他の平面図である。
【0031】
図3及び図4を参照すれば、本有機発光表示装置80は伝導性基板21上に形成された画像表示領域81とパッド部82、及び接地部23を含む。
【0032】
一般に、画像表示領域81には薄膜トランジスター(図示せず)及び発光素子(図示せず)などが形成されており、パッド部82には端子部(図示せず)などが形成されている。発光素子(図示せず)は有機発光素子であることが望ましい。説明の便宜上、薄膜トランジスター及び発光素子に対する詳細な開示及びそれに対する具体的な説明は略する。
【0033】
図3には伝導性基板21の角領域に接地部23が形成されるが、具体的にはパッド部82上に形成されている。接地部23には金属配線24が連結されており、この金属配線24は伝導性基板21上に意図しない電圧または静電気などによって充電された電荷を外部に排出する。
【0034】
前述した実施形態では接地部23が伝導性基板21の角領域や一側端部の中央領域に形成されているが、接地部23の形成位置はこれに限定されない。ただし、画像表示領域81に形成された発光素子の発光效率を落とさない位置に形成されることが望ましい。
【0035】
図4には伝導性基板21の一側端部の中央領域に形成されるが、具体的には画像表示領域81の上端中央領域に形成されている。前述したように、接地部23には金属配線24が連結されており、この金属配線24は伝導性基板21上に意図しない電圧または静電気などによって充電された電荷を外部に排出する。
【0036】
図5は本発明の第2実施形態による平板表示装置の概略的な側断面図である。
【0037】
図5を参照すれば、平板表示装置30は伝導性基板31、第1絶縁層35、半導体層36、第2絶縁層37、ゲート電極38、第3絶縁層39及びソース/ドレイン電極39a、39bを含む。
【0038】
また、本平板表示装置30は伝導性基板31の下面に形成される第4絶縁層32と、少なくとも部分的に伝導性基板31を接地させる接地部33と、金属配線34をさらに含む。説明の重複を避けるため、前記第1実施形態と同じ構成要素である第1絶縁層35、半導体層36、第2絶縁層37、ゲート電極38、第3絶縁層39、ソース/ドレイン電極39a、39b、第4絶縁層32及び金属配線34に対する具体的な説明は略する。
【0039】
一方、接地部33は伝導性基板31の上面に形成された第1、第3絶縁層35、39の同一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。接地部33には金属配線34が連結されるが、接地部33に金属配線34を連結することで、伝導性基板31に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
【0040】
図6は、本発明の第3実施形態による平板表示装置の概略的な側断面図である。
【0041】
図6を参照すれば、平板表示装置40は伝導性基板41、第1絶縁層46、半導体層47、第2絶縁層48、ゲート電極49、第3絶縁層50及びソース/ドレイン電極51a、51bを含む。また、本平板表示装置50は伝導性基板41の下面に形成される第4絶縁層42と、少なくとも部分的に伝導性基板41を接地させる第1接地部43と第2接地部44、金属配線45をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0042】
本発明の特徴的な構成要素である第1接地部43と第2接地部44は伝導性基板41の上面に形成された第1、第3及び第4絶縁層46、50、42の一領域を部分的に取り除くことで形成されるが、その形成位置には制限を受けない。
【0043】
第1接地部43または第2接地部44には金属配線45が連結されるが、本実施形態では第1接地部43に金属配線45を連結することで、伝導性基板41に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。本実施形態では金属配線45を第1接地部43に形成したが、金属配線45を第2接地部44に連結することができることは勿論である。
【0044】
図7は本発明の第4実施形態による平板表示装置の概略的な側断面図である。
【0045】
図7を参照すれば、平板表示装置60は伝導性基板61、第1絶縁層64、半導体層65、第2絶縁層66、ゲート電極67、第3絶縁層68及びソース/ドレイン電極69a、69bを含む。また、本平板表示装置60は少なくとも部分的に伝導性基板61を接地させる接地部62と、金属配線63をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0046】
一方、接地部62は伝導性基板61の上面に形成された第1、第3絶縁層64、68の同一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。
【0047】
接地部62には金属配線63が連結されるが、接地部62に金属配線63を連結することで、伝導性基板61に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
【0048】
図8を参照すれば、平板表示装置70は伝導性基板71、ゲート電極72、ゲート絶縁層73、半導体層76、ソース/ドレイン電極77a、77bを含む。また、本平板表示装置70は少なくとも部分的に伝導性基板71を接地させる接地部74と金属配線75をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0049】
平板表示装置70の構造を簡単に説明すれば、伝導性基板71上にはゲート電極72が形成される。ゲート電極72と伝導性基板71上にはゲート絶縁層73が形成され、ゲート絶縁層73上にはゲート電極72が中央に位置するように半導体層76が形成される。半導体層76上にはゲート電極72と対応する部分を除いた部分にソース/ドレイン電極77a、77bが形成される。
【0050】
一方、接地部74は伝導性基板71の上面に形成されたゲート絶縁層73の一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。
【0051】
接地部74には金属配線75が連結されるが、接地部74に金属配線75を連結することで、伝導性基板71に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
【0052】
図9は本発明の他の側面による第1実施形態による平板表示装置の概略的な側断面図である。
【0053】
図9を参照すれば、平板表示装置100は薄膜トランジスター180、基板露出部101、第1絶縁層120、第2絶縁層140、第3絶縁層160、システム制御部103及びコントローラー104を含む。薄膜トランジスター180は伝導性基板110上に形成され、半導体層130、ゲート電極150、ソース/ドレイン電極170a、170bを含む。
【0054】
基板露出部101は伝導性基板110を少なくとも部分的に露出させるために第1及び第3 絶縁層120、160の一領域をとり除いて形成される。
【0055】
システム制御部103は伝導性基板110に逆バイアス電圧を印加するために形成され、 システム制御部103と基板露出部101を電気的に連結するためにはこれらの間に連結配線102が形成される。
【0056】
具体的には、薄膜トランジスター180の第1絶縁層120は伝導性基板110上に形成され、 バッファー層の役割を遂行する。この時、伝導性基板110はステンレススチールまたはチタンなどを利用して形成されるが、フレキシブル可能な薄膜形態に形成されることが一番望ましい。
【0057】
半導体層130は第1絶縁層120上に形成され、この半導体層130は伝導性基板100上に蒸着された非晶質シリコンをレーザーなどを利用して結晶化したポリシリコンを利用する。また、半導体層130はシリコン及び有機物質などで形成されることができる。
【0058】
半導体層130上には第2絶縁層140が形成され、第2絶縁層140上にはゲート電極150が形成される。本実施形態では第2絶縁層140とゲート電極150が同時にパターニングされることができ、図示されたように、ゲート電極150と第2絶縁層140は半導体層130のチャンネル領域上部に形成されることができる。
【0059】
第3絶縁層160は第1絶縁層120とゲート電極150上に形成され、第3絶縁層160には複数のコンタクトホール(図示せず)が形成される。ソースまたはドレイン電極170a、170bは第3絶縁層160に形成されたコンタクトホールを通じて半導体層130と電気的に連結されるように第3絶縁層160上に形成される。第1ないし第3絶縁層120、140、160は酸化膜または窒化膜などで形成されるが、これらに制限されない。
【0060】
基板露出部101は伝導性基板110を露出させるために第1及び3絶縁層120、160の一領域をとり除いて形成されるが、その形成位置には制限を受けない。
【0061】
一方、伝導性基板110には基板露出部101に連結されたシステム制御部103が形成される。システム制御部103は伝導性基板110上に形成された薄膜トランジスター180がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター180の場合、正(+)逆バイアス電圧を印加する。
【0062】
システム制御部103は伝導性基板110に印加される逆バイアス電圧を調節することができるコントローラー104を含む。コントローラー104は伝導性基板110に印加される逆バイアス(back bias)電圧、特に、PMOS薄膜トランジスター180の場合、負(−)逆バイアス電圧を調節することができ、NMOS薄膜トランジスター180の場合、特に、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板110に外力が作用する時発生する応力による薄膜トランジスター180の素子特性などを調節することができる。
【0063】
より具体的には、薄膜トランジスターの180の移動度、漏洩電流、しきい値電圧及びエススロップなどを調節することができる。
【0064】
基板露出部101とシステム制御部103の間にはこれらを電気的に連結する連結配線170が形成される。連結配線102は多様な方法(例えば、半田付け工程)を通じて基板露出部101とシステム制御部103を連結する。連結配線102は所定幅を持つ帯形状、ライン形状及びワイヤなどで形成されるが、これらに制限されない。
【0065】
図10は図9のシステム制御部と連結される位置を示した有機発光表示装置の概略的な平面図であり、図11は図9のシステム制御部と連結される位置を示した他の有機発光表示装置の概略的な平面図である。
【0066】
図10及び図11を参照すれば、本平板表示装置600は伝導性基板110上に形成された画像表示領域610とパッド部620、基板露出部101、システム制御部103、コントローラー104及び連結配線102を含む。
【0067】
一般に、画像表示領域610には薄膜トランジスター(図示せず)及び発光素子(図示せず)などが形成されており、パッド部620には端子部などが形成されている。発光素子(図示せず)は有機発光素子であることが望ましい。説明の便宜上、薄膜トランジスター及び発光素子に対する詳細的な開示及びそれに対する具体的な説明は略する。
【0068】
図10には伝導性基板110の角領域に逆バイアス電圧、特に、PMOS型薄膜トランジスターの場合、負(−)逆バイアス電圧、NMOS型薄膜トランジスターの場合、正(+)逆バイアス電圧を印加するための基板露出部101に連結されるシステム制御部103が形成され、基板露出部101は形成位置に制限を受けない。
【0069】
システム制御部103は伝導性基板110に印加される逆バイアス電圧を調節することができるコントローラー104を含む。
【0070】
コントローラー104は伝導性基板110に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスターの場合、負(−)逆バイアス電圧、NMOS型薄膜トランジスターの場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板110を曲げる時発生される応力による薄膜トランジスター素子特性などを制御することができる。基板露出部101とシステム制御部103の間にはこれらを電気的に連結する連結配線102が形成される。
【0071】
図11には伝導性基板110の一側端部の中央領域に形成されるが、具体的には画像表示領域610の上端中央領域に形成されている。前述したように、基板露出部101と連結されたシステム制御部103、システム制御部103と基板露出部101の間を電気的に連結する連結配線102が形成される。
【0072】
システム制御部103には伝導性基板110に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスターの場合、負(−)逆バイアス電圧、NMOS型薄膜トランジスターの場合、正(+)逆バイアス電圧を調節することができるコントローラー104を含む。
【0073】
伝導性基板110に印加される逆バイアス電圧を調節することができることによって、伝導性基板110に外力が作用する時発生される応力による薄膜トランジスター(図示せず)素子特性の低下を防止することができる。
【0074】
前記実施形態ではシステム端子103が伝導性基板110の角領域や一側端部の中央領域に形成されているが、システム端子103の形成位置はこれに限定されず、ただし、画像表示領域610に形成された発光素子の発光效率を落とさない位置に形成されることが望ましい。
【0075】
図12は本発明の他の側面の第2実施形態による平板表示装置の概略的な側断面図である。
【0076】
図12を参照すれば、平板表示装置200は薄膜トランジスター290、基板露出部201、第1絶縁層220、第2絶縁層250、第3絶縁層270、第4絶縁層230、システム制御部203及びコントローラー204を含む。
【0077】
薄膜トランジスター290は伝導性基板210上に形成され、半導体層240、ゲート電極260及びソース/ドレイン電極280a、280bを含む。また、本薄膜トランジスター290は伝導性基板210の下面に形成される第4絶縁層230及び連結配線202をさらに含む。
【0078】
第4絶縁層230は伝導性基板210の下面に形成されるが、外部から印加されるノイズ及び不純物などが伝導性基板210に流入されることを防止することができる。説明の重複を避けるために、前記第1実施形態と同じ構成要素である第1絶縁層220、半導体層240、第2絶縁層250、ゲート電極260、第3絶縁層270、ソース/ドレイン電極280a、280b及び連結配線202に対する具体的な説明は略する。
【0079】
基板露出部201は伝導性基板210を少なくとも部分的に露出させるために第1及び第3絶縁層220、270の一領域をとり除いて形成されるが、その形成位置には制限を受けない。
【0080】
一方、伝導性基板210には基板露出部201と連結されたシステム制御部203が形成される。システム制御部203は伝導性基板210上に形成された薄膜トランジスター290がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター290の場合、正(+)逆バイアス電圧を印加する。
【0081】
システム制御部203は伝導性基板210に印加される逆バイアス電圧を調節することができるコントローラー204を含む。コントローラー204は伝導性基板210に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター290の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター290の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板210に外力が作用する時発生する応力による薄膜トランジスター290の素子特性などを調節することができる。より具体的には、薄膜トランジスターの290の移動度、漏洩電流、しきい値電圧及びエススロップなどを調節することができる。また、基板露出部201とシステム制御部203の間にはこれらを電気的に連結する連結配線202が形成される。
【0082】
図13は本発明の他の側面の第3実施形態による平板表示装置の概略的な側断面図である。
【0083】
図13を参照すれば、平板表示装置300は薄膜トランジスター390、基板露出部301、第1絶縁層330、第2絶縁層350、第3絶縁層320、第4絶縁層320、システム制御部303及びコントローラー304を含む。
【0084】
薄膜トランジスター390は伝導性基板310上に形成され、半導体層340、ゲート電極360及びソース/ドレイン電極380a、380bを含む。また、本薄膜トランジスター390は伝導性基板310の下面に形成される第4絶縁層370及び連結配線302をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0085】
基板露出部301は伝導性基板310を少なくとも部分的に露出させるために第1及び第3絶縁層330、370の一領域をとり除いて形成され、その形成位置には制限を受けない。
【0086】
一方、伝導性基板310には基板露出部301と連結されたシステム制御部303が形成される。システム制御部303は伝導性基板310上に形成された薄膜トランジスター390がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター390の場合、正(+)逆バイアス電圧を印加する。
【0087】
システム制御部303は伝導性基板310に印加される逆バイアス電圧を調節することができるコントローラー303を含む。コントローラー304は伝導性基板310に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター390の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター390の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板310に外力が作用する時発生する応力による薄膜トランジスター390の素子特性などを制御することができる。より具体的には、薄膜トランジスターの390の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部301とシステム制御部303の間にはこれらを電気的に連結する連結配線302が形成される。
【0088】
図14は本発明の他の側面の第4実施形態による平板表示装置の概略的な側断面図である。
【0089】
図14を参照すれば、平板表示装置400は薄膜トランジスター490、第1基板露出部401、第2基板露出部402、第1絶縁層420、第2絶縁層450、第3絶縁層470、システム制御部404及びコントローラー405を含む。
【0090】
薄膜トランジスター490は可撓性を持つ伝導性基板410上に形成されて半導体層440、ゲート電極460及びソース/ドレイン電極480a、480bを含む。また、本薄膜トランジスター490は可撓性を持つ伝導性基板410の下面に形成される第4絶縁層430及び連結配線403をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0091】
第1基板露出部401と第2基板露出部402は伝導性基板410を少なくとも部分的に露出させるために第1、3、及び4絶縁層420、470、430の一領域をとり除いて形成され、その形成位置には制限を受けない。
【0092】
一方、伝導性基板410には基板露出部401と連結されたシステム制御部404が形成される。システム制御部404は伝導性基板410上に形成された薄膜トランジスター490がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター490の場合、正(+)逆バイアス電圧を印加する。
【0093】
システム制御部404は伝導性基板410に印加される逆バイアス電圧を調節することができるコントローラー405を含む。コントローラー405は伝導性基板410に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター490の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター490の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板410に外力が作用する時発生する応力による薄膜トランジスター490素子特性などを調節することができる。より具体的に、薄膜トランジスターの490の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部401とシステム制御部404の間にはこれらを電気的に連結する連結配線403が形成される。
【0094】
本実施形態では連結配線403を第1基板露出部401に形成したが、連結配線403を第2基板露出部402に連結できることは勿論である。
【0095】
図15は本発明の他の側面の第5実施形態による平板表示装置の概略的な側断面図である。
【0096】
図15を参照すれば、平板表示装置500は薄膜トランジスター560、基板露出部501、システム制御部503及びコントローラー504を含む。薄膜トランジスター560はゲート電極520、半導体層540、及びソース/ドレイン電極550a、550bを含む。また、本薄膜トランジスター560は伝導性基板510に連結配線502をさらに含む。説明の重複を避けるため、前記第1実施形態と同じ構成要素であるゲート電極520、半導体層540、ソース及びドレイン電極550a、550b、及び連結配線502に対する具体的な説明は略する。
【0097】
基板露出部501は伝導性基板510を少なくとも部分的に露出させるためにゲート絶縁層530の一領域をとり除いて形成され、その形成位置には制限を受けない。
【0098】
一方、伝導性基板510には基板露出部501と連結されたシステム制御部503が形成される。
【0099】
システム制御部503は伝導性基板510上に形成された薄膜トランジスター560がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター560の場合、正(+)逆バイアス電圧を印加する。
【0100】
システム制御部503は伝導性基板510に印加される逆バイアス電圧を調節することができるコントローラー504を含む。コントローラー504は伝導性基板510に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター560の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター560の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板510に外力が作用する時発生する応力による薄膜トランジスター560の素子特性などを調節することができる。より具体的には、薄膜トランジスターの560の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部501とシステム制御部504の間にはこれらを電気的に連結する連結配線502が形成される。
【0101】
図16及び図17は本発明の他の側面による薄膜トランジスターの特性を現したグラフである。
【0102】
図16を参照すれば、X軸は伝導性基板に印加される逆バイアス電圧を現し、Y軸は伝導性基板上に形成されたPMOS型の低温ポリシリコン薄膜トランジスター素子の移動度と漏洩電流を現す。このグラフに現れたように、伝導性基板に正(−)逆バイアスを印加した場合には薄膜トランジスター素子の漏洩電流が増加され、移動度が減少されて薄膜トランジスターの動作特性が弱化される。
【0103】
これと反対に、伝導性基板に負(−)逆バイアス電圧を印加した場合に薄膜トランジスター素子の漏洩電流は減少され、移動度が増加されるので、動作特性が向上する。例えば、伝導性基板に−10Vの逆バイアス電圧を印加する場合、漏洩電流は1.1×10−12Aで、移動度は12.15cm2/Vsecである。
【0104】
一方、伝導性基板に10Vの逆バイアス電圧を印加する場合、漏洩電流は1.35×10−12Aで、移動度は11.95cm2/Vsecである。そして、伝導性基板に−15Vの負(−)逆バイアス電圧を印加する場合、漏洩電流は1.0×10−12Aで、移動度は12.25cm2/Vsecである。
【0105】
実験結果によれば、PMOS型薄膜トランジスターの場合、伝導性基板に正(+)逆バイアス電圧を印加する場合に比べて負(−)逆バイアス電圧を印加する場合が漏洩電流及び移動度の面で動作特性がさらに良い。特に、負(−)逆バイアス電圧が大きくなるほど動作特性がさらに向上する。
【0106】
図17を参照すれば、X軸は伝導性基板上に印加される逆バイアス電圧を現し、Y軸は伝導性基板上に形成されたPMOS型低温ポリシリコン薄膜トランジスター素子のしきい値電圧とエススロップ(s・slope)を現す。このグラフによれば、伝導性基板に正(+)逆バイアスを印加した場合にはしきい値電圧が減少されて薄膜トランジスターの動作特性が弱化される。
【0107】
これと反対に、伝導性基板に負(−)電圧を印加した場合にしきい値電圧は増加される。
【0108】
また、伝導性基板に逆バイアス電圧の絶対値が大きいほどエススロップ(s・slope)は増加される。例えば、伝導性基板に−10Vの逆バイアス電圧を印加する場合に、しきい値電圧は−7.0Vである。一方、伝導性基板に10Vの逆バイアス電圧を印加する場合に、しきい値電圧は−8.2Vである。
【0109】
また、伝導性基板に絶対値が5V(−5V、5V)である逆バイアス電圧が印加される場合、エススロップは1.24V/decである。一方、伝導性基板に絶対値が15V(−15V、15V)である逆バイアス電圧が印加される場合に、エススロップは1.30V/decである。
【0110】
実験結果によれば、PMOS型薄膜トランジスターで伝導性基板に正(+)逆バイアス電圧を印加する場合に比べ、負(−)逆バイアス電圧が印加される場合、しきい値電圧の動作特性がさらに向上する。また、伝導性基板に絶対値が小さい逆バイアス電圧を印加する場合に比べ、絶対値が大きい逆バイアス電圧が印加される場合エススロップの動作特性がさらに向上する。
【0111】
前記実施形態では、PMOS型薄膜トランジスターで伝導性基板に正(+)逆バイアス電圧を印加する場合を詳しく説明したが、NMOS型薄膜トランジスターで伝導性基板に負(−)逆バイアス電圧を印加することができることは勿論である。
【0112】
上述したように、本発明の技術思想は前記望ましい実施形態によって具体的に記述されたが、上記実施形態はその説明のためのもので、その制限のためではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な変形が可能であることを理解することができるであろう。
【図面の簡単な説明】
【0113】
【図1】従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を表したグラフである。
【図2】本発明の第1実施形態による平板表示装置の概略的な側断面図である。
【図3】図2の接地部が形成される位置を図示した平面図である。
【図4】図2の接地部が形成される位置を図示した他の平面図である。
【図5】本発明の第2実施形態による平板表示装置の概略的な側断面図である。
【図6】本発明の第3実施形態による平板表示装置の概略的な側断面図である。
【図7】本発明の第4実施形態による平板表示装置の概略的な側断面図である。
【図8】本発明の第5実施形態による平板表示装置の概略的な側断面図である。
【図9】本発明の他の側面の第1実施形態による平板表示装置の概略的な側断面図である。
【図10】図9のシステム制御部と連結される位置を図示した有機発光表示装置の概略的な平面図である。
【図11】図9のシステム制御部と連結される位置を図示した他の有機発光表示装置の概略的な平面図である。
【図12】本発明の他の側面の第2実施形態による平板表示装置の概略的な側断面図である。
【図13】本発明の他の側面の第3実施形態による平板表示装置の概略的な側断面図である。
【図14】本発明の他の側面の第4実施形態による平板表示装置の概略的な側断面図である。
【図15】本発明の他の側面の第5実施形態による平板表示装置の概略的な側断面図である。
【図16】本発明の他の側面による薄膜トランジスターの特性を表したグラフである。
【図17】本発明の他の側面による薄膜トランジスターの特性を表したグラフである。
【符号の説明】
【0114】
21、31、110、210…基板、
23、24…接地部、
101…基板露出部、
25、120…第1絶縁層、
26、130…半導体層、
27、140…第2絶縁層、
28、150…ゲート電極、
29、160…第3絶縁層、
30a、30b、160a、160b…ソース/ドレイン電極、
24、102…連結配線、
104…システム制御部、
104…コントローラー。
【技術分野】
【0001】
本発明は平板表示装置及びその駆動方法に関し、より具体的には、基板に偶然に印加される電圧、静電気及び外力による薄膜トランジスターの特性低下を防止することができる平板表示装置及びその駆動方法に関する。
【背景技術】
【0002】
一般に、伝導性基板、特に、ステンレススチール(SUS)、またはチタンなどを利用して形成された伝導性薄膜上に薄膜トランジスターを具現するためには、伝導性薄膜と薄膜トランジスターの間に絶縁可能な層であるバッファー層が必要である。このように、バッファー層が具備された伝導性薄膜上に形成された薄膜トランジスター(SOI:silicon on insulator)は、類似の電気的及び構造的特性を持つようになる。
【0003】
この時、薄膜トランジスターを構成する半導体層は、非晶質シリコン層を低温加熱して結晶化するか、エキシマレーザー結晶化(ELA: Eximer Laser Annealing)したポリシリコン(LTPS:low temparature poly silicon)を利用する。
【0004】
しかし、低温ポリシリコンを利用して形成された半導体層を具備した薄膜トランジスターが形成された伝導性基板に外力が作用する時、薄膜トランジスターの素子特性が低下されることがあり得る。より具体的には、伝導性基板に引っ張り応力(tensile)が印加されれば薄膜トランジスターのドレイン電流量が増加し、伝導性基板に圧縮応力(compressive stress)が印加されれば薄膜トランジスターのドレイン電流量が減少する。
【0005】
このように、伝導性基板を曲げる時に発生する引っ張り応力または圧縮応力によって薄膜トランジスターのドレイン電流量が変化することで、平板表示装置の素子特性、漏洩電流と移動度、画素の明るさ、対比比などが変化される。これによって、ディスプレイの性能が低下されるという問題点を持つ。
【0006】
また、従来の薄膜トランジスター基板の構造において、伝導性基板に意図しない電圧が印加されたり静電気などによって伝導性薄膜に予想できない電荷が蓄積されたような場合には、薄膜トランジスターの初期設計の時に提案されたしきい値電圧が基準設計値と異なって変化するため、回路のチューニングがうまくできなくなるという問題点を持っている。
【0007】
以下では図面を参照して従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を具体的に説明する。
【0008】
図1は、従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を現すグラフである。
【0009】
図1を参照すれば、X軸は薄膜トランジスターに印加される逆バイアス電圧を現し、Y軸は薄膜トランジスターに印加される逆バイエスによるドレイン電流の変化を現す。
【0010】
このグラフに現れたところによれば、伝導性基板に印加される逆バイアス電圧が大きくなるほどしきい値電圧の移動量(shift)が増加されるということが分かる。
【0011】
このように、薄膜トランジスター基板のしきい値電圧が基準設計値と違うように変化する場合には、薄膜トランジスターを利用したディスプレイ上に表示される各色相をX、Y値で表示した色座標、階調及び明暗などが変化し得るという問題点を持つ。
【0012】
一方、従来の平板表示装置及びその駆動方法に関する技術を記載した文献としては、下記特許文献1ないし4がある。
【特許文献1】特開2004−246351号公報
【特許文献2】特開2004−214281号公報
【特許文献3】特開2004−048005号公報
【特許文献4】特開2004−280034号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、前記従来の問題点を解消するために導出された発明であり、その目的は、伝導性基板に外力が加わって発生してしまう薄膜トランジスターの特性低下を防止することができる基板を用いて偶然に印加される電圧や静電気などによって起こるしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【0014】
前記目的を果たすために、本発明の一側面によれば、本発明の平板表示装置は伝導性基板と、前記伝導性基板上に形成される少なくとも一つの絶縁層と、前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、前記伝導性基板の少なくとも一領域に形成されて、前記伝導性基板を接地させる接地部を含む。
【0015】
本発明の他の側面によれば、本発明の平板表示装置は伝導性基板と、前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、前記伝導性基板上に形成される少なくとも一つの絶縁層と、前記絶縁層の中で少なくとも一層をとり除いて前記伝導性基板の少なくとも一領域を露出させる基板露出部と、前記基板露出部に連結されて前記伝導性基板に逆バイアス電圧を印加するシステム制御部を含む。
【発明の効果】
【0016】
以上説明したように、本発明によれば、伝導性基板に外力が加えられた場合に発生する薄膜トランジスターの特性低下を防止することができ、基板に偶然に印加される電圧と静電気などによってしきい値電圧の変動を防止することができる。
【発明を実施するための最良の形態】
【0017】
以下では、本発明の実施形態を図面を参照てして具体的に説明する。
【0018】
図2は本発明の第1実施形態による平板表示装置の概略的な側断面図である。
【0019】
図2を参照すれば、平板表示装置20は、伝導性基板21、第1絶縁層25、半導体層26、第2絶縁層27、ゲート電極28、第3絶縁層29及びソース/ドレイン電極29a、29bを含む。
【0020】
また、平板表示装置20は伝導性基板21の下面に形成される第4絶縁層22と、少なくとも部分的に伝導性基板21を露出させるように第1、第3及び第4絶縁層25、29、22の中で少なくとも一層の一領域をとり除いて形成された接地部23と、金属配線24をさらに含む。
【0021】
具体的には、第1絶縁層25は伝導性基板21上に形成され、バッファー層の役割を遂行する。この時、伝導性基板21はステンレススチール(SUS)またはチタンなどを利用して形成されるが、フレキシブルな薄膜形態に形成されることが一番望ましい。
【0022】
半導体層26は第1絶縁層25上に形成され、この半導体層26は伝導性基板21上に蒸着された非晶質シリコンをレーザーなどを利用して結晶化したポリシリコンを利用する。
【0023】
半導体層26はシリコン及び有機物質などに形成されることができる。半導体層26上には第2絶縁層27が形成され、第2絶縁層27上にはゲート電極28が形成される。
【0024】
本実施形態では第2絶縁層27とゲート電極28が同時にパターニングされることで、図示するように、ゲート電極28と第2絶縁層27がゲート領域として半導体層26のチャンネル領域(図示せず)上部に形成されることになる。
【0025】
第3絶縁層29は第1絶縁層25とゲート電極28上に形成され、第3絶縁層29には複数のコンタクトホール(図示せず)が形成される。
【0026】
ソースまたはドレイン電極29a、29bは第3絶縁層29上に形成され、第3絶縁層29に形成されたコンタクトホールを通じて半導体層26と電気的に連結されるように形成される。
【0027】
第4絶縁層22は伝導性基板21の下面に形成され、外部から印加されるノイズ及び不純物などが伝導性基板21側に流入されることを防止することができる。第1ないし第4絶縁層25、27、29、22は酸化膜または窒化膜などで形成されるが、これに制限されない。
【0028】
一方、接地部23は伝導性基板21の下面に形成された第4絶縁層22の一領域を部分的に取り除くことで形成され、その形成位置は制限されない。また、接地部23には金属配線24が連結されるが、接地部23に金属配線24を連結することで、伝導性基板21に意図しない電圧または静電気などによって発生された充電された電荷を外部に排出することができる。
【0029】
この金属配線24は、たとえば金、銀、アルミニウム、銅などの伝導性を有する金属、及びさまざまな伝導性の合金を使用することができる。金属配線24は多様な方法、たとえば、半田付け工程を通じて接地部23に連結される。また、金属配線24は所定幅を持つ帯形状またはライン形状などで形成されるが、これらに制限されない。
【0030】
図3は、図2の接地部が形成される位置を図した平面図であり、図4は図2の接地部が形成される位置を図した他の平面図である。
【0031】
図3及び図4を参照すれば、本有機発光表示装置80は伝導性基板21上に形成された画像表示領域81とパッド部82、及び接地部23を含む。
【0032】
一般に、画像表示領域81には薄膜トランジスター(図示せず)及び発光素子(図示せず)などが形成されており、パッド部82には端子部(図示せず)などが形成されている。発光素子(図示せず)は有機発光素子であることが望ましい。説明の便宜上、薄膜トランジスター及び発光素子に対する詳細な開示及びそれに対する具体的な説明は略する。
【0033】
図3には伝導性基板21の角領域に接地部23が形成されるが、具体的にはパッド部82上に形成されている。接地部23には金属配線24が連結されており、この金属配線24は伝導性基板21上に意図しない電圧または静電気などによって充電された電荷を外部に排出する。
【0034】
前述した実施形態では接地部23が伝導性基板21の角領域や一側端部の中央領域に形成されているが、接地部23の形成位置はこれに限定されない。ただし、画像表示領域81に形成された発光素子の発光效率を落とさない位置に形成されることが望ましい。
【0035】
図4には伝導性基板21の一側端部の中央領域に形成されるが、具体的には画像表示領域81の上端中央領域に形成されている。前述したように、接地部23には金属配線24が連結されており、この金属配線24は伝導性基板21上に意図しない電圧または静電気などによって充電された電荷を外部に排出する。
【0036】
図5は本発明の第2実施形態による平板表示装置の概略的な側断面図である。
【0037】
図5を参照すれば、平板表示装置30は伝導性基板31、第1絶縁層35、半導体層36、第2絶縁層37、ゲート電極38、第3絶縁層39及びソース/ドレイン電極39a、39bを含む。
【0038】
また、本平板表示装置30は伝導性基板31の下面に形成される第4絶縁層32と、少なくとも部分的に伝導性基板31を接地させる接地部33と、金属配線34をさらに含む。説明の重複を避けるため、前記第1実施形態と同じ構成要素である第1絶縁層35、半導体層36、第2絶縁層37、ゲート電極38、第3絶縁層39、ソース/ドレイン電極39a、39b、第4絶縁層32及び金属配線34に対する具体的な説明は略する。
【0039】
一方、接地部33は伝導性基板31の上面に形成された第1、第3絶縁層35、39の同一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。接地部33には金属配線34が連結されるが、接地部33に金属配線34を連結することで、伝導性基板31に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
【0040】
図6は、本発明の第3実施形態による平板表示装置の概略的な側断面図である。
【0041】
図6を参照すれば、平板表示装置40は伝導性基板41、第1絶縁層46、半導体層47、第2絶縁層48、ゲート電極49、第3絶縁層50及びソース/ドレイン電極51a、51bを含む。また、本平板表示装置50は伝導性基板41の下面に形成される第4絶縁層42と、少なくとも部分的に伝導性基板41を接地させる第1接地部43と第2接地部44、金属配線45をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0042】
本発明の特徴的な構成要素である第1接地部43と第2接地部44は伝導性基板41の上面に形成された第1、第3及び第4絶縁層46、50、42の一領域を部分的に取り除くことで形成されるが、その形成位置には制限を受けない。
【0043】
第1接地部43または第2接地部44には金属配線45が連結されるが、本実施形態では第1接地部43に金属配線45を連結することで、伝導性基板41に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。本実施形態では金属配線45を第1接地部43に形成したが、金属配線45を第2接地部44に連結することができることは勿論である。
【0044】
図7は本発明の第4実施形態による平板表示装置の概略的な側断面図である。
【0045】
図7を参照すれば、平板表示装置60は伝導性基板61、第1絶縁層64、半導体層65、第2絶縁層66、ゲート電極67、第3絶縁層68及びソース/ドレイン電極69a、69bを含む。また、本平板表示装置60は少なくとも部分的に伝導性基板61を接地させる接地部62と、金属配線63をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0046】
一方、接地部62は伝導性基板61の上面に形成された第1、第3絶縁層64、68の同一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。
【0047】
接地部62には金属配線63が連結されるが、接地部62に金属配線63を連結することで、伝導性基板61に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
【0048】
図8を参照すれば、平板表示装置70は伝導性基板71、ゲート電極72、ゲート絶縁層73、半導体層76、ソース/ドレイン電極77a、77bを含む。また、本平板表示装置70は少なくとも部分的に伝導性基板71を接地させる接地部74と金属配線75をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0049】
平板表示装置70の構造を簡単に説明すれば、伝導性基板71上にはゲート電極72が形成される。ゲート電極72と伝導性基板71上にはゲート絶縁層73が形成され、ゲート絶縁層73上にはゲート電極72が中央に位置するように半導体層76が形成される。半導体層76上にはゲート電極72と対応する部分を除いた部分にソース/ドレイン電極77a、77bが形成される。
【0050】
一方、接地部74は伝導性基板71の上面に形成されたゲート絶縁層73の一領域を部分的に取り除くことで形成され、その形成位置には制限を受けない。
【0051】
接地部74には金属配線75が連結されるが、接地部74に金属配線75を連結することで、伝導性基板71に意図しない電圧または静電気などによって充電された電荷を外部に排出することができる。
【0052】
図9は本発明の他の側面による第1実施形態による平板表示装置の概略的な側断面図である。
【0053】
図9を参照すれば、平板表示装置100は薄膜トランジスター180、基板露出部101、第1絶縁層120、第2絶縁層140、第3絶縁層160、システム制御部103及びコントローラー104を含む。薄膜トランジスター180は伝導性基板110上に形成され、半導体層130、ゲート電極150、ソース/ドレイン電極170a、170bを含む。
【0054】
基板露出部101は伝導性基板110を少なくとも部分的に露出させるために第1及び第3 絶縁層120、160の一領域をとり除いて形成される。
【0055】
システム制御部103は伝導性基板110に逆バイアス電圧を印加するために形成され、 システム制御部103と基板露出部101を電気的に連結するためにはこれらの間に連結配線102が形成される。
【0056】
具体的には、薄膜トランジスター180の第1絶縁層120は伝導性基板110上に形成され、 バッファー層の役割を遂行する。この時、伝導性基板110はステンレススチールまたはチタンなどを利用して形成されるが、フレキシブル可能な薄膜形態に形成されることが一番望ましい。
【0057】
半導体層130は第1絶縁層120上に形成され、この半導体層130は伝導性基板100上に蒸着された非晶質シリコンをレーザーなどを利用して結晶化したポリシリコンを利用する。また、半導体層130はシリコン及び有機物質などで形成されることができる。
【0058】
半導体層130上には第2絶縁層140が形成され、第2絶縁層140上にはゲート電極150が形成される。本実施形態では第2絶縁層140とゲート電極150が同時にパターニングされることができ、図示されたように、ゲート電極150と第2絶縁層140は半導体層130のチャンネル領域上部に形成されることができる。
【0059】
第3絶縁層160は第1絶縁層120とゲート電極150上に形成され、第3絶縁層160には複数のコンタクトホール(図示せず)が形成される。ソースまたはドレイン電極170a、170bは第3絶縁層160に形成されたコンタクトホールを通じて半導体層130と電気的に連結されるように第3絶縁層160上に形成される。第1ないし第3絶縁層120、140、160は酸化膜または窒化膜などで形成されるが、これらに制限されない。
【0060】
基板露出部101は伝導性基板110を露出させるために第1及び3絶縁層120、160の一領域をとり除いて形成されるが、その形成位置には制限を受けない。
【0061】
一方、伝導性基板110には基板露出部101に連結されたシステム制御部103が形成される。システム制御部103は伝導性基板110上に形成された薄膜トランジスター180がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター180の場合、正(+)逆バイアス電圧を印加する。
【0062】
システム制御部103は伝導性基板110に印加される逆バイアス電圧を調節することができるコントローラー104を含む。コントローラー104は伝導性基板110に印加される逆バイアス(back bias)電圧、特に、PMOS薄膜トランジスター180の場合、負(−)逆バイアス電圧を調節することができ、NMOS薄膜トランジスター180の場合、特に、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板110に外力が作用する時発生する応力による薄膜トランジスター180の素子特性などを調節することができる。
【0063】
より具体的には、薄膜トランジスターの180の移動度、漏洩電流、しきい値電圧及びエススロップなどを調節することができる。
【0064】
基板露出部101とシステム制御部103の間にはこれらを電気的に連結する連結配線170が形成される。連結配線102は多様な方法(例えば、半田付け工程)を通じて基板露出部101とシステム制御部103を連結する。連結配線102は所定幅を持つ帯形状、ライン形状及びワイヤなどで形成されるが、これらに制限されない。
【0065】
図10は図9のシステム制御部と連結される位置を示した有機発光表示装置の概略的な平面図であり、図11は図9のシステム制御部と連結される位置を示した他の有機発光表示装置の概略的な平面図である。
【0066】
図10及び図11を参照すれば、本平板表示装置600は伝導性基板110上に形成された画像表示領域610とパッド部620、基板露出部101、システム制御部103、コントローラー104及び連結配線102を含む。
【0067】
一般に、画像表示領域610には薄膜トランジスター(図示せず)及び発光素子(図示せず)などが形成されており、パッド部620には端子部などが形成されている。発光素子(図示せず)は有機発光素子であることが望ましい。説明の便宜上、薄膜トランジスター及び発光素子に対する詳細的な開示及びそれに対する具体的な説明は略する。
【0068】
図10には伝導性基板110の角領域に逆バイアス電圧、特に、PMOS型薄膜トランジスターの場合、負(−)逆バイアス電圧、NMOS型薄膜トランジスターの場合、正(+)逆バイアス電圧を印加するための基板露出部101に連結されるシステム制御部103が形成され、基板露出部101は形成位置に制限を受けない。
【0069】
システム制御部103は伝導性基板110に印加される逆バイアス電圧を調節することができるコントローラー104を含む。
【0070】
コントローラー104は伝導性基板110に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスターの場合、負(−)逆バイアス電圧、NMOS型薄膜トランジスターの場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板110を曲げる時発生される応力による薄膜トランジスター素子特性などを制御することができる。基板露出部101とシステム制御部103の間にはこれらを電気的に連結する連結配線102が形成される。
【0071】
図11には伝導性基板110の一側端部の中央領域に形成されるが、具体的には画像表示領域610の上端中央領域に形成されている。前述したように、基板露出部101と連結されたシステム制御部103、システム制御部103と基板露出部101の間を電気的に連結する連結配線102が形成される。
【0072】
システム制御部103には伝導性基板110に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスターの場合、負(−)逆バイアス電圧、NMOS型薄膜トランジスターの場合、正(+)逆バイアス電圧を調節することができるコントローラー104を含む。
【0073】
伝導性基板110に印加される逆バイアス電圧を調節することができることによって、伝導性基板110に外力が作用する時発生される応力による薄膜トランジスター(図示せず)素子特性の低下を防止することができる。
【0074】
前記実施形態ではシステム端子103が伝導性基板110の角領域や一側端部の中央領域に形成されているが、システム端子103の形成位置はこれに限定されず、ただし、画像表示領域610に形成された発光素子の発光效率を落とさない位置に形成されることが望ましい。
【0075】
図12は本発明の他の側面の第2実施形態による平板表示装置の概略的な側断面図である。
【0076】
図12を参照すれば、平板表示装置200は薄膜トランジスター290、基板露出部201、第1絶縁層220、第2絶縁層250、第3絶縁層270、第4絶縁層230、システム制御部203及びコントローラー204を含む。
【0077】
薄膜トランジスター290は伝導性基板210上に形成され、半導体層240、ゲート電極260及びソース/ドレイン電極280a、280bを含む。また、本薄膜トランジスター290は伝導性基板210の下面に形成される第4絶縁層230及び連結配線202をさらに含む。
【0078】
第4絶縁層230は伝導性基板210の下面に形成されるが、外部から印加されるノイズ及び不純物などが伝導性基板210に流入されることを防止することができる。説明の重複を避けるために、前記第1実施形態と同じ構成要素である第1絶縁層220、半導体層240、第2絶縁層250、ゲート電極260、第3絶縁層270、ソース/ドレイン電極280a、280b及び連結配線202に対する具体的な説明は略する。
【0079】
基板露出部201は伝導性基板210を少なくとも部分的に露出させるために第1及び第3絶縁層220、270の一領域をとり除いて形成されるが、その形成位置には制限を受けない。
【0080】
一方、伝導性基板210には基板露出部201と連結されたシステム制御部203が形成される。システム制御部203は伝導性基板210上に形成された薄膜トランジスター290がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター290の場合、正(+)逆バイアス電圧を印加する。
【0081】
システム制御部203は伝導性基板210に印加される逆バイアス電圧を調節することができるコントローラー204を含む。コントローラー204は伝導性基板210に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター290の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター290の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板210に外力が作用する時発生する応力による薄膜トランジスター290の素子特性などを調節することができる。より具体的には、薄膜トランジスターの290の移動度、漏洩電流、しきい値電圧及びエススロップなどを調節することができる。また、基板露出部201とシステム制御部203の間にはこれらを電気的に連結する連結配線202が形成される。
【0082】
図13は本発明の他の側面の第3実施形態による平板表示装置の概略的な側断面図である。
【0083】
図13を参照すれば、平板表示装置300は薄膜トランジスター390、基板露出部301、第1絶縁層330、第2絶縁層350、第3絶縁層320、第4絶縁層320、システム制御部303及びコントローラー304を含む。
【0084】
薄膜トランジスター390は伝導性基板310上に形成され、半導体層340、ゲート電極360及びソース/ドレイン電極380a、380bを含む。また、本薄膜トランジスター390は伝導性基板310の下面に形成される第4絶縁層370及び連結配線302をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0085】
基板露出部301は伝導性基板310を少なくとも部分的に露出させるために第1及び第3絶縁層330、370の一領域をとり除いて形成され、その形成位置には制限を受けない。
【0086】
一方、伝導性基板310には基板露出部301と連結されたシステム制御部303が形成される。システム制御部303は伝導性基板310上に形成された薄膜トランジスター390がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター390の場合、正(+)逆バイアス電圧を印加する。
【0087】
システム制御部303は伝導性基板310に印加される逆バイアス電圧を調節することができるコントローラー303を含む。コントローラー304は伝導性基板310に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター390の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター390の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板310に外力が作用する時発生する応力による薄膜トランジスター390の素子特性などを制御することができる。より具体的には、薄膜トランジスターの390の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部301とシステム制御部303の間にはこれらを電気的に連結する連結配線302が形成される。
【0088】
図14は本発明の他の側面の第4実施形態による平板表示装置の概略的な側断面図である。
【0089】
図14を参照すれば、平板表示装置400は薄膜トランジスター490、第1基板露出部401、第2基板露出部402、第1絶縁層420、第2絶縁層450、第3絶縁層470、システム制御部404及びコントローラー405を含む。
【0090】
薄膜トランジスター490は可撓性を持つ伝導性基板410上に形成されて半導体層440、ゲート電極460及びソース/ドレイン電極480a、480bを含む。また、本薄膜トランジスター490は可撓性を持つ伝導性基板410の下面に形成される第4絶縁層430及び連結配線403をさらに含む。説明の便宜上、前記実施形態と同じ構成要素の具体的な説明は略する。
【0091】
第1基板露出部401と第2基板露出部402は伝導性基板410を少なくとも部分的に露出させるために第1、3、及び4絶縁層420、470、430の一領域をとり除いて形成され、その形成位置には制限を受けない。
【0092】
一方、伝導性基板410には基板露出部401と連結されたシステム制御部404が形成される。システム制御部404は伝導性基板410上に形成された薄膜トランジスター490がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター490の場合、正(+)逆バイアス電圧を印加する。
【0093】
システム制御部404は伝導性基板410に印加される逆バイアス電圧を調節することができるコントローラー405を含む。コントローラー405は伝導性基板410に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター490の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター490の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板410に外力が作用する時発生する応力による薄膜トランジスター490素子特性などを調節することができる。より具体的に、薄膜トランジスターの490の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部401とシステム制御部404の間にはこれらを電気的に連結する連結配線403が形成される。
【0094】
本実施形態では連結配線403を第1基板露出部401に形成したが、連結配線403を第2基板露出部402に連結できることは勿論である。
【0095】
図15は本発明の他の側面の第5実施形態による平板表示装置の概略的な側断面図である。
【0096】
図15を参照すれば、平板表示装置500は薄膜トランジスター560、基板露出部501、システム制御部503及びコントローラー504を含む。薄膜トランジスター560はゲート電極520、半導体層540、及びソース/ドレイン電極550a、550bを含む。また、本薄膜トランジスター560は伝導性基板510に連結配線502をさらに含む。説明の重複を避けるため、前記第1実施形態と同じ構成要素であるゲート電極520、半導体層540、ソース及びドレイン電極550a、550b、及び連結配線502に対する具体的な説明は略する。
【0097】
基板露出部501は伝導性基板510を少なくとも部分的に露出させるためにゲート絶縁層530の一領域をとり除いて形成され、その形成位置には制限を受けない。
【0098】
一方、伝導性基板510には基板露出部501と連結されたシステム制御部503が形成される。
【0099】
システム制御部503は伝導性基板510上に形成された薄膜トランジスター560がPMOS型の場合、負(−)逆バイアス電圧を印加し、NMOS型薄膜トランジスター560の場合、正(+)逆バイアス電圧を印加する。
【0100】
システム制御部503は伝導性基板510に印加される逆バイアス電圧を調節することができるコントローラー504を含む。コントローラー504は伝導性基板510に印加される逆バイアス電圧、特に、PMOS型薄膜トランジスター560の場合、負(−)逆バイアス電圧を調節することができ、NMOS型薄膜トランジスター560の場合、正(+)逆バイアス電圧を調節することができ、これによって、伝導性基板510に外力が作用する時発生する応力による薄膜トランジスター560の素子特性などを調節することができる。より具体的には、薄膜トランジスターの560の移動度、漏洩電流、しきい値電圧、エススロップなどを調節することができる。また、基板露出部501とシステム制御部504の間にはこれらを電気的に連結する連結配線502が形成される。
【0101】
図16及び図17は本発明の他の側面による薄膜トランジスターの特性を現したグラフである。
【0102】
図16を参照すれば、X軸は伝導性基板に印加される逆バイアス電圧を現し、Y軸は伝導性基板上に形成されたPMOS型の低温ポリシリコン薄膜トランジスター素子の移動度と漏洩電流を現す。このグラフに現れたように、伝導性基板に正(−)逆バイアスを印加した場合には薄膜トランジスター素子の漏洩電流が増加され、移動度が減少されて薄膜トランジスターの動作特性が弱化される。
【0103】
これと反対に、伝導性基板に負(−)逆バイアス電圧を印加した場合に薄膜トランジスター素子の漏洩電流は減少され、移動度が増加されるので、動作特性が向上する。例えば、伝導性基板に−10Vの逆バイアス電圧を印加する場合、漏洩電流は1.1×10−12Aで、移動度は12.15cm2/Vsecである。
【0104】
一方、伝導性基板に10Vの逆バイアス電圧を印加する場合、漏洩電流は1.35×10−12Aで、移動度は11.95cm2/Vsecである。そして、伝導性基板に−15Vの負(−)逆バイアス電圧を印加する場合、漏洩電流は1.0×10−12Aで、移動度は12.25cm2/Vsecである。
【0105】
実験結果によれば、PMOS型薄膜トランジスターの場合、伝導性基板に正(+)逆バイアス電圧を印加する場合に比べて負(−)逆バイアス電圧を印加する場合が漏洩電流及び移動度の面で動作特性がさらに良い。特に、負(−)逆バイアス電圧が大きくなるほど動作特性がさらに向上する。
【0106】
図17を参照すれば、X軸は伝導性基板上に印加される逆バイアス電圧を現し、Y軸は伝導性基板上に形成されたPMOS型低温ポリシリコン薄膜トランジスター素子のしきい値電圧とエススロップ(s・slope)を現す。このグラフによれば、伝導性基板に正(+)逆バイアスを印加した場合にはしきい値電圧が減少されて薄膜トランジスターの動作特性が弱化される。
【0107】
これと反対に、伝導性基板に負(−)電圧を印加した場合にしきい値電圧は増加される。
【0108】
また、伝導性基板に逆バイアス電圧の絶対値が大きいほどエススロップ(s・slope)は増加される。例えば、伝導性基板に−10Vの逆バイアス電圧を印加する場合に、しきい値電圧は−7.0Vである。一方、伝導性基板に10Vの逆バイアス電圧を印加する場合に、しきい値電圧は−8.2Vである。
【0109】
また、伝導性基板に絶対値が5V(−5V、5V)である逆バイアス電圧が印加される場合、エススロップは1.24V/decである。一方、伝導性基板に絶対値が15V(−15V、15V)である逆バイアス電圧が印加される場合に、エススロップは1.30V/decである。
【0110】
実験結果によれば、PMOS型薄膜トランジスターで伝導性基板に正(+)逆バイアス電圧を印加する場合に比べ、負(−)逆バイアス電圧が印加される場合、しきい値電圧の動作特性がさらに向上する。また、伝導性基板に絶対値が小さい逆バイアス電圧を印加する場合に比べ、絶対値が大きい逆バイアス電圧が印加される場合エススロップの動作特性がさらに向上する。
【0111】
前記実施形態では、PMOS型薄膜トランジスターで伝導性基板に正(+)逆バイアス電圧を印加する場合を詳しく説明したが、NMOS型薄膜トランジスターで伝導性基板に負(−)逆バイアス電圧を印加することができることは勿論である。
【0112】
上述したように、本発明の技術思想は前記望ましい実施形態によって具体的に記述されたが、上記実施形態はその説明のためのもので、その制限のためではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な変形が可能であることを理解することができるであろう。
【図面の簡単な説明】
【0113】
【図1】従来の技術による薄膜トランジスターの逆バイアス印加によるドレイン電流の特性変化を表したグラフである。
【図2】本発明の第1実施形態による平板表示装置の概略的な側断面図である。
【図3】図2の接地部が形成される位置を図示した平面図である。
【図4】図2の接地部が形成される位置を図示した他の平面図である。
【図5】本発明の第2実施形態による平板表示装置の概略的な側断面図である。
【図6】本発明の第3実施形態による平板表示装置の概略的な側断面図である。
【図7】本発明の第4実施形態による平板表示装置の概略的な側断面図である。
【図8】本発明の第5実施形態による平板表示装置の概略的な側断面図である。
【図9】本発明の他の側面の第1実施形態による平板表示装置の概略的な側断面図である。
【図10】図9のシステム制御部と連結される位置を図示した有機発光表示装置の概略的な平面図である。
【図11】図9のシステム制御部と連結される位置を図示した他の有機発光表示装置の概略的な平面図である。
【図12】本発明の他の側面の第2実施形態による平板表示装置の概略的な側断面図である。
【図13】本発明の他の側面の第3実施形態による平板表示装置の概略的な側断面図である。
【図14】本発明の他の側面の第4実施形態による平板表示装置の概略的な側断面図である。
【図15】本発明の他の側面の第5実施形態による平板表示装置の概略的な側断面図である。
【図16】本発明の他の側面による薄膜トランジスターの特性を表したグラフである。
【図17】本発明の他の側面による薄膜トランジスターの特性を表したグラフである。
【符号の説明】
【0114】
21、31、110、210…基板、
23、24…接地部、
101…基板露出部、
25、120…第1絶縁層、
26、130…半導体層、
27、140…第2絶縁層、
28、150…ゲート電極、
29、160…第3絶縁層、
30a、30b、160a、160b…ソース/ドレイン電極、
24、102…連結配線、
104…システム制御部、
104…コントローラー。
【特許請求の範囲】
【請求項1】
伝導性基板と、
前記伝導性基板上に形成される少なくとも一つの絶縁層と、
前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、
前記伝導性基板の少なくとも一領域に形成され、前記伝導性基板を接地させる接地部を含むことを特徴とするの平板表示装置。
【請求項2】
前記基板下面に形成される絶縁層をさらに含むことを特徴とする請求項1に記載の平板表示装置。
【請求項3】
前記接地部は、
前記絶縁層の少なくとも一層の一領域を取り除くことで形成されることを特徴とする請求項1または2に記載の平板表示装置。
【請求項4】
前記接地部には、
金属配線が連結されることを特徴とする請求項3に記載の平板表示装置。
【請求項5】
前記金属配線は、
金、銀、アルミニウム、銅のような伝導性または伝導性合金で形成されることを特徴とする請求項4に記載の平板表示装置。
【請求項6】
前記伝導性基板は、
ステンレス、メタルホイルまたはチタンで形成されることを特徴とする請求項1に記載の平板表示装置。
【請求項7】
前記薄膜トランジスター上に形成され、
前記薄膜トランジスターと電気的に連結される発光素子を含むことを特徴とする請求項1に記載の有機発光表示装置。
【請求項8】
伝導性基板と、
前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、
前記伝導性基板上に形成される少なくとも一つの絶縁層と、
前記絶縁層の中で少なくとも一層をとり除いて前記伝導性基板の少なくとも一領域を露出させる基板露出部と、
前記基板露出部に連結されて前記伝導性基板に逆バイアス電圧を印加するシステム制御部を含むことを特徴とする平板表示装置。
【請求項9】
前記基板下面に形成される絶縁層をさらに含むことを特徴とする請求項8に記載の平板表示装置。
【請求項10】
前記基板露出部は、
前記絶縁層の少なくとも一層の一領域を取り除くことで形成されることを特徴とする請求項8または9に記載の平板表示装置。
【請求項11】
前記システム制御部は、
前記伝導性基板に印加される前記逆バイアス電圧を調節するコントローラーを含むことを特徴とする請求項8に記載の平板表示装置。
【請求項12】
前記伝導性基板は、
ステンレスまたはチタンで形成されることを特徴とする請求項8に記載の平板表示装置。
【請求項13】
伝導性基板上に形成された薄膜トランジスターと、
前記伝導性基板上に形成された絶縁層の中で少なくとも一層の一領域をとり除いて形成された基板露出部と、
前記基板露出部に連結されるシステム制御部を含む平板表示装置の駆動方法において、
前記基板露出部を通じて前記システム制御部から提供される逆バイアス電圧を前記伝導性基板に印加する段階を含むことを特徴とする平板表示装置の駆動方法。
【請求項14】
前記逆バイアス電圧を印加する段階において、
前記薄膜トランジスターがPMOSトランジスターの場合は負(−)の逆バイアス電圧を印加し、
前記薄膜トランジスターがNMOSトランジスターの場合は正(+)の逆バイアス電圧を印加することを特徴とする請求項13に記載の平板表示装置の駆動方法。
【請求項15】
前記逆バイアスの絶対値範囲は、
0Vないし15Vであることを特徴とする請求項14に記載の平板表示装置の駆動方法。
【請求項1】
伝導性基板と、
前記伝導性基板上に形成される少なくとも一つの絶縁層と、
前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、
前記伝導性基板の少なくとも一領域に形成され、前記伝導性基板を接地させる接地部を含むことを特徴とするの平板表示装置。
【請求項2】
前記基板下面に形成される絶縁層をさらに含むことを特徴とする請求項1に記載の平板表示装置。
【請求項3】
前記接地部は、
前記絶縁層の少なくとも一層の一領域を取り除くことで形成されることを特徴とする請求項1または2に記載の平板表示装置。
【請求項4】
前記接地部には、
金属配線が連結されることを特徴とする請求項3に記載の平板表示装置。
【請求項5】
前記金属配線は、
金、銀、アルミニウム、銅のような伝導性または伝導性合金で形成されることを特徴とする請求項4に記載の平板表示装置。
【請求項6】
前記伝導性基板は、
ステンレス、メタルホイルまたはチタンで形成されることを特徴とする請求項1に記載の平板表示装置。
【請求項7】
前記薄膜トランジスター上に形成され、
前記薄膜トランジスターと電気的に連結される発光素子を含むことを特徴とする請求項1に記載の有機発光表示装置。
【請求項8】
伝導性基板と、
前記伝導性基板上に形成される少なくとも一つの薄膜トランジスターと、
前記伝導性基板上に形成される少なくとも一つの絶縁層と、
前記絶縁層の中で少なくとも一層をとり除いて前記伝導性基板の少なくとも一領域を露出させる基板露出部と、
前記基板露出部に連結されて前記伝導性基板に逆バイアス電圧を印加するシステム制御部を含むことを特徴とする平板表示装置。
【請求項9】
前記基板下面に形成される絶縁層をさらに含むことを特徴とする請求項8に記載の平板表示装置。
【請求項10】
前記基板露出部は、
前記絶縁層の少なくとも一層の一領域を取り除くことで形成されることを特徴とする請求項8または9に記載の平板表示装置。
【請求項11】
前記システム制御部は、
前記伝導性基板に印加される前記逆バイアス電圧を調節するコントローラーを含むことを特徴とする請求項8に記載の平板表示装置。
【請求項12】
前記伝導性基板は、
ステンレスまたはチタンで形成されることを特徴とする請求項8に記載の平板表示装置。
【請求項13】
伝導性基板上に形成された薄膜トランジスターと、
前記伝導性基板上に形成された絶縁層の中で少なくとも一層の一領域をとり除いて形成された基板露出部と、
前記基板露出部に連結されるシステム制御部を含む平板表示装置の駆動方法において、
前記基板露出部を通じて前記システム制御部から提供される逆バイアス電圧を前記伝導性基板に印加する段階を含むことを特徴とする平板表示装置の駆動方法。
【請求項14】
前記逆バイアス電圧を印加する段階において、
前記薄膜トランジスターがPMOSトランジスターの場合は負(−)の逆バイアス電圧を印加し、
前記薄膜トランジスターがNMOSトランジスターの場合は正(+)の逆バイアス電圧を印加することを特徴とする請求項13に記載の平板表示装置の駆動方法。
【請求項15】
前記逆バイアスの絶対値範囲は、
0Vないし15Vであることを特徴とする請求項14に記載の平板表示装置の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2007−11256(P2007−11256A)
【公開日】平成19年1月18日(2007.1.18)
【国際特許分類】
【出願番号】特願2005−339510(P2005−339510)
【出願日】平成17年11月24日(2005.11.24)
【出願人】(590002817)三星エスディアイ株式会社 (2,784)
【Fターム(参考)】
【公開日】平成19年1月18日(2007.1.18)
【国際特許分類】
【出願日】平成17年11月24日(2005.11.24)
【出願人】(590002817)三星エスディアイ株式会社 (2,784)
【Fターム(参考)】
[ Back to top ]