液晶表示装置
【課題】１枚の基板に画素電極と対向電極とが絶縁層を介して積層配置されている液晶表示装置において、光の透過率を維持しつつ駆動電圧を低減する。
【解決手段】第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、および対向電極ＣＴを有する画素がマトリクス状に配置されており、１つの画素における第１の画素電極ＰＸ１と第２の画素電極ＰＸ２とは、それぞれ、複数の櫛歯部を有し、かつ、同じ層に、第１の画素電極の櫛歯部ＰＸ１ａと第２の画素電極の櫛歯部ＰＸ２ａが交互に並ぶように対向配置されており、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、対向電極ＣＴとは、絶縁層を介在して積層配置されている液晶表示装置である。
【解決手段】第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、および対向電極ＣＴを有する画素がマトリクス状に配置されており、１つの画素における第１の画素電極ＰＸ１と第２の画素電極ＰＸ２とは、それぞれ、複数の櫛歯部を有し、かつ、同じ層に、第１の画素電極の櫛歯部ＰＸ１ａと第２の画素電極の櫛歯部ＰＸ２ａが交互に並ぶように対向配置されており、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、対向電極ＣＴとは、絶縁層を介在して積層配置されている液晶表示装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、ＩＰＳ方式などの横電界駆動方式の液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、アクティブマトリクス方式の液晶表示装置には、ＩＰＳ方式などの横電界駆動方式の液晶表示パネルを有するものがある。横電界駆動方式の液晶表示パネルは、液晶を封入（挟持）している第１の基板と第２の基板のうちの一方の基板、たとえば、第１の基板に、液晶材料に加える電界の強度を制御する画素電極および対向電極（共通電極）が配置されている。
【０００３】
また、ＩＰＳ方式の液晶表示パネルは、画素電極と対向電極とが絶縁層の同じ面に対向配置されているものと、画素電極と対向電極とが絶縁層を介して積層配置されているものとに大別される。
【０００４】
画素電極と対向電極とが絶縁層を介して積層配置されているＩＰＳ方式の液晶表示パネルは、通常、対向電極と液晶材料との間に画素電極が配置されている。このとき、画素電極は、たとえば、複数のスリットを有する平面形状であり、画素電極と対向電極との間の電位差による電界の力線（すなわち電気力線）は、画素電極から対向電極に向かう途中、または対向電極から画素電極に向かう途中で、液晶材料を通る（たとえば、特許文献１を参照）。
【０００５】
ＩＰＳ方式の液晶表示パネルを有する液晶表示装置は、ＶＡ方式やＴＮ方式などの縦電界駆動方式の液晶表示パネルを有する液晶表示装置に比べて視野角が広いという特徴があり、たとえば、液晶テレビなどに多く用いられている。また、ＩＰＳ方式の液晶表示パネルを有する液晶表示装置は、近年、たとえば、携帯電話端末などの携帯型電子機器の表示部にも用いられるようになってきている。
【特許文献１】ＷＯ０１／０１８５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、液晶テレビや携帯電話端末などの表示部に用いる液晶表示装置（液晶表示モジュールと呼ぶこともある）は、近年、低消費電力化が進んでいる。液晶表示装置を低消費電力化する方法としては、たとえば、液晶材料の駆動電圧を低くする方法がある。
【０００７】
しかしながら、従来の液晶材料を用いた液晶表示パネルの場合、単純に液晶材料の駆動電圧を低くすると、電界の強度が低くなるので、たとえば、光の透過率が低下するという問題がある。そのため、液晶材料の駆動電圧を低くする場合は、それに合わせて、たとえば、粘度が低く、電界の強度変化に敏感に反応する新たな液晶材料を開発する必要などが生じてくる。
【０００８】
特に、画素電極と対向電極とが絶縁層を介して積層配置されているＩＰＳ方式の液晶表示パネルは、液晶材料中の液晶分子を駆動させる電界が、主に、画素電極および対向電極を有する第１の基板の近傍のみで液晶材料に加わるので、駆動電圧を低くしたときに、光の透過率が低下しやすい。
【０００９】
本発明の目的は、たとえば、１枚の基板に画素電極と対向電極とが絶縁層を介して積層配置されている液晶表示装置において、光の透過率を維持しつつ駆動電圧を低くすることが可能な技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１２】
（１）第１の基板と第２の基板との間に液晶材料が封入された液晶表示パネルを有し、前記第１の基板は、複数本の走査信号線および複数本の映像信号線を有する液晶表示装置であって、前記第１の基板は、第１のＴＦＴ素子、前記第１のＴＦＴ素子のソースに接続された第１の画素電極、第２のＴＦＴ素子、前記第２のＴＦＴ素子のソースに接続された第２の画素電極、および対向電極を有する画素がマトリクス状に配置されており、前記画素内の前記第１のＴＦＴ素子のドレインと前記第２のＴＦＴ素子のドレインは、それぞれ異なる前記映像信号線に接続されており、前記第１の画素電極と前記第２の画素電極とは、それぞれ、複数の櫛歯部を有する平面形状であり、かつ、同じ層に、前記第１の画素電極の櫛歯部と前記第２の画素電極の櫛歯部が間隔を空けて交互に並ぶように対向配置されており、前記第１の画素電極および前記第２の画素電極と、前記対向電極とは、絶縁層を介在して積層配置されており、かつ、前記第１の画素電極および前記第２の画素電極は、前記対向電極と前記液晶材料との間に配置されている液晶表示装置。
【００１３】
（２）上記（１）の液晶表示装置において、１フレーム期間における、前記第１の画素電極に加えられた階調電圧の電位と前記対向電極の電圧の電位との高低の関係と、前記第２の画素電極に加えられた階調電圧の電位と前記対向電極の電圧との高低の関係とが、反対の関係である液晶表示装置。
【００１４】
（３）上記（１）の液晶表示装置において、前記第１の画素電極と前記第２の画素電極の櫛歯部は、同じ方向に延在し、かつ、延在方向が前記走査信号線および映像信号線のいずれとも平行ではない液晶表示装置。
【００１５】
（４）上記（１）の液晶表示装置において、前記対向電極は、画素内のほぼ全面に矩形状に形成されている液晶表示装置。
【００１６】
（５）上記（１）の液晶表示装置において、前記第１の画素電極の複数の櫛歯部と前記第２の画素電極の複数の櫛歯部のそれぞれの間隔は、等間隔に形成されている液晶表示装置。
【発明の効果】
【００１７】
本発明の液晶表示装置によれば、１枚の基板（第１の基板）に画素電極と対向電極とが絶縁層を介して積層配置されている液晶表示装置において、光の透過率を維持しつつ駆動電圧を低くすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【実施例】
【００１９】
図１（ａ）および図１（ｂ）は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。
図１（ａ）は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。図１（ｂ）は、本実施例の液晶表示装置における液晶表示パネルの画素の回路構成の一例を示す模式図である。
【００２０】
本実施例の液晶表示装置は、たとえば、図１（ａ）に示すように、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬを有する液晶表示パネル１と、液晶表示パネル１を駆動する第１の駆動回路２および第２の駆動回路３と、バックライト４と、第１の駆動回路２および第２の駆動回路３ならびにバックライト４の動作を制御する制御回路５とを有する。
【００２１】
液晶表示パネル１は、第１の基板と第２の基板との間に液晶材料を封入した表示パネルであり、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬは、第１の基板に設けられている。
【００２２】
なお、図１（ａ）には、複数本の走査信号線ＧＬのうちの一部の走査信号線ＧＬのみを示しており、実際の液晶表示パネル１には、さらに多数本の走査信号線ＧＬが密に配置されている。同様に、図１（ｂ）には、複数本の映像信号線ＤＬのうちの一部の映像信号線ＤＬのみを示しており、実際の液晶表示パネル１には、さらに多数本の映像信号線ＤＬが密に配置されている。
【００２３】
また、本実施例の液晶表示パネル１の表示領域ＤＡは、マトリクス状に配置された多数の画素で構成されている。このとき、１つの画素は、たとえば、図１（ｂ）に示すように、第１のＴＦＴ素子Ｔｒ１、第１のＴＦＴ素子Ｔｒ１のソースに接続された第１の画素電極ＰＸ１、第２のＴＦＴ素子Ｔｒ２、第２のＴＦＴ素子Ｔｒ２のソースに接続された第２の画素電極ＰＸ２、および対向電極ＣＴを有する画素がマトリクス状に配置されている。
【００２４】
またこのとき、１つの画素における第１のＴＦＴ素子Ｔｒ１のドレインと第２のＴＦＴ素子Ｔｒ２のドレインは、それぞれ、異なる映像信号線ＤＬｎ，ＤＬｎ＋１に接続されている。そのため、走査信号線ＧＬの延在方向で隣接する２つの画素の境界部分には、２本の映像信号線ＤＬが配置される。なお、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２のソースとドレインは、バイアスの方向、すなわち映像信号線ＤＬから画素電極に加える階調電圧の電位と画素電極の電位との高低の関係により入れ替わるが、本明細書では、画素電極に接続しているほうをソースと呼ぶ。
【００２５】
また、１つの画素における第１のＴＦＴ素子Ｔｒ１のゲートと第２のＴＦＴ素子Ｔｒ２のゲートは、同じ走査信号線ＧＬｍに接続されている。
【００２６】
またこのとき、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、それぞれ、複数のスリットを有する形状の電極であり、前記第１の画素電極ＰＸ１のスリットと前記第２の画素電極ＰＸ２のスリットがあらかじめ定められた間隔で交互に並ぶように配置されている。
【００２７】
また、対向電極ＣＴは、走査信号線ＧＬと並行する共通化配線ＣＬに接続しており、走査信号線ＧＬの延在方向に沿って並んだ複数の画素の対向電極ＣＴは、１本の共通化配線ＣＬにより共通化されている。
【００２８】
第１の駆動回路２は、映像信号線ＤＬを介してそれぞれの画素の第１の画素電極ＰＸ１および第２の画素電極ＰＸ２に加える映像信号（階調電圧）を生成する駆動回路であり、一般にデータドライバ、ソースドライバなどと呼ばれている回路である。また、第２の駆動回路３は、第１の駆動回路２から映像信号線ＤＬに出力された映像信号を加える画素（第１の画素電極ＰＸ１および第２の画素電極ＰＸ２）を選択する走査信号を生成する駆動回路であり、一般に走査ドライバ、ゲートドライバなどと呼ばれている回路である。
【００２９】
第１の駆動回路２および第２の駆動回路３は、それぞれ、たとえば、ＩＣチップに形成されており、液晶表示パネル１（第１の基板）の外周部、または当該外周部に接続されたフレキシブル配線板に実装されている。また、第１の駆動回路２および第２の駆動回路３は、それぞれ、たとえば、第１の基板の外周部に、表示領域ＤＡの第１のＴＦＴ素子Ｔｒ１などとともに形成されており、当該第１の基板に内蔵されていてもよい。
【００３０】
バックライト４は、たとえば、冷陰極蛍光管または発光ダイオード（ＬＥＤ）などの発光素子である。バックライト４が発した光は、たとえば、光拡散板やプリズムシートなどを介して面状光線に変換され、液晶表示パネル１に照射される。
【００３１】
制御回路５は、第１の駆動回路２および第２の駆動回路３の動作の制御、バックライト４の輝度の制御などを行う回路であり、一般にＴＦＴコントローラ、タイミングコントローラなどと呼ばれている回路である。
【００３２】
図２（ａ）および図２（ｂ）は、本実施例の液晶表示パネルの第１の基板における１つの画素の概略構成の一例を示す模式図である。
図２（ａ）は、本実施例の液晶表示パネルの第１の基板における１つの画素の平面構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ’線における断面構成の一例を示す模式断面図である。
【００３３】
本実施例の液晶表示パネル１は、図１（ｂ）に示した第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、および対向電極ＣＴの３つの電極が、走査信号線ＧＬなどとともに第１の基板に配置されているＩＰＳ方式（横電界駆動方式）の液晶表示パネルである。
【００３４】
また、本実施例の液晶表示パネル１では、第１の画素電極ＰＸ１と第２の画素電極ＰＸ２を絶縁層の同じ面に対向配置し、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、対向電極ＣＴとは、絶縁層を介在させて積層配置する。
【００３５】
したがって、第１の基板における１つの画素の構成は、たとえば、図２（ａ）および図２（ｂ）に示すような構成にする。
【００３６】
まず、ガラス基板などの第１の基板６の表面には、走査信号線ＧＬ、対向電極ＣＴ、および共通化配線ＣＬと、それらを覆う第１の絶縁層７を形成する。走査信号線ＧＬおよび共通化配線ＣＬは、たとえば、アルミニウム膜などの金属膜をエッチングして形成する。対向電極ＣＴは、たとえば、ＩＴＯ膜またはＩＺＯ膜などの透明な導電膜をエッチングして形成する。第１の絶縁層７は、たとえば、酸化シリコン膜（ＳｉＯ２膜）を成膜して形成する。
【００３７】
このとき、対向電極ＣＴは、画素内、言い換えると２本の走査信号線ＧＬおよび２本の映像信号線ＤＬで囲まれる領域のほぼ全面に、矩形状に形成することが望ましい。
【００３８】
なお、図２（ａ）および図２（ｂ）には、透明な導電膜および金属膜を続けて形成（成膜）し、金属膜をエッチングして走査信号線ＧＬおよび共通化配線ＣＬを形成した後、透明な導電膜をエッチングして対向電極ＣＴを形成した場合を例示している。しかしながら、走査信号線ＧＬ、対向電極ＣＴ、および共通化配線ＣＬを形成するときには、たとえば、透明な導電膜の成膜およびエッチングをして対向電極ＣＴを形成した後、金属膜の成膜およびエッチングをして走査信号線ＧＬおよび共通化配線ＣＬを形成してもよい。また、金属膜の成膜およびエッチングをして走査信号線ＧＬおよび共通化配線ＣＬを形成した後、透明な導電膜の成膜およびエッチングをして対向電極ＣＴを形成してもよい。またさらに、共通化配線ＣＬを形成する代わりに、たとえば、走査信号線ＧＬの延在方向に沿って並んだ複数の画素で共有される帯状の対向電極ＣＴを形成してもよい。
【００３９】
第１の絶縁層７の上には、第１のＴＦＴ素子Ｔｒ１の半導体層８ａ、第２のＴＦＴ素子Ｔｒ２の半導体層８ｂ、映像信号線ＤＬ、第１のＴＦＴ素子Ｔｒ１のソース電極９ａ、および第２のＴＦＴ素子Ｔｒ２のソース電極９ｂと、それらを覆う第２の絶縁層１０を形成する。第１のＴＦＴ素子Ｔｒ１の半導体層８ａおよび第２のＴＦＴ素子Ｔｒ２の半導体層８ｂは、たとえば、アモルファスシリコン（ａ−Ｓｉ）膜などの半導体膜をエッチングして形成する。映像信号線ＤＬ、第１のＴＦＴ素子Ｔｒ１のソース電極９ａ、および第２のＴＦＴ素子Ｔｒ２のソース電極９ｂは、たとえば、アルミニウム膜などの金属膜をエッチングして形成する。第２の絶縁層１０は、たとえば、窒化シリコン膜（ＳｉＮｘ膜）を成膜して形成する。なお、第２の絶縁層１０は、単一の材料でなる絶縁層に限らず、たとえば、材料が異なる２種類以上の絶縁膜が積層された構成であってもよい。
【００４０】
このとき、第１のＴＦＴ素子Ｔｒ１のドレイン電極および第２のＴＦＴ素子Ｔｒ２のドレイン電極は、それぞれ、映像信号線ＤＬと一体形成する。またこのとき、第２の絶縁層１０は、ソース電極９ａ，９ｂ上にコンタクトホール（図示しない）を形成しておく。
【００４１】
第２の絶縁層１０の上には、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、それらを覆う配向膜１１を形成する。第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、たとえば、ＩＴＯ膜またはＩＺＯ膜などの透明な導電膜をエッチングして形成する。
【００４２】
このとき、第１の画素電極ＰＸ１は、ソース電極９ａ上に形成されたコンタクトホール（図示しない）を介してソース電極９ａに接続し、第２の画素電極ＰＸ２は、ソース電極９ｂ上に形成されたコンタクトホール（図示しない）を介してソース電極９ｂに接続する。またこのとき、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、それぞれ、複数の櫛歯部ＰＸ１ａ，ＰＸ２ａを有する平面形状にし、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の複数の櫛歯部ＰＸ２ａとが、あらかじめ定められた間隔（スリット）で交互に並ぶように対向配置させる。この第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の複数の櫛歯部ＰＸ２ａとの間隔（スリット）は、画素内で等間隔とすることが好ましい。
【００４３】
またこのとき、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の複数の櫛歯部ＰＸ２ａは、それぞれ、対向電極ＣＴと重畳する位置に配置させる。
【００４４】
図３（ａ）および図３（ｂ）は、本実施例の液晶表示パネルの作用効果を説明するための模式図である。
図３（ａ）は、本実施例の液晶表示パネルに加わる電界の一例を示す模式図である。図３（ｂ）は、本実施例の液晶表示パネルにおける画素電極と対向電極の電位差と透過率との関係の一例を示す模式図である。
【００４５】
従来の１つの画素電極と１つの対向電極が絶縁層を介して積層配置されているＩＰＳ方式の液晶表示パネル（以下、従来の積層配置型の液晶表示パネルという）の場合、１つの画素において液晶材料に加わる電界は、主として、液晶材料のうちの、画素電極を有する第１の基板６の近傍に位置する部分のみに加わる。そのため、１つの画素における液晶材料中の液晶分子は、たとえば、まず、第１の基板６の近傍にある液晶分子が回転し、その影響で第２の基板側の液晶分子が回転する。
【００４６】
これに対し、本実施例の液晶表示パネル１を駆動するときには、１フレーム期間に１つの画素の第１の画素電極ＰＸ１に加える階調電圧の電位と対向電極ＣＴのコモン電圧の電位との高低の関係と、第２の画素電極ＰＸ２に加える階調電圧の電位と対向電極ＣＴのコモン電圧の電位との高低の関係とが、たとえば、反対の関係になるようにする。このとき、１つの画素において液晶材料１２に加わる電界は、たとえば、図３（ａ）に示すように、第１の画素電極ＰＸ１と対向電極ＣＴとの電位差によって生じる第１の電界Ｅ１、第２の画素電極ＰＸ２と対向電極ＣＴとの電位差によって生じる第２の電界Ｅ２、および第１の画素電極ＰＸ１と第２の画素電極ＰＸ２との電位差によって生じる第３の電界Ｅ３の３種類に大別される。
【００４７】
なお、図３（ａ）において、Ｖｃｏｍは対向電極ＣＴに加えるコモン電圧であり、Ｖｄは画素電極に加える階調電圧である。また、第１の画素電極ＰＸ１の階調電圧Ｖｄ（＋）は、当該階調電圧の電位がコモン電圧Ｖｃｏｍの電位よりも高いことを表し、第２の画素電極ＰＸ２の階調電圧Ｖｄ（−）は、当該階調電圧の電位がコモン電圧Ｖｃｏｍの電位よりも低いことを表している。
【００４８】
すなわち、本実施例の液晶表示パネル１を駆動するときには、従来の積層配置型の液晶表示パネルを駆動するときには無い、第３の電界Ｅ３も利用して液晶材料１２中の液晶分子を駆動させることができる。このとき、第３の電界Ｅ３の電気力線は、図３（ａ）に示したように、第１の電界Ｅ１および第２の電界Ｅ２の外側、すなわち第２の基板１３の近傍を通る。そのため、本実施例の液晶表示パネル１を駆動するときには、第１の電界Ｅ１および第２の電界Ｅ２で、第１の基板６の近傍にある液晶分子を回転させ、第３の電界Ｅ３で、第２の基板１３の近傍にある液晶分子を回転させることができる。
【００４９】
またこのとき、第１の画素電極ＰＸ１と第２の画素電極ＰＸ２との電位差は、第１の画素電極ＰＸ１と対向電極ＣＴとの電位差および第２の画素電極ＰＸ２と対向電極ＣＴとの電位差のおよそ２倍である。そのため、第３の電界Ｅ３の強度は、第１の電界Ｅ１の強度および第２の電界Ｅ２の強度のおよそ２倍である。
【００５０】
したがって、本実施例の液晶表示パネル１を駆動するときには、駆動電圧、言い換えると階調表現をする際の階調電圧とコモン電圧の電位差の最大値を低くしても、透過率を維持できると考えられる。
【００５１】
本願発明者が、ＴＦＴ素子および画素電極が画素内に一つ配置される従来のＩＰＳ方式の積層配置型の液晶表示パネルと、本実施例の液晶表示パネル１とのそれぞれで、画素電極と対向電極の電位差と透過率との関係を調べたところ、図３（ｂ）に示すような結果が得られた。なお、図３（ｂ）のグラフ図において、横軸は画素電極と対向電極の電位差ΔＶ（ｖｏｌｔ）であり、縦軸は透過率Ｔ（％）である。
【００５２】
また、図３（ｂ）のグラフ図において、Ｐ２およびＰ３は本実施例の液晶表示パネル１における画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係の一例を示している。Ｐ２とＰ３の違いは、画素電極における櫛歯部の間隔（スリットの間隔）にあり、Ｐ２では１０μｍ、Ｐ３では１５μｍとした。
【００５３】
また、図３（ｂ）のグラフ図において、Ｐ１は従来の積層配置型の液晶表示パネルにおける画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係の一例を示している。対向電極の形状は本実施例と同じであり、画素電極の形状は複数の櫛歯部およびスリットを持つ電極である。
【００５４】
従来の積層配置型の液晶表示パネルにおける画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係は、たとえば、図３（ｂ）のＰ１に示したような変化をし、電位差ΔＶが５ｖｏｌｔから６ｖｏｌｔのときに透過率Ｔが最大になる。
【００５５】
これに対し、本実施例の液晶表示パネル１において、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の櫛歯部ＰＸ２ａとの間隙（スリット）を１０μｍにした場合、画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係は、たとえば、図３（ｂ）のＰ２に示したような変化をし、電位差ΔＶが４ｖｏｌｔのときに透過率Ｔが最大になる。
【００５６】
このとき、電位差ΔＶが４ｖｏｌｔ以上の領域におけるＰ１とＰ２を比較すると、Ｐ１のほう、すなわち従来の積層配置型の液晶表示パネルのほうが透過率Ｔが高い。しかしながら、液晶表示装置の低消費電力化を図るために駆動電圧を低くする場合、たとえば、階調表現をする際の階調電圧とコモン電圧の電位差の最大値を４ｖｏｌｔ以下にする場合（ΔＶ＜４ｖｏｌｔ）を想定すると、本実施例の液晶表示パネル１のほうが透過率が高い。
【００５７】
またさらに、本実施例の液晶表示パネル１において、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の櫛歯部ＰＸ２ａとの間隙（スリット）を１５μｍにした場合の画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係は、たとえば、図３（ｂ）のＰ３に示したような変化をする。
【００５８】
この例の場合、たとえば電位差ΔＶが４ｖｏｌｔ以下の低電圧領域においては、Ｐ２の例よりも透過率Ｔが若干低くなるが、従来のＰ１よりも高い透過率Ｔを維持できる。また、電位差ΔＶが４ｖｏｌｔ以上の高電圧領域においても、従来のＰ１よりも透過率Ｔは高くなる。
【００５９】
以上のようなことから、本実施例の液晶表示パネル１を有する液晶表示装置は、光の透過率を維持しつつ駆動電圧を低くすることができると言える。
【００６０】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００６１】
たとえば、図２（ａ）に示した櫛歯部ＰＸ１ａ，ＰＸ２ａの数および延在方向は、それぞれ、本実施例の液晶表示パネル１における一例であり、櫛歯部ＰＸ１ａ，ＰＸ２ａの数および延在方向が適宜変更可能であることはもちろんである。なお、このとき、櫛歯部ＰＸ１ａ，ＰＸ２ａは、同じ方向に延在し、かつ、延在方向が走査信号線ＧＬおよび映像信号線ＤＬのいずれとも平行ではない方向になるように形成することが望ましい。
【００６２】
また、図２（ａ）および図２（ｂ）に示した１つの画素の構成は、本実施例の液晶表示パネル１における一例であり、本実施例（本発明）の液晶表示装置では、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、および対向電極ＣＴの３つの電極の位置関係が、図２（ａ）および図２（ｂ）に示した構成と同じ関係であればよい。したがって、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２の構成が適宜変更可能であることも、もちろんである。
【図面の簡単な説明】
【００６３】
【図１（ａ）】本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。
【図１（ｂ）】本実施例の液晶表示装置における液晶表示パネルの画素の回路構成の一例を示す模式図である。
【図２（ａ）】本実施例の液晶表示パネルの第１の基板における１つの画素の平面構成の一例を示す模式平面図である。
【図２（ｂ）】図２（ａ）のＡ−Ａ’線における断面構成の一例を示す模式断面図である。
【図３（ａ）】本実施例の液晶表示パネルに加わる電界の一例を示す模式図である。
【図３（ｂ）】本実施例の液晶表示パネルにおける画素電極と対向電極の電位差と透過率との関係の一例を示す模式図である。
【符号の説明】
【００６４】
１…液晶表示パネル
２…第１の駆動回路
３…第２の駆動回路
４…バックライト
５…制御回路
６…第１の基板
７…第１の絶縁層
８ａ，８ｂ…半導体層
９ａ，９ｂ…ソース電極
１０…第２の絶縁層
１１…配向膜
１２…液晶材料
１３…第２の基板
ＧＬ，ＧＬｍ…走査信号線
ＤＬ，ＤＬｎ，ＤＬｎ＋１…映像信号線
Ｔｒ１…第１のＴＦＴ素子
Ｔｒ２…第２のＴＦＴ素子
ＰＸ１…第１の画素電極
ＰＸ２…第２の画素電極
ＰＸ１ａ，ＰＸ２ａ…櫛歯部
ＣＴ…対向電極
ＣＬ…共通化配線
Ｅ１…第１の電界
Ｅ２…第２の電界
Ｅ３…第３の電界
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、ＩＰＳ方式などの横電界駆動方式の液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、アクティブマトリクス方式の液晶表示装置には、ＩＰＳ方式などの横電界駆動方式の液晶表示パネルを有するものがある。横電界駆動方式の液晶表示パネルは、液晶を封入（挟持）している第１の基板と第２の基板のうちの一方の基板、たとえば、第１の基板に、液晶材料に加える電界の強度を制御する画素電極および対向電極（共通電極）が配置されている。
【０００３】
また、ＩＰＳ方式の液晶表示パネルは、画素電極と対向電極とが絶縁層の同じ面に対向配置されているものと、画素電極と対向電極とが絶縁層を介して積層配置されているものとに大別される。
【０００４】
画素電極と対向電極とが絶縁層を介して積層配置されているＩＰＳ方式の液晶表示パネルは、通常、対向電極と液晶材料との間に画素電極が配置されている。このとき、画素電極は、たとえば、複数のスリットを有する平面形状であり、画素電極と対向電極との間の電位差による電界の力線（すなわち電気力線）は、画素電極から対向電極に向かう途中、または対向電極から画素電極に向かう途中で、液晶材料を通る（たとえば、特許文献１を参照）。
【０００５】
ＩＰＳ方式の液晶表示パネルを有する液晶表示装置は、ＶＡ方式やＴＮ方式などの縦電界駆動方式の液晶表示パネルを有する液晶表示装置に比べて視野角が広いという特徴があり、たとえば、液晶テレビなどに多く用いられている。また、ＩＰＳ方式の液晶表示パネルを有する液晶表示装置は、近年、たとえば、携帯電話端末などの携帯型電子機器の表示部にも用いられるようになってきている。
【特許文献１】ＷＯ０１／０１８５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、液晶テレビや携帯電話端末などの表示部に用いる液晶表示装置（液晶表示モジュールと呼ぶこともある）は、近年、低消費電力化が進んでいる。液晶表示装置を低消費電力化する方法としては、たとえば、液晶材料の駆動電圧を低くする方法がある。
【０００７】
しかしながら、従来の液晶材料を用いた液晶表示パネルの場合、単純に液晶材料の駆動電圧を低くすると、電界の強度が低くなるので、たとえば、光の透過率が低下するという問題がある。そのため、液晶材料の駆動電圧を低くする場合は、それに合わせて、たとえば、粘度が低く、電界の強度変化に敏感に反応する新たな液晶材料を開発する必要などが生じてくる。
【０００８】
特に、画素電極と対向電極とが絶縁層を介して積層配置されているＩＰＳ方式の液晶表示パネルは、液晶材料中の液晶分子を駆動させる電界が、主に、画素電極および対向電極を有する第１の基板の近傍のみで液晶材料に加わるので、駆動電圧を低くしたときに、光の透過率が低下しやすい。
【０００９】
本発明の目的は、たとえば、１枚の基板に画素電極と対向電極とが絶縁層を介して積層配置されている液晶表示装置において、光の透過率を維持しつつ駆動電圧を低くすることが可能な技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１２】
（１）第１の基板と第２の基板との間に液晶材料が封入された液晶表示パネルを有し、前記第１の基板は、複数本の走査信号線および複数本の映像信号線を有する液晶表示装置であって、前記第１の基板は、第１のＴＦＴ素子、前記第１のＴＦＴ素子のソースに接続された第１の画素電極、第２のＴＦＴ素子、前記第２のＴＦＴ素子のソースに接続された第２の画素電極、および対向電極を有する画素がマトリクス状に配置されており、前記画素内の前記第１のＴＦＴ素子のドレインと前記第２のＴＦＴ素子のドレインは、それぞれ異なる前記映像信号線に接続されており、前記第１の画素電極と前記第２の画素電極とは、それぞれ、複数の櫛歯部を有する平面形状であり、かつ、同じ層に、前記第１の画素電極の櫛歯部と前記第２の画素電極の櫛歯部が間隔を空けて交互に並ぶように対向配置されており、前記第１の画素電極および前記第２の画素電極と、前記対向電極とは、絶縁層を介在して積層配置されており、かつ、前記第１の画素電極および前記第２の画素電極は、前記対向電極と前記液晶材料との間に配置されている液晶表示装置。
【００１３】
（２）上記（１）の液晶表示装置において、１フレーム期間における、前記第１の画素電極に加えられた階調電圧の電位と前記対向電極の電圧の電位との高低の関係と、前記第２の画素電極に加えられた階調電圧の電位と前記対向電極の電圧との高低の関係とが、反対の関係である液晶表示装置。
【００１４】
（３）上記（１）の液晶表示装置において、前記第１の画素電極と前記第２の画素電極の櫛歯部は、同じ方向に延在し、かつ、延在方向が前記走査信号線および映像信号線のいずれとも平行ではない液晶表示装置。
【００１５】
（４）上記（１）の液晶表示装置において、前記対向電極は、画素内のほぼ全面に矩形状に形成されている液晶表示装置。
【００１６】
（５）上記（１）の液晶表示装置において、前記第１の画素電極の複数の櫛歯部と前記第２の画素電極の複数の櫛歯部のそれぞれの間隔は、等間隔に形成されている液晶表示装置。
【発明の効果】
【００１７】
本発明の液晶表示装置によれば、１枚の基板（第１の基板）に画素電極と対向電極とが絶縁層を介して積層配置されている液晶表示装置において、光の透過率を維持しつつ駆動電圧を低くすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【実施例】
【００１９】
図１（ａ）および図１（ｂ）は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。
図１（ａ）は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。図１（ｂ）は、本実施例の液晶表示装置における液晶表示パネルの画素の回路構成の一例を示す模式図である。
【００２０】
本実施例の液晶表示装置は、たとえば、図１（ａ）に示すように、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬを有する液晶表示パネル１と、液晶表示パネル１を駆動する第１の駆動回路２および第２の駆動回路３と、バックライト４と、第１の駆動回路２および第２の駆動回路３ならびにバックライト４の動作を制御する制御回路５とを有する。
【００２１】
液晶表示パネル１は、第１の基板と第２の基板との間に液晶材料を封入した表示パネルであり、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬは、第１の基板に設けられている。
【００２２】
なお、図１（ａ）には、複数本の走査信号線ＧＬのうちの一部の走査信号線ＧＬのみを示しており、実際の液晶表示パネル１には、さらに多数本の走査信号線ＧＬが密に配置されている。同様に、図１（ｂ）には、複数本の映像信号線ＤＬのうちの一部の映像信号線ＤＬのみを示しており、実際の液晶表示パネル１には、さらに多数本の映像信号線ＤＬが密に配置されている。
【００２３】
また、本実施例の液晶表示パネル１の表示領域ＤＡは、マトリクス状に配置された多数の画素で構成されている。このとき、１つの画素は、たとえば、図１（ｂ）に示すように、第１のＴＦＴ素子Ｔｒ１、第１のＴＦＴ素子Ｔｒ１のソースに接続された第１の画素電極ＰＸ１、第２のＴＦＴ素子Ｔｒ２、第２のＴＦＴ素子Ｔｒ２のソースに接続された第２の画素電極ＰＸ２、および対向電極ＣＴを有する画素がマトリクス状に配置されている。
【００２４】
またこのとき、１つの画素における第１のＴＦＴ素子Ｔｒ１のドレインと第２のＴＦＴ素子Ｔｒ２のドレインは、それぞれ、異なる映像信号線ＤＬｎ，ＤＬｎ＋１に接続されている。そのため、走査信号線ＧＬの延在方向で隣接する２つの画素の境界部分には、２本の映像信号線ＤＬが配置される。なお、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２のソースとドレインは、バイアスの方向、すなわち映像信号線ＤＬから画素電極に加える階調電圧の電位と画素電極の電位との高低の関係により入れ替わるが、本明細書では、画素電極に接続しているほうをソースと呼ぶ。
【００２５】
また、１つの画素における第１のＴＦＴ素子Ｔｒ１のゲートと第２のＴＦＴ素子Ｔｒ２のゲートは、同じ走査信号線ＧＬｍに接続されている。
【００２６】
またこのとき、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、それぞれ、複数のスリットを有する形状の電極であり、前記第１の画素電極ＰＸ１のスリットと前記第２の画素電極ＰＸ２のスリットがあらかじめ定められた間隔で交互に並ぶように配置されている。
【００２７】
また、対向電極ＣＴは、走査信号線ＧＬと並行する共通化配線ＣＬに接続しており、走査信号線ＧＬの延在方向に沿って並んだ複数の画素の対向電極ＣＴは、１本の共通化配線ＣＬにより共通化されている。
【００２８】
第１の駆動回路２は、映像信号線ＤＬを介してそれぞれの画素の第１の画素電極ＰＸ１および第２の画素電極ＰＸ２に加える映像信号（階調電圧）を生成する駆動回路であり、一般にデータドライバ、ソースドライバなどと呼ばれている回路である。また、第２の駆動回路３は、第１の駆動回路２から映像信号線ＤＬに出力された映像信号を加える画素（第１の画素電極ＰＸ１および第２の画素電極ＰＸ２）を選択する走査信号を生成する駆動回路であり、一般に走査ドライバ、ゲートドライバなどと呼ばれている回路である。
【００２９】
第１の駆動回路２および第２の駆動回路３は、それぞれ、たとえば、ＩＣチップに形成されており、液晶表示パネル１（第１の基板）の外周部、または当該外周部に接続されたフレキシブル配線板に実装されている。また、第１の駆動回路２および第２の駆動回路３は、それぞれ、たとえば、第１の基板の外周部に、表示領域ＤＡの第１のＴＦＴ素子Ｔｒ１などとともに形成されており、当該第１の基板に内蔵されていてもよい。
【００３０】
バックライト４は、たとえば、冷陰極蛍光管または発光ダイオード（ＬＥＤ）などの発光素子である。バックライト４が発した光は、たとえば、光拡散板やプリズムシートなどを介して面状光線に変換され、液晶表示パネル１に照射される。
【００３１】
制御回路５は、第１の駆動回路２および第２の駆動回路３の動作の制御、バックライト４の輝度の制御などを行う回路であり、一般にＴＦＴコントローラ、タイミングコントローラなどと呼ばれている回路である。
【００３２】
図２（ａ）および図２（ｂ）は、本実施例の液晶表示パネルの第１の基板における１つの画素の概略構成の一例を示す模式図である。
図２（ａ）は、本実施例の液晶表示パネルの第１の基板における１つの画素の平面構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ’線における断面構成の一例を示す模式断面図である。
【００３３】
本実施例の液晶表示パネル１は、図１（ｂ）に示した第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、および対向電極ＣＴの３つの電極が、走査信号線ＧＬなどとともに第１の基板に配置されているＩＰＳ方式（横電界駆動方式）の液晶表示パネルである。
【００３４】
また、本実施例の液晶表示パネル１では、第１の画素電極ＰＸ１と第２の画素電極ＰＸ２を絶縁層の同じ面に対向配置し、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、対向電極ＣＴとは、絶縁層を介在させて積層配置する。
【００３５】
したがって、第１の基板における１つの画素の構成は、たとえば、図２（ａ）および図２（ｂ）に示すような構成にする。
【００３６】
まず、ガラス基板などの第１の基板６の表面には、走査信号線ＧＬ、対向電極ＣＴ、および共通化配線ＣＬと、それらを覆う第１の絶縁層７を形成する。走査信号線ＧＬおよび共通化配線ＣＬは、たとえば、アルミニウム膜などの金属膜をエッチングして形成する。対向電極ＣＴは、たとえば、ＩＴＯ膜またはＩＺＯ膜などの透明な導電膜をエッチングして形成する。第１の絶縁層７は、たとえば、酸化シリコン膜（ＳｉＯ２膜）を成膜して形成する。
【００３７】
このとき、対向電極ＣＴは、画素内、言い換えると２本の走査信号線ＧＬおよび２本の映像信号線ＤＬで囲まれる領域のほぼ全面に、矩形状に形成することが望ましい。
【００３８】
なお、図２（ａ）および図２（ｂ）には、透明な導電膜および金属膜を続けて形成（成膜）し、金属膜をエッチングして走査信号線ＧＬおよび共通化配線ＣＬを形成した後、透明な導電膜をエッチングして対向電極ＣＴを形成した場合を例示している。しかしながら、走査信号線ＧＬ、対向電極ＣＴ、および共通化配線ＣＬを形成するときには、たとえば、透明な導電膜の成膜およびエッチングをして対向電極ＣＴを形成した後、金属膜の成膜およびエッチングをして走査信号線ＧＬおよび共通化配線ＣＬを形成してもよい。また、金属膜の成膜およびエッチングをして走査信号線ＧＬおよび共通化配線ＣＬを形成した後、透明な導電膜の成膜およびエッチングをして対向電極ＣＴを形成してもよい。またさらに、共通化配線ＣＬを形成する代わりに、たとえば、走査信号線ＧＬの延在方向に沿って並んだ複数の画素で共有される帯状の対向電極ＣＴを形成してもよい。
【００３９】
第１の絶縁層７の上には、第１のＴＦＴ素子Ｔｒ１の半導体層８ａ、第２のＴＦＴ素子Ｔｒ２の半導体層８ｂ、映像信号線ＤＬ、第１のＴＦＴ素子Ｔｒ１のソース電極９ａ、および第２のＴＦＴ素子Ｔｒ２のソース電極９ｂと、それらを覆う第２の絶縁層１０を形成する。第１のＴＦＴ素子Ｔｒ１の半導体層８ａおよび第２のＴＦＴ素子Ｔｒ２の半導体層８ｂは、たとえば、アモルファスシリコン（ａ−Ｓｉ）膜などの半導体膜をエッチングして形成する。映像信号線ＤＬ、第１のＴＦＴ素子Ｔｒ１のソース電極９ａ、および第２のＴＦＴ素子Ｔｒ２のソース電極９ｂは、たとえば、アルミニウム膜などの金属膜をエッチングして形成する。第２の絶縁層１０は、たとえば、窒化シリコン膜（ＳｉＮｘ膜）を成膜して形成する。なお、第２の絶縁層１０は、単一の材料でなる絶縁層に限らず、たとえば、材料が異なる２種類以上の絶縁膜が積層された構成であってもよい。
【００４０】
このとき、第１のＴＦＴ素子Ｔｒ１のドレイン電極および第２のＴＦＴ素子Ｔｒ２のドレイン電極は、それぞれ、映像信号線ＤＬと一体形成する。またこのとき、第２の絶縁層１０は、ソース電極９ａ，９ｂ上にコンタクトホール（図示しない）を形成しておく。
【００４１】
第２の絶縁層１０の上には、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、それらを覆う配向膜１１を形成する。第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、たとえば、ＩＴＯ膜またはＩＺＯ膜などの透明な導電膜をエッチングして形成する。
【００４２】
このとき、第１の画素電極ＰＸ１は、ソース電極９ａ上に形成されたコンタクトホール（図示しない）を介してソース電極９ａに接続し、第２の画素電極ＰＸ２は、ソース電極９ｂ上に形成されたコンタクトホール（図示しない）を介してソース電極９ｂに接続する。またこのとき、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、それぞれ、複数の櫛歯部ＰＸ１ａ，ＰＸ２ａを有する平面形状にし、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の複数の櫛歯部ＰＸ２ａとが、あらかじめ定められた間隔（スリット）で交互に並ぶように対向配置させる。この第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の複数の櫛歯部ＰＸ２ａとの間隔（スリット）は、画素内で等間隔とすることが好ましい。
【００４３】
またこのとき、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の複数の櫛歯部ＰＸ２ａは、それぞれ、対向電極ＣＴと重畳する位置に配置させる。
【００４４】
図３（ａ）および図３（ｂ）は、本実施例の液晶表示パネルの作用効果を説明するための模式図である。
図３（ａ）は、本実施例の液晶表示パネルに加わる電界の一例を示す模式図である。図３（ｂ）は、本実施例の液晶表示パネルにおける画素電極と対向電極の電位差と透過率との関係の一例を示す模式図である。
【００４５】
従来の１つの画素電極と１つの対向電極が絶縁層を介して積層配置されているＩＰＳ方式の液晶表示パネル（以下、従来の積層配置型の液晶表示パネルという）の場合、１つの画素において液晶材料に加わる電界は、主として、液晶材料のうちの、画素電極を有する第１の基板６の近傍に位置する部分のみに加わる。そのため、１つの画素における液晶材料中の液晶分子は、たとえば、まず、第１の基板６の近傍にある液晶分子が回転し、その影響で第２の基板側の液晶分子が回転する。
【００４６】
これに対し、本実施例の液晶表示パネル１を駆動するときには、１フレーム期間に１つの画素の第１の画素電極ＰＸ１に加える階調電圧の電位と対向電極ＣＴのコモン電圧の電位との高低の関係と、第２の画素電極ＰＸ２に加える階調電圧の電位と対向電極ＣＴのコモン電圧の電位との高低の関係とが、たとえば、反対の関係になるようにする。このとき、１つの画素において液晶材料１２に加わる電界は、たとえば、図３（ａ）に示すように、第１の画素電極ＰＸ１と対向電極ＣＴとの電位差によって生じる第１の電界Ｅ１、第２の画素電極ＰＸ２と対向電極ＣＴとの電位差によって生じる第２の電界Ｅ２、および第１の画素電極ＰＸ１と第２の画素電極ＰＸ２との電位差によって生じる第３の電界Ｅ３の３種類に大別される。
【００４７】
なお、図３（ａ）において、Ｖｃｏｍは対向電極ＣＴに加えるコモン電圧であり、Ｖｄは画素電極に加える階調電圧である。また、第１の画素電極ＰＸ１の階調電圧Ｖｄ（＋）は、当該階調電圧の電位がコモン電圧Ｖｃｏｍの電位よりも高いことを表し、第２の画素電極ＰＸ２の階調電圧Ｖｄ（−）は、当該階調電圧の電位がコモン電圧Ｖｃｏｍの電位よりも低いことを表している。
【００４８】
すなわち、本実施例の液晶表示パネル１を駆動するときには、従来の積層配置型の液晶表示パネルを駆動するときには無い、第３の電界Ｅ３も利用して液晶材料１２中の液晶分子を駆動させることができる。このとき、第３の電界Ｅ３の電気力線は、図３（ａ）に示したように、第１の電界Ｅ１および第２の電界Ｅ２の外側、すなわち第２の基板１３の近傍を通る。そのため、本実施例の液晶表示パネル１を駆動するときには、第１の電界Ｅ１および第２の電界Ｅ２で、第１の基板６の近傍にある液晶分子を回転させ、第３の電界Ｅ３で、第２の基板１３の近傍にある液晶分子を回転させることができる。
【００４９】
またこのとき、第１の画素電極ＰＸ１と第２の画素電極ＰＸ２との電位差は、第１の画素電極ＰＸ１と対向電極ＣＴとの電位差および第２の画素電極ＰＸ２と対向電極ＣＴとの電位差のおよそ２倍である。そのため、第３の電界Ｅ３の強度は、第１の電界Ｅ１の強度および第２の電界Ｅ２の強度のおよそ２倍である。
【００５０】
したがって、本実施例の液晶表示パネル１を駆動するときには、駆動電圧、言い換えると階調表現をする際の階調電圧とコモン電圧の電位差の最大値を低くしても、透過率を維持できると考えられる。
【００５１】
本願発明者が、ＴＦＴ素子および画素電極が画素内に一つ配置される従来のＩＰＳ方式の積層配置型の液晶表示パネルと、本実施例の液晶表示パネル１とのそれぞれで、画素電極と対向電極の電位差と透過率との関係を調べたところ、図３（ｂ）に示すような結果が得られた。なお、図３（ｂ）のグラフ図において、横軸は画素電極と対向電極の電位差ΔＶ（ｖｏｌｔ）であり、縦軸は透過率Ｔ（％）である。
【００５２】
また、図３（ｂ）のグラフ図において、Ｐ２およびＰ３は本実施例の液晶表示パネル１における画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係の一例を示している。Ｐ２とＰ３の違いは、画素電極における櫛歯部の間隔（スリットの間隔）にあり、Ｐ２では１０μｍ、Ｐ３では１５μｍとした。
【００５３】
また、図３（ｂ）のグラフ図において、Ｐ１は従来の積層配置型の液晶表示パネルにおける画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係の一例を示している。対向電極の形状は本実施例と同じであり、画素電極の形状は複数の櫛歯部およびスリットを持つ電極である。
【００５４】
従来の積層配置型の液晶表示パネルにおける画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係は、たとえば、図３（ｂ）のＰ１に示したような変化をし、電位差ΔＶが５ｖｏｌｔから６ｖｏｌｔのときに透過率Ｔが最大になる。
【００５５】
これに対し、本実施例の液晶表示パネル１において、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の櫛歯部ＰＸ２ａとの間隙（スリット）を１０μｍにした場合、画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係は、たとえば、図３（ｂ）のＰ２に示したような変化をし、電位差ΔＶが４ｖｏｌｔのときに透過率Ｔが最大になる。
【００５６】
このとき、電位差ΔＶが４ｖｏｌｔ以上の領域におけるＰ１とＰ２を比較すると、Ｐ１のほう、すなわち従来の積層配置型の液晶表示パネルのほうが透過率Ｔが高い。しかしながら、液晶表示装置の低消費電力化を図るために駆動電圧を低くする場合、たとえば、階調表現をする際の階調電圧とコモン電圧の電位差の最大値を４ｖｏｌｔ以下にする場合（ΔＶ＜４ｖｏｌｔ）を想定すると、本実施例の液晶表示パネル１のほうが透過率が高い。
【００５７】
またさらに、本実施例の液晶表示パネル１において、第１の画素電極ＰＸ１の櫛歯部ＰＸ１ａと第２の画素電極ＰＸ２の櫛歯部ＰＸ２ａとの間隙（スリット）を１５μｍにした場合の画素電極と対向電極との電位差ΔＶと透過率Ｔとの関係は、たとえば、図３（ｂ）のＰ３に示したような変化をする。
【００５８】
この例の場合、たとえば電位差ΔＶが４ｖｏｌｔ以下の低電圧領域においては、Ｐ２の例よりも透過率Ｔが若干低くなるが、従来のＰ１よりも高い透過率Ｔを維持できる。また、電位差ΔＶが４ｖｏｌｔ以上の高電圧領域においても、従来のＰ１よりも透過率Ｔは高くなる。
【００５９】
以上のようなことから、本実施例の液晶表示パネル１を有する液晶表示装置は、光の透過率を維持しつつ駆動電圧を低くすることができると言える。
【００６０】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００６１】
たとえば、図２（ａ）に示した櫛歯部ＰＸ１ａ，ＰＸ２ａの数および延在方向は、それぞれ、本実施例の液晶表示パネル１における一例であり、櫛歯部ＰＸ１ａ，ＰＸ２ａの数および延在方向が適宜変更可能であることはもちろんである。なお、このとき、櫛歯部ＰＸ１ａ，ＰＸ２ａは、同じ方向に延在し、かつ、延在方向が走査信号線ＧＬおよび映像信号線ＤＬのいずれとも平行ではない方向になるように形成することが望ましい。
【００６２】
また、図２（ａ）および図２（ｂ）に示した１つの画素の構成は、本実施例の液晶表示パネル１における一例であり、本実施例（本発明）の液晶表示装置では、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、および対向電極ＣＴの３つの電極の位置関係が、図２（ａ）および図２（ｂ）に示した構成と同じ関係であればよい。したがって、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２の構成が適宜変更可能であることも、もちろんである。
【図面の簡単な説明】
【００６３】
【図１（ａ）】本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。
【図１（ｂ）】本実施例の液晶表示装置における液晶表示パネルの画素の回路構成の一例を示す模式図である。
【図２（ａ）】本実施例の液晶表示パネルの第１の基板における１つの画素の平面構成の一例を示す模式平面図である。
【図２（ｂ）】図２（ａ）のＡ−Ａ’線における断面構成の一例を示す模式断面図である。
【図３（ａ）】本実施例の液晶表示パネルに加わる電界の一例を示す模式図である。
【図３（ｂ）】本実施例の液晶表示パネルにおける画素電極と対向電極の電位差と透過率との関係の一例を示す模式図である。
【符号の説明】
【００６４】
１…液晶表示パネル
２…第１の駆動回路
３…第２の駆動回路
４…バックライト
５…制御回路
６…第１の基板
７…第１の絶縁層
８ａ，８ｂ…半導体層
９ａ，９ｂ…ソース電極
１０…第２の絶縁層
１１…配向膜
１２…液晶材料
１３…第２の基板
ＧＬ，ＧＬｍ…走査信号線
ＤＬ，ＤＬｎ，ＤＬｎ＋１…映像信号線
Ｔｒ１…第１のＴＦＴ素子
Ｔｒ２…第２のＴＦＴ素子
ＰＸ１…第１の画素電極
ＰＸ２…第２の画素電極
ＰＸ１ａ，ＰＸ２ａ…櫛歯部
ＣＴ…対向電極
ＣＬ…共通化配線
Ｅ１…第１の電界
Ｅ２…第２の電界
Ｅ３…第３の電界
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板との間に液晶材料が封入された液晶表示パネルを有し、
前記第１の基板は、複数本の走査信号線および複数本の映像信号線を有する液晶表示装置であって、
前記第１の基板は、第１のＴＦＴ素子、前記第１のＴＦＴ素子のソースに接続された第１の画素電極、第２のＴＦＴ素子、前記第２のＴＦＴ素子のソースに接続された第２の画素電極、および対向電極を有する画素がマトリクス状に配置されており、
前記画素内の前記第１のＴＦＴ素子のドレインと前記第２のＴＦＴ素子のドレインは、それぞれ異なる前記映像信号線に接続されており、
前記第１の画素電極と前記第２の画素電極とは、それぞれ、複数の櫛歯部を有する平面形状であり、かつ、同じ層に、前記第１の画素電極の櫛歯部と前記第２の画素電極の櫛歯部が間隔を空けて交互に並ぶように対向配置されており、
前記第１の画素電極および前記第２の画素電極と、前記対向電極とは、絶縁層を介在して積層配置されており、かつ、
前記第１の画素電極および前記第２の画素電極は、前記対向電極と前記液晶材料との間に配置されていることを特徴とする液晶表示装置。
【請求項２】
１フレーム期間における、前記第１の画素電極に加えられた階調電圧の電位と前記対向電極の電圧の電位との高低の関係と、前記第２の画素電極に加えられた階調電圧の電位と前記対向電極の電圧との高低の関係とが、反対の関係であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の画素電極の櫛歯部および前記第２の画素電極の櫛歯部は、同じ方向に延在し、かつ、延在方向が前記走査信号線および映像信号線のいずれとも平行ではないことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記対向電極は、画素内のほぼ全面に矩形状に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１の画素電極の複数の櫛歯部と前記第２の画素電極の複数の櫛歯部のそれぞれの間隔は、等間隔に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１】
第１の基板と第２の基板との間に液晶材料が封入された液晶表示パネルを有し、
前記第１の基板は、複数本の走査信号線および複数本の映像信号線を有する液晶表示装置であって、
前記第１の基板は、第１のＴＦＴ素子、前記第１のＴＦＴ素子のソースに接続された第１の画素電極、第２のＴＦＴ素子、前記第２のＴＦＴ素子のソースに接続された第２の画素電極、および対向電極を有する画素がマトリクス状に配置されており、
前記画素内の前記第１のＴＦＴ素子のドレインと前記第２のＴＦＴ素子のドレインは、それぞれ異なる前記映像信号線に接続されており、
前記第１の画素電極と前記第２の画素電極とは、それぞれ、複数の櫛歯部を有する平面形状であり、かつ、同じ層に、前記第１の画素電極の櫛歯部と前記第２の画素電極の櫛歯部が間隔を空けて交互に並ぶように対向配置されており、
前記第１の画素電極および前記第２の画素電極と、前記対向電極とは、絶縁層を介在して積層配置されており、かつ、
前記第１の画素電極および前記第２の画素電極は、前記対向電極と前記液晶材料との間に配置されていることを特徴とする液晶表示装置。
【請求項２】
１フレーム期間における、前記第１の画素電極に加えられた階調電圧の電位と前記対向電極の電圧の電位との高低の関係と、前記第２の画素電極に加えられた階調電圧の電位と前記対向電極の電圧との高低の関係とが、反対の関係であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の画素電極の櫛歯部および前記第２の画素電極の櫛歯部は、同じ方向に延在し、かつ、延在方向が前記走査信号線および映像信号線のいずれとも平行ではないことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記対向電極は、画素内のほぼ全面に矩形状に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１の画素電極の複数の櫛歯部と前記第２の画素電極の複数の櫛歯部のそれぞれの間隔は、等間隔に形成されることを特徴とする請求項１に記載の液晶表示装置。
【図１（ａ）】
【図１（ｂ）】
【図２（ａ）】
【図２（ｂ）】
【図３（ａ）】
【図３（ｂ）】
【図１（ｂ）】
【図２（ａ）】
【図２（ｂ）】
【図３（ａ）】
【図３（ｂ）】
【公開番号】特開２０１０−６０８５７（Ｐ２０１０−６０８５７Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２６６４６（Ｐ２００８−２２６６４６）
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]