液晶表示装置
【課題】球状のスペーサを用いずに、セルギャップを保持する。
【解決手段】第１の基板と、第１の基板に対向する第２の基板201とを有し、第１の基板は、画素電極と、薄膜トランジスタと、画素電極の上方に設けられた第１の配向膜と、を有し、第２の基板201は、選択的に設けられたカラーフィルタと、複数のギャップ保持部材220と、複数のギャップ保持部材220を覆って設けられた第２の配向膜230とを有し、ギャップ保持部材220の材料は感光性樹脂であり、ギャップ保持部材220は、カラーフィルタが設けられた領域及びカラーフィルタが設けられていない領域にそれぞれ設けられ、かつカラーフィルタが設けられていない領域に設けられたギャップ保持部材220は、カラーフィルタが設けられた領域に設けられたギャップ保持部材220よりも高い。
【解決手段】第１の基板と、第１の基板に対向する第２の基板201とを有し、第１の基板は、画素電極と、薄膜トランジスタと、画素電極の上方に設けられた第１の配向膜と、を有し、第２の基板201は、選択的に設けられたカラーフィルタと、複数のギャップ保持部材220と、複数のギャップ保持部材220を覆って設けられた第２の配向膜230とを有し、ギャップ保持部材220の材料は感光性樹脂であり、ギャップ保持部材220は、カラーフィルタが設けられた領域及びカラーフィルタが設けられていない領域にそれぞれ設けられ、かつカラーフィルタが設けられていない領域に設けられたギャップ保持部材220は、カラーフィルタが設けられた領域に設けられたギャップ保持部材220よりも高い。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、一対の対向する基板を有する表示装置に関するものであり
、対向する基板間隔の維持手段に関するものである。
【背景技術】
【０００２】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ
（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリク
ス型液晶表示装置の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個も
の画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッ
チング機能により制御するものである。
【０００４】
アクティブマトリクス型液晶表示装置の基本的な構成は、２つの対向する基板からなり
、一方は画素領域を有するＴＦＴ基板と呼ばれ、他方は対向基板と呼ばれている。ＴＦＴ
基板は数十〜数百万個の画素スイッチングＴＦＴ（画素ＴＦＴと呼ぶ）を含む画素領域と
、それらを駆動する複数のＴＦＴを含む周辺駆動回路領域とによって構成される。
【０００５】
他方、対向基板はＴＦＴ基板の画素領域と対向する透明導電性膜から成る対向電極と、
配向膜とが形成された透明基板で構成されている。
【０００６】
ＴＦＴ基板および対向基板には、液晶材料の配向性を整えるためのラビングなどの配向
処理が行われる。その後、ＴＦＴ基板と対向基板との基板間隔（セルギャップ）を維持す
るために、ＴＦＴ基板又は対向基板のいずれか一方に粒形のスペーサが均一に散布される
。次に、シール剤によって２つの基板が貼り合され、ＴＦＴ基板と対向基板との間に液晶
材料が充填され、液晶注入口が封止材で封止される。こうしてアクティブマトリクス型液
晶表示装置が作製される。
【０００７】
しかし、上記のような構成を有する液晶表示装置や反強誘電性液晶表示には以下のよう
な問題点がある。
【０００８】
最近注目されてきている強誘電性液晶を用いた液晶表示装置や、反射型液晶表示装置に
は、その特性上、小さいセルギャップが求められている。しかし、従来のような粒形のス
ペーサを用いて小さく均一なセルギャップを有するセルを作製することは、一般的に困難
である。
【０００９】
更に、従来の粒形のスペーサは、液晶材料注入時に、液晶材料の流動によって粒状のス
ペーサ自体も流れてしまい、結果として均一なスペーサ散布密度を得ることができず、セ
ル厚ムラの原因となっている。また、粒状のスペーサは流動して複数個凝集すると、スペ
ーサが点欠陥として視認されてしまう。
【００１０】
また、一般的に製造または試作されている液晶表示装置は画素ピッチに関係なく、透過
型であれば４〜６μｍ程度、反射型であれば２〜３μｍのセルギャップを確保しているよ
うであるが、今後は、液晶パネルの高精細化が求められ、画素ピッチを更に微細化する傾
向が強まってきている。
【００１１】
例えば、投射型液晶表示装置（プロジェクション）は、画像をスクリーンに拡大投射す
ることを考えて可能な限り高精細な画像を表示できることが望ましい。またコストの面か
らも光学系を小型化する必要があり、パネルサイズを小さくすることが必要である。この
ため、今後は画素ピッチが４０μｍ以下、好ましくは３０μｍ以下の液晶表示装置を作製
する必要がある。
【００１２】
画素ピッチが微細化するに従って、１つの画素面積に対してスペーサの占有面積との相
対比が大きくなるため、スペーサが点欠陥となってしまうおそれが生ずる。
【００１３】
更に、高精細な画像を必要とする液晶表示装置において、粒形のスペーサが画素領域に
存在する場合、スペーサの近傍は液晶材料の配向性が乱れるため、画像表示の乱れ（ディ
スクリネーション）が観測される場合がある。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述したように、従来の粒形のスペーサを用いてセルギャップを制御する場合は、さま
ざまな要因により良好な表示を得ることができないことがある。
【００１５】
本発明は、従来使用された粒状のスペーサを用いないで、セルギャップが保持された表
示装置を提供することを課題とする。
【００１６】
更に、本発明は、ＴＦＴ基板のＴＦＴにダメージを与えないように、セルギャップを保
持する手段を提供することを課題とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明に係る液晶表示装置の作製方法の第１の構成は、
第１の基板と、前記第１の基板に対向する第２の基板とを有し、前記第１の基板には、薄
膜トランジスタと、前記薄膜トランジスタに接続された画素電極とが設けられた液晶表示
装置の作製方法であって、前記第１の基板上に第１の配向膜を形成し、前記第２の基板に
感光性樹脂膜を形成し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光
性樹脂膜から複数のギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した
後、前記第２の基板上に第２の配向膜を形成し、前記第１の配向膜と前記第２の配向膜に
はラビング処理を行わないことを特徴とする。
【００１８】
また、本発明に係る液晶表示装置の作製方法の第２の構成は、第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板には、薄膜トランジスタと、前記
薄膜トランジスタに接続された画素電極とが設けられた液晶表示装置の作製方法であって
、前記第１の基板上に第１の垂直配向膜を形成し、前記第２の基板に感光性樹脂膜を形成
し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光性樹脂膜から複数の
ギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した後、前記第２の基板
上に第２の垂直配向膜を形成し、前記第１の垂直配向膜と前記第２の垂直配向膜にはラビ
ング処理を行わないことを特徴とする。
【００１９】
上記の第１又は第２の構成において、ギャップ保持部材を設けたため、第１に、スペー
サが不要になる。第２に、ギャップ保持部材の高さを任意に設定できるので、基板間距離
を任意に決定することができる。第３に、ギャップ保持部材が固定されているので、従来
のスペーサのようにダマ状に凝集することが無く、点欠陥となることがない。
【００２０】
また、上記第１の発明および第２の発明では、ギャップ保持部材の位置を適宜に設定で
きる。例えば、ギャップ保持部材が、前記画素領域と概略対向する領域に設けることがで
きる。この場合には、ギャップ保持部材をカラーフィルタのブラックマトリクス上や、画
素領域のバスライン上等の表示に使用されない箇所に設けると良い。あるいは、ギャップ
保持部材を画素領域と対向しない領域に設けることによって、表示に影響を与えないで基
板間隔を保持することができる。
【００２１】
また、本発明を、第１の基板（ＴＦＴ基板）に、画素領域と、画素領域に配置されたス
イッチング素子を駆動する駆動回路が配置された駆動回路領域と、を設けた表示装置に適
用した場合、ギャップ保持部材を第２の基板（対向基板）のうち、第１の基板に設けられ
た駆動回路領域と対向しない領域に設けるとよい。この場合、ギャップ保持部材による応
力によって、駆動回路を損傷・破壊することを回避できる。
【００２２】
更に本発明では、ギャップ保持部材を第２の基板に設けたため、ギャップ保持部材の形
成工程によって生ずる影響（溶剤やエッチェントによる影響、機械的な衝撃等）を第１の
基板に与えずに済む。第１の基板には画素領域や駆動回路が配置されるため、第２の基板
と比較して非常に集積度が高い。そのため、本発明では、第１の基板に対する処理をでき
るだけ少なくするために、第２の基板にギャップ保持部材を設けるようにしたものである
。
【００２３】
更に、本発明のギャップ保持部材は第２の基板に設けることによって、材料を選択する
際の条件が、第１の基板に設けた場合よりも緩やかになる。例えば、本発明を、ＴＦＴを
有する液晶表示装置に用いた場合、第１の基板（ＴＦＴ基板）には画素ＴＦＴや駆動回路
ＴＦＴが形成されているため、ギャップ保持部材の材料としては、これらＴＦＴを構成す
る材料に対して、エッチング選択比をとれるような材料を選択しなければならない。
【００２４】
他方、第２の基板（対向基板）には、対向電極、カラーフィルタが形成される程度であ
り、ＴＦＴ基板と比較して使用される材料は少ないので、対向基板にギャップ保持部材を
形成する場合には、材料を選択する条件が少なくなる。更に、ギャップ保持部材の作製に
必要なエッチング液やエッチングガス等の材料や、作製手段の選択幅も広くなる。
【００２５】
また、基板の隙間を均一に維持できるようにするため、本発明のギャップ保持部材は下
地の凹凸を相殺できる平坦化材料で形成するのが好ましい。例えば、ポリイミド、アクリ
ル、ポリアミド、またはポリイミドアミドから選ばれた樹脂材料や、紫外線硬化性樹脂、
エポキシ樹脂を代表とする熱硬化性樹脂を用いることができる。
【００２６】
上記の樹脂材料はＴＦＴ基板（第１の基板）の層間絶縁膜として使用されることが多く
、このような場合、ＴＦＴ基板に、樹脂材料でなるギャップ保持部材を設けると、エッチ
ングの選択比をとることが困難である。そこで、本発明では、ギャップ保持部材を対向基
板（第２の基板）に形成するようにしたものである。
【発明の効果】
【００２７】
本発明では、ギャップ保持部材を設けたため、スペーサが不要になる。また、ギャップ
保持部材の高さを任意に設定できるので、基板間距離を任意に決定することができる。そ
のため、特に、基板間隔が２〜３μｍ程度の反射型の液晶表示装置や、２μｍ以下とする
強誘電性液晶表示装置のような、狭い基板間隔を保持する表示装置に本発明は特に好適で
ある。また、微細な画素配置を有する投射型液晶パネルにも好適である。
【００２８】
また、ギャップ保持部材は第２の基板（対向基板）に固定されており、ギャップ保持部
材が凝集することによる点欠陥の発生を防止することができる。
【００２９】
また、ギャップ保持部材の形成位置を制御できるため、その形成位置を画素領域外部や
、バスライン上やブラックマトリクス上等の表示に寄与しない箇所に設けることで、表示
不良の原因を減らすことができる。
【００３０】
また、本発明では、ギャップ保持部材を第２の基板に設けたため、ギャップ保持部材の
形成工程によって生ずる影響（エッチェントによる影響、機械的な衝撃等）を第１の基板
に形成された素子に与えずに済むため、歩留まりを向上させることができる。
【００３１】
また、ギャップ保持部材を第２の基板に設けたことにより、ＴＦＴ等のスイッチング素
子が設けられた第１の基板（ＴＦＴ基板）に設けるよりも、ギャップ保持部材に使用でき
る材料の選択が容易になる。また、ギャップ保持部材の作製に必要なエッチング材等の材
料や、手段の選択幅も広い。
【図面の簡単な説明】
【００３２】
【図１】実施例１の液晶表示装置の断面構成の概略図である。
【図２】実施例１のＴＦＴ基板、対向基板の正面図である。
【図３】実施例１のＴＦＴ基板の作製工程を示す図である。
【図４】実施例１のＴＦＴ基板の作製工程を示す図である。
【図５】実施例１の対向基板の作製工程を示す図である。
【図６】実施例１の対向基板の正面図および斜視図である。
【図７】実施例５の対向基板の正面図である。
【図８】実施例４の対向基板の正面図である。
【図９】実施例６の対向基板の正面図である。
【図１０】実施例７の対向基板の正面図である。
【図１１】実施例７の対向基板の正面図である。
【図１２】実施例８の対向基板の正面図である。
【実施例１】
【００３３】
図１〜図６を用いて本実施例を説明する。本実施例は、本発明をアクティブマトリクス
型液晶表示装置へ応用した例を説明する。図１は液晶表示装置の断面構成の概略図であり
、図２（Ａ）はＴＦＴ基板の正面図であり、図２（Ｂ）は対向基板の正面図である。
【００３４】
図２（Ａ）に示すように、ＴＦＴ基板１００は、基板１０１上に、画素電極や画素電極
に接続されたＴＦＴ等が配置された画素領域１０２と、画素領域１０２のＴＦＴを駆動す
るための駆動回路が配置された駆動回路領域１０３、１０４からなる。
【００３５】
また、図２（Ｂ）に示すように、対向基板２００は、基板２０１と、２０２で示される
ＴＦＴ基板１００の画素領域１０２と対向する領域と、２０３、２０４で示される駆動回
路領域１０３、１０４と対向する領域とでなる。図１に示すように、基板２０１周辺に設
けられたシール材２０５により、ＴＦＴ基板１００と対向基板２００が貼り合わされる。
【００３６】
更に、図１に示すように、対向基板２００には、画素領域１０２に対向する対向電極２
１０と、ＴＦＴ基板１００と対向基板２００との隙間を保持するためのギャップ保持部材
２２０が設けられている。
【００３７】
ＴＦＴ基板１００と対向基板２００の隙間には、液晶注入口２０６から液晶３００が注
入され、シール材２０５により液晶３００が封止される。また、ＴＦＴ基板１００、対向
基板２００には、それぞれ液晶３００を配向するための配向膜１１０、２３０を有する。
【００３８】
次に、図３、４を用いてＴＦＴ基板１００の作製方法について説明する。図３、４の右
側に画素領域１０２に配置されるＴＦＴの作製工程を示し、左側に駆動回路領域１０３、
１０４に配置されるＴＦＴの作製工程を示す。
【００３９】
まず、図３（Ａ）を参照する。ガラス基板１０１上に、ガラス基板からの不純物拡散防
止用の下地絶縁膜１２１として酸化珪素膜を１００〜３００ｎｍの厚さに形成する。この
酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用い
ればよい。本実施例では、ＴＥＯＳガスを原料にしてプラズマＣＶＤ法によって、酸化珪
素膜を２００ｎｍの厚さに形成した。なお、基板１０１に石英基板を用いた場合には、下
地絶縁膜１２１は不要である。
【００４０】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコ
ン膜を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さに形成する。そして、熱ア
ニールを行い、シリコン膜を結晶化させる。熱アニールは５００℃以上、好ましくは８０
０〜９００℃の温度で行う。熱アニールによってシリコン膜を結晶化させた後、光アニー
ルを行うことによって更に結晶性を高めてもよい。また、熱アニールによってシリコン膜
を結晶化させる際に、特開平６−２４４１０４号公報に開示されているように、ニッケル
等の元素（触媒元素）を添加することによって、シリコンの結晶化を促進させてもよい。
【００４１】
本実施例では、プラズマＣＶＤ法によって、アモルファスシリコン膜を５０ｎｍの厚さ
に形成した後、４５０℃で１時間加熱して水素出しを行い、エキシマレーザ光を照射し多
結晶化した。そして、多結晶化したシリコン膜をパターニングして、島状の周辺駆動回路
ＴＦＴの活性層（Ｐチャネル型ＴＦＴ活性層１２２、Ｎチャネル型ＴＦＴ活性層１２３）
、および画素ＴＦＴの活性層１２４を形成する。図３では便宜上、３つのＴＦＴだけを図
示したが、実際は、数百万個のＴＦＴを同時に形成する。
【００４２】
次にゲイト絶縁膜１２５を形成する。本実施例では、プラズマＣＶＤ法によって、一酸
化二窒素（Ｎ２Ｏ）とモノシラン（ＳｉＨ４）との混合ガスを原料ガスにして、厚さ１２
０ｎｍの絶縁膜を形成した。
【００４３】
その後、スパッタ法でアルミニウム膜を３００ｎｍの厚さに形成し、パターニングして
、ゲイト電極１２６、１２７、１２８をそれぞれ形成する。
【００４４】
次に、図３（Ｂ）に示すように、イオンドーピング法によって全ての島状活性層１２２
〜１２４にゲイト電極１２６〜１２８をマスクにして、リンイオンを自己整合的にドーピ
ングをする。ドーピングガスはフォスフィン（ＰＨ２）を用いる。この時の、ドーズ量は
１×１０１２〜５×１０１３原子／ｃｍ２とする。この結果、弱いＮ型領域（Ｎ−領域）
１２９、１３０、１３１が形成される。
【００４５】
次に、図３（Ｃ）に示すように、Ｐチャネル型ＴＦＴの活性層１２２全てを覆うフォト
レジストのマスク１３２と、画素ＴＦＴの活性層１２４の一部を覆うフォトレジストのマ
スク１３４を形成する。マスク１３４は、ゲイト電極１２８と平行に、ゲイト電極１２８
の端から３μｍ離れた部分までを覆う。
【００４６】
そして、再びイオンドーピング法によって燐イオンを注入する。ドーピングガスは、フ
ォスフィンを用いる。ドーズ量は１×１０１４〜５×１０１５原子／ｃｍ２とする。この
結果、強いＮ型領域（Ｎ＋領域）のソース／ドレイン１３５、１３６が形成される。画素
ＴＦＴの活性層１２４の弱いＮ型領域（Ｎ−領域）１３１のうちマスク１３４で覆われて
いた領域１３７は、今回のドーピングでは燐イオンは注入されない。したがって、領域１
３７は弱いＮ型領域のままである。なお、低濃度不純物領域１３７の幅ｘは約３μｍとし
た。
【００４７】
次に、図３（Ｄ）に示すように、Ｎチャネル型ＴＦＴの活性層１２３、１２４をフォト
レジストのマスク１３８で覆う。そして、ジボラン（Ｂ２Ｈ６）をドーピングガスとして
イオンドーピングを行い、島状領域１２２に硼素を注入する。ドーズ量は５×１０１４〜
８×１０１５原子／ｃｍ２とする。今回のドーピングでは、硼素のドーズ量が前述の図３
（Ｃ）で示される工程においてドーピングされた燐のドーズ量を上回るため、先に形成さ
れていた弱いＮ型領域１２９は、強いＰ型領域１３９に反転する。
【００４８】
その後、４５０〜８５０℃で、０．５〜３時間熱アニールを施すことにより、ドーピン
グ不純物を活性化させ、かつシリコンの結晶性を回復させる。この熱アニール処理により
、ドーピングによるシリコン膜のダメージを回復する。
【００４９】
以上のドーピングにより、駆動回路領域１０３（１０４）には、強いＮ型領域１３５で
なるソース／ドレインを有するＮ型ＴＦＴと、強いＰ型領域１３９でなるソース／ドレイ
ンを有するＰ型ＴＦＴが形成される。また、画素領域１０２には、強いＮ型領域１３６で
なるソース／ドレインと、弱いＮ型領域でなる低濃度不純物領域１３７を有するＮ型ＴＦ
Ｔが形成される（図３（Ｄ））。
【００５０】
次に、図３（Ｅ）示すように第１層間絶縁膜１４０を形成する。本実施例では、プラズ
マＣＶＤ法によって窒化珪素膜を５００ｎｍの厚さに形成した。第１層間絶縁膜１４０は
酸化珪素膜や酸化窒化珪素膜の単層膜、あるいは窒化珪素膜と酸化珪素膜との多層膜や、
窒化珪素膜と酸化窒化珪素膜の多層膜であってもよい。次に、第１層間絶縁膜１４０をエ
ッチングしてコンタクトホールを形成する。
【００５１】
その後、スパッタ法によって、チタン／アルミニウム／チタンでなる多層膜を形成し、
これをエッチングして駆動回路の電極・配線１４１、１４２、１４３、および画素ＴＦＴ
の電極・配線１４４、１４５を形成する。本実施例では、チタンの膜厚をそれぞれ１００
ｎｍとし、アルミニウムの膜厚を３００ｎｍとした。
【００５２】
次に、図４（Ａ）に示すように、厚さ１．０〜２．０μｍの厚さに有機樹脂膜でなる第
２層間絶縁膜１４６を形成する。有機樹脂膜として、ポリイミド、ポリアミド、ポリイミ
ドアミド、ポリアクリル等を用いることができる。本実施例では、第２層間絶縁膜１４６
としてポリイミド膜を１．５μｍの厚さに形成した。
【００５３】
そして、フォトリソグラフィー法によって画素ＴＦＴの電極１４５に達するコンタクト
ホールを形成する。そして、１ｗｔ％のチタンを添加したアルミニウム膜を３００ｎｍの
厚さに形成しパターニングして、図４（Ｂ）に示すように、画素電極１４７を形成した。
【００５４】
図１（Ａ）に示すＴＦＴ基板１００の画素領域１０２においては、それぞれの画素電極
に少なくとも１つ以上のＴＦＴが配置され、電気的に接続されている。駆動回路領域１０
３、１０４には駆動回路としては、シフトレジスタやアドレスデコーダなどが用いられる
。また、その他の回路が必要に応じて構成される。
【００５５】
このようにして、複数の駆動回路ＴＦＴ（駆動回路領域１０３、１０４）と複数の画素
ＴＦＴ（画素領域１０２）とが同一基板１０１上に一体形成されたＴＦＴ基板１００が作
製される。なお本実施例では、画素数は、縦１０２４×横７６８とした。なお、本明細書
では、最端部の画素ＴＦＴを含む画素ＴＦＴが存在する領域を画素領域と呼び、最端部の
駆動回路ＴＦＴを含む駆動回路ＴＦＴが存在する領域を駆動回路領域と呼ぶことにする。
【００５６】
そして、図４（Ｃ）に示すように、ＴＦＴ基板１００を良く洗浄し、ＴＦＴ形成時の表
面処理に用いられたエッチング液、レジスト剥離液等の各種薬品を十分に洗浄した後、配
向膜１１０をＴＦＴ基板１００上に形成する。配向膜１１０の形成方法は後述する。
【００５７】
次に、対向基板２００の作製工程を、図５を用いて説明する。先ず図５（Ａ）を参照す
る。基板２０１として、透光性を有するガラス基板や石英基板を用いる。本実施例では、
ガラス基板を用いた。ガラス基板２０１上に、透明導電膜を形成しパターニングして、画
素領域１０２に対向する領域２０２に対向電極２１０を形成した。本実施例では、透明導
電膜として、ＩＴＯ膜を１５０ｎｍの厚さに形成した（図５（Ａ））。
【００５８】
なお、必要であれば、対向電極２１０を形成する前に、カラーフィルタ、ブラックマト
リクスを、染色法や印刷法等の公知の方法で作製する。カラーフィルタには、厚さが均一
で平坦であること、耐熱性および耐薬品性に優れていること等が要求される。
【００５９】
次に、ギャップ保持部材２２０の形成工程を説明する。本実施例では、ギャップ保持部
材２２０を感光性の樹脂材料の１つであるポリイミドで形成する。
【００６０】
まず、図５（Ｂ）に示すように、スピンコート法によって感光性ポリイミド膜２１１を
厚さ３．２μｍに形成した。その後、感光性ポリイミド膜２１１の表面を対向基板２００
全面に渡って平坦にするために、３０分間、常温で放置した（レベリング）。そして、上
面に感光性ポリイミド膜２１１が形成された対向基板２００を１２０℃で３分間プリベー
クした。
【００６１】
なお、感光性ポリイミド膜２１１の膜厚で、セルギャップ（基板間隔）が決定されるの
で、セルギャップに合わせて感光性ポリイミド膜２１１の膜厚を適宜に設定すればよい。
例えば、透過型液晶表示装置であればセルギャップが４〜６μｍ程度、反射型液晶表示装
置であればセルギャップが２〜３μｍ程度、強誘電性液晶表示装置であれば２μｍ以下と
なるように、感光性ポリイミド膜２１１の膜厚を決めればよい。本実施例の液晶表示装置
は反射型であるので、感光性ポリイミド膜２１１の膜厚を３．２μｍとなるように形成し
た。
【００６２】
次に、感光性ポリイミド膜２１１をパターニングする。図５（Ｃ）に示すように、感光
性ポリイミド膜２１１をフォトマスク２１２で覆い、マスク２１２側から紫外線を照射し
た。その後、現像処理を行い、２８０℃で１時間ポストベークを施した。こうして、図５
（Ｄ）に示すように、パターニングされたセルギャップ保持部材２２０が形成された。
【００６３】
図６（Ａ）は、図５（Ｄ）に示す状態の対向基板２００の正面図であり、図６（Ｂ）は
対向基板２００の斜視図を示す。図６（Ａ）および（Ｂ）に示されるようにギャップ保持
部材２２０は円柱形状であり、従来用いられた球状のスペーサに代わるものである。その
ため、ギャップ保持部材２２０の円柱の直径は１．５〜２．５μｍ、高さは２．０〜５．
０μｍとすればよい。本実施例では、円柱の直径を３．０μｍとし、セルギャップを３．
０μｍとするため、画素対向領域２０２においてその高さを３．２μｍとした。駆動回路
対向領域２０３、２０４でのギャップ保持部材２２０の高さは対向電極２１０、カラーフ
ィルタ等の厚さ分高くなっている。
【００６４】
また、本実施例では、複数のギャップ保持部材２２０をランダムに配置して、従来の球
状スペーサと同様の機能を奏するようにした。このため、ギャップ保持部材２２０の密度
は、従来の球状スペーサと同程度の４０〜１６０個／ｍｍ２程度の密度に形成すればよい
。本実施例では、５０個／ｍｍ２の密度で、ギャップ保持部材２２０をランダムに形成し
た。ギャップ保持部材２２０を対向基板２００全体にランダムに配置するため、ギャップ
保持部材２２０の位置の精度はそれほど重要ではない。よって、製造マージンを大きくす
ることができる。
【００６５】
その次に、配向膜１１０、２３０をＴＦＴ基板１００上および対向基板２００上に形成
する（図４（Ｃ）、図５（Ｅ）参照）。配向膜１１０、２３０の材料には、垂直配向型の
ポリイミド膜を用いた。配向膜１１０、２３０の膜厚は、６０ｎｍ〜１００ｎｍ程度とす
ればよい。
【００６６】
まず、ＴＦＴ基板１００、対向基板２００をそれぞれ洗浄した後、ポリイミド系の垂直
配向膜をスピンコート法、フレキソ印刷法、あるいはスクリーン印刷法のいずれかによっ
てＴＦＴ基板１００上および対向基板２００上にコートする。本実施例では、スピンコー
ト法によってポリイミド膜を塗布した。その後、８０℃で５分間仮焼成し、１８０℃の熱
風を送り込むことによって加熱（本焼成）し、ポリイミドを硬化させて、配向膜１１０、
２３０をそれぞれ形成した。配向膜１１０、２３０の厚さは８０ｎｍとした。
【００６７】
なお、図５（Ｅ）では、配向膜２３０は、ギャップ保持部材２２０の側面や表面を覆っ
ていないが、本実施例では、ポリイミド被膜をスピンコート法で形成したため、ギャップ
保持部材２２０の側面や表面をこのポリイミド被膜が若干覆っている場合もあるが、ギャ
ップ保持部材２２０の高さが数μｍであるのに対し、ポリイミド被膜の厚さは数十〜百ｎ
ｍと極薄いため、また側面のような直立した部分では完全な膜を成していない場合もある
ので、図５（Ｅ）では、基板２０１の水平面に形成された配向膜２３０のみを図示した。
【００６８】
配向膜１１０、２３０にはポリイミドを用いたが、アクリル、ポリアミド、またはポリ
イミドアミド等の樹脂を用いてもよい。また、ギャップ保持部材に熱硬化樹脂を用いても
よい。
【００６９】
次に、ＴＦＴ基板１００の配向膜１１０の表面、と対向基板２００の配向膜２３０の表
面双方を、毛足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等の繊維）で一定方向に
擦るラビング処理を行った。なお、ＴＦＴ基板１００と対向基板２００のラビング向きは
互いに直交するように行って、ＴＮモード型の配向処理を行った。
【００７０】
ＴＦＴ基板１００をラビング処理する際は、イオンブロー装置や加湿装置を用いて静電
気防止処置を施して、ＴＦＴ基板１００上に形成されたＴＦＴの静電気破壊を防止した。
【００７１】
他方、対向基板２００をラビング処理する際は、ギャップ保持部材２２０を破壊しない
ように、バフ布の種類、植毛密度あるいは、ローラーの回転数等のラビング条件を設定し
た。
【００７２】
次に、対向基板２００の周辺部に、液晶注入口２０６を残して、紫外線硬化型樹脂でな
るシール材２０５を塗布した（図２（Ｂ）参照）。そして、ＴＦＴ基板１００と対向基板
２００とを対向し、画素領域１０２のセルギャップがギャップ保持部材２２０の高さとな
るようにプレスし、この状態でシール材２０５を硬化させた。なおシール材はＴＦＴ基板
１００に塗布しても良い。
【００７３】
次に、表示媒体としての液晶材料を液晶注入口より注入し、ＴＦＴ基板１００と対向基
板２００との間に液晶３００が狭持された状態となる。液晶材料注入口２０６に封止剤を
塗布し、紫外線を照射することによって封止剤を硬化させ、液晶３００をセル内に完全に
封止した。以上の工程を経て、図１に示す構成を得る。
【００７４】
本実施例では、ギャップ保持部材の形状は、円柱状としたが、ギャップ保持部材の形状
は、楕円形、流線形、あるいは、三角形、四角形などの多角形状であってもよく、ＴＦＴ
基板（第１の基板）と対向基板（第２の基板）とのギャップを制御できる形状であれば、
いかなる形状を有することも許される。
【００７５】
本実施例では、画素電極を金属材料で形成し、反射型の液晶表示装置としたが、ＴＮモ
ード型の配向処理を行いるため、透過型の液晶表示装置としてもよい。この場合、画素電
極を、ＩＴＯや、ＳｎＯ２等の透明導電膜で形成すればよい。また、本実施例ではＴＮモ
ード型としたが、他のモードでも良く、モードに合わせてラビング処理を行えばよい。
【００７６】
実施例１ではプレーナ型ＴＦＴを例にとって説明してきたが、本発明は当然の如くＴＦ
Ｔの構造には何ら影響されない、したがって、画素領域および駆動回路領域の個々のＴＦ
Ｔが逆スタガ型ＴＦＴであっても、あるいはマルチゲイト型ＴＦＴであってもよい。また
、対向電極もＴＦＴ基板に形成されるＩＰＳ型の液晶パネルにも応用できる。
【００７７】
本実施例では、ギャップ保持部材を感光性樹脂材料で形成したため、その高さを任意に
設定することが可能であり、例えば２μｍ以下とすることも可能であるため、液晶表示装
置のセルギャップを２μｍ以下とすることも可能である。よって、本実施例のギャップ保
持部材は強誘電性液晶表示装置の液晶パネルや、投射型液晶表示装置の液晶パネルに好適
である。
【００７８】
また、本実施例では、対向基板２００にギャップ保持部材が固定したため、従来のスペ
ーサのように液晶の流入によって、凝集されることがないので、スペーサの凝集による点
欠陥をなくすことができる。
【実施例２】
【００７９】
実施例１では、ＴＦＴ基板１００、対向基板２００双方にラビング処理を施したが、本
実施例では、ＴＦＴ基板１００の配向膜１１０のみにラビング処理を施す。ラビング処理
以外の作製工程は実施例１と同様である。
【００８０】
ラビング工程で使用されるバフ布は静電気や塵の発生源であるので、ラビング処理は液
晶表示装置の歩留まりを大きく左右する。本実施例では、できるだけラビング処理を少な
くするため、ＴＦＴ基板１００一方にラビング処理を施す。
【００８１】
対向基板２００には、ギャップ保持部材２２０の高さは数μｍ程度であり、配向膜２３
０の厚さは数十〜百ｎｍ程度であり、ギャップ保持部材２２０は液晶側に突出して形成さ
れているので、バフ布によってギャップ保持部材２２０が損傷したり、剥離するおそれが
ある。このため、ギャップ保持部材２２０の高さがばらついて、セルギャップを基板全体
、あるいは基板毎で均一に保つことが困難となる。また、ギャップ保持部材２２０の損傷
・剥離は新たな塵の発生源となってしまう。
【００８２】
また、ギャップ保持部材２２０が液晶側に突出していることで、配向膜２３０に十分に
溝を形成することが困難であり、液晶を配向させることができないおそれが生ずる。液晶
を配向できないと表示できないため、液晶を配向させることは製造歩留まりを上げるため
の重要な要素である。
【００８３】
このような問題点を回避するため、本実施例では、ＴＦＴ基板１００の配向膜１１０の
みにラビング処理を施すようにする。
【００８４】
本実施例でも、実施例１と同様に、配向膜１１０、２３０を垂直配向性を有するポリイ
ミド膜で形成する。そして、ＴＦＴ基板１００の配向膜１１０の表面を、毛足の長さ２〜
３ｍｍのバフ布（レイヨン、ナイロン等の繊維）で所定方向に擦るラビング処理を行う。
この場合、ＴＦＴ基板１００の製造歩留まりを下げないようにするため、ＴＦＴ基板１０
０のラビング処理では静電気防止対策を行うことが重要である。
【実施例３】
【００８５】
実施例２ではＴＦＴ基板１００に一方にラビング処理を施したが、本実施例では、対向
基板２００の配向膜２３０のみにラビング処理を施す。ラビング処理以外の作製工程は実
施例１と同様である（図１〜６参照）。
【００８６】
ラビング工程で使用されるバフ布は、静電気や塵の発生源となっており、ラビング処理
は液晶表示装置の歩留まりを左右する。このため、できるだけラビング処理を少なくする
ため、本実施例では、対向基板２００一方にラビング処理を施す。
【００８７】
ラビング工程で使用されるバフ布は、静電気や塵の発生源となるものであり、これらは
すべてＴＦＴ基板１００に形成されるＴＦＴの破壊の原因となるものである。そして、Ｔ
ＦＴ基板１００は対向基板２００に比べて多くの工程が必要である。ＴＦＴ基板１００の
不良は液晶表示装置の製造コストを上げてしまう。そこで本実施例では、ＴＦＴ基板１０
０にラビング処理を施さないようにすることで、ＴＦＴ基板の製造歩留まりを向上させる
ことを目的とする。
【００８８】
本実施例でも、実施例１と同様に、配向膜１１０、２３０を垂直配向性を有するポリイ
ミド膜で形成する。そして、対向基板２００の配向膜２３０の表面を、毛足の長さ２〜３
ｍｍのバフ布（レイヨン、ナイロン等の繊維）で一定方向に擦るラビング処理を行う。こ
の際に、対向基板２００に形成されたギャップ保持部材２２０を損傷・剥離しないように
、ラビング条件を設定した。
【００８９】
実施例２、３では、ラビング処理を一方の基板に施すことを説明したが、それぞれ異な
る効果を奏する実施例であり、ラビング処理を施す基板の選択は、製造コスト、歩留まり
等を考慮して実施者が適宜に選択すればよい。
【００９０】
また、本実施例２、３のように、片方の配向膜をラビング処理する場合には、液晶の駆
動モードは限定されてしまうが、複屈折（ＥＣＢ）モードが使用できることを確認してい
る。
【００９１】
他方、実施例１のように両方の配向膜をラビング処理する場合は、ラビング処理が１回
多いが、液晶の駆動モードが限定されない、また液晶を確実に配向できるという効果を奏
する。また、本発明を高分子分散型の液晶表示装置に用いた場合には、配向膜のラビング
工程は不要である。
【実施例４】
【００９２】
本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例１と同じで
ある。本実施例の対向基板の正面図を図８に示す。なお、図８において図６と同じ符号は
同じ部材を示す。
【００９３】
図６に示すように実施例１ではギャップ保持部材２２０を対向基板２００全体にランダ
ムに配置したが、本実施例では、図８に示すようにギャップ保持部材４１０をマトリクス
状規則的に配置した。ギャップ保持部材４１０の形状は実施例１と同様とし、直径２．０
μｍ、高さ３．２μｍの円柱形とした。また、ギャップ保持部材４１０は、実施例１と同
じく５０個／ｍｍ２の密度に形成した。
【００９４】
本実施例のギャップ保持部材４１０も、実施例１のギャップ保持部材２２０と同様の効
果を得ることができる。
【実施例５】
【００９５】
本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例１と同じで
ある。本実施例の対向基板の正面図を図７に示す。なお、図７において、図６と同じ符号
は、同じ部材を示す。
【００９６】
図６に示すように実施例１ではギャップ保持部材２２０を対向基板２００全体にランダ
ムに配置したが、本実施例では、図７に示すようにギャップ保持部材４００を駆動回路対
向領域２０３、２０４に形成しないようにし、画素対向領域２０２内にランダムに設けた
。ギャップ保持部材４００の形状は実施例１と同様とし、直径２．０μｍ、高さ３．２μ
ｍの円柱形とした。また、ギャップ保持部材４００は６０個／ｍｍ２の密度に形成した。
【００９７】
駆動回路のＴＦＴの集積度は、画素領域の集積度よりも大きいので、スペーサによる応
力によって破壊されやすい。そこで、本実施例では、駆動回路対向領域２０３、２０４に
形成しないようにすることにより、基板を貼り合わせた際に、ギャップ保持部材４００が
ＴＦＴ基板１００に形成された駆動回路に応力を与えないため、駆動回路の歩留まりを向
上できる。
【００９８】
なお、図７では、ギャップ保持部材４００は画素対向領域２０２の外側にはみ出ている
が、本実施例ではギャップ保持部材４００によって、画素領域でセルギャップを保持でき
れば良く、かつギャップ保持部材４００が駆動回路対向領域２０３、２０４に形成されて
いなければ良い。
【００９９】
上記の実施例１、４では、画素対向領域２０２にギャップ保持部材２２０、４１０を形
成しているが、ギャップ保持部材２２０、４１０の周囲はディスクリネーションが発生し
やすい。そこで、画素対向領域２０２にギャップ保持部材２２０、４１０を形成する場合
には、表示不良を防止するために、ギャップ保持部材２２０、４１０をブラックマトリク
スや、ＴＦＴ基板１００のバス配線等の表示に寄与しない箇所に重なるように設けるとよ
い。
【実施例６】
【０１００】
本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例１と同じで
ある。本実施例の対向基板の正面図を図９に示す。なお、図９において図６と同じ符号は
同じ部材を示す。
【０１０１】
実施例５では、セルギャップ保持部材を駆動回路対向領域２０３、２０４に形成しない
ようにしたが、本実施例ではセルギャップ保持部材を駆動回路対向領域２０３、２０４お
よび画素対向領域２０２双方に形成しないようにしたものである。
【０１０２】
ＴＦＴ基板１００の画素領域１０２と駆動回路領域１０３、１０４には、高低差があり
、一般に、画素領域１０２の方が高くなる。しかしながら、実施例１のギャップ保持部材
２２０は、基板２０１からギャップ保持部材２２０の上底までの高さは、基板全体で均一
としたため、画素領域１０２と駆動回路領域１０３、１０４の高低差が大きくなると、こ
の高低差を補償することが困難となり、基板を貼り合わせた際に、セルギャップのムラが
生ずるおそれがある。
【０１０３】
また、実施例１、実施例４では、対向基板２００全体にギャップ保持部材を形成したた
め、このギャップ保持部材によって、画素領域１０２や、駆動回路領域１０３、１０４に
配置されたＴＦＴにダメージを与えるおそれがある。
【０１０４】
本実施例は、上記の問題点を解消し、セルギャップを無くし、かつＴＦＴ基板に形成さ
れるＴＦＴに損傷を与えないような、ギャップ保持部材の配置方法に関する。
【０１０５】
本実施例の対向基板の正面図を図９に示す。なお、図９において、図６と同じ符号は、
同じ部材を示す。また、対向基板２００の作製方法は、実施例１と同じである。
【０１０６】
本実施例では、図９（Ａ）に示すように、円柱状のギャップ保持部材４２０を画素対向
領域２０２を取り囲むように配置した。ギャップ保持部材４２０のサイズは、直径１０μ
ｍ、高さ３．２μｍの円柱状とした。また、ギャップ保持部材４２０の位置は、基板を貼
り合わせた状態で、ＴＦＴ基板１００の画素領域１０２の端部から７０μｍ離れるように
形成し、ギャップ保持部材４２０の間隔は３０μｍとした。なお、液晶注入口２０６付近
のギャップ保持部材４２０の密度は他の部分より小さくし、液晶を流動しやすくする。
【０１０７】
画素対向領域２０２と駆動回路対向領域２０３、２０４との間隔は数百μｍ程度あり、
ギャップ保持部材４２０の直径と比較して十分大きいので、ギャップ保持部材４２０の位
置に対する製造マージンは±１０μｍ程度と大きなものとなる。他方、ギャップ保持部材
４２０の高さの精度は、セルギャップを決定するため重要であり、本実施例では、±０．
１μｍ程度とした。
【０１０８】
また、図９（Ａ）では、画素対向領域２０２の周囲にのみ、ギャップ保持部材４２０を
形成したが、図９（Ｂ）に示すように、駆動回路対向領域２０３、２０４の周囲にも、ギ
ャップ保持部材４２０と同様に、ギャップ保持部材４２１、４２２を形成してもよい。
【０１０９】
本実施例では、ギャップ保持部材４２０は、基板を貼り合わせた際に、画素領域１０２
、駆動回路領域１０３、１０４に重ならない場所に形成した。このため、セルギャップは
ギャップ保持部材４２０、および４２１、４２２の高さだけで決定することができるため
、画素領域１０２、駆動回路領域１０３、１０４の高さに差が生じても、そのセルギャッ
プを基板全体、あるいは他の基板同士でも均一にすることができる。
【０１１０】
さらに、ギャップ保持部材４２０によって、ＴＦＴ基板１００に形成された画素ＴＦＴ
や駆動回路ＴＦＴを押圧することが無いため、歩留まりを向上させることができる。
【０１１１】
本実施例では、ギャップ保持部材を、画素対向領域２０２、駆動回路対向領域２０３、
２０４の周囲に形成したが、ギャップ保持部材に位置は、図９に限定されるものではなく
、セルギャップを維持でき、かつ画素対向領域２０２、駆動回路対向領域２０３、２０４
以外なら任意に設定できる。
【実施例７】
【０１１２】
本実施例は実施例６の変形例であり、図１０（Ａ）は対向基板の正面図であり、図１０
（Ｂ）は対向基板の斜視図である。対向基板の作製方法は、実施例１と同様であり、図１
０において図６と同じ符号は同じ部材を示す。
【０１１３】
本実施例では、ギャップ保持部材４３０を基板２０１に対して概略直立した壁状に形成
した。ギャップ保持部材４３０は、画素対向領域２０２を取り囲んで形成し、かつ液晶注
入口２０６に連結される。ギャップ保持部材４３０は幅２０μｍとし、その高さを３．２
μｍとし、画素対向領域２０２の端部から５０μｍ離間した。
【０１１４】
本実施例では、ギャップ保持部材４３０は、基板を貼り合わせた際に、画素領域１０２
、駆動回路領域１０３、１０４に重ならない場所に形成した。このため、セルギャップは
ギャップ保持部材４３０の高さだけで決定することができるため、画素領域１０２、駆動
回路領域１０３、１０４の高さに差が生じても、そのセルギャップを基板全体、あるいは
他の基板同士でも均一にすることができる。
【０１１５】
さらに、ギャップ保持部材４３０によって、ＴＦＴ基板１００に形成されたＴＦＴを押
圧することが無いため、歩留まりを向上させることができる。
【０１１６】
さらに図１０（Ａ）に示すように、本実施例のギャップ保持部材４３０は画素領域に液
晶を封止できる構造であることを特徴する。ギャップ保持部材４３０によって、液晶は画
素領域のみに注入され、駆動回路領域１０３、１０４には、液晶３００が注入されないた
め、駆動回路の負荷容量を小さくすることができ、クロストークの発生を抑制することが
できる。
【０１１７】
なお、図１０（Ａ）では、画素対向領域２０２の周囲にのみギャップ保持部材４３０を
形成したが、図１１に示すように、駆動回路対向領域２０３、２０４の周囲にも、ギャッ
プ保持部材４３０と同様な、壁状のギャップ保持部材４３１、４３２をそれぞれ形成して
もよい。
【０１１８】
また、本実施例ではギャップ保持部材４３０によって画素領域に液晶を封止できる構造
であればよく、他のギャップ保持部材４３１、４３２の形状は、壁状に限定されず、円柱
状、楕円柱状、矩形柱状、多角柱状としてもよい。また形成される位置は、駆動回路対向
領域２０３、２０４の周囲に限定されるものではなく、セルギャップを維持でき、かつ画
素対向領域２０２、駆動回路対向領域２０３、２０４以外なら任意に設定できる。
【実施例８】
【０１１９】
本実施例は実施例７の変形例であり、ギャップ保持部材４４０によって、液晶は画素領
域のみに注入され、駆動回路領域１０３、１０４には、液晶３００が注入されないことを
特徴とする。図１２に本実施例の対向基板の正面図を示す。図１２において、図６を同じ
符号は同じ部材を示し、またＴＦＴ基板の作製工程は、実施例１と同様である。
【０１２０】
図１２に示すように、本実施例では、駆動回路対向領域２０３と２０４を壁状のギャッ
プ保持部材４４１で取り囲み、基板を貼り合わせた状態で駆動回路領域１０３、１０４に
液晶３００が侵入しないようにした。
【０１２１】
本実施例では、ギャップ保持部材４４１を基板２０１に対して概略直立した壁状に形成
した。その幅２０μｍとし、その高さを３．２μｍとし、駆動回路対向領域２０３と２０
４の端部から５０μｍ離間した。
【０１２２】
他方、画素対向領域の周囲には、矩形柱状のギャップ保持部材４４０を画素対向領域２
０２を取り囲むように配置し、液晶が画素領域に流入するようにした。ギャップ保持部材
４４０のサイズは長辺３０μｍ、短辺１５μｍ、高さ、３．２μｍの矩形柱とした。また
、ギャップ保持部材４４０の位置は、画素対向領域２０２の端部から７０μｍ離れるよう
に形成し、ギャップ保持部材４４０の間隔は３０μｍとした。なお、液晶注入口２０６付
近のギャップ保持部材４４０の密度は他の部分より小さくし、液晶を注入しやすくした。
【０１２３】
なお、上記実施例１〜８では、表示媒体として液晶材料を用いる場合について説明して
きたが、本発明は、液晶材料と高分子との混合層、いわゆる高分子分散型液晶表示装置に
も用いることができる。
【０１２４】
また、本発明の表示装置の表示媒体は、対向する基板を有する表示装置に応用可能であ
る。例えば、エレクトロルミネッサンス表示装置に適用することができる。
【符号の説明】
【０１２５】
１００ ＴＦＴ基板
１０１ 基板
１０２ 画素領域
１０３、１０４ 駆動回路領域
１１０ 配向膜
２００ 対向基板
２０１ 基板
２０２ 画素対向領域
２０３、２０４ 駆動回路対向領域
２０５ シール材
２０６ 液晶注入口
２１０ 対向電極
２２０ ギャップ保持部材
２３０ 配向膜
【技術分野】
【０００１】
本明細書で開示する発明は、一対の対向する基板を有する表示装置に関するものであり
、対向する基板間隔の維持手段に関するものである。
【背景技術】
【０００２】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ
（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリク
ス型液晶表示装置の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個も
の画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッ
チング機能により制御するものである。
【０００４】
アクティブマトリクス型液晶表示装置の基本的な構成は、２つの対向する基板からなり
、一方は画素領域を有するＴＦＴ基板と呼ばれ、他方は対向基板と呼ばれている。ＴＦＴ
基板は数十〜数百万個の画素スイッチングＴＦＴ（画素ＴＦＴと呼ぶ）を含む画素領域と
、それらを駆動する複数のＴＦＴを含む周辺駆動回路領域とによって構成される。
【０００５】
他方、対向基板はＴＦＴ基板の画素領域と対向する透明導電性膜から成る対向電極と、
配向膜とが形成された透明基板で構成されている。
【０００６】
ＴＦＴ基板および対向基板には、液晶材料の配向性を整えるためのラビングなどの配向
処理が行われる。その後、ＴＦＴ基板と対向基板との基板間隔（セルギャップ）を維持す
るために、ＴＦＴ基板又は対向基板のいずれか一方に粒形のスペーサが均一に散布される
。次に、シール剤によって２つの基板が貼り合され、ＴＦＴ基板と対向基板との間に液晶
材料が充填され、液晶注入口が封止材で封止される。こうしてアクティブマトリクス型液
晶表示装置が作製される。
【０００７】
しかし、上記のような構成を有する液晶表示装置や反強誘電性液晶表示には以下のよう
な問題点がある。
【０００８】
最近注目されてきている強誘電性液晶を用いた液晶表示装置や、反射型液晶表示装置に
は、その特性上、小さいセルギャップが求められている。しかし、従来のような粒形のス
ペーサを用いて小さく均一なセルギャップを有するセルを作製することは、一般的に困難
である。
【０００９】
更に、従来の粒形のスペーサは、液晶材料注入時に、液晶材料の流動によって粒状のス
ペーサ自体も流れてしまい、結果として均一なスペーサ散布密度を得ることができず、セ
ル厚ムラの原因となっている。また、粒状のスペーサは流動して複数個凝集すると、スペ
ーサが点欠陥として視認されてしまう。
【００１０】
また、一般的に製造または試作されている液晶表示装置は画素ピッチに関係なく、透過
型であれば４〜６μｍ程度、反射型であれば２〜３μｍのセルギャップを確保しているよ
うであるが、今後は、液晶パネルの高精細化が求められ、画素ピッチを更に微細化する傾
向が強まってきている。
【００１１】
例えば、投射型液晶表示装置（プロジェクション）は、画像をスクリーンに拡大投射す
ることを考えて可能な限り高精細な画像を表示できることが望ましい。またコストの面か
らも光学系を小型化する必要があり、パネルサイズを小さくすることが必要である。この
ため、今後は画素ピッチが４０μｍ以下、好ましくは３０μｍ以下の液晶表示装置を作製
する必要がある。
【００１２】
画素ピッチが微細化するに従って、１つの画素面積に対してスペーサの占有面積との相
対比が大きくなるため、スペーサが点欠陥となってしまうおそれが生ずる。
【００１３】
更に、高精細な画像を必要とする液晶表示装置において、粒形のスペーサが画素領域に
存在する場合、スペーサの近傍は液晶材料の配向性が乱れるため、画像表示の乱れ（ディ
スクリネーション）が観測される場合がある。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述したように、従来の粒形のスペーサを用いてセルギャップを制御する場合は、さま
ざまな要因により良好な表示を得ることができないことがある。
【００１５】
本発明は、従来使用された粒状のスペーサを用いないで、セルギャップが保持された表
示装置を提供することを課題とする。
【００１６】
更に、本発明は、ＴＦＴ基板のＴＦＴにダメージを与えないように、セルギャップを保
持する手段を提供することを課題とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明に係る液晶表示装置の作製方法の第１の構成は、
第１の基板と、前記第１の基板に対向する第２の基板とを有し、前記第１の基板には、薄
膜トランジスタと、前記薄膜トランジスタに接続された画素電極とが設けられた液晶表示
装置の作製方法であって、前記第１の基板上に第１の配向膜を形成し、前記第２の基板に
感光性樹脂膜を形成し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光
性樹脂膜から複数のギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した
後、前記第２の基板上に第２の配向膜を形成し、前記第１の配向膜と前記第２の配向膜に
はラビング処理を行わないことを特徴とする。
【００１８】
また、本発明に係る液晶表示装置の作製方法の第２の構成は、第１の基板と、前記第１
の基板に対向する第２の基板とを有し、前記第１の基板には、薄膜トランジスタと、前記
薄膜トランジスタに接続された画素電極とが設けられた液晶表示装置の作製方法であって
、前記第１の基板上に第１の垂直配向膜を形成し、前記第２の基板に感光性樹脂膜を形成
し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光性樹脂膜から複数の
ギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した後、前記第２の基板
上に第２の垂直配向膜を形成し、前記第１の垂直配向膜と前記第２の垂直配向膜にはラビ
ング処理を行わないことを特徴とする。
【００１９】
上記の第１又は第２の構成において、ギャップ保持部材を設けたため、第１に、スペー
サが不要になる。第２に、ギャップ保持部材の高さを任意に設定できるので、基板間距離
を任意に決定することができる。第３に、ギャップ保持部材が固定されているので、従来
のスペーサのようにダマ状に凝集することが無く、点欠陥となることがない。
【００２０】
また、上記第１の発明および第２の発明では、ギャップ保持部材の位置を適宜に設定で
きる。例えば、ギャップ保持部材が、前記画素領域と概略対向する領域に設けることがで
きる。この場合には、ギャップ保持部材をカラーフィルタのブラックマトリクス上や、画
素領域のバスライン上等の表示に使用されない箇所に設けると良い。あるいは、ギャップ
保持部材を画素領域と対向しない領域に設けることによって、表示に影響を与えないで基
板間隔を保持することができる。
【００２１】
また、本発明を、第１の基板（ＴＦＴ基板）に、画素領域と、画素領域に配置されたス
イッチング素子を駆動する駆動回路が配置された駆動回路領域と、を設けた表示装置に適
用した場合、ギャップ保持部材を第２の基板（対向基板）のうち、第１の基板に設けられ
た駆動回路領域と対向しない領域に設けるとよい。この場合、ギャップ保持部材による応
力によって、駆動回路を損傷・破壊することを回避できる。
【００２２】
更に本発明では、ギャップ保持部材を第２の基板に設けたため、ギャップ保持部材の形
成工程によって生ずる影響（溶剤やエッチェントによる影響、機械的な衝撃等）を第１の
基板に与えずに済む。第１の基板には画素領域や駆動回路が配置されるため、第２の基板
と比較して非常に集積度が高い。そのため、本発明では、第１の基板に対する処理をでき
るだけ少なくするために、第２の基板にギャップ保持部材を設けるようにしたものである
。
【００２３】
更に、本発明のギャップ保持部材は第２の基板に設けることによって、材料を選択する
際の条件が、第１の基板に設けた場合よりも緩やかになる。例えば、本発明を、ＴＦＴを
有する液晶表示装置に用いた場合、第１の基板（ＴＦＴ基板）には画素ＴＦＴや駆動回路
ＴＦＴが形成されているため、ギャップ保持部材の材料としては、これらＴＦＴを構成す
る材料に対して、エッチング選択比をとれるような材料を選択しなければならない。
【００２４】
他方、第２の基板（対向基板）には、対向電極、カラーフィルタが形成される程度であ
り、ＴＦＴ基板と比較して使用される材料は少ないので、対向基板にギャップ保持部材を
形成する場合には、材料を選択する条件が少なくなる。更に、ギャップ保持部材の作製に
必要なエッチング液やエッチングガス等の材料や、作製手段の選択幅も広くなる。
【００２５】
また、基板の隙間を均一に維持できるようにするため、本発明のギャップ保持部材は下
地の凹凸を相殺できる平坦化材料で形成するのが好ましい。例えば、ポリイミド、アクリ
ル、ポリアミド、またはポリイミドアミドから選ばれた樹脂材料や、紫外線硬化性樹脂、
エポキシ樹脂を代表とする熱硬化性樹脂を用いることができる。
【００２６】
上記の樹脂材料はＴＦＴ基板（第１の基板）の層間絶縁膜として使用されることが多く
、このような場合、ＴＦＴ基板に、樹脂材料でなるギャップ保持部材を設けると、エッチ
ングの選択比をとることが困難である。そこで、本発明では、ギャップ保持部材を対向基
板（第２の基板）に形成するようにしたものである。
【発明の効果】
【００２７】
本発明では、ギャップ保持部材を設けたため、スペーサが不要になる。また、ギャップ
保持部材の高さを任意に設定できるので、基板間距離を任意に決定することができる。そ
のため、特に、基板間隔が２〜３μｍ程度の反射型の液晶表示装置や、２μｍ以下とする
強誘電性液晶表示装置のような、狭い基板間隔を保持する表示装置に本発明は特に好適で
ある。また、微細な画素配置を有する投射型液晶パネルにも好適である。
【００２８】
また、ギャップ保持部材は第２の基板（対向基板）に固定されており、ギャップ保持部
材が凝集することによる点欠陥の発生を防止することができる。
【００２９】
また、ギャップ保持部材の形成位置を制御できるため、その形成位置を画素領域外部や
、バスライン上やブラックマトリクス上等の表示に寄与しない箇所に設けることで、表示
不良の原因を減らすことができる。
【００３０】
また、本発明では、ギャップ保持部材を第２の基板に設けたため、ギャップ保持部材の
形成工程によって生ずる影響（エッチェントによる影響、機械的な衝撃等）を第１の基板
に形成された素子に与えずに済むため、歩留まりを向上させることができる。
【００３１】
また、ギャップ保持部材を第２の基板に設けたことにより、ＴＦＴ等のスイッチング素
子が設けられた第１の基板（ＴＦＴ基板）に設けるよりも、ギャップ保持部材に使用でき
る材料の選択が容易になる。また、ギャップ保持部材の作製に必要なエッチング材等の材
料や、手段の選択幅も広い。
【図面の簡単な説明】
【００３２】
【図１】実施例１の液晶表示装置の断面構成の概略図である。
【図２】実施例１のＴＦＴ基板、対向基板の正面図である。
【図３】実施例１のＴＦＴ基板の作製工程を示す図である。
【図４】実施例１のＴＦＴ基板の作製工程を示す図である。
【図５】実施例１の対向基板の作製工程を示す図である。
【図６】実施例１の対向基板の正面図および斜視図である。
【図７】実施例５の対向基板の正面図である。
【図８】実施例４の対向基板の正面図である。
【図９】実施例６の対向基板の正面図である。
【図１０】実施例７の対向基板の正面図である。
【図１１】実施例７の対向基板の正面図である。
【図１２】実施例８の対向基板の正面図である。
【実施例１】
【００３３】
図１〜図６を用いて本実施例を説明する。本実施例は、本発明をアクティブマトリクス
型液晶表示装置へ応用した例を説明する。図１は液晶表示装置の断面構成の概略図であり
、図２（Ａ）はＴＦＴ基板の正面図であり、図２（Ｂ）は対向基板の正面図である。
【００３４】
図２（Ａ）に示すように、ＴＦＴ基板１００は、基板１０１上に、画素電極や画素電極
に接続されたＴＦＴ等が配置された画素領域１０２と、画素領域１０２のＴＦＴを駆動す
るための駆動回路が配置された駆動回路領域１０３、１０４からなる。
【００３５】
また、図２（Ｂ）に示すように、対向基板２００は、基板２０１と、２０２で示される
ＴＦＴ基板１００の画素領域１０２と対向する領域と、２０３、２０４で示される駆動回
路領域１０３、１０４と対向する領域とでなる。図１に示すように、基板２０１周辺に設
けられたシール材２０５により、ＴＦＴ基板１００と対向基板２００が貼り合わされる。
【００３６】
更に、図１に示すように、対向基板２００には、画素領域１０２に対向する対向電極２
１０と、ＴＦＴ基板１００と対向基板２００との隙間を保持するためのギャップ保持部材
２２０が設けられている。
【００３７】
ＴＦＴ基板１００と対向基板２００の隙間には、液晶注入口２０６から液晶３００が注
入され、シール材２０５により液晶３００が封止される。また、ＴＦＴ基板１００、対向
基板２００には、それぞれ液晶３００を配向するための配向膜１１０、２３０を有する。
【００３８】
次に、図３、４を用いてＴＦＴ基板１００の作製方法について説明する。図３、４の右
側に画素領域１０２に配置されるＴＦＴの作製工程を示し、左側に駆動回路領域１０３、
１０４に配置されるＴＦＴの作製工程を示す。
【００３９】
まず、図３（Ａ）を参照する。ガラス基板１０１上に、ガラス基板からの不純物拡散防
止用の下地絶縁膜１２１として酸化珪素膜を１００〜３００ｎｍの厚さに形成する。この
酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用い
ればよい。本実施例では、ＴＥＯＳガスを原料にしてプラズマＣＶＤ法によって、酸化珪
素膜を２００ｎｍの厚さに形成した。なお、基板１０１に石英基板を用いた場合には、下
地絶縁膜１２１は不要である。
【００４０】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコ
ン膜を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さに形成する。そして、熱ア
ニールを行い、シリコン膜を結晶化させる。熱アニールは５００℃以上、好ましくは８０
０〜９００℃の温度で行う。熱アニールによってシリコン膜を結晶化させた後、光アニー
ルを行うことによって更に結晶性を高めてもよい。また、熱アニールによってシリコン膜
を結晶化させる際に、特開平６−２４４１０４号公報に開示されているように、ニッケル
等の元素（触媒元素）を添加することによって、シリコンの結晶化を促進させてもよい。
【００４１】
本実施例では、プラズマＣＶＤ法によって、アモルファスシリコン膜を５０ｎｍの厚さ
に形成した後、４５０℃で１時間加熱して水素出しを行い、エキシマレーザ光を照射し多
結晶化した。そして、多結晶化したシリコン膜をパターニングして、島状の周辺駆動回路
ＴＦＴの活性層（Ｐチャネル型ＴＦＴ活性層１２２、Ｎチャネル型ＴＦＴ活性層１２３）
、および画素ＴＦＴの活性層１２４を形成する。図３では便宜上、３つのＴＦＴだけを図
示したが、実際は、数百万個のＴＦＴを同時に形成する。
【００４２】
次にゲイト絶縁膜１２５を形成する。本実施例では、プラズマＣＶＤ法によって、一酸
化二窒素（Ｎ２Ｏ）とモノシラン（ＳｉＨ４）との混合ガスを原料ガスにして、厚さ１２
０ｎｍの絶縁膜を形成した。
【００４３】
その後、スパッタ法でアルミニウム膜を３００ｎｍの厚さに形成し、パターニングして
、ゲイト電極１２６、１２７、１２８をそれぞれ形成する。
【００４４】
次に、図３（Ｂ）に示すように、イオンドーピング法によって全ての島状活性層１２２
〜１２４にゲイト電極１２６〜１２８をマスクにして、リンイオンを自己整合的にドーピ
ングをする。ドーピングガスはフォスフィン（ＰＨ２）を用いる。この時の、ドーズ量は
１×１０１２〜５×１０１３原子／ｃｍ２とする。この結果、弱いＮ型領域（Ｎ−領域）
１２９、１３０、１３１が形成される。
【００４５】
次に、図３（Ｃ）に示すように、Ｐチャネル型ＴＦＴの活性層１２２全てを覆うフォト
レジストのマスク１３２と、画素ＴＦＴの活性層１２４の一部を覆うフォトレジストのマ
スク１３４を形成する。マスク１３４は、ゲイト電極１２８と平行に、ゲイト電極１２８
の端から３μｍ離れた部分までを覆う。
【００４６】
そして、再びイオンドーピング法によって燐イオンを注入する。ドーピングガスは、フ
ォスフィンを用いる。ドーズ量は１×１０１４〜５×１０１５原子／ｃｍ２とする。この
結果、強いＮ型領域（Ｎ＋領域）のソース／ドレイン１３５、１３６が形成される。画素
ＴＦＴの活性層１２４の弱いＮ型領域（Ｎ−領域）１３１のうちマスク１３４で覆われて
いた領域１３７は、今回のドーピングでは燐イオンは注入されない。したがって、領域１
３７は弱いＮ型領域のままである。なお、低濃度不純物領域１３７の幅ｘは約３μｍとし
た。
【００４７】
次に、図３（Ｄ）に示すように、Ｎチャネル型ＴＦＴの活性層１２３、１２４をフォト
レジストのマスク１３８で覆う。そして、ジボラン（Ｂ２Ｈ６）をドーピングガスとして
イオンドーピングを行い、島状領域１２２に硼素を注入する。ドーズ量は５×１０１４〜
８×１０１５原子／ｃｍ２とする。今回のドーピングでは、硼素のドーズ量が前述の図３
（Ｃ）で示される工程においてドーピングされた燐のドーズ量を上回るため、先に形成さ
れていた弱いＮ型領域１２９は、強いＰ型領域１３９に反転する。
【００４８】
その後、４５０〜８５０℃で、０．５〜３時間熱アニールを施すことにより、ドーピン
グ不純物を活性化させ、かつシリコンの結晶性を回復させる。この熱アニール処理により
、ドーピングによるシリコン膜のダメージを回復する。
【００４９】
以上のドーピングにより、駆動回路領域１０３（１０４）には、強いＮ型領域１３５で
なるソース／ドレインを有するＮ型ＴＦＴと、強いＰ型領域１３９でなるソース／ドレイ
ンを有するＰ型ＴＦＴが形成される。また、画素領域１０２には、強いＮ型領域１３６で
なるソース／ドレインと、弱いＮ型領域でなる低濃度不純物領域１３７を有するＮ型ＴＦ
Ｔが形成される（図３（Ｄ））。
【００５０】
次に、図３（Ｅ）示すように第１層間絶縁膜１４０を形成する。本実施例では、プラズ
マＣＶＤ法によって窒化珪素膜を５００ｎｍの厚さに形成した。第１層間絶縁膜１４０は
酸化珪素膜や酸化窒化珪素膜の単層膜、あるいは窒化珪素膜と酸化珪素膜との多層膜や、
窒化珪素膜と酸化窒化珪素膜の多層膜であってもよい。次に、第１層間絶縁膜１４０をエ
ッチングしてコンタクトホールを形成する。
【００５１】
その後、スパッタ法によって、チタン／アルミニウム／チタンでなる多層膜を形成し、
これをエッチングして駆動回路の電極・配線１４１、１４２、１４３、および画素ＴＦＴ
の電極・配線１４４、１４５を形成する。本実施例では、チタンの膜厚をそれぞれ１００
ｎｍとし、アルミニウムの膜厚を３００ｎｍとした。
【００５２】
次に、図４（Ａ）に示すように、厚さ１．０〜２．０μｍの厚さに有機樹脂膜でなる第
２層間絶縁膜１４６を形成する。有機樹脂膜として、ポリイミド、ポリアミド、ポリイミ
ドアミド、ポリアクリル等を用いることができる。本実施例では、第２層間絶縁膜１４６
としてポリイミド膜を１．５μｍの厚さに形成した。
【００５３】
そして、フォトリソグラフィー法によって画素ＴＦＴの電極１４５に達するコンタクト
ホールを形成する。そして、１ｗｔ％のチタンを添加したアルミニウム膜を３００ｎｍの
厚さに形成しパターニングして、図４（Ｂ）に示すように、画素電極１４７を形成した。
【００５４】
図１（Ａ）に示すＴＦＴ基板１００の画素領域１０２においては、それぞれの画素電極
に少なくとも１つ以上のＴＦＴが配置され、電気的に接続されている。駆動回路領域１０
３、１０４には駆動回路としては、シフトレジスタやアドレスデコーダなどが用いられる
。また、その他の回路が必要に応じて構成される。
【００５５】
このようにして、複数の駆動回路ＴＦＴ（駆動回路領域１０３、１０４）と複数の画素
ＴＦＴ（画素領域１０２）とが同一基板１０１上に一体形成されたＴＦＴ基板１００が作
製される。なお本実施例では、画素数は、縦１０２４×横７６８とした。なお、本明細書
では、最端部の画素ＴＦＴを含む画素ＴＦＴが存在する領域を画素領域と呼び、最端部の
駆動回路ＴＦＴを含む駆動回路ＴＦＴが存在する領域を駆動回路領域と呼ぶことにする。
【００５６】
そして、図４（Ｃ）に示すように、ＴＦＴ基板１００を良く洗浄し、ＴＦＴ形成時の表
面処理に用いられたエッチング液、レジスト剥離液等の各種薬品を十分に洗浄した後、配
向膜１１０をＴＦＴ基板１００上に形成する。配向膜１１０の形成方法は後述する。
【００５７】
次に、対向基板２００の作製工程を、図５を用いて説明する。先ず図５（Ａ）を参照す
る。基板２０１として、透光性を有するガラス基板や石英基板を用いる。本実施例では、
ガラス基板を用いた。ガラス基板２０１上に、透明導電膜を形成しパターニングして、画
素領域１０２に対向する領域２０２に対向電極２１０を形成した。本実施例では、透明導
電膜として、ＩＴＯ膜を１５０ｎｍの厚さに形成した（図５（Ａ））。
【００５８】
なお、必要であれば、対向電極２１０を形成する前に、カラーフィルタ、ブラックマト
リクスを、染色法や印刷法等の公知の方法で作製する。カラーフィルタには、厚さが均一
で平坦であること、耐熱性および耐薬品性に優れていること等が要求される。
【００５９】
次に、ギャップ保持部材２２０の形成工程を説明する。本実施例では、ギャップ保持部
材２２０を感光性の樹脂材料の１つであるポリイミドで形成する。
【００６０】
まず、図５（Ｂ）に示すように、スピンコート法によって感光性ポリイミド膜２１１を
厚さ３．２μｍに形成した。その後、感光性ポリイミド膜２１１の表面を対向基板２００
全面に渡って平坦にするために、３０分間、常温で放置した（レベリング）。そして、上
面に感光性ポリイミド膜２１１が形成された対向基板２００を１２０℃で３分間プリベー
クした。
【００６１】
なお、感光性ポリイミド膜２１１の膜厚で、セルギャップ（基板間隔）が決定されるの
で、セルギャップに合わせて感光性ポリイミド膜２１１の膜厚を適宜に設定すればよい。
例えば、透過型液晶表示装置であればセルギャップが４〜６μｍ程度、反射型液晶表示装
置であればセルギャップが２〜３μｍ程度、強誘電性液晶表示装置であれば２μｍ以下と
なるように、感光性ポリイミド膜２１１の膜厚を決めればよい。本実施例の液晶表示装置
は反射型であるので、感光性ポリイミド膜２１１の膜厚を３．２μｍとなるように形成し
た。
【００６２】
次に、感光性ポリイミド膜２１１をパターニングする。図５（Ｃ）に示すように、感光
性ポリイミド膜２１１をフォトマスク２１２で覆い、マスク２１２側から紫外線を照射し
た。その後、現像処理を行い、２８０℃で１時間ポストベークを施した。こうして、図５
（Ｄ）に示すように、パターニングされたセルギャップ保持部材２２０が形成された。
【００６３】
図６（Ａ）は、図５（Ｄ）に示す状態の対向基板２００の正面図であり、図６（Ｂ）は
対向基板２００の斜視図を示す。図６（Ａ）および（Ｂ）に示されるようにギャップ保持
部材２２０は円柱形状であり、従来用いられた球状のスペーサに代わるものである。その
ため、ギャップ保持部材２２０の円柱の直径は１．５〜２．５μｍ、高さは２．０〜５．
０μｍとすればよい。本実施例では、円柱の直径を３．０μｍとし、セルギャップを３．
０μｍとするため、画素対向領域２０２においてその高さを３．２μｍとした。駆動回路
対向領域２０３、２０４でのギャップ保持部材２２０の高さは対向電極２１０、カラーフ
ィルタ等の厚さ分高くなっている。
【００６４】
また、本実施例では、複数のギャップ保持部材２２０をランダムに配置して、従来の球
状スペーサと同様の機能を奏するようにした。このため、ギャップ保持部材２２０の密度
は、従来の球状スペーサと同程度の４０〜１６０個／ｍｍ２程度の密度に形成すればよい
。本実施例では、５０個／ｍｍ２の密度で、ギャップ保持部材２２０をランダムに形成し
た。ギャップ保持部材２２０を対向基板２００全体にランダムに配置するため、ギャップ
保持部材２２０の位置の精度はそれほど重要ではない。よって、製造マージンを大きくす
ることができる。
【００６５】
その次に、配向膜１１０、２３０をＴＦＴ基板１００上および対向基板２００上に形成
する（図４（Ｃ）、図５（Ｅ）参照）。配向膜１１０、２３０の材料には、垂直配向型の
ポリイミド膜を用いた。配向膜１１０、２３０の膜厚は、６０ｎｍ〜１００ｎｍ程度とす
ればよい。
【００６６】
まず、ＴＦＴ基板１００、対向基板２００をそれぞれ洗浄した後、ポリイミド系の垂直
配向膜をスピンコート法、フレキソ印刷法、あるいはスクリーン印刷法のいずれかによっ
てＴＦＴ基板１００上および対向基板２００上にコートする。本実施例では、スピンコー
ト法によってポリイミド膜を塗布した。その後、８０℃で５分間仮焼成し、１８０℃の熱
風を送り込むことによって加熱（本焼成）し、ポリイミドを硬化させて、配向膜１１０、
２３０をそれぞれ形成した。配向膜１１０、２３０の厚さは８０ｎｍとした。
【００６７】
なお、図５（Ｅ）では、配向膜２３０は、ギャップ保持部材２２０の側面や表面を覆っ
ていないが、本実施例では、ポリイミド被膜をスピンコート法で形成したため、ギャップ
保持部材２２０の側面や表面をこのポリイミド被膜が若干覆っている場合もあるが、ギャ
ップ保持部材２２０の高さが数μｍであるのに対し、ポリイミド被膜の厚さは数十〜百ｎ
ｍと極薄いため、また側面のような直立した部分では完全な膜を成していない場合もある
ので、図５（Ｅ）では、基板２０１の水平面に形成された配向膜２３０のみを図示した。
【００６８】
配向膜１１０、２３０にはポリイミドを用いたが、アクリル、ポリアミド、またはポリ
イミドアミド等の樹脂を用いてもよい。また、ギャップ保持部材に熱硬化樹脂を用いても
よい。
【００６９】
次に、ＴＦＴ基板１００の配向膜１１０の表面、と対向基板２００の配向膜２３０の表
面双方を、毛足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等の繊維）で一定方向に
擦るラビング処理を行った。なお、ＴＦＴ基板１００と対向基板２００のラビング向きは
互いに直交するように行って、ＴＮモード型の配向処理を行った。
【００７０】
ＴＦＴ基板１００をラビング処理する際は、イオンブロー装置や加湿装置を用いて静電
気防止処置を施して、ＴＦＴ基板１００上に形成されたＴＦＴの静電気破壊を防止した。
【００７１】
他方、対向基板２００をラビング処理する際は、ギャップ保持部材２２０を破壊しない
ように、バフ布の種類、植毛密度あるいは、ローラーの回転数等のラビング条件を設定し
た。
【００７２】
次に、対向基板２００の周辺部に、液晶注入口２０６を残して、紫外線硬化型樹脂でな
るシール材２０５を塗布した（図２（Ｂ）参照）。そして、ＴＦＴ基板１００と対向基板
２００とを対向し、画素領域１０２のセルギャップがギャップ保持部材２２０の高さとな
るようにプレスし、この状態でシール材２０５を硬化させた。なおシール材はＴＦＴ基板
１００に塗布しても良い。
【００７３】
次に、表示媒体としての液晶材料を液晶注入口より注入し、ＴＦＴ基板１００と対向基
板２００との間に液晶３００が狭持された状態となる。液晶材料注入口２０６に封止剤を
塗布し、紫外線を照射することによって封止剤を硬化させ、液晶３００をセル内に完全に
封止した。以上の工程を経て、図１に示す構成を得る。
【００７４】
本実施例では、ギャップ保持部材の形状は、円柱状としたが、ギャップ保持部材の形状
は、楕円形、流線形、あるいは、三角形、四角形などの多角形状であってもよく、ＴＦＴ
基板（第１の基板）と対向基板（第２の基板）とのギャップを制御できる形状であれば、
いかなる形状を有することも許される。
【００７５】
本実施例では、画素電極を金属材料で形成し、反射型の液晶表示装置としたが、ＴＮモ
ード型の配向処理を行いるため、透過型の液晶表示装置としてもよい。この場合、画素電
極を、ＩＴＯや、ＳｎＯ２等の透明導電膜で形成すればよい。また、本実施例ではＴＮモ
ード型としたが、他のモードでも良く、モードに合わせてラビング処理を行えばよい。
【００７６】
実施例１ではプレーナ型ＴＦＴを例にとって説明してきたが、本発明は当然の如くＴＦ
Ｔの構造には何ら影響されない、したがって、画素領域および駆動回路領域の個々のＴＦ
Ｔが逆スタガ型ＴＦＴであっても、あるいはマルチゲイト型ＴＦＴであってもよい。また
、対向電極もＴＦＴ基板に形成されるＩＰＳ型の液晶パネルにも応用できる。
【００７７】
本実施例では、ギャップ保持部材を感光性樹脂材料で形成したため、その高さを任意に
設定することが可能であり、例えば２μｍ以下とすることも可能であるため、液晶表示装
置のセルギャップを２μｍ以下とすることも可能である。よって、本実施例のギャップ保
持部材は強誘電性液晶表示装置の液晶パネルや、投射型液晶表示装置の液晶パネルに好適
である。
【００７８】
また、本実施例では、対向基板２００にギャップ保持部材が固定したため、従来のスペ
ーサのように液晶の流入によって、凝集されることがないので、スペーサの凝集による点
欠陥をなくすことができる。
【実施例２】
【００７９】
実施例１では、ＴＦＴ基板１００、対向基板２００双方にラビング処理を施したが、本
実施例では、ＴＦＴ基板１００の配向膜１１０のみにラビング処理を施す。ラビング処理
以外の作製工程は実施例１と同様である。
【００８０】
ラビング工程で使用されるバフ布は静電気や塵の発生源であるので、ラビング処理は液
晶表示装置の歩留まりを大きく左右する。本実施例では、できるだけラビング処理を少な
くするため、ＴＦＴ基板１００一方にラビング処理を施す。
【００８１】
対向基板２００には、ギャップ保持部材２２０の高さは数μｍ程度であり、配向膜２３
０の厚さは数十〜百ｎｍ程度であり、ギャップ保持部材２２０は液晶側に突出して形成さ
れているので、バフ布によってギャップ保持部材２２０が損傷したり、剥離するおそれが
ある。このため、ギャップ保持部材２２０の高さがばらついて、セルギャップを基板全体
、あるいは基板毎で均一に保つことが困難となる。また、ギャップ保持部材２２０の損傷
・剥離は新たな塵の発生源となってしまう。
【００８２】
また、ギャップ保持部材２２０が液晶側に突出していることで、配向膜２３０に十分に
溝を形成することが困難であり、液晶を配向させることができないおそれが生ずる。液晶
を配向できないと表示できないため、液晶を配向させることは製造歩留まりを上げるため
の重要な要素である。
【００８３】
このような問題点を回避するため、本実施例では、ＴＦＴ基板１００の配向膜１１０の
みにラビング処理を施すようにする。
【００８４】
本実施例でも、実施例１と同様に、配向膜１１０、２３０を垂直配向性を有するポリイ
ミド膜で形成する。そして、ＴＦＴ基板１００の配向膜１１０の表面を、毛足の長さ２〜
３ｍｍのバフ布（レイヨン、ナイロン等の繊維）で所定方向に擦るラビング処理を行う。
この場合、ＴＦＴ基板１００の製造歩留まりを下げないようにするため、ＴＦＴ基板１０
０のラビング処理では静電気防止対策を行うことが重要である。
【実施例３】
【００８５】
実施例２ではＴＦＴ基板１００に一方にラビング処理を施したが、本実施例では、対向
基板２００の配向膜２３０のみにラビング処理を施す。ラビング処理以外の作製工程は実
施例１と同様である（図１〜６参照）。
【００８６】
ラビング工程で使用されるバフ布は、静電気や塵の発生源となっており、ラビング処理
は液晶表示装置の歩留まりを左右する。このため、できるだけラビング処理を少なくする
ため、本実施例では、対向基板２００一方にラビング処理を施す。
【００８７】
ラビング工程で使用されるバフ布は、静電気や塵の発生源となるものであり、これらは
すべてＴＦＴ基板１００に形成されるＴＦＴの破壊の原因となるものである。そして、Ｔ
ＦＴ基板１００は対向基板２００に比べて多くの工程が必要である。ＴＦＴ基板１００の
不良は液晶表示装置の製造コストを上げてしまう。そこで本実施例では、ＴＦＴ基板１０
０にラビング処理を施さないようにすることで、ＴＦＴ基板の製造歩留まりを向上させる
ことを目的とする。
【００８８】
本実施例でも、実施例１と同様に、配向膜１１０、２３０を垂直配向性を有するポリイ
ミド膜で形成する。そして、対向基板２００の配向膜２３０の表面を、毛足の長さ２〜３
ｍｍのバフ布（レイヨン、ナイロン等の繊維）で一定方向に擦るラビング処理を行う。こ
の際に、対向基板２００に形成されたギャップ保持部材２２０を損傷・剥離しないように
、ラビング条件を設定した。
【００８９】
実施例２、３では、ラビング処理を一方の基板に施すことを説明したが、それぞれ異な
る効果を奏する実施例であり、ラビング処理を施す基板の選択は、製造コスト、歩留まり
等を考慮して実施者が適宜に選択すればよい。
【００９０】
また、本実施例２、３のように、片方の配向膜をラビング処理する場合には、液晶の駆
動モードは限定されてしまうが、複屈折（ＥＣＢ）モードが使用できることを確認してい
る。
【００９１】
他方、実施例１のように両方の配向膜をラビング処理する場合は、ラビング処理が１回
多いが、液晶の駆動モードが限定されない、また液晶を確実に配向できるという効果を奏
する。また、本発明を高分子分散型の液晶表示装置に用いた場合には、配向膜のラビング
工程は不要である。
【実施例４】
【００９２】
本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例１と同じで
ある。本実施例の対向基板の正面図を図８に示す。なお、図８において図６と同じ符号は
同じ部材を示す。
【００９３】
図６に示すように実施例１ではギャップ保持部材２２０を対向基板２００全体にランダ
ムに配置したが、本実施例では、図８に示すようにギャップ保持部材４１０をマトリクス
状規則的に配置した。ギャップ保持部材４１０の形状は実施例１と同様とし、直径２．０
μｍ、高さ３．２μｍの円柱形とした。また、ギャップ保持部材４１０は、実施例１と同
じく５０個／ｍｍ２の密度に形成した。
【００９４】
本実施例のギャップ保持部材４１０も、実施例１のギャップ保持部材２２０と同様の効
果を得ることができる。
【実施例５】
【００９５】
本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例１と同じで
ある。本実施例の対向基板の正面図を図７に示す。なお、図７において、図６と同じ符号
は、同じ部材を示す。
【００９６】
図６に示すように実施例１ではギャップ保持部材２２０を対向基板２００全体にランダ
ムに配置したが、本実施例では、図７に示すようにギャップ保持部材４００を駆動回路対
向領域２０３、２０４に形成しないようにし、画素対向領域２０２内にランダムに設けた
。ギャップ保持部材４００の形状は実施例１と同様とし、直径２．０μｍ、高さ３．２μ
ｍの円柱形とした。また、ギャップ保持部材４００は６０個／ｍｍ２の密度に形成した。
【００９７】
駆動回路のＴＦＴの集積度は、画素領域の集積度よりも大きいので、スペーサによる応
力によって破壊されやすい。そこで、本実施例では、駆動回路対向領域２０３、２０４に
形成しないようにすることにより、基板を貼り合わせた際に、ギャップ保持部材４００が
ＴＦＴ基板１００に形成された駆動回路に応力を与えないため、駆動回路の歩留まりを向
上できる。
【００９８】
なお、図７では、ギャップ保持部材４００は画素対向領域２０２の外側にはみ出ている
が、本実施例ではギャップ保持部材４００によって、画素領域でセルギャップを保持でき
れば良く、かつギャップ保持部材４００が駆動回路対向領域２０３、２０４に形成されて
いなければ良い。
【００９９】
上記の実施例１、４では、画素対向領域２０２にギャップ保持部材２２０、４１０を形
成しているが、ギャップ保持部材２２０、４１０の周囲はディスクリネーションが発生し
やすい。そこで、画素対向領域２０２にギャップ保持部材２２０、４１０を形成する場合
には、表示不良を防止するために、ギャップ保持部材２２０、４１０をブラックマトリク
スや、ＴＦＴ基板１００のバス配線等の表示に寄与しない箇所に重なるように設けるとよ
い。
【実施例６】
【０１００】
本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例１と同じで
ある。本実施例の対向基板の正面図を図９に示す。なお、図９において図６と同じ符号は
同じ部材を示す。
【０１０１】
実施例５では、セルギャップ保持部材を駆動回路対向領域２０３、２０４に形成しない
ようにしたが、本実施例ではセルギャップ保持部材を駆動回路対向領域２０３、２０４お
よび画素対向領域２０２双方に形成しないようにしたものである。
【０１０２】
ＴＦＴ基板１００の画素領域１０２と駆動回路領域１０３、１０４には、高低差があり
、一般に、画素領域１０２の方が高くなる。しかしながら、実施例１のギャップ保持部材
２２０は、基板２０１からギャップ保持部材２２０の上底までの高さは、基板全体で均一
としたため、画素領域１０２と駆動回路領域１０３、１０４の高低差が大きくなると、こ
の高低差を補償することが困難となり、基板を貼り合わせた際に、セルギャップのムラが
生ずるおそれがある。
【０１０３】
また、実施例１、実施例４では、対向基板２００全体にギャップ保持部材を形成したた
め、このギャップ保持部材によって、画素領域１０２や、駆動回路領域１０３、１０４に
配置されたＴＦＴにダメージを与えるおそれがある。
【０１０４】
本実施例は、上記の問題点を解消し、セルギャップを無くし、かつＴＦＴ基板に形成さ
れるＴＦＴに損傷を与えないような、ギャップ保持部材の配置方法に関する。
【０１０５】
本実施例の対向基板の正面図を図９に示す。なお、図９において、図６と同じ符号は、
同じ部材を示す。また、対向基板２００の作製方法は、実施例１と同じである。
【０１０６】
本実施例では、図９（Ａ）に示すように、円柱状のギャップ保持部材４２０を画素対向
領域２０２を取り囲むように配置した。ギャップ保持部材４２０のサイズは、直径１０μ
ｍ、高さ３．２μｍの円柱状とした。また、ギャップ保持部材４２０の位置は、基板を貼
り合わせた状態で、ＴＦＴ基板１００の画素領域１０２の端部から７０μｍ離れるように
形成し、ギャップ保持部材４２０の間隔は３０μｍとした。なお、液晶注入口２０６付近
のギャップ保持部材４２０の密度は他の部分より小さくし、液晶を流動しやすくする。
【０１０７】
画素対向領域２０２と駆動回路対向領域２０３、２０４との間隔は数百μｍ程度あり、
ギャップ保持部材４２０の直径と比較して十分大きいので、ギャップ保持部材４２０の位
置に対する製造マージンは±１０μｍ程度と大きなものとなる。他方、ギャップ保持部材
４２０の高さの精度は、セルギャップを決定するため重要であり、本実施例では、±０．
１μｍ程度とした。
【０１０８】
また、図９（Ａ）では、画素対向領域２０２の周囲にのみ、ギャップ保持部材４２０を
形成したが、図９（Ｂ）に示すように、駆動回路対向領域２０３、２０４の周囲にも、ギ
ャップ保持部材４２０と同様に、ギャップ保持部材４２１、４２２を形成してもよい。
【０１０９】
本実施例では、ギャップ保持部材４２０は、基板を貼り合わせた際に、画素領域１０２
、駆動回路領域１０３、１０４に重ならない場所に形成した。このため、セルギャップは
ギャップ保持部材４２０、および４２１、４２２の高さだけで決定することができるため
、画素領域１０２、駆動回路領域１０３、１０４の高さに差が生じても、そのセルギャッ
プを基板全体、あるいは他の基板同士でも均一にすることができる。
【０１１０】
さらに、ギャップ保持部材４２０によって、ＴＦＴ基板１００に形成された画素ＴＦＴ
や駆動回路ＴＦＴを押圧することが無いため、歩留まりを向上させることができる。
【０１１１】
本実施例では、ギャップ保持部材を、画素対向領域２０２、駆動回路対向領域２０３、
２０４の周囲に形成したが、ギャップ保持部材に位置は、図９に限定されるものではなく
、セルギャップを維持でき、かつ画素対向領域２０２、駆動回路対向領域２０３、２０４
以外なら任意に設定できる。
【実施例７】
【０１１２】
本実施例は実施例６の変形例であり、図１０（Ａ）は対向基板の正面図であり、図１０
（Ｂ）は対向基板の斜視図である。対向基板の作製方法は、実施例１と同様であり、図１
０において図６と同じ符号は同じ部材を示す。
【０１１３】
本実施例では、ギャップ保持部材４３０を基板２０１に対して概略直立した壁状に形成
した。ギャップ保持部材４３０は、画素対向領域２０２を取り囲んで形成し、かつ液晶注
入口２０６に連結される。ギャップ保持部材４３０は幅２０μｍとし、その高さを３．２
μｍとし、画素対向領域２０２の端部から５０μｍ離間した。
【０１１４】
本実施例では、ギャップ保持部材４３０は、基板を貼り合わせた際に、画素領域１０２
、駆動回路領域１０３、１０４に重ならない場所に形成した。このため、セルギャップは
ギャップ保持部材４３０の高さだけで決定することができるため、画素領域１０２、駆動
回路領域１０３、１０４の高さに差が生じても、そのセルギャップを基板全体、あるいは
他の基板同士でも均一にすることができる。
【０１１５】
さらに、ギャップ保持部材４３０によって、ＴＦＴ基板１００に形成されたＴＦＴを押
圧することが無いため、歩留まりを向上させることができる。
【０１１６】
さらに図１０（Ａ）に示すように、本実施例のギャップ保持部材４３０は画素領域に液
晶を封止できる構造であることを特徴する。ギャップ保持部材４３０によって、液晶は画
素領域のみに注入され、駆動回路領域１０３、１０４には、液晶３００が注入されないた
め、駆動回路の負荷容量を小さくすることができ、クロストークの発生を抑制することが
できる。
【０１１７】
なお、図１０（Ａ）では、画素対向領域２０２の周囲にのみギャップ保持部材４３０を
形成したが、図１１に示すように、駆動回路対向領域２０３、２０４の周囲にも、ギャッ
プ保持部材４３０と同様な、壁状のギャップ保持部材４３１、４３２をそれぞれ形成して
もよい。
【０１１８】
また、本実施例ではギャップ保持部材４３０によって画素領域に液晶を封止できる構造
であればよく、他のギャップ保持部材４３１、４３２の形状は、壁状に限定されず、円柱
状、楕円柱状、矩形柱状、多角柱状としてもよい。また形成される位置は、駆動回路対向
領域２０３、２０４の周囲に限定されるものではなく、セルギャップを維持でき、かつ画
素対向領域２０２、駆動回路対向領域２０３、２０４以外なら任意に設定できる。
【実施例８】
【０１１９】
本実施例は実施例７の変形例であり、ギャップ保持部材４４０によって、液晶は画素領
域のみに注入され、駆動回路領域１０３、１０４には、液晶３００が注入されないことを
特徴とする。図１２に本実施例の対向基板の正面図を示す。図１２において、図６を同じ
符号は同じ部材を示し、またＴＦＴ基板の作製工程は、実施例１と同様である。
【０１２０】
図１２に示すように、本実施例では、駆動回路対向領域２０３と２０４を壁状のギャッ
プ保持部材４４１で取り囲み、基板を貼り合わせた状態で駆動回路領域１０３、１０４に
液晶３００が侵入しないようにした。
【０１２１】
本実施例では、ギャップ保持部材４４１を基板２０１に対して概略直立した壁状に形成
した。その幅２０μｍとし、その高さを３．２μｍとし、駆動回路対向領域２０３と２０
４の端部から５０μｍ離間した。
【０１２２】
他方、画素対向領域の周囲には、矩形柱状のギャップ保持部材４４０を画素対向領域２
０２を取り囲むように配置し、液晶が画素領域に流入するようにした。ギャップ保持部材
４４０のサイズは長辺３０μｍ、短辺１５μｍ、高さ、３．２μｍの矩形柱とした。また
、ギャップ保持部材４４０の位置は、画素対向領域２０２の端部から７０μｍ離れるよう
に形成し、ギャップ保持部材４４０の間隔は３０μｍとした。なお、液晶注入口２０６付
近のギャップ保持部材４４０の密度は他の部分より小さくし、液晶を注入しやすくした。
【０１２３】
なお、上記実施例１〜８では、表示媒体として液晶材料を用いる場合について説明して
きたが、本発明は、液晶材料と高分子との混合層、いわゆる高分子分散型液晶表示装置に
も用いることができる。
【０１２４】
また、本発明の表示装置の表示媒体は、対向する基板を有する表示装置に応用可能であ
る。例えば、エレクトロルミネッサンス表示装置に適用することができる。
【符号の説明】
【０１２５】
１００ ＴＦＴ基板
１０１ 基板
１０２ 画素領域
１０３、１０４ 駆動回路領域
１１０ 配向膜
２００ 対向基板
２０１ 基板
２０２ 画素対向領域
２０３、２０４ 駆動回路対向領域
２０５ シール材
２０６ 液晶注入口
２１０ 対向電極
２２０ ギャップ保持部材
２３０ 配向膜
【特許請求の範囲】
【請求項１】
対向する第１の基板及び第２の基板を有し、
前記第１の基板には、画素電極及び前記画素電極に接続されたスイッチング素子が配置された画素領域と、前記スイッチング素子を駆動する駆動回路が配置された駆動回路領域とが設けられ、
前記第２の基板には、対向電極と、前記第１の基板と前記第２の基板との隙間を保持する第１のギャップ保持部材及び第２のギャップ保持部材とが設けられ、
前記対向電極は前記画素領域にのみ設けられ、
前記第１のギャップ保持部材は、前記画素領域に対向して、前記対向電極上に設けられ、
前記第２のギャップ保持部材は、前記駆動回路領域に対向して設けられ、
前記第２のギャップ保持部材の高さは、前記第１のギャップ保持部材の高さよりも、前記対向電極の厚さ分高いことを特徴とする液晶表示装置。
【請求項１】
対向する第１の基板及び第２の基板を有し、
前記第１の基板には、画素電極及び前記画素電極に接続されたスイッチング素子が配置された画素領域と、前記スイッチング素子を駆動する駆動回路が配置された駆動回路領域とが設けられ、
前記第２の基板には、対向電極と、前記第１の基板と前記第２の基板との隙間を保持する第１のギャップ保持部材及び第２のギャップ保持部材とが設けられ、
前記対向電極は前記画素領域にのみ設けられ、
前記第１のギャップ保持部材は、前記画素領域に対向して、前記対向電極上に設けられ、
前記第２のギャップ保持部材は、前記駆動回路領域に対向して設けられ、
前記第２のギャップ保持部材の高さは、前記第１のギャップ保持部材の高さよりも、前記対向電極の厚さ分高いことを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−６８６６８（Ｐ２０１２−６８６６８Ａ）
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願番号】特願２０１１−２４９７６８（Ｐ２０１１−２４９７６８）
【出願日】平成２３年１１月１５日（２０１１．１１．１５）
【分割の表示】特願２０１１−３６９（Ｐ２０１１−３６９）の分割
【原出願日】平成９年５月２６日（１９９７．５．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願日】平成２３年１１月１５日（２０１１．１１．１５）
【分割の表示】特願２０１１−３６９（Ｐ２０１１−３６９）の分割
【原出願日】平成９年５月２６日（１９９７．５．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]