発光チップ、発光装置、プリントヘッドおよび画像形成装置

【課題】発光素子に印加される点灯のための電位の変動を抑制した発光チップを提供する。
【解決手段】発光チップＣａ１（Ｃ）は、基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタＭ１、Ｍ２、Ｍ３、…を備える。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備える。さらに、発光サイリスタＬが非点灯であるときに、点灯時に発光サイリスタＬに流れる電流と等しい電流が流れる擬似電流部１０４を備えている。擬似電流部１０４は、擬似発光サイリスタＬｄ、擬似書込サイリスタＭｄを備えている。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光チップ、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）を主走査方向に複数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤＰｒｉｎｔＨｅａｄ）を用いた記録装置が採用されている。
【０００３】
特許文献１には、所定数の発光素子から成る発光ブロックが複数、直線状に配置されてなり、画像形成のための印画データが与えられる発光部と、複数の発光ブロックの中から駆動すべき発光ブロックを時分割的に選択する選択回路と、全発光素子分の光量補正データを記憶する補正データ記憶回路と、発光ブロックの時分割駆動に同期して駆動させる発光ブロック内の発光素子の光量補正データを前記補正データ記憶回路から読出すとともに、該読出した光量補正データと印画データとに基づいて、発光ブロック内の各発光素子を個別的に発光駆動させる駆動回路とを含む画像形成装置が記載されている。
特許文献２には、複数の発光素子を所定方向に配列した半導体チップを、複数、配列した発光アレーと、画像データに応じた信号から所定の駆動信号を生成して前記複数の発光素子を駆動する駆動手段とを備えた発光装置であって、前記半導体チップの前記複数の発光素子を所定時間だけ駆動して得た発光量を前記半導体チップ毎に配列方向に一次直線で近似し、当該一次近似直線の傾きに応じ前記半導体チップの光量分布を複数種類に分類したときに、前記発光アレー内で、前記半導体チップは互いに隣り合う半導体チップの種類を所定条件で制限されて配置されていることが記載されている。
特許文献３には、連続的に送られてくるデータを複数の発光素子に対応して設けられたラッチ回路でラッチし、その後、該ラッチ回路内のデータ信号と点灯信号とにより複数の半導体スイッチをＯＮ／ＯＦＦして、上記複数の発光素子を上記ラッチ回路の各データに対応させて発光させることにより、一様に帯電された潜像担持体の表面に静電潜像を形成する光書き込みヘッドを備えた画像形成装置において、上記光書き込みヘッドは、上記ラッチ回路内のデータ信号が上記発光素子をＯＦＦする状態で、上記点灯信号が該発光素子を点灯させる状態である時に、該発光素子への供給電流を迂回させてグランドに流すバイパス回路を有していることが記載されている。
特許文献４には、基板と、基板上に配置され、複数の発光素子が列状に配列された発光素子部材と、基板上に配置され、発光素子部材に配列された発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段と、基板上に配置され、発光素子部材に所定の電圧を供給する電圧供給手段とを備えた露光装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−６５５４号公報
【特許文献２】特開平１１−３３４１４６号公報
【特許文献３】特開２００２−２９０８７号公報
【特許文献４】特開２００８−８７２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＬＥＤプリントヘッドでは、発光素子の光量は、発光素子に流れる電流により異なる。よって、ＬＥＤプリントヘッドにおいて並行して点灯（発光）させる発光素子の数に依存して、それぞれの発光素子に印加される点灯のための電位が変動すると、発光素子に流れる電流が変動し、発光素子の光量にばらつきが生じてしまう。発光素子の光量にばらつきが生じると、形成された画像にむらを生じ、画像の品質が劣化する。よって、発光素子の光量のばらつきを抑制するためには、それぞれの発光素子に印加される点灯のための電位の変動を抑制することが好ましい。
【０００６】
本発明は、発光素子に印加される点灯のための電位の変動を抑制した発光チップ等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板と、前記基板上に列状に設けられた複数の発光素子を備える発光素子列と、前記基板上に設けられ、それぞれが前記複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送素子列と、前記基板上に設けられ、前記発光素子が非点灯に設定されたときに電流が流れる擬似電流部とを備えた発光チップである。
請求項２に記載の発明は、前記発光チップは、前記基板上に設けられ、それぞれが前記複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、前記点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子を備える書込素子列をさらに備えることを特徴とする請求項１に記載の発光チップである。
請求項３に記載の発明は、前記発光チップの擬似電流部は、前記発光素子と等価な構造を有する擬似発光素子および前記書込素子と等価な構造を有する擬似書込素子とを備えていることを特徴とする請求項２に記載の発光チップである。
請求項４に記載の発明は、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、当該点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子と、当該基板上に設けられ、当該発光素子が非点灯に設定されたときに、オン状態になる擬似発光素子と、当該基板上に設けられ、当該擬似発光素子に対応して設けられ、オン状態になることにより、当該擬似発光素子をオン状態に設定する擬似書込素子とをそれぞれ備えた複数の発光チップと、前記複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子を順にオン状態が伝播するように転送信号を送信する転送信号供給手段と、前記複数の発光チップに対して、前記オン状態の転送素子により前記点灯または非点灯の制御の対象として指定された発光素子を、点灯に指定するときは、当該発光素子に対応する書込素子に書込信号を送信し、非点灯に指定するときは、当該擬似書込素子に擬似書込信号を送信する書込信号供給手段とを備えた発光装置である。
請求項５に記載の発明は、前記発光装置は、それぞれが、前記複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段を備えることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に設けられていることを特徴とする請求項５に記載の発光装置である。
請求項７に記載の発明は、前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に設けられていることを特徴とする請求項５または６に記載の発光装置である。
請求項８に記載の発明は、前記発光装置の前記転送信号供給手段は、前記複数の発光チップが、Ｎ群（Ｎは２以上の整数）に分けられたそれぞれの群毎に転送信号を送信するとともに、当該発光装置の前記書込信号供給手段は、当該Ｎ群のそれぞれに属する発光チップを、当該群をまたいでＪ組（Ｊは２以上の整数）に分けられたそれぞれの組毎に、前記点灯または非点灯の制御において点灯に設定された発光素子を備える発光チップには発光素子を点灯に設定する書込信号を、当該点灯または非点灯の制御において非点灯に設定された発光素子を備える発光チップには擬似発光素子をオン状態に設定する擬似書込信号を送信することを特徴とする請求項４ないし７のいずれか１項に記載の発光装置である。
請求項９に記載の発明は、前記切替手段は、第１の端子と第２の端子と制御端子とを備え、制御端子により第１の端子と第２の端子との間の電流がオンまたはオフのいずれか一方に設定されるとともに、第１の端子と第２の端子との間に流れる電流により、第１の端子と第２の端子の間の電位が変化する３端子能動素子であることを特徴とする請求項５に記載の発光装置である。
請求項１０に記載の発明は、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、当該点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子と、当該基板上に設けられ、当該発光素子が非点灯に設定されたときに、オン状態になる擬似発光素子と、当該基板上に設けられ、当該擬似発光素子に対応して設けられ、オン状態になることにより、当該擬似発光素子をオン状態に設定する擬似書込素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、当該オン状態の転送素子により当該点灯または非点灯の制御の対象として指定された発光素子を、点灯に指定するときは、当該発光素子に対応する書込素子に書込信号を送信し、非点灯に指定するときは、当該擬似書込素子に擬似書込信号を送信する書込信号供給手段とを備えた発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたことを特徴とするプリントヘッドである。
請求項１１に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、当該点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子と、当該基板上に設けられ、当該発光素子が非点灯に設定されたときに、オン状態になる擬似発光素子と、当該基板上に設けられ、当該擬似発光素子に対応して設けられ、オン状態になることにより、当該擬似発光素子をオン状態に設定する擬似書込素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、当該オン状態の転送素子により当該点灯または非点灯の制御の対象として指定された発光素子を、点灯に指定するときは、当該発光素子に対応する書込素子に書込信号を送信し、非点灯に指定するときは、当該擬似書込素子に擬似書込信号を送信する書込信号供給手段とを備え、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えたことを特徴とする画像形成装置である。
【発明の効果】
【０００８】
請求項１の発明によれば、擬似電流部を用いない場合に比べ、発光素子に印加される点灯のための電位の変動が抑制できる。
請求項２の発明によれば、本構成を備えていない場合に比べ、発光チップにおいて発光素子と擬似電流部との電流経路の切り替えがより容易にできる。
請求項３の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子と、擬似電流部に流れる電流との差をより小さくできる。
請求項４の発明によれば、擬似電流部を用いない場合に比べ、点灯させる発光素子の数による光量のばらつきが抑制できる。
請求項５の発明によれば、グループに分けない場合に比べ、発光チップ間における点灯のための電位の変動をより小さくできる。
請求項６、７の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の数による光量のばらつきがより抑制できる。
請求項８の発明によれば、発光チップを群、組に分けないで駆動する場合に比べ、発光装置における配線（ライン）の数を抑制できる。
請求項９の発明によれば、本構成を備えていない場合に比べ、回路基板がより簡易に構成できる。
請求項１０の発明によれば、擬似電流部を用いない場合に比べ、光量のばらつきが少ない露光ができる。
請求項１１の発明によれば、擬似電流部を用いない場合に比べ、むらの少ない画像形成ができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】発光装置の上面図である。
【図４】発光チップにおける発光素子の並びおよびボンディングパッドの構成を示した図である。
【図５】発光装置の回路基板上に設けられた信号発生回路の構成および回路基板上の配線構成を示した図である。
【図６】図５において、発光チップ群＃ａ、発光チップ群＃ｂ、基準電位を供給する電源ライン、点灯電位を供給する電源ラインを取り出して示した図である。
【図７】発光装置の発光チップをマトリクスの各要素として配置して示した図である。
【図８】自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップの回路構成を説明するための等価回路図である。
【図９】発光装置の動作を説明するためのタイミングチャートである。
【図１０】スイッチトランジスタの特性を示す図である。
【発明を実施するための形態】
【００１０】
［画像形成装置１］
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１１】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１２】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１３】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１４】
［プリントヘッド１４］
図２は、プリントヘッド１４の構成を示した断面図である。露光手段の一例としてのプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。
【００１５】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図５のＸ方向）に沿って配置されている。
【００１６】
［発光装置６５］
図３は、発光装置６５の上面図である。
図３に示すように、発光装置６５の光源部６３は、回路基板６２上に、３２個の発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）と、同じく３２個の発光チップＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）とを、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ３２は、発光チップＣａ１から番号順に発光チップＣａ３２までを含む。
【００１７】
なお、発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）および発光チップＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）の構成は同一である。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２をそれぞれ区別しないときは発光チップＣａと、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２をそれぞれ区別しないときは発光チップＣｂと表記し、さらに発光チップＣａと発光チップＣｂとを区別しないときは、発光チップＣと表記する。
また、発光チップＣａ１を例として説明する場合がある。他の発光チップＣａ２〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２においても同様であるので、発光チップＣａ１を発光チップＣａ１（Ｃ）と表記することがある。
【００１８】
発光チップＣは、形状が矩形の基板８０（後述する図４参照）の上に、長辺の一方に沿って列状に設けられた複数の発光素子から構成される発光部１０２を備えている。
発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）は、それぞれの長辺の方向に一列に配列されている。発光チップＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）も、同様にそれぞれの長辺の方向に一列に配列されている。そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２と発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２とは、互いに向きを１８０°回転させて向かい合い、千鳥状に配列されている。さらに、主走査方向であるＸ方向における発光素子の間隔が、互いに隣接する発光チップ群＃ａの発光チップＣａと発光チップ群＃ｂの発光チップＣｂとで、発光チップＣａとＣｂとの間においても予め定められた間隔となるように配列されている。
なお、図３においては、発光チップ群＃ａの発光チップＣａと発光チップ群＃ｂの発光チップＣｂとは、長辺側が接触するように表記しているが、距離を設けて配置されてもよい。
【００１９】
そして、発光装置６５は、前述したように、光源部６３を駆動するために、例えば集積回路（ＩＣ）で構成された信号発生回路１１０を備えている。
なお、本実施の形態では、発光チップ群＃ａの発光チップＣａおよび発光チップ群＃ｂの発光チップＣｂの数として、それぞれ３２個を用いたが、これに限定されない。
【００２０】
図４は、発光チップＣにおける発光素子の並びおよびボンディングパッドの構成を示した図である。
発光チップＣは、形状が矩形の基板８０の表面上に、一方の長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、電力の供給を受けるためおよび各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、φＥ端子、φＷ端子、φＤ端子、φＩ端子、Ｖｇａ端子）を備えている。なお、これらの端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子、φＤ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光部１０２は、φＤ端子とφ２端子との間に設けられている。
さらに、発光チップＣは、基板８０の裏面に電位の基準が設定されるためのＶｓｕｂ端子（図示せず）を備えている。
【００２１】
次に発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
図５は、発光装置６５の回路基板６２上に設けられた信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。なお、図５では、発光チップＣａ１〜Ｃａ５、Ｃｂ１〜Ｃｂ５の部分を示している。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップ群＃ａの発光チップＣａ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂの発光チップＣｂ（発光チップＣｂ１〜Ｃｂ３２）が搭載され、信号発生回路１１０と発光チップＣａおよび発光チップＣｂとを相互に接続する配線が設けられている。
以下では、発光チップ群＃ａの発光チップＣａ（発光チップＣａ１〜Ｃａ３２）を発光チップ群＃ａ、発光チップ群＃ｂの発光チップＣｂ（発光チップＣｂ１〜Ｃｂ３２）を発光チップ群＃ｂと表記する。
そして、発光装置６５は、図３において図示していないが、回路基板６２上に、８個の発光チップＣ毎に設けられた切替手段の一例としてのスイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４を備えている。図５では、スイッチトランジスタＱａ１とＱｂ１とを表記している。
【００２２】
なお、図５では、後述する電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４を発光チップ群＃ａと発光チップ群＃ｂとの間に示したため、互いに向かい合って千鳥状に配列された発光チップ群＃ａと発光チップ群＃ｂとの間に距離が設けられている。しかし、発光チップ群＃ａと発光チップ群＃ｂとは、それらの間に距離を設けないで配列してもよい。
そして、スイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４には、Ｓｉ半導体による３端子能動素子の一例としてのｎｐｎ型のバイポーラトランジスタを用いたが、Ｓｉ半導体によるｐｎｐ型のバイポーラトランジスタまたは電界効果トランジスタ（ＦＥＴ）などの能動素子および他の半導体による能動素子を用いてもよい。
【００２３】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂに対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂとを備えている。
【００２４】
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂに対して、許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光チップ群＃ｂに対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂとを備えている。
【００２５】
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとを一つの組（発光チップ組）にして、発光チップ組毎に書込信号φＷ１〜φＷ３２および擬似書込信号φＤ１〜φＤ３２を送信する書込信号供給手段の一例としての書込信号発生部１５０を備えている。
例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に対して、書込信号φＷ１および擬似書込信号φＤ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２とが構成する発光チップ組＃２に対して、書込信号φＷ２および擬似書込信号φＤ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ３２と発光チップ群＃ｂに属する発光チップＣｂ３２とが構成する発光チップ組＃３２に対して、書込信号φＷ３２および擬似書込信号φＤ３２を送信する。
ここでは、発光チップ組を組と表記することがある。
【００２６】
さらに、信号発生回路１１０は、発光チップ群＃ａおよび＃ｂに、基準となる基準電位Ｖｓｕｂを供給する基準電位供給手段の一例としての基準電位供給部１６０、発光チップＣを駆動するための電力を供給する電源電位Ｖｇａを供給する電源電位供給手段の一例としての電源電位供給部１７０を備えている。さらに加えて、信号発生回路１１０は、発光チップ群＃ａの発光チップＣａの発光素子を点灯させるための点灯電位ＶＩａを供給する点灯電位供給部１８０ａと、発光チップ群＃ｂの発光チップＣｂの発光素子を点灯させるための点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂとを備えている。
なお、基準電位供給部１６０、電源電位供給部１７０、点灯電位供給部１８０ａ、点灯電位供給部１８０ｂは、信号発生回路１１０の外に設けられてもよい。
【００２７】
なお、図５では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部１２０と呼ぶ。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号供給手段の一例としての許可信号発生部１３０と呼ぶ。
さらに同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号供給手段の一例としての点灯信号発生部１４０と呼ぶ。
そして、点灯電位供給部１８０ａと点灯電位供給部１８０ｂとを分けて示したが、これらをまとめて一つの点灯電位供給手段の一例としての点灯電位供給部１８０としてもよい。このとき、点灯電位供給部１８０は、点灯電位ＶＩ（ＶＩ＝ＶＩａ＝ＶＩｂ）を供給する。
【００２８】
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と呼ぶ。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、書込信号φＷ１〜φＷ３２をまとめて書込信号φＷと、擬似書込信号φＤ１〜φＤ３２をまとめて擬似書込信号φＤと呼ぶ。
また、点灯電位ＶＩａとＶＩｂとを分けて示したが、点灯電位ＶＩａとＶＩｂとをそれぞれ区別しないときは点灯電位ＶＩと呼ぶ。
【００２９】
次に、信号発生回路１１０と発光チップ群＃ａおよび発光チップ群＃ｂとを相互に接続する配線について説明する。
本実施の形態においては、後に詳述するように、複数の発光チップＣを１つのブロック（発光チップブロック）とし、発光チップブロック毎に基準電位Ｖｓｕｂおよび点灯電位ＶＩａまたはＶＩｂが供給されるようになっている。ここでは例として、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ３２を８個の発光チップＣａ毎の４つの発光チップブロックに分け、発光チップＣａ１〜Ｃａ８を発光チップブロックＢａ１、発光チップＣａ９〜Ｃａ１６を発光チップブロックＢａ２、発光チップＣａ１７〜Ｃａ２４を発光チップブロックＢａ３、発光チップＣａ２５〜Ｃａ３２を発光チップブロックＢａ４とする。同様に、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ３２を８個の発光チップＣｂ毎の４つの発光チップブロックに分け、発光チップＣｂ１〜Ｃｂ８を発光チップブロックＢｂ１、発光チップＣｂ９〜Ｃｂ１６を発光チップブロックＢｂ２、発光チップＣｂ１７〜Ｃｂ２４を発光チップブロックＢｂ３、発光チップＣｂ２５〜Ｃｂ３２を発光チップブロックＢｂ４とする。すなわち、本実施の形態の発光装置６５は、８個の発光チップブロックＢを有している。図５では発光チップブロックＢａ１およびＢｂ１の部分を示している。
そして、各発光チップブロックＢａ１〜Ｂａ４に対して、スイッチトランジスタＱａ１〜Ｑａ４が、それぞれ番号が対応するように設けられ、各発光チップブロックＢｂ１〜Ｂｂ４に対して、スイッチトランジスタＱｂ１〜Ｑｂ４が、それぞれ番号が対応するように設けられている。
【００３０】
なお、発光チップブロックＢａ１〜Ｂａ４をそれぞれ区別しないときは発光チップブロックＢａと、発光チップブロックＢｂ１〜Ｂｂ４をそれぞれ区別しないときは発光チップブロックＢｂと表記し、さらに発光チップブロックＢａとＢｂとを区別しないときは、発光チップブロックＢと表記する。
同様に、スイッチトランジスタＱａ１〜Ｑａ４をそれぞれ区別しないときはスイッチトランジスタＱａと、スイッチトランジスタＱｂ１〜Ｑｂ４をそれぞれ区別しないときはスイッチトランジスタＱｂと表記し、さらにスイッチトランジスタＱａとＱｂとを区別しないときは、スイッチトランジスタＱと表記する。
【００３１】
そして、回路基板６２には、各発光チップブロックＢの発光チップＣの基板８０の裏面に設けられたＶｓｕｂ端子に、基準電位供給部１６０から基準電位Ｖｓｕｂが供給されるための電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４が設けられている。つまり、図５に示す発光チップブロックＢａ１の発光チップＣａ１〜Ｃａ５（発光チップＣａ６〜Ｃａ８は示していない。）には、電源ライン２００ａ１が接続されている。同様に、発光チップブロックＢｂ１の発光チップＣｂ１〜Ｃｂ５（発光チップＣｂ６〜Ｃｂ８は示していない。）には、電源ライン２００ｂ１が接続されている。図示しないが、発光チップブロックＢａ２には電源ライン２００ａ２、発光チップブロックＢａ３には電源ライン２００ａ３、発光チップブロックＢａ４には電源ライン２００ａ４がそれぞれ接続されている。同様に、発光チップブロックＢｂ２には電源ライン２００ｂ２、発光チップブロックＢｂ３には電源ライン２００ｂ３、発光チップブロックＢｂ４には電源ライン２００ｂ４がそれぞれ接続されている。
なお、電源ライン２００ａ１〜２００ａ４をそれぞれ区別しないときは電源ライン２００ａと表記し、電源ライン２００ｂ１〜２００ｂ４をそれぞれ区別しないときは電源ライン２００ｂと表記し、電源ライン２００ａと２００ｂとを区別しないときは電源ライン２００と表記する。
【００３２】
回路基板６２には、電源電位供給部１７０から各発光チップＣのＶｇａ端子に接続され、電源電位Ｖｇａを与える電源ライン２０６が設けられている。
【００３３】
また、回路基板６２には、点灯電位供給部１８０ａから発光チップブロックＢａ１〜Ｂａ４のそれぞれに対応して設けられたｎｐｎ型のスイッチトランジスタＱａ１〜Ｑａ４の第１の端子の一例としてのエミッタ端子に接続され、点灯電位ＶＩａが供給される電源ライン２０７ａ１〜２０７ａ４が設けられている。なお、電源ライン２０７ａ１が発光チップブロックＢａ１のスイッチトランジスタＱａ１のエミッタ端子に接続されるように、符号の最後の２文字が同じものが対応するように接続されている。
同様に、回路基板６２には、点灯電位供給部１８０ｂから各発光チップブロックＢｂ１〜Ｂｂ４に対応して設けられたｎｐｎ型のスイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子に接続され、点灯電位ＶＩｂが供給される電源ライン２０７ｂ１〜２０７ｂ４が設けられている。なお、電源ライン２０７ｂ１が発光チップブロックＢｂ１のスイッチトランジスタＱｂ１のエミッタ端子に接続されるように、符号の最後の２文字が同じものが対応するように接続されている。
電源ライン２０７ａ〜２０７ａ４をそれぞれ区別しないときは、電源ライン２０７ａと表記する。同様に、電源ライン２０７ｂ１〜２０７ｂ４をそれぞれ区別しないときは、電源ライン２０７ｂと表記する。そして、電源ライン２０７ａと２０７ｂとを区別しないときは、電源ライン２０７と表記する。
【００３４】
回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａのφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、および発光チップ群＃ａの発光チップＣａのφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａに共通（並列）に送信される。
同様に、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂのφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂの発光チップＣｂのφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂに共通（並列）に送信される。
第１転送信号ライン２０１ａおよび２０１ｂを区別しないときは、第１転送信号ライン２０１と表記する。同様に、第２転送信号ライン２０２ａおよび２０２ｂを区別しないときは、第２転送信号ライン２０２と表記する。
【００３５】
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａのφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａに共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂのφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂに共通（並列）に送信される。
許可信号ライン２０３ａおよび２０３ｂを区別しないときは、許可信号ライン２０３と表記する。
【００３６】
さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、各発光チップブロックＢａ１、Ｂａ２、Ｂａ３、Ｂａ４のそれぞれに設けられたスイッチトランジスタＱａ１、Ｑａ２、Ｑａ３、Ｑａ４の制御端子の一例としてのベース端子に、それぞれ抵抗Ｒｂを介して点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、スイッチトランジスタＱａ１、Ｑａ２、Ｑａ３、Ｑａ４の各ベース端子に共通（並列）に送信される。
同様に、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ｂから、各発光チップブロックＢｂ１、Ｂｂ２、Ｂｂ３、Ｂｂ４のそれぞれに設けられたスイッチトランジスタＱｂ１、Ｑｂ２、Ｑｂ３、Ｑｂ４のベース端子に、それぞれ抵抗Ｒｂを介して点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、スイッチトランジスタＱｂ１、Ｑｂ２、Ｑｂ３、Ｑｂ４の各ベース端子に共通（並列）に送信される。
点灯信号ライン２０４ａと２０４ｂとを区別しないときは点灯信号ライン２０４と表記する。
【００３７】
発光チップＣのφＩ端子は、それぞれが電流制限抵抗Ｒｉを介して、発光チップブロックＢ毎に設けられたブロック電源ライン２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４に接続されている。例えば、発光チップブロックＢａ１に属する発光チップＣのφＩ端子はそれぞれ電流制限抵抗Ｒｉを介してブロック電源ライン２４０ａ１に接続されている。
ブロック電源ライン２４０ａ１〜２４０ａ４をそれぞれ区別しないときは、ブロック電源ライン２４０ａ、ブロック電源ライン２４０ｂ１〜２４０ｂ４をそれぞれ区別しないときは、ブロック電源ライン２４０ｂと表記し、ブロック電源ライン２４０ａと２４０ｂとを区別しないときはブロック電源ライン２４０と表記する。
すなわち、発光チップブロックＢとブロック電源ライン２４０とは、符号の最後の２文字が同じものが対応するように接続されている。図５では、ブロック電源ライン２４０ａ１および２４０ｂ１を示している。
【００３８】
そして、各発光チップブロックＢのスイッチトランジスタＱの第２の端子の一例としてのコレクタ端子は、それぞれブロック電源ライン２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４に接続されている。例えば、発光チップブロックＢａ１のスイッチトランジスタＱａ１のコレクタ端子はブロック電源ライン２４０ａ１に接続されている。スイッチトランジスタＱとブロック電源ライン２４０とは、符号の最後の２文字が同じものが対応するように接続されている。
【００３９】
図５の発光チップブロックＢａ１に対応するスイッチトランジスタＱａ１に着目すると、スイッチトランジスタＱａ１のエミッタ端子は電源ライン２０７ａ１に接続され、コレクタ端子はブロック電源ライン２４０ａ１に接続されている。そして、ブロック電源ライン２４０ａ１は、発光チップブロックＢａ１の発光チップＣａ１〜Ｃａ４（発光チップＣａ５はφＩ端子を示していない。また、発光チップＣａ６〜Ｃａ８は示していない。）の各φＩ端子にそれぞれ電流制限抵抗Ｒｉを介して接続されている。
【００４０】
さらにまた、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａの一つの発光チップＣａと発光チップ群＃ｂの一つの発光チップＣｂとで構成される発光チップ組毎に書込信号φＷ１〜φＷ３２を送信する書込信号ライン２０５−１〜２０５−３２が設けられている。
例えば、書込信号ライン２０５−１は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して書込信号φＷ１を送信する。書込信号ライン２０５−２は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して書込信号φＷ２を送信する。以下同様にして、書込信号ライン２０５−３２は、発光チップ群＃ａの発光チップＣａ３２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ３２のφＷ端子とに接続され、発光チップＣａ３２と発光チップＣｂ３２とで構成する発光チップ組＃３２に対して書込信号φＷ３２を送信する。
なお、書込信号ライン２０５−１〜２０５−３２を区別しないときは、書込信号ライン２０５と表記する。
【００４１】
同様に、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａの一つの発光チップＣａと発光チップ群＃ｂの一つの発光チップＣｂとで構成される発光チップ組毎に擬似書込信号φＤ１〜φＤ３２を送信する擬似書込信号ライン２０８−１〜２０８−３２が設けられている。
例えば、擬似書込信号ライン２０８−１は、発光チップ群＃ａの発光チップＣａ１のφＤ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＤ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して擬似書込信号φＤ１を送信する。擬似書込信号ライン２０８−２は、発光チップ群＃ａの発光チップＣａ２のφＤ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＤ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して擬似書込信号φＤ２を送信する。以下同様にして、擬似書込信号ライン２０８−３２は、発光チップ群＃ａの発光チップＣａ３２のφＤ端子と発光チップ群＃ｂに属する発光チップＣｂ３２のφＤ端子とに接続され、発光チップＣａ３２と発光チップＣｂ３２とで構成する発光チップ組＃３２に対して擬似書込信号φＤ３２を送信する。
なお、擬似書込信号ライン２０８−１〜２０８−３２を区別しないときは、擬似書込信号ライン２０８と表記する。
【００４２】
以上説明したように、回路基板６２上のすべての発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）およびＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）に、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａは、発光チップ群＃ａに対して共通（並列）に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、許可信号φＥｂ、点灯信号φＩｂは、発光チップ群＃ｂに対して共通（並列）に送信される。
一方、書込信号φＷ１〜φＷ３２および擬似書込信号φＤ１〜φＤ３２は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組（発光チップ組＃１〜＃３２）毎に共通（並列）に送信される。
【００４３】
図６は、図５において、発光チップ群＃ａ、発光チップ群＃ｂに、基準電位Ｖｓｕｂを供給する電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）、点灯電位ＶＩａまたはＶＩｂを供給する電源ライン２０７（２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）、点灯信号φＩａおよびφＩｂを送信する点灯信号ライン２０４ａ、２０４ｂを取り出して示した図である。
【００４４】
本実施の形態では、前述したように、６４個の発光チップＣが２つの発光チップ群（発光チップ群＃ａ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２））に分けられている。そして、発光チップＣは、それぞれの発光チップ群において、８個の発光チップＣ毎に４つの発光チップブロックＢに分けられている。例えば、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ３２）は、発光チップブロックＢａ１（発光チップＣａ１〜Ｃａ８）、発光チップブロックＢａ２（発光チップＣａ９〜Ｃａ１６）、発光チップブロックＢａ３（発光チップＣａ１７〜Ｃａ２４）、発光チップブロックＢａ４（発光チップＣａ２５〜Ｃａ３２）に分けられている。そして、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）は、発光チップブロックＢｂ１（発光チップＣｂ１〜Ｃｂ８）、発光チップブロックＢｂ２（発光チップＣｂ９〜Ｃｂ１６）、発光チップブロックＢｂ３（発光チップＣｂ１７〜Ｃｂ２４）、発光チップブロックＢｂ４（発光チップＣｂ２５〜Ｃｂ３２）に分けられている。
そして、発光チップブロックＢ毎にスイッチトランジスタＱ（Ｑａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４）を備えている。
図６では、発光チップブロックＢａ１、Ｂａ４、Ｂｂ１、Ｂｂ４を示している。
【００４５】
発光チップブロックＢを構成する８個の発光チップＣのＶｓｕｂ端子は、その発光チップブロックＢの電源ライン２００に接続されている。
一方、発光チップブロックＢを構成する８個の発光チップＣのφＩ端子はそれぞれ電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０（２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４）に接続されている。例えば、発光チップブロックＢａ１に属する発光チップＣａ１〜Ｃａ８のφＩ端子は、それぞれ電流制限抵抗Ｒｉを介してブロック電源ライン２４０ａ１に接続されている。
そして、各ブロック電源ライン２４０は、それぞれの発光チップブロックのスイッチトランジスタＱのコレクタ端子に接続されている。
【００４６】
さらに、発光装置６５は、図５では示さなかったが、発光チップブロックＢ毎に、ブロック電源ライン２４０と、基準電位Ｖｓｕｂを供給する電源ライン２００との間に、電源線抵抗Ｒｃを備えている。
【００４７】
抵抗Ｒａは、基準電位供給部１６０が基準電位Ｖｓｕｂを発光チップブロックＢ毎に供給する電源ライン２００の寄生抵抗である。本実施の形態では、電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）は、それぞれの寄生抵抗である抵抗Ｒａの抵抗値が等しくなるように設定されている。
なお、電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）において、抵抗Ｒａの抵抗値は、例えば長い電源ライン２００については幅を広くし、短い電源ライン２００については幅を狭くするなどで等しくできる。
すなわち、本実施の形態では、基準電位Ｖｓｕｂを供給する電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４は、基準電位供給部１６０から発光チップブロックＢ毎に分けて設けられ、各電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４の抵抗値（寄生抵抗である抵抗Ｒａ）が等しくなるように設けられている。
【００４８】
抵抗Ｒｋｋは、点灯電位供給部１８０ａ（点灯電位ＶＩａ）または点灯電位供給部１８０ｂ（点灯電位ＶＩｂ）が点灯電位ＶＩを供給する電源ライン２０７の寄生抵抗である。本実施の形態では、電源ライン２０７（２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）は、それぞれの寄生抵抗である抵抗Ｒｋｋの抵抗値が同じになるように設定されている。
なお、抵抗Ｒｋｋの抵抗値は、例えば電源ライン２０７（２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）において、例えば長い電源ライン２０７については幅を広くし、短い電源ライン２０７については幅を狭くするなどで等しくできる。
すなわち、本実施の形態では、点灯電位ＶＩａを供給する電源ライン２０７ａ１〜２０７ａ４は、点灯電位供給部１８０ａから発光チップブロックＢ毎に分けて設けられ、各電源ライン２０７ａ１〜２０７ａ４の抵抗値（寄生抵抗である抵抗Ｒｋｋ）が等しくなるように設けられている。同様に、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４は、点灯電位供給部１８０ｂから発光チップブロックＢ毎に分けて設けられ、各電源ライン２０７ｂ１〜２０７ｂ４の抵抗値（寄生抵抗である抵抗Ｒｋｋ）が等しくなるように設けられている。
【００４９】
本実施の形態では、電源ライン２００、２０７の抵抗値（抵抗Ｒａ、抵抗Ｒｋｋ）が等しく設定されているので、電源ライン２００、２０７の抵抗値の違いに起因にして発生する電位降下の差によって、発光素子に印加される電位が異なることがない。
【００５０】
図７は、発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
図７では、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ３２）を２×３２のマトリクスの各要素として配置し、上記した信号発生回路１１０と発光チップＣとを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、点灯信号φＩａ、φＩｂ、許可信号φＥａ、φＥｂ、書込信号φＷ１〜φＷ３２、擬似書込信号φＤ１〜φＤ３２）の配線ラインを示している。
なお、点灯信号φＩａ、φＩｂは、図５および図６に示したように、スイッチトランジスタＱのベース端子に抵抗Ｒｂを介して接続されているが、図７では、発光チップＣに直接送信されるように表記した。点灯信号φＩａが発光チップ群＃ａに、点灯信号φＩｂが発光チップ群＃ｂに共通に送信されることを明らかにするためである。
【００５１】
図７に示すように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信されることが容易に理解できる。
一方、書込信号φＷ１〜φＷ３２および擬似書込信号φＤ１〜φＤ３２は、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとの構成する発光チップ組＃１〜＃３２のそれぞれに対して共通に送信されることが容易に理解できる。
なお、群をＮ個（Ｎは２以上の整数）とし、組をＪ組（Ｊは２以上の整数）としてもよい。
【００５２】
［発光チップＣ］
図８は、自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。
ここでは、信号発生回路１１０との関係を説明するため、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図８において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２の構成は、発光チップＣａ１と同じである。
なお、端子（φ１端子、φ２端子、φＥ端子、φＷ端子、φＤ端子、φＩ端子、Ｖｇａ端子）の位置は、説明の便宜上、図中左端に示した。
【００５３】
発光チップＣａ１（Ｃ）は、前述したように基板８０上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…を備える発光素子列の一例としての発光サイリスタ列を備えている。
さらに、発光チップＣａ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…を備える転送素子列の一例としての転送サイリスタ列および同様に列状に配列された書込素子の一例としての書込サイリスタＭ１、Ｍ２、Ｍ３、…を備える書込素子列の一例としての書込サイリスタ列を備えている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、書込サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは書込サイリスタＭと表記する。
【００５４】
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＭ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
【００５５】
また、発光チップＣａ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と書込サイリスタＭ１、Ｍ２、Ｍ３、…との間に接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を備えている。さらに、書込サイリスタＭ１、Ｍ２、Ｍ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を備えている。
さらに、発光チップＣａ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…のそれぞれを区別しないときは、結合ダイオードＤｘ、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚと表記する。
【００５６】
ここで、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、書込サイリスタＭのそれぞれの数も１２８個である。同様に、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１個少ない１２７個である。
なお、転送サイリスタＴおよび書込サイリスタＭのそれぞれの数は、発光サイリスタＬの数より多くてもよい。
【００５７】
そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止する、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。さらにまた、書込抵抗ＲＷおよび許可抵抗ＲＥを備えている。
【００５８】
そしてまた、発光チップＣａ１（Ｃ）は、発光サイリスタＬが非点灯であるときに、点灯時に発光サイリスタＬに流れる電流と等しい電流が流れる擬似電流部１０４を備えている。
なお、本実施の形態では、一例として、擬似電流部１０４は、擬似発光素子の一例としての擬似発光サイリスタＬｄ、擬似書込素子の一例としての擬似書込サイリスタＭｄ、擬似接続ダイオードＤｙｄ、擬似接続ダイオードＤｚｄ、電源線抵抗Ｒｇｙｄ、電源線抵抗Ｒｇｚｄを備えている。さらにまた、擬似書込抵抗ＲＷｄおよび擬似許可抵抗ＲＥｄを備えている。擬似発光サイリスタＬｄは、発光素子（発光サイリスタＬ）と等価な構造を有している。これにより、オン状態の擬似発光サイリスタＬｄに流れる電流と、オン状態の発光サイリスタＬに流れる電流との差を小さく（等しくなるように）している。また、擬似書込サイリスタＭｄは、書込素子（書込サイリスタＭ）と等価な構造を有している。
【００５９】
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタ列の書込サイリスタＭ１、Ｍ２、Ｍ３、…は、図８中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図８中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
【００６０】
では次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
なお、後述する発光装置６５の動作において、発光チップＣａ１に関連して発光チップＣｂ１を説明するので、発光チップＣｂ１についても触れる。
【００６１】
転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、擬似書込サイリスタＭｄ、擬似発光サイリスタＬｄのそれぞれのアノード端子は、発光チップＣａ１（Ｃ）の基板８０に接続されている（アノードコモン）。そして、これらのアノード端子は、基板８０裏面に設けられたＶｓｕｂ端子に接続されている。
発光チップＣａ１が属する発光チップブロックＢａ１では、Ｖｓｕｂ端子は、電源ライン２００ａ１（図５、図６参照）に接続され、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
一方、発光チップブロックＢｂ１の発光チップＣｂ１では、Ｖｓｕｂ端子は、電源ライン２００ｂ１（図５、図６参照）に接続され、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
【００６２】
転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。
発光チップ群＃ａの発光チップＣａのφ１端子は、第１転送信号ライン２０１ａ（図５参照）に接続され、第１転送信号φ１ａが送信される。φ２端子は、第２転送信号ライン２０２ａ（図５参照）に接続され、第２転送信号φ２ａが送信される。
発光チップ群＃ｂの発光チップＣｂのφ１端子は、第１転送信号ライン２０１ｂ（図５参照）に接続され、第１転送信号φ１ｂが送信される。φ２端子は、第２転送信号ライン２０２ｂ（図５参照）に接続され、第２転送信号φ２ｂが送信される。
【００６３】
書込サイリスタＭのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、書込抵抗ＲＷを介して、φＷ端子に接続されている。また、書込信号線７４は、書込抵抗ＲＷとの接続点から、許可抵抗ＲＥを介して、φＥ端子に接続されている。
発光チップ組＃１に属する発光チップＣａ１およびＣｂ１では、φＷ端子は、書込信号ライン２０５−１（図５参照）に接続され、書込信号φＷ１が送信される。発光チップＣａ１のφＥ端子は、許可信号ライン２０３ａ（図５参照）に接続され、許可信号φＥａが送信される。一方、発光チップＣｂ１のφＥ端子は、許可信号ライン２０３ｂに接続され、許可信号φＥｂが送信される（図５参照）。
【００６４】
発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、φＩ端子に接続されている。φＩ端子は、電流制限抵抗Ｒｉを介して、発光チップブロックＢ毎に設けられたスイッチトランジスタＱのコレクタ端子に接続されている。
発光チップＣａ１が属する発光チップブロックＢａ１では、各発光チップＣａ１〜Ｃａ８のそれぞれのφＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ａ１に接続されている。ブロック電源ライン２４０ａ１はスイッチトランジスタＱａ１のコレクタ端子に接続されている。一方、スイッチトランジスタＱａ１のエミッタ端子は、電源ライン２０７ａ１（図５、図６参照）に接続され、点灯電位供給部１８０ａから点灯電位ＶＩａが供給される。
発光チップＣｂ１が属する発光チップブロックＢｂ１では、各発光チップＣｂ１〜Ｃｂ８のそれぞれのφＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ｂ１に接続されている。ブロック電源ライン２４０ｂ１はスイッチトランジスタＱｂ１のコレクタ端子に接続されている。一方、スイッチトランジスタＱｂ１のエミッタ端子は、電源ライン２０７ｂ１（図５、図６参照）に接続され、点灯電位供給部１８０ｂから点灯電位ＶＩｂが供給される。
なお、後述するように、点灯電位ＶＩａおよびＶＩｂは、それぞれ点灯信号φＩａおよびφＩｂにしたがって供給される。よって、図８においては、発光チップＣａ１（Ｃ）のφＩ端子には、点灯信号φＩａが送信されるとして表記している。
【００６５】
図８において、発光チップＣａ１（Ｃ）の構成をさらに説明する。転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を介して接続されている。すなわち、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のアノード端子は、転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のカソード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
【００６６】
一方、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を介して接続されている。すなわち、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のアノード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続され、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のカソード端子は、発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に接続されている。
【００６７】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌと表記する。
接続ダイオードＤｙは、転送サイリスタＴのゲート端子Ｇｔから、書込サイリスタＭのゲート端子Ｇｍに電流が流れる方向に接続されている。同様に、接続ダイオードＤｚは、書込サイリスタＭのゲート端子Ｇｍから、発光サイリスタＬのゲート端子Ｇｌに電流が流れる方向に接続されている。
【００６８】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２０６（図５参照）に接続されて、電源電位供給部１７０から電源電位Ｖｇａが供給される。
書込サイリスタＭのゲート端子Ｇｍは、書込サイリスタＭのそれぞれに対応して設けられた電源線抵抗Ｒｇｙを介して電源線７１に接続されている。
発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた電源線抵抗Ｒｇｚを介して電源線７１に接続されている。
【００６９】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００７０】
ここで、転送サイリスタＴ、結合ダイオードＤｘおよびスタートダイオードＤｘ０は、転送部１０１を構成する。
発光サイリスタＬおよび接続ダイオードＤｚは、発光部１０２を構成する。
書込サイリスタＭ、接続ダイオードＤｙ、書込抵抗ＲＷ、許可抵抗ＲＥは設定部１０３を構成する。
【００７１】
次に、擬似電流部１０４における各素子の電気的な接続について説明する。
擬似書込サイリスタＭｄのゲート端子Ｇｍｄは、擬似接続ダイオードＤｚｄを介して擬似発光サイリスタＬｄのゲート端子Ｇｌｄに接続されている。擬似接続ダイオードＤｚｄはゲート端子Ｇｍｄからゲート端子Ｇｌｄに電流が流れる方向に接続されている。
また、擬似書込サイリスタＭｄのゲート端子Ｇｍｄは、擬似接続ダイオードＤｙｄを介して基板８０（Ｖｓｕｂ端子）に接続されている。擬似接続ダイオードＤｙｄは基板８０（Ｖｓｕｂ端子）からゲート端子Ｇｍｄに電流が流れる方向に接続されている。
【００７２】
擬似発光サイリスタＬｄのカソード端子は点灯信号線７５に接続されている。
擬似書込サイリスタＭｄのカソード端子は擬似書込抵抗ＲＷｄを介してφＤ端子に接続されている。さらに、擬似書込サイリスタＭｄのカソード端子は擬似許可抵抗ＲＥｄを介して、φＥ端子に接続されている。発光チップＣａ１では、φＤ端子は、擬似書込信号ライン２０８−１に接続され、書込信号発生部１５０から擬似書込信号φＤ１が送信される（図５参照）。
【００７３】
擬似書込サイリスタＭｄのゲート端子Ｇｍｄは、電源線抵抗Ｒｇｙｄを介して電源線７１に接続されている。同様に、擬似発光サイリスタＬｄのゲート端子Ｇｌｄは、電源線抵抗Ｒｇｚｄを介して電源線７１に接続されている。
【００７４】
本実施の形態では、オン状態の擬似発光サイリスタＬｄに流れる電流が、オン状態の発光サイリスタＬに流れる電流と等しくなるように、擬似発光サイリスタＬｄが設定されている（大きさなど）。ただし、擬似発光サイリスタＬｄがオン状態になっても、感光体ドラム１２を露光しないように、擬似発光サイリスタＬｄは遮光されている。
【００７５】
発光チップＣは、公知の方法により、ＧａＡｓやＧａＡｌＡｓなどの基板８０上に化合物半導体のｐ型層およびｎ型層を積層することで構成される。
【００７６】
［タイミングチャート］
次に、発光装置６５の動作について説明する。
発光装置６５は発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２と発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２とを備えている（図３、５、６、７参照）。
図５に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａが共通（並列）に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２は並行して駆動される。
同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂが共通（並列）に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２は並行して駆動される。
【００７７】
一方、書込信号φＷ１〜φＷ３２および擬似書込信号φＤ１〜φＤ３２は、発光チップ群＃ａの一つの発光チップＣａと発光チップ群＃ｂの一つの発光チップＣｂとが構成する発光チップ組＃１〜＃３２のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、書込信号φＷ１および擬似書込信号φＤ１が共通に送信される。また、３２個の書込信号φＷ１〜φＷ３２および３２個の擬似書込信号φＤ１〜φＤ３２は、並行して送信される。よって、発光チップ組＃１〜＃３２は並行して駆動される。
なお、書込信号φＷ１〜φＷ３２および擬似書込信号φＤ１〜φＤ３２のタイミングを発光チップ組の間でずらして送信してもよい。
【００７８】
以上説明したように、発光装置６５の動作は、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれ足りる。
【００７９】
図９は、発光装置６５の動作を説明するためのタイミングチャートである。
図９では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）の動作を説明するタイミングチャートも示している。
【００８０】
図９のタイミングチャートは、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯または非点灯を制御（点灯制御）する部分を示している。そして、発光チップ組＃１の発光チップＣａ１では、発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させ、発光サイリスタＬ２を非点灯としている。また、発光チップ組＃１の発光チップＣｂ１では、発光サイリスタＬ１、Ｌ４を点灯させ、発光サイリスタＬ２、Ｌ３を非点灯としている。発光チップ組＃２の発光チップＣａ２では、発光サイリスタＬ２、Ｌ３を点灯させ、発光サイリスタＬ１、Ｌ４を非点灯としている。そして、発光チップ組＃２の発光チップＣｂ２では、発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させ、発光サイリスタＬ２を非点灯としている。
以下では、発光チップＣａ１およびＣｂ１の動作を中心に説明する。
【００８１】
図９において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１は、時刻ｃから時刻ｐの期間Ｔａ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｐから時刻ｕの期間Ｔａ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｕから時刻ｗの期間Ｔａ（３）において点灯制御される。発光サイリスタＬ４は、時刻ｗから時刻ｙの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１は、時刻ｉから時刻ｒの期間Ｔｂ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔｂ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。
【００８２】
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ、時間軸上でずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
【００８３】
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ（φＷ１〜φＷ３２）および擬似書込信号φＤ（φＤ１〜φＤ３２）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｐまでの期間Ｔａ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光装置６５が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００８４】
第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａの、期間Ｔａ（１）における信号波形について説明する。
第１転送信号φ１ａは、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｎで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｐで「Ｈ」を維持している。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」を維持している。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｍから時刻ｎまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図８に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを指定する。
【００８５】
許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐで「Ｈ」を維持している。
許可信号φＥａは、後述するように、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを点灯可能な状態に設定する。
【００８６】
点灯信号φＩａは、時刻ｃで、「Ｌ」から「Ｈ」に移行し、時刻ｏにおいて、「Ｈ」から「Ｌ」に移行する。そして、時刻ｐにおいて「Ｌ」から「Ｈ」に移行する。
点灯信号φＩａは、後述するように発光サイリスタＬに点灯（発光）のための電流の供給を制御する信号である。
【００８７】
次に、発光チップ組＃１に送信される書込信号φＷ１および擬似書込信号φＤ１と、発光チップ組＃２に送信される書込信号φＷ２および擬似書込信号φＤ２との期間Ｔａ（１）における信号波形について説明する。
発光チップ組＃１に送信される書込信号φＷ１および擬似書込信号φＤ１について説明する。送信される書込信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌ」である期間が２つある（前の「Ｌ」の期間と後の「Ｌ」の期間）。
発光チップ組＃１に送信される擬似書込信号φＤ１は、時刻ｃで「Ｈ」であって、時刻ｐにおいても「Ｈ」を維持する。
【００８８】
発光チップ組＃１に送信される書込信号φＷ１および擬似書込信号φＤ１と許可信号φＥａとの関係を見ると、書込信号φＷ１の前の「Ｌ」の期間（時刻ｅから時刻ｆ）は、許可信号φＥａが「Ｌ」である時刻ｄから時刻ｈまでの期間に含まれる。書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、許可信号φＥａが「Ｈ」である時刻ｈから時刻ｐの期間に含まれる。
一方、書込信号φＷ１と、許可信号φＥａに対して期間Ｔの１／２の期間ずれて送信される許可信号φＥｂとの関係を見ると、書込信号φＷ１の前の「Ｌ」の期間（時刻ｅから時刻ｆ）は、許可信号φＥｂが「Ｈ」である時刻ｃから時刻ｊまでの期間に含まれ、書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる。すなわち、書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、期間Ｔｂ（１）における許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる。
【００８９】
後述するように、期間Ｔａ（１）において、書込信号φＷ１が最初に「Ｌ」となる期間（時刻ｅから時刻ｆ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、書込信号φＷ１が後に「Ｌ」となる期間（時刻ｋから時刻ｌ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるための信号である。
すなわち、書込信号φＷ１の前の「Ｌ」の期間（時刻ｅから時刻ｆ）は、発光チップ群＃ａを点灯制御するものであって、発光チップ群＃ａを制御する期間Ｔａ（１）において意味がある。一方、書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、発光チップ群＃ａを点灯制御するものであって、発光チップ群＃ｂを制御する期間Ｔｂ（１）において意味がある。
【００９０】
書込信号φＷ１および擬似書込信号φＤ１は、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とに共通に送信されるため、許可信号φＥａと許可信号φＥｂが「Ｌ」となる期間のみ、働くようにしている。すなわち、許可信号φＥａが「Ｌ」となる期間（時刻ｄから時刻ｈ）は、書込信号φＷ１が発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｅから時刻ｆ）に重なり、書込信号φＷ１が発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌ」である期間（時刻ｊから時刻ｏ）は、書込信号φＷ１が発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定され、書込信号φＷ１が発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｋから時刻ｌ）と重なるように設定されている。
なお、図９では許可信号φＥが書込信号φＷより先に「Ｈ」から「Ｌ」に移行するが、書込信号φＷが許可信号φＥより先に「Ｈ」から「Ｌ」に移行してもよい。
【００９１】
次に、発光チップ組＃２に送信される書込信号φＷ２および擬似書込信号φＤ２について説明する。
発光チップ組＃２に送信される書込信号φＷ２は、時刻ｃで「Ｈ」であって、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐで「Ｈ」を維持する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌ」である期間が１つある。
発光チップ組＃２に送信される擬似書込信号φＤ２は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。時刻ｐで「Ｈ」を維持する。すなわち、擬似書込信号φＤ２は、期間Ｔａ（１）において、「Ｌ」である期間が１つある。
【００９２】
書込信号φＷ１、φＷ２および擬似書込信号φＤ１、φＤ２を比較すると、書込信号φＷ１が「Ｌ」になる期間（時刻ｅから時刻ｆ）において、書込信号φＷ２は「Ｌ」とならず、擬似書込信号φＤ２が「Ｌ」になっている。
前述したように、発光チップ組＃１では、発光チップＣａ１およびＣｂ１では発光サイリスタＬ１を点灯としている。しかし、発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ１を非点灯とし、発光チップＣｂ２の発光サイリスタＬ１を点灯としている。
すなわち、本実施の形態では、発光サイリスタＬを点灯とするときは、書込信号φＷを「Ｌ」にするとともに、擬似書込信号φＤを「Ｈ」にしている。そして、発光サイリスタＬを非点灯とするときは、書込信号φＷを「Ｈ」にするとともに、擬似書込信号φＤを「Ｌ」にしている。
それぞれの発光チップ組に送信される書込信号φＷと擬似書込信号φＤとは、発光サイリスタＬの点灯または非点灯に対応して、一方のみが「Ｌ」となる相補的な関係になっている。
なお、発光チップ組＃２においても、書込信号φＷまたは擬似書込信号φＤが「Ｌ」になる期間と、許可信号φＥａおよびφＥｂの「Ｌ」になる期間との関係は、発光チップ組＃１について説明したと同様である。
【００９３】
＜サイリスタの動作＞
発光チップＣａ１およびＣｂ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、擬似書込サイリスタＭｄ、擬似発光サイリスタＬｄ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図８に示したようにサイリスタのアノード端子であるＶｓｕｂ端子に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、ＧａＡｓ、ＧａＡｌＡｓ等の化合物半導体によるｐ型半導体層、ｎ型半導体層が相互に複数積層されて構成されているとし、ｐｎ接合の順方向電位（拡散電位）Ｖｄを１．５Ｖとする。
【００９４】
アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）のサイリスタは、しきい電圧（負の電位）より低い電位（絶対値が大きい負の電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電位がカソード端子に印加されると、サイリスタはターンオンする。
オン状態のサイリスタでは、ゲート端子の電位がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を０Ｖ（「Ｈ」）に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄを引いた電位に近い電位になる。ここでは、カソード端子の電位は−１．５Ｖになるとして説明する。
【００９５】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位（絶対値が小さい負の電位または０Ｖおよび正の電位）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、サイリスタは、カソード端子に−１．５Ｖより高い電位（＞−１．５Ｖ）が印加されると、オフ状態に移行（ターンオフ）する。しかし、サイリスタは、カソード端子に−１．５Ｖより低い電位（≦−１．５Ｖ）が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位の変化によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位（≦−１．５Ｖ）は、ゲート端子の電位が−１．５Ｖのサイリスタをターンオンさせるためにカソード端子に印加する電位（≦−３Ｖ）に比べて低くてよい。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光量は、カソード端子とアノード端子との間に流す電流によって決められる。
【００９６】
＜３入力ＡＮＤ回路ＡＮＤ１およびＡＮＤ２の動作＞
書込抵抗ＲＷと許可抵抗ＲＥといずれか１個の書込サイリスタＭと書込サイリスタＭのゲート端子Ｇｍに接続された接続ダイオードＤｙとで構成される３入力ＡＮＤ回路ＡＮＤ１および擬似書込サイリスタＭｄ、擬似接続ダイオードＤｙｄ、擬似書込抵抗ＲＷｄ、擬似許可抵抗ＲＥｄで構成される３入力ＡＮＤ回路ＡＮＤ２について説明する。
まず、３入力ＡＮＤ回路ＡＮＤ１について、図８において一点鎖線で囲んで示す書込サイリスタＭ１、接続ダイオードＤｙ１、書込抵抗ＲＷ、許可抵抗ＲＥで説明する。
【００９７】
３入力ＡＮＤ回路ＡＮＤ１は、接続ダイオードＤｙ１のアノード端子であるゲート端子Ｇｔ１（Ｐ）、許可抵抗ＲＥの一方の端子が接続されたφＥ端子（Ｚ）、書込抵抗ＲＷの一方の端子であるφＷ端子（Ｓ）を入力とし、書込サイリスタＭ１のゲート端子Ｇｍ１（Ｏ）を出力とする３入力ＡＮＤ回路ＡＮＤ１を構成する。
すなわち、ゲート端子Ｇｔ１（Ｐ）が「Ｈ」（０Ｖ）となると、ゲート端子Ｇｔ１（Ｐ）に順方向に電位が印加された（順バイアス）の接続ダイオードＤｙ１により、ゲート端子Ｇｍ１（Ｏ）が−１．５Ｖになる。すると、書込サイリスタＭ１のしきい電圧は−３Ｖになる。
【００９８】
このとき、φＥ端子（Ｚ）およびφＷ端子（Ｓ）がともに「Ｌ」（−３．３Ｖ）であると、許可抵抗ＲＥを介してφＥ端子に接続され、書込抵抗ＲＷを介してφＷ端子に接続された書込信号線７４も「Ｌ」（−３．３Ｖ）になる。よって、書込サイリスタＭ１がターンオンする。すると、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になる。
このとき、発光サイリスタＬ１のゲート端子Ｇｌ１は、順バイアスの接続ダイオードＤｚ１を介してゲート端子Ｇｍ１に接続されているので、ゲート端子Ｇｌ１の電位は−１．５Ｖになる。これにより、発光サイリスタＬ１のしきい電圧が−３Ｖとなる。そして、点灯信号φＩが「Ｌ」（−３．３Ｖ）であって、点灯信号線７５が「Ｌ」（−３．３Ｖ）であると、発光サイリスタＬ１がターンオンして点灯（発光）する。
すなわち、３入力ＡＮＤ回路ＡＮＤ１の３つの入力である、Ｇｔ１（Ｐ）が「Ｈ」（０Ｖ）、φＥ端子（Ｚ）とφＷ端子（Ｓ）とが「Ｌ」（−３．３Ｖ）になったとき、書込サイリスタＭ１がターンオンし、発光サイリスタＬ１のしきい電圧が−３Ｖになる。そして、点灯信号線７５が「Ｌ」（−３．３Ｖ）になると、発光サイリスタＬ１がターンオンする。
【００９９】
Ｇｔ１（Ｐ）の電位は、「Ｈ」（０Ｖ）以外に、後述するように−１．５Ｖ、−３Ｖ、−３．３Ｖとなりうるが、いずれの場合も書込サイリスタＭ１のしきい電圧は−４．５Ｖより低く（絶対値が大きい負の値）なる。そのため、例え、書込信号線７４が「Ｌ」（−３．３Ｖ）になっても、書込サイリスタＭ１はターンオンできない。
また、許可抵抗ＲＥの抵抗値ＲＥと書込抵抗ＲＷの抵抗値ＲＷとがＲＥ＝ＲＷであるとする（以下、ＲＥ＝ＲＷとして説明する。）と、φＥ端子（Ｚ）およびφＷ端子（Ｓ）の一方が「Ｈ」（０Ｖ）で他方が「Ｌ」（−３．３Ｖ）である場合には、書込信号線７４の電位は、書込抵抗ＲＷと許可抵抗ＲＥとで分圧された−１．６５Ｖになる。よって、例え、Ｇｔ１（Ｐ）が「Ｈ」（０Ｖ）であって、書込サイリスタＭ１のしきい電圧が−３Ｖであっても、書込サイリスタＭ１はターンオンできない。
なお、φＥ端子（Ｚ）およびφＷ端子（Ｓ）がともに「Ｈ」（０Ｖ）である場合には、書込信号線７４の電位は「Ｈ」（０Ｖ）であるので、書込サイリスタＭ１のしきい電圧が−３Ｖであっても、書込サイリスタＭ１はターンオンできない。
書込サイリスタＭ１がオフ状態であると、発光サイリスタＬ１のしきい電圧は−３Ｖにならないので、点灯信号線７５が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬ１はターンオンしない。
【０１００】
書込サイリスタＭ１および接続ダイオードＤｙ１以外の、書込サイリスタＭおよび接続ダイオードＤｙの組み合わせにおいても同様である。
以上説明したように、書込抵抗ＲＷと許可抵抗ＲＥといずれか１個の書込サイリスタＭと書込サイリスタＭのゲート端子Ｇｍに接続された接続ダイオードＤｙとで構成される３入力ＡＮＤ回路ＡＮＤ１は、ＡＮＤの機能を有している。
【０１０１】
次に、擬似書込サイリスタＭｄ、擬似接続ダイオードＤｙｄ、擬似書込抵抗ＲＷｄ、擬似許可抵抗ＲＥｄで構成される３入力ＡＮＤ回路ＡＮＤ２について説明する。３入力ＡＮＤ回路ＡＮＤ２についても、図８における擬似電流部１０４の中に、一点鎖線で囲んで示している。そして、３入力ＡＮＤ回路ＡＮＤ１のＰ、Ｚ、Ｓ、Ｏと、３入力ＡＮＤ回路ＡＮＤ２のＰ´、Ｚ´、Ｓ´、Ｏ´とが対応している。
なお、３入力ＡＮＤ回路ＡＮＤ２は、擬似接続ダイオードＤｙｄのアノード端子である基板８０に接続されたＶｓｕｂ端子（Ｐ´）、擬似許可抵抗ＲＥｄの一方の端子が接続されたφＥ端子（Ｚ´）、擬似書込抵抗ＲＷｄの一方の端子であるφＤ端子（Ｓ´）を入力とし、擬似書込サイリスタＭｄのゲート端子Ｇｍｄ（Ｏ´）を出力とする３入力ＡＮＤ回路ＡＮＤ２を構成する。なお、擬似許可抵抗ＲＥｄの抵抗値ＲＥｄと擬似書込抵抗ＲＷｄの抵抗値ＲＷｄとがＲＥｄ＝ＲＷｄであるとする（以下、ＲＥｄ＝ＲＷｄとして説明する）。
入力の１つであるＶｓｕｂ端子（Ｐ´）は常に「Ｈ」（０Ｖ）となっている。このため、擬似書込サイリスタＭｄのゲート端子Ｇｍｄ（Ｏ´）の電位は−１．５Ｖであって、擬似書込サイリスタＭｄのしきい電圧は−３Ｖになっている。
よって、φＥ端子（Ｚ´）とφＤ端子（Ｓ´）とがともに「Ｌ」（−３．３Ｖ）であると、擬似書込サイリスタＭｄがターンオンして、擬似発光サイリスタＬｄのしきい電圧を−３Ｖに設定する。そして、点灯信号線７５が「Ｌ」（−３．３Ｖ）になると、擬似発光サイリスタＬｄがターンオンする。
なお、φＥ端子（Ｚ´）とφＤ端子（Ｓ´）とがともに「Ｈ」（０Ｖ）である場合およびφＥ端子（Ｚ´）とφＤ端子（Ｓ´）とのいずれか一方が「Ｈ」（０Ｖ）で他方が「Ｌ」（−３．３Ｖ）である場合には、前述した書込サイリスタＭ１と同様に、擬似書込サイリスタＭｄはターンオンしない。よって、これらの場合には、点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、擬似発光サイリスタＬｄはターンオンしない。
以上説明したように、擬似書込サイリスタＭｄ、擬似接続ダイオードＤｙｄ、擬似書込抵抗ＲＷｄ、擬似許可抵抗ＲＥｄで構成される３入力ＡＮＤ回路ＡＮＤ２は、ＡＮＤの機能を有している。
【０１０２】
では、図５、図６および図８を参照しつつ、図９に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
なお、点灯電位ＶＩａ、ＶＩｂは、「Ｌ」（−３．３Ｖ）であるとする。
（１）時刻ａ（初期状態）
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
時刻ａにおいて、基準電位供給部１６０は電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４を「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定する（図５、図６参照）。これにより、すべての発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のＶｓｕｂ端子は「Ｈ」に設定される（図８参照）。
電源電位供給部１７０は電源ライン２０６を「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定する（図５参照）。これにより、すべての発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のＶｇａ端子は「Ｌ」に設定される（図８参照）。
また、点灯電位供給部１８０ａは電源ライン２０７ａ１〜２０７ａ４を「Ｌ」（−３．３Ｖ）の点灯電位ＶＩａに設定する。すると、発光チップブロックＢａ１〜Ｂａ４のスイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子が「Ｌ」（−３．３Ｖ）に設定される（図５、図６参照）。同様に、点灯電位供給部１８０ｂは電源ライン２０７ｂ１〜２０７ｂ４を「Ｌ」（−３．３Ｖ）の点灯電位ＶＩｂに設定する。発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子が「Ｌ」（−３．３Ｖ）に設定される（図５、図６参照）。
【０１０３】
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図５参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図８参照）。
【０１０４】
さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図５参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のφＥ端子が「Ｈ」になる（図８参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｌ」（−３．３Ｖ）に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｌ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｌ」になる（図５、図６参照）。これにより、各発光チップブロックＢａ１〜Ｂａ４のスイッチトランジスタＱａ１〜Ｑａ４および各発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱｂ１〜Ｑｂ４のゲート端子の電位が「Ｌ」になる（図５、図６参照）。
スイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４は、エミッタ端子が「Ｌ」（−３．３Ｖ）で、ベース端子も「Ｌ」（−３．３Ｖ）となるので、すべてオフ状態である。
【０１０５】
一方、各スイッチトランジスタＱのコレクタ端子は、発光チップブロックＢ毎に設けられた電源線抵抗Ｒｃを介して、「Ｈ」（０Ｖ）のＶｓｕｂ電位が供給された電源ライン２００に接続されている。よって、発光チップブロックＢ毎に設けられたスイッチトランジスタＱのコレクタ端子は「Ｈ」（０Ｖ）になっている。スイッチトランジスタＱのコレクタ端子は、電流制限抵抗Ｒｉを介して発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のφＩ端子に接続されている。よって、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のφＩ端子は「Ｈ」（０Ｖ）になっている（図５、６参照）。
【０１０６】
信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ３２を「Ｈ」に設定する。すると、書込信号ライン２０５−１〜２０５−３２が「Ｈ」になる（図５参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のφＷ端子が「Ｈ」になる（図８参照）。
発光チップＣのφＷ端子は、書込抵抗ＲＷを介して書込信号線７４に接続されている。発光チップＣのφＥ端子は、許可抵抗ＲＥを介して書込信号線７４に接続されている。発光チップＣのφＷ端子およびφＥ端子はともに「Ｈ」に設定されているので、書込信号線７４も「Ｈ」になる（図８参照）。
【０１０７】
信号発生回路１１０の書込信号発生部１５０は擬似書込信号φＤ１〜φＤ３２を「Ｈ」に設定する。すると、擬似書込信号ライン２０８−１〜２０８−３２が「Ｈ」になる（図５参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のφＤ端子が「Ｈ」になる（図８参照）。
【０１０８】
次に、図８を参照しつつ、図９に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）の動作を、発光チップ組＃１に属する発光チップＣａ１と発光チップＣｂ１と、発光チップ組＃２に属する発光チップＣａ２と発光チップＣｂ２とで説明する。発光チップＣａ１と発光チップＣａ２とは並行して動作する。また、発光チップＣｂ１と発光チップＣｂ２とは並行して動作する。
なお、図９および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【０１０９】
＜発光チップＣａ１、Ｃｂ１、Ｃａ２、Ｃｂ２＞
以下の説明は、断らない限り、＜＞内に表記した発光チップＣに共通である。他の時刻における説明でも同様である。
転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、擬似書込サイリスタＭｄ、擬似発光サイリスタＬｄのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
【０１１０】
同様に、書込サイリスタＭのカソード端子は、書込信号線７４に接続され、前述したように、「Ｈ」に設定されている。よって、書込サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、書込サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬおよび擬似発光サイリスタＬｄのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬおよび擬似発光サイリスタＬｄのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬおよび擬似発光サイリスタＬｄはオフ状態にある。
【０１１１】
擬似書込サイリスタＭｄのカソード端子は、擬似書込抵抗ＲＷｄを介してφＤ端子に接続されるとともに、擬似許可抵抗ＲＥｄを介してφＥ端子に接続されている。前述したように、φＥ端子およびＤ端子は「Ｈ」である。よって、擬似書込サイリスタＭｄのアノード端子およびカソード端子はともに「Ｈ」となり、擬似書込サイリスタＭｄはオフ状態にある。
【０１１２】
転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。
そして、書込サイリスタＭのゲート端子Ｇｍは、電源線抵抗Ｒｇｙを介して電源線７１に接続されている。よって、後述するゲート端子Ｇｍ１を除いて、ゲート端子Ｇｍの電位は「Ｌ」になっている。
さらに、発光サイリスタＬのゲート端子Ｇｌは、電源線抵抗Ｒｇｚを介して電源線７１に接続されている。よって、ゲート端子Ｇｌの電位は「Ｌ」になっている。
以上のことから、後述する転送サイリスタＴ１、Ｔ２、書込サイリスタＭ１を除いて、転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位（「Ｌ」（−３．３Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−４．８Ｖ）となっている。
【０１１３】
図８中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。一方、ゲート端子Ｇｔ１は電源線抵抗Ｒｇｘ１を介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に接続されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順方向に電圧が印加（順バイアス）された状態になる。これにより、スタートダイオードＤｘ０には電流が流れ、カソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０のｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
【０１１４】
そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に、スタートダイオードＤｘ０と同様に、順バイアスになる結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１のｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
なお、番号が３以上の転送サイリスタＴには、ゲート端子Ｇｔ１の電位が−１．５Ｖになった影響は及ばず、前述したように、番号が３以上の転送サイリスタＴのしきい電圧は−４．８Ｖである。
【０１１５】
一方、書込サイリスタＭ１のゲート端子Ｇｍ１はゲート端子Ｇｔ１に接続ダイオードＤｙ１を介して接続されているため、書込サイリスタＭ１のゲート端子Ｇｍ１の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｙ１のｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、書込サイリスタＭ１のしきい電圧は−４．５Ｖになる。
なお、番号が２以上の書込サイリスタＭおよびすべての発光サイリスタＬには、ゲート端子Ｇｔ１の電位が−１．５Ｖになった影響は及ばず、前述したように、番号が２以上の書込サイリスタＭおよびすべての発光サイリスタＬのしきい電圧は−４．８Ｖである。
【０１１６】
擬似電流部１０４の擬似書込サイリスタＭｄは、前述したように、ゲート端子Ｇｍｄが−１．５Ｖであるので、しきい電圧が−３Ｖとなっている。また、擬似発光サイリスタＬｄのゲート端子Ｇｌｄは−３Ｖであるので、擬似発光サイリスタＬｄのしきい電圧は−４．５Ｖとなっている。
【０１１７】
（２）時刻ｂ
図９に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣａ１、Ｃａ２＞
第１転送信号φ１ａが「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して第１転送信号線７２が「Ｈ」から「Ｌ」になる。すると、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。そして、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。さらに、転送サイリスタＴ１のカソード端子（図８の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。しかし、転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンできない。
【０１１８】
ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）になると、順バイアスの結合ダイオードＤｘ１のカソード端子（ゲート端子Ｇｔ２）の電位は、ゲート端子Ｇｔ１の「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
ゲート端子Ｇｔ２に順バイアスの結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａで、しきい電圧は−４．８Ｖが維持される。
【０１１９】
一方、転送サイリスタＴ１がターンオンして、接続ダイオードＤｙ１のアノード端子（ゲート端子Ｇｔ１）の電位が「Ｈ」（０Ｖ）となる。すると、順バイアスの接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）の電位は、アノード端子（ゲート端子Ｇｔ１）の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、書込サイリスタＭ１のしきい電圧は−３Ｖになる。
なお、書込サイリスタＭ２のゲート端子Ｇｍ２の電位は−３Ｖになるので、書込サイリスタＭ２のしきい電圧は−４．５Ｖになる。番号が３以上の書込サイリスタＭは、しきい電圧−４．８Ｖが維持される。
しかし、書込信号線７４は「Ｈ」であるので、いずれの書込サイリスタＭもオン状態に移行しない。
【０１２０】
接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）は接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）である。よって、接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）の電位が−１．５Ｖになる。順バイアスの接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）の電位は、そのアノード端子（ゲート端子Ｇｍ１）の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。これにより、発光サイリスタＬ１のしきい電圧は−４．５Ｖになる。
一方、ゲート端子Ｇｍ２の電位が−３Ｖになっても、発光サイリスタＬ２はしきい電圧−４．８Ｖが維持される。番号が３以上の発光サイリスタＬも、しきい電圧−４．８Ｖが維持される。
そして、点灯信号線７５が「Ｈ」であるので、すべての発光サイリスタＬおよび擬似発光サイリスタＬｄはターンオンしない。
また、φＥ端子およびφＤ端子の電位は「Ｈ」であるので、擬似書込サイリスタＭｄもオフ状態を維持する。
【０１２１】
すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１である。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。他の時刻においても同様とする。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴ、すべての書込サイリスタＭ、すべての発光サイリスタＬ、擬似書込サイリスタＭｄ、擬似発光サイリスタＬｄはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、擬似書込サイリスタＭｄ、擬似発光サイリスタＬｄ）を説明し、オフ状態にあるサイリスタの説明を省略する。
【０１２２】
＜発光チップＣｂ１、Ｃｂ２＞
発光チップＣｂ１、Ｃｂ２が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１、Ｃｂ２は初期状態が維持されている。
【０１２３】
以上説明したように、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のゲート端子（ゲート端子Ｇｔ、Ｇｍ、Ｇｌ）はダイオード（結合ダイオードＤｘ、接続ダイオードＤｙ、Ｄｚ）によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、そのゲート端子を有するサイリスタのしきい電圧が変化する。
【０１２４】
つまり、電位が「Ｈ」（０Ｖ）になったゲート端子と順バイアスのダイオード１個で接続されたゲート端子の電位は−１．５Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の値）ので、カソード端子の電位が「Ｌ」（−３．３Ｖ）になると、サイリスタがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード２個で接続されたゲート端子の電位は−３Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−４．５Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より低いため、カソード端子の電位が「Ｌ」（−３．３Ｖ）になっても、サイリスタはターンオンできず、オフ状態を維持する。
【０１２５】
（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに属する発光チップブロックＢａ１〜Ｂａ４のスイッチトランジスタＱａ１〜Ｑａ４のベース端子に送信される点灯信号φＩａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光装置６５＞
発光チップ群＃ａの発光チップブロックＢａ１〜Ｂａ４のｎｐｎ型のスイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子は、「Ｌ」（−３．３Ｖ）の電源ライン２０７ａ１〜２０７ａ４に接続されている（図５参照）。そこで、ベース端子の電位が「Ｌ」から「Ｈ」に移行すると、エミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタＱａ１〜Ｑａ４がオンになる。そして、スイッチトランジスタＱａ１〜Ｑａ４のコレクタ端子の電位が、「Ｈ」からエミッタ端子の電位である「Ｌ」に移行する（図５、図６参照）。なお、後述するように、スイッチトランジスタＱａ１〜Ｑａ４は電位降下を生じるが、ここでは電位降下の影響を無視する。これにより、ブロック電源ライン２４０ａ１〜２４０ａ４の電位が、「Ｌ」になる。そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２のφＩ端子が電流制限抵抗Ｒｉを介して「Ｌ」になって、点灯信号線７５の電位が「Ｌ」になる。
【０１２６】
＜発光チップＣａ１、Ｃａ２＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬ１のしきい電圧は−４．５Ｖ、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。また、擬似発光サイリスタＬｄのしきい電圧は−４．５Ｖであるので、擬似発光サイリスタＬｄもターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にある。
＜発光チップＣｂ１、Ｃｂ２＞
発光チップ群＃ｂに送信される信号は変化しないので、初期状態が維持されている。
【０１２７】
（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１、Ｃａ２＞
許可信号φＥａが「Ｈ」から「Ｌ」に移行すると、φＥ端子の電位が「Ｈ」から「Ｌ」になる。書込信号φＷ１は「Ｈ」である。よって、書込信号線７４は、φＥ端子とφＷ端子と間の電位差が、許可抵抗ＲＥと書込抵抗ＲＷとで分圧された電位となる。許可抵抗ＲＥの抵抗値ＲＥと書込抵抗ＲＷの抵抗値ＲＷとはＲＥ＝ＲＷであるとしているので、書込信号線７４の電位は−１．６５Ｖとなる。
このとき、書込サイリスタＭ１はしきい電圧が−３Ｖ、書込サイリスタＭ２はしきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
また、擬似電流部１０４において、φＥ端子は「Ｈ」から「Ｌ」（−３．３Ｖ）になるが、φＤ端子は「Ｈ」である。擬似許可抵抗ＲＥｄの抵抗値ＲＥｄと擬似書込抵抗ＲＷｄの抵抗値ＲＷｄとはＲＥｄ＝ＲＷｄであるとしているので、擬似書込サイリスタＭｄのカソード端子の電位は−１．６５Ｖである。よって、しきい電圧が−３Ｖの擬似書込サイリスタＭｄはターンオンできない。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１２８】
＜発光チップＣｂ１、Ｃｂ２＞
発光チップ群＃ｂに送信される信号は変化しないので、初期状態が維持されている。
【０１２９】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、擬似書込信号φＤ１は、「Ｈ」を維持している。
一方、発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂの発光チップＣｂ２とが構成する発光チップ組＃２に送信される書込信号φＷ２は、「Ｈ」を維持している。しかし、擬似書込信号φＤ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１が「Ｈ」から「Ｌ」に移行すると、φＷ端子の電位も「Ｈ」から「Ｌ」になる。φＥ端子の電位は、時刻ｄにおいて「Ｈ」から「Ｌ」になっている。よって、φＷ端子およびφＥ端子の電位がともに「Ｌ」になるので、書込信号線７４の電位は−１．６５Ｖから「Ｌ」（−３．３Ｖ）になる。
すると、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。そして、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になって、カソード端子（図８の書込信号線７４）は、−３．３Ｖから−１．５Ｖになる。書込サイリスタＭ２は、しきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１３０】
書込サイリスタＭ１のゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になると、順バイアスの接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）が−１．５Ｖになり、発光サイリスタＬ１のしきい電圧が−３Ｖになる。
なお、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖが維持されている。
【０１３１】
点灯信号線７５の電位は、時刻ｃにおいて「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になっている。よって、書込信号φＷ１が「Ｈ」から「Ｌ」へ移行するタイミングにおいて、発光サイリスタＬ１がターンオンして、点灯（発光）する。そして、点灯信号線７５の電位が−１．５Ｖになる。なお、番号が２以上の発光サイリスタＬはしきい電圧が−４．８Ｖであるので、ターンオンできない。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」、φＥ端子の電位は「Ｌ」（−３．３Ｖ）であるので、擬似書込サイリスタＭｄはターンオンできない。
よって、時刻ｅの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１３２】
＜発光チップＣａ２＞
擬似書込信号φＤ１が「Ｈ」から「Ｌ」に移行すると、φＤ端子の電位も「Ｈ」から「Ｌ」になる。φＥ端子の電位は、時刻ｄにおいて「Ｈ」から「Ｌ」になっている。よって、φＤ端子およびφＥ端子の電位がともに「Ｌ」になるので、擬似書込サイリスタＭｄのカソード端子の電位が「Ｌ」（−３．３Ｖ）になる。よって、しきい電圧が−３Ｖである擬似書込サイリスタＭｄがターンオンする。すると、擬似書込サイリスタＭｄのゲート端子Ｇｍｄの電位が「Ｈ」（０Ｖ）になる。そして、順バイアスの擬似接続ダイオードＤｚｄのカソード端子（ゲート端子Ｇｌｄ）が−１．５Ｖになり、擬似発光サイリスタＬｄのしきい電圧が−３Ｖになる。
点灯信号線７５の電位は、時刻ｃにおいて「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行している。よって、擬似書込信号φＤ１が「Ｈ」から「Ｌ」へ移行するタイミングにおいて、擬似発光サイリスタＬｄがターンオンして、オン状態になる。そして、点灯信号線７５の電位が−１．５Ｖになる。
なお、φＥ端子の電位は「Ｌ」であるが、書込信号φＷ１は「Ｈ」を維持しているのでφＷ端子の電位は「Ｈ」であるため、書込信号線７４の電位は−１．６５Ｖとなっている。よって、いずれの書込サイリスタＭもターンオンできない。
時刻ｅの直後においては、転送サイリスタＴ１、擬似書込サイリスタＭｄおよび擬似発光サイリスタＬｄがオン状態にある。
【０１３３】
すなわち、時刻ｅにおいて、発光チップＣａ１では発光サイリスタＬ１がオン状態に、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態になっている。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、並行して動作する発光チップＣａ１および発光チップＣａ２のφＩ端子には等しい電流が流れている。
【０１３４】
＜発光チップＣｂ１、Ｃｂ２＞
書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、φＷ端子の電位が「Ｈ」から「Ｌ」になるが、許可信号φＥｂは「Ｈ」を維持しているので、φＥ端子の電位は「Ｈ」である。ＲＥ＝ＲＷであるので、書込信号線７４の電位は−１．６５Ｖになる。
このとき、書込サイリスタＭ１はしきい電圧が−４．５Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖである。よって、いずれの書込サイリスタＭもターンオンできない。
擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子およびφＥ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはターンオンできない。
【０１３５】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。なお、擬似書込信号φＤ１は、「Ｈ」を維持している。
一方、発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂの発光チップＣｂ２とが構成する発光チップ組＃２に送信される書込信号φＷ２は、「Ｈ」を維持している。しかし、擬似書込信号φＤ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１が「Ｌ」から「Ｈ」に移行すると、φＷ端子の電位が「Ｌ」から「Ｈ」になる。φＷが「Ｈ」で、φＥ端子の電位は「Ｌ」である。
書込サイリスタＭ１はオン状態になっている。書込サイリスタＭ１のオン状態を維持するためには、書込信号線７４の電位が−１．５Ｖより低ければよい。書込信号線７４の電位は−１．５Ｖより低い−１．６５Ｖにまでなりうるので、書込サイリスタＭ１は引き続きオン状態を維持する。そして、書込信号線７４の電位は、オン状態の書込サイリスタＭ１により−１．５Ｖを維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にある。よって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持して、点灯（発光）を継続している。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。φＤ端子の電位が「Ｈ」であって、φＥ端子の電位が「Ｌ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
時刻ｆの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１３６】
＜発光チップＣａ２＞
擬似書込信号φＤ１が「Ｌ」から「Ｈ」に移行すると、φＤ端子の電位が「Ｌ」から「Ｈ」になる。φＥ端子の電位は「Ｌ」である。
オン状態の擬似書込サイリスタＭｄのオン状態を維持するためには、擬似書込サイリスタＭｄのカソード端子の電位が−１．５Ｖより低ければよい。擬似書込サイリスタＭｄのカソード端子の電位は−１．５Ｖより低い−１．６５Ｖにまでなりうるので、擬似書込サイリスタＭｄは引き続きオン状態を維持する。そして、擬似書込サイリスタＭｄのカソード端子の電位は−１．５Ｖを維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）であるので、擬似発光サイリスタＬｄはオン状態を維持する。
なお、書込信号φＷ１は「Ｈ」であるので、φＷ端子の電位は「Ｈ」である。φＥ端子の電位は「Ｌ」であるので、書込信号線７４の電位は−１．６５Ｖである。よって、いずれの書込サイリスタＭもターンオンできない。
時刻ｆの直後においては、転送サイリスタＴ１、擬似書込サイリスタＭｄおよび擬似発光サイリスタＬｄがオン状態にある。
【０１３７】
すなわち、時刻ｆにおいても、発光チップＣａ１では発光サイリスタＬ１がオン状態に、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態になっている。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、発光チップＣａ１および発光チップＣａ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１３８】
＜発光チップＣｂ１、Ｃｂ２＞
書込信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、φＷ端子の電位が「Ｌ」から「Ｈ」になる。よって、φＥ端子およびφＷ端子の電位がともに「Ｈ」になるので、書込信号線７４の電位が−１．６５Ｖから「Ｈ」（０Ｖ）に戻る。
また、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
【０１３９】
（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１、Ｃａ２＞
発光チップ群＃ａに送信される信号に変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１、Ｃｂ２＞
発光チップＣｂ１、Ｃｂ２の動作は、時刻ｂにおける発光チップＣａ１、Ｃａ２の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、第１転送信号線７２の電位が−１．５Ｖになる。さらに、転送サイリスタＴ２のしきい電圧が−３Ｖ、書込サイリスタＭ１のしきい電圧が−３Ｖになる。
つまり、発光チップＣｂ１、Ｃｂ２は、発光チップＣａ１、Ｃａ２の動作を期間Ｔの１／２にあたる期間、時間軸上で遅れたタイミングで動作している。
【０１４０】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥａが「Ｌ」から「Ｈ」に移行すると、φＥ端子の電位が「Ｌ」から「Ｈ」になる。φＷ端子の電位は、時刻ｆにおいて、「Ｌ」から「Ｈ」になっている。よって、φＥ端子およびφＷ端子の電位がともに「Ｈ」になるので、書込信号線７４の電位が「Ｈ」になる。すると、オン状態にあった書込サイリスタＭ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｍ１の電位が−１．５Ｖに戻り、書込サイリスタＭ１のしきい電圧が−３Ｖになる。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）である。よって、発光サイリスタＬ１はオン状態を維持して、点灯（発光）を継続している。
なお、擬似書込信号φＤ１は「Ｈ」を維持している。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」になって、擬似書込サイリスタＭｄはオフ状態を維持する。
時刻ｈの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４１】
＜発光チップＣａ２＞
許可信号φＥａが「Ｌ」から「Ｈ」に移行すると、φＥ端子の電位が「Ｌ」から「Ｈ」になる。φＤ端子の電位は、時刻ｆにおいて、「Ｌ」から「Ｈ」になっている。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」になって、擬似書込サイリスタＭｄのカソード端子の電位が「Ｈ」になる。すると、オン状態にあった擬似書込サイリスタＭｄは、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｍｄの電位が−１．５Ｖに戻り、擬似書込サイリスタＭｄのしきい電圧が−３Ｖになる。
一方、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）である。よって、擬似発光サイリスタＬｄはオン状態を維持している。
なお、書込信号φＷ１は「Ｈ」を維持しているので、φＥ端子およびφＷ端子の電位がともに「Ｈ」になって、書込信号線７４の電位は「Ｈ」になる。よって、すべての書込サイリスタＭはオフ状態を維持する。
時刻ｈの直後においては、転送サイリスタＴ１および擬似発光サイリスタＬｄがオン状態にある。
【０１４２】
すなわち、時刻ｈにおいても、発光チップＣａ１では発光サイリスタＬ１がオン状態に、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態になっている。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、発光チップＣａ１および発光チップＣａ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１４３】
＜発光チップＣｂ１、Ｃｂ２＞
発光チップ群＃ｂに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
【０１４４】
（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光装置６５＞
時刻ｃにおけると同様であるので、説明を省略する。
＜発光チップＣａ１、Ｃａ２＞
発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１、Ｃｂ２＞
発光チップＣｂ１、Ｃｂ２の動作は、時刻ｃにおける発光チップＣａ１、Ｃａ２の動作と同様であるので、説明を省略する。
時刻ｉの直後においては、転送サイリスタＴ１がオン状態にある。
【０１４５】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１、Ｃａ２＞
発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１、Ｃｂ２＞
発光チップＣｂ１、Ｃｂ２の動作は、時刻ｄにおける発光チップＣａ１、Ｃａ２の動作と同様であるので、詳細な説明を省略する。
ＲＥ＝ＲＷとしているので、時刻ｊにおいて、書込信号線７４の電位が−１．６５Ｖとなる。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。
【０１４６】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、擬似書込信号φＤ１は、「Ｈ」を維持している。
一方、発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂの発光チップＣｂ２とが構成する発光チップ組＃２に送信される書込信号φＷ２が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、擬似書込信号φＤ２は、「Ｈ」を維持している。
＜発光チップＣａ１＞
書込信号φＷ１が「Ｈ」から「Ｌ」に移行すると、φＷ端子の電位も「Ｈ」から「Ｌ」になる。φＥ端子の電位は、時刻ｈにおいて「Ｈ」になっている。よって、書込信号線７４の電位は−１．６５Ｖになる。
しかし、書込サイリスタＭ１はしきい電圧が−３Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンしない。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）である。よって、発光サイリスタＬ１はオン状態を維持して、点灯（発光）を継続している。
時刻ｋの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４７】
＜発光チップＣａ２＞
書込信号φＷ１が「Ｈ」から「Ｌ」に移行すると、φＷ端子の電位も「Ｈ」から「Ｌ」になる。φＥ端子の電位は、時刻ｈにおいて「Ｈ」になっている。よって、φＥ端子の電位が「Ｈ」、φＷ端子の電位が「Ｌ」であるので、書込信号線７４の電位は「Ｈ」から−１．６５Ｖになる。
しかし、書込サイリスタＭ１はしきい電圧が−３Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンしない。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、擬似発光サイリスタＬｄはオン状態を維持している。
時刻ｋの直後においては、転送サイリスタＴ１および擬似発光サイリスタＬｄがオン状態にある。
【０１４８】
すなわち、時刻ｋにおいても、発光チップＣａ１では発光サイリスタＬ１がオン状態に、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態になっている。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、発光チップＣａ１および発光チップＣａ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１４９】
＜発光チップＣｂ１、Ｃｂ２＞
書込信号φＷ１が「Ｈ」から「Ｌ」に移行すると、φＷ端子の電位も「Ｈ」から「Ｌ」になる。φＥ端子の電位は、時刻ｊにおいて「Ｌ」になっている。よって、φＥ端子およびφＷ端子の電位がともに「Ｌ」になって、書込信号線７４の電位は−１．６５Ｖから「Ｌ」（−３．３Ｖ）になる。すると、しきい電圧が−３Ｖの書込サイリスタＭ１がターンオンする。そして、発光サイリスタＬ１のしきい電圧が−３Ｖになる。
点灯信号φＩｂが時刻ｉで「Ｈ」になっているので、スイッチトランジスタＱｂがオン状態にあって、ブロック電源ライン２４０ｂが「Ｌ」（−３．３Ｖ）になっている。よって、発光サイリスタＬ１がターンオンして、点灯（発光）する。
一方、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子の電位が「Ｌ」、φＤ端子の電位が「Ｈ」になって、擬似書込サイリスタＭｄのカソード端子の電位は「Ｈ」から−１．６５Ｖになる。しかし、しきい電圧が−３Ｖの擬似書込サイリスタＭｄはターンオンできない。
時刻ｋの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で、点灯（発光）している。
【０１５０】
すなわち、発光チップＣｂ１およびＣｂ２のそれぞれの発光サイリスタＬ１が点灯（発光）している。オン状態の発光サイリスタＬに流れる電流は等しいので、発光チップＣｂ１および発光チップＣｂ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１５１】
（１２）時刻ｌ
時刻ｌにおいて発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。なお、擬似書込信号φＤ１は、「Ｈ」を維持している。
一方、発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂの発光チップＣｂ２とが構成する発光チップ組＃２に送信される書込信号φＷ２が、「Ｌ」から「Ｈ」に移行する。なお、擬似書込信号φＤ２は、「Ｈ」を維持している。
＜発光チップＣａ１＞
書込信号φＷ１が「Ｌ」から「Ｈ」に移行すると、φＷ端子の電位が「Ｌ」から「Ｈ」になる。φＥ端子の電位は「Ｈ」であるので、書込信号線７４の電位は−１．６５Ｖから「Ｈ」（０Ｖ）になる。よって、いずれの書込サイリスタＭもオフ状態を維持する。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、発光サイリスタＬ１はオン状態を維持している。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態にあって点灯（発光）している
【０１５２】
＜発光チップＣａ２＞
書込信号φＷ１が「Ｌ」から「Ｈ」に移行すると、φＷ端子の電位が「Ｌ」から「Ｈ」になる。φＥ端子の電位は「Ｈ」であるので、書込信号線７４の電位は−１．６５Ｖから「Ｈ」（０Ｖ）になる。よって、いずれの書込サイリスタＭもオフ状態を維持する。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、擬似発光サイリスタＬｄはオン状態を維持している。
時刻ｌの直後においては、転送サイリスタＴ１および擬似発光サイリスタＬｄがオン状態にある
【０１５３】
すなわち、時刻ｌにおいても、発光チップＣａ１では発光サイリスタＬ１がオン状態にあり、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態にある。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、発光チップＣａ１および発光チップＣａ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１５４】
＜発光チップＣｂ１、Ｃｂ２＞
時刻ｆにおける発光チップＣａ１の動作と同様に、書込信号線７４の電位は、オン状態の書込サイリスタＭ１のカソード端子の電位（−１．５Ｖ）より低い−１．６５Ｖにまでなりうるので、書込サイリスタＭ１は引き続きオン状態を維持する。そして、書込信号線７４の電位は、オン状態の書込サイリスタＭ１により−１．５Ｖを維持する。
また、点灯信号φＩｂが「Ｈ」であるので、スイッチトランジスタＱｂがオン状態にあって、ブロック電源ライン２４０ｂが「Ｌ」（−３．３Ｖ）を維持している。よって、発光サイリスタＬ１はオン状態を維持している。
時刻ｌの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５５】
すなわち、この状態では、発光チップＣｂ１およびＣｂ２の発光サイリスタＬ１が点灯（発光）している。オン状態の発光サイリスタＬに流れる電流は等しいので、発光チップＣｂ１および発光チップＣｂ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１５６】
（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
第２転送信号φ２ａが「Ｈ」から「Ｌ」に移行すると、φ２端子および電流制限抵抗Ｒ２を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」になる。すると、しきい電圧が−３Ｖとなっていた転送サイリスタＴ２がターンオンする。そして、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。また、カソード端子（図８の第２転送信号線７３）の電位が−１．５Ｖになる。転送サイリスタＴ４以降の番号の大きい偶数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１５７】
これにより、時刻ｂで説明したと同様に、転送サイリスタＴ３のしきい電圧が−３Ｖになり、書込サイリスタＭ２のしきい電圧が−３Ｖになる。しかし、書込信号線７４の電位は「Ｈ」であるので、書込サイリスタＭ２はターンオンできない。さらに、ゲート端子Ｇｌ２の電位が−３Ｖになって、発光サイリスタＬ２のしきい電圧が−４．５Ｖになる。このとき、点灯信号線７５の電位は、オン状態の発光サイリスタＬ１により−１．５Ｖとなっている。
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、発光サイリスタＬ１はオン状態を維持している。
時刻ｍの直後において、転送サイリスタＴ１、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５８】
＜発光チップＣａ２＞
発光チップＣａ１と同様に、第２転送信号φ２ａが「Ｈ」から「Ｌ」に移行すると、転送サイリスタＴ２がターンオンする。
なお、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｌ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、擬似発光サイリスタＬｄはオン状態を維持している。
時刻ｍの直後において、転送サイリスタＴ１、転送サイリスタＴ２、擬似発光サイリスタＬｄがオン状態にある。
【０１５９】
すなわち、時刻ｍにおいても、発光チップＣａ１では発光サイリスタＬ１がオン状態にあり、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態にある。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、発光チップＣａ１および発光チップＣａ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１６０】
＜発光チップＣｂ１、Ｃｂ２＞
発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。
【０１６１】
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
第１転送信号φ１ａが「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して第１転送信号線７２の電位が「Ｈ」から「Ｌ」になる。すると、オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｔ１の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、転送サイリスタＴ１のしきい電圧が−４．８Ｖになる。また、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」（−３．３Ｖ）、カソード端子（ゲート端子Ｇｔ２）が「Ｈ」（０Ｖ）となって、電流が流れない方向に電位が印加された状態（逆バイアス）になる。
同様に、接続ダイオードＤｙ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」（−３．３Ｖ）となると、カソード端子（ゲート端子Ｇｍ１）が−１．５Ｖであったので、逆バイアスになる。これにより、接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）は、電源線抵抗Ｒｇｙ１を介して「Ｌ」（−３．３Ｖ）に向かって変化する。一方、発光サイリスタＬ１はオン状態にあるので、ゲート端子Ｇｌ１は「Ｈ」（０Ｖ）になっている。よって、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｍ１）が「Ｌ」、カソード端子（ゲート端子Ｇｌ１）が「Ｈ」となって逆バイアスになる。よって、書込サイリスタＭ１は、ゲート端子Ｇｍ１が「Ｌ」になって、しきい電圧が−４．８Ｖになる。
【０１６２】
なお、擬似書込信号φＤ１は「Ｈ」を維持しているので、φＤ端子の電位は「Ｈ」である。よって、φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
また、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、発光サイリスタＬ１はオン状態を維持している。
時刻ｎの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６３】
＜発光チップＣａ２＞
発光チップＣａ１と同様に、第１転送信号φ１ａが「Ｌ」から「Ｈ」に移行すると、転送サイリスタＴ１がターンオフする。
なお、擬似書込サイリスタＭｄはオフ状態を維持する。
一方、点灯信号φＩａが「Ｈ」であるので、スイッチトランジスタＱａがオン状態にあって、ブロック電源ライン２４０ａが「Ｌ」（−３．３Ｖ）を維持している。よって、擬似発光サイリスタＬｄはオン状態を維持している。
時刻ｎの直後において、転送サイリスタＴ２、擬似発光サイリスタＬｄがオン状態にある。
【０１６４】
すなわち、時刻ｎにおいても、発光チップＣａ１では発光サイリスタＬ１がオン状態にあり、発光チップＣａ２では擬似発光サイリスタＬｄがオン状態にある。オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流を等しくしているので、発光チップＣａ１および発光チップＣａ２のそれぞれのφＩ端子には等しい電流が流れている。
【０１６５】
＜発光チップＣｂ１、Ｃｂ２＞
発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。
【０１６６】
（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光装置６５＞
点灯信号φＩａが「Ｈ」から「Ｌ」に移行すると、オン状態にあったスイッチトランジスタＱａ１〜Ｑａ４のベース端子の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、各スイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子とベース端子との間がともに「Ｌ」（−３．３Ｖ）となるので、スイッチトランジスタＱａ１〜Ｑａ４がオフ状態になる。これにより、基準電位Ｖｓｕｂに接続された電源線抵抗Ｒｃを介して、ブロック電源ライン２４０ａ１〜２４０ａ４（スイッチトランジスタＱａ１〜Ｑａ４のコレクタ端子）が、基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になる。そして、電流制限抵抗Ｒｉを介して、発光チップ群＃ａのφＩ端子が「Ｈ」（０Ｖ）になる。
【０１６７】
＜発光チップＣａ１＞
発光チップ群＃ａの発光チップＣａ１のφＩ端子が「Ｈ」（０Ｖ）になって、点灯信号線７５の電位が「Ｈ」になると、オン状態であった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１が「Ｌ」になって、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの点灯信号φＩａが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｏの直後においては、転送サイリスタＴ２がオン状態にある。
【０１６８】
＜発光チップＣａ２＞
発光チップＣａ１と同様に、発光チップＣａ２のφＩ端子が「Ｈ」（０Ｖ）になって、点灯信号線７５の電位が「Ｈ」になる。
すると、オン状態であった擬似発光サイリスタＬｄは、カソード端子およびアノード端子がともに「Ｈ」となってターンオフする。これにより、ゲート端子Ｇｌｄが「Ｌ」になって、擬似発光サイリスタＬｄのしきい電圧は−４．８Ｖになる。
【０１６９】
すなわち、時刻ｏにおいて、発光チップＣａ１の発光サイリスタＬ１がターンオフして消灯すると並行して、発光チップＣａ２の擬似発光サイリスタＬｄもターンオンする。よって、発光チップＣａ１およびＣａ２には、発光サイリスタＬおよび擬似発光サイリスタＬｄに電流が流れなくなる。
【０１７０】
＜発光チップＣｂ１、Ｃｂ２＞
許可信号φＥｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、発光チップＣａ１の時刻ｈと同様に、書込信号線７４の電位が「Ｈ」に移行する。これにより、オン状態の書込サイリスタＭ１がターンオフする。
なお、発光サイリスタＬ１はオン状態を維持する。
時刻ｏの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１７１】
すなわち、時刻ｏにおいて、発光チップＣｂ１およびＣｂ２の発光サイリスタＬ１が点灯（発光）している。オン状態の発光サイリスタＬに流れる電流は等しいので、発光チップＣｂ１および発光チップＣｂ２それぞれのφＩ端子には等しい電流が流れている。
【０１７２】
なお、本実施の形態では、時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａを「Ｈ」から「Ｌ」に移行し、発光チップ群＃ｂに送信される許可信号φＥｂを「Ｌ」から「Ｈ」に移行したが、これらの移行を同時にする必要はなく、いずれが先でもかまわない。
【０１７３】
（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。時刻ｐからは、発光チップ群＃ａにおいて、発光サイリスタＬ１の点灯制御の期間Ｔａ（１）が終了し、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）が開始する。
＜発光チップＣａ１、Ｃａ２＞
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔの２倍の期間（２Ｔ）（期間Ｔａ（１）およびＴａ（２））を周期として変化するため、これらの信号の波形は期間Ｔａ（１）とＴａ（２）とで異なる。しかし、期間Ｔａ（２）以降の発光チップ群＃ａの動作は、転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬの番号が異なるが、期間Ｔａ（１）で説明したことで理解できる。よって、説明を省略する。
【０１７４】
＜発光チップＣｂ１、Ｃｂ２＞
発光チップ群＃ｂに送信される信号に変化がないので、時刻ｏの直後の状態が維持される。
【０１７５】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光装置６５＞
点灯信号φＩｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、時刻ｏの点灯信号φＩａの「Ｈ」から「Ｌ」への以降と同様に、オン状態にあったスイッチトランジスタＱｂ１〜Ｑｂ４のベース端子の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、各スイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子とベース端子との間がともに「Ｌ」（−３．３Ｖ）となるので、スイッチトランジスタＱｂ１〜Ｑｂ４がオフ状態になる。これにより、基準電位Ｖｓｕｂに接続された電源線抵抗Ｒｃを介して、ブロック電源ライン２４０ｂ１〜２４０ｂ４（スイッチトランジスタＱｂ１〜Ｑｂ４のコレクタ端子）が、基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になる。そして、電流制限抵抗Ｒｉを介して発光チップ群＃ｂの発光チップＣｂのφＩ端子が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）になる。
【０１７６】
＜発光チップＣａ１、Ｃａ２＞
発光チップ群＃ａについては、説明を省略する。
＜発光チップＣｂ１、Ｃｂ２＞
時刻ｏにおける発光チップＣａ１の動作と同様に、φＩ端子が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）になると、点灯信号線７５（図８参照）の電位が「Ｈ」になる。すると、オン状態であった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣｂ１、Ｃｂ２の発光サイリスタＬ１は、時刻ｋの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの点灯信号φＩｂが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１、Ｃｂ２の発光サイリスタＬ１の点灯（発光）期間に対応する。
φＥ端子およびφＤ端子の電位がともに「Ｈ」であるので、擬似書込サイリスタＭｄはオフ状態を維持する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態にある。
【０１７７】
すなわち、時刻ｑにおいて、発光チップＣｂ１およびＣｂ２の発光サイリスタＬ１が並行してターンオフして消灯する。よって、発光チップＣａ１およびＣａ２には、発光サイリスタＬおよび擬似発光サイリスタＬｄに電流が流れなくなる。
【０１７８】
（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。時刻ｒからは、発光チップ群＃ｂにおいて、発光サイリスタＬ１の点灯制御の期間Ｔｂ（１）が終了し、発光サイリスタＬ２の点灯制御の期間Ｔｂ（２）が開始する。
期間Ｔｂ（２）以降の発光チップ群＃ｂの動作は、転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬの番号が異なるが、期間Ｔｂ（１）で説明したことで理解できる。よって、説明を省略する。
【０１７９】
以上説明した発光チップＣの動作を、図８を参照しつつ、まとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
本実施の形態における発光チップＣでは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移している。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔと順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴは、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図９における時刻ｍから時刻ｎまでの期間）ように、時間軸上でずらして送信することにより、転送サイリスタＴをオン状態が伝播するように順にオン状態に設定する。
【０１８０】
そして、転送サイリスタＴがオン状態になって、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｔに接続ダイオードＤｙを介して接続された書込サイリスタＭのゲート端子Ｇｍの電位が−１．５Ｖになり、書込サイリスタＭのしきい電圧が−３Ｖとなる。
【０１８１】
そして、許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ３２）とが共に「Ｌ」であるとき、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になって、書込サイリスタＭがターンオンする。
書込サイリスタＭがオン状態になって、書込サイリスタＭのゲート端子Ｇｍが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｍに接続ダイオードＤｚを介して接続されたゲート端子Ｇｌの電位が−１．５Ｖになり、発光サイリスタＬのしきい電圧が−３Ｖになる。
【０１８２】
許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ３２）とが共に「Ｌ」になる時刻の前に、点灯信号φＩ（φＩａまたはφＩｂ）を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に設定する。
スイッチトランジスタＱのエミッタ端子は、「Ｌ」（−３．３Ｖ）の点灯電位ＶＩに接続されている。よって、点灯信号φＩが「Ｈ」（０Ｖ）になると、ｎｐｎ型のスイッチトランジスタＱのエミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタＱがオン状態になる。すると、電源線抵抗Ｒｃを介して基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっていたブロック電源ライン２４０（スイッチトランジスタＱのコレクタ端子）は、エミッタ端子の電位（「Ｌ」（−３．３Ｖ））になる。そして、電流制限抵抗Ｒｉを介してブロック電源ライン２４０に接続された、発光チップＣのφＩ端子は、「Ｌ」（−３．３Ｖ）になる。
よって、許可信号φＥと書込信号φＷとが共に「Ｌ」になるタイミング（時刻）において、発光サイリスタＬがターンオンしてオン状態となって、点灯（発光）する。
【０１８３】
一方、発光サイリスタＬを非点灯とするときは、書込信号φＷ（φＷ１〜φＷ３２）を「Ｈ」に維持して、書込サイリスタＭをターンオンさせない。これにより、発光サイリスタＬのしきい電圧が−４．５Ｖに維持され、発光チップＣのφＩ端子は、「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬはターンオンできない。
【０１８４】
さらに、本実施の形態では、発光サイリスタＬを非点灯とするときに書込信号φＷ（φＷ１〜φＷ３２）を「Ｈ」に維持するが、そのとき擬似書込信号φＤ（φＤ１〜φＤ３２）を「Ｌ」に設定している。そして、許可信号φＥ（φＥａまたはφＥｂ）と擬似書込信号φＤ（φＤ１〜φＤ３２）とが共に「Ｌ」であるとき、擬似書込サイリスタＭｄをターンオンさせている。そして、擬似書込サイリスタＭｄがターンオンすると、擬似発光サイリスタＬｄがターンオンしてオン状態になる。
なお、発光サイリスタＬを点灯するときは擬似書込信号φＤ（φＤ１〜φＤ３２）を「Ｈ」に維持することで、擬似書込サイリスタＭｄをオフ状態に維持している。
【０１８５】
このようにして、発光チップＣにおいて、発光サイリスタＬまたは擬似発光サイリスタＬｄのいずれか一方がオン状態になり、発光チップＣのそれぞれのφＩ端子に流れる電流が等しくなるように設定している。
なお、書込信号φＷと擬似書込信号φＤとは、相補的な関係になっていて、書込信号φＷが「Ｌ」である期間は、擬似書込信号φＤは「Ｈ」を維持し、擬似書込信号φＤが「Ｌ」である期間は、書込信号φＷは「Ｈ」を維持する。
【０１８６】
なお、許可信号φＥまたは書込信号φＷのいずれか一方が「Ｌ」である状態は、いわゆる半選択の状態であって、書込サイリスタＭはターンオンしない。同様に、許可信号φＥと擬似書込信号φＤのいずれか一方が「Ｌ」になる状態は、いわゆる半選択の状態であって、擬似書込サイリスタＭｄはターンオンしない。
よって、許可信号φＥにより、発光チップ群を切り替えて制御している。
すなわち、発光チップ群＃ａの発光チップＣａに送信する許可信号φＥａの「Ｌ」の期間と、発光チップ群＃ｂの発光チップＣｂに送信する許可信号φＥｂの「Ｌ」の期間とを設けている。そして、発光チップ群＃ａと発光チップ群＃ｂとに属する発光チップＣから構成される発光チップ組毎に、共通に書込信号φＷ（φＷ１〜φＷ３２）および擬似書込信号φＤ（φＤ１〜φＤ３２）を送信している。
そして、許可信号φＥａの「Ｌ」の期間と許可信号φＥｂの「Ｌ」の期間とに対応させて、書込信号φＷ（φＷ１〜φＷ３２）または擬似書込信号φＤ（φＤ１〜φＤ３２）のいずれか一方に「Ｌ」の期間を設けている。
このようにして、発光チップＣを複数の群に分けて制御することで、発光装置６５の配線（ライン）の数を抑制している。
【０１８７】
ここで、擬似発光サイリスタＬｄを有する擬似電流部１０４を設けることについて説明する。
図１０は、スイッチトランジスタＱの特性を示す図である。図１０は、スイッチトランジスタＱのコレクタ端子とエミッタ端子との間のコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）に対するコレクタ端子を流れるコレクタ電流Ｉｃ（Ｑ）との関係を示している。
ｎｐｎ型のスイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）は、ベース電流Ｉｂ（Ｑ）が一定の場合、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が大きくなると流れ始め、のち飽和する。そして、コレクタ電流Ｉｃ（Ｑ）は、ベース電流Ｉｂ（Ｑ）の増加とともに、飽和したときの電流が大きくなる。
【０１８８】
本実施の形態では、８個の発光チップＣに対して１個のスイッチトランジスタＱから点灯のための電流が供給されている。それぞれの発光チップＣは多くとも１個の発光サイリスタＬを点灯させている。
すると、図１０に示すように、８個の発光チップＣのうち、１個の発光チップＣが点灯するとき（発光サイリスタＬが１個）にスイッチトランジスタＱに流れる電流（Ｉｃ（Ｑ）＝１ｃｈｉｐ）は、８個の発光チップＣがすべて点灯するとき（発光サイリスタＬが８個）にスイッチトランジスタＱに流れる電流（Ｉｃ（Ｑ）＝８ｃｈｉｐｓ）に比べて少ない。このため、点灯する発光チップＣの数によって、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が変動することになる。すなわち、１個の発光チップＣが点灯するときと、８個の発光チップＣが点灯するときとでは、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）にコレクタ−エミッタ間電圧差ΔＶｃｅ（Ｑ）が生じてしまう。
【０１８９】
基準電位Ｖｓｕｂと点灯電位ＶＩｂとは変化しないので、擬似電流部１０４を設けない場合には、点灯させる発光チップＣの数によって、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が変動し、電源ライン２００とブロック電源ライン２４０との間（図６参照）の電位が変動してしまう。すなわち点灯する発光チップＣの発光サイリスタＬのアノード端子とカソード端子との間の電位が変動し、発光サイリスタＬの光量が変動してしまう。
【０１９０】
本実施の形態では、発光チップＣを点灯させるときは、発光サイリスタＬをオン状態にし、発光チップＣを点灯させないときは、擬似発光サイリスタＬｄをオン状態にしている。そして、オン状態の発光サイリスタＬとオン状態の擬似発光サイリスタＬｄに流れる電流が等しくなるように設定しているので、点灯させる発光チップＣの数によらず、スイッチトランジスタＱには８個の発光チップＣを点灯させたときの電流（Ｉｃ（Ｑ）＝８ｃｈｉｐｓ）が流れることになる。
このことから、点灯させる発光チップＣの数による、コレクタ−エミッタ間電圧差ΔＶｃｅ（Ｑ）が生じない。よって、電源ライン２００とブロック電源ライン２４０との間（図６参照）の電位の変動が抑制されるので、発光サイリスタＬの光量の変動が抑制される。
【０１９１】
本実施の形態では、擬似電流部１０４を、擬似発光サイリスタＬｄと擬似書込サイリスタＭｄとを含んで構成したが、他の素子による構成でもよい。スイッチトランジスタＱを介して擬似電流部１０４に流れる電流が、同様にスイッチトランジスタＱを介して発光サイリスタＬに流れる電流と等しくなるように設定されればよい。
【０１９２】
さらに、本実施の形態では、基準電位供給部１６０から各発光チップブロックＢまで、個別に基準電位Ｖｓｕｂが供給される電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４を設け、基準電位供給部１６０から各発光チップブロックＢまでの電源ライン２００（電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）の抵抗値が等しくなるように設定している。これにより、電源ライン２００（電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）で生じる電位降下の差を抑制している。
同様に、点灯電位供給部１８０（点灯電位供給部１８０ａおよび１８０ｂ）から各発光チップブロックＢまで、個別に電源ライン２０７（電源ライン２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）を設け、点灯電位供給部１８０（点灯電位供給部１８０ａおよび１８０ｂ）から各発光チップブロックＢまでの電源ライン２０７（電源ライン２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）の抵抗値が等しくなるように設定している。これにより、電源ライン２０７（電源ライン２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）で生じる電位降下の差を抑制している。
【０１９３】
このようにすることで、発光チップブロックＢ間における発光サイリスタＬの光量の変動が抑制される。
【０１９４】
なお、本実施の形態では、発光サイリスタＬ間における光量に差がないとしたが、光量に差がある場合には、点灯期間を調整することなどにより、光量を補正してもよい。
【０１９５】
本実施の形態における発光装置６５において、発光チップブロックＢの発光チップＣの数を８個としたが、８個に限られず、８個より少なくてもよく、多くてもよい。
発光装置６５の発光チップＣにおいて、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、本実施の形態が適用される発光チップＣにおいて、結合ダイオードＤｘを用いたが、一方の端子の電位の変化により他方の端子の電位の変化が生じるものであればよく、結合ダイオードＤｘの代わりに抵抗などを用いてもよい。
さらに、接続ダイオードＤｙ、Ｄｚを用いたが、電位降下を生じさせて電位をシフトさせるものであればよく、接続ダイオードＤｙ、Ｄｚの代わりに抵抗などであってもよい。
【０１９６】
なお、本実施の形態における発光装置６５において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣと置き換えればよい。
【０１９７】
そして、本実施の形態が適用される発光装置６５において、発光チップ群を２個（＃ａ、＃ｂ）としたが、３以上の群としてもよい。
そして、本実施の形態が適用される発光装置６５において、発光チップ群を構成する発光チップＣの数および発光チップ組を構成する発光チップＣの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップＣは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップＣを含んでいてもよい。
【０１９８】
さらに、本実施の形態が適用される発光装置６５の発光チップＣは、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、擬似書込サイリスタＭｄ、擬似発光サイリスタＬｄ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０としたカソードコモンも、回路の極性を変更することによって用いうる。
【符号の説明】
【０１９９】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、１０１…転送部、１０２…発光部、１０３…設定部、１０４…擬似電流部、１１０…信号発生回路、１２０（１２０ａ、１２０ｂ）…転送信号発生部、１３０（１３０ａ、１３０ｂ）…許可信号発生部、１４０（１４０ａ、１４０ｂ）…点灯信号発生部、１５０…書込信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、１８０（１８０ａ、１８０ｂ）…点灯電位供給部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ（φＥａ、φＥｂ）…許可信号、φＷ（φＷ１〜φＷ３２）…書込信号、φＤ（φＤ１〜φＤ３２）…擬似書込信号、φＩ（φＩａ、φＩｂ）…点灯信号、Ｂ（Ｂａ１〜Ｂａ４、Ｂｂ１〜Ｂｂ４）…発光チップブロック、Ｃ（Ｃａ１〜Ｃａ３２、Ｃｂ１〜Ｃｂ３２）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｍ…書込サイリスタ、Ｄｘ…結合ダイオード、Ｄｙ、Ｄｚ…接続ダイオード、Ｑ（Ｑａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４）…スイッチトランジスタ、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位、ＶＩ（ＶＩａ、ＶＩｂ）…点灯電位

【特許請求の範囲】
【請求項１】
基板と、
前記基板上に列状に設けられた複数の発光素子を備える発光素子列と、
前記基板上に設けられ、それぞれが前記複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送素子列と、
前記基板上に設けられ、前記発光素子が非点灯に設定されたときに電流が流れる擬似電流部と
を備えた発光チップ。
【請求項２】
前記発光チップは、前記基板上に設けられ、それぞれが前記複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、前記点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子を備える書込素子列をさらに備えることを特徴とする請求項１に記載の発光チップ。
【請求項３】
前記発光チップの擬似電流部は、前記発光素子と等価な構造を有する擬似発光素子および前記書込素子と等価な構造を有する擬似書込素子とを備えていることを特徴とする請求項２に記載の発光チップ。
【請求項４】
基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、当該点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子と、当該基板上に設けられ、当該発光素子が非点灯に設定されたときに、オン状態になる擬似発光素子と、当該基板上に設けられ、当該擬似発光素子に対応して設けられ、オン状態になることにより、当該擬似発光素子をオン状態に設定する擬似書込素子とをそれぞれ備えた複数の発光チップと、
前記複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子を順にオン状態が伝播するように転送信号を送信する転送信号供給手段と、
前記複数の発光チップに対して、前記オン状態の転送素子により前記点灯または非点灯の制御の対象として指定された発光素子を、点灯に指定するときは、当該発光素子に対応する書込素子に書込信号を送信し、非点灯に指定するときは、当該擬似書込素子に擬似書込信号を送信する書込信号供給手段と
を備えた発光装置。
【請求項５】
前記発光装置は、それぞれが、前記複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段を備えることを特徴とする請求項４に記載の発光装置。
【請求項６】
前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に設けられていることを特徴とする請求項５に記載の発光装置。
【請求項７】
前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に設けられていることを特徴とする請求項５または６に記載の発光装置。
【請求項８】
前記発光装置の前記転送信号供給手段は、前記複数の発光チップが、Ｎ群（Ｎは２以上の整数）に分けられたそれぞれの群毎に転送信号を送信するとともに、当該発光装置の前記書込信号供給手段は、当該Ｎ群のそれぞれに属する発光チップを、当該群をまたいでＪ組（Ｊは２以上の整数）に分けられたそれぞれの組毎に、前記点灯または非点灯の制御において点灯に設定された発光素子を備える発光チップには発光素子を点灯に設定する書込信号を、当該点灯または非点灯の制御において非点灯に設定された発光素子を備える発光チップには擬似発光素子をオン状態に設定する擬似書込信号を送信することを特徴とする請求項４ないし７のいずれか１項に記載の発光装置。
【請求項９】
前記切替手段は、第１の端子と第２の端子と制御端子とを備え、制御端子により第１の端子と第２の端子との間の電流がオンまたはオフのいずれか一方に設定されるとともに、第１の端子と第２の端子との間に流れる電流により、第１の端子と第２の端子の間の電位が変化する３端子能動素子であることを特徴とする請求項５に記載の発光装置。
【請求項１０】
基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、当該点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子と、当該基板上に設けられ、当該発光素子が非点灯に設定されたときに、オン状態になる擬似発光素子と、当該基板上に設けられ、当該擬似発光素子に対応して設けられ、オン状態になることにより、当該擬似発光素子をオン状態に設定する擬似書込素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、当該オン状態の転送素子により当該点灯または非点灯の制御の対象として指定された発光素子を、点灯に指定するときは、当該発光素子に対応する書込素子に書込信号を送信し、非点灯に指定するときは、当該擬似書込素子に擬似書込信号を送信する書込信号供給手段とを備えた発光手段と、
前記発光手段から照射される光を結像させる光学手段と
を備えたことを特徴とするプリントヘッド。
【請求項１１】
像保持体と、
前記像保持体を帯電する帯電手段と、
基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に設けられ、それぞれが当該複数の発光素子のそれぞれの発光素子に対応して設けられ、オン状態になることにより、当該点灯または非点灯の制御の対象として指定された発光素子を点灯に設定する複数の書込素子と、当該基板上に設けられ、当該発光素子が非点灯に設定されたときに、オン状態になる擬似発光素子と、当該基板上に設けられ、当該擬似発光素子に対応して設けられ、オン状態になることにより、当該擬似発光素子をオン状態に設定する擬似書込素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信する転送信号供給手段と、当該複数の発光チップに対して、当該オン状態の転送素子により当該点灯または非点灯の制御の対象として指定された発光素子を、点灯に指定するときは、当該発光素子に対応する書込素子に書込信号を送信し、非点灯に指定するときは、当該擬似書込素子に擬似書込信号を送信する書込信号供給手段とを備え、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えたことを特徴とする画像形成装置。

【図１】