終端抵抗装置、半導体装置、及び終端抵抗の制御方法
【課題】終端抵抗を設定する際に伝送路に発生するノイズを低減することができる。
【解決手段】
本発明に係る終端抵抗装置の一態様は、互いに等しい抵抗値を有し、伝送路１００１に接続可能に設けられた複数の第１終端抵抗素子１２Ｎ、Ｐを有する可変終端抵抗部１０と、可変終端抵抗部１０にサーモメータコードからなる第１制御信号ＮＤＲＶ、ＰＤＲＶを出力することで、伝送路１００１に接続する第１終端抵抗素子１２Ｎ、Ｐを選択する終端抵抗制御部１１と、を備えたことを特徴とする。
【解決手段】
本発明に係る終端抵抗装置の一態様は、互いに等しい抵抗値を有し、伝送路１００１に接続可能に設けられた複数の第１終端抵抗素子１２Ｎ、Ｐを有する可変終端抵抗部１０と、可変終端抵抗部１０にサーモメータコードからなる第１制御信号ＮＤＲＶ、ＰＤＲＶを出力することで、伝送路１００１に接続する第１終端抵抗素子１２Ｎ、Ｐを選択する終端抵抗制御部１１と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、終端抵抗装置、半導体装置、及び終端抵抗の制御方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、サーバ、及びワークステーション等の装置の動作スピードは高速化されている。このような装置において、信号伝送にかかる遅延時間を最小化するために、装置内部の半導体素子間の信号の振幅は次第に小さくなっている。動作スピードの高速化が要求される半導体素子においては、ノイズやインピーダンス不整合の対策としてオンダイターミネーション（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ：ＯＤＴ）とよばれるインピーダンスマッチング回路を搭載する場合が多い。
【０００３】
図８は、特許文献１によって開示された終端抵抗装置７０の構成を示す図である。特許文献１において、終端抵抗装置７０は、送信側の半導体素子であるＬＳＩ３０００のインタフェース回路として設けられている。終端抵抗装置７０は、可変終端抵抗部（ＯＤＴ回路）８２及び終端抵抗制御部（ＯＤＴ制御回路）８３から構成される。可変終端抵抗部８２には、伝送路８０と、電源ライン及び接地ラインの間に、それぞれ複数の終端抵抗素子８５Ｎ、Ｐが設けられている。終端抵抗素子８５Ｎ、Ｐは、Ｐ型又はＮ型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）によって構成されている。電源ラインと伝送路８０の間には、Ｐ型トランジスタからなる終端抵抗素子８５Ｐが設けられ、伝送路８０と接地ラインの間には、Ｎ型トランジスタからなる終端抵抗素子８５Ｎが設けられている。
【０００４】
終端抵抗素子８５Ｐ、Ｎにおいて、複数の素子は、互いに異なる抵抗値を有している。ここで、抵抗値は、トランジスタのゲート幅によって調整することができるため、ゲート幅Ｗの大きさを用いて抵抗値を説明する。説明のために、終端抵抗素子８５Ｎについて左側のトランジスタから順にゲート幅Ｗを、Ｗ０、Ｗ１、Ｗ２、Ｗ３とすると、それぞれのゲート幅Ｗの比は、１：２：４：８となっている。終端抵抗素子８５Ｐについても同様に、紙面左側のトランジスタから順にゲート幅が１：２：４：８となっている。このように構成された終端抵抗素子８５Ｎ、Ｐは、それぞれのトランジスタのゲートに入力される制御信号ＰＤＲＶ［０］〜［３］、ＮＤＲＶ［０］〜［３］によって、伝送路８０への接続が切り替え可能である。
【０００５】
終端抵抗制御部８３は、論理部８７、可変抵抗部８８、及びカウンタ８９を備えている。可変抵抗部８８には、可変終端抵抗部８２に設けられた終端抵抗素子８５Ｎ、Ｐのそれぞれに対応する比較抵抗素子（図示せず）が設けられている。比較抵抗素子は、可変終端抵抗部８２と同様に、複数のトランジスタが検出点に接続可能に設けられている。比較抵抗素子のゲートには、終端抵抗素子８５Ｎ、Ｐのゲートに入力される制御信号ＮＤＲＶ［０］〜［３］、ＰＤＲＶ［０］〜［３］と同一の制御信号が入力される。比較抵抗素子は、制御信号ＮＤＲＶ、ＰＤＲＶによって検出点への接続が切り替えられる。
【０００６】
論理部８７は、カウンタ８９の出力に基づいて、順次、コード信号を生成し、生成したコード信号を制御信号ＮＤＲＶ、ＰＤＲＶとして可変終端抵抗部８２及び可変抵抗部８８に出力する。論理部８７は、検出点の電圧と基準電圧とを比較し、その比較結果に基づいて、制御信号ＮＤＲＶ［０］〜［３］、ＰＤＲＶ［０］〜［３］の設定を行う。
【０００７】
図９は、論理部８７において生成されたコード信号の遷移状態を示す図である。なお、終端抵抗の調整にあたっては、Ｐ型、Ｎ型のそれぞれにおいて、伝送路８０に接続する終端抵抗素子８５Ｎ、Ｐを選択するが、ここでは、説明のため、Ｎ型トランジスタからなる終端抵抗素子８５Ｎ側の接続を設定する場合を例として説明を行う。前述のように、終端抵抗素子８５Ｎのゲート幅Ｗは、図８の紙面左側のトランジスタから順にＷ０：Ｗ１：Ｗ２：Ｗ３＝１：２：４：８である。
【０００８】
論理部８７は、カウンタ８９の出力に基づいて順次コード信号をインクリメントする。具体的には、伝送路８０に接続する終端抵抗素子８５Ｎのゲート幅Ｗの合計を"０"に設定する場合には、制御信号ＮＤＲＶ［０］〜［３］を全て"０"に設定する。これによりすべての終端抵抗素子８５Ｎは、伝送路８０から切り離される。また、伝送路８０に接続する終端抵抗素子８５Ｎのゲート幅Ｗの合計を"１"に設定する場合には、ゲート幅Ｗ０＝１を有する終端抵抗素子８５Ｎに入力される制御信号ＮＤＲＶ［０］のみを"１"に設定し、その他の制御信号ＮＤＲＶ［１］〜［３］を"０"に設定する。これにより、ゲート幅Ｗ０＝１である終端抵抗素子８５Ｎが伝送路８０に接続される。
【０００９】
コードをインクリメントするに従って、伝送路８０に接続される終端抵抗素子８５Ｎのゲート幅Ｗの合計が大きくなる。なお、終端抵抗値は、伝送路８０に接続された終端抵抗素子８５Ｎのゲート幅Ｗの合計の逆数として表すことができるため、コードがインクリメントされるに従い、終端抵抗値は減少していくこととなる。
【００１０】
なお、特許文献２には、伝送路を介してデータを送受信する装置の出力側のインピーダンスを、ゲート容量を用いて調整する装置が開示されている。
【特許文献１】特開２００６−６６８３３号公報、図４
【特許文献２】特開２００８−１８２５１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここで、コードをインクリメントしていく場合には、図９に示すように、４本のコード信号線ＮＤＲＶ［０］〜［３］のうちの何本かが"０から１"あるいは"１から０"へ変化することとなる。ここで、１つ上のコードからコードが変化するときに、状態が変化するコード信号の本数を「ハミング距離」という。例えば、伝送路に接続される終端抵抗素子８５Ｎのゲート幅Ｗの合計が"３"から"４"に切り替わるときは、制御信号ＮＤＲＶ［０］、［１］が"０から１"に変化し、ＮＤＲＶ［２］が"１から０"に切り替わるため、ゲート幅の合計が"４"となるときのハミング距離は３となる。コード信号線は全部で４本なので、ハミング距離は１〜４の値を取る。なお、ハミング距離が最大となるのは、すべてのコード信号の電圧レベルが変化するときである。
【００１２】
特許文献１に開示された構成では、終端抵抗素子８５Ｎ、Ｐのゲート幅Ｗが１：２：４：８、すなわち、互いに２ｎ倍と異なっており、制御信号ＮＤＲＶ、ＰＤＲＶは、二進数により値を表すバイナリコードとなっている。そのため、コードを順次変化させる際には、電圧レベルが"０から１"あるいは"１から０"に切り替わるコードの本数、すなわちハミング距離が大きくなることがある。
【００１３】
ハミング距離が１の場合は、終端抵抗の変化は１回であるが、ハミング距離が大きくなればなるほど、終端抵抗が変化する回数が増える。そのため、コードが全て切り替わるまでは、終端抵抗の値が不安定になる。このように、ハミング距離が大きい場合は、一時的に可変終端抵抗部の終端抵抗が変化し、電流の変化によって終端電圧に起電力が発生し、終端電圧に発生するノイズの原因となる。この終端電圧に発生するノイズは、波形品質を悪化させ、半導体素子の誤動作の要因となる。
【課題を解決するための手段】
【００１４】
本発明に係る終端抵抗装置の一態様は、互いに等しい抵抗値を有し、伝送路に接続可能に設けられた複数の第１終端抵抗素子を有する可変終端抵抗部と、前記伝送路に接続する前記第１終端抵抗素子を選択するための、サーモメータコードからなる第１制御信号を前記可変終端抵抗部に対して出力する終端抵抗制御部と、を備えたことを特徴とする。
【００１５】
本発明に係る終端抵抗装置の一態様によれば、等しい抵抗値を有する複数の第１終端抵抗素子を、サーモメータコードにより選択して伝送路に接続することで、終端抵抗を変化させる際に、電圧レベルが変化するコード信号の本数、すなわちハミング距離を小さくすることができる。これにより、終端抵抗を設定する際にコードが切り替わる毎に伝送路に発生するノイズを低減することができる。
【発明の効果】
【００１６】
本発明に係る半導体素子の一態様によれば、終端抵抗を設定する際に伝送路に発生するノイズを低減することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して、本発明の最良な実施の形態について説明する。
【００１８】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る終端抵抗装置１００の全体構成例を示す図である。この終端抵抗装置１００は、データが送受信される伝送路１００１の終端抵抗を、受信側で調整する装置である。説明では、終端抵抗装置１００は、メモリ装置１０００に設けられているものとして説明を行う。なお、終端抵抗装置１００は、説明のように受信側で終端抵抗を調整する構成に限らず、送信側で終端抵抗を調整するように構成してもよい。また、終端抵抗装置１００は、メモリ装置１０００に限らず、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｃｉｒｃｕｉｔ）等にも設けることもできる。
【００１９】
終端抵抗装置１００は、入出力バッファ１０１と伝送路１００１との間に設けられている。説明では、終端抵抗装置１００は、可変終端抵抗を１６段階に調整することができる構成として説明を行う。なお、本発明は、これに限定されるものではなく任意の段階に可変抵抗を調整できる構成とすることができる。この終端抵抗装置１００は、互いに等しい抵抗値を有し、伝送路１００１に接続可能に設けられた複数の第１終端抵抗素子１２Ｎ、Ｐを有する可変終端抵抗部１０と、可変終端抵抗部１０にサーモメータコードからなる第１制御信号（ＰＤＲＶ、ＮＤＲＶ）を出力することで、伝送路１００１に接続する第１終端抵抗素子１２Ｎ、Ｐを選択する終端抵抗制御部１１と、を有している。
【００２０】
可変終端抵抗部１０において、伝送路１００１と接地ラインの間には、１５個の互いに等しい抵抗値を有する第１終端抵抗素子１２Ｎが設けられている。第１終端抵抗素子１２Ｎは、Ｎ型トランジスタからなるスイッチング素子８と第１抵抗素子１４を備えている。また、伝送路１００１と電源ラインの間には、１５個の互いに等しい抵抗値を有する第１終端抵抗素子１２Ｐが設けられている。第１終端抵抗素子１２Ｐは、Ｐ型トランジスタからなるスイッチング素子１３と第１抵抗素子１４を備えている。なお、図面では、一部の第１終端抵抗素子１２Ｐ、Ｎを省略している。
【００２１】
説明では、第１終端抵抗素子１２Ｎ、Ｐは、抵抗素子とスイッチング素子によって構成されているが、第１終端抵抗素子１２Ｎ、Ｐを１つのＮ型またはＰ型ＭＯＳトランジスタで構成することもできる。また、第１終端抵抗素子１２Ｎ、Ｐは、メタル配線（線形抵抗）とスイッチング用のＭＯＳトランジスタで構成することもできる。
【００２２】
第１終端抵抗素子１２Ｎにおいて、第１抵抗素子１４は、一端が伝送路１００１に接続され、他端がスイッチング素子８に接続されている。また、スイッチング素子８は、一端が第１抵抗素子１４に接続され、他端が接地ラインに接続され、ゲートには、制御信号ＮＤＲＶが入力される。複数の第１終端抵抗素子１２Ｎは、制御信号ＮＤＲＶによってＮ型トランジスタ（スイッチング素子８）が活性化されると、接地ラインと伝送路１００１との間に並列接続される。
【００２３】
同様に、第１終端抵抗素子１２Ｐにおいて、第１抵抗素子１４は、一端が伝送路１００１に接続され、他端がＰ型のスイッチング素子１３に接続されている。また、スイッチング素子１３は、一端が第１抵抗素子１４に接続され、他端が電源ラインに接続され、ゲートには、制御信号ＰＤＲＶが入力される。複数の第１終端抵抗素子１２Ｐは、制御信号ＰＤＲＶによってＰ型トランジスタ（スイッチング素子１３）が活性化されると、電源ラインと伝送路１００１との間に並列接続される。
【００２４】
第１の実施形態においては、それぞれ第１終端抵抗素子１２Ｎ、Ｐの抵抗値は、互いに等しい値になるよう構成されている。すなわち、全ての第１終端抵抗素子１２Ｎにおいて、スイッチング素子８及び第１抵抗素子１４の合成抵抗は、互いに等しい値に設定されている。また、全ての第１終端抵抗素子１２Ｐにおいて、スイッチング素子１３と第１抵抗素子１４の合成抵抗は、互いに等しい値に設定されている。
【００２５】
ここで、抵抗値はトランジスタのゲート幅によって調整することができるため、１つの第１終端抵抗素子１２Ｎを、１つのトランジスタとして仮定したときのゲート幅の大きさをＷとし、このゲート幅Ｗを用いて第１終端抵抗素子１２Ｎの抵抗値について説明する。第１終端抵抗素子１２Ｎにおいて、それぞれを１つのトランジスタと仮定したときのゲート幅Ｗを、紙面左側からＷ０、Ｗ１、Ｗ２・・・Ｗ１３、Ｗ１４とする。第１の実施形態においては、すべての第１終端抵抗素子１２Ｎの抵抗値は互いに等しいため、Ｗ０：Ｗ１：Ｗ２・・・Ｗ１３：Ｗ１４は、１：１：１・・・１：１となっている。なお、第１終端抵抗素子１２Ｐについても同様に、１つのトランジスタとして仮定したときのゲート幅Ｗは互いに等しくなるよう構成されている。
【００２６】
終端抵抗制御部１１は、論理部１６、可変抵抗部１５、カウンタ１８及びバイナリコード−サーモメータコード変換部１７、を備えて構成されている。
【００２７】
可変抵抗部１５は、可変終端抵抗部１０の有する各々の第１終端抵抗素子１２Ｎ、Ｐに対応する後述する比較抵抗素子を備えている。この比較抵抗素子には、第１終端抵抗素子１２Ｎ、Ｐに入力される制御信号ＮＤＲＶ、ＰＤＲＶが入力されている。比較抵抗素子は、制御信号ＮＤＲＶ、ＰＤＲＶに応じて検出点への接続が切り替わる。論理部１６は、この検出点の電圧レベルを基準電圧と比較することで、制御信号ＮＤＲＶ、ＰＤＲＶの設定を行う。なお、詳細については後述する。
【００２８】
論理部１６は、クロックＣＬＫに従って動作するカウンタ１８の出力に基づいて、コード信号ＮＤＲＶ０、ＰＤＲＶ０を生成する。ここで、論理部１６によって生成されるコード信号ＮＤＲＶ０、ＰＤＲＶ０は、"０"と"１"によって表現される二進数で値が表されるバイナリコードである。このバイナリコードによるコード信号ＮＤＲＶ０、ＰＤＲＶ０は、バイナリコード−サーモメータコード変換部１７に出力される。
【００２９】
バイナリコード−サーモメータコード変換部１７は、論理部１６で生成されたバイナリコードによるコード信号ＮＤＲＶ０、ＰＤＲＶ０を入力し、サーモメータコードに変換して制御信号ＮＤＲＶ、ＰＤＲＶとして可変終端抵抗部１０に出力する。ここで、サーモメータコードとは、コード信号が表す値が"１"又は"０"の個数によって値を表すコードである。例えば、"１"の個数で"５"の値を表現する場合には、５個のコード信号が"１"に設定され、その他のコード信号が"０"に設定される。バイナリコード−サーモメータコード変換部１７で生成した制御信号ＮＤＲＶ、ＰＤＲＶ（サーモメータコード）は、可変終端抵抗部１０の他にも可変抵抗部１５にも入力される。
【００３０】
続いて、図２を用いて、可変抵抗部１５の詳細な構成について説明する。可変抵抗部１５は、第１終端抵抗素子１２Ｎのそれぞれに対応する比較抵抗素子を有する１組の比較抵抗素子群４３と、第１終端抵抗素子１２Ｐのそれぞれに対応する比較抵抗素子を有する２組の比較抵抗素子群４１、４２を備えている。検出点Ａと接地ラインの間には、比較抵抗素子群４３が設けられ、検出点Ａと電源ラインとの間には、比較抵抗素子群４２が設けられている。また、電源ラインと検出点Ｂとの間には、比較抵抗素子群４１が設けられている。
【００３１】
比較抵抗素子群４３は、抵抗素子５０と、この抵抗素子５０を検出点Ａに接続するか否かを切り替えるＮ型トランジスタからなるスイッチング素子５１を備えている。抵抗素子５０及びスイッチング素子５１は直列接続されている。１５組の抵抗素子５０及びスイッチング素子５１は、第１終端抵抗素子１２Ｎの有する１５組のスイッチング素子８及び第１抵抗素子１４のそれぞれに対応しており、スイッチング素子５１のゲートには、対応するスイッチング素子８に入力される制御信号ＮＤＲＶと同じ制御信号が入力されている。１５組の抵抗素子５０及びスイッチング素子５１は、検出点Ａと接地ラインとの間に並列接続されている。なお、１５組すべての抵抗素子５０及びスイッチング素子５１の合成抵抗は、第１終端抵抗素子１２Ｎと同様に、互いに同じ値に設定されている。ゲート幅Ｗを用いて換言すると、抵抗素子５０及びスイッチング素子５１を1つのトランジスタと仮定したときのゲート幅Ｗは、互いに等しい値に設定されている。
【００３２】
電源ラインと検出点Ａとの間に接続された比較抵抗素子群４２は、同様に、１５組の抵抗素子５０及びP型トランジスタからなるスイッチング素子５２を備えている。この抵抗素子５０及びスイッチング素子５２は、第１終端抵抗素子１２Ｐの有する第１抵抗素子１４及びスイッチング素子１３のそれぞれに対応している。スイッチング素子５２のゲートには、対応する第１終端抵抗素子１２Ｐのスイッチング素子１３と同一の制御信号ＰＤＲＶが入力されている。
【００３３】
検出点Ａの電圧レベルは、検出点Ａに接続された比較抵抗素子群４２、４３の抵抗値によって決定される。この検出点Ａの電圧レベルは、比較回路４５の一端に入力される。比較回路４５は、一方に入力された検出点Ａの電圧レベルと、他端に入力された１／２・ＶＤＤを比較し、比較結果ＣＯＭＰ２を論理部１６に出力する。
【００３４】
電源ラインと検出点Ｂとの間に接続された比較抵抗素子群４１は、比較抵抗素子群４２と略同一構成を有している。なお、詳細な説明については比較抵抗素子群４２と略同一であるためその説明を省略する。検出点Ｂと接地との間には、基準抵抗１００２が接続されている。検出点Ｂの電圧レベルは、基準抵抗１００２と比較抵抗素子群４１の抵抗値によって決定される。比較回路４４は、一方に検出点Ｂの電圧レベルを入力し、他方に１／２・ＶＤＤを入力し、比較結果ＣＯＭＰ１を論理部１６に出力する。
【００３５】
次に、図２を用いて、このように構成された終端抵抗装置１００における終端抵抗の設定方法について説明する。論理部１６は、比較回路４４、４５から出力される比較結果ＣＯＭＰ２、１に基づいて、終端抵抗の値を設定する。具体的にその手順について説明する。論理部１６は、第１段階として比較抵抗素子群４１の設定を行った後に、第２段階として比較抵抗素子群４３の設定を行う。まず、第１段階において、比較回路４４から出力される比較結果ＣＯＭＰ１の状態が変化するまで、コード信号をインクリメントすることで制御信号ＰＤＲＶ［０］〜［１４］を切り替える。制御信号ＰＤＲＶが切り替わる毎に、比較抵抗素子群４１の検出点Ｂへの接続が切り替わり、検出点Ｂの電圧レベルが変化する。
【００３６】
論理部１６は、比較結果ＣＯＭＰ１をモニタし、比較結果ＣＯＭＰ１の状態が切り替わったとき、又はその切り替わる直前の制御信号ＰＤＲＶ［０］〜［１４］の状態を記憶する。ここで、比較結果ＣＯＭＰ１の出力の遷移は、基準抵抗１００２と比較抵抗素子群４１によって決定される検出点Ｂの電圧レベルが、直前の制御信号ＰＤＲＶの切り替えの前後で１／２・ＶＤＤになったことを示す。換言すれば、ＣＯＭＰ１の状態が切り替わったときは、比較抵抗素子群４１の抵抗値と、基準抵抗１００２の抵抗値が略同一となったときである。そのため、このときの制御信号ＰＤＲＶ［０］〜［１４］、又は直前の制御信号ＰＤＲＶ［０］〜［１４］の状態を記憶し、第１段階における制御信号ＰＤＲＶ［０］〜［１４］の設定を終了する。
【００３７】
次に、第２段階において、比較抵抗素子群４３の抵抗値を設定する。第１段階において、制御信号ＰＤＲＶ［０］〜［１４］の設定が完了しているため、比較抵抗素子群４１と同一の制御信号ＰＤＲＶによって制御される比較抵抗素子群４２は一定の抵抗値を示した状態となる。この状態のまま、コード信号をインクリメントし、制御信号ＮＤＲＶを切り替える。これにより、検出点Ａの電圧は、接続される比較抵抗素子の数により変化する。
【００３８】
論理部１６は、比較回路４５の比較結果ＣＯＭＰ２をモニタし、比較結果ＣＯＭＰ２の状態が切り替わるまで、制御信号ＮＤＲＶを変化させる。そして、比較結果ＣＯＭＰ２の状態が切り替わったとき、又は切り替わる直前の制御信号ＮＤＲＶの状態を記憶し、制御信号ＮＤＲＶの設定を完了する。ここで、比較結果ＣＯＭＰ２の状態が切り替わったときは、比較抵抗素子群４２、４３によって設定される検出点Ａの電圧レベルが略１／２・ＶＤＤとなったときである。以上のように第１段階、第２段階の制御信号の設定方法により、制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］が決定される。
【００３９】
なお、論理部１６において制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］が設定される間も、制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］は、可変終端抵抗部１０に入力されている。論理部１６によって設定された制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］は、設定完了後も可変終端抵抗部１０に入力される。これによって、可変終端抵抗部１０によって実現される終端抵抗が設定される。
【００４０】
次に、本発明の第１の実施形態に係る終端抵抗装置１００の効果について説明する。図３は、本発明の第１の実施形態に係る終端抵抗装置１００における、コード信号の遷移を示す図である。前述したように、第１制御部ＮＤＲＶ、ＰＤＲＶは別々に設定が行われ、伝送路１００１へ接続される第１終端抵抗素子１２Ｎ、Ｐが選択されるが、ここでは、説明のため、第１終端抵抗素子１２Ｎの接続の設定時のコード信号の遷移を例として説明を行う。
【００４１】
第１の実施形態においては、すべての第１終端抵抗素子１２Ｎのゲート幅Ｗは同じ大きさに設定されている。したがって、第１終端抵抗素子１２Ｎの抵抗値を設定する際にコード信号がインクリメントされると、１つずつ第１終端抵抗素子１２Ｎが伝送路１００１に接続される。具体的には、伝送路１００１に接続する第１終端抵抗素子１２Ｎのゲート幅Ｗの合計を"０"とする場合には、すべての制御信号ＮＤＲＶ［０］〜［１４］を"０"に設定し、すべての第１終端抵抗素子１２Ｎを伝送路１００１から切り離す。
【００４２】
また、伝送路１００１に接続する第１終端抵抗素子１２Ｎのゲート幅Ｗの合計を"１"とする場合には、制御信号ＮＤＲＶ［０］のみ"１"に設定し、他の制御信号ＮＤＲＶ［１］〜［１４］を"０"に設定する。これにより、制御信号ＮＤＲＶ［０］が"０から１"となり、制御信号ＮＤＲＶ［０］が入力される第１終端抵抗素子１２Ｎが伝送路１００１に接続される。
【００４３】
ここで、コードがインクリメントされていく際には、１５本のコード信号線ＮＤＲＶ［０］〜［１４］のうちいずれかが"０から１"へ変化することとなる。ここで、１つ上のコードからコードが変化するときに、状態が変化するコード信号の本数を「ハミング距離」という。例えば、活性化したトランジスタのゲート幅の合計が"２から３"に切り替わるときは、制御信号ＮＤＲＶ［２］が"０から１"に変化するため、ゲート幅Ｗの合計が"３"となるときのハミング距離は１となる。第１の実施形態においては、すべての第１終端抵抗素子１２Ｎが同じゲート幅Ｗを有するように構成されているため、活性化したトランジスタのゲート幅Ｗの合計を１６段階に変化させる際には、すべての切り替え動作においてハミング距離が１となる。
【００４４】
図４は、図８に示す従来技術と第１の実施形態に係る終端抵抗装置１００における、コード数、コード信号線の本数、及びハミング距離を示す図である。従来技術及び第１の実施形態では、Ｎ側、Ｐ側の終端抵抗素子を用いてそれぞれ１６段階に抵抗値を切り替えることができる。すなわち、従来技術及び第１の実施形態では共にコード数は１６である。また、従来技術では、Ｎ側、Ｐ側のコード信号線の本数は４本ずつ設けられるのに対し、本発明の第１の実施形態では、Ｐ側、Ｎ側のコード信号線は１５本ずつ設けられている。また、従来技術において、ハミング距離の最大値は４であるのに対し、第１の実施形態におけるハミング距離の最大値は１である。
【００４５】
このように、従来技術のようなバイナリコードによって終端抵抗素子の伝送路への接続を切り替える方法では、ハミング距離の最大値は、コード信号の本数となるのに対し、第１の実施形態のようにサーモメータコードを用いて終端抵抗素子の伝送路への接続を切り替える場合には、ハミング距離の最大値は１となる。ここで、ハミング距離が1のときは、終端抵抗の変化は1回であり、ハミング距離が小さいほど、インピーダンスの変化回数が減り、コードが全て切り替わるまでの終端抵抗が安定する。そのため、本発明の第１の実施形態によれば、第１終端抵抗素子のゲート幅Ｗを互いに等しく構成し、サーモメータコードを用いて終端抵抗素子の伝送路への接続を切り替えることで、電流の変化による終端電圧への起電力を小さくすることができ、終端電圧におけるノイズ発生の原因を減少させることができる。
【００４６】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図５は、本発明の第２の実施形態に係る終端抵抗装置の構成例を示す図である。第２の実施形態の特徴は、論理部１６で生成したコード信号（バイナリコード）のうち、一部がバイナリコード−サーモメータコード変換部１７によってサーモメータコードに変換されて可変終端抵抗部３０へ転送され、残りのコード（バイナリコード）はバイナリコードのまま可変終端抵抗部３０へ転送される点にある。可変終端抵抗部３０は、互いに等しい抵抗値を有する第１終端抵抗素子１２Ｎ、Ｐを備えた第１終端抵抗部２０１と、第１終端抵抗素子１２Ｎ、Ｐと異なる抵抗値を有する第２終端抵抗素子３１Ｎ、Ｐを有する第２終端抵抗部２０２の有している。第２終端抵抗素子３１Ｎ、Ｐは、第１終端抵抗素子１２Ｎ、Ｐの抵抗値の２ｎ（ｎは正負の整数）倍の抵抗値を有するよう構成されている。なお、第２の実施形態においては、１本のコード信号がバイナリコードとなっている。
【００４７】
第１の実施形態と同様に基準抵抗の範囲をカバーするように、すなわち終端抵抗を１６段階に調整可能に構成すると、可変終端抵抗部３０は、抵抗値の比が１：１：１：１：１：１：１：２となる８個の終端抵抗素子１２Ｎ、３１Ｎと、それらの８個の終端抵抗素子１２Ｎ、３１Ｎの伝送路１００１への接続を制御するコード信号線を８本必要とする。なお、終端抵抗素子１２Ｎ、３１Ｎの抵抗比を、ゲート幅Ｗを用いて説明すると、紙面左側の終端抵抗素子から順に、ゲート幅ＷをＷ０、Ｗ１、・・・Ｗ７とすると、Ｗ０：Ｗ１：Ｗ２：Ｗ３：Ｗ４：Ｗ５：Ｗ６：Ｗ７は、２：２：２：２：２：２：２：１となる。なお、第２終端抵抗素子３１Ｐ、Ｎは、第１終端抵抗素子１２Ｎ、Ｐと抵抗値が異なるだけであり、接続関係については第１終端抵抗素子１２Ｎ、Ｐと同様であるためその説明を省略する。
【００４８】
第１終端抵抗素子１２Ｎ、Ｐは、第１の実施形態と同様に、バイナリコード−サーモメータコード変換部１７により変換されたサーモメータコードからなる制御信号ＰＤＲＶ［０］〜［７］、ＮＤＲＶ［０］〜［７］によって伝送路１００１への接続が制御されている。一方、第２終端抵抗素子３１Ｎ、Ｐは、論理部１６によって生成されるバイナリコードによる制御信号ＮＤＲＶ０、ＰＤＲＶ０によって、伝送路１００１への接続が制御されている。すなわち、第２終端抵抗素子３１Ｎ、Ｐには、バイナリコード−サーモメータコード変換部１７を介さずに制御信号ＮＤＲＶ０、ＰＤＲＶ０が入力される。可変終端抵抗部３０によって実現される終端抵抗は、伝送路１００１に接続された第１終端抵抗素子１２Ｎ、Ｐ、及び第２終端抵抗素子３１Ｎ、Ｐによって決定される。
【００４９】
終端抵抗制御部３８の有する可変抵抗部３９は、第１の実施形態と同様に、可変終端抵抗部３０の第１終端抵抗素子１２Ｎ、Ｐ及び第２終端抵抗素子３１Ｎ、Ｐのそれぞれに対応する比較抵抗素子を有する比較抵抗群が設けられている。第１終端抵抗素子１２Ｎ、Ｐに対応する比較抵抗素子は、バイナリコード−サーモメータコード変換部１７によって生成されたサーモメータコードからなる制御信号ＮＤＲＶ、ＰＤＲＶによって検出点への接続が切り替えられる。一方、第２終端抵抗素子３１Ｎ、Ｐに対応する比較抵抗素子は、論理部１６によって生成されたバイナリコードからなる制御信号ＮＤＲＶ０、ＰＤＲＶ０によって検出点への接続が切り替えられる。なお、詳細な構成については、第１の実施形態と略同一であるためその構成の説明を省略する。
【００５０】
次に、このように構成された第２の実施形態に係る終端抵抗装置２００の動作について説明する。終端抵抗制御部３８は、クロックＣＬＫに従ってカウンタ１８を動作させ、論理部１６でコード信号（バイナリコード）を発生する。コード信号（バイナリコード）の一部は、バイナリコード−サーモメータコード変換部１７によってサーモメータコードに変換され、第１可変終端抵抗部２０１へ転送される。また、論理部１６によって生成された残りのコード信号（バイナリコード）は、サーモメータコードへ変換されることなく、そのまま第２可変終端抵抗部２０２へ転送される。
【００５１】
また、第１の実施形態と同様に、バイナリコード−サーモメータコード変換部１７によって生成されたサーモメータコードＮＤＲＶ、ＰＤＲＶ及び論理部１６で発生したコード信号ＮＤＲＶ０、ＰＤＲＶ０（バイナリコード）は、可変抵抗部３９にも入力される。そして、論理部１６は、可変抵抗部３９において検出点の電圧と基準電圧が比較された比較結果をモニタし、両者が略一致したときの制御信号ＮＤＲＶ、ＰＤＲＶ、ＮＤＲＶ０、ＰＤＲＶ０を用いて可変終端抵抗部３０によって実現される終端抵抗値を設定する。
【００５２】
図６は、本発明の第２の実施形態に係る終端抵抗装置２００におけるコード信号の遷移状態を示す図である。第２の実施形態においては、サーモメータコードからなる制御信号ＮＤＲＶ、ＰＤＲＶの信号本数は７本に減り、ハミング距離の最大値は２である。第２の実施形態に係る終端抵抗装置２００によれば、第１の実施形態と比べてハミング距離は増えるが、すべての制御信号をバイナリコードで構成した従来技術よりはハミング距離を小さくすることができ、コード切り替わり時のノイズの発生を従来技術よりも抑えることができる。
【００５３】
また、第１の実施形態では、ハミング距離を小さくするために、すべてのコード信号をサーモメータコード化したため、コード信号線の本数は従来技術の８（Ｐ側４本＋Ｎ側４本）本に比べて、３０（Ｐ側１５本＋Ｎ側１５本）本と増加している。すなわち、第１の実施形態では、コード信号線の配線領域が多く必要であったが、第２の実施形態では、制御信号としてバイナリコード及びサーモメータコードを併用することで第１の実施形態よりも配線領域を小さくすることができる。
【００５４】
［第３の実施形態］
次に、本発明の第３の実施形態に係る終端抵抗装置の構成例について説明する。第３の実施形態では、第２の実施形態よりもさらにコード信号線の本数を削減するために、バイナリコード信号をＮ側、Ｐ側それぞれ２本にしている。この構成ではサーモメータコード部の信号線本数は３本になり、信号線本数は、５本となる。なお、全体の構成例については、第２の実施形態と略同一構成を有するためその説明を省略する。
【００５５】
図７は、本発明の第３の実施形態に係る終端装置のコード信号の遷移状態を示す図である。このように、第３の実施形態においては、バイナリコード信号を２本とすることで、従来技術よりもハミング距離を小さくすることができる。すなわち、コード信号の一部をサーモメータコード化することにより、終端電圧に発生するノイズを減らすことができる。また、第２の実施形態よりも更にコード本数を削減することができる。
【００５６】
以上のように、本発明では、終端抵抗装置において２Ｋ段階に終端抵抗が調整する構成の場合に、サーモメータ化するコードの本数を（Ｋ−２）本以上とすることで、従来のように全てバイナリコードによって制御信号を生成する場合よりもハミング距離を小さくすることができる。
【００５７】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係る終端抵抗装置１００の全体構成例を示す図である。
【図２】本発明の第１の実施形態に係る終端抵抗装置１００の可変抵抗部１５の構成例を示す図である。
【図３】本発明の第１の実施形態に係る終端抵抗装置１００におけるコード信号の遷移の状態を示す図である。
【図４】図８に示す従来技術と、第１の実施形態に係る終端抵抗装置１００における、コード数、コード信号線の本数、及びハミング距離を示す図である。
【図５】本発明の第２の実施形態に係る終端抵抗装置２００の全体構成例を示す図である。
【図６】本発明の第２の実施形態に係る終端抵抗装置２００におけるコード信号の遷移状態を示す図である。
【図７】本発明の第３の実施形態に係る終端抵抗装置におけるコード信号の遷移状態を示す図である。
【図８】特許文献１によって開示された終端抵抗装置７０の構成を示す図である。
【図９】特許文献１における、論理部８７において生成されたコード信号の遷移状態を示す図である。
【符号の説明】
【００５９】
８、１３、３４、３５ スイッチング素子
１０、３０、８２ 可変終端抵抗部
１１ 終端抵抗制御部
１２、１２Ｎ、１２Ｐ 第１終端抵抗素子
１４ 第１抵抗素子
１５ 可変抵抗部
１６、８７ 論理部
１７ バイナリコード−サーモメータコード変換部
１８、８９ カウンタ
１００２、８１ 基準抵抗
３１Ｎ、３１Ｐ 第２終端抵抗素子
３３ 第２抵抗素子
３８ 終端抵抗制御部
３９ 可変抵抗部
４１〜４３ 比較抵抗素子群
４４、４５ 比較回路
５０ 抵抗素子
５１ スイッチング素子
７０ 終端抵抗装置
８３ 終端抵抗制御部
８５Ｎ、Ｐ 終端抵抗素子
８８ 可変抵抗部
１００、２００ 終端抵抗装置
１０１ 入出力バッファ
２０１ 第１可変終端抵抗部
２０２ 第２可変終端抵抗部
１０００ メモリ装置
１００１、８０ 伝送路
【技術分野】
【０００１】
本発明は、終端抵抗装置、半導体装置、及び終端抵抗の制御方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、サーバ、及びワークステーション等の装置の動作スピードは高速化されている。このような装置において、信号伝送にかかる遅延時間を最小化するために、装置内部の半導体素子間の信号の振幅は次第に小さくなっている。動作スピードの高速化が要求される半導体素子においては、ノイズやインピーダンス不整合の対策としてオンダイターミネーション（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ：ＯＤＴ）とよばれるインピーダンスマッチング回路を搭載する場合が多い。
【０００３】
図８は、特許文献１によって開示された終端抵抗装置７０の構成を示す図である。特許文献１において、終端抵抗装置７０は、送信側の半導体素子であるＬＳＩ３０００のインタフェース回路として設けられている。終端抵抗装置７０は、可変終端抵抗部（ＯＤＴ回路）８２及び終端抵抗制御部（ＯＤＴ制御回路）８３から構成される。可変終端抵抗部８２には、伝送路８０と、電源ライン及び接地ラインの間に、それぞれ複数の終端抵抗素子８５Ｎ、Ｐが設けられている。終端抵抗素子８５Ｎ、Ｐは、Ｐ型又はＮ型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）によって構成されている。電源ラインと伝送路８０の間には、Ｐ型トランジスタからなる終端抵抗素子８５Ｐが設けられ、伝送路８０と接地ラインの間には、Ｎ型トランジスタからなる終端抵抗素子８５Ｎが設けられている。
【０００４】
終端抵抗素子８５Ｐ、Ｎにおいて、複数の素子は、互いに異なる抵抗値を有している。ここで、抵抗値は、トランジスタのゲート幅によって調整することができるため、ゲート幅Ｗの大きさを用いて抵抗値を説明する。説明のために、終端抵抗素子８５Ｎについて左側のトランジスタから順にゲート幅Ｗを、Ｗ０、Ｗ１、Ｗ２、Ｗ３とすると、それぞれのゲート幅Ｗの比は、１：２：４：８となっている。終端抵抗素子８５Ｐについても同様に、紙面左側のトランジスタから順にゲート幅が１：２：４：８となっている。このように構成された終端抵抗素子８５Ｎ、Ｐは、それぞれのトランジスタのゲートに入力される制御信号ＰＤＲＶ［０］〜［３］、ＮＤＲＶ［０］〜［３］によって、伝送路８０への接続が切り替え可能である。
【０００５】
終端抵抗制御部８３は、論理部８７、可変抵抗部８８、及びカウンタ８９を備えている。可変抵抗部８８には、可変終端抵抗部８２に設けられた終端抵抗素子８５Ｎ、Ｐのそれぞれに対応する比較抵抗素子（図示せず）が設けられている。比較抵抗素子は、可変終端抵抗部８２と同様に、複数のトランジスタが検出点に接続可能に設けられている。比較抵抗素子のゲートには、終端抵抗素子８５Ｎ、Ｐのゲートに入力される制御信号ＮＤＲＶ［０］〜［３］、ＰＤＲＶ［０］〜［３］と同一の制御信号が入力される。比較抵抗素子は、制御信号ＮＤＲＶ、ＰＤＲＶによって検出点への接続が切り替えられる。
【０００６】
論理部８７は、カウンタ８９の出力に基づいて、順次、コード信号を生成し、生成したコード信号を制御信号ＮＤＲＶ、ＰＤＲＶとして可変終端抵抗部８２及び可変抵抗部８８に出力する。論理部８７は、検出点の電圧と基準電圧とを比較し、その比較結果に基づいて、制御信号ＮＤＲＶ［０］〜［３］、ＰＤＲＶ［０］〜［３］の設定を行う。
【０００７】
図９は、論理部８７において生成されたコード信号の遷移状態を示す図である。なお、終端抵抗の調整にあたっては、Ｐ型、Ｎ型のそれぞれにおいて、伝送路８０に接続する終端抵抗素子８５Ｎ、Ｐを選択するが、ここでは、説明のため、Ｎ型トランジスタからなる終端抵抗素子８５Ｎ側の接続を設定する場合を例として説明を行う。前述のように、終端抵抗素子８５Ｎのゲート幅Ｗは、図８の紙面左側のトランジスタから順にＷ０：Ｗ１：Ｗ２：Ｗ３＝１：２：４：８である。
【０００８】
論理部８７は、カウンタ８９の出力に基づいて順次コード信号をインクリメントする。具体的には、伝送路８０に接続する終端抵抗素子８５Ｎのゲート幅Ｗの合計を"０"に設定する場合には、制御信号ＮＤＲＶ［０］〜［３］を全て"０"に設定する。これによりすべての終端抵抗素子８５Ｎは、伝送路８０から切り離される。また、伝送路８０に接続する終端抵抗素子８５Ｎのゲート幅Ｗの合計を"１"に設定する場合には、ゲート幅Ｗ０＝１を有する終端抵抗素子８５Ｎに入力される制御信号ＮＤＲＶ［０］のみを"１"に設定し、その他の制御信号ＮＤＲＶ［１］〜［３］を"０"に設定する。これにより、ゲート幅Ｗ０＝１である終端抵抗素子８５Ｎが伝送路８０に接続される。
【０００９】
コードをインクリメントするに従って、伝送路８０に接続される終端抵抗素子８５Ｎのゲート幅Ｗの合計が大きくなる。なお、終端抵抗値は、伝送路８０に接続された終端抵抗素子８５Ｎのゲート幅Ｗの合計の逆数として表すことができるため、コードがインクリメントされるに従い、終端抵抗値は減少していくこととなる。
【００１０】
なお、特許文献２には、伝送路を介してデータを送受信する装置の出力側のインピーダンスを、ゲート容量を用いて調整する装置が開示されている。
【特許文献１】特開２００６−６６８３３号公報、図４
【特許文献２】特開２００８−１８２５１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここで、コードをインクリメントしていく場合には、図９に示すように、４本のコード信号線ＮＤＲＶ［０］〜［３］のうちの何本かが"０から１"あるいは"１から０"へ変化することとなる。ここで、１つ上のコードからコードが変化するときに、状態が変化するコード信号の本数を「ハミング距離」という。例えば、伝送路に接続される終端抵抗素子８５Ｎのゲート幅Ｗの合計が"３"から"４"に切り替わるときは、制御信号ＮＤＲＶ［０］、［１］が"０から１"に変化し、ＮＤＲＶ［２］が"１から０"に切り替わるため、ゲート幅の合計が"４"となるときのハミング距離は３となる。コード信号線は全部で４本なので、ハミング距離は１〜４の値を取る。なお、ハミング距離が最大となるのは、すべてのコード信号の電圧レベルが変化するときである。
【００１２】
特許文献１に開示された構成では、終端抵抗素子８５Ｎ、Ｐのゲート幅Ｗが１：２：４：８、すなわち、互いに２ｎ倍と異なっており、制御信号ＮＤＲＶ、ＰＤＲＶは、二進数により値を表すバイナリコードとなっている。そのため、コードを順次変化させる際には、電圧レベルが"０から１"あるいは"１から０"に切り替わるコードの本数、すなわちハミング距離が大きくなることがある。
【００１３】
ハミング距離が１の場合は、終端抵抗の変化は１回であるが、ハミング距離が大きくなればなるほど、終端抵抗が変化する回数が増える。そのため、コードが全て切り替わるまでは、終端抵抗の値が不安定になる。このように、ハミング距離が大きい場合は、一時的に可変終端抵抗部の終端抵抗が変化し、電流の変化によって終端電圧に起電力が発生し、終端電圧に発生するノイズの原因となる。この終端電圧に発生するノイズは、波形品質を悪化させ、半導体素子の誤動作の要因となる。
【課題を解決するための手段】
【００１４】
本発明に係る終端抵抗装置の一態様は、互いに等しい抵抗値を有し、伝送路に接続可能に設けられた複数の第１終端抵抗素子を有する可変終端抵抗部と、前記伝送路に接続する前記第１終端抵抗素子を選択するための、サーモメータコードからなる第１制御信号を前記可変終端抵抗部に対して出力する終端抵抗制御部と、を備えたことを特徴とする。
【００１５】
本発明に係る終端抵抗装置の一態様によれば、等しい抵抗値を有する複数の第１終端抵抗素子を、サーモメータコードにより選択して伝送路に接続することで、終端抵抗を変化させる際に、電圧レベルが変化するコード信号の本数、すなわちハミング距離を小さくすることができる。これにより、終端抵抗を設定する際にコードが切り替わる毎に伝送路に発生するノイズを低減することができる。
【発明の効果】
【００１６】
本発明に係る半導体素子の一態様によれば、終端抵抗を設定する際に伝送路に発生するノイズを低減することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して、本発明の最良な実施の形態について説明する。
【００１８】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る終端抵抗装置１００の全体構成例を示す図である。この終端抵抗装置１００は、データが送受信される伝送路１００１の終端抵抗を、受信側で調整する装置である。説明では、終端抵抗装置１００は、メモリ装置１０００に設けられているものとして説明を行う。なお、終端抵抗装置１００は、説明のように受信側で終端抵抗を調整する構成に限らず、送信側で終端抵抗を調整するように構成してもよい。また、終端抵抗装置１００は、メモリ装置１０００に限らず、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｃｉｒｃｕｉｔ）等にも設けることもできる。
【００１９】
終端抵抗装置１００は、入出力バッファ１０１と伝送路１００１との間に設けられている。説明では、終端抵抗装置１００は、可変終端抵抗を１６段階に調整することができる構成として説明を行う。なお、本発明は、これに限定されるものではなく任意の段階に可変抵抗を調整できる構成とすることができる。この終端抵抗装置１００は、互いに等しい抵抗値を有し、伝送路１００１に接続可能に設けられた複数の第１終端抵抗素子１２Ｎ、Ｐを有する可変終端抵抗部１０と、可変終端抵抗部１０にサーモメータコードからなる第１制御信号（ＰＤＲＶ、ＮＤＲＶ）を出力することで、伝送路１００１に接続する第１終端抵抗素子１２Ｎ、Ｐを選択する終端抵抗制御部１１と、を有している。
【００２０】
可変終端抵抗部１０において、伝送路１００１と接地ラインの間には、１５個の互いに等しい抵抗値を有する第１終端抵抗素子１２Ｎが設けられている。第１終端抵抗素子１２Ｎは、Ｎ型トランジスタからなるスイッチング素子８と第１抵抗素子１４を備えている。また、伝送路１００１と電源ラインの間には、１５個の互いに等しい抵抗値を有する第１終端抵抗素子１２Ｐが設けられている。第１終端抵抗素子１２Ｐは、Ｐ型トランジスタからなるスイッチング素子１３と第１抵抗素子１４を備えている。なお、図面では、一部の第１終端抵抗素子１２Ｐ、Ｎを省略している。
【００２１】
説明では、第１終端抵抗素子１２Ｎ、Ｐは、抵抗素子とスイッチング素子によって構成されているが、第１終端抵抗素子１２Ｎ、Ｐを１つのＮ型またはＰ型ＭＯＳトランジスタで構成することもできる。また、第１終端抵抗素子１２Ｎ、Ｐは、メタル配線（線形抵抗）とスイッチング用のＭＯＳトランジスタで構成することもできる。
【００２２】
第１終端抵抗素子１２Ｎにおいて、第１抵抗素子１４は、一端が伝送路１００１に接続され、他端がスイッチング素子８に接続されている。また、スイッチング素子８は、一端が第１抵抗素子１４に接続され、他端が接地ラインに接続され、ゲートには、制御信号ＮＤＲＶが入力される。複数の第１終端抵抗素子１２Ｎは、制御信号ＮＤＲＶによってＮ型トランジスタ（スイッチング素子８）が活性化されると、接地ラインと伝送路１００１との間に並列接続される。
【００２３】
同様に、第１終端抵抗素子１２Ｐにおいて、第１抵抗素子１４は、一端が伝送路１００１に接続され、他端がＰ型のスイッチング素子１３に接続されている。また、スイッチング素子１３は、一端が第１抵抗素子１４に接続され、他端が電源ラインに接続され、ゲートには、制御信号ＰＤＲＶが入力される。複数の第１終端抵抗素子１２Ｐは、制御信号ＰＤＲＶによってＰ型トランジスタ（スイッチング素子１３）が活性化されると、電源ラインと伝送路１００１との間に並列接続される。
【００２４】
第１の実施形態においては、それぞれ第１終端抵抗素子１２Ｎ、Ｐの抵抗値は、互いに等しい値になるよう構成されている。すなわち、全ての第１終端抵抗素子１２Ｎにおいて、スイッチング素子８及び第１抵抗素子１４の合成抵抗は、互いに等しい値に設定されている。また、全ての第１終端抵抗素子１２Ｐにおいて、スイッチング素子１３と第１抵抗素子１４の合成抵抗は、互いに等しい値に設定されている。
【００２５】
ここで、抵抗値はトランジスタのゲート幅によって調整することができるため、１つの第１終端抵抗素子１２Ｎを、１つのトランジスタとして仮定したときのゲート幅の大きさをＷとし、このゲート幅Ｗを用いて第１終端抵抗素子１２Ｎの抵抗値について説明する。第１終端抵抗素子１２Ｎにおいて、それぞれを１つのトランジスタと仮定したときのゲート幅Ｗを、紙面左側からＷ０、Ｗ１、Ｗ２・・・Ｗ１３、Ｗ１４とする。第１の実施形態においては、すべての第１終端抵抗素子１２Ｎの抵抗値は互いに等しいため、Ｗ０：Ｗ１：Ｗ２・・・Ｗ１３：Ｗ１４は、１：１：１・・・１：１となっている。なお、第１終端抵抗素子１２Ｐについても同様に、１つのトランジスタとして仮定したときのゲート幅Ｗは互いに等しくなるよう構成されている。
【００２６】
終端抵抗制御部１１は、論理部１６、可変抵抗部１５、カウンタ１８及びバイナリコード−サーモメータコード変換部１７、を備えて構成されている。
【００２７】
可変抵抗部１５は、可変終端抵抗部１０の有する各々の第１終端抵抗素子１２Ｎ、Ｐに対応する後述する比較抵抗素子を備えている。この比較抵抗素子には、第１終端抵抗素子１２Ｎ、Ｐに入力される制御信号ＮＤＲＶ、ＰＤＲＶが入力されている。比較抵抗素子は、制御信号ＮＤＲＶ、ＰＤＲＶに応じて検出点への接続が切り替わる。論理部１６は、この検出点の電圧レベルを基準電圧と比較することで、制御信号ＮＤＲＶ、ＰＤＲＶの設定を行う。なお、詳細については後述する。
【００２８】
論理部１６は、クロックＣＬＫに従って動作するカウンタ１８の出力に基づいて、コード信号ＮＤＲＶ０、ＰＤＲＶ０を生成する。ここで、論理部１６によって生成されるコード信号ＮＤＲＶ０、ＰＤＲＶ０は、"０"と"１"によって表現される二進数で値が表されるバイナリコードである。このバイナリコードによるコード信号ＮＤＲＶ０、ＰＤＲＶ０は、バイナリコード−サーモメータコード変換部１７に出力される。
【００２９】
バイナリコード−サーモメータコード変換部１７は、論理部１６で生成されたバイナリコードによるコード信号ＮＤＲＶ０、ＰＤＲＶ０を入力し、サーモメータコードに変換して制御信号ＮＤＲＶ、ＰＤＲＶとして可変終端抵抗部１０に出力する。ここで、サーモメータコードとは、コード信号が表す値が"１"又は"０"の個数によって値を表すコードである。例えば、"１"の個数で"５"の値を表現する場合には、５個のコード信号が"１"に設定され、その他のコード信号が"０"に設定される。バイナリコード−サーモメータコード変換部１７で生成した制御信号ＮＤＲＶ、ＰＤＲＶ（サーモメータコード）は、可変終端抵抗部１０の他にも可変抵抗部１５にも入力される。
【００３０】
続いて、図２を用いて、可変抵抗部１５の詳細な構成について説明する。可変抵抗部１５は、第１終端抵抗素子１２Ｎのそれぞれに対応する比較抵抗素子を有する１組の比較抵抗素子群４３と、第１終端抵抗素子１２Ｐのそれぞれに対応する比較抵抗素子を有する２組の比較抵抗素子群４１、４２を備えている。検出点Ａと接地ラインの間には、比較抵抗素子群４３が設けられ、検出点Ａと電源ラインとの間には、比較抵抗素子群４２が設けられている。また、電源ラインと検出点Ｂとの間には、比較抵抗素子群４１が設けられている。
【００３１】
比較抵抗素子群４３は、抵抗素子５０と、この抵抗素子５０を検出点Ａに接続するか否かを切り替えるＮ型トランジスタからなるスイッチング素子５１を備えている。抵抗素子５０及びスイッチング素子５１は直列接続されている。１５組の抵抗素子５０及びスイッチング素子５１は、第１終端抵抗素子１２Ｎの有する１５組のスイッチング素子８及び第１抵抗素子１４のそれぞれに対応しており、スイッチング素子５１のゲートには、対応するスイッチング素子８に入力される制御信号ＮＤＲＶと同じ制御信号が入力されている。１５組の抵抗素子５０及びスイッチング素子５１は、検出点Ａと接地ラインとの間に並列接続されている。なお、１５組すべての抵抗素子５０及びスイッチング素子５１の合成抵抗は、第１終端抵抗素子１２Ｎと同様に、互いに同じ値に設定されている。ゲート幅Ｗを用いて換言すると、抵抗素子５０及びスイッチング素子５１を1つのトランジスタと仮定したときのゲート幅Ｗは、互いに等しい値に設定されている。
【００３２】
電源ラインと検出点Ａとの間に接続された比較抵抗素子群４２は、同様に、１５組の抵抗素子５０及びP型トランジスタからなるスイッチング素子５２を備えている。この抵抗素子５０及びスイッチング素子５２は、第１終端抵抗素子１２Ｐの有する第１抵抗素子１４及びスイッチング素子１３のそれぞれに対応している。スイッチング素子５２のゲートには、対応する第１終端抵抗素子１２Ｐのスイッチング素子１３と同一の制御信号ＰＤＲＶが入力されている。
【００３３】
検出点Ａの電圧レベルは、検出点Ａに接続された比較抵抗素子群４２、４３の抵抗値によって決定される。この検出点Ａの電圧レベルは、比較回路４５の一端に入力される。比較回路４５は、一方に入力された検出点Ａの電圧レベルと、他端に入力された１／２・ＶＤＤを比較し、比較結果ＣＯＭＰ２を論理部１６に出力する。
【００３４】
電源ラインと検出点Ｂとの間に接続された比較抵抗素子群４１は、比較抵抗素子群４２と略同一構成を有している。なお、詳細な説明については比較抵抗素子群４２と略同一であるためその説明を省略する。検出点Ｂと接地との間には、基準抵抗１００２が接続されている。検出点Ｂの電圧レベルは、基準抵抗１００２と比較抵抗素子群４１の抵抗値によって決定される。比較回路４４は、一方に検出点Ｂの電圧レベルを入力し、他方に１／２・ＶＤＤを入力し、比較結果ＣＯＭＰ１を論理部１６に出力する。
【００３５】
次に、図２を用いて、このように構成された終端抵抗装置１００における終端抵抗の設定方法について説明する。論理部１６は、比較回路４４、４５から出力される比較結果ＣＯＭＰ２、１に基づいて、終端抵抗の値を設定する。具体的にその手順について説明する。論理部１６は、第１段階として比較抵抗素子群４１の設定を行った後に、第２段階として比較抵抗素子群４３の設定を行う。まず、第１段階において、比較回路４４から出力される比較結果ＣＯＭＰ１の状態が変化するまで、コード信号をインクリメントすることで制御信号ＰＤＲＶ［０］〜［１４］を切り替える。制御信号ＰＤＲＶが切り替わる毎に、比較抵抗素子群４１の検出点Ｂへの接続が切り替わり、検出点Ｂの電圧レベルが変化する。
【００３６】
論理部１６は、比較結果ＣＯＭＰ１をモニタし、比較結果ＣＯＭＰ１の状態が切り替わったとき、又はその切り替わる直前の制御信号ＰＤＲＶ［０］〜［１４］の状態を記憶する。ここで、比較結果ＣＯＭＰ１の出力の遷移は、基準抵抗１００２と比較抵抗素子群４１によって決定される検出点Ｂの電圧レベルが、直前の制御信号ＰＤＲＶの切り替えの前後で１／２・ＶＤＤになったことを示す。換言すれば、ＣＯＭＰ１の状態が切り替わったときは、比較抵抗素子群４１の抵抗値と、基準抵抗１００２の抵抗値が略同一となったときである。そのため、このときの制御信号ＰＤＲＶ［０］〜［１４］、又は直前の制御信号ＰＤＲＶ［０］〜［１４］の状態を記憶し、第１段階における制御信号ＰＤＲＶ［０］〜［１４］の設定を終了する。
【００３７】
次に、第２段階において、比較抵抗素子群４３の抵抗値を設定する。第１段階において、制御信号ＰＤＲＶ［０］〜［１４］の設定が完了しているため、比較抵抗素子群４１と同一の制御信号ＰＤＲＶによって制御される比較抵抗素子群４２は一定の抵抗値を示した状態となる。この状態のまま、コード信号をインクリメントし、制御信号ＮＤＲＶを切り替える。これにより、検出点Ａの電圧は、接続される比較抵抗素子の数により変化する。
【００３８】
論理部１６は、比較回路４５の比較結果ＣＯＭＰ２をモニタし、比較結果ＣＯＭＰ２の状態が切り替わるまで、制御信号ＮＤＲＶを変化させる。そして、比較結果ＣＯＭＰ２の状態が切り替わったとき、又は切り替わる直前の制御信号ＮＤＲＶの状態を記憶し、制御信号ＮＤＲＶの設定を完了する。ここで、比較結果ＣＯＭＰ２の状態が切り替わったときは、比較抵抗素子群４２、４３によって設定される検出点Ａの電圧レベルが略１／２・ＶＤＤとなったときである。以上のように第１段階、第２段階の制御信号の設定方法により、制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］が決定される。
【００３９】
なお、論理部１６において制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］が設定される間も、制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］は、可変終端抵抗部１０に入力されている。論理部１６によって設定された制御信号ＰＤＲＶ［０］〜［１４］及びＮＤＲＶ［０］〜［１４］は、設定完了後も可変終端抵抗部１０に入力される。これによって、可変終端抵抗部１０によって実現される終端抵抗が設定される。
【００４０】
次に、本発明の第１の実施形態に係る終端抵抗装置１００の効果について説明する。図３は、本発明の第１の実施形態に係る終端抵抗装置１００における、コード信号の遷移を示す図である。前述したように、第１制御部ＮＤＲＶ、ＰＤＲＶは別々に設定が行われ、伝送路１００１へ接続される第１終端抵抗素子１２Ｎ、Ｐが選択されるが、ここでは、説明のため、第１終端抵抗素子１２Ｎの接続の設定時のコード信号の遷移を例として説明を行う。
【００４１】
第１の実施形態においては、すべての第１終端抵抗素子１２Ｎのゲート幅Ｗは同じ大きさに設定されている。したがって、第１終端抵抗素子１２Ｎの抵抗値を設定する際にコード信号がインクリメントされると、１つずつ第１終端抵抗素子１２Ｎが伝送路１００１に接続される。具体的には、伝送路１００１に接続する第１終端抵抗素子１２Ｎのゲート幅Ｗの合計を"０"とする場合には、すべての制御信号ＮＤＲＶ［０］〜［１４］を"０"に設定し、すべての第１終端抵抗素子１２Ｎを伝送路１００１から切り離す。
【００４２】
また、伝送路１００１に接続する第１終端抵抗素子１２Ｎのゲート幅Ｗの合計を"１"とする場合には、制御信号ＮＤＲＶ［０］のみ"１"に設定し、他の制御信号ＮＤＲＶ［１］〜［１４］を"０"に設定する。これにより、制御信号ＮＤＲＶ［０］が"０から１"となり、制御信号ＮＤＲＶ［０］が入力される第１終端抵抗素子１２Ｎが伝送路１００１に接続される。
【００４３】
ここで、コードがインクリメントされていく際には、１５本のコード信号線ＮＤＲＶ［０］〜［１４］のうちいずれかが"０から１"へ変化することとなる。ここで、１つ上のコードからコードが変化するときに、状態が変化するコード信号の本数を「ハミング距離」という。例えば、活性化したトランジスタのゲート幅の合計が"２から３"に切り替わるときは、制御信号ＮＤＲＶ［２］が"０から１"に変化するため、ゲート幅Ｗの合計が"３"となるときのハミング距離は１となる。第１の実施形態においては、すべての第１終端抵抗素子１２Ｎが同じゲート幅Ｗを有するように構成されているため、活性化したトランジスタのゲート幅Ｗの合計を１６段階に変化させる際には、すべての切り替え動作においてハミング距離が１となる。
【００４４】
図４は、図８に示す従来技術と第１の実施形態に係る終端抵抗装置１００における、コード数、コード信号線の本数、及びハミング距離を示す図である。従来技術及び第１の実施形態では、Ｎ側、Ｐ側の終端抵抗素子を用いてそれぞれ１６段階に抵抗値を切り替えることができる。すなわち、従来技術及び第１の実施形態では共にコード数は１６である。また、従来技術では、Ｎ側、Ｐ側のコード信号線の本数は４本ずつ設けられるのに対し、本発明の第１の実施形態では、Ｐ側、Ｎ側のコード信号線は１５本ずつ設けられている。また、従来技術において、ハミング距離の最大値は４であるのに対し、第１の実施形態におけるハミング距離の最大値は１である。
【００４５】
このように、従来技術のようなバイナリコードによって終端抵抗素子の伝送路への接続を切り替える方法では、ハミング距離の最大値は、コード信号の本数となるのに対し、第１の実施形態のようにサーモメータコードを用いて終端抵抗素子の伝送路への接続を切り替える場合には、ハミング距離の最大値は１となる。ここで、ハミング距離が1のときは、終端抵抗の変化は1回であり、ハミング距離が小さいほど、インピーダンスの変化回数が減り、コードが全て切り替わるまでの終端抵抗が安定する。そのため、本発明の第１の実施形態によれば、第１終端抵抗素子のゲート幅Ｗを互いに等しく構成し、サーモメータコードを用いて終端抵抗素子の伝送路への接続を切り替えることで、電流の変化による終端電圧への起電力を小さくすることができ、終端電圧におけるノイズ発生の原因を減少させることができる。
【００４６】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図５は、本発明の第２の実施形態に係る終端抵抗装置の構成例を示す図である。第２の実施形態の特徴は、論理部１６で生成したコード信号（バイナリコード）のうち、一部がバイナリコード−サーモメータコード変換部１７によってサーモメータコードに変換されて可変終端抵抗部３０へ転送され、残りのコード（バイナリコード）はバイナリコードのまま可変終端抵抗部３０へ転送される点にある。可変終端抵抗部３０は、互いに等しい抵抗値を有する第１終端抵抗素子１２Ｎ、Ｐを備えた第１終端抵抗部２０１と、第１終端抵抗素子１２Ｎ、Ｐと異なる抵抗値を有する第２終端抵抗素子３１Ｎ、Ｐを有する第２終端抵抗部２０２の有している。第２終端抵抗素子３１Ｎ、Ｐは、第１終端抵抗素子１２Ｎ、Ｐの抵抗値の２ｎ（ｎは正負の整数）倍の抵抗値を有するよう構成されている。なお、第２の実施形態においては、１本のコード信号がバイナリコードとなっている。
【００４７】
第１の実施形態と同様に基準抵抗の範囲をカバーするように、すなわち終端抵抗を１６段階に調整可能に構成すると、可変終端抵抗部３０は、抵抗値の比が１：１：１：１：１：１：１：２となる８個の終端抵抗素子１２Ｎ、３１Ｎと、それらの８個の終端抵抗素子１２Ｎ、３１Ｎの伝送路１００１への接続を制御するコード信号線を８本必要とする。なお、終端抵抗素子１２Ｎ、３１Ｎの抵抗比を、ゲート幅Ｗを用いて説明すると、紙面左側の終端抵抗素子から順に、ゲート幅ＷをＷ０、Ｗ１、・・・Ｗ７とすると、Ｗ０：Ｗ１：Ｗ２：Ｗ３：Ｗ４：Ｗ５：Ｗ６：Ｗ７は、２：２：２：２：２：２：２：１となる。なお、第２終端抵抗素子３１Ｐ、Ｎは、第１終端抵抗素子１２Ｎ、Ｐと抵抗値が異なるだけであり、接続関係については第１終端抵抗素子１２Ｎ、Ｐと同様であるためその説明を省略する。
【００４８】
第１終端抵抗素子１２Ｎ、Ｐは、第１の実施形態と同様に、バイナリコード−サーモメータコード変換部１７により変換されたサーモメータコードからなる制御信号ＰＤＲＶ［０］〜［７］、ＮＤＲＶ［０］〜［７］によって伝送路１００１への接続が制御されている。一方、第２終端抵抗素子３１Ｎ、Ｐは、論理部１６によって生成されるバイナリコードによる制御信号ＮＤＲＶ０、ＰＤＲＶ０によって、伝送路１００１への接続が制御されている。すなわち、第２終端抵抗素子３１Ｎ、Ｐには、バイナリコード−サーモメータコード変換部１７を介さずに制御信号ＮＤＲＶ０、ＰＤＲＶ０が入力される。可変終端抵抗部３０によって実現される終端抵抗は、伝送路１００１に接続された第１終端抵抗素子１２Ｎ、Ｐ、及び第２終端抵抗素子３１Ｎ、Ｐによって決定される。
【００４９】
終端抵抗制御部３８の有する可変抵抗部３９は、第１の実施形態と同様に、可変終端抵抗部３０の第１終端抵抗素子１２Ｎ、Ｐ及び第２終端抵抗素子３１Ｎ、Ｐのそれぞれに対応する比較抵抗素子を有する比較抵抗群が設けられている。第１終端抵抗素子１２Ｎ、Ｐに対応する比較抵抗素子は、バイナリコード−サーモメータコード変換部１７によって生成されたサーモメータコードからなる制御信号ＮＤＲＶ、ＰＤＲＶによって検出点への接続が切り替えられる。一方、第２終端抵抗素子３１Ｎ、Ｐに対応する比較抵抗素子は、論理部１６によって生成されたバイナリコードからなる制御信号ＮＤＲＶ０、ＰＤＲＶ０によって検出点への接続が切り替えられる。なお、詳細な構成については、第１の実施形態と略同一であるためその構成の説明を省略する。
【００５０】
次に、このように構成された第２の実施形態に係る終端抵抗装置２００の動作について説明する。終端抵抗制御部３８は、クロックＣＬＫに従ってカウンタ１８を動作させ、論理部１６でコード信号（バイナリコード）を発生する。コード信号（バイナリコード）の一部は、バイナリコード−サーモメータコード変換部１７によってサーモメータコードに変換され、第１可変終端抵抗部２０１へ転送される。また、論理部１６によって生成された残りのコード信号（バイナリコード）は、サーモメータコードへ変換されることなく、そのまま第２可変終端抵抗部２０２へ転送される。
【００５１】
また、第１の実施形態と同様に、バイナリコード−サーモメータコード変換部１７によって生成されたサーモメータコードＮＤＲＶ、ＰＤＲＶ及び論理部１６で発生したコード信号ＮＤＲＶ０、ＰＤＲＶ０（バイナリコード）は、可変抵抗部３９にも入力される。そして、論理部１６は、可変抵抗部３９において検出点の電圧と基準電圧が比較された比較結果をモニタし、両者が略一致したときの制御信号ＮＤＲＶ、ＰＤＲＶ、ＮＤＲＶ０、ＰＤＲＶ０を用いて可変終端抵抗部３０によって実現される終端抵抗値を設定する。
【００５２】
図６は、本発明の第２の実施形態に係る終端抵抗装置２００におけるコード信号の遷移状態を示す図である。第２の実施形態においては、サーモメータコードからなる制御信号ＮＤＲＶ、ＰＤＲＶの信号本数は７本に減り、ハミング距離の最大値は２である。第２の実施形態に係る終端抵抗装置２００によれば、第１の実施形態と比べてハミング距離は増えるが、すべての制御信号をバイナリコードで構成した従来技術よりはハミング距離を小さくすることができ、コード切り替わり時のノイズの発生を従来技術よりも抑えることができる。
【００５３】
また、第１の実施形態では、ハミング距離を小さくするために、すべてのコード信号をサーモメータコード化したため、コード信号線の本数は従来技術の８（Ｐ側４本＋Ｎ側４本）本に比べて、３０（Ｐ側１５本＋Ｎ側１５本）本と増加している。すなわち、第１の実施形態では、コード信号線の配線領域が多く必要であったが、第２の実施形態では、制御信号としてバイナリコード及びサーモメータコードを併用することで第１の実施形態よりも配線領域を小さくすることができる。
【００５４】
［第３の実施形態］
次に、本発明の第３の実施形態に係る終端抵抗装置の構成例について説明する。第３の実施形態では、第２の実施形態よりもさらにコード信号線の本数を削減するために、バイナリコード信号をＮ側、Ｐ側それぞれ２本にしている。この構成ではサーモメータコード部の信号線本数は３本になり、信号線本数は、５本となる。なお、全体の構成例については、第２の実施形態と略同一構成を有するためその説明を省略する。
【００５５】
図７は、本発明の第３の実施形態に係る終端装置のコード信号の遷移状態を示す図である。このように、第３の実施形態においては、バイナリコード信号を２本とすることで、従来技術よりもハミング距離を小さくすることができる。すなわち、コード信号の一部をサーモメータコード化することにより、終端電圧に発生するノイズを減らすことができる。また、第２の実施形態よりも更にコード本数を削減することができる。
【００５６】
以上のように、本発明では、終端抵抗装置において２Ｋ段階に終端抵抗が調整する構成の場合に、サーモメータ化するコードの本数を（Ｋ−２）本以上とすることで、従来のように全てバイナリコードによって制御信号を生成する場合よりもハミング距離を小さくすることができる。
【００５７】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係る終端抵抗装置１００の全体構成例を示す図である。
【図２】本発明の第１の実施形態に係る終端抵抗装置１００の可変抵抗部１５の構成例を示す図である。
【図３】本発明の第１の実施形態に係る終端抵抗装置１００におけるコード信号の遷移の状態を示す図である。
【図４】図８に示す従来技術と、第１の実施形態に係る終端抵抗装置１００における、コード数、コード信号線の本数、及びハミング距離を示す図である。
【図５】本発明の第２の実施形態に係る終端抵抗装置２００の全体構成例を示す図である。
【図６】本発明の第２の実施形態に係る終端抵抗装置２００におけるコード信号の遷移状態を示す図である。
【図７】本発明の第３の実施形態に係る終端抵抗装置におけるコード信号の遷移状態を示す図である。
【図８】特許文献１によって開示された終端抵抗装置７０の構成を示す図である。
【図９】特許文献１における、論理部８７において生成されたコード信号の遷移状態を示す図である。
【符号の説明】
【００５９】
８、１３、３４、３５ スイッチング素子
１０、３０、８２ 可変終端抵抗部
１１ 終端抵抗制御部
１２、１２Ｎ、１２Ｐ 第１終端抵抗素子
１４ 第１抵抗素子
１５ 可変抵抗部
１６、８７ 論理部
１７ バイナリコード−サーモメータコード変換部
１８、８９ カウンタ
１００２、８１ 基準抵抗
３１Ｎ、３１Ｐ 第２終端抵抗素子
３３ 第２抵抗素子
３８ 終端抵抗制御部
３９ 可変抵抗部
４１〜４３ 比較抵抗素子群
４４、４５ 比較回路
５０ 抵抗素子
５１ スイッチング素子
７０ 終端抵抗装置
８３ 終端抵抗制御部
８５Ｎ、Ｐ 終端抵抗素子
８８ 可変抵抗部
１００、２００ 終端抵抗装置
１０１ 入出力バッファ
２０１ 第１可変終端抵抗部
２０２ 第２可変終端抵抗部
１０００ メモリ装置
１００１、８０ 伝送路
【特許請求の範囲】
【請求項１】
互いに等しい抵抗値を有し、伝送路に接続可能に設けられた複数の第１終端抵抗素子を有する可変終端抵抗部と、
前記伝送路に接続する前記第１終端抵抗素子を選択するための、サーモメータコードからなる第１制御信号を前記可変終端抵抗部に対して出力する終端抵抗制御部と、
を備えた終端抵抗装置。
【請求項２】
前記可変終端抵抗部は、前記第１終端抵抗素子の抵抗値の２ｎ倍（ｎは、正負の整数）の抵抗値を有し、前記伝送路に接続可能に設けられた第２終端抵抗素子を備え、
前記終端抵抗制御部は、前記伝送路に接続する前記第２終端抵抗素子を選択するための、バイナリコードからなる第２制御信号を前記可変終端抵抗部に対して出力する
請求項１に記載の終端抵抗装置。
【請求項３】
前記終端抵抗制御部は、入力されたバイナリコードを前記サーモメータコードに変換するバイナリコード−サーモメータコード変換回路を備えた
請求項１又は２に記載の終端抵抗装置。
【請求項４】
前記終端抵抗制御部は、
前記第１終端抵抗素子のそれぞれに対応し、検出点に接続可能に設けられた比較抵抗素子、及び前記検出点の電圧と基準電圧を比較する比較回路を有する可変抵抗部と、
前記比較回路の比較結果に基づいて、前記伝送路に接続する前記第１終端抵抗素子を選択する論理部と、を備え、
前記比較抵抗素子は、対応する前記第１終端抵抗素子に入力される前記第１制御信号によって、前記検出点への接続が切り替えられる
請求項１乃至３のうちいずれか１項に記載の終端抵抗装置。
【請求項５】
前記第１終端抵抗素子は、配線幅を調整することで抵抗値が設定される抵抗素子と、前記第１制御信号に基づいて前記第１終端抵抗素子の前記伝送路への接続を切り替えるスイッチング素子を有する
請求項１乃至４のうちいずれか１項に記載の終端抵抗装置。
【請求項６】
前記スイッチング素子は、ＭＯＳトランジスタにより構成される
請求項５に記載の終端抵抗装置。
【請求項７】
前記第１終端抵抗素子は、トランジスタにより構成される
請求項１乃至４のうちいずれか１項に記載の終端抵抗装置。
【請求項８】
請求項１乃至７のうちいずれか１項に記載の終端抵抗装置を備えた半導体装置。
【請求項９】
前記半導体装置は、半導体メモリである
請求項８に記載の半導体装置。
【請求項１０】
互いに等しい抵抗値を有し伝送路に接続可能に設けられた複数の第１終端抵抗素子に、サーモメータコードからなる第１制御信号を出力することで、前記伝送路に接続する前記第１終端抵抗素子を選択する終端抵抗の制御方法。
【請求項１１】
前記第１終端抵抗素子の抵抗値の２ｎ倍（ｎは、正負の整数）の抵抗値を有し前記伝送路に接続可能に設けられた第２終端抵抗素子に、バイナリコードからなる第２制御信号を出力することで、前記伝送路に接続する前記第２終端抵抗素子を選択する
請求項１０に記載の終端抵抗の制御方法。
【請求項１】
互いに等しい抵抗値を有し、伝送路に接続可能に設けられた複数の第１終端抵抗素子を有する可変終端抵抗部と、
前記伝送路に接続する前記第１終端抵抗素子を選択するための、サーモメータコードからなる第１制御信号を前記可変終端抵抗部に対して出力する終端抵抗制御部と、
を備えた終端抵抗装置。
【請求項２】
前記可変終端抵抗部は、前記第１終端抵抗素子の抵抗値の２ｎ倍（ｎは、正負の整数）の抵抗値を有し、前記伝送路に接続可能に設けられた第２終端抵抗素子を備え、
前記終端抵抗制御部は、前記伝送路に接続する前記第２終端抵抗素子を選択するための、バイナリコードからなる第２制御信号を前記可変終端抵抗部に対して出力する
請求項１に記載の終端抵抗装置。
【請求項３】
前記終端抵抗制御部は、入力されたバイナリコードを前記サーモメータコードに変換するバイナリコード−サーモメータコード変換回路を備えた
請求項１又は２に記載の終端抵抗装置。
【請求項４】
前記終端抵抗制御部は、
前記第１終端抵抗素子のそれぞれに対応し、検出点に接続可能に設けられた比較抵抗素子、及び前記検出点の電圧と基準電圧を比較する比較回路を有する可変抵抗部と、
前記比較回路の比較結果に基づいて、前記伝送路に接続する前記第１終端抵抗素子を選択する論理部と、を備え、
前記比較抵抗素子は、対応する前記第１終端抵抗素子に入力される前記第１制御信号によって、前記検出点への接続が切り替えられる
請求項１乃至３のうちいずれか１項に記載の終端抵抗装置。
【請求項５】
前記第１終端抵抗素子は、配線幅を調整することで抵抗値が設定される抵抗素子と、前記第１制御信号に基づいて前記第１終端抵抗素子の前記伝送路への接続を切り替えるスイッチング素子を有する
請求項１乃至４のうちいずれか１項に記載の終端抵抗装置。
【請求項６】
前記スイッチング素子は、ＭＯＳトランジスタにより構成される
請求項５に記載の終端抵抗装置。
【請求項７】
前記第１終端抵抗素子は、トランジスタにより構成される
請求項１乃至４のうちいずれか１項に記載の終端抵抗装置。
【請求項８】
請求項１乃至７のうちいずれか１項に記載の終端抵抗装置を備えた半導体装置。
【請求項９】
前記半導体装置は、半導体メモリである
請求項８に記載の半導体装置。
【請求項１０】
互いに等しい抵抗値を有し伝送路に接続可能に設けられた複数の第１終端抵抗素子に、サーモメータコードからなる第１制御信号を出力することで、前記伝送路に接続する前記第１終端抵抗素子を選択する終端抵抗の制御方法。
【請求項１１】
前記第１終端抵抗素子の抵抗値の２ｎ倍（ｎは、正負の整数）の抵抗値を有し前記伝送路に接続可能に設けられた第２終端抵抗素子に、バイナリコードからなる第２制御信号を出力することで、前記伝送路に接続する前記第２終端抵抗素子を選択する
請求項１０に記載の終端抵抗の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１３０５０４（Ｐ２０１０−１３０５０４Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−３０４７５６（Ｐ２００８−３０４７５６）
【出願日】平成２０年１１月２８日（２００８．１１．２８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１１月２８日（２００８．１１．２８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]