配線基板、IC電気特性検査用配線基板、及び配線基板の製造方法
【課題】配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化(増大)を防止する。
【解決手段】厚さ方向に貫通孔が形成されてなる絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、前記ビアパッドと前記接続パッドとを電気的に接続する配線と、前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、前記抵抗体の、前記配線との接触面に前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層とを具えるようにして配線基板を構成する。
【解決手段】厚さ方向に貫通孔が形成されてなる絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、前記ビアパッドと前記接続パッドとを電気的に接続する配線と、前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、前記抵抗体の、前記配線との接触面に前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層とを具えるようにして配線基板を構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板、IC電気特性検査用配線基板、及び配線基板の製造方法に関する。
【背景技術】
【0002】
従来、シリコン等の半導体ウエハに形成した半導体チップや集積回路の検査用にはテスタが用いられてきた。このような回路検査においては、前記テスタに接続されたプローブカードなどの電気特性測定用配線基板のプロ―ブを、前記半導体チップや前記集積回路と接続することにより行われる(特許文献1)。
【特許文献1】特開2006−98146号
【0003】
一方、近年においては、半導体ウエハ上に形成された半導体素子毎ではなく、それら複数の半導体素子に対して同時にそれらの電気特性を測定することが望まれている。しかしながら、前記半導体ウエハは、最大で数十cmの大きさにも達するため、このような半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定するに際しては、電気特性測定用配線基板の大きさも数十cmの大きさまで拡大しなければならない。
【0004】
一方、上述のようにして複数の半導体素子の電気特性を、電気特性測定用配線基板を用いて同時に測定するに際しては、電気特性を予め設定していた範囲(電圧及び電流のレンジ)に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。かかる観点より、前記配線の途中に抵抗体を介在させて、前記配線基板の配線抵抗が所望の値となるようにする場合がある。
【0005】
一般に、上記抵抗体は、薄膜抵抗体であり上記配線と同一の工程において形成する。具体的には、前記抵抗体は、前記配線をメッキ法で形成する場合に使用するメッキ下地膜等から構成する。この場合、前記メッキ下地膜の内、前記抵抗体として残存させる部分にはレジストによってマスキングし、その他の露出した部分に対して電解メッキ等を施すことにより、Ni/Au膜等からなる前記配線を形成する。なお、前記メッキ下地膜としては、Ti膜等が用いられる。
【0006】
しかしながら、上記レジスト材に対してフォトリソグラフィを行う際のマスクのずれや現像時のずれなどに起因して、上述したレジストマスクが当初の設計通りに作製されず、電解メッキを行う際のマスキングにずれを生ぜしめてしまう場合がある。例えば、前記抵抗体に隣接して、本来、Ni/Au膜等を形成して配線を構成すべき箇所において、前記Ni/Au膜が形成されずに、メッキ下地膜等が露出したままになってしまう場合がある。
【0007】
この結果、上記配線基板を構成する配線の抵抗が実質的に増大してしまい、前記配線基板の配線抵抗が所望の値からずれてしまって、半導体ウエハ上に形成された半導体素子の電気特性を測定及び評価に使用できない場合が生じていた。
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化(増大)を防止することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成すべく、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、
を備えてなる配線基板において、
前記抵抗体の前記配線との接触面に、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層と、
を具えることを特徴とする、配線基板に関する。
【0010】
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体を形成する工程と、
前記抵抗体の、前記配線との接触面において、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層を形成する工程と、
を具えることを特徴とする、配線基板の製造方法に関する。
【0011】
上記配線基板及び製造方法においては、配線基板の配線抵抗を調整するために前記配線基板の配線と電気的に接続するようにして配置した、前記配線の幅よりも大きな幅を有する抵抗体に対して、その配線との接触面に前記抵抗体を構成する材料よりも抵抗値の低い材料からなる低抵抗層を設けるようにしている。
【0012】
したがって、上記抵抗体及び配線を作製する際の、フォトリソグラフィを行う際のマスクのずれや現像時のずれなどに起因したレジストマスクのずれに伴って、前記抵抗体に隣接して、本来、前記配線が形成されるべき箇所において、前記配線が形成されずに、メッキ下地膜等が露出したままになった場合においても、かかる部分には上述した低抵抗層が位置するようになる。
【0013】
この結果、前記配線の、前記メッキ下地膜等が露出することによる抵抗の増大を、前記低抵抗層が打ち消してしまうために、前記配線抵抗の実質的な増大を抑制することができる。
【発明の効果】
【0014】
以上説明したように、本発明によれば、配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化(増大)を防止することが可能となり、当初設計どおりに、半導体ウエハ上に形成された半導体素子の電気特性を測定及び評価を行うことが可能となる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の詳細、並びにその他の特徴及び利点について説明する。
【0016】
(配線基板)
図1は、本態様における配線基板の概略構成を示す平面図であり、図2及び3は、図1に示す配線基板の領域Aの部分を拡大して示す断面図及び側面図である。また、図4は、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド、配線及び抵抗体の領域を拡大して示す構成図である。なお、図1〜4においては、本態様の特徴を明確にすべく、実際の構成とは異なる場合がある。
【0017】
図1〜3に示すように、本態様の配線基板10は、絶縁基板11と、この絶縁基板11の主面11A上に形成されたビアパッド12と、このビアパッド12と離隔して配置された接続パッド13と、ビアパッド12及び接続パッド13間を接続する配線14とを具えている。絶縁基板11には貫通孔11Bが形成され、ビアパッド12は貫通孔11Bの開口部を覆うようにして形成されている。
【0018】
なお、貫通孔11B内には図示しない層間接続体が形成されており、主面11Aと相対向する側の主面に形成された図示しない外部端子と電気的に接続されている。
【0019】
また、図4から明らかなように、ビアパッド12の大きさと比較して接続パッド13の大きさは小さいので、接続パッド13は集積化して配置している。
【0020】
絶縁基板11は、アルミナ(Al2O3)セラミックス、ムライト(3Al2O3・2SiO2)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の各種セラミックスから構成することができる。セラミック基板を用いると、絶縁基板11に対して高い剛性を付与することができるので、後に半導体ウエハ(上に形成された複数の半導体素子)の電気特性を測定する際に、上記接続パッド13上に形成したプローブピンが絶縁基板11に沈み込んで接続不良となるのを防止することができる。また、セラミック基板とすることで、量産が容易となる。
【0021】
但し、絶縁基板11は、上述したセラミック基板の他、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)、四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
【0022】
なお、絶縁基板11の厚さは特に限定されるものではないが、0.1mm〜10.0mm程度のオーダである。
【0023】
また、図3及び4に示すように、ビアパッド12と接続パッド13との間には抵抗体15が形成されている。この抵抗体15は、配線14をメッキ法によって形成する際の下地膜から構成されており、配線14をCu/Ni膜で構成した場合においては、例えばTi膜から構成する。
【0024】
さらに、図3及び4に示すように、配線14の、抵抗体15の両側の、抵抗体15と隣接した領域14AにはCu/Ni膜等のメッキ膜が形成されておらず、メッキ下地膜が露出したような状態となっており、かかる部分には、抵抗体15を構成する材料よりも低抵抗な材料からなる低抵抗層16が抵抗体17と接触するようにして形成されている。
【0025】
したがって、本来、領域14AにおいてTi膜等のメッキ下地膜が露出していることにより、配線14の抵抗が増大してしまうのを、領域14A上に低抵抗層16が形成されることによって、前記抵抗の増大を抑制することができる。
【0026】
なお、本態様では、領域14Aの全体を覆うようにして低抵抗層16を形成しているが、領域14Aにおいてメッキ下地膜が露出していることに起因した配線14の抵抗増大を抑制することができれば、領域14Aの一部を覆うのみでも良い。
【0027】
また、本態様では、抵抗体15の両側に低抵抗層16を設けている。これによって、抵抗体15の左右いずれの側でメッキ下地膜が露出したような場合においても、前記露出部分を低抵抗層16で被覆することができるので、配線14の抵抗増大を確実に抑制することができる。
【0028】
但し、低抵抗層16は必ずしも抵抗体15の両側に設ける必要はなく、レジストマスクのずれの傾向に基づいて、抵抗体15のいずれか一方の側の、より頻繁にメッキ下地膜が露出してしまう側の領域14Aにのみ低抵抗層16を設けることができる。
【0029】
また、本態様では、低抵抗層16の幅は配線14の幅よりも大きくしているが、これによって低抵抗層16の形成位置が多少ずれた場合においても、その少なくとも一部は領域14Aに重なるようにすることができる。したがって、配線14の抵抗増大を確実に抑制することができる。
【0030】
さらに、本態様では、低抵抗層16の幅を抵抗体15の幅と同一としているが、これは以下に説明する製造方法を簡易化するという観点に基づいている。
【0031】
また、本態様では、低抵抗層16は配線14と同一の材料から構成することができる。これも、以下に説明する製造方法を簡易化するという観点に基づいている。
【0032】
(配線基板の製造方法)
次に、図1〜4に示す配線基板の製造方法について説明する。図5〜16は、前記配線基板の製造方法における製造工程を示す図である。図5、7、9、11及び14は、製造過程にある配線基板の平面図を示し、図6、8、10、12及び15は、図5、7、9、11及び14のI−I線に沿って切った場合の断面図を示している。また、図13及び16は、図11及び14をA方向から見た場合の側面図を示している。
【0033】
なお、図12及び図15では層構成を明確にするという観点から、積層体の大きさを誇張して描いている。
【0034】
最初に、図5及び6に示すように、絶縁基板11上にTi膜21及びCu膜22を例えばスパッタリング法によって形成する。Ti膜21及びCu膜22の厚さは合計で約0.1μmとすることができる。
【0035】
次いで、図7及び8に示すように、Cu膜22上に配線14を形成すべき箇所を開口させたレジストマスク23を形成する。次いで、図9及び10に示すように、レジストマスク23の開口部23A内に、Ni膜24及びCu膜25を電解メッキで形成する。
【0036】
次いで、図11〜13に示すように、レジストマスク23を剥離した後、Ti膜21からCu膜25の積層体を、所定のマスクを介してエッチングしてリッジ形状の積層体とし、レジストマスク23の下方に残存しているTi膜21及びCu膜22をエッチングして抵抗体15とする。
【0037】
次いで、図14〜16に示すように、リッジ形状の積層体に対してNi/Au膜26を電解メッキで形成してオーバーメッキを行って配線14とするとともに、所定のマスクを介し、抵抗体15の両側において、抵抗体15と隣接するようにして、Ni/Au膜26からなる低抵抗層16を形成し、図1〜4に示すような配線基板10を得る。
【0038】
なお、本態様はあくまで一例であって、上記配線基板10を製造する方法は本態様に限定されるものではない。例えば、本態様では、低抵抗層16を、配線14を構成するNi/Au膜26から形成しているが、他の材料から構成することもできる。但し、この場合は、Ni/Au膜26の形成工程に加えて追加の工程が必要となるため、配線基板10の全体の製造工程が複雑となる。
【0039】
また、本態様では、低抵抗層16の幅を抵抗体15の幅と同一としているが、これは抵抗体15形成時のマスクと低抵抗層16形成時のマスクとに対して要求される寸法精度等をほぼ同一とすることができ、配線基板10全体の製造工程を容易にすることができるためである。
【0040】
(IC電気特性検査用配線基板)
図1〜4に示す配線基板10を、実際の電気特性測定用配線基板(IC電気特性検査用配線基板)として使用するためには、接続パッド13においてプローブピンを上方に向けて延在するようにして形成する。例えば、図2に対応させた拡大断面図である図17に示すように、接続パッド13上に上方に延在したプローブピン18を形成する。そして、プローブピン18を測定すべき半導体ウエハ上の半導体素子に接触させ、所定の電圧電流を負荷することによって、前記半導体素子の電気特性を評価する。
【0041】
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【0042】
【図1】本発明の配線基板の一例の概略構成を示す平面図である。
【図2】図1に示す配線基板の領域Aの部分を拡大して示す断面図である。
【図3】図1に示す配線基板の領域Aの部分を拡大して示す側面図である。
【図4】図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド、配線及び抵抗体の領域を拡大して示す構成図である。
【図5】図1に示す配線基板の製造方法における一工程を示す図である。
【図6】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図7】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図8】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図9】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図10】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図11】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図12】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図13】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図14】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図15】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図16】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図17】本発明のIC電気特性検査用配線基板の一例を示す概略側面図である。
【符号の説明】
【0043】
11 絶縁基板
12 ビアパッド
13 接続パッド
14 配線
15 抵抗体
16 低抵抗層
18 プローブピン
【技術分野】
【0001】
本発明は、配線基板、IC電気特性検査用配線基板、及び配線基板の製造方法に関する。
【背景技術】
【0002】
従来、シリコン等の半導体ウエハに形成した半導体チップや集積回路の検査用にはテスタが用いられてきた。このような回路検査においては、前記テスタに接続されたプローブカードなどの電気特性測定用配線基板のプロ―ブを、前記半導体チップや前記集積回路と接続することにより行われる(特許文献1)。
【特許文献1】特開2006−98146号
【0003】
一方、近年においては、半導体ウエハ上に形成された半導体素子毎ではなく、それら複数の半導体素子に対して同時にそれらの電気特性を測定することが望まれている。しかしながら、前記半導体ウエハは、最大で数十cmの大きさにも達するため、このような半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定するに際しては、電気特性測定用配線基板の大きさも数十cmの大きさまで拡大しなければならない。
【0004】
一方、上述のようにして複数の半導体素子の電気特性を、電気特性測定用配線基板を用いて同時に測定するに際しては、電気特性を予め設定していた範囲(電圧及び電流のレンジ)に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。かかる観点より、前記配線の途中に抵抗体を介在させて、前記配線基板の配線抵抗が所望の値となるようにする場合がある。
【0005】
一般に、上記抵抗体は、薄膜抵抗体であり上記配線と同一の工程において形成する。具体的には、前記抵抗体は、前記配線をメッキ法で形成する場合に使用するメッキ下地膜等から構成する。この場合、前記メッキ下地膜の内、前記抵抗体として残存させる部分にはレジストによってマスキングし、その他の露出した部分に対して電解メッキ等を施すことにより、Ni/Au膜等からなる前記配線を形成する。なお、前記メッキ下地膜としては、Ti膜等が用いられる。
【0006】
しかしながら、上記レジスト材に対してフォトリソグラフィを行う際のマスクのずれや現像時のずれなどに起因して、上述したレジストマスクが当初の設計通りに作製されず、電解メッキを行う際のマスキングにずれを生ぜしめてしまう場合がある。例えば、前記抵抗体に隣接して、本来、Ni/Au膜等を形成して配線を構成すべき箇所において、前記Ni/Au膜が形成されずに、メッキ下地膜等が露出したままになってしまう場合がある。
【0007】
この結果、上記配線基板を構成する配線の抵抗が実質的に増大してしまい、前記配線基板の配線抵抗が所望の値からずれてしまって、半導体ウエハ上に形成された半導体素子の電気特性を測定及び評価に使用できない場合が生じていた。
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化(増大)を防止することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成すべく、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、
を備えてなる配線基板において、
前記抵抗体の前記配線との接触面に、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層と、
を具えることを特徴とする、配線基板に関する。
【0010】
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体を形成する工程と、
前記抵抗体の、前記配線との接触面において、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層を形成する工程と、
を具えることを特徴とする、配線基板の製造方法に関する。
【0011】
上記配線基板及び製造方法においては、配線基板の配線抵抗を調整するために前記配線基板の配線と電気的に接続するようにして配置した、前記配線の幅よりも大きな幅を有する抵抗体に対して、その配線との接触面に前記抵抗体を構成する材料よりも抵抗値の低い材料からなる低抵抗層を設けるようにしている。
【0012】
したがって、上記抵抗体及び配線を作製する際の、フォトリソグラフィを行う際のマスクのずれや現像時のずれなどに起因したレジストマスクのずれに伴って、前記抵抗体に隣接して、本来、前記配線が形成されるべき箇所において、前記配線が形成されずに、メッキ下地膜等が露出したままになった場合においても、かかる部分には上述した低抵抗層が位置するようになる。
【0013】
この結果、前記配線の、前記メッキ下地膜等が露出することによる抵抗の増大を、前記低抵抗層が打ち消してしまうために、前記配線抵抗の実質的な増大を抑制することができる。
【発明の効果】
【0014】
以上説明したように、本発明によれば、配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化(増大)を防止することが可能となり、当初設計どおりに、半導体ウエハ上に形成された半導体素子の電気特性を測定及び評価を行うことが可能となる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の詳細、並びにその他の特徴及び利点について説明する。
【0016】
(配線基板)
図1は、本態様における配線基板の概略構成を示す平面図であり、図2及び3は、図1に示す配線基板の領域Aの部分を拡大して示す断面図及び側面図である。また、図4は、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド、配線及び抵抗体の領域を拡大して示す構成図である。なお、図1〜4においては、本態様の特徴を明確にすべく、実際の構成とは異なる場合がある。
【0017】
図1〜3に示すように、本態様の配線基板10は、絶縁基板11と、この絶縁基板11の主面11A上に形成されたビアパッド12と、このビアパッド12と離隔して配置された接続パッド13と、ビアパッド12及び接続パッド13間を接続する配線14とを具えている。絶縁基板11には貫通孔11Bが形成され、ビアパッド12は貫通孔11Bの開口部を覆うようにして形成されている。
【0018】
なお、貫通孔11B内には図示しない層間接続体が形成されており、主面11Aと相対向する側の主面に形成された図示しない外部端子と電気的に接続されている。
【0019】
また、図4から明らかなように、ビアパッド12の大きさと比較して接続パッド13の大きさは小さいので、接続パッド13は集積化して配置している。
【0020】
絶縁基板11は、アルミナ(Al2O3)セラミックス、ムライト(3Al2O3・2SiO2)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の各種セラミックスから構成することができる。セラミック基板を用いると、絶縁基板11に対して高い剛性を付与することができるので、後に半導体ウエハ(上に形成された複数の半導体素子)の電気特性を測定する際に、上記接続パッド13上に形成したプローブピンが絶縁基板11に沈み込んで接続不良となるのを防止することができる。また、セラミック基板とすることで、量産が容易となる。
【0021】
但し、絶縁基板11は、上述したセラミック基板の他、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)、四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
【0022】
なお、絶縁基板11の厚さは特に限定されるものではないが、0.1mm〜10.0mm程度のオーダである。
【0023】
また、図3及び4に示すように、ビアパッド12と接続パッド13との間には抵抗体15が形成されている。この抵抗体15は、配線14をメッキ法によって形成する際の下地膜から構成されており、配線14をCu/Ni膜で構成した場合においては、例えばTi膜から構成する。
【0024】
さらに、図3及び4に示すように、配線14の、抵抗体15の両側の、抵抗体15と隣接した領域14AにはCu/Ni膜等のメッキ膜が形成されておらず、メッキ下地膜が露出したような状態となっており、かかる部分には、抵抗体15を構成する材料よりも低抵抗な材料からなる低抵抗層16が抵抗体17と接触するようにして形成されている。
【0025】
したがって、本来、領域14AにおいてTi膜等のメッキ下地膜が露出していることにより、配線14の抵抗が増大してしまうのを、領域14A上に低抵抗層16が形成されることによって、前記抵抗の増大を抑制することができる。
【0026】
なお、本態様では、領域14Aの全体を覆うようにして低抵抗層16を形成しているが、領域14Aにおいてメッキ下地膜が露出していることに起因した配線14の抵抗増大を抑制することができれば、領域14Aの一部を覆うのみでも良い。
【0027】
また、本態様では、抵抗体15の両側に低抵抗層16を設けている。これによって、抵抗体15の左右いずれの側でメッキ下地膜が露出したような場合においても、前記露出部分を低抵抗層16で被覆することができるので、配線14の抵抗増大を確実に抑制することができる。
【0028】
但し、低抵抗層16は必ずしも抵抗体15の両側に設ける必要はなく、レジストマスクのずれの傾向に基づいて、抵抗体15のいずれか一方の側の、より頻繁にメッキ下地膜が露出してしまう側の領域14Aにのみ低抵抗層16を設けることができる。
【0029】
また、本態様では、低抵抗層16の幅は配線14の幅よりも大きくしているが、これによって低抵抗層16の形成位置が多少ずれた場合においても、その少なくとも一部は領域14Aに重なるようにすることができる。したがって、配線14の抵抗増大を確実に抑制することができる。
【0030】
さらに、本態様では、低抵抗層16の幅を抵抗体15の幅と同一としているが、これは以下に説明する製造方法を簡易化するという観点に基づいている。
【0031】
また、本態様では、低抵抗層16は配線14と同一の材料から構成することができる。これも、以下に説明する製造方法を簡易化するという観点に基づいている。
【0032】
(配線基板の製造方法)
次に、図1〜4に示す配線基板の製造方法について説明する。図5〜16は、前記配線基板の製造方法における製造工程を示す図である。図5、7、9、11及び14は、製造過程にある配線基板の平面図を示し、図6、8、10、12及び15は、図5、7、9、11及び14のI−I線に沿って切った場合の断面図を示している。また、図13及び16は、図11及び14をA方向から見た場合の側面図を示している。
【0033】
なお、図12及び図15では層構成を明確にするという観点から、積層体の大きさを誇張して描いている。
【0034】
最初に、図5及び6に示すように、絶縁基板11上にTi膜21及びCu膜22を例えばスパッタリング法によって形成する。Ti膜21及びCu膜22の厚さは合計で約0.1μmとすることができる。
【0035】
次いで、図7及び8に示すように、Cu膜22上に配線14を形成すべき箇所を開口させたレジストマスク23を形成する。次いで、図9及び10に示すように、レジストマスク23の開口部23A内に、Ni膜24及びCu膜25を電解メッキで形成する。
【0036】
次いで、図11〜13に示すように、レジストマスク23を剥離した後、Ti膜21からCu膜25の積層体を、所定のマスクを介してエッチングしてリッジ形状の積層体とし、レジストマスク23の下方に残存しているTi膜21及びCu膜22をエッチングして抵抗体15とする。
【0037】
次いで、図14〜16に示すように、リッジ形状の積層体に対してNi/Au膜26を電解メッキで形成してオーバーメッキを行って配線14とするとともに、所定のマスクを介し、抵抗体15の両側において、抵抗体15と隣接するようにして、Ni/Au膜26からなる低抵抗層16を形成し、図1〜4に示すような配線基板10を得る。
【0038】
なお、本態様はあくまで一例であって、上記配線基板10を製造する方法は本態様に限定されるものではない。例えば、本態様では、低抵抗層16を、配線14を構成するNi/Au膜26から形成しているが、他の材料から構成することもできる。但し、この場合は、Ni/Au膜26の形成工程に加えて追加の工程が必要となるため、配線基板10の全体の製造工程が複雑となる。
【0039】
また、本態様では、低抵抗層16の幅を抵抗体15の幅と同一としているが、これは抵抗体15形成時のマスクと低抵抗層16形成時のマスクとに対して要求される寸法精度等をほぼ同一とすることができ、配線基板10全体の製造工程を容易にすることができるためである。
【0040】
(IC電気特性検査用配線基板)
図1〜4に示す配線基板10を、実際の電気特性測定用配線基板(IC電気特性検査用配線基板)として使用するためには、接続パッド13においてプローブピンを上方に向けて延在するようにして形成する。例えば、図2に対応させた拡大断面図である図17に示すように、接続パッド13上に上方に延在したプローブピン18を形成する。そして、プローブピン18を測定すべき半導体ウエハ上の半導体素子に接触させ、所定の電圧電流を負荷することによって、前記半導体素子の電気特性を評価する。
【0041】
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【0042】
【図1】本発明の配線基板の一例の概略構成を示す平面図である。
【図2】図1に示す配線基板の領域Aの部分を拡大して示す断面図である。
【図3】図1に示す配線基板の領域Aの部分を拡大して示す側面図である。
【図4】図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド、配線及び抵抗体の領域を拡大して示す構成図である。
【図5】図1に示す配線基板の製造方法における一工程を示す図である。
【図6】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図7】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図8】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図9】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図10】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図11】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図12】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図13】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図14】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図15】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図16】同じく、図1に示す配線基板の製造方法における一工程を示す図である。
【図17】本発明のIC電気特性検査用配線基板の一例を示す概略側面図である。
【符号の説明】
【0043】
11 絶縁基板
12 ビアパッド
13 接続パッド
14 配線
15 抵抗体
16 低抵抗層
18 プローブピン
【特許請求の範囲】
【請求項1】
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、
を具えてなる配線基板において、
前記抵抗体の前記配線との接触面に、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層と、
を具えることを特徴とする、配線基板。
【請求項2】
前記抵抗体は、前記配線とその両端部に電気的に接触し、前記低抵抗層は、前記抵抗体の前記両端部に形成されたことを特徴とする、請求項1に記載の配線基板。
【請求項3】
前記低抵抗層の幅が前記配線の幅よりも大きいことを特徴とする、請求項1又は2に記載の配線基板。
【請求項4】
前記低抵抗層の幅が前記抵抗体の幅と同一であることを特徴とする、請求項3に記載の配線基板。
【請求項5】
前記低抵抗層は、前記配線と同一の材料から構成されることを特徴とする、請求項1〜4のいずれか一に記載の配線基板。
【請求項6】
請求項1〜5のいずれか一に記載の配線基板と、
前記配線基板の前記接続パッドと電気的に接続されてなるプローブピンと、
を具えることを特徴とする、IC電気特性検査用配線基板。
【請求項7】
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体を形成する工程と、
前記抵抗体の、前記配線との接触面において、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層を形成する工程と、
を具えることを特徴とする、配線基板の製造方法。
【請求項8】
前記低抵抗層と前記配線とは同一の材料からなり、同一の工程において製造されることを特徴とする、請求項7に記載の配線基板の製造方法。
【請求項1】
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、
を具えてなる配線基板において、
前記抵抗体の前記配線との接触面に、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層と、
を具えることを特徴とする、配線基板。
【請求項2】
前記抵抗体は、前記配線とその両端部に電気的に接触し、前記低抵抗層は、前記抵抗体の前記両端部に形成されたことを特徴とする、請求項1に記載の配線基板。
【請求項3】
前記低抵抗層の幅が前記配線の幅よりも大きいことを特徴とする、請求項1又は2に記載の配線基板。
【請求項4】
前記低抵抗層の幅が前記抵抗体の幅と同一であることを特徴とする、請求項3に記載の配線基板。
【請求項5】
前記低抵抗層は、前記配線と同一の材料から構成されることを特徴とする、請求項1〜4のいずれか一に記載の配線基板。
【請求項6】
請求項1〜5のいずれか一に記載の配線基板と、
前記配線基板の前記接続パッドと電気的に接続されてなるプローブピンと、
を具えることを特徴とする、IC電気特性検査用配線基板。
【請求項7】
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体を形成する工程と、
前記抵抗体の、前記配線との接触面において、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層を形成する工程と、
を具えることを特徴とする、配線基板の製造方法。
【請求項8】
前記低抵抗層と前記配線とは同一の材料からなり、同一の工程において製造されることを特徴とする、請求項7に記載の配線基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2010−45100(P2010−45100A)
【公開日】平成22年2月25日(2010.2.25)
【国際特許分類】
【出願番号】特願2008−206967(P2008−206967)
【出願日】平成20年8月11日(2008.8.11)
【出願人】(000004547)日本特殊陶業株式会社 (2,912)
【Fターム(参考)】
【公開日】平成22年2月25日(2010.2.25)
【国際特許分類】
【出願日】平成20年8月11日(2008.8.11)
【出願人】(000004547)日本特殊陶業株式会社 (2,912)
【Fターム(参考)】
[ Back to top ]