電圧駆動型半導体素子のゲート駆動回路。
【課題】過電流時の強制遮断機能を従来よりも小型，低コストに実現できるようにする。
【解決手段】フォトカプラ１２の出力とトランジスタ１０，１１のベースとの間に、抵抗１５と２５との直列回路を接続し、この２直列接続された抵抗１５と２５との接続点に、従来回路と同じくか電流時強制遮断を目的とするスイッチ素子１９と抵抗２１との直列回路を接続するとともに、抵抗２５とトランジスタ１０，１１のベースとの接続点と、ＩＧＢＴ５のエミッタとの間にコンデンサ２６を接続し、かつ、抵抗２５と並列にダイオード２７を接続することにより、特にコンデンサ２６として小型，低コストのものを使用可能とする。
【解決手段】フォトカプラ１２の出力とトランジスタ１０，１１のベースとの間に、抵抗１５と２５との直列回路を接続し、この２直列接続された抵抗１５と２５との接続点に、従来回路と同じくか電流時強制遮断を目的とするスイッチ素子１９と抵抗２１との直列回路を接続するとともに、抵抗２５とトランジスタ１０，１１のベースとの接続点と、ＩＧＢＴ５のエミッタとの間にコンデンサ２６を接続し、かつ、抵抗２５と並列にダイオード２７を接続することにより、特にコンデンサ２６として小型，低コストのものを使用可能とする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの電力用電圧駆動型半導体素子のゲート駆動回路、特に過電流時の強制遮断機能を有するゲート駆動回路に関する。
【背景技術】
【０００２】
図３にＩＧＢＴを用いたインバータの一般的な主回路を示す。同図の符号１は直流電源回路（交流入力のインバータの場合は整流器＋電解コンデンサで構成される）、２は直流から交流に変換するＩＧＢＴおよびダイオードよりなるインバータ回路、３，４はＩＧＢＴのドライブ回路（駆動回路：各素子対応に設けられる）、５はＩＧＢＴ、６はＩＧＢＴに逆並列に接続されるダイオード、７はモータなどの負荷である。また、ＣＴはＩＧＢＴをオン・オフさせるための制御信号で、図示されない制御回路より出力される。
【０００３】
図４に、例えば特許文献１に開示されている、過電流時の強制遮断機能を有するゲート駆動回路の従来例を示す。
９ａ，９ｂは回路駆動用の正側電源，負側電源（ともに通常１５Ｖ前後）、１０，１１はＩＧＢＴ５をターンオン，ターンオフさせるためのトランジスタなどのスイッチ素子で、ターンオン用スイッチ素子がＮＰＮトランジスタからなり、ターンオフ用スイッチ素子がＰＮＰトランジスタからなり、フォトカプラなどの絶縁器１２からの信号Ｓにより相補的に動作する。なお、１０，１１はＦＥＴ（電界効果トランジスタ）を用いてもよいが、これら素子のベースまたはゲートを制御用端子とも呼ぶ。
【０００４】
図４では、信号ＳがＨ（ハイ）になるとトランジスタ１０がオンし、その結果ＩＧＢＴ５のゲートに電流が流れ込み、ＩＧＢＴ５がオンする。一方、信号ＳがＬ（ロー）の場合はトランジスタ１１がオンし、ＩＧＢＴ５に蓄積されているゲート電荷が放電する方向に電流が流れ、ＩＧＢＴ５はオフする。なお、１４はゲート電流制限用のゲート抵抗、１５はトランジスタ１０，１１のベース抵抗である。
【０００５】
また、ＩＧＢＴ５のコレクタに接続されたダイオード１６は、過電流検出を目的に接続されたＩＧＢＴ５のオン電圧（ＶCE）検出用のダイオードである。すなわち、信号ＳのＨ時に、ＩＧＢＴ５のオン電圧相当の電位Ｐ１がツェナーダイオード１８のツェナー電圧（ＶＺ）以上になる、つまりＩＧＢＴ５が過電流状態となって、ＩＧＢＴ５のオン電圧が上昇し或る設定値以上になると、ツェナーダイオード１８が導通しスイッチ素子１９がオンとなる。
【０００６】
その結果、電位Ｐ２はトランジスタ１０，１１用のベース抵抗１５と、スイッチ素子１９と直列接続された抵抗２１とで分圧された電位となり、トランジスタ１０がオフ、トランジスタ１１がオンすることでＩＧＢＴ５が強制遮断される。このとき、コンデンサ２２が接続されているため電位Ｐ２は即刻低下するのではなく、抵抗２１とコンデンサ２２との放電時定数により、ある時間を持って低下する。そのため、ＩＧＢＴ５のゲート部（ＶGE）にもほぼ同様の波形が印加されることから（ＩＧＢＴ５のゲートのＶｔｈ電圧まで時間ｔ０をもって徐々に低下する）、その期間コレクタ電流ｉｃが制限され、大きなターンオフサージ電圧の発生しないソフト遮断が実現される。以上の様子を、図５に示す。
【０００７】
【特許文献１】特開平０５−１６１３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図４のトランジスタ１０，１１用のベース部で、ＩＧＢＴの通常のスイッチング動作を調整する例を図６に示す。
同図からも明らかなように、トランジスタ１０，１１のベース（制御用端子）とＩＧＢＴ５のエミッタ電位間に、コンデンサ２３を付加して構成される。こうすることで、ベース抵抗１５とコンデンサ２３とでフィルタ回路が形成され、その時定数の設定によりＩＧＢＴのスイッチング動作速度を調整することが可能である。すなわち、フィルタ時定数が大きいほどスイッチング速度が遅くなり、ＩＧＢＴのスイッチング波形としては緩やかとなる（その反面、スイッチング損失は増加する）
【０００９】
ところで、図６の回路を設計する場合、各回路定数は通常は以下の（１）〜（４）のような手順で決定される必要がある。
（１）ベース抵抗１５：ＩＧＢＴのゲート電流とトランジスタ１０，１１の直流電流増幅率（ｈFE）から必要となるベース電流を決め、そのベース電流とゲート駆動回路の電源電圧（９ａ，９ｂ）とからベース抵抗１５を決める。
【００１０】
（２）コンデンサ２３：ＩＧＢＴやダイオードがスイッチングする際のサージ電圧や損失を許容値以内にすることを目的に、スイッチング時間の調整を行なう。その調整時間をベース抵抗１５との時定数で決定する。
（３）抵抗２１：過電流時の強制遮断動作において、定常状態となったときの電位Ｐ２を決め、その電位となるように抵抗１５との分圧関係で抵抗２１を決定する。
（４）コンデンサ２２：過電流強制遮断時において、ソフト遮断化を図るために、電位Ｐ２が低下する時定数を決定する。抵抗２１との関係でコンデンサ２２を決定する。
【００１１】
ここで、１００Ａ程度以上のＩＧＢＴを適用する中大容量クラスの装置を想定した場合、上記（１）〜（４）に基づき各回路定数を設計すると、
（１）ベース抵抗１５は数１０Ω。
（２）ベース部の時定数は数１００ｎｓ程度に設定する必要があるため、コンデンサ２３は１０ｎＦ程度。
（３）過電流強制遮断時の電位Ｐ２は、過電流状態からＩＧＢＴ５のゲートのＶｔｈに比べて十分低くする必要があるため（１Ｖ程度）、抵抗１５との関係から抵抗２１は数Ω。
（４）過電流強制遮断時の時定数は、過電流状態から十分に電流を抑制する必要から、数μｓ程度の設定が必要、よって、コンデンサ２２は数μＦ。
となる。
【００１２】
上記（１）〜（４）の設計において、特にコストおよび体積で問題になるのがコンデンサ２２，抵抗２１，スイッチ素子１９である。すなわち、スイッチ素子１９がオンすると、ループ電流Ｌが流れるが、この電流経路はコンデンサ２２と抵抗２１の直列回路になることから、スイッチ素子１９がターンオン時の初期電流ｉ０は、
ｉ０＝コンデンサ２２の充電電圧／抵抗２１＝数Ａ
となり、抵抗２１およびスイッチ素子１９は、上記電流を流せる定格のものが必要であった。また、コンデンサ２２においても、コンデンサは容量が大きくなるほどその体積も大きくなりコスト高になるため、数μＦのコンデンサは体積，コストともにチップ部品レベルのものとはならない。
【００１３】
したがって、この発明の課題は、過電流時の強制遮断機能を従来よりも小型，低コストに実現可能とすることにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するため、請求項１の発明では、電力変換装置に用いる電圧駆動型半導体素子のゲート駆動回路において、
信号絶縁器の信号出力端子と、前記電圧駆動型半導体素子のゲート端子に接続されてゲート電流を流すために相補的に動作する半導体素子の制御用端子との間に、第１と第２の抵抗との直列回路を接続するとともに、この第１の抵抗と第２の抵抗との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、その電圧駆動型半導体素子が過電流状態となった場合に、電圧駆動型半導体素子を強制遮断することを目的にオンさせるスイッチ素子を接続し、かつ前記第２の抵抗と前記半導体素子の制御用端子との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、コンデンサを接続したことを特徴とする。
【００１５】
上記請求項１の発明においては、前記第２の抵抗と並列にアノード側が前記第１の抵抗側となるように、第１のダイオードを接続することができ（請求項２の発明）、請求項１または２の発明においては、前記絶縁器の信号出力端子と、前記半導体素子の制御用端子との間に、アノード側が半導体素子の制御用端子側となるように第２のダイオードを接続することができる（請求項３の発明）。
【発明の効果】
【００１６】
この発明によれば、従来と同等の機能を、少ない部品点数で、しかも電流定格の小さいトランジスタや抵抗，および静電容量の小さなコンデンサで実現できるので、小型で安価な回路を構築することが可能となる。
【発明を実施するための最良の形態】
【００１７】
図１はこの発明の実施の形態を示す回路図である。
これは、フォトカプラ１２の出力とトランジスタ１０，１１のベース（制御用端子）間に、抵抗１５と２５との直列回路を接続し、この２直列接続された抵抗１５と２５との接続点に、従来回路と同じく強制遮断を目的とするスイッチ素子１９と抵抗２１との直列回路を接続するとともに、抵抗２５とトランジスタ１０，１１のベースとの接続点と、ＩＧＢＴ５のエミッタとの間にコンデンサ２６を接続し、かつ、抵抗２５と並列にダイオード２７を接続した点が特徴である。
【００１８】
以上のように構成することで、各回路定数は以下のようになる。
（１）ベース抵抗１５は従来と同等の数１０Ω、抵抗２５はダイオード２７が並列接続されているため、ＩＧＢＴがターンオンする場合にはベース抵抗とはならない。
（２）ベース部の時定数が数１００ｎｓ程度の設定から、コンデンサ２６は抵抗１５との関係で１０ｎＦ程度。
（３）過電流強制遮断時の電位Ｐ２は、従来方式と同様、誤動作防止からＩＧＢＴ５のゲートのＶｔｈに比べて十分低くする必要があるため（１Ｖ程度）、抵抗２１は数Ω。
（４）過電流強制遮断時の時定数は、数μｓ程度の設定から、抵抗２５はコンデンサ２６との関係で数１００Ω。
となる。
【００１９】
ここで、スイッチ素子１９がオンした場合に流れる電流ループＬに着目すると、コンデンサ２６は１０ｎＦ程度、抵抗２５は数１００Ωとなることから、ターンオン時の初期電流ｉ０は、
ｉ０＝コンデンサ２６の充電電圧／（抵抗２５＋抵抗２１）＝数１０ｍＡ
となり、従来方式と比べ１／１００程度となる。その分スイッチ素子１９や抵抗２１，２５は定格の小さい部品が適用できる。またコンデンサ２６も従来回路のコンデンサ２２と比較して、小型，低コストのものが適用できる。
【００２０】
図２にこの発明の他の実施の形態を示す。
これは、フォトカプラ１２の出力とトランジスタ１０，１１のベース（制御用端子）との間に、抵抗２９とダイオード３０の直列回路を接続した点が特徴である。これにより、通常のＩＧＢＴのスイッチング動作時（ターンオフ時）において、コンデンサ２６の放電時定数が抵抗２９によって調製可能となるため、図１と比べてターンオフ波形の調整と、ターンオン波形の調整を独立して実施することができる。なお、ＩＧＢＴがターンオンする際に、抵抗２５がベース抵抗となっても良ければ、ダイオード２７を省略することもできる。また、段落００１８の（３）項において、電位Ｐ２が０Ｖでも良い場合は、抵抗２１を省略し短絡することができる。
【図面の簡単な説明】
【００２１】
【図１】この発明の実施の形態を示す回路図
【図２】この発明の他の実施の形態を示す回路図
【図３】一般的なインバータ主回路を示す回路図
【図４】過電流時の強制遮断機能を有するゲート駆動回路の従来例を示す回路図
【図５】図４の動作説明図
【図６】図４の改良例を示す回路図
【符号の説明】
【００２２】
５…ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、６…ダイオード、９ａ，９ｂ…直流電源、１０，１１，１９…トランジスタ、１２…フォトカプラ（絶縁器）、１４，１５，２１，２５，２９…抵抗、１６，２７，３０…ダイオード、１８…ツェナーダイオード、２６…コンデンサ。
【技術分野】
【０００１】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの電力用電圧駆動型半導体素子のゲート駆動回路、特に過電流時の強制遮断機能を有するゲート駆動回路に関する。
【背景技術】
【０００２】
図３にＩＧＢＴを用いたインバータの一般的な主回路を示す。同図の符号１は直流電源回路（交流入力のインバータの場合は整流器＋電解コンデンサで構成される）、２は直流から交流に変換するＩＧＢＴおよびダイオードよりなるインバータ回路、３，４はＩＧＢＴのドライブ回路（駆動回路：各素子対応に設けられる）、５はＩＧＢＴ、６はＩＧＢＴに逆並列に接続されるダイオード、７はモータなどの負荷である。また、ＣＴはＩＧＢＴをオン・オフさせるための制御信号で、図示されない制御回路より出力される。
【０００３】
図４に、例えば特許文献１に開示されている、過電流時の強制遮断機能を有するゲート駆動回路の従来例を示す。
９ａ，９ｂは回路駆動用の正側電源，負側電源（ともに通常１５Ｖ前後）、１０，１１はＩＧＢＴ５をターンオン，ターンオフさせるためのトランジスタなどのスイッチ素子で、ターンオン用スイッチ素子がＮＰＮトランジスタからなり、ターンオフ用スイッチ素子がＰＮＰトランジスタからなり、フォトカプラなどの絶縁器１２からの信号Ｓにより相補的に動作する。なお、１０，１１はＦＥＴ（電界効果トランジスタ）を用いてもよいが、これら素子のベースまたはゲートを制御用端子とも呼ぶ。
【０００４】
図４では、信号ＳがＨ（ハイ）になるとトランジスタ１０がオンし、その結果ＩＧＢＴ５のゲートに電流が流れ込み、ＩＧＢＴ５がオンする。一方、信号ＳがＬ（ロー）の場合はトランジスタ１１がオンし、ＩＧＢＴ５に蓄積されているゲート電荷が放電する方向に電流が流れ、ＩＧＢＴ５はオフする。なお、１４はゲート電流制限用のゲート抵抗、１５はトランジスタ１０，１１のベース抵抗である。
【０００５】
また、ＩＧＢＴ５のコレクタに接続されたダイオード１６は、過電流検出を目的に接続されたＩＧＢＴ５のオン電圧（ＶCE）検出用のダイオードである。すなわち、信号ＳのＨ時に、ＩＧＢＴ５のオン電圧相当の電位Ｐ１がツェナーダイオード１８のツェナー電圧（ＶＺ）以上になる、つまりＩＧＢＴ５が過電流状態となって、ＩＧＢＴ５のオン電圧が上昇し或る設定値以上になると、ツェナーダイオード１８が導通しスイッチ素子１９がオンとなる。
【０００６】
その結果、電位Ｐ２はトランジスタ１０，１１用のベース抵抗１５と、スイッチ素子１９と直列接続された抵抗２１とで分圧された電位となり、トランジスタ１０がオフ、トランジスタ１１がオンすることでＩＧＢＴ５が強制遮断される。このとき、コンデンサ２２が接続されているため電位Ｐ２は即刻低下するのではなく、抵抗２１とコンデンサ２２との放電時定数により、ある時間を持って低下する。そのため、ＩＧＢＴ５のゲート部（ＶGE）にもほぼ同様の波形が印加されることから（ＩＧＢＴ５のゲートのＶｔｈ電圧まで時間ｔ０をもって徐々に低下する）、その期間コレクタ電流ｉｃが制限され、大きなターンオフサージ電圧の発生しないソフト遮断が実現される。以上の様子を、図５に示す。
【０００７】
【特許文献１】特開平０５−１６１３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図４のトランジスタ１０，１１用のベース部で、ＩＧＢＴの通常のスイッチング動作を調整する例を図６に示す。
同図からも明らかなように、トランジスタ１０，１１のベース（制御用端子）とＩＧＢＴ５のエミッタ電位間に、コンデンサ２３を付加して構成される。こうすることで、ベース抵抗１５とコンデンサ２３とでフィルタ回路が形成され、その時定数の設定によりＩＧＢＴのスイッチング動作速度を調整することが可能である。すなわち、フィルタ時定数が大きいほどスイッチング速度が遅くなり、ＩＧＢＴのスイッチング波形としては緩やかとなる（その反面、スイッチング損失は増加する）
【０００９】
ところで、図６の回路を設計する場合、各回路定数は通常は以下の（１）〜（４）のような手順で決定される必要がある。
（１）ベース抵抗１５：ＩＧＢＴのゲート電流とトランジスタ１０，１１の直流電流増幅率（ｈFE）から必要となるベース電流を決め、そのベース電流とゲート駆動回路の電源電圧（９ａ，９ｂ）とからベース抵抗１５を決める。
【００１０】
（２）コンデンサ２３：ＩＧＢＴやダイオードがスイッチングする際のサージ電圧や損失を許容値以内にすることを目的に、スイッチング時間の調整を行なう。その調整時間をベース抵抗１５との時定数で決定する。
（３）抵抗２１：過電流時の強制遮断動作において、定常状態となったときの電位Ｐ２を決め、その電位となるように抵抗１５との分圧関係で抵抗２１を決定する。
（４）コンデンサ２２：過電流強制遮断時において、ソフト遮断化を図るために、電位Ｐ２が低下する時定数を決定する。抵抗２１との関係でコンデンサ２２を決定する。
【００１１】
ここで、１００Ａ程度以上のＩＧＢＴを適用する中大容量クラスの装置を想定した場合、上記（１）〜（４）に基づき各回路定数を設計すると、
（１）ベース抵抗１５は数１０Ω。
（２）ベース部の時定数は数１００ｎｓ程度に設定する必要があるため、コンデンサ２３は１０ｎＦ程度。
（３）過電流強制遮断時の電位Ｐ２は、過電流状態からＩＧＢＴ５のゲートのＶｔｈに比べて十分低くする必要があるため（１Ｖ程度）、抵抗１５との関係から抵抗２１は数Ω。
（４）過電流強制遮断時の時定数は、過電流状態から十分に電流を抑制する必要から、数μｓ程度の設定が必要、よって、コンデンサ２２は数μＦ。
となる。
【００１２】
上記（１）〜（４）の設計において、特にコストおよび体積で問題になるのがコンデンサ２２，抵抗２１，スイッチ素子１９である。すなわち、スイッチ素子１９がオンすると、ループ電流Ｌが流れるが、この電流経路はコンデンサ２２と抵抗２１の直列回路になることから、スイッチ素子１９がターンオン時の初期電流ｉ０は、
ｉ０＝コンデンサ２２の充電電圧／抵抗２１＝数Ａ
となり、抵抗２１およびスイッチ素子１９は、上記電流を流せる定格のものが必要であった。また、コンデンサ２２においても、コンデンサは容量が大きくなるほどその体積も大きくなりコスト高になるため、数μＦのコンデンサは体積，コストともにチップ部品レベルのものとはならない。
【００１３】
したがって、この発明の課題は、過電流時の強制遮断機能を従来よりも小型，低コストに実現可能とすることにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するため、請求項１の発明では、電力変換装置に用いる電圧駆動型半導体素子のゲート駆動回路において、
信号絶縁器の信号出力端子と、前記電圧駆動型半導体素子のゲート端子に接続されてゲート電流を流すために相補的に動作する半導体素子の制御用端子との間に、第１と第２の抵抗との直列回路を接続するとともに、この第１の抵抗と第２の抵抗との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、その電圧駆動型半導体素子が過電流状態となった場合に、電圧駆動型半導体素子を強制遮断することを目的にオンさせるスイッチ素子を接続し、かつ前記第２の抵抗と前記半導体素子の制御用端子との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、コンデンサを接続したことを特徴とする。
【００１５】
上記請求項１の発明においては、前記第２の抵抗と並列にアノード側が前記第１の抵抗側となるように、第１のダイオードを接続することができ（請求項２の発明）、請求項１または２の発明においては、前記絶縁器の信号出力端子と、前記半導体素子の制御用端子との間に、アノード側が半導体素子の制御用端子側となるように第２のダイオードを接続することができる（請求項３の発明）。
【発明の効果】
【００１６】
この発明によれば、従来と同等の機能を、少ない部品点数で、しかも電流定格の小さいトランジスタや抵抗，および静電容量の小さなコンデンサで実現できるので、小型で安価な回路を構築することが可能となる。
【発明を実施するための最良の形態】
【００１７】
図１はこの発明の実施の形態を示す回路図である。
これは、フォトカプラ１２の出力とトランジスタ１０，１１のベース（制御用端子）間に、抵抗１５と２５との直列回路を接続し、この２直列接続された抵抗１５と２５との接続点に、従来回路と同じく強制遮断を目的とするスイッチ素子１９と抵抗２１との直列回路を接続するとともに、抵抗２５とトランジスタ１０，１１のベースとの接続点と、ＩＧＢＴ５のエミッタとの間にコンデンサ２６を接続し、かつ、抵抗２５と並列にダイオード２７を接続した点が特徴である。
【００１８】
以上のように構成することで、各回路定数は以下のようになる。
（１）ベース抵抗１５は従来と同等の数１０Ω、抵抗２５はダイオード２７が並列接続されているため、ＩＧＢＴがターンオンする場合にはベース抵抗とはならない。
（２）ベース部の時定数が数１００ｎｓ程度の設定から、コンデンサ２６は抵抗１５との関係で１０ｎＦ程度。
（３）過電流強制遮断時の電位Ｐ２は、従来方式と同様、誤動作防止からＩＧＢＴ５のゲートのＶｔｈに比べて十分低くする必要があるため（１Ｖ程度）、抵抗２１は数Ω。
（４）過電流強制遮断時の時定数は、数μｓ程度の設定から、抵抗２５はコンデンサ２６との関係で数１００Ω。
となる。
【００１９】
ここで、スイッチ素子１９がオンした場合に流れる電流ループＬに着目すると、コンデンサ２６は１０ｎＦ程度、抵抗２５は数１００Ωとなることから、ターンオン時の初期電流ｉ０は、
ｉ０＝コンデンサ２６の充電電圧／（抵抗２５＋抵抗２１）＝数１０ｍＡ
となり、従来方式と比べ１／１００程度となる。その分スイッチ素子１９や抵抗２１，２５は定格の小さい部品が適用できる。またコンデンサ２６も従来回路のコンデンサ２２と比較して、小型，低コストのものが適用できる。
【００２０】
図２にこの発明の他の実施の形態を示す。
これは、フォトカプラ１２の出力とトランジスタ１０，１１のベース（制御用端子）との間に、抵抗２９とダイオード３０の直列回路を接続した点が特徴である。これにより、通常のＩＧＢＴのスイッチング動作時（ターンオフ時）において、コンデンサ２６の放電時定数が抵抗２９によって調製可能となるため、図１と比べてターンオフ波形の調整と、ターンオン波形の調整を独立して実施することができる。なお、ＩＧＢＴがターンオンする際に、抵抗２５がベース抵抗となっても良ければ、ダイオード２７を省略することもできる。また、段落００１８の（３）項において、電位Ｐ２が０Ｖでも良い場合は、抵抗２１を省略し短絡することができる。
【図面の簡単な説明】
【００２１】
【図１】この発明の実施の形態を示す回路図
【図２】この発明の他の実施の形態を示す回路図
【図３】一般的なインバータ主回路を示す回路図
【図４】過電流時の強制遮断機能を有するゲート駆動回路の従来例を示す回路図
【図５】図４の動作説明図
【図６】図４の改良例を示す回路図
【符号の説明】
【００２２】
５…ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、６…ダイオード、９ａ，９ｂ…直流電源、１０，１１，１９…トランジスタ、１２…フォトカプラ（絶縁器）、１４，１５，２１，２５，２９…抵抗、１６，２７，３０…ダイオード、１８…ツェナーダイオード、２６…コンデンサ。
【特許請求の範囲】
【請求項１】
電力変換装置に用いる電圧駆動型半導体素子のゲート駆動回路において、
信号絶縁器の信号出力端子と、前記電圧駆動型半導体素子のゲート端子に接続されてゲート電流を流すために相補的に動作する半導体素子の制御用端子との間に、第１と第２の抵抗との直列回路を接続するとともに、この第１の抵抗と第２の抵抗との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、その電圧駆動型半導体素子が過電流状態となった場合に、電圧駆動型半導体素子を強制遮断することを目的にオンさせるスイッチ素子を接続し、かつ前記第２の抵抗と前記半導体素子の制御用端子との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、コンデンサを接続したことを特徴とする電圧駆動型半導体素子のゲート駆動回路。
【請求項２】
前記第２の抵抗と並列にアノード側が前記第１の抵抗側となるように、第１のダイオードを接続したことを特徴とする請求項１に記載の電圧駆動型半導体素子のゲート駆動回路。
【請求項３】
前記絶縁器の信号出力端子と、前記半導体素子の制御用端子との間に、アノード側が半導体素子の制御用端子側となるように第２のダイオードを接続したことを特徴とする請求項１または２に記載の電圧駆動型半導体素子のゲート駆動回路。
【請求項１】
電力変換装置に用いる電圧駆動型半導体素子のゲート駆動回路において、
信号絶縁器の信号出力端子と、前記電圧駆動型半導体素子のゲート端子に接続されてゲート電流を流すために相補的に動作する半導体素子の制御用端子との間に、第１と第２の抵抗との直列回路を接続するとともに、この第１の抵抗と第２の抵抗との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、その電圧駆動型半導体素子が過電流状態となった場合に、電圧駆動型半導体素子を強制遮断することを目的にオンさせるスイッチ素子を接続し、かつ前記第２の抵抗と前記半導体素子の制御用端子との接続点と、前記電圧駆動型半導体素子のエミッタ端子との間に、コンデンサを接続したことを特徴とする電圧駆動型半導体素子のゲート駆動回路。
【請求項２】
前記第２の抵抗と並列にアノード側が前記第１の抵抗側となるように、第１のダイオードを接続したことを特徴とする請求項１に記載の電圧駆動型半導体素子のゲート駆動回路。
【請求項３】
前記絶縁器の信号出力端子と、前記半導体素子の制御用端子との間に、アノード側が半導体素子の制御用端子側となるように第２のダイオードを接続したことを特徴とする請求項１または２に記載の電圧駆動型半導体素子のゲート駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−１０４８０５（Ｐ２００７−１０４８０５Ａ）
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００５−２９１１２９（Ｐ２００５−２９１１２９）
【出願日】平成１７年１０月４日（２００５．１０．４）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１７年１０月４日（２００５．１０．４）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]