電子基板、その製造方法および電子機器
【課題】複数本の巻き線１４１，２４１を備え、巻き線１４１，２４１の隙間に非磁性材料４４が充填され、周囲を磁性体材料４３で覆われたインダクタ素子４０を、簡単に製造することが可能な、電子基板を提供する。
【解決手段】基体１０上に形成された複数の第１配線１２と、複数の第１配線１２の中央部を覆うように連続形成された第２磁性層３１と、第２磁性層３１の表面を横断するように形成された複数の第２配線２２とを備え、第２配線１２２は、一の第１配線１１３の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の端部とを、順に連結するように配置され、インダクタ素子４０は、第１配線１２および第２配線２２からなる複数本の巻き線１４１，２４１を備え、隣接する巻き線１４１，２４１の隙間には非磁性材料４４が充填されるとともに、前記インダクタ素子の周囲が磁性体材料４３で覆われている。
【解決手段】基体１０上に形成された複数の第１配線１２と、複数の第１配線１２の中央部を覆うように連続形成された第２磁性層３１と、第２磁性層３１の表面を横断するように形成された複数の第２配線２２とを備え、第２配線１２２は、一の第１配線１１３の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の端部とを、順に連結するように配置され、インダクタ素子４０は、第１配線１２および第２配線２２からなる複数本の巻き線１４１，２４１を備え、隣接する巻き線１４１，２４１の隙間には非磁性材料４４が充填されるとともに、前記インダクタ素子の周囲が磁性体材料４３で覆われている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子基板、その製造方法および電子機器に関するものである。
【背景技術】
【０００２】
携帯電話やパーソナルコンピュータ等の電子機器には、電子回路が形成された電子基板（半導体チップ）が搭載されている。この電子基板は、抵抗やインダクタ素子、キャパシタ等の受動素子とともに利用される場合がある。特許文献１および特許文献２には、電子基板上にスパイラルインダクタ素子を形成する技術が提案されている。スパイラルインダクタ素子は、コアとなる台座の表面に渦巻き状の巻き線が形成されたものである。また非特許文献１には、電子基板上にトロイダルインダクタ素子を形成する技術が提案されている。トロイダルインダクタ素子は、リング状のコアの周りに、らせん状の巻き線が形成されたものである。
【特許文献１】特開２００２−１６４４６８号公報
【特許文献２】特開２００３−３４７４１０号公報
【非特許文献１】Ｅｒｍｏｌｏｖ ｅｔ ａｌ，（Ｍｉｃｒｏｒｅｐｌｉｃａｔｅｄ ＲＦ Ｔｏｒｏｉｄａｌ Ｉｎｄｕｃｔｏｒ），ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，Ｖｏｌ．５２，Ｎｏ．１，Ｊａｎｕａｒｙ ２００４，ｐ２９−３６
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、インダクタ素子で発生する磁束と電子基板を構成するシリコンとの干渉により漏れ電流が発生するので、インダクタ素子のＱ値（インダクタンスと抵抗値との比）の向上に限界があるという問題がある。
近時では、電子基板や半導体チップ上に形成されたインダクタ素子をチョークコイルや変圧器等電源回路の一部として機能させることが検討されている。この場合には、インダクタ素子のインダクタンス値の向上が不可欠である。しかしながら、インダクタ素子のインダクタンス値の向上には、コイルの多巻き化が伴い、多くの電流を流すために発熱も伴うことになる。そのため、電子基板の大型化の抑制および温度上昇の抑制が望まれている。
【０００４】
本発明は、上記課題を解決するためになされたものであって、電気的特性を向上させることが可能であり、また放熱特性を向上させることが可能な電子基板、その製造方法および電子機器の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る電子基板は、基体上にインダクタ素子を備えた電子基板であって、前記基体上に形成された複数の第１配線と、前記複数の第１配線の中央部を覆うように連続形成された磁性層と、前記磁性層の表面を横断するように形成された複数の第２配線とを備え、前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、前記インダクタ素子は、前記第１配線および前記第２配線からなる複数本の巻き線を備え、隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていることを特徴とする。
この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびＱ値を向上させることができる。また、磁性体材料によって閉磁路が形成されているので、磁束密度をさらに増加させることが可能となり、インダクタ素子のインダクタンス値およびＱ値をさらに向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
【０００６】
また前記インダクタ素子を外部に接続する電極を備え、前記複数本の巻き線が、それぞれ異なる前記電極に連結されていてもよい。
この構成によれば、複数本の巻き線を備えたインダクタ素子により変圧器を構成することが可能になる。
【０００７】
また前記インダクタ素子を外部に接続する電極を備え、前記複数本の巻き線が、共通の前記電極に連結されていてもよい。
この構成によれば、高効率のインダクタ素子を備え、電気的特性に優れた電子基板を提供することができる。
【０００８】
また前記基体の周囲の全部または一部が、前記基体より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。
したがって、電子基板の温度上昇を抑制することができる。
【０００９】
また前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着されていることが望ましい。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の温度上昇を抑制することができる。
【００１０】
一方、本発明に係る電子基板の製造方法は、基体上にインダクタ素子を備えた電子基板の製造方法であって、前記基体上に第１磁性層を形成する工程と、前記第１磁性層上に複数の第１配線を形成する工程と、隣接する前記第１配線の隙間に第１非磁性層を形成する工程と、前記複数の第１配線の中央部を覆うように第２磁性層を連続形成する工程と、前記第２磁性層の表面を横断するように複数の第２配線を形成する工程と、隣接する前記第２配線の隙間に第２非磁性層を形成する工程と、前記複数の第２配線を覆うように第３磁性層を形成する工程と、を備え、前記第２配線を形成する工程では、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように第２配線を配置することにより、前記第１配線および前記第２配線からなる複数本の巻き線を備えた前記インダクタ素子を形成することを特徴とする。
この構成によれば、複数本の巻き線を備え、磁性層により閉磁路が形成されたインダクタ素子を簡単に形成することができる。
【００１１】
また前記第２配線の形成工程では、前記インダクタ素子を外部に接続する電極と、前記第１配線または前記第２配線との連結配線を形成することが望ましい。
この構成によれば、連結配線を連結すべき第１配線または第２配線を変更することにより、巻き線の巻き数の変更を行うことが可能になり、インダクタ素子の特性変更を低コストで行うことができる。これにより、変圧器の変圧率の変更等を簡単に行うことができる。
【００１２】
一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの電子機器を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（第１実施形態）
図１は電子基板の説明図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線における側面断面図である。なお図１（ａ）では、後述するソルダーレジストおよび放熱部材の記載を省略している。図１（ａ）に示すように、本実施形態に係る電子基板１は、例えばＩＣやＬＳＩ等の集積回路のベアチップであり、基体１０の表面上にインダクタ素子４０を備えている。
【００１４】
図１（ｂ）に示すように、電子基板１は、シリコンやガラス、石英、水晶等からなる基体１０を備えている。その基体１０の表面には、電子回路（不図示）が形成されている。
その電子回路は、少なくとも配線パターンが形成されており、複数のパッシブコンポーネント（部品）や複数のトランジスタ、複数の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等の半導体素子や、それらを相互に接続する配線等によって構成されている。その電子回路を保護するため、基体１０の表面には、ＳｉＮ等の電気絶縁性材料からなるパッシベーション膜８が形成されている。一方、基体１０の表面周縁部や中央部には、電子回路を外部に電気的接続するための電極６２が形成されている。その電極６２の表面には、パッシベーション膜８の開口部が形成されている。
【００１５】
（インダクタ素子）
図２はインダクタ素子の説明図であり、図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）のＣ−Ｃ線における側面断面図である。また、図１０は図２（ａ）のＤ−Ｄ線における側面断面図である。なお図２（ａ）では、後述するソルダーレジストおよび放熱部材の記載を省略している。また図２（ａ）では、紙面上側を＋Ｙ方向とし、紙面右側を＋Ｘ方向としている。
図２（ａ）、図２（ｂ）および図１０に示すように、インダクタ素子４０は、ライン状の第２磁性層３１と、第２磁性層３１の裏面を横断するように配置された複数の第１配線１２と、第２磁性層３１の表面を横断するように配置された複数の第２配線２２とを備え、第１配線１２および第２配線２２によりらせん状の巻き線４１が形成されている。そして、一次側の巻き線１４１および二次側の巻き線２４１を、第２磁性層３１からなるコア４２の周囲に配置して、インダクタ素子４０が形成されている。このインダクタ素子４０の周囲は磁性体材料４３によって覆われ、閉磁路が形成されている。このインダクタ素子４０は、例えば変圧器（トランス）として機能させることができる。
【００１６】
図２（ｂ）および図１０に示すように、パッシベーション膜８の表面におけるインダクタ素子４０の形成領域には、磁性体材料４３によって、第１磁性層４３ａが形成されている。ここで、磁性体材料４３は、後述する第２磁性層と同様に、例えばフェライト等が用いられる。
この第１磁性層４３ａの表面に第１配線１２が形成されている。この第１配線１２は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の導電性材料で形成されている。なおインダクタ素子４０の巻き線として必要な抵抗レンジや耐許容電流値等の特性に応じて、第１配線１２の構成材料を適宜選択することができる。なお電解メッキ法により第１配線１２を形成する場合には、第１配線１２は下地層の表面に形成されるが、図２（ｂ）では下地層の記載を省略している。
【００１７】
図２（ａ）に示すように、第１配線１２は略平行四辺形状にパターニングされ、複数の第１配線１２が略平行に配置されている。なお隣接する第１配線１２間のスペースは、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。これにより、第１配線１２のＬ／Ｓ（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ）の比率が大きくなり、配線抵抗を低減することができる。そして複数の第１配線１２のうち、＋Ｙ側の端部に配置された第１配線１１８が、連結配線１１１ａを介して一次側電極１１１に連結され、その隣に配置された第１配線２１８が、連結配線２１１ａを介して二次側電極２１１に連結されている。
また、図１０に示すように、隣接する第１配線１２間のスペースには、非磁性材料４４が充填され、第１非磁性層４４ａが形成されている。ここで非磁性材料４４としては、アクリル樹脂や感光性ポリイミド、ＢＣＢ（ベンゾシクロブテン）、フェノールノボラック樹脂等の感光性樹脂材料が用いられる。このような感光性樹脂材料を用いることで、フォトリソグラフィによるパターニングを行うことができる。
【００１８】
図２（ａ）に示すように、複数の第１配線１２および第１非磁性層４４ａの中央部を覆うように、ライン状の第２磁性層３１が形成されている。
図２（ｂ）に示すように、第２磁性層３１の延在方向に垂直な断面は、略半円形状とされている。この第２磁性層３１を構成する磁性体材料としてフェライトを採用することにより、磁性体材料を低コストで導入することができる。フェライトは、Ｆｅ２Ｏ３を主成分とし、２価の金属酸化物との複合酸化物の総称であり、電気絶縁性を有する。後述するようにフェライトは、第１金属であるＦｅと、第２金属であるＭｎやＣｏ、Ｎｉ等とを、酸化することによって得ることができる。なおスピネル型フェライト（ＭＦｅ２Ｏ４）は軟質磁性材料として、マグネトプランバイト型フェライト（ＭＦｅ１２Ｏ１９）は永久磁石として、ガーネット型フェライト（ＭＦｅ５Ｏ１２；Ｍ＝Ｙ，Ｓｍ、Ｇｄ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ）はマイクロ波用材料としてサーキュレータ、アイソレータ等に用いられる。フェライトは、酸化物であるため表面が絶縁状態であるから、後述するコイルパターンをその直上に形成することができる。鉄などの磁性金属層で第２磁性層３１を形成する場合は、その表面を酸化したり、絶縁性の樹脂を被着させる等の絶縁処理を施すことが好ましい。また、磁性層はＦｅ系などに代表される透磁率の高いアモルファス金属層でも良い。
【００１９】
図２（ａ）に示すように、第２磁性層３１の表面を横断するように第２配線２２が形成されている。この第２配線２２も、第１配線１２と同様の導電性材料で形成されている。また第２配線２２も略平行四辺形状にパターニングされ、複数の第２配線２２が略平行に配置されている。なお隣接する第２配線２２間のスペースも、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。そして複数の第２配線２２のうち、−Ｙ側の端部に配置された第２配線１２８が、連結配線１２１ａを介して一次側電極１２１に連結され、その隣に配置された第２配線２２８が、連結配線２２１ａを介して二次側電極２２１に連結されている。
また、図２（ｂ）および図１０に示すように、隣接する第２配線２２間のスペースにも非磁性材料４４が充填され、第２非磁性層４４ｂが形成されている。この第２非磁性層４４ｂの端部は、第１非磁性層４４ａの端部と重なるように形成されている。これにより、巻き線４１の隙間の全てに非磁性材料４４が充填されている。
【００２０】
また、複数の第２配線２２および第２非磁性層４４ｂを覆うように、磁性体材料４３によって第３磁性層４３ｂが形成されている。磁性体材料４３として、第２磁性層３１を構成する磁性体材料と同様に、例えばフェライト等を採用することが可能である。第３磁性層４３ｂは、第１磁性層４３ａの周縁部と重なるように形成されている。また第３磁性層４３ｂは、第２磁性層３１の両端部と重なるように形成されている。これにより、インダクタ素子４０の周囲が磁性体材料４３で覆われて、インダクタ素子４０に閉磁路が形成されている。
【００２１】
図２（ａ）に示すように、複数の第２配線２２は、一次側の第２配線１２２と、二次側の第２配線２２２とで構成されている。
一次側の第２配線１２２は、一の第１配線１１３の＋Ｘ側の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の−Ｘ側の端部とを、順に連結するように配置されている。これらの第２配線１２２および第１配線１１３，１１４により、一次側の巻き線１４１が形成されている。この一次側の巻き線１４１は、一次側の電極１１１，１２１に接続されている。
【００２２】
また二次側の第２配線２２２は、前記一の第１配線１１３に隣接する一の第１配線２１３の＋Ｘ側の端部と、その一の第１配線２１３に隣接しない他の第１配線２１４の−Ｘ側の端部とを、順に連結するように配置されている。これらの第２配線２２２および第１配線２１３，２１４により、二次側の巻き線２４１が形成されている。この二次側の巻き線２４１は、二次側の電極２１１，２２１に接続されている。
【００２３】
このように、一次側の巻き線１４１および二次側の巻き線２４１を、第２磁性層３１のコアの周囲に配置して、変圧器（トランス）が形成されている。これにより、本実施形態の電子基板は、電源回路用のＩＣチップとして利用しうるようになっている。本実施例では、電極間にインダクタ素子４０が挿入されている例について述べたが、挿入される場所は、電極と外部端子間や、外部端子と外部端子間、その他電子基板上に内蔵されたパッシブコンポーネント同士間等、接続先に関しては様々な変形が可能である。このことは、後述されるすべての実施形態で同様である。
【００２４】
上述したように、本実施形態では、一の第１配線の端部と、その一の第１配線に隣接しない他の第１配線の端部とを順に連結するように第２配線が配置され、第１配線および第２配線からなる複数本の巻き線を備えたインダクタ素子が形成されている構成とした。この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、電子基板の電気的特性を向上させることができる。
そしてインダクタ素子４０のコア４２を磁性体材料で構成することにより、磁束密度を増加させることが可能になり、インダクタ素子４０のＬ値（インダクタンス）およびＱ値を著しく向上させることができる。
また、隣接する巻き線１４１，２４１の隙間に非磁性材料４４を充填し、さらにインダクタ素子４０の周囲を磁性体材料４３によって覆うことにより、インダクタ素子４０に閉磁路が形成されるので、磁束密度をさらに増加させることが可能になり、インダクタ素子４０のＬ値およびＱ値をさらに向上させることができる。
【００２５】
図３は、電子基板の変形例の説明図であり、図２（ａ）のＣ−Ｃ線に相当する部分における側面断面図である。図３に示す変形例では、パッシベーション膜８の裏側の略全面に導電層（電気的シールド層）７が形成されている。この導電層７は、電子回路の形成プロセスを利用して、ＡｌやＣｕ等の導電性材料により形成することが可能である。この導電層７を接地または一定電位に保持すれば、電磁シールド効果により、インダクタ素子４０の磁界が基体１０の能動素子を含む電子回路に及ぼす影響（カップリング）を低減することができる。なお導電層７は、インダクタ素子４０と電子回路との間であれば、いかなる位置に形成してもよい。また導電層７は、電子基板の略全面に形成されていなくても、少なくともインダクタ素子４０の形成領域に形成されていればよい。また、導電層のかわりに前述した磁性材料（フェライトやアモルファス金属層等）で磁気シールド層を形成してもよく、この方が磁気シールド特性は高く、インダクタ特性が向上する。また、インダクタの周囲に磁性層を形成した事で、電気、磁気シールド特性は更に向上する。
【００２６】
（再配置配線等）
図１（ｂ）に示すように、本実施形態に係る電子基板１は、相手側部材との接続に使用される接続端子６３と、基体１０と相手側部材との応力差を緩和する応力緩和層３０とを備えている。また、基体１０の周囲が高熱伝導率の放熱部材７２で覆われている。
【００２７】
図１（ａ）に示すように、電子基板１の周縁部に沿って、複数の電極６２が整列配置されている。近年の電子基板１の小型化により、隣接する電極６２間のピッチは非常に狭くなっている。この電子基板１を相手側部材に実装すると、隣接する電極６２間に短絡が発生するおそれがある。そこで電極６２間のピッチを広げるため、電極６２の再配置配線６４が形成されている。
【００２８】
具体的には、電子基板１の表面中央部に、接続端子６３を構成する複数のパッドが形成されている。その接続端子６３に対して、電極６２から引き出された再配置配線６４が連結されている。これにより、狭ピッチの電極６２が中央部に引き出されて広ピッチ化されている。このような電子基板１の形成には、ウエハの状態において一括して再配置配線や樹脂封止等を行なってから個々の電子基板１に分離する、Ｗ−ＣＳＰ（Ｗａｆｅｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が利用されている。
【００２９】
図１（ｂ）に示すように、接続端子６３の表面には、バンプ７８が形成されている。このバンプ７８は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ７８が、相手側部材の接続端子に対して実装されるようになっている。
【００３０】
そのバンプ７８の周囲には、ソルダーレジスト６６が形成されている。このソルダーレジスト６６は、バンプ７８を相手側部材に実装する際にバンプ７８の隔壁となるものであり、樹脂等の電気絶縁性材料によって構成されている。このソルダーレジスト６６により、インダクタ素子を含む基体１０の表面全体が覆われている。
【００３１】
ところで、電子基板１を相手側部材に実装すると、電子基板１の基体１０と相手側部材との熱膨張係数の差により、両者間に熱応力が発生する。この熱応力を緩和するため、接続端子６３と基体１０との間に応力緩和層３０が形成されている。この応力緩和層３０は、感光性ポリイミドやＢＣＢ（ベンゾシクロブテン）、フェノールノボラック樹脂等の樹脂材料により、所定の厚さに形成されている。
【００３２】
図１（ａ）に示すように、本実施形態の電子基板１では、インダクタ素子４０の形成領域以外の領域に応力緩和層３０が形成されている。なお応力緩和層３０の表面にインダクタ素子を形成すれば、インダクタ素子４０とシリコン等からなる基体１０との距離を確保することが可能になり、シリコンとの磁束の干渉によって発生する漏れ電流を抑制することができる。これにより、インダクタ素子のＱ値を向上させることが可能になり、インダクタ素子４０の電気的特性を向上させることができる。
【００３３】
図１（ｂ）に戻り、基体１０の裏面および側面を覆うように、放熱部材７２が配置されている。この放熱部材７２は、基体１０の構成材料より熱伝導率の高い材料によって構成されている。例えば、基体１０を構成するシリコンより熱伝導率が高いＣｕの薄板をプレス成型することにより、放熱部材７２を形成することが可能である。
【００３４】
この放熱部材７２は、基体１０の裏面に配置された接着剤７１を介して基体１０に固定されている。その接着剤７１として、主成分となる樹脂ペーストに、熱伝導率の高い金属微粒子を分散させたものを採用することが望ましい。具体的には、Ａｇの微粒子を分散させたＡｇペーストを採用することが可能である。接着剤７１の塗布は、ディスペンサ等から吐出して行うことが可能である。
【００３５】
上述したように、本実施形態の電子基板１を電源回路に使用すると、インダクタ素子４０に大きな電流が流れて電子基板１が発熱する。本実施形態では、電子基板１の周囲を放熱部材７２で覆うとともに、その放熱部材７２を高熱伝導率の接着剤で基体１０に固定したので、電子基板１で発生した熱を迅速に外部に放出することが可能になる。これにより、電子基板１の温度上昇を抑制することが可能になり、電子基板の信頼性を向上させることができる。その結果、本実施形態の電子基板を電源回路に使用することが可能になる。
【００３６】
（実装構造）
図４は、第１実施形態に係る電子基板の実装構造の説明図であり、図１のＢ−Ｂ線に相当する部分における断面図である。図４に示すように、本実施形態に係る電子基板１は、相手側部材９０に実装して使用する。この相手側部材９０の表面には、配線パターン（不図示）およびランド９２，９４が形成されている。そのランド９２，９４の表面には、ハンダボール９３，９５が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール９３，９５の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。
【００３７】
そして、電子基板１のハンダバンプ７８と相手側部材９０のハンダボール９３とを結合させることにより、電子基板１の接続端子６３と相手側部材９０のランド９２とが電気的接続されている。また電子基板１の放熱部材７２が、ハンダボール９５を介して、相手側部材９０のランド９４に接続されている。これらの接続は、リフローやＦＣＢ（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）等を用いて一括して行うことが可能である。
【００３８】
このように、放熱部材７２を相手側部材９０に接続することにより、電子基板１の放熱効率を向上させることができる。また、相手側部材９０を介して放熱部材７２を接地することが可能になり、電子基板１を外部から電気的に隔離することができる。これらにより、電子基板の信頼性を向上させることができる。
【００３９】
（電子基板の製造方法）
次に、第１実施形態に係る電子基板の製造方法について説明する。
図５は、第１実施形態に係る電子基板の製造方法の工程図であり、インダクタ素子の形成領域における平面図である。なお電子基板の製造には、Ｗ−ＣＳＰ技術を利用する。すなわち、ウエハに対し一括して以下の各工程を行い、最後にダイシング等を用いて個々の電子基板に分離する。
【００４０】
まず図２（ｂ）および図１０に示すように、パッシベーション膜８上に、インダクタ素子４０の周囲を覆う磁性体材料４３の底部である第１磁性層４３ａを形成する。この第１磁性層４３ａは後述する第２磁性層３１と同様の形成方法によって形成することができる。
次に図５（ａ）に示すように、複数の第１配線１２および連結配線１１１ａ，２１１ａ（以下「第１配線１２等」という。）を形成する。このとき、複数の第１配線１２は第１磁性層４３ａ上に、平面視において図示上下の端部が第１磁性層４３ａの外形輪郭の内側に収まるように図示上下にやや間隔を開けて形成されている。なお第１配線１２は、下地膜（不図示）の表面に形成する。この下地膜は、下層のバリア層と上層のシード層とで構成される。
初めに、バリア層は、Ａｌ等からなる電極へのＣｕの拡散を防止するものであり、ＴｉＷやＴｉＮ等により厚さ１００ｎｍ程度に形成する。シード層は、第１配線１２等を電解メッキ法で形成する際の電極として機能するものであり、Ｃｕ等により厚さ数１００ｎｍ程度に続けて形成する。それらはスパッタ法、ＣＶＤ法、無電解メッキ法などで形成されることが多い。次に、第１配線１２等の形成領域に開口部を有するマスクを形成する。次に、下地膜のシード層を電極として電解Ｃｕメッキを行い、マスクの開口部にＣｕを埋め込んで第１配線１２等を形成する。これは、無電解メッキ法などで形成しても良い。マスクを除去した後に、第１配線１２等をマスクとして下地膜をエッチングする。
【００４１】
次に図５（ａ）に示すように、隣接する第１配線１２の隙間に、非磁性材料４４を充填し、第１非磁性層４４ａを形成する。このとき、第１非磁性層４４ａは、第１配線１２と同様に、第１磁性層４３ａ上に、平面視においてその外形輪郭が第１磁性層の外形輪郭の内側に収まるように、周囲にやや間隔を開けて形成されている。
次に図５（ｂ）に示すように、複数の第１配線１２および第１非磁性層４４ａの中央部を覆うように、ライン状の第２磁性層３１を形成する。
ここで、フェライトからなる第２磁性層３１を例にして磁性層の形成方法を説明する。
まず、ウエハの表面全体に金属膜を形成する。この金属膜は、第１金属であるＦｅと、第２金属であるＭｎやＣｏ、Ｎｉ等で構成する。金属膜の形成は、電解めっき法または無電解めっき法等を用いて行うことが可能である。第１金属および第２金属を同時に析出させれば、両者が混合された金属膜を形成することが可能であり、第１金属および第２金属を交互に析出させれば、第１金属および第２金属が交互に積層された金属膜を形成することが可能である。第１金属と第２金属との割合は、例えば１：１とすればよい。なお第２金属として、ＭｎやＣｏ、Ｎｉ等のうち１種類の金属のみを採用するのではなく、２種類以上の金属を採用してもよい。
【００４２】
次に、金属膜を酸化する。金属膜の酸化は、酸素ガス等の雰囲気にウエハを保持しつつ加熱することによって行うことが可能であり、また重クロム酸カリ等の酸化剤の液体に基体を浸漬することによって行うことも可能である。これらの処理により、金属膜を構成する第１金属および第２金属がともに酸化されて、フェライトが形成される。これらのプロセスを繰り返せば、任意の厚さのフェライトが形成される。
【００４３】
なお、フェライトの形成方法として、近時開発されたフェライトめっき法を採用することも可能である。フェライトめっき法は、室温〜９０℃程度の水溶液中で、強磁性フェライト膜を直接形成する方法である。具体的には、まず基体の表面に、金属イオンの吸着席となるＯＨ基を形成する。次にその基体を、Ｆｅ２＋やその他の金属イオン（Ｃｏ２＋やＮｉ２＋、Ｍｎ２＋、Ｚｎ２＋等）を含む溶液（ＦｅＣｌ２水溶液等）に浸漬する。すると、基体表面のＯＨ基に金属イオンが吸着する。次に、亜硝酸イオン（ＮＯ２−）や空気などの酸化剤を導入することにより、２価のＦｅ２＋の一部を３価のＦｅ３＋に酸化する。さらに、そのＦｅ３＋に金属イオンを吸着させることにより、スピネル型フェライトを生成することができる。
【００４４】
次に、第２磁性層３１をライン状にパターニングする。第２磁性層３１のパターニングは、ウエットエッチングを用いて行うことが可能である。具体的には、まず第２磁性層３１の表面全体にレジスト膜を形成し、露光および現像することにより、第２磁性層３１を残すべき領域にマスクを形成する。次に、塩化第二鉄やチオ硫酸ナトリウムなどのエッチャント水溶液に、ウエハを浸漬する。なおエッチャント水溶液の濃度は、Ｆｅ層をエッチングする場合の濃度と同程度であればよく、磁性層の厚さに鑑みて適宜調整する。またウエハの浸漬時間も、エッチャント水溶液の濃度および磁性層の厚さに鑑みて適宜調整する。なお第２磁性層３１のパターニングは、ドライエッチングを用いて行うことも可能である。なお第２磁性層３１は、液滴吐出法や印刷法等により直接描画形成することも可能である。
以上により、所定パターンの第２磁性層３１が形成される。もちろん、第２磁性層３１は前述したフェライト以外の物質で形成しても良い。
【００４５】
次に図５（ｃ）に示すように、第２磁性層３１の表面を横断するように、複数の第２配線２２および連結配線１２１ａ，２２１ａ（以下「第２配線２２等」という。）を形成する。
その具体的な方法は、上述した第１配線１２等の形成方法と同様である。第２配線２２等は、上述した再配置配線および接続端子（以下「再配置配線等」という。）の形成工程において、再配置配線等と同時に形成することが望ましい。このように、再配置配線等と同時に第２配線２２等を形成することにより、製造工程を簡略化して製造コストを低減することができる。また、メッキやフォトリソグラフィ等を利用して正確に第２配線２２等を形成することが可能になり、所望の特性を備えたインダクタ素子を形成することができる。
【００４６】
この第２配線等の形成工程では、一の第１配線１１３と、その一の第１配線１１３に隣接しない他の第１配線１１４とを、第２配線１２２により順に連結して、一次側の巻き線１４１を形成する。また一の第１配線２１３と、その一の第１配線２１３に隣接しない他の第１配線２１４とを、第２配線２２２により順に連結して、二次側の巻き線２４１を形成する。この構成によれば、１本の巻き線を有するインダクタ素子を形成する場合と同じ工程数により、複数本の巻き線を有するインダクタ素子を簡単に形成することができる。
なお第２磁性層３１の表面に形成された第２配線２２をレーザ等でトリミングすることにより、インダクタ素子特性のチューニングを行うことも可能である。
【００４７】
次に、図２（ａ）および図２（ｂ）に示すように、隣接する第２配線１２８，２２８，…の隙間に非磁性材料４４を充填し、第２非磁性層４４ｂを形成する。
次いで、第２配線１２８，２２８，…および第２非磁性層４４ｂの表面に、磁性体材料４３によって第３磁性層４３ｂを形成する。その具体的な形成方法は上述した第１磁性層４３ａ，第２磁性層３１と同様である。第３磁性層４３ｂの外形は、第１磁性層４３ａの外形と同等に形成する。これにより、インダクタ素子４０の周囲が磁性体材料４３によって覆われる。なお、図２（ａ）では、図示都合上、第１磁性層４３ａおよび第３磁性層４３ｂ、すなわち磁性体材料４３を仮想線（二点鎖線）によって表している。
【００４８】
ところで、第２配線等の形成工程では、第２配線２２を形成するとともに、第２配線２２と電極１２１，２２１とを連結する連結配線１２１ａ，２２１ａを形成する。具体的には、複数の第２配線２２のうち、最も外側の第２配線１２８を一次側電極１２１に連結する連結配線１２１ａと、その内側に隣接する第２配線２２８を二次側電極２２１に連結する連結配線２２１ａとを形成する。
【００４９】
これに対して、他の第２配線を二次側電極２２１に連結する連結配線を形成することも可能である。
図６は、電子基板の製造方法の変形例の説明図である。この変形例では、上述した第２配線２２８とは異なる他の第２配線２２７を二次側電極２２１に連結する連結配線２２７ａを形成する。このような連結配線の変更は、電解めっき用のマスクを変更することによって簡単に行うことが可能である。
【００５０】
このように、連結配線を連結すべき第２配線を変更することにより、二次側巻き線の巻き数を簡単に変更することができる。これにより、一次側巻き線１４１の巻き数と、二次側巻き線２４１の巻き数との比率を変更することが可能になり、変圧器の変圧率を変更することができる。なお変圧率を変更する場合として、ユーザ仕様に応じて行う場合や、電子基板における他素子の特性との関係で行う場合等が考えられる。
【００５１】
以上に詳述したように、本実施形態に係る電子基板の製造方法では、第２配線の形成工程において、第２配線と電極との連結配線を形成する構成とした。この構成によれば、第１配線および磁性層を共用化しつつ、第２配線の形成工程において連結配線の形状のみを変更することにより、インダクタ素子の巻き線の巻き数を変更することが可能になる。これにより、インダクタ素子の特性変更を低コストで行うことができる。
【００５２】
（第２実施形態）
図７は、第２実施形態に係る電子基板の平面図である。なお図７では、紙面上側を＋Ｙ方向とし、紙面右側を＋Ｘ方向としている。第２実施形態に係る電子基板は、第２磁性層３１の周囲に複数の巻き線１４１，２４１，３４１が形成され、各巻き線が共通の電極１１，２１に連結されているものである。なお、第１実施形態と同様の構成となる部分については、その詳細な説明を省略する。
【００５３】
第２実施形態では、基体１０の表面上のインダクタ素子４０の形成領域に第１磁性層４３ａが平面状に形成され、その表面上に複数の第１配線１２が略平行に形成されている。また、隣接する第１配線１２の隙間に非磁性材料４４が充填され、第１非磁性層４４ａが形成されている。さらに、複数の第１配線１２および第１非磁性層の中央部を覆うように、直線状の第２磁性層３１が形成されている。さらに、その第２磁性層３１の表面を横断するように、複数の第２配線２２が略並行に形成されている。また、隣接する第２配線の隙間には非磁性材料４４が充填され、第２非磁性層４４ｂが形成されている。さらに、第２配線２２および第２非磁性層４４ｂを覆うように第３磁性層４３ｂが形成されている。
第３磁性層４３ｂは、第１磁性層４３ａの周縁部と重なるように形成されている。また第３磁性層４３ｂは、第２磁性層３１の両端部と重なるように形成されている。これにより、インダクタ素子４０の周囲が磁性体材料４３で覆われて、インダクタ素子４０に閉磁路が形成されている。
【００５４】
ここで、一の第１配線１１３の＋Ｘ側の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の−Ｘ側の端部とが、第２配線１２２により順に連結されて、第１の巻き線１４１が形成されている。また、一の第１配線１１３に隣接する一の第１配線２１３の＋Ｘ側の端部と、その一の第１配線２１３に隣接しない他の第１配線２１４の−Ｘ側の端部とが、第２配線２２２により順に連結されて、第２の巻き線２４１が形成されている。また、一の第１配線２１３に隣接する一の第１配線３１３の＋Ｘ側の端部と、その一の第１配線３１３に隣接しない他の第１配線３１４の−Ｘ側の端部とが、第２配線３２２により順に連結されて、第３の巻き線３４１が形成されている。これにより、第２磁性層３１の周囲に３本の巻き線１４１，２４１，３４１が形成されている。
また、第１非磁性層４４ａおよび第２非磁性層４４ｂも同様に巻き線状に連結され、隣接した巻き線１４１，２４１，３４１の隙間に非磁性材料４４が充填された状態となっている。
【００５５】
そして、複数の第１配線１２のうち、＋Ｙ側の端部に配置された３本の第１配線１１３，２１３，３１３が、連結配線１１ａを介して共通の電極１１に連結されている。また、複数の第２配線２２のうち、−Ｙ側の端部に配置された３本の第２配線１２８，２２８，３２８が、連結配線２１ａを介して共通の電極２１に連結されている。これにより、３本の巻き線１４１，２４１，３４１が、共通の電極１１，２１に連結されている。
【００５６】
このように、第２実施形態に係る電子基板では、第２磁性層３１の周囲に複数の巻き線１４１，２４１，３４１が形成され、各巻き線が共通の電極１１，２１に連結されている構成とした。このように、インダクタ素子の巻き線を三つ編み構造とすることにより、巻き線の巻き密度を増加させることが可能になり、磁束密度を向上させることができる。これにより、インダクタ素子４０のＬ値（インダクタ素子ンス）およびＱ値を著しく向上させることが可能になり、電子基板の電気的特性を向上させることができる。
【００５７】
なお第２実施形態では、直線状のコア４２の周囲にらせん状の巻き線を配置して、直線状のインダクタ素子４０を形成したが、これ以外の形状のインダクタ素子を形成することも可能である。
図８は、インダクタ素子の変形例の平面図である。なお図８では、巻き線等の記載を省略して、インダクタ素子の概略形状のみを示している。図８（ａ）に示すように、略円形状のトロイダルインダクタ素子を形成すれば、磁束が閉ループを構成するため、高効率のインダクタ素子を提供することができる。また図８（ｂ）に示す略矩形状や、図８（ｃ）に示す多角形状とすれば、設計が容易であり、所望の特性を有するインダクタ素子を形成することができる。
【００５８】
また図８（ｄ）に示す渦巻き状のインダクタ素子を形成してもよい。この構成によれば、狭い領域内に多くの巻き線を配置することが可能になり、磁束密度を向上させることができる。なお渦巻きの中央部に空間を設けることにより、磁束密度をさらに向上させることが可能になる。また図８（ｅ）に示すように、内側から外側に向かって徐々に太くなる渦巻き状のインダクタ素子を形成してもよい。その際、内側から外側に向かって第１配線および第２配線の断面積を増加させることが望ましい。この構成によれば、インダクタ素子の配線抵抗の減少と、形成領域の縮小とを両立させることが可能になり、高効率のインダクタ素子を形成することができる。
【００５９】
（電子機器）
次に、上述した電子基板（電子基板）を備えた電子機器の例について説明する。
図９は、携帯電話の斜視図である。上述した電子基板は、携帯電話３００の筐体内部に配置されている。この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの携帯電話を提供することができる。
【００６０】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、電気的特性に優れた低コストの電子機器を提供することができる。
【００６１】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６２】
例えば、上記実施形態では電子基板の表面にインダクタ素子を形成したが、電子基板の裏面にインダクタ素子を形成して、貫通電極により表面との導通を確保してもよい。また上記実施形態では、電子回路が形成された電子基板にインダクタ素子を形成したが、電気絶縁性材料からなる電子基板にインダクタ素子を形成してもよい。また上記実施形態では、電解メッキ法により第１配線および第２配線を形成したが、スパッタ法や蒸着法等の他の成膜方法を採用してもよい。
【００６３】
以上説明してきた例では、再配置配線型のウエハレベルパッケージ構造とインダクタ構造の混在構造について述べてきたが、ウエハレベルパッケージ構造はこれに限ることはなく、外部端子部にＣｕポスト構造を有するウエハレベルパッケージ構造など、その他の公知のウエハレベルパッケージ構造とインダクタ構造の混在構造にしても構わない。どちらでも、信頼性やインダクタ特性の双方に優れた構造を提供することができる。
【図面の簡単な説明】
【００６４】
【図１】第１実施形態に係る電子基板の説明図である。
【図２】インダクタ素子の説明図である。
【図３】電子基板の変形例の説明図である。
【図４】第１実施形態に係る電子基板の実装構造の説明図である。
【図５】第１実施形態に係る電子基板の製造方法の工程図である。
【図６】電子基板の製造方法の変形例の説明図である。
【図７】第２実施形態に係る電子基板の平面図である。
【図８】インダクタ素子の変形例の説明図である。
【図９】携帯電話の斜視図である。
【図１０】図２（ａ）のＤ−Ｄ線における側面断面図。
【符号の説明】
【００６５】
１…電子基板 １０…基体 １２…第１配線 ２２…第２配線 ３１…第２磁性層（磁性層） ４０…インダクタ素子 ４１…巻き線 ４３…磁性体材料 ４３ａ…第１磁性層 ４３ｂ…第３磁性層 ４４…非磁性材料 ４４ａ…第１非磁性層 ４４ｂ…第２非磁性層 ７１…接着剤 ７２…放熱部材 １１１，１２１，２１１，２２２…電極 １１３，１１４…第１配線 １２２…第２配線 １２１ａ，２２１ａ…連結配線 １４１，２４１…巻き線
【技術分野】
【０００１】
本発明は、電子基板、その製造方法および電子機器に関するものである。
【背景技術】
【０００２】
携帯電話やパーソナルコンピュータ等の電子機器には、電子回路が形成された電子基板（半導体チップ）が搭載されている。この電子基板は、抵抗やインダクタ素子、キャパシタ等の受動素子とともに利用される場合がある。特許文献１および特許文献２には、電子基板上にスパイラルインダクタ素子を形成する技術が提案されている。スパイラルインダクタ素子は、コアとなる台座の表面に渦巻き状の巻き線が形成されたものである。また非特許文献１には、電子基板上にトロイダルインダクタ素子を形成する技術が提案されている。トロイダルインダクタ素子は、リング状のコアの周りに、らせん状の巻き線が形成されたものである。
【特許文献１】特開２００２−１６４４６８号公報
【特許文献２】特開２００３−３４７４１０号公報
【非特許文献１】Ｅｒｍｏｌｏｖ ｅｔ ａｌ，（Ｍｉｃｒｏｒｅｐｌｉｃａｔｅｄ ＲＦ Ｔｏｒｏｉｄａｌ Ｉｎｄｕｃｔｏｒ），ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，Ｖｏｌ．５２，Ｎｏ．１，Ｊａｎｕａｒｙ ２００４，ｐ２９−３６
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、インダクタ素子で発生する磁束と電子基板を構成するシリコンとの干渉により漏れ電流が発生するので、インダクタ素子のＱ値（インダクタンスと抵抗値との比）の向上に限界があるという問題がある。
近時では、電子基板や半導体チップ上に形成されたインダクタ素子をチョークコイルや変圧器等電源回路の一部として機能させることが検討されている。この場合には、インダクタ素子のインダクタンス値の向上が不可欠である。しかしながら、インダクタ素子のインダクタンス値の向上には、コイルの多巻き化が伴い、多くの電流を流すために発熱も伴うことになる。そのため、電子基板の大型化の抑制および温度上昇の抑制が望まれている。
【０００４】
本発明は、上記課題を解決するためになされたものであって、電気的特性を向上させることが可能であり、また放熱特性を向上させることが可能な電子基板、その製造方法および電子機器の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る電子基板は、基体上にインダクタ素子を備えた電子基板であって、前記基体上に形成された複数の第１配線と、前記複数の第１配線の中央部を覆うように連続形成された磁性層と、前記磁性層の表面を横断するように形成された複数の第２配線とを備え、前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、前記インダクタ素子は、前記第１配線および前記第２配線からなる複数本の巻き線を備え、隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていることを特徴とする。
この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびＱ値を向上させることができる。また、磁性体材料によって閉磁路が形成されているので、磁束密度をさらに増加させることが可能となり、インダクタ素子のインダクタンス値およびＱ値をさらに向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
【０００６】
また前記インダクタ素子を外部に接続する電極を備え、前記複数本の巻き線が、それぞれ異なる前記電極に連結されていてもよい。
この構成によれば、複数本の巻き線を備えたインダクタ素子により変圧器を構成することが可能になる。
【０００７】
また前記インダクタ素子を外部に接続する電極を備え、前記複数本の巻き線が、共通の前記電極に連結されていてもよい。
この構成によれば、高効率のインダクタ素子を備え、電気的特性に優れた電子基板を提供することができる。
【０００８】
また前記基体の周囲の全部または一部が、前記基体より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。
したがって、電子基板の温度上昇を抑制することができる。
【０００９】
また前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着されていることが望ましい。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の温度上昇を抑制することができる。
【００１０】
一方、本発明に係る電子基板の製造方法は、基体上にインダクタ素子を備えた電子基板の製造方法であって、前記基体上に第１磁性層を形成する工程と、前記第１磁性層上に複数の第１配線を形成する工程と、隣接する前記第１配線の隙間に第１非磁性層を形成する工程と、前記複数の第１配線の中央部を覆うように第２磁性層を連続形成する工程と、前記第２磁性層の表面を横断するように複数の第２配線を形成する工程と、隣接する前記第２配線の隙間に第２非磁性層を形成する工程と、前記複数の第２配線を覆うように第３磁性層を形成する工程と、を備え、前記第２配線を形成する工程では、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように第２配線を配置することにより、前記第１配線および前記第２配線からなる複数本の巻き線を備えた前記インダクタ素子を形成することを特徴とする。
この構成によれば、複数本の巻き線を備え、磁性層により閉磁路が形成されたインダクタ素子を簡単に形成することができる。
【００１１】
また前記第２配線の形成工程では、前記インダクタ素子を外部に接続する電極と、前記第１配線または前記第２配線との連結配線を形成することが望ましい。
この構成によれば、連結配線を連結すべき第１配線または第２配線を変更することにより、巻き線の巻き数の変更を行うことが可能になり、インダクタ素子の特性変更を低コストで行うことができる。これにより、変圧器の変圧率の変更等を簡単に行うことができる。
【００１２】
一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの電子機器を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（第１実施形態）
図１は電子基板の説明図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線における側面断面図である。なお図１（ａ）では、後述するソルダーレジストおよび放熱部材の記載を省略している。図１（ａ）に示すように、本実施形態に係る電子基板１は、例えばＩＣやＬＳＩ等の集積回路のベアチップであり、基体１０の表面上にインダクタ素子４０を備えている。
【００１４】
図１（ｂ）に示すように、電子基板１は、シリコンやガラス、石英、水晶等からなる基体１０を備えている。その基体１０の表面には、電子回路（不図示）が形成されている。
その電子回路は、少なくとも配線パターンが形成されており、複数のパッシブコンポーネント（部品）や複数のトランジスタ、複数の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等の半導体素子や、それらを相互に接続する配線等によって構成されている。その電子回路を保護するため、基体１０の表面には、ＳｉＮ等の電気絶縁性材料からなるパッシベーション膜８が形成されている。一方、基体１０の表面周縁部や中央部には、電子回路を外部に電気的接続するための電極６２が形成されている。その電極６２の表面には、パッシベーション膜８の開口部が形成されている。
【００１５】
（インダクタ素子）
図２はインダクタ素子の説明図であり、図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）のＣ−Ｃ線における側面断面図である。また、図１０は図２（ａ）のＤ−Ｄ線における側面断面図である。なお図２（ａ）では、後述するソルダーレジストおよび放熱部材の記載を省略している。また図２（ａ）では、紙面上側を＋Ｙ方向とし、紙面右側を＋Ｘ方向としている。
図２（ａ）、図２（ｂ）および図１０に示すように、インダクタ素子４０は、ライン状の第２磁性層３１と、第２磁性層３１の裏面を横断するように配置された複数の第１配線１２と、第２磁性層３１の表面を横断するように配置された複数の第２配線２２とを備え、第１配線１２および第２配線２２によりらせん状の巻き線４１が形成されている。そして、一次側の巻き線１４１および二次側の巻き線２４１を、第２磁性層３１からなるコア４２の周囲に配置して、インダクタ素子４０が形成されている。このインダクタ素子４０の周囲は磁性体材料４３によって覆われ、閉磁路が形成されている。このインダクタ素子４０は、例えば変圧器（トランス）として機能させることができる。
【００１６】
図２（ｂ）および図１０に示すように、パッシベーション膜８の表面におけるインダクタ素子４０の形成領域には、磁性体材料４３によって、第１磁性層４３ａが形成されている。ここで、磁性体材料４３は、後述する第２磁性層と同様に、例えばフェライト等が用いられる。
この第１磁性層４３ａの表面に第１配線１２が形成されている。この第１配線１２は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の導電性材料で形成されている。なおインダクタ素子４０の巻き線として必要な抵抗レンジや耐許容電流値等の特性に応じて、第１配線１２の構成材料を適宜選択することができる。なお電解メッキ法により第１配線１２を形成する場合には、第１配線１２は下地層の表面に形成されるが、図２（ｂ）では下地層の記載を省略している。
【００１７】
図２（ａ）に示すように、第１配線１２は略平行四辺形状にパターニングされ、複数の第１配線１２が略平行に配置されている。なお隣接する第１配線１２間のスペースは、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。これにより、第１配線１２のＬ／Ｓ（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ）の比率が大きくなり、配線抵抗を低減することができる。そして複数の第１配線１２のうち、＋Ｙ側の端部に配置された第１配線１１８が、連結配線１１１ａを介して一次側電極１１１に連結され、その隣に配置された第１配線２１８が、連結配線２１１ａを介して二次側電極２１１に連結されている。
また、図１０に示すように、隣接する第１配線１２間のスペースには、非磁性材料４４が充填され、第１非磁性層４４ａが形成されている。ここで非磁性材料４４としては、アクリル樹脂や感光性ポリイミド、ＢＣＢ（ベンゾシクロブテン）、フェノールノボラック樹脂等の感光性樹脂材料が用いられる。このような感光性樹脂材料を用いることで、フォトリソグラフィによるパターニングを行うことができる。
【００１８】
図２（ａ）に示すように、複数の第１配線１２および第１非磁性層４４ａの中央部を覆うように、ライン状の第２磁性層３１が形成されている。
図２（ｂ）に示すように、第２磁性層３１の延在方向に垂直な断面は、略半円形状とされている。この第２磁性層３１を構成する磁性体材料としてフェライトを採用することにより、磁性体材料を低コストで導入することができる。フェライトは、Ｆｅ２Ｏ３を主成分とし、２価の金属酸化物との複合酸化物の総称であり、電気絶縁性を有する。後述するようにフェライトは、第１金属であるＦｅと、第２金属であるＭｎやＣｏ、Ｎｉ等とを、酸化することによって得ることができる。なおスピネル型フェライト（ＭＦｅ２Ｏ４）は軟質磁性材料として、マグネトプランバイト型フェライト（ＭＦｅ１２Ｏ１９）は永久磁石として、ガーネット型フェライト（ＭＦｅ５Ｏ１２；Ｍ＝Ｙ，Ｓｍ、Ｇｄ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ）はマイクロ波用材料としてサーキュレータ、アイソレータ等に用いられる。フェライトは、酸化物であるため表面が絶縁状態であるから、後述するコイルパターンをその直上に形成することができる。鉄などの磁性金属層で第２磁性層３１を形成する場合は、その表面を酸化したり、絶縁性の樹脂を被着させる等の絶縁処理を施すことが好ましい。また、磁性層はＦｅ系などに代表される透磁率の高いアモルファス金属層でも良い。
【００１９】
図２（ａ）に示すように、第２磁性層３１の表面を横断するように第２配線２２が形成されている。この第２配線２２も、第１配線１２と同様の導電性材料で形成されている。また第２配線２２も略平行四辺形状にパターニングされ、複数の第２配線２２が略平行に配置されている。なお隣接する第２配線２２間のスペースも、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。そして複数の第２配線２２のうち、−Ｙ側の端部に配置された第２配線１２８が、連結配線１２１ａを介して一次側電極１２１に連結され、その隣に配置された第２配線２２８が、連結配線２２１ａを介して二次側電極２２１に連結されている。
また、図２（ｂ）および図１０に示すように、隣接する第２配線２２間のスペースにも非磁性材料４４が充填され、第２非磁性層４４ｂが形成されている。この第２非磁性層４４ｂの端部は、第１非磁性層４４ａの端部と重なるように形成されている。これにより、巻き線４１の隙間の全てに非磁性材料４４が充填されている。
【００２０】
また、複数の第２配線２２および第２非磁性層４４ｂを覆うように、磁性体材料４３によって第３磁性層４３ｂが形成されている。磁性体材料４３として、第２磁性層３１を構成する磁性体材料と同様に、例えばフェライト等を採用することが可能である。第３磁性層４３ｂは、第１磁性層４３ａの周縁部と重なるように形成されている。また第３磁性層４３ｂは、第２磁性層３１の両端部と重なるように形成されている。これにより、インダクタ素子４０の周囲が磁性体材料４３で覆われて、インダクタ素子４０に閉磁路が形成されている。
【００２１】
図２（ａ）に示すように、複数の第２配線２２は、一次側の第２配線１２２と、二次側の第２配線２２２とで構成されている。
一次側の第２配線１２２は、一の第１配線１１３の＋Ｘ側の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の−Ｘ側の端部とを、順に連結するように配置されている。これらの第２配線１２２および第１配線１１３，１１４により、一次側の巻き線１４１が形成されている。この一次側の巻き線１４１は、一次側の電極１１１，１２１に接続されている。
【００２２】
また二次側の第２配線２２２は、前記一の第１配線１１３に隣接する一の第１配線２１３の＋Ｘ側の端部と、その一の第１配線２１３に隣接しない他の第１配線２１４の−Ｘ側の端部とを、順に連結するように配置されている。これらの第２配線２２２および第１配線２１３，２１４により、二次側の巻き線２４１が形成されている。この二次側の巻き線２４１は、二次側の電極２１１，２２１に接続されている。
【００２３】
このように、一次側の巻き線１４１および二次側の巻き線２４１を、第２磁性層３１のコアの周囲に配置して、変圧器（トランス）が形成されている。これにより、本実施形態の電子基板は、電源回路用のＩＣチップとして利用しうるようになっている。本実施例では、電極間にインダクタ素子４０が挿入されている例について述べたが、挿入される場所は、電極と外部端子間や、外部端子と外部端子間、その他電子基板上に内蔵されたパッシブコンポーネント同士間等、接続先に関しては様々な変形が可能である。このことは、後述されるすべての実施形態で同様である。
【００２４】
上述したように、本実施形態では、一の第１配線の端部と、その一の第１配線に隣接しない他の第１配線の端部とを順に連結するように第２配線が配置され、第１配線および第２配線からなる複数本の巻き線を備えたインダクタ素子が形成されている構成とした。この構成によれば、複数本の巻き線を交互に配置することが可能になり、また巻き密度を向上させることが可能になる。これにより、磁束密度を増加させることが可能になり、電子基板の電気的特性を向上させることができる。
そしてインダクタ素子４０のコア４２を磁性体材料で構成することにより、磁束密度を増加させることが可能になり、インダクタ素子４０のＬ値（インダクタンス）およびＱ値を著しく向上させることができる。
また、隣接する巻き線１４１，２４１の隙間に非磁性材料４４を充填し、さらにインダクタ素子４０の周囲を磁性体材料４３によって覆うことにより、インダクタ素子４０に閉磁路が形成されるので、磁束密度をさらに増加させることが可能になり、インダクタ素子４０のＬ値およびＱ値をさらに向上させることができる。
【００２５】
図３は、電子基板の変形例の説明図であり、図２（ａ）のＣ−Ｃ線に相当する部分における側面断面図である。図３に示す変形例では、パッシベーション膜８の裏側の略全面に導電層（電気的シールド層）７が形成されている。この導電層７は、電子回路の形成プロセスを利用して、ＡｌやＣｕ等の導電性材料により形成することが可能である。この導電層７を接地または一定電位に保持すれば、電磁シールド効果により、インダクタ素子４０の磁界が基体１０の能動素子を含む電子回路に及ぼす影響（カップリング）を低減することができる。なお導電層７は、インダクタ素子４０と電子回路との間であれば、いかなる位置に形成してもよい。また導電層７は、電子基板の略全面に形成されていなくても、少なくともインダクタ素子４０の形成領域に形成されていればよい。また、導電層のかわりに前述した磁性材料（フェライトやアモルファス金属層等）で磁気シールド層を形成してもよく、この方が磁気シールド特性は高く、インダクタ特性が向上する。また、インダクタの周囲に磁性層を形成した事で、電気、磁気シールド特性は更に向上する。
【００２６】
（再配置配線等）
図１（ｂ）に示すように、本実施形態に係る電子基板１は、相手側部材との接続に使用される接続端子６３と、基体１０と相手側部材との応力差を緩和する応力緩和層３０とを備えている。また、基体１０の周囲が高熱伝導率の放熱部材７２で覆われている。
【００２７】
図１（ａ）に示すように、電子基板１の周縁部に沿って、複数の電極６２が整列配置されている。近年の電子基板１の小型化により、隣接する電極６２間のピッチは非常に狭くなっている。この電子基板１を相手側部材に実装すると、隣接する電極６２間に短絡が発生するおそれがある。そこで電極６２間のピッチを広げるため、電極６２の再配置配線６４が形成されている。
【００２８】
具体的には、電子基板１の表面中央部に、接続端子６３を構成する複数のパッドが形成されている。その接続端子６３に対して、電極６２から引き出された再配置配線６４が連結されている。これにより、狭ピッチの電極６２が中央部に引き出されて広ピッチ化されている。このような電子基板１の形成には、ウエハの状態において一括して再配置配線や樹脂封止等を行なってから個々の電子基板１に分離する、Ｗ−ＣＳＰ（Ｗａｆｅｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が利用されている。
【００２９】
図１（ｂ）に示すように、接続端子６３の表面には、バンプ７８が形成されている。このバンプ７８は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ７８が、相手側部材の接続端子に対して実装されるようになっている。
【００３０】
そのバンプ７８の周囲には、ソルダーレジスト６６が形成されている。このソルダーレジスト６６は、バンプ７８を相手側部材に実装する際にバンプ７８の隔壁となるものであり、樹脂等の電気絶縁性材料によって構成されている。このソルダーレジスト６６により、インダクタ素子を含む基体１０の表面全体が覆われている。
【００３１】
ところで、電子基板１を相手側部材に実装すると、電子基板１の基体１０と相手側部材との熱膨張係数の差により、両者間に熱応力が発生する。この熱応力を緩和するため、接続端子６３と基体１０との間に応力緩和層３０が形成されている。この応力緩和層３０は、感光性ポリイミドやＢＣＢ（ベンゾシクロブテン）、フェノールノボラック樹脂等の樹脂材料により、所定の厚さに形成されている。
【００３２】
図１（ａ）に示すように、本実施形態の電子基板１では、インダクタ素子４０の形成領域以外の領域に応力緩和層３０が形成されている。なお応力緩和層３０の表面にインダクタ素子を形成すれば、インダクタ素子４０とシリコン等からなる基体１０との距離を確保することが可能になり、シリコンとの磁束の干渉によって発生する漏れ電流を抑制することができる。これにより、インダクタ素子のＱ値を向上させることが可能になり、インダクタ素子４０の電気的特性を向上させることができる。
【００３３】
図１（ｂ）に戻り、基体１０の裏面および側面を覆うように、放熱部材７２が配置されている。この放熱部材７２は、基体１０の構成材料より熱伝導率の高い材料によって構成されている。例えば、基体１０を構成するシリコンより熱伝導率が高いＣｕの薄板をプレス成型することにより、放熱部材７２を形成することが可能である。
【００３４】
この放熱部材７２は、基体１０の裏面に配置された接着剤７１を介して基体１０に固定されている。その接着剤７１として、主成分となる樹脂ペーストに、熱伝導率の高い金属微粒子を分散させたものを採用することが望ましい。具体的には、Ａｇの微粒子を分散させたＡｇペーストを採用することが可能である。接着剤７１の塗布は、ディスペンサ等から吐出して行うことが可能である。
【００３５】
上述したように、本実施形態の電子基板１を電源回路に使用すると、インダクタ素子４０に大きな電流が流れて電子基板１が発熱する。本実施形態では、電子基板１の周囲を放熱部材７２で覆うとともに、その放熱部材７２を高熱伝導率の接着剤で基体１０に固定したので、電子基板１で発生した熱を迅速に外部に放出することが可能になる。これにより、電子基板１の温度上昇を抑制することが可能になり、電子基板の信頼性を向上させることができる。その結果、本実施形態の電子基板を電源回路に使用することが可能になる。
【００３６】
（実装構造）
図４は、第１実施形態に係る電子基板の実装構造の説明図であり、図１のＢ−Ｂ線に相当する部分における断面図である。図４に示すように、本実施形態に係る電子基板１は、相手側部材９０に実装して使用する。この相手側部材９０の表面には、配線パターン（不図示）およびランド９２，９４が形成されている。そのランド９２，９４の表面には、ハンダボール９３，９５が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール９３，９５の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。
【００３７】
そして、電子基板１のハンダバンプ７８と相手側部材９０のハンダボール９３とを結合させることにより、電子基板１の接続端子６３と相手側部材９０のランド９２とが電気的接続されている。また電子基板１の放熱部材７２が、ハンダボール９５を介して、相手側部材９０のランド９４に接続されている。これらの接続は、リフローやＦＣＢ（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）等を用いて一括して行うことが可能である。
【００３８】
このように、放熱部材７２を相手側部材９０に接続することにより、電子基板１の放熱効率を向上させることができる。また、相手側部材９０を介して放熱部材７２を接地することが可能になり、電子基板１を外部から電気的に隔離することができる。これらにより、電子基板の信頼性を向上させることができる。
【００３９】
（電子基板の製造方法）
次に、第１実施形態に係る電子基板の製造方法について説明する。
図５は、第１実施形態に係る電子基板の製造方法の工程図であり、インダクタ素子の形成領域における平面図である。なお電子基板の製造には、Ｗ−ＣＳＰ技術を利用する。すなわち、ウエハに対し一括して以下の各工程を行い、最後にダイシング等を用いて個々の電子基板に分離する。
【００４０】
まず図２（ｂ）および図１０に示すように、パッシベーション膜８上に、インダクタ素子４０の周囲を覆う磁性体材料４３の底部である第１磁性層４３ａを形成する。この第１磁性層４３ａは後述する第２磁性層３１と同様の形成方法によって形成することができる。
次に図５（ａ）に示すように、複数の第１配線１２および連結配線１１１ａ，２１１ａ（以下「第１配線１２等」という。）を形成する。このとき、複数の第１配線１２は第１磁性層４３ａ上に、平面視において図示上下の端部が第１磁性層４３ａの外形輪郭の内側に収まるように図示上下にやや間隔を開けて形成されている。なお第１配線１２は、下地膜（不図示）の表面に形成する。この下地膜は、下層のバリア層と上層のシード層とで構成される。
初めに、バリア層は、Ａｌ等からなる電極へのＣｕの拡散を防止するものであり、ＴｉＷやＴｉＮ等により厚さ１００ｎｍ程度に形成する。シード層は、第１配線１２等を電解メッキ法で形成する際の電極として機能するものであり、Ｃｕ等により厚さ数１００ｎｍ程度に続けて形成する。それらはスパッタ法、ＣＶＤ法、無電解メッキ法などで形成されることが多い。次に、第１配線１２等の形成領域に開口部を有するマスクを形成する。次に、下地膜のシード層を電極として電解Ｃｕメッキを行い、マスクの開口部にＣｕを埋め込んで第１配線１２等を形成する。これは、無電解メッキ法などで形成しても良い。マスクを除去した後に、第１配線１２等をマスクとして下地膜をエッチングする。
【００４１】
次に図５（ａ）に示すように、隣接する第１配線１２の隙間に、非磁性材料４４を充填し、第１非磁性層４４ａを形成する。このとき、第１非磁性層４４ａは、第１配線１２と同様に、第１磁性層４３ａ上に、平面視においてその外形輪郭が第１磁性層の外形輪郭の内側に収まるように、周囲にやや間隔を開けて形成されている。
次に図５（ｂ）に示すように、複数の第１配線１２および第１非磁性層４４ａの中央部を覆うように、ライン状の第２磁性層３１を形成する。
ここで、フェライトからなる第２磁性層３１を例にして磁性層の形成方法を説明する。
まず、ウエハの表面全体に金属膜を形成する。この金属膜は、第１金属であるＦｅと、第２金属であるＭｎやＣｏ、Ｎｉ等で構成する。金属膜の形成は、電解めっき法または無電解めっき法等を用いて行うことが可能である。第１金属および第２金属を同時に析出させれば、両者が混合された金属膜を形成することが可能であり、第１金属および第２金属を交互に析出させれば、第１金属および第２金属が交互に積層された金属膜を形成することが可能である。第１金属と第２金属との割合は、例えば１：１とすればよい。なお第２金属として、ＭｎやＣｏ、Ｎｉ等のうち１種類の金属のみを採用するのではなく、２種類以上の金属を採用してもよい。
【００４２】
次に、金属膜を酸化する。金属膜の酸化は、酸素ガス等の雰囲気にウエハを保持しつつ加熱することによって行うことが可能であり、また重クロム酸カリ等の酸化剤の液体に基体を浸漬することによって行うことも可能である。これらの処理により、金属膜を構成する第１金属および第２金属がともに酸化されて、フェライトが形成される。これらのプロセスを繰り返せば、任意の厚さのフェライトが形成される。
【００４３】
なお、フェライトの形成方法として、近時開発されたフェライトめっき法を採用することも可能である。フェライトめっき法は、室温〜９０℃程度の水溶液中で、強磁性フェライト膜を直接形成する方法である。具体的には、まず基体の表面に、金属イオンの吸着席となるＯＨ基を形成する。次にその基体を、Ｆｅ２＋やその他の金属イオン（Ｃｏ２＋やＮｉ２＋、Ｍｎ２＋、Ｚｎ２＋等）を含む溶液（ＦｅＣｌ２水溶液等）に浸漬する。すると、基体表面のＯＨ基に金属イオンが吸着する。次に、亜硝酸イオン（ＮＯ２−）や空気などの酸化剤を導入することにより、２価のＦｅ２＋の一部を３価のＦｅ３＋に酸化する。さらに、そのＦｅ３＋に金属イオンを吸着させることにより、スピネル型フェライトを生成することができる。
【００４４】
次に、第２磁性層３１をライン状にパターニングする。第２磁性層３１のパターニングは、ウエットエッチングを用いて行うことが可能である。具体的には、まず第２磁性層３１の表面全体にレジスト膜を形成し、露光および現像することにより、第２磁性層３１を残すべき領域にマスクを形成する。次に、塩化第二鉄やチオ硫酸ナトリウムなどのエッチャント水溶液に、ウエハを浸漬する。なおエッチャント水溶液の濃度は、Ｆｅ層をエッチングする場合の濃度と同程度であればよく、磁性層の厚さに鑑みて適宜調整する。またウエハの浸漬時間も、エッチャント水溶液の濃度および磁性層の厚さに鑑みて適宜調整する。なお第２磁性層３１のパターニングは、ドライエッチングを用いて行うことも可能である。なお第２磁性層３１は、液滴吐出法や印刷法等により直接描画形成することも可能である。
以上により、所定パターンの第２磁性層３１が形成される。もちろん、第２磁性層３１は前述したフェライト以外の物質で形成しても良い。
【００４５】
次に図５（ｃ）に示すように、第２磁性層３１の表面を横断するように、複数の第２配線２２および連結配線１２１ａ，２２１ａ（以下「第２配線２２等」という。）を形成する。
その具体的な方法は、上述した第１配線１２等の形成方法と同様である。第２配線２２等は、上述した再配置配線および接続端子（以下「再配置配線等」という。）の形成工程において、再配置配線等と同時に形成することが望ましい。このように、再配置配線等と同時に第２配線２２等を形成することにより、製造工程を簡略化して製造コストを低減することができる。また、メッキやフォトリソグラフィ等を利用して正確に第２配線２２等を形成することが可能になり、所望の特性を備えたインダクタ素子を形成することができる。
【００４６】
この第２配線等の形成工程では、一の第１配線１１３と、その一の第１配線１１３に隣接しない他の第１配線１１４とを、第２配線１２２により順に連結して、一次側の巻き線１４１を形成する。また一の第１配線２１３と、その一の第１配線２１３に隣接しない他の第１配線２１４とを、第２配線２２２により順に連結して、二次側の巻き線２４１を形成する。この構成によれば、１本の巻き線を有するインダクタ素子を形成する場合と同じ工程数により、複数本の巻き線を有するインダクタ素子を簡単に形成することができる。
なお第２磁性層３１の表面に形成された第２配線２２をレーザ等でトリミングすることにより、インダクタ素子特性のチューニングを行うことも可能である。
【００４７】
次に、図２（ａ）および図２（ｂ）に示すように、隣接する第２配線１２８，２２８，…の隙間に非磁性材料４４を充填し、第２非磁性層４４ｂを形成する。
次いで、第２配線１２８，２２８，…および第２非磁性層４４ｂの表面に、磁性体材料４３によって第３磁性層４３ｂを形成する。その具体的な形成方法は上述した第１磁性層４３ａ，第２磁性層３１と同様である。第３磁性層４３ｂの外形は、第１磁性層４３ａの外形と同等に形成する。これにより、インダクタ素子４０の周囲が磁性体材料４３によって覆われる。なお、図２（ａ）では、図示都合上、第１磁性層４３ａおよび第３磁性層４３ｂ、すなわち磁性体材料４３を仮想線（二点鎖線）によって表している。
【００４８】
ところで、第２配線等の形成工程では、第２配線２２を形成するとともに、第２配線２２と電極１２１，２２１とを連結する連結配線１２１ａ，２２１ａを形成する。具体的には、複数の第２配線２２のうち、最も外側の第２配線１２８を一次側電極１２１に連結する連結配線１２１ａと、その内側に隣接する第２配線２２８を二次側電極２２１に連結する連結配線２２１ａとを形成する。
【００４９】
これに対して、他の第２配線を二次側電極２２１に連結する連結配線を形成することも可能である。
図６は、電子基板の製造方法の変形例の説明図である。この変形例では、上述した第２配線２２８とは異なる他の第２配線２２７を二次側電極２２１に連結する連結配線２２７ａを形成する。このような連結配線の変更は、電解めっき用のマスクを変更することによって簡単に行うことが可能である。
【００５０】
このように、連結配線を連結すべき第２配線を変更することにより、二次側巻き線の巻き数を簡単に変更することができる。これにより、一次側巻き線１４１の巻き数と、二次側巻き線２４１の巻き数との比率を変更することが可能になり、変圧器の変圧率を変更することができる。なお変圧率を変更する場合として、ユーザ仕様に応じて行う場合や、電子基板における他素子の特性との関係で行う場合等が考えられる。
【００５１】
以上に詳述したように、本実施形態に係る電子基板の製造方法では、第２配線の形成工程において、第２配線と電極との連結配線を形成する構成とした。この構成によれば、第１配線および磁性層を共用化しつつ、第２配線の形成工程において連結配線の形状のみを変更することにより、インダクタ素子の巻き線の巻き数を変更することが可能になる。これにより、インダクタ素子の特性変更を低コストで行うことができる。
【００５２】
（第２実施形態）
図７は、第２実施形態に係る電子基板の平面図である。なお図７では、紙面上側を＋Ｙ方向とし、紙面右側を＋Ｘ方向としている。第２実施形態に係る電子基板は、第２磁性層３１の周囲に複数の巻き線１４１，２４１，３４１が形成され、各巻き線が共通の電極１１，２１に連結されているものである。なお、第１実施形態と同様の構成となる部分については、その詳細な説明を省略する。
【００５３】
第２実施形態では、基体１０の表面上のインダクタ素子４０の形成領域に第１磁性層４３ａが平面状に形成され、その表面上に複数の第１配線１２が略平行に形成されている。また、隣接する第１配線１２の隙間に非磁性材料４４が充填され、第１非磁性層４４ａが形成されている。さらに、複数の第１配線１２および第１非磁性層の中央部を覆うように、直線状の第２磁性層３１が形成されている。さらに、その第２磁性層３１の表面を横断するように、複数の第２配線２２が略並行に形成されている。また、隣接する第２配線の隙間には非磁性材料４４が充填され、第２非磁性層４４ｂが形成されている。さらに、第２配線２２および第２非磁性層４４ｂを覆うように第３磁性層４３ｂが形成されている。
第３磁性層４３ｂは、第１磁性層４３ａの周縁部と重なるように形成されている。また第３磁性層４３ｂは、第２磁性層３１の両端部と重なるように形成されている。これにより、インダクタ素子４０の周囲が磁性体材料４３で覆われて、インダクタ素子４０に閉磁路が形成されている。
【００５４】
ここで、一の第１配線１１３の＋Ｘ側の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の−Ｘ側の端部とが、第２配線１２２により順に連結されて、第１の巻き線１４１が形成されている。また、一の第１配線１１３に隣接する一の第１配線２１３の＋Ｘ側の端部と、その一の第１配線２１３に隣接しない他の第１配線２１４の−Ｘ側の端部とが、第２配線２２２により順に連結されて、第２の巻き線２４１が形成されている。また、一の第１配線２１３に隣接する一の第１配線３１３の＋Ｘ側の端部と、その一の第１配線３１３に隣接しない他の第１配線３１４の−Ｘ側の端部とが、第２配線３２２により順に連結されて、第３の巻き線３４１が形成されている。これにより、第２磁性層３１の周囲に３本の巻き線１４１，２４１，３４１が形成されている。
また、第１非磁性層４４ａおよび第２非磁性層４４ｂも同様に巻き線状に連結され、隣接した巻き線１４１，２４１，３４１の隙間に非磁性材料４４が充填された状態となっている。
【００５５】
そして、複数の第１配線１２のうち、＋Ｙ側の端部に配置された３本の第１配線１１３，２１３，３１３が、連結配線１１ａを介して共通の電極１１に連結されている。また、複数の第２配線２２のうち、−Ｙ側の端部に配置された３本の第２配線１２８，２２８，３２８が、連結配線２１ａを介して共通の電極２１に連結されている。これにより、３本の巻き線１４１，２４１，３４１が、共通の電極１１，２１に連結されている。
【００５６】
このように、第２実施形態に係る電子基板では、第２磁性層３１の周囲に複数の巻き線１４１，２４１，３４１が形成され、各巻き線が共通の電極１１，２１に連結されている構成とした。このように、インダクタ素子の巻き線を三つ編み構造とすることにより、巻き線の巻き密度を増加させることが可能になり、磁束密度を向上させることができる。これにより、インダクタ素子４０のＬ値（インダクタ素子ンス）およびＱ値を著しく向上させることが可能になり、電子基板の電気的特性を向上させることができる。
【００５７】
なお第２実施形態では、直線状のコア４２の周囲にらせん状の巻き線を配置して、直線状のインダクタ素子４０を形成したが、これ以外の形状のインダクタ素子を形成することも可能である。
図８は、インダクタ素子の変形例の平面図である。なお図８では、巻き線等の記載を省略して、インダクタ素子の概略形状のみを示している。図８（ａ）に示すように、略円形状のトロイダルインダクタ素子を形成すれば、磁束が閉ループを構成するため、高効率のインダクタ素子を提供することができる。また図８（ｂ）に示す略矩形状や、図８（ｃ）に示す多角形状とすれば、設計が容易であり、所望の特性を有するインダクタ素子を形成することができる。
【００５８】
また図８（ｄ）に示す渦巻き状のインダクタ素子を形成してもよい。この構成によれば、狭い領域内に多くの巻き線を配置することが可能になり、磁束密度を向上させることができる。なお渦巻きの中央部に空間を設けることにより、磁束密度をさらに向上させることが可能になる。また図８（ｅ）に示すように、内側から外側に向かって徐々に太くなる渦巻き状のインダクタ素子を形成してもよい。その際、内側から外側に向かって第１配線および第２配線の断面積を増加させることが望ましい。この構成によれば、インダクタ素子の配線抵抗の減少と、形成領域の縮小とを両立させることが可能になり、高効率のインダクタ素子を形成することができる。
【００５９】
（電子機器）
次に、上述した電子基板（電子基板）を備えた電子機器の例について説明する。
図９は、携帯電話の斜視図である。上述した電子基板は、携帯電話３００の筐体内部に配置されている。この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの携帯電話を提供することができる。
【００６０】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、電気的特性に優れた低コストの電子機器を提供することができる。
【００６１】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６２】
例えば、上記実施形態では電子基板の表面にインダクタ素子を形成したが、電子基板の裏面にインダクタ素子を形成して、貫通電極により表面との導通を確保してもよい。また上記実施形態では、電子回路が形成された電子基板にインダクタ素子を形成したが、電気絶縁性材料からなる電子基板にインダクタ素子を形成してもよい。また上記実施形態では、電解メッキ法により第１配線および第２配線を形成したが、スパッタ法や蒸着法等の他の成膜方法を採用してもよい。
【００６３】
以上説明してきた例では、再配置配線型のウエハレベルパッケージ構造とインダクタ構造の混在構造について述べてきたが、ウエハレベルパッケージ構造はこれに限ることはなく、外部端子部にＣｕポスト構造を有するウエハレベルパッケージ構造など、その他の公知のウエハレベルパッケージ構造とインダクタ構造の混在構造にしても構わない。どちらでも、信頼性やインダクタ特性の双方に優れた構造を提供することができる。
【図面の簡単な説明】
【００６４】
【図１】第１実施形態に係る電子基板の説明図である。
【図２】インダクタ素子の説明図である。
【図３】電子基板の変形例の説明図である。
【図４】第１実施形態に係る電子基板の実装構造の説明図である。
【図５】第１実施形態に係る電子基板の製造方法の工程図である。
【図６】電子基板の製造方法の変形例の説明図である。
【図７】第２実施形態に係る電子基板の平面図である。
【図８】インダクタ素子の変形例の説明図である。
【図９】携帯電話の斜視図である。
【図１０】図２（ａ）のＤ−Ｄ線における側面断面図。
【符号の説明】
【００６５】
１…電子基板 １０…基体 １２…第１配線 ２２…第２配線 ３１…第２磁性層（磁性層） ４０…インダクタ素子 ４１…巻き線 ４３…磁性体材料 ４３ａ…第１磁性層 ４３ｂ…第３磁性層 ４４…非磁性材料 ４４ａ…第１非磁性層 ４４ｂ…第２非磁性層 ７１…接着剤 ７２…放熱部材 １１１，１２１，２１１，２２２…電極 １１３，１１４…第１配線 １２２…第２配線 １２１ａ，２２１ａ…連結配線 １４１，２４１…巻き線
【特許請求の範囲】
【請求項１】
基体上にインダクタ素子を備えた電子基板であって、
前記基体上に形成された複数の第１配線と、
前記複数の第１配線の中央部を覆うように連続形成された磁性層と、
前記磁性層の表面を横断するように形成された複数の第２配線とを備え、
前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、
前記インダクタ素子は、前記第１配線および前記第２配線からなる複数本の巻き線を備え、
隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていることを特徴とする電子基板。
【請求項２】
前記インダクタ素子を外部に接続する電極を備え、
前記複数本の巻き線が、それぞれ異なる前記電極に連結されていることを特徴とする請求項１に記載の電子基板。
【請求項３】
前記インダクタ素子を外部に接続する電極を備え、
前記複数本の巻き線が、共通の前記電極に連結されていることを特徴とする請求項１に記載の電子基板。
【請求項４】
前記基体の周囲の全部または一部が、前記基体より熱伝導率の高い材料からなる放熱部材で覆われていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の電子基板。
【請求項５】
前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着されていることを特徴とする請求項４に記載の電子基板。
【請求項６】
基体上にインダクタ素子を備えた電子基板の製造方法であって、
前記基体上に第１磁性層を形成する工程と、
前記第１磁性層上に複数の第１配線を形成する工程と、
隣接する前記第１配線の隙間に第１非磁性層を形成する工程と、
前記複数の第１配線の中央部を覆うように第２磁性層を連続形成する工程と、
前記第２磁性層の表面を横断するように複数の第２配線を形成する工程と、
隣接する前記第２配線の隙間に第２非磁性層を形成する工程と、
前記複数の第２配線を覆うように第３磁性層を形成する工程と、を備え、
前記第２配線を形成する工程では、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように第２配線を配置することにより、前記第１配線および前記第２配線からなる複数本の巻き線を備えた前記インダクタ素子を形成することを特徴とする電子基板の製造方法。
【請求項７】
前記第２配線の形成工程では、前記インダクタ素子を外部に接続する電極と、前記第１配線または前記第２配線との連結配線を形成することを特徴とする請求項６に記載の電子基板の製造方法。
【請求項８】
請求項１ないし請求項５のいずれか１項に記載の電子基板を備えたことを特徴とする電子機器。
【請求項１】
基体上にインダクタ素子を備えた電子基板であって、
前記基体上に形成された複数の第１配線と、
前記複数の第１配線の中央部を覆うように連続形成された磁性層と、
前記磁性層の表面を横断するように形成された複数の第２配線とを備え、
前記第２配線は、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように配置され、
前記インダクタ素子は、前記第１配線および前記第２配線からなる複数本の巻き線を備え、
隣接する前記巻き線の隙間には非磁性材料が充填されるとともに、前記インダクタ素子の周囲が磁性体材料で覆われていることを特徴とする電子基板。
【請求項２】
前記インダクタ素子を外部に接続する電極を備え、
前記複数本の巻き線が、それぞれ異なる前記電極に連結されていることを特徴とする請求項１に記載の電子基板。
【請求項３】
前記インダクタ素子を外部に接続する電極を備え、
前記複数本の巻き線が、共通の前記電極に連結されていることを特徴とする請求項１に記載の電子基板。
【請求項４】
前記基体の周囲の全部または一部が、前記基体より熱伝導率の高い材料からなる放熱部材で覆われていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の電子基板。
【請求項５】
前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着されていることを特徴とする請求項４に記載の電子基板。
【請求項６】
基体上にインダクタ素子を備えた電子基板の製造方法であって、
前記基体上に第１磁性層を形成する工程と、
前記第１磁性層上に複数の第１配線を形成する工程と、
隣接する前記第１配線の隙間に第１非磁性層を形成する工程と、
前記複数の第１配線の中央部を覆うように第２磁性層を連続形成する工程と、
前記第２磁性層の表面を横断するように複数の第２配線を形成する工程と、
隣接する前記第２配線の隙間に第２非磁性層を形成する工程と、
前記複数の第２配線を覆うように第３磁性層を形成する工程と、を備え、
前記第２配線を形成する工程では、一の前記第１配線の端部と、前記一の第１配線に隣接しない他の前記第１配線の端部とを、順に連結するように第２配線を配置することにより、前記第１配線および前記第２配線からなる複数本の巻き線を備えた前記インダクタ素子を形成することを特徴とする電子基板の製造方法。
【請求項７】
前記第２配線の形成工程では、前記インダクタ素子を外部に接続する電極と、前記第１配線または前記第２配線との連結配線を形成することを特徴とする請求項６に記載の電子基板の製造方法。
【請求項８】
請求項１ないし請求項５のいずれか１項に記載の電子基板を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−１０３６０２（Ｐ２００８−１０３６０２Ａ）
【公開日】平成２０年５月１日（２００８．５．１）
【国際特許分類】
【出願番号】特願２００６−２８６１６６（Ｐ２００６−２８６１６６）
【出願日】平成１８年１０月２０日（２００６．１０．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年５月１日（２００８．５．１）
【国際特許分類】
【出願日】平成１８年１０月２０日（２００６．１０．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]