電気光学装置及び電子機器
【課題】表示に寄与する有効表示領域内に少なくとも2種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な電気光学装置等を提供する。
【解決手段】液晶装置は、有効表示領域V内に、文字等の表示に適した低解像度の第1表示領域Esと、風景等の高精細な表示に適した高解像度の第2表示領域Epとを有する。第1表示領域Esは、R、G、Bの3色に対応する各第1のサブ画素を行方向に配列してなる第1の単位画素を行列状に配列して構成される。一方、第2表示領域Epは、R、B、G、W(透明)の4色に対応する各第2のサブ画素を2行3列状に配列してなる第2の単位画素を行列状に配列して構成される。この構成によれば、有効表示領域V内を全て高解像度の表示領域に設定した比較例と比較してソース線32の本数を減らすことができ、その分、消費電力を低減することができる。
【解決手段】液晶装置は、有効表示領域V内に、文字等の表示に適した低解像度の第1表示領域Esと、風景等の高精細な表示に適した高解像度の第2表示領域Epとを有する。第1表示領域Esは、R、G、Bの3色に対応する各第1のサブ画素を行方向に配列してなる第1の単位画素を行列状に配列して構成される。一方、第2表示領域Epは、R、B、G、W(透明)の4色に対応する各第2のサブ画素を2行3列状に配列してなる第2の単位画素を行列状に配列して構成される。この構成によれば、有効表示領域V内を全て高解像度の表示領域に設定した比較例と比較してソース線32の本数を減らすことができ、その分、消費電力を低減することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。
【背景技術】
【0002】
従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。
【0003】
そのような電気光学装置の一例としてのカラー表示型の液晶装置は、サブ画素単位毎に、R(赤)、G(緑)、B(青)の3色のカラーフィルタがストライプ状に配置されており、このR、G、Bの3色に対応する3つのサブ画素によって1つの画素(ドット)を表示する。
【0004】
しかしながら、このような液晶装置では、通常、R、G、Bの各色のカラーフィルタに入射する光の約1/3程度だけを透過させるため、全体的に光効率が低下するという短所を有している。これを改善する画素配列構造として、例えば、画像を表示する時に一層有利な高解像度の表現能力を有すると同時に、設計費用を最少化することができる画素配列構造が、例えば特許文献1に記載されている。
【0005】
このような画素配列構造では、互いに隣接する青色の単位画素は一つのデータ駆動集積回路によってデータ信号が伝達され、互いに異なるゲート駆動集積回路によって駆動される。このような画素配列構造を利用すれば、例えば、SVGA(Super Video Graphics Array)級の表示装置を利用してUXGA(Ultra Extended Graphics Array)級の解像度を実現することができるとされている。なお、特許文献1では、R、G、Bの3色に加え、W(白)のサブ画素を含む画素配列構造も提案されている。
【0006】
【特許文献1】特開2004−004822号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、以上の点に鑑みてなされたものであり、表示に寄与する有効表示領域内に少なくとも2種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【0008】
本発明の1つの観点では、電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行3列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0009】
上記の電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度(例えば、QVGA規格に対応する解像度)を有する第1表示領域と、レンダリング技術(描画操作技術)を用いることで、第1表示領域より高い解像度(例えば、VGA規格に対応する解像度)に擬似的に変換される第2表示領域とを有する、表示に寄与する有効表示領域を備えて構成される。
【0010】
好適な例では、前記レンダリング技術は、前記第2の単位画素内において前記複数の前記色層のうち1色の前記色層を備えた前記第2のサブ画素の前記電気光学層に印加される階調信号を、当該第2の単位画素に隣接し、前記1色の前記色層と同じ前記色層を備えた前記第2のサブ画素に重畳させて印加してなるのが好ましい。ここで、「レンダリング技術」とは、任意の1つの単位画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自単位画素内のサブ画素のみならず、自単位画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。
【0011】
特に、この電気光学装置では、第1表示領域は、複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成される。また、第2表示領域は、複数の色層の各々に対応する複数の第2のサブ画素を2行3列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0012】
これにより、有効表示領域内において、2種類の表示領域、即ち、それ程高精細を必要としない低い解像度の第1表示領域と、高精細な表示を必要とする高い解像度の第2表示領域とを設けることができる。このため、低い解像度に対応する第1表示領域において、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高い解像度に対応する第2表示領域において、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。
【0013】
好適な例では、前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約2倍の値に設定されているのが好ましい。また、前記第1の単位画素は、赤、緑、青の3色の前記色層を含んで構成されるのが好ましく、また、前記第2の単位画素は、前記赤、前記緑、前記青、透明の4色の前記色層を含んで構成されるのが好ましい。
【0014】
本発明の他の観点では、電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行4列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0015】
上記の電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度(例えば、QVGA規格に対応する解像度)を有する第1表示領域と、レンダリング技術(描画操作技術)を用いることで、第1表示領域より高い解像度(例えば、VGA規格に相当する解像度)に擬似的に変換される第2表示領域とを有する、表示に寄与する有効表示領域を備えて構成される。
【0016】
好適な例では、前記レンダリング技術は、前記第2の単位画素内において前記複数の前記色層のうち1色の前記色層を備えた前記第2のサブ画素の前記電気光学層に印加される階調信号を、当該第2の単位画素に隣接し、前記1色の前記色層と同じ前記色層を備えた前記第2のサブ画素に重畳させて印加してなるのが好ましい。ここで、「レンダリング技術」とは、任意の1つの単位画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自単位画素内のサブ画素のみならず、自単位画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。
【0017】
特に、この電気光学装置では、第1表示領域は、複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成される。また、第2表示領域は、複数の色層の各々に対応する複数の第2のサブ画素を2行4列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0018】
これにより、有効表示領域内において、2種類の表示領域、即ち、それ程高精細を必要としない低い解像度の第1表示領域と、高精細な表示を必要とする高い解像度の第2表示領域とを設けることができる。このため、低い解像度に対応する第1表示領域において、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高い解像度に対応する第2表示領域において、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。
【0019】
好適な例では、前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約1.5倍の値に設定されているのが好ましい。また、前記第1の単位画素は、赤、緑、青の3色の前記色層を含んで構成されるのが好ましく、また、前記第2の単位画素は、前記赤、前記緑、前記青、透明の4色の前記色層を含んで構成されるのが好ましい。
【0020】
上記の電気光学装置の一つの態様では、前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、前記有効表示領域内において、前記第1表示領域と前記第2表示領域は前記列方向に配置されており、前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されている。
【0021】
この態様では、第2の基板は、第1のサブ画素及び第2のサブ画素にそれぞれ対応して設けられたTFT素子やTFD素子などの複数のスイッチング素子に接続された複数の配線を有する。好適な例では、複数の配線は、表示内容に応じた信号が出力されるソース線(データ線)又は走査信号が出力されるゲート線(走査線)とすることができる。また、同一の前記列方向に配置され、且つ前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されている。また、有効表示領域内において、第1表示領域と第2表示領域は列方向に配置されている。また、第1のサブ画素の行方向の長さは、第2のサブ画素の行方向の長さと同一の値に設定されていると共に、任意の1つの列方向には、第1のサブ画素及び第2のサブ画素が配置されて1つの画素配列を構成している。さらに、その1つの画素配列と、その1つの画素配列と行方向に隣接する他の1つの画素配列との間には1つの配線が配置されている。好適な例では、前記第1の単位画素を駆動するのに必要な前記配線の本数は、前記第2の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されている。
【0022】
これにより、有効表示領域内において、各配線を、途中で終端させ或いは第1又は第2のサブ画素と平面的に重なり合わせた状態で配置するのを防止できる。その結果、この態様では、上記した2種類の解像度に対応する第1及び第2表示領域を設けつつ、各配線を有効表示領域内に適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、この構成によれば、例えば、有効表示領域内を全て高い解像度の表示領域に設定した比較例と比較して、配線の本数を減らすことができ、その分、消費電力を低減することができる。
【0023】
上記の電気光学装置の他の態様では、前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、前記有効表示領域内には複数の前記第1表示領域と1つの前記第2表示領域とが設けられ、前記有効表示領域内において、前記複数の前記第1表示領域は、前記第2表示領域を挟む位置に且つ前記列方向に配置されており、前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されている。
【0024】
この態様では、第2の基板は、第1のサブ画素及び第2のサブ画素にそれぞれ対応して設けられたTFT素子やTFD素子などの複数のスイッチング素子に接続された複数の配線を有する。好適な例では、複数の配線は、表示内容に応じた信号が出力されるソース線(データ線)又は走査信号が出力されるゲート線(走査線)とすることができる。また、同一の前記列方向に配置され、且つ前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されている。また、有効表示領域内には複数の第1表示領域と1つの第2表示領域とが設けられている。また、有効表示領域内において、複数の第1表示領域は、第2表示領域を挟む位置に且つ列方向に配置されている。また、第1のサブ画素の行方向の長さは、第2のサブ画素の行方向の長さと同一の値に設定されていると共に、任意の1つの列方向には、第1のサブ画素及び第2のサブ画素が配置されて1つの画素配列を構成している。さらに、その1つの画素配列と、その1つの画素配列と行方向に隣接する他の1つの画素配列との間には1つの配線が配置されている。好適な例では、前記第1の単位画素を駆動するのに必要な前記配線の本数は、前記第2の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されている。
【0025】
これにより、有効表示領域内において、各配線を、途中で終端させ或いは第1又は第2のサブ画素と平面的に重なり合わせた状態で配置するのを防止できる。その結果、この態様では、上記した2種類の解像度に対応する第1及び第2表示領域を設けつつ、各配線を有効表示領域内に適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、この構成によれば、例えば、有効表示領域内を全て高い解像度の表示領域に設定した比較例と比較して、配線の本数を減らすことができ、その分、消費電力を低減することができる。
【0026】
上記の電気光学装置の他の態様では、前記第1のサブ画素は透過型表示を行う透過領域及び反射型表示を行う反射領域を有すると共に、前記第2のサブ画素は前記透過領域のみ有する。この態様では、第1のサブ画素は、透過型表示を行う透過領域及び反射型表示を行う反射領域を有する。これにより、低い解像度の第1表示領域において半透過反射型の表示を行うことができる。よって、第1表示領域において携帯電話の待ち受け画面等の画像データを反射型表示とすることで消費電力の低下を図ることができる。また、第2のサブ画素は透過領域のみ有する。これにより、第1表示領域より高い解像度を有する第2表示領域において透過型表示を行うことができる。よって、第2表示領域において明るく高精細な画像データを表示することができる。
【0027】
上記の電気光学装置の他の態様では、前記第2の基板は、前記第1のサブ画素の前記反射領域に対応する位置に反射層を有する。この態様では、第2の基板は、第1のサブ画素の反射領域に対応する位置に反射層を有するので、反射層の設けられた第1表示領域において反射型表示を行うことができると共に、第1のサブ画素内の反射層の存在しない領域において透過型表示を行うことができる。
【0028】
また、本発明の他の観点では、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【発明を実施するための最良の形態】
【0029】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。 本発明の実施形態は、表示に寄与する有効表示領域内に少なくとも2種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な液晶装置等を提供する。
【0030】
[液晶装置の構成]
まず、図1乃至図3を参照して、本発明の実施形態に係る液晶装置100の構成等について説明する。
【0031】
図1は、本発明の実施形態に係る液晶装置100の概略構成を模式的に示す平面図である。図1では、紙面手前側(観察側)にカラーフィルタ基板92が、また、紙面奥側に素子基板91が夫々配置されている。なお、図1では、紙面縦方向(列方向)をY方向と、また、紙面横方向(行方向)をX方向と夫々規定する。
【0032】
液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材5を介して貼り合わされ、そのシール材5の内側に液晶が封入されて液晶層4が形成されてなる。
【0033】
この液晶装置100は、表示に寄与する有効表示領域V(2点鎖線にて囲まれる領域)内に、2種類の解像度に対応する複数の表示領域、具体的には、低解像度の表示に適した第1表示領域Es(細い破線にて囲まれる領域)と、高解像度の表示に適した第2表示領域Ep(太い破線にて囲まれる領域)とを設けつつ、消費電力及びソース線32等のレイアウトが最適化されている。ここで、第1表示領域Esにおいて表示されるデータとしては、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどが挙げられる。一方、第2表示領域Epにおいて表示されるデータとしては、例えば、風景や写真などの高精細な画像データ等が挙げられる。
【0034】
第1表示領域Esは、複数の第1の単位画素Gs(1点鎖線にて囲まれる領域)を行列状に配列してなると共に、当該第1の単位画素Gsの各々は、R(赤)、G(緑)、B(青)の3色に対応する各サブ画素SGs(以下、「第1のサブ画素SGs」とも呼ぶ)をX方向にストライプ状に配列してなる。また、第1表示領域Esは、後述するように透過領域Et及び反射領域Erを有して構成され、半透過反射型の表示が行われる領域となっている。このため、第1表示領域Esにおいて携帯電話の待ち受け画面等の画像データを反射型表示とすることで消費電力の低下を図ることができる。また、第1表示領域Esでは、従来から周知の描画操作技術(レンダリング技術)を用いて表示が行われる。
【0035】
一方、第2表示領域Epは、複数の第2の単位画素Gp(1点鎖線にて囲まれる領域)を行列状に配列してなると共に、当該第2表示領域Epの各々は、R(赤)、B(青)、G(緑)、W(透明)の4色に対応する各サブ画素SGp(以下、「第2のサブ画素SGp」とも呼ぶ)を2行3列状に配列してなる。また、第2表示領域Epは、後述するように透過領域Etのみを有して構成され、透過型表示が行われる領域となっている。よって、第2表示領域Epにおいて明るく高精細な画像データを表示することができる。また、第2表示領域Epでは、従来とは異なる特殊な描画操作技術(レンダリング技術)を用いて表示が行われる。また、本実施例では、かかるレンダリング技術は、第2の単位画素Gp内において上記4色の色層(後述の着色層6及び透明樹脂層9)のうち1色の色層を備えた第2のサブ画素SGpの液晶層4に印加される階調信号を、当該第2の単位画素Gpに隣接し、当該1色の色層と同じ色層を備えた第2のサブ画素SGpに重畳させて印加してなるレンダリング技術である。ここで、「レンダリング技術」とは、任意の1画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自画素内のサブ画素のみならず、自画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。このため、第1表示領域EsをQVGA(Quarter Video Graphics Array)規格に対応する解像度に設定にした場合には、第2表示領域Epは、VGA(Video Graphics Array)規格に対応する解像度に設定される。つまり、第2表示領域Epは、第1表示領域Esの約4倍程度の解像度を有する。
【0036】
まず、液晶装置100の平面構成について説明する。
【0037】
素子基板91の平面構成は次の通りである。素子基板91の内面上には、主として、複数のソース線32、複数のゲート線33、複数のa−Si(アモルファスシリコン)型のTFT素子(Thin Film Transistor)21、複数の画素電極10s及び10p、ドライバIC40、外部接続用配線35及びFPC(Flexible Printed Circuit)41などが形成若しくは実装されている。
【0038】
図1に示すように、素子基板91は、カラーフィルタ基板92の一辺側から外側へ張り出してなる張り出し領域36を有しており、その張り出し領域36上には、ドライバIC40が実装されている。ドライバIC40の入力用端子(図示略)は、複数の外部接続用配線35の一端側と電気的に接続されていると共に、複数の外部接続用配線35の他端側はFPCの出力用端子(図示略)と電気的に接続されている。
【0039】
各ソース線32は、Y方向に延在するように形成されており、各ソース線32の一端側は、液晶の駆動時に、選択されたゲート線33の情報に基づいて、ドライバIC40の出力用端子Sn及びPn(n:自然数)のうちのいずれか一方に選択的に接続される。具体的には、液晶の駆動時、第1のサブ画素SGsを駆動するゲート線33が選択されている場合には、ソース線32の一端側は、ドライバIC40の出力用端子Snに接続される一方、第2のサブ画素SGpを駆動するゲート線33が選択されている場合には、ソース線32の一端側は、ドライバIC40の出力用端子Pnに接続される。これにより、第1のサブ画素SGs及び第2のサブ画素SGpの各々に対応する各ソース線32対して表示内容に応じた信号及び電力をドライバIC40側から出力することが可能となっている。
【0040】
各ゲート線33は、Y方向に延在するように形成された第1配線33aと、その第1配線33aの終端部からX方向に且つ有効表示領域V内に延在するように形成された第2配線33bとを備える。各ゲート線33の第1配線33aは、有効表示領域Vの外側に設けられた非表示領域としての額縁領域38において、Y方向に延在するように引き回されている。各ゲート線33の第2配線33bは、Y方向に相隣接する第1のサブ画素SGsの間及びY方向に相隣接する第2のサブ画素SGpの間に夫々配置されている。各ゲート線33の第1配線33aの一端側は、ドライバIC40の出力用端子(図示略)に電気的に接続されている。
【0041】
各画素電極10s及び10pは、例えばITO(Indium-Tin Oxide)などの透明導電材料により形成されている。各画素電極10sは、第1のサブ画素SGsの領域に対応する位置に設けられていると共に、各画素電極10pは、第2のサブ画素SGpの領域に対応する位置に設けられている。なお、以下の説明において、種類を問わずに画素電極を指す場合は単に「画素電極10」と表記し、また、種類を区別して画素電極を指す場合は「画素電極10s」などと表記する。
【0042】
各α−Si型TFT素子21は、各ソース線32と各ゲート線33の第2配線33bの交差位置に設けられており、対応する各ソース線32、各ゲート線33及び各画素電極10等に電気的に接続されている。
【0043】
また、各ソース線32、各ゲート線33、各α−Si型TFT素子21、及び各画素電極10等の内面上には、図示しない配向膜が形成されている。
【0044】
次に、カラーフィルタ基板92の平面構成は次の通りである。
【0045】
カラーフィルタ基板92は、黒色の樹脂材料等よりなる遮光層(一般に「ブラックマトリクス」と呼ばれ、以下では、単に「BM」と略記する)、3色の着色層6R、6B及び6G、Wの色を形成する透明樹脂層9、並びに共通電極8(図2及び図3を参照)などを有する。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。BMは、各第1のサブ画素SGs及び各第2のサブ画素SGpの各々を区画する位置に形成されている。図1においてWの色に対応する各第2のサブ画素領域SGpには、着色層6は特に設けられておらず、その代わりに、例えば、透明性を有する透明樹脂材料などよりなる透明樹脂層9が設けられている。透明樹脂層9は、着色層6と同一の大きさ及び厚さに形成されている。ここで、Wの色に対応する透明樹脂層9は、赤み、青み、黄みなどの色味がかっていても良い。なお、Wの色に対応する第2のサブ画素SGpの色再現範囲は、いわゆるCIE色度図において、(x,y)=(0.3〜0.4、0.3〜0.4)に入っているのが好ましい。共通電極8は、画素電極10と同様にITOなどの透明導電材料からなり、カラーフィルタ基板92の略一面に亘って形成されている。共通電極8は、シール材5の隅の領域E1において、配線15の一端側と電気的に接続されていると共に、当該配線の他端側は、ドライバIC40のCOMに対応する接地用出力端子と電気的に接続されている。
【0046】
以上の構成を有する液晶装置100では、後述する電子機器等と接続されたFPC41側からの上記した駆動方法による信号及び電力等に基づき、ドライバIC40によって、G1、G2、・・・Gx・・・Gy・・・、Gm−1、Gm(x、y、m:自然数)の順にゲート線33が順次排他的に1本ずつ選択されるとともに、選択されたゲート線33には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線33には、非選択電圧のゲート信号が供給される。そして、ドライバIC40は、選択されたゲート線33に対応する位置にある画素電極10s及び10pに対し、表示内容に応じたソース信号を、それぞれ対応するS1又はP1、S2又はP2、・・・、Sn−1又はPn-1、Sn又はPn(n:自然数)の各出力用端子と接続されたソース線32、及びα−Si型TFT素子21を介して供給する。その結果、液晶層4の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層4の配向状態が制御されることとなる。
【0047】
次に、図2を参照して、液晶装置100の第1表示領域Esに対応する断面構成について説明する。図2は、図1における切断線A−A’に沿った断面図であり、特に、第1表示領域Es内において、1つのX方向に列をなす第1の単位画素Gs群を通る位置で切断した断面図を示す。
【0048】
下側基板1は、ガラスや石英等の絶縁性を有する材料にて形成されている。下側基板1の内面上には、第1のサブ画素SGsの領域毎に、光を反射する機能を有する反射層5が設けられている。各反射層5の中央位置には開口5aが設けられている。このため、各反射層5に対応する領域は反射領域Erに設定されていると共に、各反射層5の開口5aに対応する領域は透過領域Etに設定されている。反射層5の内面上には、第1のサブ画素SGsの領域毎に、画素電極10sが形成されている。各画素電極10sの一部は、反射層5の開口5a内まで形成されている。下側基板1の内面上であって、相隣接する画素電極10sの間には、ソース線32が形成されている。なお、各ソース線32は、対応するα−Si型TFT素子21(図1を参照)を通じて、対応する画素電極10sに電気的に接続されている。また、下側基板1、画素電極10s、α−Si型TFT素子21、及びソース線32の各内面上には、図示しない配向膜が形成されている。また、下側基板1の外面上には偏光板11が配置されていると共に、偏光板11の外面上には、照明装置としてのバックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。なお、本実施形態では、偏光板11とバックライト15との間に位相差板を設けるようにしてもよい。
【0049】
一方、上側基板2の内面上には、第1のサブ画素領域SGsの領域毎に、R、G、Bの3色のうちいずれか1色からなる着色層6がRGBRGBRGB・・・の配列順序でストライプ状に設けられている。このため、各着色層6R、6G及び6Bは、対応する各画素電極10sと対向している。
【0050】
また、各着色層6を区画する位置に対応する上側基板2の内面上には、隣接する第1のサブ画素領域SGsを隔て、一方の第1のサブ画素領域SGsから他方の第1のサブ画素領域SGsへの光の混入を防止するためBMが形成されている。各着色層6及びBM等の内面上には、アクリル樹脂等からなるオーバーコート層19が形成されている。このオーバーコート層19は、液晶装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6等を保護する機能を有している。オーバーコート層19の内面上には、ITO等からなる共通電極8が形成されている。なお、共通電極8等の内面上には、図示しない配向膜が形成されている。また、上側基板2の外面上には、偏光板12が配置されている。なお、本実施形態では、偏光板12の外面上に位相差板を設けるようにしてもよい。
【0051】
そして、素子基板91とカラーフィルタ基板92とはシール材5を介して対向しており、その両基板の間に液晶が封入されて液晶層4が形成されてなる。
【0052】
以上の断面構成を有する第1表示領域Esにおいて、透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、反射層5の開口5a、画素電極10s、各着色層6及び共通電極8等を通過して観察者に至る。この場合、その照明光は、各着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。一方、反射型表示がなされる場合、液晶装置100内に入射した外光は、図2に示す経路Rに沿って進行する。つまり、液晶装置100内に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、各着色層6が形成されている領域を夫々通過して、その各着色層6の下方に位置する反射層5により反射され、再度、各着色層6を夫々通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【0053】
次に、図3を参照して、液晶装置100の第2表示領域Epに対応する断面構成について説明する。図3は、図1における切断線B−B’に沿った断面図であり、特に、第2表示領域Ep内において、1つのX方向に列をなす第2の単位画素Gp群を通る位置で切断した断面図を示す。なお、以下では、上記した要素については同一の符号を付し、その説明は簡略化又は省略する。
【0054】
下側基板1の内面上には、第2のサブ画素SGpの領域毎に、画素電極10pが形成されている。下側基板1の内面上であって、相隣接する画素電極10pの間にはソース線32が形成されている。各画素電極10p及び各ソース線32の内面上には、図示しない配向膜が形成されている。なお、下側基板1の外面側の断面構成は、図2における下側基板1の外面側の断面構成と同様である。一方、上側基板2の内面上には、第2のサブ画素SGpの領域毎に、着色層6G、6R及び6Bが形成されている。上側基板2の内面上であって、着色層6G、6R及び6Bの各々を区画する位置にはBMが形成されている。着色層6G、6R及び6B及びBMの各内面上にはオーバーコート層19が形成されている。オーバーコート層19の内面上には、共通電極8が形成されている。
【0055】
なお、図1において、切断線B−B’に対応する第2のサブ画素SGp群に対してY方向に且つ下側に隣接する他の第2のサブ画素SGp群を通る位置で切断した断面構成は、図3において、着色層6Gを着色層6Rに置き換え、また、着色層6Rを着色層6Gに置き換え、また、着色層6BをWの色に対応する透明樹脂層9に置き換えた構成となっている。
【0056】
以上の断面構成を有する第2表示領域Epにおいて、透過型表示がなされる場合、バックライト15から出射した照明光は、図3に示す経路Tに沿って進行し、画素電極10p、各着色層6、各透明樹脂層9及び共通電極8等を通過して観察者に至る。この場合、その照明光は、各着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。特に、第2表示領域Epでは、各第2の単位画素Gpが、R、G、Bの各色に対応する着色層6に加えて、Wの色に対応する透明樹脂層9を用いて構成されているので高輝度を実現することが可能となっている。
【0057】
(有効表示領域内の構成)
次に、図4及び図5を参照して、本発明の実施形態に係る有効表示領域V内の構成について詳述する。図4(a)は、図1における有効表示領域V内の構成のみを概略的に示す部分平面図である。
【0058】
有効表示領域Vは、上記したように、2種類の解像度に対応する複数の表示領域、即ち、文字や線等のテキストデータや携帯電話等のバッテリーの充電状態などの表示に適した低解像度表示領域たる第1表示領域Esと、自然や風景などの高精細な表示に適した高解像度表示領域たる複数の第2表示領域Epとを有して構成される。
【0059】
第2表示領域Epは、有効表示領域V内の中央位置に設定されている。一方、複数の第1表示領域Esのうち一方の第1表示領域Esは、第2表示領域Epの上側位置に設定されていると共に、他方の第1表示領域Esは、第2表示領域Epの下側位置に設定されている。有効表示領域V内において、上側に位置する第1表示領域EsのY方向の長さd10と、第2表示領域EpのY方向の長さd11と、下側に位置する第1表示領域EsのY方向の長さd12とは、それぞれ表示態様に応じて所望の値とすることができる。また、有効表示領域V内において上側に位置する第1表示領域Es内の各画素電極10sは、アドレス番号でG1〜Gx−1(Gx−1:Gmより小さい値)の各々に対応する各ゲート線33によって駆動され、また、第2表示領域Ep内の各画素電極10pは、アドレス番号でGx〜Gy(Gy:Gxより大きい値であり且つGmより小さい値)の各々に対応する各ゲート線33によって駆動され、また、有効表示領域V内において下側に位置する第1表示領域Es内の各画素電極10sは、アドレス番号でGy+1〜Gmの各々に対応する各ゲート線33によって駆動される。よって、この液晶装置100の駆動時、各画素電極10sを駆動する上記の各アドレス番号に対応するゲート線33が選択されている場合には、ソース線32の一端側は、図1において、対応するドライバIC40の出力用端子Snに接続される一方、各画素電極10pを駆動する上記の各アドレス番号に対応するゲート線33が選択されている場合には、ソース線32の一端側は、対応するドライバIC40の出力用端子Pnに自動的に電気的に接続される。これにより、上記したように、第1のサブ画素SGs及び第2のサブ画素SGpの各々に対応する各ソース線32対してドライバIC40側から表示内容に応じた信号及び電力を出力することができる。
【0060】
続いて、図4(b)を参照して、第1表示領域Esに対応する第1の単位画素Gs、及び第2表示領域Epに対応する第2の単位画素Gp等を含む平面構成について説明する。図4(b)は、図4(a)における破線領域E2に対応する各単位画素等を含む平面的なレイアウトを示す部分平面図である。なお、図4(b)では、素子基板91の主要な要素に対するカラーフィルタ基板92側の主要な要素の位置関係も理解し易くする為、カラーフィルタ基板92側の主要な要素も図示する。
【0061】
第1表示領域Esに対応する下側基板1上には、第1のサブ画素SGsの領域毎に、画素電極10sが形成されている。各画素電極10sの縦方向の長さ(Y方向の長さ)はd3に設定されていると共に、当該各画素電極10sの横方向の長さ(X方向の長さ)はd1(<d3)に設定されている。好適な例では、各画素電極10sの縦方向の長さd3と、各画素電極10sの横方向の長さとの比は3:1の関係に設定することができる。最も好適な例では、各画素電極10sの縦方向の長さd3は約152μmに、また、各画素電極10sの横方向の長さd1は約51μmに夫々設定することができる。また、カラーフィルタ基板92側において、各画素電極10sに対応する位置には、それぞれ、R、G、Bの3色のうちいずれか1色に対応する着色層6が配置されている。各着色層6は、RGBRGB・・・の配列順序でX方向にストライプ状に配置されている。そして、第1表示領域Esにおける1つの単位画素Gsは、R、G、Bの3色を含む1行3列状に配置された第1のサブ画素SGs群によって構成されている。
【0062】
一方、第2表示領域Epに対応する下側基板1上には、第2のサブ画素SGpの領域毎に、画素電極10pが形成されている。各画素電極10pの縦方向の長さ(Y方向の長さ)はd2に設定されていると共に、当該各画素電極10pの横方向の長さ(X方向の長さ)はd1(<d2)に設定されている。好適な例では、各画素電極10pの縦方向の長さd2と各画素電極10pの横方向の長さd1との比は2:3の関係に設定することができる。最も好適な例では、各画素電極10pの縦方向の長さd2は約76μmに、また、各画素電極10sの横方向の長さd1は約51μmに夫々設定することができる。これにより、各画素電極10pの縦方向の長さd2と、各画素電極10pの横方向の長さd1と、各画素電極10sの縦方向の長さd3と、各画素電極10sの横方向の長さとの比は、(3/2):1:3:1の関係に設定される。また、カラーフィルタ基板92側において、各画素電極10pに対応する位置には、それぞれ、R、G、B、Wの4色のうちいずれか1色に対応する着色層6及び透明樹脂層9が配置されている。
【0063】
ここで、任意の1つのX方向に列をなす画素電極10p群に着目した場合、カラーフィルタ基板92側において、各着色層6は、GRBGRB・・・の配列順序でX方向に配置されている。また、当該任意の1つのX方向に列をなす画素電極10p群とY方向に隣接する、他のX方向に列をなす画素電極10p群に着目した場合、カラーフィルタ基板92側において、各着色層6及び透明樹脂層9は、RGWRGW・・・の配列順序でX方向に配置されている。そして、第2表示領域Epにおける1つの単位画素Gpは、R、G、B、Wの4色を含む2行3列状に配置された第2のサブ画素SGp群によって構成されている。
【0064】
また、下側基板1上において、1つのY方向に列をなす画素電極10s及び10p群と、当該1つのY方向に列をなす画素電極10s及び10p群にX方向に隣接する、他の1つのY方向に列をなす画素電極10s及び10p群との間には、ソース線32がY方向に延在するように形成されている。また、下側基板1上において、Y方向に相隣する画素電極10sの間、及び、Y方向に相隣する画素電極10sの間、及び、Y方向に相隣接する画素電極10sと画素電極10pの間には、それぞれ、ゲート線33の第2配線33bがX方向に延在するように形成されている。各ソース線32と各ゲート線33の第2配線33bとの交差位置には、各ソース線32及び各ゲート線33に電気的に接続されたa−Si型TFT素子21が設けられている。
【0065】
ここで、図5を参照して、a−Si型TFT素子21の断面構成について説明する。図5は、図4(b)における切断線X1−X2に沿ったα−Si型TFT素子21の断面図を示す。
【0066】
a−Si型TFT素子21では、各ゲート線33の第2配線33bから分岐したゲート電極401の上に、それを覆うようにゲート絶縁膜403が設けられている。ゲート絶縁膜403の上には、ゲート電極401に重なるようにa−Si層405が設けられている。a−Si層405の上には、2つに分断されたn+−a−Si層406a、406bが設けられている。さらに、n+−a−Si層406aの上には、ソース線32から分岐したソース電極408が設けられ、n+−a−Si層406bの上にはドレイン電極409が設けられている。ドレイン電極409の上には、画素電極10s(第2表示領域Epでは画素電極10p)が部分的に重なるように設けられている。
【0067】
図4(b)に戻り、各a−Si型TFT素子21は、対応する画素電極10s又は10pに電気的に接続されている。以上のようにして有効表示領域Vが構成されている。
【0068】
次に、図4、図6及び図7を参照して、各種の比較例と比較した、本発明の実施形態に係る液晶装置100の特有の作用効果について説明する。
【0069】
図6は、本実施形態の図4(b)に対応する、比較例1に係る有効表示領域V内の構成を示す部分平面図である。図7は、本実施形態の図4(b)に対応する、比較例2に係る有効表示領域V内の構成を示す部分平面図である。
【0070】
まず、図6を参照して、比較例1に係る有効表示領域Vの構成について説明する。なお、比較例1の説明に際し、本実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
【0071】
比較例1において、表示に寄与する有効表示領域Vは、解像度の異なる2種類の表示領域、即ち、低解像度表示領域たる第1表示領域Esと、高解像度表示領域たる第2表示領域Epによって構成される。例えば、第1表示領域Esは、QVGA規格に対応する解像度に設定されている一方、第2表示領域Epは、VGA規格に対応する解像度に設定されている。そして、比較例1では、解像度の低い第1表示領域Esが図1においてドライバIC40側に配置されていると共に、解像度の高い第2表示領域Epが図1においてドライバIC40側と逆側に配置されている。
【0072】
そして、比較例1では、第1表示領域Esに対応する下側基板1上において、第1のサブ画素SGLの領域毎に、画素電極10Lが形成されている。また、カラーフィルタ基板側において、各画素電極10Lに対応する位置には、それぞれ、R、G、Bの3色のうちいずれか1色に対応する着色層6が配置されている。各着色層6は、RGBRGB・・・の配列順序でX方向にストライプ状に配置されている。各画素電極10Lの縦方向の長さ(Y方向の長さ)は、本実施形態の画素電極10sの縦方向の長さと同一のd3に設定されていると共に、当該各画素電極10sの横方向の長さ(X方向の長さ)は、本実施形態の画素電極10sの横方向の長さと同一のd1(<d3)に設定されている。そして、第1表示領域Esにおける1つの単位画素GLは、R、G、Bの3色を含む1行3列状に配置された第1のサブ画素SGL群によって構成されている。
【0073】
一方、第2表示領域Epに対応する下側基板1上には、第2のサブ画素SGHの領域毎に、画素電極10Hが形成されている。また、カラーフィルタ基板92側において、各画素電極10Hに対応する位置には、それぞれ、R、G、Bの3色のいずれか1つに対応する着色層6が配置されている。各着色層6は、第1表示領域Esと同様に、RGBRGB・・・の配列順序でX方向にストライプ状に配置されている。各画素電極10Hの縦方向の長さ(Y方向の長さ)は、本実施形態の画素電極10pの縦方向の長さと同一のd2に設定されていると共に、当該各画素電極10sの横方向の長さ(X方向の長さ)d4は、本実施形態の画素電極10p及び10sの各横方向の長さd1の約半分の長さ、即ちd4≒(d1/2)に設定されている。
【0074】
ここで、各画素電極10Lの縦方向の長さd3と各画素電極10Lの横方向の長さd1との比は3:1の関係に設定されていると共に、各画素電極10Hの縦方向の長さd2と各画素電極10Hの横方向の長さd4との比は3:1の関係に設定されている。このため、各画素電極10Lの縦方向の長さd3と、各画素電極10Lの横方向の長さd1と、各画素電極10Hの縦方向の長さd2と、各画素電極10Hの横方向の長さd4との比は、3:1:(3/2):(1/2)の関係に設定されている。そして、第2表示領域Epにおける1つの単位画素GHは、R、G、Bの3色を含む1行3列状に配置された第2のサブ画素SGH群によって構成されている。なお、比較例1では、任意の1つのY方向に列をなす画素電極10L群と、2つの相隣接するY方向に列をなす画素電極10H群とは、同一列に配置されている。
【0075】
このような画素配列構造を有する比較例1では、次のような問題が生じ得る。
【0076】
即ち、比較例1では、第1表示領域Esと第2表示領域Epとの解像度が異なり、第1表示領域Es内の各画素電極10Lの横方向の長さd1と、第2表示領域Ep内の各画素電極10Hの横方向の長さd4との比が、1:(1/2)の関係に設定されている。このため、第1表示領域Es内の各画素電極10Lを駆動するのに必要なソース線32の本数と、第2表示領域Ep内の各画素電極10Hを駆動するのに必要なソース線32の本数との比は1:2の関係になる。つまり、第2表示領域Epでは、第1表示領域Esにおけるソース線32の本数に対して、2倍の本数のソース線32が必要となる。したがって、比較例1では、図6に示すように、例えば、アドレス番号でD2、D4、D6、・・・、Dz(z:2以上の偶数)の各々に対応する各ソース線32が、第1表示領域Es内の、対応する各画素電極10Lと平面的に重なり合ってしまい当該各画素電極10Lの開口率の低下を招くといった問題がある。また、このような不具合を改善すべく、Pz(z:2以上の偶数)の各々に対応する各ソース線32を、第1表示領域Es内の、対応する各画素電極10Lと重なり合わないように配置することも不可能ではないが、それを実現するためには非常に困難を伴う。
【0077】
次に、図7を参照して、比較例2の画素構成について説明する。なお、比較例2の説明に際し、上記の比較例1と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
【0078】
比較例1と比較例2とを比較して理解されるように、比較例2は、表示に寄与する有効表示領域Vが、解像度の異なる2つの表示領域、即ち、低解像度の第1表示領域Esと、高解像度の第2表示領域Epにより構成される点で比較例1と共通する。しかし、比較例2では、解像度の低い第1表示領域Esが図1においてドライバIC40側と逆側に配置されていると共に、解像度の高い第2表示領域Epが図1においてドライバIC40側に配置されている点において、比較例2は比較例1と構成上相違する。
【0079】
このような構成を有する比較例2では、図7に示すように、例えば、アドレス番号でD2、D4、D6、・・・、Dz(z:2以上の偶数)の各々に対応する各ソース線32が、第1表示領域Es内まで延在することなく、第2表示領域Ep内の途中の位置において終端している(領域E20を参照)。このような構成に起因して、比較例2では、表示ムラ等が生じてしまうといった問題がある。
【0080】
この点、本発明の実施形態では、従来からのレンダリング技術を用いて駆動される、R、G、Bの3色を含む1行3列により構成される第1の単位画素Gsを行列状に配置することにより構成される第1表示領域Es(低解像度の表示領域)と、従来とは異なる特殊なレンダリング技術を用いて駆動され、第1表示領域Esの約4倍程度の解像度を有し、R、G、B、Wの4色を含む2行3列により構成される第2の単位画素Gpを行列状に配置することにより構成される第2表示領域Ep(高解像度の表示領域)とを組み合わせて構成されている。これにより、有効表示領域V内において、2種類の表示領域、即ち、それ程高精細を必要としない低い解像度の表示領域と、高精細な表示を必要とする高い解像度の表示領域とを設けることができる。このため、本実施形態では、低解像度に対応する第1表示領域Esにおいて、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高解像度に対応する第2表示領域Epにおいて、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。
【0081】
また、本実施形態では、第1表示領域Es内において、各第1のサブ画素SGs内における各画素電極10sの横方向の長さと、第2表示領域Ep内において、各第2のサブ画素SGp内における各画素電極10pの横方向の長さとは同一の値d1に設定されている。これにより、本実施形態では、任意の1つのY方向に列をなす画素電極10s及び10p群と、それにX方向に隣接する他の1つのY方向に列をなす画素電極10s及び10p群との間にソース線32を配置することができる。つまり、第1の単位画素Gsを駆動するのに必要なソース線32の本数は、第2の単位画素Gpを駆動するのに必要なソース線32の本数と同一の値に設定されている。
【0082】
その結果、本実施形態では、有効表示領域V内において、上記した2種類の解像度に対応する第1表示領域Es及び第2表示領域Epを設けつつ、上記の比較例1や比較例2のような問題を生じさせることなく、各ソース線32を適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、本実施形態の構成によれば、例えば、有効表示領域V内を全て高解像度の表示領域に設定した他の比較例と比較して、ソース線32の本数を減らすことができ、その分、消費電力を低減することができる。
【0083】
[変形例]
上記の実施形態では、有効表示領域V内において、その中央位置に第2表示領域Ep(高解像度の表示領域)を設け、その第2表示領域Ep(高解像度の表示領域)の上側及び下側に夫々第1表示領域Es(低解像度の表示領域)を設けるように構成した。これに限らず、本発明では、表示態様に応じて、有効表示領域V内における第1表示領域Es(低解像度の表示領域)と第2表示領域Ep(高解像度の表示領域)との位置関係及び大きさを自由に変えることができる。
【0084】
具体的には、本発明では、図8(a)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を上側の位置に設けると共に、第2表示領域Ep(高解像度表示領域)を下側の位置に設けるようにしても構わない。または、その逆に、本発明では、図8(b)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を下側の位置に設けると共に、第2表示領域Ep(高解像度の表示領域)を上側の位置に設けるようにしても構わない。また、これらの構成において、第1表示領域Es(低解像度の表示領域)のY方向の長さd13と、第2表示領域Ep(高解像度の表示領域)のY方向の長さd14との比は、所望の関係に設定することができる。これにより、上記の本実施形態と同様に、有効表示領域V内において、その2種類の解像度に対応する第1表示領域Es及び第2表示領域Epを設けつつ、各ソース線32を適切且つ最適にレイアウトできる。
【0085】
また、これらの構成に代えて、本発明では、図8(c)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を左側の位置に設けると共に、第2表示領域Ep(高解像度の表示領域)を右側の位置に設けるようにしても構わない。または、その逆に、本発明では、図8(d)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を右側の位置に設けると共に、第2表示領域Ep(高解像度の表示領域)を左側の位置に設けるようにしても構わない。また、これらの構成において、第1表示領域Es(低解像度の表示領域)のX方向の長さd15と、第2表示領域Ep(高解像度の表示領域)のX方向の長さd16との比は、所望の関係に設定することができる。
【0086】
また、これらの構成に代えて、本発明では、図8(e)に示すように、有効表示領域V内において、その中央位置に第1表示領域Es(低解像度の表示領域)を設け、その第1表示領域Es(低解像度の表示領域)の左側及び右側に夫々第2表示領域Ep(高解像度の表示領域)を設けるように構成しても構わない。または、その逆に、本発明では、図8(f)に示すように、有効表示領域V内において、その中央位置に第2表示領域Ep(高解像度の表示領域)を設け、その第2表示領域Es(高解像度の表示領域)の左側及び右側に夫々第1表示領域Es(低解像度の表示領域)を設けるように構成しても構わない。また、これらの構成において、第1表示領域Es(低解像度の表示領域)又は第2表示領域Ep(高解像度の表示領域)のX方向の長さd18と、1つの第2表示領域Ep(高解像度の表示領域)又は1つの第1表示領域Es(低解像度の表示領域)のX方向の長さd17と、他の1つの第2表示領域Ep(高解像度の表示領域)又は他の1つの第1表示領域Es(低解像度の表示領域)のX方向の長さd19との比は、所望の関係に設定することができる。
【0087】
また、上記の実施形態では、上記した従来とは異なる特殊なレンダリング技術を用いて駆動される、第2表示領域Ep(高解像度の表示領域)を構成する第2の単位画素Gpは、R(赤)、G(緑)、B(青)、W(透明)の4色を含む各第1のサブ画素SGpを2行3列状に配置することにより構成されていた。これに代えて、本発明では、従来とは異なる特殊なレンダリング技術を用いて駆動される、第2表示領域Ep(高解像度の表示領域)を構成する第2の単位画素Gpは、図9(a)に示すように、R(赤)、G(緑)、B(青)、W(透明)の4色を含む各第1のサブ画素SGpを2行4列状に配置することにより構成しても構わない。この場合、各画素電極10pxの縦方向(Y方向)の長さd2:各画素電極10pxの横方向(X方向)の長さd5との比は、2:1の関係に設定される。好適な例では、各画素電極10pxの縦方向(Y方向)の長さは約76μmに設定するのが好ましいと共に、各画素電極10pxの横方向(X方向)の長さは約38μmに設定するのが好ましい。また、第2のサブ画素SGpのX方向の解像度は、第1のサブ画素SGsのX方向の解像度の約1.5倍の値に設定されている。
【0088】
この変形例では、第1表示領域Esは1行3列に配置された第1のサブ画素SGsにより1つの第1の単位画素Gsが構成されると共に、第2表示領域Epは2行4列に配置された第1のサブ画素SGpにより1つの第1の単位画素Gpが構成されることになる。そのため、第1の単位画素Gsを駆動するのに必要なソース線32の本数は、第2の単位画素Gpを駆動するのに必要なソース線32の本数より少ない値に設定されている。したがって、この場合、第2表示領域Epの横方向の長さが、第1表示領域Esの横方向の長さより長くなるため、画素電極10の配置間隔やソース線32の引き回し方法等を工夫する必要がある。
【0089】
また、本発明では、有効表示領域V内における、第1表示領域Esと第2表示領域Epの設定数及び配置関係は上記の実施形態及び変形例に限定されるものではなく、その趣旨を逸脱しない範囲において、有効表示領域V内における、当該第1表示領域Esと当該第2表示領域Epの設定数及び配置関係を自由に変更することができる。
【0090】
また、上記の実施形態では、第1のサブ画素SGsの領域毎に、反射層5を設け、さらに、その反射層5の中央位置に開口5aを設けることで、反射層5に対応する領域を反射領域Erに設定すると共に、反射層5の開口5aに対応する領域を透過領域Etに設定した。これに限らず、本発明では、第1のサブ画素SGsの各領域内に、当該各領域より小さな形状を有する反射層5を設けることにより、反射層5に対応する領域を反射領域Erに設定すると共に、反射層5の存在しない領域を透過領域Etに設定するようにしても構わない。
【0091】
また、上記の実施形態では、第1表示領域Esを半透過反射型の表示モードに設定すると共に、第2表示領域Epを透過型の表示モードに設定するようにしたが、これに限らず、本発明では、第1表示領域Esを透過型の表示モード又は反射型の表示モードに、また、第2表示領域Epを半透過反射型の表示モード又は反射型の表示モードに夫々設定するように構成しても構わない。
【0092】
また、本発明では、第2表示領域Ep内に対応する第2のサブ画素SGpを駆動する方法としては、上記した駆動方法に限られない。即ち、本発明では、例えば、当該第2のサブ画素SGpを駆動させる情報を、予め、後述する電子機器内のCPU(例えば、制御手段410、駆動回路402など)に組み込んでおき、その電子機器内のCPUの指令信号に基づき第2のサブ画素SGpを駆動するようにしても構わない。
【0093】
また、本発明では、第1の単位画素Gs及び第2の単位画素Gpを構成する色の組み合わせは一例であり、その色の組み合わせは、上記の実施形態及び変形例で示した色の組み合わせに限られない。
【0094】
また、上記の実施形態では、三端子素子の一例としてのα−Si型TFT素子21を有する液晶装置に本発明を適用したが、これに限らず、本発明では、二端子型非線形素子の一例としてのTFD(Thin Film Diode)素子を有する液晶装置に本発明を適用しても構わない。
【0095】
[電子機器]
次に、本発明による液晶装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
【0096】
図10は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置100と、これを制御する制御手段410とを有する。ここでは、液晶装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。
【0097】
表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。
【0098】
表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【0099】
次に、本発明に係る液晶装置100を適用可能な電子機器の具体例について図11を参照して説明する。
【0100】
まず、本発明に係る液晶装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図11(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。
【0101】
続いて、本発明に係る液晶装置100を、携帯電話機の表示部に適用した例について説明する。図11(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶装置100を適用した表示部724を備える。
【0102】
なお、本発明に係る液晶装置100を適用可能な電子機器としては、図11(a)に示したパーソナルコンピュータや図11(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
【0103】
また、本発明は、液晶装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【0104】
【図1】本発明の実施形態に係る液晶装置の構成を概略的に示す平面図。
【図2】図1の切断線A−A’に沿った液晶装置の断面図。
【図3】図1の切断線B−B’に沿った液晶装置の断面図。
【図4】本実施形態の有効表示領域内の画素構成等を示す平面図。
【図5】本実施形態のα−Si型TFT素子の断面構成を示す断面図。
【図6】比較例1に係る有効表示領域内の画素構成等を示す平面図。
【図7】比較例2に係る有効表示領域内の画素構成等を示す平面図。
【図8】各種変形例に係る有効表示領域の構成を示す平面図。
【図9】変形例に係る第2表示領域Ep内の画素構成等を示す平面図。
【図10】本発明の液晶装置を適用した電子機器の回路ブロック図。
【図11】本発明の液晶装置を適用した電子機器の例。
【符号の説明】
【0105】
1 下側基板、 2 上側基板、 6 着色層、 8 共通電極、 9 透明樹脂層、 10s、10p、10px、10L、10H 画素電極、 21 α−Si型TFT素子、 32 ソース線、 33 ゲート線、 91 素子基板、 92 カラーフィルタ基板、 100 液晶装置、 V 有効表示領域、 Es 第1表示領域、 Ep 第2表示領域
【技術分野】
【0001】
本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。
【背景技術】
【0002】
従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。
【0003】
そのような電気光学装置の一例としてのカラー表示型の液晶装置は、サブ画素単位毎に、R(赤)、G(緑)、B(青)の3色のカラーフィルタがストライプ状に配置されており、このR、G、Bの3色に対応する3つのサブ画素によって1つの画素(ドット)を表示する。
【0004】
しかしながら、このような液晶装置では、通常、R、G、Bの各色のカラーフィルタに入射する光の約1/3程度だけを透過させるため、全体的に光効率が低下するという短所を有している。これを改善する画素配列構造として、例えば、画像を表示する時に一層有利な高解像度の表現能力を有すると同時に、設計費用を最少化することができる画素配列構造が、例えば特許文献1に記載されている。
【0005】
このような画素配列構造では、互いに隣接する青色の単位画素は一つのデータ駆動集積回路によってデータ信号が伝達され、互いに異なるゲート駆動集積回路によって駆動される。このような画素配列構造を利用すれば、例えば、SVGA(Super Video Graphics Array)級の表示装置を利用してUXGA(Ultra Extended Graphics Array)級の解像度を実現することができるとされている。なお、特許文献1では、R、G、Bの3色に加え、W(白)のサブ画素を含む画素配列構造も提案されている。
【0006】
【特許文献1】特開2004−004822号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、以上の点に鑑みてなされたものであり、表示に寄与する有効表示領域内に少なくとも2種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【0008】
本発明の1つの観点では、電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行3列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0009】
上記の電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度(例えば、QVGA規格に対応する解像度)を有する第1表示領域と、レンダリング技術(描画操作技術)を用いることで、第1表示領域より高い解像度(例えば、VGA規格に対応する解像度)に擬似的に変換される第2表示領域とを有する、表示に寄与する有効表示領域を備えて構成される。
【0010】
好適な例では、前記レンダリング技術は、前記第2の単位画素内において前記複数の前記色層のうち1色の前記色層を備えた前記第2のサブ画素の前記電気光学層に印加される階調信号を、当該第2の単位画素に隣接し、前記1色の前記色層と同じ前記色層を備えた前記第2のサブ画素に重畳させて印加してなるのが好ましい。ここで、「レンダリング技術」とは、任意の1つの単位画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自単位画素内のサブ画素のみならず、自単位画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。
【0011】
特に、この電気光学装置では、第1表示領域は、複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成される。また、第2表示領域は、複数の色層の各々に対応する複数の第2のサブ画素を2行3列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0012】
これにより、有効表示領域内において、2種類の表示領域、即ち、それ程高精細を必要としない低い解像度の第1表示領域と、高精細な表示を必要とする高い解像度の第2表示領域とを設けることができる。このため、低い解像度に対応する第1表示領域において、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高い解像度に対応する第2表示領域において、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。
【0013】
好適な例では、前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約2倍の値に設定されているのが好ましい。また、前記第1の単位画素は、赤、緑、青の3色の前記色層を含んで構成されるのが好ましく、また、前記第2の単位画素は、前記赤、前記緑、前記青、透明の4色の前記色層を含んで構成されるのが好ましい。
【0014】
本発明の他の観点では、電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行4列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0015】
上記の電気光学装置は、複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、任意の解像度(例えば、QVGA規格に対応する解像度)を有する第1表示領域と、レンダリング技術(描画操作技術)を用いることで、第1表示領域より高い解像度(例えば、VGA規格に相当する解像度)に擬似的に変換される第2表示領域とを有する、表示に寄与する有効表示領域を備えて構成される。
【0016】
好適な例では、前記レンダリング技術は、前記第2の単位画素内において前記複数の前記色層のうち1色の前記色層を備えた前記第2のサブ画素の前記電気光学層に印加される階調信号を、当該第2の単位画素に隣接し、前記1色の前記色層と同じ前記色層を備えた前記第2のサブ画素に重畳させて印加してなるのが好ましい。ここで、「レンダリング技術」とは、任意の1つの単位画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自単位画素内のサブ画素のみならず、自単位画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。
【0017】
特に、この電気光学装置では、第1表示領域は、複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成される。また、第2表示領域は、複数の色層の各々に対応する複数の第2のサブ画素を2行4列に配置して構成される第2の単位画素を行及び列方向に配置して構成される。
【0018】
これにより、有効表示領域内において、2種類の表示領域、即ち、それ程高精細を必要としない低い解像度の第1表示領域と、高精細な表示を必要とする高い解像度の第2表示領域とを設けることができる。このため、低い解像度に対応する第1表示領域において、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高い解像度に対応する第2表示領域において、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。
【0019】
好適な例では、前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約1.5倍の値に設定されているのが好ましい。また、前記第1の単位画素は、赤、緑、青の3色の前記色層を含んで構成されるのが好ましく、また、前記第2の単位画素は、前記赤、前記緑、前記青、透明の4色の前記色層を含んで構成されるのが好ましい。
【0020】
上記の電気光学装置の一つの態様では、前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、前記有効表示領域内において、前記第1表示領域と前記第2表示領域は前記列方向に配置されており、前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されている。
【0021】
この態様では、第2の基板は、第1のサブ画素及び第2のサブ画素にそれぞれ対応して設けられたTFT素子やTFD素子などの複数のスイッチング素子に接続された複数の配線を有する。好適な例では、複数の配線は、表示内容に応じた信号が出力されるソース線(データ線)又は走査信号が出力されるゲート線(走査線)とすることができる。また、同一の前記列方向に配置され、且つ前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されている。また、有効表示領域内において、第1表示領域と第2表示領域は列方向に配置されている。また、第1のサブ画素の行方向の長さは、第2のサブ画素の行方向の長さと同一の値に設定されていると共に、任意の1つの列方向には、第1のサブ画素及び第2のサブ画素が配置されて1つの画素配列を構成している。さらに、その1つの画素配列と、その1つの画素配列と行方向に隣接する他の1つの画素配列との間には1つの配線が配置されている。好適な例では、前記第1の単位画素を駆動するのに必要な前記配線の本数は、前記第2の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されている。
【0022】
これにより、有効表示領域内において、各配線を、途中で終端させ或いは第1又は第2のサブ画素と平面的に重なり合わせた状態で配置するのを防止できる。その結果、この態様では、上記した2種類の解像度に対応する第1及び第2表示領域を設けつつ、各配線を有効表示領域内に適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、この構成によれば、例えば、有効表示領域内を全て高い解像度の表示領域に設定した比較例と比較して、配線の本数を減らすことができ、その分、消費電力を低減することができる。
【0023】
上記の電気光学装置の他の態様では、前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、前記有効表示領域内には複数の前記第1表示領域と1つの前記第2表示領域とが設けられ、前記有効表示領域内において、前記複数の前記第1表示領域は、前記第2表示領域を挟む位置に且つ前記列方向に配置されており、前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されている。
【0024】
この態様では、第2の基板は、第1のサブ画素及び第2のサブ画素にそれぞれ対応して設けられたTFT素子やTFD素子などの複数のスイッチング素子に接続された複数の配線を有する。好適な例では、複数の配線は、表示内容に応じた信号が出力されるソース線(データ線)又は走査信号が出力されるゲート線(走査線)とすることができる。また、同一の前記列方向に配置され、且つ前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されている。また、有効表示領域内には複数の第1表示領域と1つの第2表示領域とが設けられている。また、有効表示領域内において、複数の第1表示領域は、第2表示領域を挟む位置に且つ列方向に配置されている。また、第1のサブ画素の行方向の長さは、第2のサブ画素の行方向の長さと同一の値に設定されていると共に、任意の1つの列方向には、第1のサブ画素及び第2のサブ画素が配置されて1つの画素配列を構成している。さらに、その1つの画素配列と、その1つの画素配列と行方向に隣接する他の1つの画素配列との間には1つの配線が配置されている。好適な例では、前記第1の単位画素を駆動するのに必要な前記配線の本数は、前記第2の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されている。
【0025】
これにより、有効表示領域内において、各配線を、途中で終端させ或いは第1又は第2のサブ画素と平面的に重なり合わせた状態で配置するのを防止できる。その結果、この態様では、上記した2種類の解像度に対応する第1及び第2表示領域を設けつつ、各配線を有効表示領域内に適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、この構成によれば、例えば、有効表示領域内を全て高い解像度の表示領域に設定した比較例と比較して、配線の本数を減らすことができ、その分、消費電力を低減することができる。
【0026】
上記の電気光学装置の他の態様では、前記第1のサブ画素は透過型表示を行う透過領域及び反射型表示を行う反射領域を有すると共に、前記第2のサブ画素は前記透過領域のみ有する。この態様では、第1のサブ画素は、透過型表示を行う透過領域及び反射型表示を行う反射領域を有する。これにより、低い解像度の第1表示領域において半透過反射型の表示を行うことができる。よって、第1表示領域において携帯電話の待ち受け画面等の画像データを反射型表示とすることで消費電力の低下を図ることができる。また、第2のサブ画素は透過領域のみ有する。これにより、第1表示領域より高い解像度を有する第2表示領域において透過型表示を行うことができる。よって、第2表示領域において明るく高精細な画像データを表示することができる。
【0027】
上記の電気光学装置の他の態様では、前記第2の基板は、前記第1のサブ画素の前記反射領域に対応する位置に反射層を有する。この態様では、第2の基板は、第1のサブ画素の反射領域に対応する位置に反射層を有するので、反射層の設けられた第1表示領域において反射型表示を行うことができると共に、第1のサブ画素内の反射層の存在しない領域において透過型表示を行うことができる。
【0028】
また、本発明の他の観点では、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【発明を実施するための最良の形態】
【0029】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。 本発明の実施形態は、表示に寄与する有効表示領域内に少なくとも2種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な液晶装置等を提供する。
【0030】
[液晶装置の構成]
まず、図1乃至図3を参照して、本発明の実施形態に係る液晶装置100の構成等について説明する。
【0031】
図1は、本発明の実施形態に係る液晶装置100の概略構成を模式的に示す平面図である。図1では、紙面手前側(観察側)にカラーフィルタ基板92が、また、紙面奥側に素子基板91が夫々配置されている。なお、図1では、紙面縦方向(列方向)をY方向と、また、紙面横方向(行方向)をX方向と夫々規定する。
【0032】
液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材5を介して貼り合わされ、そのシール材5の内側に液晶が封入されて液晶層4が形成されてなる。
【0033】
この液晶装置100は、表示に寄与する有効表示領域V(2点鎖線にて囲まれる領域)内に、2種類の解像度に対応する複数の表示領域、具体的には、低解像度の表示に適した第1表示領域Es(細い破線にて囲まれる領域)と、高解像度の表示に適した第2表示領域Ep(太い破線にて囲まれる領域)とを設けつつ、消費電力及びソース線32等のレイアウトが最適化されている。ここで、第1表示領域Esにおいて表示されるデータとしては、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどが挙げられる。一方、第2表示領域Epにおいて表示されるデータとしては、例えば、風景や写真などの高精細な画像データ等が挙げられる。
【0034】
第1表示領域Esは、複数の第1の単位画素Gs(1点鎖線にて囲まれる領域)を行列状に配列してなると共に、当該第1の単位画素Gsの各々は、R(赤)、G(緑)、B(青)の3色に対応する各サブ画素SGs(以下、「第1のサブ画素SGs」とも呼ぶ)をX方向にストライプ状に配列してなる。また、第1表示領域Esは、後述するように透過領域Et及び反射領域Erを有して構成され、半透過反射型の表示が行われる領域となっている。このため、第1表示領域Esにおいて携帯電話の待ち受け画面等の画像データを反射型表示とすることで消費電力の低下を図ることができる。また、第1表示領域Esでは、従来から周知の描画操作技術(レンダリング技術)を用いて表示が行われる。
【0035】
一方、第2表示領域Epは、複数の第2の単位画素Gp(1点鎖線にて囲まれる領域)を行列状に配列してなると共に、当該第2表示領域Epの各々は、R(赤)、B(青)、G(緑)、W(透明)の4色に対応する各サブ画素SGp(以下、「第2のサブ画素SGp」とも呼ぶ)を2行3列状に配列してなる。また、第2表示領域Epは、後述するように透過領域Etのみを有して構成され、透過型表示が行われる領域となっている。よって、第2表示領域Epにおいて明るく高精細な画像データを表示することができる。また、第2表示領域Epでは、従来とは異なる特殊な描画操作技術(レンダリング技術)を用いて表示が行われる。また、本実施例では、かかるレンダリング技術は、第2の単位画素Gp内において上記4色の色層(後述の着色層6及び透明樹脂層9)のうち1色の色層を備えた第2のサブ画素SGpの液晶層4に印加される階調信号を、当該第2の単位画素Gpに隣接し、当該1色の色層と同じ色層を備えた第2のサブ画素SGpに重畳させて印加してなるレンダリング技術である。ここで、「レンダリング技術」とは、任意の1画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自画素内のサブ画素のみならず、自画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。このため、第1表示領域EsをQVGA(Quarter Video Graphics Array)規格に対応する解像度に設定にした場合には、第2表示領域Epは、VGA(Video Graphics Array)規格に対応する解像度に設定される。つまり、第2表示領域Epは、第1表示領域Esの約4倍程度の解像度を有する。
【0036】
まず、液晶装置100の平面構成について説明する。
【0037】
素子基板91の平面構成は次の通りである。素子基板91の内面上には、主として、複数のソース線32、複数のゲート線33、複数のa−Si(アモルファスシリコン)型のTFT素子(Thin Film Transistor)21、複数の画素電極10s及び10p、ドライバIC40、外部接続用配線35及びFPC(Flexible Printed Circuit)41などが形成若しくは実装されている。
【0038】
図1に示すように、素子基板91は、カラーフィルタ基板92の一辺側から外側へ張り出してなる張り出し領域36を有しており、その張り出し領域36上には、ドライバIC40が実装されている。ドライバIC40の入力用端子(図示略)は、複数の外部接続用配線35の一端側と電気的に接続されていると共に、複数の外部接続用配線35の他端側はFPCの出力用端子(図示略)と電気的に接続されている。
【0039】
各ソース線32は、Y方向に延在するように形成されており、各ソース線32の一端側は、液晶の駆動時に、選択されたゲート線33の情報に基づいて、ドライバIC40の出力用端子Sn及びPn(n:自然数)のうちのいずれか一方に選択的に接続される。具体的には、液晶の駆動時、第1のサブ画素SGsを駆動するゲート線33が選択されている場合には、ソース線32の一端側は、ドライバIC40の出力用端子Snに接続される一方、第2のサブ画素SGpを駆動するゲート線33が選択されている場合には、ソース線32の一端側は、ドライバIC40の出力用端子Pnに接続される。これにより、第1のサブ画素SGs及び第2のサブ画素SGpの各々に対応する各ソース線32対して表示内容に応じた信号及び電力をドライバIC40側から出力することが可能となっている。
【0040】
各ゲート線33は、Y方向に延在するように形成された第1配線33aと、その第1配線33aの終端部からX方向に且つ有効表示領域V内に延在するように形成された第2配線33bとを備える。各ゲート線33の第1配線33aは、有効表示領域Vの外側に設けられた非表示領域としての額縁領域38において、Y方向に延在するように引き回されている。各ゲート線33の第2配線33bは、Y方向に相隣接する第1のサブ画素SGsの間及びY方向に相隣接する第2のサブ画素SGpの間に夫々配置されている。各ゲート線33の第1配線33aの一端側は、ドライバIC40の出力用端子(図示略)に電気的に接続されている。
【0041】
各画素電極10s及び10pは、例えばITO(Indium-Tin Oxide)などの透明導電材料により形成されている。各画素電極10sは、第1のサブ画素SGsの領域に対応する位置に設けられていると共に、各画素電極10pは、第2のサブ画素SGpの領域に対応する位置に設けられている。なお、以下の説明において、種類を問わずに画素電極を指す場合は単に「画素電極10」と表記し、また、種類を区別して画素電極を指す場合は「画素電極10s」などと表記する。
【0042】
各α−Si型TFT素子21は、各ソース線32と各ゲート線33の第2配線33bの交差位置に設けられており、対応する各ソース線32、各ゲート線33及び各画素電極10等に電気的に接続されている。
【0043】
また、各ソース線32、各ゲート線33、各α−Si型TFT素子21、及び各画素電極10等の内面上には、図示しない配向膜が形成されている。
【0044】
次に、カラーフィルタ基板92の平面構成は次の通りである。
【0045】
カラーフィルタ基板92は、黒色の樹脂材料等よりなる遮光層(一般に「ブラックマトリクス」と呼ばれ、以下では、単に「BM」と略記する)、3色の着色層6R、6B及び6G、Wの色を形成する透明樹脂層9、並びに共通電極8(図2及び図3を参照)などを有する。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。BMは、各第1のサブ画素SGs及び各第2のサブ画素SGpの各々を区画する位置に形成されている。図1においてWの色に対応する各第2のサブ画素領域SGpには、着色層6は特に設けられておらず、その代わりに、例えば、透明性を有する透明樹脂材料などよりなる透明樹脂層9が設けられている。透明樹脂層9は、着色層6と同一の大きさ及び厚さに形成されている。ここで、Wの色に対応する透明樹脂層9は、赤み、青み、黄みなどの色味がかっていても良い。なお、Wの色に対応する第2のサブ画素SGpの色再現範囲は、いわゆるCIE色度図において、(x,y)=(0.3〜0.4、0.3〜0.4)に入っているのが好ましい。共通電極8は、画素電極10と同様にITOなどの透明導電材料からなり、カラーフィルタ基板92の略一面に亘って形成されている。共通電極8は、シール材5の隅の領域E1において、配線15の一端側と電気的に接続されていると共に、当該配線の他端側は、ドライバIC40のCOMに対応する接地用出力端子と電気的に接続されている。
【0046】
以上の構成を有する液晶装置100では、後述する電子機器等と接続されたFPC41側からの上記した駆動方法による信号及び電力等に基づき、ドライバIC40によって、G1、G2、・・・Gx・・・Gy・・・、Gm−1、Gm(x、y、m:自然数)の順にゲート線33が順次排他的に1本ずつ選択されるとともに、選択されたゲート線33には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線33には、非選択電圧のゲート信号が供給される。そして、ドライバIC40は、選択されたゲート線33に対応する位置にある画素電極10s及び10pに対し、表示内容に応じたソース信号を、それぞれ対応するS1又はP1、S2又はP2、・・・、Sn−1又はPn-1、Sn又はPn(n:自然数)の各出力用端子と接続されたソース線32、及びα−Si型TFT素子21を介して供給する。その結果、液晶層4の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層4の配向状態が制御されることとなる。
【0047】
次に、図2を参照して、液晶装置100の第1表示領域Esに対応する断面構成について説明する。図2は、図1における切断線A−A’に沿った断面図であり、特に、第1表示領域Es内において、1つのX方向に列をなす第1の単位画素Gs群を通る位置で切断した断面図を示す。
【0048】
下側基板1は、ガラスや石英等の絶縁性を有する材料にて形成されている。下側基板1の内面上には、第1のサブ画素SGsの領域毎に、光を反射する機能を有する反射層5が設けられている。各反射層5の中央位置には開口5aが設けられている。このため、各反射層5に対応する領域は反射領域Erに設定されていると共に、各反射層5の開口5aに対応する領域は透過領域Etに設定されている。反射層5の内面上には、第1のサブ画素SGsの領域毎に、画素電極10sが形成されている。各画素電極10sの一部は、反射層5の開口5a内まで形成されている。下側基板1の内面上であって、相隣接する画素電極10sの間には、ソース線32が形成されている。なお、各ソース線32は、対応するα−Si型TFT素子21(図1を参照)を通じて、対応する画素電極10sに電気的に接続されている。また、下側基板1、画素電極10s、α−Si型TFT素子21、及びソース線32の各内面上には、図示しない配向膜が形成されている。また、下側基板1の外面上には偏光板11が配置されていると共に、偏光板11の外面上には、照明装置としてのバックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。なお、本実施形態では、偏光板11とバックライト15との間に位相差板を設けるようにしてもよい。
【0049】
一方、上側基板2の内面上には、第1のサブ画素領域SGsの領域毎に、R、G、Bの3色のうちいずれか1色からなる着色層6がRGBRGBRGB・・・の配列順序でストライプ状に設けられている。このため、各着色層6R、6G及び6Bは、対応する各画素電極10sと対向している。
【0050】
また、各着色層6を区画する位置に対応する上側基板2の内面上には、隣接する第1のサブ画素領域SGsを隔て、一方の第1のサブ画素領域SGsから他方の第1のサブ画素領域SGsへの光の混入を防止するためBMが形成されている。各着色層6及びBM等の内面上には、アクリル樹脂等からなるオーバーコート層19が形成されている。このオーバーコート層19は、液晶装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6等を保護する機能を有している。オーバーコート層19の内面上には、ITO等からなる共通電極8が形成されている。なお、共通電極8等の内面上には、図示しない配向膜が形成されている。また、上側基板2の外面上には、偏光板12が配置されている。なお、本実施形態では、偏光板12の外面上に位相差板を設けるようにしてもよい。
【0051】
そして、素子基板91とカラーフィルタ基板92とはシール材5を介して対向しており、その両基板の間に液晶が封入されて液晶層4が形成されてなる。
【0052】
以上の断面構成を有する第1表示領域Esにおいて、透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、反射層5の開口5a、画素電極10s、各着色層6及び共通電極8等を通過して観察者に至る。この場合、その照明光は、各着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。一方、反射型表示がなされる場合、液晶装置100内に入射した外光は、図2に示す経路Rに沿って進行する。つまり、液晶装置100内に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、各着色層6が形成されている領域を夫々通過して、その各着色層6の下方に位置する反射層5により反射され、再度、各着色層6を夫々通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【0053】
次に、図3を参照して、液晶装置100の第2表示領域Epに対応する断面構成について説明する。図3は、図1における切断線B−B’に沿った断面図であり、特に、第2表示領域Ep内において、1つのX方向に列をなす第2の単位画素Gp群を通る位置で切断した断面図を示す。なお、以下では、上記した要素については同一の符号を付し、その説明は簡略化又は省略する。
【0054】
下側基板1の内面上には、第2のサブ画素SGpの領域毎に、画素電極10pが形成されている。下側基板1の内面上であって、相隣接する画素電極10pの間にはソース線32が形成されている。各画素電極10p及び各ソース線32の内面上には、図示しない配向膜が形成されている。なお、下側基板1の外面側の断面構成は、図2における下側基板1の外面側の断面構成と同様である。一方、上側基板2の内面上には、第2のサブ画素SGpの領域毎に、着色層6G、6R及び6Bが形成されている。上側基板2の内面上であって、着色層6G、6R及び6Bの各々を区画する位置にはBMが形成されている。着色層6G、6R及び6B及びBMの各内面上にはオーバーコート層19が形成されている。オーバーコート層19の内面上には、共通電極8が形成されている。
【0055】
なお、図1において、切断線B−B’に対応する第2のサブ画素SGp群に対してY方向に且つ下側に隣接する他の第2のサブ画素SGp群を通る位置で切断した断面構成は、図3において、着色層6Gを着色層6Rに置き換え、また、着色層6Rを着色層6Gに置き換え、また、着色層6BをWの色に対応する透明樹脂層9に置き換えた構成となっている。
【0056】
以上の断面構成を有する第2表示領域Epにおいて、透過型表示がなされる場合、バックライト15から出射した照明光は、図3に示す経路Tに沿って進行し、画素電極10p、各着色層6、各透明樹脂層9及び共通電極8等を通過して観察者に至る。この場合、その照明光は、各着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。特に、第2表示領域Epでは、各第2の単位画素Gpが、R、G、Bの各色に対応する着色層6に加えて、Wの色に対応する透明樹脂層9を用いて構成されているので高輝度を実現することが可能となっている。
【0057】
(有効表示領域内の構成)
次に、図4及び図5を参照して、本発明の実施形態に係る有効表示領域V内の構成について詳述する。図4(a)は、図1における有効表示領域V内の構成のみを概略的に示す部分平面図である。
【0058】
有効表示領域Vは、上記したように、2種類の解像度に対応する複数の表示領域、即ち、文字や線等のテキストデータや携帯電話等のバッテリーの充電状態などの表示に適した低解像度表示領域たる第1表示領域Esと、自然や風景などの高精細な表示に適した高解像度表示領域たる複数の第2表示領域Epとを有して構成される。
【0059】
第2表示領域Epは、有効表示領域V内の中央位置に設定されている。一方、複数の第1表示領域Esのうち一方の第1表示領域Esは、第2表示領域Epの上側位置に設定されていると共に、他方の第1表示領域Esは、第2表示領域Epの下側位置に設定されている。有効表示領域V内において、上側に位置する第1表示領域EsのY方向の長さd10と、第2表示領域EpのY方向の長さd11と、下側に位置する第1表示領域EsのY方向の長さd12とは、それぞれ表示態様に応じて所望の値とすることができる。また、有効表示領域V内において上側に位置する第1表示領域Es内の各画素電極10sは、アドレス番号でG1〜Gx−1(Gx−1:Gmより小さい値)の各々に対応する各ゲート線33によって駆動され、また、第2表示領域Ep内の各画素電極10pは、アドレス番号でGx〜Gy(Gy:Gxより大きい値であり且つGmより小さい値)の各々に対応する各ゲート線33によって駆動され、また、有効表示領域V内において下側に位置する第1表示領域Es内の各画素電極10sは、アドレス番号でGy+1〜Gmの各々に対応する各ゲート線33によって駆動される。よって、この液晶装置100の駆動時、各画素電極10sを駆動する上記の各アドレス番号に対応するゲート線33が選択されている場合には、ソース線32の一端側は、図1において、対応するドライバIC40の出力用端子Snに接続される一方、各画素電極10pを駆動する上記の各アドレス番号に対応するゲート線33が選択されている場合には、ソース線32の一端側は、対応するドライバIC40の出力用端子Pnに自動的に電気的に接続される。これにより、上記したように、第1のサブ画素SGs及び第2のサブ画素SGpの各々に対応する各ソース線32対してドライバIC40側から表示内容に応じた信号及び電力を出力することができる。
【0060】
続いて、図4(b)を参照して、第1表示領域Esに対応する第1の単位画素Gs、及び第2表示領域Epに対応する第2の単位画素Gp等を含む平面構成について説明する。図4(b)は、図4(a)における破線領域E2に対応する各単位画素等を含む平面的なレイアウトを示す部分平面図である。なお、図4(b)では、素子基板91の主要な要素に対するカラーフィルタ基板92側の主要な要素の位置関係も理解し易くする為、カラーフィルタ基板92側の主要な要素も図示する。
【0061】
第1表示領域Esに対応する下側基板1上には、第1のサブ画素SGsの領域毎に、画素電極10sが形成されている。各画素電極10sの縦方向の長さ(Y方向の長さ)はd3に設定されていると共に、当該各画素電極10sの横方向の長さ(X方向の長さ)はd1(<d3)に設定されている。好適な例では、各画素電極10sの縦方向の長さd3と、各画素電極10sの横方向の長さとの比は3:1の関係に設定することができる。最も好適な例では、各画素電極10sの縦方向の長さd3は約152μmに、また、各画素電極10sの横方向の長さd1は約51μmに夫々設定することができる。また、カラーフィルタ基板92側において、各画素電極10sに対応する位置には、それぞれ、R、G、Bの3色のうちいずれか1色に対応する着色層6が配置されている。各着色層6は、RGBRGB・・・の配列順序でX方向にストライプ状に配置されている。そして、第1表示領域Esにおける1つの単位画素Gsは、R、G、Bの3色を含む1行3列状に配置された第1のサブ画素SGs群によって構成されている。
【0062】
一方、第2表示領域Epに対応する下側基板1上には、第2のサブ画素SGpの領域毎に、画素電極10pが形成されている。各画素電極10pの縦方向の長さ(Y方向の長さ)はd2に設定されていると共に、当該各画素電極10pの横方向の長さ(X方向の長さ)はd1(<d2)に設定されている。好適な例では、各画素電極10pの縦方向の長さd2と各画素電極10pの横方向の長さd1との比は2:3の関係に設定することができる。最も好適な例では、各画素電極10pの縦方向の長さd2は約76μmに、また、各画素電極10sの横方向の長さd1は約51μmに夫々設定することができる。これにより、各画素電極10pの縦方向の長さd2と、各画素電極10pの横方向の長さd1と、各画素電極10sの縦方向の長さd3と、各画素電極10sの横方向の長さとの比は、(3/2):1:3:1の関係に設定される。また、カラーフィルタ基板92側において、各画素電極10pに対応する位置には、それぞれ、R、G、B、Wの4色のうちいずれか1色に対応する着色層6及び透明樹脂層9が配置されている。
【0063】
ここで、任意の1つのX方向に列をなす画素電極10p群に着目した場合、カラーフィルタ基板92側において、各着色層6は、GRBGRB・・・の配列順序でX方向に配置されている。また、当該任意の1つのX方向に列をなす画素電極10p群とY方向に隣接する、他のX方向に列をなす画素電極10p群に着目した場合、カラーフィルタ基板92側において、各着色層6及び透明樹脂層9は、RGWRGW・・・の配列順序でX方向に配置されている。そして、第2表示領域Epにおける1つの単位画素Gpは、R、G、B、Wの4色を含む2行3列状に配置された第2のサブ画素SGp群によって構成されている。
【0064】
また、下側基板1上において、1つのY方向に列をなす画素電極10s及び10p群と、当該1つのY方向に列をなす画素電極10s及び10p群にX方向に隣接する、他の1つのY方向に列をなす画素電極10s及び10p群との間には、ソース線32がY方向に延在するように形成されている。また、下側基板1上において、Y方向に相隣する画素電極10sの間、及び、Y方向に相隣する画素電極10sの間、及び、Y方向に相隣接する画素電極10sと画素電極10pの間には、それぞれ、ゲート線33の第2配線33bがX方向に延在するように形成されている。各ソース線32と各ゲート線33の第2配線33bとの交差位置には、各ソース線32及び各ゲート線33に電気的に接続されたa−Si型TFT素子21が設けられている。
【0065】
ここで、図5を参照して、a−Si型TFT素子21の断面構成について説明する。図5は、図4(b)における切断線X1−X2に沿ったα−Si型TFT素子21の断面図を示す。
【0066】
a−Si型TFT素子21では、各ゲート線33の第2配線33bから分岐したゲート電極401の上に、それを覆うようにゲート絶縁膜403が設けられている。ゲート絶縁膜403の上には、ゲート電極401に重なるようにa−Si層405が設けられている。a−Si層405の上には、2つに分断されたn+−a−Si層406a、406bが設けられている。さらに、n+−a−Si層406aの上には、ソース線32から分岐したソース電極408が設けられ、n+−a−Si層406bの上にはドレイン電極409が設けられている。ドレイン電極409の上には、画素電極10s(第2表示領域Epでは画素電極10p)が部分的に重なるように設けられている。
【0067】
図4(b)に戻り、各a−Si型TFT素子21は、対応する画素電極10s又は10pに電気的に接続されている。以上のようにして有効表示領域Vが構成されている。
【0068】
次に、図4、図6及び図7を参照して、各種の比較例と比較した、本発明の実施形態に係る液晶装置100の特有の作用効果について説明する。
【0069】
図6は、本実施形態の図4(b)に対応する、比較例1に係る有効表示領域V内の構成を示す部分平面図である。図7は、本実施形態の図4(b)に対応する、比較例2に係る有効表示領域V内の構成を示す部分平面図である。
【0070】
まず、図6を参照して、比較例1に係る有効表示領域Vの構成について説明する。なお、比較例1の説明に際し、本実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
【0071】
比較例1において、表示に寄与する有効表示領域Vは、解像度の異なる2種類の表示領域、即ち、低解像度表示領域たる第1表示領域Esと、高解像度表示領域たる第2表示領域Epによって構成される。例えば、第1表示領域Esは、QVGA規格に対応する解像度に設定されている一方、第2表示領域Epは、VGA規格に対応する解像度に設定されている。そして、比較例1では、解像度の低い第1表示領域Esが図1においてドライバIC40側に配置されていると共に、解像度の高い第2表示領域Epが図1においてドライバIC40側と逆側に配置されている。
【0072】
そして、比較例1では、第1表示領域Esに対応する下側基板1上において、第1のサブ画素SGLの領域毎に、画素電極10Lが形成されている。また、カラーフィルタ基板側において、各画素電極10Lに対応する位置には、それぞれ、R、G、Bの3色のうちいずれか1色に対応する着色層6が配置されている。各着色層6は、RGBRGB・・・の配列順序でX方向にストライプ状に配置されている。各画素電極10Lの縦方向の長さ(Y方向の長さ)は、本実施形態の画素電極10sの縦方向の長さと同一のd3に設定されていると共に、当該各画素電極10sの横方向の長さ(X方向の長さ)は、本実施形態の画素電極10sの横方向の長さと同一のd1(<d3)に設定されている。そして、第1表示領域Esにおける1つの単位画素GLは、R、G、Bの3色を含む1行3列状に配置された第1のサブ画素SGL群によって構成されている。
【0073】
一方、第2表示領域Epに対応する下側基板1上には、第2のサブ画素SGHの領域毎に、画素電極10Hが形成されている。また、カラーフィルタ基板92側において、各画素電極10Hに対応する位置には、それぞれ、R、G、Bの3色のいずれか1つに対応する着色層6が配置されている。各着色層6は、第1表示領域Esと同様に、RGBRGB・・・の配列順序でX方向にストライプ状に配置されている。各画素電極10Hの縦方向の長さ(Y方向の長さ)は、本実施形態の画素電極10pの縦方向の長さと同一のd2に設定されていると共に、当該各画素電極10sの横方向の長さ(X方向の長さ)d4は、本実施形態の画素電極10p及び10sの各横方向の長さd1の約半分の長さ、即ちd4≒(d1/2)に設定されている。
【0074】
ここで、各画素電極10Lの縦方向の長さd3と各画素電極10Lの横方向の長さd1との比は3:1の関係に設定されていると共に、各画素電極10Hの縦方向の長さd2と各画素電極10Hの横方向の長さd4との比は3:1の関係に設定されている。このため、各画素電極10Lの縦方向の長さd3と、各画素電極10Lの横方向の長さd1と、各画素電極10Hの縦方向の長さd2と、各画素電極10Hの横方向の長さd4との比は、3:1:(3/2):(1/2)の関係に設定されている。そして、第2表示領域Epにおける1つの単位画素GHは、R、G、Bの3色を含む1行3列状に配置された第2のサブ画素SGH群によって構成されている。なお、比較例1では、任意の1つのY方向に列をなす画素電極10L群と、2つの相隣接するY方向に列をなす画素電極10H群とは、同一列に配置されている。
【0075】
このような画素配列構造を有する比較例1では、次のような問題が生じ得る。
【0076】
即ち、比較例1では、第1表示領域Esと第2表示領域Epとの解像度が異なり、第1表示領域Es内の各画素電極10Lの横方向の長さd1と、第2表示領域Ep内の各画素電極10Hの横方向の長さd4との比が、1:(1/2)の関係に設定されている。このため、第1表示領域Es内の各画素電極10Lを駆動するのに必要なソース線32の本数と、第2表示領域Ep内の各画素電極10Hを駆動するのに必要なソース線32の本数との比は1:2の関係になる。つまり、第2表示領域Epでは、第1表示領域Esにおけるソース線32の本数に対して、2倍の本数のソース線32が必要となる。したがって、比較例1では、図6に示すように、例えば、アドレス番号でD2、D4、D6、・・・、Dz(z:2以上の偶数)の各々に対応する各ソース線32が、第1表示領域Es内の、対応する各画素電極10Lと平面的に重なり合ってしまい当該各画素電極10Lの開口率の低下を招くといった問題がある。また、このような不具合を改善すべく、Pz(z:2以上の偶数)の各々に対応する各ソース線32を、第1表示領域Es内の、対応する各画素電極10Lと重なり合わないように配置することも不可能ではないが、それを実現するためには非常に困難を伴う。
【0077】
次に、図7を参照して、比較例2の画素構成について説明する。なお、比較例2の説明に際し、上記の比較例1と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
【0078】
比較例1と比較例2とを比較して理解されるように、比較例2は、表示に寄与する有効表示領域Vが、解像度の異なる2つの表示領域、即ち、低解像度の第1表示領域Esと、高解像度の第2表示領域Epにより構成される点で比較例1と共通する。しかし、比較例2では、解像度の低い第1表示領域Esが図1においてドライバIC40側と逆側に配置されていると共に、解像度の高い第2表示領域Epが図1においてドライバIC40側に配置されている点において、比較例2は比較例1と構成上相違する。
【0079】
このような構成を有する比較例2では、図7に示すように、例えば、アドレス番号でD2、D4、D6、・・・、Dz(z:2以上の偶数)の各々に対応する各ソース線32が、第1表示領域Es内まで延在することなく、第2表示領域Ep内の途中の位置において終端している(領域E20を参照)。このような構成に起因して、比較例2では、表示ムラ等が生じてしまうといった問題がある。
【0080】
この点、本発明の実施形態では、従来からのレンダリング技術を用いて駆動される、R、G、Bの3色を含む1行3列により構成される第1の単位画素Gsを行列状に配置することにより構成される第1表示領域Es(低解像度の表示領域)と、従来とは異なる特殊なレンダリング技術を用いて駆動され、第1表示領域Esの約4倍程度の解像度を有し、R、G、B、Wの4色を含む2行3列により構成される第2の単位画素Gpを行列状に配置することにより構成される第2表示領域Ep(高解像度の表示領域)とを組み合わせて構成されている。これにより、有効表示領域V内において、2種類の表示領域、即ち、それ程高精細を必要としない低い解像度の表示領域と、高精細な表示を必要とする高い解像度の表示領域とを設けることができる。このため、本実施形態では、低解像度に対応する第1表示領域Esにおいて、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高解像度に対応する第2表示領域Epにおいて、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。
【0081】
また、本実施形態では、第1表示領域Es内において、各第1のサブ画素SGs内における各画素電極10sの横方向の長さと、第2表示領域Ep内において、各第2のサブ画素SGp内における各画素電極10pの横方向の長さとは同一の値d1に設定されている。これにより、本実施形態では、任意の1つのY方向に列をなす画素電極10s及び10p群と、それにX方向に隣接する他の1つのY方向に列をなす画素電極10s及び10p群との間にソース線32を配置することができる。つまり、第1の単位画素Gsを駆動するのに必要なソース線32の本数は、第2の単位画素Gpを駆動するのに必要なソース線32の本数と同一の値に設定されている。
【0082】
その結果、本実施形態では、有効表示領域V内において、上記した2種類の解像度に対応する第1表示領域Es及び第2表示領域Epを設けつつ、上記の比較例1や比較例2のような問題を生じさせることなく、各ソース線32を適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、本実施形態の構成によれば、例えば、有効表示領域V内を全て高解像度の表示領域に設定した他の比較例と比較して、ソース線32の本数を減らすことができ、その分、消費電力を低減することができる。
【0083】
[変形例]
上記の実施形態では、有効表示領域V内において、その中央位置に第2表示領域Ep(高解像度の表示領域)を設け、その第2表示領域Ep(高解像度の表示領域)の上側及び下側に夫々第1表示領域Es(低解像度の表示領域)を設けるように構成した。これに限らず、本発明では、表示態様に応じて、有効表示領域V内における第1表示領域Es(低解像度の表示領域)と第2表示領域Ep(高解像度の表示領域)との位置関係及び大きさを自由に変えることができる。
【0084】
具体的には、本発明では、図8(a)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を上側の位置に設けると共に、第2表示領域Ep(高解像度表示領域)を下側の位置に設けるようにしても構わない。または、その逆に、本発明では、図8(b)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を下側の位置に設けると共に、第2表示領域Ep(高解像度の表示領域)を上側の位置に設けるようにしても構わない。また、これらの構成において、第1表示領域Es(低解像度の表示領域)のY方向の長さd13と、第2表示領域Ep(高解像度の表示領域)のY方向の長さd14との比は、所望の関係に設定することができる。これにより、上記の本実施形態と同様に、有効表示領域V内において、その2種類の解像度に対応する第1表示領域Es及び第2表示領域Epを設けつつ、各ソース線32を適切且つ最適にレイアウトできる。
【0085】
また、これらの構成に代えて、本発明では、図8(c)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を左側の位置に設けると共に、第2表示領域Ep(高解像度の表示領域)を右側の位置に設けるようにしても構わない。または、その逆に、本発明では、図8(d)に示すように、有効表示領域V内において、第1表示領域Es(低解像度の表示領域)を右側の位置に設けると共に、第2表示領域Ep(高解像度の表示領域)を左側の位置に設けるようにしても構わない。また、これらの構成において、第1表示領域Es(低解像度の表示領域)のX方向の長さd15と、第2表示領域Ep(高解像度の表示領域)のX方向の長さd16との比は、所望の関係に設定することができる。
【0086】
また、これらの構成に代えて、本発明では、図8(e)に示すように、有効表示領域V内において、その中央位置に第1表示領域Es(低解像度の表示領域)を設け、その第1表示領域Es(低解像度の表示領域)の左側及び右側に夫々第2表示領域Ep(高解像度の表示領域)を設けるように構成しても構わない。または、その逆に、本発明では、図8(f)に示すように、有効表示領域V内において、その中央位置に第2表示領域Ep(高解像度の表示領域)を設け、その第2表示領域Es(高解像度の表示領域)の左側及び右側に夫々第1表示領域Es(低解像度の表示領域)を設けるように構成しても構わない。また、これらの構成において、第1表示領域Es(低解像度の表示領域)又は第2表示領域Ep(高解像度の表示領域)のX方向の長さd18と、1つの第2表示領域Ep(高解像度の表示領域)又は1つの第1表示領域Es(低解像度の表示領域)のX方向の長さd17と、他の1つの第2表示領域Ep(高解像度の表示領域)又は他の1つの第1表示領域Es(低解像度の表示領域)のX方向の長さd19との比は、所望の関係に設定することができる。
【0087】
また、上記の実施形態では、上記した従来とは異なる特殊なレンダリング技術を用いて駆動される、第2表示領域Ep(高解像度の表示領域)を構成する第2の単位画素Gpは、R(赤)、G(緑)、B(青)、W(透明)の4色を含む各第1のサブ画素SGpを2行3列状に配置することにより構成されていた。これに代えて、本発明では、従来とは異なる特殊なレンダリング技術を用いて駆動される、第2表示領域Ep(高解像度の表示領域)を構成する第2の単位画素Gpは、図9(a)に示すように、R(赤)、G(緑)、B(青)、W(透明)の4色を含む各第1のサブ画素SGpを2行4列状に配置することにより構成しても構わない。この場合、各画素電極10pxの縦方向(Y方向)の長さd2:各画素電極10pxの横方向(X方向)の長さd5との比は、2:1の関係に設定される。好適な例では、各画素電極10pxの縦方向(Y方向)の長さは約76μmに設定するのが好ましいと共に、各画素電極10pxの横方向(X方向)の長さは約38μmに設定するのが好ましい。また、第2のサブ画素SGpのX方向の解像度は、第1のサブ画素SGsのX方向の解像度の約1.5倍の値に設定されている。
【0088】
この変形例では、第1表示領域Esは1行3列に配置された第1のサブ画素SGsにより1つの第1の単位画素Gsが構成されると共に、第2表示領域Epは2行4列に配置された第1のサブ画素SGpにより1つの第1の単位画素Gpが構成されることになる。そのため、第1の単位画素Gsを駆動するのに必要なソース線32の本数は、第2の単位画素Gpを駆動するのに必要なソース線32の本数より少ない値に設定されている。したがって、この場合、第2表示領域Epの横方向の長さが、第1表示領域Esの横方向の長さより長くなるため、画素電極10の配置間隔やソース線32の引き回し方法等を工夫する必要がある。
【0089】
また、本発明では、有効表示領域V内における、第1表示領域Esと第2表示領域Epの設定数及び配置関係は上記の実施形態及び変形例に限定されるものではなく、その趣旨を逸脱しない範囲において、有効表示領域V内における、当該第1表示領域Esと当該第2表示領域Epの設定数及び配置関係を自由に変更することができる。
【0090】
また、上記の実施形態では、第1のサブ画素SGsの領域毎に、反射層5を設け、さらに、その反射層5の中央位置に開口5aを設けることで、反射層5に対応する領域を反射領域Erに設定すると共に、反射層5の開口5aに対応する領域を透過領域Etに設定した。これに限らず、本発明では、第1のサブ画素SGsの各領域内に、当該各領域より小さな形状を有する反射層5を設けることにより、反射層5に対応する領域を反射領域Erに設定すると共に、反射層5の存在しない領域を透過領域Etに設定するようにしても構わない。
【0091】
また、上記の実施形態では、第1表示領域Esを半透過反射型の表示モードに設定すると共に、第2表示領域Epを透過型の表示モードに設定するようにしたが、これに限らず、本発明では、第1表示領域Esを透過型の表示モード又は反射型の表示モードに、また、第2表示領域Epを半透過反射型の表示モード又は反射型の表示モードに夫々設定するように構成しても構わない。
【0092】
また、本発明では、第2表示領域Ep内に対応する第2のサブ画素SGpを駆動する方法としては、上記した駆動方法に限られない。即ち、本発明では、例えば、当該第2のサブ画素SGpを駆動させる情報を、予め、後述する電子機器内のCPU(例えば、制御手段410、駆動回路402など)に組み込んでおき、その電子機器内のCPUの指令信号に基づき第2のサブ画素SGpを駆動するようにしても構わない。
【0093】
また、本発明では、第1の単位画素Gs及び第2の単位画素Gpを構成する色の組み合わせは一例であり、その色の組み合わせは、上記の実施形態及び変形例で示した色の組み合わせに限られない。
【0094】
また、上記の実施形態では、三端子素子の一例としてのα−Si型TFT素子21を有する液晶装置に本発明を適用したが、これに限らず、本発明では、二端子型非線形素子の一例としてのTFD(Thin Film Diode)素子を有する液晶装置に本発明を適用しても構わない。
【0095】
[電子機器]
次に、本発明による液晶装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
【0096】
図10は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置100と、これを制御する制御手段410とを有する。ここでは、液晶装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。
【0097】
表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。
【0098】
表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【0099】
次に、本発明に係る液晶装置100を適用可能な電子機器の具体例について図11を参照して説明する。
【0100】
まず、本発明に係る液晶装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図11(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。
【0101】
続いて、本発明に係る液晶装置100を、携帯電話機の表示部に適用した例について説明する。図11(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶装置100を適用した表示部724を備える。
【0102】
なお、本発明に係る液晶装置100を適用可能な電子機器としては、図11(a)に示したパーソナルコンピュータや図11(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
【0103】
また、本発明は、液晶装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【0104】
【図1】本発明の実施形態に係る液晶装置の構成を概略的に示す平面図。
【図2】図1の切断線A−A’に沿った液晶装置の断面図。
【図3】図1の切断線B−B’に沿った液晶装置の断面図。
【図4】本実施形態の有効表示領域内の画素構成等を示す平面図。
【図5】本実施形態のα−Si型TFT素子の断面構成を示す断面図。
【図6】比較例1に係る有効表示領域内の画素構成等を示す平面図。
【図7】比較例2に係る有効表示領域内の画素構成等を示す平面図。
【図8】各種変形例に係る有効表示領域の構成を示す平面図。
【図9】変形例に係る第2表示領域Ep内の画素構成等を示す平面図。
【図10】本発明の液晶装置を適用した電子機器の回路ブロック図。
【図11】本発明の液晶装置を適用した電子機器の例。
【符号の説明】
【0105】
1 下側基板、 2 上側基板、 6 着色層、 8 共通電極、 9 透明樹脂層、 10s、10p、10px、10L、10H 画素電極、 21 α−Si型TFT素子、 32 ソース線、 33 ゲート線、 91 素子基板、 92 カラーフィルタ基板、 100 液晶装置、 V 有効表示領域、 Es 第1表示領域、 Ep 第2表示領域
【特許請求の範囲】
【請求項1】
複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、
任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、
前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、
前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行3列に配置して構成される第2の単位画素を行及び列方向に配置して構成されることを特徴とする電気光学装置。
【請求項2】
複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、
任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、
前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、
前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行4列に配置して構成される第2の単位画素を行及び列方向に配置して構成されることを特徴とする電気光学装置。
【請求項3】
前記レンダリング技術は、前記第2の単位画素内において前記複数の前記色層のうち1色の前記色層を備えた前記第2のサブ画素の前記電気光学層に印加される階調信号を、当該第2の単位画素に隣接し、前記1色の前記色層と同じ前記色層を備えた前記第2のサブ画素に重畳させて印加してなることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、
前記有効表示領域内において、前記第1表示領域と前記第2表示領域は前記列方向に配置されており、
前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、
前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されていることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項5】
前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、
前記有効表示領域内には複数の前記第1表示領域と1つの前記第2表示領域とが設けられ、
前記有効表示領域内において、前記複数の前記第1表示領域は、前記第2表示領域を挟む位置に且つ前記列方向に配置されており、
前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、
前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されていることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項6】
同一の前記列方向に配置され、且つ前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されていることを特徴とする請求項4又は5に記載の電気光学装置。
【請求項7】
前記第1の単位画素を駆動するのに必要な前記配線の本数は、前記第2の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されていることを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
【請求項8】
前記第1のサブ画素は透過型表示を行う透過領域及び反射型表示を行う反射領域を有すると共に、前記第2のサブ画素は前記透過領域のみ有することを特徴とする請求項1又は2に記載の電気光学装置。
【請求項9】
前記第2の基板は、前記第1のサブ画素の前記反射領域に対応する位置に反射層を有することを特徴とする請求項8に記載の電気光学装置。
【請求項10】
前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約2倍の値に設定されていることを特徴とする請求項1に記載の電気光学装置。
【請求項11】
前記第1の単位画素は、赤、緑、青の3色の前記色層を含んで構成され、
前記第2の単位画素は、前記赤、前記緑、前記青、透明の4色の前記色層を含んで構成されることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項12】
前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約1.5倍の値に設定されていることを特徴とする請求項2に記載の電気光学装置。
【請求項13】
請求項1乃至12のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
【請求項1】
複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、
任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、
前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、
前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行3列に配置して構成される第2の単位画素を行及び列方向に配置して構成されることを特徴とする電気光学装置。
【請求項2】
複数の色層を有する第1の基板と第2の基板との間に電気光学層を挟持してなり、
任意の解像度を有する第1表示領域と、レンダリング技術を用いることで前記第1表示領域より高い解像度に擬似的に変換される第2表示領域とを有する有効表示領域を備え、
前記第1表示領域は、前記複数の色層の各々に対応する複数の第1のサブ画素を1行3列に配置して構成される第1の単位画素を行及び列方向に配置して構成されると共に、
前記第2表示領域は、前記複数の色層の各々に対応する複数の第2のサブ画素を2行4列に配置して構成される第2の単位画素を行及び列方向に配置して構成されることを特徴とする電気光学装置。
【請求項3】
前記レンダリング技術は、前記第2の単位画素内において前記複数の前記色層のうち1色の前記色層を備えた前記第2のサブ画素の前記電気光学層に印加される階調信号を、当該第2の単位画素に隣接し、前記1色の前記色層と同じ前記色層を備えた前記第2のサブ画素に重畳させて印加してなることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、
前記有効表示領域内において、前記第1表示領域と前記第2表示領域は前記列方向に配置されており、
前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、
前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されていることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項5】
前記第2の基板は、前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、
前記有効表示領域内には複数の前記第1表示領域と1つの前記第2表示領域とが設けられ、
前記有効表示領域内において、前記複数の前記第1表示領域は、前記第2表示領域を挟む位置に且つ前記列方向に配置されており、
前記第1のサブ画素の前記行方向の長さは、前記第2のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の1つの前記列方向には、前記第1のサブ画素及び前記第2のサブ画素が配置されて1つの画素配列を構成し、
前記1つの画素配列と、前記行方向に隣接する他の1つの前記画素配列との間には1つの前記配線が配置されていることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項6】
同一の前記列方向に配置され、且つ前記第1のサブ画素及び前記第2のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されていることを特徴とする請求項4又は5に記載の電気光学装置。
【請求項7】
前記第1の単位画素を駆動するのに必要な前記配線の本数は、前記第2の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されていることを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
【請求項8】
前記第1のサブ画素は透過型表示を行う透過領域及び反射型表示を行う反射領域を有すると共に、前記第2のサブ画素は前記透過領域のみ有することを特徴とする請求項1又は2に記載の電気光学装置。
【請求項9】
前記第2の基板は、前記第1のサブ画素の前記反射領域に対応する位置に反射層を有することを特徴とする請求項8に記載の電気光学装置。
【請求項10】
前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約2倍の値に設定されていることを特徴とする請求項1に記載の電気光学装置。
【請求項11】
前記第1の単位画素は、赤、緑、青の3色の前記色層を含んで構成され、
前記第2の単位画素は、前記赤、前記緑、前記青、透明の4色の前記色層を含んで構成されることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項12】
前記第2のサブ画素の前記行方向の解像度は、前記第1のサブ画素の前記行方向の解像度の約1.5倍の値に設定されていることを特徴とする請求項2に記載の電気光学装置。
【請求項13】
請求項1乃至12のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2007−94089(P2007−94089A)
【公開日】平成19年4月12日(2007.4.12)
【国際特許分類】
【出願番号】特願2005−284369(P2005−284369)
【出願日】平成17年9月29日(2005.9.29)
【出願人】(304053854)三洋エプソンイメージングデバイス株式会社 (2,386)
【Fターム(参考)】
【公開日】平成19年4月12日(2007.4.12)
【国際特許分類】
【出願日】平成17年9月29日(2005.9.29)
【出願人】(304053854)三洋エプソンイメージングデバイス株式会社 (2,386)
【Fターム(参考)】
[ Back to top ]