ＰＬＬ回路
【課題】 従来のＰＬＬ回路では、位相雑音の抑圧特性は温度や個体差によってばらつき、更に、広い周波数帯域で安定した抑圧特性を得るのは困難であったが、温度や個体差による位相雑音特性の変動を吸収し、広い周波数帯域で安定した位相雑音の抑圧特性を得ることができるＰＬＬ回路を提供する。
【解決手段】 位相比較器の後段に、ループ利得を調節する第１のパラメータを格納する第１のレジスタ６と、位相比較器４の出力に第１のパラメータを乗算する第１の乗算器７と、応答特性を調節する第２のパラメータを格納する第２のレジスタ１２と、第１の乗算器の出力に第２のパラメータを乗算する第２の乗算器１３と、使用周波数帯・周囲の温度・装置の個体差に基づいて第１及び第２のレジスタに最適なパラメータを設定するＣＰＵ２０とを備え、ループ利得及び応答特性を最適な値に調整して広い周波数帯で良好な抑圧特性を得るＰＬＬ回路である。
【解決手段】 位相比較器の後段に、ループ利得を調節する第１のパラメータを格納する第１のレジスタ６と、位相比較器４の出力に第１のパラメータを乗算する第１の乗算器７と、応答特性を調節する第２のパラメータを格納する第２のレジスタ１２と、第１の乗算器の出力に第２のパラメータを乗算する第２の乗算器１３と、使用周波数帯・周囲の温度・装置の個体差に基づいて第１及び第２のレジスタに最適なパラメータを設定するＣＰＵ２０とを備え、ループ利得及び応答特性を最適な値に調整して広い周波数帯で良好な抑圧特性を得るＰＬＬ回路である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザとして用いられるＰＬＬ（Phase Locked Loop）回路に係り、特に温度変化や装置の個体差に基づく位相雑音の劣化を防ぎ、広い周波数帯域で安定した位相雑音の抑圧特性が得られるＰＬＬ回路に関する。
【背景技術】
【０００２】
標準信号発生器の一つとしてＰＬＬを応用した周波数シンセサイザ（以下、「ＰＬＬ回路」とする）がある。
ＰＬＬ回路は、移動体通信や地上デジタル放送等の基地局に広く用いられており、キャリア配置時の周波数間隔を狭め、隣接するキャリア間での干渉を減らすために、低く、且つ安定した位相雑音特性が要求されている。
【０００３】
例えば、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing；直交周波数分割多重）方式では、広帯域信号を互いに直交する多数のサブキャリアで伝送するため、ＯＦＤＭ信号の位相雑音特性が劣化すると、それがそのまま周波数ゆらぎとなってしまい、サブキャリアの直交性が崩れてキャリアの識別ができなくなるおそれがある。
【０００４】
従来のＰＬＬ回路について図７を使って説明する。図７は、従来のＰＬＬ回路の概略構成ブロック図である。
図７に示すように、従来のＰＬＬ回路は、制御電圧に応じた周波数を発振するＶＣＯ（Voltage Controlled Oscillator；電圧制御発振器）１と、ＶＣＯ１からの分岐された出力周波数を１／Ｎに分周する１／Ｎ分周器２と、分周された周波数をＡ／Ｄ（analog／digital）変換するＡ／Ｄ変換器３と、一定の基準周波数を発振する基準発振器５と、Ａ／Ｄ変換器３からの出力と基準周波数との位相差を比較する位相比較器４と、積分回路により位相差を時間積分して制御電圧値としてのパルスを出力するループフィルタとしてのデジタルフィルタ１０′と、制御電圧値をＤ／Ａ（digital／analog）変換するＤ／Ａ変換器８と、信号を平滑化して制御電圧を出力するアナログフィルタ９とから構成されている。
尚、位相比較器４は、通常ＰＬＬＩＣによって実現される。また、分周器２は、通常カウンタが使用されている。
【０００５】
上記構成のＰＬＬ回路では、ＶＣＯ１から出力された発振周波数は、分岐されて、１／Ｎ分周器２で１／Ｎに分周されて、Ａ／Ｄ変換器３でデジタル信号に変換され、位相比較器４で基準発振器５からの基準周波数と位相が比較され、位相差が出力される。
【０００６】
そして、検出された位相差は、デジタルフィルタ１０′で一定時間積分されて積分値が出力され、Ｄ／Ａ変換器８でアナログ信号に変換されて、アナログフィルタ９で平滑化されて制御電圧が生成され、ＶＣＯ１に与えられる。ＶＣＯ１は、入力された制御電圧に応じた周波数を発振する。このようにして、上記ＰＬＬ回路では、ＶＣＯ１の発振周波数の位相を基準周波数の位相に一致させるフィードバック制御を行うものである。
【０００７】
一般的に、ＰＬＬ回路における自然周波数ｆNは、ｆN＝（√Ｋ0）／２πで得られる。ここでＫ0はループ利得である。また、位相雑音特性は、ループ利得を最適化することにより所望の抑圧量を得るようになっている。
【０００８】
ループ利得に影響を与えるパラメータは、図８の（１）〜（４）に示したパラメータであり、（１）Ｋp：位相検出変換利得、（２）Ａ(s)：ループフィルタ伝達関数、（３）Ｂ：Ｄ／Ａ変換器８出力におけるビットあたりの重み、（４）Ｋv：ＶＣＯ変換利得（ＶＦ感度）の４つのパラメータである。
【０００９】
各パラメータの値は、以下の式に基づいて算出されるものである。
（１）Ｋp＝（２πＡ０２／fs×Ｎ）×fs／２π［Ｖ／radian］
（２）Ａ(s)＝fs／ＮＬ［V／V］
（３）Ｂ：Ｄ／Ａ変換器８の出力電圧幅／ビット数
（４）ＫvはＶＣＯの固有値［Hz／V］
ここで、Ａ０は直交検波したＩ，Ｑ信号の振幅の２分の１の値、fsはサンプリング周波数、Ｎは分周器２による分周比、ＮＬは積分する際の分周比である。
【００１０】
そして、ループ利得Ｋ0は、図８に示した（１）〜（４）の各パラメータを乗算することによって求められる。
つまり、Ｋ0＝（１）×（２）×（３）×（４）＝Ｋp×Ａ(s)×Ｂ×Ｋv
で算出され、結果としてＫ0は固定値になってしまい、位相雑音の抑圧量も一定となる。
【００１１】
尚、ＰＬＬ回路に関する従来技術としては、平成１５年６月１３日公開の特開２００３−１６８９７５「フェイズロックドループ回路及びクロック再生回路」（出願人：日本電気株式会社、発明者：野口栄実）がある（特許文献１参照）。
この従来技術は、位相比較器としてアナログ型のものを使用して、位相差検出出力に基づいて発振制御を行う第一の制御ループと、位相差検出出力の直流近傍の成分を増加させた信号に応じて発振制御され、第一の制御ループより低速制御を行う第二の制御ループとを備えたフェイズロックドループ回路及びクロック再生回路であり、これにより、ロックレンジを拡大しつつ、ジッタをより抑圧して、ジッタ耐力を増加できるものである。
【００１２】
また、別の従来技術としては、平成１７年２月３日公開の特開２００５−３３５８１「フラクショナル−Ｎ方式の位相同期ループ形周波数シンセサイザ」（出願人：三菱電機株式会社、発明者：田島賢一）がある（特許文献２参照）。
この従来技術は、電圧制御発振器からの高周波信号より同期信号を生成する帰還回路が、高周波信号を分周して同期信号を出力する複数の可変分周器と、可変分周器に対応して、クロック信号に従って各可変分周器の制御信号を出力する変調回路を備えたフラクショナル−Ｎ方式の位相同期ループ形周波数シンセサイザであり、これにより、高速且つ安定な動作を行わせることができるものである。
【００１３】
【特許文献１】特開２００３−１６８９７５号公報（第４−７頁、図１）
【特許文献２】特開２００５−３３５８１号公報（第４−７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来のＰＬＬ回路では、位相雑音の抑圧特性は環境温度によって影響され易く、気温変動の大きい設置場所では安定した抑圧特性が得られないという問題点があった。
【００１５】
また、従来のＰＬＬ回路では、抑圧特性はＰＬＬ回路を構成する各部品の特性ばらつき等によっても影響され、装置毎の個体差が生じてしまうという問題点があった。
【００１６】
更に、従来のＰＬＬ回路では、広い周波数帯域に亘って安定した抑圧特性を得るのは困難であるという問題点があった。
【００１７】
本発明は上記実状に鑑みて為されたもので、温度変化や部品の特性ばらつきによる位相雑音特性の変動を吸収すると共に、広い周波数帯域で安定した位相雑音の抑圧特性を得ることができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得を可変とするループ利得可変手段を備えたことを特徴としている。
【００１９】
また、上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路の応答特性を可変とする応答特性可変手段を備えたことを特徴としている。
【００２０】
また、上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得の値を可変とするループ利得可変手段と、当該回路の応答特性を可変とする応答特性可変手段とを備えたことを特徴としている。
【００２１】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とで構成され、第１のレジスタに、装置の状態及び使用条件に基づいて第１のパラメータを設定する制御部を備えたことを特徴としている。
【００２２】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、位相比較器からの出力に、第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、第２のレジスタに、装置の状態及び使用条件に基づいて第２のパラメータを設定する制御部を備えたことを特徴としている。
【００２３】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とから構成され、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、第１の乗算器の出力を分岐して入力し、第１の乗算器からの出力に第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、装置の状態及び使用条件に基づいて、第１のレジスタに、第１のパラメータを設定すると共に、第２のレジスタに、第２のパラメータを設定する制御部を備えたことを特徴としている。
【００２４】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、装置の個体差を補償するために第１，第２のレジスタに設定されるパラメータとしての、第１のデフォルトパラメータ及び第２のデフォルトパラメータと、第１，第２のデフォルトパラメータを温度に応じて補正する補正値としての第１の温度パラメータ及び第２の温度パラメータを、温度に対応して記憶する温度テーブルとを記憶する補正値メモリと、温度を検出する温度センサとを備え、制御部が、温度センサからの検出温度に応じて、温度テーブルを参照して、第１のデフォルトパラメータと、検出温度に対応する第１の温度パラメータとの和を第１のパラメータとして第１のレジスタに設定し、第２のデフォルトパラメータと、検出温度に対応する第２の温度パラメータとの和を第２のパラメータとして第２のレジスタに設定することを特徴としている。
【００２５】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、補正値メモリが、複数の使用周波数帯に対応する温度テーブルを備え、制御部が、外部から使用周波数帯が設定されると、設定された使用周波数帯に対応する温度テーブルを参照することを特徴としている。
【発明の効果】
【００２６】
本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得を可変とするループ利得可変手段を備えたＰＬＬ回路としているので、ループ利得を調節して、位相雑音の抑圧特性を広い周波数帯域で安定させることができる効果がある。
【００２７】
また、本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路の応答特性を可変とする応答特性可変手段を備えたＰＬＬ回路としているので、応答特性を調節して、位相雑音の抑圧特性を広い周波数帯域で安定させることができる効果がある。
【００２８】
また、本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得の値を可変とするループ利得可変手段と、当該回路の応答特性を可変とする応答特性可変手段とを備えたＰＬＬ回路としているので、ループ利得及び応答特性を調節して、位相雑音の抑圧特性を最適化し、位相雑音の抑圧特性を広い周波数範囲で安定させることができる効果がある。
【００２９】
また、本発明によれば、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とで構成され、第１のレジスタに、装置の状態及び使用条件に基づいて第１のパラメータを設定する制御部を備えた上記ＰＬＬ回路としているので、装置の状態及び使用条件に応じてループ利得を調節して、位相雑音の抑圧特性を広い周波数範囲で最適化できる効果がある。
【００３０】
また、本発明によれば、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、位相比較器からの出力に、第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、第２のレジスタに、装置の状態及び使用条件に基づいて第２のパラメータを設定する制御部を備えた上記ＰＬＬ回路としているので、装置の状態及び使用条件に応じて応答特性を調節して、位相雑音の抑圧特性を広い周波数範囲で最適化できる効果がある。
【００３１】
また、本発明によれば、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とから構成され、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、第１の乗算器の出力を分岐して入力し、第１の乗算器からの出力に第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、装置の状態及び使用条件に基づいて、第１のレジスタに、第１のパラメータを設定すると共に、第２のレジスタに、第２のパラメータを設定する制御部を備えた上記ＰＬＬ回路としているので、装置の状態及び使用条件に応じてループ利得及び応答特性を調節して、位相雑音の抑圧特性を最適化し、広い周波数範囲で安定した抑圧特性を得ることができる効果がある。
【００３２】
また、本発明によれば、装置の個体差を補償するために第１，第２のレジスタに設定されるパラメータとしての、第１のデフォルトパラメータ及び第２のデフォルトパラメータと、第１，第２のデフォルトパラメータを温度に応じて補正する補正値としての第１の温度パラメータ及び第２の温度パラメータを、温度に対応して記憶する温度テーブルとを記憶する補正値メモリと、温度を検出する温度センサとを備え、制御部が、温度センサからの検出温度に応じて、温度テーブルを参照して、第１のデフォルトパラメータと、検出温度に対応する第１の温度パラメータとの和を第１のパラメータとして第１のレジスタに設定し、第２のデフォルトパラメータと、検出温度に対応する第２の温度パラメータとの和を第２のパラメータとして第２のレジスタに設定する上記ＰＬＬ回路としているので、装置個体差を補償したデフォルトパラメータを更に温度に応じて補正して第１のレジスタ及び第２のレジスタに設定することができ、個体バラツキや温度変化の影響を軽減し、最適なループ利得及び応答特性を実現して、広い周波数帯域で位相雑音の抑圧特性を安定させることができる効果がある。
【００３３】
また、本発明によれば、補正値メモリが、複数の使用周波数帯に対応する温度テーブルを備え、制御部が、外部から使用周波数帯が設定されると、設定された使用周波数帯に対応する温度テーブルを参照する上記ＰＬＬ回路としているので、使用周波数帯に応じた温度補正を行うことができ、より精度の高い補正を行って、広い周波数帯域で位相雑音の抑圧特性を安定させることができる効果がある。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るＰＬＬ回路は、位相比較器の後段に、ループ利得を調節する第１のパラメータを格納する第１のレジスタと、位相比較器からの出力に第１のパラメータを乗算する第１の乗算器と、ダンピングファクター（応答特性）を調節する第２のパラメータを格納する第２のレジスタと、第１の乗算器の出力に第２のパラメータを乗算する第２の乗算器と、使用周波数帯・周囲の温度・装置の個体差に応じて第１及び第２のレジスタに最適なパラメータを設定する制御部とを備えたものであり、使用周波数帯・周囲の温度・装置の個体差に基づいてループ利得及びダンピングファクターを最適な値に調整して、広い周波数帯において安定した位相雑音の抑圧特性が得られるものである。
【００３５】
図１は、本発明の実施の形態に係るＰＬＬ回路の構成ブロック図である。尚、図７と同様の構成をとる部分については同一の符号を付して説明する。
本実施の形態のＰＬＬ回路（本装置）は、図１に示すように、図８に示した従来のＰＬＬ回路と同様の部分として、ＶＣＯ１と、１／Ｎ分周器２と、Ａ／Ｄ変換器３と、位相比較器４と、基準発振器５と、Ａ／Ｄ変換器８と、アナログフィルタ９とを備え、本装置の特徴部分として、第１のレジスタ（図では「レジスタ（１）」）６と、第１の乗算器７と、ループフィルタとしてのデジタルフィルタ１０と、ＣＰＵ（Central Processing Unit；中央処理装置）２０と、補正値メモリ２１と、温度センサ２２とを備えている。
更に、デジタルフィルタ１０は、積分回路１１と、第２のレジスタ（図では「レジスタ（２）」）１２と、乗算器１３とを備えている。
【００３６】
本装置の特徴部分について説明する。
第１のレジスタ６は、位相比較器４からの出力に乗算される第１のパラメータを格納するものである。第１のパラメータは、良好な抑圧特性が得られる周波数帯域を可変とするための周波数補正係数であり、ＣＰＵ２０によって、使用周波数帯・周囲の温度・装置の個体差に応じて最適な値が設定される。ＣＰＵ２０の動作については後述する。
【００３７】
第１の乗算器７は、位相比較器４からの出力である位相差に、第１のレジスタから出力される第１のパラメータを乗算するものである。
【００３８】
本装置では、ループ利得を可変とする手段として、第１のレジスタ６及び第１の乗算器７を設け、ＣＰＵ２０から第１のパラメータを適宜設定することにより、第１の乗算器７からの出力を調整し、使用する周波数帯域及び温度に応じてＰＬＬのループ利得を変化させることが可能となり、広い周波数帯域において適正なループ利得に調整して、安定した位相雑音の抑圧特性を得るようにしたものである。
【００３９】
第２のレジスタ１２は、第１の乗算器７からの出力に乗算される第２のパラメータを格納するものである。第２のパラメータは、ダンピングファクター（応答特性）を調節するものであり、ＣＰＵ２０によって、使用周波数帯・周囲の温度・装置の個体差に応じて最適な値が設定される。ＣＰＵ２０の動作については後述する。
【００４０】
第２の乗算器１３は、第１の乗算器７からの出力に、第２のレジスタ１２から出力される第２のパラメータを乗算するものである。そして、第２の乗算器における乗算結果は、積分回路１１の出力に加算されて、デジタルフィルタ１０の出力となる。
【００４１】
本装置では、ダンピングファクターを可変とする手段として、第２のレジスタ１２及び第２の乗算器１３を設け、ＣＰＵ２０から第２のパラメータを適宜設定することにより、ダンピングファクターを変化させることが可能となり、装置の応答時間の個体差を補償して、安定した位相雑音の抑圧特性が得られるようにしている。特に、ループ利得の過多による抑圧特性の盛り上がりを抑えることが可能となるものである。
【００４２】
温度センサ２２は、定期的に装置周囲の温度を検出してＣＰＵ２０に出力するものである。
また、補正値メモリ２１は、ＣＰＵ２０によって、第１のレジスタ６及び第２のレジスタ１２に設定される第１及び第２のパラメータを生成する際に用いられる各種データが記憶されている。記憶されているデータとしては、個体差を補償したデフォルトパラメータ、使用される周波数帯の情報、及び使用周波数帯に応じた温度補正値がある。
【００４３】
補正値メモリ２１に記憶されているデータについて具体的に説明する前に、本装置における第１，第２のパラメータの算出方法と、そこで用いられるパラメータの種類について簡単に説明する。
まず、本装置では、標準的な使用条件で最適な位相雑音特性が得られるよう、第１，第２のレジスタに設定されるパラメータとして、個体差補償を行ったデフォルトパラメータＣ１，Ｃ２を補正値メモリ２１に記憶しておく。
【００４４】
デフォルトパラメータＣ１，Ｃ２を補正するパラメータとしては、温度に応じた補正をするための温度パラメータｐ１，ｐ２があり、それぞれ使用周波数に応じて細分化された周波数毎のテーブルを持つ。
【００４５】
補正値メモリ２１に記憶されているパラメータについて具体的に説明する。
まず、補正値メモリ２１には、第１のレジスタ６に設定する第１のパラメータのデフォルト値として、第１のデフォルトパラメータＣ１と、第２のレジスタ１２に設定する第２のパラメータのデフォルト値として、第２のデフォルトパラメータＣ２とが記憶されている。
デフォルトパラメータは、常温時、本装置が通常最もよく使用される周波数帯域の中心周波数において、最適な位相雑音特性が得られる値として実験的に求められ、装置の構成部品の特性のばらつき等に起因する装置の個体差を補償するように決定された値であって、予め補正値メモリ２１に書き込まれている。
【００４６】
すなわち、平均的な動作特性を備えた本装置を、デフォルトパラメータが決定された装置条件（周波数、温度）で運用する場合には、第１のレジスタ６に設定される第１のパラメータは、第１のデフォルトパラメータＣ１となり、第２のレジスタ１２に設定される第２のパラメータは、第２のデフォルトパラメータＣ２となる。
【００４７】
そして、補正値メモリ２１は、実際に使用される周波数帯及び温度に応じて、更にデフォルトパラメータＣ１，Ｃ２を補正するための係数を記憶する温度テーブルを備えている。
ここで、温度テーブルについて図２を用いて説明する。図２は、補正値メモリ２１に記憶されている温度テーブルの説明図である。
図２に示すように、温度テーブルは、測定温度（ｔ）に対応して、第１のレジスタ６に設定されるデフォルトパラメータＣ１を補正する温度パラメータｐ１を格納すると共に、第２のレジスタ１２に設定されるデフォルトパラメータＣ２を補正する温度パラメータｐ２を格納している。温度パラメータｐ１及びｐ２は、予め実験的に求められて、補正値メモリ２１に書き込まれているものである。
【００４８】
本装置の特徴として、温度テーブルは、低周波数帯域（Low ch）用、中間周波数帯域（Middle ch）用、高周波数帯域（High ch）用の３種類の温度テーブルが設けられている。図２の例では、いずれか１つの周波数帯域に対応する温度テーブルの例が示されている。そして、ＣＰＵ２０が、設定部から使用される周波数帯域が設定されると、それに対応する温度テーブルを選択して読み出し、以下の処理を当該選択された温度テーブルを参照して行うようになっている。
周波数帯域毎に温度テーブルを設けたことにより、使用周波数帯域に応じてより精度の高い温度補正を行うことができるものである。また、周波数帯域が広い場合は、周波数に応じて温度テーブルを増やすことで対応可能である。
【００４９】
温度テーブルは、−３０℃〜７０℃の温度範囲について、２０度の温度幅毎に対応する温度パラメータを格納している。例えば、測定温度（ｔ）が２５℃の場合、対応する温度パラメータｐ１は１．０、ｐ２は０．７が記憶されており、測定温度（ｔ）が０℃の場合、ｐ１は０．９、ｐ２は０．８が記憶されている。温度幅の段階分けは、装置の特性に応じてもっと細かい段階に分けてもよいし、もっと少なくても構わない。
尚、測定温度が別途設定される適正温度範囲外となった場合には、ＣＰＵ２０は、温度アラームを検出（出力）するようになっている。
【００５０】
そして、ＣＰＵ２０が、使用周波数に対応する温度テーブルを読み込んでおき、温度センサ２２からの測定温度（ｔ）を定期的に読み取って、当該温度テーブルを参照して測定温度に対応する温度パラメータを読み取って、デフォルトパラメータＣ１又はＣ２に温度パラメータｐ１又はｐ２を加算して、第１のパラメータ及び第２のパラメータを生成し、第１のレジスタ６及び第２のレジスタ１２に書き込むようになっている。
具体的には、第１のレジスタに設定される第１のパラメータは、Ｃ１＋ｐ１となり、第２のレジスタに設定される第２のパラメータは、Ｃ２＋ｐ２となる。
【００５１】
次に、ＣＰＵ２０について説明する。
ＣＰＵ２０は、使用周波数帯・周囲の温度・装置の個体差に応じて、第１のレジスタ６に最適な第１のパラメータを、第２のレジスタ１２に最適な第２のパラメータを設定するものである。
【００５２】
図示は省略するが、ＣＰＵ２０には、外部から操作者が操作する設定部が接続されており、設定部から、装置が使用される周波数帯域が入力される。周波数帯域としては、低周波数帯域（Low ch）、中間周波数帯域（Middle ch）、高周波数帯域（High ch）があり、その内のいずれか１つが設定部から設定されるようになっている。
【００５３】
そして、ＣＰＵ２０は、設定された周波数帯域をＣＰＵ２０内部の記憶部（図示せず）に保持し、上述したように、装置の運用開始前に、設定された周波数帯域に応じて、補正値メモリ２１から対応する温度テーブルを読み込んでおく。
また、ＣＰＵ２０は、運用開始前に、個体差を補償するためのデフォルトパラメータＣ１，Ｃ２を補正値メモリ２１から読み込んで保持しておく。
【００５４】
そして、運用開始後は、定期的に、温度センサ２２からの測定温度を入力して、温度テーブルに基づいて個体差補正済みパラメータに温度パラメータを乗じて、第１、第２のパラメータを算出し、第１のレジスタ６及び第２のレジスタ１２に更新設定する処理（温度監視処理）を行うようになっている。
【００５５】
ＣＰＵ２０における処理について、図３を用いて説明する。図３は、ＣＰＵ２０における処理を示すフローチャート図である。
図３に示すように、運用前にまず、ＰＬＬを構成する各部品の特性のばらつきを吸収するために、常温時、使用周波数帯域の中心周波数において特性のチェックに基づいて個別調整が行われ（Ｓ１）、補正値メモリ２１に個体差を補償するデフォルトパラメータＣ１，Ｃ２が書き込まれる（Ｓ２）。
そして、ＣＰＵ２０は、補正値メモリに記憶されている第１，第２のデフォルトパラメータＣ１，Ｃ２を読み込んで、内部に保持しておく。
【００５６】
そして、ＣＰＵ２０は、設定部から設定された使用周波数帯域が、低周波数帯域（Low ch）、中間周波数帯域（Middle ch）、高周波数帯域（High ch）のいずれであるかを判断し（Ｓ４）、使用周波数帯域が低周波数帯域（Low ch）であれば、補正値メモリ２１から、低周波数帯域用の温度テーブルを読み込んで保持しておく（Ｓ５）。そして、ＣＰＵ２０は、温度に応じて第１及び第２のパラメータを算出する温度監視処理を行う（Ｓ６）。温度監視処理については後述する。
【００５７】
また、使用周波数帯域が中間周波数帯域（Middle ch）であれば、ＣＰＵ２０は、補正値メモリ２１から、中間周波数帯域用の温度テーブルを読み込んで保持しておき（Ｓ７）、温度に応じ第１及び第２のパラメータを算出する温度監視処理を行う（Ｓ８）。
【００５８】
同様に、使用周波数帯域が高周波数帯域（High ch）であれば、ＣＰＵ２０は、補正値メモリ２１から、高周波数帯域用の温度テーブルを読み込んで保持しておき（Ｓ９）、温度に応じ第１及び第２のパラメータを算出する温度監視処理を行う（Ｓ１０）。
このようにして、ＣＰＵ２０における処理が行われるものである。
【００５９】
次に、図３のＳ６，Ｓ８，Ｓ１０に示した温度監視処理について図４を用いて説明する。図４は、ＣＰＵ２０における温度監視処理のフローチャート図である。
図４に示すように、温度監視処理が開始されると、ＣＰＵ２０は、温度センサ２２によって測定された温度を定期的に読み取り（Ｓ１１）、測定温度が装置が適正に動作可能な適正温度範囲内であるか（適切か）否かを判断する（Ｓ１２）。
【００６０】
そして、測定温度が適正温度範囲内であれば、ＣＰＵ２０は、温度テーブルから測定温度に対応する温度パラメータｐ１，ｐ２を読み込み、内部に保持している第１のデフォルトパラメータＣ１にｐ１を加算して第１のパラメータとし、第２のデフォルトパラメータＣ２にｐ２を加算して第２のパラメータとし、第１のパラメータを第１のレジスタ６に書き込むと共に、第２のパラメータを第２のレジスタ１２に書き込んで（Ｓ１３）、Ｓ１１に移行する。
【００６１】
また、Ｓ１２で測定温度が適正温度範囲外であった場合は、ＣＰＵ２０は、温度アラームを検出（出力）する（Ｓ１４）。
このようにしてＣＰＵ２０の温度監視処理が行われる。
【００６２】
図３及び図４に示した処理により、本装置では、個体差によるばらつきが補償されたデフォルトパラメータＣ１及びＣ２を元に、使用周波数に応じた最適な補正パラメータが記憶された温度テーブルを参照して、温度センサ２２で定期的に測定される温度に対応する温度パラメータによって、デフォルトパラメータを補正して、第１及び第２のパラメータを算出して第１のレジスタ６と、第２のレジスタ１２に設定することにより、周波数帯・温度・装置の個体差に応じて第１のレジスタ６及び第２のレジスタ１２に常に最適なパラメータを設定して、ループ利得及びダンピングファクターを変化させることができ、広い周波数帯域で安定した位相雑音の抑圧特性を得るＰＬＬ回路とすることができるものである。
【００６３】
次に、第１のレジスタ６及び第１の乗算器７を設けたことによる効果について図５を用いて説明する。図５は、第１のレジスタ６及び第１の乗算器７を設けたことによる効果を示す説明図である。
図５に示すように、離調周波数と位相雑音抑圧のグラフにおいて、適切な位相雑音の抑圧特性が得られるループ抑圧帯域幅は、グラフの変曲点として表される。図５の例では、第１のレジスタ６及び第１の乗算器７を設けない標準の場合の位相雑音特性を実線で示し、第１のレジスタ６及び第１の乗算器７を設けて、第１のレジスタ６に設定するパラメータの値を変えた場合の例を破線と一点破線で示している。
【００６４】
そして、図５の例では、破線で示した曲線は、標準の場合に比べてピークが低周波数側にシフトした位相雑音特性を示し、一点破線で示した曲線は、標準の場合に比べてピークが高周波数側にシフトした位相雑音特性を示しており、パラメータの値によってループ抑圧帯域幅を変化させることができるものである。
【００６５】
このように、第１のレジスタ６に設定するパラメータの値に幅をもたせ、広い範囲の値を設定可能となるよう補正値を調節することにより、一層抑圧帯域の可変幅を広げることができるものである。
【００６６】
次に、第２のレジスタ１２及び第２の乗算器１３を設けたことによる効果について図６を用いて説明する。図６は、第２のレジスタ１２及び第２の乗算器１３を設けたことによる効果を示す説明図である。
図６の例では、第２のレジスタ１２及び第２の乗算器１３を設けない場合の位相雑音特性を実線で示し、第２のレジスタ１２及び第２の乗算器１３を設けて、第２のレジスタ１２に設定するパラメータの値を変えた場合の例を破線と一点破線で示している。
【００６７】
図６に示すように、第２のレジスタ１２に設定するパラメータの値を変えることにより、ダンピングファクターを変化させて応答の速さを変えることができ、位相雑音のピーク位置を変えずに、ピークの高さが異なる位相雑音特性を得ることができる。このことを利用して、第２のパラメータの値を、所望の特性が得られるように設定することが可能となる。
【００６８】
更に、第２のレジスタ１２に設定するパラメータの値に幅をもたせ、広い範囲の値を設定可能となるよう補正値を調節することにより、一層ダンピングファクターの可変幅を広げることができるものである。
【００６９】
すなわち、本ＰＬＬ回路では、図５及び図６に示したように、第１のレジスタ６及び第２のレジスタ１２に設定するパラメータを調節して、ループ利得及びダンピングファクターを可変とすることができ、所望の位相雑音特性を得ることができるものである。
【００７０】
本発明の実施の形態に係るＰＬＬ回路（本装置）によれば、位相比較器の後段に、ループ利得を調節するための第１のパラメータを格納する第１のレジスタ６と、位相比較器４からの出力に第１のパラメータを乗算する第１の乗算器７と、ダンピングファクターを調節するための第２のパラメータを格納する第２のレジスタ１２と、第１の乗算器の出力に第２のパラメータを乗算する第２の乗算器１３と、使用周波数帯・周囲の温度・装置の個体差に応じて第１及び第２のレジスタに最適なパラメータを設定するＣＰＵ２０とを備えているので、ＣＰＵ２０が、使用周波数帯・周囲の温度・装置の個体差に基づいてループ利得及びダンピングファクターを最適な値に調整することができ、広い周波数帯域で安定した位相雑音の抑圧特性が得られる効果がある。
【００７１】
また、本装置によれば、第１のパラメータ及び第２のパラメータを算出する際に用いるパラメータを記憶する補正値メモリ２１と、装置周囲の温度を測定する温度センサ２２とを備え、補正値メモリ２１に、予め標準的な使用条件において個体差を補償するよう実験的に求めたデフォルトパラメータＣ１，Ｃ２と、温度に応じてデフォルトパラメータを補正する温度パラメータｐ１，ｐ２とを格納しておき、ＣＰＵ２０が、装置の運用開始前にデフォルトパラメータＣ１、Ｃ２を読み込んで内部に保持しておき、運用が開始されると、温度センサ２２にて検出された測定温度に対応する温度パラメータｐ１，ｐ２をＣ１、Ｃ２に加算して、第１及び第２のパラメータを算出し、それぞれ第１のレジスタ６、第２のレジスタ１２に設定するようにしているので、運用開始前に装置の個体差に基づいてデフォルトパラメータを設定し、運用開始後には温度環境に応じて対応する温度パラメータでデフォルトパラメータを更に補正して、第１及び第２のレジスタに、装置の個体差と温度に対する補正を施した適切なパラメータを設定することができ、ループ利得及びダンピングファクターを最適な値に調整して、広い周波数帯域で安定した位相雑音の抑圧特性が得られる効果がある。
【００７２】
更に、本装置によれば、温度パラメータとして、使用周波数帯に応じて異なる温度パラメータを記憶した温度テーブルを補正値メモリ２１に記憶しているので、ＣＰＵ２０は、使用される周波数帯が設定されると、補正値メモリ２１から当該周波数帯に対応する温度テーブルを読み込んで、当該温度テーブルを参照して温度補正を行うことができ、周波数に応じてきめ細かい温度補正を施した最適なパラメータを第１のレジスタ及び第２のレジスタに設定することができ、ループ利得及びダンピングファクターを最適な値に調整して、広い周波数帯域で安定した位相雑音の抑圧特性が得られる効果がある。
【産業上の利用可能性】
【００７３】
本発明は、温度変化や装置の個体差に基づく位相雑音の劣化を防ぎ、広い周波数帯域で安定した位相雑音の抑圧特性が得られるＰＬＬ回路に適している。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態に係るＰＬＬ回路の構成ブロック図である。
【図２】補正値メモリ２１に記憶されている温度テーブルの説明図である。
【図３】ＣＰＵ２０における処理を示すフローチャート図である。
【図４】ＣＰＵ２０における温度監視処理のフローチャート図である。
【図５】第１のレジスタ６及び第１の乗算器７を設けたことによる効果を示す説明図である。
【図６】第２のレジスタ１２及び第２の乗算器１３を設けたことによる効果を示す説明図である。
【図７】従来のＰＬＬ回路の概略構成ブロック図である。
【符号の説明】
【００７５】
１…ＶＣＯ、 ２…１／Ｎ分周器、 ３…Ａ／Ｄ変換器、 ４…位相比較器、 ５…基準発振器、 ６…第１のレジスタ、 ７…第１の乗算器、 ８…Ｄ／Ａ変換器、 ９…アナログフィルタ、 １０…デジタルフィルタ、 １１…積分回路、 １２…第２のレジスタ、 １３…第２の乗算器、 ２０…ＣＰＵ、 ２１…補正値メモリ、 ２２…温度センサ
【技術分野】
【０００１】
本発明は、周波数シンセサイザとして用いられるＰＬＬ（Phase Locked Loop）回路に係り、特に温度変化や装置の個体差に基づく位相雑音の劣化を防ぎ、広い周波数帯域で安定した位相雑音の抑圧特性が得られるＰＬＬ回路に関する。
【背景技術】
【０００２】
標準信号発生器の一つとしてＰＬＬを応用した周波数シンセサイザ（以下、「ＰＬＬ回路」とする）がある。
ＰＬＬ回路は、移動体通信や地上デジタル放送等の基地局に広く用いられており、キャリア配置時の周波数間隔を狭め、隣接するキャリア間での干渉を減らすために、低く、且つ安定した位相雑音特性が要求されている。
【０００３】
例えば、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing；直交周波数分割多重）方式では、広帯域信号を互いに直交する多数のサブキャリアで伝送するため、ＯＦＤＭ信号の位相雑音特性が劣化すると、それがそのまま周波数ゆらぎとなってしまい、サブキャリアの直交性が崩れてキャリアの識別ができなくなるおそれがある。
【０００４】
従来のＰＬＬ回路について図７を使って説明する。図７は、従来のＰＬＬ回路の概略構成ブロック図である。
図７に示すように、従来のＰＬＬ回路は、制御電圧に応じた周波数を発振するＶＣＯ（Voltage Controlled Oscillator；電圧制御発振器）１と、ＶＣＯ１からの分岐された出力周波数を１／Ｎに分周する１／Ｎ分周器２と、分周された周波数をＡ／Ｄ（analog／digital）変換するＡ／Ｄ変換器３と、一定の基準周波数を発振する基準発振器５と、Ａ／Ｄ変換器３からの出力と基準周波数との位相差を比較する位相比較器４と、積分回路により位相差を時間積分して制御電圧値としてのパルスを出力するループフィルタとしてのデジタルフィルタ１０′と、制御電圧値をＤ／Ａ（digital／analog）変換するＤ／Ａ変換器８と、信号を平滑化して制御電圧を出力するアナログフィルタ９とから構成されている。
尚、位相比較器４は、通常ＰＬＬＩＣによって実現される。また、分周器２は、通常カウンタが使用されている。
【０００５】
上記構成のＰＬＬ回路では、ＶＣＯ１から出力された発振周波数は、分岐されて、１／Ｎ分周器２で１／Ｎに分周されて、Ａ／Ｄ変換器３でデジタル信号に変換され、位相比較器４で基準発振器５からの基準周波数と位相が比較され、位相差が出力される。
【０００６】
そして、検出された位相差は、デジタルフィルタ１０′で一定時間積分されて積分値が出力され、Ｄ／Ａ変換器８でアナログ信号に変換されて、アナログフィルタ９で平滑化されて制御電圧が生成され、ＶＣＯ１に与えられる。ＶＣＯ１は、入力された制御電圧に応じた周波数を発振する。このようにして、上記ＰＬＬ回路では、ＶＣＯ１の発振周波数の位相を基準周波数の位相に一致させるフィードバック制御を行うものである。
【０００７】
一般的に、ＰＬＬ回路における自然周波数ｆNは、ｆN＝（√Ｋ0）／２πで得られる。ここでＫ0はループ利得である。また、位相雑音特性は、ループ利得を最適化することにより所望の抑圧量を得るようになっている。
【０００８】
ループ利得に影響を与えるパラメータは、図８の（１）〜（４）に示したパラメータであり、（１）Ｋp：位相検出変換利得、（２）Ａ(s)：ループフィルタ伝達関数、（３）Ｂ：Ｄ／Ａ変換器８出力におけるビットあたりの重み、（４）Ｋv：ＶＣＯ変換利得（ＶＦ感度）の４つのパラメータである。
【０００９】
各パラメータの値は、以下の式に基づいて算出されるものである。
（１）Ｋp＝（２πＡ０２／fs×Ｎ）×fs／２π［Ｖ／radian］
（２）Ａ(s)＝fs／ＮＬ［V／V］
（３）Ｂ：Ｄ／Ａ変換器８の出力電圧幅／ビット数
（４）ＫvはＶＣＯの固有値［Hz／V］
ここで、Ａ０は直交検波したＩ，Ｑ信号の振幅の２分の１の値、fsはサンプリング周波数、Ｎは分周器２による分周比、ＮＬは積分する際の分周比である。
【００１０】
そして、ループ利得Ｋ0は、図８に示した（１）〜（４）の各パラメータを乗算することによって求められる。
つまり、Ｋ0＝（１）×（２）×（３）×（４）＝Ｋp×Ａ(s)×Ｂ×Ｋv
で算出され、結果としてＫ0は固定値になってしまい、位相雑音の抑圧量も一定となる。
【００１１】
尚、ＰＬＬ回路に関する従来技術としては、平成１５年６月１３日公開の特開２００３−１６８９７５「フェイズロックドループ回路及びクロック再生回路」（出願人：日本電気株式会社、発明者：野口栄実）がある（特許文献１参照）。
この従来技術は、位相比較器としてアナログ型のものを使用して、位相差検出出力に基づいて発振制御を行う第一の制御ループと、位相差検出出力の直流近傍の成分を増加させた信号に応じて発振制御され、第一の制御ループより低速制御を行う第二の制御ループとを備えたフェイズロックドループ回路及びクロック再生回路であり、これにより、ロックレンジを拡大しつつ、ジッタをより抑圧して、ジッタ耐力を増加できるものである。
【００１２】
また、別の従来技術としては、平成１７年２月３日公開の特開２００５−３３５８１「フラクショナル−Ｎ方式の位相同期ループ形周波数シンセサイザ」（出願人：三菱電機株式会社、発明者：田島賢一）がある（特許文献２参照）。
この従来技術は、電圧制御発振器からの高周波信号より同期信号を生成する帰還回路が、高周波信号を分周して同期信号を出力する複数の可変分周器と、可変分周器に対応して、クロック信号に従って各可変分周器の制御信号を出力する変調回路を備えたフラクショナル−Ｎ方式の位相同期ループ形周波数シンセサイザであり、これにより、高速且つ安定な動作を行わせることができるものである。
【００１３】
【特許文献１】特開２００３−１６８９７５号公報（第４−７頁、図１）
【特許文献２】特開２００５−３３５８１号公報（第４−７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来のＰＬＬ回路では、位相雑音の抑圧特性は環境温度によって影響され易く、気温変動の大きい設置場所では安定した抑圧特性が得られないという問題点があった。
【００１５】
また、従来のＰＬＬ回路では、抑圧特性はＰＬＬ回路を構成する各部品の特性ばらつき等によっても影響され、装置毎の個体差が生じてしまうという問題点があった。
【００１６】
更に、従来のＰＬＬ回路では、広い周波数帯域に亘って安定した抑圧特性を得るのは困難であるという問題点があった。
【００１７】
本発明は上記実状に鑑みて為されたもので、温度変化や部品の特性ばらつきによる位相雑音特性の変動を吸収すると共に、広い周波数帯域で安定した位相雑音の抑圧特性を得ることができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得を可変とするループ利得可変手段を備えたことを特徴としている。
【００１９】
また、上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路の応答特性を可変とする応答特性可変手段を備えたことを特徴としている。
【００２０】
また、上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得の値を可変とするループ利得可変手段と、当該回路の応答特性を可変とする応答特性可変手段とを備えたことを特徴としている。
【００２１】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とで構成され、第１のレジスタに、装置の状態及び使用条件に基づいて第１のパラメータを設定する制御部を備えたことを特徴としている。
【００２２】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、位相比較器からの出力に、第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、第２のレジスタに、装置の状態及び使用条件に基づいて第２のパラメータを設定する制御部を備えたことを特徴としている。
【００２３】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とから構成され、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、第１の乗算器の出力を分岐して入力し、第１の乗算器からの出力に第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、装置の状態及び使用条件に基づいて、第１のレジスタに、第１のパラメータを設定すると共に、第２のレジスタに、第２のパラメータを設定する制御部を備えたことを特徴としている。
【００２４】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、装置の個体差を補償するために第１，第２のレジスタに設定されるパラメータとしての、第１のデフォルトパラメータ及び第２のデフォルトパラメータと、第１，第２のデフォルトパラメータを温度に応じて補正する補正値としての第１の温度パラメータ及び第２の温度パラメータを、温度に対応して記憶する温度テーブルとを記憶する補正値メモリと、温度を検出する温度センサとを備え、制御部が、温度センサからの検出温度に応じて、温度テーブルを参照して、第１のデフォルトパラメータと、検出温度に対応する第１の温度パラメータとの和を第１のパラメータとして第１のレジスタに設定し、第２のデフォルトパラメータと、検出温度に対応する第２の温度パラメータとの和を第２のパラメータとして第２のレジスタに設定することを特徴としている。
【００２５】
また、上記従来例の問題点を解決するための本発明は、上記ＰＬＬ回路において、補正値メモリが、複数の使用周波数帯に対応する温度テーブルを備え、制御部が、外部から使用周波数帯が設定されると、設定された使用周波数帯に対応する温度テーブルを参照することを特徴としている。
【発明の効果】
【００２６】
本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得を可変とするループ利得可変手段を備えたＰＬＬ回路としているので、ループ利得を調節して、位相雑音の抑圧特性を広い周波数帯域で安定させることができる効果がある。
【００２７】
また、本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路の応答特性を可変とする応答特性可変手段を備えたＰＬＬ回路としているので、応答特性を調節して、位相雑音の抑圧特性を広い周波数帯域で安定させることができる効果がある。
【００２８】
また、本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、電圧制御発振器の出力周波数と基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、位相比較器の出力段に、当該回路のループ利得の値を可変とするループ利得可変手段と、当該回路の応答特性を可変とする応答特性可変手段とを備えたＰＬＬ回路としているので、ループ利得及び応答特性を調節して、位相雑音の抑圧特性を最適化し、位相雑音の抑圧特性を広い周波数範囲で安定させることができる効果がある。
【００２９】
また、本発明によれば、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とで構成され、第１のレジスタに、装置の状態及び使用条件に基づいて第１のパラメータを設定する制御部を備えた上記ＰＬＬ回路としているので、装置の状態及び使用条件に応じてループ利得を調節して、位相雑音の抑圧特性を広い周波数範囲で最適化できる効果がある。
【００３０】
また、本発明によれば、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、位相比較器からの出力に、第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、第２のレジスタに、装置の状態及び使用条件に基づいて第２のパラメータを設定する制御部を備えた上記ＰＬＬ回路としているので、装置の状態及び使用条件に応じて応答特性を調節して、位相雑音の抑圧特性を広い周波数範囲で最適化できる効果がある。
【００３１】
また、本発明によれば、ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、第１のレジスタから出力される第１のパラメータを乗算する第１の乗算器とから構成され、応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、第１の乗算器の出力を分岐して入力し、第１の乗算器からの出力に第２のレジスタから出力される第２のパラメータを乗算する第２の乗算器とで構成され、装置の状態及び使用条件に基づいて、第１のレジスタに、第１のパラメータを設定すると共に、第２のレジスタに、第２のパラメータを設定する制御部を備えた上記ＰＬＬ回路としているので、装置の状態及び使用条件に応じてループ利得及び応答特性を調節して、位相雑音の抑圧特性を最適化し、広い周波数範囲で安定した抑圧特性を得ることができる効果がある。
【００３２】
また、本発明によれば、装置の個体差を補償するために第１，第２のレジスタに設定されるパラメータとしての、第１のデフォルトパラメータ及び第２のデフォルトパラメータと、第１，第２のデフォルトパラメータを温度に応じて補正する補正値としての第１の温度パラメータ及び第２の温度パラメータを、温度に対応して記憶する温度テーブルとを記憶する補正値メモリと、温度を検出する温度センサとを備え、制御部が、温度センサからの検出温度に応じて、温度テーブルを参照して、第１のデフォルトパラメータと、検出温度に対応する第１の温度パラメータとの和を第１のパラメータとして第１のレジスタに設定し、第２のデフォルトパラメータと、検出温度に対応する第２の温度パラメータとの和を第２のパラメータとして第２のレジスタに設定する上記ＰＬＬ回路としているので、装置個体差を補償したデフォルトパラメータを更に温度に応じて補正して第１のレジスタ及び第２のレジスタに設定することができ、個体バラツキや温度変化の影響を軽減し、最適なループ利得及び応答特性を実現して、広い周波数帯域で位相雑音の抑圧特性を安定させることができる効果がある。
【００３３】
また、本発明によれば、補正値メモリが、複数の使用周波数帯に対応する温度テーブルを備え、制御部が、外部から使用周波数帯が設定されると、設定された使用周波数帯に対応する温度テーブルを参照する上記ＰＬＬ回路としているので、使用周波数帯に応じた温度補正を行うことができ、より精度の高い補正を行って、広い周波数帯域で位相雑音の抑圧特性を安定させることができる効果がある。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るＰＬＬ回路は、位相比較器の後段に、ループ利得を調節する第１のパラメータを格納する第１のレジスタと、位相比較器からの出力に第１のパラメータを乗算する第１の乗算器と、ダンピングファクター（応答特性）を調節する第２のパラメータを格納する第２のレジスタと、第１の乗算器の出力に第２のパラメータを乗算する第２の乗算器と、使用周波数帯・周囲の温度・装置の個体差に応じて第１及び第２のレジスタに最適なパラメータを設定する制御部とを備えたものであり、使用周波数帯・周囲の温度・装置の個体差に基づいてループ利得及びダンピングファクターを最適な値に調整して、広い周波数帯において安定した位相雑音の抑圧特性が得られるものである。
【００３５】
図１は、本発明の実施の形態に係るＰＬＬ回路の構成ブロック図である。尚、図７と同様の構成をとる部分については同一の符号を付して説明する。
本実施の形態のＰＬＬ回路（本装置）は、図１に示すように、図８に示した従来のＰＬＬ回路と同様の部分として、ＶＣＯ１と、１／Ｎ分周器２と、Ａ／Ｄ変換器３と、位相比較器４と、基準発振器５と、Ａ／Ｄ変換器８と、アナログフィルタ９とを備え、本装置の特徴部分として、第１のレジスタ（図では「レジスタ（１）」）６と、第１の乗算器７と、ループフィルタとしてのデジタルフィルタ１０と、ＣＰＵ（Central Processing Unit；中央処理装置）２０と、補正値メモリ２１と、温度センサ２２とを備えている。
更に、デジタルフィルタ１０は、積分回路１１と、第２のレジスタ（図では「レジスタ（２）」）１２と、乗算器１３とを備えている。
【００３６】
本装置の特徴部分について説明する。
第１のレジスタ６は、位相比較器４からの出力に乗算される第１のパラメータを格納するものである。第１のパラメータは、良好な抑圧特性が得られる周波数帯域を可変とするための周波数補正係数であり、ＣＰＵ２０によって、使用周波数帯・周囲の温度・装置の個体差に応じて最適な値が設定される。ＣＰＵ２０の動作については後述する。
【００３７】
第１の乗算器７は、位相比較器４からの出力である位相差に、第１のレジスタから出力される第１のパラメータを乗算するものである。
【００３８】
本装置では、ループ利得を可変とする手段として、第１のレジスタ６及び第１の乗算器７を設け、ＣＰＵ２０から第１のパラメータを適宜設定することにより、第１の乗算器７からの出力を調整し、使用する周波数帯域及び温度に応じてＰＬＬのループ利得を変化させることが可能となり、広い周波数帯域において適正なループ利得に調整して、安定した位相雑音の抑圧特性を得るようにしたものである。
【００３９】
第２のレジスタ１２は、第１の乗算器７からの出力に乗算される第２のパラメータを格納するものである。第２のパラメータは、ダンピングファクター（応答特性）を調節するものであり、ＣＰＵ２０によって、使用周波数帯・周囲の温度・装置の個体差に応じて最適な値が設定される。ＣＰＵ２０の動作については後述する。
【００４０】
第２の乗算器１３は、第１の乗算器７からの出力に、第２のレジスタ１２から出力される第２のパラメータを乗算するものである。そして、第２の乗算器における乗算結果は、積分回路１１の出力に加算されて、デジタルフィルタ１０の出力となる。
【００４１】
本装置では、ダンピングファクターを可変とする手段として、第２のレジスタ１２及び第２の乗算器１３を設け、ＣＰＵ２０から第２のパラメータを適宜設定することにより、ダンピングファクターを変化させることが可能となり、装置の応答時間の個体差を補償して、安定した位相雑音の抑圧特性が得られるようにしている。特に、ループ利得の過多による抑圧特性の盛り上がりを抑えることが可能となるものである。
【００４２】
温度センサ２２は、定期的に装置周囲の温度を検出してＣＰＵ２０に出力するものである。
また、補正値メモリ２１は、ＣＰＵ２０によって、第１のレジスタ６及び第２のレジスタ１２に設定される第１及び第２のパラメータを生成する際に用いられる各種データが記憶されている。記憶されているデータとしては、個体差を補償したデフォルトパラメータ、使用される周波数帯の情報、及び使用周波数帯に応じた温度補正値がある。
【００４３】
補正値メモリ２１に記憶されているデータについて具体的に説明する前に、本装置における第１，第２のパラメータの算出方法と、そこで用いられるパラメータの種類について簡単に説明する。
まず、本装置では、標準的な使用条件で最適な位相雑音特性が得られるよう、第１，第２のレジスタに設定されるパラメータとして、個体差補償を行ったデフォルトパラメータＣ１，Ｃ２を補正値メモリ２１に記憶しておく。
【００４４】
デフォルトパラメータＣ１，Ｃ２を補正するパラメータとしては、温度に応じた補正をするための温度パラメータｐ１，ｐ２があり、それぞれ使用周波数に応じて細分化された周波数毎のテーブルを持つ。
【００４５】
補正値メモリ２１に記憶されているパラメータについて具体的に説明する。
まず、補正値メモリ２１には、第１のレジスタ６に設定する第１のパラメータのデフォルト値として、第１のデフォルトパラメータＣ１と、第２のレジスタ１２に設定する第２のパラメータのデフォルト値として、第２のデフォルトパラメータＣ２とが記憶されている。
デフォルトパラメータは、常温時、本装置が通常最もよく使用される周波数帯域の中心周波数において、最適な位相雑音特性が得られる値として実験的に求められ、装置の構成部品の特性のばらつき等に起因する装置の個体差を補償するように決定された値であって、予め補正値メモリ２１に書き込まれている。
【００４６】
すなわち、平均的な動作特性を備えた本装置を、デフォルトパラメータが決定された装置条件（周波数、温度）で運用する場合には、第１のレジスタ６に設定される第１のパラメータは、第１のデフォルトパラメータＣ１となり、第２のレジスタ１２に設定される第２のパラメータは、第２のデフォルトパラメータＣ２となる。
【００４７】
そして、補正値メモリ２１は、実際に使用される周波数帯及び温度に応じて、更にデフォルトパラメータＣ１，Ｃ２を補正するための係数を記憶する温度テーブルを備えている。
ここで、温度テーブルについて図２を用いて説明する。図２は、補正値メモリ２１に記憶されている温度テーブルの説明図である。
図２に示すように、温度テーブルは、測定温度（ｔ）に対応して、第１のレジスタ６に設定されるデフォルトパラメータＣ１を補正する温度パラメータｐ１を格納すると共に、第２のレジスタ１２に設定されるデフォルトパラメータＣ２を補正する温度パラメータｐ２を格納している。温度パラメータｐ１及びｐ２は、予め実験的に求められて、補正値メモリ２１に書き込まれているものである。
【００４８】
本装置の特徴として、温度テーブルは、低周波数帯域（Low ch）用、中間周波数帯域（Middle ch）用、高周波数帯域（High ch）用の３種類の温度テーブルが設けられている。図２の例では、いずれか１つの周波数帯域に対応する温度テーブルの例が示されている。そして、ＣＰＵ２０が、設定部から使用される周波数帯域が設定されると、それに対応する温度テーブルを選択して読み出し、以下の処理を当該選択された温度テーブルを参照して行うようになっている。
周波数帯域毎に温度テーブルを設けたことにより、使用周波数帯域に応じてより精度の高い温度補正を行うことができるものである。また、周波数帯域が広い場合は、周波数に応じて温度テーブルを増やすことで対応可能である。
【００４９】
温度テーブルは、−３０℃〜７０℃の温度範囲について、２０度の温度幅毎に対応する温度パラメータを格納している。例えば、測定温度（ｔ）が２５℃の場合、対応する温度パラメータｐ１は１．０、ｐ２は０．７が記憶されており、測定温度（ｔ）が０℃の場合、ｐ１は０．９、ｐ２は０．８が記憶されている。温度幅の段階分けは、装置の特性に応じてもっと細かい段階に分けてもよいし、もっと少なくても構わない。
尚、測定温度が別途設定される適正温度範囲外となった場合には、ＣＰＵ２０は、温度アラームを検出（出力）するようになっている。
【００５０】
そして、ＣＰＵ２０が、使用周波数に対応する温度テーブルを読み込んでおき、温度センサ２２からの測定温度（ｔ）を定期的に読み取って、当該温度テーブルを参照して測定温度に対応する温度パラメータを読み取って、デフォルトパラメータＣ１又はＣ２に温度パラメータｐ１又はｐ２を加算して、第１のパラメータ及び第２のパラメータを生成し、第１のレジスタ６及び第２のレジスタ１２に書き込むようになっている。
具体的には、第１のレジスタに設定される第１のパラメータは、Ｃ１＋ｐ１となり、第２のレジスタに設定される第２のパラメータは、Ｃ２＋ｐ２となる。
【００５１】
次に、ＣＰＵ２０について説明する。
ＣＰＵ２０は、使用周波数帯・周囲の温度・装置の個体差に応じて、第１のレジスタ６に最適な第１のパラメータを、第２のレジスタ１２に最適な第２のパラメータを設定するものである。
【００５２】
図示は省略するが、ＣＰＵ２０には、外部から操作者が操作する設定部が接続されており、設定部から、装置が使用される周波数帯域が入力される。周波数帯域としては、低周波数帯域（Low ch）、中間周波数帯域（Middle ch）、高周波数帯域（High ch）があり、その内のいずれか１つが設定部から設定されるようになっている。
【００５３】
そして、ＣＰＵ２０は、設定された周波数帯域をＣＰＵ２０内部の記憶部（図示せず）に保持し、上述したように、装置の運用開始前に、設定された周波数帯域に応じて、補正値メモリ２１から対応する温度テーブルを読み込んでおく。
また、ＣＰＵ２０は、運用開始前に、個体差を補償するためのデフォルトパラメータＣ１，Ｃ２を補正値メモリ２１から読み込んで保持しておく。
【００５４】
そして、運用開始後は、定期的に、温度センサ２２からの測定温度を入力して、温度テーブルに基づいて個体差補正済みパラメータに温度パラメータを乗じて、第１、第２のパラメータを算出し、第１のレジスタ６及び第２のレジスタ１２に更新設定する処理（温度監視処理）を行うようになっている。
【００５５】
ＣＰＵ２０における処理について、図３を用いて説明する。図３は、ＣＰＵ２０における処理を示すフローチャート図である。
図３に示すように、運用前にまず、ＰＬＬを構成する各部品の特性のばらつきを吸収するために、常温時、使用周波数帯域の中心周波数において特性のチェックに基づいて個別調整が行われ（Ｓ１）、補正値メモリ２１に個体差を補償するデフォルトパラメータＣ１，Ｃ２が書き込まれる（Ｓ２）。
そして、ＣＰＵ２０は、補正値メモリに記憶されている第１，第２のデフォルトパラメータＣ１，Ｃ２を読み込んで、内部に保持しておく。
【００５６】
そして、ＣＰＵ２０は、設定部から設定された使用周波数帯域が、低周波数帯域（Low ch）、中間周波数帯域（Middle ch）、高周波数帯域（High ch）のいずれであるかを判断し（Ｓ４）、使用周波数帯域が低周波数帯域（Low ch）であれば、補正値メモリ２１から、低周波数帯域用の温度テーブルを読み込んで保持しておく（Ｓ５）。そして、ＣＰＵ２０は、温度に応じて第１及び第２のパラメータを算出する温度監視処理を行う（Ｓ６）。温度監視処理については後述する。
【００５７】
また、使用周波数帯域が中間周波数帯域（Middle ch）であれば、ＣＰＵ２０は、補正値メモリ２１から、中間周波数帯域用の温度テーブルを読み込んで保持しておき（Ｓ７）、温度に応じ第１及び第２のパラメータを算出する温度監視処理を行う（Ｓ８）。
【００５８】
同様に、使用周波数帯域が高周波数帯域（High ch）であれば、ＣＰＵ２０は、補正値メモリ２１から、高周波数帯域用の温度テーブルを読み込んで保持しておき（Ｓ９）、温度に応じ第１及び第２のパラメータを算出する温度監視処理を行う（Ｓ１０）。
このようにして、ＣＰＵ２０における処理が行われるものである。
【００５９】
次に、図３のＳ６，Ｓ８，Ｓ１０に示した温度監視処理について図４を用いて説明する。図４は、ＣＰＵ２０における温度監視処理のフローチャート図である。
図４に示すように、温度監視処理が開始されると、ＣＰＵ２０は、温度センサ２２によって測定された温度を定期的に読み取り（Ｓ１１）、測定温度が装置が適正に動作可能な適正温度範囲内であるか（適切か）否かを判断する（Ｓ１２）。
【００６０】
そして、測定温度が適正温度範囲内であれば、ＣＰＵ２０は、温度テーブルから測定温度に対応する温度パラメータｐ１，ｐ２を読み込み、内部に保持している第１のデフォルトパラメータＣ１にｐ１を加算して第１のパラメータとし、第２のデフォルトパラメータＣ２にｐ２を加算して第２のパラメータとし、第１のパラメータを第１のレジスタ６に書き込むと共に、第２のパラメータを第２のレジスタ１２に書き込んで（Ｓ１３）、Ｓ１１に移行する。
【００６１】
また、Ｓ１２で測定温度が適正温度範囲外であった場合は、ＣＰＵ２０は、温度アラームを検出（出力）する（Ｓ１４）。
このようにしてＣＰＵ２０の温度監視処理が行われる。
【００６２】
図３及び図４に示した処理により、本装置では、個体差によるばらつきが補償されたデフォルトパラメータＣ１及びＣ２を元に、使用周波数に応じた最適な補正パラメータが記憶された温度テーブルを参照して、温度センサ２２で定期的に測定される温度に対応する温度パラメータによって、デフォルトパラメータを補正して、第１及び第２のパラメータを算出して第１のレジスタ６と、第２のレジスタ１２に設定することにより、周波数帯・温度・装置の個体差に応じて第１のレジスタ６及び第２のレジスタ１２に常に最適なパラメータを設定して、ループ利得及びダンピングファクターを変化させることができ、広い周波数帯域で安定した位相雑音の抑圧特性を得るＰＬＬ回路とすることができるものである。
【００６３】
次に、第１のレジスタ６及び第１の乗算器７を設けたことによる効果について図５を用いて説明する。図５は、第１のレジスタ６及び第１の乗算器７を設けたことによる効果を示す説明図である。
図５に示すように、離調周波数と位相雑音抑圧のグラフにおいて、適切な位相雑音の抑圧特性が得られるループ抑圧帯域幅は、グラフの変曲点として表される。図５の例では、第１のレジスタ６及び第１の乗算器７を設けない標準の場合の位相雑音特性を実線で示し、第１のレジスタ６及び第１の乗算器７を設けて、第１のレジスタ６に設定するパラメータの値を変えた場合の例を破線と一点破線で示している。
【００６４】
そして、図５の例では、破線で示した曲線は、標準の場合に比べてピークが低周波数側にシフトした位相雑音特性を示し、一点破線で示した曲線は、標準の場合に比べてピークが高周波数側にシフトした位相雑音特性を示しており、パラメータの値によってループ抑圧帯域幅を変化させることができるものである。
【００６５】
このように、第１のレジスタ６に設定するパラメータの値に幅をもたせ、広い範囲の値を設定可能となるよう補正値を調節することにより、一層抑圧帯域の可変幅を広げることができるものである。
【００６６】
次に、第２のレジスタ１２及び第２の乗算器１３を設けたことによる効果について図６を用いて説明する。図６は、第２のレジスタ１２及び第２の乗算器１３を設けたことによる効果を示す説明図である。
図６の例では、第２のレジスタ１２及び第２の乗算器１３を設けない場合の位相雑音特性を実線で示し、第２のレジスタ１２及び第２の乗算器１３を設けて、第２のレジスタ１２に設定するパラメータの値を変えた場合の例を破線と一点破線で示している。
【００６７】
図６に示すように、第２のレジスタ１２に設定するパラメータの値を変えることにより、ダンピングファクターを変化させて応答の速さを変えることができ、位相雑音のピーク位置を変えずに、ピークの高さが異なる位相雑音特性を得ることができる。このことを利用して、第２のパラメータの値を、所望の特性が得られるように設定することが可能となる。
【００６８】
更に、第２のレジスタ１２に設定するパラメータの値に幅をもたせ、広い範囲の値を設定可能となるよう補正値を調節することにより、一層ダンピングファクターの可変幅を広げることができるものである。
【００６９】
すなわち、本ＰＬＬ回路では、図５及び図６に示したように、第１のレジスタ６及び第２のレジスタ１２に設定するパラメータを調節して、ループ利得及びダンピングファクターを可変とすることができ、所望の位相雑音特性を得ることができるものである。
【００７０】
本発明の実施の形態に係るＰＬＬ回路（本装置）によれば、位相比較器の後段に、ループ利得を調節するための第１のパラメータを格納する第１のレジスタ６と、位相比較器４からの出力に第１のパラメータを乗算する第１の乗算器７と、ダンピングファクターを調節するための第２のパラメータを格納する第２のレジスタ１２と、第１の乗算器の出力に第２のパラメータを乗算する第２の乗算器１３と、使用周波数帯・周囲の温度・装置の個体差に応じて第１及び第２のレジスタに最適なパラメータを設定するＣＰＵ２０とを備えているので、ＣＰＵ２０が、使用周波数帯・周囲の温度・装置の個体差に基づいてループ利得及びダンピングファクターを最適な値に調整することができ、広い周波数帯域で安定した位相雑音の抑圧特性が得られる効果がある。
【００７１】
また、本装置によれば、第１のパラメータ及び第２のパラメータを算出する際に用いるパラメータを記憶する補正値メモリ２１と、装置周囲の温度を測定する温度センサ２２とを備え、補正値メモリ２１に、予め標準的な使用条件において個体差を補償するよう実験的に求めたデフォルトパラメータＣ１，Ｃ２と、温度に応じてデフォルトパラメータを補正する温度パラメータｐ１，ｐ２とを格納しておき、ＣＰＵ２０が、装置の運用開始前にデフォルトパラメータＣ１、Ｃ２を読み込んで内部に保持しておき、運用が開始されると、温度センサ２２にて検出された測定温度に対応する温度パラメータｐ１，ｐ２をＣ１、Ｃ２に加算して、第１及び第２のパラメータを算出し、それぞれ第１のレジスタ６、第２のレジスタ１２に設定するようにしているので、運用開始前に装置の個体差に基づいてデフォルトパラメータを設定し、運用開始後には温度環境に応じて対応する温度パラメータでデフォルトパラメータを更に補正して、第１及び第２のレジスタに、装置の個体差と温度に対する補正を施した適切なパラメータを設定することができ、ループ利得及びダンピングファクターを最適な値に調整して、広い周波数帯域で安定した位相雑音の抑圧特性が得られる効果がある。
【００７２】
更に、本装置によれば、温度パラメータとして、使用周波数帯に応じて異なる温度パラメータを記憶した温度テーブルを補正値メモリ２１に記憶しているので、ＣＰＵ２０は、使用される周波数帯が設定されると、補正値メモリ２１から当該周波数帯に対応する温度テーブルを読み込んで、当該温度テーブルを参照して温度補正を行うことができ、周波数に応じてきめ細かい温度補正を施した最適なパラメータを第１のレジスタ及び第２のレジスタに設定することができ、ループ利得及びダンピングファクターを最適な値に調整して、広い周波数帯域で安定した位相雑音の抑圧特性が得られる効果がある。
【産業上の利用可能性】
【００７３】
本発明は、温度変化や装置の個体差に基づく位相雑音の劣化を防ぎ、広い周波数帯域で安定した位相雑音の抑圧特性が得られるＰＬＬ回路に適している。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態に係るＰＬＬ回路の構成ブロック図である。
【図２】補正値メモリ２１に記憶されている温度テーブルの説明図である。
【図３】ＣＰＵ２０における処理を示すフローチャート図である。
【図４】ＣＰＵ２０における温度監視処理のフローチャート図である。
【図５】第１のレジスタ６及び第１の乗算器７を設けたことによる効果を示す説明図である。
【図６】第２のレジスタ１２及び第２の乗算器１３を設けたことによる効果を示す説明図である。
【図７】従来のＰＬＬ回路の概略構成ブロック図である。
【符号の説明】
【００７５】
１…ＶＣＯ、 ２…１／Ｎ分周器、 ３…Ａ／Ｄ変換器、 ４…位相比較器、 ５…基準発振器、 ６…第１のレジスタ、 ７…第１の乗算器、 ８…Ｄ／Ａ変換器、 ９…アナログフィルタ、 １０…デジタルフィルタ、 １１…積分回路、 １２…第２のレジスタ、 １３…第２の乗算器、 ２０…ＣＰＵ、 ２１…補正値メモリ、 ２２…温度センサ
【特許請求の範囲】
【請求項１】
制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、前記電圧制御発振器の出力周波数と前記基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、前記位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、
前記位相比較器の出力段に、当該回路のループ利得を可変とするループ利得可変手段を備えたことを特徴とするＰＬＬ回路。
【請求項２】
制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、前記電圧制御発振器の出力周波数と前記基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、前記位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、
前記位相比較器の出力段に、当該回路の応答特性を可変とする応答特性可変手段を備えたことを特徴とするＰＬＬ回路。
【請求項３】
制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、前記電圧制御発振器の出力周波数と前記基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、前記位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、
前記位相比較器の出力段に、当該回路のループ利得の値を可変とするループ利得可変手段と、当該回路の応答特性を可変とする応答特性可変手段とを備えたことを特徴とするＰＬＬ回路。
【請求項４】
ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、
位相比較器からの出力に、前記第１のレジスタから出力される前記第１のパラメータを乗算する第１の乗算器とで構成され、
前記第１のレジスタに、装置の状態及び使用条件に基づいて第１のパラメータを設定する制御部を備えたことを特徴とする請求項１記載のＰＬＬ回路。
【請求項５】
応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、
位相比較器からの出力に、前記第２のレジスタから出力される前記第２のパラメータを乗算する第２の乗算器とで構成され、
前記第２のレジスタに、装置の状態及び使用条件に基づいて第２のパラメータを設定する制御部を備えたことを特徴とする請求項２記載のＰＬＬ回路。
【請求項６】
ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、前記第１のレジスタから出力される前記第１のパラメータを乗算する第１の乗算器とから構成され、
応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、前記第１の乗算器の出力を分岐して入力し、前記第１の乗算器からの出力に前記第２のレジスタから出力される前記第２のパラメータを乗算する第２の乗算器とで構成され、
装置の状態及び使用条件に基づいて、前記第１のレジスタに、第１のパラメータを設定すると共に、前記第２のレジスタに、第２のパラメータを設定する制御部を備えたことを特徴とする請求項３記載のＰＬＬ回路。
【請求項７】
装置の個体差を補償するために第１，第２のレジスタに設定されるパラメータとしての、第１のデフォルトパラメータ及び第２のデフォルトパラメータと、前記第１，第２のデフォルトパラメータを温度に応じて補正する補正値としての第１の温度パラメータ及び第２の温度パラメータを、温度に対応して記憶する温度テーブルとを記憶する補正値メモリと、
温度を検出する温度センサとを備え、
制御部が、前記温度センサからの検出温度に応じて、前記温度テーブルを参照して、第１のデフォルトパラメータと、前記検出温度に対応する第１の温度パラメータとの和を第１のパラメータとして第１のレジスタに設定し、第２のデフォルトパラメータと、前記検出温度に対応する第２の温度パラメータとの和を第２のパラメータとして第２のレジスタに設定することを特徴とする請求項６記載のＰＬＬ回路。
【請求項８】
補正値メモリが、複数の使用周波数帯に対応する温度テーブルを備え、
制御部が、外部から使用周波数帯が設定されると、前記設定された使用周波数帯に対応する温度テーブルを参照することを特徴とする請求項７記載のＰＬＬ回路。
【請求項１】
制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、前記電圧制御発振器の出力周波数と前記基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、前記位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、
前記位相比較器の出力段に、当該回路のループ利得を可変とするループ利得可変手段を備えたことを特徴とするＰＬＬ回路。
【請求項２】
制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、前記電圧制御発振器の出力周波数と前記基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、前記位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、
前記位相比較器の出力段に、当該回路の応答特性を可変とする応答特性可変手段を備えたことを特徴とするＰＬＬ回路。
【請求項３】
制御電圧に応じた周波数を発振する電圧制御発振器と、一定の周波数を発振する基準周波数発振器と、前記電圧制御発振器の出力周波数と前記基準周波数発振器の出力周波数とを比較して位相差を出力する位相比較器と、前記位相差に基づいて制御電圧を生成するループフィルタとから構成されるＰＬＬ回路であって、
前記位相比較器の出力段に、当該回路のループ利得の値を可変とするループ利得可変手段と、当該回路の応答特性を可変とする応答特性可変手段とを備えたことを特徴とするＰＬＬ回路。
【請求項４】
ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、
位相比較器からの出力に、前記第１のレジスタから出力される前記第１のパラメータを乗算する第１の乗算器とで構成され、
前記第１のレジスタに、装置の状態及び使用条件に基づいて第１のパラメータを設定する制御部を備えたことを特徴とする請求項１記載のＰＬＬ回路。
【請求項５】
応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、
位相比較器からの出力に、前記第２のレジスタから出力される前記第２のパラメータを乗算する第２の乗算器とで構成され、
前記第２のレジスタに、装置の状態及び使用条件に基づいて第２のパラメータを設定する制御部を備えたことを特徴とする請求項２記載のＰＬＬ回路。
【請求項６】
ループ利得可変手段が、第１のパラメータを記憶する第１のレジスタと、位相比較器からの出力に、前記第１のレジスタから出力される前記第１のパラメータを乗算する第１の乗算器とから構成され、
応答特性可変手段が、第２のパラメータを記憶する第２のレジスタと、前記第１の乗算器の出力を分岐して入力し、前記第１の乗算器からの出力に前記第２のレジスタから出力される前記第２のパラメータを乗算する第２の乗算器とで構成され、
装置の状態及び使用条件に基づいて、前記第１のレジスタに、第１のパラメータを設定すると共に、前記第２のレジスタに、第２のパラメータを設定する制御部を備えたことを特徴とする請求項３記載のＰＬＬ回路。
【請求項７】
装置の個体差を補償するために第１，第２のレジスタに設定されるパラメータとしての、第１のデフォルトパラメータ及び第２のデフォルトパラメータと、前記第１，第２のデフォルトパラメータを温度に応じて補正する補正値としての第１の温度パラメータ及び第２の温度パラメータを、温度に対応して記憶する温度テーブルとを記憶する補正値メモリと、
温度を検出する温度センサとを備え、
制御部が、前記温度センサからの検出温度に応じて、前記温度テーブルを参照して、第１のデフォルトパラメータと、前記検出温度に対応する第１の温度パラメータとの和を第１のパラメータとして第１のレジスタに設定し、第２のデフォルトパラメータと、前記検出温度に対応する第２の温度パラメータとの和を第２のパラメータとして第２のレジスタに設定することを特徴とする請求項６記載のＰＬＬ回路。
【請求項８】
補正値メモリが、複数の使用周波数帯に対応する温度テーブルを備え、
制御部が、外部から使用周波数帯が設定されると、前記設定された使用周波数帯に対応する温度テーブルを参照することを特徴とする請求項７記載のＰＬＬ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−２５９４３１（Ｐ２００７−２５９４３１Ａ）
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００７−４３７８９（Ｐ２００７−４３７８９）
【出願日】平成１９年２月２３日（２００７．２．２３）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１９年２月２３日（２００７．２．２３）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]