ディジタル放送対応型ソフトウェア無線機及び、画像信号処理装置
【課題】 複数の通信システムに接続可能なソフトウェア無線機であって、ディジタル放送にも対応する技術を提供すること。
【解決手段】 中央制御信号処理装置１０及びプログラマブル信号処理装置２０、無線通信ボード３０からソフトウェア無線機１を構成し、中央制御信号処理装置１０には複数のＣＰＵ１１・１２を、プログラマブル信号処理装置２０には複数のＦＰＧＡ群２１・２２をそれぞれ備える。加えてプログラマブル信号処理装置２０に画像信号処理装置６０を接続しする。それぞれ一方のＣＰＵ、ＦＰＧＡにより無線通信を行う一方で、他方で異なる無線通信システムとの接続を行うと共に、ディジタル放送の受信を可能とする。
【解決手段】 中央制御信号処理装置１０及びプログラマブル信号処理装置２０、無線通信ボード３０からソフトウェア無線機１を構成し、中央制御信号処理装置１０には複数のＣＰＵ１１・１２を、プログラマブル信号処理装置２０には複数のＦＰＧＡ群２１・２２をそれぞれ備える。加えてプログラマブル信号処理装置２０に画像信号処理装置６０を接続しする。それぞれ一方のＣＰＵ、ＦＰＧＡにより無線通信を行う一方で、他方で異なる無線通信システムとの接続を行うと共に、ディジタル放送の受信を可能とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタル放送に対応したソフトウェア無線機及び、画像信号処理装置に関し、特に複数の無線通信に対応したソフトウェア無線機においてディジタル放送に対応する技術、及びプログラム可能な画像信号処理装置に係る技術である。
【背景技術】
【０００２】
現在、ワイヤレスコンシューマ通信に関する標準化がIEEE、ETSI、ARIB等で盛んに行われ、ユーザは多くのワイヤレスアクセスシステムを利用することができる。また、ワイヤレスアクセスシステムのみならず、地上波/衛星アナログ放送および地上波/衛星ディジタル放送等の放送によるサービスもユーザは携帯電話等を通じて享受でき、通信、放送を融合した新しいビジネスモデルの創出等が行われている。
【０００３】
セルラー移動通信以外の無線アクセスシステムとしては、2.4GHz、5GHzおよび25GHz帯を用いた無線ＬＡＮ系無線アクセスシステムや、通信速度が100Mbps以上である22GHz、26GHz、38GHz帯を用いたＦＷＡ(Fixed Wireless Access)に代表される固定系無線アクセスシステムがあり、その普及も進んでいる。
【０００４】
しかし、これらのワイヤレスアクセスシステムや放送システムをすべて利用できる無線機をユーザが持ち歩くことは現状困難である。また、相異なるワイヤレスアクセスシステム間での通信、および複数の無線通信システムおよび無線通信システムおよび放送システムを利用しての通信はまだできていない。
公知の技術としては、特許文献１に開示されるような携帯電話端末に地上波放送の受信機能を備えたものがあるが、これは両者の機能を併存させたに過ぎず、複数のシステムに柔軟に対応できるものではない。
【０００５】
【特許文献１】特開２００３−１０１８１２号公報
【０００６】
また、新世代モバイル通信を実現するために不可欠な技術として着目されているものがソフトウェア無線技術である。
ソフトウェア無線技術は、非特許文献２に開示されるように通信機器内で生じたバグ、アップグレード等に迅速に対応する技術として提案されている。
また、本件発明者らによって非特許文献３及び４に開示されるように、車等の環境の中で省スペースに複数の無線機の機能を実現するための手段としてもその有効性が示されてきた。
【０００７】
【非特許文献２】J. Mitra, IEEE Communications Magazine, vol.33, no. 5, pp.26-38, 1995年
【非特許文献３】原田他,信学技報, SR99-12, pp. 81-88, 1999年
【非特許文献４】H. Harada et.al., IEICE Trans. Commun., Vol. E85-B, No. 12, pp. 2703-2715, 2002年
【０００８】
また、ソフトウェア無線技術に関する特許文献としては、本件出願人が提案した特許文献５がある。
特許文献５の技術では、制御部が、信号処理部にセットされているソフトウェア情報の機能及び情報記憶部に記憶されている複数のソフトウェア情報それぞれの機能を管理する。一方、信号処理部は、サービス機能を実行している状態で、他のサービス機能の要求に応じて、他のサービス機能に対応するソフトウェア情報を情報記憶部から読み出して信号処理部にセットし、信号処理部に複数のサービス機能を並行して実行させるように構成している。
本技術は、利用可能な複数のサービス機能を同時に利用することができるようにするものであり、ユーザの利便性を高めた技術である。
【０００９】
本技術は、例えばＥＴＣ（Ｅｌｅｃｔｒｉｃ Ｔｏｌｌ Ｃｏｌｌｅｃｔｉｏｎ）、ＦＭラジオ、ＡＭラジオ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）のいずれか１つの機能を切り替えて実行するというように、用途の異なる通信システムを切り替えることを想定している。従って、インターネットアクセスのように１つのアクセスの途中で別の通信システムに切り替える場合には、本技術では切り替えに時間がかかる問題がある。
上述したように各種の無線アクセスシステム間でつなぎ目のない通信を行う際に、そのまま適用することができない。
【００１０】
【特許文献５】特開2004-153662号公報
【００１１】
また、本件出願人らによる特許文献６の技術も提案されている。本技術では１つの制御部と、複数のディジタル信号処理部、複数の送信部を備えている。制御部は、情報記録媒体より読み出したパラメータまたはプログラムのいずれか一方または双方により複数のディジタル信号処理部を制御する。
複数のディジタル信号処理部は、それぞれ、ディジタル信号を受け付けて、これを処理してディジタル信号を出力する。
複数の送信部は、それぞれ、複数のディジタル信号処理部のいずれかに対応付けられ、当該対応付けられたディジタル信号処理部が出力するディジタル信号をアナログ信号に変換して送信する。
これにより同時に複数のサービスを提供するものである。
【００１２】
しかし、本技術では、マルチモード・マルチサービスには対応できるが、前述したように同一周波数帯による干渉などが生じる上、多くのサービスを同時に使い通信コストや占有帯域が多いことなど、上記の要求を十分に満たすことはできない。
【００１３】
【特許文献６】特許第3525181号
【００１４】
複数のワイヤレスアクセスシステムに対応しうる技術としては本件出願人らによる非特許文献７の技術も知られている。
【００１５】
【非特許文献７】「新世代モバイル通信システムに対応したソフトウェア無線端末の開発ー概要とシステム構成ー」、信学技報、ＲＣＳ，Vol, 2004年6月
【００１６】
本技術によれば、効率よく複数のワイヤレスアクセスシステムに対応することができるが、ディジタル放送には対応しておらず、冒頭に述べたような無線機において放送を受信することができなかった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記従来技術の有する問題点に鑑みて創出されたものであり、複数の通信システムに接続可能なソフトウェア無線機であって、ディジタル放送にも対応する技術を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記の課題を解決するために、次のようなディジタル放送対応型ソフトウェア無線機の構成を提供する。
請求項１に記載の発明は中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボード、画像信号処理装置から構成されるディジタル放送対応型ソフトウェア無線機である。
そして、該無線機の中央制御信号処理装置は、複数のＣＰＵ（Central Processing Unit）と共に、各ＣＰＵに対応するシステムバスと、システムバスに接続されるメモリと、システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、該プログラマブル信号処理装置と接続する接続インターフェース部と、該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)とを備える。
【００１９】
また、該無線機のプログラマブル信号処理装置は、電子回路構成をプログラム可能なプログラマブル電子素子を用い、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備える。
そして、該電子素子群毎に、無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、少なくとも画像信号デコード処理を司る画像信号処理装置にディジタル信号を送信するディジタル信号出力部と、各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、外部からクロックを入力するクロック入力インターフェース部と、該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置との接続インターフェース部とを備える。
【００２０】
本構成において、中央制御信号処理装置及び該プログラマブル信号処理装置の制御により無線通信ボードにおいて少なくともディジタル放送方式を含む所定の通信方式の無線通信を行う。
さらに、画像信号処理装置には、該ディジタル信号出力部からの信号入力を行うディジタル信号入力部と、電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子を備え、入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにしたことを特徴とする。
【００２１】
請求項２に記載の発明は、上記の画像信号処理装置に中央演算処理素子を備える構成において、中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行うことを特徴とするものである。
【００２２】
請求項３に記載の発明は、上記の画像信号処理装置が、半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備える。そして、小型記憶媒体に格納されたプログラマブル電子素子又は中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、画像デコード処理を行うものである。
【００２３】
請求項４に記載の発明では、上記の画像信号処理装置が、２個のプログラマブル電子素子を備える構成であって、第１のプログラマブル電子素子が少なくとも前記プログラマブル信号処理装置とのディジタル信号通信に係る信号処理を行う一方、第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うようにそれぞれプログラム動作することを特徴とする。
【００２４】
請求項５に記載の発明では、上記のプログラマブル信号処理装置において１基の電子素子群について２個のプログラマブル電子素子を備える構成において、第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うようにそれぞれプログラム動作することを特徴とする。
【００２５】
請求項６に記載の発明では、上記のディジタル信号が、トランスポートストリーム（ＴＳ）信号であるディジタル放送対応型ソフトウェア無線機を提供する。
【００２６】
請求項７に記載の発明によると、上記請求項５に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う一方、第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、それぞれプログラム動作することを特徴とする。
【００２７】
請求項８に記載の発明では、上記の画像信号処理装置において、複数のディジタル信号入力部を備えると共に、前記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作することを特徴とする。
【００２８】
請求項９に記載の発明では、上記の請求項９記載の画像信号処理装置において、複数のディジタル信号入力部が、請求項５記載のプログラマブル信号処理装置における各電子素子群からのディジタル信号を入力することを特徴とする。
【００２９】
請求項１０に記載の発明では、上記の画像信号処理装置において、スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、入力された信号を信号処理せずに出力するディジタル信号外部出力部と、ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部とを少なくとも備えたことを特徴とする。
【００３０】
本発明は、ディジタル放送対応型ソフトウェア無線機とは別に、画像信号処理装置単体として提供することもできる。
すなわち、請求項１１に記載の発明は、ディジタル放送に係る画像信号デコード処理が可能な画像信号処理装置であって、少なくともディジタル信号入力を行うディジタル信号入力部と、電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子とを備え、入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにしたことを特徴とする。
【００３１】
請求項１２に記載の発明は、上記の画像信号処理装置において中央演算処理素子を備える構成において、中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行うことを特徴とする。
【００３２】
請求項１３に記載の発明は、上記の画像信号処理装置が、半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備える。そして、小型記憶媒体に格納されたプログラマブル電子素子又は中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、画像デコード処理を行うことを特徴とする。
【００３３】
請求項１４に記載の発明は、上記の画像信号処理装置が、２個のプログラマブル電子素子を備える構成であって、第１のプログラマブル電子素子が少なくともディジタルチューナ等の外部ディジタル信号出力装置とのディジタル信号通信に係る信号処理を行う一方、第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うように、それぞれプログラム動作することを特徴とする。
【００３４】
請求項１５に記載の発明は、上記のディジタル信号が、トランスポートストリーム（ＴＳ）信号である画像信号処理装置を提供する。
【００３５】
請求項１６に記載の発明は、請求項１４に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う。一方、第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、それぞれプログラム動作することを特徴とする。
【００３６】
請求項１７に記載の発明は、上記の画像信号処理装置が、複数のディジタル信号入力部を備えると共に、上記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作することを特徴とする。
【００３７】
請求項１８に記載の発明は、上記の画像信号処理装置において、スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、その入力された信号を信号処理せずに出力するディジタル信号外部出力部と、ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部とを少なくとも備えたことを特徴とする。
【発明の効果】
【００３８】
本発明は、上記構成を備えることにより、１個の端末装置でプログラムを書き換えるだけで複数の通信システム及びディジタル放送の受信に対応することができる。そして、通信時には２基以上の信号処理手段を有しているため、つなぎ目の無い連続した通信が可能である。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、実施形態は下記に限定されるものではない。
図１に示すように、本発明によるディジタル放送対応型ソフトウェア無線機（以下、単ソフトウェア無線機と呼ぶ。）（１）は、中央制御信号処理装置であるＣＰＵボード（１０）と、プログラマブル信号処理装置であるＦＰＧＡボード（２０）と、無線通信ボード（３０）と、本発明に係る画像信号処理装置（６０）とから構成される。
【００４０】
無線通信ボード（３０）ではアンテナ（７）からの受信信号電力や、ビット誤り率（ＢＥＲ）、パケット誤り率（ＰＥＲ）を通信状態測定部（６）で測定する。これらの測定方法は公知である。
無線通信ボード（３０）には複数の無線通信システムを備えており、本発明による中央制御信号処理装置（１０）やプログラマブル信号処理装置（２０）の無線通信システムの切り替えに連動して作動する。
【００４１】
さらに、無線通信ボード（３０）において、ディジタル放送を受信し、プログラマブル信号処理装置（２０）で処理可能な周波数帯に変換する。例えば本実施例では地上波ディジタル放送の周波数帯から８．１４３ＭＨｚもしくは４．０７１５ＭＨｚに変換する処理を行っている。
【００４２】
本発明の装置で用いる通信プロトコルは任意であるが、例えば無線通信ボード（３０）で受信した信号をＦＰＧＡボード（２０）でデコード等の信号処理し、ＣＰＵボード（１０）でTCP/IPパケットに変換して、接続したパーソナルコンピュータから動静止画像や音声の形で出力することができる。
また無線送信時には、撮影した動静止画像や音声信号をＣＰＵボード（１０）でTCP/IPパケットの形にしてＦＰＧＡボード（２０）に入力するように作用する。
【００４３】
図２に示すようにＣＰＵボード（１０）には、メインＣＰＵ（１１）及びサブＣＰＵ（１２）の２個のＣＰＵを有し、それぞれに対応するシステムバス（１３）（１４）を備えている。
ＣＰＵボード（１０）とＦＰＧＡボード（２０）とはコネクタ（１５）（１６）により接続されている。本発明は各ボードを別個に提供し、コネクタ（１５）（１６）で簡便に接続することができる。
【００４４】
ＦＰＧＡボード（２０）には、電子回路構成をプログラム可能なプログラマブル電子素子であるＦＰＧＡが用いられる。本発明の特徴として、２基にカテゴリ化されたＦＰＧＡ群（便宜上、左右のチャネルと呼ぶ。）（２１）（２２）が形成され、各チャネルには各々２個ずつＦＰＧＡ（２３）（２４）が配置される。
【００４５】
そして、上記ＣＰＵボード（１０）のメインＣＰＵ（１１）及びサブＣＰＵ（１２）が、左右チャネルのＦＰＧＡ群のいずれかを制御可能に構成している。両者の作用は、メインＣＰＵ（１１）が一方のチャネルのＦＰＧＡ群を用いて無線通信を行っている間に、サブＣＰＵ（１２）が切り替え先の通信方式に他方のチャネルのＦＰＧＡ群を設定して通信可能な状態で待機する。
【００４６】
ユーザからの切り替え指示や、所定の切り替え契機で待機している通信方式へ切り替える際には、信号処理がメインＣＰＵ（１１）からサブＣＰＵ（１２）に切り替えられる。この切り替えはすでに通信が確立した状態で、単に回路上の信号経路を切り替えるだけであるから、途切れることなく瞬時に通信システムが切り替えられる。例えば、閾値比較部（２）においてＢＥＲが予めユーザが設定した閾値を下回ったときに、次候補無線通信システム探索部（３）により探索されていた他の無線通信システムに対して、無線通信システム切り替え部（４）が切り替え動作をするように作用する。
【００４７】
本発明は、このように複数のＣＰＵを備えたＣＰＵボードと、複数のＦＰＧＡを備えたＦＰＧＡボードをプラットフォームとして、これらの資源を利用してディジタル放送の受信機能を実現したものである。
さらに、各構成要素について以下に詳述する。
【００４８】
図３には、ＦＰＧＡボード（２０）の詳細な構成を示す。
各チャネルのＦＰＧＡ群には、無線通信ボード（３０）を制御するシリアルインターフェース（４０）、本発明に係る画像信号処理装置にディジタル信号を出力する出力部であるディジタル出力インターフェース（４１）、無線通信ボードで送受信した信号を入出力するための複数のＡＤ・ＤＡ変換器（４２）、ＦＰＧＡに電子回路構成をプログラムするためのインターフェース（４３）等を備える。
【００４９】
シリアルインターフェース（４０）には、ディジタル出力及び、アナログ入力、アナログ出力に係るＡＤ・ＤＡ変換器と、バッファが含まれる。
【００５０】
また、本発明の特徴として、無線通信ボード（３０）から動作クロックを入力する。図２のように１系統の入力クロックを所定の倍数のクロックに分周してそれぞれのFPGA群に分配して入力する。図３は分配後のクロック入力インターフェース（４４）である。
このように１つの入力クロックを分周して用いることにより、FPGA群に複数種類の周波数を持つクロックを供給するのみならず、２つのチャネルが完全に同期した状態で作動させることもできる。
【００５１】
ＦＰＧＡボードでは、主にＯＳＩ参照モデルにおける第１層（物理層）の処理及び第２層以上の処理のうち高速処理を必要とする処理を全て行う。すなわち、データを通信回線に送出するための電気的な変換や機械的処理やユーザ間での通信調整を行う場合の高速処理である。
図に示すように２基のＦＰＧＡ群で１つのシステムを構成しており、本ＦＰＧＡボードには４基のFPGAがのっているため、少なくとも２つの通信システムを同時に動作可能である。
【００５２】
なお、本発明のＣＰＵ数、ＦＰＧＡ群数は、複数で任意に構成することができる。すなわち、多数の通信システムから高速で最適なシステムを選択する場合には、１個のアクティブなシステムと共に、待機する２個以上のシステムを稼働させてもよく、その場合ＣＰＵ、ＦＰＧＡ群は３基以上の構成を用いてもよい。
【００５３】
本実施例で用いたＦＰＧＡボードの仕様は、ＡＤ変換器は２チャンネルで変換レートが１７０Ｍｓｐｓ、１２ビットであり、ＤＡ変換器は２チャンネルで変換レートが５００Ｍｓｐｓ、１２ビットである。
ＦＰＧＡには、ザイリンクス（Xilinx）（登録商標）のXC2V4000、XC2V6000,XC2V8000（いずれも製品名）を用いている。
【００５４】
図４には、ＣＰＵボード（１０）の詳細な構成を示す。
各ＣＰＵ（１１）（１２）には、シリアルインターフェースであるＲＳ２３２Ｃインターフェース（５０）が接続される。
また、システムバス（１３）（１４）には、メモリとしてＳＤＲＡＭ（５１）、フラッシュＲＯＭ（５２）が接続され、フラッシュＲＯＭ（５２）には信号処理にかかるソフトウェアが記憶される。
【００５５】
システムバスには、イーサネット（登録商標）等のネットワークアダプタ（５３）や、音声コーデック処理回路（５４）、ＵＳＢ等のデータ伝送バス（５５）が接続される。これらはシステムの要求に応じて、いずれか１つを設けてもよいし、複数備えてもよい。またその他のインターフェースを含んでもよい。
また、システムバスには上記ＦＰＧＡボードとは別に、ＦＰＧＡ（５６）をそれぞれ配設している。
【００５６】
そして、外部からＣＰＵの処理を規定するプログラムはインターフェース（５７）を用いて、フラッシュＲＯＭ（５２）に書き込まれる。その後、該フラッシュＲＯＭからＣＰＵ（１１）（１２）で必要となるプログラムをそれぞれＣＰＵ（１１）に必要なものはＳＤＲＡＭ（５１）、ＣＰＵ（１２）で必要なものはＳＤＲＡＭ（５２）に展開し、プログラムを駆動させる。また、ＤＰＲＡＭはＣＰＵ（１１）（１２）間で共有される情報をやりとりするために用いる。
また、各種通信システムを実現するプログラムは、フラッシュＲＯＭ（５２）及びＦＰＧＡ（５６）に書き込まれ、後述する信号処理を行う。
【００５７】
なお、本実施例のＣＰＵボードは、携帯端末でも使用可能になるよう240MHzで動作する430MIPSのμ-ITRONで動作するＣＰＵ２個から構成されている。
本実施例では、そして以上のプラットフォーム上でW-CDMA及びIEEE802.11a無線ＬＡＮのＩＰ層以下の機能をソフト化した。これらのソフトはユーザの希望、 伝搬路情報等にあわせ自由に変更可能である。
【００５８】
本発明では、上記の共通プラットフォームに加え，放送系の信号の受信にも対応させるために画像信号処理装置（以下デコーダボードと呼ぶ。）を、ＦＰＧＡボード（２０）と同一のサイズで製作し、両装置を積層して接続できるようにした。
デコーダボード（６０）の構成図を図５に示す。本発明では、デコーダボード（６０）にも２個のプログラマブル電子素子であるＦＰＧＡ（６１）（６２）と、そのプログラムの書き換えを行う等の処理を行う中央演算素子であるＣＰＵを設けている。
【００５９】
そして、ＦＰＧＡ（６１）（６２）に対するソフトウェアを変更することにより、各種デコード用の信号処理を変更することができる。また、ＦＰＧＡボード（２０）のディジタル出力インターフェース（４１）からのディジタル信号出力や、外部のディジタルチューナなどディジタル信号を入力できるDSUB25ピンのコネクタを入力部である入力コネクタ（６３）（６４）（６５）として設けている。
【００６０】
図３のＦＰＧＡボード（２０）におけるシステムＡのディジタル出力インターフェース（４１）からの信号を入力コネクタＣＮ４（６４）、システムＢからの同信号を入力コネクタＣＮ６（６５）に入力し、外部からの信号は入力コネクタＣＮ８（６３）に入力する。
【００６１】
本ボードには画像（本発明においては映像及び音声を合わせて画像と呼んでいるが、いずれかのみでも良い。）をテレビモニタ等に出力するための端子として次の５つの出力端子を設けている。
(1) HDTV 映像信号(Y,Pr,Pb)出力(D 端子) （６００）
(2) SDTV 映像信号(Y,C)出力(S 端子) （６０１）
(3) NTSC コンポジット映像信号(RCA ピンジャック) （６０２）
(4) 音声(5.1CH 対応)信号出力(RCA ピンジャック) （６０３）
(5) TS 信号(DVB-SPI)出力(25P DSUB コネクタ) （６０４）
【００６２】
ディジタル放送の処理においては、基本的にはＦＰＧＡボード（２０）上の各ＦＰＧＡ群で処理を行わせる。ここで、本実施例が対象とする地上波ディジタル放送の概要を表１に示す。
【００６３】
【表１】
【００６４】
このときのＦＰＧＡボード（２０）に組み込まれるソフトウェアの基本ブロック図を図６に示す。
ＦＰＧＡボード（２０）への入力信号は、前述の通り無線通信ボード（３０）によって変換されたものが入力される。出力としてディジタル出力インターフェース（４１）からパラレル型のＭＰＥＧ２の信号が出力される。
【００６５】
表２にＦＰＧＡボードの各ブロックで使用するＦＰＧＡスライス数を示す。本数値は本発明に係るプラットフォームに搭載するためにアルゴリズムの最適化を図ったものである。
【００６６】
【表２】
【００６７】
ＦＰＧＡ１（２３）では、チャネルエスティメータ及びイコライザ（２３１）の他、デインターリーバー（２３２）、ビタビ復号器（２３３）等の各回路を構成し、最後にＲＳデコーダ（２３４）からパラレル型のＭＰＥＧ２の信号を出力する。
【００６８】
図６のように、本発明ではＦＰＧＡボード（２０）のいずれかのチャネルにおけるＦＰＧＡ２（２４）では無線通信ボード（３０）からの受信信号を入力すると共に、sin波、cos波の入力するミキサ（２４１）、フーリエ変換処理部（２４２）、オートゲインコントロール（２４３）等の処理回路を構成する。
【００６９】
そして、デコーダボード（６０）のＦＰＧＡ（６１）（６２）上にＭＰＥＧ２のトランスポートストリーム（ＴＳ）信号を入力し、それをＨＤＴＶもしくはＳＤＴＶの映像信号および音声信号に変換するためのソフトを入れる。
デコーダボード（６０）に組み込まれるソフトウェアの基本ブロック図を図７及び図８に示す。また、各ＦＰＧＡ（６１）（６２）のロジックエレメント数（それぞれ４１２５０個中４８１８個、２５６６０個中１０７０５個）、ＭＰＵソフトウェアの容量を表３に、基本機能を表４に示す。
【００７０】
【表３】
【００７１】
【表４】
【００７２】
図７はＦＰＧＡ１（６１）のブロック図であり、入力コネクタＣＮ４（６４）、ＣＮ６（６５）から入力したＴＳ信号をＭＵＸ（６１０）で多重化処理し、Ｄｅｍｕｘ（６１１）において分離処理する。
ここで分離処理として、ＰＣＲ（Program Clock Reference）信号とＡＵＤＩＯ ＰＥＳ（Audio Packetized Elementary Stream）信号に分離する。
【００７３】
分離処理された信号は、ＭＰＵ１インタフェース（６１２）を介してＣＰＵの処理部であるＡＡＣデコーダ処理部（６６）と、ＦＰＧＡ２（６２）の他、ＳＤＲＡＭ（６７）に送られる。また、ＭＰＵ２インターフェース（６１３）がＦＰＧＡ２（６２）からの信号受信を司る。
ＡＡＣデコーダ処理部（６６）に送られた信号は、音声として音声端子（６０３）から出力される。
【００７４】
一方、ＦＰＧＡ２（６２）は、ＭＰＥＧ２のＳＤ／ＨＤフォーマットにおけるビデオデコーダとして機能する。すなわち、デコーダ処理回路（６２０）をプログラムにより構成し、ビデオエンコーダに向けてデータ出力（６２１）する。
ビデオエンコーダ回路は、本デコーダボード（６０）上に実装されており、上述したＣＰＵにより実現される。本回路については周知であるから省略する。
【００７５】
このソフトウェアを用いて、ＣＰＵボード（１０）よりＦＰＧＡ２（２４）内のシリアルバスインターフェース（４０）を介して、チューナに対して受信するチャネルを指定することもできる。
【００７６】
上記の実施例の他、ＴＳ信号を入力コネクタＣＮ４（６４）か入力コネクタＣＮ６（６５）から入力したものについては信号処理を行わずにＴＳ信号外部出力（６０４）から出力する構成をとってもよい。
この場合、入力コネクタＣＮ４（６４）か入力コネクタＣＮ６（６５）にはスクランブルもしくは暗号化済みのＴＳ信号を入力し、ＴＳ信号外部出力（６０４）から出力する。そして、該外部出力（６０４）には図示しないデスクランブラもしくは暗号化復号器を接続する。これらの外部機器は周知の機器であって、デスクランブラ機能又は暗号化復号機能を有するものである。
【００７７】
そして、これらの外部機器でデスクランブラ処理又は復号化処理されたＴＳ信号を入力コネクタＣＮ８（６３）に入力し、ＦＰＧＡ１（６１）とＦＰＧＡ２（６２）にプログラムされた復号回路によって所望の信号の画像復号を行う。
【００７８】
本発明のデコーダボード（６０）にはフラッシュメモリスロット（６８）を備えている。該スロット（６８）にフラッシュメモリを挿入することにより、ＦＰＧＡ１（６１）やＦＰＧＡ２（６２）のプログラムをインストールすることができる。ＣＰＵについても同様の方法でプログラムを変更できるように構成してもよい。フラッシュメモリは、コンパクトフラッシュ（登録商標）など任意のメモリを用いることができる。
このようにすることでデコーダボードが多様な画像復号処理を行うことが可能となり、異なる放送方式に対応することができる。
【００７９】
以上に説述したデコーダボードは本発明のソフトウェア無線機とは別個に単体で提供することもできる。このようにデコーダ回路にプログラマブルなＦＰＧＡを用いることで、様々な放送方式に対応した画像信号処理装置を提供することができる。
【００８０】
次に、ソフトウェア無線機において、ＦＰＧＡボード及びＣＰＵボードに上記の異なる通信システムを導入する例を説述する。
まず、W-CDMA用ソフトウェアは、ＦＰＧＡボードに物理層がインストールされる。さらに、ＦＰＧＡ１（２３）には、コーデック処理部が、ＦＰＧＡ２（２４）には変復調処理部がそれぞれインストールされる。
【００８１】
このときの電子回路構成を図９及び図１０に示す。図９はＦＰＧＡ１（２３）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表５の通りである。なお、表５には該機能に必要なスライス数を示している。
【００８２】
【表５】
【００８３】
図１０はＦＰＧＡ２（２４）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表６の通りである。なお、表６には該機能に必要なスライス数を示している。
【００８４】
【表６】
【００８５】
表から分かるように、物理層の容量として、ターボ復号器の容量が大きいがこれはこのソフトがHSDPA対応であるためである。以上の結果からＦＰＧＡ１（２３）は８００万ゲートクラスのＦＰＧＡが、ＦＰＧＡ２（２４）には６００万ゲートクラスのＦＰＧＡが必要になることがわかる。
【００８６】
一方、ＣＰＵボードにはデータリンク層（第２層）、ネットワーク層（第３層）に係る信号処理のプログラムがインストールされる。これによって、例えばＩＰプロトコルによる入出力が可能になる。
ＩＰプロトコルに変換された後は、本装置に設けられるイーサネット（登録商標）アダプタによりパーソナルコンピュータ等と接続し、ＩＰ通信を行うことができる
なお、本装置のＣＰＵボードには第２層及び第３層の処理を少なくとも行うことを要件としており、それ以上のレイヤの処理を行う処理回路を付設してもよい。
【００８７】
本発明は、異なる通信システム間の切り替えが可能であり、例えば上記W-CDMAを左チャネルのＦＰＧＡ群にインストールした状態で、右チャネルのＦＰＧＡ群にIEEE802.11a 無線ＬＡＮシステムをインストールすることができる。
【００８８】
具体的には、W-CDMAのときと同様にＦＰＧＡに物理層(ＦＰＧＡ１ にコーデック、ＦＰＧＡ２に変復調器)、ＣＰＵにデータリンク層、ネットワーク層がインストールされる。なお、IEEE802.11aではコーデック処理を要さないため、実際にはＦＰＧＡ１にはＣＰＵボードとのインターフェースのみになる。
IEEE802.11a用のＦＰＧＡ１およびＦＰＧＡ２に入るソフトウェアの構成を図１２に、そして各ブロック名の内容及び使用するＦＰＧＡスライス数を表７に示す。
【００８９】
【表７】
【００９０】
表７より、ＦＰＧＡ２は20000スライスすなわち600万ゲートクラスのＦＰＧＡが必要になるが、ＦＰＧＡ１はＣＰＵインターフェースのみなので700スライスである。
すなわち本来600万ゲートクラスのＦＰＧＡ１つで構築可能であることがわかる。また、W-CDMA、IEEE802.11a 共通して、直交変復調はディジタル信号処理で行っている。
【００９１】
そして、ＦＰＧＡボード（２０）と接続する無線通信ボード（３０）としては、例えば５ＧＨｚ帯用のボード及び２ＧＨｚ帯用のボードを備えておく。該無線通信ボードには予め対応する周波数帯域等の情報を保持させておき、上記シリアルインターフェース（４０）を通して、接続した無線通信ボード（３０）の種類を通知する。また該インターフェース（４０）を通しては、受信信号レベルやビット誤り率等の受信状況に関する情報も通知することができる。
【００９２】
無線通信ボードには、無線周波数信号と、中間周波数信号又はベースバンド信号とを周波数変換する周波数変換回路を備えている。周波数変換回路では、周波数シンセサイザから出力された局部発振信号とミキシングされて周波数変換を行う。本技術は周知である。もちろん、無線通信ボードには図示しないアンテナが付設される。
周波数シンセサイザから発生される局部発振信号の周波数はＦＰＧＡボードからの制御信号によって指示される。
【００９３】
アナログ信号である中間周波数信号又はベースバンド信号は、送信時にはＦＰＧＡボードのＤＡ変換器（４２）により出力するものであり、受信時には無線通信ボードからＦＰＧＡボードのＡＤ変換器（４２）に送出されるものである。
ＦＰＧＡボード（２０）では、無線通信ボード（３０）に対して可能な無線通システムを対応付けし、ＣＰＵボード（１０）、ＦＰＧＡボード（２０）、無線通信ボード（３０）が連携して無線通信を行う。
【００９４】
地上波ディジタル放送用の上記ＦＰＧＡソフトウェアとW-CDMA、無線ＬＡＮ用ソフトウェア、特にＦＰＧＡを利用した物理層部との容量比較を行う。両通信システムともに物理層部は２つのＦＰＧＡで構成されている。
比較評価を行った場合、スライス数に関してはW-CDMA＞地上波ディジタル>IEEE802.11a（無線ＬＡＮ）となっている。
この理由としては、W-CDMAの受信側で用いられているターボ復号器はHSDPA 等にも対応できるように作られているため、かなりのスライス数が使用されている。
もし表３に示すビタビ複号器並の容量で処理できるようになった場合、地上波ディジタル放送受信用のソフトウェアとほぼ同程度の処理量でW-CDMA の処理を行うことができる。
【００９５】
結論として、ＦＰＧＡのサイズとして、W-CDMAの物理層が収容できるだけの容量（75000スライス程度）を持ったサイズを確保しておけば、地上波ディジタル放送，IEEE802.11a 系無線LAN 等は収容可能である。
【図面の簡単な説明】
【００９６】
【図１】本発明のディジタル放送対応型ソフトウェア無線機の全体構成図である。
【図２】本発明に係るＣＰＵボード、ＦＰＧＡボード、無線通信ボードからなるプラットフォームの構成図である。
【図３】本発明のプログラマブル信号処理装置の構成図である。
【図４】本発明の中央制御信号処理装置の構成図である。
【図５】本発明の画像信号処理装置の構成図である。
【図６】ディジタル放送受信時にプログラマブル信号処理装置のＦＰＧＡ１及び２にプログラムする電子回路の構成図である。
【図７】ディジタル放送受信時に画像信号処理装置のＦＰＧＡ１にプログラムする電子回路の構成図である。
【図８】ディジタル放送受信時に画像信号処理装置のＦＰＧＡ２にプログラムする電子回路の構成図である。
【図９】W-CDMA通信時にFPGA1にプログラムする電子回路の構成図である。
【図１０】W-CDMA通信時にFPGA2にプログラムする電子回路の構成図である。
【図１１】IEEE802.11a通信時にFPGA群にプログラムする電子回路の構成図である。
【符号の説明】
【００９７】
１ ディジタル放送対応型ソフトウェア無線機
２ 閾値比較部
３ 次候補無線通信探索部
４ 無線通信システム切り替え部
５ ＦＰＧＡ群
１０ ＣＰＵボード
１１ メインＣＰＵ
１２ サブＣＰＵ
１３ システムバス
１４ システムバス
１５ コネクタ
１６ コネクタ
２０ ＦＰＧＡボード
２１ 左チャネルのＦＰＧＡ群
２２ 右チャネルのＦＰＧＡ群
２３ ＦＰＧＡ
２４ ＦＰＧＡ
３０ 無線通信ボード
６０ デコーダボード
【技術分野】
【０００１】
本発明はディジタル放送に対応したソフトウェア無線機及び、画像信号処理装置に関し、特に複数の無線通信に対応したソフトウェア無線機においてディジタル放送に対応する技術、及びプログラム可能な画像信号処理装置に係る技術である。
【背景技術】
【０００２】
現在、ワイヤレスコンシューマ通信に関する標準化がIEEE、ETSI、ARIB等で盛んに行われ、ユーザは多くのワイヤレスアクセスシステムを利用することができる。また、ワイヤレスアクセスシステムのみならず、地上波/衛星アナログ放送および地上波/衛星ディジタル放送等の放送によるサービスもユーザは携帯電話等を通じて享受でき、通信、放送を融合した新しいビジネスモデルの創出等が行われている。
【０００３】
セルラー移動通信以外の無線アクセスシステムとしては、2.4GHz、5GHzおよび25GHz帯を用いた無線ＬＡＮ系無線アクセスシステムや、通信速度が100Mbps以上である22GHz、26GHz、38GHz帯を用いたＦＷＡ(Fixed Wireless Access)に代表される固定系無線アクセスシステムがあり、その普及も進んでいる。
【０００４】
しかし、これらのワイヤレスアクセスシステムや放送システムをすべて利用できる無線機をユーザが持ち歩くことは現状困難である。また、相異なるワイヤレスアクセスシステム間での通信、および複数の無線通信システムおよび無線通信システムおよび放送システムを利用しての通信はまだできていない。
公知の技術としては、特許文献１に開示されるような携帯電話端末に地上波放送の受信機能を備えたものがあるが、これは両者の機能を併存させたに過ぎず、複数のシステムに柔軟に対応できるものではない。
【０００５】
【特許文献１】特開２００３−１０１８１２号公報
【０００６】
また、新世代モバイル通信を実現するために不可欠な技術として着目されているものがソフトウェア無線技術である。
ソフトウェア無線技術は、非特許文献２に開示されるように通信機器内で生じたバグ、アップグレード等に迅速に対応する技術として提案されている。
また、本件発明者らによって非特許文献３及び４に開示されるように、車等の環境の中で省スペースに複数の無線機の機能を実現するための手段としてもその有効性が示されてきた。
【０００７】
【非特許文献２】J. Mitra, IEEE Communications Magazine, vol.33, no. 5, pp.26-38, 1995年
【非特許文献３】原田他,信学技報, SR99-12, pp. 81-88, 1999年
【非特許文献４】H. Harada et.al., IEICE Trans. Commun., Vol. E85-B, No. 12, pp. 2703-2715, 2002年
【０００８】
また、ソフトウェア無線技術に関する特許文献としては、本件出願人が提案した特許文献５がある。
特許文献５の技術では、制御部が、信号処理部にセットされているソフトウェア情報の機能及び情報記憶部に記憶されている複数のソフトウェア情報それぞれの機能を管理する。一方、信号処理部は、サービス機能を実行している状態で、他のサービス機能の要求に応じて、他のサービス機能に対応するソフトウェア情報を情報記憶部から読み出して信号処理部にセットし、信号処理部に複数のサービス機能を並行して実行させるように構成している。
本技術は、利用可能な複数のサービス機能を同時に利用することができるようにするものであり、ユーザの利便性を高めた技術である。
【０００９】
本技術は、例えばＥＴＣ（Ｅｌｅｃｔｒｉｃ Ｔｏｌｌ Ｃｏｌｌｅｃｔｉｏｎ）、ＦＭラジオ、ＡＭラジオ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）のいずれか１つの機能を切り替えて実行するというように、用途の異なる通信システムを切り替えることを想定している。従って、インターネットアクセスのように１つのアクセスの途中で別の通信システムに切り替える場合には、本技術では切り替えに時間がかかる問題がある。
上述したように各種の無線アクセスシステム間でつなぎ目のない通信を行う際に、そのまま適用することができない。
【００１０】
【特許文献５】特開2004-153662号公報
【００１１】
また、本件出願人らによる特許文献６の技術も提案されている。本技術では１つの制御部と、複数のディジタル信号処理部、複数の送信部を備えている。制御部は、情報記録媒体より読み出したパラメータまたはプログラムのいずれか一方または双方により複数のディジタル信号処理部を制御する。
複数のディジタル信号処理部は、それぞれ、ディジタル信号を受け付けて、これを処理してディジタル信号を出力する。
複数の送信部は、それぞれ、複数のディジタル信号処理部のいずれかに対応付けられ、当該対応付けられたディジタル信号処理部が出力するディジタル信号をアナログ信号に変換して送信する。
これにより同時に複数のサービスを提供するものである。
【００１２】
しかし、本技術では、マルチモード・マルチサービスには対応できるが、前述したように同一周波数帯による干渉などが生じる上、多くのサービスを同時に使い通信コストや占有帯域が多いことなど、上記の要求を十分に満たすことはできない。
【００１３】
【特許文献６】特許第3525181号
【００１４】
複数のワイヤレスアクセスシステムに対応しうる技術としては本件出願人らによる非特許文献７の技術も知られている。
【００１５】
【非特許文献７】「新世代モバイル通信システムに対応したソフトウェア無線端末の開発ー概要とシステム構成ー」、信学技報、ＲＣＳ，Vol, 2004年6月
【００１６】
本技術によれば、効率よく複数のワイヤレスアクセスシステムに対応することができるが、ディジタル放送には対応しておらず、冒頭に述べたような無線機において放送を受信することができなかった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記従来技術の有する問題点に鑑みて創出されたものであり、複数の通信システムに接続可能なソフトウェア無線機であって、ディジタル放送にも対応する技術を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記の課題を解決するために、次のようなディジタル放送対応型ソフトウェア無線機の構成を提供する。
請求項１に記載の発明は中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボード、画像信号処理装置から構成されるディジタル放送対応型ソフトウェア無線機である。
そして、該無線機の中央制御信号処理装置は、複数のＣＰＵ（Central Processing Unit）と共に、各ＣＰＵに対応するシステムバスと、システムバスに接続されるメモリと、システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、該プログラマブル信号処理装置と接続する接続インターフェース部と、該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)とを備える。
【００１９】
また、該無線機のプログラマブル信号処理装置は、電子回路構成をプログラム可能なプログラマブル電子素子を用い、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備える。
そして、該電子素子群毎に、無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、少なくとも画像信号デコード処理を司る画像信号処理装置にディジタル信号を送信するディジタル信号出力部と、各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、外部からクロックを入力するクロック入力インターフェース部と、該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置との接続インターフェース部とを備える。
【００２０】
本構成において、中央制御信号処理装置及び該プログラマブル信号処理装置の制御により無線通信ボードにおいて少なくともディジタル放送方式を含む所定の通信方式の無線通信を行う。
さらに、画像信号処理装置には、該ディジタル信号出力部からの信号入力を行うディジタル信号入力部と、電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子を備え、入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにしたことを特徴とする。
【００２１】
請求項２に記載の発明は、上記の画像信号処理装置に中央演算処理素子を備える構成において、中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行うことを特徴とするものである。
【００２２】
請求項３に記載の発明は、上記の画像信号処理装置が、半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備える。そして、小型記憶媒体に格納されたプログラマブル電子素子又は中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、画像デコード処理を行うものである。
【００２３】
請求項４に記載の発明では、上記の画像信号処理装置が、２個のプログラマブル電子素子を備える構成であって、第１のプログラマブル電子素子が少なくとも前記プログラマブル信号処理装置とのディジタル信号通信に係る信号処理を行う一方、第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うようにそれぞれプログラム動作することを特徴とする。
【００２４】
請求項５に記載の発明では、上記のプログラマブル信号処理装置において１基の電子素子群について２個のプログラマブル電子素子を備える構成において、第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うようにそれぞれプログラム動作することを特徴とする。
【００２５】
請求項６に記載の発明では、上記のディジタル信号が、トランスポートストリーム（ＴＳ）信号であるディジタル放送対応型ソフトウェア無線機を提供する。
【００２６】
請求項７に記載の発明によると、上記請求項５に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う一方、第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、それぞれプログラム動作することを特徴とする。
【００２７】
請求項８に記載の発明では、上記の画像信号処理装置において、複数のディジタル信号入力部を備えると共に、前記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作することを特徴とする。
【００２８】
請求項９に記載の発明では、上記の請求項９記載の画像信号処理装置において、複数のディジタル信号入力部が、請求項５記載のプログラマブル信号処理装置における各電子素子群からのディジタル信号を入力することを特徴とする。
【００２９】
請求項１０に記載の発明では、上記の画像信号処理装置において、スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、入力された信号を信号処理せずに出力するディジタル信号外部出力部と、ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部とを少なくとも備えたことを特徴とする。
【００３０】
本発明は、ディジタル放送対応型ソフトウェア無線機とは別に、画像信号処理装置単体として提供することもできる。
すなわち、請求項１１に記載の発明は、ディジタル放送に係る画像信号デコード処理が可能な画像信号処理装置であって、少なくともディジタル信号入力を行うディジタル信号入力部と、電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子とを備え、入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにしたことを特徴とする。
【００３１】
請求項１２に記載の発明は、上記の画像信号処理装置において中央演算処理素子を備える構成において、中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行うことを特徴とする。
【００３２】
請求項１３に記載の発明は、上記の画像信号処理装置が、半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備える。そして、小型記憶媒体に格納されたプログラマブル電子素子又は中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、画像デコード処理を行うことを特徴とする。
【００３３】
請求項１４に記載の発明は、上記の画像信号処理装置が、２個のプログラマブル電子素子を備える構成であって、第１のプログラマブル電子素子が少なくともディジタルチューナ等の外部ディジタル信号出力装置とのディジタル信号通信に係る信号処理を行う一方、第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うように、それぞれプログラム動作することを特徴とする。
【００３４】
請求項１５に記載の発明は、上記のディジタル信号が、トランスポートストリーム（ＴＳ）信号である画像信号処理装置を提供する。
【００３５】
請求項１６に記載の発明は、請求項１４に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う。一方、第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、それぞれプログラム動作することを特徴とする。
【００３６】
請求項１７に記載の発明は、上記の画像信号処理装置が、複数のディジタル信号入力部を備えると共に、上記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作することを特徴とする。
【００３７】
請求項１８に記載の発明は、上記の画像信号処理装置において、スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、その入力された信号を信号処理せずに出力するディジタル信号外部出力部と、ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部とを少なくとも備えたことを特徴とする。
【発明の効果】
【００３８】
本発明は、上記構成を備えることにより、１個の端末装置でプログラムを書き換えるだけで複数の通信システム及びディジタル放送の受信に対応することができる。そして、通信時には２基以上の信号処理手段を有しているため、つなぎ目の無い連続した通信が可能である。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、実施形態は下記に限定されるものではない。
図１に示すように、本発明によるディジタル放送対応型ソフトウェア無線機（以下、単ソフトウェア無線機と呼ぶ。）（１）は、中央制御信号処理装置であるＣＰＵボード（１０）と、プログラマブル信号処理装置であるＦＰＧＡボード（２０）と、無線通信ボード（３０）と、本発明に係る画像信号処理装置（６０）とから構成される。
【００４０】
無線通信ボード（３０）ではアンテナ（７）からの受信信号電力や、ビット誤り率（ＢＥＲ）、パケット誤り率（ＰＥＲ）を通信状態測定部（６）で測定する。これらの測定方法は公知である。
無線通信ボード（３０）には複数の無線通信システムを備えており、本発明による中央制御信号処理装置（１０）やプログラマブル信号処理装置（２０）の無線通信システムの切り替えに連動して作動する。
【００４１】
さらに、無線通信ボード（３０）において、ディジタル放送を受信し、プログラマブル信号処理装置（２０）で処理可能な周波数帯に変換する。例えば本実施例では地上波ディジタル放送の周波数帯から８．１４３ＭＨｚもしくは４．０７１５ＭＨｚに変換する処理を行っている。
【００４２】
本発明の装置で用いる通信プロトコルは任意であるが、例えば無線通信ボード（３０）で受信した信号をＦＰＧＡボード（２０）でデコード等の信号処理し、ＣＰＵボード（１０）でTCP/IPパケットに変換して、接続したパーソナルコンピュータから動静止画像や音声の形で出力することができる。
また無線送信時には、撮影した動静止画像や音声信号をＣＰＵボード（１０）でTCP/IPパケットの形にしてＦＰＧＡボード（２０）に入力するように作用する。
【００４３】
図２に示すようにＣＰＵボード（１０）には、メインＣＰＵ（１１）及びサブＣＰＵ（１２）の２個のＣＰＵを有し、それぞれに対応するシステムバス（１３）（１４）を備えている。
ＣＰＵボード（１０）とＦＰＧＡボード（２０）とはコネクタ（１５）（１６）により接続されている。本発明は各ボードを別個に提供し、コネクタ（１５）（１６）で簡便に接続することができる。
【００４４】
ＦＰＧＡボード（２０）には、電子回路構成をプログラム可能なプログラマブル電子素子であるＦＰＧＡが用いられる。本発明の特徴として、２基にカテゴリ化されたＦＰＧＡ群（便宜上、左右のチャネルと呼ぶ。）（２１）（２２）が形成され、各チャネルには各々２個ずつＦＰＧＡ（２３）（２４）が配置される。
【００４５】
そして、上記ＣＰＵボード（１０）のメインＣＰＵ（１１）及びサブＣＰＵ（１２）が、左右チャネルのＦＰＧＡ群のいずれかを制御可能に構成している。両者の作用は、メインＣＰＵ（１１）が一方のチャネルのＦＰＧＡ群を用いて無線通信を行っている間に、サブＣＰＵ（１２）が切り替え先の通信方式に他方のチャネルのＦＰＧＡ群を設定して通信可能な状態で待機する。
【００４６】
ユーザからの切り替え指示や、所定の切り替え契機で待機している通信方式へ切り替える際には、信号処理がメインＣＰＵ（１１）からサブＣＰＵ（１２）に切り替えられる。この切り替えはすでに通信が確立した状態で、単に回路上の信号経路を切り替えるだけであるから、途切れることなく瞬時に通信システムが切り替えられる。例えば、閾値比較部（２）においてＢＥＲが予めユーザが設定した閾値を下回ったときに、次候補無線通信システム探索部（３）により探索されていた他の無線通信システムに対して、無線通信システム切り替え部（４）が切り替え動作をするように作用する。
【００４７】
本発明は、このように複数のＣＰＵを備えたＣＰＵボードと、複数のＦＰＧＡを備えたＦＰＧＡボードをプラットフォームとして、これらの資源を利用してディジタル放送の受信機能を実現したものである。
さらに、各構成要素について以下に詳述する。
【００４８】
図３には、ＦＰＧＡボード（２０）の詳細な構成を示す。
各チャネルのＦＰＧＡ群には、無線通信ボード（３０）を制御するシリアルインターフェース（４０）、本発明に係る画像信号処理装置にディジタル信号を出力する出力部であるディジタル出力インターフェース（４１）、無線通信ボードで送受信した信号を入出力するための複数のＡＤ・ＤＡ変換器（４２）、ＦＰＧＡに電子回路構成をプログラムするためのインターフェース（４３）等を備える。
【００４９】
シリアルインターフェース（４０）には、ディジタル出力及び、アナログ入力、アナログ出力に係るＡＤ・ＤＡ変換器と、バッファが含まれる。
【００５０】
また、本発明の特徴として、無線通信ボード（３０）から動作クロックを入力する。図２のように１系統の入力クロックを所定の倍数のクロックに分周してそれぞれのFPGA群に分配して入力する。図３は分配後のクロック入力インターフェース（４４）である。
このように１つの入力クロックを分周して用いることにより、FPGA群に複数種類の周波数を持つクロックを供給するのみならず、２つのチャネルが完全に同期した状態で作動させることもできる。
【００５１】
ＦＰＧＡボードでは、主にＯＳＩ参照モデルにおける第１層（物理層）の処理及び第２層以上の処理のうち高速処理を必要とする処理を全て行う。すなわち、データを通信回線に送出するための電気的な変換や機械的処理やユーザ間での通信調整を行う場合の高速処理である。
図に示すように２基のＦＰＧＡ群で１つのシステムを構成しており、本ＦＰＧＡボードには４基のFPGAがのっているため、少なくとも２つの通信システムを同時に動作可能である。
【００５２】
なお、本発明のＣＰＵ数、ＦＰＧＡ群数は、複数で任意に構成することができる。すなわち、多数の通信システムから高速で最適なシステムを選択する場合には、１個のアクティブなシステムと共に、待機する２個以上のシステムを稼働させてもよく、その場合ＣＰＵ、ＦＰＧＡ群は３基以上の構成を用いてもよい。
【００５３】
本実施例で用いたＦＰＧＡボードの仕様は、ＡＤ変換器は２チャンネルで変換レートが１７０Ｍｓｐｓ、１２ビットであり、ＤＡ変換器は２チャンネルで変換レートが５００Ｍｓｐｓ、１２ビットである。
ＦＰＧＡには、ザイリンクス（Xilinx）（登録商標）のXC2V4000、XC2V6000,XC2V8000（いずれも製品名）を用いている。
【００５４】
図４には、ＣＰＵボード（１０）の詳細な構成を示す。
各ＣＰＵ（１１）（１２）には、シリアルインターフェースであるＲＳ２３２Ｃインターフェース（５０）が接続される。
また、システムバス（１３）（１４）には、メモリとしてＳＤＲＡＭ（５１）、フラッシュＲＯＭ（５２）が接続され、フラッシュＲＯＭ（５２）には信号処理にかかるソフトウェアが記憶される。
【００５５】
システムバスには、イーサネット（登録商標）等のネットワークアダプタ（５３）や、音声コーデック処理回路（５４）、ＵＳＢ等のデータ伝送バス（５５）が接続される。これらはシステムの要求に応じて、いずれか１つを設けてもよいし、複数備えてもよい。またその他のインターフェースを含んでもよい。
また、システムバスには上記ＦＰＧＡボードとは別に、ＦＰＧＡ（５６）をそれぞれ配設している。
【００５６】
そして、外部からＣＰＵの処理を規定するプログラムはインターフェース（５７）を用いて、フラッシュＲＯＭ（５２）に書き込まれる。その後、該フラッシュＲＯＭからＣＰＵ（１１）（１２）で必要となるプログラムをそれぞれＣＰＵ（１１）に必要なものはＳＤＲＡＭ（５１）、ＣＰＵ（１２）で必要なものはＳＤＲＡＭ（５２）に展開し、プログラムを駆動させる。また、ＤＰＲＡＭはＣＰＵ（１１）（１２）間で共有される情報をやりとりするために用いる。
また、各種通信システムを実現するプログラムは、フラッシュＲＯＭ（５２）及びＦＰＧＡ（５６）に書き込まれ、後述する信号処理を行う。
【００５７】
なお、本実施例のＣＰＵボードは、携帯端末でも使用可能になるよう240MHzで動作する430MIPSのμ-ITRONで動作するＣＰＵ２個から構成されている。
本実施例では、そして以上のプラットフォーム上でW-CDMA及びIEEE802.11a無線ＬＡＮのＩＰ層以下の機能をソフト化した。これらのソフトはユーザの希望、 伝搬路情報等にあわせ自由に変更可能である。
【００５８】
本発明では、上記の共通プラットフォームに加え，放送系の信号の受信にも対応させるために画像信号処理装置（以下デコーダボードと呼ぶ。）を、ＦＰＧＡボード（２０）と同一のサイズで製作し、両装置を積層して接続できるようにした。
デコーダボード（６０）の構成図を図５に示す。本発明では、デコーダボード（６０）にも２個のプログラマブル電子素子であるＦＰＧＡ（６１）（６２）と、そのプログラムの書き換えを行う等の処理を行う中央演算素子であるＣＰＵを設けている。
【００５９】
そして、ＦＰＧＡ（６１）（６２）に対するソフトウェアを変更することにより、各種デコード用の信号処理を変更することができる。また、ＦＰＧＡボード（２０）のディジタル出力インターフェース（４１）からのディジタル信号出力や、外部のディジタルチューナなどディジタル信号を入力できるDSUB25ピンのコネクタを入力部である入力コネクタ（６３）（６４）（６５）として設けている。
【００６０】
図３のＦＰＧＡボード（２０）におけるシステムＡのディジタル出力インターフェース（４１）からの信号を入力コネクタＣＮ４（６４）、システムＢからの同信号を入力コネクタＣＮ６（６５）に入力し、外部からの信号は入力コネクタＣＮ８（６３）に入力する。
【００６１】
本ボードには画像（本発明においては映像及び音声を合わせて画像と呼んでいるが、いずれかのみでも良い。）をテレビモニタ等に出力するための端子として次の５つの出力端子を設けている。
(1) HDTV 映像信号(Y,Pr,Pb)出力(D 端子) （６００）
(2) SDTV 映像信号(Y,C)出力(S 端子) （６０１）
(3) NTSC コンポジット映像信号(RCA ピンジャック) （６０２）
(4) 音声(5.1CH 対応)信号出力(RCA ピンジャック) （６０３）
(5) TS 信号(DVB-SPI)出力(25P DSUB コネクタ) （６０４）
【００６２】
ディジタル放送の処理においては、基本的にはＦＰＧＡボード（２０）上の各ＦＰＧＡ群で処理を行わせる。ここで、本実施例が対象とする地上波ディジタル放送の概要を表１に示す。
【００６３】
【表１】
【００６４】
このときのＦＰＧＡボード（２０）に組み込まれるソフトウェアの基本ブロック図を図６に示す。
ＦＰＧＡボード（２０）への入力信号は、前述の通り無線通信ボード（３０）によって変換されたものが入力される。出力としてディジタル出力インターフェース（４１）からパラレル型のＭＰＥＧ２の信号が出力される。
【００６５】
表２にＦＰＧＡボードの各ブロックで使用するＦＰＧＡスライス数を示す。本数値は本発明に係るプラットフォームに搭載するためにアルゴリズムの最適化を図ったものである。
【００６６】
【表２】
【００６７】
ＦＰＧＡ１（２３）では、チャネルエスティメータ及びイコライザ（２３１）の他、デインターリーバー（２３２）、ビタビ復号器（２３３）等の各回路を構成し、最後にＲＳデコーダ（２３４）からパラレル型のＭＰＥＧ２の信号を出力する。
【００６８】
図６のように、本発明ではＦＰＧＡボード（２０）のいずれかのチャネルにおけるＦＰＧＡ２（２４）では無線通信ボード（３０）からの受信信号を入力すると共に、sin波、cos波の入力するミキサ（２４１）、フーリエ変換処理部（２４２）、オートゲインコントロール（２４３）等の処理回路を構成する。
【００６９】
そして、デコーダボード（６０）のＦＰＧＡ（６１）（６２）上にＭＰＥＧ２のトランスポートストリーム（ＴＳ）信号を入力し、それをＨＤＴＶもしくはＳＤＴＶの映像信号および音声信号に変換するためのソフトを入れる。
デコーダボード（６０）に組み込まれるソフトウェアの基本ブロック図を図７及び図８に示す。また、各ＦＰＧＡ（６１）（６２）のロジックエレメント数（それぞれ４１２５０個中４８１８個、２５６６０個中１０７０５個）、ＭＰＵソフトウェアの容量を表３に、基本機能を表４に示す。
【００７０】
【表３】
【００７１】
【表４】
【００７２】
図７はＦＰＧＡ１（６１）のブロック図であり、入力コネクタＣＮ４（６４）、ＣＮ６（６５）から入力したＴＳ信号をＭＵＸ（６１０）で多重化処理し、Ｄｅｍｕｘ（６１１）において分離処理する。
ここで分離処理として、ＰＣＲ（Program Clock Reference）信号とＡＵＤＩＯ ＰＥＳ（Audio Packetized Elementary Stream）信号に分離する。
【００７３】
分離処理された信号は、ＭＰＵ１インタフェース（６１２）を介してＣＰＵの処理部であるＡＡＣデコーダ処理部（６６）と、ＦＰＧＡ２（６２）の他、ＳＤＲＡＭ（６７）に送られる。また、ＭＰＵ２インターフェース（６１３）がＦＰＧＡ２（６２）からの信号受信を司る。
ＡＡＣデコーダ処理部（６６）に送られた信号は、音声として音声端子（６０３）から出力される。
【００７４】
一方、ＦＰＧＡ２（６２）は、ＭＰＥＧ２のＳＤ／ＨＤフォーマットにおけるビデオデコーダとして機能する。すなわち、デコーダ処理回路（６２０）をプログラムにより構成し、ビデオエンコーダに向けてデータ出力（６２１）する。
ビデオエンコーダ回路は、本デコーダボード（６０）上に実装されており、上述したＣＰＵにより実現される。本回路については周知であるから省略する。
【００７５】
このソフトウェアを用いて、ＣＰＵボード（１０）よりＦＰＧＡ２（２４）内のシリアルバスインターフェース（４０）を介して、チューナに対して受信するチャネルを指定することもできる。
【００７６】
上記の実施例の他、ＴＳ信号を入力コネクタＣＮ４（６４）か入力コネクタＣＮ６（６５）から入力したものについては信号処理を行わずにＴＳ信号外部出力（６０４）から出力する構成をとってもよい。
この場合、入力コネクタＣＮ４（６４）か入力コネクタＣＮ６（６５）にはスクランブルもしくは暗号化済みのＴＳ信号を入力し、ＴＳ信号外部出力（６０４）から出力する。そして、該外部出力（６０４）には図示しないデスクランブラもしくは暗号化復号器を接続する。これらの外部機器は周知の機器であって、デスクランブラ機能又は暗号化復号機能を有するものである。
【００７７】
そして、これらの外部機器でデスクランブラ処理又は復号化処理されたＴＳ信号を入力コネクタＣＮ８（６３）に入力し、ＦＰＧＡ１（６１）とＦＰＧＡ２（６２）にプログラムされた復号回路によって所望の信号の画像復号を行う。
【００７８】
本発明のデコーダボード（６０）にはフラッシュメモリスロット（６８）を備えている。該スロット（６８）にフラッシュメモリを挿入することにより、ＦＰＧＡ１（６１）やＦＰＧＡ２（６２）のプログラムをインストールすることができる。ＣＰＵについても同様の方法でプログラムを変更できるように構成してもよい。フラッシュメモリは、コンパクトフラッシュ（登録商標）など任意のメモリを用いることができる。
このようにすることでデコーダボードが多様な画像復号処理を行うことが可能となり、異なる放送方式に対応することができる。
【００７９】
以上に説述したデコーダボードは本発明のソフトウェア無線機とは別個に単体で提供することもできる。このようにデコーダ回路にプログラマブルなＦＰＧＡを用いることで、様々な放送方式に対応した画像信号処理装置を提供することができる。
【００８０】
次に、ソフトウェア無線機において、ＦＰＧＡボード及びＣＰＵボードに上記の異なる通信システムを導入する例を説述する。
まず、W-CDMA用ソフトウェアは、ＦＰＧＡボードに物理層がインストールされる。さらに、ＦＰＧＡ１（２３）には、コーデック処理部が、ＦＰＧＡ２（２４）には変復調処理部がそれぞれインストールされる。
【００８１】
このときの電子回路構成を図９及び図１０に示す。図９はＦＰＧＡ１（２３）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表５の通りである。なお、表５には該機能に必要なスライス数を示している。
【００８２】
【表５】
【００８３】
図１０はＦＰＧＡ２（２４）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表６の通りである。なお、表６には該機能に必要なスライス数を示している。
【００８４】
【表６】
【００８５】
表から分かるように、物理層の容量として、ターボ復号器の容量が大きいがこれはこのソフトがHSDPA対応であるためである。以上の結果からＦＰＧＡ１（２３）は８００万ゲートクラスのＦＰＧＡが、ＦＰＧＡ２（２４）には６００万ゲートクラスのＦＰＧＡが必要になることがわかる。
【００８６】
一方、ＣＰＵボードにはデータリンク層（第２層）、ネットワーク層（第３層）に係る信号処理のプログラムがインストールされる。これによって、例えばＩＰプロトコルによる入出力が可能になる。
ＩＰプロトコルに変換された後は、本装置に設けられるイーサネット（登録商標）アダプタによりパーソナルコンピュータ等と接続し、ＩＰ通信を行うことができる
なお、本装置のＣＰＵボードには第２層及び第３層の処理を少なくとも行うことを要件としており、それ以上のレイヤの処理を行う処理回路を付設してもよい。
【００８７】
本発明は、異なる通信システム間の切り替えが可能であり、例えば上記W-CDMAを左チャネルのＦＰＧＡ群にインストールした状態で、右チャネルのＦＰＧＡ群にIEEE802.11a 無線ＬＡＮシステムをインストールすることができる。
【００８８】
具体的には、W-CDMAのときと同様にＦＰＧＡに物理層(ＦＰＧＡ１ にコーデック、ＦＰＧＡ２に変復調器)、ＣＰＵにデータリンク層、ネットワーク層がインストールされる。なお、IEEE802.11aではコーデック処理を要さないため、実際にはＦＰＧＡ１にはＣＰＵボードとのインターフェースのみになる。
IEEE802.11a用のＦＰＧＡ１およびＦＰＧＡ２に入るソフトウェアの構成を図１２に、そして各ブロック名の内容及び使用するＦＰＧＡスライス数を表７に示す。
【００８９】
【表７】
【００９０】
表７より、ＦＰＧＡ２は20000スライスすなわち600万ゲートクラスのＦＰＧＡが必要になるが、ＦＰＧＡ１はＣＰＵインターフェースのみなので700スライスである。
すなわち本来600万ゲートクラスのＦＰＧＡ１つで構築可能であることがわかる。また、W-CDMA、IEEE802.11a 共通して、直交変復調はディジタル信号処理で行っている。
【００９１】
そして、ＦＰＧＡボード（２０）と接続する無線通信ボード（３０）としては、例えば５ＧＨｚ帯用のボード及び２ＧＨｚ帯用のボードを備えておく。該無線通信ボードには予め対応する周波数帯域等の情報を保持させておき、上記シリアルインターフェース（４０）を通して、接続した無線通信ボード（３０）の種類を通知する。また該インターフェース（４０）を通しては、受信信号レベルやビット誤り率等の受信状況に関する情報も通知することができる。
【００９２】
無線通信ボードには、無線周波数信号と、中間周波数信号又はベースバンド信号とを周波数変換する周波数変換回路を備えている。周波数変換回路では、周波数シンセサイザから出力された局部発振信号とミキシングされて周波数変換を行う。本技術は周知である。もちろん、無線通信ボードには図示しないアンテナが付設される。
周波数シンセサイザから発生される局部発振信号の周波数はＦＰＧＡボードからの制御信号によって指示される。
【００９３】
アナログ信号である中間周波数信号又はベースバンド信号は、送信時にはＦＰＧＡボードのＤＡ変換器（４２）により出力するものであり、受信時には無線通信ボードからＦＰＧＡボードのＡＤ変換器（４２）に送出されるものである。
ＦＰＧＡボード（２０）では、無線通信ボード（３０）に対して可能な無線通システムを対応付けし、ＣＰＵボード（１０）、ＦＰＧＡボード（２０）、無線通信ボード（３０）が連携して無線通信を行う。
【００９４】
地上波ディジタル放送用の上記ＦＰＧＡソフトウェアとW-CDMA、無線ＬＡＮ用ソフトウェア、特にＦＰＧＡを利用した物理層部との容量比較を行う。両通信システムともに物理層部は２つのＦＰＧＡで構成されている。
比較評価を行った場合、スライス数に関してはW-CDMA＞地上波ディジタル>IEEE802.11a（無線ＬＡＮ）となっている。
この理由としては、W-CDMAの受信側で用いられているターボ復号器はHSDPA 等にも対応できるように作られているため、かなりのスライス数が使用されている。
もし表３に示すビタビ複号器並の容量で処理できるようになった場合、地上波ディジタル放送受信用のソフトウェアとほぼ同程度の処理量でW-CDMA の処理を行うことができる。
【００９５】
結論として、ＦＰＧＡのサイズとして、W-CDMAの物理層が収容できるだけの容量（75000スライス程度）を持ったサイズを確保しておけば、地上波ディジタル放送，IEEE802.11a 系無線LAN 等は収容可能である。
【図面の簡単な説明】
【００９６】
【図１】本発明のディジタル放送対応型ソフトウェア無線機の全体構成図である。
【図２】本発明に係るＣＰＵボード、ＦＰＧＡボード、無線通信ボードからなるプラットフォームの構成図である。
【図３】本発明のプログラマブル信号処理装置の構成図である。
【図４】本発明の中央制御信号処理装置の構成図である。
【図５】本発明の画像信号処理装置の構成図である。
【図６】ディジタル放送受信時にプログラマブル信号処理装置のＦＰＧＡ１及び２にプログラムする電子回路の構成図である。
【図７】ディジタル放送受信時に画像信号処理装置のＦＰＧＡ１にプログラムする電子回路の構成図である。
【図８】ディジタル放送受信時に画像信号処理装置のＦＰＧＡ２にプログラムする電子回路の構成図である。
【図９】W-CDMA通信時にFPGA1にプログラムする電子回路の構成図である。
【図１０】W-CDMA通信時にFPGA2にプログラムする電子回路の構成図である。
【図１１】IEEE802.11a通信時にFPGA群にプログラムする電子回路の構成図である。
【符号の説明】
【００９７】
１ ディジタル放送対応型ソフトウェア無線機
２ 閾値比較部
３ 次候補無線通信探索部
４ 無線通信システム切り替え部
５ ＦＰＧＡ群
１０ ＣＰＵボード
１１ メインＣＰＵ
１２ サブＣＰＵ
１３ システムバス
１４ システムバス
１５ コネクタ
１６ コネクタ
２０ ＦＰＧＡボード
２１ 左チャネルのＦＰＧＡ群
２２ 右チャネルのＦＰＧＡ群
２３ ＦＰＧＡ
２４ ＦＰＧＡ
３０ 無線通信ボード
６０ デコーダボード
【特許請求の範囲】
【請求項１】
中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボード、画像信号処理装置から構成されるディジタル放送対応型ソフトウェア無線機であって、
該中央制御信号処理装置が、
複数のＣＰＵ（Central Processing Unit）と共に、各ＣＰＵに対応するシステムバスと、
該システムバスに接続されるメモリと、
該システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、
該プログラマブル信号処理装置と接続する接続インターフェース部と、
該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)と
を備える一方、
該プログラマブル信号処理装置が、電子回路構成をプログラム可能なプログラマブル電子素子を用い、
カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備え、該電子素子群毎に、
無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、
該無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、
少なくとも画像信号デコード処理を司る画像信号処理装置にディジタル信号を送信するディジタル信号出力部と、
各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、
外部からクロックを入力するクロック入力インターフェース部と、
該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、
ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置との接続インターフェース部と
を備え、
該中央制御信号処理装置及び該プログラマブル信号処理装置の制御により無線通信ボードにおいて少なくともディジタル放送方式を含む所定の通信方式の無線通信を行うと共に、
該画像信号処理装置に、該ディジタル信号出力部からの信号入力を行うディジタル信号入力部と、電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子を備え、入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにした
ことを特徴とするディジタル放送対応型ソフトウェア無線機。
【請求項２】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置に中央演算処理素子を備える構成において、
該中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行う
請求項１に記載のディジタル放送対応型ソフトウェア無線機。
【請求項３】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置が、
半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備え、
該小型記憶媒体に格納された前記プログラマブル電子素子又は前記中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、前記画像デコード処理を行う
請求項１又は２に記載のディジタル放送対応型ソフトウェア無線機。
【請求項４】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置が、
２個のプログラマブル電子素子を備える構成であって、
第１のプログラマブル電子素子が少なくとも前記プログラマブル信号処理装置とのディジタル信号通信に係る信号処理を行う一方、
第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うように、
それぞれプログラム動作する
請求項１ないし３のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項５】
前記ディジタル放送対応型ソフトウェア無線機におけるプログラマブル信号処理装置において、
１基の電子素子群について２個のプログラマブル電子素子を備える構成において、
第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、
第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うように、
それぞれプログラム動作する
請求項１ないし４のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項６】
前記ディジタル信号が、トランスポートストリーム（ＴＳ）信号である
請求項１ないし５のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項７】
前記ディジタル放送対応型ソフトウェア無線機における請求項５に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、
第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う一方、
第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、
それぞれプログラム動作する
請求項５に記載のディジタル放送対応型ソフトウェア無線機。
【請求項８】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置において、
複数のディジタル信号入力部を備えると共に、
前記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作する
請求項１ないし７のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項９】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置において、
前記複数のディジタル信号入力部が、
請求項５記載のプログラマブル信号処理装置における各電子素子群からのディジタル信号を入力する
請求項８に記載のディジタル放送対応型ソフトウェア無線機。
【請求項１０】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置において、
スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、
該入力された信号を信号処理せずに出力するディジタル信号外部出力部と、
該ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部と
を少なくとも備えた請求項１ないし９のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項１１】
ディジタル放送に係る画像信号デコード処理が可能な画像信号処理装置であって、少なくとも
ディジタル信号入力を行うディジタル信号入力部と、
電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子と
を備え、
入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにした
ことを特徴とする画像信号処理装置。
【請求項１２】
前記画像信号処理装置において中央演算処理素子を備える構成において、
該中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行う
請求項１１に記載の画像信号処理装置。
【請求項１３】
前記画像信号処理装置が、
半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備え、
該小型記憶媒体に格納された前記プログラマブル電子素子又は前記中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、前記画像デコード処理を行う
請求項１１又は１２に記載の画像信号処理装置。
【請求項１４】
前記画像信号処理装置が、
２個のプログラマブル電子素子を備える構成であって、
第１のプログラマブル電子素子が少なくともディジタルチューナ等の外部ディジタル信号出力装置とのディジタル信号通信に係る信号処理を行う一方、
第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うように、
それぞれプログラム動作する
請求項１１ないし１３のいずれかに記載の画像信号処理装置。
【請求項１５】
前記ディジタル信号が、トランスポートストリーム信号（ＴＳ信号）である
請求項１１ないし１４のいずれかに記載の画像信号処理装置。
【請求項１６】
前記請求項１４に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、
第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う一方、
第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、
それぞれプログラム動作する
請求項１４に記載の画像信号処理装置。
【請求項１７】
前記画像信号処理装置において、
複数のディジタル信号入力部を備えると共に、
前記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作する
請求項１１ないし１６のいずれかに記載の画像信号処理装置。
【請求項１８】
前記画像信号処理装置において、
スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、
該入力された信号を信号処理せずに出力するディジタル信号外部出力部と、
該ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部と
を少なくとも備えた請求項１１ないし１７のいずれかに記載の画像信号処理装置。
【請求項１】
中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボード、画像信号処理装置から構成されるディジタル放送対応型ソフトウェア無線機であって、
該中央制御信号処理装置が、
複数のＣＰＵ（Central Processing Unit）と共に、各ＣＰＵに対応するシステムバスと、
該システムバスに接続されるメモリと、
該システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、
該プログラマブル信号処理装置と接続する接続インターフェース部と、
該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)と
を備える一方、
該プログラマブル信号処理装置が、電子回路構成をプログラム可能なプログラマブル電子素子を用い、
カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備え、該電子素子群毎に、
無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、
該無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、
少なくとも画像信号デコード処理を司る画像信号処理装置にディジタル信号を送信するディジタル信号出力部と、
各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、
外部からクロックを入力するクロック入力インターフェース部と、
該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、
ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置との接続インターフェース部と
を備え、
該中央制御信号処理装置及び該プログラマブル信号処理装置の制御により無線通信ボードにおいて少なくともディジタル放送方式を含む所定の通信方式の無線通信を行うと共に、
該画像信号処理装置に、該ディジタル信号出力部からの信号入力を行うディジタル信号入力部と、電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子を備え、入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにした
ことを特徴とするディジタル放送対応型ソフトウェア無線機。
【請求項２】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置に中央演算処理素子を備える構成において、
該中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行う
請求項１に記載のディジタル放送対応型ソフトウェア無線機。
【請求項３】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置が、
半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備え、
該小型記憶媒体に格納された前記プログラマブル電子素子又は前記中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、前記画像デコード処理を行う
請求項１又は２に記載のディジタル放送対応型ソフトウェア無線機。
【請求項４】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置が、
２個のプログラマブル電子素子を備える構成であって、
第１のプログラマブル電子素子が少なくとも前記プログラマブル信号処理装置とのディジタル信号通信に係る信号処理を行う一方、
第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うように、
それぞれプログラム動作する
請求項１ないし３のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項５】
前記ディジタル放送対応型ソフトウェア無線機におけるプログラマブル信号処理装置において、
１基の電子素子群について２個のプログラマブル電子素子を備える構成において、
第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、
第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うように、
それぞれプログラム動作する
請求項１ないし４のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項６】
前記ディジタル信号が、トランスポートストリーム（ＴＳ）信号である
請求項１ないし５のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項７】
前記ディジタル放送対応型ソフトウェア無線機における請求項５に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、
第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う一方、
第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、
それぞれプログラム動作する
請求項５に記載のディジタル放送対応型ソフトウェア無線機。
【請求項８】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置において、
複数のディジタル信号入力部を備えると共に、
前記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作する
請求項１ないし７のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項９】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置において、
前記複数のディジタル信号入力部が、
請求項５記載のプログラマブル信号処理装置における各電子素子群からのディジタル信号を入力する
請求項８に記載のディジタル放送対応型ソフトウェア無線機。
【請求項１０】
前記ディジタル放送対応型ソフトウェア無線機における画像信号処理装置において、
スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、
該入力された信号を信号処理せずに出力するディジタル信号外部出力部と、
該ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部と
を少なくとも備えた請求項１ないし９のいずれかに記載のディジタル放送対応型ソフトウェア無線機。
【請求項１１】
ディジタル放送に係る画像信号デコード処理が可能な画像信号処理装置であって、少なくとも
ディジタル信号入力を行うディジタル信号入力部と、
電子回路構成をプログラム可能な単数又は複数のプログラマブル電子素子と
を備え、
入力したディジタル信号に対して該プログラマブル電子素子上で画像信号デコード処理を行わせるようにした
ことを特徴とする画像信号処理装置。
【請求項１２】
前記画像信号処理装置において中央演算処理素子を備える構成において、
該中央演算処理素子が、少なくとも前記ディジタル信号に含まれる音声に係る信号処理を行う
請求項１１に記載の画像信号処理装置。
【請求項１３】
前記画像信号処理装置が、
半導体記憶素子を用いた小型記憶媒体からデータを読み出す小型記憶媒体読出部を備え、
該小型記憶媒体に格納された前記プログラマブル電子素子又は前記中央演算処理素子の少なくともいずれかのプログラムを読み出してプログラムすることにより、前記画像デコード処理を行う
請求項１１又は１２に記載の画像信号処理装置。
【請求項１４】
前記画像信号処理装置が、
２個のプログラマブル電子素子を備える構成であって、
第１のプログラマブル電子素子が少なくともディジタルチューナ等の外部ディジタル信号出力装置とのディジタル信号通信に係る信号処理を行う一方、
第２のプログラマブル電子素子が少なくとも画像信号デコード処理を行うように、
それぞれプログラム動作する
請求項１１ないし１３のいずれかに記載の画像信号処理装置。
【請求項１５】
前記ディジタル信号が、トランスポートストリーム信号（ＴＳ信号）である
請求項１１ないし１４のいずれかに記載の画像信号処理装置。
【請求項１６】
前記請求項１４に記載の画像信号処理装置がトランスポートストリーム信号（ＴＳ信号）を処理する構成において、
第１のプログラマブル電子素子がＴＳ信号からＰＣＲ（Program Clock Reference）信号又はＡＵＤＩＯ ＰＥＳ（Audio PacketizedElementary Stream）信号の少なくともいずれかを分離（ＤＥＭＵＸ）処理を行う一方、
第２のプログラマブル電子素子が少なくともＭＰＥＧ２（Moving Pictures Experts Group２）デコード処理を行うように、
それぞれプログラム動作する
請求項１４に記載の画像信号処理装置。
【請求項１７】
前記画像信号処理装置において、
複数のディジタル信号入力部を備えると共に、
前記第１のプログラマブル電子素子が、入力された複数のディジタル信号を多重化処理及び分離処理を行うようにプログラム動作する
請求項１１ないし１６のいずれかに記載の画像信号処理装置。
【請求項１８】
前記画像信号処理装置において、
スクランブル処理信号又は暗号化処理信号を入力する第１のディジタル信号入力部と、
該入力された信号を信号処理せずに出力するディジタル信号外部出力部と、
該ディジタル信号外部出力部に接続するデスクランブラ又は暗号化復号器によってデスクランブル又は復号化された信号を入力する第２のディジタル信号入力部と
を少なくとも備えた請求項１１ないし１７のいずれかに記載の画像信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−１２９４９０（Ｐ２００７−１２９４９０Ａ）
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願番号】特願２００５−３２０１３９（Ｐ２００５−３２０１３９）
【出願日】平成１７年１１月２日（２００５．１１．２）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２００５年５月４日 社団法人電子情報通信学会発行の「電子情報通信学会技術研究報告 信学技報Ｖｏｌ．１０５ Ｎｏ．３６」に発表
【出願人】（３０１０２２４７１）独立行政法人情報通信研究機構 (1,071)
【Ｆターム（参考）】
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願日】平成１７年１１月２日（２００５．１１．２）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２００５年５月４日 社団法人電子情報通信学会発行の「電子情報通信学会技術研究報告 信学技報Ｖｏｌ．１０５ Ｎｏ．３６」に発表
【出願人】（３０１０２２４７１）独立行政法人情報通信研究機構 (1,071)
【Ｆターム（参考）】
[ Back to top ]