位相調整装置及び無線受信装置
【課題】効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置を提供する。
【解決手段】位相調整装置100を、制御電圧によって遅延量を可変可能なインバーター回路IV1〜IVNをループ構成に接続してなる遅延段回路10と、遅延段回路10の遅延量を一定に保持する位相同期用回路20と、遅延段回路10の各接続部に入力端子が電気的に接続された接続切替回路SW1〜SWMを含む接続切替回路群30と、切替制御回路40とを含む構成とし、切替制御回路40は、遅延段回路10における1つおきに且つ周回して順に並ぶ各インバーター回路に対応する接続切替回路を1つずつ選択し、選択した接続切替回路が、遅延信号を後段の回路に供給するように、その他の接続切替回路が遅延信号を後段の回路に供給しないようにする切替制御信号を生成し、これを各接続切替回路に供給する。
【解決手段】位相調整装置100を、制御電圧によって遅延量を可変可能なインバーター回路IV1〜IVNをループ構成に接続してなる遅延段回路10と、遅延段回路10の遅延量を一定に保持する位相同期用回路20と、遅延段回路10の各接続部に入力端子が電気的に接続された接続切替回路SW1〜SWMを含む接続切替回路群30と、切替制御回路40とを含む構成とし、切替制御回路40は、遅延段回路10における1つおきに且つ周回して順に並ぶ各インバーター回路に対応する接続切替回路を1つずつ選択し、選択した接続切替回路が、遅延信号を後段の回路に供給するように、その他の接続切替回路が遅延信号を後段の回路に供給しないようにする切替制御信号を生成し、これを各接続切替回路に供給する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置に関する。
【背景技術】
【0002】
従来、LSIにおいて、クロックの遅延または位相を調整する際に、遅延要素であるバッファー回路やインバーター回路などを複数直列に接続した構成の遅延段がよく利用される。例えば無線機器では、受信信号と受信回路内部のクロックの同期に遅延段を利用することが多い。近年のLSIの高速化及び大規模化を実現するために遅延段は必須の回路であるといえる。
また、携帯電話等のバッテリー駆動を基本とする機器において、消費電力は駆動時間に直接影響を及ぼすため、低消費電力化は大きな課題である。近年のLSIにおいて必須である遅延(位相)調整回路の低消費電力化は、そうした携帯機器にとって有益である。
また、従来の位相調整回路は、遅延素子として(正転)バッファーを採用した遅延段を利用したものが多く、例えば、特許文献1に記載の位相調整回路、特許文献2に記載の同期型半導体集積回路装置などがある。
【0003】
特許文献1の位相調整回路は、直列接続されるn段(nは正整数)の可変遅延回路を備え、最終段の可変遅延回路の出力を初段の可変遅延回路の入力に負帰還する電圧制御発振回路と、前記電圧制御発振回路の出力と外部より供給されるクロックとの位相を比較し、遅延制御信号を出力して前記電圧制御発振回路の各段の可変遅延回路における遅延時間を制御し、位相をロックさせる位相同期ループ手段とを具備するものである。例えば、PLLやDLL等の電圧制御発振回路で遅延量(位相)を一定に維持する。
また、特許文献2の同期型半導体集積回路装置は、内部クロック信号の位相同期調整時において、位相の粗調整を行なった後、微調整動作を行なう。この位相の微調整動作時において微調整範囲を超えて位相調整が必要となる場合には、粗調整の精度で内部クロック信号の位相を変更させた後、微調整動作を実行する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平10−200401号公報
【特許文献2】特開2000−163961号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記特許文献1の位相調整回路では、位相の調整範囲が限られており、上記特許文献2の同期型半導体集積回路装置のように、粗調整用の位相調整回路と微調整用の位相調整回路を組み合わせるなどしてその欠点を補わなければならない。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置を提供することを目的としている。
【課題を解決するための手段】
【0006】
〔形態1〕 上記目的を達成するために、形態1の位相調整装置は、制御信号によって遅延量を可変可能な第1〜第N(Nは3以上の奇数)のインバーター回路を直列接続し且つその始端と終端とを接続してループ構成とした遅延段回路と、
前記N個のインバーター回路の各々に一対一に対応し、各インバーター回路の出力する遅延信号をその供給先の回路に供給する供給状態と、前記遅延信号の前記供給先の回路への供給を遮断する遮断状態とを切り替える第1〜第M(Mは、3以上の奇数)の接続切替手段と、
前記第1〜第Mの接続切替手段の前記供給状態及び前記遮断状態の切替を制御する切替制御手段と、を備え、
前記切替制御手段は、前記第1〜第Mの接続切替手段から、前記第1〜第Nのインバーター回路のうち1つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを1つずつ選択し、選択した接続切替手段を前記供給状態に切り替える制御をすると共に、その他の供給状態の接続切替手段を前記遮断状態に切り替える制御をする。
【0007】
このような構成であれば、遅延段回路が、制御信号によって遅延量を可変可能な複数のインバーター回路によるループ構成となっているので、発振器としての機能を有する。
これによって、各インバーター回路から、遅延信号としてそれぞれ遅延量の異なるクロック信号を出力することができる。
更に、切替制御手段によって、第1〜第Mの接続切替手段から、ループ構成となっている第1〜第Nのインバーター回路のうち、その接続順に1つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを、1つずつ選択することができる。更に、切替制御手段によって、第1〜第Mの接続切替手段のうち選択した1つを供給状態となるように制御し、他の供給状態のものを遮断状態となるように制御することができる。
【0008】
これによって、遅延段回路を構成する第1〜第Nのインバーター回路から出力されるそれぞれ遅延状態の異なる遅延信号のうち、1つおきに且つ周回して順に並ぶ各インバーター回路に対応する1つを、選択的に供給先の回路に供給することができる。
従って、第1〜第Mの接続切替手段の供給状態及び遮断状態を適宜切り替えることで、供給先の回路への遅延信号の遅延量(位相)を簡易に調整することができるという効果が得られる。
更に、第1〜第Mの接続切替手段から、1つおきに且つ周回して順に並ぶ第1〜第Nのインバーター回路に対応するものを1つずつ選択し、選択した接続切替回路を供給状態に、その他の供給状態の接続切替回路を遮断状態に切り替える制御をするようにした。
これによって、粗調整回路等の特別な回路を別途設けることなく、位相の調整範囲が制限されない位相調整装置を構成することができるという効果が得られる。
【0009】
〔形態2〕 更に、形態2の位相調整装置は、形態1の位相調整装置において、前記遅延段回路は、前記第1〜第Nのインバーター回路をこの順番に直列接続し、且つ第1のインバーター回路の入力端子と第Nのインバーター回路の出力端子とを電気的に接続してループ構成とし、
前記第1〜第Nのインバーター回路における第n(nは、1≦n≦(N−2))の整数)のインバーター回路の出力する遅延信号と第(n+2)のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、且つ第Nのインバーター回路の出力する遅延信号と第2のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、各インバーター回路の遅延量を設定した。
このような構成であれば、供給先の回路への遅延信号の遅延量(位相)を、最小で「2π/N」の単位で調整することができるという効果が得られる。
【0010】
〔形態3〕 更に、形態3の位相調整装置は、形態1又は2の位相調整装置において、前記第1〜第Mの接続切替手段は、その各々が、
ゲート端子が前記第1〜第Nのインバーター回路のうちいずれか1つの出力端子と電気的に接続され、ソース端子が高電位側の電源ノードに接続されたPチャンネル型の第1の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ソース端子が前記第1の電界効果トランジスターのドレイン端子と電気的に接続されたPチャンネル型の第2の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ドレイン端子が前記第2の電界効果トランジスターのドレイン端子と電気的に接続されたNチャンネル型の第3の電界効果トランジスターと、
ゲート端子が前記第nのインバーター回路の出力端子と電気的に接続され、ドレイン端子が前記第3の電界効果トランジスターのソース端子と電気的に接続され、ソース端子が低電位側の電源ノードと電気的に接続されたNチャンネル型の第4の電界効果トランジスターと、
前記第2の電界効果トランジスターのドレイン端子と前記第3の電界効果トランジスターのドレイン端子とに電気的に接続された信号出力部と、を含んで構成される。
【0011】
このような構成であれば、単位パルス信号生成部は、タイミング信号生成部から出力される遅延信号の遅延状態に応じたタイミングの2つ以上の論理信号を論理演算して単位パルス信号を生成することができる。
このような構成であれば、ソース接地となる第1の電界効果トランジスターと、ゲート接地となる第2の電界効果トランジスターとがカスコード接続され、ソース接地となる第4の電界効果トランジスターと、ゲート接地となる第3の電界効果トランジスターとがカスコード接続される。
【0012】
一方、第1及び第4の電界効果トランジスターのゲート端子には、切替制御手段からの信号が入力され、第2及び第3の電界効果トランジスターのゲート端子には、遅延段回路からの遅延信号が入力される。
従って、回路全体の周波数特性がゲート接地増幅回路のものとなり、第2及び第3の電界効果トランジスターにおけるミラー効果の影響を低減することができる。これにより、接続切替手段における容量負荷の変動を低減することができ、供給先の回路への遅延信号の変動(位相の変動など)を低減することができるという効果が得られる。
【0013】
〔形態4〕 一方、上記目的を達成するために、形態4の無線受信装置は、一定周期で断続的に発信される無線信号を受信する無線受信手段と、
前記無線受信手段で受信した無線信号を増幅する増幅手段と、
前記増幅手段で増幅した無線信号を整流して検波信号を生成する検波信号生成手段と、
前記検波信号に基づき前記受信した無線信号中に情報信号が有るか否かを判定する判定手段と、
形態1乃至3のいずれか1に記載の位相調整装置と、
前記位相調整装置の前記遅延回路で遅延した遅延信号に基づき前記判定手段の判定結果を保持する判定結果保持手段と、
前記無線信号の受信を開始した初期状態において、前記位相調整装置の前記切替制御手段を制御して、前記情報信号が有るときの判定結果を示す信号である有判定信号の出力タイミングと前記判定結果保持手段の保持タイミングとを同期させる初期同期手段と、
前記位相調整装置の前記切替制御手段を制御して、前記受信した無線信号に対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記初期同期手段による前記出力タイミングと前記保持タイミングとの同期を維持する同期維持手段と、を備える。
【0014】
このような構成であれば、無線受信手段で、例えば、UWB(Ultra Wide Band)の周波数帯域の無線信号のような、一定周期で断続的にパルス(情報信号)を有する無線信号が受信されると、増幅手段で、受信した無線信号が増幅される。増幅された無線信号は、検波信号生成手段で整流され、検波信号が生成される。検波信号が生成されると、判定手段で、検波信号に基づき、この信号に対応する無線信号中に情報信号が有るか否かを判定する。この判定結果を示す信号は、判定結果保持手段で、形態1乃至3のいずれか1の位相調整装置からの遅延信号(クロック信号)に基づくタイミングで保持される。
【0015】
一方、初期同期手段で、情報信号が有るときの判定結果を示す有判定信号の出力タイミングと判定結果保持手段の保持タイミングとを同期させる処理が行われる。更に、同期維持手段で、前記有判定信号の出力タイミングに対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記出力タイミングと前記保持タイミングとの同期が維持されるように、前記位相調整装置の前記切替制御手段が制御される。
従って、位相の調整範囲に制限がない状態で、同期維持のための位相調整を行うことができ、例えば、同期のタイミングが大幅にずれるような状態が発生しても、制限を受けずに、効率的に位相調整を行うことができるという効果が得られる。
【0016】
〔形態5〕 更に、形態5の無線受信装置は、形態4の無線受信装置において、前記判定結果保持手段は、前記位相調整装置からの遅延信号に基づき、前記判定手段の各判定結果をその出力期間においてそれぞれ異なるタイミングで保持する第1〜第3のサンプリング&ホールド回路を有し、
前記初期同期手段は、前記有判定信号の出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとをそれぞれ同期させ、
前記同期維持手段は、前記初期同期手段による前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとの同期を維持する。
このような構成であれば、第1〜第3のサンプリング&ホールド回路の異なる3つの保持タイミングを用いて、有判定信号の出力タイミングと、各サンプリング&ホールド回路の保持タイミングとの初期の同期の確立及び確立された同期の維持を行うことができる。
これによって、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【0017】
〔形態6〕 更に、形態6の無線受信装置は、形態5の無線受信装置において、前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T2−Tw/2<T1<T2<T3<T2+Tw/2」となる関係に設定し、
前記初期同期手段は、前記第1〜第3のサンプリング&ホールド回路が前記T1、T2及びT3の全てのタイミングで前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
【0018】
前記同期維持手段は、前記T1のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御する。
このような構成であれば、初期同期手段で、第1〜第3のサンプリング&ホールド回路が同時に有判定信号をサンプリングしたときに、前記有判定信号の出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定することができる。
【0019】
そして、同期維持手段は、第1のサンプリング&ホールド回路のみがT1のタイミングで前記有判定信号をサンプリングできないときは、そのサンプリングのタイミングを遅らせるように前記切替制御手段を制御する。一方、第3のサンプリング&ホールド回路のみがT3のタイミングで前記有判定信号をサンプリングできないときは、そのサンプリングのタイミングを早めるように前記切替制御手段を制御する。
これによって、3つのサンプリング&ホールド回路のサンプリングの状態に基づき、位相の進み及び遅れ等の同期の状態を検出して同期タイミングを調整することができるので、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【0020】
〔形態7〕 更に、形態7の無線受信装置は、形態5の無線受信装置において、前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T1<T2−Tw/2<T2<T2+Tw/2<T3」となる関係に設定し、
前記初期同期手段は、前記第2のサンプリング&ホールド回路のみが前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記T1のタイミングで前記有判定信号をサンプリングしたときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングで前記有判定信号をサンプリングしたときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御する。
【0021】
このような構成であれば、初期同期手段で、第2のサンプリング&ホールド回路のみが有判定信号をサンプリングしたときに、前記受信タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定することができる。
そして、同期維持手段は、第1のサンプリング&ホールド回路がT1のタイミングで前記有判定信号をサンプリングしたときは、そのサンプリングのタイミングを遅らせるように前記切替制御手段を制御する。一方、第3のサンプリング&ホールド回路がT3のタイミングで前記有判定信号をサンプリングしたときは、そのサンプリングのタイミングを早めるように前記切替制御手段を制御する。
これによって、3つのサンプリング&ホールド回路のサンプリングの状態に基づき、位相の進み及び遅れ等の同期の状態を検出して同期タイミングを調整することができるので、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【0022】
〔形態8〕 更に、形態8の無線受信装置は、形態4乃至7のいずれか1の無線受信装置において、前記位相調整装置の出力する遅延信号に基づき、前記増幅手段を前記無線信号の受信タイミングで動作状態にし、前記増幅手段を前記無線信号を受信しないタイミングで停止状態にする動作状態切替手段を備える。
このような構成であれば、例えば、UWBの周波数帯域の無線信号のように一定周期で断続的にパルス(情報信号)を有する無線信号を受信する場合に、動作状態切替手段によって、パルスを含む無線信号を受信する期間に増幅手段を動作状態にし、パルスを含む無線信号を受信しない期間に増幅手段を停止状態にすることができる。これによって、増幅手段を、正確なタイミングで動作状態及び停止状態にすることができると共に、増幅手段において消費される電力量を低減することができるという効果が得られる。
【0023】
〔形態9〕 更に、形態9の無線受信装置は、形態4乃至8のいずれか1の無線受信装置において、前記位相調整装置の後段に設けられた、前記遅延段回路を構成するインバーター回路と同じ特性のインバーター回路を複数直列接続して構成した第2の遅延段回路を備え、
前記位相調整装置の遅延段回路に供給する制御電圧と同じものを前記第2の遅延段回路に供給し、当該第2の遅延段回路によって、少なくとも前記増幅手段及び前記判定情報保持手段の動作タイミングを決定する信号を生成する。
【0024】
このような構成であれば、位相調整装置の有する遅延段回路のインバーター回路の遅延量を制御する制御信号を、この遅延段回路のインバーター回路と同じ特性のインバーター回路から構成される第2の遅延段回路に供給することができる。これにより、第2の遅延段回路のインバーター回路も、位相調整装置の有する遅延段回路のインバーター回路と同様の遅延量で一定に保たれるように制御することができる。但し、位相調整装置の遅延段回路と同様にインバーター回路の特性や使用条件(使用環境など)によって遅延量はばらつく。
従って、判定結果保持手段を構成するサンプリング&ホールド回路のサンプリングタイミングや、増幅手段の動作状態及び停止状態の切替タイミングを決定する信号を精度よく作ることができるという効果が得られる。
【図面の簡単な説明】
【0025】
【図1】本発明に係る位相調整装置100の概略構成を示すブロック図である。
【図2】インバーター回路IV1〜IVNの回路構成例を示す図である。
【図3】位相同期用回路20の詳細な構成を示すブロック図である。
【図4】接続切替回路SW1〜SWMの回路構成例を示す図である。
【図5】位相調整装置100の一構成例を示す図である。
【図6】図5の位相調整装置100の出力信号のタイミングチャートの一例を示す図である。
【図7】無線受信装置1の構成を示すブロック図である。
【図8】無線受信装置1における同期確立処理の一例を示すフローチャートである。
【図9】無線受信装置1における同期維持処理の一例を示すフローチャートである。
【図10】同期状態の第1の判定方法を示す図である。
【図11】変形例1の無線受信装置2の構成を示すブロック図である。
【図12】同期状態の第2の判定方法を示す図である。
【図13】変形例2の無線受信装置3の一部の構成を示すブロック図である。
【発明を実施するための形態】
【0026】
〔第1実施形態〕
以下、本発明の第1実施形態を図面に基づき説明する。図1〜図6は、本発明に係る位相調整装置及び無線受信装置の第1実施形態を示す図である。
まず、本発明に係る位相調整装置の概略構成を図1に基づき説明する。図1は、本発明に係る位相調整装置100の概略構成を示すブロック図である。
位相調整装置100は、図1に示すように、遅延段回路10と、位相同期用回路20と、接続切替回路群30と、切替制御回路40とを含んで構成される。
遅延段回路10は、制御電圧によって遅延量を可変可能なN(Nは3以上の奇数)個のインバーター回路IV1〜IVNを末尾の番号の若い順に直列接続すると共に、IV1の入力端子とIVNの出力端子とを接続してループ構成としている。つまり、遅延段回路10は、電圧制御型のリング発振器の構成を有している。
【0027】
この構成によって、各インバーター回路は、入力端子に入力された信号を反転すると共に、制御電圧によって設定された遅延量で遅延させて、後段のインバーター回路に出力する。なお、上記構成から、インバーター回路IVNの出力はインバーター回路IV1に入力されるため、信号は反転且つ遅延しながらループする。これによって、各接続部からは、遅延信号としてそれぞれ遅延量(位相)の異なるクロック信号が出力される。
位相同期用回路20は、参照クロック(Ref CLK)の位相と、遅延段回路10のインバーター回路IVNから出力される遅延信号の位相とを同期させる機能を有している。
接続切替回路群30は、遅延段回路10の各接続部に入力端子が電気的に接続されたM個(Mは、M=Nの奇数)の接続切替回路SW1〜SWMを含んで構成される。
【0028】
接続切替回路SW1〜SWMは、切替制御回路40からの制御信号に応じて、遅延段回路10の各接続部から入力される遅延信号の伝送経路の後段の回路への電気的な接続及び切断を切り替える機能を有している。
本実施形態において、接続切替回路SW1〜SWMの出力端子は、ワイヤードOR接続されて、遅延信号の供給先の回路の入力端子等に電気的に接続される。
【0029】
切替制御回路40は、外部コントローラからの指令信号に応じて、接続切替回路SW1〜SWMからの遅延信号の供給及び遮断を切り替える切替制御信号CSW1〜CSWMを生成し、これを各接続切替回路SW1〜SWMに供給する。
本実施形態では、具体的に、切替制御回路40は、インバーター回路IV1〜IVNにそれぞれ一対一に対応する接続切替回路SW1〜SWMに対して、1つおきに且つ周回して順に並ぶ各インバーター回路IVに対応するもののうち指令信号で指定されたものを1つずつ選択する。そして、選択した接続切替回路SWが、遅延信号を後段の回路に供給するように、該当する接続切替回路SWのPTr4及びNTr3のオン・オフを切り替える切替制御信号CSWを生成し、これを選択した接続切替回路SWに供給する。
【0030】
また、切替制御回路40は、非選択の接続切替回路SWに対して、遅延信号が後段の回路に供給されないように、該当する接続切替回路SWのPTr4及びNTr3のオン・オフを切り替える切替制御信号CSWを生成し、これを非選択の接続切替回路SWに供給する。
具体的に、切替制御回路40は、接続切替回路SW1〜SWMをSW1〜SWMと略記して、・・・→SW1→SW3→SW5→・・・→SW(M−2)→SWM→SW2→SW4→SW6→・・・→SW(M−3)→SW(M−1)→SW1→・・・の順番で任意のものを1つずつ選択して、上記したオン・オフの切替制御を行う。
【0031】
また、上記順番とは逆方向に、・・・→SW1→SW(M−1)→SW(M−3)→・・・→SW4→SW2→SWM→SW(M−2)→SW(M−4)→・・・SW5→SW3→SW1→・・・の順番で任意のものを1つずつ選択して、上記したオン・オフの切替制御を行う。
例えば、接続切替回路SW1が選択されたならば、接続切替回路SW1が遅延信号を後段の回路に供給するようにPTr4及びNTr3のオン・オフを切り替える(スイッチをオンにする)切替制御信号CSW1を生成し、これを接続切替回路SW1に供給する。
【0032】
一方、接続切替回路SW1以外の、接続切替回路SW2〜SWMに対しては、接続切替回路SW2〜SWMが遅延信号を後段の回路に供給しないようにPTr4及びNTr3のオン・オフを切り替える(スイッチをオフにする)切替制御信号CSW2〜CSWMを生成する。そして、生成した切替制御信号CSW2〜CSWMを、対応する接続切替回路SW2〜SWMにそれぞれ供給する。
そして、接続切替回路SW1の次は、目的とする信号との位相差に応じて、接続切替回路SW3か、接続切替回路SW(M−1)のいずれかを選択して、同様の切替制御を行う。
【0033】
次に、図2に基づき、インバーター回路IV1〜IVNの詳細な回路構成を説明する。
ここで、図2は、インバーター回路IV1〜IVNの回路構成例を示す図である。
以下、インバーター回路IV1〜IVNは、共通の説明をする場合に、単に、インバーター回路IVと称する。
図2に示すように、インバーター回路IVは、Pチャンネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるPTr1及びPTr2と、Nチャンネル型のMOSFETであるNTr1及びNTr2とを含んで構成される。
そして、PTr1のソース端子が電圧VDDの電源ノードに電気的に接続され、PTr1のドレイン端子がPTr2のソース端子に電気的に接続され、PTr2のドレイン端子がNTr1のドレイン端子に電気的に接続され、NTr1のソース端子がNTr2のドレイン端子に電気的に接続され、NTr2のソース端子が電圧VDDよりも低電位のノード(例えば、GNDノード)に電気的に接続されている。
【0034】
更に、PTr2のドレイン端子とNTr1のドレイン端子との接続部に出力端子が形成され、この出力端子が後段のインバーター回路IVの入力端子(PTr2及びNTr1のゲート端子)に電気的に接続されている。
上記構成によって、PTr1のゲート端子と、NTr2のゲート端子の電圧を制御することで、インバーターに流入する電源電流を制御することができ、これにより遅延量を制御することができる。
【0035】
次に、図3に基づき、位相同期用回路20の詳細な構成を説明する。
ここで、図3は、位相同期用回路20の詳細な構成を示すブロック図である。
位相同期用回路20は、図3に示すように、位相周波数比較器(PFD:Frequency Phase Detecter)20aと、チャージポンプ(CP:Charge-pump)20bと、ローパスフィルタ(LPF:Low-Pass Filter)20cと、制御電圧変換回路20dと、分周回路20eとを含んで構成される。
つまり、本実施形態では、遅延段回路10と位相同期用回路20とからPLL(Phase Locked Loop)を構成している。
PFD20aは、外部のクロック信号発生器から入力される参照クロック信号の位相と、遅延段回路10のインバーター回路IVNから入力される遅延信号の位相との位相差に比例し、且つ正負の出力を有した信号(以下、位相差出力信号と称す)を生成し、これをCP20bに出力する。
【0036】
具体的に、PFD20aは、2つのJKフリップフロップを備え、参照クロック信号と遅延信号とのどちらの立上りが先に入力されたかで正方向と負方向の2種類の出力を持った位相差出力信号を生成する。これにより、「−360°」から「+360°」までの位相差を検出することができる。
CP20bは、PFD20aから入力された位相差出力信号に応じて正及び負に変化する信号をLPF20cに出力する。
具体的に、CP20bは、図示しないが、Nチャンネル型のMOSトランジスタ(以下、NTrと称す)とPチャンネル型のMOSトランジスタ(以下、PTrと称す)とを含み、PTrのドレインを高電位側の電源ノードに接続し、NTrのソースを低電位側の電源ノードに接続し、PTrのソースとNTrのドレインとを接続した構成を有している。そして、この接続部から出力を取り出すようになっている。
【0037】
LPF20cは、CP20bからの信号を直流電圧に変換して、該直流電圧を制御電圧変換回路20dに出力する。
具体的に、CP20bから出力されたPWMの方形波を直流に近い形の信号に変換して、これを制御電圧変換回路20dに出力する。
制御電圧変換回路20dは、LPF20cからの直流電圧を、インバーター回路IVのPTr1のゲート電圧を制御するPMOS制御電圧、及びNTr2のゲート電圧を制御するNMOS制御電圧に変換して、インバーター回路IV1〜IVNに出力する。
分周回路20eは、遅延段回路10から入力される遅延信号を分周して位相周波数比較器20aに出力する。
上記構成によって、参照クロック信号と遅延段回路10の遅延信号との同期を取ることができるので、遅延段回路10のインバーター回路IV1〜IVNの遅延量を精度良く一定に保つことができる。
【0038】
次に、図4に基づき、接続切替回路SW1〜SWMの詳細な回路構成を説明する。
ここで、図4は、接続切替回路SW1〜SWMの回路構成例を示す図である。
以下、接続切替回路SW1〜SWMは、共通の説明をする場合に、単に、接続切替回路SWと称する。
接続切替回路SWは、図4に示すように、Pチャンネル型のMOSFETであるPTr3及びPTr4と、Nチャンネル型のMOSFETであるNTr3及びNTr4と、インバーター回路INVとを含んで構成される。
そして、PTr3のソース端子が電圧VDDの電源ノードに電気的に接続され、PTr3のドレイン端子がPTr4のソース端子に電気的に接続され、PTr4のドレイン端子がNTr3のドレイン端子に電気的に接続されている。
【0039】
更に、NTr3のソース端子がNTr4のドレイン端子に電気的に接続され、NTr4のソース端子が電圧VDDよりも低電位のノード(例えば、GNDノード)に電気的に接続されている。
更に、PTr4のドレイン端子とNTr3のドレイン端子との接続部に出力端子が形成され、この出力端子が後段の回路の入力端子に電気的に接続されている。
更に、PTr3のゲート端子及びNTr4のゲート端子と、遅延段回路10のインバーター回路IVの出力端子とが電気的に接続されている。更に、インバーター回路INVの出力端子とPTr4のゲート端子とが電気的に接続され、インバーター回路INVの入力端子とNTr3のゲート端子と切替制御回路40の出力端子とが電気的に接続されている。
【0040】
以下、PTr3のゲート端子及びNTr4のゲート端子を第1の入力端子と称し、インバーター回路INVの入力端子及びNTr3のゲート端子を第2の入力端子と称する。
上記構成によって、切替制御信号CSWによって、PTr4のゲート端子及びNTr3のゲート端子の電圧を制御することで、遅延信号の後段の回路への供給と遮断とを切り替えることができる。即ち、スイッチ回路として機能させることができる。
また、PTr4とNTr3とから構成されるゲート接地型の回路に対して、ソース接地型のPTr3がPTr4と、ソース接地型のNTr4がNTr3とそれぞれカスコード接続された構成となる。
【0041】
これによって、遅延信号の入力部は、ソース接地型回路によって入力インピーダンスを比較的高くすることができ、遅延信号の出力部は、ゲート接地型回路によってミラー効果の影響を受けなくなるためソース接地型と比較して周波数特性を向上することができる。
つまり、ミラー効果による容量負荷の変動を抑えることができるので、バッファー回路を設けなくても負荷を略一定にすることができ、遅延信号を比較的安定して出力することができる。なお、より高精度に負荷を一定にしたい場合は、接続切替回路SWの前段にバッファー回路を設ける構成としてもよい。
【0042】
次に、図5〜図6に基づき、具体例を挙げて、本実施形態の位相調整装置100の動作を説明する。
ここで、図5は、位相調整装置100の一構成例を示す図である。また、図6は、図5の位相調整装置100の出力信号のタイミングチャートの一例を示す図である。
まず、図5に示す位相調整装置100の構成を説明する。
図5に示す位相調整装置100は、インバーター回路IV1〜IV5から構成される遅延段回路10と、位相同期用回路20と、接続切替回路SW1〜SW5から構成される接続切替回路群30と、切替制御回路40とを含んで構成される。
【0043】
この遅延段回路10は、インバーター回路IV1〜IV5が末尾の番号の若い順に直列接続され、その始端となるインバーター回路IV1の入力端子とその終端となるインバーター回路IV5の出力端子とが電気的に接続されてリング発振器を形成している。そして、この遅延段回路10と、位相同期用回路20とによってPLL回路が構成されている。
接続切替回路群30は、インバーター回路IV1〜IV5の出力端子が、末尾の数字が同じもの同士で第1の入力端子とそれぞれ電気的に接続された接続切替回路SW1〜SW5を含んで構成される。また、接続切替回路SW1〜SW5の第2の入力端子は、切替制御回路40の各対応する出力端子と電気的に接続されている。
【0044】
切替制御回路40は、接続切替回路SW1〜SW5に、それぞれ切替制御信号CSW1〜CSW5(末尾の番号が同じものに対応)を供給して、接続切替回路SW1〜SW5の供給状態と遮断状態との切替を制御する。
また、接続切替回路SW1〜SW5の出力端子は、ワイヤードOR接続されており、遅延信号の供給先の回路と電気的に接続される。
【0045】
次に、図5に示す位相調整装置100の動作を説明する。
位相調整装置100の電源が投入されると、位相同期用回路20によって、外部発振器からの参照クロック信号の位相と、遅延段回路10の出力する遅延信号の位相との同期がとられて、両者が同期した状態でロックされる。つまり、温度などの環境の変化によって、位相がずれて参照クロック信号との同期がずれても、位相同期用回路20によって、すぐに同期が補正される。
これによって、インバーター回路IV1〜IV5の各遅延量をdtで一定とすることができ、遅延段回路10の各接続部からは、遅延量dtの遅延信号が安定して出力される。
【0046】
一方、外部コントローラからの指令信号に応じて、切替制御回路40が切替制御信号CSW1〜CSW5を生成し、これを接続切替回路SW1〜SW5に供給する。
いま、外部コントローラから、接続切替回路SW1を供給状態とする指令信号が切替制御回路40に供給されたとする。
これにより、切替制御回路40は、接続切替回路SW1を供給状態とし、接続切替回路SW2〜SW5を遮断状態とする切替制御信号CSW1〜CSW5を生成し、これを接続切替回路SW1〜SW5に供給する。
具体的に、切替制御回路40は、接続切替回路SW1に対して、切替制御信号CSW1としてHighレベル(Vddレベル)の信号を生成し、接続切替回路SW2〜5に対して、切替制御信号CSW2〜5としてLowレベル(GNDレベル)の信号を生成する。
【0047】
そして、生成したHighレベルの切替制御信号CSW1を接続切替回路SW1に供給し、生成したLowレベルの切替制御信号CSW2〜5を、接続切替回路SW2〜5に供給する。
これによって、接続切替回路SW1のPTr4のゲート端子にインバーター回路INVを介してLowレベルの信号が供給され、NTr3のゲート端子にHighレベルの信号が供給される。つまり、接続切替回路SW1のPTr4及びNTr3がオン状態となって、図6のSW1に示すように、インバーター回路IV1からPTr3及びNTr4に入力される遅延信号が接続切替回路SW1の出力端子から出力される。
【0048】
一方、接続切替回路SW2〜5のPTr4のゲート端子にインバーター回路INVを介してHighレベルの信号が供給され、NTr3のゲート端子にLowレベルの信号が供給される。つまり、接続切替回路SW2〜5のPTr4及びNTr3がオフ状態となって、インバーター回路IV2〜5からPTr3及びNTr4に入力される遅延信号が遮断される。
この状態において、外部コントローラから、接続切替回路SW3を供給状態とする指令信号が切替制御回路40に供給されたとする。
この指令信号に応じて、切替制御回路40は、切替制御信号CSW1を接続切替回路SW1を遮断状態に切り替える信号に変更し、切替制御信号CSW3を接続切替回路SW3を供給状態に切り替える信号に変更する。
【0049】
なお、切替制御回路40は、切替制御信号CSW2、4〜5は、接続切替回路SW2、4〜5を遮断状態にする信号となっているので、これらはそのまま継続して供給する。
つまり、切替制御回路40から新たに、接続切替回路SW1に切替制御信号CSW1としてLowレベルの信号が、接続切替回路SW3に切替制御信号CSW3としてHighレベルの信号がそれぞれ供給される。
これによって、接続切替回路SW1のPTr4のゲート端子にHighレベルの信号が供給され、NTr3のゲート端子にLowレベルの信号が供給されることになる。つまり、接続切替回路SW1のPTr4及びNTr3がオフ状態となって、インバーター回路IV1からPTr3及びNTr4に入力される遅延信号が遮断される。
【0050】
一方、接続切替回路SW3のPTr3のゲート端子にLowレベルの信号が供給され、NTr3のゲート端子にHighレベルの信号が供給されることになる。つまり、接続切替回路SW3のPTr4及びNTr3がオン状態となって、図6のSW3に示すように、インバーター回路IV3からPTr3及びNTr4に入力される遅延信号が出力端子から出力される。
更に、外部コントローラから、接続切替回路SW5を供給状態とし、接続切替回路SW1〜SW4を遮断状態とする指令信号が切替制御回路40に供給されると、上記同様に、切替制御回路40から新たに、接続切替回路SW3に切替制御信号CSW3としてLowレベルの信号が、接続切替回路SW5に切替制御信号CSW5としてHighレベルの信号がそれぞれ供給される。これによって、切替制御信号CSW5が供給状態に、切替制御信号CSW1〜SW4が遮断状態となって、図6のSW5に示すように、インバーター回路IV3からPTr3及びNTr4に入力される遅延信号が出力端子から出力される。
【0051】
なお、接続切替回路SW1がオン状態のときに出力される遅延信号と、接続切替回路SW3がオン状態のときに出力される遅延信号とは、図6に示すように、「2×dt」の遅延量差(位相差)を有する。
また、図6に示すように、SW1がオン状態のときに供給される遅延信号に対して、SW5がオン状態のときに供給される遅延信号は「4×dt」の位相差となり、SW2がオン状態のときに供給される遅延信号は「6×dt」の位相差となる。更に、SW1がオン状態のときに供給される遅延信号に対して、SW4がオン状態のときに供給される遅延信号は「8×dt」の位相差となる。
【0052】
つまり、1つおきに且つ周回して順に並ぶインバーター回路IV1、IV3、IV5、IV2、IV4に対応する、接続切替回路SW1、SW3、SW5、SW2、SW4の出力する遅延信号の隣合うもの同士の位相差は「2×dt」となる。また、図5の回路構成において、最大の位相差は、「8×dt」となる。
なお、1つ隣りのものとの位相差は「dt」となるが、遅延段回路10を、奇数個のインバーター回路IV1〜IVNを直列接続して構成しているため、一方の信号に対して他方の信号が反転する関係となる。そのため、本実施形態では、インバーター回路IVの並び順に対して1つおきに順番に対応する接続切替回路SWを選択するようになっている。
【0053】
従って、本実施形態の位相調整装置100は、遅延時間では「2×dt」の分解能で、円周率では「2π/N=2π/5=0.4π」の分解能で位相を調整することができる。
また、接続切替回路SW4の次はSW1、SW1の次はSW4、SW5の次はSW2、SW2の次はSW5といったように周回させながら接続切替回路SWを供給状態に変更して位相の調整を行うことができる。
いま、切替制御信号CSW5が供給状態となっているので、次に接続切替回路SW1又はSW3を供給状態に切り替えることが可能である。
このようにして、1つおきに且つ1つずつ周回しながら接続切替回路SWを選択し、選択した接続切替回路SWを供給状態に、その他を遮断状態に切り替え、目的の信号との位相を調整する。
【0054】
以上、本実施形態の位相調整装置100は、遅延段回路10を電圧制御型のリング発振器の構成とし、この遅延段回路10と位相同期用回路20とによって、PLL回路を構成した。
これによって、遅延段回路10の出力信号の位相と参照クロック信号の位相とを同期させ且つロックすることができるので、インバーター回路の遅延量を一定に保つことができ、遅延信号を安定して後段の回路に供給することができる。
更に、外部コントローラからの指令信号に応じて、遅延段回路10のインバーター回路IV1〜IVNにそれぞれ一対一に対応する接続切替回路SW1〜SWMから、1つおきに且つ周回して順に並ぶインバーター回路IVに対応するものを1つずつ選択することができる。そして、選択した接続切替回路SWが、遅延信号を後段の回路に供給するように切替を制御し、その他の供給状態にある接続切替回路SWが、遅延信号を後段の回路に供給しないように切替を制御することができる。
【0055】
これによって、接続切替回路SWを1つずつ且つ周回しながら選択することができるので、信号の1周期に対して位相の調整範囲を制限させずに、インバーター回路IV1〜IVNの1つおきに隣合うもの同士の位相差の単位で、後段の回路に供給する遅延信号の位相を調整することができる。
更に、接続切替回路SWの構成を、ゲート接地型回路とソース接地型回路のカスコード接続の構成とし、遅延信号をソース接地型回路のゲート端子に、切替制御信号をゲート接地型回路のゲート端子に入力する構成とした。
【0056】
これによって、遅延信号の入力部の入力インピーダンスを比較的高くすることができ、且つ遅延信号の出力部の周波数特性をソース接地型と比較して向上(ミラー効果の影響を受けないように)することができる。従って、接続切替回路SWにおける容量負荷の変動を抑えることができ、遅延信号を安定して供給することができる。
上記第1実施形態において、制御電圧は、形態1の制御信号に対応し、接続切替回路SW1〜SWMは、形態1又は3の第1〜第Mの接続切替手段に対応し、切替制御回路40は、形態1又は3の切替制御手段に対応する。
【0057】
〔第2実施形態〕
次に、本発明の第2実施形態を図面に基づき説明する。図7〜図10は、本発明に係る位相調整装置及び無線受信装置の第2実施形態を示す図である。
本実施形態は、上記第1実施形態の位相調整装置100を備えた無線受信装置1の実施形態となる。
以下、上記第1実施形態と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
まず、図7に基づき、本実施形態の無線受信装置1の構成を説明する。
ここで、図7は、無線受信装置1の構成を示すブロック図である。
図7に示すように、無線受信装置1は、位相調整装置100と、アンテナ110と、低雑音増幅器(LNA)112と、整流回路114と、DCアンプ116と、比較回路118と、サンプリング&ホールド(S&H)回路120〜124と、遅延段回路126及び128と、信号処理部130とを含んで構成される。
【0058】
アンテナ110は、対応帯域がUWBの周波数帯域(例えば、1.5〜10[GHz])の、IR(Impulse Radio)方式で無線送信された、非常に短いインパルス状のパルス信号列から構成される無線信号であるUWB信号を受信する。
LNA112は、雑音指数の比較的小さい増幅器であって、アンテナ110から入力されたUWB信号を増幅する機能を有している。
整流回路114は、LNA112から入力された増幅後のUWB信号を整流し、この整流信号をLPF(ローパスフィルタ)によって帯域制限(高周波成分を除去)し、帯域制限した整流信号をDCアンプ116に出力する。
DCアンプ116は、整流回路114で整流され且つ帯域制限された整流信号を増幅し、この増幅した信号を比較回路118に出力する。
【0059】
比較回路118は、DCアンプ116で増幅された整流信号と、設定された基準電圧とを比較し、比較結果に応じた信号(以下、判定信号と称す)をS&H回路120〜122にそれぞれ出力する。
なお、基準電圧は、整流信号にHighレベルのパルスが含まれるか否かを判定するための電圧であって、整流信号が基準電圧を超える場合は、Highレベルの信号を出力し、基準電圧以下の場合は、Lowレベルの信号を出力する。
S&H回路120は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路118から入力される判定信号を、位相調整装置100から入力される信号に応じてサンプリング及びホールドする。
【0060】
S&H回路122は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路118から入力される判定信号を、位相調整装置100から遅延段回路126を介して遅延して入力される信号に応じてサンプリング及びホールドする。
S&H回路124は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路118から入力される判定信号を、位相調整装置100から遅延段回路126及び128を介して遅延して入力される信号に応じてサンプリング及びホールドする。
信号処理部130は、初期同期部130aと、同期維持部130bと、復調部130cとを含んで構成される。
【0061】
初期同期部130aは、電源投入後の初期状態において、アンテナ110におけるUWB信号の受信タイミングと、S&H回路120〜124のサンプリング&ホールドのタイミング(以下、保持タイミングと称す)との同期を確立する。
具体的に、位相調整装置100に指令信号を与えて、S&H回路120〜124に供給する遅延信号の位相を調整することで、UWB信号の受信タイミングと、S&H回路120〜124の保持タイミングとの同期を確立する。
なお、本実施形態において、UWB信号の受信タイミングは、比較回路118における整流信号にパルスが含まれているときの判定信号(以下、有判定信号と称す)の出力タイミングとしている。
【0062】
本実施形態では、S&H回路120における判定信号の保持タイミングTEと、S&H回路122における判定信号の保持タイミングTCと、S&H回路124における判定信号の保持タイミングTLとに基づき、同期が確立したか否かを判定する。
同期維持部130bは、初期同期部130aによって確立された同期状態が維持されるように、位相調整装置100に指令信号を与えて、S&H回路120〜124に供給する遅延信号の位相を調整する。
具体的に、遅延信号の位相を調整して、有判定信号の出力タイミングに対する、保持タイミングTE、TC及びTLのずれを修正する。
復調部130cは、S&H回路120〜124から出力される判定信号に基づき、受信したUWB信号の復調処理(有効な受信信号を0、1の論理に対応した信号に変換)を行う。
なお、信号処理部130は、不図示のプロセッサと、専用のプログラムの記憶されたROMと、プログラムの実行に必要なデータを一時記憶するRAMとを備えている。
そして、上記各部の機能を、専用のプログラムを実行することで実現する。
【0063】
次に、図8に基づき、無線受信装置1の同期確立処理の流れを説明する。
ここで、図8は、無線受信装置1における同期確立処理の一例を示すフローチャートである。
無線受信装置1は、電源が投入されると、信号処理部130において専用のプログラムを実行し、まず、ステップS100に移行する。
ステップS100では、初期同期部130aにおいて、位相同期処理の開始指示があったか否かを判定し、開始指示があったと判定した場合(Yes)は、ステップS102に移行する。
ステップS102では、初期同期部130aにおいて、位相調整装置100の接続切替回路SW1〜SWMの中から、オン状態にする接続切替回路SWを決定するための変数nに初期値1を代入して、ステップS104に移行する。
【0064】
ステップS104では、初期同期部130aにおいて、位相調整装置100に、接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成して、ステップS106に移行する。
ステップS106では、信号処理部130において、ステップS104で生成した指令信号を位相調整装置100に送信して、ステップS108に移行する。
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SWnをオンにさせる切替制御信号CSWnを生成し、その他の接続切替回路SWをオフにさせる切替制御信号CSWを生成して、これらを接続切替回路SW1〜SWMに供給する。
上記の切替制御信号CSWが供給されると、接続切替回路SWnがオンとなり、その他の接続切替回路SWがオフとなり、接続切替回路SWnからの遅延信号のみがS&H回路120〜124に向けて出力される。
【0065】
ステップS108では、初期同期部130aにおいて、S&H回路120〜124における、保持タイミングTE、TC及びTLにおける有判定信号の保持状態に基づき、同期が確立したか否かを判定し、確立したと判定した場合(Yes)は、ステップS110に移行する。一方、確立していないと判定した場合(No)は、ステップS112に移行する。
ステップS110に移行した場合は、初期同期部130aにおいて、一連の処理を終了して、同期維持部130bに同期維持処理の開始指示を出力して、ステップS100に移行する。
【0066】
一方、ステップS112に移行した場合は、初期同期部130aにおいて、変数nの値に2を加えて、ステップS114に移行する。
ステップS114では、初期同期部130aにおいて、変数nの値は「M−1」か否かを判定し、「M−1」であると判定した場合(Yes)は、ステップS116に移行し、そうでない場合(No)は、ステップS104に移行する。
ステップS106に移行した場合は、初期同期部130aにおいて、同期の確立に失敗したと判断して、ステップS100に移行する。
【0067】
次に、図9に基づき、無線受信装置1における同期維持処理の流れを説明する。
ここで、図9は、無線受信装置1における同期維持処理の一例を示すフローチャートである。
ステップS200では、同期維持部130bにおいて、初期同期部130aからの開始指示に基づき、同期が確立したか否かを判定し、確立したと判定した場合(Yes)は、ステップS202に移行し、そうでない場合(No)は、同期が確立するまで待機する。
ステップS202に移行した場合は、同期維持部130bにおいて、S&H回路120〜124の保持タイミングの観測を開始して、ステップS204に移行する。
ステップS204では、同期維持部130bにおいて、保持タイミングの観測結果に基づき、有判定信号の出力タイミングと保持タイミングとの同期がとれているか否かを判定し、同期がとれていると判定した場合(Yes)は、ステップS206に移行する。一方、同期がとれていないと判定した場合(No)は、ステップS214に移行する。
【0068】
ステップS206に移行した場合は、同期維持部130bにおいて、位相が進み気味か否かを判定し、進み気味だと判定した場合(Yes)は、ステップS208に移行し、そうでない場合(No)は、ステップS214に移行する。
ステップS208に移行した場合は、同期維持部130bにおいて、変数nの値が3よりも大きいときは変数nの値から2を減算し、変数nの値が2であるときは変数nにMを代入し、変数nの値が1のときは変数nに「M−1」を代入して、ステップS210に移行する。
ステップS210では、同期維持部130bにおいて、ステップS208で設定した変数nの値に基づき、接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成して、ステップS212に移行する。
ステップS212では、同期維持部130bにおいて、ステップS210で生成した指令信号を位相調整装置100に送信して、ステップS204に移行する。
【0069】
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SWnをオンにさせる切替制御信号CSWnを生成し、その他の接続切替回路SWをオフにさせる切替制御信号CSWを生成して、これらを接続切替回路SW1〜SWMに供給する。
上記の切替制御信号CSWが供給されると、接続切替回路SWnがオンとなり、その他の接続切替回路SWがオフとなり、接続切替回路SWnからの遅延信号のみがS&H回路120〜124に向けて出力される。
【0070】
一方、ステップS206において、位相が進み気味ではなくてステップS214に移行した場合は、同期維持部130bにおいて、位相が遅れ気味か否かを判定し、遅れ気味であると判定した場合(Yes)は、ステップS216に移行する。一方、遅れ気味でもない場合(No)は、ステップS204に移行する。
ステップS216に移行した場合は、同期維持部130bにおいて、変数nの値がMよりも小さいときは変数nの値に2を加算して、ステップS210に移行する。また、変数nの値が「M−1」であるときは変数nに1を代入し、変数nの値がMのときは変数nに2を代入して、ステップS210に移行する。
また、ステップS204において、同期がとれておらずステップS218に移行した場合は、初期同期部130aに同期確立処理の開始指示を出力して、ステップS200に移行する。
【0071】
次に、図10に基づき、本実施形態の無線受信装置1の動作を説明する。
ここで、図10は、同期状態の第1の判定方法を示す図である。
無線受信装置1は、電源が投入されると、初期化処理(各回路のリセット、パラメータの初期化等)を実行し、初期化処理が完了すると、UWB信号の受信処理を開始する。
そして、アンテナ110によってUWB信号を受信すると、無線受信装置1は、LNA112において、受信したUWB信号(交流信号)を増幅して、増幅したUWB信号を整流回路114に出力する。
整流回路114は、LNA112から入力された増幅信号を整流すると共に、この整流信号をLPFにおいて帯域制限して直流化し、この帯域制限された整流信号(直流信号)をDCアンプ116に出力する。
【0072】
DCアンプ116は、整流回路114から入力された整流信号を増幅して、増幅した整流信号を比較回路118に出力する。
比較回路118は、DCアンプ116から入力された増幅後の整流信号と、基準電圧とを比較して、整流信号の電圧レベルが基準電圧以上であればHighレベルの判定信号を出力する。一方、整流信号の電圧レベルが基準電圧未満であればLowレベルの判定信号を出力する。
【0073】
一方、位相調整装置100は、信号処理部130からの指令信号に応じて、基準となる接続切替回路SWをオン状態に、それ以外の接続切替回路SWをオフ状態にして、基準となる接続切替回路SWを介して遅延信号をS&H回路120〜124に向けて出力する。
位相調整装置100から出力された遅延信号は、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126を介して入力され、S&H回路124に遅延段回路126及び128を介して入力される。
そして、S&H回路120〜124は、入力された遅延信号の立ち上がりのタイミングで、即ち、保持タイミングTE、TC及びTLで、比較回路118から入力される判定信号をそれぞれ保持(サンプリング及びホールド)する。
また、信号処理部130は、UWB信号の受信処理の開始に応じて、有判定信号の出力タイミングと保持タイミングとの同期を確立する同期確立処理を開始する(ステップS100の「Yes」の分岐)。
【0074】
本実施形態では、有判定信号の信号幅をTwとし、このTwとS&H回路120〜124の保持タイミングTE、TC及びTLとの関係が、下式(1)で表す関係となるように各回路のパラメータ(遅延量など)を設定する。
TC−Tw/2<TE<TC<TL<TC+Tw/2 ・・・(1)
そして、初期同期部130aは、上式(1)の関係において、保持タイミングTE、TC及びTLにおいて、有判定信号が同時にサンプリングされたときに、同期が確立していると判定する。
具体的に、初期同期部130aは、まず、位相調整装置100に、接続切替回路SW1をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS102〜S104)。そして、生成した指令信号を位相調整装置100に送信する(ステップS106)。
【0075】
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SW1をオンにし、接続切替回路SW2〜SWMをオフにする切替制御信号CSW1〜CSWMを生成し、これらを接続切替回路SW1〜SWMに出力する。
具体的に、Highレベルの切替制御信号CSW1と、Lowレベルの切替制御信号CSW2〜CSWMを生成し、これらを接続切替回路SW1〜SWMに出力する。
これによって、接続切替回路SW1をオン状態に、接続切替回路SW2〜SWMがオフ状態となって、インバーター回路IV1とIV2の接続部から出力される遅延信号が、接続切替回路SW1を介して、S&H回路120〜124に向けて出力される。
【0076】
この遅延信号は、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。つまり、この入力タイミングが、保持タイミングTE、TC及びTLとなる。
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
【0077】
一方、初期同期部130aは、S&H回路120〜124から入力された保持結果に基づき、保持結果が全てHighレベルであれば、同期が確立したと判定する(ステップS108の「Yes」の分岐)。つまり、図10(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTE、TC及びTLが全て含まれている場合に、同期が確立したと判定する。
また、保持結果が1つでもLowレベルであれば、同期が確立していないと判定する(ステップS108の「No」の分岐)。判定信号がHighレベルの期間(Tw)に、例えば図10(b)や(d)のように、保持タイミングTE又はTLが含まれていない、またはTE、TC及びTLの全てが含まれていない場合に、同期が確立していないと判定する。
【0078】
初期同期部130aは、同期が確立していないと判定した場合は、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS112〜S114の「No」の分岐、ステップS104)。更に、生成した指令信号を位相調整装置100に送信する(ステップS106)。
そして、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせたときの、S&H回路120〜124から入力された保持結果に基づき、初期同期部130aにおいて、上記同様の判定処理を行う(ステップS108)。
【0079】
このように、同期が確立していないと判定するごとに、オンにする接続切替回路SWnを決定する変数nの値を2ずつシフトして、該当する接続切替回路SWnをオンにする。そして、初期同期部130aは、接続切替回路SWMまでオンにした後は、周回して接続切替回路SW2をオンにし、同様に変数nの値を2ずつシフトさせながら該当する接続切替回路SWをオンにする。最終的に、接続切替回路SW(M−1)までオンにし、それでも同期が確立しない場合は、同期の確立に失敗したと判断する(ステップS116)。
同期の確立に失敗した場合は、再度、同期確立処理を実行したり、開始指示があるまで同期確立処理を保留にしたりする。
また、同期が確立していると判定した場合に、初期同期部130aは、同期維持部130bに同期維持処理の開始指示を出力する(ステップS110)。
【0080】
同期維持部130bは、初期同期部130aからの開始指示に応じて(ステップS200の「Yes」の分岐)、S&H回路120〜124の保持タイミングの観測を開始する(ステップS202)。そして、この観測結果に基づき、まず、同期がとれているか否かを判定する(ステップS204)。
具体的に、同期維持部130bは、図10(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTE、TC及びTLを全て含む場合に、同期がとれていると判定する(ステップS204の「Yes」の分岐)。更に、図10(b)又は(d)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTE又はTLが含まれていない場合にも、同期がとれていると判定する(ステップS204の「Yes」の分岐)。
【0081】
そして、同期維持部130bは、判定信号がHighレベルの期間(Tw)に、TE、TC及びTLの全てが含まれていない場合に、同期がとれていないと判定する(ステップS204の「No」の分岐)。
同期がとれていないと判定した場合に、同期維持部130bは、初期同期部130aに対して、同期確立処理に移行するように開始指示を出力する(ステップS218)。
また、同期がとれていると判定した場合に、図10(b)に示すように、保持タイミングTEのみが、Twに含まれていない場合は(ステップS206の「Yes」の分岐)、現在オンになっている接続切替回路SWに基づいて、次にオンにする接続切替回路を決定する。
【0082】
つまり、S&H回路122〜124において、保持タイミングTC及びTLで有判定信号が保持され、S&H回路120でのみ保持タイミングTEで有判定信号が保持されなかったときに、同期タイミングに対して遅延信号の位相が進んでいると判定する。
同期維持部130bは、位相が進み気味になっている場合に、オンにする接続切替回路SWnを決定するための変数nの現在の値が3よりも大きいときは、変数nの値を2減算する。また、変数nの現在の値が2のときは、変数nの値をMに変更する。また、変数nの現在の値が1のときは、変数nの値を「M−1」に変更する(ステップS208)。
また、同期がとれていると判定した場合に、図10(d)に示すように、保持タイミングTLのみが、Twに含まれていない場合は(ステップS214の「Yes」の分岐)、現在オンになっている接続切替回路SWに基づいて、次にオンにする接続切替回路を決定する。
【0083】
つまり、S&H回路120〜122において、保持タイミングTE及びTCで有判定信号が保持され、S&H回路124でのみ保持タイミングTLで有判定信号が保持されなかったときに、同期タイミングに対して遅延信号の位相が遅れていると判定する。
同期維持部130bは、位相が遅れ気味になっている場合に、オンにする接続切替回路SWnを決定するための変数nの現在の値がMよりも小さいときは、変数nの値を2加算する。また、変数nの現在の値が「M−1」のときは、変数nの値を1に変更する。また、変数nの現在の値がMのときは、変数nの値を2に変更する(ステップS216)。
【0084】
そして、同期維持部130bは、上記変更後の変数nの値で決定される接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS210)。更に、生成した指令信号を位相調整装置100に送信する(ステップS212)。
これにより、位相が進み気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt遅れた遅延信号が接続切替回路SWnを介して出力される。
また、位相が遅れ気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt進んだ遅延信号が接続切替回路SWnを介して出力される。
この遅延信号は、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。
【0085】
これにより、図10(b)に示すように、位相が進み気味のときは、そのときよりも位相を遅らせた遅延信号が入力されるので、図10(c)に示すように、保持タイミングTEにおいてもHighレベルの判定信号が保持されるようになる。
また、図10(d)に示すように、位相が遅れ気味のときは、そのときよりも位相を進めた遅延信号が入力されるので、図10(e)に示すように、保持タイミングTLにおいてもHighレベルの判定信号が保持されるようになる。
なお、1度の変更では、保持タイミングTE、TC及びTLの全てがTwの期間に含まれる同期状態とならないときは、この同期状態となるまで更に位相を遅らせる、又は位相を進めるように、変数nの値を順に変更する。
【0086】
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
同期維持部130bは、これらの保持結果に基づき、再び、同期がとれているか否かを判定する(ステップS204)。
以降は、上記ステップS204〜S216の各処理の繰り返しとなる。
【0087】
一方、同期がとれている状態において、信号処理部130は、復調部130cにおいて、受信したUWB信号の復調処理を行う。具体的に、有判定信号の出力タイミングと保持タイミングとの同期タイミングに合わせて、受信信号を「0」、「1」のデータなどに変換する。復調されたデータは、後段の図示しないデータ処理装置などに出力され、そこで目的に応じた処理に用いられる。
以上、本実施形態の無線受信装置1は、アンテナ110とLNA112とによって、UWB信号を受信することができる。
更に、整流回路114とDCアンプ116とによって、受信したUWB信号の検波信号(帯域制限且つ増幅された直流の整流信号)を生成することができる。
更に、比較回路118によって、受信信号にパルスが含まれるか否かを判定することができる。
【0088】
更に、位相調整装置100及びS&H回路120〜124によって、保持タイミングTE、TC及びTLのタイミングで、比較回路18の出力する判定信号を保持することができる。
更に、信号処理部130の初期同期部130aと位相調整装置100とによって、電源投入後の初期状態において、比較回路18の出力する有判定信号の出力タイミングと、S&H回路120〜124の保持タイミングとの同期を確立することができる。
更に、信号処理部130の同期維持部130bと位相調整装置100とによって、S&H回路120〜124の保持タイミングの状態に基づき、初期同期部130aにおいて確立した同期を維持することができる。
更に、信号処理部130の復調部130cによって、受信したUWB信号を復調することができる。
【0089】
従って、位相調整装置100を用いて、比較回路118の有判定信号の出力タイミングとS&H回路120〜124の保持タイミングとの同期の確立及び維持を行うことができる。これによって、位相の調整範囲に制限がない状態で、同期確立及び同期維持のための位相調整を行うことができ、効率的に位相調整を行うことができる。
また、S&H回路120〜124の3つのS&H回路の保持タイミングの状態に基づき同期タイミングを調整することができるので、より高精度に、位相調整装置100を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができる。
【0090】
上記第2実施形態において、アンテナ110は、形態4の無線受信手段に対応し、LNA112は、形態4の増幅手段に対応し、整流回路114及びDCアンプ116は、形態4の検波信号生成手段に対応し、比較回路118は、形態4又は5の判定手段に対応する。
また、上記第2実施形態において、S&H回路120〜124は、形態5又は6の第1〜第3のサンプリング&ホールド回路に対応し、保持タイミングTE、TC及びTEは、形態6のサンプリングのタイミングT1、T2及びT3に対応する。
【0091】
〔第2実施形態の変形例1〕
次に、本発明の第2実施形態の変形例1を図面に基づき説明する。図11〜図12は、本発明に係る位相調整装置及び無線受信装置の第2実施形態の変形例1を示す図である。
上記第2実施形態では、電源が投入されている間は、UWB信号を受信していない期間でもLNA112が動作する。これに対して、本変形例では、UWB信号の受信タイミングに基づき、受信期間はLNA112を動作状態とし、受信しない期間はLNA112を停止状態にする制御を行う点が異なる。
以下、上記第2実施形態と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
【0092】
まず、図11に基づき、変形例1の無線受信装置2の構成を説明する。
ここで、図11は、変形例1の無線受信装置2の構成を示すブロック図である。
図11に示すように、無線受信装置2は、位相調整装置100と、アンテナ110と、低雑音増幅器(LNA)112と、整流回路114と、DCアンプ116と、比較回路118と、サンプリング&ホールド(S&H)回路120〜124と、遅延段回路126及び128と、信号処理部130とを含んで構成される。
無線受信装置2は、更に、LNAタイミング生成回路140と、遅延段回路142及び144とを含んで構成される。
【0093】
上記構成によって、位相調整装置100から出力された遅延信号は、遅延段回路142及び144を介した後に、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126を介して入力され、S&H回路124に遅延段回路126及び128を介して入力される。
LNA112は、LNAタイミング生成回路140からのON−OFF信号(後述)に基づき、ON−OFF信号がオン状態を示す信号であれば、自己を動作状態に切り替える。一方、ON−OFF信号がオフ状態を示す信号であれば、自己を停止状態に切り替える。
具体的に、LNA112を停止状態にする場合は、例えば、LNA112を構成する電流を供給するラインのトランジスタをオフにするON−OFF信号を供給する。一方、動作状態にする場合は、このトランジスタをオンにするON−OFF信号を供給する。
【0094】
LNAタイミング生成回路140は、位相調整装置100から入力された遅延信号と、この遅延信号を遅延段回路142で遅延させた遅延信号とに基づき、LNA112の動作状態(ON)と停止状態(OFF)とを切り替えるON−OFF信号を生成する。そして、生成したON−OFF信号を、LNA112に出力する。
このON−OFF信号は、一定周期で断続的に受信されるUWB信号の受信タイミングにおいて、LNA112を動作状態とし、受信しないタイミングにおいて、LNA112を停止状態とする信号となる。
具体的に、ON−OFF信号は、比較回路118の出力する有判定信号の出力タイミングと、S&H回路120〜124の保持タイミングとの同期が確立しているときに、位相調整装置100から出力される遅延信号に基づき生成される。
【0095】
次に、図12に基づき、本変形例の無線受信装置2の動作を説明する。
ここで、図12は、同期状態の第2の判定方法を示す図である。
無線受信装置2は、電源が投入されると、初期化処理を実行し、初期化処理が完了すると、UWB信号の受信処理を開始する。
そして、アンテナ110によってUWB信号を受信すると、無線受信装置1は、LNA112において、受信したUWB信号(交流信号)を増幅して、増幅したUWB信号を整流回路114に出力する。
なお、本変形例では、比較回路118の有判定信号の出力タイミングと、S&H回路120〜124の保持タイミングとの同期が確立するまでは、UWB信号を受信しない期間においてもLNA112を動作状態にし続けることとする。
以降の、整流回路114、DCアンプ116及び比較回路118の動作は、上記第2実施形態と同様となるので記載を省略する。
【0096】
一方、位相調整装置100は、信号処理部130からの指令信号に応じて、基準となる接続切替回路SWをオン状態に、それ以外の接続切替回路SWをオフ状態にして、基準となる接続切替回路SWを介して遅延信号(クロック信号)をS&H回路120〜124に向けて出力する。
位相調整装置100から出力された遅延信号は、遅延段回路142及び144を介した後に、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126を介して入力され、S&H回路124に遅延段回路126及び128を介して入力される。
【0097】
そして、S&H回路120〜124は、入力された遅延信号の立ち上がりのタイミングで、即ち、保持タイミングTE、TC及びTLで、比較回路118から入力される判定信号をそれぞれ保持(サンプリング及びホールド)する。
また、信号処理部130は、UWB信号の受信処理の開始に応じて、有判定信号の出力タイミングとS&H回路120〜124の保持タイミングとの同期を確立する同期確立処理を開始する(ステップS100の「Yes」の分岐)。
【0098】
本変形例では、有判定信号の信号幅TwとS&H回路120〜124の保持タイミングTE、TC及びTLとの関係が、下式(2)で表す関係となるように各回路のパラメータ(遅延量など)を設定する。
TE<TC−Tw/2<TC<TC+Tw/2<TL ・・・(2)
そして、初期同期部130aは、上式(2)の関係において、保持タイミングTCにおいてのみ有判定信号がサンプリングされたときに、同期が確立していると判定する。
具体的に、初期同期部130aは、まず、位相調整装置100に、接続切替回路SW1をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS102〜S104)。そして、生成した指令信号を位相調整装置100に送信する(ステップS106)。
【0099】
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SW1をオンにし、接続切替回路SW2〜SWMをオフにする切替制御信号CSW1〜CSWMを生成し、これらを接続切替回路SW1〜SWMに出力する。
これによって、接続切替回路SW1をオン状態に、接続切替回路SW2〜SWMがオフ状態となって、インバーター回路IV1とIV2の接続部から出力される遅延信号が、接続切替回路SW1を介して、LNAタイミング生成回路140及びS&H回路120〜124に向けて出力される。
【0100】
この遅延信号は、そのままLNAタイミング生成回路140に入力されると共に、遅延段回路142を介してLNAタイミング生成回路140に入力される。また、遅延信号は、遅延段回路142及び144を介した後、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。つまり、この入力タイミングが、本変形例における保持タイミングTE、TC及びTLとなる。
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
【0101】
一方、初期同期部130aは、S&H回路120〜124から入力された保持結果に基づき、S&H回路122の保持結果のみがHighレベルであれば、同期が確立したと判定する(ステップS108の「Yes」の分岐)。つまり、図12(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTCのみが含まれている場合に、同期が確立したと判定する。
また、S&H回路120及び124の保持結果の少なくとも一方がLowレベルであれば、同期が確立していないと判定する(ステップS108の「No」の分岐)。具体的に、判定信号がHighレベルの期間(Tw)に、例えば図12(b)や(d)のように、保持タイミングTC及びTLが含まれている、またはTE及びTCが含まれている場合に同期が確立していないと判定する。また、保持タイミングTE、TC及びTLのいずれも含まれていない場合も、同期が確立していないと判定する。
【0102】
初期同期部130aは、同期が確立していないと判定した場合は、次に、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS112〜S114の「No」の分岐、ステップS104)。更に、生成した指令信号を位相調整装置100に送信する(ステップS106)。
そして、初期同期部130aにおいて、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせたときの、S&H回路120〜124から入力された保持結果に基づき、上記同様の判定処理を行う(ステップS108)。
【0103】
このように、同期が確立していないと判定するごとに、オンにする接続切替回路SWnを決定する変数nの値を2ずつシフトして、該当する接続切替回路SWnをオンにする。そして、初期同期部130aは、接続切替回路SWMまでオンにした後は、周回して接続切替回路SW2をオンにし、同様に変数nの値を2ずつシフトさせながら該当する接続切替回路SWをオンにする。最終的に、接続切替回路SW(M−1)までオンにし、それでも同期が確立しない場合は、同期の確立に失敗したと判断する(ステップS116)。
【0104】
そして、初期同期部130aにおいて、同期が確立したと判定した場合に、信号処理部130は、LNAタイミング生成回路140に、ON−OFF信号の供給処理の開始指示を出力する。
これによって、LNAタイミング生成回路140は、位相調整装置100からの遅延信号と、これを遅延段回路142において遅延させた遅延信号とに基づき、ON−OFF信号を生成する。具体的に、UWB信号を受信するタイミングでLNA112を動作状態にし、受信しないタイミングでLNA112を停止状態にするON−OFF信号を生成する。ここでは、Highレベルのときに、LNA112を動作状態にし、LowレベルのときにLNA112を停止状態にするON−OFF信号を生成する。そして、LNAタイミング生成回路140は、生成したON−OFF信号をLNA112に出力する。
【0105】
LNA112は、LNAタイミング生成回路140からHighレベルのON−OFF信号が入力されると、現在、停止状態の場合は、自己を動作状態へと切り替える。一方、LNAタイミング生成回路140からLowレベルのON−OFF信号が入力されると、現在、動作状態の場合は、自己を停止状態へと切り替える。
また、同期が確立していると判定した場合に、初期同期部130aは、同期維持部130bに同期維持処理の開始指示を出力する(ステップS110)。
【0106】
同期維持部130bは、初期同期部130aからの開始指示に応じて(ステップS200の「Yes」の分岐)、S&H回路120〜124の保持タイミングの観測を開始する(ステップS202)。そして、この観測結果に基づき、まず、同期がとれているか否かを判定する(ステップS204)。
具体的に、同期維持部130bは、図12(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTCのみを含む場合に、同期がとれていると判定する(ステップS204の「Yes」の分岐)。更に、図12(b)又は(d)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTCに加えて、TE又はTLが含まれている場合にも、同期がとれていると判定する(ステップS204の「Yes」の分岐)。
【0107】
一方、同期維持部130bは、判定信号がHighレベルの期間(Tw)に、TE、TC及びTLの全てが含まれていない場合に、同期がとれていないと判定する(ステップS204の「No」の分岐)。
同期がとれていないと判定した場合に、同期維持部130bは、初期同期部130aに対して、同期確立処理に移行するように開始指示を出力する(ステップS218)。
また、同期がとれていると判定した場合に、図12(b)に示すように、保持タイミングTEのみが、Twに含まれていない場合は(ステップS206の「Yes」の分岐)、同期タイミングに対して遅延信号の位相が進んでいると判定する。
このように位相が進み気味になっている場合に、同期維持部130bは、上記第2実施形態と同様に変数nの値を変更する(ステップS208)。
【0108】
また、同期がとれていると判定した場合に、図12(d)に示すように、保持タイミングTLのみが、Twに含まれていない場合は(ステップS214の「Yes」の分岐)、同期タイミングに対して遅延信号の位相が遅れていると判定する。
このように位相が遅れ気味になっている場合に、同期維持部130bは、上記第2実施形態と同様に変数nの値を変更する(ステップS216)。
【0109】
そして、同期維持部130bは、上記変更後の変数nの値で決定される接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS210)。更に、生成した指令信号を位相調整装置100に送信する(ステップS212)。
これにより、位相が進み気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt遅れた遅延信号が接続切替回路SWnを介して出力される。
【0110】
また、位相が遅れ気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt進んだ遅延信号が接続切替回路SWnを介して出力される。
この遅延信号は、遅延段回路142及び144で遅延後に、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。
これにより、図12(b)に示すように、位相が進み気味のときは、そのときよりも位相を遅らせた遅延信号が入力されるので、図12(c)に示すように、保持タイミングTEに加えて、TLがTwの期間に含まれないようになる。
【0111】
また、図12(d)に示すように、位相が遅れ気味のときは、そのときよりも位相を進めた遅延信号が入力されるので、図12(e)に示すように、保持タイミングTLに加えて、TEがTwの期間に含まれないようになる。
なお、1度の変更では、保持タイミングTCのみがTwに含まれる同期状態にならないときは、この同期状態となるまで更に位相を遅らせる、又は位相を進めるように、変数nの値を順に変更する。
【0112】
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
同期維持部130bは、これらの保持結果に基づき、再び、同期がとれているか否かを判定する(ステップS204)。
以降は、上記ステップS204〜S216の各処理の繰り返しとなる。
【0113】
以上、本変形例の無線受信装置1は、LNAタイミング生成回路140によって、UWB信号の受信タイミングに合わせて、LNA112の動作状態と停止状態とを切り替えることができる。
これによって、同期の確立した状態における位相調整装置100の遅延信号に基づき、UWB信号を受信する期間にLNA112を動作状態にし、UWB信号を受信しない期間にLNA112を停止状態にするON−OFF信号を生成することができる。従って、LNA112を、正確なタイミングで動作状態及び停止状態に切り替えることができると共に、LNA112において消費される電力量を低減することができる。
【0114】
上記第2実施形態の変形例1において、アンテナ110は、形態4の無線受信手段に対応し、LNA112は、形態4の増幅手段に対応し、整流回路114及びDCアンプ116は、形態4の検波信号生成手段に対応し、比較回路118は、形態4又は5の判定手段に対応する。
また、上記第2実施形態の変形例1において、S&H回路120〜124は、形態5又は7の第1〜第3のサンプリング&ホールド回路に対応し、保持タイミングTE、TC及びTEは、形態7のサンプリングのタイミングT1、T2及びT3に対応し、LNAタイミング生成回路140は、形態8の動作状態切替手段に対応する。
【0115】
〔第2実施形態の変形例2〕
次に、本発明の第2実施形態の変形例2を図面に基づき説明する。図13は、本発明に係る位相調整装置及び無線受信装置の第2実施形態の変形例2を示す図である。
上記第2実施形態の変形例1では、遅延段回路126、128、142及び144の構成を特に規定しなかった。これに対して、本変形例では、これらの遅延段回路を、遅延段回路10を構成するインバーター回路IVと同じ特性のインバーター回路を用いて構成すると共に、遅延段回路10に供給する制御電圧と同じ制御電圧を供給して遅延量を制御する点が異なる。
以下、上記変形例1と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
【0116】
まず、図13に基づき、変形例2の無線受信装置3の構成を説明する。
ここで、図13は、変形例2の無線受信装置3の一部の構成を示すブロック図である。
なお、無線受信装置3は、上記変形例1の無線受信装置2の構成要素を全て含んでおり、その構成要素の一部を変更したものとなる。従って、図13は、変更部に係る構成要素のみを記載し、その他の構成要素を省略している。
図13に示すように、無線受信装置3は、位相調整装置100における、位相同期用回路20から遅延段回路10の各インバーター回路IV1〜IVNに供給される制御電圧を、遅延段回路126、128、142及び144を構成する各インバーター回路にも供給する構成となっている。
【0117】
本変形例において、遅延段回路126、128、142及び144は、遅延段回路10を構成するインバーター回路IVと同じ特性のインバーター回路を複数直列に接続した構成される。
つまり、遅延段回路126、128、142及び144は、上記第1実施形態で説明した、図2に示すインバーター回路IVの構成と同じ構成で、且つ回路素子(PTr1、PTr2、NTr1及びNTr2)が同じ特性のもので構成されたインバーター回路を用いて構成される。
従って、遅延段回路10に供給するものと同じ制御電圧を、遅延段回路126、128、142及び144を供給することで、これら遅延段回路の各インバーター回路の遅延量を、遅延段回路10の各インバーター回路IVの遅延量で一定に保つことができる。
【0118】
他の構成は、上記変形例1の無線受信装置2と同様となる。よって、各インバーター回路の遅延量を精度良く一定に保てる点以外は、その動作内容は無線受信装置2と同様となるので説明を省略する。
以上、遅延段回路126、128、142及び144を、遅延段回路10を構成するインバーター回路IVと同じ特性のインバーター回路によって構成した。
更に、位相調整装置100の位相同期用回路20が、遅延段回路10の各インバーター回路IV1〜IVNに供給する遅延量を制御する制御電圧を、遅延段回路126、128、142及び144のインバーター回路にも供給するようにした。
【0119】
これによって、遅延段回路126、128、142及び144の各インバーター回路の遅延量を、遅延段回路10の各インバーター回路IVの遅延量と同じ遅延量で一定に保つことができる。従って、より高精度に、LNA112の切替タイミング、有判定信号の出力タイミングとS&H回路120〜124の保持タイミングとの同期の確率及び同期の維持を行うことができる。
上記第2実施形態の変形例2において、遅延段回路126、128、142及び144は、形態9の第2の遅延段回路に対応する。
【0120】
なお、上記第1実施形態において、オン状態とする接続切替回路SW1〜SWMを、・・・→SW1→SW3→SW5→・・・→SW(M−2)→SWM→SW2→SW4→・・・→SW(M−3)→SW(M−1)→SW1→・・・の順で選択する構成とした。また、・・・→SWM→SW(M−2)→・・・SW5→SW3→SW1→SW(M−1)→SW(M−3)→・・・→SW4→SW2→SWM→・・・の順で選択する構成とした。しかし、この構成に限らず、先に選択されているものに対して1つ隣のものを選択せず且つ1つおきの並び順を守るのならば、必要な位相差のものを任意に選択(SW1の次にSW5を選択など)する構成としてもよい。
【0121】
また、上記各実施形態及び上記各変形例において、各回路を構成するトランジスターをNチャンネル型のMOSトランジスター又はPチャンネル型のMOSトランジスターとしたが、MOSトランジスターに限らず、バイポーラ・トランジスターなど、本発明に適用可能な性能を有するものであればどのような素子を適用してもよい。
また、上記第2実施形態及び上記各変形例において、UWB信号を受信する構成を例に挙げて説明したが、これに限らず、一定周期で断続的に情報信号を含む無線信号を受信する構成であれば、UWB信号以外の無線信号の受信に本発明を適用してもよい。
【0122】
また、上記各実施形態及び上記各変形例は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
また、本発明は上記各実施形態及び上記各変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【符号の説明】
【0123】
1〜3…無線受信装置、100…位相調整装置、10,126,128,142,144…遅延段回路、20…位相同期用回路、30…接続切替回路群、40…切替制御回路、110…アンテナ、112…LNA、114…整流回路、116…DCアンプ、118…比較回路、120〜124…S&H回路、130…信号処理部、130a…初期同期部、130b…同期維持部、130c…復調部、140…LNAタイミング生成回路
【技術分野】
【0001】
本発明は、効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置に関する。
【背景技術】
【0002】
従来、LSIにおいて、クロックの遅延または位相を調整する際に、遅延要素であるバッファー回路やインバーター回路などを複数直列に接続した構成の遅延段がよく利用される。例えば無線機器では、受信信号と受信回路内部のクロックの同期に遅延段を利用することが多い。近年のLSIの高速化及び大規模化を実現するために遅延段は必須の回路であるといえる。
また、携帯電話等のバッテリー駆動を基本とする機器において、消費電力は駆動時間に直接影響を及ぼすため、低消費電力化は大きな課題である。近年のLSIにおいて必須である遅延(位相)調整回路の低消費電力化は、そうした携帯機器にとって有益である。
また、従来の位相調整回路は、遅延素子として(正転)バッファーを採用した遅延段を利用したものが多く、例えば、特許文献1に記載の位相調整回路、特許文献2に記載の同期型半導体集積回路装置などがある。
【0003】
特許文献1の位相調整回路は、直列接続されるn段(nは正整数)の可変遅延回路を備え、最終段の可変遅延回路の出力を初段の可変遅延回路の入力に負帰還する電圧制御発振回路と、前記電圧制御発振回路の出力と外部より供給されるクロックとの位相を比較し、遅延制御信号を出力して前記電圧制御発振回路の各段の可変遅延回路における遅延時間を制御し、位相をロックさせる位相同期ループ手段とを具備するものである。例えば、PLLやDLL等の電圧制御発振回路で遅延量(位相)を一定に維持する。
また、特許文献2の同期型半導体集積回路装置は、内部クロック信号の位相同期調整時において、位相の粗調整を行なった後、微調整動作を行なう。この位相の微調整動作時において微調整範囲を超えて位相調整が必要となる場合には、粗調整の精度で内部クロック信号の位相を変更させた後、微調整動作を実行する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平10−200401号公報
【特許文献2】特開2000−163961号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記特許文献1の位相調整回路では、位相の調整範囲が限られており、上記特許文献2の同期型半導体集積回路装置のように、粗調整用の位相調整回路と微調整用の位相調整回路を組み合わせるなどしてその欠点を補わなければならない。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置を提供することを目的としている。
【課題を解決するための手段】
【0006】
〔形態1〕 上記目的を達成するために、形態1の位相調整装置は、制御信号によって遅延量を可変可能な第1〜第N(Nは3以上の奇数)のインバーター回路を直列接続し且つその始端と終端とを接続してループ構成とした遅延段回路と、
前記N個のインバーター回路の各々に一対一に対応し、各インバーター回路の出力する遅延信号をその供給先の回路に供給する供給状態と、前記遅延信号の前記供給先の回路への供給を遮断する遮断状態とを切り替える第1〜第M(Mは、3以上の奇数)の接続切替手段と、
前記第1〜第Mの接続切替手段の前記供給状態及び前記遮断状態の切替を制御する切替制御手段と、を備え、
前記切替制御手段は、前記第1〜第Mの接続切替手段から、前記第1〜第Nのインバーター回路のうち1つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを1つずつ選択し、選択した接続切替手段を前記供給状態に切り替える制御をすると共に、その他の供給状態の接続切替手段を前記遮断状態に切り替える制御をする。
【0007】
このような構成であれば、遅延段回路が、制御信号によって遅延量を可変可能な複数のインバーター回路によるループ構成となっているので、発振器としての機能を有する。
これによって、各インバーター回路から、遅延信号としてそれぞれ遅延量の異なるクロック信号を出力することができる。
更に、切替制御手段によって、第1〜第Mの接続切替手段から、ループ構成となっている第1〜第Nのインバーター回路のうち、その接続順に1つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを、1つずつ選択することができる。更に、切替制御手段によって、第1〜第Mの接続切替手段のうち選択した1つを供給状態となるように制御し、他の供給状態のものを遮断状態となるように制御することができる。
【0008】
これによって、遅延段回路を構成する第1〜第Nのインバーター回路から出力されるそれぞれ遅延状態の異なる遅延信号のうち、1つおきに且つ周回して順に並ぶ各インバーター回路に対応する1つを、選択的に供給先の回路に供給することができる。
従って、第1〜第Mの接続切替手段の供給状態及び遮断状態を適宜切り替えることで、供給先の回路への遅延信号の遅延量(位相)を簡易に調整することができるという効果が得られる。
更に、第1〜第Mの接続切替手段から、1つおきに且つ周回して順に並ぶ第1〜第Nのインバーター回路に対応するものを1つずつ選択し、選択した接続切替回路を供給状態に、その他の供給状態の接続切替回路を遮断状態に切り替える制御をするようにした。
これによって、粗調整回路等の特別な回路を別途設けることなく、位相の調整範囲が制限されない位相調整装置を構成することができるという効果が得られる。
【0009】
〔形態2〕 更に、形態2の位相調整装置は、形態1の位相調整装置において、前記遅延段回路は、前記第1〜第Nのインバーター回路をこの順番に直列接続し、且つ第1のインバーター回路の入力端子と第Nのインバーター回路の出力端子とを電気的に接続してループ構成とし、
前記第1〜第Nのインバーター回路における第n(nは、1≦n≦(N−2))の整数)のインバーター回路の出力する遅延信号と第(n+2)のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、且つ第Nのインバーター回路の出力する遅延信号と第2のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、各インバーター回路の遅延量を設定した。
このような構成であれば、供給先の回路への遅延信号の遅延量(位相)を、最小で「2π/N」の単位で調整することができるという効果が得られる。
【0010】
〔形態3〕 更に、形態3の位相調整装置は、形態1又は2の位相調整装置において、前記第1〜第Mの接続切替手段は、その各々が、
ゲート端子が前記第1〜第Nのインバーター回路のうちいずれか1つの出力端子と電気的に接続され、ソース端子が高電位側の電源ノードに接続されたPチャンネル型の第1の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ソース端子が前記第1の電界効果トランジスターのドレイン端子と電気的に接続されたPチャンネル型の第2の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ドレイン端子が前記第2の電界効果トランジスターのドレイン端子と電気的に接続されたNチャンネル型の第3の電界効果トランジスターと、
ゲート端子が前記第nのインバーター回路の出力端子と電気的に接続され、ドレイン端子が前記第3の電界効果トランジスターのソース端子と電気的に接続され、ソース端子が低電位側の電源ノードと電気的に接続されたNチャンネル型の第4の電界効果トランジスターと、
前記第2の電界効果トランジスターのドレイン端子と前記第3の電界効果トランジスターのドレイン端子とに電気的に接続された信号出力部と、を含んで構成される。
【0011】
このような構成であれば、単位パルス信号生成部は、タイミング信号生成部から出力される遅延信号の遅延状態に応じたタイミングの2つ以上の論理信号を論理演算して単位パルス信号を生成することができる。
このような構成であれば、ソース接地となる第1の電界効果トランジスターと、ゲート接地となる第2の電界効果トランジスターとがカスコード接続され、ソース接地となる第4の電界効果トランジスターと、ゲート接地となる第3の電界効果トランジスターとがカスコード接続される。
【0012】
一方、第1及び第4の電界効果トランジスターのゲート端子には、切替制御手段からの信号が入力され、第2及び第3の電界効果トランジスターのゲート端子には、遅延段回路からの遅延信号が入力される。
従って、回路全体の周波数特性がゲート接地増幅回路のものとなり、第2及び第3の電界効果トランジスターにおけるミラー効果の影響を低減することができる。これにより、接続切替手段における容量負荷の変動を低減することができ、供給先の回路への遅延信号の変動(位相の変動など)を低減することができるという効果が得られる。
【0013】
〔形態4〕 一方、上記目的を達成するために、形態4の無線受信装置は、一定周期で断続的に発信される無線信号を受信する無線受信手段と、
前記無線受信手段で受信した無線信号を増幅する増幅手段と、
前記増幅手段で増幅した無線信号を整流して検波信号を生成する検波信号生成手段と、
前記検波信号に基づき前記受信した無線信号中に情報信号が有るか否かを判定する判定手段と、
形態1乃至3のいずれか1に記載の位相調整装置と、
前記位相調整装置の前記遅延回路で遅延した遅延信号に基づき前記判定手段の判定結果を保持する判定結果保持手段と、
前記無線信号の受信を開始した初期状態において、前記位相調整装置の前記切替制御手段を制御して、前記情報信号が有るときの判定結果を示す信号である有判定信号の出力タイミングと前記判定結果保持手段の保持タイミングとを同期させる初期同期手段と、
前記位相調整装置の前記切替制御手段を制御して、前記受信した無線信号に対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記初期同期手段による前記出力タイミングと前記保持タイミングとの同期を維持する同期維持手段と、を備える。
【0014】
このような構成であれば、無線受信手段で、例えば、UWB(Ultra Wide Band)の周波数帯域の無線信号のような、一定周期で断続的にパルス(情報信号)を有する無線信号が受信されると、増幅手段で、受信した無線信号が増幅される。増幅された無線信号は、検波信号生成手段で整流され、検波信号が生成される。検波信号が生成されると、判定手段で、検波信号に基づき、この信号に対応する無線信号中に情報信号が有るか否かを判定する。この判定結果を示す信号は、判定結果保持手段で、形態1乃至3のいずれか1の位相調整装置からの遅延信号(クロック信号)に基づくタイミングで保持される。
【0015】
一方、初期同期手段で、情報信号が有るときの判定結果を示す有判定信号の出力タイミングと判定結果保持手段の保持タイミングとを同期させる処理が行われる。更に、同期維持手段で、前記有判定信号の出力タイミングに対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記出力タイミングと前記保持タイミングとの同期が維持されるように、前記位相調整装置の前記切替制御手段が制御される。
従って、位相の調整範囲に制限がない状態で、同期維持のための位相調整を行うことができ、例えば、同期のタイミングが大幅にずれるような状態が発生しても、制限を受けずに、効率的に位相調整を行うことができるという効果が得られる。
【0016】
〔形態5〕 更に、形態5の無線受信装置は、形態4の無線受信装置において、前記判定結果保持手段は、前記位相調整装置からの遅延信号に基づき、前記判定手段の各判定結果をその出力期間においてそれぞれ異なるタイミングで保持する第1〜第3のサンプリング&ホールド回路を有し、
前記初期同期手段は、前記有判定信号の出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとをそれぞれ同期させ、
前記同期維持手段は、前記初期同期手段による前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとの同期を維持する。
このような構成であれば、第1〜第3のサンプリング&ホールド回路の異なる3つの保持タイミングを用いて、有判定信号の出力タイミングと、各サンプリング&ホールド回路の保持タイミングとの初期の同期の確立及び確立された同期の維持を行うことができる。
これによって、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【0017】
〔形態6〕 更に、形態6の無線受信装置は、形態5の無線受信装置において、前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T2−Tw/2<T1<T2<T3<T2+Tw/2」となる関係に設定し、
前記初期同期手段は、前記第1〜第3のサンプリング&ホールド回路が前記T1、T2及びT3の全てのタイミングで前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
【0018】
前記同期維持手段は、前記T1のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御する。
このような構成であれば、初期同期手段で、第1〜第3のサンプリング&ホールド回路が同時に有判定信号をサンプリングしたときに、前記有判定信号の出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定することができる。
【0019】
そして、同期維持手段は、第1のサンプリング&ホールド回路のみがT1のタイミングで前記有判定信号をサンプリングできないときは、そのサンプリングのタイミングを遅らせるように前記切替制御手段を制御する。一方、第3のサンプリング&ホールド回路のみがT3のタイミングで前記有判定信号をサンプリングできないときは、そのサンプリングのタイミングを早めるように前記切替制御手段を制御する。
これによって、3つのサンプリング&ホールド回路のサンプリングの状態に基づき、位相の進み及び遅れ等の同期の状態を検出して同期タイミングを調整することができるので、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【0020】
〔形態7〕 更に、形態7の無線受信装置は、形態5の無線受信装置において、前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T1<T2−Tw/2<T2<T2+Tw/2<T3」となる関係に設定し、
前記初期同期手段は、前記第2のサンプリング&ホールド回路のみが前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記T1のタイミングで前記有判定信号をサンプリングしたときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングで前記有判定信号をサンプリングしたときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御する。
【0021】
このような構成であれば、初期同期手段で、第2のサンプリング&ホールド回路のみが有判定信号をサンプリングしたときに、前記受信タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定することができる。
そして、同期維持手段は、第1のサンプリング&ホールド回路がT1のタイミングで前記有判定信号をサンプリングしたときは、そのサンプリングのタイミングを遅らせるように前記切替制御手段を制御する。一方、第3のサンプリング&ホールド回路がT3のタイミングで前記有判定信号をサンプリングしたときは、そのサンプリングのタイミングを早めるように前記切替制御手段を制御する。
これによって、3つのサンプリング&ホールド回路のサンプリングの状態に基づき、位相の進み及び遅れ等の同期の状態を検出して同期タイミングを調整することができるので、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【0022】
〔形態8〕 更に、形態8の無線受信装置は、形態4乃至7のいずれか1の無線受信装置において、前記位相調整装置の出力する遅延信号に基づき、前記増幅手段を前記無線信号の受信タイミングで動作状態にし、前記増幅手段を前記無線信号を受信しないタイミングで停止状態にする動作状態切替手段を備える。
このような構成であれば、例えば、UWBの周波数帯域の無線信号のように一定周期で断続的にパルス(情報信号)を有する無線信号を受信する場合に、動作状態切替手段によって、パルスを含む無線信号を受信する期間に増幅手段を動作状態にし、パルスを含む無線信号を受信しない期間に増幅手段を停止状態にすることができる。これによって、増幅手段を、正確なタイミングで動作状態及び停止状態にすることができると共に、増幅手段において消費される電力量を低減することができるという効果が得られる。
【0023】
〔形態9〕 更に、形態9の無線受信装置は、形態4乃至8のいずれか1の無線受信装置において、前記位相調整装置の後段に設けられた、前記遅延段回路を構成するインバーター回路と同じ特性のインバーター回路を複数直列接続して構成した第2の遅延段回路を備え、
前記位相調整装置の遅延段回路に供給する制御電圧と同じものを前記第2の遅延段回路に供給し、当該第2の遅延段回路によって、少なくとも前記増幅手段及び前記判定情報保持手段の動作タイミングを決定する信号を生成する。
【0024】
このような構成であれば、位相調整装置の有する遅延段回路のインバーター回路の遅延量を制御する制御信号を、この遅延段回路のインバーター回路と同じ特性のインバーター回路から構成される第2の遅延段回路に供給することができる。これにより、第2の遅延段回路のインバーター回路も、位相調整装置の有する遅延段回路のインバーター回路と同様の遅延量で一定に保たれるように制御することができる。但し、位相調整装置の遅延段回路と同様にインバーター回路の特性や使用条件(使用環境など)によって遅延量はばらつく。
従って、判定結果保持手段を構成するサンプリング&ホールド回路のサンプリングタイミングや、増幅手段の動作状態及び停止状態の切替タイミングを決定する信号を精度よく作ることができるという効果が得られる。
【図面の簡単な説明】
【0025】
【図1】本発明に係る位相調整装置100の概略構成を示すブロック図である。
【図2】インバーター回路IV1〜IVNの回路構成例を示す図である。
【図3】位相同期用回路20の詳細な構成を示すブロック図である。
【図4】接続切替回路SW1〜SWMの回路構成例を示す図である。
【図5】位相調整装置100の一構成例を示す図である。
【図6】図5の位相調整装置100の出力信号のタイミングチャートの一例を示す図である。
【図7】無線受信装置1の構成を示すブロック図である。
【図8】無線受信装置1における同期確立処理の一例を示すフローチャートである。
【図9】無線受信装置1における同期維持処理の一例を示すフローチャートである。
【図10】同期状態の第1の判定方法を示す図である。
【図11】変形例1の無線受信装置2の構成を示すブロック図である。
【図12】同期状態の第2の判定方法を示す図である。
【図13】変形例2の無線受信装置3の一部の構成を示すブロック図である。
【発明を実施するための形態】
【0026】
〔第1実施形態〕
以下、本発明の第1実施形態を図面に基づき説明する。図1〜図6は、本発明に係る位相調整装置及び無線受信装置の第1実施形態を示す図である。
まず、本発明に係る位相調整装置の概略構成を図1に基づき説明する。図1は、本発明に係る位相調整装置100の概略構成を示すブロック図である。
位相調整装置100は、図1に示すように、遅延段回路10と、位相同期用回路20と、接続切替回路群30と、切替制御回路40とを含んで構成される。
遅延段回路10は、制御電圧によって遅延量を可変可能なN(Nは3以上の奇数)個のインバーター回路IV1〜IVNを末尾の番号の若い順に直列接続すると共に、IV1の入力端子とIVNの出力端子とを接続してループ構成としている。つまり、遅延段回路10は、電圧制御型のリング発振器の構成を有している。
【0027】
この構成によって、各インバーター回路は、入力端子に入力された信号を反転すると共に、制御電圧によって設定された遅延量で遅延させて、後段のインバーター回路に出力する。なお、上記構成から、インバーター回路IVNの出力はインバーター回路IV1に入力されるため、信号は反転且つ遅延しながらループする。これによって、各接続部からは、遅延信号としてそれぞれ遅延量(位相)の異なるクロック信号が出力される。
位相同期用回路20は、参照クロック(Ref CLK)の位相と、遅延段回路10のインバーター回路IVNから出力される遅延信号の位相とを同期させる機能を有している。
接続切替回路群30は、遅延段回路10の各接続部に入力端子が電気的に接続されたM個(Mは、M=Nの奇数)の接続切替回路SW1〜SWMを含んで構成される。
【0028】
接続切替回路SW1〜SWMは、切替制御回路40からの制御信号に応じて、遅延段回路10の各接続部から入力される遅延信号の伝送経路の後段の回路への電気的な接続及び切断を切り替える機能を有している。
本実施形態において、接続切替回路SW1〜SWMの出力端子は、ワイヤードOR接続されて、遅延信号の供給先の回路の入力端子等に電気的に接続される。
【0029】
切替制御回路40は、外部コントローラからの指令信号に応じて、接続切替回路SW1〜SWMからの遅延信号の供給及び遮断を切り替える切替制御信号CSW1〜CSWMを生成し、これを各接続切替回路SW1〜SWMに供給する。
本実施形態では、具体的に、切替制御回路40は、インバーター回路IV1〜IVNにそれぞれ一対一に対応する接続切替回路SW1〜SWMに対して、1つおきに且つ周回して順に並ぶ各インバーター回路IVに対応するもののうち指令信号で指定されたものを1つずつ選択する。そして、選択した接続切替回路SWが、遅延信号を後段の回路に供給するように、該当する接続切替回路SWのPTr4及びNTr3のオン・オフを切り替える切替制御信号CSWを生成し、これを選択した接続切替回路SWに供給する。
【0030】
また、切替制御回路40は、非選択の接続切替回路SWに対して、遅延信号が後段の回路に供給されないように、該当する接続切替回路SWのPTr4及びNTr3のオン・オフを切り替える切替制御信号CSWを生成し、これを非選択の接続切替回路SWに供給する。
具体的に、切替制御回路40は、接続切替回路SW1〜SWMをSW1〜SWMと略記して、・・・→SW1→SW3→SW5→・・・→SW(M−2)→SWM→SW2→SW4→SW6→・・・→SW(M−3)→SW(M−1)→SW1→・・・の順番で任意のものを1つずつ選択して、上記したオン・オフの切替制御を行う。
【0031】
また、上記順番とは逆方向に、・・・→SW1→SW(M−1)→SW(M−3)→・・・→SW4→SW2→SWM→SW(M−2)→SW(M−4)→・・・SW5→SW3→SW1→・・・の順番で任意のものを1つずつ選択して、上記したオン・オフの切替制御を行う。
例えば、接続切替回路SW1が選択されたならば、接続切替回路SW1が遅延信号を後段の回路に供給するようにPTr4及びNTr3のオン・オフを切り替える(スイッチをオンにする)切替制御信号CSW1を生成し、これを接続切替回路SW1に供給する。
【0032】
一方、接続切替回路SW1以外の、接続切替回路SW2〜SWMに対しては、接続切替回路SW2〜SWMが遅延信号を後段の回路に供給しないようにPTr4及びNTr3のオン・オフを切り替える(スイッチをオフにする)切替制御信号CSW2〜CSWMを生成する。そして、生成した切替制御信号CSW2〜CSWMを、対応する接続切替回路SW2〜SWMにそれぞれ供給する。
そして、接続切替回路SW1の次は、目的とする信号との位相差に応じて、接続切替回路SW3か、接続切替回路SW(M−1)のいずれかを選択して、同様の切替制御を行う。
【0033】
次に、図2に基づき、インバーター回路IV1〜IVNの詳細な回路構成を説明する。
ここで、図2は、インバーター回路IV1〜IVNの回路構成例を示す図である。
以下、インバーター回路IV1〜IVNは、共通の説明をする場合に、単に、インバーター回路IVと称する。
図2に示すように、インバーター回路IVは、Pチャンネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるPTr1及びPTr2と、Nチャンネル型のMOSFETであるNTr1及びNTr2とを含んで構成される。
そして、PTr1のソース端子が電圧VDDの電源ノードに電気的に接続され、PTr1のドレイン端子がPTr2のソース端子に電気的に接続され、PTr2のドレイン端子がNTr1のドレイン端子に電気的に接続され、NTr1のソース端子がNTr2のドレイン端子に電気的に接続され、NTr2のソース端子が電圧VDDよりも低電位のノード(例えば、GNDノード)に電気的に接続されている。
【0034】
更に、PTr2のドレイン端子とNTr1のドレイン端子との接続部に出力端子が形成され、この出力端子が後段のインバーター回路IVの入力端子(PTr2及びNTr1のゲート端子)に電気的に接続されている。
上記構成によって、PTr1のゲート端子と、NTr2のゲート端子の電圧を制御することで、インバーターに流入する電源電流を制御することができ、これにより遅延量を制御することができる。
【0035】
次に、図3に基づき、位相同期用回路20の詳細な構成を説明する。
ここで、図3は、位相同期用回路20の詳細な構成を示すブロック図である。
位相同期用回路20は、図3に示すように、位相周波数比較器(PFD:Frequency Phase Detecter)20aと、チャージポンプ(CP:Charge-pump)20bと、ローパスフィルタ(LPF:Low-Pass Filter)20cと、制御電圧変換回路20dと、分周回路20eとを含んで構成される。
つまり、本実施形態では、遅延段回路10と位相同期用回路20とからPLL(Phase Locked Loop)を構成している。
PFD20aは、外部のクロック信号発生器から入力される参照クロック信号の位相と、遅延段回路10のインバーター回路IVNから入力される遅延信号の位相との位相差に比例し、且つ正負の出力を有した信号(以下、位相差出力信号と称す)を生成し、これをCP20bに出力する。
【0036】
具体的に、PFD20aは、2つのJKフリップフロップを備え、参照クロック信号と遅延信号とのどちらの立上りが先に入力されたかで正方向と負方向の2種類の出力を持った位相差出力信号を生成する。これにより、「−360°」から「+360°」までの位相差を検出することができる。
CP20bは、PFD20aから入力された位相差出力信号に応じて正及び負に変化する信号をLPF20cに出力する。
具体的に、CP20bは、図示しないが、Nチャンネル型のMOSトランジスタ(以下、NTrと称す)とPチャンネル型のMOSトランジスタ(以下、PTrと称す)とを含み、PTrのドレインを高電位側の電源ノードに接続し、NTrのソースを低電位側の電源ノードに接続し、PTrのソースとNTrのドレインとを接続した構成を有している。そして、この接続部から出力を取り出すようになっている。
【0037】
LPF20cは、CP20bからの信号を直流電圧に変換して、該直流電圧を制御電圧変換回路20dに出力する。
具体的に、CP20bから出力されたPWMの方形波を直流に近い形の信号に変換して、これを制御電圧変換回路20dに出力する。
制御電圧変換回路20dは、LPF20cからの直流電圧を、インバーター回路IVのPTr1のゲート電圧を制御するPMOS制御電圧、及びNTr2のゲート電圧を制御するNMOS制御電圧に変換して、インバーター回路IV1〜IVNに出力する。
分周回路20eは、遅延段回路10から入力される遅延信号を分周して位相周波数比較器20aに出力する。
上記構成によって、参照クロック信号と遅延段回路10の遅延信号との同期を取ることができるので、遅延段回路10のインバーター回路IV1〜IVNの遅延量を精度良く一定に保つことができる。
【0038】
次に、図4に基づき、接続切替回路SW1〜SWMの詳細な回路構成を説明する。
ここで、図4は、接続切替回路SW1〜SWMの回路構成例を示す図である。
以下、接続切替回路SW1〜SWMは、共通の説明をする場合に、単に、接続切替回路SWと称する。
接続切替回路SWは、図4に示すように、Pチャンネル型のMOSFETであるPTr3及びPTr4と、Nチャンネル型のMOSFETであるNTr3及びNTr4と、インバーター回路INVとを含んで構成される。
そして、PTr3のソース端子が電圧VDDの電源ノードに電気的に接続され、PTr3のドレイン端子がPTr4のソース端子に電気的に接続され、PTr4のドレイン端子がNTr3のドレイン端子に電気的に接続されている。
【0039】
更に、NTr3のソース端子がNTr4のドレイン端子に電気的に接続され、NTr4のソース端子が電圧VDDよりも低電位のノード(例えば、GNDノード)に電気的に接続されている。
更に、PTr4のドレイン端子とNTr3のドレイン端子との接続部に出力端子が形成され、この出力端子が後段の回路の入力端子に電気的に接続されている。
更に、PTr3のゲート端子及びNTr4のゲート端子と、遅延段回路10のインバーター回路IVの出力端子とが電気的に接続されている。更に、インバーター回路INVの出力端子とPTr4のゲート端子とが電気的に接続され、インバーター回路INVの入力端子とNTr3のゲート端子と切替制御回路40の出力端子とが電気的に接続されている。
【0040】
以下、PTr3のゲート端子及びNTr4のゲート端子を第1の入力端子と称し、インバーター回路INVの入力端子及びNTr3のゲート端子を第2の入力端子と称する。
上記構成によって、切替制御信号CSWによって、PTr4のゲート端子及びNTr3のゲート端子の電圧を制御することで、遅延信号の後段の回路への供給と遮断とを切り替えることができる。即ち、スイッチ回路として機能させることができる。
また、PTr4とNTr3とから構成されるゲート接地型の回路に対して、ソース接地型のPTr3がPTr4と、ソース接地型のNTr4がNTr3とそれぞれカスコード接続された構成となる。
【0041】
これによって、遅延信号の入力部は、ソース接地型回路によって入力インピーダンスを比較的高くすることができ、遅延信号の出力部は、ゲート接地型回路によってミラー効果の影響を受けなくなるためソース接地型と比較して周波数特性を向上することができる。
つまり、ミラー効果による容量負荷の変動を抑えることができるので、バッファー回路を設けなくても負荷を略一定にすることができ、遅延信号を比較的安定して出力することができる。なお、より高精度に負荷を一定にしたい場合は、接続切替回路SWの前段にバッファー回路を設ける構成としてもよい。
【0042】
次に、図5〜図6に基づき、具体例を挙げて、本実施形態の位相調整装置100の動作を説明する。
ここで、図5は、位相調整装置100の一構成例を示す図である。また、図6は、図5の位相調整装置100の出力信号のタイミングチャートの一例を示す図である。
まず、図5に示す位相調整装置100の構成を説明する。
図5に示す位相調整装置100は、インバーター回路IV1〜IV5から構成される遅延段回路10と、位相同期用回路20と、接続切替回路SW1〜SW5から構成される接続切替回路群30と、切替制御回路40とを含んで構成される。
【0043】
この遅延段回路10は、インバーター回路IV1〜IV5が末尾の番号の若い順に直列接続され、その始端となるインバーター回路IV1の入力端子とその終端となるインバーター回路IV5の出力端子とが電気的に接続されてリング発振器を形成している。そして、この遅延段回路10と、位相同期用回路20とによってPLL回路が構成されている。
接続切替回路群30は、インバーター回路IV1〜IV5の出力端子が、末尾の数字が同じもの同士で第1の入力端子とそれぞれ電気的に接続された接続切替回路SW1〜SW5を含んで構成される。また、接続切替回路SW1〜SW5の第2の入力端子は、切替制御回路40の各対応する出力端子と電気的に接続されている。
【0044】
切替制御回路40は、接続切替回路SW1〜SW5に、それぞれ切替制御信号CSW1〜CSW5(末尾の番号が同じものに対応)を供給して、接続切替回路SW1〜SW5の供給状態と遮断状態との切替を制御する。
また、接続切替回路SW1〜SW5の出力端子は、ワイヤードOR接続されており、遅延信号の供給先の回路と電気的に接続される。
【0045】
次に、図5に示す位相調整装置100の動作を説明する。
位相調整装置100の電源が投入されると、位相同期用回路20によって、外部発振器からの参照クロック信号の位相と、遅延段回路10の出力する遅延信号の位相との同期がとられて、両者が同期した状態でロックされる。つまり、温度などの環境の変化によって、位相がずれて参照クロック信号との同期がずれても、位相同期用回路20によって、すぐに同期が補正される。
これによって、インバーター回路IV1〜IV5の各遅延量をdtで一定とすることができ、遅延段回路10の各接続部からは、遅延量dtの遅延信号が安定して出力される。
【0046】
一方、外部コントローラからの指令信号に応じて、切替制御回路40が切替制御信号CSW1〜CSW5を生成し、これを接続切替回路SW1〜SW5に供給する。
いま、外部コントローラから、接続切替回路SW1を供給状態とする指令信号が切替制御回路40に供給されたとする。
これにより、切替制御回路40は、接続切替回路SW1を供給状態とし、接続切替回路SW2〜SW5を遮断状態とする切替制御信号CSW1〜CSW5を生成し、これを接続切替回路SW1〜SW5に供給する。
具体的に、切替制御回路40は、接続切替回路SW1に対して、切替制御信号CSW1としてHighレベル(Vddレベル)の信号を生成し、接続切替回路SW2〜5に対して、切替制御信号CSW2〜5としてLowレベル(GNDレベル)の信号を生成する。
【0047】
そして、生成したHighレベルの切替制御信号CSW1を接続切替回路SW1に供給し、生成したLowレベルの切替制御信号CSW2〜5を、接続切替回路SW2〜5に供給する。
これによって、接続切替回路SW1のPTr4のゲート端子にインバーター回路INVを介してLowレベルの信号が供給され、NTr3のゲート端子にHighレベルの信号が供給される。つまり、接続切替回路SW1のPTr4及びNTr3がオン状態となって、図6のSW1に示すように、インバーター回路IV1からPTr3及びNTr4に入力される遅延信号が接続切替回路SW1の出力端子から出力される。
【0048】
一方、接続切替回路SW2〜5のPTr4のゲート端子にインバーター回路INVを介してHighレベルの信号が供給され、NTr3のゲート端子にLowレベルの信号が供給される。つまり、接続切替回路SW2〜5のPTr4及びNTr3がオフ状態となって、インバーター回路IV2〜5からPTr3及びNTr4に入力される遅延信号が遮断される。
この状態において、外部コントローラから、接続切替回路SW3を供給状態とする指令信号が切替制御回路40に供給されたとする。
この指令信号に応じて、切替制御回路40は、切替制御信号CSW1を接続切替回路SW1を遮断状態に切り替える信号に変更し、切替制御信号CSW3を接続切替回路SW3を供給状態に切り替える信号に変更する。
【0049】
なお、切替制御回路40は、切替制御信号CSW2、4〜5は、接続切替回路SW2、4〜5を遮断状態にする信号となっているので、これらはそのまま継続して供給する。
つまり、切替制御回路40から新たに、接続切替回路SW1に切替制御信号CSW1としてLowレベルの信号が、接続切替回路SW3に切替制御信号CSW3としてHighレベルの信号がそれぞれ供給される。
これによって、接続切替回路SW1のPTr4のゲート端子にHighレベルの信号が供給され、NTr3のゲート端子にLowレベルの信号が供給されることになる。つまり、接続切替回路SW1のPTr4及びNTr3がオフ状態となって、インバーター回路IV1からPTr3及びNTr4に入力される遅延信号が遮断される。
【0050】
一方、接続切替回路SW3のPTr3のゲート端子にLowレベルの信号が供給され、NTr3のゲート端子にHighレベルの信号が供給されることになる。つまり、接続切替回路SW3のPTr4及びNTr3がオン状態となって、図6のSW3に示すように、インバーター回路IV3からPTr3及びNTr4に入力される遅延信号が出力端子から出力される。
更に、外部コントローラから、接続切替回路SW5を供給状態とし、接続切替回路SW1〜SW4を遮断状態とする指令信号が切替制御回路40に供給されると、上記同様に、切替制御回路40から新たに、接続切替回路SW3に切替制御信号CSW3としてLowレベルの信号が、接続切替回路SW5に切替制御信号CSW5としてHighレベルの信号がそれぞれ供給される。これによって、切替制御信号CSW5が供給状態に、切替制御信号CSW1〜SW4が遮断状態となって、図6のSW5に示すように、インバーター回路IV3からPTr3及びNTr4に入力される遅延信号が出力端子から出力される。
【0051】
なお、接続切替回路SW1がオン状態のときに出力される遅延信号と、接続切替回路SW3がオン状態のときに出力される遅延信号とは、図6に示すように、「2×dt」の遅延量差(位相差)を有する。
また、図6に示すように、SW1がオン状態のときに供給される遅延信号に対して、SW5がオン状態のときに供給される遅延信号は「4×dt」の位相差となり、SW2がオン状態のときに供給される遅延信号は「6×dt」の位相差となる。更に、SW1がオン状態のときに供給される遅延信号に対して、SW4がオン状態のときに供給される遅延信号は「8×dt」の位相差となる。
【0052】
つまり、1つおきに且つ周回して順に並ぶインバーター回路IV1、IV3、IV5、IV2、IV4に対応する、接続切替回路SW1、SW3、SW5、SW2、SW4の出力する遅延信号の隣合うもの同士の位相差は「2×dt」となる。また、図5の回路構成において、最大の位相差は、「8×dt」となる。
なお、1つ隣りのものとの位相差は「dt」となるが、遅延段回路10を、奇数個のインバーター回路IV1〜IVNを直列接続して構成しているため、一方の信号に対して他方の信号が反転する関係となる。そのため、本実施形態では、インバーター回路IVの並び順に対して1つおきに順番に対応する接続切替回路SWを選択するようになっている。
【0053】
従って、本実施形態の位相調整装置100は、遅延時間では「2×dt」の分解能で、円周率では「2π/N=2π/5=0.4π」の分解能で位相を調整することができる。
また、接続切替回路SW4の次はSW1、SW1の次はSW4、SW5の次はSW2、SW2の次はSW5といったように周回させながら接続切替回路SWを供給状態に変更して位相の調整を行うことができる。
いま、切替制御信号CSW5が供給状態となっているので、次に接続切替回路SW1又はSW3を供給状態に切り替えることが可能である。
このようにして、1つおきに且つ1つずつ周回しながら接続切替回路SWを選択し、選択した接続切替回路SWを供給状態に、その他を遮断状態に切り替え、目的の信号との位相を調整する。
【0054】
以上、本実施形態の位相調整装置100は、遅延段回路10を電圧制御型のリング発振器の構成とし、この遅延段回路10と位相同期用回路20とによって、PLL回路を構成した。
これによって、遅延段回路10の出力信号の位相と参照クロック信号の位相とを同期させ且つロックすることができるので、インバーター回路の遅延量を一定に保つことができ、遅延信号を安定して後段の回路に供給することができる。
更に、外部コントローラからの指令信号に応じて、遅延段回路10のインバーター回路IV1〜IVNにそれぞれ一対一に対応する接続切替回路SW1〜SWMから、1つおきに且つ周回して順に並ぶインバーター回路IVに対応するものを1つずつ選択することができる。そして、選択した接続切替回路SWが、遅延信号を後段の回路に供給するように切替を制御し、その他の供給状態にある接続切替回路SWが、遅延信号を後段の回路に供給しないように切替を制御することができる。
【0055】
これによって、接続切替回路SWを1つずつ且つ周回しながら選択することができるので、信号の1周期に対して位相の調整範囲を制限させずに、インバーター回路IV1〜IVNの1つおきに隣合うもの同士の位相差の単位で、後段の回路に供給する遅延信号の位相を調整することができる。
更に、接続切替回路SWの構成を、ゲート接地型回路とソース接地型回路のカスコード接続の構成とし、遅延信号をソース接地型回路のゲート端子に、切替制御信号をゲート接地型回路のゲート端子に入力する構成とした。
【0056】
これによって、遅延信号の入力部の入力インピーダンスを比較的高くすることができ、且つ遅延信号の出力部の周波数特性をソース接地型と比較して向上(ミラー効果の影響を受けないように)することができる。従って、接続切替回路SWにおける容量負荷の変動を抑えることができ、遅延信号を安定して供給することができる。
上記第1実施形態において、制御電圧は、形態1の制御信号に対応し、接続切替回路SW1〜SWMは、形態1又は3の第1〜第Mの接続切替手段に対応し、切替制御回路40は、形態1又は3の切替制御手段に対応する。
【0057】
〔第2実施形態〕
次に、本発明の第2実施形態を図面に基づき説明する。図7〜図10は、本発明に係る位相調整装置及び無線受信装置の第2実施形態を示す図である。
本実施形態は、上記第1実施形態の位相調整装置100を備えた無線受信装置1の実施形態となる。
以下、上記第1実施形態と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
まず、図7に基づき、本実施形態の無線受信装置1の構成を説明する。
ここで、図7は、無線受信装置1の構成を示すブロック図である。
図7に示すように、無線受信装置1は、位相調整装置100と、アンテナ110と、低雑音増幅器(LNA)112と、整流回路114と、DCアンプ116と、比較回路118と、サンプリング&ホールド(S&H)回路120〜124と、遅延段回路126及び128と、信号処理部130とを含んで構成される。
【0058】
アンテナ110は、対応帯域がUWBの周波数帯域(例えば、1.5〜10[GHz])の、IR(Impulse Radio)方式で無線送信された、非常に短いインパルス状のパルス信号列から構成される無線信号であるUWB信号を受信する。
LNA112は、雑音指数の比較的小さい増幅器であって、アンテナ110から入力されたUWB信号を増幅する機能を有している。
整流回路114は、LNA112から入力された増幅後のUWB信号を整流し、この整流信号をLPF(ローパスフィルタ)によって帯域制限(高周波成分を除去)し、帯域制限した整流信号をDCアンプ116に出力する。
DCアンプ116は、整流回路114で整流され且つ帯域制限された整流信号を増幅し、この増幅した信号を比較回路118に出力する。
【0059】
比較回路118は、DCアンプ116で増幅された整流信号と、設定された基準電圧とを比較し、比較結果に応じた信号(以下、判定信号と称す)をS&H回路120〜122にそれぞれ出力する。
なお、基準電圧は、整流信号にHighレベルのパルスが含まれるか否かを判定するための電圧であって、整流信号が基準電圧を超える場合は、Highレベルの信号を出力し、基準電圧以下の場合は、Lowレベルの信号を出力する。
S&H回路120は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路118から入力される判定信号を、位相調整装置100から入力される信号に応じてサンプリング及びホールドする。
【0060】
S&H回路122は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路118から入力される判定信号を、位相調整装置100から遅延段回路126を介して遅延して入力される信号に応じてサンプリング及びホールドする。
S&H回路124は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路118から入力される判定信号を、位相調整装置100から遅延段回路126及び128を介して遅延して入力される信号に応じてサンプリング及びホールドする。
信号処理部130は、初期同期部130aと、同期維持部130bと、復調部130cとを含んで構成される。
【0061】
初期同期部130aは、電源投入後の初期状態において、アンテナ110におけるUWB信号の受信タイミングと、S&H回路120〜124のサンプリング&ホールドのタイミング(以下、保持タイミングと称す)との同期を確立する。
具体的に、位相調整装置100に指令信号を与えて、S&H回路120〜124に供給する遅延信号の位相を調整することで、UWB信号の受信タイミングと、S&H回路120〜124の保持タイミングとの同期を確立する。
なお、本実施形態において、UWB信号の受信タイミングは、比較回路118における整流信号にパルスが含まれているときの判定信号(以下、有判定信号と称す)の出力タイミングとしている。
【0062】
本実施形態では、S&H回路120における判定信号の保持タイミングTEと、S&H回路122における判定信号の保持タイミングTCと、S&H回路124における判定信号の保持タイミングTLとに基づき、同期が確立したか否かを判定する。
同期維持部130bは、初期同期部130aによって確立された同期状態が維持されるように、位相調整装置100に指令信号を与えて、S&H回路120〜124に供給する遅延信号の位相を調整する。
具体的に、遅延信号の位相を調整して、有判定信号の出力タイミングに対する、保持タイミングTE、TC及びTLのずれを修正する。
復調部130cは、S&H回路120〜124から出力される判定信号に基づき、受信したUWB信号の復調処理(有効な受信信号を0、1の論理に対応した信号に変換)を行う。
なお、信号処理部130は、不図示のプロセッサと、専用のプログラムの記憶されたROMと、プログラムの実行に必要なデータを一時記憶するRAMとを備えている。
そして、上記各部の機能を、専用のプログラムを実行することで実現する。
【0063】
次に、図8に基づき、無線受信装置1の同期確立処理の流れを説明する。
ここで、図8は、無線受信装置1における同期確立処理の一例を示すフローチャートである。
無線受信装置1は、電源が投入されると、信号処理部130において専用のプログラムを実行し、まず、ステップS100に移行する。
ステップS100では、初期同期部130aにおいて、位相同期処理の開始指示があったか否かを判定し、開始指示があったと判定した場合(Yes)は、ステップS102に移行する。
ステップS102では、初期同期部130aにおいて、位相調整装置100の接続切替回路SW1〜SWMの中から、オン状態にする接続切替回路SWを決定するための変数nに初期値1を代入して、ステップS104に移行する。
【0064】
ステップS104では、初期同期部130aにおいて、位相調整装置100に、接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成して、ステップS106に移行する。
ステップS106では、信号処理部130において、ステップS104で生成した指令信号を位相調整装置100に送信して、ステップS108に移行する。
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SWnをオンにさせる切替制御信号CSWnを生成し、その他の接続切替回路SWをオフにさせる切替制御信号CSWを生成して、これらを接続切替回路SW1〜SWMに供給する。
上記の切替制御信号CSWが供給されると、接続切替回路SWnがオンとなり、その他の接続切替回路SWがオフとなり、接続切替回路SWnからの遅延信号のみがS&H回路120〜124に向けて出力される。
【0065】
ステップS108では、初期同期部130aにおいて、S&H回路120〜124における、保持タイミングTE、TC及びTLにおける有判定信号の保持状態に基づき、同期が確立したか否かを判定し、確立したと判定した場合(Yes)は、ステップS110に移行する。一方、確立していないと判定した場合(No)は、ステップS112に移行する。
ステップS110に移行した場合は、初期同期部130aにおいて、一連の処理を終了して、同期維持部130bに同期維持処理の開始指示を出力して、ステップS100に移行する。
【0066】
一方、ステップS112に移行した場合は、初期同期部130aにおいて、変数nの値に2を加えて、ステップS114に移行する。
ステップS114では、初期同期部130aにおいて、変数nの値は「M−1」か否かを判定し、「M−1」であると判定した場合(Yes)は、ステップS116に移行し、そうでない場合(No)は、ステップS104に移行する。
ステップS106に移行した場合は、初期同期部130aにおいて、同期の確立に失敗したと判断して、ステップS100に移行する。
【0067】
次に、図9に基づき、無線受信装置1における同期維持処理の流れを説明する。
ここで、図9は、無線受信装置1における同期維持処理の一例を示すフローチャートである。
ステップS200では、同期維持部130bにおいて、初期同期部130aからの開始指示に基づき、同期が確立したか否かを判定し、確立したと判定した場合(Yes)は、ステップS202に移行し、そうでない場合(No)は、同期が確立するまで待機する。
ステップS202に移行した場合は、同期維持部130bにおいて、S&H回路120〜124の保持タイミングの観測を開始して、ステップS204に移行する。
ステップS204では、同期維持部130bにおいて、保持タイミングの観測結果に基づき、有判定信号の出力タイミングと保持タイミングとの同期がとれているか否かを判定し、同期がとれていると判定した場合(Yes)は、ステップS206に移行する。一方、同期がとれていないと判定した場合(No)は、ステップS214に移行する。
【0068】
ステップS206に移行した場合は、同期維持部130bにおいて、位相が進み気味か否かを判定し、進み気味だと判定した場合(Yes)は、ステップS208に移行し、そうでない場合(No)は、ステップS214に移行する。
ステップS208に移行した場合は、同期維持部130bにおいて、変数nの値が3よりも大きいときは変数nの値から2を減算し、変数nの値が2であるときは変数nにMを代入し、変数nの値が1のときは変数nに「M−1」を代入して、ステップS210に移行する。
ステップS210では、同期維持部130bにおいて、ステップS208で設定した変数nの値に基づき、接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成して、ステップS212に移行する。
ステップS212では、同期維持部130bにおいて、ステップS210で生成した指令信号を位相調整装置100に送信して、ステップS204に移行する。
【0069】
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SWnをオンにさせる切替制御信号CSWnを生成し、その他の接続切替回路SWをオフにさせる切替制御信号CSWを生成して、これらを接続切替回路SW1〜SWMに供給する。
上記の切替制御信号CSWが供給されると、接続切替回路SWnがオンとなり、その他の接続切替回路SWがオフとなり、接続切替回路SWnからの遅延信号のみがS&H回路120〜124に向けて出力される。
【0070】
一方、ステップS206において、位相が進み気味ではなくてステップS214に移行した場合は、同期維持部130bにおいて、位相が遅れ気味か否かを判定し、遅れ気味であると判定した場合(Yes)は、ステップS216に移行する。一方、遅れ気味でもない場合(No)は、ステップS204に移行する。
ステップS216に移行した場合は、同期維持部130bにおいて、変数nの値がMよりも小さいときは変数nの値に2を加算して、ステップS210に移行する。また、変数nの値が「M−1」であるときは変数nに1を代入し、変数nの値がMのときは変数nに2を代入して、ステップS210に移行する。
また、ステップS204において、同期がとれておらずステップS218に移行した場合は、初期同期部130aに同期確立処理の開始指示を出力して、ステップS200に移行する。
【0071】
次に、図10に基づき、本実施形態の無線受信装置1の動作を説明する。
ここで、図10は、同期状態の第1の判定方法を示す図である。
無線受信装置1は、電源が投入されると、初期化処理(各回路のリセット、パラメータの初期化等)を実行し、初期化処理が完了すると、UWB信号の受信処理を開始する。
そして、アンテナ110によってUWB信号を受信すると、無線受信装置1は、LNA112において、受信したUWB信号(交流信号)を増幅して、増幅したUWB信号を整流回路114に出力する。
整流回路114は、LNA112から入力された増幅信号を整流すると共に、この整流信号をLPFにおいて帯域制限して直流化し、この帯域制限された整流信号(直流信号)をDCアンプ116に出力する。
【0072】
DCアンプ116は、整流回路114から入力された整流信号を増幅して、増幅した整流信号を比較回路118に出力する。
比較回路118は、DCアンプ116から入力された増幅後の整流信号と、基準電圧とを比較して、整流信号の電圧レベルが基準電圧以上であればHighレベルの判定信号を出力する。一方、整流信号の電圧レベルが基準電圧未満であればLowレベルの判定信号を出力する。
【0073】
一方、位相調整装置100は、信号処理部130からの指令信号に応じて、基準となる接続切替回路SWをオン状態に、それ以外の接続切替回路SWをオフ状態にして、基準となる接続切替回路SWを介して遅延信号をS&H回路120〜124に向けて出力する。
位相調整装置100から出力された遅延信号は、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126を介して入力され、S&H回路124に遅延段回路126及び128を介して入力される。
そして、S&H回路120〜124は、入力された遅延信号の立ち上がりのタイミングで、即ち、保持タイミングTE、TC及びTLで、比較回路118から入力される判定信号をそれぞれ保持(サンプリング及びホールド)する。
また、信号処理部130は、UWB信号の受信処理の開始に応じて、有判定信号の出力タイミングと保持タイミングとの同期を確立する同期確立処理を開始する(ステップS100の「Yes」の分岐)。
【0074】
本実施形態では、有判定信号の信号幅をTwとし、このTwとS&H回路120〜124の保持タイミングTE、TC及びTLとの関係が、下式(1)で表す関係となるように各回路のパラメータ(遅延量など)を設定する。
TC−Tw/2<TE<TC<TL<TC+Tw/2 ・・・(1)
そして、初期同期部130aは、上式(1)の関係において、保持タイミングTE、TC及びTLにおいて、有判定信号が同時にサンプリングされたときに、同期が確立していると判定する。
具体的に、初期同期部130aは、まず、位相調整装置100に、接続切替回路SW1をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS102〜S104)。そして、生成した指令信号を位相調整装置100に送信する(ステップS106)。
【0075】
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SW1をオンにし、接続切替回路SW2〜SWMをオフにする切替制御信号CSW1〜CSWMを生成し、これらを接続切替回路SW1〜SWMに出力する。
具体的に、Highレベルの切替制御信号CSW1と、Lowレベルの切替制御信号CSW2〜CSWMを生成し、これらを接続切替回路SW1〜SWMに出力する。
これによって、接続切替回路SW1をオン状態に、接続切替回路SW2〜SWMがオフ状態となって、インバーター回路IV1とIV2の接続部から出力される遅延信号が、接続切替回路SW1を介して、S&H回路120〜124に向けて出力される。
【0076】
この遅延信号は、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。つまり、この入力タイミングが、保持タイミングTE、TC及びTLとなる。
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
【0077】
一方、初期同期部130aは、S&H回路120〜124から入力された保持結果に基づき、保持結果が全てHighレベルであれば、同期が確立したと判定する(ステップS108の「Yes」の分岐)。つまり、図10(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTE、TC及びTLが全て含まれている場合に、同期が確立したと判定する。
また、保持結果が1つでもLowレベルであれば、同期が確立していないと判定する(ステップS108の「No」の分岐)。判定信号がHighレベルの期間(Tw)に、例えば図10(b)や(d)のように、保持タイミングTE又はTLが含まれていない、またはTE、TC及びTLの全てが含まれていない場合に、同期が確立していないと判定する。
【0078】
初期同期部130aは、同期が確立していないと判定した場合は、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS112〜S114の「No」の分岐、ステップS104)。更に、生成した指令信号を位相調整装置100に送信する(ステップS106)。
そして、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせたときの、S&H回路120〜124から入力された保持結果に基づき、初期同期部130aにおいて、上記同様の判定処理を行う(ステップS108)。
【0079】
このように、同期が確立していないと判定するごとに、オンにする接続切替回路SWnを決定する変数nの値を2ずつシフトして、該当する接続切替回路SWnをオンにする。そして、初期同期部130aは、接続切替回路SWMまでオンにした後は、周回して接続切替回路SW2をオンにし、同様に変数nの値を2ずつシフトさせながら該当する接続切替回路SWをオンにする。最終的に、接続切替回路SW(M−1)までオンにし、それでも同期が確立しない場合は、同期の確立に失敗したと判断する(ステップS116)。
同期の確立に失敗した場合は、再度、同期確立処理を実行したり、開始指示があるまで同期確立処理を保留にしたりする。
また、同期が確立していると判定した場合に、初期同期部130aは、同期維持部130bに同期維持処理の開始指示を出力する(ステップS110)。
【0080】
同期維持部130bは、初期同期部130aからの開始指示に応じて(ステップS200の「Yes」の分岐)、S&H回路120〜124の保持タイミングの観測を開始する(ステップS202)。そして、この観測結果に基づき、まず、同期がとれているか否かを判定する(ステップS204)。
具体的に、同期維持部130bは、図10(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTE、TC及びTLを全て含む場合に、同期がとれていると判定する(ステップS204の「Yes」の分岐)。更に、図10(b)又は(d)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTE又はTLが含まれていない場合にも、同期がとれていると判定する(ステップS204の「Yes」の分岐)。
【0081】
そして、同期維持部130bは、判定信号がHighレベルの期間(Tw)に、TE、TC及びTLの全てが含まれていない場合に、同期がとれていないと判定する(ステップS204の「No」の分岐)。
同期がとれていないと判定した場合に、同期維持部130bは、初期同期部130aに対して、同期確立処理に移行するように開始指示を出力する(ステップS218)。
また、同期がとれていると判定した場合に、図10(b)に示すように、保持タイミングTEのみが、Twに含まれていない場合は(ステップS206の「Yes」の分岐)、現在オンになっている接続切替回路SWに基づいて、次にオンにする接続切替回路を決定する。
【0082】
つまり、S&H回路122〜124において、保持タイミングTC及びTLで有判定信号が保持され、S&H回路120でのみ保持タイミングTEで有判定信号が保持されなかったときに、同期タイミングに対して遅延信号の位相が進んでいると判定する。
同期維持部130bは、位相が進み気味になっている場合に、オンにする接続切替回路SWnを決定するための変数nの現在の値が3よりも大きいときは、変数nの値を2減算する。また、変数nの現在の値が2のときは、変数nの値をMに変更する。また、変数nの現在の値が1のときは、変数nの値を「M−1」に変更する(ステップS208)。
また、同期がとれていると判定した場合に、図10(d)に示すように、保持タイミングTLのみが、Twに含まれていない場合は(ステップS214の「Yes」の分岐)、現在オンになっている接続切替回路SWに基づいて、次にオンにする接続切替回路を決定する。
【0083】
つまり、S&H回路120〜122において、保持タイミングTE及びTCで有判定信号が保持され、S&H回路124でのみ保持タイミングTLで有判定信号が保持されなかったときに、同期タイミングに対して遅延信号の位相が遅れていると判定する。
同期維持部130bは、位相が遅れ気味になっている場合に、オンにする接続切替回路SWnを決定するための変数nの現在の値がMよりも小さいときは、変数nの値を2加算する。また、変数nの現在の値が「M−1」のときは、変数nの値を1に変更する。また、変数nの現在の値がMのときは、変数nの値を2に変更する(ステップS216)。
【0084】
そして、同期維持部130bは、上記変更後の変数nの値で決定される接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS210)。更に、生成した指令信号を位相調整装置100に送信する(ステップS212)。
これにより、位相が進み気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt遅れた遅延信号が接続切替回路SWnを介して出力される。
また、位相が遅れ気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt進んだ遅延信号が接続切替回路SWnを介して出力される。
この遅延信号は、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。
【0085】
これにより、図10(b)に示すように、位相が進み気味のときは、そのときよりも位相を遅らせた遅延信号が入力されるので、図10(c)に示すように、保持タイミングTEにおいてもHighレベルの判定信号が保持されるようになる。
また、図10(d)に示すように、位相が遅れ気味のときは、そのときよりも位相を進めた遅延信号が入力されるので、図10(e)に示すように、保持タイミングTLにおいてもHighレベルの判定信号が保持されるようになる。
なお、1度の変更では、保持タイミングTE、TC及びTLの全てがTwの期間に含まれる同期状態とならないときは、この同期状態となるまで更に位相を遅らせる、又は位相を進めるように、変数nの値を順に変更する。
【0086】
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
同期維持部130bは、これらの保持結果に基づき、再び、同期がとれているか否かを判定する(ステップS204)。
以降は、上記ステップS204〜S216の各処理の繰り返しとなる。
【0087】
一方、同期がとれている状態において、信号処理部130は、復調部130cにおいて、受信したUWB信号の復調処理を行う。具体的に、有判定信号の出力タイミングと保持タイミングとの同期タイミングに合わせて、受信信号を「0」、「1」のデータなどに変換する。復調されたデータは、後段の図示しないデータ処理装置などに出力され、そこで目的に応じた処理に用いられる。
以上、本実施形態の無線受信装置1は、アンテナ110とLNA112とによって、UWB信号を受信することができる。
更に、整流回路114とDCアンプ116とによって、受信したUWB信号の検波信号(帯域制限且つ増幅された直流の整流信号)を生成することができる。
更に、比較回路118によって、受信信号にパルスが含まれるか否かを判定することができる。
【0088】
更に、位相調整装置100及びS&H回路120〜124によって、保持タイミングTE、TC及びTLのタイミングで、比較回路18の出力する判定信号を保持することができる。
更に、信号処理部130の初期同期部130aと位相調整装置100とによって、電源投入後の初期状態において、比較回路18の出力する有判定信号の出力タイミングと、S&H回路120〜124の保持タイミングとの同期を確立することができる。
更に、信号処理部130の同期維持部130bと位相調整装置100とによって、S&H回路120〜124の保持タイミングの状態に基づき、初期同期部130aにおいて確立した同期を維持することができる。
更に、信号処理部130の復調部130cによって、受信したUWB信号を復調することができる。
【0089】
従って、位相調整装置100を用いて、比較回路118の有判定信号の出力タイミングとS&H回路120〜124の保持タイミングとの同期の確立及び維持を行うことができる。これによって、位相の調整範囲に制限がない状態で、同期確立及び同期維持のための位相調整を行うことができ、効率的に位相調整を行うことができる。
また、S&H回路120〜124の3つのS&H回路の保持タイミングの状態に基づき同期タイミングを調整することができるので、より高精度に、位相調整装置100を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができる。
【0090】
上記第2実施形態において、アンテナ110は、形態4の無線受信手段に対応し、LNA112は、形態4の増幅手段に対応し、整流回路114及びDCアンプ116は、形態4の検波信号生成手段に対応し、比較回路118は、形態4又は5の判定手段に対応する。
また、上記第2実施形態において、S&H回路120〜124は、形態5又は6の第1〜第3のサンプリング&ホールド回路に対応し、保持タイミングTE、TC及びTEは、形態6のサンプリングのタイミングT1、T2及びT3に対応する。
【0091】
〔第2実施形態の変形例1〕
次に、本発明の第2実施形態の変形例1を図面に基づき説明する。図11〜図12は、本発明に係る位相調整装置及び無線受信装置の第2実施形態の変形例1を示す図である。
上記第2実施形態では、電源が投入されている間は、UWB信号を受信していない期間でもLNA112が動作する。これに対して、本変形例では、UWB信号の受信タイミングに基づき、受信期間はLNA112を動作状態とし、受信しない期間はLNA112を停止状態にする制御を行う点が異なる。
以下、上記第2実施形態と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
【0092】
まず、図11に基づき、変形例1の無線受信装置2の構成を説明する。
ここで、図11は、変形例1の無線受信装置2の構成を示すブロック図である。
図11に示すように、無線受信装置2は、位相調整装置100と、アンテナ110と、低雑音増幅器(LNA)112と、整流回路114と、DCアンプ116と、比較回路118と、サンプリング&ホールド(S&H)回路120〜124と、遅延段回路126及び128と、信号処理部130とを含んで構成される。
無線受信装置2は、更に、LNAタイミング生成回路140と、遅延段回路142及び144とを含んで構成される。
【0093】
上記構成によって、位相調整装置100から出力された遅延信号は、遅延段回路142及び144を介した後に、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126を介して入力され、S&H回路124に遅延段回路126及び128を介して入力される。
LNA112は、LNAタイミング生成回路140からのON−OFF信号(後述)に基づき、ON−OFF信号がオン状態を示す信号であれば、自己を動作状態に切り替える。一方、ON−OFF信号がオフ状態を示す信号であれば、自己を停止状態に切り替える。
具体的に、LNA112を停止状態にする場合は、例えば、LNA112を構成する電流を供給するラインのトランジスタをオフにするON−OFF信号を供給する。一方、動作状態にする場合は、このトランジスタをオンにするON−OFF信号を供給する。
【0094】
LNAタイミング生成回路140は、位相調整装置100から入力された遅延信号と、この遅延信号を遅延段回路142で遅延させた遅延信号とに基づき、LNA112の動作状態(ON)と停止状態(OFF)とを切り替えるON−OFF信号を生成する。そして、生成したON−OFF信号を、LNA112に出力する。
このON−OFF信号は、一定周期で断続的に受信されるUWB信号の受信タイミングにおいて、LNA112を動作状態とし、受信しないタイミングにおいて、LNA112を停止状態とする信号となる。
具体的に、ON−OFF信号は、比較回路118の出力する有判定信号の出力タイミングと、S&H回路120〜124の保持タイミングとの同期が確立しているときに、位相調整装置100から出力される遅延信号に基づき生成される。
【0095】
次に、図12に基づき、本変形例の無線受信装置2の動作を説明する。
ここで、図12は、同期状態の第2の判定方法を示す図である。
無線受信装置2は、電源が投入されると、初期化処理を実行し、初期化処理が完了すると、UWB信号の受信処理を開始する。
そして、アンテナ110によってUWB信号を受信すると、無線受信装置1は、LNA112において、受信したUWB信号(交流信号)を増幅して、増幅したUWB信号を整流回路114に出力する。
なお、本変形例では、比較回路118の有判定信号の出力タイミングと、S&H回路120〜124の保持タイミングとの同期が確立するまでは、UWB信号を受信しない期間においてもLNA112を動作状態にし続けることとする。
以降の、整流回路114、DCアンプ116及び比較回路118の動作は、上記第2実施形態と同様となるので記載を省略する。
【0096】
一方、位相調整装置100は、信号処理部130からの指令信号に応じて、基準となる接続切替回路SWをオン状態に、それ以外の接続切替回路SWをオフ状態にして、基準となる接続切替回路SWを介して遅延信号(クロック信号)をS&H回路120〜124に向けて出力する。
位相調整装置100から出力された遅延信号は、遅延段回路142及び144を介した後に、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126を介して入力され、S&H回路124に遅延段回路126及び128を介して入力される。
【0097】
そして、S&H回路120〜124は、入力された遅延信号の立ち上がりのタイミングで、即ち、保持タイミングTE、TC及びTLで、比較回路118から入力される判定信号をそれぞれ保持(サンプリング及びホールド)する。
また、信号処理部130は、UWB信号の受信処理の開始に応じて、有判定信号の出力タイミングとS&H回路120〜124の保持タイミングとの同期を確立する同期確立処理を開始する(ステップS100の「Yes」の分岐)。
【0098】
本変形例では、有判定信号の信号幅TwとS&H回路120〜124の保持タイミングTE、TC及びTLとの関係が、下式(2)で表す関係となるように各回路のパラメータ(遅延量など)を設定する。
TE<TC−Tw/2<TC<TC+Tw/2<TL ・・・(2)
そして、初期同期部130aは、上式(2)の関係において、保持タイミングTCにおいてのみ有判定信号がサンプリングされたときに、同期が確立していると判定する。
具体的に、初期同期部130aは、まず、位相調整装置100に、接続切替回路SW1をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS102〜S104)。そして、生成した指令信号を位相調整装置100に送信する(ステップS106)。
【0099】
これによって、位相調整装置100は、切替制御回路40において、接続切替回路SW1をオンにし、接続切替回路SW2〜SWMをオフにする切替制御信号CSW1〜CSWMを生成し、これらを接続切替回路SW1〜SWMに出力する。
これによって、接続切替回路SW1をオン状態に、接続切替回路SW2〜SWMがオフ状態となって、インバーター回路IV1とIV2の接続部から出力される遅延信号が、接続切替回路SW1を介して、LNAタイミング生成回路140及びS&H回路120〜124に向けて出力される。
【0100】
この遅延信号は、そのままLNAタイミング生成回路140に入力されると共に、遅延段回路142を介してLNAタイミング生成回路140に入力される。また、遅延信号は、遅延段回路142及び144を介した後、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。つまり、この入力タイミングが、本変形例における保持タイミングTE、TC及びTLとなる。
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
【0101】
一方、初期同期部130aは、S&H回路120〜124から入力された保持結果に基づき、S&H回路122の保持結果のみがHighレベルであれば、同期が確立したと判定する(ステップS108の「Yes」の分岐)。つまり、図12(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTCのみが含まれている場合に、同期が確立したと判定する。
また、S&H回路120及び124の保持結果の少なくとも一方がLowレベルであれば、同期が確立していないと判定する(ステップS108の「No」の分岐)。具体的に、判定信号がHighレベルの期間(Tw)に、例えば図12(b)や(d)のように、保持タイミングTC及びTLが含まれている、またはTE及びTCが含まれている場合に同期が確立していないと判定する。また、保持タイミングTE、TC及びTLのいずれも含まれていない場合も、同期が確立していないと判定する。
【0102】
初期同期部130aは、同期が確立していないと判定した場合は、次に、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS112〜S114の「No」の分岐、ステップS104)。更に、生成した指令信号を位相調整装置100に送信する(ステップS106)。
そして、初期同期部130aにおいて、接続切替回路SW3をオンにし、その他の接続切替回路SWをオフにさせたときの、S&H回路120〜124から入力された保持結果に基づき、上記同様の判定処理を行う(ステップS108)。
【0103】
このように、同期が確立していないと判定するごとに、オンにする接続切替回路SWnを決定する変数nの値を2ずつシフトして、該当する接続切替回路SWnをオンにする。そして、初期同期部130aは、接続切替回路SWMまでオンにした後は、周回して接続切替回路SW2をオンにし、同様に変数nの値を2ずつシフトさせながら該当する接続切替回路SWをオンにする。最終的に、接続切替回路SW(M−1)までオンにし、それでも同期が確立しない場合は、同期の確立に失敗したと判断する(ステップS116)。
【0104】
そして、初期同期部130aにおいて、同期が確立したと判定した場合に、信号処理部130は、LNAタイミング生成回路140に、ON−OFF信号の供給処理の開始指示を出力する。
これによって、LNAタイミング生成回路140は、位相調整装置100からの遅延信号と、これを遅延段回路142において遅延させた遅延信号とに基づき、ON−OFF信号を生成する。具体的に、UWB信号を受信するタイミングでLNA112を動作状態にし、受信しないタイミングでLNA112を停止状態にするON−OFF信号を生成する。ここでは、Highレベルのときに、LNA112を動作状態にし、LowレベルのときにLNA112を停止状態にするON−OFF信号を生成する。そして、LNAタイミング生成回路140は、生成したON−OFF信号をLNA112に出力する。
【0105】
LNA112は、LNAタイミング生成回路140からHighレベルのON−OFF信号が入力されると、現在、停止状態の場合は、自己を動作状態へと切り替える。一方、LNAタイミング生成回路140からLowレベルのON−OFF信号が入力されると、現在、動作状態の場合は、自己を停止状態へと切り替える。
また、同期が確立していると判定した場合に、初期同期部130aは、同期維持部130bに同期維持処理の開始指示を出力する(ステップS110)。
【0106】
同期維持部130bは、初期同期部130aからの開始指示に応じて(ステップS200の「Yes」の分岐)、S&H回路120〜124の保持タイミングの観測を開始する(ステップS202)。そして、この観測結果に基づき、まず、同期がとれているか否かを判定する(ステップS204)。
具体的に、同期維持部130bは、図12(a)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTCのみを含む場合に、同期がとれていると判定する(ステップS204の「Yes」の分岐)。更に、図12(b)又は(d)に示すように、判定信号がHighレベルの期間(Tw)に、保持タイミングTCに加えて、TE又はTLが含まれている場合にも、同期がとれていると判定する(ステップS204の「Yes」の分岐)。
【0107】
一方、同期維持部130bは、判定信号がHighレベルの期間(Tw)に、TE、TC及びTLの全てが含まれていない場合に、同期がとれていないと判定する(ステップS204の「No」の分岐)。
同期がとれていないと判定した場合に、同期維持部130bは、初期同期部130aに対して、同期確立処理に移行するように開始指示を出力する(ステップS218)。
また、同期がとれていると判定した場合に、図12(b)に示すように、保持タイミングTEのみが、Twに含まれていない場合は(ステップS206の「Yes」の分岐)、同期タイミングに対して遅延信号の位相が進んでいると判定する。
このように位相が進み気味になっている場合に、同期維持部130bは、上記第2実施形態と同様に変数nの値を変更する(ステップS208)。
【0108】
また、同期がとれていると判定した場合に、図12(d)に示すように、保持タイミングTLのみが、Twに含まれていない場合は(ステップS214の「Yes」の分岐)、同期タイミングに対して遅延信号の位相が遅れていると判定する。
このように位相が遅れ気味になっている場合に、同期維持部130bは、上記第2実施形態と同様に変数nの値を変更する(ステップS216)。
【0109】
そして、同期維持部130bは、上記変更後の変数nの値で決定される接続切替回路SWnをオンにさせ、その他の接続切替回路SWをオフにさせる指令信号を生成する(ステップS210)。更に、生成した指令信号を位相調整装置100に送信する(ステップS212)。
これにより、位相が進み気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt遅れた遅延信号が接続切替回路SWnを介して出力される。
【0110】
また、位相が遅れ気味のときは、位相調整装置100からは、1つ前の遅延信号に対して、位相が2×dt進んだ遅延信号が接続切替回路SWnを介して出力される。
この遅延信号は、遅延段回路142及び144で遅延後に、S&H回路120にそのまま入力され、S&H回路122に遅延段回路126で遅延されて入力され、S&H回路124に遅延段回路126及び128で遅延されて入力される。
これにより、図12(b)に示すように、位相が進み気味のときは、そのときよりも位相を遅らせた遅延信号が入力されるので、図12(c)に示すように、保持タイミングTEに加えて、TLがTwの期間に含まれないようになる。
【0111】
また、図12(d)に示すように、位相が遅れ気味のときは、そのときよりも位相を進めた遅延信号が入力されるので、図12(e)に示すように、保持タイミングTLに加えて、TEがTwの期間に含まれないようになる。
なお、1度の変更では、保持タイミングTCのみがTwに含まれる同期状態にならないときは、この同期状態となるまで更に位相を遅らせる、又は位相を進めるように、変数nの値を順に変更する。
【0112】
S&H回路120〜124は、それぞれ保持タイミングTE、TC及びTLにおいて、比較回路118から入力される判定信号を保持(サンプリング及びホールド)し、この保持結果を信号処理部130に出力する。
同期維持部130bは、これらの保持結果に基づき、再び、同期がとれているか否かを判定する(ステップS204)。
以降は、上記ステップS204〜S216の各処理の繰り返しとなる。
【0113】
以上、本変形例の無線受信装置1は、LNAタイミング生成回路140によって、UWB信号の受信タイミングに合わせて、LNA112の動作状態と停止状態とを切り替えることができる。
これによって、同期の確立した状態における位相調整装置100の遅延信号に基づき、UWB信号を受信する期間にLNA112を動作状態にし、UWB信号を受信しない期間にLNA112を停止状態にするON−OFF信号を生成することができる。従って、LNA112を、正確なタイミングで動作状態及び停止状態に切り替えることができると共に、LNA112において消費される電力量を低減することができる。
【0114】
上記第2実施形態の変形例1において、アンテナ110は、形態4の無線受信手段に対応し、LNA112は、形態4の増幅手段に対応し、整流回路114及びDCアンプ116は、形態4の検波信号生成手段に対応し、比較回路118は、形態4又は5の判定手段に対応する。
また、上記第2実施形態の変形例1において、S&H回路120〜124は、形態5又は7の第1〜第3のサンプリング&ホールド回路に対応し、保持タイミングTE、TC及びTEは、形態7のサンプリングのタイミングT1、T2及びT3に対応し、LNAタイミング生成回路140は、形態8の動作状態切替手段に対応する。
【0115】
〔第2実施形態の変形例2〕
次に、本発明の第2実施形態の変形例2を図面に基づき説明する。図13は、本発明に係る位相調整装置及び無線受信装置の第2実施形態の変形例2を示す図である。
上記第2実施形態の変形例1では、遅延段回路126、128、142及び144の構成を特に規定しなかった。これに対して、本変形例では、これらの遅延段回路を、遅延段回路10を構成するインバーター回路IVと同じ特性のインバーター回路を用いて構成すると共に、遅延段回路10に供給する制御電圧と同じ制御電圧を供給して遅延量を制御する点が異なる。
以下、上記変形例1と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
【0116】
まず、図13に基づき、変形例2の無線受信装置3の構成を説明する。
ここで、図13は、変形例2の無線受信装置3の一部の構成を示すブロック図である。
なお、無線受信装置3は、上記変形例1の無線受信装置2の構成要素を全て含んでおり、その構成要素の一部を変更したものとなる。従って、図13は、変更部に係る構成要素のみを記載し、その他の構成要素を省略している。
図13に示すように、無線受信装置3は、位相調整装置100における、位相同期用回路20から遅延段回路10の各インバーター回路IV1〜IVNに供給される制御電圧を、遅延段回路126、128、142及び144を構成する各インバーター回路にも供給する構成となっている。
【0117】
本変形例において、遅延段回路126、128、142及び144は、遅延段回路10を構成するインバーター回路IVと同じ特性のインバーター回路を複数直列に接続した構成される。
つまり、遅延段回路126、128、142及び144は、上記第1実施形態で説明した、図2に示すインバーター回路IVの構成と同じ構成で、且つ回路素子(PTr1、PTr2、NTr1及びNTr2)が同じ特性のもので構成されたインバーター回路を用いて構成される。
従って、遅延段回路10に供給するものと同じ制御電圧を、遅延段回路126、128、142及び144を供給することで、これら遅延段回路の各インバーター回路の遅延量を、遅延段回路10の各インバーター回路IVの遅延量で一定に保つことができる。
【0118】
他の構成は、上記変形例1の無線受信装置2と同様となる。よって、各インバーター回路の遅延量を精度良く一定に保てる点以外は、その動作内容は無線受信装置2と同様となるので説明を省略する。
以上、遅延段回路126、128、142及び144を、遅延段回路10を構成するインバーター回路IVと同じ特性のインバーター回路によって構成した。
更に、位相調整装置100の位相同期用回路20が、遅延段回路10の各インバーター回路IV1〜IVNに供給する遅延量を制御する制御電圧を、遅延段回路126、128、142及び144のインバーター回路にも供給するようにした。
【0119】
これによって、遅延段回路126、128、142及び144の各インバーター回路の遅延量を、遅延段回路10の各インバーター回路IVの遅延量と同じ遅延量で一定に保つことができる。従って、より高精度に、LNA112の切替タイミング、有判定信号の出力タイミングとS&H回路120〜124の保持タイミングとの同期の確率及び同期の維持を行うことができる。
上記第2実施形態の変形例2において、遅延段回路126、128、142及び144は、形態9の第2の遅延段回路に対応する。
【0120】
なお、上記第1実施形態において、オン状態とする接続切替回路SW1〜SWMを、・・・→SW1→SW3→SW5→・・・→SW(M−2)→SWM→SW2→SW4→・・・→SW(M−3)→SW(M−1)→SW1→・・・の順で選択する構成とした。また、・・・→SWM→SW(M−2)→・・・SW5→SW3→SW1→SW(M−1)→SW(M−3)→・・・→SW4→SW2→SWM→・・・の順で選択する構成とした。しかし、この構成に限らず、先に選択されているものに対して1つ隣のものを選択せず且つ1つおきの並び順を守るのならば、必要な位相差のものを任意に選択(SW1の次にSW5を選択など)する構成としてもよい。
【0121】
また、上記各実施形態及び上記各変形例において、各回路を構成するトランジスターをNチャンネル型のMOSトランジスター又はPチャンネル型のMOSトランジスターとしたが、MOSトランジスターに限らず、バイポーラ・トランジスターなど、本発明に適用可能な性能を有するものであればどのような素子を適用してもよい。
また、上記第2実施形態及び上記各変形例において、UWB信号を受信する構成を例に挙げて説明したが、これに限らず、一定周期で断続的に情報信号を含む無線信号を受信する構成であれば、UWB信号以外の無線信号の受信に本発明を適用してもよい。
【0122】
また、上記各実施形態及び上記各変形例は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
また、本発明は上記各実施形態及び上記各変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【符号の説明】
【0123】
1〜3…無線受信装置、100…位相調整装置、10,126,128,142,144…遅延段回路、20…位相同期用回路、30…接続切替回路群、40…切替制御回路、110…アンテナ、112…LNA、114…整流回路、116…DCアンプ、118…比較回路、120〜124…S&H回路、130…信号処理部、130a…初期同期部、130b…同期維持部、130c…復調部、140…LNAタイミング生成回路
【特許請求の範囲】
【請求項1】
制御信号によって遅延量を可変可能な第1〜第N(Nは3以上の奇数)のインバーター回路を直列接続し且つその始端と終端とを接続してループ構成とした遅延段回路と、
前記N個のインバーター回路の各々に一対一に対応し、各インバーター回路の出力する遅延信号をその供給先の回路に供給する供給状態と、前記遅延信号の前記供給先の回路への供給を遮断する遮断状態とを切り替える第1〜第M(Mは、3以上の奇数)の接続切替手段と、
前記第1〜第Mの接続切替手段の前記供給状態及び前記遮断状態の切替を制御する切替制御手段と、を備え、
前記切替制御手段は、前記第1〜第Mの接続切替手段から、前記第1〜第Nのインバーター回路のうち1つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを1つずつ選択し、選択した接続切替手段を前記供給状態に切り替える制御をすると共に、その他の供給状態の接続切替手段を前記遮断状態に切り替える制御をすることを特徴とする位相調整装置。
【請求項2】
前記遅延段回路は、前記第1〜第Nのインバーター回路をこの順番に直列接続し、且つ第1のインバーター回路の入力端子と第Nのインバーター回路の出力端子とを電気的に接続してループ構成とし、
前記第1〜第Nのインバーター回路における第n(nは、1≦n≦(N−2))の整数)のインバーター回路の出力する遅延信号と第(n+2)のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、且つ第Nのインバーター回路の出力する遅延信号と第2のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、各インバーター回路の遅延量を設定したことを特徴とする請求項1に記載の位相調整装置。
【請求項3】
前記第1〜第Mの接続切替手段は、その各々が、
ゲート端子が前記第1〜第Nのインバーター回路のうちいずれか1つの出力端子と電気的に接続され、ソース端子が高電位側の電源ノードに接続されたPチャンネル型の第1の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ソース端子が前記第1の電界効果トランジスターのドレイン端子と電気的に接続されたPチャンネル型の第2の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ドレイン端子が前記第2の電界効果トランジスターのドレイン端子と電気的に接続されたNチャンネル型の第3の電界効果トランジスターと、
ゲート端子が前記第nのインバーター回路の出力端子と電気的に接続され、ドレイン端子が前記第3の電界効果トランジスターのソース端子と電気的に接続され、ソース端子が低電位側の電源ノードと電気的に接続されたNチャンネル型の第4の電界効果トランジスターと、
前記第2の電界効果トランジスターのドレイン端子と前記第3の電界効果トランジスターのドレイン端子とに電気的に接続された信号出力部と、を含んで構成されることを特徴とする請求項1又は請求項2に記載の位相調整装置。
【請求項4】
一定周期で断続的に発信される無線信号を受信する無線受信手段と、
前記無線受信手段で受信した無線信号を増幅する増幅手段と、
前記増幅手段で増幅した無線信号を整流して検波信号を生成する検波信号生成手段と、
前記検波信号に基づき前記受信した無線信号中に情報信号が有るか否かを判定する判定手段と、
請求項1乃至請求項3のいずれか1項に記載の位相調整装置と、
前記位相調整装置の前記遅延回路で遅延した遅延信号に基づき前記判定手段の判定結果を保持する判定結果保持手段と、
前記無線信号の受信を開始した初期状態において、前記位相調整装置の前記切替制御手段を制御して、前記情報信号が有るときの判定結果を示す信号である有判定信号の出力タイミングと前記判定結果保持手段の保持タイミングとを同期させる初期同期手段と、
前記位相調整装置の前記切替制御手段を制御して、前記受信した無線信号に対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記初期同期手段による前記出力タイミングと前記保持タイミングとの同期を維持する同期維持手段と、を備えることを特徴とする無線受信装置。
【請求項5】
前記判定結果保持手段は、前記位相調整装置からの遅延信号に基づき、前記判定手段の各判定結果をその出力期間においてそれぞれ異なるタイミングで保持する第1〜第3のサンプリング&ホールド回路を有し、
前記初期同期手段は、前記有判定信号の出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとをそれぞれ同期させ、
前記同期維持手段は、前記初期同期手段による前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとの同期を維持することを特徴とする請求項4に記載の無線受信装置。
【請求項6】
前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T2−Tw/2<T1<T2<T3<T2+Tw/2」となる関係に設定し、
前記初期同期手段は、前記第1〜第3のサンプリング&ホールド回路が前記T1、T2及びT3の全てのタイミングで前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記T1のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御することを特徴とする請求項5に記載の無線受信装置。
【請求項7】
前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T1<T2−Tw/2<T2<T2+Tw/2<T3」となる関係に設定し、
前記初期同期手段は、前記第2のサンプリング&ホールド回路のみが前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記T1のタイミングで前記有判定信号をサンプリングしたときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングで前記有判定信号をサンプリングしたときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御することを特徴とする請求項5に記載の無線受信装置。
【請求項8】
前記位相調整装置の出力する遅延信号に基づき、前記増幅手段を前記無線信号の受信タイミングで動作状態にし、前記増幅手段を前記無線信号を受信しないタイミングで停止状態にする動作状態切替手段を備えることを特徴とする請求項4乃至請求項7のいずれか1項に記載の無線受信装置。
【請求項9】
前記位相調整装置の後段に設けられた、前記遅延段回路を構成するインバーター回路と同じ特性のインバーター回路を複数直列接続して構成した第2の遅延段回路を備え、
前記位相調整装置の遅延段回路に供給する制御電圧と同じものを前記第2の遅延段回路に供給し、当該第2の遅延段回路によって、少なくとも前記増幅手段及び前記判定情報保持手段の動作タイミングを決定する信号を生成することを特徴とする請求項4乃至請求項8のいずれか1項に記載の無線受信装置。
【請求項1】
制御信号によって遅延量を可変可能な第1〜第N(Nは3以上の奇数)のインバーター回路を直列接続し且つその始端と終端とを接続してループ構成とした遅延段回路と、
前記N個のインバーター回路の各々に一対一に対応し、各インバーター回路の出力する遅延信号をその供給先の回路に供給する供給状態と、前記遅延信号の前記供給先の回路への供給を遮断する遮断状態とを切り替える第1〜第M(Mは、3以上の奇数)の接続切替手段と、
前記第1〜第Mの接続切替手段の前記供給状態及び前記遮断状態の切替を制御する切替制御手段と、を備え、
前記切替制御手段は、前記第1〜第Mの接続切替手段から、前記第1〜第Nのインバーター回路のうち1つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを1つずつ選択し、選択した接続切替手段を前記供給状態に切り替える制御をすると共に、その他の供給状態の接続切替手段を前記遮断状態に切り替える制御をすることを特徴とする位相調整装置。
【請求項2】
前記遅延段回路は、前記第1〜第Nのインバーター回路をこの順番に直列接続し、且つ第1のインバーター回路の入力端子と第Nのインバーター回路の出力端子とを電気的に接続してループ構成とし、
前記第1〜第Nのインバーター回路における第n(nは、1≦n≦(N−2))の整数)のインバーター回路の出力する遅延信号と第(n+2)のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、且つ第Nのインバーター回路の出力する遅延信号と第2のインバーター回路の出力する遅延信号との位相差が「2π/N」となるように、各インバーター回路の遅延量を設定したことを特徴とする請求項1に記載の位相調整装置。
【請求項3】
前記第1〜第Mの接続切替手段は、その各々が、
ゲート端子が前記第1〜第Nのインバーター回路のうちいずれか1つの出力端子と電気的に接続され、ソース端子が高電位側の電源ノードに接続されたPチャンネル型の第1の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ソース端子が前記第1の電界効果トランジスターのドレイン端子と電気的に接続されたPチャンネル型の第2の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ドレイン端子が前記第2の電界効果トランジスターのドレイン端子と電気的に接続されたNチャンネル型の第3の電界効果トランジスターと、
ゲート端子が前記第nのインバーター回路の出力端子と電気的に接続され、ドレイン端子が前記第3の電界効果トランジスターのソース端子と電気的に接続され、ソース端子が低電位側の電源ノードと電気的に接続されたNチャンネル型の第4の電界効果トランジスターと、
前記第2の電界効果トランジスターのドレイン端子と前記第3の電界効果トランジスターのドレイン端子とに電気的に接続された信号出力部と、を含んで構成されることを特徴とする請求項1又は請求項2に記載の位相調整装置。
【請求項4】
一定周期で断続的に発信される無線信号を受信する無線受信手段と、
前記無線受信手段で受信した無線信号を増幅する増幅手段と、
前記増幅手段で増幅した無線信号を整流して検波信号を生成する検波信号生成手段と、
前記検波信号に基づき前記受信した無線信号中に情報信号が有るか否かを判定する判定手段と、
請求項1乃至請求項3のいずれか1項に記載の位相調整装置と、
前記位相調整装置の前記遅延回路で遅延した遅延信号に基づき前記判定手段の判定結果を保持する判定結果保持手段と、
前記無線信号の受信を開始した初期状態において、前記位相調整装置の前記切替制御手段を制御して、前記情報信号が有るときの判定結果を示す信号である有判定信号の出力タイミングと前記判定結果保持手段の保持タイミングとを同期させる初期同期手段と、
前記位相調整装置の前記切替制御手段を制御して、前記受信した無線信号に対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記初期同期手段による前記出力タイミングと前記保持タイミングとの同期を維持する同期維持手段と、を備えることを特徴とする無線受信装置。
【請求項5】
前記判定結果保持手段は、前記位相調整装置からの遅延信号に基づき、前記判定手段の各判定結果をその出力期間においてそれぞれ異なるタイミングで保持する第1〜第3のサンプリング&ホールド回路を有し、
前記初期同期手段は、前記有判定信号の出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとをそれぞれ同期させ、
前記同期維持手段は、前記初期同期手段による前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとの同期を維持することを特徴とする請求項4に記載の無線受信装置。
【請求項6】
前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T2−Tw/2<T1<T2<T3<T2+Tw/2」となる関係に設定し、
前記初期同期手段は、前記第1〜第3のサンプリング&ホールド回路が前記T1、T2及びT3の全てのタイミングで前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記T1のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御することを特徴とする請求項5に記載の無線受信装置。
【請求項7】
前記有判定信号の信号幅をTwとし、前記第1、第2及び第3のサンプリング&ホールド回路のサンプリングのタイミングを、それぞれT1、T2及びT3とし、前記Tw及び前記T1〜T3を、「T1<T2−Tw/2<T2<T2+Tw/2<T3」となる関係に設定し、
前記初期同期手段は、前記第2のサンプリング&ホールド回路のみが前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第1〜第3のサンプリング&ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記T1のタイミングで前記有判定信号をサンプリングしたときは、前記第1のサンプリング&ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記T3のタイミングで前記有判定信号をサンプリングしたときは、前記第3のサンプリング&ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御することを特徴とする請求項5に記載の無線受信装置。
【請求項8】
前記位相調整装置の出力する遅延信号に基づき、前記増幅手段を前記無線信号の受信タイミングで動作状態にし、前記増幅手段を前記無線信号を受信しないタイミングで停止状態にする動作状態切替手段を備えることを特徴とする請求項4乃至請求項7のいずれか1項に記載の無線受信装置。
【請求項9】
前記位相調整装置の後段に設けられた、前記遅延段回路を構成するインバーター回路と同じ特性のインバーター回路を複数直列接続して構成した第2の遅延段回路を備え、
前記位相調整装置の遅延段回路に供給する制御電圧と同じものを前記第2の遅延段回路に供給し、当該第2の遅延段回路によって、少なくとも前記増幅手段及び前記判定情報保持手段の動作タイミングを決定する信号を生成することを特徴とする請求項4乃至請求項8のいずれか1項に記載の無線受信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−245587(P2010−245587A)
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願番号】特願2009−88716(P2009−88716)
【出願日】平成21年4月1日(2009.4.1)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願日】平成21年4月1日(2009.4.1)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]