半導体ウエハの製造方法
【課題】基板の表面に４Ｈ−ＳｉＣ単結晶層を効率的にエピタキシャル成長させることができる半導体ウエハの製造方法を提供する。
【解決手段】半導体ウエハの製造方法は、Ｓｉ層形成工程と、Ｓｉ層密閉工程と、加熱工程と、成長工程とを含む。Ｓｉ層形成工程では、単結晶ＳｉＣ基板７０の表面にＳｉ層７１を形成する。Ｓｉ層密閉工程では、Ｓｉ層７１が形成された単結晶ＳｉＣ基板７０に３Ｃ−ＳｉＣ多結晶層７２を形成することで、Ｓｉ層７１を密閉する。加熱工程では、単結晶ＳｉＣ基板７０を加熱することで、３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ層７１を溶融させてＳｉ融液層７１ａを形成する。成長工程では、加熱制御を行うことで、Ｓｉ融液層７１ａが、３Ｃ−ＳｉＣ多結晶層７２からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該単結晶ＳｉＣ基板７０に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる。
【解決手段】半導体ウエハの製造方法は、Ｓｉ層形成工程と、Ｓｉ層密閉工程と、加熱工程と、成長工程とを含む。Ｓｉ層形成工程では、単結晶ＳｉＣ基板７０の表面にＳｉ層７１を形成する。Ｓｉ層密閉工程では、Ｓｉ層７１が形成された単結晶ＳｉＣ基板７０に３Ｃ−ＳｉＣ多結晶層７２を形成することで、Ｓｉ層７１を密閉する。加熱工程では、単結晶ＳｉＣ基板７０を加熱することで、３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ層７１を溶融させてＳｉ融液層７１ａを形成する。成長工程では、加熱制御を行うことで、Ｓｉ融液層７１ａが、３Ｃ−ＳｉＣ多結晶層７２からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該単結晶ＳｉＣ基板７０に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも表面がＳｉＣで構成される基板を用いた半導体ウエハの製造方法に関するものである。
【背景技術】
【０００２】
高周波デバイスの半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。高周波デバイスの利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる高周波デバイスの実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
【０００３】
耐熱性に優れる半導体ウエハを製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。
【０００４】
従来から、ＳｉＣを用いた半導体ウエハの製造方法において、エピタキシャル層を形成する方法が知られている。この種の製造方法を開示するものとして例えば特許文献１及び特許文献２がある。
【０００５】
特許文献１では、以下のようなＳｉＣエピタキシャル層の形成方法が開示されている。即ち、ＳｉＣエピタキシャル層の形成方法は、種結晶添加昇華技術を用いてＳｉＣのバルク結晶を成長させる工程と、バルク結晶表面に液相エピタキシャル成長させる工程と、を含む。前記液相エピタキシャル成長させる工程では、溶融成長を行うことで、前記種結晶からバルク結晶基板に伝播したマイクロパイプ欠陥を塞ぐことができ、マイクロパイプ欠陥の少ないＳｉＣのエピタキシャル層を形成させることが可能となる。
【０００６】
特許文献２では、単結晶ＳｉＣを液相エピタキシャル成長させる方法として準安定溶媒エピタキシー（ＭＳＥ）法が開示されている。ＭＳＥ法は、単結晶ＳｉＣからなるシード基板と、このシード基板より自由エネルギーの高い炭素供給フィード基板と、を対向配置し、前記シード基板と前記炭素供給フィード基板との間にＳｉ融液層を溶媒（炭素移動媒体）として介在させる。そして、真空高温環境で、シード基板及び炭素供給フィード基板を加熱処理することにより、前記シード基板の表面に単結晶ＳｉＣをエピタキシャル成長させる方法である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−５０９９４３号公報
【特許文献２】特開２００８−２３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の方法は、液相エピタキシャル成長工程に用いられるＳｉ溶融物に対し、当該Ｓｉ溶融物に溶融しているカーボンの溶解度を上げるために、Ｔｉ等の遷移金属を混入させる方法を採用している。この方法は、カーボンの溶解度を上げることができるものの、エピタキシャル成長した結晶の中にＴｉ等が入り込んでしまうことがあった。また、カーボンの溶解度が上がると、エピタキシャル成長によって得ることができる結晶の種類を制御することが困難になり、単結晶のエピタキシャル層（例えば、４Ｈ−ＳｉＣ単結晶層）を効率的に形成できなくなってしまう問題があった。
【０００９】
この点、特許文献２の方法は、カーボンの溶解度を上げることなく、シード基板とフィード基板との間に極薄のＳｉ融液層を介在させることで、４Ｈ−ＳｉＣ単結晶を効率的にエピタキシャル成長させることができる。しかしながら、前記Ｓｉ融液層は、ＭＳＥ法における加熱処理の過程で蒸発してしまうため、エピタキシャル成長を長時間持続させて大口径の半導体ウエハを製造することが難しかった。
【００１０】
本発明は、以上の事情に鑑みてなされたものであり、その目的は、基板の表面に４Ｈ−ＳｉＣ単結晶層を効率的にエピタキシャル成長させることができる半導体ウエハの製造方法を提供することにある。
【課題を解決するための手段及び効果】
【００１１】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【００１２】
（１）本発明の観点によれば、以下の工程を含む半導体ウエハの製造方法が提供される。即ち、半導体ウエハの製造方法は、Ｓｉ層形成工程と、Ｓｉ層密閉工程と、加熱工程と、成長工程とを含む。前記Ｓｉ層形成工程では、少なくとも表面がＳｉＣで構成される基板の表面にＳｉ層を形成する。前記Ｓｉ層密閉工程では、前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉する。前記加熱工程では、前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ層を溶融させてＳｉ融液層を形成する。前記成長工程では、加熱制御を行うことで、前記Ｓｉ融液層が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該基板に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる。
【００１３】
これにより、成長工程において、３Ｃ−ＳｉＣ多結晶層からＳｉ融液層に取り込まれるＳｉと、Ｓｉ融液層において４Ｈ−ＳｉＣ単結晶の成長のために消費されるＳｉと、が等量になるように反応が進行する。従って、フィーダとして機能する３Ｃ−ＳｉＣ多結晶層がなくなるまでの間、当該３Ｃ−ＳｉＣ多結晶層の内側でＳｉ融液が一定量に保たれ、炭素移動媒体として適切に機能し続けることになる。これによって、エピタキシャル成長を長時間持続する必要がある大口径ウエハの製造も容易に行うことができる。また、Ｓｉ融液層は密閉されているので、外部から異物が混入するおそれもなく、エピタキシャル成長を良好に進行させることができる。更に、成長工程が進行し、フィーダである３Ｃ−ＳｉＣ多結晶層がなくなると、Ｓｉ融液層が外部に露出し、Ｓｉが気化するので、Ｓｉ融液の残渣を除去する作業を省略でき、又は残渣除去作業の負担を効果的に低減することができる。
【００１４】
（２）前記の半導体ウエハの製造方法においては、前記基板は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成されていることが好ましい。
【００１５】
これにより、４Ｈ−ＳｉＣ単結晶基板又は６Ｈ−ＳｉＣ単結晶基板をバルク基板に用いて大口径の半導体ウエハを製造することができる。
【００１６】
（３）前記の半導体ウエハの製造方法においては、前記基板の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面で構成されていることが好ましい。
【００１７】
これにより、４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる面に（０００１）Ｓｉ面又は（０００−１）Ｃ面を用いることで、より効率的にエピタキシャル成長を進行させることができる。
【００１８】
（４）前記の半導体ウエハの製造方法においては、前記基板の表面が、ジャスト面又は［１１−２０］方向及び［１−１００］方向のオフ角が８度以下の面のものを用いることができる。
【００１９】
即ち、Ｓｉ融液層側から４Ｈ−ＳｉＣ単結晶層を自発的に多形制御してエピタキシャル成長させることができるので、前記基板の表面にオフ角度を設ける必要がない。これにより、オフ角度が小さくジャスト面に近い下地となる基板の表面に結晶欠陥があったとしても、Ｓｉ融液層側からエピタキシャル成長する４Ｈ−ＳｉＣ単結晶層には、その結晶欠陥が伝播しないので、より高精度なエピタキシャル層を形成することができるのである。このように、本発明の半導体ウエハの製造方法によれば、基板の表面の状態に依存しない高品質な半導体ウエハの製造が可能になる。
【００２０】
（５）前記の半導体ウエハの製造方法においては、前記Ｓｉ層形成工程は、前記基板に炭化層を形成する第１工程と、前記第１工程で形成された炭化層の表面にＳｉ層を形成する第２工程と、を含むことが好ましい。
【００２１】
これにより、加熱工程において、Ｓｉ層と基板の間に挟まれる炭化層が、Ｓｉ層と基板の熱膨張係数の差によって生じる歪みを吸収する。これによって、良好な４Ｈ−ＳｉＣ単結晶層を得ることができる。
【００２２】
（６）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板の表面は３Ｃ−ＳｉＣ多結晶層で構成されるとともに、当該表面には４Ｈ−ＳｉＣ単結晶で構成された種結晶が配置される。前記Ｓｉ層形成工程では、前記種結晶を覆うように前記基板の表面にＳｉ層を形成する。前記Ｓｉ層密閉工程では、前記種結晶を覆うように前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２３】
これにより、エピタキシャル成長によって得ることができる４Ｈ−ＳｉＣ単結晶の形状を種結晶と耐熱板によって制御することができる。従って、様々な要求に応じて４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができ、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００２４】
（７）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶が配置される。前記Ｓｉ層形成工程では、前記種結晶を覆うように前記Ｓｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記凹部のそれぞれで、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２５】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、凹部の形状と耐熱板によって、凹部のそれぞれに生成される４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００２６】
（８）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板には複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されている。また、当該製造方法は、配置工程と、Ｓｉ片密閉工程と、Ｓｉ片加熱工程と、種結晶成長工程と、を含む。前記配置工程では、前記凹部のそれぞれに、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するためのＳｉ片を配置する。前記Ｓｉ片密閉工程では、前記Ｓｉ片が配置された前記凹部に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ片を密閉する。前記Ｓｉ片加熱工程では、前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ片を溶融させてＳｉ融液にする。前記種結晶成長工程では、加熱制御を行うことで、前記Ｓｉ融液が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液中のＳｉとを結合させる。これにより、４Ｈ−ＳｉＣ単結晶を前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長させて、４Ｈ−ＳｉＣ単結晶で構成される種結晶を局所的に形成する。そして、前記Ｓｉ層形成工程では、前記種結晶を覆うように前記Ｓｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された前記３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２７】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、Ｓｉ片を用いて製造される種結晶と耐熱板によって、４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００２８】
（９）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されている。前記凹部の表面を局所的に加熱することで、３Ｃ−ＳｉＣ多結晶を多形制御して４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される局所的な核部分を単一又は複数形成する。前記Ｓｉ層形成工程では、前記核部分を覆うようにＳｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記核部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２９】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、多形制御により形成された核部分と耐熱板によって、４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００３０】
（１０）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されるとともに、その底部には、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するための突起部分が形成されている。前記Ｓｉ層形成工程では、前記突起部分を覆うようにＳｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記突起部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００３１】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。突起部分は、突起部分が形成されていない場所に比べて、フィード側に近くなるので、この突起部分に４Ｈ−ＳｉＣ単結晶層が形成され易くなる。このように形成された突起部分と耐熱板によって、４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００３２】
（１１）前記の半導体ウエハの製造方法においては、前記基板は、導電性部材の表面に３Ｃ−ＳｉＣ多結晶層をＣＶＤ法により成膜して構成されることが好ましい。
【００３３】
これにより、製造コストを低減することができる。
【００３４】
（１２）前記の半導体ウエハの製造方法においては、前記導電性部材は、Ｗ、Ｔａ又は等方性グラファイトであることが好ましい。
【００３５】
これにより、強度及び耐熱性に優れる材料を用いることで、加熱工程及び成長工程において行われる加熱処理に十分に耐えることができる基板を用いて半導体ウエハを製造することができる。
【００３６】
（１３）前記の半導体ウエハの製造方法においては、前記耐熱板には、前記Ｓｉ融液を蒸発させるための１又は複数の貫通孔が形成されていることが好ましい。
【００３７】
これにより、３Ｃ−ＳｉＣ多結晶層がなくなることで４Ｈ−ＳｉＣ単結晶層の成長が完了すると、貫通孔にＳｉ融液が到達して、当該Ｓｉ融液が貫通孔を通じて自動的に気化する。従って、Ｓｉ残渣除去工程を簡略化することができる。
【００３８】
（１４）前記の半導体ウエハの製造方法においては、前記耐熱板は、Ｔｉ又は耐熱セラミックによって構成されていることが好ましい。
【００３９】
これにより、耐熱性に優れたＴｉ又は耐熱セラミックによって、成長工程の加熱制御による４Ｈ−ＳｉＣ単結晶の成長方向を適切に制御することができる。
【００４０】
（１５）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記成長工程では、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、１６００℃以上２３００℃以下で加熱制御を行う。
【００４１】
これにより、エピタキシャル成長を効率的に行うことができる環境を成長工程において実現できるので、高品質な半導体ウエハを製造することができる。
【００４２】
（１６）前記の半導体ウエハの製造方法においては、以下のような工程を含むことが好ましい。即ち、半導体ウエハの製造方法は、収容工程と、平坦化処理工程と、を含む。前記収容工程では、前記成長工程後に、４Ｈ−ＳｉＣ単結晶が形成された前記基板をＴａＣで構成される収容容器に収容する。前記平坦化処理工程では、前記収容容器の内部を真空状態でＳｉ蒸気圧下にし、１６００℃以上２３００℃以下の温度範囲で加熱処理を行う。
【００４３】
これにより、４Ｈ−ＳｉＣ単結晶層の表面が自発的に分子レベルで平坦化されるので、極めて平滑な表面を持った半導体ウエハを製造することが可能になる。
【００４４】
（１７）前記の半導体ウエハの製造方法においては、前記３Ｃ−ＳｉＣ多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる４Ｈ−ＳｉＣ単結晶の不純物濃度を調整することが好ましい。
【００４５】
これにより、例えば、高濃度エピタキシャル層（窒素濃度換算で１０の１７〜１９乗）又は高純度活性層エピタキシャル層（窒素濃度換算で１０の１３〜１５乗）の４Ｈ−ＳｉＣ単結晶層が形成された基板ウエハの製造が可能になる。
【００４６】
（１８）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記成長工程は、厚み方向成長工程と、水平方向成長工程と、を含む。前記厚み方向成長工程では、加熱温度を一定温度に保持することでＳｉ融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の４Ｈ−ＳｉＣ単結晶が厚み方向にエピタキシャル成長するように制御する。前記水平方向成長工程では、前記厚み方向成長で単一の４Ｈ−ＳｉＣ単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小４Ｈ−ＳｉＣ単結晶の成長を促す。
【００４７】
これにより、単一の微小４Ｈ−ＳｉＣ単結晶を成長させるとともに、その形状を制御することが可能になる。
【図面の簡単な説明】
【００４８】
【図１】半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図。
【図２】高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図。
【図３】炭素ゲッター効果を有する坩堝の外観写真及び断面写真。
【図４】炭素ゲッター効果を説明する模式図。
【図５】単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の前半の工程を示した工程図。
【図６】単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の後半の工程を示した工程図。
【図７】グラフェン層を形成した単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の前半の工程を示した工程図。
【図８】グラフェン層を形成した単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の後半の工程を示した工程図。
【図９】導電性部材の表面に３Ｃ−ＳｉＣ多結晶層を形成した多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。
【図１０】導電性部材の表面に３Ｃ−ＳｉＣ多結晶層を形成した多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。
【図１１】導電性部材の表面に３Ｃ−ＳｉＣ多結晶層を形成した多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。
【図１２】複数チップ分の半導体ウエハと、この半導体ウエハの製造に用いる金属薄板の模式図。
【図１３】金属薄板を多結晶ＳｉＣ基板に積層する様子を模式的に示した斜視図。
【図１４】複数の凹部が形成される多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１５】複数の凹部が形成される多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１６】複数の凹部が形成される多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１７】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１８】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１９】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図２０】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【発明を実施するための形態】
【００４９】
次に、発明の実施形態について説明する。まず、半導体ウエハを製造するために用いる高温真空炉１１と坩堝（嵌合容器）２について説明する。図１は、半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図である。図２は、高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図である。図３（ａ）は坩堝２を上方から撮影した外観写真であり、図３（ｂ）は坩堝２の断面顕微鏡写真である。図４は、炭素ゲッター効果を説明する模式図である。
【００５０】
図１及び図２に示すように、高温真空炉１１は、被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。また、高温真空炉１１は、予備加熱室２２の下方に配置された断熱室２３を備えている。この断熱室２３は予備加熱室２２に対して上下方向に隣接している。
【００５１】
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
【００５２】
高温真空炉１１は、予備加熱室２２と本加熱室２１との間で被処理物を上下方向に移動させることが可能な移動機構２７を備えている。この移動機構２７は、被処理物を支持可能な支持体２８と、この支持体２８を上下動させることが可能なシリンダ部２９と、を備えている。シリンダ部２９はシリンダロッド３０を備え、このシリンダロッド３０の一端が前記支持体２８に連結されている。また、高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。
【００５３】
前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路６５を通じて接続されている。この搬送路６５は、ゲートバルブ６６によって開閉可能になっている。
【００５４】
前記本加熱室２１は、平面断面視で正六角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱ヒータとしてのメッシュヒータ３３が備えられている。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ３３の熱を本加熱室２１の中央部に向けて反射させるように構成されている。
【００５５】
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ３３が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
【００５６】
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には貫通孔５５が形成されている。被処理物は、この貫通孔５５を介して、本加熱室２１と、この本加熱室２１の下側に隣接する予備加熱室２２との間で移動できるようになっている。
【００５７】
前記貫通孔５５には、移動機構２７の支持体２８の一部が挿入されている。この支持体２８は、上から順に、第２多層熱反射金属板４２、第３多層熱反射金属板４３、及び第４多層熱反射金属板４４を互いに間隔をあけて配置した構成となっている。
【００５８】
３つの多層熱反射金属板４２〜４４は、何れも水平に配置されるとともに、垂直方向に設けた柱部３５によって互いに連結されている。そして、第２多層熱反射金属板４２及び第３多層熱反射金属板４３とで挟まれたスペースに受け台３６が配置され、この受け台３６上に被処理物を載置できるように構成されている。本実施形態において、この受け台３６はタンタルカーバイドにより構成されている。
【００５９】
前記シリンダ部２９のシリンダロッド３０の端部にはフランジが形成されて、このフランジが第４多層熱反射金属板４４の下面に固定される。この構成により、前記シリンダ部２９を伸縮させることで、受け台３６上の被処理物を前記３つの多層熱反射金属板４２〜４４とともに上下動させることができる。
【００６０】
前記予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、前記メッシュヒータ３３のような加熱手段は備えられていない。
【００６１】
図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に貫通孔５６が形成されている。また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路６５と対面する部位に通路孔５０が形成されている。更に、前記高温真空炉１１は、前記通路孔５０を閉鎖可能な開閉部材５１を備えている。
【００６２】
予備加熱室２２の下側で隣接する前記断熱室２３は、上側が前記多層熱反射金属板４６によって区画され、下側及び側部が多層熱反射金属板４７によって区画されている。断熱室２３の下側を覆う多層熱反射金属板４７には貫通孔５７が形成されて、前記シリンダロッド３０を挿通できるようになっている。
【００６３】
前記貫通孔５７の上端部に相当する位置において、多層熱反射金属板４７には収納凹部５８が形成される。この収納凹部５８には、前記支持体２８が備える第４多層熱反射金属板４４を収納可能になっている。
【００６４】
多層熱反射金属板４１〜４４，４６，４７は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。前記開閉部材５１においても、通路孔５０を閉鎖する部分には、同様の構成の多層熱反射金属板が用いられている。
【００６５】
多層熱反射金属板４１〜４４，４６，４７の材質としては、メッシュヒータ３３の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６，４７として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６，４７として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
【００６６】
そして、支持体２８に備えられる多層熱反射金属板４２〜４４は、小さな貫通孔を多数有するパンチメタル構造のタングステン板を、当該貫通孔の位置を異ならせつつ所定の間隔をあけて積層した構造になっている。
【００６７】
また、支持体２８の最も上層に備えられる第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
【００６８】
この構成で、被処理物（例えばＳｉＣ基板）を、真空チャンバ１９内の汚染を防止するために適宜の容器に収納する。なお、容器は後述の坩堝２であっても良いし、それ以外の容器であっても良い。そして、この状態で被処理物を搬送路６５から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台３６上に載置する。この状態で前記メッシュヒータ３３を駆動すると、本加熱室２１が１，０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-3以下、好ましくは１０-5以下となるように調整されている。
【００６９】
ここで前述したとおり、支持体２８の第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、メッシュヒータ３３が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内の単結晶ＳｉＣ基板を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
【００７０】
上記の予備加熱処理を所定時間行った後、シリンダ部２９を駆動し、支持体２８を上昇させる。この結果、単結晶ＳｉＣ基板が下側から貫通孔５５を通過して本加熱室２１内に移動する。これにより、直ちに本加熱処理が開始され、本加熱室２１内の単結晶ＳｉＣ基板を所定の温度（約１８００℃）に急速に昇温させることができる。
【００７１】
次に、坩堝（収容容器）２について説明する。図３（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備えている。また、この坩堝２は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。これにより、坩堝（嵌合容器）２に炭素ゲッター機能を良好に発揮させて、その内部空間を高純度のシリコン雰囲気に保つことができる。
【００７２】
更に詳細に説明すると、坩堝２は図３（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置され、更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
【００７３】
坩堝２を加熱処理する際には、図２の鎖線で示すように高温真空炉１１の予備加熱室２２に配置し、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ、予備加熱室２２内の坩堝２をシリンダ部２９の駆動によって移動させ、急速に昇温させる。
【００７４】
なお、本加熱室２１での加熱時において、坩堝２内の雰囲気は約１Ｐａ以下に維持されることが好ましい。また、上容器２ａと下容器２ｂとを嵌め合わせたときの嵌合部分の遊びは、約３ｍｍ以下であることが好ましい。これによって、実質的な密閉状態が実現され、前記本加熱室２１での加熱処理において坩堝２内のシリコン圧力を高めて外部圧力（本加熱室２１内の圧力）よりも高い圧力とし、不純物がこの嵌合部分を通じて坩堝２内に侵入するのを防止することができる。
【００７５】
この昇温により、坩堝２の内部空間がシリコンの飽和蒸気圧に保たれる。また、前記坩堝２は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層（ＴａＣ層）が坩堝２の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝２は図４に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝２は炭素原子吸着イオンポンプ機能（イオンゲッター機能）を有するということができる。これにより、加熱処理時に坩堝２内の雰囲気に含まれているシリコン蒸気及び炭素蒸気のうち、炭素蒸気だけが坩堝２に選択的に吸蔵されるので、坩堝２内を高純度のシリコン雰囲気に保つことができる。
【００７６】
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体ウエハを製造する。以下の説明において、単にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
【００７７】
まず、単結晶ＳｉＣ基板７０をバルク基板として用いて半導体ウエハを製造する第１実施形態について説明する。図５及び図６は、単結晶ＳｉＣ基板７０をバルク基板として半導体ウエハを製造する製造方法の工程を示した工程図である。
【００７８】
図５（ａ）に示すように、バルク基板として４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される単結晶ＳｉＣ基板７０を用意する。この単結晶ＳｉＣ基板７０は、直径が２インチ以上の真円度の高い円形の板状に形成されている。本実施形態で用いられるＳｉＣ基板１０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面であるとともに、その表面の［１−１００］方向及び［１１−２０］方向のオフ角が４度以下の面であるように構成されている。
【００７９】
図５（ｂ）に示すように、用意した単結晶ＳｉＣ基板７０の表面にＳｉをＣＶＤ法で蒸着させ、これによってＳｉ層７１を形成する。なお、このＳｉ層７１の厚みは、５０μｍ以下であることが好ましい。
【００８０】
次に、単結晶ＳｉＣ基板７０に３Ｃ−ＳｉＣ多結晶層７２をＣＶＤ法で形成する。図５（ｃ）に示すように、３Ｃ−ＳｉＣ多結晶層７２は、前記Ｓｉ層７１を覆うように蒸着されており、これによってＳｉ層７１は外部から遮断された密閉状態になる。なお、３Ｃ−ＳｉＣ多結晶層７２の厚みは、１００μｍ以上であることが好ましい。
【００８１】
次に、前記高温真空炉１１を用いた加熱処理を行う。本実施形態においては、加熱処理は、真空中に不活性ガスを導入した希薄ガス雰囲気下で行う。また、加熱処理は、１６００℃以上２３００℃以下の範囲で行うことが好ましい。
【００８２】
図５（ｄ）に示すように、加熱処理されることによって、３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ層７１が溶融し、Ｓｉ融液層７１ａが３Ｃ−ＳｉＣ多結晶層７２の内側で形成される。
【００８３】
このＳｉ融液層７１ａは、準安定溶媒エピタキシー法における溶媒（炭素移動媒体）のように機能し、単結晶ＳｉＣ基板７０の表面に４Ｈ−ＳｉＣ単結晶層がエピタキシャル成長する。
【００８４】
ここでいう準安定溶媒エピタキシー（ＭＳＥ）法は、シード基板と、このシード基板よりも自由エネルギーが大きいフィード基板と、を対向配置し、両基板の間に厚みの極めて小さいＳｉ溶融層を溶媒として介在させて真空高温環境で加熱処理する方法のことである。この方法により、自由エネルギーの差に基づいてＳｉ溶融層に発生する濃度勾配（温度勾配に基づかない濃度勾配）を駆動力として、シード基板側に単結晶ＳｉＣを液相エピタキシャル成長させることができるのである。
【００８５】
本実施形態においては、単結晶ＳｉＣ基板７０よりも自由エネルギーが高い３Ｃ−ＳｉＣ多結晶層７２がフィード基板として機能する。より具体的には、単結晶ＳｉＣ基板７０と３Ｃ−ＳｉＣ多結晶層７２との自由エネルギーの差に基づいてＳｉ溶融層に濃度勾配が発生し、この濃度勾配が駆動力となって、３Ｃ−ＳｉＣ多結晶層７２からＳｉ融液層７１ａにＳｉとＣが溶出する。Ｓｉ融液層７１ａに取り込まれたＣは、単結晶ＳｉＣ基板７０側に移動し、そこでＳｉと結合することで、４Ｈ−ＳｉＣ単結晶層７５が単結晶ＳｉＣ基板７０の表面側で析出するのである。
【００８６】
このとき、Ｓｉ融液層７１ａ中のＳｉは、４Ｈ−ＳｉＣ単結晶層７５の成長に使用されて消費される一方、フィードとして機能する３Ｃ−ＳｉＣ多結晶層７２から消費される量と同じ量のＳｉが供給される。従って、３Ｃ−ＳｉＣ多結晶層７２からＳｉが供給される限りにおいて、Ｓｉ融液層７１ａは常に一定の量に保たれることになる。
【００８７】
図６（ｅ）に示すように、フィードである３Ｃ−ＳｉＣ多結晶層７２がなくなるまでエピタキシャル成長が進行すると、Ｓｉ融液層７１ａは外部に露出し、気化して蒸発する。また、４Ｈ−ＳｉＣ単結晶層７５は、Ｓｉ融液層７１ａ側からエピタキシャル成長していくので、単結晶ＳｉＣ基板７０の表面に結晶欠陥があったとしても、その結晶欠陥が４Ｈ−ＳｉＣ単結晶層７５に伝播する事態を効果的に防止できる。このように、単結晶ＳｉＣ基板７０の表面の悪影響を効果的に抑制して、高品質なエピタキシャル層を形成することができる。
【００８８】
次に、平坦化処理を行う。本実施形態においては、上述した坩堝２に当該単結晶ＳｉＣ基板７０を収容して高温真空炉１１で加熱処理することで、４Ｈ−ＳｉＣ単結晶層７５の表面が自己組織化し、平坦化処理される。より具体的には、坩堝２に４Ｈ−ＳｉＣ単結晶層７５が形成された単結晶ＳｉＣ基板７０を収容し、高温真空炉１１の予備加熱室２２に配置する。そして、坩堝２内を真空かつＳｉ蒸気圧下にした状態で１６００℃以上２３００℃以下の温度範囲で加熱処理を行う。これによって、図６（ｆ）に示すように、４Ｈ−ＳｉＣ単結晶層７５の表面が平坦化されて良好な品質の半導体ウエハを得ることができる。
【００８９】
以上に示したように、第１実施形態の半導体ウエハを製造するための製造方法は、Ｓｉ層形成工程と、Ｓｉ層密閉工程と、加熱工程と、成長工程と、を含む。Ｓｉ層形成工程では、表面がＳｉＣで構成される単結晶ＳｉＣ基板７０の表面にＳｉ層７１を形成する。Ｓｉ層密閉工程では、Ｓｉ層７１が形成された単結晶ＳｉＣ基板７０に３Ｃ−ＳｉＣ多結晶層７２を形成することで、Ｓｉ層７１を密閉する。加熱工程では、単結晶ＳｉＣ基板７０を加熱することで、３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ層７１を溶融させてＳｉ融液層７１ａを形成する。成長工程では、加熱制御を行うことで、Ｓｉ融液層７１ａが、３Ｃ−ＳｉＣ多結晶層７２からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該単結晶ＳｉＣ基板７０に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる。
【００９０】
これにより、成長工程において、３Ｃ−ＳｉＣ多結晶層７２からＳｉ融液層７１ａに取り込まれるＳｉと、Ｓｉ融液層７１ａにおいて４Ｈ−ＳｉＣ単結晶の成長のために消費されるＳｉと、が等量になるように反応が進行する。従って、フィーダとして機能する３Ｃ−ＳｉＣ多結晶層７２がなくなるまでの間、当該３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ融液が一定量に保たれ、Ｓｉ融液層７１ａが炭素移動媒体として適切に機能し続けることになる。これによって、エピタキシャル成長を長時間持続する必要がある大口径ウエハの製造も容易に行うことができる。また、Ｓｉ融液層７１ａは密閉されているので、外部から異物が混入するおそれもなく、エピタキシャル成長を良好に進行させることができる。更に、成長工程が進行し、フィーダである３Ｃ−ＳｉＣ多結晶層７２がなくなると、Ｓｉ融液層７１ａが外部に露出してＳｉが気化するので、Ｓｉ融液の残渣を除去する作業を省略でき、又は残渣除去作業の負担を効果的に低減することができる。
【００９１】
また、第１実施形態の半導体ウエハの製造方法においては、単結晶ＳｉＣ基板７０は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成されている。
【００９２】
これにより、４Ｈ−ＳｉＣ単結晶基板又は６Ｈ−ＳｉＣ単結晶基板をバルク基板に用いて大口径の半導体ウエハを製造することができる。
【００９３】
また、第１実施形態の半導体ウエハの製造方法においては、単結晶ＳｉＣ基板７０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面で構成されている。
【００９４】
これにより、４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる面に（０００１）Ｓｉ面又は（０００−１）Ｃ面を用いることで、より効率的にエピタキシャル成長を進行させることができる。
【００９５】
また、第１実施形態の半導体ウエハの製造方法においては、単結晶ＳｉＣ基板７０の表面が、［１１−２０］方向及び［１−１００］方向のオフ角が４度以下の面となっている。
【００９６】
即ち、Ｓｉ融液層７１ａ側から４Ｈ−ＳｉＣ単結晶層７５を自発的に多形制御してエピタキシャル成長させることができるので、単結晶ＳｉＣ基板７０の表面にオフ角度を設ける必要がない。これにより、オフ角度が小さくジャスト面に近い下地となる単結晶ＳｉＣ基板７０の表面に結晶欠陥があったとしても、Ｓｉ融液層７１ａ側からエピタキシャル成長する４Ｈ−ＳｉＣ単結晶層７５には、その結晶欠陥が伝播しないので、より高精度なエピタキシャル層を形成することができるのである。このように、本発明の半導体ウエハの製造方法によれば、基板の表面の状態に依存しない高品質な半導体ウエハの製造が可能になる。
【００９７】
なお、本発明によって半導体ウエハを製造する場合に特に有利な点の１つは、上述したように、エピタキシャル成長する４Ｈ−ＳｉＣ単結晶層が基板の表面の状態から悪影響を受けることを効果的に抑制できることである。従って、本実施形態ではオフ角度が４度以下の単結晶ＳｉＣ基板７０を用いているが、本発明の製造方法によれば、オフ角度が８度以下の単結晶ＳｉＣ基板についても、４Ｈ−ＳｉＣ単結晶層を良好に成長させることができる。更には、ＳｉＣ単結晶基板の表面がジャスト面（オフ角度が０度）のものについても、本発明の製造方法を当然に適用することができる。
【００９８】
また、第１実施形態の半導体ウエハの製造方法においては、前記成長工程は、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、１６００℃以上２３００℃以下で加熱制御を行う。
【００９９】
これにより、エピタキシャル成長を効率的に行うことができる環境で成長工程を進行させることで、高品質な半導体ウエハを製造することができる。
【０１００】
また、本実施形態の半導体ウエハの製造方法は、収容工程と、平坦化処理工程と、を含む。前記収容工程では、前記成長工程後に、４Ｈ−ＳｉＣ単結晶が形成された単結晶ＳｉＣ基板７０をＴａＣで構成される坩堝２に収容する。前記平坦化処理工程では、坩堝２の内部を真空状態でＳｉ蒸気圧下にし、１６００℃以上２３００℃以下の温度範囲で加熱処理を行う。
【０１０１】
これにより、４Ｈ−ＳｉＣ単結晶層７５の表面が自発的に分子レベルで平坦化されるので、極めて平滑な表面を持った半導体ウエハを製造することが可能になる。
【０１０２】
次に、単結晶ＳｉＣ基板７０にグラフェン層（炭化層）７７を形成して半導体ウエハを製造する第２実施形態について説明する。図７及び図８は、グラフェン層７７を形成した単結晶ＳｉＣ基板７０をバルク基板として半導体ウエハを製造する製造方法の工程を示した工程図である。
【０１０３】
図７（ａ）に示すように、第１実施形態と同様の単結晶ＳｉＣ基板７０をバルク基板として用意する。そして、図７（ｂ）に示すように、この単結晶ＳｉＣ基板７０にグラフェン層（炭化層）７７を形成するための炭化処理工程を行う。炭化処理工程は高温真空炉１１と坩堝２を用いて行う。まず、単結晶ＳｉＣ基板７０を坩堝２に収容する。そして、高温真空炉１１によって坩堝２内を高温かつ真空状態に保つことで、単結晶ＳｉＣ基板７０の表面のＳｉが昇華し、残留したＣによって、単結晶ＳｉＣ基板７０の表面にグラフェン層７７が形成される。
【０１０４】
なお、前記炭化処理工程の加熱処理は、予備加熱工程と、本加熱工程と、を含むことが好ましい。前記予備加熱工程では、単結晶ＳｉＣ基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め１５００℃以上２３００℃以下の温度で加熱されている本加熱室に前記予備加熱室から前記坩堝２を移動することで、単結晶ＳｉＣ基板７０を１５００℃以上２３００℃以下の温度で加熱する。このように、予備加熱室から本加熱室へ移動させることで急速に昇温させて加熱処理を行うことにより、炭化処理工程を短時間で効率良く行うことができる。更に、炉内圧力が１０-3Ｐａ以下の減圧下であって、酸素分圧が１０-5Ｐａ以下の状態で加熱処理することが好ましい。
【０１０５】
次に、図７（ｃ）に示すように、グラフェン層７７の表面にＳｉをＣＶＤ法により蒸着させてＳｉ層７１を形成する。そして、図７（ｄ）に示すように、Ｓｉ層７１を覆うように、３Ｃ−ＳｉＣ多結晶層７２を単結晶ＳｉＣ基板７０にＣＶＤ法により蒸着させる。
【０１０６】
次に、加熱処理を行う。図８（ｅ）に示すように、この加熱処理によってＳｉ層７１が溶融しＳｉ融液層７１ａが形成されると、第１実施形態と同様のエピタキシャル成長が開始される。このエピタキシャル成長によって、単結晶ＳｉＣ基板７０の表面に４Ｈ−ＳｉＣ単結晶層７５が形成される。なお、グラフェン層７７は、エピタキシャル成長が開始されることによってＣが消費される形になって消滅する。
【０１０７】
ところで、Ｓｉ層７１と単結晶ＳｉＣ基板７０は熱膨張係数の差が大きく、この熱膨張係数の差が原因となって生じる歪みによって、単結晶ＳｉＣ基板７０の表面がダメージを受ける等して、４Ｈ−ＳｉＣ単結晶層の成長に悪影響が生じることがある。この点、第２実施形態の製造方法は、柔軟性のあるグラフェン層７７がＳｉ層７１と単結晶ＳｉＣ基板７０との間に介在するように構成されている。これにより、図８（ｅ）の加熱処理によってＳｉ層７１及び単結晶ＳｉＣ基板７０が熱膨張したとしても、当該グラフェン層７７によって歪みが吸収される形になり、４Ｈ−ＳｉＣ単結晶層の成長に悪影響が生じることを効果的に防止できるようになっている。
【０１０８】
エピタキシャル成長が進行することによって、フィードである３Ｃ−ＳｉＣ多結晶層７２がなくなると、図８（ｆ）に示すように、Ｓｉ融液層７１ａが外部に露出して気化する。次に、図８（ｇ）に示すように、４Ｈ−ＳｉＣ単結晶層７５が形成された単結晶ＳｉＣ基板７０を平坦化処理する。以上の処理によって、４Ｈ−ＳｉＣ単結晶層７５が形成された半導体ウエハを得ることができる。なお、平坦化処理については第１実施形態で説明した処理と同様の内容であるのでその説明を省略する。
【０１０９】
以上に示したように、第２実施形態の半導体ウエハの製造方法において行われるＳｉ層形成工程は、単結晶ＳｉＣ基板７０にグラフェン層７７を形成する第１工程と、前記第１工程で形成されたグラフェン層７７の表面にＳｉ層７１を形成する第２工程と、を含む。
【０１１０】
これにより、加熱工程において、Ｓｉ層７１と単結晶ＳｉＣ基板７０の間に挟まれるグラフェン層７７が、Ｓｉ層７１と単結晶ＳｉＣ基板７０の熱膨張係数の差によって生じる歪みを吸収する。これによって、良好な４Ｈ−ＳｉＣ単結晶層７５を得ることができる。
【０１１１】
次に、導電性の基板に多結晶層を形成することで、表面がＳｉＣ多結晶で構成された多結晶ＳｉＣ基板を形成し、この多結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する方法について説明する。
【０１１２】
まず、４Ｈ−ＳｉＣ単結晶で構成された種結晶を用いて４Ｈ−ＳｉＣ単結晶層７５を形成する第３実施形態について説明する。図９、図１０及び図１１は、導電性部材７８の表面に３Ｃ−ＳｉＣ多結晶層７９を形成した多結晶ＳｉＣ基板８０に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層７５を形成する半導体ウエハの製造方法の工程を示した工程図である。
【０１１３】
図９（ａ）に示す導電性部材７８は、金属又は黒鉛で構成されたものである。例えば、導電性部材７８の材料としては、金属ではＷ、Ｔａ等が好ましく、黒鉛では等方性グラファイト等が好ましい。図９（ｂ）に示すように、この導電性部材７８の表面にＣＶＤ法により３Ｃ−ＳｉＣ多結晶層７９を成膜させて多結晶ＳｉＣ基板８０を形成する。
【０１１４】
次に、図９（ｃ）に示すように、４ＨＳｉＣ単結晶で構成される種結晶８５を３Ｃ−ＳｉＣ多結晶層７９の表面に適宜の方法で設置する。本実施形態の種結晶８５は、直径１ｍｍであって厚みが２０μｍに構成されている。そして、この種結晶８５を中心に、３Ｃ−ＳｉＣ多結晶層７９の表面全体にＳｉ層７１をＣＶＤ法により成膜する。図９（ｄ）に示すように、種結晶８５を覆うようにＳｉ層７１を形成することで、種結晶８５が外部から遮断された密閉状態になる。なお、Ｓｉ層７１の厚みは５０μｍ以下であることが好ましい。
【０１１５】
次に、多結晶ＳｉＣ基板８０に３Ｃ−ＳｉＣ多結晶層７２をＣＶＤ法により成膜する。図１０（ｅ）に示すように、Ｓｉ層７１を覆うように３Ｃ−ＳｉＣ多結晶層７２を形成し、これによってＳｉ層７１が外部から遮断された状態にする。なお、３Ｃ−ＳｉＣ多結晶層７２の厚みは１００μｍ以下であることが好ましい。
【０１１６】
次に、図１０（ｆ）に示すように、耐熱性を有する金属薄板（耐熱板）９５を３Ｃ−ＳｉＣ多結晶層７２に積層する。なお、この金属薄板９５としては、Ｔｉで構成されているものを用いる。本実施形態においては、図１０（ｆ）に示す積層状態で後述の加熱処理を行うことで、分子拡散結合が生じ、金属薄板９５が３Ｃ−ＳｉＣ多結晶層７２に貼り付く形になる。
【０１１７】
次に、Ｓｉ層７１を溶融させるために加熱処理を行う。この加熱処理によって、Ｓｉ層７１が溶融し、Ｓｉ融液層７１ａが形成される。このＳｉ融液層７１ａは炭素移動媒体として機能する。即ち、自由エネルギーの低い４Ｈ−ＳｉＣ単結晶で構成される種結晶８５に対して自由エネルギーが高い３Ｃ−ＳｉＣ多結晶層７２がフィード基板として機能し、Ｓｉ融液層７１ａを介して炭素を種結晶８５側に供給するのである。これにより、種結晶８５を中心として４Ｈ−ＳｉＣ単結晶のエピタキシャル成長が開始される。
【０１１８】
図１０（ｇ）に示すように、エピタキシャル成長が開始されると、種結晶８５は、３Ｃ−ＳｉＣ多結晶層７２の厚み方向（垂直方向）に成長し、やがて金属薄板９５まで到達する。図１０（ｈ）に示すように、金属薄板９５まで成長した後は、種結晶８５は前記厚み方向に直交する直交方向（水平方向）に成長し、４Ｈ−ＳｉＣ単結晶層８５ａを形成する。エピタキシャル成長が進行し、多結晶ＳｉＣ基板８０と金属薄板９５との間の３Ｃ−ＳｉＣ多結晶層７２が全て消費されると、種結晶８５から成長した４Ｈ−ＳｉＣ単結晶層８５ａの成長が停止する。このとき、成長が停止するのは多結晶ＳｉＣ基板８０の外周又は外周の内側である。このエピタキシャル成長の停止と並行してＳｉ融液層７１ａは外部に露出し、Ｓｉが気化して消滅し、図１１（ｉ）に示す状態になる。このように、金属薄板９５まで垂直方向にエピタキシャル成長した後、水平方向にエピタキシャル成長していくので、基板の表面の悪影響を効果的に抑制して、高品質なエピタキシャル層の形成が可能になっている。
【０１１９】
次に、４Ｈ−ＳｉＣ単結晶層８５ａが形成された多結晶ＳｉＣ基板８０を冷却し、図１１（ｊ）に示すように、金属薄板９５をエッチング等適宜の方法で除去して４Ｈ−ＳｉＣ単結晶層８５ａの表面を露出させるための露出処理を行う。これにより、高品質な半導体ウエハを得ることができる。なお、図１１（ｊ’）に示すように、多結晶ＳｉＣ基板８０側をエッチング等することで、金属薄板９５が積層されている面と反対側の面（４Ｈ−ＳｉＣ単結晶層８５ａの表面）を露出させて半導体ウエハとして用いることも可能である。
【０１２０】
以上に示したように、第３実施形態の半導体ウエハは以下のような方法によって製造される。即ち、多結晶ＳｉＣ基板８０の表面は３Ｃ−ＳｉＣ多結晶層７２で構成されるとともに、当該表面には４Ｈ−ＳｉＣ単結晶で構成された種結晶８５が配置される。Ｓｉ層形成工程では、種結晶８５を覆うように多結晶ＳｉＣ基板８０の表面にＳｉ層７１を形成する。Ｓｉ層密閉工程では、種結晶８５を覆うようにＳｉ層７１が形成された多結晶ＳｉＣ基板８０に３Ｃ−ＳｉＣ多結晶層７２を形成することで、Ｓｉ層７１を密閉する。加熱工程の前には、Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層７２に、炭素供給源にならない耐熱性の金属薄板９５を積層する積層工程を行う。成長工程では、４Ｈ−ＳｉＣ単結晶は、種結晶８５を起点として３Ｃ−ＳｉＣ多結晶層７２の厚み方向（垂直方向）にエピタキシャル成長し、金属薄板９５に到達すると前記厚み方向に直交する方向（水平方向）に４Ｈ−ＳｉＣ単結晶層８５ａが拡大するようにエピタキシャル成長する。成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層８５ａを露出させる処理を行う。
【０１２１】
これにより、エピタキシャル成長によって得ることができる４Ｈ−ＳｉＣ単結晶の形状を種結晶８５と金属薄板９５によって制御することができる。従って、様々な要求に応じて４Ｈ−ＳｉＣ単結晶層８５ａのアスペクト比を柔軟に制御することができ、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【０１２２】
また、第３実施形態の半導体ウエハの製造方法においては、多結晶ＳｉＣ基板８０は、導電性部材７８の表面に３Ｃ−ＳｉＣ多結晶層７９をＣＶＤ法により成膜して構成される。
【０１２３】
これにより、製造コストを低減することができる。
【０１２４】
また、第３実施形態の半導体ウエハの製造方法においては、導電性部材７８は、Ｗ、Ｔａ又は等方性グラファイトで構成されている。
【０１２５】
これにより、強度及び耐熱性に優れる材料を用いることで、加熱工程及び成長工程において行われる加熱処理に十分に耐えることができる基板を用いて半導体ウエハを製造することができる。
【０１２６】
また、第３実施形態の半導体ウエハの製造方法においては、金属薄板９５は、Ｔｉによって構成されている。
【０１２７】
これにより、耐熱性に優れたＴｉによって、成長工程の加熱制御による４Ｈ−ＳｉＣ単結晶の成長方向を適切に制御することができる。
【０１２８】
次に、複数の凹部が形成されている多結晶ＳｉＣ基板を用いて半導体ウエハを製造する方法について説明する。図１２（ａ）は、複数チップ分の半導体ウエハの模式図である。図１２（ｂ）は、複数チップ分の半導体ウエハの製造に用いる金属薄板１０５の模式図である。図１３は、金属薄板１０５を多結晶ＳｉＣ基板１００に積層する様子を模式的に示した斜視図である。
【０１２９】
図１２に示すように、半導体ウエハは、半導体デバイスの複数チップ分のもとになるものであり、この半導体ウエハが切り分けられることで、半導体デバイスの１チップに必要なサイズを得ることができるのである。
【０１３０】
まず、第３実施形態で説明した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する方法を、複数チップ分の半導体ウエハの製造に適用した第４実施形態の製造方法について説明する。図１４、図１５及び図１６は、複数の凹部が形成される多結晶ＳｉＣ基板１００に、種結晶８５を用いて４Ｈ−ＳｉＣ単結晶層８５ａを凹部ごとに形成して半導体ウエハを製造する製造方法の工程の一部を示す工程図である。
【０１３１】
図１４（ａ）に示すように、複数の凹部が形成された導電性部材９８を用意する。この導電性部材９８には、熱エッチングや研磨等の適宜の手段によって、半導体デバイス１チップサイズに対応した凹部が形成されている。なお、導電性部材９８は、第３実施形態で説明した導電性部材７８と同様の材料で構成されている。
【０１３２】
次に、図１４（ｂ）に示すように、導電性部材９８の表面に３Ｃ−ＳｉＣ多結晶層９９をＣＶＤ法により成膜させる。上述したように、導電性部材９８には複数の凹部が形成されているので、３Ｃ−ＳｉＣ多結晶層９９は、この凹部の形状に応じて成膜される。従って、多結晶ＳｉＣ基板１００は、その表面に複数の凹部を有するように構成されることになる。
【０１３３】
次に、図１４（ｃ）に示すように、凹部の中心に直径１ｍｍであって厚みが２０μｍの種結晶８５を配置する。この種結晶８５は、凹部のそれぞれに配置される。次に、図１４（ｄ）に示すように、凹部のそれぞれにＳｉ層７１を形成する。本実施形態においては、機械的なマスクを用いたＣＶＤ法によって、凹部のそれぞれにＳｉ層７１が種結晶８５を覆うように形成される。
【０１３４】
次に、ＣＶＤ法により、３Ｃ−ＳｉＣ多結晶層９９を多結晶ＳｉＣ基板１００に蒸着して、凹部のそれぞれに形成されるＳｉ層７１を密閉状態にする。
【０１３５】
次に、図１５（ｆ）に示す金属薄板１０５を多結晶ＳｉＣ基板１００に積層する。図１２（ｂ）及び図１３に示すように、金属薄板１０５には、貫通孔１０６が複数形成されている。貫通孔１０６は、多結晶ＳｉＣ基板１００の凹部を構成する壁部の端面に対面するように形成されている。本実施形態においては、凹部は平面視において矩形状に形成されており、貫通孔１０６はこの矩形の４隅に対応するように配置されている。なお、この金属薄板１０５は、第３実施形態で説明した金属薄板９５と同様の材料で構成されている。
【０１３６】
次に、それぞれの凹部に形成されたＳｉ層７１を溶融させるための加熱処理を行う。図１５（ｇ）に示すように、加熱処理によって種結晶８５が凹部のそれぞれでエピタキシャル成長する。種結晶８５は、最初は垂直方向に成長するが、垂直方向の３Ｃ−ＳｉＣ多結晶層９９がなくなると（金属薄板１０５まで到達すると）、水平方向の成長を始める。図１５（ｈ）に示すように、水平方向に消費する３Ｃ−ＳｉＣ多結晶層９９がなくなると（凹部を形成している壁部まで４Ｈ−ＳｉＣ単結晶層８５ａが到達すると）、エピタキシャル成長は停止する。なお、この時点でＳｉ融液層７１ａは、金属薄板１０５に形成される貫通孔１０６の部分まで移動するので、Ｓｉ融液層７１ａの密閉状態が解除される。従って、上記エピタキシャル成長の停止とほぼ同時に、Ｓｉ融液は当該貫通孔１０６を通じて気化する。
【０１３７】
以上の処理によって、凹部にＳｉ融液層７１ａの残渣が残ることなく、凹部の形状に応じた４Ｈ−ＳｉＣ単結晶層８５ａが当該凹部のそれぞれに生成されることになる。次に、図１６（ｉ）に示すように金属薄板１０５を除去することで、４Ｈ−ＳｉＣ単結晶層８５ａを露出させる。なお、図１６（ｉ’）に示すように、多結晶ＳｉＣ基板１００側をエッチング又は研磨等により除去することで、４Ｈ−ＳｉＣ単結晶層８５ａを露出させても良い。
【０１３８】
以上に示したように、第４実施形態の半導体ウエハは以下のような製造方法によって製造される。即ち、多結晶ＳｉＣ基板１００には凹部が複数形成されており、凹部のそれぞれに種結晶８５が配置される。Ｓｉ層形成工程では、種結晶８５を覆うようにＳｉ層７１を凹部ごとに形成する。Ｓｉ層密閉工程では、多結晶ＳｉＣ基板１００に３Ｃ−ＳｉＣ多結晶層９９を形成することで、凹部ごとに形成されるＳｉ層７１を密閉する。加熱工程の前に積層される金属薄板１０５には、隣り合う凹部の間にある壁部の位置に対応させて複数の貫通孔１０６が形成されている。
【０１３９】
これにより、半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、３Ｃ−ＳｉＣ多結晶層９９がなくなると、壁部の位置に応じて形成された貫通孔１０６からＳｉ融液が気化するので、４Ｈ−ＳｉＣ単結晶層８５ａの成長を邪魔することなく、凹部にＳｉ融液が残ってしまう事態を効果的に防止できる。
【０１４０】
次に、Ｓｉ片１１１を用いて種結晶を局所的に複数生成し、それぞれの種結晶をエピタキシャル成長させることで、多結晶ＳｉＣ基板１００に４Ｈ−ＳｉＣ単結晶層８５ａを形成する第５実施形態について説明する。図１７から図２０までは、複数の凹部が形成される多結晶ＳｉＣ基板１００に、Ｓｉ片１１１を用いて形成した種結晶１２５を用いて４Ｈ−ＳｉＣ単結晶層１２５ａを凹部ごとに形成する半導体ウエハの製造方法の工程を示す工程図である。
【０１４１】
図１７（ａ）及び図１７（ｂ）に示すように、ＣＶＤ法により導電性部材９８に３Ｃ−ＳｉＣ多結晶層９９を成膜する。なお、導電性部材９８は、第４実施形態と同様のものを用いる。これによって、第４実施形態と同様に、表面に複数の凹部が形成された多結晶ＳｉＣ基板１００を得ることができる。
【０１４２】
次に、図１７（ｃ）に示すように、Ｓｉ片１１１を凹部ごとに配置する。本実施形態においては、直径１０ｍｍ以下の開口部を有するマスクを用いてＣＶＤ法によりＳｉ片１１１を凹部に蒸着する。マスクの開口部が凹部の中心部に一致するようにマスク処理がなされ、これにより、Ｓｉ片１１１は凹部の底面の中心に形成されることになる。また、Ｓｉ片１１１の厚みは２０μｍ以下であることが好ましい。
【０１４３】
次に、ＣＶＤ法により、多結晶ＳｉＣ基板１００のそれぞれの凹部に３Ｃ−ＳｉＣ多結晶層９９を形成する。これにより、図１７（ｄ）に示すように、Ｓｉ片１１１が外部から密閉された状態になり、凹部の一部が３Ｃ−ＳｉＣ多結晶層９９に塞がれたような状態になる。なお、このとき蒸着させる３Ｃ−ＳｉＣ多結晶層９９の厚みは２０μｍ以下であることが好ましい。
【０１４４】
次に、種結晶を得るための加熱処理を行う。この加熱処理によってＳｉ片１１１が溶融し、微小なＳｉ融液１１１ａが３Ｃ−ＳｉＣ多結晶層９９の内側に形成される。この微小なＳｉ融液１１１ａは炭素移動媒体として機能し、図１８（ｅ）に示すように、当該Ｓｉ融液１１１ａと多結晶ＳｉＣ基板１００との間に微小な種結晶１２５がエピタキシャル成長する。
【０１４５】
図１８（ｆ）に示すように、種結晶１２５は垂直方向に成長し、多結晶ＳｉＣ基板１００の上面に達してその一部が外部に露出する形になる。このとき、Ｓｉ融液１１１ａは外部に露出し、気化する。なお、この種結晶１２５の高さは、１０μｍ以下であることが好ましい。
【０１４６】
次に、図１８（ｇ）に示すように、凹部にＳｉ層７１を再び形成する。本実施形態においては、Ｓｉ層７１は、露出した種結晶１２５が外部から隠れるように形成する。Ｓｉ層７１は、マスクを用いたＣＶＤ法により凹部ごとに形成される。このＳｉ層７１の厚みは、５０μｍ以下であることが好ましい。更に、図１８（ｈ）に示すように、このＳｉ層７１が外部から遮断されるように３Ｃ−ＳｉＣ多結晶層９９を成膜する。このとき、蒸着される３Ｃ−ＳｉＣ多結晶層９９の厚みは１００μｍ以上であることが好ましい。
【０１４７】
次に、図１９（ｉ）に示すように、３Ｃ−ＳｉＣ多結晶層９９に金属薄板１０５を積層する。この金属薄板１０５は、第４実施形態で用いたものと同様のものであり、複数の貫通孔１０６が形成されたものである。次に、Ｓｉ層７１を溶融させるための加熱処理を行う。図１９（ｊ）に示すように、この加熱処理によってＳｉ層７１が溶融し、Ｓｉ融液層７１ａが３Ｃ−ＳｉＣ多結晶層９９の内側に形成される。
【０１４８】
更に加熱を継続すると、Ｓｉ融液層７１ａが炭素移動媒体として機能し、フィード側となる３Ｃ−ＳｉＣ多結晶層９９からＣを取り込み、当該Ｃを、シード側となる種結晶１２５に供給する。これにより、種結晶１２５がエピタキシャル成長する。図１９（ｋ）に示すように、種結晶１２５は、当初は垂直方向にエピタキシャル成長するが、その後、凹部を埋めるように水平方向にエピタキシャル成長する。フィード側の３Ｃ−ＳｉＣ多結晶層９９がなくなったところでエピタキシャル成長が停止し、それとほぼ同時に、Ｓｉ融液層７１ａは金属薄板１０５の貫通孔１０６を通じて気化する。
【０１４９】
そして、図２０（ｌ）に示すように金属薄板１０５を除去し、又は図２０（ｌ’）に示すようにＳｉＣ基板１００側を除去することで、４Ｈ−ＳｉＣ単結晶層１２５ａを露出させる。これにより、目的に応じた半導体ウエハを得ることができる。
【０１５０】
以上に示したように、第５実施形態の半導体ウエハは以下の工程を含む製造方法によって製造される。即ち、多結晶ＳｉＣ基板１００に複数の凹部が形成されており、当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されている。また、当該製造方法は、配置工程と、Ｓｉ片密閉工程と、Ｓｉ片加熱工程と、種結晶成長工程と、を含む。前記配置工程では、凹部のそれぞれに、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するためのＳｉ片１１１を配置する。前記Ｓｉ片密閉工程では、Ｓｉ片１１１が配置された凹部に３Ｃ−ＳｉＣ多結晶層を形成することで、Ｓｉ片１１１を密閉する。前記Ｓｉ片加熱工程では、ＳｉＣ基板１００を加熱することで、３Ｃ−ＳｉＣ多結晶層の内側でＳｉ片を溶融させてＳｉ融液１１１ａにする。前記種結晶成長工程では、加熱制御を行うことで、Ｓｉ融液１１１ａが、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させる。これにより、４Ｈ−ＳｉＣ単結晶を３Ｃ−ＳｉＣ多結晶層９９の厚み方向にエピタキシャル成長させて、４Ｈ−ＳｉＣ単結晶で構成される種結晶１２５を局所的に形成する。そして、前記Ｓｉ層形成工程では、種結晶１２５を覆うようにＳｉ層７１を凹部ごとに形成する。前記Ｓｉ層密閉工程では、ＳｉＣ基板１００に３Ｃ−ＳｉＣ多結晶層９９を形成することで、凹部ごとに形成されるＳｉ層７１を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源とならない金属薄板１０５を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として３Ｃ−ＳｉＣ多結晶層９９の厚み方向にエピタキシャル成長し、金属薄板１０５に到達すると、前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層１２５ａが拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【０１５１】
これにより、半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、Ｓｉ片を用いて製造される種結晶１２５と金属薄板１０５によって、４Ｈ−ＳｉＣ単結晶層１２５ａのアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【０１５２】
また、本実施形態の半導体ウエハの製造方法においては、耐熱板としての金属薄板１０５には、Ｓｉ融液を蒸発させるために、隣り合う凹部の間にある壁部の位置に対応させて複数の貫通孔１０６が形成されている。
【０１５３】
これにより、３Ｃ−ＳｉＣ多結晶層９９がなくなると、壁部の位置に応じて形成された貫通孔１０６からＳｉ融液が気化するので、４Ｈ−ＳｉＣ単結晶層１２５ａの成長を邪魔することなく、凹部にＳｉ融液が残ってしまう事態を効果的に防止できる。
【０１５４】
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。
【０１５５】
上記実施形態の製造方法は、多形制御を利用して４Ｈ−ＳｉＣ単結晶層を基板に形成するように変更することができる。より具体的には、多結晶ＳｉＣ基板１００の凹部に紫外線レーザを照射することで、凹部の一部（例えば中心部）を局所的に加熱する。このときの局部の範囲は、直径１０μｍ以下のサイズであることが好ましい。この加熱によって多形制御が行われ、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される核部分が形成される。次に、このようにして形成された核部分を覆うようにＳｉ層を形成する。以降は、第４実施形態で説明した種結晶１２５をエピタキシャル成長させるための工程と同様の工程を行うことで、紫外線レーザと金属板によって形状が制御された４Ｈ−ＳｉＣ単結晶層を得ることができる。加熱部分を精密に制御できる紫外線レーザを用いることで、エピタキシャル成長の起点となる部分を正確に制御することができ、４Ｈ−ＳｉＣ単結晶層の形状をより精密に制御できる。なお、局部を加熱する手段は紫外線レーザに限定される訳ではなく、適宜の手段を用いることができる。
【０１５６】
また、多結晶ＳｉＣ基板１００に複数形成されるそれぞれの凹部の中心部に突起部分が形成されるように構成し、４Ｈ−ＳｉＣ単結晶のエピタキシャル成長の起点としてこの突起部分を利用することもできる。即ち、突起部分の上にＳｉ層を形成し、このＳｉ層を覆うように、３Ｃ−ＳｉＣ多結晶層を形成する。以降は、第１実施形態や第４実施形態と同様の工程を経ることで、多結晶ＳｉＣ基板１００上に４Ｈ−ＳｉＣ単結晶を形成することができる。凹部の底面から突出する突起部分は、フィード基板との間の距離が短くなってエピタキシャル成長が進行し易い環境になるので、この突起部分を起点として効率的なエピタキシャル成長が可能になるのである。なお、多結晶ＳｉＣ基板１００を形成した後に、凹部に４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶を成長させ、この成長させた微小突起を前記突起部分とすることもできる。なお、この突起部分の大きさとしては、直径が１０μｍであって、高さが２０μｍ程度であることが好ましい。
【０１５７】
また、上記実施形態の製造方法に加えて、ＣＶＤ法により蒸着させる３Ｃ−ＳｉＣ多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる４Ｈ−ＳｉＣ単結晶の不純物濃度を調整するように構成することもできる。
【０１５８】
これにより、例えば、高濃度エピタキシャル層（窒素濃度換算１０の１７〜１９乗）又は高純度活性層エピタキシャル層（窒素濃度換算１０の１３〜１５乗）の４Ｈ−ＳｉＣ単結晶層が形成された基板ウエハの製造が可能になる。
【０１５９】
また、上記実施形態の製造方法において、成長工程に、以下のような工程を含めることができる。即ち、前記成長工程は、厚み方向成長工程と、水平方向成長工程と、を含む。前記厚み方向成長工程では、加熱温度を一定温度に保持することでＳｉ融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の４Ｈ−ＳｉＣ単結晶が厚み方向にエピタキシャル成長するように制御する。前記水平方向成長工程では、前記厚み方向成長で単一の４Ｈ−ＳｉＣ単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小４Ｈ−ＳｉＣ単結晶の成長を促す。
【０１６０】
これにより、単一の微小４Ｈ−ＳｉＣ単結晶を成長させるとともに、その形状を制御することが可能になる。
【０１６１】
また、上記実施形態では、耐熱板としての金属薄板はＴｉによって構成されているが、耐熱セラミックで金属薄板を構成することもできる。これ以外にも、耐熱板は、成長工程において、炭素供給源とならず、加熱処理に耐える耐熱性を有する適宜の材料を用いて構成することができる。
【０１６２】
また、金属薄板１０５に形成する貫通孔１０６の構成は事情に応じて適宜変更することができる。また、第３実施形態の金属薄板９５に貫通孔を形成するように構成することもできる。
【０１６３】
ところで、公知の準安定溶媒エピタキシー（ＭＳＥ）法によるエピタキシャル成長は、真空環境下で加熱制御することが条件である。この点、本発明の半導体ウエハの製造方法においては、エピタキシャル成長を行わせる工程（成長工程）ではＳｉ層７１を密閉した状態で加熱処理を行うので、Ｓｉ融液層７１ａが存在する３Ｃ−ＳｉＣ多結晶層７２の内側が真空状態と同等の状態になっている。従って、上記実施形態を、加熱制御のみによって４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる構成に変更することも可能である。また、本発明の半導体ウエハの製造方法によれば、Ｓｉ融液層７１ａを保持するための構成も必要なく、半導体ウエハを製造するための工程及び処理の簡素化を容易に実現できる。このように、従来の準安定溶媒エピタキシー法に比べ、本発明の製造方法は、効率性の観点から有利な構成であるといえる。
【０１６４】
また、本発明を適用する限りにおいて、以上に説明してきた製造方法の一部を変更することができることは勿論である。また、上記実施形態で説明した温度条件や圧力条件等は一例であって、装置の構成や製造する半導体ウエハの用途等の事情に応じて適宜変更することができる。
【符号の説明】
【０１６５】
７０ 単結晶ＳｉＣ基板（基板）
７１ Ｓｉ層
７１ａ Ｓｉ融液層
７８ 導電性部材
７９ ３Ｃ−ＳｉＣ多結晶層
８０ 多結晶ＳｉＣ基板（基板）
９５ 金属薄板（耐熱板）
９８ 導電性部材
９９ ３Ｃ−ＳｉＣ多結晶層
１００ 多結晶ＳｉＣ基板（基板）
１１１ Ｓｉ片
１１１ａ Ｓｉ融液
１０５ 金属薄板
【技術分野】
【０００１】
本発明は、少なくとも表面がＳｉＣで構成される基板を用いた半導体ウエハの製造方法に関するものである。
【背景技術】
【０００２】
高周波デバイスの半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。高周波デバイスの利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる高周波デバイスの実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
【０００３】
耐熱性に優れる半導体ウエハを製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。
【０００４】
従来から、ＳｉＣを用いた半導体ウエハの製造方法において、エピタキシャル層を形成する方法が知られている。この種の製造方法を開示するものとして例えば特許文献１及び特許文献２がある。
【０００５】
特許文献１では、以下のようなＳｉＣエピタキシャル層の形成方法が開示されている。即ち、ＳｉＣエピタキシャル層の形成方法は、種結晶添加昇華技術を用いてＳｉＣのバルク結晶を成長させる工程と、バルク結晶表面に液相エピタキシャル成長させる工程と、を含む。前記液相エピタキシャル成長させる工程では、溶融成長を行うことで、前記種結晶からバルク結晶基板に伝播したマイクロパイプ欠陥を塞ぐことができ、マイクロパイプ欠陥の少ないＳｉＣのエピタキシャル層を形成させることが可能となる。
【０００６】
特許文献２では、単結晶ＳｉＣを液相エピタキシャル成長させる方法として準安定溶媒エピタキシー（ＭＳＥ）法が開示されている。ＭＳＥ法は、単結晶ＳｉＣからなるシード基板と、このシード基板より自由エネルギーの高い炭素供給フィード基板と、を対向配置し、前記シード基板と前記炭素供給フィード基板との間にＳｉ融液層を溶媒（炭素移動媒体）として介在させる。そして、真空高温環境で、シード基板及び炭素供給フィード基板を加熱処理することにより、前記シード基板の表面に単結晶ＳｉＣをエピタキシャル成長させる方法である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−５０９９４３号公報
【特許文献２】特開２００８−２３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の方法は、液相エピタキシャル成長工程に用いられるＳｉ溶融物に対し、当該Ｓｉ溶融物に溶融しているカーボンの溶解度を上げるために、Ｔｉ等の遷移金属を混入させる方法を採用している。この方法は、カーボンの溶解度を上げることができるものの、エピタキシャル成長した結晶の中にＴｉ等が入り込んでしまうことがあった。また、カーボンの溶解度が上がると、エピタキシャル成長によって得ることができる結晶の種類を制御することが困難になり、単結晶のエピタキシャル層（例えば、４Ｈ−ＳｉＣ単結晶層）を効率的に形成できなくなってしまう問題があった。
【０００９】
この点、特許文献２の方法は、カーボンの溶解度を上げることなく、シード基板とフィード基板との間に極薄のＳｉ融液層を介在させることで、４Ｈ−ＳｉＣ単結晶を効率的にエピタキシャル成長させることができる。しかしながら、前記Ｓｉ融液層は、ＭＳＥ法における加熱処理の過程で蒸発してしまうため、エピタキシャル成長を長時間持続させて大口径の半導体ウエハを製造することが難しかった。
【００１０】
本発明は、以上の事情に鑑みてなされたものであり、その目的は、基板の表面に４Ｈ−ＳｉＣ単結晶層を効率的にエピタキシャル成長させることができる半導体ウエハの製造方法を提供することにある。
【課題を解決するための手段及び効果】
【００１１】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【００１２】
（１）本発明の観点によれば、以下の工程を含む半導体ウエハの製造方法が提供される。即ち、半導体ウエハの製造方法は、Ｓｉ層形成工程と、Ｓｉ層密閉工程と、加熱工程と、成長工程とを含む。前記Ｓｉ層形成工程では、少なくとも表面がＳｉＣで構成される基板の表面にＳｉ層を形成する。前記Ｓｉ層密閉工程では、前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉する。前記加熱工程では、前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ層を溶融させてＳｉ融液層を形成する。前記成長工程では、加熱制御を行うことで、前記Ｓｉ融液層が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該基板に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる。
【００１３】
これにより、成長工程において、３Ｃ−ＳｉＣ多結晶層からＳｉ融液層に取り込まれるＳｉと、Ｓｉ融液層において４Ｈ−ＳｉＣ単結晶の成長のために消費されるＳｉと、が等量になるように反応が進行する。従って、フィーダとして機能する３Ｃ−ＳｉＣ多結晶層がなくなるまでの間、当該３Ｃ−ＳｉＣ多結晶層の内側でＳｉ融液が一定量に保たれ、炭素移動媒体として適切に機能し続けることになる。これによって、エピタキシャル成長を長時間持続する必要がある大口径ウエハの製造も容易に行うことができる。また、Ｓｉ融液層は密閉されているので、外部から異物が混入するおそれもなく、エピタキシャル成長を良好に進行させることができる。更に、成長工程が進行し、フィーダである３Ｃ−ＳｉＣ多結晶層がなくなると、Ｓｉ融液層が外部に露出し、Ｓｉが気化するので、Ｓｉ融液の残渣を除去する作業を省略でき、又は残渣除去作業の負担を効果的に低減することができる。
【００１４】
（２）前記の半導体ウエハの製造方法においては、前記基板は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成されていることが好ましい。
【００１５】
これにより、４Ｈ−ＳｉＣ単結晶基板又は６Ｈ−ＳｉＣ単結晶基板をバルク基板に用いて大口径の半導体ウエハを製造することができる。
【００１６】
（３）前記の半導体ウエハの製造方法においては、前記基板の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面で構成されていることが好ましい。
【００１７】
これにより、４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる面に（０００１）Ｓｉ面又は（０００−１）Ｃ面を用いることで、より効率的にエピタキシャル成長を進行させることができる。
【００１８】
（４）前記の半導体ウエハの製造方法においては、前記基板の表面が、ジャスト面又は［１１−２０］方向及び［１−１００］方向のオフ角が８度以下の面のものを用いることができる。
【００１９】
即ち、Ｓｉ融液層側から４Ｈ−ＳｉＣ単結晶層を自発的に多形制御してエピタキシャル成長させることができるので、前記基板の表面にオフ角度を設ける必要がない。これにより、オフ角度が小さくジャスト面に近い下地となる基板の表面に結晶欠陥があったとしても、Ｓｉ融液層側からエピタキシャル成長する４Ｈ−ＳｉＣ単結晶層には、その結晶欠陥が伝播しないので、より高精度なエピタキシャル層を形成することができるのである。このように、本発明の半導体ウエハの製造方法によれば、基板の表面の状態に依存しない高品質な半導体ウエハの製造が可能になる。
【００２０】
（５）前記の半導体ウエハの製造方法においては、前記Ｓｉ層形成工程は、前記基板に炭化層を形成する第１工程と、前記第１工程で形成された炭化層の表面にＳｉ層を形成する第２工程と、を含むことが好ましい。
【００２１】
これにより、加熱工程において、Ｓｉ層と基板の間に挟まれる炭化層が、Ｓｉ層と基板の熱膨張係数の差によって生じる歪みを吸収する。これによって、良好な４Ｈ−ＳｉＣ単結晶層を得ることができる。
【００２２】
（６）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板の表面は３Ｃ−ＳｉＣ多結晶層で構成されるとともに、当該表面には４Ｈ−ＳｉＣ単結晶で構成された種結晶が配置される。前記Ｓｉ層形成工程では、前記種結晶を覆うように前記基板の表面にＳｉ層を形成する。前記Ｓｉ層密閉工程では、前記種結晶を覆うように前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２３】
これにより、エピタキシャル成長によって得ることができる４Ｈ−ＳｉＣ単結晶の形状を種結晶と耐熱板によって制御することができる。従って、様々な要求に応じて４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができ、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００２４】
（７）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶が配置される。前記Ｓｉ層形成工程では、前記種結晶を覆うように前記Ｓｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記凹部のそれぞれで、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２５】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、凹部の形状と耐熱板によって、凹部のそれぞれに生成される４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００２６】
（８）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板には複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されている。また、当該製造方法は、配置工程と、Ｓｉ片密閉工程と、Ｓｉ片加熱工程と、種結晶成長工程と、を含む。前記配置工程では、前記凹部のそれぞれに、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するためのＳｉ片を配置する。前記Ｓｉ片密閉工程では、前記Ｓｉ片が配置された前記凹部に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ片を密閉する。前記Ｓｉ片加熱工程では、前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ片を溶融させてＳｉ融液にする。前記種結晶成長工程では、加熱制御を行うことで、前記Ｓｉ融液が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液中のＳｉとを結合させる。これにより、４Ｈ−ＳｉＣ単結晶を前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長させて、４Ｈ−ＳｉＣ単結晶で構成される種結晶を局所的に形成する。そして、前記Ｓｉ層形成工程では、前記種結晶を覆うように前記Ｓｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された前記３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２７】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、Ｓｉ片を用いて製造される種結晶と耐熱板によって、４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００２８】
（９）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されている。前記凹部の表面を局所的に加熱することで、３Ｃ−ＳｉＣ多結晶を多形制御して４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される局所的な核部分を単一又は複数形成する。前記Ｓｉ層形成工程では、前記核部分を覆うようにＳｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記核部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００２９】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、多形制御により形成された核部分と耐熱板によって、４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００３０】
（１０）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されるとともに、その底部には、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するための突起部分が形成されている。前記Ｓｉ層形成工程では、前記突起部分を覆うようにＳｉ層を前記凹部ごとに形成する。前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記突起部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【００３１】
これにより、例えば半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。突起部分は、突起部分が形成されていない場所に比べて、フィード側に近くなるので、この突起部分に４Ｈ−ＳｉＣ単結晶層が形成され易くなる。このように形成された突起部分と耐熱板によって、４Ｈ−ＳｉＣ単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【００３２】
（１１）前記の半導体ウエハの製造方法においては、前記基板は、導電性部材の表面に３Ｃ−ＳｉＣ多結晶層をＣＶＤ法により成膜して構成されることが好ましい。
【００３３】
これにより、製造コストを低減することができる。
【００３４】
（１２）前記の半導体ウエハの製造方法においては、前記導電性部材は、Ｗ、Ｔａ又は等方性グラファイトであることが好ましい。
【００３５】
これにより、強度及び耐熱性に優れる材料を用いることで、加熱工程及び成長工程において行われる加熱処理に十分に耐えることができる基板を用いて半導体ウエハを製造することができる。
【００３６】
（１３）前記の半導体ウエハの製造方法においては、前記耐熱板には、前記Ｓｉ融液を蒸発させるための１又は複数の貫通孔が形成されていることが好ましい。
【００３７】
これにより、３Ｃ−ＳｉＣ多結晶層がなくなることで４Ｈ−ＳｉＣ単結晶層の成長が完了すると、貫通孔にＳｉ融液が到達して、当該Ｓｉ融液が貫通孔を通じて自動的に気化する。従って、Ｓｉ残渣除去工程を簡略化することができる。
【００３８】
（１４）前記の半導体ウエハの製造方法においては、前記耐熱板は、Ｔｉ又は耐熱セラミックによって構成されていることが好ましい。
【００３９】
これにより、耐熱性に優れたＴｉ又は耐熱セラミックによって、成長工程の加熱制御による４Ｈ−ＳｉＣ単結晶の成長方向を適切に制御することができる。
【００４０】
（１５）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記成長工程では、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、１６００℃以上２３００℃以下で加熱制御を行う。
【００４１】
これにより、エピタキシャル成長を効率的に行うことができる環境を成長工程において実現できるので、高品質な半導体ウエハを製造することができる。
【００４２】
（１６）前記の半導体ウエハの製造方法においては、以下のような工程を含むことが好ましい。即ち、半導体ウエハの製造方法は、収容工程と、平坦化処理工程と、を含む。前記収容工程では、前記成長工程後に、４Ｈ−ＳｉＣ単結晶が形成された前記基板をＴａＣで構成される収容容器に収容する。前記平坦化処理工程では、前記収容容器の内部を真空状態でＳｉ蒸気圧下にし、１６００℃以上２３００℃以下の温度範囲で加熱処理を行う。
【００４３】
これにより、４Ｈ−ＳｉＣ単結晶層の表面が自発的に分子レベルで平坦化されるので、極めて平滑な表面を持った半導体ウエハを製造することが可能になる。
【００４４】
（１７）前記の半導体ウエハの製造方法においては、前記３Ｃ−ＳｉＣ多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる４Ｈ−ＳｉＣ単結晶の不純物濃度を調整することが好ましい。
【００４５】
これにより、例えば、高濃度エピタキシャル層（窒素濃度換算で１０の１７〜１９乗）又は高純度活性層エピタキシャル層（窒素濃度換算で１０の１３〜１５乗）の４Ｈ−ＳｉＣ単結晶層が形成された基板ウエハの製造が可能になる。
【００４６】
（１８）前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記成長工程は、厚み方向成長工程と、水平方向成長工程と、を含む。前記厚み方向成長工程では、加熱温度を一定温度に保持することでＳｉ融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の４Ｈ−ＳｉＣ単結晶が厚み方向にエピタキシャル成長するように制御する。前記水平方向成長工程では、前記厚み方向成長で単一の４Ｈ−ＳｉＣ単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小４Ｈ−ＳｉＣ単結晶の成長を促す。
【００４７】
これにより、単一の微小４Ｈ−ＳｉＣ単結晶を成長させるとともに、その形状を制御することが可能になる。
【図面の簡単な説明】
【００４８】
【図１】半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図。
【図２】高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図。
【図３】炭素ゲッター効果を有する坩堝の外観写真及び断面写真。
【図４】炭素ゲッター効果を説明する模式図。
【図５】単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の前半の工程を示した工程図。
【図６】単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の後半の工程を示した工程図。
【図７】グラフェン層を形成した単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の前半の工程を示した工程図。
【図８】グラフェン層を形成した単結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する製造方法の後半の工程を示した工程図。
【図９】導電性部材の表面に３Ｃ−ＳｉＣ多結晶層を形成した多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。
【図１０】導電性部材の表面に３Ｃ−ＳｉＣ多結晶層を形成した多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。
【図１１】導電性部材の表面に３Ｃ−ＳｉＣ多結晶層を形成した多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。
【図１２】複数チップ分の半導体ウエハと、この半導体ウエハの製造に用いる金属薄板の模式図。
【図１３】金属薄板を多結晶ＳｉＣ基板に積層する様子を模式的に示した斜視図。
【図１４】複数の凹部が形成される多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１５】複数の凹部が形成される多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１６】複数の凹部が形成される多結晶ＳｉＣ基板に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１７】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１８】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図１９】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【図２０】複数の凹部が形成される多結晶ＳｉＣ基板に、Ｓｉ片を用いて形成した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。
【発明を実施するための形態】
【００４９】
次に、発明の実施形態について説明する。まず、半導体ウエハを製造するために用いる高温真空炉１１と坩堝（嵌合容器）２について説明する。図１は、半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図である。図２は、高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図である。図３（ａ）は坩堝２を上方から撮影した外観写真であり、図３（ｂ）は坩堝２の断面顕微鏡写真である。図４は、炭素ゲッター効果を説明する模式図である。
【００５０】
図１及び図２に示すように、高温真空炉１１は、被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。また、高温真空炉１１は、予備加熱室２２の下方に配置された断熱室２３を備えている。この断熱室２３は予備加熱室２２に対して上下方向に隣接している。
【００５１】
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
【００５２】
高温真空炉１１は、予備加熱室２２と本加熱室２１との間で被処理物を上下方向に移動させることが可能な移動機構２７を備えている。この移動機構２７は、被処理物を支持可能な支持体２８と、この支持体２８を上下動させることが可能なシリンダ部２９と、を備えている。シリンダ部２９はシリンダロッド３０を備え、このシリンダロッド３０の一端が前記支持体２８に連結されている。また、高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。
【００５３】
前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路６５を通じて接続されている。この搬送路６５は、ゲートバルブ６６によって開閉可能になっている。
【００５４】
前記本加熱室２１は、平面断面視で正六角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱ヒータとしてのメッシュヒータ３３が備えられている。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ３３の熱を本加熱室２１の中央部に向けて反射させるように構成されている。
【００５５】
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ３３が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
【００５６】
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には貫通孔５５が形成されている。被処理物は、この貫通孔５５を介して、本加熱室２１と、この本加熱室２１の下側に隣接する予備加熱室２２との間で移動できるようになっている。
【００５７】
前記貫通孔５５には、移動機構２７の支持体２８の一部が挿入されている。この支持体２８は、上から順に、第２多層熱反射金属板４２、第３多層熱反射金属板４３、及び第４多層熱反射金属板４４を互いに間隔をあけて配置した構成となっている。
【００５８】
３つの多層熱反射金属板４２〜４４は、何れも水平に配置されるとともに、垂直方向に設けた柱部３５によって互いに連結されている。そして、第２多層熱反射金属板４２及び第３多層熱反射金属板４３とで挟まれたスペースに受け台３６が配置され、この受け台３６上に被処理物を載置できるように構成されている。本実施形態において、この受け台３６はタンタルカーバイドにより構成されている。
【００５９】
前記シリンダ部２９のシリンダロッド３０の端部にはフランジが形成されて、このフランジが第４多層熱反射金属板４４の下面に固定される。この構成により、前記シリンダ部２９を伸縮させることで、受け台３６上の被処理物を前記３つの多層熱反射金属板４２〜４４とともに上下動させることができる。
【００６０】
前記予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、前記メッシュヒータ３３のような加熱手段は備えられていない。
【００６１】
図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に貫通孔５６が形成されている。また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路６５と対面する部位に通路孔５０が形成されている。更に、前記高温真空炉１１は、前記通路孔５０を閉鎖可能な開閉部材５１を備えている。
【００６２】
予備加熱室２２の下側で隣接する前記断熱室２３は、上側が前記多層熱反射金属板４６によって区画され、下側及び側部が多層熱反射金属板４７によって区画されている。断熱室２３の下側を覆う多層熱反射金属板４７には貫通孔５７が形成されて、前記シリンダロッド３０を挿通できるようになっている。
【００６３】
前記貫通孔５７の上端部に相当する位置において、多層熱反射金属板４７には収納凹部５８が形成される。この収納凹部５８には、前記支持体２８が備える第４多層熱反射金属板４４を収納可能になっている。
【００６４】
多層熱反射金属板４１〜４４，４６，４７は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。前記開閉部材５１においても、通路孔５０を閉鎖する部分には、同様の構成の多層熱反射金属板が用いられている。
【００６５】
多層熱反射金属板４１〜４４，４６，４７の材質としては、メッシュヒータ３３の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６，４７として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６，４７として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
【００６６】
そして、支持体２８に備えられる多層熱反射金属板４２〜４４は、小さな貫通孔を多数有するパンチメタル構造のタングステン板を、当該貫通孔の位置を異ならせつつ所定の間隔をあけて積層した構造になっている。
【００６７】
また、支持体２８の最も上層に備えられる第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
【００６８】
この構成で、被処理物（例えばＳｉＣ基板）を、真空チャンバ１９内の汚染を防止するために適宜の容器に収納する。なお、容器は後述の坩堝２であっても良いし、それ以外の容器であっても良い。そして、この状態で被処理物を搬送路６５から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台３６上に載置する。この状態で前記メッシュヒータ３３を駆動すると、本加熱室２１が１，０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-3以下、好ましくは１０-5以下となるように調整されている。
【００６９】
ここで前述したとおり、支持体２８の第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、メッシュヒータ３３が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内の単結晶ＳｉＣ基板を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
【００７０】
上記の予備加熱処理を所定時間行った後、シリンダ部２９を駆動し、支持体２８を上昇させる。この結果、単結晶ＳｉＣ基板が下側から貫通孔５５を通過して本加熱室２１内に移動する。これにより、直ちに本加熱処理が開始され、本加熱室２１内の単結晶ＳｉＣ基板を所定の温度（約１８００℃）に急速に昇温させることができる。
【００７１】
次に、坩堝（収容容器）２について説明する。図３（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備えている。また、この坩堝２は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。これにより、坩堝（嵌合容器）２に炭素ゲッター機能を良好に発揮させて、その内部空間を高純度のシリコン雰囲気に保つことができる。
【００７２】
更に詳細に説明すると、坩堝２は図３（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置され、更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
【００７３】
坩堝２を加熱処理する際には、図２の鎖線で示すように高温真空炉１１の予備加熱室２２に配置し、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ、予備加熱室２２内の坩堝２をシリンダ部２９の駆動によって移動させ、急速に昇温させる。
【００７４】
なお、本加熱室２１での加熱時において、坩堝２内の雰囲気は約１Ｐａ以下に維持されることが好ましい。また、上容器２ａと下容器２ｂとを嵌め合わせたときの嵌合部分の遊びは、約３ｍｍ以下であることが好ましい。これによって、実質的な密閉状態が実現され、前記本加熱室２１での加熱処理において坩堝２内のシリコン圧力を高めて外部圧力（本加熱室２１内の圧力）よりも高い圧力とし、不純物がこの嵌合部分を通じて坩堝２内に侵入するのを防止することができる。
【００７５】
この昇温により、坩堝２の内部空間がシリコンの飽和蒸気圧に保たれる。また、前記坩堝２は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層（ＴａＣ層）が坩堝２の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝２は図４に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝２は炭素原子吸着イオンポンプ機能（イオンゲッター機能）を有するということができる。これにより、加熱処理時に坩堝２内の雰囲気に含まれているシリコン蒸気及び炭素蒸気のうち、炭素蒸気だけが坩堝２に選択的に吸蔵されるので、坩堝２内を高純度のシリコン雰囲気に保つことができる。
【００７６】
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体ウエハを製造する。以下の説明において、単にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
【００７７】
まず、単結晶ＳｉＣ基板７０をバルク基板として用いて半導体ウエハを製造する第１実施形態について説明する。図５及び図６は、単結晶ＳｉＣ基板７０をバルク基板として半導体ウエハを製造する製造方法の工程を示した工程図である。
【００７８】
図５（ａ）に示すように、バルク基板として４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される単結晶ＳｉＣ基板７０を用意する。この単結晶ＳｉＣ基板７０は、直径が２インチ以上の真円度の高い円形の板状に形成されている。本実施形態で用いられるＳｉＣ基板１０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面であるとともに、その表面の［１−１００］方向及び［１１−２０］方向のオフ角が４度以下の面であるように構成されている。
【００７９】
図５（ｂ）に示すように、用意した単結晶ＳｉＣ基板７０の表面にＳｉをＣＶＤ法で蒸着させ、これによってＳｉ層７１を形成する。なお、このＳｉ層７１の厚みは、５０μｍ以下であることが好ましい。
【００８０】
次に、単結晶ＳｉＣ基板７０に３Ｃ−ＳｉＣ多結晶層７２をＣＶＤ法で形成する。図５（ｃ）に示すように、３Ｃ−ＳｉＣ多結晶層７２は、前記Ｓｉ層７１を覆うように蒸着されており、これによってＳｉ層７１は外部から遮断された密閉状態になる。なお、３Ｃ−ＳｉＣ多結晶層７２の厚みは、１００μｍ以上であることが好ましい。
【００８１】
次に、前記高温真空炉１１を用いた加熱処理を行う。本実施形態においては、加熱処理は、真空中に不活性ガスを導入した希薄ガス雰囲気下で行う。また、加熱処理は、１６００℃以上２３００℃以下の範囲で行うことが好ましい。
【００８２】
図５（ｄ）に示すように、加熱処理されることによって、３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ層７１が溶融し、Ｓｉ融液層７１ａが３Ｃ−ＳｉＣ多結晶層７２の内側で形成される。
【００８３】
このＳｉ融液層７１ａは、準安定溶媒エピタキシー法における溶媒（炭素移動媒体）のように機能し、単結晶ＳｉＣ基板７０の表面に４Ｈ−ＳｉＣ単結晶層がエピタキシャル成長する。
【００８４】
ここでいう準安定溶媒エピタキシー（ＭＳＥ）法は、シード基板と、このシード基板よりも自由エネルギーが大きいフィード基板と、を対向配置し、両基板の間に厚みの極めて小さいＳｉ溶融層を溶媒として介在させて真空高温環境で加熱処理する方法のことである。この方法により、自由エネルギーの差に基づいてＳｉ溶融層に発生する濃度勾配（温度勾配に基づかない濃度勾配）を駆動力として、シード基板側に単結晶ＳｉＣを液相エピタキシャル成長させることができるのである。
【００８５】
本実施形態においては、単結晶ＳｉＣ基板７０よりも自由エネルギーが高い３Ｃ−ＳｉＣ多結晶層７２がフィード基板として機能する。より具体的には、単結晶ＳｉＣ基板７０と３Ｃ−ＳｉＣ多結晶層７２との自由エネルギーの差に基づいてＳｉ溶融層に濃度勾配が発生し、この濃度勾配が駆動力となって、３Ｃ−ＳｉＣ多結晶層７２からＳｉ融液層７１ａにＳｉとＣが溶出する。Ｓｉ融液層７１ａに取り込まれたＣは、単結晶ＳｉＣ基板７０側に移動し、そこでＳｉと結合することで、４Ｈ−ＳｉＣ単結晶層７５が単結晶ＳｉＣ基板７０の表面側で析出するのである。
【００８６】
このとき、Ｓｉ融液層７１ａ中のＳｉは、４Ｈ−ＳｉＣ単結晶層７５の成長に使用されて消費される一方、フィードとして機能する３Ｃ−ＳｉＣ多結晶層７２から消費される量と同じ量のＳｉが供給される。従って、３Ｃ−ＳｉＣ多結晶層７２からＳｉが供給される限りにおいて、Ｓｉ融液層７１ａは常に一定の量に保たれることになる。
【００８７】
図６（ｅ）に示すように、フィードである３Ｃ−ＳｉＣ多結晶層７２がなくなるまでエピタキシャル成長が進行すると、Ｓｉ融液層７１ａは外部に露出し、気化して蒸発する。また、４Ｈ−ＳｉＣ単結晶層７５は、Ｓｉ融液層７１ａ側からエピタキシャル成長していくので、単結晶ＳｉＣ基板７０の表面に結晶欠陥があったとしても、その結晶欠陥が４Ｈ−ＳｉＣ単結晶層７５に伝播する事態を効果的に防止できる。このように、単結晶ＳｉＣ基板７０の表面の悪影響を効果的に抑制して、高品質なエピタキシャル層を形成することができる。
【００８８】
次に、平坦化処理を行う。本実施形態においては、上述した坩堝２に当該単結晶ＳｉＣ基板７０を収容して高温真空炉１１で加熱処理することで、４Ｈ−ＳｉＣ単結晶層７５の表面が自己組織化し、平坦化処理される。より具体的には、坩堝２に４Ｈ−ＳｉＣ単結晶層７５が形成された単結晶ＳｉＣ基板７０を収容し、高温真空炉１１の予備加熱室２２に配置する。そして、坩堝２内を真空かつＳｉ蒸気圧下にした状態で１６００℃以上２３００℃以下の温度範囲で加熱処理を行う。これによって、図６（ｆ）に示すように、４Ｈ−ＳｉＣ単結晶層７５の表面が平坦化されて良好な品質の半導体ウエハを得ることができる。
【００８９】
以上に示したように、第１実施形態の半導体ウエハを製造するための製造方法は、Ｓｉ層形成工程と、Ｓｉ層密閉工程と、加熱工程と、成長工程と、を含む。Ｓｉ層形成工程では、表面がＳｉＣで構成される単結晶ＳｉＣ基板７０の表面にＳｉ層７１を形成する。Ｓｉ層密閉工程では、Ｓｉ層７１が形成された単結晶ＳｉＣ基板７０に３Ｃ−ＳｉＣ多結晶層７２を形成することで、Ｓｉ層７１を密閉する。加熱工程では、単結晶ＳｉＣ基板７０を加熱することで、３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ層７１を溶融させてＳｉ融液層７１ａを形成する。成長工程では、加熱制御を行うことで、Ｓｉ融液層７１ａが、３Ｃ−ＳｉＣ多結晶層７２からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該単結晶ＳｉＣ基板７０に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる。
【００９０】
これにより、成長工程において、３Ｃ−ＳｉＣ多結晶層７２からＳｉ融液層７１ａに取り込まれるＳｉと、Ｓｉ融液層７１ａにおいて４Ｈ−ＳｉＣ単結晶の成長のために消費されるＳｉと、が等量になるように反応が進行する。従って、フィーダとして機能する３Ｃ−ＳｉＣ多結晶層７２がなくなるまでの間、当該３Ｃ−ＳｉＣ多結晶層７２の内側でＳｉ融液が一定量に保たれ、Ｓｉ融液層７１ａが炭素移動媒体として適切に機能し続けることになる。これによって、エピタキシャル成長を長時間持続する必要がある大口径ウエハの製造も容易に行うことができる。また、Ｓｉ融液層７１ａは密閉されているので、外部から異物が混入するおそれもなく、エピタキシャル成長を良好に進行させることができる。更に、成長工程が進行し、フィーダである３Ｃ−ＳｉＣ多結晶層７２がなくなると、Ｓｉ融液層７１ａが外部に露出してＳｉが気化するので、Ｓｉ融液の残渣を除去する作業を省略でき、又は残渣除去作業の負担を効果的に低減することができる。
【００９１】
また、第１実施形態の半導体ウエハの製造方法においては、単結晶ＳｉＣ基板７０は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成されている。
【００９２】
これにより、４Ｈ−ＳｉＣ単結晶基板又は６Ｈ−ＳｉＣ単結晶基板をバルク基板に用いて大口径の半導体ウエハを製造することができる。
【００９３】
また、第１実施形態の半導体ウエハの製造方法においては、単結晶ＳｉＣ基板７０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面で構成されている。
【００９４】
これにより、４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる面に（０００１）Ｓｉ面又は（０００−１）Ｃ面を用いることで、より効率的にエピタキシャル成長を進行させることができる。
【００９５】
また、第１実施形態の半導体ウエハの製造方法においては、単結晶ＳｉＣ基板７０の表面が、［１１−２０］方向及び［１−１００］方向のオフ角が４度以下の面となっている。
【００９６】
即ち、Ｓｉ融液層７１ａ側から４Ｈ−ＳｉＣ単結晶層７５を自発的に多形制御してエピタキシャル成長させることができるので、単結晶ＳｉＣ基板７０の表面にオフ角度を設ける必要がない。これにより、オフ角度が小さくジャスト面に近い下地となる単結晶ＳｉＣ基板７０の表面に結晶欠陥があったとしても、Ｓｉ融液層７１ａ側からエピタキシャル成長する４Ｈ−ＳｉＣ単結晶層７５には、その結晶欠陥が伝播しないので、より高精度なエピタキシャル層を形成することができるのである。このように、本発明の半導体ウエハの製造方法によれば、基板の表面の状態に依存しない高品質な半導体ウエハの製造が可能になる。
【００９７】
なお、本発明によって半導体ウエハを製造する場合に特に有利な点の１つは、上述したように、エピタキシャル成長する４Ｈ−ＳｉＣ単結晶層が基板の表面の状態から悪影響を受けることを効果的に抑制できることである。従って、本実施形態ではオフ角度が４度以下の単結晶ＳｉＣ基板７０を用いているが、本発明の製造方法によれば、オフ角度が８度以下の単結晶ＳｉＣ基板についても、４Ｈ−ＳｉＣ単結晶層を良好に成長させることができる。更には、ＳｉＣ単結晶基板の表面がジャスト面（オフ角度が０度）のものについても、本発明の製造方法を当然に適用することができる。
【００９８】
また、第１実施形態の半導体ウエハの製造方法においては、前記成長工程は、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、１６００℃以上２３００℃以下で加熱制御を行う。
【００９９】
これにより、エピタキシャル成長を効率的に行うことができる環境で成長工程を進行させることで、高品質な半導体ウエハを製造することができる。
【０１００】
また、本実施形態の半導体ウエハの製造方法は、収容工程と、平坦化処理工程と、を含む。前記収容工程では、前記成長工程後に、４Ｈ−ＳｉＣ単結晶が形成された単結晶ＳｉＣ基板７０をＴａＣで構成される坩堝２に収容する。前記平坦化処理工程では、坩堝２の内部を真空状態でＳｉ蒸気圧下にし、１６００℃以上２３００℃以下の温度範囲で加熱処理を行う。
【０１０１】
これにより、４Ｈ−ＳｉＣ単結晶層７５の表面が自発的に分子レベルで平坦化されるので、極めて平滑な表面を持った半導体ウエハを製造することが可能になる。
【０１０２】
次に、単結晶ＳｉＣ基板７０にグラフェン層（炭化層）７７を形成して半導体ウエハを製造する第２実施形態について説明する。図７及び図８は、グラフェン層７７を形成した単結晶ＳｉＣ基板７０をバルク基板として半導体ウエハを製造する製造方法の工程を示した工程図である。
【０１０３】
図７（ａ）に示すように、第１実施形態と同様の単結晶ＳｉＣ基板７０をバルク基板として用意する。そして、図７（ｂ）に示すように、この単結晶ＳｉＣ基板７０にグラフェン層（炭化層）７７を形成するための炭化処理工程を行う。炭化処理工程は高温真空炉１１と坩堝２を用いて行う。まず、単結晶ＳｉＣ基板７０を坩堝２に収容する。そして、高温真空炉１１によって坩堝２内を高温かつ真空状態に保つことで、単結晶ＳｉＣ基板７０の表面のＳｉが昇華し、残留したＣによって、単結晶ＳｉＣ基板７０の表面にグラフェン層７７が形成される。
【０１０４】
なお、前記炭化処理工程の加熱処理は、予備加熱工程と、本加熱工程と、を含むことが好ましい。前記予備加熱工程では、単結晶ＳｉＣ基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め１５００℃以上２３００℃以下の温度で加熱されている本加熱室に前記予備加熱室から前記坩堝２を移動することで、単結晶ＳｉＣ基板７０を１５００℃以上２３００℃以下の温度で加熱する。このように、予備加熱室から本加熱室へ移動させることで急速に昇温させて加熱処理を行うことにより、炭化処理工程を短時間で効率良く行うことができる。更に、炉内圧力が１０-3Ｐａ以下の減圧下であって、酸素分圧が１０-5Ｐａ以下の状態で加熱処理することが好ましい。
【０１０５】
次に、図７（ｃ）に示すように、グラフェン層７７の表面にＳｉをＣＶＤ法により蒸着させてＳｉ層７１を形成する。そして、図７（ｄ）に示すように、Ｓｉ層７１を覆うように、３Ｃ−ＳｉＣ多結晶層７２を単結晶ＳｉＣ基板７０にＣＶＤ法により蒸着させる。
【０１０６】
次に、加熱処理を行う。図８（ｅ）に示すように、この加熱処理によってＳｉ層７１が溶融しＳｉ融液層７１ａが形成されると、第１実施形態と同様のエピタキシャル成長が開始される。このエピタキシャル成長によって、単結晶ＳｉＣ基板７０の表面に４Ｈ−ＳｉＣ単結晶層７５が形成される。なお、グラフェン層７７は、エピタキシャル成長が開始されることによってＣが消費される形になって消滅する。
【０１０７】
ところで、Ｓｉ層７１と単結晶ＳｉＣ基板７０は熱膨張係数の差が大きく、この熱膨張係数の差が原因となって生じる歪みによって、単結晶ＳｉＣ基板７０の表面がダメージを受ける等して、４Ｈ−ＳｉＣ単結晶層の成長に悪影響が生じることがある。この点、第２実施形態の製造方法は、柔軟性のあるグラフェン層７７がＳｉ層７１と単結晶ＳｉＣ基板７０との間に介在するように構成されている。これにより、図８（ｅ）の加熱処理によってＳｉ層７１及び単結晶ＳｉＣ基板７０が熱膨張したとしても、当該グラフェン層７７によって歪みが吸収される形になり、４Ｈ−ＳｉＣ単結晶層の成長に悪影響が生じることを効果的に防止できるようになっている。
【０１０８】
エピタキシャル成長が進行することによって、フィードである３Ｃ−ＳｉＣ多結晶層７２がなくなると、図８（ｆ）に示すように、Ｓｉ融液層７１ａが外部に露出して気化する。次に、図８（ｇ）に示すように、４Ｈ−ＳｉＣ単結晶層７５が形成された単結晶ＳｉＣ基板７０を平坦化処理する。以上の処理によって、４Ｈ−ＳｉＣ単結晶層７５が形成された半導体ウエハを得ることができる。なお、平坦化処理については第１実施形態で説明した処理と同様の内容であるのでその説明を省略する。
【０１０９】
以上に示したように、第２実施形態の半導体ウエハの製造方法において行われるＳｉ層形成工程は、単結晶ＳｉＣ基板７０にグラフェン層７７を形成する第１工程と、前記第１工程で形成されたグラフェン層７７の表面にＳｉ層７１を形成する第２工程と、を含む。
【０１１０】
これにより、加熱工程において、Ｓｉ層７１と単結晶ＳｉＣ基板７０の間に挟まれるグラフェン層７７が、Ｓｉ層７１と単結晶ＳｉＣ基板７０の熱膨張係数の差によって生じる歪みを吸収する。これによって、良好な４Ｈ−ＳｉＣ単結晶層７５を得ることができる。
【０１１１】
次に、導電性の基板に多結晶層を形成することで、表面がＳｉＣ多結晶で構成された多結晶ＳｉＣ基板を形成し、この多結晶ＳｉＣ基板をバルク基板として半導体ウエハを製造する方法について説明する。
【０１１２】
まず、４Ｈ−ＳｉＣ単結晶で構成された種結晶を用いて４Ｈ−ＳｉＣ単結晶層７５を形成する第３実施形態について説明する。図９、図１０及び図１１は、導電性部材７８の表面に３Ｃ−ＳｉＣ多結晶層７９を形成した多結晶ＳｉＣ基板８０に、種結晶を用いて４Ｈ−ＳｉＣ単結晶層７５を形成する半導体ウエハの製造方法の工程を示した工程図である。
【０１１３】
図９（ａ）に示す導電性部材７８は、金属又は黒鉛で構成されたものである。例えば、導電性部材７８の材料としては、金属ではＷ、Ｔａ等が好ましく、黒鉛では等方性グラファイト等が好ましい。図９（ｂ）に示すように、この導電性部材７８の表面にＣＶＤ法により３Ｃ−ＳｉＣ多結晶層７９を成膜させて多結晶ＳｉＣ基板８０を形成する。
【０１１４】
次に、図９（ｃ）に示すように、４ＨＳｉＣ単結晶で構成される種結晶８５を３Ｃ−ＳｉＣ多結晶層７９の表面に適宜の方法で設置する。本実施形態の種結晶８５は、直径１ｍｍであって厚みが２０μｍに構成されている。そして、この種結晶８５を中心に、３Ｃ−ＳｉＣ多結晶層７９の表面全体にＳｉ層７１をＣＶＤ法により成膜する。図９（ｄ）に示すように、種結晶８５を覆うようにＳｉ層７１を形成することで、種結晶８５が外部から遮断された密閉状態になる。なお、Ｓｉ層７１の厚みは５０μｍ以下であることが好ましい。
【０１１５】
次に、多結晶ＳｉＣ基板８０に３Ｃ−ＳｉＣ多結晶層７２をＣＶＤ法により成膜する。図１０（ｅ）に示すように、Ｓｉ層７１を覆うように３Ｃ−ＳｉＣ多結晶層７２を形成し、これによってＳｉ層７１が外部から遮断された状態にする。なお、３Ｃ−ＳｉＣ多結晶層７２の厚みは１００μｍ以下であることが好ましい。
【０１１６】
次に、図１０（ｆ）に示すように、耐熱性を有する金属薄板（耐熱板）９５を３Ｃ−ＳｉＣ多結晶層７２に積層する。なお、この金属薄板９５としては、Ｔｉで構成されているものを用いる。本実施形態においては、図１０（ｆ）に示す積層状態で後述の加熱処理を行うことで、分子拡散結合が生じ、金属薄板９５が３Ｃ−ＳｉＣ多結晶層７２に貼り付く形になる。
【０１１７】
次に、Ｓｉ層７１を溶融させるために加熱処理を行う。この加熱処理によって、Ｓｉ層７１が溶融し、Ｓｉ融液層７１ａが形成される。このＳｉ融液層７１ａは炭素移動媒体として機能する。即ち、自由エネルギーの低い４Ｈ−ＳｉＣ単結晶で構成される種結晶８５に対して自由エネルギーが高い３Ｃ−ＳｉＣ多結晶層７２がフィード基板として機能し、Ｓｉ融液層７１ａを介して炭素を種結晶８５側に供給するのである。これにより、種結晶８５を中心として４Ｈ−ＳｉＣ単結晶のエピタキシャル成長が開始される。
【０１１８】
図１０（ｇ）に示すように、エピタキシャル成長が開始されると、種結晶８５は、３Ｃ−ＳｉＣ多結晶層７２の厚み方向（垂直方向）に成長し、やがて金属薄板９５まで到達する。図１０（ｈ）に示すように、金属薄板９５まで成長した後は、種結晶８５は前記厚み方向に直交する直交方向（水平方向）に成長し、４Ｈ−ＳｉＣ単結晶層８５ａを形成する。エピタキシャル成長が進行し、多結晶ＳｉＣ基板８０と金属薄板９５との間の３Ｃ−ＳｉＣ多結晶層７２が全て消費されると、種結晶８５から成長した４Ｈ−ＳｉＣ単結晶層８５ａの成長が停止する。このとき、成長が停止するのは多結晶ＳｉＣ基板８０の外周又は外周の内側である。このエピタキシャル成長の停止と並行してＳｉ融液層７１ａは外部に露出し、Ｓｉが気化して消滅し、図１１（ｉ）に示す状態になる。このように、金属薄板９５まで垂直方向にエピタキシャル成長した後、水平方向にエピタキシャル成長していくので、基板の表面の悪影響を効果的に抑制して、高品質なエピタキシャル層の形成が可能になっている。
【０１１９】
次に、４Ｈ−ＳｉＣ単結晶層８５ａが形成された多結晶ＳｉＣ基板８０を冷却し、図１１（ｊ）に示すように、金属薄板９５をエッチング等適宜の方法で除去して４Ｈ−ＳｉＣ単結晶層８５ａの表面を露出させるための露出処理を行う。これにより、高品質な半導体ウエハを得ることができる。なお、図１１（ｊ’）に示すように、多結晶ＳｉＣ基板８０側をエッチング等することで、金属薄板９５が積層されている面と反対側の面（４Ｈ−ＳｉＣ単結晶層８５ａの表面）を露出させて半導体ウエハとして用いることも可能である。
【０１２０】
以上に示したように、第３実施形態の半導体ウエハは以下のような方法によって製造される。即ち、多結晶ＳｉＣ基板８０の表面は３Ｃ−ＳｉＣ多結晶層７２で構成されるとともに、当該表面には４Ｈ−ＳｉＣ単結晶で構成された種結晶８５が配置される。Ｓｉ層形成工程では、種結晶８５を覆うように多結晶ＳｉＣ基板８０の表面にＳｉ層７１を形成する。Ｓｉ層密閉工程では、種結晶８５を覆うようにＳｉ層７１が形成された多結晶ＳｉＣ基板８０に３Ｃ−ＳｉＣ多結晶層７２を形成することで、Ｓｉ層７１を密閉する。加熱工程の前には、Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層７２に、炭素供給源にならない耐熱性の金属薄板９５を積層する積層工程を行う。成長工程では、４Ｈ−ＳｉＣ単結晶は、種結晶８５を起点として３Ｃ−ＳｉＣ多結晶層７２の厚み方向（垂直方向）にエピタキシャル成長し、金属薄板９５に到達すると前記厚み方向に直交する方向（水平方向）に４Ｈ−ＳｉＣ単結晶層８５ａが拡大するようにエピタキシャル成長する。成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層８５ａを露出させる処理を行う。
【０１２１】
これにより、エピタキシャル成長によって得ることができる４Ｈ−ＳｉＣ単結晶の形状を種結晶８５と金属薄板９５によって制御することができる。従って、様々な要求に応じて４Ｈ−ＳｉＣ単結晶層８５ａのアスペクト比を柔軟に制御することができ、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【０１２２】
また、第３実施形態の半導体ウエハの製造方法においては、多結晶ＳｉＣ基板８０は、導電性部材７８の表面に３Ｃ−ＳｉＣ多結晶層７９をＣＶＤ法により成膜して構成される。
【０１２３】
これにより、製造コストを低減することができる。
【０１２４】
また、第３実施形態の半導体ウエハの製造方法においては、導電性部材７８は、Ｗ、Ｔａ又は等方性グラファイトで構成されている。
【０１２５】
これにより、強度及び耐熱性に優れる材料を用いることで、加熱工程及び成長工程において行われる加熱処理に十分に耐えることができる基板を用いて半導体ウエハを製造することができる。
【０１２６】
また、第３実施形態の半導体ウエハの製造方法においては、金属薄板９５は、Ｔｉによって構成されている。
【０１２７】
これにより、耐熱性に優れたＴｉによって、成長工程の加熱制御による４Ｈ−ＳｉＣ単結晶の成長方向を適切に制御することができる。
【０１２８】
次に、複数の凹部が形成されている多結晶ＳｉＣ基板を用いて半導体ウエハを製造する方法について説明する。図１２（ａ）は、複数チップ分の半導体ウエハの模式図である。図１２（ｂ）は、複数チップ分の半導体ウエハの製造に用いる金属薄板１０５の模式図である。図１３は、金属薄板１０５を多結晶ＳｉＣ基板１００に積層する様子を模式的に示した斜視図である。
【０１２９】
図１２に示すように、半導体ウエハは、半導体デバイスの複数チップ分のもとになるものであり、この半導体ウエハが切り分けられることで、半導体デバイスの１チップに必要なサイズを得ることができるのである。
【０１３０】
まず、第３実施形態で説明した種結晶を用いて４Ｈ−ＳｉＣ単結晶層を形成する方法を、複数チップ分の半導体ウエハの製造に適用した第４実施形態の製造方法について説明する。図１４、図１５及び図１６は、複数の凹部が形成される多結晶ＳｉＣ基板１００に、種結晶８５を用いて４Ｈ−ＳｉＣ単結晶層８５ａを凹部ごとに形成して半導体ウエハを製造する製造方法の工程の一部を示す工程図である。
【０１３１】
図１４（ａ）に示すように、複数の凹部が形成された導電性部材９８を用意する。この導電性部材９８には、熱エッチングや研磨等の適宜の手段によって、半導体デバイス１チップサイズに対応した凹部が形成されている。なお、導電性部材９８は、第３実施形態で説明した導電性部材７８と同様の材料で構成されている。
【０１３２】
次に、図１４（ｂ）に示すように、導電性部材９８の表面に３Ｃ−ＳｉＣ多結晶層９９をＣＶＤ法により成膜させる。上述したように、導電性部材９８には複数の凹部が形成されているので、３Ｃ−ＳｉＣ多結晶層９９は、この凹部の形状に応じて成膜される。従って、多結晶ＳｉＣ基板１００は、その表面に複数の凹部を有するように構成されることになる。
【０１３３】
次に、図１４（ｃ）に示すように、凹部の中心に直径１ｍｍであって厚みが２０μｍの種結晶８５を配置する。この種結晶８５は、凹部のそれぞれに配置される。次に、図１４（ｄ）に示すように、凹部のそれぞれにＳｉ層７１を形成する。本実施形態においては、機械的なマスクを用いたＣＶＤ法によって、凹部のそれぞれにＳｉ層７１が種結晶８５を覆うように形成される。
【０１３４】
次に、ＣＶＤ法により、３Ｃ−ＳｉＣ多結晶層９９を多結晶ＳｉＣ基板１００に蒸着して、凹部のそれぞれに形成されるＳｉ層７１を密閉状態にする。
【０１３５】
次に、図１５（ｆ）に示す金属薄板１０５を多結晶ＳｉＣ基板１００に積層する。図１２（ｂ）及び図１３に示すように、金属薄板１０５には、貫通孔１０６が複数形成されている。貫通孔１０６は、多結晶ＳｉＣ基板１００の凹部を構成する壁部の端面に対面するように形成されている。本実施形態においては、凹部は平面視において矩形状に形成されており、貫通孔１０６はこの矩形の４隅に対応するように配置されている。なお、この金属薄板１０５は、第３実施形態で説明した金属薄板９５と同様の材料で構成されている。
【０１３６】
次に、それぞれの凹部に形成されたＳｉ層７１を溶融させるための加熱処理を行う。図１５（ｇ）に示すように、加熱処理によって種結晶８５が凹部のそれぞれでエピタキシャル成長する。種結晶８５は、最初は垂直方向に成長するが、垂直方向の３Ｃ−ＳｉＣ多結晶層９９がなくなると（金属薄板１０５まで到達すると）、水平方向の成長を始める。図１５（ｈ）に示すように、水平方向に消費する３Ｃ−ＳｉＣ多結晶層９９がなくなると（凹部を形成している壁部まで４Ｈ−ＳｉＣ単結晶層８５ａが到達すると）、エピタキシャル成長は停止する。なお、この時点でＳｉ融液層７１ａは、金属薄板１０５に形成される貫通孔１０６の部分まで移動するので、Ｓｉ融液層７１ａの密閉状態が解除される。従って、上記エピタキシャル成長の停止とほぼ同時に、Ｓｉ融液は当該貫通孔１０６を通じて気化する。
【０１３７】
以上の処理によって、凹部にＳｉ融液層７１ａの残渣が残ることなく、凹部の形状に応じた４Ｈ−ＳｉＣ単結晶層８５ａが当該凹部のそれぞれに生成されることになる。次に、図１６（ｉ）に示すように金属薄板１０５を除去することで、４Ｈ−ＳｉＣ単結晶層８５ａを露出させる。なお、図１６（ｉ’）に示すように、多結晶ＳｉＣ基板１００側をエッチング又は研磨等により除去することで、４Ｈ−ＳｉＣ単結晶層８５ａを露出させても良い。
【０１３８】
以上に示したように、第４実施形態の半導体ウエハは以下のような製造方法によって製造される。即ち、多結晶ＳｉＣ基板１００には凹部が複数形成されており、凹部のそれぞれに種結晶８５が配置される。Ｓｉ層形成工程では、種結晶８５を覆うようにＳｉ層７１を凹部ごとに形成する。Ｓｉ層密閉工程では、多結晶ＳｉＣ基板１００に３Ｃ−ＳｉＣ多結晶層９９を形成することで、凹部ごとに形成されるＳｉ層７１を密閉する。加熱工程の前に積層される金属薄板１０５には、隣り合う凹部の間にある壁部の位置に対応させて複数の貫通孔１０６が形成されている。
【０１３９】
これにより、半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、３Ｃ−ＳｉＣ多結晶層９９がなくなると、壁部の位置に応じて形成された貫通孔１０６からＳｉ融液が気化するので、４Ｈ−ＳｉＣ単結晶層８５ａの成長を邪魔することなく、凹部にＳｉ融液が残ってしまう事態を効果的に防止できる。
【０１４０】
次に、Ｓｉ片１１１を用いて種結晶を局所的に複数生成し、それぞれの種結晶をエピタキシャル成長させることで、多結晶ＳｉＣ基板１００に４Ｈ−ＳｉＣ単結晶層８５ａを形成する第５実施形態について説明する。図１７から図２０までは、複数の凹部が形成される多結晶ＳｉＣ基板１００に、Ｓｉ片１１１を用いて形成した種結晶１２５を用いて４Ｈ−ＳｉＣ単結晶層１２５ａを凹部ごとに形成する半導体ウエハの製造方法の工程を示す工程図である。
【０１４１】
図１７（ａ）及び図１７（ｂ）に示すように、ＣＶＤ法により導電性部材９８に３Ｃ−ＳｉＣ多結晶層９９を成膜する。なお、導電性部材９８は、第４実施形態と同様のものを用いる。これによって、第４実施形態と同様に、表面に複数の凹部が形成された多結晶ＳｉＣ基板１００を得ることができる。
【０１４２】
次に、図１７（ｃ）に示すように、Ｓｉ片１１１を凹部ごとに配置する。本実施形態においては、直径１０ｍｍ以下の開口部を有するマスクを用いてＣＶＤ法によりＳｉ片１１１を凹部に蒸着する。マスクの開口部が凹部の中心部に一致するようにマスク処理がなされ、これにより、Ｓｉ片１１１は凹部の底面の中心に形成されることになる。また、Ｓｉ片１１１の厚みは２０μｍ以下であることが好ましい。
【０１４３】
次に、ＣＶＤ法により、多結晶ＳｉＣ基板１００のそれぞれの凹部に３Ｃ−ＳｉＣ多結晶層９９を形成する。これにより、図１７（ｄ）に示すように、Ｓｉ片１１１が外部から密閉された状態になり、凹部の一部が３Ｃ−ＳｉＣ多結晶層９９に塞がれたような状態になる。なお、このとき蒸着させる３Ｃ−ＳｉＣ多結晶層９９の厚みは２０μｍ以下であることが好ましい。
【０１４４】
次に、種結晶を得るための加熱処理を行う。この加熱処理によってＳｉ片１１１が溶融し、微小なＳｉ融液１１１ａが３Ｃ−ＳｉＣ多結晶層９９の内側に形成される。この微小なＳｉ融液１１１ａは炭素移動媒体として機能し、図１８（ｅ）に示すように、当該Ｓｉ融液１１１ａと多結晶ＳｉＣ基板１００との間に微小な種結晶１２５がエピタキシャル成長する。
【０１４５】
図１８（ｆ）に示すように、種結晶１２５は垂直方向に成長し、多結晶ＳｉＣ基板１００の上面に達してその一部が外部に露出する形になる。このとき、Ｓｉ融液１１１ａは外部に露出し、気化する。なお、この種結晶１２５の高さは、１０μｍ以下であることが好ましい。
【０１４６】
次に、図１８（ｇ）に示すように、凹部にＳｉ層７１を再び形成する。本実施形態においては、Ｓｉ層７１は、露出した種結晶１２５が外部から隠れるように形成する。Ｓｉ層７１は、マスクを用いたＣＶＤ法により凹部ごとに形成される。このＳｉ層７１の厚みは、５０μｍ以下であることが好ましい。更に、図１８（ｈ）に示すように、このＳｉ層７１が外部から遮断されるように３Ｃ−ＳｉＣ多結晶層９９を成膜する。このとき、蒸着される３Ｃ−ＳｉＣ多結晶層９９の厚みは１００μｍ以上であることが好ましい。
【０１４７】
次に、図１９（ｉ）に示すように、３Ｃ−ＳｉＣ多結晶層９９に金属薄板１０５を積層する。この金属薄板１０５は、第４実施形態で用いたものと同様のものであり、複数の貫通孔１０６が形成されたものである。次に、Ｓｉ層７１を溶融させるための加熱処理を行う。図１９（ｊ）に示すように、この加熱処理によってＳｉ層７１が溶融し、Ｓｉ融液層７１ａが３Ｃ−ＳｉＣ多結晶層９９の内側に形成される。
【０１４８】
更に加熱を継続すると、Ｓｉ融液層７１ａが炭素移動媒体として機能し、フィード側となる３Ｃ−ＳｉＣ多結晶層９９からＣを取り込み、当該Ｃを、シード側となる種結晶１２５に供給する。これにより、種結晶１２５がエピタキシャル成長する。図１９（ｋ）に示すように、種結晶１２５は、当初は垂直方向にエピタキシャル成長するが、その後、凹部を埋めるように水平方向にエピタキシャル成長する。フィード側の３Ｃ−ＳｉＣ多結晶層９９がなくなったところでエピタキシャル成長が停止し、それとほぼ同時に、Ｓｉ融液層７１ａは金属薄板１０５の貫通孔１０６を通じて気化する。
【０１４９】
そして、図２０（ｌ）に示すように金属薄板１０５を除去し、又は図２０（ｌ’）に示すようにＳｉＣ基板１００側を除去することで、４Ｈ−ＳｉＣ単結晶層１２５ａを露出させる。これにより、目的に応じた半導体ウエハを得ることができる。
【０１５０】
以上に示したように、第５実施形態の半導体ウエハは以下の工程を含む製造方法によって製造される。即ち、多結晶ＳｉＣ基板１００に複数の凹部が形成されており、当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されている。また、当該製造方法は、配置工程と、Ｓｉ片密閉工程と、Ｓｉ片加熱工程と、種結晶成長工程と、を含む。前記配置工程では、凹部のそれぞれに、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するためのＳｉ片１１１を配置する。前記Ｓｉ片密閉工程では、Ｓｉ片１１１が配置された凹部に３Ｃ−ＳｉＣ多結晶層を形成することで、Ｓｉ片１１１を密閉する。前記Ｓｉ片加熱工程では、ＳｉＣ基板１００を加熱することで、３Ｃ−ＳｉＣ多結晶層の内側でＳｉ片を溶融させてＳｉ融液１１１ａにする。前記種結晶成長工程では、加熱制御を行うことで、Ｓｉ融液１１１ａが、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させる。これにより、４Ｈ−ＳｉＣ単結晶を３Ｃ−ＳｉＣ多結晶層９９の厚み方向にエピタキシャル成長させて、４Ｈ−ＳｉＣ単結晶で構成される種結晶１２５を局所的に形成する。そして、前記Ｓｉ層形成工程では、種結晶１２５を覆うようにＳｉ層７１を凹部ごとに形成する。前記Ｓｉ層密閉工程では、ＳｉＣ基板１００に３Ｃ−ＳｉＣ多結晶層９９を形成することで、凹部ごとに形成されるＳｉ層７１を密閉する。前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源とならない金属薄板１０５を積層する積層工程を行う。前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として３Ｃ−ＳｉＣ多結晶層９９の厚み方向にエピタキシャル成長し、金属薄板１０５に到達すると、前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層１２５ａが拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行う。
【０１５１】
これにより、半導体デバイス１チップごとに凹部を形成することで、複数チップ分の４Ｈ−ＳｉＣ単結晶が形成された半導体ウエハを効率的に製造することができる。また、Ｓｉ片を用いて製造される種結晶１２５と金属薄板１０５によって、４Ｈ−ＳｉＣ単結晶層１２５ａのアスペクト比を柔軟に制御することができる。これによって、所望の形状の４Ｈ−ＳｉＣ単結晶層が形成された半導体ウエハを製造することができる。
【０１５２】
また、本実施形態の半導体ウエハの製造方法においては、耐熱板としての金属薄板１０５には、Ｓｉ融液を蒸発させるために、隣り合う凹部の間にある壁部の位置に対応させて複数の貫通孔１０６が形成されている。
【０１５３】
これにより、３Ｃ−ＳｉＣ多結晶層９９がなくなると、壁部の位置に応じて形成された貫通孔１０６からＳｉ融液が気化するので、４Ｈ−ＳｉＣ単結晶層１２５ａの成長を邪魔することなく、凹部にＳｉ融液が残ってしまう事態を効果的に防止できる。
【０１５４】
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。
【０１５５】
上記実施形態の製造方法は、多形制御を利用して４Ｈ−ＳｉＣ単結晶層を基板に形成するように変更することができる。より具体的には、多結晶ＳｉＣ基板１００の凹部に紫外線レーザを照射することで、凹部の一部（例えば中心部）を局所的に加熱する。このときの局部の範囲は、直径１０μｍ以下のサイズであることが好ましい。この加熱によって多形制御が行われ、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される核部分が形成される。次に、このようにして形成された核部分を覆うようにＳｉ層を形成する。以降は、第４実施形態で説明した種結晶１２５をエピタキシャル成長させるための工程と同様の工程を行うことで、紫外線レーザと金属板によって形状が制御された４Ｈ−ＳｉＣ単結晶層を得ることができる。加熱部分を精密に制御できる紫外線レーザを用いることで、エピタキシャル成長の起点となる部分を正確に制御することができ、４Ｈ−ＳｉＣ単結晶層の形状をより精密に制御できる。なお、局部を加熱する手段は紫外線レーザに限定される訳ではなく、適宜の手段を用いることができる。
【０１５６】
また、多結晶ＳｉＣ基板１００に複数形成されるそれぞれの凹部の中心部に突起部分が形成されるように構成し、４Ｈ−ＳｉＣ単結晶のエピタキシャル成長の起点としてこの突起部分を利用することもできる。即ち、突起部分の上にＳｉ層を形成し、このＳｉ層を覆うように、３Ｃ−ＳｉＣ多結晶層を形成する。以降は、第１実施形態や第４実施形態と同様の工程を経ることで、多結晶ＳｉＣ基板１００上に４Ｈ−ＳｉＣ単結晶を形成することができる。凹部の底面から突出する突起部分は、フィード基板との間の距離が短くなってエピタキシャル成長が進行し易い環境になるので、この突起部分を起点として効率的なエピタキシャル成長が可能になるのである。なお、多結晶ＳｉＣ基板１００を形成した後に、凹部に４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶を成長させ、この成長させた微小突起を前記突起部分とすることもできる。なお、この突起部分の大きさとしては、直径が１０μｍであって、高さが２０μｍ程度であることが好ましい。
【０１５７】
また、上記実施形態の製造方法に加えて、ＣＶＤ法により蒸着させる３Ｃ−ＳｉＣ多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる４Ｈ−ＳｉＣ単結晶の不純物濃度を調整するように構成することもできる。
【０１５８】
これにより、例えば、高濃度エピタキシャル層（窒素濃度換算１０の１７〜１９乗）又は高純度活性層エピタキシャル層（窒素濃度換算１０の１３〜１５乗）の４Ｈ−ＳｉＣ単結晶層が形成された基板ウエハの製造が可能になる。
【０１５９】
また、上記実施形態の製造方法において、成長工程に、以下のような工程を含めることができる。即ち、前記成長工程は、厚み方向成長工程と、水平方向成長工程と、を含む。前記厚み方向成長工程では、加熱温度を一定温度に保持することでＳｉ融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の４Ｈ−ＳｉＣ単結晶が厚み方向にエピタキシャル成長するように制御する。前記水平方向成長工程では、前記厚み方向成長で単一の４Ｈ−ＳｉＣ単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小４Ｈ−ＳｉＣ単結晶の成長を促す。
【０１６０】
これにより、単一の微小４Ｈ−ＳｉＣ単結晶を成長させるとともに、その形状を制御することが可能になる。
【０１６１】
また、上記実施形態では、耐熱板としての金属薄板はＴｉによって構成されているが、耐熱セラミックで金属薄板を構成することもできる。これ以外にも、耐熱板は、成長工程において、炭素供給源とならず、加熱処理に耐える耐熱性を有する適宜の材料を用いて構成することができる。
【０１６２】
また、金属薄板１０５に形成する貫通孔１０６の構成は事情に応じて適宜変更することができる。また、第３実施形態の金属薄板９５に貫通孔を形成するように構成することもできる。
【０１６３】
ところで、公知の準安定溶媒エピタキシー（ＭＳＥ）法によるエピタキシャル成長は、真空環境下で加熱制御することが条件である。この点、本発明の半導体ウエハの製造方法においては、エピタキシャル成長を行わせる工程（成長工程）ではＳｉ層７１を密閉した状態で加熱処理を行うので、Ｓｉ融液層７１ａが存在する３Ｃ−ＳｉＣ多結晶層７２の内側が真空状態と同等の状態になっている。従って、上記実施形態を、加熱制御のみによって４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる構成に変更することも可能である。また、本発明の半導体ウエハの製造方法によれば、Ｓｉ融液層７１ａを保持するための構成も必要なく、半導体ウエハを製造するための工程及び処理の簡素化を容易に実現できる。このように、従来の準安定溶媒エピタキシー法に比べ、本発明の製造方法は、効率性の観点から有利な構成であるといえる。
【０１６４】
また、本発明を適用する限りにおいて、以上に説明してきた製造方法の一部を変更することができることは勿論である。また、上記実施形態で説明した温度条件や圧力条件等は一例であって、装置の構成や製造する半導体ウエハの用途等の事情に応じて適宜変更することができる。
【符号の説明】
【０１６５】
７０ 単結晶ＳｉＣ基板（基板）
７１ Ｓｉ層
７１ａ Ｓｉ融液層
７８ 導電性部材
７９ ３Ｃ−ＳｉＣ多結晶層
８０ 多結晶ＳｉＣ基板（基板）
９５ 金属薄板（耐熱板）
９８ 導電性部材
９９ ３Ｃ−ＳｉＣ多結晶層
１００ 多結晶ＳｉＣ基板（基板）
１１１ Ｓｉ片
１１１ａ Ｓｉ融液
１０５ 金属薄板
【特許請求の範囲】
【請求項１】
少なくとも表面がＳｉＣで構成される基板の表面にＳｉ層を形成するＳｉ層形成工程と、
前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉するＳｉ層密閉工程と、
前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ層を溶融させてＳｉ融液層を形成する加熱工程と、
加熱制御を行うことで、前記Ｓｉ融液層が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該基板に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる成長工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項２】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成されていることを特徴とする半導体ウエハの製造方法。
【請求項３】
請求項２に記載の半導体ウエハの製造方法であって、
前記基板の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面で構成されていることを特徴とする半導体ウエハの製造方法。
【請求項４】
請求項２又は３に記載の半導体ウエハの製造方法であって、
前記基板の表面が、ジャスト面又は［１１−２０］方向及び［１−１００］方向のオフ角が８度以下の面であることを特徴とする半導体ウエハの製造方法。
【請求項５】
請求項２から４までの何れか一項に記載の半導体ウエハの製造方法であって、
前記Ｓｉ層形成工程は、
前記基板に炭化層を形成する第１工程と、
前記第１工程で形成された炭化層の表面にＳｉ層を形成する第２工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項６】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板の表面は３Ｃ−ＳｉＣ多結晶層で構成されるとともに、当該表面には４Ｈ−ＳｉＣ単結晶で構成された種結晶が配置され、
前記Ｓｉ層形成工程では、前記種結晶を覆うように前記基板の表面にＳｉ層を形成し、
前記Ｓｉ層密閉工程では、前記種結晶を覆うように前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項７】
請求項６に記載の半導体ウエハの製造方法であって、
前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶を配置し、
前記Ｓｉ層形成工程では、前記種結晶を覆うように前記Ｓｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉することを特徴とする半導体ウエハの製造方法。
【請求項８】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されており、
当該製造方法は、
前記凹部のそれぞれに、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するためのＳｉ片を配置する配置工程と、
前記Ｓｉ片が配置された前記凹部に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ片を密閉するＳｉ片密閉工程と、
前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ片を溶融させてＳｉ融液にするＳｉ片加熱工程と、
加熱制御を行うことで、前記Ｓｉ融液が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液中のＳｉとを結合させることで、４Ｈ−ＳｉＣ単結晶を前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成される種結晶を局所的に形成する種結晶成長工程と、
を含み、
前記Ｓｉ層形成工程では、前記種結晶を覆うようにＳｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項９】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されており、
前記凹部の表面を局所的に加熱することで、３Ｃ−ＳｉＣ多結晶を多形制御して４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される局所的な核部分を単一又は複数形成し、
前記Ｓｉ層形成工程では、前記核部分を覆うようにＳｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記核部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項１０】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されるとともに、その底部には、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するための突起部分が形成されており、
前記Ｓｉ層形成工程では、前記突起部分を覆うようにＳｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記突起部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項１１】
請求項６から１０までの何れか一項に記載の半導体ウエハの製造方法であって、
前記基板は、導電性部材の表面に３Ｃ−ＳｉＣ多結晶層をＣＶＤ法により成膜して構成されることを特徴とする半導体ウエハの製造方法。
【請求項１２】
請求項１１に記載の半導体ウエハの製造方法であって、
前記導電性部材は、Ｗ、Ｔａ又は等方性グラファイトであることを特徴とする半導体ウエハの製造方法。
【請求項１３】
請求項６から１２までの何れか一項に記載の半導体ウエハの製造方法であって、
前記耐熱板には、前記Ｓｉ融液を蒸発させるための１又は複数の貫通孔が形成されていることを特徴とする半導体ウエハの製造方法。
【請求項１４】
請求項６から１３までの何れか一項に記載の半導体ウエハの製造方法であって、
前記耐熱板は、Ｔｉ又は耐熱セラミックによって構成されていることを特徴とする半導体ウエハの製造方法。
【請求項１５】
請求項１から１４までの何れか一項に記載の半導体ウエハの製造方法であって、
前記成長工程は、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、１６００℃以上２３００℃以下で加熱制御を行うことを特徴とする半導体ウエハの製造方法。
【請求項１６】
請求項１から１５までの何れか一項に記載の半導体ウエハの製造方法であって、
前記成長工程後に、４Ｈ−ＳｉＣ単結晶が形成された前記基板をＴａＣで構成される収容容器に収容する収容工程と、
前記収容容器の内部を真空状態でＳｉ蒸気圧下にし、１６００℃以上２３００℃以下の温度範囲で加熱処理を行う平坦化処理工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項１７】
請求項１から１６までの何れか一項に記載の半導体ウエハの製造方法であって、前記３Ｃ−ＳｉＣ多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる４Ｈ−ＳｉＣ単結晶の不純物濃度を調整することを特徴とする半導体ウエハの製造方法。
【請求項１８】
請求項１から１７までの何れか一項に記載の半導体ウエハの製造方法であって、
前記成長工程は、
加熱温度を一定温度に保持することでＳｉ融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の４Ｈ−ＳｉＣ単結晶が厚み方向にエピタキシャル成長するように制御する厚み方向成長工程と、
前記厚み方向成長工程で単一の４Ｈ−ＳｉＣ単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小４Ｈ−ＳｉＣ単結晶の成長を促す水平方向成長工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項１】
少なくとも表面がＳｉＣで構成される基板の表面にＳｉ層を形成するＳｉ層形成工程と、
前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉するＳｉ層密閉工程と、
前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ層を溶融させてＳｉ融液層を形成する加熱工程と、
加熱制御を行うことで、前記Ｓｉ融液層が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液層中のＳｉとを結合させることで、当該基板に４Ｈ−ＳｉＣ単結晶をエピタキシャル成長させる成長工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項２】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成されていることを特徴とする半導体ウエハの製造方法。
【請求項３】
請求項２に記載の半導体ウエハの製造方法であって、
前記基板の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面で構成されていることを特徴とする半導体ウエハの製造方法。
【請求項４】
請求項２又は３に記載の半導体ウエハの製造方法であって、
前記基板の表面が、ジャスト面又は［１１−２０］方向及び［１−１００］方向のオフ角が８度以下の面であることを特徴とする半導体ウエハの製造方法。
【請求項５】
請求項２から４までの何れか一項に記載の半導体ウエハの製造方法であって、
前記Ｓｉ層形成工程は、
前記基板に炭化層を形成する第１工程と、
前記第１工程で形成された炭化層の表面にＳｉ層を形成する第２工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項６】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板の表面は３Ｃ−ＳｉＣ多結晶層で構成されるとともに、当該表面には４Ｈ−ＳｉＣ単結晶で構成された種結晶が配置され、
前記Ｓｉ層形成工程では、前記種結晶を覆うように前記基板の表面にＳｉ層を形成し、
前記Ｓｉ層密閉工程では、前記種結晶を覆うように前記Ｓｉ層が形成された前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項７】
請求項６に記載の半導体ウエハの製造方法であって、
前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶を配置し、
前記Ｓｉ層形成工程では、前記種結晶を覆うように前記Ｓｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉することを特徴とする半導体ウエハの製造方法。
【請求項８】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されており、
当該製造方法は、
前記凹部のそれぞれに、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するためのＳｉ片を配置する配置工程と、
前記Ｓｉ片が配置された前記凹部に３Ｃ−ＳｉＣ多結晶層を形成することで、前記Ｓｉ片を密閉するＳｉ片密閉工程と、
前記基板を加熱することで、前記３Ｃ−ＳｉＣ多結晶層の内側で前記Ｓｉ片を溶融させてＳｉ融液にするＳｉ片加熱工程と、
加熱制御を行うことで、前記Ｓｉ融液が、前記３Ｃ−ＳｉＣ多結晶層からＣとＳｉとを取り込むとともに、取り込んだＣとＳｉ融液中のＳｉとを結合させることで、４Ｈ−ＳｉＣ単結晶を前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成される種結晶を局所的に形成する種結晶成長工程と、
を含み、
前記Ｓｉ層形成工程では、前記種結晶を覆うようにＳｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記種結晶を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項９】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されており、
前記凹部の表面を局所的に加熱することで、３Ｃ−ＳｉＣ多結晶を多形制御して４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶で構成される局所的な核部分を単一又は複数形成し、
前記Ｓｉ層形成工程では、前記核部分を覆うようにＳｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記核部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項１０】
請求項１に記載の半導体ウエハの製造方法であって、
前記基板に複数の凹部が形成されており、少なくとも当該凹部の表面は３Ｃ−ＳｉＣ多結晶で構成されるとともに、その底部には、単一又は複数の４Ｈ−ＳｉＣ種結晶を局所的に生成するための突起部分が形成されており、
前記Ｓｉ層形成工程では、前記突起部分を覆うようにＳｉ層を前記凹部ごとに形成し、
前記Ｓｉ層密閉工程では、前記基板に３Ｃ−ＳｉＣ多結晶層を形成することで、凹部ごとに形成される前記Ｓｉ層を密閉し、
前記加熱工程の前には、前記Ｓｉ層密閉工程で形成された３Ｃ−ＳｉＣ多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行い、
前記成長工程では、前記４Ｈ−ＳｉＣ単結晶は、前記突起部分を起点として前記３Ｃ−ＳｉＣ多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に４Ｈ−ＳｉＣ単結晶層が拡大するようにエピタキシャル成長し、
前記成長工程後に、エピタキシャル成長した４Ｈ−ＳｉＣ単結晶層を露出させる処理を行うことを特徴とする半導体ウエハの製造方法。
【請求項１１】
請求項６から１０までの何れか一項に記載の半導体ウエハの製造方法であって、
前記基板は、導電性部材の表面に３Ｃ−ＳｉＣ多結晶層をＣＶＤ法により成膜して構成されることを特徴とする半導体ウエハの製造方法。
【請求項１２】
請求項１１に記載の半導体ウエハの製造方法であって、
前記導電性部材は、Ｗ、Ｔａ又は等方性グラファイトであることを特徴とする半導体ウエハの製造方法。
【請求項１３】
請求項６から１２までの何れか一項に記載の半導体ウエハの製造方法であって、
前記耐熱板には、前記Ｓｉ融液を蒸発させるための１又は複数の貫通孔が形成されていることを特徴とする半導体ウエハの製造方法。
【請求項１４】
請求項６から１３までの何れか一項に記載の半導体ウエハの製造方法であって、
前記耐熱板は、Ｔｉ又は耐熱セラミックによって構成されていることを特徴とする半導体ウエハの製造方法。
【請求項１５】
請求項１から１４までの何れか一項に記載の半導体ウエハの製造方法であって、
前記成長工程は、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、１６００℃以上２３００℃以下で加熱制御を行うことを特徴とする半導体ウエハの製造方法。
【請求項１６】
請求項１から１５までの何れか一項に記載の半導体ウエハの製造方法であって、
前記成長工程後に、４Ｈ−ＳｉＣ単結晶が形成された前記基板をＴａＣで構成される収容容器に収容する収容工程と、
前記収容容器の内部を真空状態でＳｉ蒸気圧下にし、１６００℃以上２３００℃以下の温度範囲で加熱処理を行う平坦化処理工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【請求項１７】
請求項１から１６までの何れか一項に記載の半導体ウエハの製造方法であって、前記３Ｃ−ＳｉＣ多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる４Ｈ−ＳｉＣ単結晶の不純物濃度を調整することを特徴とする半導体ウエハの製造方法。
【請求項１８】
請求項１から１７までの何れか一項に記載の半導体ウエハの製造方法であって、
前記成長工程は、
加熱温度を一定温度に保持することでＳｉ融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の４Ｈ−ＳｉＣ単結晶が厚み方向にエピタキシャル成長するように制御する厚み方向成長工程と、
前記厚み方向成長工程で単一の４Ｈ−ＳｉＣ単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小４Ｈ−ＳｉＣ単結晶の成長を促す水平方向成長工程と、
を含むことを特徴とする半導体ウエハの製造方法。
【図１】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図３】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図３】
【公開番号】特開２０１１−１１９４１２（Ｐ２０１１−１１９４１２Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７４９１０（Ｐ２００９−２７４９１０）
【出願日】平成２１年１２月２日（２００９．１２．２）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度独立行政法人新エネルギー・産業技術総合開発機構「エネルギー使用合理化技術戦略的開発／エネルギー有効利用基盤技術先導研究開発／大面積ＳｉＣ革新的基盤技術の研究開発」に関する業務委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（５０３０９２１８０）学校法人関西学院 (71)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月２日（２００９．１２．２）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度独立行政法人新エネルギー・産業技術総合開発機構「エネルギー使用合理化技術戦略的開発／エネルギー有効利用基盤技術先導研究開発／大面積ＳｉＣ革新的基盤技術の研究開発」に関する業務委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（５０３０９２１８０）学校法人関西学院 (71)
【Ｆターム（参考）】
[ Back to top ]