半導体装置およびその製造方法
【課題】検査時のプロービング又はワイヤボンディングの際に、パッドの下層の絶縁膜にクラックが発生するのを防止し、ワイヤボンディングでのパッド剥がれを防止する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０１上に形成された一の絶縁膜１１２と、一の絶縁膜１１２の上に形成された一の金属パターン１１６と、一の絶縁膜１１２および一の金属パターン１１６の上に形成された他の絶縁膜１１７と、他の絶縁膜１１７の上に一の金属パターン１１６と対向して形成された他の金属パターン１１９と、他の金属パターン１１９の周囲に配置して、他の絶縁膜１１７中に形成された接続孔１２０ｂとを備え、接続孔１２０ｂを通じて一の金属パターン１１６と他の金属パターン１１９を直接接触させて電気的に接続する。
【解決手段】半導体基板１０１上に形成された一の絶縁膜１１２と、一の絶縁膜１１２の上に形成された一の金属パターン１１６と、一の絶縁膜１１２および一の金属パターン１１６の上に形成された他の絶縁膜１１７と、他の絶縁膜１１７の上に一の金属パターン１１６と対向して形成された他の金属パターン１１９と、他の金属パターン１１９の周囲に配置して、他の絶縁膜１１７中に形成された接続孔１２０ｂとを備え、接続孔１２０ｂを通じて一の金属パターン１１６と他の金属パターン１１９を直接接触させて電気的に接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、多層配線を有する半導体集積回路上のボンディングパッド構造およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の多機能化や、大容量化、システム化によってチップサイズが増大傾向にあり、チップコストを下げるためにチップサイズの縮小化が急務となってきている。チップサイズを縮小するためには、プロセスルールの縮小、回路の簡素化等様々な方法があるが、レイアウト的な手法の１つとして、半導体素子が形成された領域の上にボンディングパッドを形成するいわゆるＰＯＥ（Pad on element）技術が考えられる。ところが、従来のボンディングパッド構成では、ウェハテスト工程におけるテスタのプローバの衝撃、または後工程でチップをパッケージに組立する際のボンディング工程におけるワイヤーボンダのボンディングヘッドの衝撃によって、ボンディングパッド下の層間絶縁膜にクラックが発生し、さらにクラックが基板上の半導体素子まで達し、ショートが起こる可能性があったため、これを抑制しない限りＰＯＥ技術は採用し難いものであった。
【０００３】
以下、クラックが基板に達するのを防止したＰＯＥ型ボンディングパッド構造の従来例を、図９、図１０を用いて説明する。
【０００４】
図９は、半導体素子が形成された領域の上に、特許文献１に記載されている構成のボンディングパッドが形成されたＰＯＥ型パッドの断面構造図であり、４層配線構造の半導体装置に適用された例である。
【０００５】
図９に示すように、シリコン基板２０１の表面には素子分離絶縁膜２０２と前記素子分離絶縁膜２０２によって区画された半導体素子２０３が形成されている。シリコン基板２０１上には、素子分離絶縁膜２０２、半導体素子２０３を覆うように、第１の層間絶縁膜２０４が形成されている。第１の層間絶縁膜２０４には、拡散層２０３ａと後述する第１の配線２０７とを電気的に接続する第１の接続孔２０５が形成され、接続孔２０５には第１のプラグ２０６が埋め込まれている。
【０００６】
また、第１の層間絶縁膜２０４の上には、第１の配線２０７が形成されており、さらに、第１の配線２０７を覆うように第２の層間絶縁膜２０８が形成されている。第２の層間絶縁膜２０８には、第１の配線２０７と後述する第２の配線２１１とを電気的に接続する第２の接続孔２０９が形成され、接続孔２０９には第２のプラグ２１０が埋め込まれている。
【０００７】
また、第２の層間絶縁膜２０８の上には、第２の配線２１１と金属パターン２１２が形成されており、さらに、第２の配線２１１と金属パターン２１２を覆うように第３の層間絶縁膜２１３が形成されている。第３の層間絶縁膜２１３には、第２の配線２１１と後述する第３の配線２１６とを電気的に接続する第３の接続孔１１４が形成され、接続孔１１４には第３のプラグ１１５が埋め込まれている。
【０００８】
また、第３の層間絶縁膜２１３の上には、第３の配線２１６が形成されており、さらに、第３の配線２１６を覆うように第４の層間絶縁膜２１７が形成されている。第４の層間絶縁膜２１７には、第３の配線２１６と後述する第４の配線２２０およびパッド２２１を電気的に接続する第４の接続孔２１８が形成され、接続孔２１８には第４のプラグ２１９が埋め込まれている。
【０００９】
また、第４の層間絶縁膜２１７の上には、第４の配線２２０と、パッド２２１が形成されている。第４の層間絶縁膜２１７の上には、第４の配線２２０およびパッド２２１を覆うように保護膜２２２が形成されており、保護膜２２２には、パッド２２１を露出させるパッド開口部２２３が形成されている。
【００１０】
ここで、パッド２２１は、第３の層間絶縁膜２１３および第４の層間絶縁膜２１７を介して金属パターン２１２と対向しており、金属パターン２１２はフローティング状態にある。
【００１１】
このように構成されたボンディングパッド部分では、プロービングやワイヤボンディングによって第４の層間絶縁膜２１７および第３の層間絶縁膜２１３にクラックが発生した場合でも、クラックは金属パターン２１２で止められる。また、金属パターン２１２はフローティング状態にあるため、パッド２２１にかかった応力の影響を極小にでき、第２の層間絶縁膜２０８、第１の層間絶縁膜２０４にクラックが発生するのを防止できる。したがって、クラックがシリコン基板２０１に達するのを防止できる。
【００１２】
図１０は、メタルパターンによってボンディングパッド下層の絶縁膜に発生したクラックが半導体基板に達するのを防止したＰＯＥ型パッドの他の一例である。
【００１３】
図１０に示すように、シリコン基板３０１の表面には素子分離絶縁膜３０２と前記素子分離絶縁膜３０２によって区画された半導体素子３０３が形成されている。シリコン基板３０１上には、素子分離絶縁膜３０２、半導体素子３０３を覆うように、第１の層間絶縁膜３０４が形成されている。第１の層間絶縁膜３０４には、拡散層３０３ａと後述する第１の配線３０７とを電気的に接続する第１の接続孔３０５が形成され、接続孔３０５には第１のプラグ３０６が埋め込まれている。
【００１４】
また、第１の層間絶縁膜３０４の上には、第１の配線３０７が形成されており、さらに、第１の配線３０７を覆うように第２の層間絶縁膜３０８が形成されている。第２の層間絶縁膜３０８には、第１の配線３０７と後述する第２の配線３１１とを電気的に接続する第２の接続孔３０９が形成され、接続孔３０９には第２のプラグ３１０が埋め込まれている。
【００１５】
また、第２の層間絶縁膜３０８の上には、第２の配線３１１と第１のパッド３１２が形成されており、さらに、第２の配線３１１と第１のパッド３１２を覆うように第３の層間絶縁膜３１３が形成されている。第３の層間絶縁膜３１３には、第２の配線３１１と後述する第３の配線３１６とを電気的に接続する第３の接続孔３１４ａが、また第１のパッド３１２と後述する第２のパッド３１７とを電気的に接続する第３の接続孔３１４ｂが形成され、接続孔３１４ａ，３１４ｂには第３のプラグ３１５が埋め込まれている。
【００１６】
また、第３の層間絶縁膜３１３の上には、第３の配線３１６と第２のパッド３１７が形成されており、さらに、第３の配線３１６を覆うように第４の層間絶縁膜３１８が形成されている。第４の層間絶縁膜３１８には、第３の配線３１６と後述する第４の配線３２１とを電気的に接続する第４の接続孔３１９ａが、また第２のパッド３１７と後述する第３のパッド３２２を電気的に接続する第４の接続孔３１９ｂが形成され、接続孔３１９a，３１９ｂには第４のプラグ３２０が埋め込まれている。
【００１７】
また、第４の層間絶縁膜３１８の上には、第４の配線３２１と、第３のパッド３２２が形成されている。第４の層間絶縁膜３１８の上には、第４の配線３２１および第３のパッド３２２を覆うように保護膜３２３が形成されており、保護膜３２３には、第３のパッド３２２を露出させるパッド開口部３２４が形成されている。
【００１８】
ここで、第２のパッド３１７はパッド開口部３２４の下層を除いた領域に形成され、第３のパッド３２２と第１のパッド３１２は、第３の層間絶縁膜３１３および第４の層間絶縁膜３１８を介して対向している。また、第３のパッド３２２と第１のパッド３１２は、周囲部に形成された第４のプラグ３２０と第２のパッド３１７と第３のプラグ３１５と通じて電気的に接続されている。
【００１９】
このように構成されたパッドにおいても、プロービングやワイヤボンディングによって第４の層間絶縁膜３１８および第３の層間絶縁膜３１３に発生したクラックは、第１のパッド３１２で止められる。また、第３のパッド３２２と第１のパッド３１２はパッド開口３２４の周囲部のみで接続されているため、プロービングまたはボンディングの際に第３のパッド３２２にかかる負荷がそのまま第１のパッド３１２まで及ぶことはなく、第２の層間絶縁膜３０８にクラックが発生するのを防止できる。したがって、クラックが半導体基板３０１に達するのを防止できる。
【特許文献１】特開２００１−７１１３号公報
【特許文献２】特開平１１−１８６３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、図９、図１０に示したように従来のボンディングパッドの構成では、金属パターン２１２とパッド２２１（図９）、第１のパッド３１２と第３のパッド３２２（図１０）は少なくとも２層以上の層間絶縁膜を介して形成する必要があった。１層の層間絶縁膜しか介さない場合、パッド２２１（図９）、第３のパッド３２２（図１０）がはがれ易く、ワイヤボンディング不良や半導体パッケージのアセンブリ特性低下などの問題が発生することがあった。これは、クラックの発生によってボンディングパッド部の強度が低下していることに加え、パッド２２１（図９）、第３のパッド３２２（図１０）と第４のプラグ（タングステンプラグ）２１９，３２０との接続強度が弱いためである。
【００２１】
この場合、ボンディングパッド下に形成される集積回路において、使用可能な配線数が減少するため集積度が低下し、ＰＯＥ化してもチップサイズを十分に縮小できない問題があった。すなわち、図９の例では、金属パターン２１２とパッド２２１との間に２層の層間絶縁膜２１３，２１７が介装されており、金属パターン２１２の下には２層の層間絶縁膜２０４，２０８しかないことから、使用可能な配線は第１の配線２０７のみとなり、集積度が低下する。また、図１０の例では、第１のパッド３１２と第３のパッド３２２との間に２層の層間絶縁膜３１３，３１８が介装されており、第１のパッド３１２の下には２層の層間絶縁膜３０４，３０８しかないことから、使用可能な配線は第１の配線３０７のみとなり、集積度が低下する。
【課題を解決するための手段】
【００２２】
本発明の請求項１に記載の半導体装置は、半導体基板上に形成された一の絶縁膜と、前記一の絶縁膜の上に形成された一の金属パターンと、前記一の絶縁膜および前記一の金属パターンの上に形成された他の絶縁膜と、前記他の絶縁膜の上に前記一の金属パターンと対向して形成された他の金属パターンと、前記他の金属パターンの周囲に配置して、前記他の絶縁膜中に形成された接続孔とを備え、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする。
【００２３】
本発明の請求項２に記載の半導体装置は、請求項１記載の半導体装置において、前記接続孔のアスペクト比が１以下であることを特徴とする。
【００２４】
本発明の請求項３に記載の半導体装置は、請求項１記載の半導体装置において、前記接続孔が前記他の金属パターンの周囲を取り巻く溝からなることを特徴とする。
【００２５】
本発明の請求項４に記載の半導体装置は、請求項１記載の半導体装置において、前記接続孔の底部に露出した、前記一の金属パターンの表面が凹凸形状になっていることを特徴とする。
【００２６】
本発明の請求項５に記載の半導体装置の製造方法は、半導体基板上に一の絶縁膜を形成する工程と、前記一の絶縁膜の上に一の金属パターンを形成する工程と、前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、前記他の絶縁膜中に接続孔を形成する工程と、前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする。
【００２７】
本発明の請求項６に記載の半導体装置の製造方法は、半導体基板上に一の絶縁膜を形成する工程と、前記一の絶縁膜の上に一の金属パターンを形成する工程と、前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、前記他の絶縁膜中に接続孔を形成する工程と、前記接続孔の底部に露出した前記一の金属パターン表面を凹凸形状にする工程と、前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする。
【００２８】
本発明の半導体装置およびその製造方法によると、他の金属パターンの下層に他の絶縁膜を介して一の金属パターンが形成されているので、プロービングまたはワイヤボンディングの際に他の絶縁膜にクラックが発生しても、一の金属パターンで止められる。また、一の金属パターンと他の金属パターンは、他の金属パターン周囲部に設けられた接続孔を通じてのみ接続されているので、プロービングまたはワイヤボンディングの際に他の金属パターンにかかる負荷がそのまま一の金属パターンまで及ぶことはない。これにより、一の絶縁膜にクラックが発生するのを防止できる。
【００２９】
また、他の金属パターンは、接続孔に埋め込まれて他の絶縁膜を覆い囲むように形成されているため、従来の平坦な下地の上に形成された金属パターンに比べてはがれに対する強度が向上する。また、一の金属パターンと他の金属パターンを直接接続することにより、そして接続部分における一の金属パターンの表面を凹凸形状にすることにより、一の金属パターンと他の金属パターンが密接に接続され、他の金属パターンのはがれに対する強度がより一層向上する。
【発明の効果】
【００３０】
本発明の半導体装置およびその製造方法によると、検査時のプロービング又はワイヤボンディングの際に、パッド下層の層間絶縁膜にクラックが達するのを防止でき、さらにワイヤボンディングでのパッドはがれを防止でき、パッド下層の領域を有効に活用してチップ面積を縮小でき、チップコストを低減できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態を、図面を参照しながら説明する。
【００３２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るボンディングパッド構造を示す断面図である。
【００３３】
図１に示すように、シリコン基板１０１の表面には素子分離絶縁膜１０２と前記素子分離絶縁膜１０２によって区画された半導体素子１０３が形成されている。半導体素子１０３には、拡散層１０３ａ、ゲート絶縁膜１０３ｂ、ゲート電極１０３ｃ、サイドウォール１０３ｄが形成されている。シリコン基板１０１上には、素子分離絶縁膜１０２、半導体素子１０３を覆うように、第１の層間絶縁膜１０４が形成されている。第１の層間絶縁膜１０４には、拡散層１０３ａと後述する第１の配線１０７とを電気的に接続する第１の接続孔１０５が形成され、接続孔１０５には第１のプラグ１０６が埋め込まれている。
【００３４】
また、第１の層間絶縁膜１０４の上には、第１の配線１０７が形成されており、さらに、第１の配線１０７を覆うように第２の層間絶縁膜１０８が形成されている。第２の層間絶縁膜１０８には、第１の配線１０７と後述する第２の配線１１１とを電気的に接続する第２の接続孔１０９が形成され、接続孔１０９には第２のプラグ１１０が埋め込まれている。
【００３５】
また、第２の層間絶縁膜１０８の上には、第２の配線１１１が形成されており、さらに、第２の配線１１１を覆うように第３の層間絶縁膜１１２が形成されている。第３の層間絶縁膜１１２には、第２の配線１１１と後述する第３の配線１１５と第１のパッド１１６を電気的に接続する第３の接続孔１１３が形成され、接続孔１１３には第３のプラグ１１４が埋め込まれている。
【００３６】
また、第３の層間絶縁膜１１２の上には、第３の配線１１５および第１のパッド１１６が形成されており、さらに、第３の配線１１５および第１のパッド１１６を覆うように第４の層間絶縁膜１１７が形成されている。第４の層間絶縁膜１１７には、第３の配線１１５および第１のパッド１１６と、後述する第４の配線１１８および第２のパッド１１９を電気的に接続する第４の接続孔１２０ａ，１２０ｂが形成されている。
【００３７】
また、第４の層間絶縁膜１１７の上には、第３の配線１１５と第４の接続孔１２０ａを通して直接接続する第４の配線１１８が形成されていると共に、第１のパッド１１６と第４の層間絶縁膜１１７を介して対抗し、さらに第１のパッド１１６と接続孔１２０ｂを通して直接接続する第２のパッド１１９が形成されている。第４の層間絶縁膜１１７の上には、第４の配線１１８および第２のパッド１１９を覆うように保護膜１２１が形成されており、保護膜１２１には、第２のパッド１１９を露出させるパッド開口部１２２が形成されている。
【００３８】
なお、請求項１と本実施形態の関係は、半導体基板がシリコン基板１０１、一の絶縁膜が第３の層間絶縁膜１１２、一の金属パターンが第１のパッド１１６、他の絶縁膜が第４の層間絶縁膜１１７、他の金属パターンが第２のパッド１１９、接続孔が第４の接続孔１２０ｂにそれぞれ対応している。
【００３９】
また、本実施形態において、第１のパッド１１６は、第３のプラグ１１４を通して第２の配線１１１と接続し、下層の半導体素子１０３と電気的に導通しているが、第１のパッド１１６と第３の配線１１５を直接に接続させてもよいし、第２のパッド１１９と第４の配線１１８を直接に接続させてもよい。
【００４０】
ここで、第１のプラグ１０６、第２のプラグ１１０、第３のプラグ１１４はタングステンよりなる。また、第１の配線１０７、第２の配線１１１、第３の配線１１５、第４の配線１１８、第１のパッド１１６、第２のパッド１１９は、アルミニウムを主層とし下層からチタン、窒化チタン、アルミニウム、窒化チタンの積層メタルからなる。
【００４１】
図２は、第１の実施形態のパッドの平面図である。
【００４２】
図２に示すように、第１のパッド１１６は第２のパッド１１９より大きくなるように形成されている。また、接続孔１２０ｂはパッド開口部１２２の周囲に形成されている。
【００４３】
本実施形態のパッド構造では、第１のパッド１１６と第２のパッド１１９がパッド開口部１２２の周囲部のみで接続されているため、プロービングまたはボンディングの際に第２のパッド１１９にかかる負荷がそのまま第１のパッド１１６まで及ぶことはなく、第３の層間絶縁膜１１２にクラックが発生するのを防止できる。詳細に説明すると、プロービングまたはボンディングの際に第２のパッド１１９にかかる応力は、パッド開口部１２２の中心付近を主にして、図１に示した矢印１２３の方向に加えられる。加えられた負荷が大きい場合には、第４の層間絶縁膜１１７にクラックが発生し、これによって応力が分散され、第１のパッド１１６には大きな負荷が及ばない。第４の層間絶縁膜１１７にクラックが発生した場合、クラックは第１のパッド１１６で止められる。つまり、本実施形態の第１のパッド１１６は、前記従来例で、図９中に示した金属パターン２１２や、図１０中に示した第１のパッド３１２と同様の機能を有し、第３の層間絶縁膜１１２以下にクラックが発生するのを防止できる。
【００４４】
一方、第２のパッド１１９は接続孔１２０ｂに埋め込まれて第４の層間絶縁膜１１７を覆い囲むように形成されているため、従来の平坦な下地の上に形成されたパッドよりはがれに対する強度が向上している。さらに、第２のパッド１１９と第１のパッド１１６とは、第２のパッド１１９を構成するチタン膜と第１のパッド１１６のアルミニウム膜とで密接に接続されているため、前記第２の従来例（図１０）に示されるように第２のパッドのチタン膜とタングステンプラグで接続されたパッドよりはがれに対する強度が向上している。
【００４５】
このように、本実施形態のボンディングパッド構造によれば、多層配線の上から２層の配線でパッドを構成でき、パッド下層の層間絶縁膜にクラックが達するのを防止でき、さらにパッドはがれに対する強度を向上でき、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。すなわち、第１のパッド１１６上に第２のパッド１１９が直接接続されており、第１のパッド１１６下には３層の層間絶縁膜１０４，１０８，１１２が存在し、第１の配線１０７と第２の配線１１１が使用可能であるため、集積度が低下せず、ＰＯＥ化してチップサイズを十分に縮小できる。
【００４６】
なお、接続孔１２０ｂの径が小さいと、孔の側壁部において第２のパッド１１９の膜厚が極端に薄くなり、パッドはがれに対する強度が低下する。このため接続孔１２０ｂは深さと径寸法の比（アスペクト比）を１以下にすることが望ましい。本実施形態では、接続孔１２０ｂの深さは約１μｍなので、孔の径を１μｍ以上に設定している。
【００４７】
（第２の実施形態）
図３に示す平面図を用いて、本発明の第２の実施形態を説明する。この実施形態で示されるパッドの断面構造は、第１の実施形態と同様であるので、ここでは第１の実施形態と異なる点のみを図３に示すパッド平面図を用いて説明する。
【００４８】
図３に示すように、本実施形態では第１の実施形態の接続孔１２０ｂを、パッド開口部１２２を取り巻く接続溝１２０ｃとしている。接続溝１２０ｃによって、パッドはがれに対する強度が第１の実施形態より向上する。また、第４の層間絶縁膜１１７に発生したクラックが横方向に広がった場合でも、接続溝１２０ｃに埋め込まれた第２のパッド１１９によって止めることができる。
【００４９】
このように、本実施形態のボンディングパッド構造によれば、多層配線の上から２層の配線でパッドを構成でき、パッド下層の層間絶縁膜とさらにパッド領域以外の層間絶縁膜にクラックが達するのを防止でき、さらにパッドはがれに対する強度を第１の実施形態より向上でき、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。
【００５０】
（第３の実施形態）
図４に示す第１のパッドと第２のパッドの接続部を拡大した断面図を用いて、本発明の第３の実施形態を説明する。この実施形態で示されるパッド部全体の断面構造および平面構造は、第１の実施形態および第２の実施形態と同様であるから、ここでは第１の実施形態および第２の実施形態と異なる点のみを図４に示す断面図を用いて説明する。
【００５１】
図４には、接続孔１２０ｂまたは接続溝１２０ｃ部分を通して第１のパッド１１６と第２のパッド１１９が接続されている構造が拡大して示されている。図４において、１１６ａは第１のパッド１１６を構成するアルミニウム膜、１１６ｂはアルミニウム粒境界、１１６ｃは窒化チタン膜であり、１１９ａ，１１９ｂ，１１９ｃはそれぞれ第２のパッド１１９を構成するチタン膜、窒化チタン膜、アルミニウム膜である。
【００５２】
図４に示すように、本実施形態ではアルミニウム膜１１６ａの表面部分が、凹凸形状に加工されている。凹凸は、他の接続孔底部のアルミニウム膜より大きく、特にアルミニウム粒の境界部１１６ｂで約２０ｎｍ以上の凹みが形成されている。この凹凸形状にすることによって、アルミニウム膜１１６ａとチタン膜１１９ａはより密接に接続される。
【００５３】
このように、本実施形態のボンディングパッド構造によれば、第１の実施形態および第２の実施形態と同様の効果を有しながら、さらにパッドはがれに対する強度を向上できる。したがって、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。
【００５４】
（第４の実施形態）
図５〜図８は、第４の実施形態のボンディングパッドの製造方法を示す工程順の断面図である。本実施形態は、第３の実施形態のボンディングパッドの製造方法に関するものである。
【００５５】
まず、図５に示す工程で、シリコン基板１０１の表面に素子分離絶縁膜１０２と前記素子分離絶縁膜１０２によって区画された半導体素子１０３を形成する。半導体素子１０３には、拡散層１０３ａ、ゲート絶縁膜１０３ｂ、ゲート電極１０３ｃ、サイドウォール１０３ｄが形成されている。次に、シリコン基板１０１上に、素子分離絶縁膜１０２、半導体素子１０３を覆うように、第１の層間絶縁膜１０４を形成する。次に、第１の層間絶縁膜１０４に、拡散層１０３ａと後述する第１の配線１０７とを電気的に接続する第１の接続孔１０５を形成し、続いて接続孔１０５に第１のプラグ１０６を埋め込む。
【００５６】
次に、第１の層間絶縁膜１０４の上に、第１の配線１０７を形成し、さらに、第１の配線１０７を覆うように第２の層間絶縁膜１０８を形成する。次に、第２の層間絶縁膜１０８に、第１の配線１０７と後述する第２の配線１１１とを電気的に接続する第２の接続孔１０９を形成し、続いて接続孔１０９に第２のプラグ１１０を埋め込む。
【００５７】
次に、第２の層間絶縁膜１０８の上に、第２の配線１１１を形成し、さらに、第２の配線１１１を覆うように第３の層間絶縁膜１１２を形成する。次に、第３の層間絶縁膜１１２に、第２の配線１１１と後述する第３の配線１１５および第１のパッド１１６を電気的に接続する第３の接続孔１１３を形成し、接続孔１１３には第３のプラグ１１４を埋め込む。
【００５８】
次に、図６に示す工程で、第３の層間絶縁膜１１２の上に、金属層を形成しフォトリソグラフィによるレジスト（図示せず）をマスクにして前記金属層をパターニングして、第３の配線１１５および第１のパッド１１６を形成する。さらに、第３の配線１１５および第１のパッド１１６を覆うように第４の層間絶縁膜１１７を形成する。次いで、フォトリソグラフィによるレジスト（図示せず）をマスクにして、第４の層間絶縁膜１１７をドライエッチングして、第３の配線１１５と後述する第４の配線１１８とを、第１のパッド１１６と後述する第２のパッド１１９とを、それぞれ電気的に接続する第４の接続孔１２０ａ，１２０ｂを形成する。ここで、接続孔１２０ｂの直径は、前記第１の接続孔１０５、第２の接続孔１０９、第３の接続孔１１３の直径にくらべて大きく、孔のアスペクト比が１以下程度の大きなサイズに開口する。
【００５９】
次に、図７に示す工程で、アルゴンイオンミリング法により接続孔１２０ｂ底部に露出した第１のパッド１１６のアルミニウム表面をエッチングして、表面を凹凸形状にする。本工程において、アルミニウム粒の境界部１１６ｂが特にエッチングが速く進行するため深い凹部が形成される。
【００６０】
次に、図８に示す工程で、第４の層間絶縁膜１１７および第４の接続孔１２０ａ，１２０ｂの上に、第４の配線１１８および第２のパッド１１９となる金属層を形成する。続いて、フォトリソグラフィによるレジスト（図示せず）をマスクにして、前記金属層をパターニングして、第４の配線１１８および第２のパッド１１９を形成する。最後に、第４の層間絶縁膜１１７と、第４の配線１１８と、第２のパッド１１９とを覆うように保護膜１２１を形成した後、保護膜１２１に第２のパッド１１９を露出させるパッド開口部１２２を形成する。
【００６１】
このように、本発明の第４の実施形態のボンディングパッドの製造方法によれば、第３の実施形態のパッドを形成でき、第１の実施形態および第２の実施形態と同様の効果を有しながら、さらにパッドはがれに対する強度を向上できる。したがって、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。
【００６２】
なお、接続孔１２０ａ底部に露出した第３の配線１１５も、第１のパッド１１６と同様、アルゴンイオンミリング法により第３の配線１１５のアルミニウム表面をエッチングして、表面を凹凸形状にすることができる。
【００６３】
また、第１，２の実施形態のパッドの製造方法に関しても、図５，６，８に示す工程と同様にして製造することができる。
【産業上の利用可能性】
【００６４】
本発明は、半導体素子上にボンディングパッドを形成するＰＯＥ型プローブパッドを有する半導体装置における電極パッドと配線層との接続構造に有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態に係る半導体装置の断面図
【図２】本発明の第１の実施形態に係る半導体装置のパッド部の平面図
【図３】本発明の第２の実施形態に係る半導体装置のパッド部の平面図
【図４】本発明の第３の実施形態に係る半導体装置の第１のパッドと第２のパッドの接続部を拡大した部分断面図
【図５】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図６】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図７】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図８】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図９】従来に係るボンディングパッド部を有する半導体装置の断面図
【図１０】従来に係るボンディングパッド部を有する半導体装置の断面図
【符号の説明】
【００６６】
１０１ シリコン基板（半導体基板）
１０２ 素子分離絶縁膜
１０３ 半導体素子
１０３ａ 拡散層
１０３ｂ ゲート酸化膜
１０３ｃ ゲート電極
１０３ｄ サイドウォール
１０４ 第１の層間絶縁膜
１０５ 第１の接続孔
１０６ 第１のプラグ
１０７ 第１の配線
１０８ 第２の層間絶縁膜
１０９ 第２の接続孔
１１０ 第２のプラグ
１１１ 第２の配線
１１２ 第３の層間絶縁膜（一の絶縁膜）
１１３ 第３の接続孔
１１４ 第３のプラグ
１１５ 第３の配線
１１６ 第１のパッド（一の金属パターン）
１１６ａ アルミニウム膜
１１６ｂ アルミニウム粒境界
１１６ｃ 窒化チタン膜
１１７ 第４の層間絶縁膜（他の絶縁膜）
１１８ 第４の配線
１１９ 第２のパッド（他の金属パターン）
１１９ａ チタン膜
１１９ｂ 窒化チタン膜
１１９ｃ アルミニウム膜
１２０ａ 第４の接続孔
１２０ｂ 第４の接続孔
１２０ｃ 接続溝
１２１ 保護膜
１２２ パッド開口
１２３ 応力のかかる方向
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、多層配線を有する半導体集積回路上のボンディングパッド構造およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の多機能化や、大容量化、システム化によってチップサイズが増大傾向にあり、チップコストを下げるためにチップサイズの縮小化が急務となってきている。チップサイズを縮小するためには、プロセスルールの縮小、回路の簡素化等様々な方法があるが、レイアウト的な手法の１つとして、半導体素子が形成された領域の上にボンディングパッドを形成するいわゆるＰＯＥ（Pad on element）技術が考えられる。ところが、従来のボンディングパッド構成では、ウェハテスト工程におけるテスタのプローバの衝撃、または後工程でチップをパッケージに組立する際のボンディング工程におけるワイヤーボンダのボンディングヘッドの衝撃によって、ボンディングパッド下の層間絶縁膜にクラックが発生し、さらにクラックが基板上の半導体素子まで達し、ショートが起こる可能性があったため、これを抑制しない限りＰＯＥ技術は採用し難いものであった。
【０００３】
以下、クラックが基板に達するのを防止したＰＯＥ型ボンディングパッド構造の従来例を、図９、図１０を用いて説明する。
【０００４】
図９は、半導体素子が形成された領域の上に、特許文献１に記載されている構成のボンディングパッドが形成されたＰＯＥ型パッドの断面構造図であり、４層配線構造の半導体装置に適用された例である。
【０００５】
図９に示すように、シリコン基板２０１の表面には素子分離絶縁膜２０２と前記素子分離絶縁膜２０２によって区画された半導体素子２０３が形成されている。シリコン基板２０１上には、素子分離絶縁膜２０２、半導体素子２０３を覆うように、第１の層間絶縁膜２０４が形成されている。第１の層間絶縁膜２０４には、拡散層２０３ａと後述する第１の配線２０７とを電気的に接続する第１の接続孔２０５が形成され、接続孔２０５には第１のプラグ２０６が埋め込まれている。
【０００６】
また、第１の層間絶縁膜２０４の上には、第１の配線２０７が形成されており、さらに、第１の配線２０７を覆うように第２の層間絶縁膜２０８が形成されている。第２の層間絶縁膜２０８には、第１の配線２０７と後述する第２の配線２１１とを電気的に接続する第２の接続孔２０９が形成され、接続孔２０９には第２のプラグ２１０が埋め込まれている。
【０００７】
また、第２の層間絶縁膜２０８の上には、第２の配線２１１と金属パターン２１２が形成されており、さらに、第２の配線２１１と金属パターン２１２を覆うように第３の層間絶縁膜２１３が形成されている。第３の層間絶縁膜２１３には、第２の配線２１１と後述する第３の配線２１６とを電気的に接続する第３の接続孔１１４が形成され、接続孔１１４には第３のプラグ１１５が埋め込まれている。
【０００８】
また、第３の層間絶縁膜２１３の上には、第３の配線２１６が形成されており、さらに、第３の配線２１６を覆うように第４の層間絶縁膜２１７が形成されている。第４の層間絶縁膜２１７には、第３の配線２１６と後述する第４の配線２２０およびパッド２２１を電気的に接続する第４の接続孔２１８が形成され、接続孔２１８には第４のプラグ２１９が埋め込まれている。
【０００９】
また、第４の層間絶縁膜２１７の上には、第４の配線２２０と、パッド２２１が形成されている。第４の層間絶縁膜２１７の上には、第４の配線２２０およびパッド２２１を覆うように保護膜２２２が形成されており、保護膜２２２には、パッド２２１を露出させるパッド開口部２２３が形成されている。
【００１０】
ここで、パッド２２１は、第３の層間絶縁膜２１３および第４の層間絶縁膜２１７を介して金属パターン２１２と対向しており、金属パターン２１２はフローティング状態にある。
【００１１】
このように構成されたボンディングパッド部分では、プロービングやワイヤボンディングによって第４の層間絶縁膜２１７および第３の層間絶縁膜２１３にクラックが発生した場合でも、クラックは金属パターン２１２で止められる。また、金属パターン２１２はフローティング状態にあるため、パッド２２１にかかった応力の影響を極小にでき、第２の層間絶縁膜２０８、第１の層間絶縁膜２０４にクラックが発生するのを防止できる。したがって、クラックがシリコン基板２０１に達するのを防止できる。
【００１２】
図１０は、メタルパターンによってボンディングパッド下層の絶縁膜に発生したクラックが半導体基板に達するのを防止したＰＯＥ型パッドの他の一例である。
【００１３】
図１０に示すように、シリコン基板３０１の表面には素子分離絶縁膜３０２と前記素子分離絶縁膜３０２によって区画された半導体素子３０３が形成されている。シリコン基板３０１上には、素子分離絶縁膜３０２、半導体素子３０３を覆うように、第１の層間絶縁膜３０４が形成されている。第１の層間絶縁膜３０４には、拡散層３０３ａと後述する第１の配線３０７とを電気的に接続する第１の接続孔３０５が形成され、接続孔３０５には第１のプラグ３０６が埋め込まれている。
【００１４】
また、第１の層間絶縁膜３０４の上には、第１の配線３０７が形成されており、さらに、第１の配線３０７を覆うように第２の層間絶縁膜３０８が形成されている。第２の層間絶縁膜３０８には、第１の配線３０７と後述する第２の配線３１１とを電気的に接続する第２の接続孔３０９が形成され、接続孔３０９には第２のプラグ３１０が埋め込まれている。
【００１５】
また、第２の層間絶縁膜３０８の上には、第２の配線３１１と第１のパッド３１２が形成されており、さらに、第２の配線３１１と第１のパッド３１２を覆うように第３の層間絶縁膜３１３が形成されている。第３の層間絶縁膜３１３には、第２の配線３１１と後述する第３の配線３１６とを電気的に接続する第３の接続孔３１４ａが、また第１のパッド３１２と後述する第２のパッド３１７とを電気的に接続する第３の接続孔３１４ｂが形成され、接続孔３１４ａ，３１４ｂには第３のプラグ３１５が埋め込まれている。
【００１６】
また、第３の層間絶縁膜３１３の上には、第３の配線３１６と第２のパッド３１７が形成されており、さらに、第３の配線３１６を覆うように第４の層間絶縁膜３１８が形成されている。第４の層間絶縁膜３１８には、第３の配線３１６と後述する第４の配線３２１とを電気的に接続する第４の接続孔３１９ａが、また第２のパッド３１７と後述する第３のパッド３２２を電気的に接続する第４の接続孔３１９ｂが形成され、接続孔３１９a，３１９ｂには第４のプラグ３２０が埋め込まれている。
【００１７】
また、第４の層間絶縁膜３１８の上には、第４の配線３２１と、第３のパッド３２２が形成されている。第４の層間絶縁膜３１８の上には、第４の配線３２１および第３のパッド３２２を覆うように保護膜３２３が形成されており、保護膜３２３には、第３のパッド３２２を露出させるパッド開口部３２４が形成されている。
【００１８】
ここで、第２のパッド３１７はパッド開口部３２４の下層を除いた領域に形成され、第３のパッド３２２と第１のパッド３１２は、第３の層間絶縁膜３１３および第４の層間絶縁膜３１８を介して対向している。また、第３のパッド３２２と第１のパッド３１２は、周囲部に形成された第４のプラグ３２０と第２のパッド３１７と第３のプラグ３１５と通じて電気的に接続されている。
【００１９】
このように構成されたパッドにおいても、プロービングやワイヤボンディングによって第４の層間絶縁膜３１８および第３の層間絶縁膜３１３に発生したクラックは、第１のパッド３１２で止められる。また、第３のパッド３２２と第１のパッド３１２はパッド開口３２４の周囲部のみで接続されているため、プロービングまたはボンディングの際に第３のパッド３２２にかかる負荷がそのまま第１のパッド３１２まで及ぶことはなく、第２の層間絶縁膜３０８にクラックが発生するのを防止できる。したがって、クラックが半導体基板３０１に達するのを防止できる。
【特許文献１】特開２００１−７１１３号公報
【特許文献２】特開平１１−１８６３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、図９、図１０に示したように従来のボンディングパッドの構成では、金属パターン２１２とパッド２２１（図９）、第１のパッド３１２と第３のパッド３２２（図１０）は少なくとも２層以上の層間絶縁膜を介して形成する必要があった。１層の層間絶縁膜しか介さない場合、パッド２２１（図９）、第３のパッド３２２（図１０）がはがれ易く、ワイヤボンディング不良や半導体パッケージのアセンブリ特性低下などの問題が発生することがあった。これは、クラックの発生によってボンディングパッド部の強度が低下していることに加え、パッド２２１（図９）、第３のパッド３２２（図１０）と第４のプラグ（タングステンプラグ）２１９，３２０との接続強度が弱いためである。
【００２１】
この場合、ボンディングパッド下に形成される集積回路において、使用可能な配線数が減少するため集積度が低下し、ＰＯＥ化してもチップサイズを十分に縮小できない問題があった。すなわち、図９の例では、金属パターン２１２とパッド２２１との間に２層の層間絶縁膜２１３，２１７が介装されており、金属パターン２１２の下には２層の層間絶縁膜２０４，２０８しかないことから、使用可能な配線は第１の配線２０７のみとなり、集積度が低下する。また、図１０の例では、第１のパッド３１２と第３のパッド３２２との間に２層の層間絶縁膜３１３，３１８が介装されており、第１のパッド３１２の下には２層の層間絶縁膜３０４，３０８しかないことから、使用可能な配線は第１の配線３０７のみとなり、集積度が低下する。
【課題を解決するための手段】
【００２２】
本発明の請求項１に記載の半導体装置は、半導体基板上に形成された一の絶縁膜と、前記一の絶縁膜の上に形成された一の金属パターンと、前記一の絶縁膜および前記一の金属パターンの上に形成された他の絶縁膜と、前記他の絶縁膜の上に前記一の金属パターンと対向して形成された他の金属パターンと、前記他の金属パターンの周囲に配置して、前記他の絶縁膜中に形成された接続孔とを備え、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする。
【００２３】
本発明の請求項２に記載の半導体装置は、請求項１記載の半導体装置において、前記接続孔のアスペクト比が１以下であることを特徴とする。
【００２４】
本発明の請求項３に記載の半導体装置は、請求項１記載の半導体装置において、前記接続孔が前記他の金属パターンの周囲を取り巻く溝からなることを特徴とする。
【００２５】
本発明の請求項４に記載の半導体装置は、請求項１記載の半導体装置において、前記接続孔の底部に露出した、前記一の金属パターンの表面が凹凸形状になっていることを特徴とする。
【００２６】
本発明の請求項５に記載の半導体装置の製造方法は、半導体基板上に一の絶縁膜を形成する工程と、前記一の絶縁膜の上に一の金属パターンを形成する工程と、前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、前記他の絶縁膜中に接続孔を形成する工程と、前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする。
【００２７】
本発明の請求項６に記載の半導体装置の製造方法は、半導体基板上に一の絶縁膜を形成する工程と、前記一の絶縁膜の上に一の金属パターンを形成する工程と、前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、前記他の絶縁膜中に接続孔を形成する工程と、前記接続孔の底部に露出した前記一の金属パターン表面を凹凸形状にする工程と、前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする。
【００２８】
本発明の半導体装置およびその製造方法によると、他の金属パターンの下層に他の絶縁膜を介して一の金属パターンが形成されているので、プロービングまたはワイヤボンディングの際に他の絶縁膜にクラックが発生しても、一の金属パターンで止められる。また、一の金属パターンと他の金属パターンは、他の金属パターン周囲部に設けられた接続孔を通じてのみ接続されているので、プロービングまたはワイヤボンディングの際に他の金属パターンにかかる負荷がそのまま一の金属パターンまで及ぶことはない。これにより、一の絶縁膜にクラックが発生するのを防止できる。
【００２９】
また、他の金属パターンは、接続孔に埋め込まれて他の絶縁膜を覆い囲むように形成されているため、従来の平坦な下地の上に形成された金属パターンに比べてはがれに対する強度が向上する。また、一の金属パターンと他の金属パターンを直接接続することにより、そして接続部分における一の金属パターンの表面を凹凸形状にすることにより、一の金属パターンと他の金属パターンが密接に接続され、他の金属パターンのはがれに対する強度がより一層向上する。
【発明の効果】
【００３０】
本発明の半導体装置およびその製造方法によると、検査時のプロービング又はワイヤボンディングの際に、パッド下層の層間絶縁膜にクラックが達するのを防止でき、さらにワイヤボンディングでのパッドはがれを防止でき、パッド下層の領域を有効に活用してチップ面積を縮小でき、チップコストを低減できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態を、図面を参照しながら説明する。
【００３２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るボンディングパッド構造を示す断面図である。
【００３３】
図１に示すように、シリコン基板１０１の表面には素子分離絶縁膜１０２と前記素子分離絶縁膜１０２によって区画された半導体素子１０３が形成されている。半導体素子１０３には、拡散層１０３ａ、ゲート絶縁膜１０３ｂ、ゲート電極１０３ｃ、サイドウォール１０３ｄが形成されている。シリコン基板１０１上には、素子分離絶縁膜１０２、半導体素子１０３を覆うように、第１の層間絶縁膜１０４が形成されている。第１の層間絶縁膜１０４には、拡散層１０３ａと後述する第１の配線１０７とを電気的に接続する第１の接続孔１０５が形成され、接続孔１０５には第１のプラグ１０６が埋め込まれている。
【００３４】
また、第１の層間絶縁膜１０４の上には、第１の配線１０７が形成されており、さらに、第１の配線１０７を覆うように第２の層間絶縁膜１０８が形成されている。第２の層間絶縁膜１０８には、第１の配線１０７と後述する第２の配線１１１とを電気的に接続する第２の接続孔１０９が形成され、接続孔１０９には第２のプラグ１１０が埋め込まれている。
【００３５】
また、第２の層間絶縁膜１０８の上には、第２の配線１１１が形成されており、さらに、第２の配線１１１を覆うように第３の層間絶縁膜１１２が形成されている。第３の層間絶縁膜１１２には、第２の配線１１１と後述する第３の配線１１５と第１のパッド１１６を電気的に接続する第３の接続孔１１３が形成され、接続孔１１３には第３のプラグ１１４が埋め込まれている。
【００３６】
また、第３の層間絶縁膜１１２の上には、第３の配線１１５および第１のパッド１１６が形成されており、さらに、第３の配線１１５および第１のパッド１１６を覆うように第４の層間絶縁膜１１７が形成されている。第４の層間絶縁膜１１７には、第３の配線１１５および第１のパッド１１６と、後述する第４の配線１１８および第２のパッド１１９を電気的に接続する第４の接続孔１２０ａ，１２０ｂが形成されている。
【００３７】
また、第４の層間絶縁膜１１７の上には、第３の配線１１５と第４の接続孔１２０ａを通して直接接続する第４の配線１１８が形成されていると共に、第１のパッド１１６と第４の層間絶縁膜１１７を介して対抗し、さらに第１のパッド１１６と接続孔１２０ｂを通して直接接続する第２のパッド１１９が形成されている。第４の層間絶縁膜１１７の上には、第４の配線１１８および第２のパッド１１９を覆うように保護膜１２１が形成されており、保護膜１２１には、第２のパッド１１９を露出させるパッド開口部１２２が形成されている。
【００３８】
なお、請求項１と本実施形態の関係は、半導体基板がシリコン基板１０１、一の絶縁膜が第３の層間絶縁膜１１２、一の金属パターンが第１のパッド１１６、他の絶縁膜が第４の層間絶縁膜１１７、他の金属パターンが第２のパッド１１９、接続孔が第４の接続孔１２０ｂにそれぞれ対応している。
【００３９】
また、本実施形態において、第１のパッド１１６は、第３のプラグ１１４を通して第２の配線１１１と接続し、下層の半導体素子１０３と電気的に導通しているが、第１のパッド１１６と第３の配線１１５を直接に接続させてもよいし、第２のパッド１１９と第４の配線１１８を直接に接続させてもよい。
【００４０】
ここで、第１のプラグ１０６、第２のプラグ１１０、第３のプラグ１１４はタングステンよりなる。また、第１の配線１０７、第２の配線１１１、第３の配線１１５、第４の配線１１８、第１のパッド１１６、第２のパッド１１９は、アルミニウムを主層とし下層からチタン、窒化チタン、アルミニウム、窒化チタンの積層メタルからなる。
【００４１】
図２は、第１の実施形態のパッドの平面図である。
【００４２】
図２に示すように、第１のパッド１１６は第２のパッド１１９より大きくなるように形成されている。また、接続孔１２０ｂはパッド開口部１２２の周囲に形成されている。
【００４３】
本実施形態のパッド構造では、第１のパッド１１６と第２のパッド１１９がパッド開口部１２２の周囲部のみで接続されているため、プロービングまたはボンディングの際に第２のパッド１１９にかかる負荷がそのまま第１のパッド１１６まで及ぶことはなく、第３の層間絶縁膜１１２にクラックが発生するのを防止できる。詳細に説明すると、プロービングまたはボンディングの際に第２のパッド１１９にかかる応力は、パッド開口部１２２の中心付近を主にして、図１に示した矢印１２３の方向に加えられる。加えられた負荷が大きい場合には、第４の層間絶縁膜１１７にクラックが発生し、これによって応力が分散され、第１のパッド１１６には大きな負荷が及ばない。第４の層間絶縁膜１１７にクラックが発生した場合、クラックは第１のパッド１１６で止められる。つまり、本実施形態の第１のパッド１１６は、前記従来例で、図９中に示した金属パターン２１２や、図１０中に示した第１のパッド３１２と同様の機能を有し、第３の層間絶縁膜１１２以下にクラックが発生するのを防止できる。
【００４４】
一方、第２のパッド１１９は接続孔１２０ｂに埋め込まれて第４の層間絶縁膜１１７を覆い囲むように形成されているため、従来の平坦な下地の上に形成されたパッドよりはがれに対する強度が向上している。さらに、第２のパッド１１９と第１のパッド１１６とは、第２のパッド１１９を構成するチタン膜と第１のパッド１１６のアルミニウム膜とで密接に接続されているため、前記第２の従来例（図１０）に示されるように第２のパッドのチタン膜とタングステンプラグで接続されたパッドよりはがれに対する強度が向上している。
【００４５】
このように、本実施形態のボンディングパッド構造によれば、多層配線の上から２層の配線でパッドを構成でき、パッド下層の層間絶縁膜にクラックが達するのを防止でき、さらにパッドはがれに対する強度を向上でき、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。すなわち、第１のパッド１１６上に第２のパッド１１９が直接接続されており、第１のパッド１１６下には３層の層間絶縁膜１０４，１０８，１１２が存在し、第１の配線１０７と第２の配線１１１が使用可能であるため、集積度が低下せず、ＰＯＥ化してチップサイズを十分に縮小できる。
【００４６】
なお、接続孔１２０ｂの径が小さいと、孔の側壁部において第２のパッド１１９の膜厚が極端に薄くなり、パッドはがれに対する強度が低下する。このため接続孔１２０ｂは深さと径寸法の比（アスペクト比）を１以下にすることが望ましい。本実施形態では、接続孔１２０ｂの深さは約１μｍなので、孔の径を１μｍ以上に設定している。
【００４７】
（第２の実施形態）
図３に示す平面図を用いて、本発明の第２の実施形態を説明する。この実施形態で示されるパッドの断面構造は、第１の実施形態と同様であるので、ここでは第１の実施形態と異なる点のみを図３に示すパッド平面図を用いて説明する。
【００４８】
図３に示すように、本実施形態では第１の実施形態の接続孔１２０ｂを、パッド開口部１２２を取り巻く接続溝１２０ｃとしている。接続溝１２０ｃによって、パッドはがれに対する強度が第１の実施形態より向上する。また、第４の層間絶縁膜１１７に発生したクラックが横方向に広がった場合でも、接続溝１２０ｃに埋め込まれた第２のパッド１１９によって止めることができる。
【００４９】
このように、本実施形態のボンディングパッド構造によれば、多層配線の上から２層の配線でパッドを構成でき、パッド下層の層間絶縁膜とさらにパッド領域以外の層間絶縁膜にクラックが達するのを防止でき、さらにパッドはがれに対する強度を第１の実施形態より向上でき、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。
【００５０】
（第３の実施形態）
図４に示す第１のパッドと第２のパッドの接続部を拡大した断面図を用いて、本発明の第３の実施形態を説明する。この実施形態で示されるパッド部全体の断面構造および平面構造は、第１の実施形態および第２の実施形態と同様であるから、ここでは第１の実施形態および第２の実施形態と異なる点のみを図４に示す断面図を用いて説明する。
【００５１】
図４には、接続孔１２０ｂまたは接続溝１２０ｃ部分を通して第１のパッド１１６と第２のパッド１１９が接続されている構造が拡大して示されている。図４において、１１６ａは第１のパッド１１６を構成するアルミニウム膜、１１６ｂはアルミニウム粒境界、１１６ｃは窒化チタン膜であり、１１９ａ，１１９ｂ，１１９ｃはそれぞれ第２のパッド１１９を構成するチタン膜、窒化チタン膜、アルミニウム膜である。
【００５２】
図４に示すように、本実施形態ではアルミニウム膜１１６ａの表面部分が、凹凸形状に加工されている。凹凸は、他の接続孔底部のアルミニウム膜より大きく、特にアルミニウム粒の境界部１１６ｂで約２０ｎｍ以上の凹みが形成されている。この凹凸形状にすることによって、アルミニウム膜１１６ａとチタン膜１１９ａはより密接に接続される。
【００５３】
このように、本実施形態のボンディングパッド構造によれば、第１の実施形態および第２の実施形態と同様の効果を有しながら、さらにパッドはがれに対する強度を向上できる。したがって、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。
【００５４】
（第４の実施形態）
図５〜図８は、第４の実施形態のボンディングパッドの製造方法を示す工程順の断面図である。本実施形態は、第３の実施形態のボンディングパッドの製造方法に関するものである。
【００５５】
まず、図５に示す工程で、シリコン基板１０１の表面に素子分離絶縁膜１０２と前記素子分離絶縁膜１０２によって区画された半導体素子１０３を形成する。半導体素子１０３には、拡散層１０３ａ、ゲート絶縁膜１０３ｂ、ゲート電極１０３ｃ、サイドウォール１０３ｄが形成されている。次に、シリコン基板１０１上に、素子分離絶縁膜１０２、半導体素子１０３を覆うように、第１の層間絶縁膜１０４を形成する。次に、第１の層間絶縁膜１０４に、拡散層１０３ａと後述する第１の配線１０７とを電気的に接続する第１の接続孔１０５を形成し、続いて接続孔１０５に第１のプラグ１０６を埋め込む。
【００５６】
次に、第１の層間絶縁膜１０４の上に、第１の配線１０７を形成し、さらに、第１の配線１０７を覆うように第２の層間絶縁膜１０８を形成する。次に、第２の層間絶縁膜１０８に、第１の配線１０７と後述する第２の配線１１１とを電気的に接続する第２の接続孔１０９を形成し、続いて接続孔１０９に第２のプラグ１１０を埋め込む。
【００５７】
次に、第２の層間絶縁膜１０８の上に、第２の配線１１１を形成し、さらに、第２の配線１１１を覆うように第３の層間絶縁膜１１２を形成する。次に、第３の層間絶縁膜１１２に、第２の配線１１１と後述する第３の配線１１５および第１のパッド１１６を電気的に接続する第３の接続孔１１３を形成し、接続孔１１３には第３のプラグ１１４を埋め込む。
【００５８】
次に、図６に示す工程で、第３の層間絶縁膜１１２の上に、金属層を形成しフォトリソグラフィによるレジスト（図示せず）をマスクにして前記金属層をパターニングして、第３の配線１１５および第１のパッド１１６を形成する。さらに、第３の配線１１５および第１のパッド１１６を覆うように第４の層間絶縁膜１１７を形成する。次いで、フォトリソグラフィによるレジスト（図示せず）をマスクにして、第４の層間絶縁膜１１７をドライエッチングして、第３の配線１１５と後述する第４の配線１１８とを、第１のパッド１１６と後述する第２のパッド１１９とを、それぞれ電気的に接続する第４の接続孔１２０ａ，１２０ｂを形成する。ここで、接続孔１２０ｂの直径は、前記第１の接続孔１０５、第２の接続孔１０９、第３の接続孔１１３の直径にくらべて大きく、孔のアスペクト比が１以下程度の大きなサイズに開口する。
【００５９】
次に、図７に示す工程で、アルゴンイオンミリング法により接続孔１２０ｂ底部に露出した第１のパッド１１６のアルミニウム表面をエッチングして、表面を凹凸形状にする。本工程において、アルミニウム粒の境界部１１６ｂが特にエッチングが速く進行するため深い凹部が形成される。
【００６０】
次に、図８に示す工程で、第４の層間絶縁膜１１７および第４の接続孔１２０ａ，１２０ｂの上に、第４の配線１１８および第２のパッド１１９となる金属層を形成する。続いて、フォトリソグラフィによるレジスト（図示せず）をマスクにして、前記金属層をパターニングして、第４の配線１１８および第２のパッド１１９を形成する。最後に、第４の層間絶縁膜１１７と、第４の配線１１８と、第２のパッド１１９とを覆うように保護膜１２１を形成した後、保護膜１２１に第２のパッド１１９を露出させるパッド開口部１２２を形成する。
【００６１】
このように、本発明の第４の実施形態のボンディングパッドの製造方法によれば、第３の実施形態のパッドを形成でき、第１の実施形態および第２の実施形態と同様の効果を有しながら、さらにパッドはがれに対する強度を向上できる。したがって、パッド下層の領域を有効活用できるためチップ面積を縮小でき、チップコストを低減できる。
【００６２】
なお、接続孔１２０ａ底部に露出した第３の配線１１５も、第１のパッド１１６と同様、アルゴンイオンミリング法により第３の配線１１５のアルミニウム表面をエッチングして、表面を凹凸形状にすることができる。
【００６３】
また、第１，２の実施形態のパッドの製造方法に関しても、図５，６，８に示す工程と同様にして製造することができる。
【産業上の利用可能性】
【００６４】
本発明は、半導体素子上にボンディングパッドを形成するＰＯＥ型プローブパッドを有する半導体装置における電極パッドと配線層との接続構造に有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態に係る半導体装置の断面図
【図２】本発明の第１の実施形態に係る半導体装置のパッド部の平面図
【図３】本発明の第２の実施形態に係る半導体装置のパッド部の平面図
【図４】本発明の第３の実施形態に係る半導体装置の第１のパッドと第２のパッドの接続部を拡大した部分断面図
【図５】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図６】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図７】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図８】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図
【図９】従来に係るボンディングパッド部を有する半導体装置の断面図
【図１０】従来に係るボンディングパッド部を有する半導体装置の断面図
【符号の説明】
【００６６】
１０１ シリコン基板（半導体基板）
１０２ 素子分離絶縁膜
１０３ 半導体素子
１０３ａ 拡散層
１０３ｂ ゲート酸化膜
１０３ｃ ゲート電極
１０３ｄ サイドウォール
１０４ 第１の層間絶縁膜
１０５ 第１の接続孔
１０６ 第１のプラグ
１０７ 第１の配線
１０８ 第２の層間絶縁膜
１０９ 第２の接続孔
１１０ 第２のプラグ
１１１ 第２の配線
１１２ 第３の層間絶縁膜（一の絶縁膜）
１１３ 第３の接続孔
１１４ 第３のプラグ
１１５ 第３の配線
１１６ 第１のパッド（一の金属パターン）
１１６ａ アルミニウム膜
１１６ｂ アルミニウム粒境界
１１６ｃ 窒化チタン膜
１１７ 第４の層間絶縁膜（他の絶縁膜）
１１８ 第４の配線
１１９ 第２のパッド（他の金属パターン）
１１９ａ チタン膜
１１９ｂ 窒化チタン膜
１１９ｃ アルミニウム膜
１２０ａ 第４の接続孔
１２０ｂ 第４の接続孔
１２０ｃ 接続溝
１２１ 保護膜
１２２ パッド開口
１２３ 応力のかかる方向
【特許請求の範囲】
【請求項１】
半導体基板上に形成された一の絶縁膜と、
前記一の絶縁膜の上に形成された一の金属パターンと、
前記一の絶縁膜および前記一の金属パターンの上に形成された他の絶縁膜と、
前記他の絶縁膜の上に前記一の金属パターンと対向して形成された他の金属パターンと、
前記他の金属パターンの周囲に配置して、前記他の絶縁膜中に形成された接続孔とを備え、
前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする半導体装置。
【請求項２】
前記接続孔のアスペクト比が１以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続孔が前記他の金属パターンの周囲を取り巻く溝からなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記接続孔の底部に露出した、前記一の金属パターンの表面が凹凸形状になっていることを特徴とする請求項１の半導体装置。
【請求項５】
半導体基板上に一の絶縁膜を形成する工程と、
前記一の絶縁膜の上に一の金属パターンを形成する工程と、
前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、
前記他の絶縁膜中に接続孔を形成する工程と、
前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、
前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に一の絶縁膜を形成する工程と、
前記一の絶縁膜の上に一の金属パターンを形成する工程と、
前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、
前記他の絶縁膜中に接続孔を形成する工程と、
前記接続孔の底部に露出した前記一の金属パターン表面を凹凸形状にする工程と、
前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、
前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上に形成された一の絶縁膜と、
前記一の絶縁膜の上に形成された一の金属パターンと、
前記一の絶縁膜および前記一の金属パターンの上に形成された他の絶縁膜と、
前記他の絶縁膜の上に前記一の金属パターンと対向して形成された他の金属パターンと、
前記他の金属パターンの周囲に配置して、前記他の絶縁膜中に形成された接続孔とを備え、
前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする半導体装置。
【請求項２】
前記接続孔のアスペクト比が１以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続孔が前記他の金属パターンの周囲を取り巻く溝からなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記接続孔の底部に露出した、前記一の金属パターンの表面が凹凸形状になっていることを特徴とする請求項１の半導体装置。
【請求項５】
半導体基板上に一の絶縁膜を形成する工程と、
前記一の絶縁膜の上に一の金属パターンを形成する工程と、
前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、
前記他の絶縁膜中に接続孔を形成する工程と、
前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、
前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に一の絶縁膜を形成する工程と、
前記一の絶縁膜の上に一の金属パターンを形成する工程と、
前記一の絶縁膜と前記一の金属パターンの上に他の絶縁膜を形成する工程と、
前記他の絶縁膜中に接続孔を形成する工程と、
前記接続孔の底部に露出した前記一の金属パターン表面を凹凸形状にする工程と、
前記他の絶縁膜の上と前記接続孔の内に他の金属パターンを形成する工程とを含み、
前記接続孔は前記他の金属パターンの周囲に配置され、前記接続孔を通じて前記一の金属パターンと前記他の金属パターンを直接接触させて電気的に接続することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−６６４４０（Ｐ２００８−６６４４０Ａ）
【公開日】平成２０年３月２１日（２００８．３．２１）
【国際特許分類】
【出願番号】特願２００６−２４１２９２（Ｐ２００６−２４１２９２）
【出願日】平成１８年９月６日（２００６．９．６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年３月２１日（２００８．３．２１）
【国際特許分類】
【出願日】平成１８年９月６日（２００６．９．６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]