半導体装置の製造方法及び半導体装置
【課題】フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、フラッシュメモリが形成される第１領域１ａ、及びトランジスタが形成される第２領域１ｂを具備する半導体基板１を準備する工程と、第２領域１ｂに位置する半導体基板１に不純物を導入する工程と、第１領域１ａに位置する半導体基板１上に保護膜３を形成する工程と、窒素雰囲気下で半導体基板１を熱処理することにより、不純物を熱拡散してトランジスタの低濃度不純物領域２６ａ，２６ｂを形成する工程と、保護膜３を除去する工程と、第１領域１ａに位置する半導体基板１を熱酸化することによりトンネル絶縁膜１１を形成する工程とを具備する。
【解決手段】本発明に係る半導体装置の製造方法は、フラッシュメモリが形成される第１領域１ａ、及びトランジスタが形成される第２領域１ｂを具備する半導体基板１を準備する工程と、第２領域１ｂに位置する半導体基板１に不純物を導入する工程と、第１領域１ａに位置する半導体基板１上に保護膜３を形成する工程と、窒素雰囲気下で半導体基板１を熱処理することにより、不純物を熱拡散してトランジスタの低濃度不純物領域２６ａ，２６ｂを形成する工程と、保護膜３を除去する工程と、第１領域１ａに位置する半導体基板１を熱酸化することによりトンネル絶縁膜１１を形成する工程とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリを備えた半導体装置の製造方法及び半導体装置に関する。特に本発明は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図３は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置はフラッシュメモリを有している。このフラッシュメモリは、トンネル絶縁膜１０１、フローティングゲート１０２、絶縁膜１０３、及びコントロールゲート１０４をこの順に積層した構造である。トンネル絶縁膜１０１は熱酸化法により形成されている（例えば特許文献１参照）。
【特許文献１】特開２００３−１２４３５９号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、フラッシュメモリとトランジスタ等の半導体素子を同一の半導体基板上に形成する場合が増えている。このような混載構造において、フラッシュメモリのトンネル絶縁膜を形成する前に、半導体素子の不純物領域（例えばトランジスタの低濃度不純物領域）を形成することがある。不純物領域を形成するためには、不純物を導入した半導体基板に熱処理を加える必要があるが、この熱処理を一般的な窒素雰囲気下で行うと、半導体基板の表面に窒化物が形成される等の理由により、トンネル絶縁膜の品質が低下し、フラッシュメモリの不良率が上がる可能性が出てくる。
【０００４】
本発明は上記のような事情を考慮してなされたものであり、その目的は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、 フラッシュメモリが形成される第１領域、及びトランジスタが形成される第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
【０００６】
この半導体装置の製造方法によれば、前記保護膜を形成した後に前記トランジスタの低濃度不純物領域の不純物を熱拡散しているため、前記第１領域に位置する半導体基板の表面には窒化物等が形成されない。従って、前記トンネル絶縁膜に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。
【０００７】
前記トンネル絶縁膜を形成する工程の後に、前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、前記フローティングゲート上に位置する絶縁膜を形成する工程と、前記絶縁膜上に位置するコントロールゲートを形成する工程と、前記第２領域にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、前記半導体基板に、ソース及びドレインとなる２つの不純物領域を形成する工程とを具備してもよい。
【０００８】
前記トランジスタのゲート絶縁膜を形成する工程の前に、前記２つの低濃度不純物領域それぞれ上に位置するＬＯＣＯＳ酸化膜を形成する工程を具備し、
前記ゲート絶縁膜を形成する工程において、前記２つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記２つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成してもよい。この場合、前記トランジスタの耐圧は、例えば１０Ｖ以上である。
【０００９】
本発明に係る他の半導体装置の製造方法は、フラッシュメモリが形成される第１領域、及び第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第２領域に位置する不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
【００１０】
本発明に係る半導体装置は、半導体基板の第１領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第２領域に形成され、ゲート絶縁膜、ゲート電極、２つの低濃度不純物領域、並びにソース及びドレインとなる２つの不純物領域を具備するトランジスタと、
を具備し、
前記２つの低濃度不純物領域は、前記半導体基板上に保護膜を形成した後、窒素雰囲気下で不純物を熱拡散することにより形成されている。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２は、本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、フラッシュメモリと高耐圧トランジスタとが同一のシリコン基板１上に形成されるものである。フラッシュメモリはシリコン基板１の第１領域１ａに形成され、高耐圧トランジスタはシリコン基板１の第２領域１ｂに形成される。
【００１２】
まず、図１（Ａ）に示すようにシリコン基板１上にフォトレジスト膜５０を塗布し、このフォトレジスト膜５０を露光及び現像する。これにより、第２領域１ｂ上に位置するフォトレジスト膜５０には、２つの開口部５０ａが形成される。次いで、フォトレジスト膜５０をマスクとしてシリコン基板１に不純物を導入する。これにより、第２領域１ｂに位置するシリコン基板１には、高耐圧トランジスタの低濃度不純物領域２６ａ，２６ｂが形成される。
【００１３】
その後、図１（Ｂ）に示すようにフォトレジスト膜５０を除去する。次いで、第１領域１ａに位置するシリコン基板１を含む全面上に、保護膜３をＣＶＤ法又はスパッタリング法により形成する。保護膜３は、後述する不純物の熱拡散処理において、シリコン及び窒素が透過しない膜であれば良い。具体的には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、及びシリコン膜からなる群から選ばれた一つ、若しくは前記群から選ばれた複数の膜を積層した膜である。
【００１４】
次いで、シリコン基板１を窒素雰囲気下で熱処理する。このときの熱処理温度は、例えば１１５０℃である。これにより、低濃度不純物領域２６ａ，２６ｂの不純物は熱拡散する。本工程において、シリコン基板１は保護膜３で覆われているため、第１領域１ａに位置するシリコン基板１の表面には、窒化物等が形成されない。
【００１５】
その後、図１（Ｃ）に示すように、保護膜３を除去する。次いで、シリコン基板１上に酸化シリコン膜４をＣＶＤ法により形成し、さらに酸化シリコン膜４上に窒化シリコン膜５をＣＶＤ法により形成する。次いで、窒化シリコン膜５上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜５を選択的にエッチングする。これにより、窒化シリコン膜５には開口パターン５ａが形成される。開口パターン５ａの一部は低濃度不純物領域２６ａ，２６ｂそれぞれの上方に位置している。なお、本工程において開口パターン５ａ内に位置する酸化シリコン膜４の一部又は全部が除去される。
【００１６】
次いで、窒化シリコン膜５をマスクとしてシリコン基板１を熱酸化する。これにより、シリコン基板１には素子分離膜として機能するＬＯＣＯＳ酸化膜２が形成される。なお、低濃度不純物領域２６ａ，２６ｂ上にもＬＯＣＯＳ酸化膜２が形成される。
【００１７】
その後、図２（Ａ）に示すように窒化シリコン膜５及び酸化シリコン膜４を除去する。次いで、シリコン基板１及びＬＯＣＯＳ酸化膜２上にフォトレジスト膜５１を塗布し、フォトレジスト膜５１を露光及び現像する。これにより、第１領域１ａ上に位置するフォトレジスト膜５１が除去される。次いで、フォトレジスト膜５１をマスクとしてシリコン基板１に不純物を導入する。これにより、第１領域１ａに位置するシリコン基板１には不純物領域１０が形成される。
【００１８】
その後、図２（Ｂ）に示すようにフォトレジスト膜５１を除去する。次いで、シリコン基板１を熱酸化する。これにより、シリコン基板１にはフラッシュメモリのトンネル絶縁膜１１が形成される。上記したように、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程は、保護膜３を形成した後に行われているため、第１領域１ａに位置するシリコン基板１の表面には窒化物等が形成されていない。従って、トンネル絶縁膜１１に欠陥等が生じることを抑制できる。
【００１９】
次いで、トンネル絶縁膜１１上に、ポリシリコン膜からなるフローティングゲート１２をＣＶＤ法により形成する。その後、フローティングゲート１２に不純物を導入する。次いで、フローティングゲート１２を熱酸化する。これにより、フローティングゲート１２上には絶縁膜１３が形成される。次いで、絶縁膜１３上に、ポリシリコン膜からなるコントロールゲート１４をＣＶＤ法により形成する。次いで、このコントロールゲート１４上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコントロールゲート１４、絶縁膜１３、フローティングゲート１２、及びトンネル絶縁膜１１を選択的にエッチングする。このようにして、第１領域１ａに位置するフラッシュメモリが形成される。上記したように、トンネル絶縁膜１１に欠陥等が生じることが抑制されているため、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることを抑制できる。
その後、レジストパターンを除去する。
【００２０】
次いで、図２（Ｃ）に示すように、シリコン基板１を熱酸化する。これにより、第２領域１ｂのうち低濃度不純物領域２６ａ，２６ｂの相互間に位置するシリコン基板１には、高耐圧トランジスタのゲート絶縁膜２３が形成される。次いで、ゲート絶縁膜２３を含む全面上にポリシリコン膜をＣＶＤ法により形成する。次いで、ポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜を選択的にエッチングする。これにより、ゲート絶縁膜２３上及びその周囲に位置するＬＯＣＯＳ酸化膜２上には、ゲート電極２４が形成される。その後、レジストパターンを除去する。
【００２１】
次いで、ＬＯＣＯＳ酸化膜２及びゲート電極２４をマスクとしてシリコン基板１に不純物を導入する。これにより、第２領域１ｂに位置するシリコン基板１には、高耐圧トランジスタのソース及びドレインとなる不純物領域２７ａ，２７ｂが形成される。不純物領域２７ａ，２７ｂは、低濃度不純物領域２６ａ，２６ｂを挟んでゲート絶縁膜２３とは反対側に位置している。
このようにして、第２領域１ｂには高耐圧トランジスタが形成される。
【００２２】
以上、本発明の実施形態によれば、シリコン基板１上に保護膜３を形成した後に、高耐圧トランジスタの低濃度不純物領域２６ａ，２６ｂの不純物を熱拡散している。このため、第１領域１ａに位置するシリコン基板１の表面には窒化物等が形成されない。従って、トンネル絶縁膜１１に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。
【００２３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばフラッシュメモリの構造は、シリコン基板１を熱酸化することによりトンネル絶縁膜が形成されるものであれば、上記した実施例に限定されない。また、第２領域１ｂに形成される半導体素子も高耐圧トランジスタに限定されず、トンネル絶縁膜を形成する前に熱処理（例えば不純物拡散のための熱処理）を行うものであれば、本発明を適用することが可能である。
【図面の簡単な説明】
【００２４】
【図１】各図は、第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】各図は、図１の次の工程を説明する為の断面図。
【図３】従来の半導体装置の構成を説明する為の断面図。
【符号の説明】
【００２５】
１…シリコン基板、１ａ…第１領域、１ｂ…第２領域、２…ＬＯＣＯＳ酸化膜、３…保護膜、４…酸化シリコン膜、５…窒化シリコン膜、５ａ…開口パターン、１０…不純物領域、１１，１０１…トンネル絶縁膜、１２，１０２…フローティングゲート、１３，１０３…絶縁膜、１４，１０４…コントロールゲート、２３…ゲート絶縁膜、２４…ゲート電極、２６ａ，２６ｂ…低濃度不純物領域、２７ａ，２７ｂ…不純物領域、５０，５１…フォトレジスト膜、５０ａ…開口部
【技術分野】
【０００１】
本発明は、フラッシュメモリを備えた半導体装置の製造方法及び半導体装置に関する。特に本発明は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図３は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置はフラッシュメモリを有している。このフラッシュメモリは、トンネル絶縁膜１０１、フローティングゲート１０２、絶縁膜１０３、及びコントロールゲート１０４をこの順に積層した構造である。トンネル絶縁膜１０１は熱酸化法により形成されている（例えば特許文献１参照）。
【特許文献１】特開２００３−１２４３５９号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、フラッシュメモリとトランジスタ等の半導体素子を同一の半導体基板上に形成する場合が増えている。このような混載構造において、フラッシュメモリのトンネル絶縁膜を形成する前に、半導体素子の不純物領域（例えばトランジスタの低濃度不純物領域）を形成することがある。不純物領域を形成するためには、不純物を導入した半導体基板に熱処理を加える必要があるが、この熱処理を一般的な窒素雰囲気下で行うと、半導体基板の表面に窒化物が形成される等の理由により、トンネル絶縁膜の品質が低下し、フラッシュメモリの不良率が上がる可能性が出てくる。
【０００４】
本発明は上記のような事情を考慮してなされたものであり、その目的は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、 フラッシュメモリが形成される第１領域、及びトランジスタが形成される第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
【０００６】
この半導体装置の製造方法によれば、前記保護膜を形成した後に前記トランジスタの低濃度不純物領域の不純物を熱拡散しているため、前記第１領域に位置する半導体基板の表面には窒化物等が形成されない。従って、前記トンネル絶縁膜に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。
【０００７】
前記トンネル絶縁膜を形成する工程の後に、前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、前記フローティングゲート上に位置する絶縁膜を形成する工程と、前記絶縁膜上に位置するコントロールゲートを形成する工程と、前記第２領域にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、前記半導体基板に、ソース及びドレインとなる２つの不純物領域を形成する工程とを具備してもよい。
【０００８】
前記トランジスタのゲート絶縁膜を形成する工程の前に、前記２つの低濃度不純物領域それぞれ上に位置するＬＯＣＯＳ酸化膜を形成する工程を具備し、
前記ゲート絶縁膜を形成する工程において、前記２つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記２つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成してもよい。この場合、前記トランジスタの耐圧は、例えば１０Ｖ以上である。
【０００９】
本発明に係る他の半導体装置の製造方法は、フラッシュメモリが形成される第１領域、及び第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第２領域に位置する不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
【００１０】
本発明に係る半導体装置は、半導体基板の第１領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第２領域に形成され、ゲート絶縁膜、ゲート電極、２つの低濃度不純物領域、並びにソース及びドレインとなる２つの不純物領域を具備するトランジスタと、
を具備し、
前記２つの低濃度不純物領域は、前記半導体基板上に保護膜を形成した後、窒素雰囲気下で不純物を熱拡散することにより形成されている。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２は、本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、フラッシュメモリと高耐圧トランジスタとが同一のシリコン基板１上に形成されるものである。フラッシュメモリはシリコン基板１の第１領域１ａに形成され、高耐圧トランジスタはシリコン基板１の第２領域１ｂに形成される。
【００１２】
まず、図１（Ａ）に示すようにシリコン基板１上にフォトレジスト膜５０を塗布し、このフォトレジスト膜５０を露光及び現像する。これにより、第２領域１ｂ上に位置するフォトレジスト膜５０には、２つの開口部５０ａが形成される。次いで、フォトレジスト膜５０をマスクとしてシリコン基板１に不純物を導入する。これにより、第２領域１ｂに位置するシリコン基板１には、高耐圧トランジスタの低濃度不純物領域２６ａ，２６ｂが形成される。
【００１３】
その後、図１（Ｂ）に示すようにフォトレジスト膜５０を除去する。次いで、第１領域１ａに位置するシリコン基板１を含む全面上に、保護膜３をＣＶＤ法又はスパッタリング法により形成する。保護膜３は、後述する不純物の熱拡散処理において、シリコン及び窒素が透過しない膜であれば良い。具体的には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、及びシリコン膜からなる群から選ばれた一つ、若しくは前記群から選ばれた複数の膜を積層した膜である。
【００１４】
次いで、シリコン基板１を窒素雰囲気下で熱処理する。このときの熱処理温度は、例えば１１５０℃である。これにより、低濃度不純物領域２６ａ，２６ｂの不純物は熱拡散する。本工程において、シリコン基板１は保護膜３で覆われているため、第１領域１ａに位置するシリコン基板１の表面には、窒化物等が形成されない。
【００１５】
その後、図１（Ｃ）に示すように、保護膜３を除去する。次いで、シリコン基板１上に酸化シリコン膜４をＣＶＤ法により形成し、さらに酸化シリコン膜４上に窒化シリコン膜５をＣＶＤ法により形成する。次いで、窒化シリコン膜５上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜５を選択的にエッチングする。これにより、窒化シリコン膜５には開口パターン５ａが形成される。開口パターン５ａの一部は低濃度不純物領域２６ａ，２６ｂそれぞれの上方に位置している。なお、本工程において開口パターン５ａ内に位置する酸化シリコン膜４の一部又は全部が除去される。
【００１６】
次いで、窒化シリコン膜５をマスクとしてシリコン基板１を熱酸化する。これにより、シリコン基板１には素子分離膜として機能するＬＯＣＯＳ酸化膜２が形成される。なお、低濃度不純物領域２６ａ，２６ｂ上にもＬＯＣＯＳ酸化膜２が形成される。
【００１７】
その後、図２（Ａ）に示すように窒化シリコン膜５及び酸化シリコン膜４を除去する。次いで、シリコン基板１及びＬＯＣＯＳ酸化膜２上にフォトレジスト膜５１を塗布し、フォトレジスト膜５１を露光及び現像する。これにより、第１領域１ａ上に位置するフォトレジスト膜５１が除去される。次いで、フォトレジスト膜５１をマスクとしてシリコン基板１に不純物を導入する。これにより、第１領域１ａに位置するシリコン基板１には不純物領域１０が形成される。
【００１８】
その後、図２（Ｂ）に示すようにフォトレジスト膜５１を除去する。次いで、シリコン基板１を熱酸化する。これにより、シリコン基板１にはフラッシュメモリのトンネル絶縁膜１１が形成される。上記したように、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程は、保護膜３を形成した後に行われているため、第１領域１ａに位置するシリコン基板１の表面には窒化物等が形成されていない。従って、トンネル絶縁膜１１に欠陥等が生じることを抑制できる。
【００１９】
次いで、トンネル絶縁膜１１上に、ポリシリコン膜からなるフローティングゲート１２をＣＶＤ法により形成する。その後、フローティングゲート１２に不純物を導入する。次いで、フローティングゲート１２を熱酸化する。これにより、フローティングゲート１２上には絶縁膜１３が形成される。次いで、絶縁膜１３上に、ポリシリコン膜からなるコントロールゲート１４をＣＶＤ法により形成する。次いで、このコントロールゲート１４上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコントロールゲート１４、絶縁膜１３、フローティングゲート１２、及びトンネル絶縁膜１１を選択的にエッチングする。このようにして、第１領域１ａに位置するフラッシュメモリが形成される。上記したように、トンネル絶縁膜１１に欠陥等が生じることが抑制されているため、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることを抑制できる。
その後、レジストパターンを除去する。
【００２０】
次いで、図２（Ｃ）に示すように、シリコン基板１を熱酸化する。これにより、第２領域１ｂのうち低濃度不純物領域２６ａ，２６ｂの相互間に位置するシリコン基板１には、高耐圧トランジスタのゲート絶縁膜２３が形成される。次いで、ゲート絶縁膜２３を含む全面上にポリシリコン膜をＣＶＤ法により形成する。次いで、ポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜を選択的にエッチングする。これにより、ゲート絶縁膜２３上及びその周囲に位置するＬＯＣＯＳ酸化膜２上には、ゲート電極２４が形成される。その後、レジストパターンを除去する。
【００２１】
次いで、ＬＯＣＯＳ酸化膜２及びゲート電極２４をマスクとしてシリコン基板１に不純物を導入する。これにより、第２領域１ｂに位置するシリコン基板１には、高耐圧トランジスタのソース及びドレインとなる不純物領域２７ａ，２７ｂが形成される。不純物領域２７ａ，２７ｂは、低濃度不純物領域２６ａ，２６ｂを挟んでゲート絶縁膜２３とは反対側に位置している。
このようにして、第２領域１ｂには高耐圧トランジスタが形成される。
【００２２】
以上、本発明の実施形態によれば、シリコン基板１上に保護膜３を形成した後に、高耐圧トランジスタの低濃度不純物領域２６ａ，２６ｂの不純物を熱拡散している。このため、第１領域１ａに位置するシリコン基板１の表面には窒化物等が形成されない。従って、トンネル絶縁膜１１に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。
【００２３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばフラッシュメモリの構造は、シリコン基板１を熱酸化することによりトンネル絶縁膜が形成されるものであれば、上記した実施例に限定されない。また、第２領域１ｂに形成される半導体素子も高耐圧トランジスタに限定されず、トンネル絶縁膜を形成する前に熱処理（例えば不純物拡散のための熱処理）を行うものであれば、本発明を適用することが可能である。
【図面の簡単な説明】
【００２４】
【図１】各図は、第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】各図は、図１の次の工程を説明する為の断面図。
【図３】従来の半導体装置の構成を説明する為の断面図。
【符号の説明】
【００２５】
１…シリコン基板、１ａ…第１領域、１ｂ…第２領域、２…ＬＯＣＯＳ酸化膜、３…保護膜、４…酸化シリコン膜、５…窒化シリコン膜、５ａ…開口パターン、１０…不純物領域、１１，１０１…トンネル絶縁膜、１２，１０２…フローティングゲート、１３，１０３…絶縁膜、１４，１０４…コントロールゲート、２３…ゲート絶縁膜、２４…ゲート電極、２６ａ，２６ｂ…低濃度不純物領域、２７ａ，２７ｂ…不純物領域、５０，５１…フォトレジスト膜、５０ａ…開口部
【特許請求の範囲】
【請求項１】
フラッシュメモリが形成される第１領域、及びトランジスタが形成される第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記保護膜は酸化シリコン膜又は窒化シリコン膜、酸化窒化シリコン膜、及びシリコン膜からなる群から選ばれた一つ、若しくは前記群から選ばれた複数の膜を積層した膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記トンネル絶縁膜を形成する工程の後に、
前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、
前記フローティングゲート上に位置する絶縁膜を形成する工程と、
前記絶縁膜上に位置するコントロールゲートを形成する工程と、
前記第２領域にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、
前記半導体基板に、ソース及びドレインとなる２つの不純物領域を形成する工程と、
を具備する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記トランジスタのゲート絶縁膜を形成する工程の前に、前記２つの低濃度不純物領域それぞれ上に位置するＬＯＣＯＳ酸化膜を形成する工程を具備し、
前記ゲート絶縁膜を形成する工程において、前記２つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記２つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成する請求項３に記載の半導体装置の製造方法。
【請求項５】
前記トランジスタの耐圧は１０Ｖ以上である請求項４に記載の半導体装置の製造方法。
【請求項６】
フラッシュメモリが形成される第１領域、及び第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第２領域に位置する不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項７】
半導体基板の第１領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第２領域に形成され、ゲート絶縁膜、ゲート電極、２つの低濃度不純物領域、並びにソース及びドレインとなる２つの第２不純物領域を具備するトランジスタと、
を具備し、
前記２つの低濃度不純物領域は、前記半導体基板上に保護膜を形成した後、窒素雰囲気下で不純物を熱拡散することにより形成されている半導体装置。
【請求項１】
フラッシュメモリが形成される第１領域、及びトランジスタが形成される第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記保護膜は酸化シリコン膜又は窒化シリコン膜、酸化窒化シリコン膜、及びシリコン膜からなる群から選ばれた一つ、若しくは前記群から選ばれた複数の膜を積層した膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記トンネル絶縁膜を形成する工程の後に、
前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、
前記フローティングゲート上に位置する絶縁膜を形成する工程と、
前記絶縁膜上に位置するコントロールゲートを形成する工程と、
前記第２領域にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、
前記半導体基板に、ソース及びドレインとなる２つの不純物領域を形成する工程と、
を具備する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記トランジスタのゲート絶縁膜を形成する工程の前に、前記２つの低濃度不純物領域それぞれ上に位置するＬＯＣＯＳ酸化膜を形成する工程を具備し、
前記ゲート絶縁膜を形成する工程において、前記２つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記２つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成する請求項３に記載の半導体装置の製造方法。
【請求項５】
前記トランジスタの耐圧は１０Ｖ以上である請求項４に記載の半導体装置の製造方法。
【請求項６】
フラッシュメモリが形成される第１領域、及び第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
前記第１領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第２領域に位置する不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項７】
半導体基板の第１領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第２領域に形成され、ゲート絶縁膜、ゲート電極、２つの低濃度不純物領域、並びにソース及びドレインとなる２つの第２不純物領域を具備するトランジスタと、
を具備し、
前記２つの低濃度不純物領域は、前記半導体基板上に保護膜を形成した後、窒素雰囲気下で不純物を熱拡散することにより形成されている半導体装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−１６５７６７（Ｐ２００７−１６５７６７Ａ）
【公開日】平成１９年６月２８日（２００７．６．２８）
【国際特許分類】
【出願番号】特願２００５−３６３２１５（Ｐ２００５−３６３２１５）
【出願日】平成１７年１２月１６日（２００５．１２．１６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年６月２８日（２００７．６．２８）
【国際特許分類】
【出願日】平成１７年１２月１６日（２００５．１２．１６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]