半導体集積回路
【課題】ノイズによる誤動作を防止する半導体集積回路を提供することを目的とする。
【解決手段】電源部に設けられ前記専用回路部１３に供給する電源を生成する電源回路１１ａと、電源回路１１ａで生成した電源を前記専用回路部１３に供給する経路に直列に設けられた第１及び第２のスイッチＭ１３，Ｍ１４と、異常検出信号を供給されて第１のスイッチＭ１３をオフさせるための保護信号を生成する保護回路１４と、電源部に設けられ保護信号からリセットを指示するリセット信号を生成して制御回路部１２に供給するリセット回路１１ｃとを有し、制御回路部１２のリセットにより第２のスイッチＭ１４をオフさせる。
【解決手段】電源部に設けられ前記専用回路部１３に供給する電源を生成する電源回路１１ａと、電源回路１１ａで生成した電源を前記専用回路部１３に供給する経路に直列に設けられた第１及び第２のスイッチＭ１３，Ｍ１４と、異常検出信号を供給されて第１のスイッチＭ１３をオフさせるための保護信号を生成する保護回路１４と、電源部に設けられ保護信号からリセットを指示するリセット信号を生成して制御回路部１２に供給するリセット回路１１ｃとを有し、制御回路部１２のリセットにより第２のスイッチＭ１４をオフさせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源部と、制御回路部と、専用回路部を有する半導体集積回路に関する。
【背景技術】
【０００２】
近年、プロセスの微細化にしたがって、半導体集積回路内に形成される回路素子数が飛躍的に多くなっている。また、１つの半導体チップ上に、制御回路部としてのマイクロコントローラの他に、特定の装置に特化した専用回路部を混在させて搭載するＳＯＣ（Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）が開発されている（例えば特許文献１）。
【０００３】
図５は、従来のＳＯＣ構成の半導体集積回路の一例の回路構成図を示す。この回路は例えばガスコンロの半導体集積回路として使用される。図５において、端子１ａにはクロックが入力され、保護回路２を構成するＴ型フリップフロップ２１〜２ｎの１段目のフリップフロップ２１に供給される。また、端子１ｂにはマイクロコントローラの暴走検出や出力端子のショート検出等の異常検出信号が入力され、フリップフロップ２１〜２ｎのリセット端子Ｒに供給される。
【０００４】
保護回路２は異常検出信号が入力されるとリセットを解除してクロックのカウントを開始し、例えば数ｓｅｃ後にハイレベルの保護信号を生成してｎ段目のフリップフロップ２ｎのＱ端子から出力する。
【０００５】
保護回路２の出力端子（フリップフロップ２ｎのＱ端子）は抵抗Ｒ１を介して接地されると共に、抵抗Ｒ２を介して半導体集積回路の外部に導出された外部端子３に接続されている。抵抗Ｒ１，Ｒ２の接続点はｎチャネルＭＯＳトランジスタＭ１のゲートに接続されると共に、インバータ４の入力端子に接続されている。
【０００６】
上記ハイレベルの保護信号はインバータ４で反転されてアンド回路５に供給される。アンド回路５にはオフ時にローレベルとなるオン／オフ信号が供給されており、アンド回路５は反転された保護信号又はオン／オフ信号が供給されるとローレベルの信号を第１電源回路６及び第２電源回路７に供給する。
【０００７】
第１電源回路６は、専用回路部用の電源Ｖｒｅｇ１を生成して専用回路部に供給すると共に、ｎチャネルＭＯＳトランジスタＭ１，Ｍ２を介して端子８より電源Ｖｒｅｇ１を出力する。端子８の出力電圧は例えばガス制御弁を開閉するためのアクチュエータを開成するために使用される。
【０００８】
第２電源回路７は、マイクロコントローラ用の電源Ｖｒｅｇ２を生成してマイクロコントローラ９に供給する。マイクロコントローラ９は、図示しない専用回路部の動作や状態を監視して制御を行っており、また、ＭＯＳトランジスタＭ２のオン／オフを制御する。
【０００９】
ここで、マイクロコントローラ９はハイレベルの制御信号をＭＯＳトランジスタＭ２のゲートに供給することによりＭＯＳトランジスタＭ２がオフする。また、保護回路２がハイレベルの保護信号を出力すると、このハイレベルの保護信号によりＭＯＳトランジスタＭ１がオフする。上記のＭＯＳトランジスタＭ１又はＭ２のオフにより、端子８における電源Ｖｒｅｇ１の出力が停止する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−２６６４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図５に示す従来回路では、ガスコンロのイグナイタが点火動作を行うと大電圧の点火パルスが発生し、この点火パルスがノイズとして外部端子３やその近傍の配線に混入する場合がある。この場合、外部端子３から混入した点火パルスのノイズはインバータ４からアンド回路５に供給されるため、保護回路２がハイレベルの保護信号を生成していない状態であるにも拘らず、アンド回路５からローレベルのパルス（ノイズ）が第１電源回路６及び第２電源回路７に供給される場合がある。
【００１２】
図６に、図５の回路各部の信号波形図を示す。図６（Ａ）に第１電源回路６の出力する電源Ｖｒｅｇ１を示し、図６（Ｂ）に第２電源回路７の出力する電源Ｖｒｅｇ２を示す。また、図６（Ｃ）に点火パルス波形を示す。図６（Ａ），（Ｂ）に示すように、点火パルスの発生時に電源Ｖｒｅｇ１，Ｖｒｅｇ２は瞬断する。
【００１３】
このように、第２電源回路７の出力する電源Ｖｒｅｇ２は点火パルスのノイズで瞬断、すなわち、マイクロコントローラの電源が瞬断するために、マイクロコントローラ９がフリーズ等の誤動作を起こす。このマイクロコントローラ９の誤動作により、ＭＯＳトランジスタＭ２が誤ってオフしてしまう等の誤動作が発生するという問題があった。
【００１４】
本発明は上記の点に鑑みてなされたもので、ノイズによる誤動作を防止する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一実施態様による半導体集積回路は、電源部（１１）と、制御回路部（１２）と、専用回路部（１３）を有する半導体集積回路であって、
前記電源部に設けられ前記専用回路部（１３）に供給する電源を生成する電源回路（１１ａ）と、
前記電源回路（１１ａ）で生成した電源を前記専用回路部（１３）に供給する経路に直列に設けられた第１及び第２のスイッチ（Ｍ１３，Ｍ１４）と、
異常検出信号を供給されて前記第１のスイッチ（Ｍ１３）をオフさせるための保護信号を生成する保護回路（１４）と、
前記電源部に設けられ前記保護信号からリセットを指示するリセット信号を生成して前記制御回路部（１２）に供給するリセット回路（１１ｃ）と、
を有し、
前記制御回路部（１２）のリセットにより前記第２のスイッチ（Ｍ１４）をオフさせる。
【００１６】
好ましくは、前記保護信号を外部に出力する外部端子（２５）と、
前記保護回路と前記外部端子との間に設けられたバッファ回路（Ｍ１１，Ｍ１２）を有する。
【００１７】
好ましくは、前記リセット回路（１１ｃ）は、前記保護信号の立ち上がり又は立ち下がりのノイズを除去するフィルタ回路（Ｍ１３，Ｃ２，Ｒ２４，Ｍ１４，Ｃ３，Ｒ２５）を有する。
【００１８】
好ましくは、前記電源部（１１）と前記制御回路部（１２）と前記専用回路部（１３）は１つの半導体チップ上に搭載される。
【００１９】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２０】
本発明によれば、ノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の半導体集積回路の一実施形態のブロック構成図である。
【図２】本発明の半導体集積回路の一実施形態の回路構成図である。
【図３】リセット回路の一実施形態の回路図である。
【図４】図２の回路各部の信号波形図である。
【図５】従来のＳＯＣ構成の半導体集積回路の一例の回路構成図である。
【図６】図５の回路各部の信号波形図である。
【発明を実施するための形態】
【００２２】
以下、図面に基づいて本発明の実施形態について説明する。
【００２３】
＜半導体集積回路のブロック構成＞
図１は、本発明の半導体集積回路の一実施形態のブロック構成図を示す。図１において、半導体集積回路１０は、１つの半導体チップ上に、電源部１１と、制御回路部としてのマイクロコントローラ１２と、アナログの専用回路部１３を搭載したＳＯＣ構成である。
【００２４】
電源部１１は、第１電源回路１１ａと第２電源回路１１ｂとリセット回路１１ｃを有し、端子１１ｄに図示しない電源スイッチが接続される。第１電源回路１１ａは電源スイッチがオンし端子１１ｄが例えばハイレベルとなると、専用回路部１３用の電源Ｖｒｅｇ１（例えば３．５Ｖ又は５Ｖ等）を生成して専用回路部１３に供給する。
【００２５】
第２電源回路１１ｂは電源スイッチがオンし端子１１ｄが例えばハイレベルとなると、マイクロコントローラ１２用の電源Ｖｒｅｇ２（例えば２Ｖ）を生成してマイクロコントローラ１２に供給する。リセット回路１１ｃは第２電源回路１１ｂから供給される専用回路部１３用の電源Ｖｒｅｇ２を用いて、電源Ｖｒｅｇ２が立ち上がって所定時間後に、ローレベル（リセット）からハイレベル（リセット解除）に立ち上がるリセット信号を生成して、マイクロコントローラ１２及び専用回路部１３に供給する。
【００２６】
マイクロコントローラ１２は電源Ｖｒｅｇ２を供給されると動作を開始して専用回路部１３に制御信号を供給する。また、マイクロコントローラ１２は専用回路部１３の動作や状態を監視して制御を行う。
【００２７】
専用回路部１３はリセット信号が例えばハイレベルとなってリセット解除を指示すると、マイクロコントローラ１２からの制御に応じて動作を行って装置の駆動等を行う。また、専用回路部１３内には保護回路１４が設けられている。保護回路１４はマイクロコントローラの暴走検出や出力端子のショート検出等の異常検出信号が入力されるとクロックのカウントを開始し、例えば数ｓｅｃ後にハイレベルの保護信号を生成して電源部１１のリセット回路１１ｃに供給する。
【００２８】
＜半導体集積回路の回路構成＞
図２は、本発明の半導体集積回路の一実施形態の回路構成図を示す。この回路は例えばガスコンロの半導体集積回路として使用される。図２において、端子２０にはクロックが入力され、保護回路１４を構成するＴ型フリップフロップ２２１〜２２ｎの１段目のフリップフロップ２２１に供給される。また、端子２１にはマイクロコントローラの暴走検出や出力端子のショート検出等の異常検出信号が入力され、フリップフロップ２２１〜２２ｎのリセット端子Ｒに供給される。
【００２９】
保護回路１４は異常検出信号が入力されるとリセットを解除してクロックのカウントを開始し、例えば数ｓｅｃ後にハイレベルの保護信号を生成してｎ段目のフリップフロップ２２ｎのＱ端子から出力する。保護回路１４の出力端子（フリップフロップ２２ｎのＱ端子）はｎチャネルＭＯＳトランジスタＭ１１のゲートに接続されると共に、リセット回路１１ｃの入力端子に接続されている。
【００３０】
ＭＯＳトランジスタＭ１１のソースは接地され、ドレインは抵抗Ｒ１１を介して電源端子２４に接続されている。電源端子２４には第１電源回路１１ａから電源Ｖｒｅｇ１が供給されている。また、ＭＯＳトランジスタＭ１１のドレインはｐチャネルＭＯＳトランジスタＭ１２のゲートに接続されている。
【００３１】
ＭＯＳトランジスタＭ１２のソースは電源端子２４に接続され、ドレインは抵抗Ｒ１２を介して接地されている。また、ＭＯＳトランジスタＭ１２のドレインは抵抗Ｒ１３を介して半導体集積回路の外部に導出された外部端子２５に接続されると共に、ｐチャネルＭＯＳトランジスタＭ１３のゲートに接続されている。
【００３２】
保護回路１４の出力端子と外部端子２５との間には、ＭＯＳトランジスタＭ１１，Ｍ１２で構成されるバッファが介在している。このため、外部端子２５にイグナイタが点火動作で発生した点火パルスがノイズとして混入した場合でも、上記点火パルスのノイズが保護回路１４の出力端子（リセット回路１１ｃの入力端子）まで伝搬することをあらかた防止できる。
【００３３】
第１電源回路１１ａは専用回路部用の電源Ｖｒｅｇ１を生成しており、第１電源回路１１ａの出力端子はｐチャネルＭＯＳトランジスタＭ１３のソースに接続されている。ＭＯＳトランジスタＭ１３のドレインはｐチャネルＭＯＳトランジスタＭ１４のソースに接続され、ＭＯＳトランジスタＭ１４のドレインは端子３０に接続されている。ＭＯＳトランジスタＭ１４のゲートにはマイクロコントローラ１２から制御信号が供給されている。
【００３４】
第１のスイッチであるＭＯＳトランジスタＭ１３と第２のスイッチであるＭＯＳトランジスタＭ１４は第１電源回路１１ａと出力端子３０との間に直列に接続されており、第１電源回路１１ａの出力する電源Ｖｒｅｇ１はＭＯＳトランジスタＭ１３，Ｍ１４のオン時に端子３０から電圧ＶＳＶとして出力される。端子３０の出力電圧ＶＳＶは例えばガス制御弁を開閉するためのアクチュエータを開成するために使用される。
【００３５】
第２電源回路１１ｂはマイクロコントローラ用の電源Ｖｒｅｇ２を生成しており、第２電源回路１１ｂの出力する電源Ｖｒｅｇ２はリセット回路１１ｃ及びマイクロコントローラ１２に供給される。
【００３６】
リセット回路１１ｃには上記電源Ｖｒｅｇ２が供給される他に、保護信号と基準電圧Ｖｒｅｆが供給されている。リセット回路１１ｃは第２電源回路１１ｂから供給される電源Ｖｒｅｇ２を用いてリセット信号を生成すると共に、保護信号からリセット信号を生成する。このリセット信号はマイクロコントローラ１２に供給されると共に、端子３１から専用回路部１３に供給される。
【００３７】
マイクロコントローラ１２は専用回路部１３の動作や状態を監視して制御を行っており、また、ＭＯＳトランジスタ１４のオン／オフを制御する。
【００３８】
ここで、マイクロコントローラ１２はリセット信号を供給されると、ハイレベルの制御信号をＭＯＳトランジスタＭ１４のゲートに供給することによりＭＯＳトランジスタＭ１４がオフする。また、保護回路１４がハイレベルの保護信号を出力すると、このハイレベルの保護信号によりＭＯＳトランジスタＭ１３がオフする。上記のＭＯＳトランジスタＭ１３及び／又はＭ１４のオフにより、端子３０における電源Ｖｒｅｇ１の出力が停止する。
【００３９】
＜リセット回路の構成＞
図３は、リセット回路１１ｃの一実施形態の回路図を示す。図３において、端子４１に電源部１１の内部電源Ｖ１（例えば２Ｖ）が供給され、端子４２に電源Ｖｓｓ（例えば０Ｖ）が供給され、端子４３に基準電圧Ｖｒｅｆ（例えば０．９Ｖ）が供給されている。
【００４０】
端子４１，４２間にはカレントミラー構成のｐチャネルＭＯＳトランジスタＭ２１とｎチャネルＭＯＳトランジスタＭ２２が接続されて定電流源として動作する。端子４３，４２間にはノイズ除去用のコンデンサＣ１と抵抗Ｒ２１が接続されている。
【００４１】
ｎチャネルＭＯＳトランジスタＭ２３，Ｍ２４は差動回路を構成しており、ＭＯＳトランジスタＭ２３，Ｍ２４のソースは電流源のカレントミラー構成のｐチャネルＭＯＳトランジスタＭ２５，Ｍ２６を介して電源Ｖ１に接続されている。また、ＭＯＳトランジスタＭ２３，Ｍ２４のドレインは電流源のｎチャネルＭＯＳトランジスタＭ２７を介して電源Ｖｓｓに接続されている。
【００４２】
ＭＯＳトランジスタＭ２３のゲートには端子４３から基準電圧Ｖｒｅｆが供給される。電源Ｖｒｅｇ２を供給される端子４４は直列接続された抵抗Ｒ２２，Ｒ２３，Ｒ２９を介して端子４２に接続され、抵抗Ｒ２９と並列に抵抗Ｒ３０が接続され、抵抗Ｒ３０はｎチャネルＭＯＳトランジスタＭ３９を介して電源Ｖｓｓに接続されている。ＭＯＳトランジスタＭ２４のゲートには端子４４からマイクロコントローラ１２用の電源Ｖｒｅｇ２を抵抗Ｒ２２，Ｒ２３，Ｒ２９（又はＲ２９とＲ３０の並列合成抵抗）で分圧した分圧電圧が供給される。
【００４３】
ＭＯＳトランジスタＭ２７のゲートには端子４３から基準電圧Ｖｒｅｆが供給される。差動回路は電源Ｖｒｅｇ２の分圧電圧を基準電圧Ｖｒｅｆと比較してＭＯＳトランジスタＭ２３のドレインから出力する。
【００４４】
ＭＯＳトランジスタＭ２３のドレインはｐチャネルＭＯＳトランジスタＭ２８のゲートに接続されており、ＭＯＳトランジスタＭ２８はソースを電源Ｖ１に接続されドレインをｎチャネルＭＯＳトランジスタＭ２９のドレインに接続されている。ＭＯＳトランジスタＭ２９はゲートを基準電圧Ｖｒｅｆの端子４３に接続されソースを電源Ｖｓｓに接続されている。
【００４５】
ＭＯＳトランジスタＭ２８のドレインはｎチャネルＭＯＳトランジスタＭ３９のゲートに接続されている。ＭＯＳトランジスタＭ３９はソースを電源Ｖｓｓに接続され、そのドレインは抵抗Ｒ３０を介して抵抗Ｒ２３，Ｒ２９の接続点に接続されている。
【００４６】
電源Ｖｒｅｇ２が立ち上がる前にはＭＯＳトランジスタＭ２８，Ｍ３９がオンしており、電源Ｖｒｅｇ２を抵抗Ｒ２２，Ｒ２３，Ｒ２９とＲ３０の並列合成抵抗で分圧した電圧がＭＯＳトランジスタＭ２４のゲートに供給される。その後、電源Ｖｒｅｇ２が立ち上がるとＭＯＳトランジスタＭ２８，Ｍ３９がオフし、電源Ｖｒｅｇ２を抵抗Ｒ２２，Ｒ２３，Ｒ２９で分圧した電圧がＭＯＳトランジスタＭ２４のゲートに供給される。このように、差動回路の出力をＭＯＳトランジスタＭ２８を介してＭＯＳトランジスタＭ３９にフィードバックし、ＭＯＳトランジスタＭ３９及び抵抗Ｒ２９，Ｒ３０により、差動回路出力がローレベルからハイレベルに遷移するときの閾値が、ハイレベルからローレベルに遷移するときの閾値より高くなるようにして、ヒステリシス特性を与えている。
【００４７】
また、ＭＯＳトランジスタＭ２８のドレインはｎチャネルＭＯＳトランジスタＭ３０のゲートに接続され、ＭＯＳトランジスタＭ３０はドレインをｐチャネルＭＯＳトランジスタＭ３３のドレインに接続されソースを電源Ｖｓｓに接続されている。
【００４８】
また、ＭＯＳトランジスタＭ３０のドレインはｎチャネルＭＯＳトランジスタＭ３１のゲート及びｎチャネルＭＯＳトランジスタＭ４０のドレインに接続されると共に、ノイズ除去用のコンデンサＣ２と抵抗Ｒ２４を介して電源Ｖｓｓに接続されている。ＭＯＳトランジスタＭ４０はソースを接地されゲートに端子４５から保護信号を供給されており、ＭＯＳトランジスタＭ４０は保護信号を反転してＭＯＳトランジスタＭ３１のゲートに供給する。
【００４９】
ＭＯＳトランジスタＭ３１はドレインをｐチャネルＭＯＳトランジスタＭ３４のドレインに接続されソースを電源Ｖｓｓに接続されている。また、ＭＯＳトランジスタＭ３１のドレインはｎチャネルＭＯＳトランジスタＭ３２のゲートに接続されると共にノイズ除去用のコンデンサＣ３と抵抗Ｒ２５を介して電源Ｖｓｓに接続され、ＭＯＳトランジスタＭ３２はドレインをｐチャネルＭＯＳトランジスタＭ３５のドレインに接続されソースを電源Ｖｓｓに接続されている。また、ＭＯＳトランジスタＭ３２のドレインには出力端子４６及びバッファアンプ４７の入力端子が接続されている。
【００５０】
なお、ＭＯＳトランジスタＭ３３，Ｍ３４，Ｍ３５それぞれはゲートをＭＯＳトランジスタＭ３と共通接続されソースを電源Ｖ１に接続されてカレントミラー回路を構成している。差動回路の出力（ＭＯＳトランジスタＭ２３のドレイン出力）はＭＯＳトランジスタＭ２８，Ｍ３０，Ｍ３１，Ｍ３２を通し、端子４６からリセット信号としてマイクロコントローラ１２に向けて出力される。
【００５１】
ＭＯＳトランジスタＭ３３のドレイン電流とコンデンサＣ２，抵抗Ｒ２４の時定数で構成されるフィルタ回路により、端子４５から供給される保護信号が立ち下がる際のノイズ、つまり、端子４６から出力されるリセット信号が立ち上がる際のノイズを除去している。また、ＭＯＳトランジスタＭ３４のドレイン電流とコンデンサＣ３，抵抗Ｒ２５の時定数で構成されるフィルタ回路により、端子４５から供給される保護信号が立ち上がる際のノイズ、つまり、端子４６から出力されるリセット信号が立ち下がる際のノイズを除去している。
【００５２】
上記フィルタ回路によって、半導体集積回路１０の内部配線にノイズが混入した場合であっても混入したノイズを除去することができ、リセット信号のノイズによる誤動作を防止することができる。
【００５３】
バッファ４７の出力端子はｎチャネルＭＯＳトランジスタＭ３６のゲートに接続されると共に抵抗Ｒ２６を介して電源Ｖｓｓに接続されている。ＭＯＳトランジスタＭ３６のドレインはｐチャネルＭＯＳトランジスタＭ３７のゲートに接続されると共に抵抗Ｒ２７を介して電源Ｖｃｃ（例えば３．５Ｖ又は５Ｖ、電源Ｖｒｅｇ１に相当）を供給する端子４８に接続されている。ＭＯＳトランジスタＭ３６のソースは電源Ｖｓｓに接続されている。
【００５４】
ＭＯＳトランジスタＭ３７のソースは電源Ｖｃｃに接続され、ＭＯＳトランジスタＭ３７のドレインは端子４９に接続されると共に抵抗Ｒ２８を介して電源Ｖｓｓに接続されている。端子４９は専用回路部１３に接続されており、端子４９から電圧シフトされたリセット信号が専用回路部１３に向けて出力される。
【００５５】
一方、ＭＯＳトランジスタＭ３１のドレインはｎチャネルＭＯＳトランジスタＭ３８のゲートに接続されており、ＭＯＳトランジスタＭ３８はドレインを端子５０に接続されソースを電源Ｖｓｓに接続されている。端子５０はマイクロコントローラ１２に接続されている。
【００５６】
＜信号波形＞
ここで、図２において、保護回路１４の出力端子と外部端子２５との間には、ＭＯＳトランジスタＭ１１，Ｍ１２で構成されるバッファ回路が介在しているため、外部端子２５にイグナイタが点火動作で発生した点火パルスがノイズとして混入した場合でも、上記点火パルスのノイズは保護回路１４の出力端子まで伝搬することを防止できる。また、保護回路１４の出力端子は第１電源回路１１ａ及び第２電源回路１１ｂに接続されていない。このため、点火パルスのノイズにより第１電源回路１１ａ，１１ｂが出力する電源Ｖｒｅｇ１，Ｖｒｅｇ２が瞬断することはない。
【００５７】
図４に、図２の回路各部の信号波形図を示す。図４（Ａ）に端子１１ｄの信号を示し、図４（Ｂ）に第１電源回路１１ａの出力する電源Ｖｒｅｇ１を示し、図４（Ｃ）に第２電源回路１１ｂの出力する電源Ｖｒｅｇ２を示す。また、図４（Ｄ）にリセット信号波形を示し、図４（Ｅ）に点火パルス波形を示す。図４（Ｂ），（Ｃ）に示すように点火パルスの発生時に電源Ｖｒｅｇ１，Ｖｒｅｇ２は瞬断することがない。
【００５８】
また、ＭＯＳトランジスタＭ３３のドレイン電流とコンデンサＣ２，抵抗Ｒ２４の時定数で構成されるフィルタ回路により、端子４６から出力されるリセット信号が立ち上がる際のノイズを除去し、ＭＯＳトランジスタＭ３４のドレイン電流とコンデンサＣ３，抵抗Ｒ２５の時定数で構成されるフィルタ回路により、端子４６から出力されるリセット信号が立ち下がる際のノイズを除去している。このため、外部端子２５からのノイズの混入に限らず、半導体集積回路１０の内部配線にノイズが混入したとしても、図４（Ｄ）に示すようにリセット信号からノイズを除去することができ、リセット信号のノイズによる誤動作を防止することができる。
【００５９】
なお、本実施形態の半導体集積回路１０を例えばガスコンロの半導体集積回路に使用したシステムに適用した場合は、端子３０から出力する電圧ＶＳＶにより、ガス制御弁を開閉するためのアクチュエータを開成するよう駆動する。電圧ＶＳＶが例えば０Ｖになるとアクチュエータの駆動がされなくなり、バネの復帰力等によってガス制御弁が閉じられてフェールセーフが働くように構成される。
【符号の説明】
【００６０】
１０ 半導体集積回路
１１ 電源部
１１ａ 第１電源回路
１１ｂ 第２電源回路
１１ｃ リセット回路
１２ マイクロコントローラ
１３ 専用回路部
１４ 保護回路
４７ バッファ
Ｃ１〜Ｃ３ コンデンサ
Ｍ１１〜Ｍ３９ ＭＯＳトランジスタ
Ｒ１１〜Ｒ２８ 抵抗
【技術分野】
【０００１】
本発明は、電源部と、制御回路部と、専用回路部を有する半導体集積回路に関する。
【背景技術】
【０００２】
近年、プロセスの微細化にしたがって、半導体集積回路内に形成される回路素子数が飛躍的に多くなっている。また、１つの半導体チップ上に、制御回路部としてのマイクロコントローラの他に、特定の装置に特化した専用回路部を混在させて搭載するＳＯＣ（Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）が開発されている（例えば特許文献１）。
【０００３】
図５は、従来のＳＯＣ構成の半導体集積回路の一例の回路構成図を示す。この回路は例えばガスコンロの半導体集積回路として使用される。図５において、端子１ａにはクロックが入力され、保護回路２を構成するＴ型フリップフロップ２１〜２ｎの１段目のフリップフロップ２１に供給される。また、端子１ｂにはマイクロコントローラの暴走検出や出力端子のショート検出等の異常検出信号が入力され、フリップフロップ２１〜２ｎのリセット端子Ｒに供給される。
【０００４】
保護回路２は異常検出信号が入力されるとリセットを解除してクロックのカウントを開始し、例えば数ｓｅｃ後にハイレベルの保護信号を生成してｎ段目のフリップフロップ２ｎのＱ端子から出力する。
【０００５】
保護回路２の出力端子（フリップフロップ２ｎのＱ端子）は抵抗Ｒ１を介して接地されると共に、抵抗Ｒ２を介して半導体集積回路の外部に導出された外部端子３に接続されている。抵抗Ｒ１，Ｒ２の接続点はｎチャネルＭＯＳトランジスタＭ１のゲートに接続されると共に、インバータ４の入力端子に接続されている。
【０００６】
上記ハイレベルの保護信号はインバータ４で反転されてアンド回路５に供給される。アンド回路５にはオフ時にローレベルとなるオン／オフ信号が供給されており、アンド回路５は反転された保護信号又はオン／オフ信号が供給されるとローレベルの信号を第１電源回路６及び第２電源回路７に供給する。
【０００７】
第１電源回路６は、専用回路部用の電源Ｖｒｅｇ１を生成して専用回路部に供給すると共に、ｎチャネルＭＯＳトランジスタＭ１，Ｍ２を介して端子８より電源Ｖｒｅｇ１を出力する。端子８の出力電圧は例えばガス制御弁を開閉するためのアクチュエータを開成するために使用される。
【０００８】
第２電源回路７は、マイクロコントローラ用の電源Ｖｒｅｇ２を生成してマイクロコントローラ９に供給する。マイクロコントローラ９は、図示しない専用回路部の動作や状態を監視して制御を行っており、また、ＭＯＳトランジスタＭ２のオン／オフを制御する。
【０００９】
ここで、マイクロコントローラ９はハイレベルの制御信号をＭＯＳトランジスタＭ２のゲートに供給することによりＭＯＳトランジスタＭ２がオフする。また、保護回路２がハイレベルの保護信号を出力すると、このハイレベルの保護信号によりＭＯＳトランジスタＭ１がオフする。上記のＭＯＳトランジスタＭ１又はＭ２のオフにより、端子８における電源Ｖｒｅｇ１の出力が停止する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−２６６４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図５に示す従来回路では、ガスコンロのイグナイタが点火動作を行うと大電圧の点火パルスが発生し、この点火パルスがノイズとして外部端子３やその近傍の配線に混入する場合がある。この場合、外部端子３から混入した点火パルスのノイズはインバータ４からアンド回路５に供給されるため、保護回路２がハイレベルの保護信号を生成していない状態であるにも拘らず、アンド回路５からローレベルのパルス（ノイズ）が第１電源回路６及び第２電源回路７に供給される場合がある。
【００１２】
図６に、図５の回路各部の信号波形図を示す。図６（Ａ）に第１電源回路６の出力する電源Ｖｒｅｇ１を示し、図６（Ｂ）に第２電源回路７の出力する電源Ｖｒｅｇ２を示す。また、図６（Ｃ）に点火パルス波形を示す。図６（Ａ），（Ｂ）に示すように、点火パルスの発生時に電源Ｖｒｅｇ１，Ｖｒｅｇ２は瞬断する。
【００１３】
このように、第２電源回路７の出力する電源Ｖｒｅｇ２は点火パルスのノイズで瞬断、すなわち、マイクロコントローラの電源が瞬断するために、マイクロコントローラ９がフリーズ等の誤動作を起こす。このマイクロコントローラ９の誤動作により、ＭＯＳトランジスタＭ２が誤ってオフしてしまう等の誤動作が発生するという問題があった。
【００１４】
本発明は上記の点に鑑みてなされたもので、ノイズによる誤動作を防止する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一実施態様による半導体集積回路は、電源部（１１）と、制御回路部（１２）と、専用回路部（１３）を有する半導体集積回路であって、
前記電源部に設けられ前記専用回路部（１３）に供給する電源を生成する電源回路（１１ａ）と、
前記電源回路（１１ａ）で生成した電源を前記専用回路部（１３）に供給する経路に直列に設けられた第１及び第２のスイッチ（Ｍ１３，Ｍ１４）と、
異常検出信号を供給されて前記第１のスイッチ（Ｍ１３）をオフさせるための保護信号を生成する保護回路（１４）と、
前記電源部に設けられ前記保護信号からリセットを指示するリセット信号を生成して前記制御回路部（１２）に供給するリセット回路（１１ｃ）と、
を有し、
前記制御回路部（１２）のリセットにより前記第２のスイッチ（Ｍ１４）をオフさせる。
【００１６】
好ましくは、前記保護信号を外部に出力する外部端子（２５）と、
前記保護回路と前記外部端子との間に設けられたバッファ回路（Ｍ１１，Ｍ１２）を有する。
【００１７】
好ましくは、前記リセット回路（１１ｃ）は、前記保護信号の立ち上がり又は立ち下がりのノイズを除去するフィルタ回路（Ｍ１３，Ｃ２，Ｒ２４，Ｍ１４，Ｃ３，Ｒ２５）を有する。
【００１８】
好ましくは、前記電源部（１１）と前記制御回路部（１２）と前記専用回路部（１３）は１つの半導体チップ上に搭載される。
【００１９】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２０】
本発明によれば、ノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の半導体集積回路の一実施形態のブロック構成図である。
【図２】本発明の半導体集積回路の一実施形態の回路構成図である。
【図３】リセット回路の一実施形態の回路図である。
【図４】図２の回路各部の信号波形図である。
【図５】従来のＳＯＣ構成の半導体集積回路の一例の回路構成図である。
【図６】図５の回路各部の信号波形図である。
【発明を実施するための形態】
【００２２】
以下、図面に基づいて本発明の実施形態について説明する。
【００２３】
＜半導体集積回路のブロック構成＞
図１は、本発明の半導体集積回路の一実施形態のブロック構成図を示す。図１において、半導体集積回路１０は、１つの半導体チップ上に、電源部１１と、制御回路部としてのマイクロコントローラ１２と、アナログの専用回路部１３を搭載したＳＯＣ構成である。
【００２４】
電源部１１は、第１電源回路１１ａと第２電源回路１１ｂとリセット回路１１ｃを有し、端子１１ｄに図示しない電源スイッチが接続される。第１電源回路１１ａは電源スイッチがオンし端子１１ｄが例えばハイレベルとなると、専用回路部１３用の電源Ｖｒｅｇ１（例えば３．５Ｖ又は５Ｖ等）を生成して専用回路部１３に供給する。
【００２５】
第２電源回路１１ｂは電源スイッチがオンし端子１１ｄが例えばハイレベルとなると、マイクロコントローラ１２用の電源Ｖｒｅｇ２（例えば２Ｖ）を生成してマイクロコントローラ１２に供給する。リセット回路１１ｃは第２電源回路１１ｂから供給される専用回路部１３用の電源Ｖｒｅｇ２を用いて、電源Ｖｒｅｇ２が立ち上がって所定時間後に、ローレベル（リセット）からハイレベル（リセット解除）に立ち上がるリセット信号を生成して、マイクロコントローラ１２及び専用回路部１３に供給する。
【００２６】
マイクロコントローラ１２は電源Ｖｒｅｇ２を供給されると動作を開始して専用回路部１３に制御信号を供給する。また、マイクロコントローラ１２は専用回路部１３の動作や状態を監視して制御を行う。
【００２７】
専用回路部１３はリセット信号が例えばハイレベルとなってリセット解除を指示すると、マイクロコントローラ１２からの制御に応じて動作を行って装置の駆動等を行う。また、専用回路部１３内には保護回路１４が設けられている。保護回路１４はマイクロコントローラの暴走検出や出力端子のショート検出等の異常検出信号が入力されるとクロックのカウントを開始し、例えば数ｓｅｃ後にハイレベルの保護信号を生成して電源部１１のリセット回路１１ｃに供給する。
【００２８】
＜半導体集積回路の回路構成＞
図２は、本発明の半導体集積回路の一実施形態の回路構成図を示す。この回路は例えばガスコンロの半導体集積回路として使用される。図２において、端子２０にはクロックが入力され、保護回路１４を構成するＴ型フリップフロップ２２１〜２２ｎの１段目のフリップフロップ２２１に供給される。また、端子２１にはマイクロコントローラの暴走検出や出力端子のショート検出等の異常検出信号が入力され、フリップフロップ２２１〜２２ｎのリセット端子Ｒに供給される。
【００２９】
保護回路１４は異常検出信号が入力されるとリセットを解除してクロックのカウントを開始し、例えば数ｓｅｃ後にハイレベルの保護信号を生成してｎ段目のフリップフロップ２２ｎのＱ端子から出力する。保護回路１４の出力端子（フリップフロップ２２ｎのＱ端子）はｎチャネルＭＯＳトランジスタＭ１１のゲートに接続されると共に、リセット回路１１ｃの入力端子に接続されている。
【００３０】
ＭＯＳトランジスタＭ１１のソースは接地され、ドレインは抵抗Ｒ１１を介して電源端子２４に接続されている。電源端子２４には第１電源回路１１ａから電源Ｖｒｅｇ１が供給されている。また、ＭＯＳトランジスタＭ１１のドレインはｐチャネルＭＯＳトランジスタＭ１２のゲートに接続されている。
【００３１】
ＭＯＳトランジスタＭ１２のソースは電源端子２４に接続され、ドレインは抵抗Ｒ１２を介して接地されている。また、ＭＯＳトランジスタＭ１２のドレインは抵抗Ｒ１３を介して半導体集積回路の外部に導出された外部端子２５に接続されると共に、ｐチャネルＭＯＳトランジスタＭ１３のゲートに接続されている。
【００３２】
保護回路１４の出力端子と外部端子２５との間には、ＭＯＳトランジスタＭ１１，Ｍ１２で構成されるバッファが介在している。このため、外部端子２５にイグナイタが点火動作で発生した点火パルスがノイズとして混入した場合でも、上記点火パルスのノイズが保護回路１４の出力端子（リセット回路１１ｃの入力端子）まで伝搬することをあらかた防止できる。
【００３３】
第１電源回路１１ａは専用回路部用の電源Ｖｒｅｇ１を生成しており、第１電源回路１１ａの出力端子はｐチャネルＭＯＳトランジスタＭ１３のソースに接続されている。ＭＯＳトランジスタＭ１３のドレインはｐチャネルＭＯＳトランジスタＭ１４のソースに接続され、ＭＯＳトランジスタＭ１４のドレインは端子３０に接続されている。ＭＯＳトランジスタＭ１４のゲートにはマイクロコントローラ１２から制御信号が供給されている。
【００３４】
第１のスイッチであるＭＯＳトランジスタＭ１３と第２のスイッチであるＭＯＳトランジスタＭ１４は第１電源回路１１ａと出力端子３０との間に直列に接続されており、第１電源回路１１ａの出力する電源Ｖｒｅｇ１はＭＯＳトランジスタＭ１３，Ｍ１４のオン時に端子３０から電圧ＶＳＶとして出力される。端子３０の出力電圧ＶＳＶは例えばガス制御弁を開閉するためのアクチュエータを開成するために使用される。
【００３５】
第２電源回路１１ｂはマイクロコントローラ用の電源Ｖｒｅｇ２を生成しており、第２電源回路１１ｂの出力する電源Ｖｒｅｇ２はリセット回路１１ｃ及びマイクロコントローラ１２に供給される。
【００３６】
リセット回路１１ｃには上記電源Ｖｒｅｇ２が供給される他に、保護信号と基準電圧Ｖｒｅｆが供給されている。リセット回路１１ｃは第２電源回路１１ｂから供給される電源Ｖｒｅｇ２を用いてリセット信号を生成すると共に、保護信号からリセット信号を生成する。このリセット信号はマイクロコントローラ１２に供給されると共に、端子３１から専用回路部１３に供給される。
【００３７】
マイクロコントローラ１２は専用回路部１３の動作や状態を監視して制御を行っており、また、ＭＯＳトランジスタ１４のオン／オフを制御する。
【００３８】
ここで、マイクロコントローラ１２はリセット信号を供給されると、ハイレベルの制御信号をＭＯＳトランジスタＭ１４のゲートに供給することによりＭＯＳトランジスタＭ１４がオフする。また、保護回路１４がハイレベルの保護信号を出力すると、このハイレベルの保護信号によりＭＯＳトランジスタＭ１３がオフする。上記のＭＯＳトランジスタＭ１３及び／又はＭ１４のオフにより、端子３０における電源Ｖｒｅｇ１の出力が停止する。
【００３９】
＜リセット回路の構成＞
図３は、リセット回路１１ｃの一実施形態の回路図を示す。図３において、端子４１に電源部１１の内部電源Ｖ１（例えば２Ｖ）が供給され、端子４２に電源Ｖｓｓ（例えば０Ｖ）が供給され、端子４３に基準電圧Ｖｒｅｆ（例えば０．９Ｖ）が供給されている。
【００４０】
端子４１，４２間にはカレントミラー構成のｐチャネルＭＯＳトランジスタＭ２１とｎチャネルＭＯＳトランジスタＭ２２が接続されて定電流源として動作する。端子４３，４２間にはノイズ除去用のコンデンサＣ１と抵抗Ｒ２１が接続されている。
【００４１】
ｎチャネルＭＯＳトランジスタＭ２３，Ｍ２４は差動回路を構成しており、ＭＯＳトランジスタＭ２３，Ｍ２４のソースは電流源のカレントミラー構成のｐチャネルＭＯＳトランジスタＭ２５，Ｍ２６を介して電源Ｖ１に接続されている。また、ＭＯＳトランジスタＭ２３，Ｍ２４のドレインは電流源のｎチャネルＭＯＳトランジスタＭ２７を介して電源Ｖｓｓに接続されている。
【００４２】
ＭＯＳトランジスタＭ２３のゲートには端子４３から基準電圧Ｖｒｅｆが供給される。電源Ｖｒｅｇ２を供給される端子４４は直列接続された抵抗Ｒ２２，Ｒ２３，Ｒ２９を介して端子４２に接続され、抵抗Ｒ２９と並列に抵抗Ｒ３０が接続され、抵抗Ｒ３０はｎチャネルＭＯＳトランジスタＭ３９を介して電源Ｖｓｓに接続されている。ＭＯＳトランジスタＭ２４のゲートには端子４４からマイクロコントローラ１２用の電源Ｖｒｅｇ２を抵抗Ｒ２２，Ｒ２３，Ｒ２９（又はＲ２９とＲ３０の並列合成抵抗）で分圧した分圧電圧が供給される。
【００４３】
ＭＯＳトランジスタＭ２７のゲートには端子４３から基準電圧Ｖｒｅｆが供給される。差動回路は電源Ｖｒｅｇ２の分圧電圧を基準電圧Ｖｒｅｆと比較してＭＯＳトランジスタＭ２３のドレインから出力する。
【００４４】
ＭＯＳトランジスタＭ２３のドレインはｐチャネルＭＯＳトランジスタＭ２８のゲートに接続されており、ＭＯＳトランジスタＭ２８はソースを電源Ｖ１に接続されドレインをｎチャネルＭＯＳトランジスタＭ２９のドレインに接続されている。ＭＯＳトランジスタＭ２９はゲートを基準電圧Ｖｒｅｆの端子４３に接続されソースを電源Ｖｓｓに接続されている。
【００４５】
ＭＯＳトランジスタＭ２８のドレインはｎチャネルＭＯＳトランジスタＭ３９のゲートに接続されている。ＭＯＳトランジスタＭ３９はソースを電源Ｖｓｓに接続され、そのドレインは抵抗Ｒ３０を介して抵抗Ｒ２３，Ｒ２９の接続点に接続されている。
【００４６】
電源Ｖｒｅｇ２が立ち上がる前にはＭＯＳトランジスタＭ２８，Ｍ３９がオンしており、電源Ｖｒｅｇ２を抵抗Ｒ２２，Ｒ２３，Ｒ２９とＲ３０の並列合成抵抗で分圧した電圧がＭＯＳトランジスタＭ２４のゲートに供給される。その後、電源Ｖｒｅｇ２が立ち上がるとＭＯＳトランジスタＭ２８，Ｍ３９がオフし、電源Ｖｒｅｇ２を抵抗Ｒ２２，Ｒ２３，Ｒ２９で分圧した電圧がＭＯＳトランジスタＭ２４のゲートに供給される。このように、差動回路の出力をＭＯＳトランジスタＭ２８を介してＭＯＳトランジスタＭ３９にフィードバックし、ＭＯＳトランジスタＭ３９及び抵抗Ｒ２９，Ｒ３０により、差動回路出力がローレベルからハイレベルに遷移するときの閾値が、ハイレベルからローレベルに遷移するときの閾値より高くなるようにして、ヒステリシス特性を与えている。
【００４７】
また、ＭＯＳトランジスタＭ２８のドレインはｎチャネルＭＯＳトランジスタＭ３０のゲートに接続され、ＭＯＳトランジスタＭ３０はドレインをｐチャネルＭＯＳトランジスタＭ３３のドレインに接続されソースを電源Ｖｓｓに接続されている。
【００４８】
また、ＭＯＳトランジスタＭ３０のドレインはｎチャネルＭＯＳトランジスタＭ３１のゲート及びｎチャネルＭＯＳトランジスタＭ４０のドレインに接続されると共に、ノイズ除去用のコンデンサＣ２と抵抗Ｒ２４を介して電源Ｖｓｓに接続されている。ＭＯＳトランジスタＭ４０はソースを接地されゲートに端子４５から保護信号を供給されており、ＭＯＳトランジスタＭ４０は保護信号を反転してＭＯＳトランジスタＭ３１のゲートに供給する。
【００４９】
ＭＯＳトランジスタＭ３１はドレインをｐチャネルＭＯＳトランジスタＭ３４のドレインに接続されソースを電源Ｖｓｓに接続されている。また、ＭＯＳトランジスタＭ３１のドレインはｎチャネルＭＯＳトランジスタＭ３２のゲートに接続されると共にノイズ除去用のコンデンサＣ３と抵抗Ｒ２５を介して電源Ｖｓｓに接続され、ＭＯＳトランジスタＭ３２はドレインをｐチャネルＭＯＳトランジスタＭ３５のドレインに接続されソースを電源Ｖｓｓに接続されている。また、ＭＯＳトランジスタＭ３２のドレインには出力端子４６及びバッファアンプ４７の入力端子が接続されている。
【００５０】
なお、ＭＯＳトランジスタＭ３３，Ｍ３４，Ｍ３５それぞれはゲートをＭＯＳトランジスタＭ３と共通接続されソースを電源Ｖ１に接続されてカレントミラー回路を構成している。差動回路の出力（ＭＯＳトランジスタＭ２３のドレイン出力）はＭＯＳトランジスタＭ２８，Ｍ３０，Ｍ３１，Ｍ３２を通し、端子４６からリセット信号としてマイクロコントローラ１２に向けて出力される。
【００５１】
ＭＯＳトランジスタＭ３３のドレイン電流とコンデンサＣ２，抵抗Ｒ２４の時定数で構成されるフィルタ回路により、端子４５から供給される保護信号が立ち下がる際のノイズ、つまり、端子４６から出力されるリセット信号が立ち上がる際のノイズを除去している。また、ＭＯＳトランジスタＭ３４のドレイン電流とコンデンサＣ３，抵抗Ｒ２５の時定数で構成されるフィルタ回路により、端子４５から供給される保護信号が立ち上がる際のノイズ、つまり、端子４６から出力されるリセット信号が立ち下がる際のノイズを除去している。
【００５２】
上記フィルタ回路によって、半導体集積回路１０の内部配線にノイズが混入した場合であっても混入したノイズを除去することができ、リセット信号のノイズによる誤動作を防止することができる。
【００５３】
バッファ４７の出力端子はｎチャネルＭＯＳトランジスタＭ３６のゲートに接続されると共に抵抗Ｒ２６を介して電源Ｖｓｓに接続されている。ＭＯＳトランジスタＭ３６のドレインはｐチャネルＭＯＳトランジスタＭ３７のゲートに接続されると共に抵抗Ｒ２７を介して電源Ｖｃｃ（例えば３．５Ｖ又は５Ｖ、電源Ｖｒｅｇ１に相当）を供給する端子４８に接続されている。ＭＯＳトランジスタＭ３６のソースは電源Ｖｓｓに接続されている。
【００５４】
ＭＯＳトランジスタＭ３７のソースは電源Ｖｃｃに接続され、ＭＯＳトランジスタＭ３７のドレインは端子４９に接続されると共に抵抗Ｒ２８を介して電源Ｖｓｓに接続されている。端子４９は専用回路部１３に接続されており、端子４９から電圧シフトされたリセット信号が専用回路部１３に向けて出力される。
【００５５】
一方、ＭＯＳトランジスタＭ３１のドレインはｎチャネルＭＯＳトランジスタＭ３８のゲートに接続されており、ＭＯＳトランジスタＭ３８はドレインを端子５０に接続されソースを電源Ｖｓｓに接続されている。端子５０はマイクロコントローラ１２に接続されている。
【００５６】
＜信号波形＞
ここで、図２において、保護回路１４の出力端子と外部端子２５との間には、ＭＯＳトランジスタＭ１１，Ｍ１２で構成されるバッファ回路が介在しているため、外部端子２５にイグナイタが点火動作で発生した点火パルスがノイズとして混入した場合でも、上記点火パルスのノイズは保護回路１４の出力端子まで伝搬することを防止できる。また、保護回路１４の出力端子は第１電源回路１１ａ及び第２電源回路１１ｂに接続されていない。このため、点火パルスのノイズにより第１電源回路１１ａ，１１ｂが出力する電源Ｖｒｅｇ１，Ｖｒｅｇ２が瞬断することはない。
【００５７】
図４に、図２の回路各部の信号波形図を示す。図４（Ａ）に端子１１ｄの信号を示し、図４（Ｂ）に第１電源回路１１ａの出力する電源Ｖｒｅｇ１を示し、図４（Ｃ）に第２電源回路１１ｂの出力する電源Ｖｒｅｇ２を示す。また、図４（Ｄ）にリセット信号波形を示し、図４（Ｅ）に点火パルス波形を示す。図４（Ｂ），（Ｃ）に示すように点火パルスの発生時に電源Ｖｒｅｇ１，Ｖｒｅｇ２は瞬断することがない。
【００５８】
また、ＭＯＳトランジスタＭ３３のドレイン電流とコンデンサＣ２，抵抗Ｒ２４の時定数で構成されるフィルタ回路により、端子４６から出力されるリセット信号が立ち上がる際のノイズを除去し、ＭＯＳトランジスタＭ３４のドレイン電流とコンデンサＣ３，抵抗Ｒ２５の時定数で構成されるフィルタ回路により、端子４６から出力されるリセット信号が立ち下がる際のノイズを除去している。このため、外部端子２５からのノイズの混入に限らず、半導体集積回路１０の内部配線にノイズが混入したとしても、図４（Ｄ）に示すようにリセット信号からノイズを除去することができ、リセット信号のノイズによる誤動作を防止することができる。
【００５９】
なお、本実施形態の半導体集積回路１０を例えばガスコンロの半導体集積回路に使用したシステムに適用した場合は、端子３０から出力する電圧ＶＳＶにより、ガス制御弁を開閉するためのアクチュエータを開成するよう駆動する。電圧ＶＳＶが例えば０Ｖになるとアクチュエータの駆動がされなくなり、バネの復帰力等によってガス制御弁が閉じられてフェールセーフが働くように構成される。
【符号の説明】
【００６０】
１０ 半導体集積回路
１１ 電源部
１１ａ 第１電源回路
１１ｂ 第２電源回路
１１ｃ リセット回路
１２ マイクロコントローラ
１３ 専用回路部
１４ 保護回路
４７ バッファ
Ｃ１〜Ｃ３ コンデンサ
Ｍ１１〜Ｍ３９ ＭＯＳトランジスタ
Ｒ１１〜Ｒ２８ 抵抗
【特許請求の範囲】
【請求項１】
電源部と、制御回路部と、専用回路部を有する半導体集積回路であって、
前記電源部に設けられ前記専用回路部に供給する電源を生成する電源回路と、
前記電源回路で生成した電源を前記専用回路部に供給する経路に直列に設けられた第１及び第２のスイッチと、
異常検出信号を供給されて前記第１のスイッチをオフさせるための保護信号を生成する保護回路と、
前記電源部に設けられ前記保護信号からリセットを指示するリセット信号を生成して前記制御回路部に供給するリセット回路と、
を有し、
前記制御回路のリセットにより前記第２のスイッチをオフさせることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記リセット回路は、前記保護信号の立ち上がり又は立ち下がりのノイズを除去するフィルタ回路を
有することを特徴とする半導体集積回路。
【請求項３】
請求項２記載の半導体集積回路において、
前記保護信号を外部に出力する外部端子と、
前記保護回路と前記外部端子との間に設けられたバッファ回路を
有することを特徴とする半導体集積回路。
【請求項４】
請求項３記載の半導体集積回路において、
前記電源部と前記制御回路部と前記専用回路部は、１つの半導体チップ上に搭載される、
ことを特徴とする半導体集積回路。
【請求項１】
電源部と、制御回路部と、専用回路部を有する半導体集積回路であって、
前記電源部に設けられ前記専用回路部に供給する電源を生成する電源回路と、
前記電源回路で生成した電源を前記専用回路部に供給する経路に直列に設けられた第１及び第２のスイッチと、
異常検出信号を供給されて前記第１のスイッチをオフさせるための保護信号を生成する保護回路と、
前記電源部に設けられ前記保護信号からリセットを指示するリセット信号を生成して前記制御回路部に供給するリセット回路と、
を有し、
前記制御回路のリセットにより前記第２のスイッチをオフさせることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記リセット回路は、前記保護信号の立ち上がり又は立ち下がりのノイズを除去するフィルタ回路を
有することを特徴とする半導体集積回路。
【請求項３】
請求項２記載の半導体集積回路において、
前記保護信号を外部に出力する外部端子と、
前記保護回路と前記外部端子との間に設けられたバッファ回路を
有することを特徴とする半導体集積回路。
【請求項４】
請求項３記載の半導体集積回路において、
前記電源部と前記制御回路部と前記専用回路部は、１つの半導体チップ上に搭載される、
ことを特徴とする半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−９９１７（Ｐ２０１１−９９１７Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１４９６２１（Ｐ２００９−１４９６２１）
【出願日】平成２１年６月２４日（２００９．６．２４）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２４日（２００９．６．２４）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
[ Back to top ]