合わせずれ測定方法および合わせずれ検査マーク
【課題】レイヤ間の重ね合わせのずれ量を小さな面積のパターンで正確に測定することができる合わせずれ測定方法を得ること。
【解決手段】複数レイヤのパターンを積層して作製される半導体装置に対してレイヤ間の重ね合わせのずれ量を合わせずれ量として測定する合わせずれ測定方法において、上層側のレイヤＬｕで環状に形成された第１の環状パターンと第１の環状パターンと同心円上に配置されるよう下層側のレイヤＬｄで環状に形成された第２の環状パターンとの距離を測定するとともに、この測定結果を用いて合わせずれ量を算出する。
【解決手段】複数レイヤのパターンを積層して作製される半導体装置に対してレイヤ間の重ね合わせのずれ量を合わせずれ量として測定する合わせずれ測定方法において、上層側のレイヤＬｕで環状に形成された第１の環状パターンと第１の環状パターンと同心円上に配置されるよう下層側のレイヤＬｄで環状に形成された第２の環状パターンとの距離を測定するとともに、この測定結果を用いて合わせずれ量を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のレイヤ間の重ね合わせを測定する合わせずれ測定方法および合わせずれ検査マークに関するものである。
【背景技術】
【０００２】
従来、フォトリソグラフィ工程や加工工程では、下層と上層との間の重ね合わせの位置ずれ量を計測するため、光学式のずれ測定方法（光学式のずれ測定装置）によってＸＹ方向の合わせずれ計測を行なっていた。このずれ測定装置では、例えばBar in Bar MarkやBox in Box Markの合わせずれ量を計測しており、この計測結果に基づいてプロセスコントロールや合わせずれ量判定が行われている（例えば、特許文献１参照）。
【０００３】
しかしながら、このような合わせずれ量の測定では、デザインルールの微細化に伴い、実パターンの合わせずれ量の計測精度に限界がきている。このため、合わせずれ量の測定にバラツキ誤差が生じ、実パターンでの合わせずれ量の判定に判定誤差が発生するので、合わせずれ補正量のコントロールが困難になってきている。
【０００４】
特に光学式の合わせずれ計測では、リソグラフィプロセス以外の要因（下地膜厚、光学段差、形状バラツキなど）によって光学用の合わせ測定パターンサイズが影響を受けるので、本体パターンの合わせずれの実力を把握して制御することが非常に困難になってきている。さらに、光学式の合わせ測定パターン（合わせマーク）を使用することにより、ウエハ上に広域面積の確保が必要となり、合わせ測定パターンの配置数に限界が生じ、高次成分計測・補正が困難になっている。
【０００５】
【特許文献１】特開２００１−１５４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、レイヤ間の重ね合わせのずれ量を小さな面積のパターンで正確に測定することができる合わせずれ測定方法および合わせずれ検査マークを得ることを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、複数レイヤのパターンを積層して作製される半導体装置に対してレイヤ間の重ね合わせのずれ量を合わせずれ量として測定する合わせずれ測定方法において、第１のレイヤで環状に形成された第１の環状パターンと前記第１の環状パターンと同心円上に配置されるよう第２のレイヤで環状に形成された第２の環状パターンとの距離を測定するとともに、この測定結果を用いて前記合わせずれ量を算出するずれ算出ステップを含むことを特徴とする合わせずれ測定方法が提供される。
【０００８】
また、本願発明の一態様によれば、半導体装置製造工程の各レイヤで形成されるとともに、レイヤ間の重ね合わせのずれ量を検査する際に用いられる合わせずれ検査マークにおいて、第１のレイヤでは環状を有した第１の環状パターンが形成されるとともに、第２のレイヤでは前記第１の環状パターンと同心円上に配置されかつ環状を有した第２の環状パターンが形成されることを特徴とする合わせずれ検査マークが提供される。
【発明の効果】
【０００９】
この発明によれば、レイヤ間の重ね合わせのずれ量を小さな面積のパターンで正確に測定することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明に係る合わせずれ測定方法および合わせずれ検査マークの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る合わせずれ量測定装置の構成を示すブロック図である。合わせずれ量測定装置１０は、ウエハ上に形成されたレイヤ間の重ね合わせ精度測定用のマーク（以下、合わせずれマークという）を用いて、レイヤ間の合わせずれ量を測定する装置である。
【００１２】
合わせずれマークは、レイヤ毎に形成される例えばリング状のパターンであり、レイヤ間の合わせずれ量は、測定対象レイヤの合わせずれマーク間（第１のレイヤの合わせずれマークと第２のレイヤの合わせずれマークとの間）の位置ずれ量（相対位置）が測定されることによって測定される。
【００１３】
合わせずれ量測定装置１０は、ＳＥＭ画像撮像機構１１と合わせずれ量算出機構１２を有しており、合わせずれ量算出機構１２が輪郭抽出部１３、設計データ入力部１４、合わせずれ量算出部１５を備えている。
【００１４】
ＳＥＭ画像撮像機構１１は、例えばＳＥＭ式測定機であり、電子線を用いて各レイヤの合わせずれマークを検出する。なお、ＳＥＭ画像撮像機構１１は、断面測定機（ＡＦＭ、ＳＥＭ、ＦＩＢ）やＧＤＳを用いて各レイヤの合わせずれマークを検出してもよい。ＳＥＭ画像撮像機構１１は、検出した合わせずれマークのＳＥＭ画像を撮像して合わせずれ量算出機構１２の輪郭抽出部１３に送る。
【００１５】
輪郭抽出部１３は、ＳＥＭ画像から輪郭パターン（輪郭データ）を抽出し、合わせずれ量算出部１５に送る。設計データ入力部１４は、外部装置（例えば、設計データの作成装置）から半導体回路パターンの設計データ（設計デザインデータ）を入力して、合わせずれ量算出部１５に送る。
【００１６】
合わせずれ量算出部１５は、輪郭データと、設計データとに基づいて、各レイヤ間の合わせずれ量を算出する。具体的には、合わせずれ量算出部１５は、輪郭データと設計データとを用いて合わせずれ量を複数個所、複数方向で算出し、この算出結果を用いてレイヤ間の合わせずれ量を算出する。
【００１７】
ここで、合わせずれ量算出機構１２のハードウェア構成について説明する。図２は、合わせずれ量算出機構のハードウェア構成を示す図である。合わせずれ量算出機構１２は、ＣＰＵ（Central Processing Unit）１、ＲＯＭ（Read Only Memory）２、ＲＡＭ（Random Access Memory）３、表示部４、入力部５を有している。合わせずれ量算出機構１２では、これらのＣＰＵ１、ＲＯＭ２、ＲＡＭ３、表示部４、入力部５がバスラインを介して接続されている。
【００１８】
ＣＰＵ１は、コンピュータプログラムであるずれ量算出プログラム（合わせずれ量算出プログラム）７を用いて合わせずれ量の算出を行う。表示部４は、液晶モニタなどの表示装置であり、ＣＰＵ１からの指示に基づいて、合わせずれ量や、合わせずれ量を算出する際に用いる種々の情報（合わせずれマーク、設計データ、輪郭データ）を表示する。入力部５は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報（合わせずれ量の算出対象となるレイヤを指定する指示、合わせずれ量の算出に必要なパラメータ等）を入力する。入力部５へ入力された指示情報は、ＣＰＵ１へ送られる。
【００１９】
ずれ量算出プログラム７は、ＲＯＭ２内に格納されており、バスラインを介してＲＡＭ３へロードされる。ＣＰＵ１はＲＡＭ３内にロードされたずれ量算出プログラム７を実行する。具体的には、合わせずれ量算出機構１２では、使用者による入力部５からの指示入力に従って、ＣＰＵ１がＲＯＭ２内からずれ量算出プログラム７を読み出してＲＡＭ３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ１は、この各種処理に際して生じる各種データをＲＡＭ３内に形成されるデータ格納領域に一時的に記憶させておく。
【００２０】
本実施の形態の合わせずれ量算出機構１２で実行されるずれ量算出プログラム７は、前述の各部（輪郭抽出部１３、設計データ入力部１４、合わせずれ量算出部１５）を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、輪郭抽出部１３、設計データ入力部１４、合わせずれ量算出部１５が主記憶装置上に生成される。
【００２１】
なお、合わせずれ量算出機構１２で実行されるずれ量算出プログラム７を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態の合わせずれ量算出機構１２で実行されるずれ量算出プログラム７をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、本実施形態のずれ量算出プログラム７を、ＲＯＭ等の記憶媒体に予め組み込んで合わせずれ量算出機構１２に提供するように構成してもよい。
【００２２】
つぎに、合わせずれマークの配置位置について説明する。図３は、合わせずれマークの配置位置を説明するための図である。図３では、合わせずれマーク（合わせズレ計測パターン）のウエハ内およびショット内の配置イメージを示している。合わせずれマーク（合わせずれ検査マーク）２５は、例えばラインアンドスペースパターン、狭スペースパターン、ホールパターン、欠陥率大パターン、二次元パターン、ベタパターンなどである。
【００２３】
ウエハ２１上には、矩形状からなる複数のショット２２が配置されるとともに、各ショット２２には１〜複数のチップが配置される。図３では、１ショット内に１つのチップ２３が配置される場合を示している。各ショット２２間には、ダイシングライン２４が設けられている。ダイシングライン２４は、ウエハ２１上に半導体回路装置（集積回路）が形成された後、各ショット２２（チップ２３）をウエハ２１から切り離す際に切断経路となるエリアである。
【００２４】
本実施の形態では、合わせずれマーク２５を小さく構成するとともに、合わせずれマーク２５をウエハ２１上の任意の位置に複数配置する。合わせずれマーク２５は、例えば、チップ２３内（ショット２２内）、ダイシングライン２４内にそれぞれ複数配置される。合わせずれ量測定装置１０は、上層側の合わせずれマークと、下層側の合わせずれマークとの相対的な位置の関係を合わせずれマーク２５間の複数方向（全方向）（少なくとも５つの方向）で比較し、この比較結果を用いて合わせずれ量を計測する。
【００２５】
なお、図３では、合わせずれマーク２５の配置される領域を矩形状で示しており、本実施の形態の合わせずれマーク２５の形状は、例えば環状、円状、多角形状または多角形の環状である。
【００２６】
つぎに、合わせずれマーク２５の合わせずれ量について説明する。図４は、合わせずれマークの合わせずれ量を説明するための図である。図４の（ａ）は、合わせずれが無い場合のイメージ図であり、（ｂ）は、各レイヤで合わせずれが発生した場合のイメージを示している。
【００２７】
ウエハ上に半導体装置を形成していく際には、各レイヤのパターンが順番に積層されていく。このとき、各レイヤのパターンとともにレイヤ毎の合わせずれマーク２５が形成される。各レイヤで形成される合わせずれマーク２５は、それぞれ異なる半径を有した円状などをなしている。ここでは、上層側の合わせずれマーク２５が下層側の合わせずれマーク２５よりも半径が小さくなるよう、各合わせずれマーク２５を設計しておく。したがって、ウエハへの加工工程が進むに従って、合わせずれマーク２５の半径が小さくなっていく。また、１つの領域に形成されるレイヤ毎の合わせずれマーク２５は、それぞれの合わせずれマーク２５の中心位置が同じとなるよう、形成していく。
【００２８】
図４の（ａ）および（ｂ）では、レイヤＬ４、レイヤＬ３、レイヤＬ２、レイヤＬ１の順番で合わせずれマーク２５を形成した場合を示している。図４の（ａ）は、各レイヤＬ１〜Ｌ４での合わせずれマーク２５に合わせずれが発生していない場合の合わせずれマーク２５を示している。（ａ）に示すように、合わせずれが無い場合は、各レイヤＬ１〜Ｌ４の合わせずれマーク２５が同心円状に並び、各合わせずれマーク２５の中心がレイヤＬ４で形成された合わせずれマーク２５の中心Ｃと同じ位置になる。
【００２９】
図４の（ｂ）は、各レイヤＬ１〜Ｌ４での合わせずれマーク２５に合わせずれが発生している場合の合わせずれマーク２５を示している。（ｂ）に示すように、合わせずれが有る場合は、各レイヤＬ１〜Ｌ３の合わせずれマーク２５の中心位置が、レイヤＬ４で形成された合わせずれマーク２５の中心Ｃと異なる位置になる。
【００３０】
図４の（ｃ）は、（ｂ）の場合の各レイヤＬ１〜Ｌ４の合わせずれマーク２５の中心位置を示している。（ｃ）に示すように、レイヤＬ３，Ｌ２，Ｌ１の合わせずれマーク２５の各中心位置ｃ３、ｃ２、ｃ１は、それぞれレイヤＬ４との合わせずれ量に応じた距離だけ、レイヤＬ４での中心Ｃから離れた距離に位置することとなる。
【００３１】
合わせずれ量測定装置１０は、全てのレイヤＬ１〜Ｌ４間の合わせずれ量を測定する。例えば、レイヤＬ１は、レイヤＬ２、レイヤＬ３、レイヤＬ４のそれぞれとの間での合わせずれ量が測定される。
【００３２】
つぎに、合わせずれマーク２５が多角形の環状である場合の合わせずれマーク２５の構成の一例について説明する。図５は、合わせずれマークが多角形の環状である場合の構成の一例を示す図である。図５では、主要レイヤ（ライン系、ホール系）毎に設計された合わせずれマーク２５を示している。
【００３３】
同図に示すように、Ｍ１（メタル）レイヤＬｍ１、ＧＣ（ゲート）レイヤＬｇｃ、ＡＡ（アクティブ）レイヤＬａａでは、それぞれ八角形の環状パターンを合わせずれマーク２５としている。また、ＣＳ（ホール）レイヤＬｃｓでは、八角形の環状領域に矩形状のパターンを複数配置したパターンを合わせずれマーク２５としている。
【００３４】
ウエハ２１上に半導体回路装置を形成する際には、ＡＡレイヤＬａａ、ＧＣレイヤＬｇｃ、ＣＳレイヤＬｃｓ、Ｍ１レイヤＬｍ１の順番で、パターン形成が行われる。したがって、ウエハ２１上に形成される合わせずれマーク２５も、ＡＡレイヤＬａａ、ＧＣレイヤＬｇｃ、ＣＳレイヤＬｃｓ、Ｍ１レイヤＬｍ１の順番で形成される。
【００３５】
なお、必要に応じて、矩形状の合わせずれマーク２５を配置してもよい。例えば、Ｍ１レイヤＬｍ１とＧＣレイヤＬｇｃとが直交するよう、矩形状のＭ１レイヤＬｍ１と矩形状のＧＣレイヤＬｇｃとを配置するとともに、Ｍ１レイヤＬｍ１とＧＣレイヤＬｇｃの中央部にＣＳレイヤＬｃｓを配置しておいてもよい。
【００３６】
つぎに、合わせずれ量の計測方法について説明する。なお、ここでは、各レイヤで形成される合わせずれマーク２５が、円環状である場合について説明する。まず、第１の合わせずれ量の計測方法について説明する。図６は、第１の合わせずれ量の計測方法を説明するための図である。図６では、合わせずれマーク２５の画像を取得して、取得した合わせずれマーク２５の画像から輪郭データを抽出し、下層レイヤと上層レイヤとの位置関係から合わせずれ量（残差）を計測する手順を示している。なお、ここでのレイヤＬｕ，Ｌｄの一方が特許請求の範囲に記載の第１のレイヤに対応し、他方が特許請求の範囲に記載の第２のレイヤに対応する。したがって、レイヤＬｕ，Ｌｄの合わせずれマーク２５の一方が、特許請求の範囲に記載の第１の環状パターンに対応し、他方が特許請求の範囲に記載の第２の環状パターンに対応する。
【００３７】
合わせずれ量測定装置１０のＳＥＭ画像撮像機構１１は、測定対象となっているレイヤ（上層側のレイヤＬｕおよび下層側のレイヤＬｄ）のＳＥＭ画像を撮像することによって、合わせずれマーク２５の合わせずれ実パターンを取得する（ｓ１）。これらのレイヤＬｕ，ＬｄのＳＥＭ画像は、輪郭抽出部１３に送られる。
【００３８】
輪郭抽出部１３は、各レイヤＬｕ，ＬｄのＳＥＭ画像から，合わせずれ実パターンの輪郭データを抽出して、輪郭データを合わせずれ量算出部１５に送る。合わせずれ量算出部１５は、レイヤＬｕの輪郭データとレイヤＬｄの輪郭データとの間の距離（残差）を測定する。例えば、レイヤＬｕの半径がレイヤＬｄの半径よりも小さい場合、レイヤＬｕの外周側の外形の輪郭と、レイヤＬｄの内周側の外形の輪郭との距離が、レイヤＬｕ，Ｌｄ間の残差として測定される。具体的には、合わせずれ量算出部１５は、レイヤＬｕとレイヤＬｄとの間の残差を複数個所、複数方向（レイヤＬｕからレイヤＬｄへ向かう方向またはレイヤＬｄからレイヤＬｕへ向かう方向）で測定する（ｓ２）。そして、合わせずれ量算出部１５は、各方向で測定した残差に基づいて、下層側のレイヤＬｄに対する上層側のレイヤＬｕの重ね合わせの合わせずれ量を算出する。このとき、合わせずれ量算出部１５は、レイヤＬｄとレイヤＬｕの間の低次成分および高次成分の合わせずれ量を算出する。
【００３９】
つぎに、第２の合わせずれ量の計測方法について説明する。図７は、第２の合わせずれ量の計測方法を説明するための図である。図７では、各レイヤの合わせずれマーク２５に対して、それぞれ対応するデザインデータをマッチングさせ、下層と上層とのデザインデータの差から合わせずれ量を計測する手順を示している。
【００４０】
合わせずれ量測定装置１０のＳＥＭ画像撮像機構１１は、測定対象となっている上層側のレイヤＬｕおよび下層側のレイヤＬｄのＳＥＭ画像を撮像することによって、合わせずれマーク２５の合わせずれ実パターンを取得する（ｓ１１）。これらのレイヤＬｕ，ＬｄのＳＥＭ画像は、輪郭抽出部１３に送られる。ここでの輪郭抽出部１３は、ＳＥＭ画像から輪郭データを抽出することなく、ＳＥＭ画像を合わせずれ量算出部１５に送る。
【００４１】
設計データ入力部１４は、外部装置から半導体回路パターンの設計データ（以下、ＧＤＳという）を入力して、合わせずれ量算出部１５に送る。図７では、ＧＤＳを点線で図示している。合わせずれ量算出部１５は、合わせずれ実パターンのＳＥＭ画像と、ＧＤＳとのデザインマッチングを行う（ｓ１２）。具体的には、レイヤＬｕのＧＤＳのパターン位置を、レイヤＬｕのＳＥＭ画像に対応する位置に移動させる。さらに、レイヤＬｄのＧＤＳのパターン位置を、レイヤＬｄのＳＥＭ画像に対応する位置に移動させる。換言すると、レイヤＬｕのＳＥＭ画像の形状をレイヤＬｕのＧＤＳのパターン形状で補正するとともに、レイヤＬｄのＳＥＭ画像の形状をレイヤＬｄのＧＤＳのパターン形状で補正する。これにより、ＧＤＳ上のパターン位置が、ＳＥＭ画像上の合わせずれマーク２５に対応する位置に移動させられる。
【００４２】
合わせずれ量算出部１５は、ＳＥＭ画像上の合わせずれマーク２５に対応する位置に移動させられたレイヤＬｕ，ＬｄのＧＤＳに基づいて、レイヤＬｄに対するレイヤＬｕの合わせずれ量を計測する（ｓ１３）。例えば、レイヤＬｕの半径がレイヤＬｄの半径よりも小さい場合、レイヤＬｕの外周側の外形の輪郭と、レイヤＬｄの内周側の外形の輪郭との距離が、レイヤＬｕ，Ｌｄ間の残差として測定される。ここでの合わせずれ量算出部１５は、レイヤＬｕとレイヤＬｄとの間のパターン位置関係として、複数個所、複数方向でのレイヤＬｕ，Ｌｄ間の残差を測定する。合わせずれ量算出部１５は、各方向で測定された残差に基づいて、下層側のレイヤＬｄに対する上層側のレイヤＬｕの重ね合わせの合わせずれ量を算出する。
【００４３】
なお、ここでは合わせずれ量算出部１５がレイヤＬｕとレイヤＬｄとの間の残差を複数個所、複数方向で測定する場合について説明したが、合わせずれ量算出部１５は、レイヤＬｕとレイヤＬｄとの中心位置のずれ量を測定してもよい。この場合、合わせずれ量算出部１５は、ＧＤＳに基づいて実パターンの収差量（露光装置による収差量）を算出し、実パターンデータから収差量を除去したパターンデータを算出する。そして、合わせずれ量算出部１５は、収差量を除去したパターンデータに基づいて、実パターンの中心位置を予測する。さらに、合わせずれ量算出部１５は、予測した実パターンの中心位置を用いて、収差量を除去したパターンデータとＧＤＳとのマッチングを行う。具体的には、レイヤＬｕ，ＬｄのＧＤＳの中心位置を、予測した実パターンの中心位置に対応する位置に移動させる。そして、合わせずれ量算出部１５は、ＧＤＳ上でのレイヤＬｕとレイヤＬｄとの間の合わせずれ量を計測する。
【００４４】
また、ここでは第２の合わせずれ量の計測方法を行う際に、レイヤＬｕとレイヤＬｄの中心位置のずれ量を用いる場合について説明したが、第１の合わせずれ量の計測方法を行う際に、レイヤＬｕとレイヤＬｄの中心位置のずれ量を用いてもよい。
【００４５】
また、本実施の形態では、合わせずれマーク２５の実パターンのＳＥＭ画像とＧＤＳとのデザインマッチングを行う場合について説明したが、合わせずれマーク２５の実パターンを円環状などの所定の形状に近似してもよい。
【００４６】
また、本実施の形態では、ＧＤＳから算出した実パターンの収差量を用いて実パターンの中心位置を予測する場合について説明したが、他の方法によって実パターンの中心位置を予測してもよい。例えば、実パターンデータとＧＤＳを用いて実パターンの中心位置を予測してもよい。また、現像後の形状（リソ形状）をシミュレーションすることによって、実パターンの中心位置を予測してもよい。
【００４７】
図８は、実パターンデータとＧＤＳを用いて実パターンの中心位置を予測する手順を説明するための図であり、図９は、リソ形状をシミュレーションすることによって実パターンの中心位置を予測する手順を説明するための図である。
【００４８】
図８に示すように、実パターンデータとＧＤＳを用いて実パターンの中心位置を予測する場合には、輪郭抽出部１３が実パターン７１の輪郭データ７２を抽出する（ｓ２１）。そして、合わせずれ量算出部１５が、ＧＤＳ７３と輪郭データ７２を比較して（ｓ２２）、残差を算出する。そして、合わせずれ量算出部１５は、残差に基づいて実パターンの中心位置ｃ５を予測する（ｓ２３）。
【００４９】
また、図９に示すように、リソ形状をシミュレーションすることによって実パターンの中心位置を予測する場合には、合わせずれ量算出部１５が、実パターンに露光装置の収差量を与えて、実パターンに対応するリソ形状（収差有りのリソ形状）８１を算出する（ｓ３１）。また、合わせずれ量算出部１５は、収差量の乗っていないＧＤＳに基づいて、リソ形状（収差無しのリソ形状）８２を算出する（ｓ３２）。さらに、合わせずれ量算出部１５は、収差有りのリソ形状８１と収差無しのリソ形状８２とを比較して、実パターンの中心位置ｃ７を予測する（ｓ３３）。
【００５０】
合わせずれ量測定装置１０によってレイヤ間の合わせずれ量が測定された後、この合わせずれ測定結果と、予め測定しておいた寸法測定結果や形状結果を用いて、種々の処理が行われる。例えば、ＤＦＭ制御、設計へのフィードバック、ＯＰＣシミュレーション、合わせずれ量管理、寸法線幅管理、形状管理、重ね合わせ制御、寸法制御、形状のＡＰＣ制御、合わせズレ判定、寸法線幅判定、形状判定などが行われる。
【００５１】
半導体デバイスなどの半導体装置を製造する際には、各レイヤの加工処理を行う度に、合わせずれ量測定装置１０によってレイヤ間の合わせずれ量が測定される。そして、各レイヤでの合わせずれ量が正常範囲内であるか否かを判断しながら、半導体デバイスが製造される。
【００５２】
以上のように、半導体装置の製造工程の際に、円環状の合わせずれマーク２５を用いて種々の方向での残差を計測するので、合わせずれ量の測定誤差を低減できる。したがって、設計データに対する実パターンの合わせずれ量を、ロット間、ウエハ間、ショット間、ショット内、チップ内で向上させることができる。これにより、プロセスコントール（ＡＰＣ制御）による精度向上、歩留まり改善、付帯作業時間や測定時間の短縮などが可能となる。
【００５３】
このように第１の実施の形態によれば、レイヤ間の重ね合わせのずれ量を小さな面積の合わせずれマーク２５で正確に測定することが可能になる。また、合わせずれマーク２５の実パターンと、合わせずれマーク２５の設計データとを用いて、レイヤ間の合わせずれ量を算出するので、正確な合わせずれ量を精度良く算出することが可能となる。また、実パターンの輪郭データを抽出するとともに、抽出した輪郭データを用いてレイヤ間の合わせずれ量を算出するので、容易に合わせずれ量を算出することが可能となる。
（第２の実施の形態）
【００５４】
つぎに、図１０〜図１３を用いてこの発明の第２の実施の形態について説明する。第２の実施の形態では、フォトリソグラフィ工程や加工工程を行う際に、ショット内やチップ内に発生する欠陥の最適な検査条件を決定する。
【００５５】
従来、フォトリソグラフィ工程や加工工程の際に行われる欠陥検査では、シミュレーションや欠陥検査装置を用いて、ウエハ上の欠陥が半導体装置の不良になり得るか否かの判定を行っていた。ところが、この方法では、ショット内の検査位置に関係なく、所定の検査条件を欠陥検査装置に設定して欠陥検査を行っていた。このため、欠陥検査時間に長時間を要していた。一方、欠陥検査時間を短縮した場合には、検査精度が悪化するという問題があった。
【００５６】
そこで、本実施の形態では、ショット内の検査位置（後述のメッシュエリア）毎に検査位置に応じた検査条件を設定してショット内の欠陥検査を行う。すなわち、ショット内に複数の検査エリアを設定し、検査エリア毎の予測検査時間に基づいて、各検査エリアでの効率的な検査条件を決定する。さらに、予め欠陥サイズが判明している場合には、欠陥サイズに応じた欠陥検査順序を設定して欠陥検査を行う。
【００５７】
図１０は、本発明の第２の実施の形態に係る欠陥検査条件設定装置の構成を示すブロック図である。欠陥検査条件設定装置５０は、ウエハ上に形成されたパターンの欠陥検査を行う欠陥検査装置３０に欠陥検査の際の検査条件を設定する装置である。欠陥検査条件設定装置５０は、現像後レジストパターン、エッチング後パターン、成膜後パターンなど何れのパターンに対して欠陥検査条件を設定してもよい。なお、欠陥検査装置３０がフォトマスクの欠陥検査を行う場合には、欠陥検査条件設定装置５０は、フォトマスクの欠陥検査条件を欠陥検査装置３０に設定してもよい。
【００５８】
欠陥検査条件設定装置５０は、指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６、制御部５９を有している。指示入力部５１は、欠陥検査を行うパターンの設計データ、欠陥検査装置３０に設定できる検査条件（検査エリアの単位サイズ、検査速度など）、検査条件や検査順序を設定する際に用いる検査優先度に関する情報（以下、検査優先度情報という）を入力する。検査優先度情報は、検査条件や検査順序を設定する際の設定の判断材料として用いられる情報であり、欠陥検査の測定対象となる位置（測定点）の個数、検査する欠陥のサイズ、欠陥形状などの情報（判断の基準値）である。本実施の形態では、複数種類の検査条件を用意しておき、検査優先度情報に応じた検査条件を後述のメッシュエリア毎に設定する。なお、検査条件、検査優先度情報は、欠陥検査条件設定装置５０の使用者がマウスやキーボードを介して入力してもよいし、外部装置（検査条件や検査優先度情報の記憶装置）などから入力してもよい。
【００５９】
測定点抽出部５２は、設計データを用いて、欠陥検査対象の測定点をショット内またはチップ内から抽出する。なお、本実施の形態では、欠陥検査をショット毎に行う場合について説明する。メッシュエリア設定部５３は、ショット内のエリアを複数のメッシュエリアに分割する。
【００６０】
検査条件設定部５５は、メッシュエリア内の測定点の個数、欠陥のサイズ、欠陥形状などに基づいて、複数種類の検査条件の中からメッシュエリアに応じた検査条件をメッシュエリア毎に設定する。また、検査条件設定部５５は、メッシュエリア内の測定点の個数、欠陥のサイズ、欠陥形状などに基づいて、各メッシュエリア内での欠陥検査順序を設定する。検査条件設定部５５は、欠陥として検出される可能性が高い順番で欠陥検査が行われるよう、各メッシュ内での欠陥検査順序を設定する。
【００６１】
出力部５６は、欠陥検査装置３０に接続されており、検査条件設定部５５が設定したメッシュエリア毎の検査条件、欠陥検査順序を、欠陥検査装置３０に出力する。制御部５９は、指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６を制御する。
【００６２】
ここで、欠陥検査条件設定装置５０のハードウェア構成について説明する。図１１は、欠陥検査条件設定装置のハードウェア構成を示す図である。なお、図１１の各構成要素のうち図２に示す第１の実施の形態の合わせずれ量算出機構１２と同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
【００６３】
欠陥検査条件設定装置５０は、合わせずれ量算出機構１２と同様に、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、表示部４、入力部５を有している。ＣＰＵ１は、コンピュータプログラムである検査条件設定プログラム４７を用いて合わせずれ量の算出を行う。検査条件設定プログラム４７は、ＲＯＭ２内に格納されており、バスラインを介してＲＡＭ３へロードされる。ＣＰＵ１はＲＡＭ３内にロードされた検査条件設定プログラム４７を実行する。
【００６４】
本実施の形態の欠陥検査条件設定装置５０で実行される検査条件設定プログラム４７は、前述の各部（指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６、制御部５９）を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６、制御部５９が主記憶装置上に生成される。
【００６５】
つぎに、欠陥検査条件の設定処理手順について説明する。図１２は、欠陥検査条件の設定処理手順を示すフローチャートである。欠陥検査条件設定装置５０の指示入力部５１には、予め欠陥検査を行うパターンの設計データを入力しておく。
【００６６】
測定点抽出部５２は、設計データを用いて、欠陥検査対象の測定点をショット内から抽出する（ステップＳ１０）。この後、指示入力部５１には、欠陥検査装置３０に設定できる検査条件や検査優先度情報が入力される。
【００６７】
検査条件としては、例えば広い検査エリアでの欠陥検査に適した検査条件として、５０μｍ×５０μｍの検査エリアであって、この検査エリアを６０ｓｅｃの検査速度で欠陥検査する検査条件を第１の検査条件として入力しておく。また、狭い検査エリアでの欠陥検査に適した検査条件として、４．２μｍ×４．２μｍの検査エリアであって、この検査エリアを２．５ｓｅｃの検査速度で欠陥検査する検査条件を第２の検査条件として入力しておく。これにより、検査条件設定部５５は、第１の検査条件と第２の検査条件を、欠陥検査装置３０に設定できる検査条件として登録する（ステップＳ２０）。
【００６８】
また、検査優先度情報には、例えば測定点数が所定数（例えば２５個）以上である場合には、第１の検査条件を用いるとともに、測定点数が所定数（例えば２５個）未満である場合には、第２の検査条件を用いることなどを規定しておく。
【００６９】
つぎに、メッシュエリア設定部５３は、ショット内を複数に分割してショット内に複数のメッシュエリアを設定する（ステップＳ３０）。図１３は、メッシュエリアの設定処理を説明するための図である。ステップＳ１０の処理で説明したように、ショット内の検査エリア６１から測定点Ｐが抽出された後（ｓ４１）、ショット内がメッシュ分解されてメッシュエリア６２が設定される（ｓ４２）。メッシュエリア６２を設定する際には、メッシュエリア設定部５３は、検査条件として設定できる検査エリアサイズに応じたサイズのメッシュエリア６２をショット内に設定してもよい。例えば、メッシュエリア設定部５３は、大きなサイズの検査エリアサイズを設定できる場合には、大きなサイズのメッシュエリア６２を設定し、小さなサイズの検査エリアサイズを設定できる場合には、小さなサイズのメッシュエリア６２を設定してもよい。
【００７０】
つぎに、検査条件設定部５５は、メッシュエリア６２毎の測定点数を抽出する。このとき、メッシュエリア６２毎の欠陥サイズや欠陥形状が検出済みである場合には、検査条件設定部５５は、メッシュエリア６２毎の欠陥サイズや欠陥形状を抽出しておく（ステップＳ４０）。
【００７１】
そして、検査条件設定部５５は、メッシュエリア６２毎の測定点数、欠陥サイズ、欠陥形状に基づいて、登録済みの検査条件の中からメッシュエリア６２に応じた検査条件をメッシュエリア６２毎に設定する。本実施の形態では、第１の検査条件と第２の検査条件を登録しているので、各メッシュエリア６２には第１の検査条件または第２の検査条件が設定される。例えば、検査優先度情報として、測定点数が２５個以上である場合に第１の検査条件を用いることが規定されている場合には、２５個以上の測定点Ｐが抽出されたメッシュエリア６２に第１の検査条件が設定される。一方、測定点数が２５個未満である場合に第２の検査条件を用いることが規定されている場合には、２５個未満の測定点Ｐが抽出されたメッシュエリア６２に第２の検査条件が設定される。
【００７２】
なお、検査優先度情報として、欠陥サイズや欠陥形状に応じた検査条件を規定しておいてもよい。加工不良の発生しやすい欠陥を多く含む場合は第１の検査条件を設定するよう規定しておき、加工不良の発生しやすい欠陥を少ししか含まない場合は第２の検査条件を設定するよう規定しておく。例えば、所定サイズの欠陥を所定数以上含む場合には、第１の検査条件を設定するよう規定しておいてもよい。また、所定形状の欠陥を所定数以上含む場合には、第１の検査条件を設定するよう規定しておいてもよい。
【００７３】
つぎに、検査条件設定部５５は、各メッシュエリア６２内の測定点数、欠陥サイズ、欠陥形状などに基づいて、各メッシュエリア６２内での欠陥検査順序を設定する。検査条件設定部５５は、欠陥として検出される可能性が高い測定点Ｐの順番で欠陥検査が行われるよう、欠陥検査順序を設定する。例えば、検査条件設定部５５は、欠陥サイズの大きい順番で各測定点Ｐを欠陥検査するよう検査順序を設定してもよい。また、検査条件設定部５５は、各測定点Ｐでの欠陥形状を形状の種類別に分別するとともに、欠陥として検出されやすい欠陥計上の順番に欠陥検査順序を設定してもよい（ステップＳ５０）。
【００７４】
検査条件設定部５５が設定したメッシュエリア６２毎の検査条件と、各メッシュエリア６２内での欠陥検査順序は、出力部５６を介して欠陥検査装置３０に送られる。これにより、欠陥検査装置３０は、欠陥条件設定検査装置５０からの指示に従った欠陥検査を行う。
【００７５】
半導体デバイスなどの半導体装置を製造する際には、各レイヤの加工処理を行う度に、欠陥条件設定検査装置５０によってメッシュエリア６２毎の検査条件と各メッシュエリア６２内での欠陥検査順序が設定される。そして、各レイヤで欠陥検査が行なわれながら半導体デバイスが製造される。
【００７６】
なお、本実施の形態では、ショット内の測定点を抽出した後であって検査エリア６１をメッシュ化する前に、第１および第２の検査条件を登録する場合について説明したが、第１および第２の検査条件はショット内の測定点を抽出する前に登録しておいてもよい。また、第１および第２の検査条件は検査エリア６１をメッシュ化した後に登録してもよい。
【００７７】
このように第２の実施の形態によれば、検査条件と欠陥検査順序が検査優先度情報およびメッシュエリア６２内の測定点数などに基づいて、メッシュエリア６２毎に設定されるので、欠陥検査を精度良く短時間で行なうことが可能になる。
【図面の簡単な説明】
【００７８】
【図１】第１の実施の形態に係る合わせずれ量測定装置の構成を示すブロック図である。
【図２】合わせずれ量算出機構のハードウェア構成を示す図である。
【図３】合わせずれマークの配置位置を説明するための図である。
【図４】合わせずれマークの合わせずれ量を説明するための図である。
【図５】合わせずれマークが多角形の環状である場合の構成の一例を示す図である。
【図６】第１の合わせずれ量の計測方法を説明するための図である。
【図７】第２の合わせずれ量の計測方法を説明するための図である。
【図８】実パターンデータとＧＤＳを用いて実パターンの中心位置を予測する手順を説明するための図である。
【図９】リソ形状をシミュレーションすることによって実パターンの中心位置を予測する手順を説明するための図である。
【図１０】第２の実施の形態に係る欠陥検査条件設定装置の構成を示すブロック図である。
【図１１】欠陥検査条件設定装置のハードウェア構成を示す図である。
【図１２】欠陥検査条件の設定処理手順を示すフローチャートである。
【図１３】メッシュエリアの設定処理を説明するための図である。
【符号の説明】
【００７９】
７ ずれ量算出プログラム、１０ 合わせずれ量測定装置、１３ 輪郭抽出部、１４ 設計データ入力部、１５ 合わせずれ量算出部、２５ 合わせずれマーク、４７ 検査条件設定プログラム、５０ 欠陥検査条件設定装置、５２ 測定点抽出部、５３ メッシュエリア設定部、５５ 検査条件設定部、Ｌｕ，Ｌｄ レイヤ
【技術分野】
【０００１】
本発明は、半導体装置のレイヤ間の重ね合わせを測定する合わせずれ測定方法および合わせずれ検査マークに関するものである。
【背景技術】
【０００２】
従来、フォトリソグラフィ工程や加工工程では、下層と上層との間の重ね合わせの位置ずれ量を計測するため、光学式のずれ測定方法（光学式のずれ測定装置）によってＸＹ方向の合わせずれ計測を行なっていた。このずれ測定装置では、例えばBar in Bar MarkやBox in Box Markの合わせずれ量を計測しており、この計測結果に基づいてプロセスコントロールや合わせずれ量判定が行われている（例えば、特許文献１参照）。
【０００３】
しかしながら、このような合わせずれ量の測定では、デザインルールの微細化に伴い、実パターンの合わせずれ量の計測精度に限界がきている。このため、合わせずれ量の測定にバラツキ誤差が生じ、実パターンでの合わせずれ量の判定に判定誤差が発生するので、合わせずれ補正量のコントロールが困難になってきている。
【０００４】
特に光学式の合わせずれ計測では、リソグラフィプロセス以外の要因（下地膜厚、光学段差、形状バラツキなど）によって光学用の合わせ測定パターンサイズが影響を受けるので、本体パターンの合わせずれの実力を把握して制御することが非常に困難になってきている。さらに、光学式の合わせ測定パターン（合わせマーク）を使用することにより、ウエハ上に広域面積の確保が必要となり、合わせ測定パターンの配置数に限界が生じ、高次成分計測・補正が困難になっている。
【０００５】
【特許文献１】特開２００１−１５４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、レイヤ間の重ね合わせのずれ量を小さな面積のパターンで正確に測定することができる合わせずれ測定方法および合わせずれ検査マークを得ることを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、複数レイヤのパターンを積層して作製される半導体装置に対してレイヤ間の重ね合わせのずれ量を合わせずれ量として測定する合わせずれ測定方法において、第１のレイヤで環状に形成された第１の環状パターンと前記第１の環状パターンと同心円上に配置されるよう第２のレイヤで環状に形成された第２の環状パターンとの距離を測定するとともに、この測定結果を用いて前記合わせずれ量を算出するずれ算出ステップを含むことを特徴とする合わせずれ測定方法が提供される。
【０００８】
また、本願発明の一態様によれば、半導体装置製造工程の各レイヤで形成されるとともに、レイヤ間の重ね合わせのずれ量を検査する際に用いられる合わせずれ検査マークにおいて、第１のレイヤでは環状を有した第１の環状パターンが形成されるとともに、第２のレイヤでは前記第１の環状パターンと同心円上に配置されかつ環状を有した第２の環状パターンが形成されることを特徴とする合わせずれ検査マークが提供される。
【発明の効果】
【０００９】
この発明によれば、レイヤ間の重ね合わせのずれ量を小さな面積のパターンで正確に測定することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明に係る合わせずれ測定方法および合わせずれ検査マークの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る合わせずれ量測定装置の構成を示すブロック図である。合わせずれ量測定装置１０は、ウエハ上に形成されたレイヤ間の重ね合わせ精度測定用のマーク（以下、合わせずれマークという）を用いて、レイヤ間の合わせずれ量を測定する装置である。
【００１２】
合わせずれマークは、レイヤ毎に形成される例えばリング状のパターンであり、レイヤ間の合わせずれ量は、測定対象レイヤの合わせずれマーク間（第１のレイヤの合わせずれマークと第２のレイヤの合わせずれマークとの間）の位置ずれ量（相対位置）が測定されることによって測定される。
【００１３】
合わせずれ量測定装置１０は、ＳＥＭ画像撮像機構１１と合わせずれ量算出機構１２を有しており、合わせずれ量算出機構１２が輪郭抽出部１３、設計データ入力部１４、合わせずれ量算出部１５を備えている。
【００１４】
ＳＥＭ画像撮像機構１１は、例えばＳＥＭ式測定機であり、電子線を用いて各レイヤの合わせずれマークを検出する。なお、ＳＥＭ画像撮像機構１１は、断面測定機（ＡＦＭ、ＳＥＭ、ＦＩＢ）やＧＤＳを用いて各レイヤの合わせずれマークを検出してもよい。ＳＥＭ画像撮像機構１１は、検出した合わせずれマークのＳＥＭ画像を撮像して合わせずれ量算出機構１２の輪郭抽出部１３に送る。
【００１５】
輪郭抽出部１３は、ＳＥＭ画像から輪郭パターン（輪郭データ）を抽出し、合わせずれ量算出部１５に送る。設計データ入力部１４は、外部装置（例えば、設計データの作成装置）から半導体回路パターンの設計データ（設計デザインデータ）を入力して、合わせずれ量算出部１５に送る。
【００１６】
合わせずれ量算出部１５は、輪郭データと、設計データとに基づいて、各レイヤ間の合わせずれ量を算出する。具体的には、合わせずれ量算出部１５は、輪郭データと設計データとを用いて合わせずれ量を複数個所、複数方向で算出し、この算出結果を用いてレイヤ間の合わせずれ量を算出する。
【００１７】
ここで、合わせずれ量算出機構１２のハードウェア構成について説明する。図２は、合わせずれ量算出機構のハードウェア構成を示す図である。合わせずれ量算出機構１２は、ＣＰＵ（Central Processing Unit）１、ＲＯＭ（Read Only Memory）２、ＲＡＭ（Random Access Memory）３、表示部４、入力部５を有している。合わせずれ量算出機構１２では、これらのＣＰＵ１、ＲＯＭ２、ＲＡＭ３、表示部４、入力部５がバスラインを介して接続されている。
【００１８】
ＣＰＵ１は、コンピュータプログラムであるずれ量算出プログラム（合わせずれ量算出プログラム）７を用いて合わせずれ量の算出を行う。表示部４は、液晶モニタなどの表示装置であり、ＣＰＵ１からの指示に基づいて、合わせずれ量や、合わせずれ量を算出する際に用いる種々の情報（合わせずれマーク、設計データ、輪郭データ）を表示する。入力部５は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報（合わせずれ量の算出対象となるレイヤを指定する指示、合わせずれ量の算出に必要なパラメータ等）を入力する。入力部５へ入力された指示情報は、ＣＰＵ１へ送られる。
【００１９】
ずれ量算出プログラム７は、ＲＯＭ２内に格納されており、バスラインを介してＲＡＭ３へロードされる。ＣＰＵ１はＲＡＭ３内にロードされたずれ量算出プログラム７を実行する。具体的には、合わせずれ量算出機構１２では、使用者による入力部５からの指示入力に従って、ＣＰＵ１がＲＯＭ２内からずれ量算出プログラム７を読み出してＲＡＭ３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ１は、この各種処理に際して生じる各種データをＲＡＭ３内に形成されるデータ格納領域に一時的に記憶させておく。
【００２０】
本実施の形態の合わせずれ量算出機構１２で実行されるずれ量算出プログラム７は、前述の各部（輪郭抽出部１３、設計データ入力部１４、合わせずれ量算出部１５）を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、輪郭抽出部１３、設計データ入力部１４、合わせずれ量算出部１５が主記憶装置上に生成される。
【００２１】
なお、合わせずれ量算出機構１２で実行されるずれ量算出プログラム７を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態の合わせずれ量算出機構１２で実行されるずれ量算出プログラム７をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、本実施形態のずれ量算出プログラム７を、ＲＯＭ等の記憶媒体に予め組み込んで合わせずれ量算出機構１２に提供するように構成してもよい。
【００２２】
つぎに、合わせずれマークの配置位置について説明する。図３は、合わせずれマークの配置位置を説明するための図である。図３では、合わせずれマーク（合わせズレ計測パターン）のウエハ内およびショット内の配置イメージを示している。合わせずれマーク（合わせずれ検査マーク）２５は、例えばラインアンドスペースパターン、狭スペースパターン、ホールパターン、欠陥率大パターン、二次元パターン、ベタパターンなどである。
【００２３】
ウエハ２１上には、矩形状からなる複数のショット２２が配置されるとともに、各ショット２２には１〜複数のチップが配置される。図３では、１ショット内に１つのチップ２３が配置される場合を示している。各ショット２２間には、ダイシングライン２４が設けられている。ダイシングライン２４は、ウエハ２１上に半導体回路装置（集積回路）が形成された後、各ショット２２（チップ２３）をウエハ２１から切り離す際に切断経路となるエリアである。
【００２４】
本実施の形態では、合わせずれマーク２５を小さく構成するとともに、合わせずれマーク２５をウエハ２１上の任意の位置に複数配置する。合わせずれマーク２５は、例えば、チップ２３内（ショット２２内）、ダイシングライン２４内にそれぞれ複数配置される。合わせずれ量測定装置１０は、上層側の合わせずれマークと、下層側の合わせずれマークとの相対的な位置の関係を合わせずれマーク２５間の複数方向（全方向）（少なくとも５つの方向）で比較し、この比較結果を用いて合わせずれ量を計測する。
【００２５】
なお、図３では、合わせずれマーク２５の配置される領域を矩形状で示しており、本実施の形態の合わせずれマーク２５の形状は、例えば環状、円状、多角形状または多角形の環状である。
【００２６】
つぎに、合わせずれマーク２５の合わせずれ量について説明する。図４は、合わせずれマークの合わせずれ量を説明するための図である。図４の（ａ）は、合わせずれが無い場合のイメージ図であり、（ｂ）は、各レイヤで合わせずれが発生した場合のイメージを示している。
【００２７】
ウエハ上に半導体装置を形成していく際には、各レイヤのパターンが順番に積層されていく。このとき、各レイヤのパターンとともにレイヤ毎の合わせずれマーク２５が形成される。各レイヤで形成される合わせずれマーク２５は、それぞれ異なる半径を有した円状などをなしている。ここでは、上層側の合わせずれマーク２５が下層側の合わせずれマーク２５よりも半径が小さくなるよう、各合わせずれマーク２５を設計しておく。したがって、ウエハへの加工工程が進むに従って、合わせずれマーク２５の半径が小さくなっていく。また、１つの領域に形成されるレイヤ毎の合わせずれマーク２５は、それぞれの合わせずれマーク２５の中心位置が同じとなるよう、形成していく。
【００２８】
図４の（ａ）および（ｂ）では、レイヤＬ４、レイヤＬ３、レイヤＬ２、レイヤＬ１の順番で合わせずれマーク２５を形成した場合を示している。図４の（ａ）は、各レイヤＬ１〜Ｌ４での合わせずれマーク２５に合わせずれが発生していない場合の合わせずれマーク２５を示している。（ａ）に示すように、合わせずれが無い場合は、各レイヤＬ１〜Ｌ４の合わせずれマーク２５が同心円状に並び、各合わせずれマーク２５の中心がレイヤＬ４で形成された合わせずれマーク２５の中心Ｃと同じ位置になる。
【００２９】
図４の（ｂ）は、各レイヤＬ１〜Ｌ４での合わせずれマーク２５に合わせずれが発生している場合の合わせずれマーク２５を示している。（ｂ）に示すように、合わせずれが有る場合は、各レイヤＬ１〜Ｌ３の合わせずれマーク２５の中心位置が、レイヤＬ４で形成された合わせずれマーク２５の中心Ｃと異なる位置になる。
【００３０】
図４の（ｃ）は、（ｂ）の場合の各レイヤＬ１〜Ｌ４の合わせずれマーク２５の中心位置を示している。（ｃ）に示すように、レイヤＬ３，Ｌ２，Ｌ１の合わせずれマーク２５の各中心位置ｃ３、ｃ２、ｃ１は、それぞれレイヤＬ４との合わせずれ量に応じた距離だけ、レイヤＬ４での中心Ｃから離れた距離に位置することとなる。
【００３１】
合わせずれ量測定装置１０は、全てのレイヤＬ１〜Ｌ４間の合わせずれ量を測定する。例えば、レイヤＬ１は、レイヤＬ２、レイヤＬ３、レイヤＬ４のそれぞれとの間での合わせずれ量が測定される。
【００３２】
つぎに、合わせずれマーク２５が多角形の環状である場合の合わせずれマーク２５の構成の一例について説明する。図５は、合わせずれマークが多角形の環状である場合の構成の一例を示す図である。図５では、主要レイヤ（ライン系、ホール系）毎に設計された合わせずれマーク２５を示している。
【００３３】
同図に示すように、Ｍ１（メタル）レイヤＬｍ１、ＧＣ（ゲート）レイヤＬｇｃ、ＡＡ（アクティブ）レイヤＬａａでは、それぞれ八角形の環状パターンを合わせずれマーク２５としている。また、ＣＳ（ホール）レイヤＬｃｓでは、八角形の環状領域に矩形状のパターンを複数配置したパターンを合わせずれマーク２５としている。
【００３４】
ウエハ２１上に半導体回路装置を形成する際には、ＡＡレイヤＬａａ、ＧＣレイヤＬｇｃ、ＣＳレイヤＬｃｓ、Ｍ１レイヤＬｍ１の順番で、パターン形成が行われる。したがって、ウエハ２１上に形成される合わせずれマーク２５も、ＡＡレイヤＬａａ、ＧＣレイヤＬｇｃ、ＣＳレイヤＬｃｓ、Ｍ１レイヤＬｍ１の順番で形成される。
【００３５】
なお、必要に応じて、矩形状の合わせずれマーク２５を配置してもよい。例えば、Ｍ１レイヤＬｍ１とＧＣレイヤＬｇｃとが直交するよう、矩形状のＭ１レイヤＬｍ１と矩形状のＧＣレイヤＬｇｃとを配置するとともに、Ｍ１レイヤＬｍ１とＧＣレイヤＬｇｃの中央部にＣＳレイヤＬｃｓを配置しておいてもよい。
【００３６】
つぎに、合わせずれ量の計測方法について説明する。なお、ここでは、各レイヤで形成される合わせずれマーク２５が、円環状である場合について説明する。まず、第１の合わせずれ量の計測方法について説明する。図６は、第１の合わせずれ量の計測方法を説明するための図である。図６では、合わせずれマーク２５の画像を取得して、取得した合わせずれマーク２５の画像から輪郭データを抽出し、下層レイヤと上層レイヤとの位置関係から合わせずれ量（残差）を計測する手順を示している。なお、ここでのレイヤＬｕ，Ｌｄの一方が特許請求の範囲に記載の第１のレイヤに対応し、他方が特許請求の範囲に記載の第２のレイヤに対応する。したがって、レイヤＬｕ，Ｌｄの合わせずれマーク２５の一方が、特許請求の範囲に記載の第１の環状パターンに対応し、他方が特許請求の範囲に記載の第２の環状パターンに対応する。
【００３７】
合わせずれ量測定装置１０のＳＥＭ画像撮像機構１１は、測定対象となっているレイヤ（上層側のレイヤＬｕおよび下層側のレイヤＬｄ）のＳＥＭ画像を撮像することによって、合わせずれマーク２５の合わせずれ実パターンを取得する（ｓ１）。これらのレイヤＬｕ，ＬｄのＳＥＭ画像は、輪郭抽出部１３に送られる。
【００３８】
輪郭抽出部１３は、各レイヤＬｕ，ＬｄのＳＥＭ画像から，合わせずれ実パターンの輪郭データを抽出して、輪郭データを合わせずれ量算出部１５に送る。合わせずれ量算出部１５は、レイヤＬｕの輪郭データとレイヤＬｄの輪郭データとの間の距離（残差）を測定する。例えば、レイヤＬｕの半径がレイヤＬｄの半径よりも小さい場合、レイヤＬｕの外周側の外形の輪郭と、レイヤＬｄの内周側の外形の輪郭との距離が、レイヤＬｕ，Ｌｄ間の残差として測定される。具体的には、合わせずれ量算出部１５は、レイヤＬｕとレイヤＬｄとの間の残差を複数個所、複数方向（レイヤＬｕからレイヤＬｄへ向かう方向またはレイヤＬｄからレイヤＬｕへ向かう方向）で測定する（ｓ２）。そして、合わせずれ量算出部１５は、各方向で測定した残差に基づいて、下層側のレイヤＬｄに対する上層側のレイヤＬｕの重ね合わせの合わせずれ量を算出する。このとき、合わせずれ量算出部１５は、レイヤＬｄとレイヤＬｕの間の低次成分および高次成分の合わせずれ量を算出する。
【００３９】
つぎに、第２の合わせずれ量の計測方法について説明する。図７は、第２の合わせずれ量の計測方法を説明するための図である。図７では、各レイヤの合わせずれマーク２５に対して、それぞれ対応するデザインデータをマッチングさせ、下層と上層とのデザインデータの差から合わせずれ量を計測する手順を示している。
【００４０】
合わせずれ量測定装置１０のＳＥＭ画像撮像機構１１は、測定対象となっている上層側のレイヤＬｕおよび下層側のレイヤＬｄのＳＥＭ画像を撮像することによって、合わせずれマーク２５の合わせずれ実パターンを取得する（ｓ１１）。これらのレイヤＬｕ，ＬｄのＳＥＭ画像は、輪郭抽出部１３に送られる。ここでの輪郭抽出部１３は、ＳＥＭ画像から輪郭データを抽出することなく、ＳＥＭ画像を合わせずれ量算出部１５に送る。
【００４１】
設計データ入力部１４は、外部装置から半導体回路パターンの設計データ（以下、ＧＤＳという）を入力して、合わせずれ量算出部１５に送る。図７では、ＧＤＳを点線で図示している。合わせずれ量算出部１５は、合わせずれ実パターンのＳＥＭ画像と、ＧＤＳとのデザインマッチングを行う（ｓ１２）。具体的には、レイヤＬｕのＧＤＳのパターン位置を、レイヤＬｕのＳＥＭ画像に対応する位置に移動させる。さらに、レイヤＬｄのＧＤＳのパターン位置を、レイヤＬｄのＳＥＭ画像に対応する位置に移動させる。換言すると、レイヤＬｕのＳＥＭ画像の形状をレイヤＬｕのＧＤＳのパターン形状で補正するとともに、レイヤＬｄのＳＥＭ画像の形状をレイヤＬｄのＧＤＳのパターン形状で補正する。これにより、ＧＤＳ上のパターン位置が、ＳＥＭ画像上の合わせずれマーク２５に対応する位置に移動させられる。
【００４２】
合わせずれ量算出部１５は、ＳＥＭ画像上の合わせずれマーク２５に対応する位置に移動させられたレイヤＬｕ，ＬｄのＧＤＳに基づいて、レイヤＬｄに対するレイヤＬｕの合わせずれ量を計測する（ｓ１３）。例えば、レイヤＬｕの半径がレイヤＬｄの半径よりも小さい場合、レイヤＬｕの外周側の外形の輪郭と、レイヤＬｄの内周側の外形の輪郭との距離が、レイヤＬｕ，Ｌｄ間の残差として測定される。ここでの合わせずれ量算出部１５は、レイヤＬｕとレイヤＬｄとの間のパターン位置関係として、複数個所、複数方向でのレイヤＬｕ，Ｌｄ間の残差を測定する。合わせずれ量算出部１５は、各方向で測定された残差に基づいて、下層側のレイヤＬｄに対する上層側のレイヤＬｕの重ね合わせの合わせずれ量を算出する。
【００４３】
なお、ここでは合わせずれ量算出部１５がレイヤＬｕとレイヤＬｄとの間の残差を複数個所、複数方向で測定する場合について説明したが、合わせずれ量算出部１５は、レイヤＬｕとレイヤＬｄとの中心位置のずれ量を測定してもよい。この場合、合わせずれ量算出部１５は、ＧＤＳに基づいて実パターンの収差量（露光装置による収差量）を算出し、実パターンデータから収差量を除去したパターンデータを算出する。そして、合わせずれ量算出部１５は、収差量を除去したパターンデータに基づいて、実パターンの中心位置を予測する。さらに、合わせずれ量算出部１５は、予測した実パターンの中心位置を用いて、収差量を除去したパターンデータとＧＤＳとのマッチングを行う。具体的には、レイヤＬｕ，ＬｄのＧＤＳの中心位置を、予測した実パターンの中心位置に対応する位置に移動させる。そして、合わせずれ量算出部１５は、ＧＤＳ上でのレイヤＬｕとレイヤＬｄとの間の合わせずれ量を計測する。
【００４４】
また、ここでは第２の合わせずれ量の計測方法を行う際に、レイヤＬｕとレイヤＬｄの中心位置のずれ量を用いる場合について説明したが、第１の合わせずれ量の計測方法を行う際に、レイヤＬｕとレイヤＬｄの中心位置のずれ量を用いてもよい。
【００４５】
また、本実施の形態では、合わせずれマーク２５の実パターンのＳＥＭ画像とＧＤＳとのデザインマッチングを行う場合について説明したが、合わせずれマーク２５の実パターンを円環状などの所定の形状に近似してもよい。
【００４６】
また、本実施の形態では、ＧＤＳから算出した実パターンの収差量を用いて実パターンの中心位置を予測する場合について説明したが、他の方法によって実パターンの中心位置を予測してもよい。例えば、実パターンデータとＧＤＳを用いて実パターンの中心位置を予測してもよい。また、現像後の形状（リソ形状）をシミュレーションすることによって、実パターンの中心位置を予測してもよい。
【００４７】
図８は、実パターンデータとＧＤＳを用いて実パターンの中心位置を予測する手順を説明するための図であり、図９は、リソ形状をシミュレーションすることによって実パターンの中心位置を予測する手順を説明するための図である。
【００４８】
図８に示すように、実パターンデータとＧＤＳを用いて実パターンの中心位置を予測する場合には、輪郭抽出部１３が実パターン７１の輪郭データ７２を抽出する（ｓ２１）。そして、合わせずれ量算出部１５が、ＧＤＳ７３と輪郭データ７２を比較して（ｓ２２）、残差を算出する。そして、合わせずれ量算出部１５は、残差に基づいて実パターンの中心位置ｃ５を予測する（ｓ２３）。
【００４９】
また、図９に示すように、リソ形状をシミュレーションすることによって実パターンの中心位置を予測する場合には、合わせずれ量算出部１５が、実パターンに露光装置の収差量を与えて、実パターンに対応するリソ形状（収差有りのリソ形状）８１を算出する（ｓ３１）。また、合わせずれ量算出部１５は、収差量の乗っていないＧＤＳに基づいて、リソ形状（収差無しのリソ形状）８２を算出する（ｓ３２）。さらに、合わせずれ量算出部１５は、収差有りのリソ形状８１と収差無しのリソ形状８２とを比較して、実パターンの中心位置ｃ７を予測する（ｓ３３）。
【００５０】
合わせずれ量測定装置１０によってレイヤ間の合わせずれ量が測定された後、この合わせずれ測定結果と、予め測定しておいた寸法測定結果や形状結果を用いて、種々の処理が行われる。例えば、ＤＦＭ制御、設計へのフィードバック、ＯＰＣシミュレーション、合わせずれ量管理、寸法線幅管理、形状管理、重ね合わせ制御、寸法制御、形状のＡＰＣ制御、合わせズレ判定、寸法線幅判定、形状判定などが行われる。
【００５１】
半導体デバイスなどの半導体装置を製造する際には、各レイヤの加工処理を行う度に、合わせずれ量測定装置１０によってレイヤ間の合わせずれ量が測定される。そして、各レイヤでの合わせずれ量が正常範囲内であるか否かを判断しながら、半導体デバイスが製造される。
【００５２】
以上のように、半導体装置の製造工程の際に、円環状の合わせずれマーク２５を用いて種々の方向での残差を計測するので、合わせずれ量の測定誤差を低減できる。したがって、設計データに対する実パターンの合わせずれ量を、ロット間、ウエハ間、ショット間、ショット内、チップ内で向上させることができる。これにより、プロセスコントール（ＡＰＣ制御）による精度向上、歩留まり改善、付帯作業時間や測定時間の短縮などが可能となる。
【００５３】
このように第１の実施の形態によれば、レイヤ間の重ね合わせのずれ量を小さな面積の合わせずれマーク２５で正確に測定することが可能になる。また、合わせずれマーク２５の実パターンと、合わせずれマーク２５の設計データとを用いて、レイヤ間の合わせずれ量を算出するので、正確な合わせずれ量を精度良く算出することが可能となる。また、実パターンの輪郭データを抽出するとともに、抽出した輪郭データを用いてレイヤ間の合わせずれ量を算出するので、容易に合わせずれ量を算出することが可能となる。
（第２の実施の形態）
【００５４】
つぎに、図１０〜図１３を用いてこの発明の第２の実施の形態について説明する。第２の実施の形態では、フォトリソグラフィ工程や加工工程を行う際に、ショット内やチップ内に発生する欠陥の最適な検査条件を決定する。
【００５５】
従来、フォトリソグラフィ工程や加工工程の際に行われる欠陥検査では、シミュレーションや欠陥検査装置を用いて、ウエハ上の欠陥が半導体装置の不良になり得るか否かの判定を行っていた。ところが、この方法では、ショット内の検査位置に関係なく、所定の検査条件を欠陥検査装置に設定して欠陥検査を行っていた。このため、欠陥検査時間に長時間を要していた。一方、欠陥検査時間を短縮した場合には、検査精度が悪化するという問題があった。
【００５６】
そこで、本実施の形態では、ショット内の検査位置（後述のメッシュエリア）毎に検査位置に応じた検査条件を設定してショット内の欠陥検査を行う。すなわち、ショット内に複数の検査エリアを設定し、検査エリア毎の予測検査時間に基づいて、各検査エリアでの効率的な検査条件を決定する。さらに、予め欠陥サイズが判明している場合には、欠陥サイズに応じた欠陥検査順序を設定して欠陥検査を行う。
【００５７】
図１０は、本発明の第２の実施の形態に係る欠陥検査条件設定装置の構成を示すブロック図である。欠陥検査条件設定装置５０は、ウエハ上に形成されたパターンの欠陥検査を行う欠陥検査装置３０に欠陥検査の際の検査条件を設定する装置である。欠陥検査条件設定装置５０は、現像後レジストパターン、エッチング後パターン、成膜後パターンなど何れのパターンに対して欠陥検査条件を設定してもよい。なお、欠陥検査装置３０がフォトマスクの欠陥検査を行う場合には、欠陥検査条件設定装置５０は、フォトマスクの欠陥検査条件を欠陥検査装置３０に設定してもよい。
【００５８】
欠陥検査条件設定装置５０は、指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６、制御部５９を有している。指示入力部５１は、欠陥検査を行うパターンの設計データ、欠陥検査装置３０に設定できる検査条件（検査エリアの単位サイズ、検査速度など）、検査条件や検査順序を設定する際に用いる検査優先度に関する情報（以下、検査優先度情報という）を入力する。検査優先度情報は、検査条件や検査順序を設定する際の設定の判断材料として用いられる情報であり、欠陥検査の測定対象となる位置（測定点）の個数、検査する欠陥のサイズ、欠陥形状などの情報（判断の基準値）である。本実施の形態では、複数種類の検査条件を用意しておき、検査優先度情報に応じた検査条件を後述のメッシュエリア毎に設定する。なお、検査条件、検査優先度情報は、欠陥検査条件設定装置５０の使用者がマウスやキーボードを介して入力してもよいし、外部装置（検査条件や検査優先度情報の記憶装置）などから入力してもよい。
【００５９】
測定点抽出部５２は、設計データを用いて、欠陥検査対象の測定点をショット内またはチップ内から抽出する。なお、本実施の形態では、欠陥検査をショット毎に行う場合について説明する。メッシュエリア設定部５３は、ショット内のエリアを複数のメッシュエリアに分割する。
【００６０】
検査条件設定部５５は、メッシュエリア内の測定点の個数、欠陥のサイズ、欠陥形状などに基づいて、複数種類の検査条件の中からメッシュエリアに応じた検査条件をメッシュエリア毎に設定する。また、検査条件設定部５５は、メッシュエリア内の測定点の個数、欠陥のサイズ、欠陥形状などに基づいて、各メッシュエリア内での欠陥検査順序を設定する。検査条件設定部５５は、欠陥として検出される可能性が高い順番で欠陥検査が行われるよう、各メッシュ内での欠陥検査順序を設定する。
【００６１】
出力部５６は、欠陥検査装置３０に接続されており、検査条件設定部５５が設定したメッシュエリア毎の検査条件、欠陥検査順序を、欠陥検査装置３０に出力する。制御部５９は、指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６を制御する。
【００６２】
ここで、欠陥検査条件設定装置５０のハードウェア構成について説明する。図１１は、欠陥検査条件設定装置のハードウェア構成を示す図である。なお、図１１の各構成要素のうち図２に示す第１の実施の形態の合わせずれ量算出機構１２と同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
【００６３】
欠陥検査条件設定装置５０は、合わせずれ量算出機構１２と同様に、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、表示部４、入力部５を有している。ＣＰＵ１は、コンピュータプログラムである検査条件設定プログラム４７を用いて合わせずれ量の算出を行う。検査条件設定プログラム４７は、ＲＯＭ２内に格納されており、バスラインを介してＲＡＭ３へロードされる。ＣＰＵ１はＲＡＭ３内にロードされた検査条件設定プログラム４７を実行する。
【００６４】
本実施の形態の欠陥検査条件設定装置５０で実行される検査条件設定プログラム４７は、前述の各部（指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６、制御部５９）を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、指示入力部５１、測定点抽出部５２、メッシュエリア設定部５３、検査条件設定部５５、出力部５６、制御部５９が主記憶装置上に生成される。
【００６５】
つぎに、欠陥検査条件の設定処理手順について説明する。図１２は、欠陥検査条件の設定処理手順を示すフローチャートである。欠陥検査条件設定装置５０の指示入力部５１には、予め欠陥検査を行うパターンの設計データを入力しておく。
【００６６】
測定点抽出部５２は、設計データを用いて、欠陥検査対象の測定点をショット内から抽出する（ステップＳ１０）。この後、指示入力部５１には、欠陥検査装置３０に設定できる検査条件や検査優先度情報が入力される。
【００６７】
検査条件としては、例えば広い検査エリアでの欠陥検査に適した検査条件として、５０μｍ×５０μｍの検査エリアであって、この検査エリアを６０ｓｅｃの検査速度で欠陥検査する検査条件を第１の検査条件として入力しておく。また、狭い検査エリアでの欠陥検査に適した検査条件として、４．２μｍ×４．２μｍの検査エリアであって、この検査エリアを２．５ｓｅｃの検査速度で欠陥検査する検査条件を第２の検査条件として入力しておく。これにより、検査条件設定部５５は、第１の検査条件と第２の検査条件を、欠陥検査装置３０に設定できる検査条件として登録する（ステップＳ２０）。
【００６８】
また、検査優先度情報には、例えば測定点数が所定数（例えば２５個）以上である場合には、第１の検査条件を用いるとともに、測定点数が所定数（例えば２５個）未満である場合には、第２の検査条件を用いることなどを規定しておく。
【００６９】
つぎに、メッシュエリア設定部５３は、ショット内を複数に分割してショット内に複数のメッシュエリアを設定する（ステップＳ３０）。図１３は、メッシュエリアの設定処理を説明するための図である。ステップＳ１０の処理で説明したように、ショット内の検査エリア６１から測定点Ｐが抽出された後（ｓ４１）、ショット内がメッシュ分解されてメッシュエリア６２が設定される（ｓ４２）。メッシュエリア６２を設定する際には、メッシュエリア設定部５３は、検査条件として設定できる検査エリアサイズに応じたサイズのメッシュエリア６２をショット内に設定してもよい。例えば、メッシュエリア設定部５３は、大きなサイズの検査エリアサイズを設定できる場合には、大きなサイズのメッシュエリア６２を設定し、小さなサイズの検査エリアサイズを設定できる場合には、小さなサイズのメッシュエリア６２を設定してもよい。
【００７０】
つぎに、検査条件設定部５５は、メッシュエリア６２毎の測定点数を抽出する。このとき、メッシュエリア６２毎の欠陥サイズや欠陥形状が検出済みである場合には、検査条件設定部５５は、メッシュエリア６２毎の欠陥サイズや欠陥形状を抽出しておく（ステップＳ４０）。
【００７１】
そして、検査条件設定部５５は、メッシュエリア６２毎の測定点数、欠陥サイズ、欠陥形状に基づいて、登録済みの検査条件の中からメッシュエリア６２に応じた検査条件をメッシュエリア６２毎に設定する。本実施の形態では、第１の検査条件と第２の検査条件を登録しているので、各メッシュエリア６２には第１の検査条件または第２の検査条件が設定される。例えば、検査優先度情報として、測定点数が２５個以上である場合に第１の検査条件を用いることが規定されている場合には、２５個以上の測定点Ｐが抽出されたメッシュエリア６２に第１の検査条件が設定される。一方、測定点数が２５個未満である場合に第２の検査条件を用いることが規定されている場合には、２５個未満の測定点Ｐが抽出されたメッシュエリア６２に第２の検査条件が設定される。
【００７２】
なお、検査優先度情報として、欠陥サイズや欠陥形状に応じた検査条件を規定しておいてもよい。加工不良の発生しやすい欠陥を多く含む場合は第１の検査条件を設定するよう規定しておき、加工不良の発生しやすい欠陥を少ししか含まない場合は第２の検査条件を設定するよう規定しておく。例えば、所定サイズの欠陥を所定数以上含む場合には、第１の検査条件を設定するよう規定しておいてもよい。また、所定形状の欠陥を所定数以上含む場合には、第１の検査条件を設定するよう規定しておいてもよい。
【００７３】
つぎに、検査条件設定部５５は、各メッシュエリア６２内の測定点数、欠陥サイズ、欠陥形状などに基づいて、各メッシュエリア６２内での欠陥検査順序を設定する。検査条件設定部５５は、欠陥として検出される可能性が高い測定点Ｐの順番で欠陥検査が行われるよう、欠陥検査順序を設定する。例えば、検査条件設定部５５は、欠陥サイズの大きい順番で各測定点Ｐを欠陥検査するよう検査順序を設定してもよい。また、検査条件設定部５５は、各測定点Ｐでの欠陥形状を形状の種類別に分別するとともに、欠陥として検出されやすい欠陥計上の順番に欠陥検査順序を設定してもよい（ステップＳ５０）。
【００７４】
検査条件設定部５５が設定したメッシュエリア６２毎の検査条件と、各メッシュエリア６２内での欠陥検査順序は、出力部５６を介して欠陥検査装置３０に送られる。これにより、欠陥検査装置３０は、欠陥条件設定検査装置５０からの指示に従った欠陥検査を行う。
【００７５】
半導体デバイスなどの半導体装置を製造する際には、各レイヤの加工処理を行う度に、欠陥条件設定検査装置５０によってメッシュエリア６２毎の検査条件と各メッシュエリア６２内での欠陥検査順序が設定される。そして、各レイヤで欠陥検査が行なわれながら半導体デバイスが製造される。
【００７６】
なお、本実施の形態では、ショット内の測定点を抽出した後であって検査エリア６１をメッシュ化する前に、第１および第２の検査条件を登録する場合について説明したが、第１および第２の検査条件はショット内の測定点を抽出する前に登録しておいてもよい。また、第１および第２の検査条件は検査エリア６１をメッシュ化した後に登録してもよい。
【００７７】
このように第２の実施の形態によれば、検査条件と欠陥検査順序が検査優先度情報およびメッシュエリア６２内の測定点数などに基づいて、メッシュエリア６２毎に設定されるので、欠陥検査を精度良く短時間で行なうことが可能になる。
【図面の簡単な説明】
【００７８】
【図１】第１の実施の形態に係る合わせずれ量測定装置の構成を示すブロック図である。
【図２】合わせずれ量算出機構のハードウェア構成を示す図である。
【図３】合わせずれマークの配置位置を説明するための図である。
【図４】合わせずれマークの合わせずれ量を説明するための図である。
【図５】合わせずれマークが多角形の環状である場合の構成の一例を示す図である。
【図６】第１の合わせずれ量の計測方法を説明するための図である。
【図７】第２の合わせずれ量の計測方法を説明するための図である。
【図８】実パターンデータとＧＤＳを用いて実パターンの中心位置を予測する手順を説明するための図である。
【図９】リソ形状をシミュレーションすることによって実パターンの中心位置を予測する手順を説明するための図である。
【図１０】第２の実施の形態に係る欠陥検査条件設定装置の構成を示すブロック図である。
【図１１】欠陥検査条件設定装置のハードウェア構成を示す図である。
【図１２】欠陥検査条件の設定処理手順を示すフローチャートである。
【図１３】メッシュエリアの設定処理を説明するための図である。
【符号の説明】
【００７９】
７ ずれ量算出プログラム、１０ 合わせずれ量測定装置、１３ 輪郭抽出部、１４ 設計データ入力部、１５ 合わせずれ量算出部、２５ 合わせずれマーク、４７ 検査条件設定プログラム、５０ 欠陥検査条件設定装置、５２ 測定点抽出部、５３ メッシュエリア設定部、５５ 検査条件設定部、Ｌｕ，Ｌｄ レイヤ
【特許請求の範囲】
【請求項１】
複数レイヤのパターンを積層して作製される半導体装置に対してレイヤ間の重ね合わせのずれ量を合わせずれ量として測定する合わせずれ測定方法において、
第１のレイヤで環状に形成された第１の環状パターンと前記第１の環状パターンと同心円上に配置されるよう第２のレイヤで環状に形成された第２の環状パターンとの距離を測定するとともに、この測定結果を用いて前記合わせずれ量を算出するずれ算出ステップを含むことを特徴とする合わせずれ測定方法。
【請求項２】
前記ずれ算出ステップは、
前記第１および第２の環状パターンとして形成された実パターンの位置と前記第１および第２の環状パターンの設計データとを用いて、前記第１の環状パターンと前記第２の環状パターンとの合わせずれ量を算出することを特徴とする請求項１に記載の合わせずれ測定方法。
【請求項３】
前記ずれ算出ステップは、
前記実パターンから前記実パターンの輪郭データを抽出するとともに、抽出した輪郭データを用いて前記第１の環状パターンと前記第２の環状パターンとの合わせずれ量を算出することを特徴とする請求項２に記載の合わせずれ測定方法。
【請求項４】
前記ずれ算出ステップは、
前記第１の環状パターンと前記第２の環状パターンとの距離を、前記第１の環状パターンから第２の環状パターンへ向かう少なくとも５つの方向で測定することを特徴とする請求項１〜３のいずれか１つに記載の合わせずれ測定方法。
【請求項５】
半導体装置製造工程の各レイヤで形成されるとともに、レイヤ間の重ね合わせのずれ量を検査する際に用いられる合わせずれ検査マークにおいて、
第１のレイヤでは環状を有した第１の環状パターンが形成されるとともに、第２のレイヤでは前記第１の環状パターンと同心円上に配置されかつ環状を有した第２の環状パターンが形成されることを特徴とする合わせずれ検査マーク。
【請求項１】
複数レイヤのパターンを積層して作製される半導体装置に対してレイヤ間の重ね合わせのずれ量を合わせずれ量として測定する合わせずれ測定方法において、
第１のレイヤで環状に形成された第１の環状パターンと前記第１の環状パターンと同心円上に配置されるよう第２のレイヤで環状に形成された第２の環状パターンとの距離を測定するとともに、この測定結果を用いて前記合わせずれ量を算出するずれ算出ステップを含むことを特徴とする合わせずれ測定方法。
【請求項２】
前記ずれ算出ステップは、
前記第１および第２の環状パターンとして形成された実パターンの位置と前記第１および第２の環状パターンの設計データとを用いて、前記第１の環状パターンと前記第２の環状パターンとの合わせずれ量を算出することを特徴とする請求項１に記載の合わせずれ測定方法。
【請求項３】
前記ずれ算出ステップは、
前記実パターンから前記実パターンの輪郭データを抽出するとともに、抽出した輪郭データを用いて前記第１の環状パターンと前記第２の環状パターンとの合わせずれ量を算出することを特徴とする請求項２に記載の合わせずれ測定方法。
【請求項４】
前記ずれ算出ステップは、
前記第１の環状パターンと前記第２の環状パターンとの距離を、前記第１の環状パターンから第２の環状パターンへ向かう少なくとも５つの方向で測定することを特徴とする請求項１〜３のいずれか１つに記載の合わせずれ測定方法。
【請求項５】
半導体装置製造工程の各レイヤで形成されるとともに、レイヤ間の重ね合わせのずれ量を検査する際に用いられる合わせずれ検査マークにおいて、
第１のレイヤでは環状を有した第１の環状パターンが形成されるとともに、第２のレイヤでは前記第１の環状パターンと同心円上に配置されかつ環状を有した第２の環状パターンが形成されることを特徴とする合わせずれ検査マーク。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−５０１４８（Ｐ２０１０−５０１４８Ａ）
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００８−２１０８３０（Ｐ２００８−２１０８３０）
【出願日】平成２０年８月１９日（２００８．８．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願日】平成２０年８月１９日（２００８．８．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]