回路モジュールおよび回路モジュールの実装方法
【課題】実装工程における半田接合性の低下を抑制し、信頼性の高い実装を実現することの可能な回路モジュールを提供する。
【解決手段】少なくとも、主表面である第１の面１０Ａに素子チップ２０を搭載するとともに、前記第１の面１０Ａと異なる第２の面１０Ｂを有する回路基板１０を具備し、前記回路基板が、前記第２の面で、半田層３０を介して実装基板１００に接続されており、前記第２の面は、配線導体層を具備する電気的接続領域Ｒ１と、前記電気的接続領域Ｒ１と離間して設けられ、配線導体層を具備しないで物理的接続のみを行う物理的接続領域Ｒ２とを具備し、前記第２の面と、前記実装基板１００との間が半田層を介して固着される回路モジュール１を提供する。
【解決手段】少なくとも、主表面である第１の面１０Ａに素子チップ２０を搭載するとともに、前記第１の面１０Ａと異なる第２の面１０Ｂを有する回路基板１０を具備し、前記回路基板が、前記第２の面で、半田層３０を介して実装基板１００に接続されており、前記第２の面は、配線導体層を具備する電気的接続領域Ｒ１と、前記電気的接続領域Ｒ１と離間して設けられ、配線導体層を具備しないで物理的接続のみを行う物理的接続領域Ｒ２とを具備し、前記第２の面と、前記実装基板１００との間が半田層を介して固着される回路モジュール１を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールおよび回路モジュールの実装方法に係り、特に、実装基板（マザーボード）への回路モジュールの実装に関する。
【背景技術】
【０００２】
例えば、図１３および図１４に示すように電子部品１２０を実装基板１００上に実装するに際しては、半田１３０が用いられることが多いが、電子部品(パッケージ)１２０と実装基板１００との熱膨張率の差から、半田部にクラックが生じ易いという問題が提起されている。
そしてこの問題を回避するために種々の実装方法が提案されている。
【０００３】
例えば、基板(実装基板)とリードレス部品の本体との間に、ランド厚よりも厚い絶縁層を設け、ランドとリードレス部品の電極との間に十分な厚みの半田を形成し得るようにし、熱膨張係数の相違に基づいて半田にかかる剪断応力を分散低減し、半田継手(接続部)の信頼性向上をはかるようにしている（特許文献１）。
【０００４】
また、チップ部品を両面テープで印刷配線板上に固着するとともに、チップ部品の電極と印刷配線板上の電極とを半田によって接着固定するにあたり、両面テープの厚さを厚くするとともにヤング率を半田のヤング率よりも小さくなるようにし、両面テープの熱膨張が半田に干渉しないようにした構造も提案されている（特許文献２）。
【０００５】
さらに、電子部品に、プリント板側に向けて突出するインシュレータ部を設け、半田による接着領域を確保するようにした構成も提案されている（特許文献３）。
【０００６】
加えて、チップ部品を実装基板上に実装するに際し、熱膨張係数の差による熱応力の発生を緩和し、半田接合部へのクラックなどの発生を防止するためにチップ部品下に相当する実装基板上の領域にスリットを形成した構造も提案されている（特許文献４）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０４−１７１７９０号公報
【特許文献２】特開平０５−０６７８５８号公報
【特許文献３】特開平１１−０２６９１０号公報
【特許文献４】特開２０００−１５１０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１，２，３の実装構造においては、電子部品と、実装基板との間に絶縁性部材を挟み込むことで、間隙を大きくして、半田量を多くし、熱膨張率の差による半田クラック等の発生を抑制し得るようにしている。
この構成によれば、半田接合に際し、電子部品と、実装基板との間に絶縁性部材が介在することで、間隙を十分に取ることができ、保持し得る半田の量を多くすることができ、接合性を高めることができる。
しかしながら、これら絶縁性部材の存在により、熱伝導性が低下し、電子部品がパワートランジスタなどの電力素子である場合には、放熱性が低下し、本来、実装基板側に放熱されていた熱が、電子部品に残留することになり、電子部品の劣化の原因となりやすい。特に、多数の部品を実装するために繰り返し半田リフロー工程を必要とする実装構造の場合には、特に繰り返し加熱工程を経る実装工程中における放熱性の低下による熱ストレスの発生という問題もあった。
【０００９】
一方、特許文献４では、スリットにより、実装基板が変形し得るようにし、応力緩和を図ることで、半田クラックの発生を抑制するものであるが、実装基板の変形による、配線パターンの位置ずれも問題となっていた。
【００１０】
以上のように、電子部品をマザーボードに半田実装するに際し、電子部品パッケージとマザーボードとの熱膨張率が異なるため、熱負荷により半田接合部にクラックが発生することがあり、種々の提案がなされているが、クラックの発生を低減し、半田接合性の向上をはかるとともに、実装工程中あるいは使用中における熱ストレスに起因する局所的な温度上昇を抑制することの可能な実装方法が求められている。
【００１１】
本発明は、前記実情に鑑みてなされたものであり、実装工程における半田接合性の低下を抑制し、信頼性の高い実装を実現することの可能な回路モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明では、少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面を有する回路基板を具備し、前記回路基板が、前記第２の面で、半田層を介して実装基板に接続されており、前記第２の面は、配線導体層を具備する電気的接続領域と、前記電気的接続領域と離間して設けられ、配線導体層を具備しないで物理的接続のみを行う物理的接続領域とを具備し、前記第２の面と、前記実装基板との間が半田層を介して固着される回路モジュールを提供する。
この構成によれば、回路モジュールを実装基板に実装する際、電気的接続のない領域でも、半田層を介して、実装基板に当接されているため、配線導体層と、前記実装基板との間を接続する半田層の体積を増大することができる。また、半田接合部を増加することになるため、応力の分散をはかることができ、実装時の熱負荷によるクラックの発生を抑制することができる。
【００１３】
また本発明は、上記回路モジュールにおいて、前記第２の面は、前記第１の面に相対向して設けられ、前記電気的接続領域と前記物理的接続領域とは、前記第２の面内で対称に配置されたことを特徴とする。
この構成によれば、応力の分散をはかることができる。
【００１４】
また本発明は、上記回路モジュールにおいて、前記電気的接続領域は、前記回路基板に形成された突出部であり、前記突出部に配線導体層が形成されたことを特徴とする。
この構成によれば、突出部が電気的接続領域を構成するため半田接続性が良好となる。
【００１５】
また本発明は、上記回路モジュールにおいて、前記突出部は、前記回路基板と一体形成され、表面に配線導体層が形成されたことを特徴とする。
この構成によれば、突出部は回路基板とは一体形成されるため、実装作業性が良好である。
【００１６】
また本発明は、上記回路モジュールにおいて、前記電気的接続領域の配線導体層は、繰り返しパターンで構成され、パターン間に半田が充填可能に構成されたことを特徴とする。
この構成によれば、繰り返しパターン間に半田が充填されるため、強固な固定が実現される。
【００１７】
また本発明は、上記回路モジュールにおいて、前記電気的接続領域は、前記第２の面内に形成され、前記物理的接続領域は、前記第２の面から隣接面に盛り上がるとともに、実装基板上に広がるように充填される半田によって接続されることを特徴とする。
この構成によれば、実装基板上の配線層が第２の面と対向する領域内に収まるため、短絡の恐れもなく、確実な接続が可能となる。
【００１８】
また本発明は、少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面とを有する回路基板を具備した回路モジュールを用意する工程と、前記回路モジュールの第２の面のうち電気的接続領域を、実装基板上の配線層に当接するとともに、物理的接続領域を、前記実装基板上の配線層の存在しない領域に当接させ、電気的接続領域および物理的接続領域と前記実装基板との間を半田層で固着する工程とを含む回路モジュールの実装方法を提供する。
この構成によれば、回路モジュールを実装基板に実装する際、電気的接続のない領域でも、半田層を介して、実装基板に当接されているため、配線導体層と、前記実装基板との間を接続する半田層の体積を増大することができる。また、半田接合部を増加することになるため、応力の分散をはかることができ、実装時の熱負荷によるクラックの発生を抑制することができる。
【００１９】
また本発明は、上記回路モジュールの製造方法において、前記回路モジュールを用意する工程は、前記回路基板を第２の面の電気的接続領域が突出するように一体成形する工程と、前記突出した領域に配線導体層を形成する工程とを含む。
この構成によれば、第２の面の電気的接続領域は回路基板とは一体形成されるため、製造が容易であり、かつ実装作業性も良好である。
【発明の効果】
【００２０】
本発明によれば、回路モジュールを実装基板に実装する際、回路モジュールの電気的接続領域以外に物理的接続領域も半田を介して、実装基板に当接されるため、半田回路モジュール接合部を多くし、応力の分散をはかるようにしており、実装時の熱負荷によるクラックの発生を抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す斜視図
【図２】本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図３】本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す斜視図
【図４】本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図５】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す斜視図
【図６】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図７】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す変形例の要部拡大断面図
【図８】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す変形例の要部拡大断面図
【図９】本発明の実施の形態４の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図１０】本発明の実施の形態４の回路モジュールを実装基板上に実装した状態を示す変形例の要部拡大断面図
【図１１】本発明の実施の形態５の回路モジュールを示す斜視図
【図１２】本発明の実施の形態５の変形例の回路モジュールを示す斜視図
【図１３】従来例の回路モジュールを実装基板上に実装した状態を示す斜視図
【図１４】従来例の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す斜視図、図２は同回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
本実施の形態の回路モジュール１は、図１及び図２に示すように、主表面である第１の面１０Ａにジャイロセンサを構成する素子チップ２０を搭載するとともに、この第１の面１０Ａに対向する第２の面１０Ｂとを有する回路基板１０で構成されている。そしてこの回路基板１０の第２の面１０Ｂは、配線導体層を具備する電気的接続領域Ｒ１と、前記電気的接続領域Ｒ１と離間して設けられ、配線導体層２１を具備しないで物理的接続のみを行う物理的接続領域Ｒ２とを具備し、この第２の面１０Ｂと、実装基板１００としてのプリント配線基板との間が半田層３０を介して固着されている。ここでこの回路基板１０は、第１の面１０Ａに素子搭載領域を構成する凹部が形成された立体基板である。そして、実装基板（マザーボード）１００上に形成されたパッド１０１上に、半田層３０を介して実装される。ここで回路基板１０上の実装面のパッドに接続される配線導体層２１、素子チップ実装面に形成されるダイパッド（素子搭載領域）及びボンディングパッドを含む配線導体層２１は、樹脂基板上にスパッタリング法で下地層を形成し、この下地層上にメッキ層を形成して、形成される。素子チップ２０と回路基板との接続はフリップチップボンディングでもよいし、ワイヤボンディングでもよい。
【００２４】
ここでは、物理的接続領域Ｒ２の分だけ、回路基板１０と実装基板１００との接続領域が増大し、半田層３０の形成領域（半田接合領域）を増大することができ、応力の分散をはかることができるため、実装時の熱負荷によるクラックの発生を抑制することができるとともに、この半田層３０が熱伝導性を有するため、回路モジュール１(回路基板１０)上の素子チップ２０の発熱効率よく放熱し、温度上昇を抑制することも可能となる。また、実装時における半田溶融時における熱効率も良好で、不要な加熱が皆無となる。
【００２５】
製造に際しては、第１の面１０Ａにジャイロセンサが搭載されるため、回路基板１０については、第１の面の方向性が維持されるように設計され、製造される。
【００２６】
ここで回路基板を構成する立体基板上に配線導体層を形成するに際しては、まず、回路基板１０の表面の全面に、無電解めっきあるいはＣＶＤやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、回路基板１０の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより形成すべき配線導体層の輪郭に沿って回路基板１０の表面を移動しつつ照射され、下地層のうち配線導体層のパターンに一致した部分（以下、「下地層」と呼ぶ。）と配線導体層のパターンに一致しない部分との境界領域の下地層を除去する。従って、回路基板１０の表面にはレーザビームが照射された輪郭内側の下地層（配線導体層のパターンに一致した下地層）と、下地層の輪郭に沿った部分のみがレーザビーム照射で除去された下地層（図示せず）とが残ることになる。但し、隣接する配線導体層の間隔が狭い場合においては、上述のように輪郭部分だけでなく配線導体層間の下地層を全てレーザビーム照射で除去することも可能である。
【００２７】
続いて、配線導体層のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで表面導体層を形成し、下地層以外の不要な下地めっき層をエッチングで除去すれば、所望の回路パターンが形成された回路基板を得ることができる。
【００２８】
このように、表面に配線導体層２１を有する回路基板１０を設計し、この回路基板上に素子チップ２０を配する。
【００２９】
そして、実装基板１００上のパッド１０１の存在する領域と存在しない領域に、半田層３０を形成した後、回路基板１０上に素子チップ２０を搭載した回路モジュールを位置合わせし、所望の温度に加熱し、半田リフローを行い、半田接続を行う。ここで、実装基板１００上のパッド１０１の存在する領域では、回路基板１０上の配線導体層２１と実装基板１００上のパッド１０１とを接続し、電気的接続領域Ｒ１を形成する。一方実装基板１００上のパッド１０１の存在しない領域では、回路基板１０と実装基板１００上とを半田接続し、物理的接続領域Ｒ２を形成する。この時、物理的接続領域Ｒ２の存在により、半田層３０の存在領域を十分に多くとることができ、より強固な接続が可能となる。
【００３０】
このように、配線導体層２１と、実装基板１００上のパッド１０１との間を接続する半田層３０の存在領域ひいては半田層の体積を増大することができ、応力の分散をはかることができ、実装時の熱負荷によるクラックの発生を抑制することができる。さらに半田層３０が熱伝導性を有するため、回路モジュール上の素子の発熱を効率よく放熱することで、温度上昇を抑制することができる。また、実装時における半田溶融時における熱効率も良好で、不要な加熱が皆無となる。
【００３１】
加えて上記構成によれば、ジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装においても高精度の姿勢角を維持することが可能となる。
【００３２】
（実施の形態２）
次に本発明の実施の形態２について説明する。図３は本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す斜視図、図４は同回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
前記実施の形態１の回路モジュール１では、物理的接続領域Ｒ２には半田層３０を充填して用いたが、本実施の形態では、回路基板１０を射出成型により成形する際、突出部１０Ｓを形成しておくようにし、この表面に配線導体層２１（図４参照）を形成し電気的接続を行うようにしている。一方、第２の面から側面に向かう領域では半田層３０のみで物理的接続を行い、物理的接続領域Ｒ２を形成している。なおこの物理的接続領域にも導体層を形成してもよい。この場合、導体層は電気的には他の配線と接続されることなく浮遊状態をとるものとする。導体層の形成は、配線導体層２１と同一工程で形成される。
他は前記実施の形態１と同様に形成されているため、ここでは説明を省略する。
この構成によれば、スペーサとなる突出部１０Ｓが一体成型されているため、実施の形態１による効果に加え、製造が容易であるとともに、位置ずれもなく実装が容易であるという効果を奏功する。
また、実装基板上の配線層が第２の面と対向する領域内に収まるため、短絡の恐れもなく、確実な接続が可能となる。
【００３３】
（実施の形態３）
次に本発明の実施の形態３について説明する。図５は本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す斜視図、図６は同回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
本前記実施の形態の回路モジュール１では、回路基板の接続部に切り欠き１１を形成し、半田層の体積を増大したものである。すなわち、回路基板１０の前記第２の面１０Ｂの、半田層の形成される領域の一部に切り欠き１１を備えている。
他は前記実施の形態１と同様に形成されている。
この構成によれば、切り欠き分だけ半田層の体積を大きくすることができ、上記実施の形態１による効果に加えてより接合性が増大し、回路基板と実装基板との熱膨張率の差に起因する半田層へのクラックの発生が抑制され、信頼性の高い実装が可能となる。特にジャイロセンサの場合、姿勢角を±１度と極めて高精度に維持する必要があるため、半田層の厚さを薄くする必要があるが、本実施の形態によれば、切り欠き１１によって半田量を確保し強固な接続が可能となる。
【００３４】
また、切り欠きの形状としては、図７及び図８に示すように、円形１１Ｃ、あるいは階段状の切り欠き１１Ｓを形成してもよい。この切り欠きによって形成された回路基板表面の凹凸に沿って配線導体層２１を形成する。この構成により、半田層と配線導体層２１との接触面積が増大し、接続が強固となるだけでなく、電気的接触性も良好となる。
【００３５】
（実施の形態４）
次に本発明の実施の形態４について説明する。図９は本発明の実施の形態４の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
本前記実施の形態の回路モジュール１では、回路基板の電気的接続領域だけでなく、電気的接続をしない、物理的接続領域にもダミー配線導体層２１Ｄを形成したことを特徴とするものである。他は前記実施の形態１と同様に形成されている。
【００３６】
このダミー配線導体層２１Ｄは電気的には浮遊状態である浮遊パターンであるが、半田接合においては半田層３０との接合性を高めるのに極めて有用であり、接合性がさらに向上し、半田クラックの形成が抑制される。このダミー配線導体層２１Ｄは配線導体層２１と同一工程で形成することができるため、何ら工数の増大もない。
【００３７】
なお、本実施の形態では、このダミー配線導体層２１Ｄに対向する実装基板１００上にはパッド１０１を形成していないが、図１０に変形例を示すようにダミー配線導体層２１Ｄに対向する実装基板１００上にはパッド１０１を形成することで、さらに半田接合性が向上する。
本実施の形態によれば、半田層の厚さを薄くしても接合性が向上し確保し強固な接続が可能となる。
（実施の形態５）
次に本発明の実施の形態５について説明する。図１１は本発明の実施の形態５の回路モジュールを示す斜視図である。
本前記実施の形態の回路モジュール１では、回路基板の電気的接続領域の配線導体層２１Ｄのパターンを複雑なパターンとし、このパターン間に半田層をより多く充填することで、接合性を高めたものである。配線導体層２１Ｈがミアンダパターンを構成したものである。この場合は高電位側がミアンダパターンからなる配線導体層２１Ｈを構成している。なお低電位側の配線導体層２１Ｌは通常と同様の形状となっている。
これにより、接触抵抗も低減され、信頼性の高い接続が実現される。他は前記実施の形態１と同様に形成されている。
【００３８】
また。図１２に示すような配線導体層２１Ｈの形状も有効である。この場合も高電位側が星状パターンからなる配線導体層２１Ｈを構成している。なお低電位側の配線導体層２１Ｌは通常と同様の形状となっている。
【００３９】
なお、前記実施の形態では、ジャイロセンサなどセンサチップを搭載した回路モジュール（センサモジュール）について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるＬＥＤ照明用のＬＥＤモジュールなど種々の回路モジュールに適用可能である。
【００４０】
なお前記実施の形態では、回路基板として射出成形によって形成した樹脂製の立体基板を用いたが、セラミック基板でもよくまた、グリーンシートを用いた積層基板を用いてもよい。ここでは例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（低温温同時焼成セラミック：Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより内部導体層を備えた絶縁層（誘電体層）として製造することが出来る。これらの誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が適用可能である。ここで、誘電率は５〜１５程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック：High Temperature Co-fired Ceramics）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【００４１】
また、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。
【００４２】
前記実施の形態では、素子チップを回路基板上に実装する場合について説明したが、素子チップに代えて電子部品パッケージであってもよい。
【符号の説明】
【００４３】
１ 回路モジュール
１０ 回路基板
１０Ａ 第１の面
１０Ｂ 第２の面
２０ 素子チップ
２１ 配線導体層
２１Ｄ ダミー配線導体層
２１Ｈ，２１Ｌ 配線導体層
３０ 半田層
１００ 実装基板（プリント配線基板）
１０１ パッド
１０１Ｄ ダミーパッド
Ｒ１ 電気的接続領域
Ｒ２ 物理的接続領域
【技術分野】
【０００１】
本発明は、回路モジュールおよび回路モジュールの実装方法に係り、特に、実装基板（マザーボード）への回路モジュールの実装に関する。
【背景技術】
【０００２】
例えば、図１３および図１４に示すように電子部品１２０を実装基板１００上に実装するに際しては、半田１３０が用いられることが多いが、電子部品(パッケージ)１２０と実装基板１００との熱膨張率の差から、半田部にクラックが生じ易いという問題が提起されている。
そしてこの問題を回避するために種々の実装方法が提案されている。
【０００３】
例えば、基板(実装基板)とリードレス部品の本体との間に、ランド厚よりも厚い絶縁層を設け、ランドとリードレス部品の電極との間に十分な厚みの半田を形成し得るようにし、熱膨張係数の相違に基づいて半田にかかる剪断応力を分散低減し、半田継手(接続部)の信頼性向上をはかるようにしている（特許文献１）。
【０００４】
また、チップ部品を両面テープで印刷配線板上に固着するとともに、チップ部品の電極と印刷配線板上の電極とを半田によって接着固定するにあたり、両面テープの厚さを厚くするとともにヤング率を半田のヤング率よりも小さくなるようにし、両面テープの熱膨張が半田に干渉しないようにした構造も提案されている（特許文献２）。
【０００５】
さらに、電子部品に、プリント板側に向けて突出するインシュレータ部を設け、半田による接着領域を確保するようにした構成も提案されている（特許文献３）。
【０００６】
加えて、チップ部品を実装基板上に実装するに際し、熱膨張係数の差による熱応力の発生を緩和し、半田接合部へのクラックなどの発生を防止するためにチップ部品下に相当する実装基板上の領域にスリットを形成した構造も提案されている（特許文献４）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０４−１７１７９０号公報
【特許文献２】特開平０５−０６７８５８号公報
【特許文献３】特開平１１−０２６９１０号公報
【特許文献４】特開２０００−１５１０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１，２，３の実装構造においては、電子部品と、実装基板との間に絶縁性部材を挟み込むことで、間隙を大きくして、半田量を多くし、熱膨張率の差による半田クラック等の発生を抑制し得るようにしている。
この構成によれば、半田接合に際し、電子部品と、実装基板との間に絶縁性部材が介在することで、間隙を十分に取ることができ、保持し得る半田の量を多くすることができ、接合性を高めることができる。
しかしながら、これら絶縁性部材の存在により、熱伝導性が低下し、電子部品がパワートランジスタなどの電力素子である場合には、放熱性が低下し、本来、実装基板側に放熱されていた熱が、電子部品に残留することになり、電子部品の劣化の原因となりやすい。特に、多数の部品を実装するために繰り返し半田リフロー工程を必要とする実装構造の場合には、特に繰り返し加熱工程を経る実装工程中における放熱性の低下による熱ストレスの発生という問題もあった。
【０００９】
一方、特許文献４では、スリットにより、実装基板が変形し得るようにし、応力緩和を図ることで、半田クラックの発生を抑制するものであるが、実装基板の変形による、配線パターンの位置ずれも問題となっていた。
【００１０】
以上のように、電子部品をマザーボードに半田実装するに際し、電子部品パッケージとマザーボードとの熱膨張率が異なるため、熱負荷により半田接合部にクラックが発生することがあり、種々の提案がなされているが、クラックの発生を低減し、半田接合性の向上をはかるとともに、実装工程中あるいは使用中における熱ストレスに起因する局所的な温度上昇を抑制することの可能な実装方法が求められている。
【００１１】
本発明は、前記実情に鑑みてなされたものであり、実装工程における半田接合性の低下を抑制し、信頼性の高い実装を実現することの可能な回路モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明では、少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面を有する回路基板を具備し、前記回路基板が、前記第２の面で、半田層を介して実装基板に接続されており、前記第２の面は、配線導体層を具備する電気的接続領域と、前記電気的接続領域と離間して設けられ、配線導体層を具備しないで物理的接続のみを行う物理的接続領域とを具備し、前記第２の面と、前記実装基板との間が半田層を介して固着される回路モジュールを提供する。
この構成によれば、回路モジュールを実装基板に実装する際、電気的接続のない領域でも、半田層を介して、実装基板に当接されているため、配線導体層と、前記実装基板との間を接続する半田層の体積を増大することができる。また、半田接合部を増加することになるため、応力の分散をはかることができ、実装時の熱負荷によるクラックの発生を抑制することができる。
【００１３】
また本発明は、上記回路モジュールにおいて、前記第２の面は、前記第１の面に相対向して設けられ、前記電気的接続領域と前記物理的接続領域とは、前記第２の面内で対称に配置されたことを特徴とする。
この構成によれば、応力の分散をはかることができる。
【００１４】
また本発明は、上記回路モジュールにおいて、前記電気的接続領域は、前記回路基板に形成された突出部であり、前記突出部に配線導体層が形成されたことを特徴とする。
この構成によれば、突出部が電気的接続領域を構成するため半田接続性が良好となる。
【００１５】
また本発明は、上記回路モジュールにおいて、前記突出部は、前記回路基板と一体形成され、表面に配線導体層が形成されたことを特徴とする。
この構成によれば、突出部は回路基板とは一体形成されるため、実装作業性が良好である。
【００１６】
また本発明は、上記回路モジュールにおいて、前記電気的接続領域の配線導体層は、繰り返しパターンで構成され、パターン間に半田が充填可能に構成されたことを特徴とする。
この構成によれば、繰り返しパターン間に半田が充填されるため、強固な固定が実現される。
【００１７】
また本発明は、上記回路モジュールにおいて、前記電気的接続領域は、前記第２の面内に形成され、前記物理的接続領域は、前記第２の面から隣接面に盛り上がるとともに、実装基板上に広がるように充填される半田によって接続されることを特徴とする。
この構成によれば、実装基板上の配線層が第２の面と対向する領域内に収まるため、短絡の恐れもなく、確実な接続が可能となる。
【００１８】
また本発明は、少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面とを有する回路基板を具備した回路モジュールを用意する工程と、前記回路モジュールの第２の面のうち電気的接続領域を、実装基板上の配線層に当接するとともに、物理的接続領域を、前記実装基板上の配線層の存在しない領域に当接させ、電気的接続領域および物理的接続領域と前記実装基板との間を半田層で固着する工程とを含む回路モジュールの実装方法を提供する。
この構成によれば、回路モジュールを実装基板に実装する際、電気的接続のない領域でも、半田層を介して、実装基板に当接されているため、配線導体層と、前記実装基板との間を接続する半田層の体積を増大することができる。また、半田接合部を増加することになるため、応力の分散をはかることができ、実装時の熱負荷によるクラックの発生を抑制することができる。
【００１９】
また本発明は、上記回路モジュールの製造方法において、前記回路モジュールを用意する工程は、前記回路基板を第２の面の電気的接続領域が突出するように一体成形する工程と、前記突出した領域に配線導体層を形成する工程とを含む。
この構成によれば、第２の面の電気的接続領域は回路基板とは一体形成されるため、製造が容易であり、かつ実装作業性も良好である。
【発明の効果】
【００２０】
本発明によれば、回路モジュールを実装基板に実装する際、回路モジュールの電気的接続領域以外に物理的接続領域も半田を介して、実装基板に当接されるため、半田回路モジュール接合部を多くし、応力の分散をはかるようにしており、実装時の熱負荷によるクラックの発生を抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す斜視図
【図２】本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図３】本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す斜視図
【図４】本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図５】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す斜視図
【図６】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図７】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す変形例の要部拡大断面図
【図８】本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す変形例の要部拡大断面図
【図９】本発明の実施の形態４の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【図１０】本発明の実施の形態４の回路モジュールを実装基板上に実装した状態を示す変形例の要部拡大断面図
【図１１】本発明の実施の形態５の回路モジュールを示す斜視図
【図１２】本発明の実施の形態５の変形例の回路モジュールを示す斜視図
【図１３】従来例の回路モジュールを実装基板上に実装した状態を示す斜視図
【図１４】従来例の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す斜視図、図２は同回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
本実施の形態の回路モジュール１は、図１及び図２に示すように、主表面である第１の面１０Ａにジャイロセンサを構成する素子チップ２０を搭載するとともに、この第１の面１０Ａに対向する第２の面１０Ｂとを有する回路基板１０で構成されている。そしてこの回路基板１０の第２の面１０Ｂは、配線導体層を具備する電気的接続領域Ｒ１と、前記電気的接続領域Ｒ１と離間して設けられ、配線導体層２１を具備しないで物理的接続のみを行う物理的接続領域Ｒ２とを具備し、この第２の面１０Ｂと、実装基板１００としてのプリント配線基板との間が半田層３０を介して固着されている。ここでこの回路基板１０は、第１の面１０Ａに素子搭載領域を構成する凹部が形成された立体基板である。そして、実装基板（マザーボード）１００上に形成されたパッド１０１上に、半田層３０を介して実装される。ここで回路基板１０上の実装面のパッドに接続される配線導体層２１、素子チップ実装面に形成されるダイパッド（素子搭載領域）及びボンディングパッドを含む配線導体層２１は、樹脂基板上にスパッタリング法で下地層を形成し、この下地層上にメッキ層を形成して、形成される。素子チップ２０と回路基板との接続はフリップチップボンディングでもよいし、ワイヤボンディングでもよい。
【００２４】
ここでは、物理的接続領域Ｒ２の分だけ、回路基板１０と実装基板１００との接続領域が増大し、半田層３０の形成領域（半田接合領域）を増大することができ、応力の分散をはかることができるため、実装時の熱負荷によるクラックの発生を抑制することができるとともに、この半田層３０が熱伝導性を有するため、回路モジュール１(回路基板１０)上の素子チップ２０の発熱効率よく放熱し、温度上昇を抑制することも可能となる。また、実装時における半田溶融時における熱効率も良好で、不要な加熱が皆無となる。
【００２５】
製造に際しては、第１の面１０Ａにジャイロセンサが搭載されるため、回路基板１０については、第１の面の方向性が維持されるように設計され、製造される。
【００２６】
ここで回路基板を構成する立体基板上に配線導体層を形成するに際しては、まず、回路基板１０の表面の全面に、無電解めっきあるいはＣＶＤやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、回路基板１０の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより形成すべき配線導体層の輪郭に沿って回路基板１０の表面を移動しつつ照射され、下地層のうち配線導体層のパターンに一致した部分（以下、「下地層」と呼ぶ。）と配線導体層のパターンに一致しない部分との境界領域の下地層を除去する。従って、回路基板１０の表面にはレーザビームが照射された輪郭内側の下地層（配線導体層のパターンに一致した下地層）と、下地層の輪郭に沿った部分のみがレーザビーム照射で除去された下地層（図示せず）とが残ることになる。但し、隣接する配線導体層の間隔が狭い場合においては、上述のように輪郭部分だけでなく配線導体層間の下地層を全てレーザビーム照射で除去することも可能である。
【００２７】
続いて、配線導体層のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで表面導体層を形成し、下地層以外の不要な下地めっき層をエッチングで除去すれば、所望の回路パターンが形成された回路基板を得ることができる。
【００２８】
このように、表面に配線導体層２１を有する回路基板１０を設計し、この回路基板上に素子チップ２０を配する。
【００２９】
そして、実装基板１００上のパッド１０１の存在する領域と存在しない領域に、半田層３０を形成した後、回路基板１０上に素子チップ２０を搭載した回路モジュールを位置合わせし、所望の温度に加熱し、半田リフローを行い、半田接続を行う。ここで、実装基板１００上のパッド１０１の存在する領域では、回路基板１０上の配線導体層２１と実装基板１００上のパッド１０１とを接続し、電気的接続領域Ｒ１を形成する。一方実装基板１００上のパッド１０１の存在しない領域では、回路基板１０と実装基板１００上とを半田接続し、物理的接続領域Ｒ２を形成する。この時、物理的接続領域Ｒ２の存在により、半田層３０の存在領域を十分に多くとることができ、より強固な接続が可能となる。
【００３０】
このように、配線導体層２１と、実装基板１００上のパッド１０１との間を接続する半田層３０の存在領域ひいては半田層の体積を増大することができ、応力の分散をはかることができ、実装時の熱負荷によるクラックの発生を抑制することができる。さらに半田層３０が熱伝導性を有するため、回路モジュール上の素子の発熱を効率よく放熱することで、温度上昇を抑制することができる。また、実装時における半田溶融時における熱効率も良好で、不要な加熱が皆無となる。
【００３１】
加えて上記構成によれば、ジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装においても高精度の姿勢角を維持することが可能となる。
【００３２】
（実施の形態２）
次に本発明の実施の形態２について説明する。図３は本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す斜視図、図４は同回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
前記実施の形態１の回路モジュール１では、物理的接続領域Ｒ２には半田層３０を充填して用いたが、本実施の形態では、回路基板１０を射出成型により成形する際、突出部１０Ｓを形成しておくようにし、この表面に配線導体層２１（図４参照）を形成し電気的接続を行うようにしている。一方、第２の面から側面に向かう領域では半田層３０のみで物理的接続を行い、物理的接続領域Ｒ２を形成している。なおこの物理的接続領域にも導体層を形成してもよい。この場合、導体層は電気的には他の配線と接続されることなく浮遊状態をとるものとする。導体層の形成は、配線導体層２１と同一工程で形成される。
他は前記実施の形態１と同様に形成されているため、ここでは説明を省略する。
この構成によれば、スペーサとなる突出部１０Ｓが一体成型されているため、実施の形態１による効果に加え、製造が容易であるとともに、位置ずれもなく実装が容易であるという効果を奏功する。
また、実装基板上の配線層が第２の面と対向する領域内に収まるため、短絡の恐れもなく、確実な接続が可能となる。
【００３３】
（実施の形態３）
次に本発明の実施の形態３について説明する。図５は本発明の実施の形態３の回路モジュールを実装基板上に実装した状態を示す斜視図、図６は同回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
本前記実施の形態の回路モジュール１では、回路基板の接続部に切り欠き１１を形成し、半田層の体積を増大したものである。すなわち、回路基板１０の前記第２の面１０Ｂの、半田層の形成される領域の一部に切り欠き１１を備えている。
他は前記実施の形態１と同様に形成されている。
この構成によれば、切り欠き分だけ半田層の体積を大きくすることができ、上記実施の形態１による効果に加えてより接合性が増大し、回路基板と実装基板との熱膨張率の差に起因する半田層へのクラックの発生が抑制され、信頼性の高い実装が可能となる。特にジャイロセンサの場合、姿勢角を±１度と極めて高精度に維持する必要があるため、半田層の厚さを薄くする必要があるが、本実施の形態によれば、切り欠き１１によって半田量を確保し強固な接続が可能となる。
【００３４】
また、切り欠きの形状としては、図７及び図８に示すように、円形１１Ｃ、あるいは階段状の切り欠き１１Ｓを形成してもよい。この切り欠きによって形成された回路基板表面の凹凸に沿って配線導体層２１を形成する。この構成により、半田層と配線導体層２１との接触面積が増大し、接続が強固となるだけでなく、電気的接触性も良好となる。
【００３５】
（実施の形態４）
次に本発明の実施の形態４について説明する。図９は本発明の実施の形態４の回路モジュールを実装基板上に実装した状態を示す要部拡大断面図である。
本前記実施の形態の回路モジュール１では、回路基板の電気的接続領域だけでなく、電気的接続をしない、物理的接続領域にもダミー配線導体層２１Ｄを形成したことを特徴とするものである。他は前記実施の形態１と同様に形成されている。
【００３６】
このダミー配線導体層２１Ｄは電気的には浮遊状態である浮遊パターンであるが、半田接合においては半田層３０との接合性を高めるのに極めて有用であり、接合性がさらに向上し、半田クラックの形成が抑制される。このダミー配線導体層２１Ｄは配線導体層２１と同一工程で形成することができるため、何ら工数の増大もない。
【００３７】
なお、本実施の形態では、このダミー配線導体層２１Ｄに対向する実装基板１００上にはパッド１０１を形成していないが、図１０に変形例を示すようにダミー配線導体層２１Ｄに対向する実装基板１００上にはパッド１０１を形成することで、さらに半田接合性が向上する。
本実施の形態によれば、半田層の厚さを薄くしても接合性が向上し確保し強固な接続が可能となる。
（実施の形態５）
次に本発明の実施の形態５について説明する。図１１は本発明の実施の形態５の回路モジュールを示す斜視図である。
本前記実施の形態の回路モジュール１では、回路基板の電気的接続領域の配線導体層２１Ｄのパターンを複雑なパターンとし、このパターン間に半田層をより多く充填することで、接合性を高めたものである。配線導体層２１Ｈがミアンダパターンを構成したものである。この場合は高電位側がミアンダパターンからなる配線導体層２１Ｈを構成している。なお低電位側の配線導体層２１Ｌは通常と同様の形状となっている。
これにより、接触抵抗も低減され、信頼性の高い接続が実現される。他は前記実施の形態１と同様に形成されている。
【００３８】
また。図１２に示すような配線導体層２１Ｈの形状も有効である。この場合も高電位側が星状パターンからなる配線導体層２１Ｈを構成している。なお低電位側の配線導体層２１Ｌは通常と同様の形状となっている。
【００３９】
なお、前記実施の形態では、ジャイロセンサなどセンサチップを搭載した回路モジュール（センサモジュール）について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるＬＥＤ照明用のＬＥＤモジュールなど種々の回路モジュールに適用可能である。
【００４０】
なお前記実施の形態では、回路基板として射出成形によって形成した樹脂製の立体基板を用いたが、セラミック基板でもよくまた、グリーンシートを用いた積層基板を用いてもよい。ここでは例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（低温温同時焼成セラミック：Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより内部導体層を備えた絶縁層（誘電体層）として製造することが出来る。これらの誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が適用可能である。ここで、誘電率は５〜１５程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック：High Temperature Co-fired Ceramics）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【００４１】
また、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。
【００４２】
前記実施の形態では、素子チップを回路基板上に実装する場合について説明したが、素子チップに代えて電子部品パッケージであってもよい。
【符号の説明】
【００４３】
１ 回路モジュール
１０ 回路基板
１０Ａ 第１の面
１０Ｂ 第２の面
２０ 素子チップ
２１ 配線導体層
２１Ｄ ダミー配線導体層
２１Ｈ，２１Ｌ 配線導体層
３０ 半田層
１００ 実装基板（プリント配線基板）
１０１ パッド
１０１Ｄ ダミーパッド
Ｒ１ 電気的接続領域
Ｒ２ 物理的接続領域
【特許請求の範囲】
【請求項１】
少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面を有する回路基板を具備し、前記回路基板が、前記第２の面で、半田層を介して実装基板に接続されており、
前記第２の面は、配線導体層を具備する電気的接続領域と、
前記電気的接続領域と離間して設けられ、配線導体層を具備しないで物理的接続のみを行う物理的接続領域とを具備し、
前記第２の面と、前記実装基板との間が半田層を介して固着される回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記第２の面は、前記第１の面に相対向して設けられ、
前記電気的接続領域と前記物理的接続領域とは、前記第２の面内で対称に配置された回路モジュール。
【請求項３】
請求項１または２に記載の回路モジュールであって、
前記電気的接続領域は、前記回路基板に形成された突出部であり、前記突出部に配線導体層が形成された回路モジュール。
【請求項４】
請求項３に記載の回路モジュールであって、
前記突出部は、前記回路基板と一体形成され、表面に配線導体層が形成された回路モジュール。
【請求項５】
請求項１乃至４のいずれかに記載の回路モジュールであって、
前記電気的接続領域の配線導体層は、繰り返しパターンで構成され、パターン間に半田が充填可能に構成された回路モジュール。
【請求項６】
請求項１乃至５のいずれかに記載の回路モジュールであって、
前記電気的接続領域は、前記第２の面内に形成され、前記物理的接続領域は、前記第２の面から隣接面に盛り上がるとともに、実装基板上に広がるように充填される半田によって接続される回路モジュール。
【請求項７】
少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面とを有する回路基板を具備した回路モジュールを用意する工程と、
前記回路モジュールの第２の面のうち電気的接続領域を、実装基板上の配線層に当接するとともに、物理的接続領域を、前記実装基板上の配線層の存在しない領域に当接させ、電気的接続領域および物理的接続領域と前記実装基板との間を半田層で固着する工程とを含む回路モジュールの実装方法。
【請求項８】
請求項７に記載の回路モジュールの実装方法であって、
前記回路モジュールを用意する工程は、
前記回路基板を第２の面の電気的接続領域が突出するように一体成形する工程と、
前記突出した領域に配線導体層を形成する工程とを
を含む回路モジュールの実装方法。
【請求項１】
少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面を有する回路基板を具備し、前記回路基板が、前記第２の面で、半田層を介して実装基板に接続されており、
前記第２の面は、配線導体層を具備する電気的接続領域と、
前記電気的接続領域と離間して設けられ、配線導体層を具備しないで物理的接続のみを行う物理的接続領域とを具備し、
前記第２の面と、前記実装基板との間が半田層を介して固着される回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記第２の面は、前記第１の面に相対向して設けられ、
前記電気的接続領域と前記物理的接続領域とは、前記第２の面内で対称に配置された回路モジュール。
【請求項３】
請求項１または２に記載の回路モジュールであって、
前記電気的接続領域は、前記回路基板に形成された突出部であり、前記突出部に配線導体層が形成された回路モジュール。
【請求項４】
請求項３に記載の回路モジュールであって、
前記突出部は、前記回路基板と一体形成され、表面に配線導体層が形成された回路モジュール。
【請求項５】
請求項１乃至４のいずれかに記載の回路モジュールであって、
前記電気的接続領域の配線導体層は、繰り返しパターンで構成され、パターン間に半田が充填可能に構成された回路モジュール。
【請求項６】
請求項１乃至５のいずれかに記載の回路モジュールであって、
前記電気的接続領域は、前記第２の面内に形成され、前記物理的接続領域は、前記第２の面から隣接面に盛り上がるとともに、実装基板上に広がるように充填される半田によって接続される回路モジュール。
【請求項７】
少なくとも、主表面である第１の面に素子を搭載するとともに、前記第１の面と異なる第２の面とを有する回路基板を具備した回路モジュールを用意する工程と、
前記回路モジュールの第２の面のうち電気的接続領域を、実装基板上の配線層に当接するとともに、物理的接続領域を、前記実装基板上の配線層の存在しない領域に当接させ、電気的接続領域および物理的接続領域と前記実装基板との間を半田層で固着する工程とを含む回路モジュールの実装方法。
【請求項８】
請求項７に記載の回路モジュールの実装方法であって、
前記回路モジュールを用意する工程は、
前記回路基板を第２の面の電気的接続領域が突出するように一体成形する工程と、
前記突出した領域に配線導体層を形成する工程とを
を含む回路モジュールの実装方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−１１４０１９（Ｐ２０１１−１１４０１９Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２６６３６６（Ｐ２００９−２６６３６６）
【出願日】平成２１年１１月２４日（２００９．１１．２４）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月２４日（２００９．１１．２４）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]