回路基板およびこれを用いた半導体装置
【課題】アンダーフィルに生成された気泡にバンプ電極のはんだが流れ込み、バンプ電極間の短絡事故が発生することを防止する回路基板を提供する。
【解決手段】基板表面に形成されたソルダーレジスト膜１４には、パッド１２の表面を露出させるための開口１４ａが開けられており、開口１４ａから、搭載される半導体デバイスの外周部に向かう方向に伸びる第１の溝１４ｂが形成される。第１の溝１４ｂは、ソルダーレジスト膜１４に凹部として形成されたものであり、他の部分よりも膜厚が薄くなされた箇所である。第１の溝１４ｂのパッド側と反対側の先端部には、対角線上に位置するパッドから伸びる第１の溝の場合を除いて、第１の溝１４ｂと直交する方向に伸びる第２の溝１４ｃが連結されている。第２の溝１４ｃも、ソルダーレジスト膜１４に凹部として形成されたものである。
【解決手段】基板表面に形成されたソルダーレジスト膜１４には、パッド１２の表面を露出させるための開口１４ａが開けられており、開口１４ａから、搭載される半導体デバイスの外周部に向かう方向に伸びる第１の溝１４ｂが形成される。第１の溝１４ｂは、ソルダーレジスト膜１４に凹部として形成されたものであり、他の部分よりも膜厚が薄くなされた箇所である。第１の溝１４ｂのパッド側と反対側の先端部には、対角線上に位置するパッドから伸びる第１の溝の場合を除いて、第１の溝１４ｂと直交する方向に伸びる第２の溝１４ｃが連結されている。第２の溝１４ｃも、ソルダーレジスト膜１４に凹部として形成されたものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板およびこれを用いた半導体装置に関し、特にはんだボールなどのバンプ電極を有するＢＧＡ(Ball Grid Array）やＣＳＰ(Chip Size Package）等のパッケージやベアチップ（以下、これらをまとめて半導体デバイスと記す）を搭載するための回路基板とその回路基板上に半導体デバイスを搭載してなる半導体装置に関するものである。
【背景技術】
【０００２】
半導体デバイスにバンプ電極を形成しておき、これと回路基板上に形成されたパッドとを接続する実装方式は、小型化に有利である、信号経路の短縮により信号の高速化に対応できる、等の優位性があるので広く採用されている。この場合、突起電極とパッドとの接続信頼性を向上させるために、半導体デバイス−回路基板間の空隙にアンダーフィルと呼ばれる樹脂を充填することが必須となっている。
【０００３】
アンダーフィルの形成手段には大別して二種類の方法がある。第１の方法は、回路基板の半導体デバイス搭載領域に液状ないしフィルム状の樹脂を供給しておき、半導体デバイス搭載後に樹脂を硬化させる方式である（例えば、特許文献１参照）。第２の方法は、半導体デバイスを回路基板上に実装した後に両者間の間隙に液状の樹脂を充填し、これを加熱・硬化するものである（例えば、特許文献２参照）。
【０００４】
第１の方法の製造工程は概略次のとおりである。
（ａ）回路基板の半導体デバイス搭載部に液状もしくはフィルム状の樹脂を供給する。
（ｂ）回路基板上に半導体デバイスを位置決めする。
（ｃ）半導体デバイスを降下させ、半導体デバイスを樹脂に接触させた後さらに押し込んで半導体デバイスのバンプ電極を回路基板のパッドに接触させる。
（ｄ）半導体デバイスと回路基板との間に挟まれた樹脂を加熱・硬化させる。
なお、はんだ溶融によるバンプ電極とパッドとの接続は、（ｃ）の工程と（ｄ）の工程の間、（ｄ）の工程で樹脂硬化と同時、（ｄ）の工程後、のいずれかで行なわれる。
【０００５】
また、第２の方法の製造工程は概略次のとおりである。
（ｅ）回路基板の接続端子へはんだペーストを供給する。
（ｆ）回路基板上に半導体デバイスを位置決めする。
（ｇ）半導体デバイスを降下させ半導体デバイスのバンプ電極と回路基板のパッドとを接触させる。
（ｈ）はんだを溶融しバンプ電極とバッドとを接合する。
（ｉ）半導体デバイスと回路基板との間隙に液状の樹脂を充填する。
（ｊ）充填された樹脂を硬化する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０４−２８０４４３号公報
【特許文献２】特開２００１−２８４３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記（ｃ）の工程において、バンプ電極の先端が樹脂の表面と接触し、さらに半導体デバイスが降下することによりバンプ電極が樹脂内に押し込まれる過程においてバンプ電極近傍の空気が巻き込まれて気泡が生成され、そして生成された気泡（ボイドとよばれることがある）はバンプ電極の周囲にとどまる。また、上記（ｉ）の工程において、バンプ電極の周囲を樹脂が流動する際に空気が巻き込まれ、気泡が生成される。バンプ電極の周囲に気泡が残存していると、バンプ電極とパッドとを接続するためのリフロー工程において、あるいは後の他の部品を搭載するためのリフロー工程において、はんだが気泡内に流れ込み、隣接する電極との間に短絡事故が発生する可能性が高くなる。
【０００８】
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、バンプ電極を有する半導体デバイスを樹脂が供給されている回路基板に搭載する際に、あるいは、バンプ電極を有する半導体デバイスと回路基板との間に樹脂を注入する際に、バンプ電極の周囲に気泡が残存することのないようにしてはんだリフロー時にはんだが気泡内へ流出することを防止して、隣接するバンプ電極同士が短絡することのないようにすることである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明によれば、表面に、半導体デバイスの突起電極が接続されるパッドを有し、表面がパッド部に開口を有する絶縁性被膜によって覆われている回路基板において、前記絶縁性被膜には、前記パッド部から当該回路基板と前記半導体デバイス間に樹脂が充填される際の樹脂流動の下流側に向かって延在する第１の溝が形成されていることを特徴とする回路基板、が提供される。
【００１０】
そして、好ましくは、少なくとも一部の第１の溝の前記パッドと反対側の先端部には前記第１の溝の延在方向と直交する方向に延在する第２の溝が形成されている。また、好ましくは、前記第１または第２の溝は、前記絶縁性被膜が薄くなされたことによって若しくは全膜厚にわたって存在していないことによって形成されている。
【発明の効果】
【００１１】
第１の方法でアンダーフィルを形成する場合、回路基板への半導体デバイスを搭載する際に、半導体デバイスのバンプ電極の先端部が、アンダーフィルの樹脂の表面に接触した後、樹脂内に押し込まれる過程において、バンプ電極の周囲に巻き込まれた空気は気泡となるが、この気泡は樹脂の移動に伴って、絶縁性被膜（ソルダーレジスト膜）にパッドから外側方向を向くように設けられた第１の溝へと導かれる。また、第２の方法でアンダーフィルを形成する場合、バンプ電極の周囲において生成された気泡は、絶縁性被膜（ソルダーレジスト膜）のパッドの樹脂の下流側に設けられた第１の溝に誘導される。そして、半導体デバイスの押し込みが進行するにつれ、あるいは樹脂の注入が進行するにつれ、気泡は第１の溝をバンプ電極から離れる向きに移動する。第１の溝の先端部にまで到達した気泡は続いて第２の溝へと進行し、ここでせき止められる。そのため、気泡が隣接するバンプ電極へは到達することはなくなる。これによって、リフロー工程などにおいて、はんだが気泡へと流出ことが抑制され、バンプ電極間の短絡事故は防止される。
【図面の簡単な説明】
【００１２】
【図１】本発明の回路基板の第１の実施の形態を示す平面図。
【図２】図１の断面図。
【図３】図１の回路基板を用いた実装工程を工程順に示す断面図。
【図４】本発明の回路基板の第２の実施の形態を示す平面図。
【図５】本発明の回路基板の第３の実施の形態を示す断面図。
【図６】本発明の回路基板の他の実施の形態を説明するための平面図。
【図７】本発明の回路基板の更に他の実施の形態を説明するための平面図。
【発明を実施するための形態】
【００１３】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明による回路基板の第１の実施の形態を示す平面図であり、図２（ａ）、（ｂ）、（ｃ）は、それぞれ図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線での断面図である。この回路基板は一つの半導体デバイスのみが搭載されるものとして描かれているが、複数の半導体デバイスが搭載されるものであってもよく、また半導体デバイス以外の受動素子が搭載されるものであってもよい。なお、本実施の形態の回路基板のパッド近傍の部分拡大平面図を図６（ａ）に示す。
【００１４】
図１、図２に示されるように、回路基板１は、基板表面に配線（図示なし）とパッド１２が形成され、基板の表裏面がパッド部を除いてソルダーレジスト膜１４、１５にて覆われたものである。回路基板１は、多層配線を有するものであってもよい。また、部品を内蔵するものであってもよい。
基板表面に形成されたソルダーレジスト膜１４には、パッド１２の表面を露出させるための開口１４ａが開けられており、そしてその開口１４ａから、搭載される半導体デバイスの外周部に向かう方向に伸びる第１の溝１４ｂが形成されている。この第１の溝１４ｂは、ソルダーレジスト膜１４に凹部として形成されたものであり、他の部分よりも膜厚が薄くなされた箇所である。そして、第１の溝１４ｂのパッド側と反対側の先端部には、対角線上に位置するパッドから伸びる第１の溝の場合を除いて、第１の溝１４ｂと直交する方向に伸びる第２の溝１４ｃが連結されている。この第２の溝１４ｃも、ソルダーレジスト膜１４に凹部として形成されたものであり、他の部分よりも膜厚が薄くなされている。
【００１５】
ソルダーレジスト膜１４は、一般的に用いられている材料を用い、一般的に採用されている形成手法を用いて形成されるものである。すなわち、エポキシ系などの熱硬化性の塗布材料を用い、スクリーン印刷法または塗布・露光・現像の工程を経て形成されるのものである。第１、第２の溝の形成は、開口１４ａの開けられたソルダーレジスト膜を形成した後、ソルダーレジスト膜表面に加工を施すことによって形成することができる。すなわち、膜形成後に、レーザ加工やサンドブラスト加工やエッチング加工によって表面のソルダーレジストの一部を除去することにより形成する。また、金型などにより凹部を形成したい部分へ加熱しながら加圧することにより、ソルダーレジストを軟化・変形して凹部を形成するようにしてもよい。
【００１６】
また、露光・現像法を用いて膜形成する場合には、露光マスクに工夫を加えることによって溝形成を行なう。ここで、膜形成材料は露光部が不溶化するネガティブ材料を用いるものとする。まず、基板表面に印刷法などにより全面に液状材料を塗布する。プレキュアして半硬化させた後、露光を行なう。その際のマスクとしては、開口形成領域は紫外線が当らない遮光部とすると共に、溝形成領域は溝幅より狭い幅を遮光するようにしたものを用いる。このようになされたマスクで露光されたソルダーレジストは、アルカリ水溶液で未硬化部が除去されるが、遮光部を狭くした部分は、完全には除去されず、浅い凹部が形成され、回路基板の基材や配線に到達しない状態にソルダーレジストが残る。
【００１７】
〔回路基板への実装工程〕
次に、図１、図２に示された回路基板へのＢＧＡの実装工程について、その工程順断面図である図３を参照して説明する。まず、回路基板１がマウンタのステージ上に供給され、固定される。次いで、回路基板１のＢＧＡ搭載領域に、アンダーフィルとなる液状の樹脂３を供給する〔図３（ａ）〕。次に、把持機構により、電極面を下にしてトレイに配置されたＢＧＡ２を保持し、回路基板１上において、回路基板１のパッド１２の真上にＢＧＡ２のバンプ電極２１が位置するように位置合わせする。その状態で把持機構を降下させるとバンプ電極２１の先端部が樹脂３の表面と接触する〔図３（ｂ）〕。
【００１８】
ＢＧＡ２を更に降下させると、バンプ電極２１が樹脂３内に進入する。このときバンプ電極２１周囲の空気が樹脂内に巻き込まれ気泡が生成される。この状態がＢＧＡの底面が樹脂表面に接触するまで続く。ＢＧＡの底面が樹脂表面に接触した後は、ＢＧＡは樹脂を押し広げるようにしながら降下を続ける。このとき、樹脂はＢＧＡの中心部からＢＧＡの外周部へ向けて移動するが、生成された気泡も樹脂と共にＢＧＡの外周部へ向かって移動し、その結果第１の溝へ導かれる。第１の溝へ導入された気泡は、樹脂の流動につれてバンプ電極から離れる方向に移動し、一部の気泡は第２の溝に到達する。第２の溝に到達した気泡は、第２の溝内を進行しその先端部にまで到達するとそれ以上の進行は阻止されそこにとどめられる。バンプ電極の先端部が、パッドに接触するとＢＧＡの降下は終了する〔図３（ｃ）〕。
【００１９】
このようにして、生成された気泡はバンプ電極の周囲を離れる。しかし、その気泡が隣接したバンプ電極にまで到達することは抑止される。続いて、はんだリフローと樹脂硬化が行なわれ、ＢＧＡの実装工程が完了する。そのはんだリフロー工程において、溶融したはんだが気泡内に流出することはなくなり、流出したはんだ同士の接触事故の発生が防止され、バンプ電極間の短絡事故の発生も防止される。
【００２０】
［第２の実施の形態］
図４は、本発明による回路基板の第２の実施の形態の平面図である。また、パッド近傍の部分拡大平面図は、第１の実施の形態の場合と同様に図６（ａ）に示される。
本実施の形態の回路基板は、回路基板上に半導体デバイスが搭載され、はんだリフロー工程が終了した後に、回路基板−半導体デバイス間に、回路基板の一辺に垂直方向にアンダーフィルとなる樹脂を注入することが想定されている。すなわち、本実施の形態の回路基板では、図４において、矢印Ｘで示されるように、アンダーフィルを形成するための樹脂の注入が行なわれる。本実施の形態の回路基板１では、ソルダーレジスト膜１４に、パッド１２から図の右方向に伸びる第１の溝１４ｂが形成され、第１の溝１４ｂの右側の端部にはこれと直交する方向に伸びる第２の溝１４ｃが接続されている。この第１、第２の溝の部分ではソルダーレジスト膜の膜厚が他の部分より薄くなされている。
第２の実施の形態の回路基板も第１の実施の形態の場合と同様に形成することができる。
【００２１】
半導体デバイスの実装後に、図４に示されるように、図の左側から樹脂注入が行なわれると、樹脂はバンプ電極に突き当たった後バンプ電極を包み込むように流動する。バンプ電極の周囲を樹脂が流れるとき空気の巻き込みにより気泡が生成される可能性があるが、特にバンプ電極の図の上側を通る樹脂と図の下側を通る樹脂とがぶつかるバンプ電極の図の右側に気泡が発生しやすい。本実施の形態では、バンプ電極の注入樹脂の下流側（図の右側）に第１の溝１４ｂを設けているので、樹脂の流動に従って気泡が第１の溝１４ｂに誘導されこの中を図の右側に向かって移動する。そして、第２の溝１４ｃにまで到達した気泡は、この中を進行し最終的にこの中に捕獲される。
【００２２】
［第３の実施の形態］
本発明による回路基板の第３の実施の形態の平面図は、図１に示した第１の実施の形態のそれと同じである。図５（ａ）、（ｂ）、（ｃ）は、それぞれ第３の実施の形態の回路基板の断面図であって、それぞれ図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線での断面を示している。なお、本実施の形態の回路基板のパッド近傍の部分拡大平面図を図６（ｂ）に示されている。
【００２３】
図５において、図２の部分に対応する部位には同一の参照符号を付し、重複する説明は省略する。本実施の形態の、図２に示した第１の実施の形態と相違する点は、第１、第2の溝が、ソルダーレジスト膜１４が薄くなされることにより構成されているのではなく、ソルダーレジスト膜１４が全膜厚にわたって削除されたことにより構成されている点である。本実施の形態の回路基板は、基板表面の一部が露出されるものであるので、マイグレーション耐性が落ちるがこの点を考慮しなくてもよい場合には採用することができる。
本実施の形態の回路基板によれば、溝断面積が第１の実施の形態の場合よりも広くなるため、気泡の溝への誘導がよりスムースに行なわれるようになる。
【００２４】
第３の実施の形態の回路基板も第１の実施の形態の場合と同様に形成することができる。すなわち、パッド部に開口を有するソルダーレジスト膜を形成した後、ソルダーレジスト膜にレーザ加工やサンドブラスト加工やエッチング加工を施して第１、第２の溝を形成する。あるいは、スクリーン印刷若しくは露光・現像によりソルダーレジスト膜１４を形成する際に、開口１４ａと同時に第１、第２の溝１４ｂ、１４ｃを形成するようにしてもよい。
【００２５】
［実施の形態の変更例］
図６（ａ）、（ｂ）は、それぞれ第１、第３の実施の形態の回路基板の部分拡大平面図であるが、これらの場合、パッド１２の周囲の金属膜にソルダーレジスト膜を被せている。しかし、図６（ｃ）、（ｄ）に示すように、パッド１２の周囲の金属膜にソルダーレジスト膜被せることなく、パッド１２とソルダーレジスト膜３とが分離されるようにすることもできる。図６（ｃ）では、第１、第２の溝１４ｂ、１４ｃがソルダーレジスト膜１４の膜厚の薄い部分によって構成され、図６（ｄ）では、第１、第２の溝１４ｂ、１４ｃがソルダーレジスト膜１４の完全除去部によって構成されている。
これらいずれの場合も、バンプ電極際の気泡排出効果が得られるが、例えば配線が高密度化され、パッド間へも配線がなされる場合、配線上へもソルダーレジスト膜が形成される図６（ａ）、（ｃ）が有利である。図６（ｂ）、（ｄ）の場合は、従来の基板製造プロセスになんらの変更も加えずに作製することが可能であり、安価な基板を提供することが可能となる。
【００２６】
また、第２の溝の平面形状として、パッドの配置によって気泡をキャッチし易く最適化することができる。例えば、図７（ａ）、（ｂ）に示すように、円形ないし楕円形として、体積の比較的大きな気泡をキャッチし易くすることもできる。さらに、例えば図７（ｃ）に示すように、第２の溝の形状を円弧状とすることもできる。
【符号の説明】
【００２７】
１ 回路基板
１１ 基板
１２ パッド
１３ 配線
１４、１５ ソルダーレジスト膜
１４ａ 開口
１４ｂ 第１の溝
１４ｃ 第２の溝
２ ＢＧＡ
２１ バンプ電極
３ 樹脂
【技術分野】
【０００１】
本発明は、回路基板およびこれを用いた半導体装置に関し、特にはんだボールなどのバンプ電極を有するＢＧＡ(Ball Grid Array）やＣＳＰ(Chip Size Package）等のパッケージやベアチップ（以下、これらをまとめて半導体デバイスと記す）を搭載するための回路基板とその回路基板上に半導体デバイスを搭載してなる半導体装置に関するものである。
【背景技術】
【０００２】
半導体デバイスにバンプ電極を形成しておき、これと回路基板上に形成されたパッドとを接続する実装方式は、小型化に有利である、信号経路の短縮により信号の高速化に対応できる、等の優位性があるので広く採用されている。この場合、突起電極とパッドとの接続信頼性を向上させるために、半導体デバイス−回路基板間の空隙にアンダーフィルと呼ばれる樹脂を充填することが必須となっている。
【０００３】
アンダーフィルの形成手段には大別して二種類の方法がある。第１の方法は、回路基板の半導体デバイス搭載領域に液状ないしフィルム状の樹脂を供給しておき、半導体デバイス搭載後に樹脂を硬化させる方式である（例えば、特許文献１参照）。第２の方法は、半導体デバイスを回路基板上に実装した後に両者間の間隙に液状の樹脂を充填し、これを加熱・硬化するものである（例えば、特許文献２参照）。
【０００４】
第１の方法の製造工程は概略次のとおりである。
（ａ）回路基板の半導体デバイス搭載部に液状もしくはフィルム状の樹脂を供給する。
（ｂ）回路基板上に半導体デバイスを位置決めする。
（ｃ）半導体デバイスを降下させ、半導体デバイスを樹脂に接触させた後さらに押し込んで半導体デバイスのバンプ電極を回路基板のパッドに接触させる。
（ｄ）半導体デバイスと回路基板との間に挟まれた樹脂を加熱・硬化させる。
なお、はんだ溶融によるバンプ電極とパッドとの接続は、（ｃ）の工程と（ｄ）の工程の間、（ｄ）の工程で樹脂硬化と同時、（ｄ）の工程後、のいずれかで行なわれる。
【０００５】
また、第２の方法の製造工程は概略次のとおりである。
（ｅ）回路基板の接続端子へはんだペーストを供給する。
（ｆ）回路基板上に半導体デバイスを位置決めする。
（ｇ）半導体デバイスを降下させ半導体デバイスのバンプ電極と回路基板のパッドとを接触させる。
（ｈ）はんだを溶融しバンプ電極とバッドとを接合する。
（ｉ）半導体デバイスと回路基板との間隙に液状の樹脂を充填する。
（ｊ）充填された樹脂を硬化する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０４−２８０４４３号公報
【特許文献２】特開２００１−２８４３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記（ｃ）の工程において、バンプ電極の先端が樹脂の表面と接触し、さらに半導体デバイスが降下することによりバンプ電極が樹脂内に押し込まれる過程においてバンプ電極近傍の空気が巻き込まれて気泡が生成され、そして生成された気泡（ボイドとよばれることがある）はバンプ電極の周囲にとどまる。また、上記（ｉ）の工程において、バンプ電極の周囲を樹脂が流動する際に空気が巻き込まれ、気泡が生成される。バンプ電極の周囲に気泡が残存していると、バンプ電極とパッドとを接続するためのリフロー工程において、あるいは後の他の部品を搭載するためのリフロー工程において、はんだが気泡内に流れ込み、隣接する電極との間に短絡事故が発生する可能性が高くなる。
【０００８】
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、バンプ電極を有する半導体デバイスを樹脂が供給されている回路基板に搭載する際に、あるいは、バンプ電極を有する半導体デバイスと回路基板との間に樹脂を注入する際に、バンプ電極の周囲に気泡が残存することのないようにしてはんだリフロー時にはんだが気泡内へ流出することを防止して、隣接するバンプ電極同士が短絡することのないようにすることである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明によれば、表面に、半導体デバイスの突起電極が接続されるパッドを有し、表面がパッド部に開口を有する絶縁性被膜によって覆われている回路基板において、前記絶縁性被膜には、前記パッド部から当該回路基板と前記半導体デバイス間に樹脂が充填される際の樹脂流動の下流側に向かって延在する第１の溝が形成されていることを特徴とする回路基板、が提供される。
【００１０】
そして、好ましくは、少なくとも一部の第１の溝の前記パッドと反対側の先端部には前記第１の溝の延在方向と直交する方向に延在する第２の溝が形成されている。また、好ましくは、前記第１または第２の溝は、前記絶縁性被膜が薄くなされたことによって若しくは全膜厚にわたって存在していないことによって形成されている。
【発明の効果】
【００１１】
第１の方法でアンダーフィルを形成する場合、回路基板への半導体デバイスを搭載する際に、半導体デバイスのバンプ電極の先端部が、アンダーフィルの樹脂の表面に接触した後、樹脂内に押し込まれる過程において、バンプ電極の周囲に巻き込まれた空気は気泡となるが、この気泡は樹脂の移動に伴って、絶縁性被膜（ソルダーレジスト膜）にパッドから外側方向を向くように設けられた第１の溝へと導かれる。また、第２の方法でアンダーフィルを形成する場合、バンプ電極の周囲において生成された気泡は、絶縁性被膜（ソルダーレジスト膜）のパッドの樹脂の下流側に設けられた第１の溝に誘導される。そして、半導体デバイスの押し込みが進行するにつれ、あるいは樹脂の注入が進行するにつれ、気泡は第１の溝をバンプ電極から離れる向きに移動する。第１の溝の先端部にまで到達した気泡は続いて第２の溝へと進行し、ここでせき止められる。そのため、気泡が隣接するバンプ電極へは到達することはなくなる。これによって、リフロー工程などにおいて、はんだが気泡へと流出ことが抑制され、バンプ電極間の短絡事故は防止される。
【図面の簡単な説明】
【００１２】
【図１】本発明の回路基板の第１の実施の形態を示す平面図。
【図２】図１の断面図。
【図３】図１の回路基板を用いた実装工程を工程順に示す断面図。
【図４】本発明の回路基板の第２の実施の形態を示す平面図。
【図５】本発明の回路基板の第３の実施の形態を示す断面図。
【図６】本発明の回路基板の他の実施の形態を説明するための平面図。
【図７】本発明の回路基板の更に他の実施の形態を説明するための平面図。
【発明を実施するための形態】
【００１３】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明による回路基板の第１の実施の形態を示す平面図であり、図２（ａ）、（ｂ）、（ｃ）は、それぞれ図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線での断面図である。この回路基板は一つの半導体デバイスのみが搭載されるものとして描かれているが、複数の半導体デバイスが搭載されるものであってもよく、また半導体デバイス以外の受動素子が搭載されるものであってもよい。なお、本実施の形態の回路基板のパッド近傍の部分拡大平面図を図６（ａ）に示す。
【００１４】
図１、図２に示されるように、回路基板１は、基板表面に配線（図示なし）とパッド１２が形成され、基板の表裏面がパッド部を除いてソルダーレジスト膜１４、１５にて覆われたものである。回路基板１は、多層配線を有するものであってもよい。また、部品を内蔵するものであってもよい。
基板表面に形成されたソルダーレジスト膜１４には、パッド１２の表面を露出させるための開口１４ａが開けられており、そしてその開口１４ａから、搭載される半導体デバイスの外周部に向かう方向に伸びる第１の溝１４ｂが形成されている。この第１の溝１４ｂは、ソルダーレジスト膜１４に凹部として形成されたものであり、他の部分よりも膜厚が薄くなされた箇所である。そして、第１の溝１４ｂのパッド側と反対側の先端部には、対角線上に位置するパッドから伸びる第１の溝の場合を除いて、第１の溝１４ｂと直交する方向に伸びる第２の溝１４ｃが連結されている。この第２の溝１４ｃも、ソルダーレジスト膜１４に凹部として形成されたものであり、他の部分よりも膜厚が薄くなされている。
【００１５】
ソルダーレジスト膜１４は、一般的に用いられている材料を用い、一般的に採用されている形成手法を用いて形成されるものである。すなわち、エポキシ系などの熱硬化性の塗布材料を用い、スクリーン印刷法または塗布・露光・現像の工程を経て形成されるのものである。第１、第２の溝の形成は、開口１４ａの開けられたソルダーレジスト膜を形成した後、ソルダーレジスト膜表面に加工を施すことによって形成することができる。すなわち、膜形成後に、レーザ加工やサンドブラスト加工やエッチング加工によって表面のソルダーレジストの一部を除去することにより形成する。また、金型などにより凹部を形成したい部分へ加熱しながら加圧することにより、ソルダーレジストを軟化・変形して凹部を形成するようにしてもよい。
【００１６】
また、露光・現像法を用いて膜形成する場合には、露光マスクに工夫を加えることによって溝形成を行なう。ここで、膜形成材料は露光部が不溶化するネガティブ材料を用いるものとする。まず、基板表面に印刷法などにより全面に液状材料を塗布する。プレキュアして半硬化させた後、露光を行なう。その際のマスクとしては、開口形成領域は紫外線が当らない遮光部とすると共に、溝形成領域は溝幅より狭い幅を遮光するようにしたものを用いる。このようになされたマスクで露光されたソルダーレジストは、アルカリ水溶液で未硬化部が除去されるが、遮光部を狭くした部分は、完全には除去されず、浅い凹部が形成され、回路基板の基材や配線に到達しない状態にソルダーレジストが残る。
【００１７】
〔回路基板への実装工程〕
次に、図１、図２に示された回路基板へのＢＧＡの実装工程について、その工程順断面図である図３を参照して説明する。まず、回路基板１がマウンタのステージ上に供給され、固定される。次いで、回路基板１のＢＧＡ搭載領域に、アンダーフィルとなる液状の樹脂３を供給する〔図３（ａ）〕。次に、把持機構により、電極面を下にしてトレイに配置されたＢＧＡ２を保持し、回路基板１上において、回路基板１のパッド１２の真上にＢＧＡ２のバンプ電極２１が位置するように位置合わせする。その状態で把持機構を降下させるとバンプ電極２１の先端部が樹脂３の表面と接触する〔図３（ｂ）〕。
【００１８】
ＢＧＡ２を更に降下させると、バンプ電極２１が樹脂３内に進入する。このときバンプ電極２１周囲の空気が樹脂内に巻き込まれ気泡が生成される。この状態がＢＧＡの底面が樹脂表面に接触するまで続く。ＢＧＡの底面が樹脂表面に接触した後は、ＢＧＡは樹脂を押し広げるようにしながら降下を続ける。このとき、樹脂はＢＧＡの中心部からＢＧＡの外周部へ向けて移動するが、生成された気泡も樹脂と共にＢＧＡの外周部へ向かって移動し、その結果第１の溝へ導かれる。第１の溝へ導入された気泡は、樹脂の流動につれてバンプ電極から離れる方向に移動し、一部の気泡は第２の溝に到達する。第２の溝に到達した気泡は、第２の溝内を進行しその先端部にまで到達するとそれ以上の進行は阻止されそこにとどめられる。バンプ電極の先端部が、パッドに接触するとＢＧＡの降下は終了する〔図３（ｃ）〕。
【００１９】
このようにして、生成された気泡はバンプ電極の周囲を離れる。しかし、その気泡が隣接したバンプ電極にまで到達することは抑止される。続いて、はんだリフローと樹脂硬化が行なわれ、ＢＧＡの実装工程が完了する。そのはんだリフロー工程において、溶融したはんだが気泡内に流出することはなくなり、流出したはんだ同士の接触事故の発生が防止され、バンプ電極間の短絡事故の発生も防止される。
【００２０】
［第２の実施の形態］
図４は、本発明による回路基板の第２の実施の形態の平面図である。また、パッド近傍の部分拡大平面図は、第１の実施の形態の場合と同様に図６（ａ）に示される。
本実施の形態の回路基板は、回路基板上に半導体デバイスが搭載され、はんだリフロー工程が終了した後に、回路基板−半導体デバイス間に、回路基板の一辺に垂直方向にアンダーフィルとなる樹脂を注入することが想定されている。すなわち、本実施の形態の回路基板では、図４において、矢印Ｘで示されるように、アンダーフィルを形成するための樹脂の注入が行なわれる。本実施の形態の回路基板１では、ソルダーレジスト膜１４に、パッド１２から図の右方向に伸びる第１の溝１４ｂが形成され、第１の溝１４ｂの右側の端部にはこれと直交する方向に伸びる第２の溝１４ｃが接続されている。この第１、第２の溝の部分ではソルダーレジスト膜の膜厚が他の部分より薄くなされている。
第２の実施の形態の回路基板も第１の実施の形態の場合と同様に形成することができる。
【００２１】
半導体デバイスの実装後に、図４に示されるように、図の左側から樹脂注入が行なわれると、樹脂はバンプ電極に突き当たった後バンプ電極を包み込むように流動する。バンプ電極の周囲を樹脂が流れるとき空気の巻き込みにより気泡が生成される可能性があるが、特にバンプ電極の図の上側を通る樹脂と図の下側を通る樹脂とがぶつかるバンプ電極の図の右側に気泡が発生しやすい。本実施の形態では、バンプ電極の注入樹脂の下流側（図の右側）に第１の溝１４ｂを設けているので、樹脂の流動に従って気泡が第１の溝１４ｂに誘導されこの中を図の右側に向かって移動する。そして、第２の溝１４ｃにまで到達した気泡は、この中を進行し最終的にこの中に捕獲される。
【００２２】
［第３の実施の形態］
本発明による回路基板の第３の実施の形態の平面図は、図１に示した第１の実施の形態のそれと同じである。図５（ａ）、（ｂ）、（ｃ）は、それぞれ第３の実施の形態の回路基板の断面図であって、それぞれ図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線での断面を示している。なお、本実施の形態の回路基板のパッド近傍の部分拡大平面図を図６（ｂ）に示されている。
【００２３】
図５において、図２の部分に対応する部位には同一の参照符号を付し、重複する説明は省略する。本実施の形態の、図２に示した第１の実施の形態と相違する点は、第１、第2の溝が、ソルダーレジスト膜１４が薄くなされることにより構成されているのではなく、ソルダーレジスト膜１４が全膜厚にわたって削除されたことにより構成されている点である。本実施の形態の回路基板は、基板表面の一部が露出されるものであるので、マイグレーション耐性が落ちるがこの点を考慮しなくてもよい場合には採用することができる。
本実施の形態の回路基板によれば、溝断面積が第１の実施の形態の場合よりも広くなるため、気泡の溝への誘導がよりスムースに行なわれるようになる。
【００２４】
第３の実施の形態の回路基板も第１の実施の形態の場合と同様に形成することができる。すなわち、パッド部に開口を有するソルダーレジスト膜を形成した後、ソルダーレジスト膜にレーザ加工やサンドブラスト加工やエッチング加工を施して第１、第２の溝を形成する。あるいは、スクリーン印刷若しくは露光・現像によりソルダーレジスト膜１４を形成する際に、開口１４ａと同時に第１、第２の溝１４ｂ、１４ｃを形成するようにしてもよい。
【００２５】
［実施の形態の変更例］
図６（ａ）、（ｂ）は、それぞれ第１、第３の実施の形態の回路基板の部分拡大平面図であるが、これらの場合、パッド１２の周囲の金属膜にソルダーレジスト膜を被せている。しかし、図６（ｃ）、（ｄ）に示すように、パッド１２の周囲の金属膜にソルダーレジスト膜被せることなく、パッド１２とソルダーレジスト膜３とが分離されるようにすることもできる。図６（ｃ）では、第１、第２の溝１４ｂ、１４ｃがソルダーレジスト膜１４の膜厚の薄い部分によって構成され、図６（ｄ）では、第１、第２の溝１４ｂ、１４ｃがソルダーレジスト膜１４の完全除去部によって構成されている。
これらいずれの場合も、バンプ電極際の気泡排出効果が得られるが、例えば配線が高密度化され、パッド間へも配線がなされる場合、配線上へもソルダーレジスト膜が形成される図６（ａ）、（ｃ）が有利である。図６（ｂ）、（ｄ）の場合は、従来の基板製造プロセスになんらの変更も加えずに作製することが可能であり、安価な基板を提供することが可能となる。
【００２６】
また、第２の溝の平面形状として、パッドの配置によって気泡をキャッチし易く最適化することができる。例えば、図７（ａ）、（ｂ）に示すように、円形ないし楕円形として、体積の比較的大きな気泡をキャッチし易くすることもできる。さらに、例えば図７（ｃ）に示すように、第２の溝の形状を円弧状とすることもできる。
【符号の説明】
【００２７】
１ 回路基板
１１ 基板
１２ パッド
１３ 配線
１４、１５ ソルダーレジスト膜
１４ａ 開口
１４ｂ 第１の溝
１４ｃ 第２の溝
２ ＢＧＡ
２１ バンプ電極
３ 樹脂
【特許請求の範囲】
【請求項１】
表面に、半導体デバイスの突起電極が接続されるパッドを有し、表面がパッド部に開口を有する絶縁性被膜によって覆われている回路基板において、前記絶縁性被膜には、前記パッド部から当該回路基板と前記半導体デバイス間に樹脂が充填される際の樹脂流動の下流側に向かって延在する第１の溝が形成されていることを特徴とする回路基板。
【請求項２】
少なくとも一部の第１の溝の前記パッドと反対側の先端部には前記第１の溝の延在方向と直交する方向に延在する第２の溝が形成されていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記第１または第２の溝は、前記絶縁性被膜が薄くなされたことによって若しくは全膜厚にわたって存在していないことによって形成されていることを特徴とする請求項１または２に記載の回路基板。
【請求項４】
前記第２の溝の平面形状が、長方形、楕円形若しくは円弧形状であることを特徴とする請求項１から３のいずれかに記載の回路基板。
【請求項５】
請求項１から４のいずれかに記載された回路基板に前記半導体デバイスが実装され、前記回路基板と前記半導体デバイスとの間が樹脂により充填されている半導体装置。
【請求項６】
前記半導体デバイスの前記突起電極がはんだにより形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体デバイスが、ベアチップ、ＢＧＡまたはＣＳＰであることを特徴とする請求項５または６に記載の半導体装置。
【請求項１】
表面に、半導体デバイスの突起電極が接続されるパッドを有し、表面がパッド部に開口を有する絶縁性被膜によって覆われている回路基板において、前記絶縁性被膜には、前記パッド部から当該回路基板と前記半導体デバイス間に樹脂が充填される際の樹脂流動の下流側に向かって延在する第１の溝が形成されていることを特徴とする回路基板。
【請求項２】
少なくとも一部の第１の溝の前記パッドと反対側の先端部には前記第１の溝の延在方向と直交する方向に延在する第２の溝が形成されていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記第１または第２の溝は、前記絶縁性被膜が薄くなされたことによって若しくは全膜厚にわたって存在していないことによって形成されていることを特徴とする請求項１または２に記載の回路基板。
【請求項４】
前記第２の溝の平面形状が、長方形、楕円形若しくは円弧形状であることを特徴とする請求項１から３のいずれかに記載の回路基板。
【請求項５】
請求項１から４のいずれかに記載された回路基板に前記半導体デバイスが実装され、前記回路基板と前記半導体デバイスとの間が樹脂により充填されている半導体装置。
【請求項６】
前記半導体デバイスの前記突起電極がはんだにより形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体デバイスが、ベアチップ、ＢＧＡまたはＣＳＰであることを特徴とする請求項５または６に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１９９２０８（Ｐ２０１１−１９９２０８Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６７１０９（Ｐ２０１０−６７１０９）
【出願日】平成２２年３月２４日（２０１０．３．２４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月２４日（２０１０．３．２４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]