定電流回路検査装置、集積回路および定電流回路検査方法
【課題】カレントミラー回路の検査を容易かつ確実に素早く行う。
【解決手段】出力された基準電流Ｉ１を複製して定電流Ｉ７、Ｉ８を出力するカレントミラー回路３を備えた定電流回路３を検査する定電流回路検査装置であって、定電流Ｉ３を複製して検査用定電流Ｉ７、Ｉ８を出力する電流複製部Ｑ１７、Ｑ１８と、基準電流Ｉ２の電流値と異なる電流値を有する電流である比較電流Ｉ５０、Ｉ５１を流す検査用カレントミラー回路４と、比較電流Ｉ７、Ｉ８に基づく各電圧を検出し、その各電圧を利用して定電流回路３の良不良を判定する判定回路５とを有する。
【解決手段】出力された基準電流Ｉ１を複製して定電流Ｉ７、Ｉ８を出力するカレントミラー回路３を備えた定電流回路３を検査する定電流回路検査装置であって、定電流Ｉ３を複製して検査用定電流Ｉ７、Ｉ８を出力する電流複製部Ｑ１７、Ｑ１８と、基準電流Ｉ２の電流値と異なる電流値を有する電流である比較電流Ｉ５０、Ｉ５１を流す検査用カレントミラー回路４と、比較電流Ｉ７、Ｉ８に基づく各電圧を検出し、その各電圧を利用して定電流回路３の良不良を判定する判定回路５とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流回路に含まれるカレントミラー回路の特性の良不良を検査する定電流回路検査装置、これを用いた集積回路および定電流回路検査方法に関する。
【背景技術】
【０００２】
従来のアナログ回路を検査する方法として、図１２に示すブロック構成を利用した検査方法がある。
【０００３】
このアナログ回路の検査方法は、アナログ回路への入力値または、アナログ回路からの出力値が仕様範囲内であるかどうかで判定する方法である。その仕様範囲とは、製造バラツキを想定した評価を元に動作上問題とならない範囲内になるようにその入力値や出力値が決定されるのが一般的である。
【０００４】
図１２は、従来のアナログ回路検査方法を説明するためのアナログ回路およびその検査装置を示すブロック図である。
【０００５】
図１２において、集積回路（以下ＩＣという）２００は、定電流源２０１、カレントミラー回路２０２、２０３、アナログ回路である発振回路２０４およびＯＰアンプ２０５を備えている。また、ＩＣ２００は、外部からアナログ回路に入力値を入力する入力端子２０６および、アナログ回路から外部に出力値を出力するための出力端子２０７、２０８を備えている。
【０００６】
これらの発振回路２０４やオペアンプ２０５といったアナログ回路は、電流バイアス回路が用いられて設計されることが多い。電流バイアス回路であるカレントミラー回路２０２、２０３は、アナログ回路の前段に設けられ、製造ばらつきや異物の混入などによる突発的なばらつきによりカレントミラー回路２０２、２０３の入力電流と出力電流との間に、ばらつきが発生することがある。
【０００７】
このＩＣ２００の検査方法は、テスタ２０９により、ＩＣ２００の入力端子２０６の入力値と出力端子２０８の出力値、およびＩＣ２００の出力端子２０７の出力値を測定し、測定した入力値や出力値が仕様範囲内であるかどうかでＩＣ２００の良不良を判定している。
【０００８】
ところが、その入力値や出力値に、異物の混入などの突発的なばらつきが発生した場合には、温度変化時や電源電圧変化時など、集積回路ＩＣ２００が設計の範囲外の動作をする虞がある。しかしながら、上記従来の集積回路ＩＣ２００の検査方法では、検査条件下の入力値や出力値が仕様範囲内にある場合であっても、温度変化時や電源電圧変化時など、通常検査条件以外の異常条件下では集積回路ＩＣ２００が設計範囲外の動作をする虞がある。
【０００９】
前述したように例えばカレントミラー回路２０２に異物の混入などにより突発的なばらつきがその入力値や出力値に発生した場合、アナログ回路２０２が設計範囲外の動作してしまう事例を図１３に示している。
【００１０】
図１３は、図１２のアナログ回路が設計範囲外の動作をする場合の具体的事例を示す回路図である。
【００１１】
図１３に示すように、例えば定電流源２０１、カレントミラー回路２０２、およびリング発振回路２０４Ａを備えている。定電流源２０１の電流１０２、１０４、カレントミラー回路２０２の電流１０５、１０６、１０７、１０８、１０９、１１０とは、電流値が全て等しく、トランジスタＱ１０１の素子形状とトランジスタＱ１０２の素子形状とが等しい場合には、次式が成り立つ。
【００１２】
（電流１０１）＝（電流１０２）＝（電流１０３）＝（電流１０４）
【００１３】
（電流１０４）＝（電流１０５）＝（電流１０６）＝（電流１０７）＝（電流１０８）＝（電流１０９）＝（電流１１０）
【００１４】
Ｖｇｓ１＝Ｖｇｓ２
【００１５】
（電流１０２）＝Ｖｇｓ１／Ｒ１０１
【００１６】
ｆ＝２×（Ｃ１０１×Ｖｇｓ２）／（電流１０７）
以上の式より、次の式（１）で示される所定の発振周波数ｆが出力端子２０７より得られる。
【００１７】
ｆ＝２／（Ｒ１０１×Ｃ１０１） ・・・（１）
カレントミラー回路２０２の製造ばらつきを考慮に入れて出力端子２０７より得られる発振周波数の仕様範囲が決定されるが、ここでは、発振周波数の仕様範囲は、例えば±１０パーセントであるとして考える。
【００１８】
ここで、カレントミラー回路２０２に例えば抵抗Ｒ１１１のように抵抗性の異物が付着した場合、トランジスタＱ１０５のゲート−ソース間電圧よりもトランジスタＱ１０６〜Ｑ１１０のゲート−ソース間電圧の方が大きくなり、したがって、電流１０５よりも電流１０６〜電流１１０の方が大きい値になり、電流１０５と電流１０６〜電流１１０とで電流ばらつきが発生する。この場合のように、電流１０５よりも電流１０６〜電流１１０の方が大きくなる場合には、発振周波数は大きくなる。
【００１９】
一方、カレントミラー回路２０２で、異物による抵抗Ｒ１１１の影響によって電流値の変動が±１０パーセント以内の場合には、上記従来の検査方法では、出力端子２０７から測定される発振周波数（出力値）のみで検査されるので、この検査時の周囲温度において、所定の仕様範囲内となり、良品と判定される。
【００２０】
しかしながら、異物による抵抗Ｒ１１１の温度特性（＋０．１パーセント／度（摂氏））を持つ場合、使用温度が検査範囲の＋摂氏１０度以上になると、発振周波数（出力値）が仕様範囲よりも１パーセントも大きくなり、リング発振回路２０４Ａが仕様範囲外の動作をしてしまう場合がある。
【００２１】
以上のように、上記従来のアナログ回路の検査方法の場合、検査時の周囲温度で仕様範囲内の動作をするため良品と判定するが、検査時の周囲温度から温度変化すると、その仕様範囲外の動作をする集積回路ＩＣがあり得る。
【００２２】
このため、異物などの突発的なばらつきが発生し、検査時の周囲温度からある程度、周囲温度が変化しても設計仕様範囲外の動作をしない集積回路ＩＣ２００だけを良品とする必要がある。
【００２３】
このため、カレントミラー回路２０２の電流値ばらつきを検査する方法について、図１４を参照して説明する。
【００２４】
図１４は、従来のカレントミラー回路の特性の良不良を判定するための回路図である。
【００２５】
図１４に示すように、この検査方法は、カレントミラー回路２０１から出力される電流を外部へ出力端子２０７Ａおよび２０７Ｂから出力し、その各出力端子２０７Ａおよび２０７Ｂにアナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２を接続する。このアナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２で測定した電流値が所定範囲内であるかどうかでカレントミラー回路２０１の特性の良否を判定することができる。
【００２６】
ここで、上記アナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２を接続するために各出力端子２０７Ａおよび２０７Ｂ、トランジスタＱ８３およびＱ８４を設ける前の集積回路ＩＣ２００Ｂについて図１５を用いて詳細に説明する。
【００２７】
図１５は、検査対象のカレントミラー回路を含む従来の集積回路ＩＣ２００Ｂの構成例を示す回路図である。
【００２８】
集積回路ＩＣ２００Ｂは、定電流源２０１と、カレントミラー回路２０１のトランジスタＱ８１、Ｑ８２、Ｑ１０５、および１０６・・とを備えている。
【００２９】
トランジスタＱ８１およびＱ８２は、Ｎチャンネル型ＭＯＳトランジスタであり、トランジスタＱ１０５およびＱ１０６・・は、Ｐチャンネル型ＭＯＳトランジスタである。
【００３０】
トランジスタＱ８１は、そのドレインとゲートとが、定電流源２０１の出力端に接続されている。トランジスタＱ８２は、そのゲートがトランジスタＱ８１のゲートに共通接続され、そのソースが接地されている。トランジスタＱ１０５は、そのドレインとゲートとがトランジスタＱ８２のドレインに接続され、そのソースが電源Ｖｃｃに接続されている。トランジスタＱ１０６は、そのゲートがトランジスタＱ１０５のゲートに共通接続され、そのソースが電源Ｖｃｃに接続され、そのドレインが図示しない発振回路などのアナログ回路などの「負荷」に接続されている。
【００３１】
一方、図１４に示す集積回路ＩＣ２００Ａは、上記アナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２を接続するために各出力端子２０７Ａおよび２０７Ｂを設けるために、図１５に示す集積回路ＩＣ２００Ｂに、トランジスタＱ８３およびトランジスタＱ８４を追加している。
【００３２】
このトランジスタＱ８３は、Ｐチャンネル型ＭＯＳトランジスタであり、トランジスタＱ８４は、Ｎチャンネル型ＭＯＳトランジスタである。トランジスタＱ８３は、そのゲートがトランジスタＱ１０５およびＱ１０６の各ゲートに共通接続され、そのソースが電源Ｖｃｃに接続されている。また、トランジスタＱ８４は、そのゲートがトランジスタＱ８１およびＱ８２の各ゲートに共通接続され、そのソースが接地されている。また、トランジスタＱ８３のドレインと、トランジスタＱ８４のドレインとはそれぞれ外部端子２０７Ａおよび２０７Ｂにそれぞれ接続されている。
【００３３】
これにより、トランジスタＱ８３のドレイン電流１１１を外部端子２０７Ａから外部に出力すると共に、トランジスタＱ８４のドレイン電流１１２を外部端子２０７Ｂから外部に出力することができる。
【００３４】
アナログ回路用テスタ２１７の電流計Ａ７１、Ａ７２をそれぞれこの出力端の外部端子２０７Ａおよび２０７Ｂにそれぞれ接続することにより、二つの電流計Ａ７１、Ａ７２によりそれぞれドレイン電流１１１および１１２をそれぞれ測定することができる。
【００３５】
この場合に、上記集積回路ＩＣ２００Ａに含まれるカレントミラー回路２０１の特性の良否を検査する方法は、アナログ回路用テスタ２１７の電流計Ａ７１、Ａ７２において、二つの電流計Ａ７１、Ａ７２で測定した各電流値が所定範囲内であるかどうかにより集積回路ＩＣ２００Ａの良否判定を行う。
【特許文献１】特開平１１−３０５８５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
上記図１４の従来の回路構成による検査方法では、トランジスタＱ８３およびＱ８４のように検査対象のカレントミラー回路数が増加すると共に、外部端子２０７Ａおよび２０７Ｂのように外部端子数も増加するので、外部端子２０７Ａおよび２０７Ｂを配置するためのチップ面積が増加し、アナログ回路用テスタの端子数も増加し、これに伴って各電流計を含むテスト回路も増加してしまう。
【００３７】
また、一つの検査対象のカレントミラー回路に対して二つの電流値を測定しているため、トランジスタＱ８３およびＱ８４のように検査対象のカレントミラー回路数が増加すると共に、外部テスト回路も増加し、テスト時間（工数）が増加してしまい、テストコストを含む製造コストが増加する。
【００３８】
本発明は、上記従来の問題を解決するもので、定電流回路に含まれるカレントミラー回路の特性の良不良を、アナログ回路用テスタを用いず、チップ面積の増加や工数増加を抑えて、より容易かつ正確に判定することができる定電流回路検査装置、集積回路、および定電流回路検査方法を提供することを目的とする。
【課題を解決するための手段】
【００３９】
本発明の定電流回路検査装置は、出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査装置であって、該定電流を複製して検査用定電流を出力する電流複製部と、該電流複製部の検査用定電流出力端に接続されて、該基準電流に応じた大小の各電流値の比較電流をそれぞれ生成して各電圧を出力する比較電流生成部と、該各電圧を検出し、検出した各電圧を用いて該定電流回路の良または不良を判定する判定部とを有し、そのことにより上記目的が達成される。
【００４０】
また、好ましくは、本発明の定電流回路検査装置において、前記比較電流生成部は、該基準電流の電流値より大きい第１比較電流と、該基準電流の電流値より小さい第２比較電流とをそれぞれ流し、前記判定部は、該第１比較電流に基づく第１電圧を検出し、該第２比較電流に基づく第２電圧を検出して、該第１電圧および該第２電圧を用いて前記定電流回路の良または不良を判定する。
【００４１】
さらに、好ましくは、本発明の定電流回路検査装置において、前記判定部は、前記第１電圧と前記第２電圧とを入力として論理演算回路により演算して、前記定電流回路の良または不良を判定する。
【００４２】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理演算回路は、前記第１電圧が入力されると共に前記第２電圧がインバータ手段を介して入力されている論理和回路である。
【００４３】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる３入力論理和回路である。
【００４４】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理演算回路は、前記第１電圧がインバータ手段を介して入力されると共に、前記第２電圧が入力されているＮＡＮＤ回路である。
【００４５】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる３入力論理回路である。
【００４６】
さらに、好ましくは、本発明の定電流回路検査装置において、前記第１比較電流は、前記基準電流の電流値をｎ倍（ｎは２以上の整数または実数）した電流値であり、前記第２比較電流は、該基準電流の電流値を１／ｍ（ｍは２以上の整数または実数）倍した電流値である。
【００４７】
さらに、好ましくは、本発明の定電流回路検査装置において、前記カレントミラー回路がｐ個ある場合、該カレントミラー回路のそれぞれに対応して、前記電流複製部、前記比較電流生成部および前記判定回路を含む各テスト回路がそれぞれ設けられ、該各テスト回路に対して、前記定電流回路の良または不良を判定するｐ判定回路が設けられている。
【００４８】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ入力される論理和回路である。
【００４９】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる（ｐ＋１）入力論理和回路である。
【００５０】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ各インバータ手段をそれぞれ介して入力されるＮＡＮＤ回路である。
【００５１】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる（ｐ＋１）入力論理回路である。
【００５２】
さらに、好ましくは、本発明の定電流回路検査装置において、前記判定部が前記定電流回路を不良と判定した場合に、アラーム信号を出力する警告部を更に有する。
【００５３】
さらに、好ましくは、本発明の定電流回路検査装置において、前記判定部からの判定信号を用いて前記定電流の電流値の所定誤差だけ補正する定電流補正回路を更に有する。
【００５４】
さらに、好ましくは、本発明の定電流回路検査装置において、前記定電流回路のカレントミラー回路には負荷としてアナログ回路が接続されている。
【００５５】
さらに、好ましくは、本発明の定電流回路検査装置において、前記比較電流生成部はカレントミラー回路を構成している。
【００５６】
さらに、好ましくは、本発明の定電流回路検査装置において、前記定電流回路のカレントミラー回路と前記比較電流生成部とが直列接続されて電流差動回路を構成している。
【００５７】
本発明の集積回路は、上記本発明の定電流回路と、上記本発明の定電流回路検査装置とを搭載し、そのことにより上記目的が達成される。
【００５８】
本発明の定電流回路検査方法は、出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査方法であって、定電流を複製して検査用定電流を電流複製部から出力する電流複製ステップと、電流複製部からの検査用定電流が比較電流として流れ、基準電流に応じた大小の電流値の各比較電流がそれぞれ流れる比較電流生成ステップと、各比較電流に応じた大小の電圧を検出し、検出した大小の電圧を用いて定電流回路の良または不良を判定する判定ステップとを有し、そのことにより上記目的が達成される。
【００５９】
上記構成により、以下、本発明の作用を説明する。
【００６０】
負荷に対して定電流を供給する場合に、カレントミラー回路を構成して個々に同じ条件で動作するトランジスタを置いている。この場合、これらトランジスタに流れる電流はアナログ値であるので、正しく（設計通りに）流れているかどうかは、直接判定する手段はない。何故なら仮に直接測ろうとすると、その測定時の回路への接触などによって、その回路の電流自体が正常値からずれてしまうからである。
【００６１】
本発明においては、これら課題を解決するべく、負荷に繋がるべきカレントミラー回路の動作確認を、別のカレントミラー回路を用いて、電流をミラー（コピー）することと、更にそのコピー動作時にわざと規定値よりも大きい電流値および小さい電流値を発生させて（比較電流生成部としての検査用カレントミラー回路）、規定値の範囲を設定し、その電流値のズレ（大きい値と小さい値）を電圧値として検出して判定回路にて判断させるものである。つまり、正しくカレントミラー電流が負荷に流れているならば、２つの検出部（電流大と設定した部分＝規定値範囲の最大値と、電流小と設定した部分＝規定値範囲の最小値）は必ず、一方が電流の流れ込み状態であり、残りの一方が電流の流出状態となる。この場合は、論理判定で簡単に分かる（正常時）。ところが、正常でない場合は、上記２つの検出部が両方とも電流の流出か、両方とも電流の流入となる。この場合も論理判定にて簡単に判断（良不良判定）できる。
【００６２】
よって、本発明では、定電流を複製して検査用定電流を出力する電流複製部と、電流複製部の検査用定電流出力端に接続されて、基準電流に応じた大小の各電流値の比較電流をそれぞれ出力する比較電流生成部と、各比較電流に基づく各電圧を検出し、検出した各電圧を用いて定電流回路の良または不良を判定する判定部とを有している。
【００６３】
このように、定電流回路検査装置を定電流回路と共に集積回路内に設けることにより、定電流回路検査装置からの判定信号のみを外部に取り出すだけでよいので、外部接続用の端子数をより少なくすることが可能となって、定電流回路検査装置の大きさを小さくすることが可能となる。また、検査の際に必要な外部回路の規模も、従来の電流計を搭載したテスタに比べて小さくすることが可能となる。さらに、検査の際に測定する測定項目数も少なく、検査の際に必要な時間と労力をより少なくすることが可能となる。よって、容易かつ正確に素早く定電流回路の検査を行うことが可能となる。
【００６４】
第１比較電流による第１電圧と、第２比較電流による第２電圧とを検出し、第１電圧および第２電圧を用いて定電流回路の良または不良を判定することによって、定電流回路が良であると判定する電流値の範囲を明確に設定することが可能となる。また、第１電圧および第２電圧の各電圧値がそれぞれ所定値より大きいか小さいかを自動判定するだけで、容易かつ正確に素早く定電流回路の検査を行うことが可能となる。
【００６５】
第１電圧と第２電圧とを用いて論理演算回路により、定電流回路の良または不良を判定することによって、検査の際に正確な電流計が不要になり、Ｈｉｇｈレベル電圧とＬｏｗレベル電圧との２値のみを検知できる簡単な電圧計を準備するだけで定電流回路の良または不良を容易かつ正確に素早く知ることが可能となる。
【００６６】
第１比較電流は、基準電流の電流値をｎ倍（ｎは２以上の整数）した電流値であり、第２比較電流は、基準電流の電流値を１／ｍ（ｍは２以上の整数）倍した電流値とすることによって、定電流回路が良であると判定される電流値の範囲を容易かつ正確に素早く設定することが可能となる。
【００６７】
判定部が、定電流回路を不良と判定した場合、アラーム信号を外部に出力することによって、検査結果を容易かつ素早く知ることが可能となる。
【００６８】
判定部からの判定信号（判定電圧）を用いて、定電流の電流値の誤差を補正することによって、カレントミラー回路が出力する定電流の電流値を接続する負荷に応じて微調整することが可能となる。
【００６９】
比較電流生成部がカレントミラー回路であることによって、基準電流から容易に検査用電流を生成することが可能となる。
【００７０】
定電流回路のカレントミラー回路と比較電流生成部とが電流差動回路を構成することによって、比較電流に基づく電圧を判定部により容易かつ正確に検知することが可能となる。
【００７１】
集積回路が本発明の定電流回路と本発明の定電流回路検査装置とを搭載することによって、集積回路の良不良の検査が素早く容易かつ正確になる。
【発明の効果】
【００７２】
以上により、本発明によれば、本発明の定電流回路検査装置を定電流回路と共に集積回路内に設けたため、定電流回路に含まれるカレントミラー回路の特性の良不良を、従来のようにアナログ回路用テスタを用いず、外部接続端子数が抑制されてチップ面積の増加や工数増加を抑えることができて、より容易かつ正確に素早く判定することができる。
【発明を実施するための最良の形態】
【００７３】
以下に、本発明の定電流回路検査装置および定電流源検査方法の実施形態を、定電流回路の集積回路ＩＣに搭載した場合について図面を参照しながら詳細に説明する。
【００７４】
図１は、本発明の実施形態に係る集積回路ＩＣの要部構成例を示す回路図である。
【００７５】
図１に示すように、本実施形態の集積回路ＩＣ１は、基準電流Ｉ１、Ｉ２を出力する定電流源２と、基準電流Ｉ１を複製して定電流を出力するカレントミラー回路３と、基準電流Ｉ２を複製して比較電流（または検査用定電流）を流す検査用カレントミラー回路４と、検査用カレントミラー回路４に比較電流（または検査用定電流）がそれぞれ流れたことよる各電圧を２入力としてカレントミラー回路３の特性の良または不良を判定する判定電圧Ｔｏｕｔを出力する判定回路５とを有している。
【００７６】
カレントミラー回路３は、ドレインとゲートを定電流源２の出力端に接続してソースをＧＮＤに接地した第１Ｎチャンネル型ＭＯＳトランジスタＱ１１と、ゲートを第１Ｎチャンネル型ＭＯＳトランジスタＱ１１のゲートに接続してソースをＧＮＤに接地した第２Ｎチャンネル型ＭＯＳトランジスタＱ１３と、ドレインとゲートを第２Ｎチャンネル型ＭＯＳトランジスタＱ１３のドレインに接続してソースを電源Ｖｃｃの出力端に接続した第１Ｐチャンネル型ＭＯＳトランジスタＱ１４と、ゲートを第１Ｐチャンネル型ＭＯＳトランジスタＱ１４のゲートに接続してソースを電源Ｖｃｃに接続した第２および第３Ｐチャンネル型ＭＯＳトランジスタＱ１７、Ｑ１８とを有している。第２および第３Ｐチャンネル型ＭＯＳトランジスタＱ１７、Ｑ１８は、電流複製部を構成しており、第１Ｐチャンネル型ＭＯＳトランジスタＱ１４からの定電流を複製して検査用定電流を出力する。さらに、ゲートを第１Ｐチャンネル型ＭＯＳトランジスタＱ１４のゲートに接続してソースを電源Ｖｃｃに接続し、ドレイン側にアナログ回路などの負荷が接続されたＰチャンネル型ＭＯＳトランジスタＱ１５・・Ｑ１６を有している。
【００７７】
検査用カレントミラー回路４は、比較電流生成部を構成しており、ドレインとゲートを定電流源２の出力端に接続してソースをＧＮＤに接地した第３Ｎチャンネル型ＭＯＳトランジスタＱ１２と、ゲートを第３Ｎチャンネル型ＭＯＳトランジスタＱ１２のゲートに接続してドレインを第２Ｐチャンネル型ＭＯＳトランジスタＱ１７のドレインに接続し、ソースをＧＮＤに接地した第４Ｎチャンネル型ＭＯＳトランジスタＱ５０と、ゲートを第３Ｎチャンネル型ＭＯＳトランジスタＱ１２のゲートに接続してドレインを第３Ｐチャンネル型ＭＯＳトランジスタＱ１８のドレインに接続し、ソースをＧＮＤに接地した第５Ｎチャンネル型ＭＯＳトランジスタＱ５１とを有して、第２および第３Ｐチャンネル型ＭＯＳトランジスタＱ１７、Ｑ１８からの検査用定電流出力端に接続されて、基準電流に応じた大小の各電流値の比較電流をそれぞれ流す。
【００７８】
上記第２ＰチャンネルＭＯＳトランジスタＱ１７のドレインと上記第４Ｎチャンネル型ＭＯＳトランジスタＱ５０のドレインとを第１出力（位置Ｐ１での電圧）とし、上記第３ＰチャンネルＭＯＳトランジスタＱ１８のドレインと上記第５Ｎチャンネル型ＭＯＳトランジスタＱ５１のドレインとを第２出力（位置Ｐ２での電圧）としている。
【００７９】
判定回路５は、判定回路５を駆動するためのテスト信号Ｔｉｎと、上記検査用カレントミラー回路４の第１出力（Ｐ１の第１電圧）および第２出力（Ｐ２の第２電圧）をそれぞれ入力として、これらを論理演算してカレントミラー回路３の特性の良または不良を判定する判定電圧Ｔｏｕｔを出力する。このように、定電流源２の電流値Ｉ１に対するカレントミラー回路３の電流値Ｉ７、Ｉ８の誤差の良否を判定する場合、外部に接続したテスタにおいて、判定回路５より出力される判定電圧ＴｏｕｔがＨｉｇｈレベル電圧（不良品）であるかＬｏｗレベル電圧（良品）であるかの判定だけでよく、カレントミラー回路３の特性の良否の判定が容易化できる。
【００８０】
なお、これらの８個のトランジスタＱ１１〜Ｑ１８は、本来は同じ電流が流れるはずである。トランジスタＱ１６はここでは１個であるが、実際には複数個並列に繋がっている。その個々のトランジスタＱ１６の先には「負荷」がそれぞれ繋がっている。また、基準電流値Ｉ１とＩ２とは同じ電流値である。
【００８１】
ここで、判定回路５による判定動作についてさらに詳細に説明する。
【００８２】
上記構成により、上記第４Ｎチャンネル型トランジスタＱ５０は定電流源２からの電流値Ｉ２に対してｎ倍（ｎは２以上の整数または実数）となる電流を流すトランジスタとし、上記第５Ｎチャンネル型トランジスタＱ５１は定電流源２の電流値Ｉ２に対して１／ｍ倍（ｍは２以上の整数または実数）となる電流を流すトランジスタとする。
【００８３】
この場合、定電流源２の基準電流値Ｉ２（またはＩ１）に対するカレントミラー回路３の電流値Ｉ７，Ｉ８の誤差の許容範囲を１／ｍ倍以上ｎ倍以下としている。
【００８４】
定電流源２の電流値Ｉ２に対する上記カレントミラー回路３からの定電流値Ｉ７（または上記検査用カレントミラー回路４の比較電流値Ｉ５０）がｎ倍以下で、定電流値Ｉ８（または上記検査用カレントミラー回路４の比較電流値Ｉ５１）が１／ｍ倍以上の場合は、上記検査用カレントミラー回路４からの第１出力（Ｐ１）がＬｏｗレベル電圧を出力し、上記検査用カレントミラー回路４からの第２出力（Ｐ２）がＨｉｇｈレベル電圧を出力し、検査時に判定回路５から判定電圧ＴｏｕｔとしてＬｏｗレベル電圧を出力してカレントミラー回路３が「特性良」と判定される。
【００８５】
また、定電流源２の電流値Ｉ２に対する上記カレントミラー回路３の定電流値Ｉ７（または上記検査用カレントミラー回路４の比較電流値Ｉ５０）がｎ倍以上で、定電流値Ｉ８（または上記検査用カレントミラー回路４の比較電流値Ｉ５１）が１／ｍ倍以上の場合は、上記検査用カレントミラー回路４からの第１出力（Ｐ１）がＨｉｇｈレベル電圧を出力し、上記検査用カレントミラー回路４からの第２出力（Ｐ２）がＨｉｇｈレベル電圧を出力し、検査時に判定回路５から判定電圧ＴｏｕｔとしてＨｉｇｈレベル電圧を出力してカレントミラー回路３が「特性不良」と判定される。
【００８６】
さらに、定電流源２の電流値Ｉ２に対する上記カレントミラー回路３の定電流値Ｉ７（または上記検査用カレントミラー回路４の比較電流値Ｉ５０）がｎ倍以下で、定電流値Ｉ８（または上記検査用カレントミラー回路４の比較電流値Ｉ５１）が１／ｍ倍以下の場合は、上記検査用カレントミラー回路４の第１出力（Ｐ１）はＬｏｗレベル電圧を出力し、上記検査用カレントミラー回路の第２出力（Ｐ２）はＬｏｗレベル電圧を出力し、検査時に判定回路５から判定電圧ＴｏｕｔとしてＨｉｇｈレベル電圧を出力してカレントミラー回路３が「特性不良」と判定される。
【００８７】
上記判定回路５は、図２に示すように、インバータ回路とＯＲ回路（論理和回路）とで構成され、ＴｉｎにＨｉｇｈレベル電圧が入力され、上記第１電流差動回路の第１出力（Ｐ１）がＨｉｇｈレベル電圧でかつ上記第２電流差動回路の第２出力（Ｐ２）がＬｏｗレベル電圧の場合に、ＯＲ回路から「特性良」の判定電圧ＴｏｕｔとしてＬｏｗレベル電圧を出力する。また、上記第１電流差動回路の第１出力（Ｐ１）がＬｏｗレベル電圧の場合と上記第２電流差動回路の第２出力（Ｐ２）がＨｉｇｈレベル電圧の場合との両方または共に同極性電圧の場合は、ＯＲ回路から「特性不良」の判定電圧ＴｏｕｔとしてＨｉｇｈレベル電圧を出力する。
【００８８】
なお、判定回路５は、図３に示すように、インバータ回路とＮＡＮＤ回路で構成することもできる。即ち、判定回路５は、論理演算回路で構成されており、第１電圧（Ｐ１）が入力されると共に第２電圧（Ｐ２）がインバータ手段を介して入力されているＯＲ回路（論理和回路）である。このＯＲ回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる３入力論理和回路である。または、判定回路５は、第１電圧（Ｐ１）がインバータ手段を介して入力されると共に、第２電圧（Ｐ２）が入力されているＮＡＮＤ回路である。このＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる３入力論理回路である。
【００８９】
以上により、本実施形態によれば、定電流源２の電流値に対するカレントミラー回路３の電流値の誤差の良否の判定を行う場合は、テスト信号ＴｉｎにＨｉｇｈレベル電圧を入力して、判定回路５からの出力電圧Ｔｏｕｔを外部接続したテスタにおいて測定し、Ｌｏｗレベル電圧の場合は良品で、Ｈｉｇｈレベル電圧の場合は不良品と判定することができる。この場合、３個のトランジスタＱ１１，Ｑ１３，Ｑ１４のどれか一つに異常があった場合に、異常検出ができる。
【００９０】
次に、ここで、検査対象のカレントミラー回路が１、２、・・・、ｐ個と複数の場合には、図４に示すように、集積回路ＩＣ６は、検査対象回路（１）、（２）、・・・、（ｐ）にテスト回路（１）、（２）、・・・、（ｐ）およびｐ判定回路１１が接続されている。
【００９１】
テスト回路（１）、（２）、・・・、（ｐ）において、それぞれのテスト回路（１）、（２）、・・・、（ｐ）には図１に示す検査用カレントミラー回路４と判定回路５とを含み、出力判定電圧Ｔｏｕｔ（１）、Ｔｏｕｔ（２）、・・・、Ｔｏｕｔ（ｐ）は、検査対象回路（１）、（２）、・・・、（ｐ）の出力電流が１／ｍ倍以上ｎ倍以下の範囲内の場合は、良品を示すＬｏｗレベル電圧を判定出力し、１／ｍ倍以上またはｎ倍以下の範囲外の場合、即ち、１／ｍ倍以上でｎ倍以上の範囲、または、１／ｍ倍以下でｎ倍以下の範囲の場合は、不良品を示すＨｉｇｈレベル電圧を判定出力する。
【００９２】
ｐ判定回路１１は、図５に示すように、インバータ回路とＯＲ回路で構成され、テスト信号である素子駆動用電圧ＴｉｎにＨｉｇｈレベル電圧が駆動電圧として入力され、出力電圧Ｔｏｕｔは、Ｔｏｕｔ（１）、Ｔｏｕｔ（２）、・・・、Ｔｏｕｔ（ｐ）の入力電圧が、全てＬｏｗレベル電圧である場合は良品としてＬｏｗレベル電圧を出力し、いずれか１つがＨｉｇｈレベル電圧である場合は不良品としてＨｉｇｈレベル電圧を出力する。なお、別の事例として、ｐ判定回路１１Ａは、図６に示すように、インバータ回路とＮＡＮＤ回路で構成することもできる。即ち、ｐ判定回路１１Ａは、各テスト回路（１）、（２）、・・・、（ｐ）からのｐ個の判定電圧Ｔｏｕｔ（１）、Ｔｏｕｔ（２）、・・・、Ｔｏｕｔ（ｐ）がそれぞれインバータ回路をそれぞれ介して入力されるＮＡＮＤ回路である。このＮＡＮＤ回路は、テスト信号である素子駆動用電圧Ｔｉｎが入力可能とされる（ｐ＋１）入力論理回路である。
【００９３】
上記構成により、定電流回路に含まれる１、２、・・・、ｐ個のカレントミラー回路の特性の良否の検査方法は、テスト信号ＴｉｎにＨｉｇｈレベル電圧を入力して、判定回路５を駆動させ、出力電圧Ｔｏｕｔを外部接続テスタにより測定し、Ｌｏｗレベル電圧の場合は良品で、Ｈｉｇｈレベル電圧の場合は不良品と判定する。
【００９４】
また、検査対象のカレントミラー回路が１、２、・・・、ｐ個と複数の場合、上記構成を１、２、・・・、ｐ個組込み、１、２、・・・、ｐ個の判定回路の出力に少なくとも１つ不良判定を出力した場合に不良判定信号を出力する２値論理回路で構成したｐ判定回路１１または１１Ａを接続することにより、カレントミラー回路の特性の良否を判定する場合、外部に接続したテスターにおいて、ｐ判定回路１１または１１Ａより出力される電圧がＨｉｇｈレベル電圧であるかＬｏｗレベル電圧であるかの判定だけでよく、良否の判定の容易化、テスト用の出力端子の削減、テスト時間の短縮によりテスト効率の向上によりコストダウンができる。
【００９５】
なお、本発明に係る定電流回路の検査方法は、テスト信号である素子駆動用電圧Ｔｉｎの電圧極性をＨｉｇｈレベル電圧の他に、Ｌｏｗレベル電圧とする論理回路の構成でもよい。この場合、判定回路５の出力電圧Ｔｏｕｔは、許容範囲内の場合にＬｏｗレベル電圧で、許容範囲外の場合にＨｉｇｈレベル電圧の他、その逆でもよい。
【００９６】
また、定電流回路１において、ゲートを上記第１Ｐチャンネル型ＭＯＳトランジスタＱ１４のゲートに接続してソースを電源Ｖｃｃに接続した第５、第６、・・・のＰチャンネル型ＭＯＳトランジスタＱ１５・・を接続して複数のドレイン電流を各負荷にそれぞれ出力する回路構成でもよいことは自明である。
【００９７】
さらに、図７に示すように、定電流源２ａの電流値Ｉ１に対するカレントミラー回路３の電流の誤差の許容範囲を検査するために、検査用カレントミラー回路の基準電流Ｉ２をＩＣ外部から外部端子Ｉｉｎより入力する構造でもよい。
【００９８】
また、図８および図９に示すように、判定回路５ａより得られた判定結果を入力とし、電流誤差を補正する補正電流を出力する電流補正回路１２を集積回路ＩＣ１ｂまたは１ｃに組み込むことにより、電流の誤差補正を行うことが可能となる。この電流補正回路１２は、判定回路５ａからの判定電圧Ｔｏｕｔを用いて定電流Ｉ３の電流値の所定誤差分だけ補正することができる。
【００９９】
さらに、図１０に示すように、カレントミラー回路３を不良と判定した場合にアラーム信号を外部に出力する警告部２５を更に有している。
【０１００】
なお、図１１に示すように、集積回路ＩＣ２２として、カレントミラー回路３と本発明の定電流回路検査装置とを搭載した集積回路ＩＣを示している。集積回路ＩＣ２２は、カレントミラー回路３の負荷としてリング発振器２３を用いている。
【０１０１】
リング発振回路２３は、カレントミラー回路３の複数個の出力に接続され、カレントミラー回路３から出力される定電流Ｉ５〜Ｉ６を入力して、所定の発振周波数の信号を出力端子２４から出力する。
【０１０２】
このようにして、集積回路ＩＣ２２は、出力端子２４から所定の発振周波数の信号を出力する。
【０１０３】
集積回路ＩＣ２２を構成するカレントミラー回路３の良不良を判定する動作は、上記実施形態のＩＣ１または６と同様であるので説明を省略する。
【０１０４】
この集積回路ＩＣ２２は、各回路を同一シリコン基板上に形成した集積回路である。したがって、カレントミラー回路３などを構成する各トランジスタの特性を同一にすることが容易である。
【０１０５】
よって、このＩＣ２２を用いることにより、負荷であるリング発振回路２３に精度の良い定電流を供給することができるとともに、ＩＣ２２の温度が変化した場合でも、カレントミラー回路３が出力する各定電流間のばらつきを最小限に抑えることができる。
【０１０６】
なお、ここでは、ＩＣ２２は、モノリシック集積回路であるとして説明したが、これに限らない。ＩＣ２２は、ハイブリッド集積回路であってもよいし、マルチチップモジュールであってもよい。ここに、ハイブリッド集積回路とは、プリント基板製造技術を用い、セラミック基板やエポキシ樹脂基板上に配線パターンを形成し、個別部品のトランジスタ、抵抗、コンデンサなどを半田付けして作る回路である。
【０１０７】
また、マルチチップモジュールとは、複数の半導体基板を金属線で直接配線した回路である。ＩＣ２２がマルチチップモジュールである場合、ＩＣ２２を複数層のセラミック基板を焼結生成した立体回路として構成してもよいし、いわゆるビルドアップ技術を用いて複数の基板を貼り合わせた複数層の基板として構成してもよい。
【０１０８】
なお、ここでは、カレントミラー回路３の負荷としてリング発振回路２３が接続されている場合について説明したがこれに限らない。
【０１０９】
カレントミラー回路３の負荷として、オペアンプ（演算増幅器）、アナログ−デジタル変換回路、デジタル−アナログ変換回路、パワーアンプ−ドライバ（例えば、音響用アンプ回路、液晶ディスプレイドライバ、モータドライバなど）、ＲＦ回路（例えば、ベースバンド処理回路、発振回路、ミキサ、増幅回路、変調回路、復調回路など）、映像信号処理回路（ＮＴＳＣ信号処理回路）、タイミング回路（例えば、ＰＬＬ、ＶＣＯなど）、半導体センサ（例えば、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ、温度センサ、圧力センサ、加速度センサなど）、半導体リレーなどをＩＣ２２に実装しても構わなし、これ以外の負荷をＩＣ２２に実装しても構わない。要するに、カレントミラー回路３の負荷として、ＩＣ２２にアナログ回路を実装しさえすればよい。
【０１１０】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１１】
本発明は、定電流回路に含まれるカレントミラー回路の特性の良不良を検査する定電流回路検査装置、これを用いた集積回路および定電流回路検査方法の分野において、本発明の定電流回路検査装置を定電流回路と共に集積回路内に設けたため、定電流回路に含まれるカレントミラー回路の特性の良不良を、従来のようにアナログ回路用テスタを用いず、外部接続端子数が抑制されてチップ面積の増加や工数増加を抑えることができて、より容易かつ正確に素早く判定することができる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施形態に係る集積回路ＩＣの要部構成例を示す回路図である。
【図２】図１の判定回路の一構成例を示す回路図である。
【図３】図１の判定回路の一構成例とは別の構成例を示す回路図である。
【図４】図１の検査対象のカレントミラー回路がｐ個存在する場合のＩＣ構成例を示すブロック図である。
【図５】図４の判定回路の一構成例を示す回路図である。
【図６】図４の判定回路の一構成例とは別の構成例を示す回路図である。
【図７】図１の基準電流を外部から入力するＩＣ構成例を示す回路図である。
【図８】図１の判定回路の判定電圧Ｔｏｕｔを利用してカレントミラー回路からの定電流を補正するＩＣ構成例を示す回路図である。
【図９】図１の基準電流を外部から入力し、図１の判定回路の判定電圧Ｔｏｕｔを利用してカレントミラー回路からの定電流を補正するＩＣ構成例を示す回路図である。
【図１０】図１の判定回路の判定電圧Ｔｏｕｔを利用して不良品時などに警告する場合のＩＣ構成例を示す回路図である。
【図１１】本発明の実施形態におけるＩＣの構成を示す図である。
【図１２】従来のアナログ回路検査方法を説明するためのアナログ回路およびその検査装置を示すブロック図である。
【図１３】図１２のアナログ回路が設計範囲外の動作をする場合の具体的事例を示す回路図である。
【図１４】従来のカレントミラー回路のばらつきを検査する方法を示す回路図である。
【図１５】検査対象のカレントミラー回路を含む従来の集積回路ＩＣの構成例を示す回路図である。
【符号の説明】
【０１１３】
１、１ａ、１ｂ、６ 集積回路ＩＣ（定電流回路）
２ 定電流源
３ カレントミラー回路
３ａ カレントミラー回路
４ 検査用カレントミラー回路
５、５ａ 判定回路
１１、１１Ａ ｐ判定回路
１２ 電流補正回路
Ｉ１、Ｉ２ 基準電流
Ｉ３、Ｉ５、Ｉ６、Ｉ７、Ｉ８ 定電流
Ｉ５０、Ｉ５１ 比較電流
Ｐ１、Ｐ２ 接続点
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６、Ｑ１７、Ｑ１８、Ｑ５０、Ｑ５１ トランジスタ
【技術分野】
【０００１】
本発明は、定電流回路に含まれるカレントミラー回路の特性の良不良を検査する定電流回路検査装置、これを用いた集積回路および定電流回路検査方法に関する。
【背景技術】
【０００２】
従来のアナログ回路を検査する方法として、図１２に示すブロック構成を利用した検査方法がある。
【０００３】
このアナログ回路の検査方法は、アナログ回路への入力値または、アナログ回路からの出力値が仕様範囲内であるかどうかで判定する方法である。その仕様範囲とは、製造バラツキを想定した評価を元に動作上問題とならない範囲内になるようにその入力値や出力値が決定されるのが一般的である。
【０００４】
図１２は、従来のアナログ回路検査方法を説明するためのアナログ回路およびその検査装置を示すブロック図である。
【０００５】
図１２において、集積回路（以下ＩＣという）２００は、定電流源２０１、カレントミラー回路２０２、２０３、アナログ回路である発振回路２０４およびＯＰアンプ２０５を備えている。また、ＩＣ２００は、外部からアナログ回路に入力値を入力する入力端子２０６および、アナログ回路から外部に出力値を出力するための出力端子２０７、２０８を備えている。
【０００６】
これらの発振回路２０４やオペアンプ２０５といったアナログ回路は、電流バイアス回路が用いられて設計されることが多い。電流バイアス回路であるカレントミラー回路２０２、２０３は、アナログ回路の前段に設けられ、製造ばらつきや異物の混入などによる突発的なばらつきによりカレントミラー回路２０２、２０３の入力電流と出力電流との間に、ばらつきが発生することがある。
【０００７】
このＩＣ２００の検査方法は、テスタ２０９により、ＩＣ２００の入力端子２０６の入力値と出力端子２０８の出力値、およびＩＣ２００の出力端子２０７の出力値を測定し、測定した入力値や出力値が仕様範囲内であるかどうかでＩＣ２００の良不良を判定している。
【０００８】
ところが、その入力値や出力値に、異物の混入などの突発的なばらつきが発生した場合には、温度変化時や電源電圧変化時など、集積回路ＩＣ２００が設計の範囲外の動作をする虞がある。しかしながら、上記従来の集積回路ＩＣ２００の検査方法では、検査条件下の入力値や出力値が仕様範囲内にある場合であっても、温度変化時や電源電圧変化時など、通常検査条件以外の異常条件下では集積回路ＩＣ２００が設計範囲外の動作をする虞がある。
【０００９】
前述したように例えばカレントミラー回路２０２に異物の混入などにより突発的なばらつきがその入力値や出力値に発生した場合、アナログ回路２０２が設計範囲外の動作してしまう事例を図１３に示している。
【００１０】
図１３は、図１２のアナログ回路が設計範囲外の動作をする場合の具体的事例を示す回路図である。
【００１１】
図１３に示すように、例えば定電流源２０１、カレントミラー回路２０２、およびリング発振回路２０４Ａを備えている。定電流源２０１の電流１０２、１０４、カレントミラー回路２０２の電流１０５、１０６、１０７、１０８、１０９、１１０とは、電流値が全て等しく、トランジスタＱ１０１の素子形状とトランジスタＱ１０２の素子形状とが等しい場合には、次式が成り立つ。
【００１２】
（電流１０１）＝（電流１０２）＝（電流１０３）＝（電流１０４）
【００１３】
（電流１０４）＝（電流１０５）＝（電流１０６）＝（電流１０７）＝（電流１０８）＝（電流１０９）＝（電流１１０）
【００１４】
Ｖｇｓ１＝Ｖｇｓ２
【００１５】
（電流１０２）＝Ｖｇｓ１／Ｒ１０１
【００１６】
ｆ＝２×（Ｃ１０１×Ｖｇｓ２）／（電流１０７）
以上の式より、次の式（１）で示される所定の発振周波数ｆが出力端子２０７より得られる。
【００１７】
ｆ＝２／（Ｒ１０１×Ｃ１０１） ・・・（１）
カレントミラー回路２０２の製造ばらつきを考慮に入れて出力端子２０７より得られる発振周波数の仕様範囲が決定されるが、ここでは、発振周波数の仕様範囲は、例えば±１０パーセントであるとして考える。
【００１８】
ここで、カレントミラー回路２０２に例えば抵抗Ｒ１１１のように抵抗性の異物が付着した場合、トランジスタＱ１０５のゲート−ソース間電圧よりもトランジスタＱ１０６〜Ｑ１１０のゲート−ソース間電圧の方が大きくなり、したがって、電流１０５よりも電流１０６〜電流１１０の方が大きい値になり、電流１０５と電流１０６〜電流１１０とで電流ばらつきが発生する。この場合のように、電流１０５よりも電流１０６〜電流１１０の方が大きくなる場合には、発振周波数は大きくなる。
【００１９】
一方、カレントミラー回路２０２で、異物による抵抗Ｒ１１１の影響によって電流値の変動が±１０パーセント以内の場合には、上記従来の検査方法では、出力端子２０７から測定される発振周波数（出力値）のみで検査されるので、この検査時の周囲温度において、所定の仕様範囲内となり、良品と判定される。
【００２０】
しかしながら、異物による抵抗Ｒ１１１の温度特性（＋０．１パーセント／度（摂氏））を持つ場合、使用温度が検査範囲の＋摂氏１０度以上になると、発振周波数（出力値）が仕様範囲よりも１パーセントも大きくなり、リング発振回路２０４Ａが仕様範囲外の動作をしてしまう場合がある。
【００２１】
以上のように、上記従来のアナログ回路の検査方法の場合、検査時の周囲温度で仕様範囲内の動作をするため良品と判定するが、検査時の周囲温度から温度変化すると、その仕様範囲外の動作をする集積回路ＩＣがあり得る。
【００２２】
このため、異物などの突発的なばらつきが発生し、検査時の周囲温度からある程度、周囲温度が変化しても設計仕様範囲外の動作をしない集積回路ＩＣ２００だけを良品とする必要がある。
【００２３】
このため、カレントミラー回路２０２の電流値ばらつきを検査する方法について、図１４を参照して説明する。
【００２４】
図１４は、従来のカレントミラー回路の特性の良不良を判定するための回路図である。
【００２５】
図１４に示すように、この検査方法は、カレントミラー回路２０１から出力される電流を外部へ出力端子２０７Ａおよび２０７Ｂから出力し、その各出力端子２０７Ａおよび２０７Ｂにアナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２を接続する。このアナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２で測定した電流値が所定範囲内であるかどうかでカレントミラー回路２０１の特性の良否を判定することができる。
【００２６】
ここで、上記アナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２を接続するために各出力端子２０７Ａおよび２０７Ｂ、トランジスタＱ８３およびＱ８４を設ける前の集積回路ＩＣ２００Ｂについて図１５を用いて詳細に説明する。
【００２７】
図１５は、検査対象のカレントミラー回路を含む従来の集積回路ＩＣ２００Ｂの構成例を示す回路図である。
【００２８】
集積回路ＩＣ２００Ｂは、定電流源２０１と、カレントミラー回路２０１のトランジスタＱ８１、Ｑ８２、Ｑ１０５、および１０６・・とを備えている。
【００２９】
トランジスタＱ８１およびＱ８２は、Ｎチャンネル型ＭＯＳトランジスタであり、トランジスタＱ１０５およびＱ１０６・・は、Ｐチャンネル型ＭＯＳトランジスタである。
【００３０】
トランジスタＱ８１は、そのドレインとゲートとが、定電流源２０１の出力端に接続されている。トランジスタＱ８２は、そのゲートがトランジスタＱ８１のゲートに共通接続され、そのソースが接地されている。トランジスタＱ１０５は、そのドレインとゲートとがトランジスタＱ８２のドレインに接続され、そのソースが電源Ｖｃｃに接続されている。トランジスタＱ１０６は、そのゲートがトランジスタＱ１０５のゲートに共通接続され、そのソースが電源Ｖｃｃに接続され、そのドレインが図示しない発振回路などのアナログ回路などの「負荷」に接続されている。
【００３１】
一方、図１４に示す集積回路ＩＣ２００Ａは、上記アナログ回路用テスタ２１７の電流計Ａ７１およびＡ７２を接続するために各出力端子２０７Ａおよび２０７Ｂを設けるために、図１５に示す集積回路ＩＣ２００Ｂに、トランジスタＱ８３およびトランジスタＱ８４を追加している。
【００３２】
このトランジスタＱ８３は、Ｐチャンネル型ＭＯＳトランジスタであり、トランジスタＱ８４は、Ｎチャンネル型ＭＯＳトランジスタである。トランジスタＱ８３は、そのゲートがトランジスタＱ１０５およびＱ１０６の各ゲートに共通接続され、そのソースが電源Ｖｃｃに接続されている。また、トランジスタＱ８４は、そのゲートがトランジスタＱ８１およびＱ８２の各ゲートに共通接続され、そのソースが接地されている。また、トランジスタＱ８３のドレインと、トランジスタＱ８４のドレインとはそれぞれ外部端子２０７Ａおよび２０７Ｂにそれぞれ接続されている。
【００３３】
これにより、トランジスタＱ８３のドレイン電流１１１を外部端子２０７Ａから外部に出力すると共に、トランジスタＱ８４のドレイン電流１１２を外部端子２０７Ｂから外部に出力することができる。
【００３４】
アナログ回路用テスタ２１７の電流計Ａ７１、Ａ７２をそれぞれこの出力端の外部端子２０７Ａおよび２０７Ｂにそれぞれ接続することにより、二つの電流計Ａ７１、Ａ７２によりそれぞれドレイン電流１１１および１１２をそれぞれ測定することができる。
【００３５】
この場合に、上記集積回路ＩＣ２００Ａに含まれるカレントミラー回路２０１の特性の良否を検査する方法は、アナログ回路用テスタ２１７の電流計Ａ７１、Ａ７２において、二つの電流計Ａ７１、Ａ７２で測定した各電流値が所定範囲内であるかどうかにより集積回路ＩＣ２００Ａの良否判定を行う。
【特許文献１】特開平１１−３０５８５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
上記図１４の従来の回路構成による検査方法では、トランジスタＱ８３およびＱ８４のように検査対象のカレントミラー回路数が増加すると共に、外部端子２０７Ａおよび２０７Ｂのように外部端子数も増加するので、外部端子２０７Ａおよび２０７Ｂを配置するためのチップ面積が増加し、アナログ回路用テスタの端子数も増加し、これに伴って各電流計を含むテスト回路も増加してしまう。
【００３７】
また、一つの検査対象のカレントミラー回路に対して二つの電流値を測定しているため、トランジスタＱ８３およびＱ８４のように検査対象のカレントミラー回路数が増加すると共に、外部テスト回路も増加し、テスト時間（工数）が増加してしまい、テストコストを含む製造コストが増加する。
【００３８】
本発明は、上記従来の問題を解決するもので、定電流回路に含まれるカレントミラー回路の特性の良不良を、アナログ回路用テスタを用いず、チップ面積の増加や工数増加を抑えて、より容易かつ正確に判定することができる定電流回路検査装置、集積回路、および定電流回路検査方法を提供することを目的とする。
【課題を解決するための手段】
【００３９】
本発明の定電流回路検査装置は、出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査装置であって、該定電流を複製して検査用定電流を出力する電流複製部と、該電流複製部の検査用定電流出力端に接続されて、該基準電流に応じた大小の各電流値の比較電流をそれぞれ生成して各電圧を出力する比較電流生成部と、該各電圧を検出し、検出した各電圧を用いて該定電流回路の良または不良を判定する判定部とを有し、そのことにより上記目的が達成される。
【００４０】
また、好ましくは、本発明の定電流回路検査装置において、前記比較電流生成部は、該基準電流の電流値より大きい第１比較電流と、該基準電流の電流値より小さい第２比較電流とをそれぞれ流し、前記判定部は、該第１比較電流に基づく第１電圧を検出し、該第２比較電流に基づく第２電圧を検出して、該第１電圧および該第２電圧を用いて前記定電流回路の良または不良を判定する。
【００４１】
さらに、好ましくは、本発明の定電流回路検査装置において、前記判定部は、前記第１電圧と前記第２電圧とを入力として論理演算回路により演算して、前記定電流回路の良または不良を判定する。
【００４２】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理演算回路は、前記第１電圧が入力されると共に前記第２電圧がインバータ手段を介して入力されている論理和回路である。
【００４３】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる３入力論理和回路である。
【００４４】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理演算回路は、前記第１電圧がインバータ手段を介して入力されると共に、前記第２電圧が入力されているＮＡＮＤ回路である。
【００４５】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる３入力論理回路である。
【００４６】
さらに、好ましくは、本発明の定電流回路検査装置において、前記第１比較電流は、前記基準電流の電流値をｎ倍（ｎは２以上の整数または実数）した電流値であり、前記第２比較電流は、該基準電流の電流値を１／ｍ（ｍは２以上の整数または実数）倍した電流値である。
【００４７】
さらに、好ましくは、本発明の定電流回路検査装置において、前記カレントミラー回路がｐ個ある場合、該カレントミラー回路のそれぞれに対応して、前記電流複製部、前記比較電流生成部および前記判定回路を含む各テスト回路がそれぞれ設けられ、該各テスト回路に対して、前記定電流回路の良または不良を判定するｐ判定回路が設けられている。
【００４８】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ入力される論理和回路である。
【００４９】
さらに、好ましくは、本発明の定電流回路検査装置において、前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる（ｐ＋１）入力論理和回路である。
【００５０】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ各インバータ手段をそれぞれ介して入力されるＮＡＮＤ回路である。
【００５１】
さらに、好ましくは、本発明の定電流回路検査装置において、前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる（ｐ＋１）入力論理回路である。
【００５２】
さらに、好ましくは、本発明の定電流回路検査装置において、前記判定部が前記定電流回路を不良と判定した場合に、アラーム信号を出力する警告部を更に有する。
【００５３】
さらに、好ましくは、本発明の定電流回路検査装置において、前記判定部からの判定信号を用いて前記定電流の電流値の所定誤差だけ補正する定電流補正回路を更に有する。
【００５４】
さらに、好ましくは、本発明の定電流回路検査装置において、前記定電流回路のカレントミラー回路には負荷としてアナログ回路が接続されている。
【００５５】
さらに、好ましくは、本発明の定電流回路検査装置において、前記比較電流生成部はカレントミラー回路を構成している。
【００５６】
さらに、好ましくは、本発明の定電流回路検査装置において、前記定電流回路のカレントミラー回路と前記比較電流生成部とが直列接続されて電流差動回路を構成している。
【００５７】
本発明の集積回路は、上記本発明の定電流回路と、上記本発明の定電流回路検査装置とを搭載し、そのことにより上記目的が達成される。
【００５８】
本発明の定電流回路検査方法は、出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査方法であって、定電流を複製して検査用定電流を電流複製部から出力する電流複製ステップと、電流複製部からの検査用定電流が比較電流として流れ、基準電流に応じた大小の電流値の各比較電流がそれぞれ流れる比較電流生成ステップと、各比較電流に応じた大小の電圧を検出し、検出した大小の電圧を用いて定電流回路の良または不良を判定する判定ステップとを有し、そのことにより上記目的が達成される。
【００５９】
上記構成により、以下、本発明の作用を説明する。
【００６０】
負荷に対して定電流を供給する場合に、カレントミラー回路を構成して個々に同じ条件で動作するトランジスタを置いている。この場合、これらトランジスタに流れる電流はアナログ値であるので、正しく（設計通りに）流れているかどうかは、直接判定する手段はない。何故なら仮に直接測ろうとすると、その測定時の回路への接触などによって、その回路の電流自体が正常値からずれてしまうからである。
【００６１】
本発明においては、これら課題を解決するべく、負荷に繋がるべきカレントミラー回路の動作確認を、別のカレントミラー回路を用いて、電流をミラー（コピー）することと、更にそのコピー動作時にわざと規定値よりも大きい電流値および小さい電流値を発生させて（比較電流生成部としての検査用カレントミラー回路）、規定値の範囲を設定し、その電流値のズレ（大きい値と小さい値）を電圧値として検出して判定回路にて判断させるものである。つまり、正しくカレントミラー電流が負荷に流れているならば、２つの検出部（電流大と設定した部分＝規定値範囲の最大値と、電流小と設定した部分＝規定値範囲の最小値）は必ず、一方が電流の流れ込み状態であり、残りの一方が電流の流出状態となる。この場合は、論理判定で簡単に分かる（正常時）。ところが、正常でない場合は、上記２つの検出部が両方とも電流の流出か、両方とも電流の流入となる。この場合も論理判定にて簡単に判断（良不良判定）できる。
【００６２】
よって、本発明では、定電流を複製して検査用定電流を出力する電流複製部と、電流複製部の検査用定電流出力端に接続されて、基準電流に応じた大小の各電流値の比較電流をそれぞれ出力する比較電流生成部と、各比較電流に基づく各電圧を検出し、検出した各電圧を用いて定電流回路の良または不良を判定する判定部とを有している。
【００６３】
このように、定電流回路検査装置を定電流回路と共に集積回路内に設けることにより、定電流回路検査装置からの判定信号のみを外部に取り出すだけでよいので、外部接続用の端子数をより少なくすることが可能となって、定電流回路検査装置の大きさを小さくすることが可能となる。また、検査の際に必要な外部回路の規模も、従来の電流計を搭載したテスタに比べて小さくすることが可能となる。さらに、検査の際に測定する測定項目数も少なく、検査の際に必要な時間と労力をより少なくすることが可能となる。よって、容易かつ正確に素早く定電流回路の検査を行うことが可能となる。
【００６４】
第１比較電流による第１電圧と、第２比較電流による第２電圧とを検出し、第１電圧および第２電圧を用いて定電流回路の良または不良を判定することによって、定電流回路が良であると判定する電流値の範囲を明確に設定することが可能となる。また、第１電圧および第２電圧の各電圧値がそれぞれ所定値より大きいか小さいかを自動判定するだけで、容易かつ正確に素早く定電流回路の検査を行うことが可能となる。
【００６５】
第１電圧と第２電圧とを用いて論理演算回路により、定電流回路の良または不良を判定することによって、検査の際に正確な電流計が不要になり、Ｈｉｇｈレベル電圧とＬｏｗレベル電圧との２値のみを検知できる簡単な電圧計を準備するだけで定電流回路の良または不良を容易かつ正確に素早く知ることが可能となる。
【００６６】
第１比較電流は、基準電流の電流値をｎ倍（ｎは２以上の整数）した電流値であり、第２比較電流は、基準電流の電流値を１／ｍ（ｍは２以上の整数）倍した電流値とすることによって、定電流回路が良であると判定される電流値の範囲を容易かつ正確に素早く設定することが可能となる。
【００６７】
判定部が、定電流回路を不良と判定した場合、アラーム信号を外部に出力することによって、検査結果を容易かつ素早く知ることが可能となる。
【００６８】
判定部からの判定信号（判定電圧）を用いて、定電流の電流値の誤差を補正することによって、カレントミラー回路が出力する定電流の電流値を接続する負荷に応じて微調整することが可能となる。
【００６９】
比較電流生成部がカレントミラー回路であることによって、基準電流から容易に検査用電流を生成することが可能となる。
【００７０】
定電流回路のカレントミラー回路と比較電流生成部とが電流差動回路を構成することによって、比較電流に基づく電圧を判定部により容易かつ正確に検知することが可能となる。
【００７１】
集積回路が本発明の定電流回路と本発明の定電流回路検査装置とを搭載することによって、集積回路の良不良の検査が素早く容易かつ正確になる。
【発明の効果】
【００７２】
以上により、本発明によれば、本発明の定電流回路検査装置を定電流回路と共に集積回路内に設けたため、定電流回路に含まれるカレントミラー回路の特性の良不良を、従来のようにアナログ回路用テスタを用いず、外部接続端子数が抑制されてチップ面積の増加や工数増加を抑えることができて、より容易かつ正確に素早く判定することができる。
【発明を実施するための最良の形態】
【００７３】
以下に、本発明の定電流回路検査装置および定電流源検査方法の実施形態を、定電流回路の集積回路ＩＣに搭載した場合について図面を参照しながら詳細に説明する。
【００７４】
図１は、本発明の実施形態に係る集積回路ＩＣの要部構成例を示す回路図である。
【００７５】
図１に示すように、本実施形態の集積回路ＩＣ１は、基準電流Ｉ１、Ｉ２を出力する定電流源２と、基準電流Ｉ１を複製して定電流を出力するカレントミラー回路３と、基準電流Ｉ２を複製して比較電流（または検査用定電流）を流す検査用カレントミラー回路４と、検査用カレントミラー回路４に比較電流（または検査用定電流）がそれぞれ流れたことよる各電圧を２入力としてカレントミラー回路３の特性の良または不良を判定する判定電圧Ｔｏｕｔを出力する判定回路５とを有している。
【００７６】
カレントミラー回路３は、ドレインとゲートを定電流源２の出力端に接続してソースをＧＮＤに接地した第１Ｎチャンネル型ＭＯＳトランジスタＱ１１と、ゲートを第１Ｎチャンネル型ＭＯＳトランジスタＱ１１のゲートに接続してソースをＧＮＤに接地した第２Ｎチャンネル型ＭＯＳトランジスタＱ１３と、ドレインとゲートを第２Ｎチャンネル型ＭＯＳトランジスタＱ１３のドレインに接続してソースを電源Ｖｃｃの出力端に接続した第１Ｐチャンネル型ＭＯＳトランジスタＱ１４と、ゲートを第１Ｐチャンネル型ＭＯＳトランジスタＱ１４のゲートに接続してソースを電源Ｖｃｃに接続した第２および第３Ｐチャンネル型ＭＯＳトランジスタＱ１７、Ｑ１８とを有している。第２および第３Ｐチャンネル型ＭＯＳトランジスタＱ１７、Ｑ１８は、電流複製部を構成しており、第１Ｐチャンネル型ＭＯＳトランジスタＱ１４からの定電流を複製して検査用定電流を出力する。さらに、ゲートを第１Ｐチャンネル型ＭＯＳトランジスタＱ１４のゲートに接続してソースを電源Ｖｃｃに接続し、ドレイン側にアナログ回路などの負荷が接続されたＰチャンネル型ＭＯＳトランジスタＱ１５・・Ｑ１６を有している。
【００７７】
検査用カレントミラー回路４は、比較電流生成部を構成しており、ドレインとゲートを定電流源２の出力端に接続してソースをＧＮＤに接地した第３Ｎチャンネル型ＭＯＳトランジスタＱ１２と、ゲートを第３Ｎチャンネル型ＭＯＳトランジスタＱ１２のゲートに接続してドレインを第２Ｐチャンネル型ＭＯＳトランジスタＱ１７のドレインに接続し、ソースをＧＮＤに接地した第４Ｎチャンネル型ＭＯＳトランジスタＱ５０と、ゲートを第３Ｎチャンネル型ＭＯＳトランジスタＱ１２のゲートに接続してドレインを第３Ｐチャンネル型ＭＯＳトランジスタＱ１８のドレインに接続し、ソースをＧＮＤに接地した第５Ｎチャンネル型ＭＯＳトランジスタＱ５１とを有して、第２および第３Ｐチャンネル型ＭＯＳトランジスタＱ１７、Ｑ１８からの検査用定電流出力端に接続されて、基準電流に応じた大小の各電流値の比較電流をそれぞれ流す。
【００７８】
上記第２ＰチャンネルＭＯＳトランジスタＱ１７のドレインと上記第４Ｎチャンネル型ＭＯＳトランジスタＱ５０のドレインとを第１出力（位置Ｐ１での電圧）とし、上記第３ＰチャンネルＭＯＳトランジスタＱ１８のドレインと上記第５Ｎチャンネル型ＭＯＳトランジスタＱ５１のドレインとを第２出力（位置Ｐ２での電圧）としている。
【００７９】
判定回路５は、判定回路５を駆動するためのテスト信号Ｔｉｎと、上記検査用カレントミラー回路４の第１出力（Ｐ１の第１電圧）および第２出力（Ｐ２の第２電圧）をそれぞれ入力として、これらを論理演算してカレントミラー回路３の特性の良または不良を判定する判定電圧Ｔｏｕｔを出力する。このように、定電流源２の電流値Ｉ１に対するカレントミラー回路３の電流値Ｉ７、Ｉ８の誤差の良否を判定する場合、外部に接続したテスタにおいて、判定回路５より出力される判定電圧ＴｏｕｔがＨｉｇｈレベル電圧（不良品）であるかＬｏｗレベル電圧（良品）であるかの判定だけでよく、カレントミラー回路３の特性の良否の判定が容易化できる。
【００８０】
なお、これらの８個のトランジスタＱ１１〜Ｑ１８は、本来は同じ電流が流れるはずである。トランジスタＱ１６はここでは１個であるが、実際には複数個並列に繋がっている。その個々のトランジスタＱ１６の先には「負荷」がそれぞれ繋がっている。また、基準電流値Ｉ１とＩ２とは同じ電流値である。
【００８１】
ここで、判定回路５による判定動作についてさらに詳細に説明する。
【００８２】
上記構成により、上記第４Ｎチャンネル型トランジスタＱ５０は定電流源２からの電流値Ｉ２に対してｎ倍（ｎは２以上の整数または実数）となる電流を流すトランジスタとし、上記第５Ｎチャンネル型トランジスタＱ５１は定電流源２の電流値Ｉ２に対して１／ｍ倍（ｍは２以上の整数または実数）となる電流を流すトランジスタとする。
【００８３】
この場合、定電流源２の基準電流値Ｉ２（またはＩ１）に対するカレントミラー回路３の電流値Ｉ７，Ｉ８の誤差の許容範囲を１／ｍ倍以上ｎ倍以下としている。
【００８４】
定電流源２の電流値Ｉ２に対する上記カレントミラー回路３からの定電流値Ｉ７（または上記検査用カレントミラー回路４の比較電流値Ｉ５０）がｎ倍以下で、定電流値Ｉ８（または上記検査用カレントミラー回路４の比較電流値Ｉ５１）が１／ｍ倍以上の場合は、上記検査用カレントミラー回路４からの第１出力（Ｐ１）がＬｏｗレベル電圧を出力し、上記検査用カレントミラー回路４からの第２出力（Ｐ２）がＨｉｇｈレベル電圧を出力し、検査時に判定回路５から判定電圧ＴｏｕｔとしてＬｏｗレベル電圧を出力してカレントミラー回路３が「特性良」と判定される。
【００８５】
また、定電流源２の電流値Ｉ２に対する上記カレントミラー回路３の定電流値Ｉ７（または上記検査用カレントミラー回路４の比較電流値Ｉ５０）がｎ倍以上で、定電流値Ｉ８（または上記検査用カレントミラー回路４の比較電流値Ｉ５１）が１／ｍ倍以上の場合は、上記検査用カレントミラー回路４からの第１出力（Ｐ１）がＨｉｇｈレベル電圧を出力し、上記検査用カレントミラー回路４からの第２出力（Ｐ２）がＨｉｇｈレベル電圧を出力し、検査時に判定回路５から判定電圧ＴｏｕｔとしてＨｉｇｈレベル電圧を出力してカレントミラー回路３が「特性不良」と判定される。
【００８６】
さらに、定電流源２の電流値Ｉ２に対する上記カレントミラー回路３の定電流値Ｉ７（または上記検査用カレントミラー回路４の比較電流値Ｉ５０）がｎ倍以下で、定電流値Ｉ８（または上記検査用カレントミラー回路４の比較電流値Ｉ５１）が１／ｍ倍以下の場合は、上記検査用カレントミラー回路４の第１出力（Ｐ１）はＬｏｗレベル電圧を出力し、上記検査用カレントミラー回路の第２出力（Ｐ２）はＬｏｗレベル電圧を出力し、検査時に判定回路５から判定電圧ＴｏｕｔとしてＨｉｇｈレベル電圧を出力してカレントミラー回路３が「特性不良」と判定される。
【００８７】
上記判定回路５は、図２に示すように、インバータ回路とＯＲ回路（論理和回路）とで構成され、ＴｉｎにＨｉｇｈレベル電圧が入力され、上記第１電流差動回路の第１出力（Ｐ１）がＨｉｇｈレベル電圧でかつ上記第２電流差動回路の第２出力（Ｐ２）がＬｏｗレベル電圧の場合に、ＯＲ回路から「特性良」の判定電圧ＴｏｕｔとしてＬｏｗレベル電圧を出力する。また、上記第１電流差動回路の第１出力（Ｐ１）がＬｏｗレベル電圧の場合と上記第２電流差動回路の第２出力（Ｐ２）がＨｉｇｈレベル電圧の場合との両方または共に同極性電圧の場合は、ＯＲ回路から「特性不良」の判定電圧ＴｏｕｔとしてＨｉｇｈレベル電圧を出力する。
【００８８】
なお、判定回路５は、図３に示すように、インバータ回路とＮＡＮＤ回路で構成することもできる。即ち、判定回路５は、論理演算回路で構成されており、第１電圧（Ｐ１）が入力されると共に第２電圧（Ｐ２）がインバータ手段を介して入力されているＯＲ回路（論理和回路）である。このＯＲ回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる３入力論理和回路である。または、判定回路５は、第１電圧（Ｐ１）がインバータ手段を介して入力されると共に、第２電圧（Ｐ２）が入力されているＮＡＮＤ回路である。このＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる３入力論理回路である。
【００８９】
以上により、本実施形態によれば、定電流源２の電流値に対するカレントミラー回路３の電流値の誤差の良否の判定を行う場合は、テスト信号ＴｉｎにＨｉｇｈレベル電圧を入力して、判定回路５からの出力電圧Ｔｏｕｔを外部接続したテスタにおいて測定し、Ｌｏｗレベル電圧の場合は良品で、Ｈｉｇｈレベル電圧の場合は不良品と判定することができる。この場合、３個のトランジスタＱ１１，Ｑ１３，Ｑ１４のどれか一つに異常があった場合に、異常検出ができる。
【００９０】
次に、ここで、検査対象のカレントミラー回路が１、２、・・・、ｐ個と複数の場合には、図４に示すように、集積回路ＩＣ６は、検査対象回路（１）、（２）、・・・、（ｐ）にテスト回路（１）、（２）、・・・、（ｐ）およびｐ判定回路１１が接続されている。
【００９１】
テスト回路（１）、（２）、・・・、（ｐ）において、それぞれのテスト回路（１）、（２）、・・・、（ｐ）には図１に示す検査用カレントミラー回路４と判定回路５とを含み、出力判定電圧Ｔｏｕｔ（１）、Ｔｏｕｔ（２）、・・・、Ｔｏｕｔ（ｐ）は、検査対象回路（１）、（２）、・・・、（ｐ）の出力電流が１／ｍ倍以上ｎ倍以下の範囲内の場合は、良品を示すＬｏｗレベル電圧を判定出力し、１／ｍ倍以上またはｎ倍以下の範囲外の場合、即ち、１／ｍ倍以上でｎ倍以上の範囲、または、１／ｍ倍以下でｎ倍以下の範囲の場合は、不良品を示すＨｉｇｈレベル電圧を判定出力する。
【００９２】
ｐ判定回路１１は、図５に示すように、インバータ回路とＯＲ回路で構成され、テスト信号である素子駆動用電圧ＴｉｎにＨｉｇｈレベル電圧が駆動電圧として入力され、出力電圧Ｔｏｕｔは、Ｔｏｕｔ（１）、Ｔｏｕｔ（２）、・・・、Ｔｏｕｔ（ｐ）の入力電圧が、全てＬｏｗレベル電圧である場合は良品としてＬｏｗレベル電圧を出力し、いずれか１つがＨｉｇｈレベル電圧である場合は不良品としてＨｉｇｈレベル電圧を出力する。なお、別の事例として、ｐ判定回路１１Ａは、図６に示すように、インバータ回路とＮＡＮＤ回路で構成することもできる。即ち、ｐ判定回路１１Ａは、各テスト回路（１）、（２）、・・・、（ｐ）からのｐ個の判定電圧Ｔｏｕｔ（１）、Ｔｏｕｔ（２）、・・・、Ｔｏｕｔ（ｐ）がそれぞれインバータ回路をそれぞれ介して入力されるＮＡＮＤ回路である。このＮＡＮＤ回路は、テスト信号である素子駆動用電圧Ｔｉｎが入力可能とされる（ｐ＋１）入力論理回路である。
【００９３】
上記構成により、定電流回路に含まれる１、２、・・・、ｐ個のカレントミラー回路の特性の良否の検査方法は、テスト信号ＴｉｎにＨｉｇｈレベル電圧を入力して、判定回路５を駆動させ、出力電圧Ｔｏｕｔを外部接続テスタにより測定し、Ｌｏｗレベル電圧の場合は良品で、Ｈｉｇｈレベル電圧の場合は不良品と判定する。
【００９４】
また、検査対象のカレントミラー回路が１、２、・・・、ｐ個と複数の場合、上記構成を１、２、・・・、ｐ個組込み、１、２、・・・、ｐ個の判定回路の出力に少なくとも１つ不良判定を出力した場合に不良判定信号を出力する２値論理回路で構成したｐ判定回路１１または１１Ａを接続することにより、カレントミラー回路の特性の良否を判定する場合、外部に接続したテスターにおいて、ｐ判定回路１１または１１Ａより出力される電圧がＨｉｇｈレベル電圧であるかＬｏｗレベル電圧であるかの判定だけでよく、良否の判定の容易化、テスト用の出力端子の削減、テスト時間の短縮によりテスト効率の向上によりコストダウンができる。
【００９５】
なお、本発明に係る定電流回路の検査方法は、テスト信号である素子駆動用電圧Ｔｉｎの電圧極性をＨｉｇｈレベル電圧の他に、Ｌｏｗレベル電圧とする論理回路の構成でもよい。この場合、判定回路５の出力電圧Ｔｏｕｔは、許容範囲内の場合にＬｏｗレベル電圧で、許容範囲外の場合にＨｉｇｈレベル電圧の他、その逆でもよい。
【００９６】
また、定電流回路１において、ゲートを上記第１Ｐチャンネル型ＭＯＳトランジスタＱ１４のゲートに接続してソースを電源Ｖｃｃに接続した第５、第６、・・・のＰチャンネル型ＭＯＳトランジスタＱ１５・・を接続して複数のドレイン電流を各負荷にそれぞれ出力する回路構成でもよいことは自明である。
【００９７】
さらに、図７に示すように、定電流源２ａの電流値Ｉ１に対するカレントミラー回路３の電流の誤差の許容範囲を検査するために、検査用カレントミラー回路の基準電流Ｉ２をＩＣ外部から外部端子Ｉｉｎより入力する構造でもよい。
【００９８】
また、図８および図９に示すように、判定回路５ａより得られた判定結果を入力とし、電流誤差を補正する補正電流を出力する電流補正回路１２を集積回路ＩＣ１ｂまたは１ｃに組み込むことにより、電流の誤差補正を行うことが可能となる。この電流補正回路１２は、判定回路５ａからの判定電圧Ｔｏｕｔを用いて定電流Ｉ３の電流値の所定誤差分だけ補正することができる。
【００９９】
さらに、図１０に示すように、カレントミラー回路３を不良と判定した場合にアラーム信号を外部に出力する警告部２５を更に有している。
【０１００】
なお、図１１に示すように、集積回路ＩＣ２２として、カレントミラー回路３と本発明の定電流回路検査装置とを搭載した集積回路ＩＣを示している。集積回路ＩＣ２２は、カレントミラー回路３の負荷としてリング発振器２３を用いている。
【０１０１】
リング発振回路２３は、カレントミラー回路３の複数個の出力に接続され、カレントミラー回路３から出力される定電流Ｉ５〜Ｉ６を入力して、所定の発振周波数の信号を出力端子２４から出力する。
【０１０２】
このようにして、集積回路ＩＣ２２は、出力端子２４から所定の発振周波数の信号を出力する。
【０１０３】
集積回路ＩＣ２２を構成するカレントミラー回路３の良不良を判定する動作は、上記実施形態のＩＣ１または６と同様であるので説明を省略する。
【０１０４】
この集積回路ＩＣ２２は、各回路を同一シリコン基板上に形成した集積回路である。したがって、カレントミラー回路３などを構成する各トランジスタの特性を同一にすることが容易である。
【０１０５】
よって、このＩＣ２２を用いることにより、負荷であるリング発振回路２３に精度の良い定電流を供給することができるとともに、ＩＣ２２の温度が変化した場合でも、カレントミラー回路３が出力する各定電流間のばらつきを最小限に抑えることができる。
【０１０６】
なお、ここでは、ＩＣ２２は、モノリシック集積回路であるとして説明したが、これに限らない。ＩＣ２２は、ハイブリッド集積回路であってもよいし、マルチチップモジュールであってもよい。ここに、ハイブリッド集積回路とは、プリント基板製造技術を用い、セラミック基板やエポキシ樹脂基板上に配線パターンを形成し、個別部品のトランジスタ、抵抗、コンデンサなどを半田付けして作る回路である。
【０１０７】
また、マルチチップモジュールとは、複数の半導体基板を金属線で直接配線した回路である。ＩＣ２２がマルチチップモジュールである場合、ＩＣ２２を複数層のセラミック基板を焼結生成した立体回路として構成してもよいし、いわゆるビルドアップ技術を用いて複数の基板を貼り合わせた複数層の基板として構成してもよい。
【０１０８】
なお、ここでは、カレントミラー回路３の負荷としてリング発振回路２３が接続されている場合について説明したがこれに限らない。
【０１０９】
カレントミラー回路３の負荷として、オペアンプ（演算増幅器）、アナログ−デジタル変換回路、デジタル−アナログ変換回路、パワーアンプ−ドライバ（例えば、音響用アンプ回路、液晶ディスプレイドライバ、モータドライバなど）、ＲＦ回路（例えば、ベースバンド処理回路、発振回路、ミキサ、増幅回路、変調回路、復調回路など）、映像信号処理回路（ＮＴＳＣ信号処理回路）、タイミング回路（例えば、ＰＬＬ、ＶＣＯなど）、半導体センサ（例えば、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ、温度センサ、圧力センサ、加速度センサなど）、半導体リレーなどをＩＣ２２に実装しても構わなし、これ以外の負荷をＩＣ２２に実装しても構わない。要するに、カレントミラー回路３の負荷として、ＩＣ２２にアナログ回路を実装しさえすればよい。
【０１１０】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１１】
本発明は、定電流回路に含まれるカレントミラー回路の特性の良不良を検査する定電流回路検査装置、これを用いた集積回路および定電流回路検査方法の分野において、本発明の定電流回路検査装置を定電流回路と共に集積回路内に設けたため、定電流回路に含まれるカレントミラー回路の特性の良不良を、従来のようにアナログ回路用テスタを用いず、外部接続端子数が抑制されてチップ面積の増加や工数増加を抑えることができて、より容易かつ正確に素早く判定することができる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施形態に係る集積回路ＩＣの要部構成例を示す回路図である。
【図２】図１の判定回路の一構成例を示す回路図である。
【図３】図１の判定回路の一構成例とは別の構成例を示す回路図である。
【図４】図１の検査対象のカレントミラー回路がｐ個存在する場合のＩＣ構成例を示すブロック図である。
【図５】図４の判定回路の一構成例を示す回路図である。
【図６】図４の判定回路の一構成例とは別の構成例を示す回路図である。
【図７】図１の基準電流を外部から入力するＩＣ構成例を示す回路図である。
【図８】図１の判定回路の判定電圧Ｔｏｕｔを利用してカレントミラー回路からの定電流を補正するＩＣ構成例を示す回路図である。
【図９】図１の基準電流を外部から入力し、図１の判定回路の判定電圧Ｔｏｕｔを利用してカレントミラー回路からの定電流を補正するＩＣ構成例を示す回路図である。
【図１０】図１の判定回路の判定電圧Ｔｏｕｔを利用して不良品時などに警告する場合のＩＣ構成例を示す回路図である。
【図１１】本発明の実施形態におけるＩＣの構成を示す図である。
【図１２】従来のアナログ回路検査方法を説明するためのアナログ回路およびその検査装置を示すブロック図である。
【図１３】図１２のアナログ回路が設計範囲外の動作をする場合の具体的事例を示す回路図である。
【図１４】従来のカレントミラー回路のばらつきを検査する方法を示す回路図である。
【図１５】検査対象のカレントミラー回路を含む従来の集積回路ＩＣの構成例を示す回路図である。
【符号の説明】
【０１１３】
１、１ａ、１ｂ、６ 集積回路ＩＣ（定電流回路）
２ 定電流源
３ カレントミラー回路
３ａ カレントミラー回路
４ 検査用カレントミラー回路
５、５ａ 判定回路
１１、１１Ａ ｐ判定回路
１２ 電流補正回路
Ｉ１、Ｉ２ 基準電流
Ｉ３、Ｉ５、Ｉ６、Ｉ７、Ｉ８ 定電流
Ｉ５０、Ｉ５１ 比較電流
Ｐ１、Ｐ２ 接続点
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６、Ｑ１７、Ｑ１８、Ｑ５０、Ｑ５１ トランジスタ
【特許請求の範囲】
【請求項１】
出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査装置であって、
該定電流を複製して検査用定電流を出力する電流複製部と、
該電流複製部の検査用定電流出力端に接続されて、該基準電流に応じた大小の各電流値の比較電流をそれぞれ生成して各電圧を出力する比較電流生成部と、
該各電圧を検出し、検出した各電圧を用いて該定電流回路の良または不良を判定する判定部とを有する定電流回路検査装置。
【請求項２】
前記比較電流生成部は、該基準電流の電流値より大きい第１比較電流と、該基準電流の電流値より小さい第２比較電流とをそれぞれ流し、
前記判定部は、該第１比較電流に基づく第１電圧を検出し、該第２比較電流に基づく第２電圧を検出して、該第１電圧および該第２電圧を用いて前記定電流回路の良または不良を判定する請求項１に記載の定電流回路検査装置。
【請求項３】
前記判定部は、前記第１電圧と前記第２電圧とを入力として論理演算回路により演算して、前記定電流回路の良または不良を判定する請求項２に記載の定電流回路検査装置。
【請求項４】
前記論理演算回路は、前記第１電圧が入力されると共に前記第２電圧がインバータ手段を介して入力されている論理和回路である請求項３に記載の定電流回路検査装置。
【請求項５】
前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる３入力論理和回路である請求項４に記載の定電流回路検査装置。
【請求項６】
前記論理演算回路は、前記第１電圧がインバータ手段を介して入力されると共に、前記第２電圧が入力されているＮＡＮＤ回路である請求項３に記載の定電流回路検査装置。
【請求項７】
前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる３入力論理回路である請求項６に記載の定電流回路検査装置。
【請求項８】
前記第１比較電流は、前記基準電流の電流値をｎ倍（ｎは２以上の整数または実数）した電流値であり、
前記第２比較電流は、該基準電流の電流値を１／ｍ（ｍは２以上の整数または実数）倍した電流値である請求項２または３に記載の定電流回路検査装置。
【請求項９】
前記カレントミラー回路がｐ個ある場合、該カレントミラー回路のそれぞれに対応して、前記電流複製部、前記比較電流生成部および前記判定回路を含む各テスト回路がそれぞれ設けられ、該各テスト回路に対して、前記定電流回路の良または不良を判定するｐ判定回路が設けられている請求項１〜８のいずれかに記載の定電流回路検査装置。
【請求項１０】
前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ入力される論理和回路である請求項９に記載の定電流回路検査装置。
【請求項１１】
前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる（ｐ＋１）入力論理和回路である請求項１０に記載の定電流回路検査装置。
【請求項１２】
前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ各インバータ手段をそれぞれ介して入力されるＮＡＮＤ回路である請求項９に記載の定電流回路検査装置。
【請求項１３】
前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる（ｐ＋１）入力論理回路である請求項１２に記載の定電流回路検査装置。
【請求項１４】
前記判定部が前記定電流回路を不良と判定した場合に、アラーム信号を出力する警告部を更に有する請求項１に記載の定電流回路検査装置。
【請求項１５】
前記判定部からの判定信号を用いて前記定電流の電流値の所定誤差だけ補正する定電流補正回路を更に有する請求項１に記載の定電流回路検査装置。
【請求項１６】
前記定電流回路のカレントミラー回路には負荷としてアナログ回路が接続されている請求項１に記載の定電流回路検査装置。
【請求項１７】
前記比較電流生成部はカレントミラー回路を構成している請求項１に記載の定電流回路検査装置。
【請求項１８】
前記定電流回路のカレントミラー回路と前記比較電流生成部とが直列接続されて電流差動回路を構成している請求項１に記載の定電流回路検査装置。
【請求項１９】
請求項１に記載の定電流回路と、請求項１〜１８のいずれかに記載の定電流回路検査装置とを搭載した集積回路。
【請求項２０】
出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査方法であって、
該定電流を複製して検査用定電流を電流複製部から出力する電流複製ステップと、
該電流複製部からの検査用定電流が比較電流として流れ、該基準電流に応じた大小の電流値の各比較電流がそれぞれ流れる比較電流生成ステップと、
該各比較電流に応じた大小の電圧を検出し、検出した大小の電圧を用いて該定電流回路の良または不良を判定する判定ステップとを有する定電流回路検査方法。
【請求項１】
出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査装置であって、
該定電流を複製して検査用定電流を出力する電流複製部と、
該電流複製部の検査用定電流出力端に接続されて、該基準電流に応じた大小の各電流値の比較電流をそれぞれ生成して各電圧を出力する比較電流生成部と、
該各電圧を検出し、検出した各電圧を用いて該定電流回路の良または不良を判定する判定部とを有する定電流回路検査装置。
【請求項２】
前記比較電流生成部は、該基準電流の電流値より大きい第１比較電流と、該基準電流の電流値より小さい第２比較電流とをそれぞれ流し、
前記判定部は、該第１比較電流に基づく第１電圧を検出し、該第２比較電流に基づく第２電圧を検出して、該第１電圧および該第２電圧を用いて前記定電流回路の良または不良を判定する請求項１に記載の定電流回路検査装置。
【請求項３】
前記判定部は、前記第１電圧と前記第２電圧とを入力として論理演算回路により演算して、前記定電流回路の良または不良を判定する請求項２に記載の定電流回路検査装置。
【請求項４】
前記論理演算回路は、前記第１電圧が入力されると共に前記第２電圧がインバータ手段を介して入力されている論理和回路である請求項３に記載の定電流回路検査装置。
【請求項５】
前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる３入力論理和回路である請求項４に記載の定電流回路検査装置。
【請求項６】
前記論理演算回路は、前記第１電圧がインバータ手段を介して入力されると共に、前記第２電圧が入力されているＮＡＮＤ回路である請求項３に記載の定電流回路検査装置。
【請求項７】
前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる３入力論理回路である請求項６に記載の定電流回路検査装置。
【請求項８】
前記第１比較電流は、前記基準電流の電流値をｎ倍（ｎは２以上の整数または実数）した電流値であり、
前記第２比較電流は、該基準電流の電流値を１／ｍ（ｍは２以上の整数または実数）倍した電流値である請求項２または３に記載の定電流回路検査装置。
【請求項９】
前記カレントミラー回路がｐ個ある場合、該カレントミラー回路のそれぞれに対応して、前記電流複製部、前記比較電流生成部および前記判定回路を含む各テスト回路がそれぞれ設けられ、該各テスト回路に対して、前記定電流回路の良または不良を判定するｐ判定回路が設けられている請求項１〜８のいずれかに記載の定電流回路検査装置。
【請求項１０】
前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ入力される論理和回路である請求項９に記載の定電流回路検査装置。
【請求項１１】
前記論理和回路は、素子駆動用電圧がインバータ手段を介して入力可能とされる（ｐ＋１）入力論理和回路である請求項１０に記載の定電流回路検査装置。
【請求項１２】
前記ｐ判定回路は、前記各テスト回路からのｐ個の判定電圧がそれぞれ各インバータ手段をそれぞれ介して入力されるＮＡＮＤ回路である請求項９に記載の定電流回路検査装置。
【請求項１３】
前記ＮＡＮＤ回路は、素子駆動用電圧が入力可能とされる（ｐ＋１）入力論理回路である請求項１２に記載の定電流回路検査装置。
【請求項１４】
前記判定部が前記定電流回路を不良と判定した場合に、アラーム信号を出力する警告部を更に有する請求項１に記載の定電流回路検査装置。
【請求項１５】
前記判定部からの判定信号を用いて前記定電流の電流値の所定誤差だけ補正する定電流補正回路を更に有する請求項１に記載の定電流回路検査装置。
【請求項１６】
前記定電流回路のカレントミラー回路には負荷としてアナログ回路が接続されている請求項１に記載の定電流回路検査装置。
【請求項１７】
前記比較電流生成部はカレントミラー回路を構成している請求項１に記載の定電流回路検査装置。
【請求項１８】
前記定電流回路のカレントミラー回路と前記比較電流生成部とが直列接続されて電流差動回路を構成している請求項１に記載の定電流回路検査装置。
【請求項１９】
請求項１に記載の定電流回路と、請求項１〜１８のいずれかに記載の定電流回路検査装置とを搭載した集積回路。
【請求項２０】
出力基準電流を複製して定電流を出力するカレントミラー回路を有する定電流回路を検査する定電流回路検査方法であって、
該定電流を複製して検査用定電流を電流複製部から出力する電流複製ステップと、
該電流複製部からの検査用定電流が比較電流として流れ、該基準電流に応じた大小の電流値の各比較電流がそれぞれ流れる比較電流生成ステップと、
該各比較電流に応じた大小の電圧を検出し、検出した大小の電圧を用いて該定電流回路の良または不良を判定する判定ステップとを有する定電流回路検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−１９３４３２（Ｐ２００９−１９３４３２Ａ）
【公開日】平成２１年８月２７日（２００９．８．２７）
【国際特許分類】
【出願番号】特願２００８−３４５２２（Ｐ２００８−３４５２２）
【出願日】平成２０年２月１５日（２００８．２．１５）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年８月２７日（２００９．８．２７）
【国際特許分類】
【出願日】平成２０年２月１５日（２００８．２．１５）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]