実装構造体およびその製造方法
【課題】本発明は、電気的信頼性を向上させる要求に応える実装構造体およびその製造方法を提供するものである。
【解決手段】電子部品２の電極パッド６は、銅または金を含む第１下地層７ａと、該第１下地層７ａおよび導体バンプ４に接続された、ニッケルを含む第１介在層８ａとを具備し、配線基板３の接続パッド１１は、銅または金を含む第２下地層７ｂと、該第２下地層７ｂおよび導体バンプ４に接続された、ニッケルを含む第２介在層８ｂとを具備し、電極パッド６および接続パッド１１に接続された、スズ、インジウムまたはビスマスを含む導体バンプ４は、第１介在層８ａの前記ニッケルが拡散してなる第１拡散層領域１８ａと、第２介在層８ｂの前記ニッケルが拡散してなる第２拡散層領域１８ｂとを具備し、第１拡散層領域１８ａは、第２拡散層領域１８ｂよりも厚みが小さい。
【解決手段】電子部品２の電極パッド６は、銅または金を含む第１下地層７ａと、該第１下地層７ａおよび導体バンプ４に接続された、ニッケルを含む第１介在層８ａとを具備し、配線基板３の接続パッド１１は、銅または金を含む第２下地層７ｂと、該第２下地層７ｂおよび導体バンプ４に接続された、ニッケルを含む第２介在層８ｂとを具備し、電極パッド６および接続パッド１１に接続された、スズ、インジウムまたはビスマスを含む導体バンプ４は、第１介在層８ａの前記ニッケルが拡散してなる第１拡散層領域１８ａと、第２介在層８ｂの前記ニッケルが拡散してなる第２拡散層領域１８ｂとを具備し、第１拡散層領域１８ａは、第２拡散層領域１８ｂよりも厚みが小さい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）等に使用される実装構造体およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
【０００３】
特許文献１には、銅電極パッドと、該銅電極パッド上に形成されたＮｉバリヤ層と、該Ｎｉバリヤ層上に形成されたＡｕバンプと、を備えたＳｉウェハが記載されている。
【０００４】
ところで、Ｓｉウェハを配線基板に実装して使用する際に電流を流すと、電子の衝突によって銅電極パッドの銅原子が移動することがある（エレクトロマイグレーション）。
【０００５】
特に、Ｓｉウェハの実装時に熱が印加され、Ｎｉバリヤ層のＮｉ原子がＡｕバンプに拡散してＮｉバリヤ層の厚みが小さくなっていると、銅電極パッドの銅原子が移動しやすくなる。それ故、銅電極パッドの機械的強度が低下してクラックが生じやすくなり、ひいては実装構造体の電気的信頼性が低下しやすい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００‐９１３６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、電気的信頼性を向上させる要求に応える実装構造体およびその製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の一形態にかかる実装構造体は、電極パッドを有する電子部品と、該電子部品が実装された、接続パッドを有する配線基板と、前記電極パッドおよび前記接続パッドに接続された、スズ、インジウムまたはビスマスを含む導体バンプとを備えており、前記電極パッドは、銅または金を含む第１下地層と、該第１下地層および前記導体バンプに接続された、ニッケルを含む第１介在層とを具備し、前記接続パッドは、銅または金を含む第２下地層と、該第２下地層および前記導体バンプに接続された、ニッケルを含む第２介在層とを具備し、前記導体バンプは、前記第１介在層の前記ニッケルが拡散してなる第１拡散層領域と、前記第２介在層の前記ニッケルが拡散してなる第２拡散層領域とを具備し、前記第１拡散層領域は、前記第２拡散層領域よりも厚みが小さい。
【０００９】
本発明の一形態にかかる実装構造体の製造方法は、銅または金を含む第１下地層と、該第１下地層上に形成された、ニッケルを含む第１介在層とを具備する電極パッドを有する電子部品を準備する工程と、銅または金を含む第２下地層と、該第２下地層上に形成された、ニッケルを含む第２介在層とを具備する接続パッドを有する配線基板を準備する工程と、前記電極パッドと前記接続パッドとの間にスズ、インジウムまたはビスマスを含む導体バンプを配置する工程と、前記電子部品、前記導体バンプおよび前記配線基板を、前記配線基板側が前記電子部品側よりも高温となるように加熱することによって、前記導体バ
ンプに前記第１介在層の前記ニッケルを前記第２介在層の前記ニッケルよりも少なく拡散させつつ、前記導体バンプを前記電極パッドおよび前記接続パッドに接続する工程と、を備える。
【発明の効果】
【００１０】
本発明の一形態にかかる実装構造体およびその製造方法によれば、電子部品の電極パッドにおいて、第１介在層に含まれるニッケルの導体バンプへの拡散を低減することによって、電極パッドにおけるエレクトロマイグレーションを低減して、電極パッドの機械的強度を高め、ひいては電気的信頼性に優れた実装構造体を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の一実施形態にかかる実装構造体を厚み方向に切断した断面図であり、図１（ｂ）は、図１（ａ）のＲ１部分を拡大して示した断面図である。
【図２】図２（ａ）および（ｂ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図２（ｃ）は、図２（ｂ）のＲ２部分を拡大して示した断面図である。
【図３】図３（ａ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図３（ｂ）は、図３（ａ）のＲ３部分を拡大して示した断面図である。
【図４】図４（ａ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図４（ｂ）は、図４（ａ）のＲ４部分を拡大して示した断面図である。
【図５】図５（ａ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図５（ｂ）は、図５（ａ）のＲ５部分を拡大して示した断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の一実施形態に係る実装構造体を、図面に基づいて詳細に説明する。
【００１３】
図１（ａ）に示した実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体１は、電子部品２と、電子部品２がフリップチップ実装された配線基板３と、電子部品２および配線基板３に接続された導体バンプ４と、を含んでいる。
【００１４】
電子部品２は、半導体基板５と、該半導体基板５上に形成された電極パッド６と、を含んでいる。
【００１５】
半導体基板５は、例えばＩＣまたはＬＳＩ等の半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。この半導体基板５は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されており、平面方向（ＸＹ平面方向）および厚み方向（Ｚ方向）への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。
【００１６】
なお、半導体基板５の熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。また、半導体基板５のヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ Ｉｎｄｅｎｔｏｒ ＸＰ／ＤＣＭを用いて測定される。
【００１７】
電極パッド６は、導体バンプ４に接続され、配線基板３との接続端子として機能するものであり、図１（ｂ）に示すように、第１下地層７ａと、該第１下地層７ａ上に形成され
、導体バンプ４に接続される第１介在層８ａと、を含んでいる。この電極パッド６は、導体バンプ４との接続面積（接続部の平面視における面積）が例えば５０μｍ２以上５００００μｍ２以下に設定されている。
【００１８】
第１下地層７ａは、電極パッド６の主要部をなすものであり、第１介在層８ａに含まれる金属材料よりも導電率の高い金属材料により形成することができ、例えば銅または金等の金属材料を含んでいる。この第１下地層７ａは、厚みが例えば３μｍ以上１００μｍ以下に設定されており、平面方向および厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上１５０ＧＰａ以下に設定されている。なお、第１下地層７ａの熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００１９】
第１介在層８ａは、第１下地層７ａと導体バンプ４との間に介在され、第１下地層７ａから導体バンプ４への拡散を抑制するものであり、第１下地層７ａに含まれる金属材料よりも導体バンプ４への拡散性が小さい金属材料により形成することができ、例えばニッケル等の金属材料を含んでいる。このように第１介在層８ａがニッケルを含む場合、ニッケルの他にパラジウムを含んでも構わない。
【００２０】
この第１介在層８ａは、厚みが例えば１μｍ以上５μｍ以下に設定されており、平面方向および厚み方向への熱膨張率が例えば５ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、ヤング率が例えば１００ＧＰａ以上２５０ＧＰａ以下に設定されている。また、第１介在層８ａは、平面方向および厚み方向への熱膨張率が第１下地層７ａよりも小さく、ヤング率が第１下地層７ａよりも大きいことが望ましい。なお、第１介在層８ａの熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００２１】
一方、配線基板３は、コア基板９と、コア基板９の上下に形成された一対の配線層１０と、配線層１０上に形成された接続パッド１１と、を含んでいる。この配線基板３は、例えば平面方向への熱膨張率が電子部品２よりも大きい。
【００２２】
コア基板９は、配線基板３の強度を高めるものであり、基体１２と、該基体１２を厚み方向に貫通する筒状のスルーホール導体１３と、該スルーホール導体１３の内部に配された柱状の絶縁体１４と、を含んでいる。
【００２３】
基体１２は、コア基板９の主要部をなして剛性を高めるものであり、例えば、エポキシ樹脂等の樹脂材料と、該樹脂材料により被覆された、ガラス繊維からなる織布等の基材と、該樹脂材料により被覆された、酸化ケイ素等の粒子からなる無機絶縁フィラーとを含んでいる。なお、基体１２として、セラミック材料からなるものを用いても構わないし、金属板を樹脂材料で被覆したものを用いても構わない。
【００２４】
この基体１２は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定され、平面方向への熱膨張率が例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上３０ＧＰａ以下に設定されている。なお、基体１２の熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００２５】
スルーホール導体１３は、コア基板９の上下の配線層１０を電気的に接続するものであり、例えば銅または金等の導電材料により形成することができる。
【００２６】
絶縁体１４は、後述するビア導体１７の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
【００２７】
コア基板９の上下には、上述した如く、一対の配線層１０が形成されている。配線層１０は、基体１２上に積層された複数の絶縁層１５と、基体１２と絶縁層１５との間または絶縁層１５同士の間に形成された導電層１６と、絶縁層１５を厚み方向に貫通し、導電層１６に接続されたビア導体１７と、を含んでいる。
【００２８】
絶縁層１５は、導電層１６を支持する支持部材として機能するだけでなく、導電層１６同士の短絡を防ぐ絶縁部材として機能するものであり、例えば、エポキシ樹脂等の樹脂材料と、該樹脂材料により被覆された、酸化ケイ素等の粒子からなる無機絶縁フィラーとを含んでいる。この絶縁層１５は、厚みが例えば５μｍ以上４０μｍ以下に設定され、平面方向及び厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上４５ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上４０ＧＰａ以下に設定されている。なお、絶縁層１５の熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００２９】
導電層１６は、接地用配線、電力供給用配線または信号用配線として機能するものであり、例えば銅または金等の導電材料により形成することができる。
【００３０】
ビア導体１７は、厚み方向に互いに離間した導電層１６同士を相互に接続するものであり、例えば銅または金等の導電材料により形成することができる。
【００３１】
配線層１０上に形成された接続パッド１１は、ビア導体１７および導体バンプ４に接続され、電子部品２との接続端子として機能するものであり、図１（ｂ）に示すように、第２下地層７ｂと、該第２下地層７ｂ上に形成され、導体バンプ４に接続される第２介在層８ｂと、を含んでいる。この接続パッド１１は、導体バンプ４との接続面積が例えば１００μｍ２以上１０００００μｍ２以下に設定されており、導体バンプ４との接続面積が電極パッド６の例えば１．１倍以上５倍以下に設定されている。
【００３２】
第２下地層７ｂは、接続パッド１１の主要部をなすものであり、第２介在層８ｂに含まれる金属材料よりも導電率の高い金属材料により形成することができ、例えば銅または金等の金属材料を含んでいる。この第２下地層７ｂは、厚みが例えば５μｍ以上２５μｍ以下に設定されており、厚みが第１下地層７ａの例えば１．１倍以上４倍以下に設定されている。また、第２下地層７ｂは、平面方向および厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上１００ＧＰａ以下に設定されている。なお、第２下地層７ｂの熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００３３】
第２介在層８ｂは、第２下地層７ｂと導体バンプ４との間に介在され、第２下地層７ｂから導体バンプ４への拡散を抑制するものであり、第１介在層８ａと同一の金属材料により形成することができる。この第２介在層８ｂは、厚みが例えば１μｍ以上１０μｍ以下に設定されており、厚みが第１介在層８ａの例えば１．１倍以上１０倍以下に設定されている。
【００３４】
導体バンプ４は、電子部品２と配線基板３とを電気的に接続するものであり、電極パッド６および接続パッド１１に含まれる金属材料よりも低融点の金属材料（はんだ）により形成することができ、例えばスズ、インジウムまたはビスマス等の金属材料を含んでいる。この導体バンプ４は、図１（ｂ）に示すように、電子部品２側に配された、第１介在層８ａの金属が拡散してなる第１拡散層領域１８ａと、配線基板３側に配された、第２介在層８ｂの金属が拡散してなる第２拡散層領域１８ｂと、を含んでいる。また、導体バンプ４は、高さが５μｍ以上３００μｍ以下に設定され、平面方向および厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下に設定され、ヤング率が例えば１ＧＰ
ａ以上６０ＧＰａ以下に設定されている。なお、導体バンプ４の熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００３５】
第１拡散層領域１８ａは、第１介在層８ａのニッケルが導体バンプ４に拡散し、第１介在層８ａのニッケルと導体バンプ４の金属（スズ、インジウムまたはビスマス）とが金属間化合物を形成してなる領域である。この第１拡散層領域１８ａの厚みは、例えば０．５μｍ以上１０μｍ以下に設定され、導体バンプ４の高さの例えば１％以上２５％以下に設定されている。なお、第１拡散層領域１８ａの厚みは、結晶粒塊からなる第１拡散層領域１８ａの厚みの平均値を算出することによって測定される。
【００３６】
第２拡散層領域１８ｂには、第１拡散層領域１８ａと同様に、第２介在層８ｂのニッケルが導体バンプ４に拡散し、第２介在層８ｂのニッケルと導体バンプ４の金属とが金属間化合物を形成してなる領域である。この第２拡散層領域１８ｂの厚みは、例えば１μ以上１５μｍ以下に設定され、導体バンプ４の高さの例えば２％以上３０％以下に設定され、第１拡散層領域１８ａの厚みの例えば２倍以上５倍以下に設定されている。なお、第２拡散層領域１８ｂの厚みは、第１拡散層領域１８ａと同様に測定される。
【００３７】
ところで、電子部品２は、配線基板３と比較して配線の高密度化が要求されるため、電子部品２の第１下地層７ａは、厚さまたは面積等が配線基板３の第２下地層７ｂよりも小さくなりやすいことから、配線を流れる電流の密度が高くなりやすく、また、機械的強度も低下しやすい。
【００３８】
また、第１拡散層領域１８ａは、金属間化合物からなるため、第１介在層８ａと導体バンプ４との接着強度を高めることができるが、該第１拡散層領域１８ａの厚みが大きくなると、導体バンプ４への拡散によって第１介在層８ａの厚みが小さくなり、第１下地層７ａにエレクトロマイグレーションが生じることがある。
【００３９】
一方、本実施形態の実装構造体１においては、図１（ｂ）に示すように、第１拡散層領域１８ａの厚みが第２拡散層領域１８ｂよりも小さい。その結果、第１介在層８ａの拡散を低減して、第１介在層８ａの厚みが小さくなることを抑制できるため、第１介在層８ａによって第１下地層７ａにおけるエレクトロマイグレーションを低減し、第１下地層７ａの機械的強度を高めることができる。その結果、例えば電子部品２と配線基板３との熱膨張率の違いに起因した熱応力が印加された場合に、第１下地層７ａのクラックを低減し、ひいては電気的信頼性に優れた実装構造体１を得ることができる。
【００４０】
また、電子部品２の電極パッド６と導体バンプ４との接続面積は、配線基板３の接続歩パッド１１と導体バンプ４との接続面積よりも小さい。その結果、電子部品２において配線を高密度化することができる。ここで、電極パッド６と導体バンプ４との接続面積を小さくすると、電流密度が高くなってエレクトロマイグレーションが生じやすくなるが、本実施形態の実装構造体１においては、上述した如く、第１拡散層領域１８ａの厚みを第２拡散層領域１８ｂよりも小さくしているため、第１下地層７ａにおけるエレクトロマイグレーションを低減することができる。
【００４１】
また、電子部品２の第１介在層８ａの厚みは、配線基板３の第２介在層８ｂの厚みよりも大きい。その結果、第１介在層８ａによって第１下地層７ａにおけるエレクトロマイグレーションをより低減することができる。
【００４２】
かくして、上述した実装構造体１は、配線基板３を介して供給される電源や信号に基づいて電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
【００４３】
次に、上述した実装構造体１の製造方法を、図２から図５に基づいて説明する。
【００４４】
（１）図２（ａ）に示すように、コア基板９を準備する。具体的には、例えば以下のように行う。
【００４５】
まず、例えば未硬化の樹脂シートを複数積層し、該積層体を加熱加圧して硬化させることにより、基体１２を作製する。次に、基体１２を厚み方向に貫通したスルーホールを形成し、該スルーホールの内壁および基体１２の上下面に導電材料を被着させて、スルーホール導体１３および導電材料層を形成する。次に、スルーホール導体１３の内部に樹脂材料等を充填して絶縁体１４を形成し、導電材料を絶縁体１４の露出部に被着させた後、導電材料層をパターニングして導電層１６を形成する。
【００４６】
以上のようにして、コア基板９を作製することができる。
【００４７】
（２）図２（ｂ）および（ｃ）に示すように、コア基板５の両側に一対の配線層１０を形成するとともに、配線層１０上に接続パッド１１を形成することにより、配線基板３を作製する。具体的には、例えば以下のように行う。
【００４８】
まず、未硬化の樹脂を導電層１６上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、導電層１６上に絶縁層１５を形成する。次に、絶縁層１５にビア孔を形成し、該ビア孔内に導電層１６の少なくとも一部を露出させる。次に、セミアディティブ法、サブトラクティブ法又はフルアディティブ法等により、ビア孔にビア導体１７を形成するとともに絶縁層１５上に導電層１６を形成する。
【００４９】
これらの工程を繰り返すことにより、配線層１０を形成することできる。ここで、導電層１６と同様に、最外層の絶縁層１５上に第２下地層７ｂを形成することができる。この第２下地層７ｂの表面に、無電解めっき法または電解めっき法を用いて、第２介在層８ｂを被着させることによって、接続パッド１１を形成することができる。
【００５０】
ここで、第２介在層８ｂの表面に、無電解めっき法または電解めっき法を用いて、金を含む保護層（図示せず）を被着させることが望ましい。その結果、接続パッド１１表面の酸化を低減するとともに、後述する（４）の工程にて、導体バンプ４との濡れ性を高めることができる。この保護層は、例えば厚みが０．１μｍ以上１μｍ以下に設定される。なお、この保護層は、後述する（４）の工程にて、リフローの際に導体バンプ４内に拡散して消失する。
【００５１】
以上のようにして、配線基板３を作製することができる。
【００５２】
（３）図３（ａ）および（ｂ）に示すように、半導体基板５および電極パッド６を含む電子部品２を準備する。電極パッド６は、例えば、接続パッド１１と同様にして、半導体基板５上に形成することができる。
【００５３】
（４）図４（ａ）ないし図５（ｂ）に示すように、バンプ４を介して電子部品２を配線基板３に実装することによって、図１（ａ）および（ｂ）に示した実装構造体１を作製する。具体的には、例えば以下のように行う。
【００５４】
まず、図４（ａ）および（ｂ）に示すように、配線基板３の接続パッド１１上にフラックスを塗布した後、接続パッド１１上に導体バンプ４を載置する。次に、図５（ａ）および（ｂ）に示すように、電子部品２の電極パッド６上にフラックスを塗布した後、電極パッド６を導体バンプ４に当接させる。次に、図に示すように、電子部品２、導体バンプ４
および配線基板３を加熱（リフロー）し、導体バンプ４を溶融させることによって、図１（ａ）および（ｂ）に示すように、導体バンプ４を電極パッド６および接続パッド１１に接続させる。
【００５５】
ここで、本実施形態の実装構造体１の製造方法においては、リフローの際に、配線基板３側が電子部品２側よりも高温となるように加熱する。その結果、電極パッド６側における温度上昇を低減することによって、第１介在層８ａの導体バンプ４に対する拡散量を低減しつつ、接続パッド１１側から導体バンプ４を加熱して溶融させて、導体バンプ４を電極パッド６および接続パッド１１に接続させることができる。その結果、第２拡散層領域１８ｂよりも第１拡散層領域１８ａの厚みを小さくするとともに、第１介在層８ａの厚みの減少を抑制することができる。
【００５６】
このようなリフローは、例えば、配線基板３側と電子部品２側のそれぞれに１つずつヒーターを配置し、配線基板３側のヒーターの温度を電子部品２側のヒーターの温度よりも高く設定することによって行うことができる。このリフローの際に、電子部品２側の温度は、例えば２００℃以上２３０℃以下に設定され、配線基板３側の温度は、例えば２４０℃以上２６０℃以下に設定される。また、配線基板３側の温度は、電子部品２側の温度の例えば１．１倍以上１．３倍以下に設定される。
【００５７】
また、電子部品２、導体バンプ４および配線基板３のリフローは、配線基板３側のみから加熱して行うことが望ましい。その結果、電極パッド６側における温度上昇をより低減することができる。このようなリフローは、配線基板３側のヒーターのみから加熱することによって、行うことができる。
【００５８】
以上のようにして、実装構造体１を作製することができる。
【００５９】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
【００６０】
例えば、上述した実施形態において、配線基板として樹脂基板を用いた構成を例に説明したが、樹脂基板以外でもよく、例えば配線基板としてセラミック基板等を用いても構わない。
【００６１】
また、上述した実施形態において、電子部品として半導体素子を用いた構成を例に説明したが、半導体素子以外でもよく、例えば電子部品としてコンデンサ等を用いても構わない。
【００６２】
また、上述した実施形態において、電極パッドと導体バンプとの接続面積が接続パッドと導体バンプとの接続面積よりも小さい構成を例に説明したが、電極パッドと導体バンプとの接続面積は、接続パッドと導体バンプとの接続面積と同一でもよいし、接続パッドと導体バンプとの接続面積よりも大きくても構わない。
【符号の説明】
【００６３】
１ 実装構造体
２ 電子部品
３ 配線基板
４ バンプ
５ 半導体基板
６ 電極パッド
７ａ 第１下地層
７ｂ 第２下地層
８ａ 第１介在層
８ｂ 第２介在層
９ コア基板
１０ 配線層
１１ 接続パッド
１２ 基体
１３ スルーホール導体
１４ 絶縁体
１５ 絶縁層
１６ 導電層
１７ ビア導体
１８ａ 第１拡散層領域
１８ｂ 第２拡散層領域
【技術分野】
【０００１】
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）等に使用される実装構造体およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
【０００３】
特許文献１には、銅電極パッドと、該銅電極パッド上に形成されたＮｉバリヤ層と、該Ｎｉバリヤ層上に形成されたＡｕバンプと、を備えたＳｉウェハが記載されている。
【０００４】
ところで、Ｓｉウェハを配線基板に実装して使用する際に電流を流すと、電子の衝突によって銅電極パッドの銅原子が移動することがある（エレクトロマイグレーション）。
【０００５】
特に、Ｓｉウェハの実装時に熱が印加され、Ｎｉバリヤ層のＮｉ原子がＡｕバンプに拡散してＮｉバリヤ層の厚みが小さくなっていると、銅電極パッドの銅原子が移動しやすくなる。それ故、銅電極パッドの機械的強度が低下してクラックが生じやすくなり、ひいては実装構造体の電気的信頼性が低下しやすい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００‐９１３６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、電気的信頼性を向上させる要求に応える実装構造体およびその製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の一形態にかかる実装構造体は、電極パッドを有する電子部品と、該電子部品が実装された、接続パッドを有する配線基板と、前記電極パッドおよび前記接続パッドに接続された、スズ、インジウムまたはビスマスを含む導体バンプとを備えており、前記電極パッドは、銅または金を含む第１下地層と、該第１下地層および前記導体バンプに接続された、ニッケルを含む第１介在層とを具備し、前記接続パッドは、銅または金を含む第２下地層と、該第２下地層および前記導体バンプに接続された、ニッケルを含む第２介在層とを具備し、前記導体バンプは、前記第１介在層の前記ニッケルが拡散してなる第１拡散層領域と、前記第２介在層の前記ニッケルが拡散してなる第２拡散層領域とを具備し、前記第１拡散層領域は、前記第２拡散層領域よりも厚みが小さい。
【０００９】
本発明の一形態にかかる実装構造体の製造方法は、銅または金を含む第１下地層と、該第１下地層上に形成された、ニッケルを含む第１介在層とを具備する電極パッドを有する電子部品を準備する工程と、銅または金を含む第２下地層と、該第２下地層上に形成された、ニッケルを含む第２介在層とを具備する接続パッドを有する配線基板を準備する工程と、前記電極パッドと前記接続パッドとの間にスズ、インジウムまたはビスマスを含む導体バンプを配置する工程と、前記電子部品、前記導体バンプおよび前記配線基板を、前記配線基板側が前記電子部品側よりも高温となるように加熱することによって、前記導体バ
ンプに前記第１介在層の前記ニッケルを前記第２介在層の前記ニッケルよりも少なく拡散させつつ、前記導体バンプを前記電極パッドおよび前記接続パッドに接続する工程と、を備える。
【発明の効果】
【００１０】
本発明の一形態にかかる実装構造体およびその製造方法によれば、電子部品の電極パッドにおいて、第１介在層に含まれるニッケルの導体バンプへの拡散を低減することによって、電極パッドにおけるエレクトロマイグレーションを低減して、電極パッドの機械的強度を高め、ひいては電気的信頼性に優れた実装構造体を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の一実施形態にかかる実装構造体を厚み方向に切断した断面図であり、図１（ｂ）は、図１（ａ）のＲ１部分を拡大して示した断面図である。
【図２】図２（ａ）および（ｂ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図２（ｃ）は、図２（ｂ）のＲ２部分を拡大して示した断面図である。
【図３】図３（ａ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図３（ｂ）は、図３（ａ）のＲ３部分を拡大して示した断面図である。
【図４】図４（ａ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図４（ｂ）は、図４（ａ）のＲ４部分を拡大して示した断面図である。
【図５】図５（ａ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図５（ｂ）は、図５（ａ）のＲ５部分を拡大して示した断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の一実施形態に係る実装構造体を、図面に基づいて詳細に説明する。
【００１３】
図１（ａ）に示した実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体１は、電子部品２と、電子部品２がフリップチップ実装された配線基板３と、電子部品２および配線基板３に接続された導体バンプ４と、を含んでいる。
【００１４】
電子部品２は、半導体基板５と、該半導体基板５上に形成された電極パッド６と、を含んでいる。
【００１５】
半導体基板５は、例えばＩＣまたはＬＳＩ等の半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。この半導体基板５は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されており、平面方向（ＸＹ平面方向）および厚み方向（Ｚ方向）への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。
【００１６】
なお、半導体基板５の熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。また、半導体基板５のヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ Ｉｎｄｅｎｔｏｒ ＸＰ／ＤＣＭを用いて測定される。
【００１７】
電極パッド６は、導体バンプ４に接続され、配線基板３との接続端子として機能するものであり、図１（ｂ）に示すように、第１下地層７ａと、該第１下地層７ａ上に形成され
、導体バンプ４に接続される第１介在層８ａと、を含んでいる。この電極パッド６は、導体バンプ４との接続面積（接続部の平面視における面積）が例えば５０μｍ２以上５００００μｍ２以下に設定されている。
【００１８】
第１下地層７ａは、電極パッド６の主要部をなすものであり、第１介在層８ａに含まれる金属材料よりも導電率の高い金属材料により形成することができ、例えば銅または金等の金属材料を含んでいる。この第１下地層７ａは、厚みが例えば３μｍ以上１００μｍ以下に設定されており、平面方向および厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上１５０ＧＰａ以下に設定されている。なお、第１下地層７ａの熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００１９】
第１介在層８ａは、第１下地層７ａと導体バンプ４との間に介在され、第１下地層７ａから導体バンプ４への拡散を抑制するものであり、第１下地層７ａに含まれる金属材料よりも導体バンプ４への拡散性が小さい金属材料により形成することができ、例えばニッケル等の金属材料を含んでいる。このように第１介在層８ａがニッケルを含む場合、ニッケルの他にパラジウムを含んでも構わない。
【００２０】
この第１介在層８ａは、厚みが例えば１μｍ以上５μｍ以下に設定されており、平面方向および厚み方向への熱膨張率が例えば５ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、ヤング率が例えば１００ＧＰａ以上２５０ＧＰａ以下に設定されている。また、第１介在層８ａは、平面方向および厚み方向への熱膨張率が第１下地層７ａよりも小さく、ヤング率が第１下地層７ａよりも大きいことが望ましい。なお、第１介在層８ａの熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００２１】
一方、配線基板３は、コア基板９と、コア基板９の上下に形成された一対の配線層１０と、配線層１０上に形成された接続パッド１１と、を含んでいる。この配線基板３は、例えば平面方向への熱膨張率が電子部品２よりも大きい。
【００２２】
コア基板９は、配線基板３の強度を高めるものであり、基体１２と、該基体１２を厚み方向に貫通する筒状のスルーホール導体１３と、該スルーホール導体１３の内部に配された柱状の絶縁体１４と、を含んでいる。
【００２３】
基体１２は、コア基板９の主要部をなして剛性を高めるものであり、例えば、エポキシ樹脂等の樹脂材料と、該樹脂材料により被覆された、ガラス繊維からなる織布等の基材と、該樹脂材料により被覆された、酸化ケイ素等の粒子からなる無機絶縁フィラーとを含んでいる。なお、基体１２として、セラミック材料からなるものを用いても構わないし、金属板を樹脂材料で被覆したものを用いても構わない。
【００２４】
この基体１２は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定され、平面方向への熱膨張率が例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上３０ＧＰａ以下に設定されている。なお、基体１２の熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００２５】
スルーホール導体１３は、コア基板９の上下の配線層１０を電気的に接続するものであり、例えば銅または金等の導電材料により形成することができる。
【００２６】
絶縁体１４は、後述するビア導体１７の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
【００２７】
コア基板９の上下には、上述した如く、一対の配線層１０が形成されている。配線層１０は、基体１２上に積層された複数の絶縁層１５と、基体１２と絶縁層１５との間または絶縁層１５同士の間に形成された導電層１６と、絶縁層１５を厚み方向に貫通し、導電層１６に接続されたビア導体１７と、を含んでいる。
【００２８】
絶縁層１５は、導電層１６を支持する支持部材として機能するだけでなく、導電層１６同士の短絡を防ぐ絶縁部材として機能するものであり、例えば、エポキシ樹脂等の樹脂材料と、該樹脂材料により被覆された、酸化ケイ素等の粒子からなる無機絶縁フィラーとを含んでいる。この絶縁層１５は、厚みが例えば５μｍ以上４０μｍ以下に設定され、平面方向及び厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上４５ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上４０ＧＰａ以下に設定されている。なお、絶縁層１５の熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００２９】
導電層１６は、接地用配線、電力供給用配線または信号用配線として機能するものであり、例えば銅または金等の導電材料により形成することができる。
【００３０】
ビア導体１７は、厚み方向に互いに離間した導電層１６同士を相互に接続するものであり、例えば銅または金等の導電材料により形成することができる。
【００３１】
配線層１０上に形成された接続パッド１１は、ビア導体１７および導体バンプ４に接続され、電子部品２との接続端子として機能するものであり、図１（ｂ）に示すように、第２下地層７ｂと、該第２下地層７ｂ上に形成され、導体バンプ４に接続される第２介在層８ｂと、を含んでいる。この接続パッド１１は、導体バンプ４との接続面積が例えば１００μｍ２以上１０００００μｍ２以下に設定されており、導体バンプ４との接続面積が電極パッド６の例えば１．１倍以上５倍以下に設定されている。
【００３２】
第２下地層７ｂは、接続パッド１１の主要部をなすものであり、第２介在層８ｂに含まれる金属材料よりも導電率の高い金属材料により形成することができ、例えば銅または金等の金属材料を含んでいる。この第２下地層７ｂは、厚みが例えば５μｍ以上２５μｍ以下に設定されており、厚みが第１下地層７ａの例えば１．１倍以上４倍以下に設定されている。また、第２下地層７ｂは、平面方向および厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上１００ＧＰａ以下に設定されている。なお、第２下地層７ｂの熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００３３】
第２介在層８ｂは、第２下地層７ｂと導体バンプ４との間に介在され、第２下地層７ｂから導体バンプ４への拡散を抑制するものであり、第１介在層８ａと同一の金属材料により形成することができる。この第２介在層８ｂは、厚みが例えば１μｍ以上１０μｍ以下に設定されており、厚みが第１介在層８ａの例えば１．１倍以上１０倍以下に設定されている。
【００３４】
導体バンプ４は、電子部品２と配線基板３とを電気的に接続するものであり、電極パッド６および接続パッド１１に含まれる金属材料よりも低融点の金属材料（はんだ）により形成することができ、例えばスズ、インジウムまたはビスマス等の金属材料を含んでいる。この導体バンプ４は、図１（ｂ）に示すように、電子部品２側に配された、第１介在層８ａの金属が拡散してなる第１拡散層領域１８ａと、配線基板３側に配された、第２介在層８ｂの金属が拡散してなる第２拡散層領域１８ｂと、を含んでいる。また、導体バンプ４は、高さが５μｍ以上３００μｍ以下に設定され、平面方向および厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下に設定され、ヤング率が例えば１ＧＰ
ａ以上６０ＧＰａ以下に設定されている。なお、導体バンプ４の熱膨張率およびヤング率は、半導体基板５と同様に測定される。
【００３５】
第１拡散層領域１８ａは、第１介在層８ａのニッケルが導体バンプ４に拡散し、第１介在層８ａのニッケルと導体バンプ４の金属（スズ、インジウムまたはビスマス）とが金属間化合物を形成してなる領域である。この第１拡散層領域１８ａの厚みは、例えば０．５μｍ以上１０μｍ以下に設定され、導体バンプ４の高さの例えば１％以上２５％以下に設定されている。なお、第１拡散層領域１８ａの厚みは、結晶粒塊からなる第１拡散層領域１８ａの厚みの平均値を算出することによって測定される。
【００３６】
第２拡散層領域１８ｂには、第１拡散層領域１８ａと同様に、第２介在層８ｂのニッケルが導体バンプ４に拡散し、第２介在層８ｂのニッケルと導体バンプ４の金属とが金属間化合物を形成してなる領域である。この第２拡散層領域１８ｂの厚みは、例えば１μ以上１５μｍ以下に設定され、導体バンプ４の高さの例えば２％以上３０％以下に設定され、第１拡散層領域１８ａの厚みの例えば２倍以上５倍以下に設定されている。なお、第２拡散層領域１８ｂの厚みは、第１拡散層領域１８ａと同様に測定される。
【００３７】
ところで、電子部品２は、配線基板３と比較して配線の高密度化が要求されるため、電子部品２の第１下地層７ａは、厚さまたは面積等が配線基板３の第２下地層７ｂよりも小さくなりやすいことから、配線を流れる電流の密度が高くなりやすく、また、機械的強度も低下しやすい。
【００３８】
また、第１拡散層領域１８ａは、金属間化合物からなるため、第１介在層８ａと導体バンプ４との接着強度を高めることができるが、該第１拡散層領域１８ａの厚みが大きくなると、導体バンプ４への拡散によって第１介在層８ａの厚みが小さくなり、第１下地層７ａにエレクトロマイグレーションが生じることがある。
【００３９】
一方、本実施形態の実装構造体１においては、図１（ｂ）に示すように、第１拡散層領域１８ａの厚みが第２拡散層領域１８ｂよりも小さい。その結果、第１介在層８ａの拡散を低減して、第１介在層８ａの厚みが小さくなることを抑制できるため、第１介在層８ａによって第１下地層７ａにおけるエレクトロマイグレーションを低減し、第１下地層７ａの機械的強度を高めることができる。その結果、例えば電子部品２と配線基板３との熱膨張率の違いに起因した熱応力が印加された場合に、第１下地層７ａのクラックを低減し、ひいては電気的信頼性に優れた実装構造体１を得ることができる。
【００４０】
また、電子部品２の電極パッド６と導体バンプ４との接続面積は、配線基板３の接続歩パッド１１と導体バンプ４との接続面積よりも小さい。その結果、電子部品２において配線を高密度化することができる。ここで、電極パッド６と導体バンプ４との接続面積を小さくすると、電流密度が高くなってエレクトロマイグレーションが生じやすくなるが、本実施形態の実装構造体１においては、上述した如く、第１拡散層領域１８ａの厚みを第２拡散層領域１８ｂよりも小さくしているため、第１下地層７ａにおけるエレクトロマイグレーションを低減することができる。
【００４１】
また、電子部品２の第１介在層８ａの厚みは、配線基板３の第２介在層８ｂの厚みよりも大きい。その結果、第１介在層８ａによって第１下地層７ａにおけるエレクトロマイグレーションをより低減することができる。
【００４２】
かくして、上述した実装構造体１は、配線基板３を介して供給される電源や信号に基づいて電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
【００４３】
次に、上述した実装構造体１の製造方法を、図２から図５に基づいて説明する。
【００４４】
（１）図２（ａ）に示すように、コア基板９を準備する。具体的には、例えば以下のように行う。
【００４５】
まず、例えば未硬化の樹脂シートを複数積層し、該積層体を加熱加圧して硬化させることにより、基体１２を作製する。次に、基体１２を厚み方向に貫通したスルーホールを形成し、該スルーホールの内壁および基体１２の上下面に導電材料を被着させて、スルーホール導体１３および導電材料層を形成する。次に、スルーホール導体１３の内部に樹脂材料等を充填して絶縁体１４を形成し、導電材料を絶縁体１４の露出部に被着させた後、導電材料層をパターニングして導電層１６を形成する。
【００４６】
以上のようにして、コア基板９を作製することができる。
【００４７】
（２）図２（ｂ）および（ｃ）に示すように、コア基板５の両側に一対の配線層１０を形成するとともに、配線層１０上に接続パッド１１を形成することにより、配線基板３を作製する。具体的には、例えば以下のように行う。
【００４８】
まず、未硬化の樹脂を導電層１６上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、導電層１６上に絶縁層１５を形成する。次に、絶縁層１５にビア孔を形成し、該ビア孔内に導電層１６の少なくとも一部を露出させる。次に、セミアディティブ法、サブトラクティブ法又はフルアディティブ法等により、ビア孔にビア導体１７を形成するとともに絶縁層１５上に導電層１６を形成する。
【００４９】
これらの工程を繰り返すことにより、配線層１０を形成することできる。ここで、導電層１６と同様に、最外層の絶縁層１５上に第２下地層７ｂを形成することができる。この第２下地層７ｂの表面に、無電解めっき法または電解めっき法を用いて、第２介在層８ｂを被着させることによって、接続パッド１１を形成することができる。
【００５０】
ここで、第２介在層８ｂの表面に、無電解めっき法または電解めっき法を用いて、金を含む保護層（図示せず）を被着させることが望ましい。その結果、接続パッド１１表面の酸化を低減するとともに、後述する（４）の工程にて、導体バンプ４との濡れ性を高めることができる。この保護層は、例えば厚みが０．１μｍ以上１μｍ以下に設定される。なお、この保護層は、後述する（４）の工程にて、リフローの際に導体バンプ４内に拡散して消失する。
【００５１】
以上のようにして、配線基板３を作製することができる。
【００５２】
（３）図３（ａ）および（ｂ）に示すように、半導体基板５および電極パッド６を含む電子部品２を準備する。電極パッド６は、例えば、接続パッド１１と同様にして、半導体基板５上に形成することができる。
【００５３】
（４）図４（ａ）ないし図５（ｂ）に示すように、バンプ４を介して電子部品２を配線基板３に実装することによって、図１（ａ）および（ｂ）に示した実装構造体１を作製する。具体的には、例えば以下のように行う。
【００５４】
まず、図４（ａ）および（ｂ）に示すように、配線基板３の接続パッド１１上にフラックスを塗布した後、接続パッド１１上に導体バンプ４を載置する。次に、図５（ａ）および（ｂ）に示すように、電子部品２の電極パッド６上にフラックスを塗布した後、電極パッド６を導体バンプ４に当接させる。次に、図に示すように、電子部品２、導体バンプ４
および配線基板３を加熱（リフロー）し、導体バンプ４を溶融させることによって、図１（ａ）および（ｂ）に示すように、導体バンプ４を電極パッド６および接続パッド１１に接続させる。
【００５５】
ここで、本実施形態の実装構造体１の製造方法においては、リフローの際に、配線基板３側が電子部品２側よりも高温となるように加熱する。その結果、電極パッド６側における温度上昇を低減することによって、第１介在層８ａの導体バンプ４に対する拡散量を低減しつつ、接続パッド１１側から導体バンプ４を加熱して溶融させて、導体バンプ４を電極パッド６および接続パッド１１に接続させることができる。その結果、第２拡散層領域１８ｂよりも第１拡散層領域１８ａの厚みを小さくするとともに、第１介在層８ａの厚みの減少を抑制することができる。
【００５６】
このようなリフローは、例えば、配線基板３側と電子部品２側のそれぞれに１つずつヒーターを配置し、配線基板３側のヒーターの温度を電子部品２側のヒーターの温度よりも高く設定することによって行うことができる。このリフローの際に、電子部品２側の温度は、例えば２００℃以上２３０℃以下に設定され、配線基板３側の温度は、例えば２４０℃以上２６０℃以下に設定される。また、配線基板３側の温度は、電子部品２側の温度の例えば１．１倍以上１．３倍以下に設定される。
【００５７】
また、電子部品２、導体バンプ４および配線基板３のリフローは、配線基板３側のみから加熱して行うことが望ましい。その結果、電極パッド６側における温度上昇をより低減することができる。このようなリフローは、配線基板３側のヒーターのみから加熱することによって、行うことができる。
【００５８】
以上のようにして、実装構造体１を作製することができる。
【００５９】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
【００６０】
例えば、上述した実施形態において、配線基板として樹脂基板を用いた構成を例に説明したが、樹脂基板以外でもよく、例えば配線基板としてセラミック基板等を用いても構わない。
【００６１】
また、上述した実施形態において、電子部品として半導体素子を用いた構成を例に説明したが、半導体素子以外でもよく、例えば電子部品としてコンデンサ等を用いても構わない。
【００６２】
また、上述した実施形態において、電極パッドと導体バンプとの接続面積が接続パッドと導体バンプとの接続面積よりも小さい構成を例に説明したが、電極パッドと導体バンプとの接続面積は、接続パッドと導体バンプとの接続面積と同一でもよいし、接続パッドと導体バンプとの接続面積よりも大きくても構わない。
【符号の説明】
【００６３】
１ 実装構造体
２ 電子部品
３ 配線基板
４ バンプ
５ 半導体基板
６ 電極パッド
７ａ 第１下地層
７ｂ 第２下地層
８ａ 第１介在層
８ｂ 第２介在層
９ コア基板
１０ 配線層
１１ 接続パッド
１２ 基体
１３ スルーホール導体
１４ 絶縁体
１５ 絶縁層
１６ 導電層
１７ ビア導体
１８ａ 第１拡散層領域
１８ｂ 第２拡散層領域
【特許請求の範囲】
【請求項１】
電極パッドを有する電子部品と、該電子部品が実装された、接続パッドを有する配線基板と、前記電極パッドおよび前記接続パッドに接続された、スズ、インジウムまたはビスマスを含む導体バンプとを備えており、
前記電極パッドは、銅または金を含む第１下地層と、該第１下地層および前記導体バンプに接続された、ニッケルを含む第１介在層とを具備し、
前記接続パッドは、銅または金を含む第２下地層と、該第２下地層および前記導体バンプに接続された、ニッケルを含む第２介在層とを具備し、
前記導体バンプは、前記第１介在層の前記ニッケルが拡散してなる第１拡散層領域と、前記第２介在層の前記ニッケルが拡散してなる第２拡散層領域とを具備し、
前記第１拡散層領域は、前記第２拡散層領域よりも厚みが小さいことを特徴とする実装構造体。
【請求項２】
請求項１に記載の実装構造体において、
前記電極パッドと前記導体バンプとの接続面積は、前記接続パッドと前記導体バンプとの接続面積よりも小さいことを特徴とする実装構造体。
【請求項３】
請求項１に記載の実装構造体において、
前記第１介在層の厚みは、前記第２介在層の厚みよりも大きいことを特徴とする実装構造体。
【請求項４】
銅または金を含む第１下地層と、該第１下地層上に形成された、ニッケルを含む第１介在層とを具備する電極パッドを有する電子部品を準備する工程と、
銅または金を含む第２下地層と、該第２下地層上に形成された、ニッケルを含む第２介在層とを具備する接続パッドを有する配線基板を準備する工程と、
前記電極パッドと前記接続パッドとの間にスズ、インジウムまたはビスマスを含む導体バンプを配置する工程と、
前記電子部品、前記導体バンプおよび前記配線基板を、前記配線基板側が前記電子部品側よりも高温となるように加熱することによって、前記導体バンプに前記第１介在層の前記ニッケルを前記第２介在層の前記ニッケルよりも少なく拡散させつつ、前記導体バンプを前記電極パッドおよび前記接続パッドに接続する工程と、
を備えることを特徴とする実装構造体の製造方法。
【請求項５】
請求項４に記載の実装構造体の製造方法において、
前記導体バンプを前記接続パッドおよび前記電極パッドに接続する工程は、
前記電子部品、前記導体バンプおよび前記配線基板を、前記配線基板側のみから加熱して、前記配線基板側を前記電子部品側よりも高温にすることを特徴とする実装構造体の製造方法。
【請求項６】
請求項４に記載の実装構造体の製造方法において、
前記電極パッドと前記接続パッドとの間に前記導体バンプを配置する工程は、
前記接続パッドの主面にフラックスを塗布し、このフラックスが塗布された主面上に前記導体バンプを配置して、前記電極パッドの主面にフラックスを塗布し、このフラックスが塗布された主面を前記導体バンプに当接させることによって、前記電極パッドと前記接続パッドとの間に前記導体バンプを配置することを特徴とする実装構造体の製造方法。
【請求項１】
電極パッドを有する電子部品と、該電子部品が実装された、接続パッドを有する配線基板と、前記電極パッドおよび前記接続パッドに接続された、スズ、インジウムまたはビスマスを含む導体バンプとを備えており、
前記電極パッドは、銅または金を含む第１下地層と、該第１下地層および前記導体バンプに接続された、ニッケルを含む第１介在層とを具備し、
前記接続パッドは、銅または金を含む第２下地層と、該第２下地層および前記導体バンプに接続された、ニッケルを含む第２介在層とを具備し、
前記導体バンプは、前記第１介在層の前記ニッケルが拡散してなる第１拡散層領域と、前記第２介在層の前記ニッケルが拡散してなる第２拡散層領域とを具備し、
前記第１拡散層領域は、前記第２拡散層領域よりも厚みが小さいことを特徴とする実装構造体。
【請求項２】
請求項１に記載の実装構造体において、
前記電極パッドと前記導体バンプとの接続面積は、前記接続パッドと前記導体バンプとの接続面積よりも小さいことを特徴とする実装構造体。
【請求項３】
請求項１に記載の実装構造体において、
前記第１介在層の厚みは、前記第２介在層の厚みよりも大きいことを特徴とする実装構造体。
【請求項４】
銅または金を含む第１下地層と、該第１下地層上に形成された、ニッケルを含む第１介在層とを具備する電極パッドを有する電子部品を準備する工程と、
銅または金を含む第２下地層と、該第２下地層上に形成された、ニッケルを含む第２介在層とを具備する接続パッドを有する配線基板を準備する工程と、
前記電極パッドと前記接続パッドとの間にスズ、インジウムまたはビスマスを含む導体バンプを配置する工程と、
前記電子部品、前記導体バンプおよび前記配線基板を、前記配線基板側が前記電子部品側よりも高温となるように加熱することによって、前記導体バンプに前記第１介在層の前記ニッケルを前記第２介在層の前記ニッケルよりも少なく拡散させつつ、前記導体バンプを前記電極パッドおよび前記接続パッドに接続する工程と、
を備えることを特徴とする実装構造体の製造方法。
【請求項５】
請求項４に記載の実装構造体の製造方法において、
前記導体バンプを前記接続パッドおよび前記電極パッドに接続する工程は、
前記電子部品、前記導体バンプおよび前記配線基板を、前記配線基板側のみから加熱して、前記配線基板側を前記電子部品側よりも高温にすることを特徴とする実装構造体の製造方法。
【請求項６】
請求項４に記載の実装構造体の製造方法において、
前記電極パッドと前記接続パッドとの間に前記導体バンプを配置する工程は、
前記接続パッドの主面にフラックスを塗布し、このフラックスが塗布された主面上に前記導体バンプを配置して、前記電極パッドの主面にフラックスを塗布し、このフラックスが塗布された主面を前記導体バンプに当接させることによって、前記電極パッドと前記接続パッドとの間に前記導体バンプを配置することを特徴とする実装構造体の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１１９４１１（Ｐ２０１２−１１９４１１Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２６６０４８（Ｐ２０１０−２６６０４８）
【出願日】平成２２年１１月３０日（２０１０．１１．３０）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１１月３０日（２０１０．１１．３０）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]