導電層をパターニングするための方法および装置ならびにそれによって製造されるデバイス
導電層または層スタックを圧縮性層または層スタック上に形成し、エンボス加工工具に接触させる方法により、デバイスを製作する。エンボス加工工具の隆起部分によって圧縮性層またはスタックが圧縮され、導電層またはスタックが圧縮性層またはスタックに埋め込まれる。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野：
本発明は、概して、有機デバイスの製造に関し、より詳細には、例えば、有機光放出デバイス（ＯＬＥＤ）、有機電界効果トランジスタ（ＯＦＥＴ）または有機フォトセルといった有機デバイスで使用する導電層のパターニングに関する。
【０００２】
発明の背景：
有機デバイステクノロジーの急速な発展に伴い、所望の層を堆積させると共に、層、特に導電層をパターニングするための高速かつ安価でありながら信頼性の高い方法の必要性が増加する。大きい領域を製造するための方法が必要とされる。高分子基材によるロールツーロールプロセスが有望な手法である。有機半導電性および導電性材料は、酸素および水に対する安定性が低いため、ほとんどの用途において、基材の良好なバリア特性が必要とされる。そのため、多くの場合、有機デバイスの層を堆積させる前に、バリアコーティングを高分子基材上に堆積させる。これらのバリア特性を保つため、パターニングプロセスを適切な様式で実行する必要がある。特に、基材の永久変形を避ける必要がある。これまでのところ、先に既述したすべての点に対処するパターニング方法が欠如している。
【０００３】
従来技術：
有機デバイスの層または層スタックをパターニングするため、いくつかの技術が利用可能である。金属または透明導電酸化物層のエッチングがその一つである。まず、パターニングする層の上に保護層、いわゆるレジストを堆積させる。その後、例えばフォトリソグラフィ、続いて現像工程により、所望のパターンをレジスト層に生成する。非保護領域を除去するウェットまたはドライエッチング工程により、パターニングする層にパターンを転写することができる。エッチング工程の後、残留レジストを除去する必要がある。この技術の重要な効果は、プロセスの高い解像度である（最小で６５nm）。他方、このプロセスは、多数の工程があるために非常に遅く、費用が高い。さらに、エッチングの化学的性質またはドライエッチングプロセスのプラズマは、多くの有機材料ならびに高分子基材およびその上部のバリアコーティングにとって重大である。したがって、この技術は、ロールツーロール製造にとってよく適しない。
【０００４】
印刷プロセスでは、パターニングされた高分子層を製造することができる。ＰＥＤＯＴ：ＰＳＳといった導電性ポリマーでも、ロールツーロールプロセス、例えばグラビア印刷によって高い速度で印刷することができる。インジウムスズ酸化物（ＩＴＯ）といった導電性粒子または金属ナノ粒子を含有する混合物が同様に可能である。印刷手法の欠点は、印刷プロセスの解像度の制限である。特に、パターンの端部においてよく規定された厚さを持つ約１００nmのパターニングされた層は、実現が困難である。さらに、印刷された導電性層の伝導率は、真空堆積された層と比較するとなお大幅に低い。
【０００５】
層をパターニングするためのまたもう一つの方法は、レーザー照射に基づく。妥当な波長および出力を選択することにより、金属または透明導電酸化物（ＴＣＯ）層を部分的に基材から除去することができる。層もしくは層スタックおよび／または基材に導入される熱のため、この方法では、層または基材が変質または損傷する。そのうえ、これまでのところ、この技術は、ロールツーロールプロセスで具現化するうえで十分に高速ではなく、投資と、したがって費用とがかなり高い。
【０００６】
シャドーマスクによってパターニングされる堆積は、高速かつ経済的な技術である。これは、ロールツーロールコーター内でも、真空堆積技術、例えば蒸着またはスパッタリングで使用することができる。この技術の欠点は、２００μmよりも大きい解像度に制限されることである。
【０００７】
ダイ切断等に基づいて層をパターニングするための方法が以下の出願に記載されている。
【０００８】
特許出願国際公開公報第０１／６０５８９ Ａ１号は、具体例として、光偏光子、トランスフレクタ（transflector）、微小電極アレイまたは液晶配列層としての使用に好適なポリマー担持材料を微細構造化するための方法を記載している。材料の層は、所望のフィーチャを持つマスターをポリマー担体に押圧することによって微細構造化する。マスターのフィーチャの深さは、一般的に、層または複数の層の厚さを上回り、マスターは十分に硬く、層を切断してポリマー基材に達することができる。この方法は、既述の用途にはよく適するが、基材が変形するため、有機デバイスで使用する導電層のパターニングには不適当である。
【０００９】
特許出願米国第２００５／００７１９６９ Ａ１号では、ポリマーデバイスの固体状態エンボス加工のための方法を記載している。これは、溶液加工および直接印刷により、導電性、半導電性および／または絶縁ポリマーの層を堆積させ、多層構造に微細溝をエンボス加工することを含む。この特許出願は、複雑な有機多層デバイス、例えば垂直ポリマー薄膜トランジスタ（ＴＦＴ）のエンボス加工に焦点を当てている。記載の方法では、層または複数の層を切断することによって基材が損傷する問題が解決されない。さらに、エンボス加工工程中の材料流動のために、基材および／または堆積した導電層が損傷する問題に対する解決が提供されない。
【００１０】
特許出願米国第２００２／００９４５９４ Ａ１号は、ダイを使用して有機薄膜デバイスをパターニングするための方法を開示している。これは、基材を、第一の有機層に続いて、電極層でコーティングすることを含む。その後、パターニングのダイを電極層に押圧する。このダイは、ダイに接触する電極層の部分がダイに付着し、したがってダイと共に除去されるように準備する。この特許出願の欠点として、ダイを再利用する前に、追加の工程でダイを洗浄する必要がある。これにより、プロセスの速度が低下し、費用が増加する。ロールツーロール用途では、この追加の洗浄工程が重大である。さらに、電極層に対する第一の有機層の接着が、ダイと電極層との間よりも弱い必要がある。この剥離機能により、層構成の安定性が明らかに低減し、可能な材料の組み合わせが制限される。
【００１１】
特許出願国際公開公報第２００４／１１１７２９ Ａ１号では、電子薄膜要素を作製するための方法および装置を記載している。これは、以下の工程を含む。誘電体基材上に直接的に導電層を形成する。ダイ切断に基づく機械加工作業を導電層に対して行使することにより、機械部材の緩和によって基材上に永久変形が生じ、ガルバニックに（Galvanically）分離された導電領域が形成される。その後、このパターニングされた電極層の上部において、要求される層を堆積することによって所望の電子薄膜要素を形成することが可能である。基材の永久変形のため、導電層ではパターニングプロセス中に臨界応力が起こる。さらに、基材のバリア特性が劣化する。
【００１２】
有機層に規定の温度および規定の圧力でエンボス加工工具を押圧することにより、有機回路の層を構造化するための方法が、特許出願国際公開公報第２００５／００６４６２号に開示されている。構造化は、有機層が構造化を永久的に保つように実施される。この特許出願の主な目標は、導電性または半導電性有機層間に隔離有機層を構造化し、層間接続を獲得するための時間効率の良い方法を提供することである。
【００１３】
発明の概要：
本発明の目的は、従来技術の欠点の少なくとも一部を解消することである。
【００１４】
本発明は、有機デバイスの層をパターニングする方法を提供する。本発明は、添付の独立請求項に規定される方法によってパターニングされる層を持つ有機デバイスも提供する。本発明の好ましい、有利な、または代替のフィーチャを従属請求項に提示する。
【００１５】
第一の態様では、本発明は、層または層スタックと基材との間に、圧縮性スペーサ層または少なくとも一つの圧縮性層を含むスペーサ層スタックがある、導電層または少なくとも一つの導電層を含む層スタックをパターニングする方法を提供する。
【００１６】
第二の態様では、本発明は、請求項記載の方法によってパターニングされる少なくとも一つの導電層を持つ有機デバイスを提供する。
【００１７】
以下の模式図を参照しつつ、本発明の実施態様を下記に記載する。
【００１８】
有機デバイス、例えば有機光放出デバイス（ＯＬＥＤ）、有機電界効果トランジスタ（ＯＦＥＴ）または有機フォトセルは、層構成において一つ以上の導電層を有する。例えば、ＯＬＥＤのもっとも簡易な層構成は、透明アノード層、光放出層およびカソード層の三層構成である。デバイスの所望の機能を得るため、導電層を妥当なやり方でパターニングする必要がある。本発明の中心点は、基材と第一の導電層との間に圧縮性スペーサ層または少なくとも一つの圧縮性層を持つスペーサ層スタックがある、導電層または複数の導電層をエンボス加工によってパターニングすることである。エンボス加工領域では、エンボス加工工具によって適用される圧力のために圧縮性層の厚さが縮小する（図１を参照されたい）。導電層または少なくとも一つの導電層を含む層スタックは、エンボス加工領域の端部で切離され、圧縮性層に埋め込まれる（countersunk）。このため、圧縮性層は、他の層よりも圧縮性があるべきである。エンボス加工工程のパラメータが適切に選択される場合、上記の層のみが永久的に変形し、このプロセスによって基材が永久的に変形することはない。特に、高分子基材のバリア特性を強化するために堆積されるバリアコーティングを無損傷に保つことができる（図２を参照されたい）。
【００１９】
材料基材：
有機デバイスに好適な基材（１）は、ガラス、ポリマー、特に高分子箔、紙または金属である。可撓性基材がロールツーロールプロセスによく適する。基材は、例として、アクリロニトリルブタジエンスチレンＡＢＳ、ポリカーボネートＰＣ、ポリエチレンＰＥ、ポリエーテルイミドＰＥＩ、ポリエーテルケトンＰＥＫ、ポリ（エチレンナフタレート）ＰＥＮ、ポリ（エチレンテレフタレート）ＰＥＴ、ポリイミドＰＩ、ポリ（メチルメタクリレート）ＰＭＭＡ、ポリオキシメチレンＰＯＭ、一軸延伸ポリプロピレンＭＯＰＰ、ポリスチレンＰＳ、ポリ塩化ビニルＰＶＣ等といった可撓性ポリマー箔であることができる。紙（面積当たり重量が２０〜５００g/m2、好ましくは４０〜２００g/m2）、金属箔（例として、Ａｌ箔、Ａｕ箔、Ｃｕ箔、Ｆｅ箔、Ｎｉ箔、Ｓｎ箔、鋼箔など）といった他の材料、特に表面改質され、ラッカーまたはポリマーでコーティングされたものも好適である。基材をバリア層（４）またはバリア層スタック（５）でコーティングし、バリア特性を増加させることができる（J.LangeおよびY.Wyser、「Recent Innovations in Barrier Technologies for Plastic Packaging-a Review」、Packag. Technol. and Sci.16、2003年、p.149-158）。例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、ＡｌＯｘＮｙ等といった無機材料が多くの場合に使用される。これらは、例えば、蒸着、スパッタリングまたは化学気相堆積ＣＶＤ、特にプラズマ強化ＣＶＤ（ＰＥＣＶＤ）といった真空プロセスで堆積させることができる。他の好適な材料は、ゾル−ゲルプロセスで堆積させる、有機材料と無機材料との混合物である。このような材料は、例えば、グラビア印刷といったウェットコーティングプロセスでも堆積させることができる。現在のところ、最良のバリア特性は、国際公開公報第０３／０９４２５６Ａ２号に記載されている有機および無機材料の多層コーティングによって得られる。以下では、基材という用語は、バリアコーティングの有無を問わない基材を意味する。
【００２０】
材料圧縮性層：
圧縮性層（２）に好適な材料は、例えば、密度が約０．９２g/ccの低密度ポリエチレン（ＬＤＰＥ）といった低密度ポリマーである。ほとんどの隔離および導電性ポリマーは、＞１．０g/ccの密度を有する。例えば、ポリ（メチルメタクリレート）ＰＭＭＡの密度が１．１９g/ccであり、ポリ（スチレン）ＰＳの密度が１．０５g/ccであり、ポリ（カーボネート）ＰＣの密度が１．２g/ccであり、ポリ（エチレンテレフタレート）ＰＥＴの密度が１．３〜１．４g/ccである。金属およびＴＣＯの密度は、明らかにより高い。例えば、アルミニウム（Ａｌ）の密度が２．７g/ccであり、銅（Ｃｕ）の密度が８．９６g/ccであり、銀（Ａｇ）の密度が１０．５g/ccであり、金（Ａｕ）の密度が１９．３g/ccであり、スズでドーピングしたインジウム酸化物（ＩＴＯ）の密度が７．１４g/ccである。したがって、低密度ポリマーは、有機デバイス中のすべての材料のなかでもっとも低い密度を有する。エンボス加工時には、このような圧縮性スペーサ層が圧縮され、層厚さの減少と組み合わせて密度が増加する。メソまたはナノ多孔性材料の使用により、スペーサ層について大幅により良好な圧縮率が得られる。例えば、Tsutsuiら（「Doubling Coupling-Out Efficiency in Organic Light-Emitting Devices Using a Thin Silica Aerogel Layer」、Adv. Mater. 13、2001年、p.1149-1152）によって記載されているゾル−ゲルでプロセスされたシリカエアロゲルは、層の体積の大半が空気またはガスである場合にのみ可能である１．０３という低い屈折率を有する。この空気またはガスが充填された体積により、エンボス加工時に材料が詰められる。このような多孔性層は、他の技術でも製造することができる。無機酸化物、例えばシリカまたはベーマイトは、例えばポリ（ビニルアルコール）ＰＶＡまたはポリ（ビニルピロリドン）ＰＶＰといった結合材との混合物において、米国特許第２００５／０００３１７９ Ａ１号、欧州特許第１４６４５１１ Ａ２号および欧州特許第０６１４７７１ Ａ１号に記載されている、多孔率が高く、したがって密度が低い層を形成することができる。既述の文献では、多孔性層は、インク吸収層として機能する。導電性層または少なくとも一つの導電性層を含む層スタックがスペーサ層（スタック）の上部にコーティングされるので、平坦な表面が有利である。ほとんどの場合、圧縮性メソまたはナノ多孔性層の多孔性により、粗い表面となる。この問題を解決するため、導電性層または層スタックの前に、均一で平坦な薄層を多孔性層の上部にコーティングすることができる。この均一な層は、ＳｉＯ２、Ａｌ２Ｏ３等といった無機誘電体またはＰＭＭＡ、ＰＳもしくはＰＶＡといった、ただしこれらに制限されることのないポリマーで作ることができる。スペーサ層スタックの層の好適および好ましい厚さの範囲は次のとおりである。
【００２１】
【表１】
【００２２】
多孔性層のさらなる効果として、（スポンジに類似する）層の穴のため、エンボス加工された導電性層の残留物が垂直の壁部によく付着することができない。したがって、導電性層のエンボス加工部と非エンボス加工部との間でのショートが起こる可能性が低い。
【００２３】
材料導電性層
導電層（３）は、多くの場合、例えばＡｌ、Ｃｕ、ＡｇまたはＡｕといった金属で作られる。金属層は、半透明（十分の数ナノメーターから最大５０nmまでの厚さで、金属に依存する）または不透明（＞５０nmの厚さ）であることができる。他の好適な材料は、例えば、ＩＴＯ、アルミニウムでドーピングした亜鉛酸化物（ＡＺＯ）またはガリウムでドーピングした亜鉛酸化物（ＧＺＯ）といった透明導電酸化物（ＴＣＯ）である。このようなＴＣＯ層の通常の厚さは、５０nmから最大１５０nmの範囲にある。おおよそ２００nmの厚さを超える無機層では応力が明らかに増加するため（堆積方法およびパラメータに依存する）、導電性層の通常の値は、その閾値未満である。有機導電性層は、例えば、ポリ（スチレンスルホン酸）でドーピングしたポリ（３，４−エチレンジオキシチオフェン）ＰＥＤＯＴ／ＰＰＳ、ポリ（アニリン）ＰＡＮＩまたはポリピロールといったポリマーで作られる。導電性ポリマー層は、ＴＣＯ層と同一の通常の厚さ範囲を有する。上記の層の組み合わせは、導電層、例えば、ポリマーでコーティングされたＩＴＯ層として役立つことができ、エンボス加工プロセス中にポリマーが注入層として働くと共に緩衝層として働き、ＩＴＯの亀裂を避けるか、または少なくともＩＴＯ粒子を結合させる。
【００２４】
エンボス加工工具：
エンボス加工工具（１０）は、エンボス加工される層よりも硬い材料で作る必要がある。例えば、いわゆるニッケルシムが好適である。それらは従来技術であり、ホログラム作製産業およびＣＤ／ＤＶＤ製造で広く使用されている。必要であれば、エンボス加工される構造サイズを十分の数ナノメーターまで下げることができる。このようなシムは、板または平面物体をエンボス加工するために平坦であることができる。
【００２５】
他方、それらが、高分子箔または紙といった可撓性物体をエンボス加工するロールツーロールためのロールの周囲に置かれることができる。ニッケルシムにおいて所望のパターンを獲得するため、まず、フォトリソグラフィ、電子ビームリソグラフィまたは他の好適な技術により、マスター基材にこのパターンを作る。一つの可能性として、所定の厚さの光感受性ポリマー（いわゆるレジスト）で平坦なガラス基材をコーティングし、パターンを有するマスク、例えばクロムマスクを通して照光する。レジストの種類に依存して、照光されたパターン（ポジ型レジスト）または保護領域（ネガ型レジスト）を現像工程で除去することができる。レジストの厚さにより、パターンの高さまたは深さが規定される。このパターニングされたガラス基材を導電性材料、例えば、蒸着したニッケル、銀もしくは金または溶射された銀溶液でコーティングすることにより、ニッケルシムの電鋳のための開始層を堆積させる。電鋳工程の後、第一世代のニッケルシムが得られ、そこから、追加の電鋳工程により、第二およびさらなる世代のシムを作ることができる。エンボス加工工具のために可能なもう一つの材料は、硬化鋼である。この材料区分では、所望のパターンがこれらの技術に好適であればダイヤモンド旋盤または他の工具技術により、パターンを転写することができる。参照により本明細書に組み入れられる米国特許第２００４／００３２６６７ Ａ１号の記載と同様に、ウェットエッチングまたはドライエッチング技術を使用することができる。エッチング技術は非常に小さいパターンによく適し、例えば、サブ波長格子でも可能である。
【００２６】
有機デバイスでは、導電性層のパターンのサイズは、現在のところ、５μm×１５μm（マトリックス表示）から最大で数cm2以上（ロゴ［logos］）まで変動する。隣接するピクセル間のセパレータの幅は、可能な限り小さいべきである。現行のマトリックス表示では、約３μmである。
【００２７】
記載する本発明の一つの実施態様では、セパレータの幅は、エンボス加工されたパターンの幅によって規定される。導電性層のエンボス加工部をデバイスで使用する場合も、セパレータは、エンボス加工された端部の幅によって規定される。この端部の幅は、エンボス加工工具におけるパターンの壁部が完全に垂直ではないので、パターンの高さに依存する。＜２０μmの値が容易に得られる。本発明の一つの実施態様では、エンボス加工工具におけるパターンの深さまたは高さｈｐａｔｔは、圧縮性層の厚さｄｃｏｍｐよりも小さい。ｈｐａｔｔの好適な値は＜２５μmであり、好ましい値は＜９μmである。
【００２８】
コーティングおよびエンボス加工プロセス：
圧縮性スペーサ層またはスペーサ層スタックの堆積は、いくつかのコーティング技術によって行うことができる。低密度ポリマーは、例として、スピンコーティング、印刷、特にフレキソ印刷、グラビア印刷、インクジェット印刷もしくはスクリーン印刷、カーテンもしくはディップコーティングまたは溶射により、ウェットコーティングすることができる。多孔性スペーサ層を、ウェットまたは真空コーティングすることができる。例えば、ＣＶＤプロセスは、妥当なコーティングパラメータが選択される場合、多孔性シリカ層を形成することができる。他の手法では、スピン、カーテンまたはカスケードコーティングを使用し、多孔性層を堆積させる。後者の二つの技術は、ロールツーロールプロセスであり、したがって大きい領域を製造することができる。シリカおよびベーマイトといった無機酸化物の多孔性層の堆積の例が、欧州特許第１４６４５１１ Ａ２号および欧州特許第０６１４７７１ Ａ１号に記載されている。
【００２９】
任意の平坦上部層は、いくつかの技術によって堆積させることができる。ＳｉＯ２といった無機材料の上部層は、例えば、蒸着、スパッタリングまたはＣＶＤによって真空堆積させることができる。ゾル−ゲルプロセスが同様に可能である（M.Mennigら、「Interference multilayer systems on plastic foil by a wet-web coating technique」、Proceedings of the 5th International Conference on Coatings on Glass、p.175）。有機上部層を真空（ＰＥＣＶＤ）またはウェットコーティングすることができる。ここでもまた、スピンコーティング、印刷、特にフレキソ印刷、グラビア印刷、インクジェット印刷もしくはスクリーン印刷、カーテンもしくはディップコーティングまたは溶射が可能である。本発明の好ましい実施態様では、同一のプロセスにおいて、多孔性スペーサ層の上部に平坦有機上部層をコーティングする。これは、例えば、例として国際公開公報第０３／０５３５９７ Ａ１号に記載されているカーテンまたはカスケードコーティングで行うことができる。これらのプロセスは、多層スタックの十を上回る層を一つの工程でコーティングすることができる。
【００３０】
導電性層は、同様にウェットまたは真空プロセスで堆積させることができる。金属層は、多くの場合、大きい領域で蒸着またはスパッタリングされる。例えば、セキュリティホログラムまたは包装用途では、１０m/secを上回るウェブ速度のロールツーロール真空コーターが従来技術である（例えば、http://www.galileovacuum.comを参照されたい）。ＴＣＯは、ほぼスパッタ堆積されるが、要求される伝導率が高すぎなければ、蒸着も可能である。第一の試みでは、ＴＣＯ層をウェットコーティング技術でコーティングする。例えば、ＩＴＯを堆積させるためのスピンコーティングプロセスがAl-DahoudiおよびAegerter（「Comparative study of transparent conductive In2O3:Sn(ITO)coatings made using a sol and a nanoparticle suspension」、Proceedings of the 5th International Conference on Coatings on Glass、p.585-592）によって記載されている。このようなＴＣＯゾル−ゲルまたはナノ粒子材料を、ロールツーロールコーティング技術でも使用することができる。例えば、印刷、特にグラビア印刷が好適な方法である。有機導電性層は、スピンコーティング、印刷、特にフレキソ印刷、グラビア印刷、インクジェット印刷もしくはスクリーン印刷、カーテンもしくはディップコーティングまたは溶射といった、ただしこれらに限られることのない、いくつかのウェットコーティング技術によって堆積させることができる。
【００３１】
コーティングされた層のエンボス加工は、工程毎の機械（step-by-step machines）またはロールツーロールエンボス加工機械で行うことができる。前者は、例えば、ＥＶＧ５２０ＨＥ半自動ホットエンボス加工システムであることができる。これは、最大で２００mmの基材に対応する。使用するスタンプは、４００nm〜１００μmの範囲にわたるパターンサイズを有することができる（Nils Roosら、「Impact of vacuum environment on the hot embossing process」、SPIE’s Microlithography 2003、Santa Clara、CA、2003年2月22-28日）。ロールツーロールエンボス加工機械の一つの例が、ＶＴＴエレクトロニクス フィンランド（www.vtt.fi）の光電子機器および電子機器作製に関する２００４年度報告書における研究活動の３４ページに記載されている。この機械は、ウェブグラビア印刷およびウェブエンボス加工を連続ユニットで行うことができる。概して、適用する圧力は、層スタックに使用する材料、ウェブ速度およびエンボス加工温度ならびにエンボス加工するパターンのサイズおよび深さに対して適応させる必要がある。エンボス加工は、室内温度または昇温（ホットエンボス加工）で行うことができる。例えば、有機平坦上部層を持つ圧縮性多孔性スペーサ層の上部にあるＩＴＯといった硬い導電性材料をパターニングする必要がある場合、有機平坦上部層のガラス遷移温度を超える温度でエンボス加工を行うことにより、導電性層における応力を最小化することができる。
【００３２】
エンボス加工の後、必要であれば、後処理を適用することができる。例えば、酸素プラズマまたはアルゴンプラズマといったプラズマプロセスを適用し、層の残留物を除去することができる。他の後処理の可能性は、ウェットエッチングである。例えば、ＩＴＯエッチ溶液（４８１ml/lの塩酸（３２％）、３８ml/lの硝酸（６５％）および４８１ml/lの脱イオン水）を使用し、エンボス加工領域の端部におけるＩＴＯ残留物を除去することにより、分離した導電性領域間のショートの可能性を避けることができる。妥当な希釈濃度が選択される場合、必要とされる導電性ＩＴＯ領域が無傷に保たれる。ポリマー層、例えばＰＥＤＯＴ／ＰＳＳの後続のコーティング工程において、ＩＴＯ層の可能な亀裂を被覆し、修復することができる。
【００３３】
堆積、パターニングおよび（必要であれば）後処理工程をすべてロールツーロールプロセスで行う能力は、有機デバイスのためのパターニングされた導電性層の大きい領域を低い費用で製造することを可能にする。
【００３４】
図の記載：
図１は、本発明を具体化するパターニング方法の模式図を示す。基材（１）（例えばＰＥＴ）の上部においてｄｃｏｍｐの厚さを持つ圧縮性スペーサ層（２）（例えばＬＤＰＥ）の上部にある導電性層（１）（例えばＩＴＯ）を、高さがｈｐａｔｔであるパターン（１００）を含むエンボス加工工具（１０）でエンボス加工する。エンボス加工の後、エンボス加工工具の突出桟（protruding bars）の領域でスペーサ層を圧縮する。
【００３５】
図２は、本発明を具体化するもう一つのパターニング方法の模式図を示す。ここで、導電性層（３）（例えばＩＴＯ）と基材（１）（例えばＰＥＴ）との間に、厚い圧縮性層（２）（例えば多孔性シリカ）および薄い平坦上部コーティング（４）（例えばＰＶＡ）を持つスペーサ層スタックがある。ここでもまた、エンボス加工の後、エンボス加工工具の突出桟の領域で圧縮性層を圧縮する。
【００３６】
図３は、本発明を具体化する、なおもう一つのパターニング方法の模式図を示す。層構成は図１と同一である。この場合、基材は、バリアコーティング（５）（例えばbarix（登録商標） www.vitexsys.com）を有する。多層のエンボス加工の後、バリアはその機能を保つ。
【００３７】
図４は、スパッタリングされたＩＴＯ層とＰＥＴ基材との間に、圧縮性スペーサ層を持たない、および持つ、エンボス加工された試料の顕微鏡画像を示す。後者では、厚さ１００μmのＰＥＴ基材を、圧縮性多孔性シリカ層および平坦上部ＰＶＡ層からなる二重層システムでコーティングした（図２を参照されたい）。多孔性シリカ層の厚さは、約２５μmであり、ＰＶＡ層の厚さは、１２０nmである。このスペーサ層スタックの上部に、室内温度でのスパッタリングにより、厚さ１１０nmのＩＴＯ導電性層を堆積させた。ターゲット組成は、９０％Ｉｎ２Ｏ３および１０％ＳｎＯ２であった。露出したＰＥＴ基材を同一のスパッタリングプロセスでコーティングした。両方の試料を、１２０℃および６３kg/cm2（または６２０N/cm2）の圧力により、１０分間にわたってニッケルシムでエンボス加工し、追加の１０分間にわたって圧力下で冷却した。ニッケルシムのパターンの桟は、１５μmの高さを有し、したがって圧縮性層スタックの厚さよりも明らかに小さい。桟の幅は、２５μmから最大８００μmまで変動する。エンボス加工されたパターンは、一方では、桟幅が異なる５×５mm2および１０×１０mm2の正方形であり、他方では、幅が１００μmであり、距離が３００μmから最大３mmまで変動する長さ１０mmの桟である。図４は、桟幅が１５０μmである正方形の隅部を示す。見てとれるように、圧縮性スペーサ層スタックを持たない試料のＩＴＯ層は、全体的にひび割れている、または裂けている。圧縮性スペーサ層スタックの上部のＩＴＯ層は無傷である。隅部では、ごくわずかな亀裂または割れが視認される。これらの割れは、より薄い桟でエンボス加工した正方形には存在しない。ＰＥＴに直接的にＩＴＯを堆積させた試料は、エンボス加工した正方形の内側ＩＴＯ領域と外側ＩＴＯ領域との間のショートを示す。圧縮性スペーサ層スタックを持つ試料の抵抗率は＞２０MΩである。そのうえ、１００μmの幅でエンボス加工された桟は、距離が３００μmであっても亀裂または裂け（ひび割れ）を示さない。
【００３８】
図５は、本発明を具体化するもう一つのパターニング方法の模式図を示す。隔離層（４０）（例えばＳｉＯ２）で分離される二つの導電性層（３１、３２）（例えばＩＴＯ）を圧縮性スペーサ層（２）（例えば多孔性シリカ）の上部に堆積させ、所望のパターンが形成されるようにエンボス加工する。パターニングされた基材を、均一に、薄い有機半導体層（５０）（例えば、ポリ（３−ヘキシルチオフェン、Ｐ３ＨＴ）、続いて薄い隔離層（６０）でコーティングし、エンボス加工されたパターンの壁部を両方の層で被覆する。その後、エンボス加工された穴に導電性材料（７０）を充填する。このような構成は、二つの導電性層間の隔離層の厚さおよびエンボス加工された壁部の角度によって規定されるチャネル長さのトランジスタとして働くことができる。
【００３９】
実施例：
以下の実施例は、本発明を例示するものである。本発明がこれらの実施例に制限されることはない。
【００４０】
ＯＬＥＤ：
図４の記載における説明と同じように、厚さ１００nmのＩＴＯアノードを圧縮性スペーサ層スタック上にパターニングする。スピンコート層の堆積の前に、試料を空気プラズマで２分間にわたって処理した（Harrick Plasma Cleaner PDC-002）。トリス（２，２’−ビピリジル）ルテニウム（ＩＩ）ヘキサフルオロホスフェート（［Ｒｕ（ｂｐｙ）３］（ＰＦ６））および分子重量が１２００００g/molであるポリ（メチルメタクリレート）（ＰＭＭＡ）をアセトロニトリル（acetronitrile）に溶解させた溶液を準備する。４０mg/mlの（［Ｒｕ（ｂｐｙ）３］（ＰＦ６））および２５mg/mlのＰＭＭＡの二つの溶液を３：１の体積比率で混合する。１５００rpmのスピンコーティングで膜を準備し、膜厚さをおよそ１２０〜２００nmとする。デバイスを窒素雰囲気下で１００度のホットプレート上で一時間にわたって乾燥させる。空気に暴露することなく、デバイスをベース圧力が１０−７mbarよりも低い真空室内に配置する。厚さ２００nmのＡｇ電極をデバイス上部で蒸着させ、シャドーマスクを通してパターニングする。デバイスの特性化のため、約２．５〜５Vの電圧を底部および上部電極に適用する。図６に示すように、底部電極および上部電極の重複により、光放出領域が規定される。
【００４１】
トランジスタ：
圧縮性層スタックの上部にスパッタ堆積させた５０nmのＡｕからなるソースおよびドレイン電極を、図４の記載における方法と同じようにパターニングする。通常のチャネル長さおよび幅は、それぞれ５０μmおよび５００μmである。上部ゲート構造では、半導電性ポリマー、例えばＰ３ＨＴを、エンボス加工された構造の上部にスピンオンさせる。後に、絶縁層、例えばＰＭＭＡをゲート誘電体としてスピンコーティングする。図７に示すように、上部金属ゲート接触を、この構造の上部に蒸着し、シャドーマスクを通してパターニングする。
【００４２】
太陽電池：
ＯＬＥＤの製作についての記載と同一の底部ＩＴＯ電極パターンおよび方法（図６を参照されたい）を使用し、有機太陽電池またはフォトダイオードを製作する。この場合、このパターニングされた基材の上部に多層を製作する。第一に、ＰＥＤＯＴ／ＰＳＳを基材上にスピンコーティングし、約６０nmの層とする。この層を２００℃のホットプレート上で１５分間にわたって乾燥させる。ジクロロベンゼンに１：３の比率で溶解させたＰ３ＨＴおよびＣ６０派生物（ＰＣＢＭ）からなるポリマーブレンドを上部にスピンコーティングする。この層の層厚さは、５０〜２５０nmの範囲にある。このデバイスを乾燥窒素下で１２０度のホットプレート上で３０分間にわたって乾燥させる。ＯＬＥＤの製作について上述したのと同じように、この構造の上部にカソードを蒸着する。太陽電池の照射時には、二つの電極を接続する配線において電流を測定することができる。
【図面の簡単な説明】
【００４３】
【図１ａ】図１ａは、本発明を具体化する第一のパターニング方法の模式図を示す。
【図１ｂ】図１ｂは、本発明を具体化する第一のパターニング方法の模式図を示す。
【図２ａ】図２ａは、本発明を具体化する第二のパターニング方法の模式図を示す。
【図２ｂ】図２ｂは、本発明を具体化する第二のパターニング方法の模式図を示す。
【図３ａ】図３ａは、本発明を具体化する第三のパターニング方法の模式図を示す。
【図３ｂ】図３ｂは、本発明を具体化する第三のパターニング方法の模式図を示す。
【図４ａ】図４ａは、エンボス加工された試料の顕微鏡画像を示す。
【図４ｂ】図４ｂは、エンボス加工された試料の顕微鏡画像を示す。
【図５ａ】図５ａは、本発明を具体化する、なおもう一つのパターニング方法の模式図を示す。
【図５ｂ】図５ｂは、本発明を具体化する、なおもう一つのパターニング方法の模式図を示す。
【図６】図６は、本発明を具体化する方法によって作られたＯＬＥＤデバイスを示す。
【図７】図７は、本発明を具体化する方法によって作られたトランジスタを示す。
【技術分野】
【０００１】
発明の分野：
本発明は、概して、有機デバイスの製造に関し、より詳細には、例えば、有機光放出デバイス（ＯＬＥＤ）、有機電界効果トランジスタ（ＯＦＥＴ）または有機フォトセルといった有機デバイスで使用する導電層のパターニングに関する。
【０００２】
発明の背景：
有機デバイステクノロジーの急速な発展に伴い、所望の層を堆積させると共に、層、特に導電層をパターニングするための高速かつ安価でありながら信頼性の高い方法の必要性が増加する。大きい領域を製造するための方法が必要とされる。高分子基材によるロールツーロールプロセスが有望な手法である。有機半導電性および導電性材料は、酸素および水に対する安定性が低いため、ほとんどの用途において、基材の良好なバリア特性が必要とされる。そのため、多くの場合、有機デバイスの層を堆積させる前に、バリアコーティングを高分子基材上に堆積させる。これらのバリア特性を保つため、パターニングプロセスを適切な様式で実行する必要がある。特に、基材の永久変形を避ける必要がある。これまでのところ、先に既述したすべての点に対処するパターニング方法が欠如している。
【０００３】
従来技術：
有機デバイスの層または層スタックをパターニングするため、いくつかの技術が利用可能である。金属または透明導電酸化物層のエッチングがその一つである。まず、パターニングする層の上に保護層、いわゆるレジストを堆積させる。その後、例えばフォトリソグラフィ、続いて現像工程により、所望のパターンをレジスト層に生成する。非保護領域を除去するウェットまたはドライエッチング工程により、パターニングする層にパターンを転写することができる。エッチング工程の後、残留レジストを除去する必要がある。この技術の重要な効果は、プロセスの高い解像度である（最小で６５nm）。他方、このプロセスは、多数の工程があるために非常に遅く、費用が高い。さらに、エッチングの化学的性質またはドライエッチングプロセスのプラズマは、多くの有機材料ならびに高分子基材およびその上部のバリアコーティングにとって重大である。したがって、この技術は、ロールツーロール製造にとってよく適しない。
【０００４】
印刷プロセスでは、パターニングされた高分子層を製造することができる。ＰＥＤＯＴ：ＰＳＳといった導電性ポリマーでも、ロールツーロールプロセス、例えばグラビア印刷によって高い速度で印刷することができる。インジウムスズ酸化物（ＩＴＯ）といった導電性粒子または金属ナノ粒子を含有する混合物が同様に可能である。印刷手法の欠点は、印刷プロセスの解像度の制限である。特に、パターンの端部においてよく規定された厚さを持つ約１００nmのパターニングされた層は、実現が困難である。さらに、印刷された導電性層の伝導率は、真空堆積された層と比較するとなお大幅に低い。
【０００５】
層をパターニングするためのまたもう一つの方法は、レーザー照射に基づく。妥当な波長および出力を選択することにより、金属または透明導電酸化物（ＴＣＯ）層を部分的に基材から除去することができる。層もしくは層スタックおよび／または基材に導入される熱のため、この方法では、層または基材が変質または損傷する。そのうえ、これまでのところ、この技術は、ロールツーロールプロセスで具現化するうえで十分に高速ではなく、投資と、したがって費用とがかなり高い。
【０００６】
シャドーマスクによってパターニングされる堆積は、高速かつ経済的な技術である。これは、ロールツーロールコーター内でも、真空堆積技術、例えば蒸着またはスパッタリングで使用することができる。この技術の欠点は、２００μmよりも大きい解像度に制限されることである。
【０００７】
ダイ切断等に基づいて層をパターニングするための方法が以下の出願に記載されている。
【０００８】
特許出願国際公開公報第０１／６０５８９ Ａ１号は、具体例として、光偏光子、トランスフレクタ（transflector）、微小電極アレイまたは液晶配列層としての使用に好適なポリマー担持材料を微細構造化するための方法を記載している。材料の層は、所望のフィーチャを持つマスターをポリマー担体に押圧することによって微細構造化する。マスターのフィーチャの深さは、一般的に、層または複数の層の厚さを上回り、マスターは十分に硬く、層を切断してポリマー基材に達することができる。この方法は、既述の用途にはよく適するが、基材が変形するため、有機デバイスで使用する導電層のパターニングには不適当である。
【０００９】
特許出願米国第２００５／００７１９６９ Ａ１号では、ポリマーデバイスの固体状態エンボス加工のための方法を記載している。これは、溶液加工および直接印刷により、導電性、半導電性および／または絶縁ポリマーの層を堆積させ、多層構造に微細溝をエンボス加工することを含む。この特許出願は、複雑な有機多層デバイス、例えば垂直ポリマー薄膜トランジスタ（ＴＦＴ）のエンボス加工に焦点を当てている。記載の方法では、層または複数の層を切断することによって基材が損傷する問題が解決されない。さらに、エンボス加工工程中の材料流動のために、基材および／または堆積した導電層が損傷する問題に対する解決が提供されない。
【００１０】
特許出願米国第２００２／００９４５９４ Ａ１号は、ダイを使用して有機薄膜デバイスをパターニングするための方法を開示している。これは、基材を、第一の有機層に続いて、電極層でコーティングすることを含む。その後、パターニングのダイを電極層に押圧する。このダイは、ダイに接触する電極層の部分がダイに付着し、したがってダイと共に除去されるように準備する。この特許出願の欠点として、ダイを再利用する前に、追加の工程でダイを洗浄する必要がある。これにより、プロセスの速度が低下し、費用が増加する。ロールツーロール用途では、この追加の洗浄工程が重大である。さらに、電極層に対する第一の有機層の接着が、ダイと電極層との間よりも弱い必要がある。この剥離機能により、層構成の安定性が明らかに低減し、可能な材料の組み合わせが制限される。
【００１１】
特許出願国際公開公報第２００４／１１１７２９ Ａ１号では、電子薄膜要素を作製するための方法および装置を記載している。これは、以下の工程を含む。誘電体基材上に直接的に導電層を形成する。ダイ切断に基づく機械加工作業を導電層に対して行使することにより、機械部材の緩和によって基材上に永久変形が生じ、ガルバニックに（Galvanically）分離された導電領域が形成される。その後、このパターニングされた電極層の上部において、要求される層を堆積することによって所望の電子薄膜要素を形成することが可能である。基材の永久変形のため、導電層ではパターニングプロセス中に臨界応力が起こる。さらに、基材のバリア特性が劣化する。
【００１２】
有機層に規定の温度および規定の圧力でエンボス加工工具を押圧することにより、有機回路の層を構造化するための方法が、特許出願国際公開公報第２００５／００６４６２号に開示されている。構造化は、有機層が構造化を永久的に保つように実施される。この特許出願の主な目標は、導電性または半導電性有機層間に隔離有機層を構造化し、層間接続を獲得するための時間効率の良い方法を提供することである。
【００１３】
発明の概要：
本発明の目的は、従来技術の欠点の少なくとも一部を解消することである。
【００１４】
本発明は、有機デバイスの層をパターニングする方法を提供する。本発明は、添付の独立請求項に規定される方法によってパターニングされる層を持つ有機デバイスも提供する。本発明の好ましい、有利な、または代替のフィーチャを従属請求項に提示する。
【００１５】
第一の態様では、本発明は、層または層スタックと基材との間に、圧縮性スペーサ層または少なくとも一つの圧縮性層を含むスペーサ層スタックがある、導電層または少なくとも一つの導電層を含む層スタックをパターニングする方法を提供する。
【００１６】
第二の態様では、本発明は、請求項記載の方法によってパターニングされる少なくとも一つの導電層を持つ有機デバイスを提供する。
【００１７】
以下の模式図を参照しつつ、本発明の実施態様を下記に記載する。
【００１８】
有機デバイス、例えば有機光放出デバイス（ＯＬＥＤ）、有機電界効果トランジスタ（ＯＦＥＴ）または有機フォトセルは、層構成において一つ以上の導電層を有する。例えば、ＯＬＥＤのもっとも簡易な層構成は、透明アノード層、光放出層およびカソード層の三層構成である。デバイスの所望の機能を得るため、導電層を妥当なやり方でパターニングする必要がある。本発明の中心点は、基材と第一の導電層との間に圧縮性スペーサ層または少なくとも一つの圧縮性層を持つスペーサ層スタックがある、導電層または複数の導電層をエンボス加工によってパターニングすることである。エンボス加工領域では、エンボス加工工具によって適用される圧力のために圧縮性層の厚さが縮小する（図１を参照されたい）。導電層または少なくとも一つの導電層を含む層スタックは、エンボス加工領域の端部で切離され、圧縮性層に埋め込まれる（countersunk）。このため、圧縮性層は、他の層よりも圧縮性があるべきである。エンボス加工工程のパラメータが適切に選択される場合、上記の層のみが永久的に変形し、このプロセスによって基材が永久的に変形することはない。特に、高分子基材のバリア特性を強化するために堆積されるバリアコーティングを無損傷に保つことができる（図２を参照されたい）。
【００１９】
材料基材：
有機デバイスに好適な基材（１）は、ガラス、ポリマー、特に高分子箔、紙または金属である。可撓性基材がロールツーロールプロセスによく適する。基材は、例として、アクリロニトリルブタジエンスチレンＡＢＳ、ポリカーボネートＰＣ、ポリエチレンＰＥ、ポリエーテルイミドＰＥＩ、ポリエーテルケトンＰＥＫ、ポリ（エチレンナフタレート）ＰＥＮ、ポリ（エチレンテレフタレート）ＰＥＴ、ポリイミドＰＩ、ポリ（メチルメタクリレート）ＰＭＭＡ、ポリオキシメチレンＰＯＭ、一軸延伸ポリプロピレンＭＯＰＰ、ポリスチレンＰＳ、ポリ塩化ビニルＰＶＣ等といった可撓性ポリマー箔であることができる。紙（面積当たり重量が２０〜５００g/m2、好ましくは４０〜２００g/m2）、金属箔（例として、Ａｌ箔、Ａｕ箔、Ｃｕ箔、Ｆｅ箔、Ｎｉ箔、Ｓｎ箔、鋼箔など）といった他の材料、特に表面改質され、ラッカーまたはポリマーでコーティングされたものも好適である。基材をバリア層（４）またはバリア層スタック（５）でコーティングし、バリア特性を増加させることができる（J.LangeおよびY.Wyser、「Recent Innovations in Barrier Technologies for Plastic Packaging-a Review」、Packag. Technol. and Sci.16、2003年、p.149-158）。例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、ＡｌＯｘＮｙ等といった無機材料が多くの場合に使用される。これらは、例えば、蒸着、スパッタリングまたは化学気相堆積ＣＶＤ、特にプラズマ強化ＣＶＤ（ＰＥＣＶＤ）といった真空プロセスで堆積させることができる。他の好適な材料は、ゾル−ゲルプロセスで堆積させる、有機材料と無機材料との混合物である。このような材料は、例えば、グラビア印刷といったウェットコーティングプロセスでも堆積させることができる。現在のところ、最良のバリア特性は、国際公開公報第０３／０９４２５６Ａ２号に記載されている有機および無機材料の多層コーティングによって得られる。以下では、基材という用語は、バリアコーティングの有無を問わない基材を意味する。
【００２０】
材料圧縮性層：
圧縮性層（２）に好適な材料は、例えば、密度が約０．９２g/ccの低密度ポリエチレン（ＬＤＰＥ）といった低密度ポリマーである。ほとんどの隔離および導電性ポリマーは、＞１．０g/ccの密度を有する。例えば、ポリ（メチルメタクリレート）ＰＭＭＡの密度が１．１９g/ccであり、ポリ（スチレン）ＰＳの密度が１．０５g/ccであり、ポリ（カーボネート）ＰＣの密度が１．２g/ccであり、ポリ（エチレンテレフタレート）ＰＥＴの密度が１．３〜１．４g/ccである。金属およびＴＣＯの密度は、明らかにより高い。例えば、アルミニウム（Ａｌ）の密度が２．７g/ccであり、銅（Ｃｕ）の密度が８．９６g/ccであり、銀（Ａｇ）の密度が１０．５g/ccであり、金（Ａｕ）の密度が１９．３g/ccであり、スズでドーピングしたインジウム酸化物（ＩＴＯ）の密度が７．１４g/ccである。したがって、低密度ポリマーは、有機デバイス中のすべての材料のなかでもっとも低い密度を有する。エンボス加工時には、このような圧縮性スペーサ層が圧縮され、層厚さの減少と組み合わせて密度が増加する。メソまたはナノ多孔性材料の使用により、スペーサ層について大幅により良好な圧縮率が得られる。例えば、Tsutsuiら（「Doubling Coupling-Out Efficiency in Organic Light-Emitting Devices Using a Thin Silica Aerogel Layer」、Adv. Mater. 13、2001年、p.1149-1152）によって記載されているゾル−ゲルでプロセスされたシリカエアロゲルは、層の体積の大半が空気またはガスである場合にのみ可能である１．０３という低い屈折率を有する。この空気またはガスが充填された体積により、エンボス加工時に材料が詰められる。このような多孔性層は、他の技術でも製造することができる。無機酸化物、例えばシリカまたはベーマイトは、例えばポリ（ビニルアルコール）ＰＶＡまたはポリ（ビニルピロリドン）ＰＶＰといった結合材との混合物において、米国特許第２００５／０００３１７９ Ａ１号、欧州特許第１４６４５１１ Ａ２号および欧州特許第０６１４７７１ Ａ１号に記載されている、多孔率が高く、したがって密度が低い層を形成することができる。既述の文献では、多孔性層は、インク吸収層として機能する。導電性層または少なくとも一つの導電性層を含む層スタックがスペーサ層（スタック）の上部にコーティングされるので、平坦な表面が有利である。ほとんどの場合、圧縮性メソまたはナノ多孔性層の多孔性により、粗い表面となる。この問題を解決するため、導電性層または層スタックの前に、均一で平坦な薄層を多孔性層の上部にコーティングすることができる。この均一な層は、ＳｉＯ２、Ａｌ２Ｏ３等といった無機誘電体またはＰＭＭＡ、ＰＳもしくはＰＶＡといった、ただしこれらに制限されることのないポリマーで作ることができる。スペーサ層スタックの層の好適および好ましい厚さの範囲は次のとおりである。
【００２１】
【表１】
【００２２】
多孔性層のさらなる効果として、（スポンジに類似する）層の穴のため、エンボス加工された導電性層の残留物が垂直の壁部によく付着することができない。したがって、導電性層のエンボス加工部と非エンボス加工部との間でのショートが起こる可能性が低い。
【００２３】
材料導電性層
導電層（３）は、多くの場合、例えばＡｌ、Ｃｕ、ＡｇまたはＡｕといった金属で作られる。金属層は、半透明（十分の数ナノメーターから最大５０nmまでの厚さで、金属に依存する）または不透明（＞５０nmの厚さ）であることができる。他の好適な材料は、例えば、ＩＴＯ、アルミニウムでドーピングした亜鉛酸化物（ＡＺＯ）またはガリウムでドーピングした亜鉛酸化物（ＧＺＯ）といった透明導電酸化物（ＴＣＯ）である。このようなＴＣＯ層の通常の厚さは、５０nmから最大１５０nmの範囲にある。おおよそ２００nmの厚さを超える無機層では応力が明らかに増加するため（堆積方法およびパラメータに依存する）、導電性層の通常の値は、その閾値未満である。有機導電性層は、例えば、ポリ（スチレンスルホン酸）でドーピングしたポリ（３，４−エチレンジオキシチオフェン）ＰＥＤＯＴ／ＰＰＳ、ポリ（アニリン）ＰＡＮＩまたはポリピロールといったポリマーで作られる。導電性ポリマー層は、ＴＣＯ層と同一の通常の厚さ範囲を有する。上記の層の組み合わせは、導電層、例えば、ポリマーでコーティングされたＩＴＯ層として役立つことができ、エンボス加工プロセス中にポリマーが注入層として働くと共に緩衝層として働き、ＩＴＯの亀裂を避けるか、または少なくともＩＴＯ粒子を結合させる。
【００２４】
エンボス加工工具：
エンボス加工工具（１０）は、エンボス加工される層よりも硬い材料で作る必要がある。例えば、いわゆるニッケルシムが好適である。それらは従来技術であり、ホログラム作製産業およびＣＤ／ＤＶＤ製造で広く使用されている。必要であれば、エンボス加工される構造サイズを十分の数ナノメーターまで下げることができる。このようなシムは、板または平面物体をエンボス加工するために平坦であることができる。
【００２５】
他方、それらが、高分子箔または紙といった可撓性物体をエンボス加工するロールツーロールためのロールの周囲に置かれることができる。ニッケルシムにおいて所望のパターンを獲得するため、まず、フォトリソグラフィ、電子ビームリソグラフィまたは他の好適な技術により、マスター基材にこのパターンを作る。一つの可能性として、所定の厚さの光感受性ポリマー（いわゆるレジスト）で平坦なガラス基材をコーティングし、パターンを有するマスク、例えばクロムマスクを通して照光する。レジストの種類に依存して、照光されたパターン（ポジ型レジスト）または保護領域（ネガ型レジスト）を現像工程で除去することができる。レジストの厚さにより、パターンの高さまたは深さが規定される。このパターニングされたガラス基材を導電性材料、例えば、蒸着したニッケル、銀もしくは金または溶射された銀溶液でコーティングすることにより、ニッケルシムの電鋳のための開始層を堆積させる。電鋳工程の後、第一世代のニッケルシムが得られ、そこから、追加の電鋳工程により、第二およびさらなる世代のシムを作ることができる。エンボス加工工具のために可能なもう一つの材料は、硬化鋼である。この材料区分では、所望のパターンがこれらの技術に好適であればダイヤモンド旋盤または他の工具技術により、パターンを転写することができる。参照により本明細書に組み入れられる米国特許第２００４／００３２６６７ Ａ１号の記載と同様に、ウェットエッチングまたはドライエッチング技術を使用することができる。エッチング技術は非常に小さいパターンによく適し、例えば、サブ波長格子でも可能である。
【００２６】
有機デバイスでは、導電性層のパターンのサイズは、現在のところ、５μm×１５μm（マトリックス表示）から最大で数cm2以上（ロゴ［logos］）まで変動する。隣接するピクセル間のセパレータの幅は、可能な限り小さいべきである。現行のマトリックス表示では、約３μmである。
【００２７】
記載する本発明の一つの実施態様では、セパレータの幅は、エンボス加工されたパターンの幅によって規定される。導電性層のエンボス加工部をデバイスで使用する場合も、セパレータは、エンボス加工された端部の幅によって規定される。この端部の幅は、エンボス加工工具におけるパターンの壁部が完全に垂直ではないので、パターンの高さに依存する。＜２０μmの値が容易に得られる。本発明の一つの実施態様では、エンボス加工工具におけるパターンの深さまたは高さｈｐａｔｔは、圧縮性層の厚さｄｃｏｍｐよりも小さい。ｈｐａｔｔの好適な値は＜２５μmであり、好ましい値は＜９μmである。
【００２８】
コーティングおよびエンボス加工プロセス：
圧縮性スペーサ層またはスペーサ層スタックの堆積は、いくつかのコーティング技術によって行うことができる。低密度ポリマーは、例として、スピンコーティング、印刷、特にフレキソ印刷、グラビア印刷、インクジェット印刷もしくはスクリーン印刷、カーテンもしくはディップコーティングまたは溶射により、ウェットコーティングすることができる。多孔性スペーサ層を、ウェットまたは真空コーティングすることができる。例えば、ＣＶＤプロセスは、妥当なコーティングパラメータが選択される場合、多孔性シリカ層を形成することができる。他の手法では、スピン、カーテンまたはカスケードコーティングを使用し、多孔性層を堆積させる。後者の二つの技術は、ロールツーロールプロセスであり、したがって大きい領域を製造することができる。シリカおよびベーマイトといった無機酸化物の多孔性層の堆積の例が、欧州特許第１４６４５１１ Ａ２号および欧州特許第０６１４７７１ Ａ１号に記載されている。
【００２９】
任意の平坦上部層は、いくつかの技術によって堆積させることができる。ＳｉＯ２といった無機材料の上部層は、例えば、蒸着、スパッタリングまたはＣＶＤによって真空堆積させることができる。ゾル−ゲルプロセスが同様に可能である（M.Mennigら、「Interference multilayer systems on plastic foil by a wet-web coating technique」、Proceedings of the 5th International Conference on Coatings on Glass、p.175）。有機上部層を真空（ＰＥＣＶＤ）またはウェットコーティングすることができる。ここでもまた、スピンコーティング、印刷、特にフレキソ印刷、グラビア印刷、インクジェット印刷もしくはスクリーン印刷、カーテンもしくはディップコーティングまたは溶射が可能である。本発明の好ましい実施態様では、同一のプロセスにおいて、多孔性スペーサ層の上部に平坦有機上部層をコーティングする。これは、例えば、例として国際公開公報第０３／０５３５９７ Ａ１号に記載されているカーテンまたはカスケードコーティングで行うことができる。これらのプロセスは、多層スタックの十を上回る層を一つの工程でコーティングすることができる。
【００３０】
導電性層は、同様にウェットまたは真空プロセスで堆積させることができる。金属層は、多くの場合、大きい領域で蒸着またはスパッタリングされる。例えば、セキュリティホログラムまたは包装用途では、１０m/secを上回るウェブ速度のロールツーロール真空コーターが従来技術である（例えば、http://www.galileovacuum.comを参照されたい）。ＴＣＯは、ほぼスパッタ堆積されるが、要求される伝導率が高すぎなければ、蒸着も可能である。第一の試みでは、ＴＣＯ層をウェットコーティング技術でコーティングする。例えば、ＩＴＯを堆積させるためのスピンコーティングプロセスがAl-DahoudiおよびAegerter（「Comparative study of transparent conductive In2O3:Sn(ITO)coatings made using a sol and a nanoparticle suspension」、Proceedings of the 5th International Conference on Coatings on Glass、p.585-592）によって記載されている。このようなＴＣＯゾル−ゲルまたはナノ粒子材料を、ロールツーロールコーティング技術でも使用することができる。例えば、印刷、特にグラビア印刷が好適な方法である。有機導電性層は、スピンコーティング、印刷、特にフレキソ印刷、グラビア印刷、インクジェット印刷もしくはスクリーン印刷、カーテンもしくはディップコーティングまたは溶射といった、ただしこれらに限られることのない、いくつかのウェットコーティング技術によって堆積させることができる。
【００３１】
コーティングされた層のエンボス加工は、工程毎の機械（step-by-step machines）またはロールツーロールエンボス加工機械で行うことができる。前者は、例えば、ＥＶＧ５２０ＨＥ半自動ホットエンボス加工システムであることができる。これは、最大で２００mmの基材に対応する。使用するスタンプは、４００nm〜１００μmの範囲にわたるパターンサイズを有することができる（Nils Roosら、「Impact of vacuum environment on the hot embossing process」、SPIE’s Microlithography 2003、Santa Clara、CA、2003年2月22-28日）。ロールツーロールエンボス加工機械の一つの例が、ＶＴＴエレクトロニクス フィンランド（www.vtt.fi）の光電子機器および電子機器作製に関する２００４年度報告書における研究活動の３４ページに記載されている。この機械は、ウェブグラビア印刷およびウェブエンボス加工を連続ユニットで行うことができる。概して、適用する圧力は、層スタックに使用する材料、ウェブ速度およびエンボス加工温度ならびにエンボス加工するパターンのサイズおよび深さに対して適応させる必要がある。エンボス加工は、室内温度または昇温（ホットエンボス加工）で行うことができる。例えば、有機平坦上部層を持つ圧縮性多孔性スペーサ層の上部にあるＩＴＯといった硬い導電性材料をパターニングする必要がある場合、有機平坦上部層のガラス遷移温度を超える温度でエンボス加工を行うことにより、導電性層における応力を最小化することができる。
【００３２】
エンボス加工の後、必要であれば、後処理を適用することができる。例えば、酸素プラズマまたはアルゴンプラズマといったプラズマプロセスを適用し、層の残留物を除去することができる。他の後処理の可能性は、ウェットエッチングである。例えば、ＩＴＯエッチ溶液（４８１ml/lの塩酸（３２％）、３８ml/lの硝酸（６５％）および４８１ml/lの脱イオン水）を使用し、エンボス加工領域の端部におけるＩＴＯ残留物を除去することにより、分離した導電性領域間のショートの可能性を避けることができる。妥当な希釈濃度が選択される場合、必要とされる導電性ＩＴＯ領域が無傷に保たれる。ポリマー層、例えばＰＥＤＯＴ／ＰＳＳの後続のコーティング工程において、ＩＴＯ層の可能な亀裂を被覆し、修復することができる。
【００３３】
堆積、パターニングおよび（必要であれば）後処理工程をすべてロールツーロールプロセスで行う能力は、有機デバイスのためのパターニングされた導電性層の大きい領域を低い費用で製造することを可能にする。
【００３４】
図の記載：
図１は、本発明を具体化するパターニング方法の模式図を示す。基材（１）（例えばＰＥＴ）の上部においてｄｃｏｍｐの厚さを持つ圧縮性スペーサ層（２）（例えばＬＤＰＥ）の上部にある導電性層（１）（例えばＩＴＯ）を、高さがｈｐａｔｔであるパターン（１００）を含むエンボス加工工具（１０）でエンボス加工する。エンボス加工の後、エンボス加工工具の突出桟（protruding bars）の領域でスペーサ層を圧縮する。
【００３５】
図２は、本発明を具体化するもう一つのパターニング方法の模式図を示す。ここで、導電性層（３）（例えばＩＴＯ）と基材（１）（例えばＰＥＴ）との間に、厚い圧縮性層（２）（例えば多孔性シリカ）および薄い平坦上部コーティング（４）（例えばＰＶＡ）を持つスペーサ層スタックがある。ここでもまた、エンボス加工の後、エンボス加工工具の突出桟の領域で圧縮性層を圧縮する。
【００３６】
図３は、本発明を具体化する、なおもう一つのパターニング方法の模式図を示す。層構成は図１と同一である。この場合、基材は、バリアコーティング（５）（例えばbarix（登録商標） www.vitexsys.com）を有する。多層のエンボス加工の後、バリアはその機能を保つ。
【００３７】
図４は、スパッタリングされたＩＴＯ層とＰＥＴ基材との間に、圧縮性スペーサ層を持たない、および持つ、エンボス加工された試料の顕微鏡画像を示す。後者では、厚さ１００μmのＰＥＴ基材を、圧縮性多孔性シリカ層および平坦上部ＰＶＡ層からなる二重層システムでコーティングした（図２を参照されたい）。多孔性シリカ層の厚さは、約２５μmであり、ＰＶＡ層の厚さは、１２０nmである。このスペーサ層スタックの上部に、室内温度でのスパッタリングにより、厚さ１１０nmのＩＴＯ導電性層を堆積させた。ターゲット組成は、９０％Ｉｎ２Ｏ３および１０％ＳｎＯ２であった。露出したＰＥＴ基材を同一のスパッタリングプロセスでコーティングした。両方の試料を、１２０℃および６３kg/cm2（または６２０N/cm2）の圧力により、１０分間にわたってニッケルシムでエンボス加工し、追加の１０分間にわたって圧力下で冷却した。ニッケルシムのパターンの桟は、１５μmの高さを有し、したがって圧縮性層スタックの厚さよりも明らかに小さい。桟の幅は、２５μmから最大８００μmまで変動する。エンボス加工されたパターンは、一方では、桟幅が異なる５×５mm2および１０×１０mm2の正方形であり、他方では、幅が１００μmであり、距離が３００μmから最大３mmまで変動する長さ１０mmの桟である。図４は、桟幅が１５０μmである正方形の隅部を示す。見てとれるように、圧縮性スペーサ層スタックを持たない試料のＩＴＯ層は、全体的にひび割れている、または裂けている。圧縮性スペーサ層スタックの上部のＩＴＯ層は無傷である。隅部では、ごくわずかな亀裂または割れが視認される。これらの割れは、より薄い桟でエンボス加工した正方形には存在しない。ＰＥＴに直接的にＩＴＯを堆積させた試料は、エンボス加工した正方形の内側ＩＴＯ領域と外側ＩＴＯ領域との間のショートを示す。圧縮性スペーサ層スタックを持つ試料の抵抗率は＞２０MΩである。そのうえ、１００μmの幅でエンボス加工された桟は、距離が３００μmであっても亀裂または裂け（ひび割れ）を示さない。
【００３８】
図５は、本発明を具体化するもう一つのパターニング方法の模式図を示す。隔離層（４０）（例えばＳｉＯ２）で分離される二つの導電性層（３１、３２）（例えばＩＴＯ）を圧縮性スペーサ層（２）（例えば多孔性シリカ）の上部に堆積させ、所望のパターンが形成されるようにエンボス加工する。パターニングされた基材を、均一に、薄い有機半導体層（５０）（例えば、ポリ（３−ヘキシルチオフェン、Ｐ３ＨＴ）、続いて薄い隔離層（６０）でコーティングし、エンボス加工されたパターンの壁部を両方の層で被覆する。その後、エンボス加工された穴に導電性材料（７０）を充填する。このような構成は、二つの導電性層間の隔離層の厚さおよびエンボス加工された壁部の角度によって規定されるチャネル長さのトランジスタとして働くことができる。
【００３９】
実施例：
以下の実施例は、本発明を例示するものである。本発明がこれらの実施例に制限されることはない。
【００４０】
ＯＬＥＤ：
図４の記載における説明と同じように、厚さ１００nmのＩＴＯアノードを圧縮性スペーサ層スタック上にパターニングする。スピンコート層の堆積の前に、試料を空気プラズマで２分間にわたって処理した（Harrick Plasma Cleaner PDC-002）。トリス（２，２’−ビピリジル）ルテニウム（ＩＩ）ヘキサフルオロホスフェート（［Ｒｕ（ｂｐｙ）３］（ＰＦ６））および分子重量が１２００００g/molであるポリ（メチルメタクリレート）（ＰＭＭＡ）をアセトロニトリル（acetronitrile）に溶解させた溶液を準備する。４０mg/mlの（［Ｒｕ（ｂｐｙ）３］（ＰＦ６））および２５mg/mlのＰＭＭＡの二つの溶液を３：１の体積比率で混合する。１５００rpmのスピンコーティングで膜を準備し、膜厚さをおよそ１２０〜２００nmとする。デバイスを窒素雰囲気下で１００度のホットプレート上で一時間にわたって乾燥させる。空気に暴露することなく、デバイスをベース圧力が１０−７mbarよりも低い真空室内に配置する。厚さ２００nmのＡｇ電極をデバイス上部で蒸着させ、シャドーマスクを通してパターニングする。デバイスの特性化のため、約２．５〜５Vの電圧を底部および上部電極に適用する。図６に示すように、底部電極および上部電極の重複により、光放出領域が規定される。
【００４１】
トランジスタ：
圧縮性層スタックの上部にスパッタ堆積させた５０nmのＡｕからなるソースおよびドレイン電極を、図４の記載における方法と同じようにパターニングする。通常のチャネル長さおよび幅は、それぞれ５０μmおよび５００μmである。上部ゲート構造では、半導電性ポリマー、例えばＰ３ＨＴを、エンボス加工された構造の上部にスピンオンさせる。後に、絶縁層、例えばＰＭＭＡをゲート誘電体としてスピンコーティングする。図７に示すように、上部金属ゲート接触を、この構造の上部に蒸着し、シャドーマスクを通してパターニングする。
【００４２】
太陽電池：
ＯＬＥＤの製作についての記載と同一の底部ＩＴＯ電極パターンおよび方法（図６を参照されたい）を使用し、有機太陽電池またはフォトダイオードを製作する。この場合、このパターニングされた基材の上部に多層を製作する。第一に、ＰＥＤＯＴ／ＰＳＳを基材上にスピンコーティングし、約６０nmの層とする。この層を２００℃のホットプレート上で１５分間にわたって乾燥させる。ジクロロベンゼンに１：３の比率で溶解させたＰ３ＨＴおよびＣ６０派生物（ＰＣＢＭ）からなるポリマーブレンドを上部にスピンコーティングする。この層の層厚さは、５０〜２５０nmの範囲にある。このデバイスを乾燥窒素下で１２０度のホットプレート上で３０分間にわたって乾燥させる。ＯＬＥＤの製作について上述したのと同じように、この構造の上部にカソードを蒸着する。太陽電池の照射時には、二つの電極を接続する配線において電流を測定することができる。
【図面の簡単な説明】
【００４３】
【図１ａ】図１ａは、本発明を具体化する第一のパターニング方法の模式図を示す。
【図１ｂ】図１ｂは、本発明を具体化する第一のパターニング方法の模式図を示す。
【図２ａ】図２ａは、本発明を具体化する第二のパターニング方法の模式図を示す。
【図２ｂ】図２ｂは、本発明を具体化する第二のパターニング方法の模式図を示す。
【図３ａ】図３ａは、本発明を具体化する第三のパターニング方法の模式図を示す。
【図３ｂ】図３ｂは、本発明を具体化する第三のパターニング方法の模式図を示す。
【図４ａ】図４ａは、エンボス加工された試料の顕微鏡画像を示す。
【図４ｂ】図４ｂは、エンボス加工された試料の顕微鏡画像を示す。
【図５ａ】図５ａは、本発明を具体化する、なおもう一つのパターニング方法の模式図を示す。
【図５ｂ】図５ｂは、本発明を具体化する、なおもう一つのパターニング方法の模式図を示す。
【図６】図６は、本発明を具体化する方法によって作られたＯＬＥＤデバイスを示す。
【図７】図７は、本発明を具体化する方法によって作られたトランジスタを示す。
【特許請求の範囲】
【請求項１】
導電層または少なくとも一つの導電層を含む導電層スタックをパターニングするための方法であって：
コーティングされた基材を形成するための
圧縮性層または少なくとも一つの圧縮性層を含む圧縮性層スタックを基材上に形成する工程；及び
導電層またはスタックを圧縮性層またはスタック上に形成する工程；並びに
コーティングされた基材をエンボス加工工具に接触させ、エンボス加工領域において、圧縮性層またはスタックを圧縮し、導電層またはスタックを圧縮性層またはスタックに埋め込み、導電層またはスタックに所定のパターンを形成する工程
を含む方法。
【請求項２】
エンボス加工領域の導電層が、隣接する非エンボス加工領域の導電層から切離される、請求項１記載の方法。
【請求項３】
圧縮性層またはスタックが、コーティングされた基材の他の層よりも圧縮性である、請求項１または２記載の方法。
【請求項４】
圧縮性層またはスタックが、好ましくは１．０g.cm-3よりも小さい密度の低密度ポリマーを含む、請求項１〜３のいずれか１項記載の方法。
【請求項５】
圧縮性層またはスタックが、多孔性材料を含む、請求項１〜４のいずれか１項記載の方法。
【請求項６】
導電層またはスタックの形成の前に、平坦な層が圧縮性層またはスタック上に形成される、請求項１〜５のいずれか１項記載の方法。
【請求項７】
圧縮性層またはスタックの厚さが、２００nm〜５０μmである、請求項１〜６のいずれか１項記載の方法。
【請求項８】
圧縮性層またはスタックの厚さが、１μm〜２０μmである、請求項１〜７のいずれか１項記載の方法。
【請求項９】
エンボス加工された導電性層またはスタックの残留物または端部が、実質的に、圧縮性層またはスタックの隣接する壁部に接着または付着しない、請求項１〜８のいずれか１項記載の方法。
【請求項１０】
導電性層またはスタックが、金属を含む、請求項１〜９のいずれか１項記載の方法。
【請求項１１】
導電性層またはスタックが、有機導体を含む、請求項１〜１０のいずれか１項記載の方法。
【請求項１２】
導電性層またはスタックが、無機導体を含む、請求項１〜１１のいずれか１項記載の方法。
【請求項１３】
エンボス加工工具のパターニングされた部分の高さが、２５μmよりも小さく、好ましくは９μmよりも小さい、請求項１〜１２のいずれか１項記載の方法。
【請求項１４】
エンボス加工の工程が、工程毎の機械またはロールツーロール機械で実行される、請求項１〜１３のいずれか１項記載の方法。
【請求項１５】
エンボス加工工程が、昇温で行われる、請求項１〜１４のいずれか１項記載の方法。
【請求項１６】
エンボス加工後の処理、例えばエッチング、コーティングまたはプラズマ加工を実行する工程をさらに含む、請求項１〜１５のいずれか１項記載の方法。
【請求項１７】
例としてトランジスタを製作するため、導電層またはスタックのエンボス加工領域に導電性材料を堆積する工程をさらに含む、請求項１〜１６のいずれか１項記載の方法。
【請求項１８】
例として、有機光放出ダイオード（ＯＬＥＤ）を製作するため、導電層またはスタックのエンボス加工領域に有機層を堆積する工程をさらに含む、請求項１〜１７のいずれか１項記載の方法。
【請求項１９】
例として、太陽電池、フォトダイオードまたは他の光起電デバイスを製作するため、導電層またはスタックのエンボス加工領域に多層を堆積する工程をさらに含む、請求項１〜１８のいずれか１項記載の方法。
【請求項２０】
導電層または少なくとも一つの導電層を含む層スタックをパターニングするための方法であって；
− 圧縮性スペーサ層または少なくとも一つの圧縮性層を含むスペーサ層スタックで、基材をコーティングする工程と；
− スペーサ層またはスペーサ層スタックの上部に、導電層または少なくとも一つの導電層を含む層スタックをコーティングする工程と；
− コーティングされた基材とエンボス加工工具との接触をもたらし、エンボス加工領域において、スペーサ層またはスペーサ層スタックを圧縮し、導電層または少なくとも一つの導電層を含む層スタックをスペーサ層またはスペーサ層スタックに埋め込み、導電層に所望のパターンを形成する工程と
を含む方法。
【請求項２１】
請求項１〜２０のいずれか１項に規定する方法を使用して製作されるデバイス。
【請求項２２】
請求項１〜２０のいずれか１項に規定する方法を使用して製作される有機デバイス、トランジスタ、光放出デバイスまたは光起電デバイス。
【請求項２３】
導電層またはスタックが、圧縮性層またはスタック上に形成され、導電層の少なくとも一つの領域が、圧縮性層またはスタックの圧縮された領域に埋め込まれる、デバイス。
【請求項２４】
導電層またはスタックが、圧縮性層またはスタック上に形成され、導電層の少なくとも一つの領域が、圧縮性層またはスタックの圧縮された領域に埋め込まれる、有機デバイス、トランジスタ、光放出デバイスまたは光起電デバイス。
【請求項２５】
請求項１〜２０のいずれか１項に規定する方法で使用するためのエンボス加工工具。
【請求項２６】
実質的に、図面を参照しつつ本明細書に記載されるデバイスを製作するための方法。
【請求項２７】
実質的に、図面を参照しつつ本明細書に記載されるデバイス、例えば有機デバイス、トランジスタ、光放出デバイスまたは光起電デバイス。
【請求項２８】
実質的に、図面を参照しつつ本明細書に記載されるエンボス加工工具。
【請求項１】
導電層または少なくとも一つの導電層を含む導電層スタックをパターニングするための方法であって：
コーティングされた基材を形成するための
圧縮性層または少なくとも一つの圧縮性層を含む圧縮性層スタックを基材上に形成する工程；及び
導電層またはスタックを圧縮性層またはスタック上に形成する工程；並びに
コーティングされた基材をエンボス加工工具に接触させ、エンボス加工領域において、圧縮性層またはスタックを圧縮し、導電層またはスタックを圧縮性層またはスタックに埋め込み、導電層またはスタックに所定のパターンを形成する工程
を含む方法。
【請求項２】
エンボス加工領域の導電層が、隣接する非エンボス加工領域の導電層から切離される、請求項１記載の方法。
【請求項３】
圧縮性層またはスタックが、コーティングされた基材の他の層よりも圧縮性である、請求項１または２記載の方法。
【請求項４】
圧縮性層またはスタックが、好ましくは１．０g.cm-3よりも小さい密度の低密度ポリマーを含む、請求項１〜３のいずれか１項記載の方法。
【請求項５】
圧縮性層またはスタックが、多孔性材料を含む、請求項１〜４のいずれか１項記載の方法。
【請求項６】
導電層またはスタックの形成の前に、平坦な層が圧縮性層またはスタック上に形成される、請求項１〜５のいずれか１項記載の方法。
【請求項７】
圧縮性層またはスタックの厚さが、２００nm〜５０μmである、請求項１〜６のいずれか１項記載の方法。
【請求項８】
圧縮性層またはスタックの厚さが、１μm〜２０μmである、請求項１〜７のいずれか１項記載の方法。
【請求項９】
エンボス加工された導電性層またはスタックの残留物または端部が、実質的に、圧縮性層またはスタックの隣接する壁部に接着または付着しない、請求項１〜８のいずれか１項記載の方法。
【請求項１０】
導電性層またはスタックが、金属を含む、請求項１〜９のいずれか１項記載の方法。
【請求項１１】
導電性層またはスタックが、有機導体を含む、請求項１〜１０のいずれか１項記載の方法。
【請求項１２】
導電性層またはスタックが、無機導体を含む、請求項１〜１１のいずれか１項記載の方法。
【請求項１３】
エンボス加工工具のパターニングされた部分の高さが、２５μmよりも小さく、好ましくは９μmよりも小さい、請求項１〜１２のいずれか１項記載の方法。
【請求項１４】
エンボス加工の工程が、工程毎の機械またはロールツーロール機械で実行される、請求項１〜１３のいずれか１項記載の方法。
【請求項１５】
エンボス加工工程が、昇温で行われる、請求項１〜１４のいずれか１項記載の方法。
【請求項１６】
エンボス加工後の処理、例えばエッチング、コーティングまたはプラズマ加工を実行する工程をさらに含む、請求項１〜１５のいずれか１項記載の方法。
【請求項１７】
例としてトランジスタを製作するため、導電層またはスタックのエンボス加工領域に導電性材料を堆積する工程をさらに含む、請求項１〜１６のいずれか１項記載の方法。
【請求項１８】
例として、有機光放出ダイオード（ＯＬＥＤ）を製作するため、導電層またはスタックのエンボス加工領域に有機層を堆積する工程をさらに含む、請求項１〜１７のいずれか１項記載の方法。
【請求項１９】
例として、太陽電池、フォトダイオードまたは他の光起電デバイスを製作するため、導電層またはスタックのエンボス加工領域に多層を堆積する工程をさらに含む、請求項１〜１８のいずれか１項記載の方法。
【請求項２０】
導電層または少なくとも一つの導電層を含む層スタックをパターニングするための方法であって；
− 圧縮性スペーサ層または少なくとも一つの圧縮性層を含むスペーサ層スタックで、基材をコーティングする工程と；
− スペーサ層またはスペーサ層スタックの上部に、導電層または少なくとも一つの導電層を含む層スタックをコーティングする工程と；
− コーティングされた基材とエンボス加工工具との接触をもたらし、エンボス加工領域において、スペーサ層またはスペーサ層スタックを圧縮し、導電層または少なくとも一つの導電層を含む層スタックをスペーサ層またはスペーサ層スタックに埋め込み、導電層に所望のパターンを形成する工程と
を含む方法。
【請求項２１】
請求項１〜２０のいずれか１項に規定する方法を使用して製作されるデバイス。
【請求項２２】
請求項１〜２０のいずれか１項に規定する方法を使用して製作される有機デバイス、トランジスタ、光放出デバイスまたは光起電デバイス。
【請求項２３】
導電層またはスタックが、圧縮性層またはスタック上に形成され、導電層の少なくとも一つの領域が、圧縮性層またはスタックの圧縮された領域に埋め込まれる、デバイス。
【請求項２４】
導電層またはスタックが、圧縮性層またはスタック上に形成され、導電層の少なくとも一つの領域が、圧縮性層またはスタックの圧縮された領域に埋め込まれる、有機デバイス、トランジスタ、光放出デバイスまたは光起電デバイス。
【請求項２５】
請求項１〜２０のいずれか１項に規定する方法で使用するためのエンボス加工工具。
【請求項２６】
実質的に、図面を参照しつつ本明細書に記載されるデバイスを製作するための方法。
【請求項２７】
実質的に、図面を参照しつつ本明細書に記載されるデバイス、例えば有機デバイス、トランジスタ、光放出デバイスまたは光起電デバイス。
【請求項２８】
実質的に、図面を参照しつつ本明細書に記載されるエンボス加工工具。
【図１ａ】
【図１ｂ】
【図２ａ】
【図２ｂ】
【図３ａ】
【図３ｂ】
【図４ａ】
【図４ｂ】
【図５ａ】
【図５ｂ】
【図６】
【図７】
【図１ｂ】
【図２ａ】
【図２ｂ】
【図３ａ】
【図３ｂ】
【図４ａ】
【図４ｂ】
【図５ａ】
【図５ｂ】
【図６】
【図７】
【公表番号】特表２００９−５１６３８２（Ｐ２００９−５１６３８２Ａ）
【公表日】平成２１年４月１６日（２００９．４．１６）
【国際特許分類】
【出願番号】特願２００８−５４０７２２（Ｐ２００８−５４０７２２）
【出願日】平成１８年１１月１４日（２００６．１１．１４）
【国際出願番号】ＰＣＴ／ＩＢ２００６／００３９９５
【国際公開番号】ＷＯ２００７／０７４４０４
【国際公開日】平成１９年７月５日（２００７．７．５）
【出願人】（５０８１２０５４７）チバ ホールディング インコーポレーテッド (81)
【氏名又は名称原語表記】ＣＩＢＡ ＨＯＬＤＩＮＧ ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２１年４月１６日（２００９．４．１６）
【国際特許分類】
【出願日】平成１８年１１月１４日（２００６．１１．１４）
【国際出願番号】ＰＣＴ／ＩＢ２００６／００３９９５
【国際公開番号】ＷＯ２００７／０７４４０４
【国際公開日】平成１９年７月５日（２００７．７．５）
【出願人】（５０８１２０５４７）チバ ホールディング インコーポレーテッド (81)
【氏名又は名称原語表記】ＣＩＢＡ ＨＯＬＤＩＮＧ ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]