液晶表示装置
【課題】フレーム周波数の変化に対応させて、開口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示装置を提供する。
【解決手段】酸化物半導体材料を用いた画素トランジスタ及び２つの容量素子を各画素に有する液晶表示装置において、一方の容量素子は、透光性を有する材料で構成し、画素の開口率を向上させる。更に透光性を有する容量素子の特性を利用して、画像の表示状態に依存して変化するフレーム周波数に対応させて容量線の電圧値を調整することで、画素内の保持容量の大きさを変化させる。
【解決手段】酸化物半導体材料を用いた画素トランジスタ及び２つの容量素子を各画素に有する液晶表示装置において、一方の容量素子は、透光性を有する材料で構成し、画素の開口率を向上させる。更に透光性を有する容量素子の特性を利用して、画像の表示状態に依存して変化するフレーム周波数に対応させて容量線の電圧値を調整することで、画素内の保持容量の大きさを変化させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。薄膜トランジスタの半導体層材料として、アモルファス（非晶質）シリコンやポリ（多結晶）シリコンを用いたものが多く使われている一方、透光性を有する金属酸化物も注目集めている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物などを、薄膜トランジスタのチャネル層に適用することで、開口率を向上させる技術が検討されている。また、特許文献１では、寄生容量を低減させ、薄膜の剥がれに起因する不良を防止する薄膜トランジスタを作製する技術を開示している。
【０００３】
非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示の際のフレーム周波数を異ならせる構成について開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−０９８３０５号公報
【０００５】
【非特許文献１】Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
静止画表示時にフレーム周波数を低くした場合（１／６００Ｈｚ〜１Ｈｚ）、画像信号等の電気信号の保持時間をより長くし、より良好な静止画表示を維持するためには、画素内における保持容量が大きい方が有利である。しかし画素内において保持容量を大きくしようと設計すると、画素の開口率が低減する問題や、画素トランジスタのチャネル幅を大きくしなければならないといった問題がある。また、フリッカーノイズ（ちらつき）を防ぎ、より滑らかな動画表示を実現するため、動画表示時にはフレーム周波数を高くする（６０Ｈｚ〜１８０Ｈｚ）。カラーシーケンシャル表示を行う場合には、更にフレーム周波数を高くする（１８０Ｈｚ〜４８０Ｈｚ）。この際、画像信号等の電気信号は素早く切り替えられるため、画素内において保持容量を大きくする必要はない。つまり静止画表示時及び動画表示時のどちらの場合に対しても、適切な保持容量を狭い面積の画素内に同時に確保することは非常に困難である。
【０００７】
上述の問題に鑑み、開示する発明の一態様では、フレーム周波数の変化に対応させて、開口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示装置を提供することを課題の一とする。また消費電力を低減させ、より高精細な画像表示を可能とした液晶表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第１の容量素子と、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子とを有し、第２の容量素子は、一方の電極が画素電極と同じ層で形成され、他方の電極が画素トランジスタの半導体層と同じ半導体材料で形成され、一方の電極と他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、容量線の電位を調整することによって、ゲートパルスの時間間隔に応じて第２の容量素子の容量値を変化させることを特徴とする液晶表示装置である。
【０００９】
また、本発明の一態様は、ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、一方の電極が第２の電極と電気的に接続され、他方の電極が遮蔽用配線に電気的に接続される第１の容量素子と、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子と、ゲート電極が遮蔽用配線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が、第１の容量素子の一方の電極と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が容量線に電気的に接続されるトランジスタとを有し、第２の容量素子は、一方の電極が画素電極と同じ層で形成され、他方の電極が画素トランジスタの半導体層と同じ半導体材料で形成され、一方の電極と他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、容量線の電位を調整し、少なくとも画像表示時にトランジスタがオフとなるような電位を遮蔽用配線に供給することによって、ゲートパルスの時間間隔に応じて第２の容量素子の容量値を変化させることを特徴とする液晶表示装置である。
【００１０】
また本発明の一態様において、画素電極と半導体層は、透光性を有することを特徴とする液晶表示装置である。
【００１１】
また本発明の一態様において、半導体層は、酸化物半導体で構成されていてもよい。
【００１２】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。
【００１３】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００１４】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００１５】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００１６】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【発明の効果】
【００１７】
本発明の一態様により、フレーム周波数の変化に対応させて、開口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示装置を得ることができる。また消費電力を低減させ、より高精細な画像表示を可能とした液晶表示装置を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】液晶表示装置の画素構成を示す回路図。
【図２】液晶表示装置の画素構成を示す上面図。
【図３】液晶表示装置の画素構成を示す断面図。
【図４】容量−電圧特性及び電圧の関係図。
【図５】容量−電圧特性。
【図６】液晶表示装置の画素構成を示す回路図。
【図７】液晶表示装置の画素構成を示す上面図。
【図８】液晶表示装置の画素構成を示す断面図。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２１】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２２】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る液晶表示装置における画素の構成および保持容量を切り替える方法について、説明する。なお本実施の形態で説明する液晶表示装置は、画像の表示状態に合わせて容量値を変化させることができる画素を有するものである。
【００２３】
図１は、液晶表示装置が有する画素の回路の一例を示す図である。
【００２４】
画素１１０は、画素トランジスタ３００、第１の容量素子１０、第２の容量素子２０を有する。画素トランジスタ３００のゲート電極は、走査線ＧＬと電気的に接続され、画素トランジスタ３００のソース電極又はドレイン電極の一方となる第１電極は、信号線ＳＬと電気的に接続されている。そして、第１の容量素子１０の一方の電極と第２の容量素子２０の一方の電極とは、電気的に接続され、画素トランジスタ３００のソース電極又はドレイン電極の他方となる第２電極と、第１の容量素子１０の他方の電極と、第２の容量素子２０の他方の電極とは、電気的に接続されている。なお第１の容量素子１０の一方の電極、及び第２の容量素子２０の一方の電極は、容量線Ｃｓと電気的に接続されている。
【００２５】
次いで、図１に示した画素の具体的な構成の一例を、図２及び図３を用いて説明する。図２に、画素の上面図を示す。また、図３に、図２の鎖線Ａ１―Ａ２における画素の断面図を示す。
【００２６】
断面Ａ１−Ａ２において、基板５００上に下地層５０１が形成され、下地層５０１上にゲート電極５０２、配線５０３、配線５０４、が形成されている。また、ゲート電極５０２、配線５０３、配線５０４を覆うように、ゲート絶縁層５０７が形成されている。更に、半導体層５０８が、ゲート電極５０２と重なるようにゲート絶縁層５０７上に形成され、半導体層５０９が、ゲート絶縁層５０７上に形成されている。また、ゲート電極５０２の端部と重なるように、半導体層５０８上にソース電極５１０ａ及びドレイン電極５１０ｂが形成され、配線５０４の一部に接し、ゲート絶縁層５０７、半導体層５０９上に、配線５１１が形成されている。なお、配線５１１は、ゲート絶縁層５０７に形成されたコンタクトホール５１６を介して配線５０４に電気的に接続されている。また、半導体層５０８の一部に接し、ソース電極５１０ａ、ドレイン電極５１０ｂ、配線５１１上に絶縁層５１２、絶縁層５１３が順に形成され、絶縁層５１３上には画素電極５１４が形成されている。なお、画素電極５１４は、絶縁層５１２、絶縁層５１３に形成されたコンタクトホール５１５を介してドレイン電極５１０ｂに電気的に接続されている。
【００２７】
配線５０４とドレイン電極５１０ｂが、ゲート絶縁層５０７を間に挟んで重なっている部分が第１の容量素子１０として機能する。ゲート絶縁層５０７は誘電体層として機能する。また、半導体層５０９と画素電極５１４が、絶縁層５１２と絶縁層５１３を間に挟んで重なっている部分が第２の容量素子２０として機能する。絶縁層５１２と絶縁層５１３は誘電体層として機能する。
【００２８】
誘電体層を多層構造とすることで、絶縁層に形成されるピンホール等による層間ショートを防止させることができる。すなわち一つの誘電体層にピンホールが生じても、ピンホールは他の誘電体層で被覆されるため、第２の容量素子２０の機能を向上させることができる。
【００２９】
半導体層５０８及び半導体層５０９は、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いて形成することができる。しかしながら、低いフレーム周波数で画素を駆動する場合には、前述のシリコン系半導体材料よりもエネルギーギャップの広い半導体材料を用いることが好ましい。エネルギーギャップの広い半導体材料として、好適には酸化物半導体を用いることができる。例えば、酸化亜鉛系の酸化物半導体はエネルギーギャップが約３ｅＶあり、可視光域において透過性に優れる。このような酸化物半導体はｎ型の導電性を示すものが多いが、水素等のドナーとなる不純物を低減させ、また酸素欠損に起因する欠陥を低減することでより真性半導体に近づけることができる。このような高純度化された酸化物半導体は、エネルギーギャップが広いことと相まって、トランジスタのオフ電流を十分に低減することができる。
【００３０】
半導体層５０８に酸化物半導体を用いて画素トランジスタ３００を構成することで、オフ電流を低減することができ、画素に設けた保持容量から電荷が消失してしまう割合を低減することができる。すなわち、フレーム周波数を低くした場合でも、次の書き込み期間まで保持容量に電荷を保持し続けることが可能となる。
【００３１】
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００３２】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００３３】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００３４】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００３５】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００３６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００３７】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【００３８】
また、画素トランジスタ３００の半導体層５０８は、ゲート電極５０２に重なる構成を用いることが望ましい。このような構成を採用することで、基板５００側から入射した光により半導体層５０８中の酸化物半導体が劣化するのを防ぐことができる。これにより、画素トランジスタ３００の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【００３９】
画素電極５１４には、透光性を有する導電材料を用いることが好ましい。透光性を有する導電材料としては、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）（登録商標）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの材料を用いることができる。なお本明細書において、透光性を有する導電材料とは可視光の透過率が７５〜１００％である材料を指すものとする。
【００４０】
半導体層５０９に酸化物半導体を用いて、画素電極５１４に、透光性を有する導電材料を用いることで、透光性を有する第２の容量素子２０を形成することが可能になる。このため、画素１１０の開口率を向上させることができる。第２の容量素子２０の面積を、画素ピッチの７割以上、または８割以上とすることで、より開口率を向上させた液晶表示装置を実現することができる。
【００４１】
次いで、図１乃至図３に示した画素が、保持容量の値を変化させる具体的な方法について説明する。
【００４２】
図４（Ａ）に、ＭＯＳキャパシタの容量（Ｃ）−電圧（Ｖｇ）特性を示す。横軸はゲート電圧Ｖｇ、縦軸は容量Ｃである。半導体層５０９と画素電極５１４が、絶縁層５１２と絶縁層５１３を間に挟んで重なって形成されている第２の容量素子２０は、ＭＯＳキャパシタを構成している。ＭＯＳキャパシタは、図４（Ａ）に示すように、電圧値がある一定のしきい値電圧Ｖｔｈより低い場合は、容量素子として機能せず、電圧値がある一定のしきい値電圧Ｖｔｈ以上の場合にのみ、容量素子として機能するという特性を持つ。
【００４３】
図４（Ｂ）に、動画表示期間と静止画表示期間において、容量線Ｃｓの電圧値を変化させた場合、容量線Ｃｓが取り得る電圧値の範囲の模式図を示す。ビデオデータ電圧Ｖｖｉは、図４（Ｂ）に示すように、最大値Ｖｍａｘから、最小値Ｖｍｉｎまでのある一定の範囲内の値を取る。従って、容量線Ｃｓの電圧値を、動画表示期間には、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整し、静止画表示期間には、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整する。
【００４４】
図５において、第２の容量素子２０のゲート電極の電圧Ｖｇが、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘから、最小値Ｖｍｉｎまでの値を取る場合の範囲をａ、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る場合の範囲をｂ、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取る場合の範囲をｃとする。
【００４５】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整した場合、第２の容量素子２０のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る。図５（Ａ）より、第２の容量素子２０のゲート電極の電圧値Ｖｇが、範囲ｂ内のいずれかの値を取る時、第２の容量素子２０の容量値は、値を取らないことがわかる。
【００４６】
つまり動画表示期間には、第１の容量素子１０の一方の電極、及び第２の容量素子２０の一方の電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取るため、ＭＯＳキャパシタである第２の容量素子２０は機能しないことになる。従って、画素１１０においては、第１の容量素子１０のみが機能する。
【００４７】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整した場合、第２の容量素子２０のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取る。図５（Ｂ）より、第２の容量素子２０のゲート電極の電圧値Ｖｇが、範囲ｃのいずれかの値を取る時、第２の容量素子２０の容量値は、ある一定の値Ｃａを取ることがわかる。
【００４８】
つまり静止画表示期間には、第１の容量素子１０の一方の電極、及び第１の容量素子１０の一方の電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取るため、ＭＯＳキャパシタである第２の容量素子２０は機能する。従って、画素１１０においては、第１の容量素子１０及び第２の容量素子２０が機能する。
【００４９】
このように、上記構成によれば、容量線Ｃｓの電圧値を調整することによって、動画表示期間と、静止画表示期間の両期間で容量値の切り替えが可能になる。すなわち画像の表示状態に依存して、極端に変化するフレーム周波数の値に対応させて、その都度、画素内の容量値を、各画素に最も適するように変化させることができる。特にカラーシーケンシャル表示時のような極めて高いフレーム周波数で画素を駆動する場合では、より一層画素内の容量値を低減させることができるため、液晶表示装置の小型化、高集積化が実現される。つまり、画素に対して、効率良く所望の容量値を設定できるため、液晶表示装置全体の消費電力を低減させることが可能になる。
【００５０】
また、上記構成によれば、第１の容量素子１０の一方の電極、及び第２の容量素子２０の一方の電極と電気的に接続される容量線Ｃｓの電圧値を調整することによって、画素全体の容量値を独立して制御できるため無駄に配線を引き回す必要はない。このため、隣接配線間の重なりに生じる寄生容量を低減させることができ、より高精細な液晶表示装置を得ることができる。また、画素トランジスタ３００のチャネル幅に依存せず、適切な保持容量を画素内に確保できるため、液晶表示装置の高集積化が容易になる。
【００５１】
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る液晶表示装置における別の画素の構成および保持容量を切り替える方法について、説明する。なお本実施の形態で説明する液晶表示装置は、画像の表示状態に合わせて容量値を変化させることができる画素を有するものである。
【００５２】
図６は、液晶表示装置が有する画素の回路の一例を示す図である。
【００５３】
画素１１１は、画素トランジスタ３０１、トランジスタ４００、第１の容量素子１１、第２の容量素子２１を有する。画素トランジスタ３０１のゲート電極は、走査線ＧＬと電気的に接続され、画素トランジスタ３０１のソース電極又はドレイン電極の一方となる第１電極は、信号線ＳＬと電気的に接続されている。そして、第１の容量素子１１の一方の電極とトランジスタ４００のゲート電極とは、電気的に接続され、トランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と、第２の容量素子２１の一方の電極とは、電気的に接続され、画素トランジスタ３０１のソース電極又はドレイン電極の他方となる第２電極と、第１の容量素子１１の他方の電極と、トランジスタ４００のソース電極又はドレイン電極の他方となる第２電極と、第２の容量素子２１の他方の電極とは、電気的に接続されている。
【００５４】
なおトランジスタ４００のゲート電極及び第１の容量素子１１の一方の電極は、遮蔽用配線Ｄｉと電気的に接続され、トランジスタ４００のソース電極又はドレイン電極の一方となる第１電極及び第２の容量素子２１の一方の電極は、容量線Ｃｓと電気的に接続されている。更に、遮蔽用配線Ｄｉには、少なくとも画像表示時にトランジスタ４００がオフとなるような電位が供給されている。
【００５５】
次いで、図６に示した画素の具体的な構成の一例を、図７乃至図８を用いて説明する。図７に、画素の上面図を示す。また、図８に、図７の鎖線Ａ１―Ａ２における画素の断面図を示す。
【００５６】
断面Ａ１−Ａ２において、基板２００上に下地層２０１が形成され、下地層２０１上にゲート電極２０２、配線２０３、配線２０４、配線２０５が形成されている。また、ゲート電極２０２、配線２０３、配線２０４、配線２０５上に、ゲート絶縁層２０６と半導体層２０７が形成されている。また、半導体層２０７上にソース電極２０８ａ及びドレイン電極２０８ｂが形成されている。また、半導体層２０７の一部に接し、ソース電極２０８ａ及びドレイン電極２０８ｂ上に絶縁層２０９が形成されている。絶縁層２０９上には画素電極２１０が形成されている。なお、画素電極２１０は、絶縁層２０９に形成されたコンタクトホール２１１を介してドレイン電極２０８ｂに電気的に接続されている。
【００５７】
配線２０４とドレイン電極２０８ｂが、ゲート絶縁層２０６と半導体層２０７を間に挟んで重なっている部分が第１の容量素子１１として機能する。ゲート絶縁層２０６と半導体層２０７は誘電体層として機能する。また、半導体層２０７と画素電極２１０が、絶縁層２０９を間に挟んで重なっている部分が第２の容量素子２１として機能する。絶縁層２０９は誘電体層として機能する。
【００５８】
誘電体層を多層構造とすることで、絶縁層に形成されるピンホール等による層間ショートを防止させることができる。すなわち一つの誘電体層にピンホールが生じても、ピンホールは他の誘電体層で被覆されるため、第１の容量素子１１の機能を向上させることができる。
【００５９】
半導体層２０７に酸化物半導体を用いて画素トランジスタ３０１を構成することで、オフ電流を低減することができ、画素に設けた保持容量から電荷が消失してしまう割合を低減することができる。すなわち、フレーム周波数を低くした場合でも、次の書き込み期間まで保持容量に電荷を保持し続けることが可能となる。
【００６０】
画素電極２１０には、透光性を有する導電材料を用いることが好ましい。透光性を有する導電材料としては、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）（登録商標）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの材料を用いることができる。なお本明細書において、透光性を有する導電材料とは可視光の透過率が７５〜１００％である材料を指すものとする。
【００６１】
半導体層２０７に酸化物半導体を用いて、画素電極２１０に、透光性を有する導電材料を用いることで、透光性を有する第２の容量素子２１を形成することが可能になる。このため、画素１１１の開口率を向上させることができる。第２の容量素子２１の面積を、画素ピッチの７割以上、または８割以上とすることで、より開口率を向上させた液晶表示装置を実現することができる。なお、画素ピッチとは、隣り合う信号線から信号線までの距離を一辺とし、隣り合う走査線から走査線までの距離をもう一辺として、これらの両辺に囲まれた部分の面積を示すものとする。
【００６２】
次いで、図６乃至図８に示した画素が、保持容量の値を変化させる具体的な方法について説明する。
【００６３】
半導体層２０７と画素電極２１０が、絶縁層２０９を間に挟んで重なって形成されている第２の容量素子２１は、ＭＯＳキャパシタを構成している。ＭＯＳキャパシタは、図４（Ａ）に示すように、電圧値がある一定のしきい値電圧Ｖｔｈより低い場合は、容量素子として機能せず、電圧値がある一定のしきい値電圧Ｖｔｈ以上の場合にのみ、容量素子として機能するという特性を持つ。
【００６４】
図４（Ｂ）に、動画表示期間と静止画表示期間において、容量線Ｃｓの電圧値を変化させた場合、容量線Ｃｓが取り得る電圧値の範囲の模式図を示す。ビデオデータ電圧Ｖｖｉは、図４（Ｂ）に示すように、最大値Ｖｍａｘから、最小値Ｖｍｉｎまでのある一定の範囲内の値を取る。従って、容量線Ｃｓの電圧値を、動画表示期間には、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整し、静止画表示期間には、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整する。
【００６５】
なお、画素１１１において、遮蔽用配線Ｄｉを設置しているのは、図８における領域Ｂが導通するのを防ぐためである。従って、トランジスタ４００のゲート電極と電気的に接続される遮蔽用配線Ｄｉには、少なくとも画像表示時には、トランジスタ４００がオフとなるような電位を供給する必要がある。
【００６６】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整した場合、第２の容量素子２１のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る。図５（Ａ）より、第２の容量素子２１のゲート電極の電圧値Ｖｇが、範囲ｂ内のいずれかの値を取る時、第２の容量素子２１の容量値は、値を取らないことがわかる。
【００６７】
つまり動画表示期間には、第２の容量素子２１の一方の電極、及びトランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取るため、ＭＯＳキャパシタである第２の容量素子２１は機能しないことになる。従って、画素１１１においては、第１の容量素子１１のみが機能する。
【００６８】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整した場合、第２の容量素子２１のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取る。図５（Ｂ）より、第２の容量素子２１のゲート電極の電圧値Ｖｇが、範囲ｃのいずれかの値を取る時、第２の容量素子２１の容量値は、ある一定の値Ｃａを取ることがわかる。
【００６９】
つまり静止画表示期間には、第２の容量素子２１の一方の電極、及びトランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取るため、ＭＯＳキャパシタである第２の容量素子２１は機能する。従って、画素１１１においては、第１の容量素子１１及び第２の容量素子２１が機能する。
【００７０】
このように、上記構成によれば、容量線Ｃｓの電圧値を調整することによって、動画表示期間と、静止画表示期間の両期間で容量値の切り替えが可能になる。すなわち画像の表示状態に依存して、極端に変化するフレーム周波数の値に対応させて、その都度、画素内の容量値を、各画素に最も適するように変化させることができる。特にカラーシーケンシャル表示時のような極めて高いフレーム周波数で画素を駆動する場合では、より一層画素内の容量値を低減させることができるため、液晶表示装置の小型化、高集積化が実現される。つまり、画素に対して、効率良く所望の容量値を設定できるため、液晶表示装置全体の消費電力を低減させることが可能になる。
【００７１】
また、上記構成によれば、第２の容量素子２１の一方の電極、及びトランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電圧値を調整することによって、画素全体の容量値を独立して制御できるため無駄に配線を引き回す必要はない。このため、隣接配線間の重なりに生じる寄生容量を低減させることができ、より高精細な液晶表示装置を得ることができる。また、画素トランジスタ３０１のチャネル幅に依存せず、適切な保持容量を画素内に確保できるため、液晶表示装置の高集積化が容易になる。
【符号の説明】
【００７２】
１０ 容量素子
１１ 容量素子
２０ 容量素子
２１ 容量素子
１１０ 画素
１１１ 画素
２００ 基板
２０１ 下地層
２０２ ゲート電極
２０３ 配線
２０４ 配線
２０５ 配線
２０６ ゲート絶縁層
２０７ 半導体層
２０９ 絶縁層
２１０ 画素電極
２１１ コンタクトホール
３００ 画素トランジスタ
３０１ 画素トランジスタ
４００ トランジスタ
５００ 基板
５０１ 下地層
５０２ ゲート電極
５０３ 配線
５０４ 配線
５０７ ゲート絶縁層
５０８ 半導体層
５０９ 半導体層
５１１ 配線
５１２ 絶縁層
５１３ 絶縁層
５１４ 画素電極
５１５ コンタクトホール
５１６ コンタクトホール
２０８ａ ソース電極
２０８ｂ ドレイン電極
５１０ａ ソース電極
５１０ｂ ドレイン電極
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。薄膜トランジスタの半導体層材料として、アモルファス（非晶質）シリコンやポリ（多結晶）シリコンを用いたものが多く使われている一方、透光性を有する金属酸化物も注目集めている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物などを、薄膜トランジスタのチャネル層に適用することで、開口率を向上させる技術が検討されている。また、特許文献１では、寄生容量を低減させ、薄膜の剥がれに起因する不良を防止する薄膜トランジスタを作製する技術を開示している。
【０００３】
非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示の際のフレーム周波数を異ならせる構成について開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−０９８３０５号公報
【０００５】
【非特許文献１】Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
静止画表示時にフレーム周波数を低くした場合（１／６００Ｈｚ〜１Ｈｚ）、画像信号等の電気信号の保持時間をより長くし、より良好な静止画表示を維持するためには、画素内における保持容量が大きい方が有利である。しかし画素内において保持容量を大きくしようと設計すると、画素の開口率が低減する問題や、画素トランジスタのチャネル幅を大きくしなければならないといった問題がある。また、フリッカーノイズ（ちらつき）を防ぎ、より滑らかな動画表示を実現するため、動画表示時にはフレーム周波数を高くする（６０Ｈｚ〜１８０Ｈｚ）。カラーシーケンシャル表示を行う場合には、更にフレーム周波数を高くする（１８０Ｈｚ〜４８０Ｈｚ）。この際、画像信号等の電気信号は素早く切り替えられるため、画素内において保持容量を大きくする必要はない。つまり静止画表示時及び動画表示時のどちらの場合に対しても、適切な保持容量を狭い面積の画素内に同時に確保することは非常に困難である。
【０００７】
上述の問題に鑑み、開示する発明の一態様では、フレーム周波数の変化に対応させて、開口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示装置を提供することを課題の一とする。また消費電力を低減させ、より高精細な画像表示を可能とした液晶表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第１の容量素子と、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子とを有し、第２の容量素子は、一方の電極が画素電極と同じ層で形成され、他方の電極が画素トランジスタの半導体層と同じ半導体材料で形成され、一方の電極と他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、容量線の電位を調整することによって、ゲートパルスの時間間隔に応じて第２の容量素子の容量値を変化させることを特徴とする液晶表示装置である。
【０００９】
また、本発明の一態様は、ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、一方の電極が第２の電極と電気的に接続され、他方の電極が遮蔽用配線に電気的に接続される第１の容量素子と、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子と、ゲート電極が遮蔽用配線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が、第１の容量素子の一方の電極と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が容量線に電気的に接続されるトランジスタとを有し、第２の容量素子は、一方の電極が画素電極と同じ層で形成され、他方の電極が画素トランジスタの半導体層と同じ半導体材料で形成され、一方の電極と他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、容量線の電位を調整し、少なくとも画像表示時にトランジスタがオフとなるような電位を遮蔽用配線に供給することによって、ゲートパルスの時間間隔に応じて第２の容量素子の容量値を変化させることを特徴とする液晶表示装置である。
【００１０】
また本発明の一態様において、画素電極と半導体層は、透光性を有することを特徴とする液晶表示装置である。
【００１１】
また本発明の一態様において、半導体層は、酸化物半導体で構成されていてもよい。
【００１２】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。
【００１３】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００１４】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００１５】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００１６】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【発明の効果】
【００１７】
本発明の一態様により、フレーム周波数の変化に対応させて、開口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示装置を得ることができる。また消費電力を低減させ、より高精細な画像表示を可能とした液晶表示装置を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】液晶表示装置の画素構成を示す回路図。
【図２】液晶表示装置の画素構成を示す上面図。
【図３】液晶表示装置の画素構成を示す断面図。
【図４】容量−電圧特性及び電圧の関係図。
【図５】容量−電圧特性。
【図６】液晶表示装置の画素構成を示す回路図。
【図７】液晶表示装置の画素構成を示す上面図。
【図８】液晶表示装置の画素構成を示す断面図。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２１】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２２】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る液晶表示装置における画素の構成および保持容量を切り替える方法について、説明する。なお本実施の形態で説明する液晶表示装置は、画像の表示状態に合わせて容量値を変化させることができる画素を有するものである。
【００２３】
図１は、液晶表示装置が有する画素の回路の一例を示す図である。
【００２４】
画素１１０は、画素トランジスタ３００、第１の容量素子１０、第２の容量素子２０を有する。画素トランジスタ３００のゲート電極は、走査線ＧＬと電気的に接続され、画素トランジスタ３００のソース電極又はドレイン電極の一方となる第１電極は、信号線ＳＬと電気的に接続されている。そして、第１の容量素子１０の一方の電極と第２の容量素子２０の一方の電極とは、電気的に接続され、画素トランジスタ３００のソース電極又はドレイン電極の他方となる第２電極と、第１の容量素子１０の他方の電極と、第２の容量素子２０の他方の電極とは、電気的に接続されている。なお第１の容量素子１０の一方の電極、及び第２の容量素子２０の一方の電極は、容量線Ｃｓと電気的に接続されている。
【００２５】
次いで、図１に示した画素の具体的な構成の一例を、図２及び図３を用いて説明する。図２に、画素の上面図を示す。また、図３に、図２の鎖線Ａ１―Ａ２における画素の断面図を示す。
【００２６】
断面Ａ１−Ａ２において、基板５００上に下地層５０１が形成され、下地層５０１上にゲート電極５０２、配線５０３、配線５０４、が形成されている。また、ゲート電極５０２、配線５０３、配線５０４を覆うように、ゲート絶縁層５０７が形成されている。更に、半導体層５０８が、ゲート電極５０２と重なるようにゲート絶縁層５０７上に形成され、半導体層５０９が、ゲート絶縁層５０７上に形成されている。また、ゲート電極５０２の端部と重なるように、半導体層５０８上にソース電極５１０ａ及びドレイン電極５１０ｂが形成され、配線５０４の一部に接し、ゲート絶縁層５０７、半導体層５０９上に、配線５１１が形成されている。なお、配線５１１は、ゲート絶縁層５０７に形成されたコンタクトホール５１６を介して配線５０４に電気的に接続されている。また、半導体層５０８の一部に接し、ソース電極５１０ａ、ドレイン電極５１０ｂ、配線５１１上に絶縁層５１２、絶縁層５１３が順に形成され、絶縁層５１３上には画素電極５１４が形成されている。なお、画素電極５１４は、絶縁層５１２、絶縁層５１３に形成されたコンタクトホール５１５を介してドレイン電極５１０ｂに電気的に接続されている。
【００２７】
配線５０４とドレイン電極５１０ｂが、ゲート絶縁層５０７を間に挟んで重なっている部分が第１の容量素子１０として機能する。ゲート絶縁層５０７は誘電体層として機能する。また、半導体層５０９と画素電極５１４が、絶縁層５１２と絶縁層５１３を間に挟んで重なっている部分が第２の容量素子２０として機能する。絶縁層５１２と絶縁層５１３は誘電体層として機能する。
【００２８】
誘電体層を多層構造とすることで、絶縁層に形成されるピンホール等による層間ショートを防止させることができる。すなわち一つの誘電体層にピンホールが生じても、ピンホールは他の誘電体層で被覆されるため、第２の容量素子２０の機能を向上させることができる。
【００２９】
半導体層５０８及び半導体層５０９は、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いて形成することができる。しかしながら、低いフレーム周波数で画素を駆動する場合には、前述のシリコン系半導体材料よりもエネルギーギャップの広い半導体材料を用いることが好ましい。エネルギーギャップの広い半導体材料として、好適には酸化物半導体を用いることができる。例えば、酸化亜鉛系の酸化物半導体はエネルギーギャップが約３ｅＶあり、可視光域において透過性に優れる。このような酸化物半導体はｎ型の導電性を示すものが多いが、水素等のドナーとなる不純物を低減させ、また酸素欠損に起因する欠陥を低減することでより真性半導体に近づけることができる。このような高純度化された酸化物半導体は、エネルギーギャップが広いことと相まって、トランジスタのオフ電流を十分に低減することができる。
【００３０】
半導体層５０８に酸化物半導体を用いて画素トランジスタ３００を構成することで、オフ電流を低減することができ、画素に設けた保持容量から電荷が消失してしまう割合を低減することができる。すなわち、フレーム周波数を低くした場合でも、次の書き込み期間まで保持容量に電荷を保持し続けることが可能となる。
【００３１】
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００３２】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００３３】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００３４】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００３５】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００３６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００３７】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【００３８】
また、画素トランジスタ３００の半導体層５０８は、ゲート電極５０２に重なる構成を用いることが望ましい。このような構成を採用することで、基板５００側から入射した光により半導体層５０８中の酸化物半導体が劣化するのを防ぐことができる。これにより、画素トランジスタ３００の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【００３９】
画素電極５１４には、透光性を有する導電材料を用いることが好ましい。透光性を有する導電材料としては、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）（登録商標）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの材料を用いることができる。なお本明細書において、透光性を有する導電材料とは可視光の透過率が７５〜１００％である材料を指すものとする。
【００４０】
半導体層５０９に酸化物半導体を用いて、画素電極５１４に、透光性を有する導電材料を用いることで、透光性を有する第２の容量素子２０を形成することが可能になる。このため、画素１１０の開口率を向上させることができる。第２の容量素子２０の面積を、画素ピッチの７割以上、または８割以上とすることで、より開口率を向上させた液晶表示装置を実現することができる。
【００４１】
次いで、図１乃至図３に示した画素が、保持容量の値を変化させる具体的な方法について説明する。
【００４２】
図４（Ａ）に、ＭＯＳキャパシタの容量（Ｃ）−電圧（Ｖｇ）特性を示す。横軸はゲート電圧Ｖｇ、縦軸は容量Ｃである。半導体層５０９と画素電極５１４が、絶縁層５１２と絶縁層５１３を間に挟んで重なって形成されている第２の容量素子２０は、ＭＯＳキャパシタを構成している。ＭＯＳキャパシタは、図４（Ａ）に示すように、電圧値がある一定のしきい値電圧Ｖｔｈより低い場合は、容量素子として機能せず、電圧値がある一定のしきい値電圧Ｖｔｈ以上の場合にのみ、容量素子として機能するという特性を持つ。
【００４３】
図４（Ｂ）に、動画表示期間と静止画表示期間において、容量線Ｃｓの電圧値を変化させた場合、容量線Ｃｓが取り得る電圧値の範囲の模式図を示す。ビデオデータ電圧Ｖｖｉは、図４（Ｂ）に示すように、最大値Ｖｍａｘから、最小値Ｖｍｉｎまでのある一定の範囲内の値を取る。従って、容量線Ｃｓの電圧値を、動画表示期間には、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整し、静止画表示期間には、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整する。
【００４４】
図５において、第２の容量素子２０のゲート電極の電圧Ｖｇが、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘから、最小値Ｖｍｉｎまでの値を取る場合の範囲をａ、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る場合の範囲をｂ、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取る場合の範囲をｃとする。
【００４５】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整した場合、第２の容量素子２０のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る。図５（Ａ）より、第２の容量素子２０のゲート電極の電圧値Ｖｇが、範囲ｂ内のいずれかの値を取る時、第２の容量素子２０の容量値は、値を取らないことがわかる。
【００４６】
つまり動画表示期間には、第１の容量素子１０の一方の電極、及び第２の容量素子２０の一方の電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取るため、ＭＯＳキャパシタである第２の容量素子２０は機能しないことになる。従って、画素１１０においては、第１の容量素子１０のみが機能する。
【００４７】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整した場合、第２の容量素子２０のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取る。図５（Ｂ）より、第２の容量素子２０のゲート電極の電圧値Ｖｇが、範囲ｃのいずれかの値を取る時、第２の容量素子２０の容量値は、ある一定の値Ｃａを取ることがわかる。
【００４８】
つまり静止画表示期間には、第１の容量素子１０の一方の電極、及び第１の容量素子１０の一方の電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取るため、ＭＯＳキャパシタである第２の容量素子２０は機能する。従って、画素１１０においては、第１の容量素子１０及び第２の容量素子２０が機能する。
【００４９】
このように、上記構成によれば、容量線Ｃｓの電圧値を調整することによって、動画表示期間と、静止画表示期間の両期間で容量値の切り替えが可能になる。すなわち画像の表示状態に依存して、極端に変化するフレーム周波数の値に対応させて、その都度、画素内の容量値を、各画素に最も適するように変化させることができる。特にカラーシーケンシャル表示時のような極めて高いフレーム周波数で画素を駆動する場合では、より一層画素内の容量値を低減させることができるため、液晶表示装置の小型化、高集積化が実現される。つまり、画素に対して、効率良く所望の容量値を設定できるため、液晶表示装置全体の消費電力を低減させることが可能になる。
【００５０】
また、上記構成によれば、第１の容量素子１０の一方の電極、及び第２の容量素子２０の一方の電極と電気的に接続される容量線Ｃｓの電圧値を調整することによって、画素全体の容量値を独立して制御できるため無駄に配線を引き回す必要はない。このため、隣接配線間の重なりに生じる寄生容量を低減させることができ、より高精細な液晶表示装置を得ることができる。また、画素トランジスタ３００のチャネル幅に依存せず、適切な保持容量を画素内に確保できるため、液晶表示装置の高集積化が容易になる。
【００５１】
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る液晶表示装置における別の画素の構成および保持容量を切り替える方法について、説明する。なお本実施の形態で説明する液晶表示装置は、画像の表示状態に合わせて容量値を変化させることができる画素を有するものである。
【００５２】
図６は、液晶表示装置が有する画素の回路の一例を示す図である。
【００５３】
画素１１１は、画素トランジスタ３０１、トランジスタ４００、第１の容量素子１１、第２の容量素子２１を有する。画素トランジスタ３０１のゲート電極は、走査線ＧＬと電気的に接続され、画素トランジスタ３０１のソース電極又はドレイン電極の一方となる第１電極は、信号線ＳＬと電気的に接続されている。そして、第１の容量素子１１の一方の電極とトランジスタ４００のゲート電極とは、電気的に接続され、トランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と、第２の容量素子２１の一方の電極とは、電気的に接続され、画素トランジスタ３０１のソース電極又はドレイン電極の他方となる第２電極と、第１の容量素子１１の他方の電極と、トランジスタ４００のソース電極又はドレイン電極の他方となる第２電極と、第２の容量素子２１の他方の電極とは、電気的に接続されている。
【００５４】
なおトランジスタ４００のゲート電極及び第１の容量素子１１の一方の電極は、遮蔽用配線Ｄｉと電気的に接続され、トランジスタ４００のソース電極又はドレイン電極の一方となる第１電極及び第２の容量素子２１の一方の電極は、容量線Ｃｓと電気的に接続されている。更に、遮蔽用配線Ｄｉには、少なくとも画像表示時にトランジスタ４００がオフとなるような電位が供給されている。
【００５５】
次いで、図６に示した画素の具体的な構成の一例を、図７乃至図８を用いて説明する。図７に、画素の上面図を示す。また、図８に、図７の鎖線Ａ１―Ａ２における画素の断面図を示す。
【００５６】
断面Ａ１−Ａ２において、基板２００上に下地層２０１が形成され、下地層２０１上にゲート電極２０２、配線２０３、配線２０４、配線２０５が形成されている。また、ゲート電極２０２、配線２０３、配線２０４、配線２０５上に、ゲート絶縁層２０６と半導体層２０７が形成されている。また、半導体層２０７上にソース電極２０８ａ及びドレイン電極２０８ｂが形成されている。また、半導体層２０７の一部に接し、ソース電極２０８ａ及びドレイン電極２０８ｂ上に絶縁層２０９が形成されている。絶縁層２０９上には画素電極２１０が形成されている。なお、画素電極２１０は、絶縁層２０９に形成されたコンタクトホール２１１を介してドレイン電極２０８ｂに電気的に接続されている。
【００５７】
配線２０４とドレイン電極２０８ｂが、ゲート絶縁層２０６と半導体層２０７を間に挟んで重なっている部分が第１の容量素子１１として機能する。ゲート絶縁層２０６と半導体層２０７は誘電体層として機能する。また、半導体層２０７と画素電極２１０が、絶縁層２０９を間に挟んで重なっている部分が第２の容量素子２１として機能する。絶縁層２０９は誘電体層として機能する。
【００５８】
誘電体層を多層構造とすることで、絶縁層に形成されるピンホール等による層間ショートを防止させることができる。すなわち一つの誘電体層にピンホールが生じても、ピンホールは他の誘電体層で被覆されるため、第１の容量素子１１の機能を向上させることができる。
【００５９】
半導体層２０７に酸化物半導体を用いて画素トランジスタ３０１を構成することで、オフ電流を低減することができ、画素に設けた保持容量から電荷が消失してしまう割合を低減することができる。すなわち、フレーム周波数を低くした場合でも、次の書き込み期間まで保持容量に電荷を保持し続けることが可能となる。
【００６０】
画素電極２１０には、透光性を有する導電材料を用いることが好ましい。透光性を有する導電材料としては、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）（登録商標）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの材料を用いることができる。なお本明細書において、透光性を有する導電材料とは可視光の透過率が７５〜１００％である材料を指すものとする。
【００６１】
半導体層２０７に酸化物半導体を用いて、画素電極２１０に、透光性を有する導電材料を用いることで、透光性を有する第２の容量素子２１を形成することが可能になる。このため、画素１１１の開口率を向上させることができる。第２の容量素子２１の面積を、画素ピッチの７割以上、または８割以上とすることで、より開口率を向上させた液晶表示装置を実現することができる。なお、画素ピッチとは、隣り合う信号線から信号線までの距離を一辺とし、隣り合う走査線から走査線までの距離をもう一辺として、これらの両辺に囲まれた部分の面積を示すものとする。
【００６２】
次いで、図６乃至図８に示した画素が、保持容量の値を変化させる具体的な方法について説明する。
【００６３】
半導体層２０７と画素電極２１０が、絶縁層２０９を間に挟んで重なって形成されている第２の容量素子２１は、ＭＯＳキャパシタを構成している。ＭＯＳキャパシタは、図４（Ａ）に示すように、電圧値がある一定のしきい値電圧Ｖｔｈより低い場合は、容量素子として機能せず、電圧値がある一定のしきい値電圧Ｖｔｈ以上の場合にのみ、容量素子として機能するという特性を持つ。
【００６４】
図４（Ｂ）に、動画表示期間と静止画表示期間において、容量線Ｃｓの電圧値を変化させた場合、容量線Ｃｓが取り得る電圧値の範囲の模式図を示す。ビデオデータ電圧Ｖｖｉは、図４（Ｂ）に示すように、最大値Ｖｍａｘから、最小値Ｖｍｉｎまでのある一定の範囲内の値を取る。従って、容量線Ｃｓの電圧値を、動画表示期間には、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整し、静止画表示期間には、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整する。
【００６５】
なお、画素１１１において、遮蔽用配線Ｄｉを設置しているのは、図８における領域Ｂが導通するのを防ぐためである。従って、トランジスタ４００のゲート電極と電気的に接続される遮蔽用配線Ｄｉには、少なくとも画像表示時には、トランジスタ４００がオフとなるような電位を供給する必要がある。
【００６６】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整した場合、第２の容量素子２１のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る。図５（Ａ）より、第２の容量素子２１のゲート電極の電圧値Ｖｇが、範囲ｂ内のいずれかの値を取る時、第２の容量素子２１の容量値は、値を取らないことがわかる。
【００６７】
つまり動画表示期間には、第２の容量素子２１の一方の電極、及びトランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取るため、ＭＯＳキャパシタである第２の容量素子２１は機能しないことになる。従って、画素１１１においては、第１の容量素子１１のみが機能する。
【００６８】
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整した場合、第２の容量素子２１のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取る。図５（Ｂ）より、第２の容量素子２１のゲート電極の電圧値Ｖｇが、範囲ｃのいずれかの値を取る時、第２の容量素子２１の容量値は、ある一定の値Ｃａを取ることがわかる。
【００６９】
つまり静止画表示期間には、第２の容量素子２１の一方の電極、及びトランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取るため、ＭＯＳキャパシタである第２の容量素子２１は機能する。従って、画素１１１においては、第１の容量素子１１及び第２の容量素子２１が機能する。
【００７０】
このように、上記構成によれば、容量線Ｃｓの電圧値を調整することによって、動画表示期間と、静止画表示期間の両期間で容量値の切り替えが可能になる。すなわち画像の表示状態に依存して、極端に変化するフレーム周波数の値に対応させて、その都度、画素内の容量値を、各画素に最も適するように変化させることができる。特にカラーシーケンシャル表示時のような極めて高いフレーム周波数で画素を駆動する場合では、より一層画素内の容量値を低減させることができるため、液晶表示装置の小型化、高集積化が実現される。つまり、画素に対して、効率良く所望の容量値を設定できるため、液晶表示装置全体の消費電力を低減させることが可能になる。
【００７１】
また、上記構成によれば、第２の容量素子２１の一方の電極、及びトランジスタ４００のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電圧値を調整することによって、画素全体の容量値を独立して制御できるため無駄に配線を引き回す必要はない。このため、隣接配線間の重なりに生じる寄生容量を低減させることができ、より高精細な液晶表示装置を得ることができる。また、画素トランジスタ３０１のチャネル幅に依存せず、適切な保持容量を画素内に確保できるため、液晶表示装置の高集積化が容易になる。
【符号の説明】
【００７２】
１０ 容量素子
１１ 容量素子
２０ 容量素子
２１ 容量素子
１１０ 画素
１１１ 画素
２００ 基板
２０１ 下地層
２０２ ゲート電極
２０３ 配線
２０４ 配線
２０５ 配線
２０６ ゲート絶縁層
２０７ 半導体層
２０９ 絶縁層
２１０ 画素電極
２１１ コンタクトホール
３００ 画素トランジスタ
３０１ 画素トランジスタ
４００ トランジスタ
５００ 基板
５０１ 下地層
５０２ ゲート電極
５０３ 配線
５０４ 配線
５０７ ゲート絶縁層
５０８ 半導体層
５０９ 半導体層
５１１ 配線
５１２ 絶縁層
５１３ 絶縁層
５１４ 画素電極
５１５ コンタクトホール
５１６ コンタクトホール
２０８ａ ソース電極
２０８ｂ ドレイン電極
５１０ａ ソース電極
５１０ｂ ドレイン電極
【特許請求の範囲】
【請求項１】
ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第１の容量素子と、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子とを有し、
前記第２の容量素子は、前記一方の電極が前記画素電極と同じ層で形成され、前記他方の電極が前記画素トランジスタの半導体層と同じ半導体材料で形成され、前記一方の電極と前記他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、
前記容量線の電位を調整することによって、ゲートパルスの時間間隔に応じて前記第２の容量素子の容量値を変化させることを特徴とする液晶表示装置。
【請求項２】
ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が遮蔽用配線に電気的に接続される第１の容量素子と、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子と、
ゲート電極が前記遮蔽用配線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が、前記第１の容量素子の前記一方の電極と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が前記容量線に電気的に接続されるトランジスタとを有し、
前記第２の容量素子は、前記一方の電極が前記画素電極と同じ層で形成され、前記他方の電極が前記画素トランジスタの半導体層と同じ半導体材料で形成され、前記一方の電極と前記他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、
前記容量線の電位を調整し、少なくとも画像表示時に前記トランジスタがオフとなるような電位を前記遮蔽用配線に供給することによって、ゲートパルスの時間間隔に応じて前記第２の容量素子の容量値を変化させることを特徴とする液晶表示装置。
【請求項３】
請求項１乃至請求項２のいずれか一において、
前記画素電極と前記半導体層は、透光性を有することを特徴とする液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記半導体層は、酸化物半導体で構成されていることを特徴とする液晶表示装置。
【請求項１】
ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第１の容量素子と、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子とを有し、
前記第２の容量素子は、前記一方の電極が前記画素電極と同じ層で形成され、前記他方の電極が前記画素トランジスタの半導体層と同じ半導体材料で形成され、前記一方の電極と前記他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、
前記容量線の電位を調整することによって、ゲートパルスの時間間隔に応じて前記第２の容量素子の容量値を変化させることを特徴とする液晶表示装置。
【請求項２】
ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が遮蔽用配線に電気的に接続される第１の容量素子と、
一方の電極が前記第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第２の容量素子と、
ゲート電極が前記遮蔽用配線と電気的に接続され、ソース電極又はドレイン電極の一方となる第１の電極が、前記第１の容量素子の前記一方の電極と電気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が前記容量線に電気的に接続されるトランジスタとを有し、
前記第２の容量素子は、前記一方の電極が前記画素電極と同じ層で形成され、前記他方の電極が前記画素トランジスタの半導体層と同じ半導体材料で形成され、前記一方の電極と前記他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、
前記容量線の電位を調整し、少なくとも画像表示時に前記トランジスタがオフとなるような電位を前記遮蔽用配線に供給することによって、ゲートパルスの時間間隔に応じて前記第２の容量素子の容量値を変化させることを特徴とする液晶表示装置。
【請求項３】
請求項１乃至請求項２のいずれか一において、
前記画素電極と前記半導体層は、透光性を有することを特徴とする液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記半導体層は、酸化物半導体で構成されていることを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−８３７３８（Ｐ２０１２−８３７３８Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１１−２００７６７（Ｐ２０１１−２００７６７）
【出願日】平成２３年９月１４日（２０１１．９．１４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２３年９月１４日（２０１１．９．１４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]